セラミック電子部品用セラミックシート製品とそれを用いた積層セラミック電子部品、及びその製造方法
【課題】本発明は、セラミック電子部品用セラミックシート製品とそれを用いた積層セラミック電子部品、及びその製造方法に関する。
【解決手段】本発明によるセラミック電子部品用セラミックシート製品は、セラミック層と、上記セラミック層上に形成された金属層と、上記金属層と接触し、上記金属層から上記セラミック層内部に突出した金属ナノ構造物と、を含む。本発明によるセラミック電子部品用セラミックシート製品を用いた積層セラミック電子部品は、電極間の間隔が減少し、電気容量が増加するため、高容量積層セラミック電子部品が提供される。
【解決手段】本発明によるセラミック電子部品用セラミックシート製品は、セラミック層と、上記セラミック層上に形成された金属層と、上記金属層と接触し、上記金属層から上記セラミック層内部に突出した金属ナノ構造物と、を含む。本発明によるセラミック電子部品用セラミックシート製品を用いた積層セラミック電子部品は、電極間の間隔が減少し、電気容量が増加するため、高容量積層セラミック電子部品が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品用セラミックシート製品とそれを用いた高容量の積層セラミック電子部品、及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子製品の小型化に伴い、積層セラミック電子部品における小型化、大容量化が求められている。これにより、誘電体と内部電極の薄膜化、多層化が様々な方法で試されており、最近では誘電体層が薄層化し、積層数が多い積層セラミック電子部品が製造されている。
【０００３】
しかしながら、より大きい静電容量を有する積層セラミック電子部品を製造するためには、新たな技術を用いてセラミックと内部電極層の間の構造をより効率的にデザインする必要がある。
【０００４】
このような要求に応じ、電極の表面積を増加させるとともに、電極間の間隔を減少させる努力が続けられてきた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、セラミック電子部品用セラミックシート製品とそれを用いた高容量の積層セラミック電子部品、及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によると、セラミック層と、上記セラミック層上に形成された金属層と、上記金属層と接触し、上記金属層から上記セラミック層内部に突出した金属ナノ構造物と、を含むセラミック電子部品用セラミックシート製品が提供される。
【０００７】
上記金属ナノ構造物の高さは上記セラミック層の高さより低く形成されることができる。
【０００８】
また、上記金属ナノ構造物は円柱状であり、その断面が星形であることができる。
【０００９】
上記金属ナノ構造物は、上記金属層と同種の材質からなることができる。
【００１０】
本発明の他の態様は、金属ナノ構造物を設けるステップと、上記金属ナノ構造物をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成するステップと、を含むセラミック電子部品用セラミックシート製品の製造方法を提供する。
【００１１】
上記金属ナノ構造物の高さは上記セラミック層の高さより低く形成されることができる。
【００１２】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることができる。
【００１３】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることができる。
【００１４】
上記金属ナノ構造物は、上記金属層と同種の材質からなることができる。
【００１５】
本発明の他の態様によると、複数の誘電体層と複数の内部電極層が交互に積層されたセラミック素体と、上記内部電極層と接触し、上記内部電極層から上記誘電体層内部に突出した金属ナノ構造物と、上記セラミック素体の外側に形成され、内部電極と電気的に接続された外部電極と、を含む積層セラミック電子部品が提供される。
【００１６】
上記金属ナノ構造物の高さは上記セラミック層の高さより低く形成されることができる。
【００１７】
また、上記金属ナノ構造物は円柱状であり、その断面が星形であることができ、上記金属層と同種の材質からなることができる。
【００１８】
一方、本発明の他の態様によると、金属ナノ構造物を設けるステップと、上記金属ナノ構造物を誘電体層が形成されたセラミックグリーンシートに誘電体層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように内部電極層を設けるステップと、上記誘電体層、誘電体層上に形成された内部電極層、及び内部電極層と接触し誘電体層内部に突出した金属ナノ構造物が形成されたセラミックグリーンシートを積層して積層体を形成するステップと、上記積層体を圧着及び切断してグリーンチップを製造するステップと、上記グリーンチップを焼成してセラミック素体を製造するステップと、を含む積層セラミック電子部品の製造方法が提供される。
【００１９】
上記金属ナノ構造物の高さは上記セラミック層より低く形成されることができる。
【００２０】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることができる。
【００２１】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることができる。
【００２２】
上記金属ナノ構造物の材質は上記金属層と同種であることができる。
【発明の効果】
【００２３】
本発明によるセラミック電子部品用セラミックシート製品及びそれを用いた高容量のセラミック電子部品は、内部電極間の間隔が減少し、電気容量が増加するという効果を有する。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態によるセラミック電子部品用セラミックシート製品を概略的に示す断面図である。
【図２】本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造工程図である。
【図３】本発明の一実施形態による金属ナノ構造物を製造する工程フローチャートである。
【図４】ナノインプリントリソグラフィー（ＮＩＬ）後の高分子マトリックス（ａ）及び金属ナノ構造物（ｂ）（ｃ）の走査型電子顕微鏡（ＳＥＭ）写真である。
【図５】本発明の一実施形態による積層セラミックコンデンサを概略的に示した斜視図である。
【図６】図５のＢ−Ｂ’に沿って切断した断面図である。
【図７】本発明の一実施形態による積層セラミックコンデンサの製造工程図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態のみに限定されるわけではない。また、本発明の実施形態は、当該技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における構成要素の形状及びサイズなどは、より明確な説明のために誇張することもあり、図面上において同一の符号で示される構成要素は同一の構成要素である。
【００２６】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【００２７】
図１は、本発明の一実施形態によるセラミック電子部品用セラミックシート製品を概略的に示す断面図である。
【００２８】
図１を参照すると、本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、セラミック層１と、上記セラミック層上に形成された金属層２と、上記金属層２と接触し、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３とを含むことができる。
【００２９】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、積層セラミック電子部品に製造する前の状態であり、キャリアフィルム４上に形成して完成することができる。
【００３０】
上記セラミック層１は、一般的に用いられる材料であれば特に限定されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）などで形成され、その厚さが２μｍ以下に形成されることができる。
【００３１】
上記金属層２は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一種の物質で形成されるか、または、２種以上の物質が混合されて形成されることができる。
【００３２】
上記金属層２の厚さは０．３μｍ〜１．０μｍに形成されることができる。
【００３３】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、上記金属層２と接触し、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３を含むことができる。
【００３４】
上記金属ナノ構造物３の高さは、本発明の一実施形態によって様々に変化し、上記セラミック層１より低い高さを有することができる。
【００３５】
上記セラミックシート製品の積層時、上記金属ナノ構造物の高さが上記セラミック層と同じ高さの場合は、上記セラミック層と接触する下部金属層（図示せず）と接触してショートを起こす恐れがあるため、上記セラミック層の高さより低く形成することができる。
【００３６】
また、上記金属ナノ構造物３は、ショートを防止するために上記セラミック層１の厚さより小さい２μｍ未満の高さに形成されることができる。
【００３７】
また、上記金属ナノ構造物３は、その形状において制限はなく、例えば、円柱状であることができ、その断面が星形であることができる。
【００３８】
特に、上記金属ナノ構造物３の断面が星形である場合は、金属の表面積がより増加し、電気容量の上昇効果がさらに大きくなる。
【００３９】
また、上記金属ナノ構造物３の材質は一般的な金属であれば制限なく使用できるが、上記金属層２と同種の材質からなることができる。
【００４０】
本発明の一実施形態によると、上記セラミックシート製品１０が上記金属ナノ構造物３を含むことによって金属の表面積が増加するため、上記金属層２と同種の材質からなることができる。
【００４１】
特に、電気容量の上昇効果を最大限に引き出すために、上記金属ナノ構造物３は上記金属層２と同種の材質からなることができる。
【００４２】
一方、上記金属ナノ構造物３の形成位置は特に制限されないが、例えば、セラミックシート製品１０が積層される場合、セラミック層１の上部及び下部に形成される金属層２のそれぞれに接触し、上記各金属層２から上記セラミック層１の内部に突出することができる。
【００４３】
この場合、ショートを防止するためには、上記金属ナノ構造物３が上記セラミック層１の内部で互いに接触しないようにする。
【００４４】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３を含み、これによって、上記製品の積層時、金属層間の間隔が減少し、電気容量が増加するようになる。
【００４５】
電気容量は下記式から得られる。
【００４６】
【数１】
【００４７】
ここで、Ｃは電気容量、εは誘電率、Ａは金属の表面積、ｄは金属層間の間隔である。
【００４８】
即ち、電気容量は、上記式より、金属層間の間隔ｄが減少するほど、金属の表面積Ａが増加するほど増加することが分かる。
【００４９】
よって、本発明の一実施形態によると、上記製品を積層する場合、金属層間の間隔が減少し、電気容量が増加するようになる。
【００５０】
図２は、本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造工程図である。
【００５１】
図３は、本発明の一実施形態による金属ナノ構造物を製造する工程フローチャートである。
【００５２】
図２及び図３を参照すると、本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造方法は、金属ナノ構造物１３を設けるステップＳ１と、上記金属ナノ構造物１３をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップＳ２と、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成するステップＳ３と、を含むことができる。
【００５３】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造方法は、先ず、高分子マトリックス（ｍａｔｒｉｘ）１２上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させることで、金属ナノ構造物を設けることができる（Ｓ１）。
【００５４】
図３は、上記金属ナノ構造物１３を設ける工程フローチャートである。
【００５５】
図３を参照すると、金属ナノ構造物を設ける工程はナノインプリンティング方法により行われることができる。
【００５６】
具体的には、基板１１の表面上に高分子マトリックス１２をコーティングする。
【００５７】
上記高分子マトリックス１２は特に制限されないが、例えば、ポリメチルメタクリレート（ＰＭＭＡ）が挙げられる。
【００５８】
その次、上記基板表面上の高分子マトリックスに対してナノインプリントリソグラフィー（Ｎａｎｏｉｍｐｒｉｎｔ ｌｉｔｈｏｇｒａｐｈｙ；ＮＩＬ）技術を用いてパターニングする。
【００５９】
具体的には、ポリメチルメタクリレートのガラス転移温度以上の高温条件である１４０℃〜１８０℃の温度で凸凹状のスタンプを用いて高圧で押し付けた後、１００℃以下に冷却させて分離する。
【００６０】
これにより、ナノパターンが基板上に上記凸凹状が反映された陰刻で転写される。
【００６１】
その次、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）などの金属の１種または２種以上が結合された金属を上記基板１の上面全体に対して均一に形成して金属ナノ構造物１３を成長させる。
【００６２】
上記金属ナノ構造物１３を成長させる方法は特に制限されないが、例えば、電気化学法または蒸着法により行われることができる。
【００６３】
上記工程の後、熱硬化及びエッチング工程を経てナノパターンを除いた高分子マトリックス１２を除去する。
【００６４】
上記のようにすることで、基板１１上に形成された金属ナノ構造物１３が設けられる。
【００６５】
図４は、ナノインプリントリソグラフィー（ＮＩＬ）後の高分子マトリックス（ａ）及び金属ナノ構造物（ｂ）（ｃ）の走査型電子顕微鏡（ＳＥＭ）写真である。
【００６６】
図４を参照すると、図４の（ａ）には基板上の高分子マトリックスに対してナノインプリントリソグラフィー（ＮＩＬ）が行われた後のＳＥＭイメージが示されており、高分子マトリックスにナノパターンが陰刻で転写されていることが分かる。
【００６７】
また、図４の（ｂ）（ｃ）には、基板上に金属ナノ構造物が形成されたＳＥＭイメージが示されている。
【００６８】
次いで、上記金属ナノ構造物１３をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）することができる（Ｓ２）。
【００６９】
セラミック層が形成されたセラミックグリーンシートは公知の方法により製作されることができる。
【００７０】
上記金属ナノ構造物１３は、その高さがセラミック層の高さより低い高さを有するように予め設計され形成されるため、セラミック層が形成された下部キャリアフィルムとは接触しない。
【００７１】
上記工程の後、基板１１を除去することにより、金属ナノ構造物１３がセラミック層内部に突出して形成されたセラミックグリーンシートが設けられる。
【００７２】
次いで、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成することができる（Ｓ３）。
【００７３】
上記金属層の形成は一般的な方法を用いることができ、例えば、導電性ペーストをディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）し、スキージ（ｓｑｕｅｅｇｅｅ）を一側方向に移動しながら形成することができる。
【００７４】
セラミックシート製品の製造方法を除いては、上述した本発明の一実施形態によるセラミックシート製品の特徴と同一である。
【００７５】
図５は、本発明の一実施形態による積層セラミックコンデンサを概略的に示した斜視図である。
【００７６】
図６は、図５のＢ−Ｂ’に沿って切断した断面図である。
【００７７】
図５及び図６を参照すると、本発明の一実施形態による積層セラミック電子部品は、複数の誘電体層１と複数の内部電極層２が交互に積層されたセラミック素体５と、上記内部電極層２と接触し、上記内部電極層２から上記誘電体層１の内部に突出した金属ナノ構造物３と、上記セラミック素体５の外側に形成され、内部電極と電気的に接続された外部電極６ａ、６ｂと、を含むことができる。
【００７８】
以下では、本発明の一実施形態による積層セラミック電子部品のうち、積層セラミックコンデンサ１００について説明するが、これに制限されるものではない。
【００７９】
また、セラミックシート製品のセラミック層は積層セラミック電子部品における誘電体層に対応し、セラミックシート製品の金属層は積層セラミック電子部品における内部電極層に対応するものであって、同じ対象の異なる表現に過ぎない。
【００８０】
本発明の一実施形態による積層セラミックコンデンサ１００は、複数の誘電体層１と複数の内部電極層２が交互に積層されたセラミック素体５と、上記セラミック素体５の外側に形成され、内部電極と電気的に接続された外部電極６ａ、６ｂとを含むことができる。
【００８１】
特に、上記内部電極層２と接触し、上記内部電極層２から上記誘電体層１の内部に突出した金属ナノ構造物３を含むことができる。
【００８２】
図６に示したように、上記セラミック素体５は、その内部に複数の誘電体層１と複数の内部電極層２のみならず、上記金属ナノ構造物３を含んで積層されることができる。
【００８３】
これにより、上記内部電極間の間隔が減少し、電気容量が増加するようになる。
【００８４】
即ち、本発明の一実施形態によると、上記誘電体層１と内部電極層２の界面で上記内部電極層２と接触し、上記内部電極層２から上記誘電体層１の内部に突出した金属ナノ構造物３が形成され、これらの層が交互に積層されることによって、高容量の積層セラミックコンデンサが提供される。
【００８５】
金属ナノ構造物３の高さ、材質及び形状などは上述したセラミックシート製品における特徴と同一であり、ここでは省略する。
【００８６】
また、誘電体層及び内部電極層の材質及び厚さなどは特に制限されず、上述したセラミックシート製品における説明と同一である。
【００８７】
図７は、本発明の一実施形態による積層セラミックコンデンサの製造工程図である。
【００８８】
図７を参照すると、本発明の一実施形態による積層セラミック電子部品の製造方法は、金属ナノ構造物を設けるステップと、上記金属ナノ構造物を誘電体層が形成されたセラミックグリーンシートに誘電体層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように内部電極層を形成するステップと、上記誘電体層、誘電体層上に形成された内部電極層、及び内部電極層と接触し誘電体層内部に突出した金属ナノ構造物が形成されたセラミックグリーンシートを積層して積層体を形成するステップと、上記積層体を圧着及び切断してグリーンチップを製造するステップと、上記グリーンチップを焼成してセラミック素体を製造するステップと、を含むことができる。
【００８９】
以下では、上述した本発明の一実施形態であるセラミックシート製品の製造方法に関する説明と重複する部分については省略し、積層セラミック電子部品のうち、積層セラミックコンデンサの製造方法について説明する。
【００９０】
先ず、セラミック層１と、上記セラミック層上に形成された金属層２と、上記金属層２と接触し、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３とを含む複数のグリーンシートを設ける。
【００９１】
上記複数のグリーンシートをキャリアフィルム４から分離させた後、複数のグリーンシートを重ね合わせて積層して積層体を形成する。
【００９２】
次いで、グリーンシート積層体を高温、高圧で圧着させた後、切断工程を経て所定の大きさに切断してコンデンサ本体を製造する。
【００９３】
その後、か焼、焼成、研磨し、外部電極及びめっき工程などを経て積層セラミックコンデンサを完成する。
【００９４】
以下、比較例及び実施例を挙げて本発明をより詳細に説明するが、本発明はこれに制限されない。
【００９５】
本発明の一実施例による積層セラミックコンデンサ（実施例）及び従来技術による積層セラミックコンデンサ（比較例）を下記のように製造した。
【００９６】
実施例の場合、先ず、ポリメチルメタクリレート（ＰＭＭＡ）がコーティングされた基板表面上の高分子マトリックスに対してナノインプリントリソグラフィー（Ｎａｎｏｉｍｐｒｉｎｔ ｌｉｔｈｏｇｒａｐｈｙ；ＮＩＬ）技術を用いてパターニングした。
【００９７】
次いで、ニッケル金属を蒸着法によりパターニングされた上記表面に塗布し上記金属を成長させた後、熱硬化及びエッチング工程を経て４００ｎｍの高さを有する金属ナノ構造物を形成した。
【００９８】
その次、厚さ６００ｎｍのセラミック層が形成されたセラミックグリーンシートを設けた後、上記金属ナノ構造物をスクリーンプリンティング法によりセラミックグリーンシートにセラミック層内部に突出するように形成した。
【００９９】
上記セラミック層はチタン酸バリウム（ＢａＴｉＯ３）粉末を用いて通常の方法で形成し、上記金属ナノ構造物はその高さがセラミック層の高さより低いため、セラミック層が形成された下部キャリアフィルムとは接触しない。
【０１００】
上記工程の後、基板を除去し、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を一般的な方法で形成した。
【０１０１】
上記金属層は、セラミック層内部に突出したニッケルナノ構造物と同じ材質である導電性ニッケルペーストを塗布して形成し、ニッケルナノ構造物と接触するように形成される。
【０１０２】
上記セラミックグリーンシートを積層した後、圧着、切断、焼成などの工程を経て、本発明の一実施例である積層セラミックコンデンサを製作した。
【０１０３】
比較例は、金属ナノ構造物を含まないものであり、積層セラミックコンデンサの大きさ及び厚さなどの他の条件は実施例と同じにして製造した。
【０１０４】
上記実施例及び比較例では、積層セラミックコンデンサ内部の誘電体層の厚さが６００ｎｍ、内部電極層の厚さが１μｍ、角６００ｎｍ×２ｍｍの１つのユニットをそれぞれ切断してシミュレーションすることで電気容量を比較した。
【０１０５】
実施例の場合、上記６００ｎｍの厚さを有する誘電体層内部に突出した厚さ４００ｎｍのニッケルナノ構造物が、誘電体層と内部電極層の界面で誘電体層内部に突出して形成されている。
【０１０６】
シミュレーションは、下記式から始め、最終的には電気容量を求めて行われた。
【０１０７】
【数２】
【０１０８】
【数３】
【０１０９】
上記式において、Ｗはエネルギー密度、Ｅは電場、ｄｖは微分体積要素、εは誘電率である。
【０１１０】
印加電圧０．１Ｖに対して上記式を計算した結果、比較例のＷは１．７７×１０−１４［Ｊ］で、実施例のＷは５．１２×１０−１４［Ｊ］であった。
【０１１１】
上記各Ｗ値を上述した電気容量式に代入して求めた結果を以下の表１に示す。
【０１１２】
【表１】
【０１１３】
上記シミュレーションの結果、本発明の一実施例によると、比較例に比べ電気容量が２９０％増加したことが分かる。
【０１１４】
したがって、本発明の一実施例による積層セラミックコンデンサは、従来に比べて電極間の間隔が減少し、電気容量が増加することが分かる。
【０１１５】
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有した者に自明であり、これも請求範囲に記載された技術的事項に属する。
【符号の説明】
【０１１６】
１：誘電体（セラミック）層
２：内部電極（金属）層
３、１３：金属ナノ構造物
４：キャリアフィルム
５：セラミック素体
６ａ、６ｂ：外部電極
１０：セラミックシート製品
１１：基板
１２：高分子マトリックス
１４：セラミックグリーンシート
１００：積層セラミックコンデンサ
【技術分野】
【０００１】
本発明は、セラミック電子部品用セラミックシート製品とそれを用いた高容量の積層セラミック電子部品、及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子製品の小型化に伴い、積層セラミック電子部品における小型化、大容量化が求められている。これにより、誘電体と内部電極の薄膜化、多層化が様々な方法で試されており、最近では誘電体層が薄層化し、積層数が多い積層セラミック電子部品が製造されている。
【０００３】
しかしながら、より大きい静電容量を有する積層セラミック電子部品を製造するためには、新たな技術を用いてセラミックと内部電極層の間の構造をより効率的にデザインする必要がある。
【０００４】
このような要求に応じ、電極の表面積を増加させるとともに、電極間の間隔を減少させる努力が続けられてきた。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、セラミック電子部品用セラミックシート製品とそれを用いた高容量の積層セラミック電子部品、及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によると、セラミック層と、上記セラミック層上に形成された金属層と、上記金属層と接触し、上記金属層から上記セラミック層内部に突出した金属ナノ構造物と、を含むセラミック電子部品用セラミックシート製品が提供される。
【０００７】
上記金属ナノ構造物の高さは上記セラミック層の高さより低く形成されることができる。
【０００８】
また、上記金属ナノ構造物は円柱状であり、その断面が星形であることができる。
【０００９】
上記金属ナノ構造物は、上記金属層と同種の材質からなることができる。
【００１０】
本発明の他の態様は、金属ナノ構造物を設けるステップと、上記金属ナノ構造物をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成するステップと、を含むセラミック電子部品用セラミックシート製品の製造方法を提供する。
【００１１】
上記金属ナノ構造物の高さは上記セラミック層の高さより低く形成されることができる。
【００１２】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることができる。
【００１３】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることができる。
【００１４】
上記金属ナノ構造物は、上記金属層と同種の材質からなることができる。
【００１５】
本発明の他の態様によると、複数の誘電体層と複数の内部電極層が交互に積層されたセラミック素体と、上記内部電極層と接触し、上記内部電極層から上記誘電体層内部に突出した金属ナノ構造物と、上記セラミック素体の外側に形成され、内部電極と電気的に接続された外部電極と、を含む積層セラミック電子部品が提供される。
【００１６】
上記金属ナノ構造物の高さは上記セラミック層の高さより低く形成されることができる。
【００１７】
また、上記金属ナノ構造物は円柱状であり、その断面が星形であることができ、上記金属層と同種の材質からなることができる。
【００１８】
一方、本発明の他の態様によると、金属ナノ構造物を設けるステップと、上記金属ナノ構造物を誘電体層が形成されたセラミックグリーンシートに誘電体層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように内部電極層を設けるステップと、上記誘電体層、誘電体層上に形成された内部電極層、及び内部電極層と接触し誘電体層内部に突出した金属ナノ構造物が形成されたセラミックグリーンシートを積層して積層体を形成するステップと、上記積層体を圧着及び切断してグリーンチップを製造するステップと、上記グリーンチップを焼成してセラミック素体を製造するステップと、を含む積層セラミック電子部品の製造方法が提供される。
【００１９】
上記金属ナノ構造物の高さは上記セラミック層より低く形成されることができる。
【００２０】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることができる。
【００２１】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることができる。
【００２２】
上記金属ナノ構造物の材質は上記金属層と同種であることができる。
【発明の効果】
【００２３】
本発明によるセラミック電子部品用セラミックシート製品及びそれを用いた高容量のセラミック電子部品は、内部電極間の間隔が減少し、電気容量が増加するという効果を有する。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態によるセラミック電子部品用セラミックシート製品を概略的に示す断面図である。
【図２】本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造工程図である。
【図３】本発明の一実施形態による金属ナノ構造物を製造する工程フローチャートである。
【図４】ナノインプリントリソグラフィー（ＮＩＬ）後の高分子マトリックス（ａ）及び金属ナノ構造物（ｂ）（ｃ）の走査型電子顕微鏡（ＳＥＭ）写真である。
【図５】本発明の一実施形態による積層セラミックコンデンサを概略的に示した斜視図である。
【図６】図５のＢ−Ｂ’に沿って切断した断面図である。
【図７】本発明の一実施形態による積層セラミックコンデンサの製造工程図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態は、様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態のみに限定されるわけではない。また、本発明の実施形態は、当該技術分野において通常の知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における構成要素の形状及びサイズなどは、より明確な説明のために誇張することもあり、図面上において同一の符号で示される構成要素は同一の構成要素である。
【００２６】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
【００２７】
図１は、本発明の一実施形態によるセラミック電子部品用セラミックシート製品を概略的に示す断面図である。
【００２８】
図１を参照すると、本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、セラミック層１と、上記セラミック層上に形成された金属層２と、上記金属層２と接触し、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３とを含むことができる。
【００２９】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、積層セラミック電子部品に製造する前の状態であり、キャリアフィルム４上に形成して完成することができる。
【００３０】
上記セラミック層１は、一般的に用いられる材料であれば特に限定されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）などで形成され、その厚さが２μｍ以下に形成されることができる。
【００３１】
上記金属層２は、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一種の物質で形成されるか、または、２種以上の物質が混合されて形成されることができる。
【００３２】
上記金属層２の厚さは０．３μｍ〜１．０μｍに形成されることができる。
【００３３】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、上記金属層２と接触し、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３を含むことができる。
【００３４】
上記金属ナノ構造物３の高さは、本発明の一実施形態によって様々に変化し、上記セラミック層１より低い高さを有することができる。
【００３５】
上記セラミックシート製品の積層時、上記金属ナノ構造物の高さが上記セラミック層と同じ高さの場合は、上記セラミック層と接触する下部金属層（図示せず）と接触してショートを起こす恐れがあるため、上記セラミック層の高さより低く形成することができる。
【００３６】
また、上記金属ナノ構造物３は、ショートを防止するために上記セラミック層１の厚さより小さい２μｍ未満の高さに形成されることができる。
【００３７】
また、上記金属ナノ構造物３は、その形状において制限はなく、例えば、円柱状であることができ、その断面が星形であることができる。
【００３８】
特に、上記金属ナノ構造物３の断面が星形である場合は、金属の表面積がより増加し、電気容量の上昇効果がさらに大きくなる。
【００３９】
また、上記金属ナノ構造物３の材質は一般的な金属であれば制限なく使用できるが、上記金属層２と同種の材質からなることができる。
【００４０】
本発明の一実施形態によると、上記セラミックシート製品１０が上記金属ナノ構造物３を含むことによって金属の表面積が増加するため、上記金属層２と同種の材質からなることができる。
【００４１】
特に、電気容量の上昇効果を最大限に引き出すために、上記金属ナノ構造物３は上記金属層２と同種の材質からなることができる。
【００４２】
一方、上記金属ナノ構造物３の形成位置は特に制限されないが、例えば、セラミックシート製品１０が積層される場合、セラミック層１の上部及び下部に形成される金属層２のそれぞれに接触し、上記各金属層２から上記セラミック層１の内部に突出することができる。
【００４３】
この場合、ショートを防止するためには、上記金属ナノ構造物３が上記セラミック層１の内部で互いに接触しないようにする。
【００４４】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品１０は、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３を含み、これによって、上記製品の積層時、金属層間の間隔が減少し、電気容量が増加するようになる。
【００４５】
電気容量は下記式から得られる。
【００４６】
【数１】
【００４７】
ここで、Ｃは電気容量、εは誘電率、Ａは金属の表面積、ｄは金属層間の間隔である。
【００４８】
即ち、電気容量は、上記式より、金属層間の間隔ｄが減少するほど、金属の表面積Ａが増加するほど増加することが分かる。
【００４９】
よって、本発明の一実施形態によると、上記製品を積層する場合、金属層間の間隔が減少し、電気容量が増加するようになる。
【００５０】
図２は、本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造工程図である。
【００５１】
図３は、本発明の一実施形態による金属ナノ構造物を製造する工程フローチャートである。
【００５２】
図２及び図３を参照すると、本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造方法は、金属ナノ構造物１３を設けるステップＳ１と、上記金属ナノ構造物１３をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップＳ２と、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成するステップＳ３と、を含むことができる。
【００５３】
本発明の一実施形態によるセラミック電子部品用セラミックシート製品の製造方法は、先ず、高分子マトリックス（ｍａｔｒｉｘ）１２上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させることで、金属ナノ構造物を設けることができる（Ｓ１）。
【００５４】
図３は、上記金属ナノ構造物１３を設ける工程フローチャートである。
【００５５】
図３を参照すると、金属ナノ構造物を設ける工程はナノインプリンティング方法により行われることができる。
【００５６】
具体的には、基板１１の表面上に高分子マトリックス１２をコーティングする。
【００５７】
上記高分子マトリックス１２は特に制限されないが、例えば、ポリメチルメタクリレート（ＰＭＭＡ）が挙げられる。
【００５８】
その次、上記基板表面上の高分子マトリックスに対してナノインプリントリソグラフィー（Ｎａｎｏｉｍｐｒｉｎｔ ｌｉｔｈｏｇｒａｐｈｙ；ＮＩＬ）技術を用いてパターニングする。
【００５９】
具体的には、ポリメチルメタクリレートのガラス転移温度以上の高温条件である１４０℃〜１８０℃の温度で凸凹状のスタンプを用いて高圧で押し付けた後、１００℃以下に冷却させて分離する。
【００６０】
これにより、ナノパターンが基板上に上記凸凹状が反映された陰刻で転写される。
【００６１】
その次、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）などの金属の１種または２種以上が結合された金属を上記基板１の上面全体に対して均一に形成して金属ナノ構造物１３を成長させる。
【００６２】
上記金属ナノ構造物１３を成長させる方法は特に制限されないが、例えば、電気化学法または蒸着法により行われることができる。
【００６３】
上記工程の後、熱硬化及びエッチング工程を経てナノパターンを除いた高分子マトリックス１２を除去する。
【００６４】
上記のようにすることで、基板１１上に形成された金属ナノ構造物１３が設けられる。
【００６５】
図４は、ナノインプリントリソグラフィー（ＮＩＬ）後の高分子マトリックス（ａ）及び金属ナノ構造物（ｂ）（ｃ）の走査型電子顕微鏡（ＳＥＭ）写真である。
【００６６】
図４を参照すると、図４の（ａ）には基板上の高分子マトリックスに対してナノインプリントリソグラフィー（ＮＩＬ）が行われた後のＳＥＭイメージが示されており、高分子マトリックスにナノパターンが陰刻で転写されていることが分かる。
【００６７】
また、図４の（ｂ）（ｃ）には、基板上に金属ナノ構造物が形成されたＳＥＭイメージが示されている。
【００６８】
次いで、上記金属ナノ構造物１３をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）することができる（Ｓ２）。
【００６９】
セラミック層が形成されたセラミックグリーンシートは公知の方法により製作されることができる。
【００７０】
上記金属ナノ構造物１３は、その高さがセラミック層の高さより低い高さを有するように予め設計され形成されるため、セラミック層が形成された下部キャリアフィルムとは接触しない。
【００７１】
上記工程の後、基板１１を除去することにより、金属ナノ構造物１３がセラミック層内部に突出して形成されたセラミックグリーンシートが設けられる。
【００７２】
次いで、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成することができる（Ｓ３）。
【００７３】
上記金属層の形成は一般的な方法を用いることができ、例えば、導電性ペーストをディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）し、スキージ（ｓｑｕｅｅｇｅｅ）を一側方向に移動しながら形成することができる。
【００７４】
セラミックシート製品の製造方法を除いては、上述した本発明の一実施形態によるセラミックシート製品の特徴と同一である。
【００７５】
図５は、本発明の一実施形態による積層セラミックコンデンサを概略的に示した斜視図である。
【００７６】
図６は、図５のＢ−Ｂ’に沿って切断した断面図である。
【００７７】
図５及び図６を参照すると、本発明の一実施形態による積層セラミック電子部品は、複数の誘電体層１と複数の内部電極層２が交互に積層されたセラミック素体５と、上記内部電極層２と接触し、上記内部電極層２から上記誘電体層１の内部に突出した金属ナノ構造物３と、上記セラミック素体５の外側に形成され、内部電極と電気的に接続された外部電極６ａ、６ｂと、を含むことができる。
【００７８】
以下では、本発明の一実施形態による積層セラミック電子部品のうち、積層セラミックコンデンサ１００について説明するが、これに制限されるものではない。
【００７９】
また、セラミックシート製品のセラミック層は積層セラミック電子部品における誘電体層に対応し、セラミックシート製品の金属層は積層セラミック電子部品における内部電極層に対応するものであって、同じ対象の異なる表現に過ぎない。
【００８０】
本発明の一実施形態による積層セラミックコンデンサ１００は、複数の誘電体層１と複数の内部電極層２が交互に積層されたセラミック素体５と、上記セラミック素体５の外側に形成され、内部電極と電気的に接続された外部電極６ａ、６ｂとを含むことができる。
【００８１】
特に、上記内部電極層２と接触し、上記内部電極層２から上記誘電体層１の内部に突出した金属ナノ構造物３を含むことができる。
【００８２】
図６に示したように、上記セラミック素体５は、その内部に複数の誘電体層１と複数の内部電極層２のみならず、上記金属ナノ構造物３を含んで積層されることができる。
【００８３】
これにより、上記内部電極間の間隔が減少し、電気容量が増加するようになる。
【００８４】
即ち、本発明の一実施形態によると、上記誘電体層１と内部電極層２の界面で上記内部電極層２と接触し、上記内部電極層２から上記誘電体層１の内部に突出した金属ナノ構造物３が形成され、これらの層が交互に積層されることによって、高容量の積層セラミックコンデンサが提供される。
【００８５】
金属ナノ構造物３の高さ、材質及び形状などは上述したセラミックシート製品における特徴と同一であり、ここでは省略する。
【００８６】
また、誘電体層及び内部電極層の材質及び厚さなどは特に制限されず、上述したセラミックシート製品における説明と同一である。
【００８７】
図７は、本発明の一実施形態による積層セラミックコンデンサの製造工程図である。
【００８８】
図７を参照すると、本発明の一実施形態による積層セラミック電子部品の製造方法は、金属ナノ構造物を設けるステップと、上記金属ナノ構造物を誘電体層が形成されたセラミックグリーンシートに誘電体層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように内部電極層を形成するステップと、上記誘電体層、誘電体層上に形成された内部電極層、及び内部電極層と接触し誘電体層内部に突出した金属ナノ構造物が形成されたセラミックグリーンシートを積層して積層体を形成するステップと、上記積層体を圧着及び切断してグリーンチップを製造するステップと、上記グリーンチップを焼成してセラミック素体を製造するステップと、を含むことができる。
【００８９】
以下では、上述した本発明の一実施形態であるセラミックシート製品の製造方法に関する説明と重複する部分については省略し、積層セラミック電子部品のうち、積層セラミックコンデンサの製造方法について説明する。
【００９０】
先ず、セラミック層１と、上記セラミック層上に形成された金属層２と、上記金属層２と接触し、上記金属層２から上記セラミック層１の内部に突出した金属ナノ構造物３とを含む複数のグリーンシートを設ける。
【００９１】
上記複数のグリーンシートをキャリアフィルム４から分離させた後、複数のグリーンシートを重ね合わせて積層して積層体を形成する。
【００９２】
次いで、グリーンシート積層体を高温、高圧で圧着させた後、切断工程を経て所定の大きさに切断してコンデンサ本体を製造する。
【００９３】
その後、か焼、焼成、研磨し、外部電極及びめっき工程などを経て積層セラミックコンデンサを完成する。
【００９４】
以下、比較例及び実施例を挙げて本発明をより詳細に説明するが、本発明はこれに制限されない。
【００９５】
本発明の一実施例による積層セラミックコンデンサ（実施例）及び従来技術による積層セラミックコンデンサ（比較例）を下記のように製造した。
【００９６】
実施例の場合、先ず、ポリメチルメタクリレート（ＰＭＭＡ）がコーティングされた基板表面上の高分子マトリックスに対してナノインプリントリソグラフィー（Ｎａｎｏｉｍｐｒｉｎｔ ｌｉｔｈｏｇｒａｐｈｙ；ＮＩＬ）技術を用いてパターニングした。
【００９７】
次いで、ニッケル金属を蒸着法によりパターニングされた上記表面に塗布し上記金属を成長させた後、熱硬化及びエッチング工程を経て４００ｎｍの高さを有する金属ナノ構造物を形成した。
【００９８】
その次、厚さ６００ｎｍのセラミック層が形成されたセラミックグリーンシートを設けた後、上記金属ナノ構造物をスクリーンプリンティング法によりセラミックグリーンシートにセラミック層内部に突出するように形成した。
【００９９】
上記セラミック層はチタン酸バリウム（ＢａＴｉＯ３）粉末を用いて通常の方法で形成し、上記金属ナノ構造物はその高さがセラミック層の高さより低いため、セラミック層が形成された下部キャリアフィルムとは接触しない。
【０１００】
上記工程の後、基板を除去し、上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を一般的な方法で形成した。
【０１０１】
上記金属層は、セラミック層内部に突出したニッケルナノ構造物と同じ材質である導電性ニッケルペーストを塗布して形成し、ニッケルナノ構造物と接触するように形成される。
【０１０２】
上記セラミックグリーンシートを積層した後、圧着、切断、焼成などの工程を経て、本発明の一実施例である積層セラミックコンデンサを製作した。
【０１０３】
比較例は、金属ナノ構造物を含まないものであり、積層セラミックコンデンサの大きさ及び厚さなどの他の条件は実施例と同じにして製造した。
【０１０４】
上記実施例及び比較例では、積層セラミックコンデンサ内部の誘電体層の厚さが６００ｎｍ、内部電極層の厚さが１μｍ、角６００ｎｍ×２ｍｍの１つのユニットをそれぞれ切断してシミュレーションすることで電気容量を比較した。
【０１０５】
実施例の場合、上記６００ｎｍの厚さを有する誘電体層内部に突出した厚さ４００ｎｍのニッケルナノ構造物が、誘電体層と内部電極層の界面で誘電体層内部に突出して形成されている。
【０１０６】
シミュレーションは、下記式から始め、最終的には電気容量を求めて行われた。
【０１０７】
【数２】
【０１０８】
【数３】
【０１０９】
上記式において、Ｗはエネルギー密度、Ｅは電場、ｄｖは微分体積要素、εは誘電率である。
【０１１０】
印加電圧０．１Ｖに対して上記式を計算した結果、比較例のＷは１．７７×１０−１４［Ｊ］で、実施例のＷは５．１２×１０−１４［Ｊ］であった。
【０１１１】
上記各Ｗ値を上述した電気容量式に代入して求めた結果を以下の表１に示す。
【０１１２】
【表１】
【０１１３】
上記シミュレーションの結果、本発明の一実施例によると、比較例に比べ電気容量が２９０％増加したことが分かる。
【０１１４】
したがって、本発明の一実施例による積層セラミックコンデンサは、従来に比べて電極間の間隔が減少し、電気容量が増加することが分かる。
【０１１５】
本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有した者に自明であり、これも請求範囲に記載された技術的事項に属する。
【符号の説明】
【０１１６】
１：誘電体（セラミック）層
２：内部電極（金属）層
３、１３：金属ナノ構造物
４：キャリアフィルム
５：セラミック素体
６ａ、６ｂ：外部電極
１０：セラミックシート製品
１１：基板
１２：高分子マトリックス
１４：セラミックグリーンシート
１００：積層セラミックコンデンサ
【特許請求の範囲】
【請求項１】
セラミック層と、
上記セラミック層上に形成された金属層と、
上記金属層と接触し、上記金属層から上記セラミック層内部に突出した金属ナノ構造物と、
を含むセラミック電子部品用セラミックシート製品。
【請求項２】
上記金属ナノ構造物の高さは、上記セラミック層の高さより低いことを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項３】
上記金属ナノ構造物の形状は円柱状であることを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項４】
上記金属ナノ構造物は断面が星形になっていることを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項５】
上記金属ナノ構造物の材質は上記金属層と同種の材質からなることを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項６】
金属ナノ構造物を設けるステップと、
上記金属ナノ構造物をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、
上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成するステップと、
を含むセラミック電子部品用セラミックシート製品の製造方法。
【請求項７】
上記金属ナノ構造物の高さは上記セラミック層の高さより低いことを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項８】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項９】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項１０】
上記金属ナノ構造物は上記金属層と同種の材質からなることを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項１１】
複数の誘電体層と複数の内部電極層が交互に積層されたセラミック素体と、
上記内部電極層と接触し、上記内部電極層から上記誘電体層内部に突出した金属ナノ構造物と、
上記セラミック素体の外側に形成され、内部電極と電気的に接続された外部電極と、
を含む積層セラミック電子部品。
【請求項１２】
上記金属ナノ構造物の高さは上記誘電体層の高さより低いことを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１３】
上記金属ナノ構造物の形状は円柱状であることを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１４】
上記金属ナノ構造物は断面が星形になっていることを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１５】
上記金属ナノ構造物は上記内部電極層と同種の材質からなることを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１６】
金属ナノ構造物を設けるステップと、
上記金属ナノ構造物を誘電体層が形成されたセラミックグリーンシートに誘電体層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、
上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように内部電極層を設けるステップと、
上記誘電体層、誘電体層上に形成された内部電極層、及び内部電極層と接触し誘電体層内部に突出した金属ナノ構造物が形成されたセラミックグリーンシートを積層して積層体を形成するステップと、
上記積層体を圧着及び切断してグリーンチップを製造するステップと、
上記グリーンチップを焼成してセラミック素体を製造するステップと、
を含む積層セラミック電子部品の製造方法。
【請求項１７】
上記金属ナノ構造物の高さは上記誘電体層の高さより低いことを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項１８】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項１９】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項２０】
上記金属ナノ構造物は上記内部電極層と同種の材質からなることを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項１】
セラミック層と、
上記セラミック層上に形成された金属層と、
上記金属層と接触し、上記金属層から上記セラミック層内部に突出した金属ナノ構造物と、
を含むセラミック電子部品用セラミックシート製品。
【請求項２】
上記金属ナノ構造物の高さは、上記セラミック層の高さより低いことを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項３】
上記金属ナノ構造物の形状は円柱状であることを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項４】
上記金属ナノ構造物は断面が星形になっていることを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項５】
上記金属ナノ構造物の材質は上記金属層と同種の材質からなることを特徴とする請求項１に記載のセラミック電子部品用セラミックシート製品。
【請求項６】
金属ナノ構造物を設けるステップと、
上記金属ナノ構造物をセラミック層が形成されたセラミックグリーンシートにセラミック層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、
上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように金属層を形成するステップと、
を含むセラミック電子部品用セラミックシート製品の製造方法。
【請求項７】
上記金属ナノ構造物の高さは上記セラミック層の高さより低いことを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項８】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項９】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項１０】
上記金属ナノ構造物は上記金属層と同種の材質からなることを特徴とする請求項６に記載のセラミック電子部品用セラミックシート製品の製造方法。
【請求項１１】
複数の誘電体層と複数の内部電極層が交互に積層されたセラミック素体と、
上記内部電極層と接触し、上記内部電極層から上記誘電体層内部に突出した金属ナノ構造物と、
上記セラミック素体の外側に形成され、内部電極と電気的に接続された外部電極と、
を含む積層セラミック電子部品。
【請求項１２】
上記金属ナノ構造物の高さは上記誘電体層の高さより低いことを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１３】
上記金属ナノ構造物の形状は円柱状であることを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１４】
上記金属ナノ構造物は断面が星形になっていることを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１５】
上記金属ナノ構造物は上記内部電極層と同種の材質からなることを特徴とする請求項１１に記載の積層セラミック電子部品。
【請求項１６】
金属ナノ構造物を設けるステップと、
上記金属ナノ構造物を誘電体層が形成されたセラミックグリーンシートに誘電体層内部に突出するように転写（ｔｒａｎｓｆｅｒ）するステップと、
上記セラミックグリーンシート上に、上記金属ナノ構造物と接触するように内部電極層を設けるステップと、
上記誘電体層、誘電体層上に形成された内部電極層、及び内部電極層と接触し誘電体層内部に突出した金属ナノ構造物が形成されたセラミックグリーンシートを積層して積層体を形成するステップと、
上記積層体を圧着及び切断してグリーンチップを製造するステップと、
上記グリーンチップを焼成してセラミック素体を製造するステップと、
を含む積層セラミック電子部品の製造方法。
【請求項１７】
上記金属ナノ構造物の高さは上記誘電体層の高さより低いことを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項１８】
上記金属ナノ構造物を設けるステップは、高分子マトリックス（ｍａｔｒｉｘ）上にナノインプリンティング（ｎａｎｏｉｍｐｒｉｎｔｉｎｇ）方法によりパターニング（ｐａｔｔｅｒｎｉｎｇ）した後、金属ナノ構造物を成長させて行われることを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項１９】
上記金属ナノ構造物を成長させるステップは電気化学法または蒸着法により行われることを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【請求項２０】
上記金属ナノ構造物は上記内部電極層と同種の材質からなることを特徴とする請求項１６に記載の積層セラミック電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２２７５０７（Ｐ２０１２−２２７５０７Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−２３４７７３（Ｐ２０１１−２３４７７３）
【出願日】平成２３年１０月２６日（２０１１．１０．２６）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年１０月２６日（２０１１．１０．２６）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]