センサ装置
【課題】 センシング部などに発生し得る断線を総て検出することのできるセンサ装置を
実現する。
【解決手段】 電源線１２が断線したり、ピエゾ抵抗Ｒｓ１，Ｒｓ２が両方とも断線する
と、ＶｓＰ，ＶｓＭ＜ＶｒｅｆＬとなるため、第１および第２のウインドウコンパレータ
３２，３３がそれぞれハイレベル（Ｈ）を出力し、ＯＲ回路３４の出力Ｓｏｕｔがハイレ
ベルになるので断線を検出することができる。グランド線１５が断線したり、ピエゾ抵抗
Ｒｓ３，Ｒｓ４が両方とも断線すると、ＶｓＰ，ＶｓＭはそれぞれほぼ電源電位Ｖｃｃま
で上昇するため、ＶｓＰ，ＶｓＭ＞ＶｒｅｆＨとなり、第１および第２のウインドウコン
パレータ３２，３３がそれぞれハイレベル（Ｈ）を出力し、ＯＲ回路３４の出力Ｓｏｕｔ
はハイレベルになるので断線を検出することができる。
実現する。
【解決手段】 電源線１２が断線したり、ピエゾ抵抗Ｒｓ１，Ｒｓ２が両方とも断線する
と、ＶｓＰ，ＶｓＭ＜ＶｒｅｆＬとなるため、第１および第２のウインドウコンパレータ
３２，３３がそれぞれハイレベル（Ｈ）を出力し、ＯＲ回路３４の出力Ｓｏｕｔがハイレ
ベルになるので断線を検出することができる。グランド線１５が断線したり、ピエゾ抵抗
Ｒｓ３，Ｒｓ４が両方とも断線すると、ＶｓＰ，ＶｓＭはそれぞれほぼ電源電位Ｖｃｃま
で上昇するため、ＶｓＰ，ＶｓＭ＞ＶｒｅｆＨとなり、第１および第２のウインドウコン
パレータ３２，３３がそれぞれハイレベル（Ｈ）を出力し、ＯＲ回路３４の出力Ｓｏｕｔ
はハイレベルになるので断線を検出することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、検出対象である物理量に応じて抵抗値を変化させる抵抗をブリッジ接続してなるブリッジ回路を有し、断線検出機能を備えたセンサ装置に関する。
【背景技術】
【０００２】
従来、この種のセンサ装置として、例えば、特許文献１（特開平６−２４９７３０号公報）に記載のものが知られている。図８は、特許文献１に記載のセンサ装置の回路図である。従来のセンサ装置は、数ｋΩのセンサ抵抗Ｒｓ１〜Ｒｓ４をブリッジ状に接続してなるセンシング部８０を備える。センサ抵抗Ｒｓ１，Ｒｓ２の各一端は端子８１に接続されており、端子８１は電源線９３によって電源Ｖｃｃに接続されており、各他端は端子８３，８４を介してセンサ抵抗Ｒｓ３，Ｒｓ４の各一端と接続されている。
【０００３】
センサ抵抗Ｒｓ３，Ｒｓ４の各他端は端子８２に接続されており、端子８２はグランド線９４を介してＧＮＤ端子と接続されている。センサ抵抗Ｒｓ１には、数ＭΩの抵抗Ｒ１７が並列に接続されており、センサ抵抗Ｒｓ３にも数ＭΩの抵抗Ｒ１８が並列に接続されている。端子８３はオペアンプ９２の非反転入力端子に接続されており、端子８４はオペアンプ９１の非反転入力端子に接続されている。
【０００４】
電源ＶｃｃおよびＧＮＤ間には、抵抗Ｒ１５，Ｒ１６が並列接続されており、その抵抗Ｒ１５，Ｒ１６の中点が抵抗Ｒ１１を介してオペアンプ９２の反転入力端子に接続されている。つまり、抵抗Ｒ１５，Ｒ１６により電源の電位を分圧した電位が基準電位Ｖｒｅｆとしてオペアンプ９２に印加される。オペアンプ９２の出力は、抵抗Ｒ１２を介して自身の反転入力端子にフィードバックされている。また、オペアンプ９２の出力は、抵抗Ｒ１３，Ｒ１４を介してオペアンプ９１の出力に接続されている。抵抗Ｒ１３，Ｒ１４の中点はオペアンプ９１の反転入力端子に接続されている。
【０００５】
被測定物の磁気が変化すると、その変化した磁気の大きさに応じて各センサ抵抗の抵抗値が変化する。この変化は、センサ抵抗からなるブリッジ回路の中点電位Ｖａ，Ｖｂの電位差となって現れる。中点電位Ｖａはオペアンプ９２の非反転入力端子に印加され、中点電位Ｖｂはオペアンプ９１の非反転入力端子に印加される。そして、中点電位Ｖａ，Ｖｂは、オペアンプ９１，９２によって差動増幅され、その差動増幅された電位がオペアンプ９１から出力される（Ｖｏｕｔ）。
【０００６】
センサ抵抗Ｒｓ１およびＲｓ４、または、Ｒｓ２およびＲｓ３が断線した場合、あるいは、任意の３個のセンサ抵抗が断線した場合、さらに、各センサ抵抗が総て断線した場合は、オペアンプ９１の出力Ｖｏｕｔの電位はＬ（ロー）レベルを示す。また、任意のセンサ抵抗が１個断線した場合は、その断線したセンサ抵抗の位置により、オペアンプ９１の出力Ｖｏｕｔの電位はＬレベルまたはＨ（ハイ）レベルを示す。このように、センサ抵抗が断線した場合、オペアンプ９１の出力Ｖｏｕｔの電位が、ＬレベルまたはＨレベルを示すため、断線したセンサ抵抗の箇所を特定することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−２４９７３０号公報（第８〜１１段落、図１）。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、前述の従来のセンサ装置は、センシング部の断線箇所によっては断線を検出することができないという問題がある。具体的には、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓが同時に断線した場合、あるいは、端子８１に接続された電源線９３が断線した場合は、その断線を検出することができない。また、ＧＮＤ側に配置されたセンサ抵抗Ｒｓ３，Ｒｓ４が同時に断線した場合、あるいは、端子８２に接続されたグランド線９４が断線した場合も、その断線を検出することができない。
【０００９】
特に、端子８１，８２は、ワイヤボンディングによって、それぞれ電源回路およびグランドに接続されるため、ワイヤボンディングミスやボンディングワイヤの断線が発生することが考えられるため、その断線をも検出できることが望ましい。
上記のように、従来のセンサ装置が、特定の断線を検出することができない理由を以下に述べる。
【００１０】
抵抗Ｒ１１〜Ｒ１４，Ｒ１７，Ｒ１８の各抵抗値をＲ１１〜Ｒ１４，Ｒ１７，Ｒ１８とする。また、抵抗Ｒ１１，Ｒ１４の抵抗値が等しく、かつ、抵抗Ｒ１２，Ｒ１３の抵抗値が等しいとする。ここで、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓが同時に断線した場合、あるいは、センサ抵抗Ｒｓ１，Ｒｓ２と端子８１との接続部位が断線したとすると、オペアンプ９１の出力Ｖｏｕｔの電位は、次式（１）により求まる。
Ｖｏｕｔ＝（Ｒ１４／Ｒ１３＋１）（Ｖｂ−Ｖａ）＋Ｖｒｅｆ ・・・（１）
【００１１】
また、抵抗Ｒ１８の抵抗値をＲ１８とし、抵抗Ｒ１７，Ｒ１８の抵抗値が等しいとする。また、センサ抵抗Ｒｓ１〜Ｒｓ４の抵抗値がそれぞれＲｓであるとすると、中点間の電位差（Ｖｂ−Ｖａ）は、次式（２）により求まる。
Ｖｂ−Ｖａ＝−Ｖｃｃ／（１＋２・（Ｒ８／Ｒｓ）） ・・・（２）
【００１２】
ところで、Ｖｃｃは５Ｖ、抵抗値Ｒｓは数ｋΩであり、抵抗値Ｒ８は数ＭΩであるため、（Ｖｂ−Ｖａ）は数ｍＶとなり、オペアンプ９１の出力Ｖｏｕｔの電位は、センサ装置が正常に動作しているときの電位と変わらない。従って、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓ２が同時に断線した場合、あるいは、センサ抵抗Ｒｓ１，Ｒｓ２と端子８１との接続部位が断線した場合は、その断線を検出することができない。
【００１３】
上記と同じ理由により、ＧＮＤ側に配置されたセンサ抵抗Ｒｓ３，Ｒｓ４が同時に断線した場合、あるいは、センサ抵抗Ｒｓ３，Ｒｓ４と端子８２との接続部位が断線した場合も、その断線を検出することができない。
以上のように、従来のセンサ装置は、センシング部などに発生し得る断線を総て検出することができない。
【００１４】
そこでこの発明は、上述の諸問題を解決するためになされたものであり、センシング部などに発生し得る断線を総て検出することのできるセンサ装置を実現することを目的とする。
【課題を解決するための手段】
【００１５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、駆動電源（１１）を供給する電源端子（２１）に接続された一対のピエゾ抵抗（Ｒｓ１，Ｒｓ２）と、グランド端子（２２）に接続された一対のピエゾ抵抗（Ｒｓ３，Ｒｓ４）とからなるブリッジ回路（２７）を有し、検出対象である物理量に応じた電位差（ＶｓＰ−ＶｓＭ）を前記ブリッジ回路の第１および第２の中点（２５，２６）間に発生するセンシング部（２０）と、前記電位差を増幅する増幅回路（４０）と、を備えたセンサ装置（１０）において、前記駆動電源（１１）の電位（ＶｓＩ）の１／２（ＶｓＩ／２）よりも高く、かつ、前記駆動電源（１１）の電位（ＶｓＩ）よりも低い第１の判定電位（ＶｒｅｆＨ）と、グランド電位よりも高く、かつ、前記駆動電源（１１）の電位（ＶｓＩ）の１／２（ＶｓＩ／２）よりも低い第２の判定電位（ＶｒｅｆＬ）とを生成する第１の回路（３５，３６）と、前記第１の回路と、前記第１および第２の中点とに接続されており、前記第１の中点に発生する電位である第１の電位（ＶｓＰ）が前記第２の判定電位以上かつ前記第１の判定電位以下であり、さらに、前記第２の中点に発生する電位である第２の電位（ＶｓＭ）が前記第２の判定電位以上かつ前記第１の判定電位以下であるときに第１の判定結果電位（Ｌ）を発生し、前記第１および第２の電位の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき、あるいは、前記第１および第２の電位の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いときに前記第１の判定結果電位とは電位の異なる第２の判定結果電位（Ｈ）を発生する第２の回路（３２，３３，３４）と、を備えたことを特徴とする。
【００１６】
駆動電源（１１）を供給する電源端子（２１）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ２）の少なくとも一方が断線すると、ブリッジ回路（２７）の第１および第２の中点（２５，２６）に発生する第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方はグランドレベルになる。あるいは、電源端子および駆動電源間の電源線（１２）が断線すると、ブリッジ回路（２７）の第１および第２の中点（２５，２６）に発生する第１および第２の電位（ＶｓＰ，ＶｓＭ）は、どちらもグランドレベルになる。
このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、電源端子（２１）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ２）の両方が断線したことを検出することができる。さらに、電源端子および駆動電源間の電源線（１２）が断線したことも検出することができる。
【００１７】
また、グランド端子（２２）に接続された一対のピエゾ抵抗素子（Ｒｓ３，Ｒｓ４）の少なくとも一方が断線すると、第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方は略駆動電源の電位（ＶｓＩ）になる。あるいは、グランド端子に接続されたグランド線（１５）が断線すると、第１および第２の電位（ＶｓＰ，ＶｓＭ）は、どちらも略駆動電源の電位（ＶｓＩ）になる。
このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、グランド線（１５）に接続された一対のピエゾ抵抗素子（Ｒｓ３，Ｒｓ４）の両方が断線したことを検出することができる。さらに、グランド線（１５）が断線したことも検出することもできる。
【００１８】
また、第１の中点（２５）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ４）の両方が断線すると、あるいは、第１の中点に接続された信号線（１３）が断線すると、あるいは、ピエゾ抵抗素子Ｒｓ１のみが断線すると、第１の中点に発生する第１の電位（ＶｓＰ）は、グランドレベルになる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。さらに、ピエゾ抵抗素子Ｒｓ４のみが断線すると、第１の中点に発生する第１の電位（ＶｓＰ）は、略駆動電源の電位になる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、第１の中点（２５）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ４）の一方もしくは両方が断線したことを検出することができる。さらに、第１の中点に接続された信号線（１３）が断線したことも検出することができる。
【００１９】
さらに、第２の中点（２６）に接続された一対のピエゾ抵抗素子（Ｒｓ２，Ｒｓ３）の両方が断線すると、あるいは、第２の中点に接続された信号線（１４）が断線すると、あるいは、ピエゾ抵抗素子Ｒｓ２のみが断線すると、第２の中点（２６）に発生する第２の電位（ＶｓＭ）は、グランドレベルになる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。さらに、ピエゾ抵抗素子Ｒｓ３のみが断線すると、第２の中点に発生する第２の電位（ＶｓＭ）は、略駆動電源の電位になる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、第２の中点（２６）に接続された一対のピエゾ抵抗素子（Ｒｓ２，Ｒｓ３）の両方が断線したことを検出することができる。さらに、第２の中点に接続された信号線（１４）が断線したことも検出することができる。
以上のように、請求項１に係る発明によれば、センシング部の断線を総て検出することのできるセンサ装置を実現することができる。
【００２０】
請求項２に記載の発明では、請求項１に記載のセンサ装置（１０）において、前記第１の回路（３５，３６）は、前記駆動電源（１１）を入力するバッファ回路（３６）と、前記バッファ回路の出力電位を分圧して前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成する抵抗回路（３５）とを備えることを特徴とする。
【００２１】
抵抗回路（３５）は、駆動電源（１１）を入力するバッファ回路（３６）の出力電位を分圧して第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成するため、センシング部（２０）に供給される駆動電源の電位（ＶｓＩ）が低下し、物理量の検出精度が低下したり誤動作したりするおそれがない。
【００２２】
請求項３に記載の発明では、請求項１に記載のセンサ装置（１０）において、前記第１の回路（３５，３６）は、前記センシング部（２０）の温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）から構成されており、前記温度補償用抵抗に発生する電位を分圧して前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成することを特徴とする。
【００２３】
センシング部（２０）の温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）に発生する電位を分圧して第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成することができるため、第１および第２の判定電位を生成するための専用の回路を設ける必要がない。
従って、上記の専用の回路を設ける必要のない分、回路面積を小さくすることができ、かつ、センサ装置の製造コストを低減することができる。
【００２４】
請求項４に記載の発明では、請求項３に記載のセンサ装置（１０）において、前記ブリッジ回路を構成する各ピエゾ抵抗は、それぞれ熱拡散抵抗であり、前記温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）は、薄膜抵抗であることを特徴とする。
【００２５】
センシング部（２０）を構成する各抵抗（Ｒｓ１〜Ｒｓ４）は、熱拡散抵抗であるため、正の温度特性を有するので、温度上昇に伴って抵抗値が上昇する。一方、温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）は、薄膜抵抗であるため、温度が上昇しても抵抗値は殆ど変化しない。このため、温度上昇に伴ってセンシング部に流れる電流が減少するため、センシング部の感度が低下する。このようにして、センシング部の感度の温度特性を補正することができる。
【００２６】
請求項５に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、非反転入力端子が前記駆動電源（１１）に接続されており、ボルテージフォロワを構成するオペアンプ（３１）であることを特徴とする。
【００２７】
バッファ回路（３６）は、ボルテージフォロワを構成するオペアンプ（３１）であるため、入力インピーダンスが高く、出力インピーダンスが低いので、センシング部（２０）に供給する駆動電圧（ＶｓＩ）と同じ電圧を抵抗回路（３５）に印加することができる。
【００２８】
請求項６に記載の発明では、請求項５に記載のセンサ装置（１０）において、前記オペアンプ（３１）は、非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）を有する第１の差動増幅部と、前記非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＮＭＯＳトランジスタ（Ｎ６，Ｎ５）を有する第２の差動増幅部と、前記第１および第２の差動増幅部の少なくとも一方から出力される差動増幅信号を増幅して出力する出力部（Ｐ５）と、を備えることを特徴とする。
【００２９】
オペアンプ（３１）の入力段は、一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）および一対のＮＭＯＳトランジスタ（Ｎ５，Ｎ６）により構成されているため、オペアンプの入力範囲をグランド電位から駆動電圧（ＶｓＩ）まで広げることができる。
従って、第１の回路（３５，３６）は、センシング部（２０）に断線が発生していない正常時の場合と、センシング部の所定箇所に断線が発生している異常時の場合とに対応することのできる第１および第２の判定電位（ＶrefＨ、ＶrefＬ）を生成することができる。
【００３０】
請求項７に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、ベースが前記駆動電源（１１）に、エミッタが定電流源（３１ｃ）にそれぞれ接続されており、コレクタが接地されたＰＮＰ型バイポーラトランジスタ（Ｔ１）と、ベースが前記ＰＮＰ型バイポーラトランジスタのエミッタに、ベース・コレクタ間に前記定電流源がそれぞれ接続されており、エミッタが前記抵抗回路（３５）に接続されたＮＰＮ型バイポーラトランジスタ（Ｔ２）と、により構成されていることを特徴とする。
【００３１】
バッファ回路（３６）は、ＰＮＰ型バイポーラトランジスタ（Ｔ１）と、ＮＰＮ型バイポーラトランジスタ（Ｔ２）とにより構成されているため、オペアンプ（３１）を用いる構成よりもバッファ回路の面積を小さくすることができる。
従って、センサ装置（１０）を小型化することができる。
【００３２】
請求項８に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、ゲートが前記駆動電源（１１）に、ソースが定電流源（３１ｃｄ）にそれぞれ接続されており、ドレインが接地されたＰＭＯＳトランジスタ（Ｐ１）と、ゲートが前記ＰＭＯＳトランジスタのソースに、ゲート・ドレイン間に前記定電流源がそれぞれ接続されており、ソースが前記抵抗回路にそれぞれ接続されたＮＭＯＳトランジスタ（Ｎ１）と、により構成されていることを特徴とする。
【００３３】
バッファ回路（３６）は、ＰＭＯＳトランジスタ（Ｐ１）と、ＮＭＯＳトランジスタ（Ｎ１）とにより構成されているため、オペアンプ（３１）を用いる構成よりもバッファ回路の面積を小さくすることができる。
従って、センサ装置（１０）を小型化することができる。
【００３４】
請求項９に記載の発明では、請求項１ないし請求項８のいずれか１つに記載のセンサ装置（１０）において、前記第２の回路（３２，３３，３４）の出力は前記増幅回路（４０）に接続されており、前記増幅回路は前記第２の回路の出力に応じて出力電位を変化させることを特徴とする。
【００３５】
センシング部（２０）における断線を増幅回路（４０）の出力電位の変化として検出することができるため、第２の回路（３２，３３，３４）の出力を検出するための回路を別個に設ける必要がない。
従って、断線検出のための回路構成を簡易化することができ、センサ装置（１０）の製造コストを低減することができる。
【００３６】
請求項１０に記載の発明では、請求項１ないし請求項９のいずれか１つに記載のセンサ装置（１０）において、前記第２の回路（３２，３３，３４）は、前記第１の電位（ＶsＰ）と、前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）とを比較するとともにその比較結果を出力する第１のウインドウコンパレータ（３２）と、前記第２の電位（ＶsＭ）と、前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）とを比較するとともにその比較結果を出力する第２のウインドウコンパレータ（３３）と、前記第１および第２のウインドウコンパレータからそれぞれ出力された比較結果に応じて前記第１または第２の判定結果電位を発生する論理回路（３４）と、を備えることを特徴とする。
【００３７】
ウインドウコンパレータは、１つの入力電圧を２つの判定電圧と比較することができるため、第１および第２のウインドウコンパレータ（３２，３３）を用いることにより、第１および第２の電位（ＶｓＰ、ＶｓＭ）をそれぞれ第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）と比較することができる。
【００３８】
請求項１１に記載の発明では、請求項１ないし請求項１０のいずれか１つに記載のセンサ装置（１０）において、前記センシング部（２０）は、前記物理量として圧力に応じた電位差を前記第１および第２の中点（２５，２６）間に発生するものであることを特徴とする。
【００３９】
請求項１ないし請求項１０のいずれか１つに記載の特徴を用いることにより、圧力を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができる。
【００４０】
請求項１２に記載の発明では、請求項１ないし請求項１０のいずれか１つに記載のセンサ装置（１０）において、前記センシング部（２０）は、前記物理量として加速度に応じた電位差を前記第１および第２の中点（２５，２６）間に発生するものであることを特徴とする。
【００４１】
請求項１ないし請求項１０のいずれか１つに記載の特徴を用いることにより、加速度を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができる。
【００４２】
請求項１３に記載の発明では、請求項１１に記載のセンサ装置（１０）において、前記圧力は、車両のドア（７０）内に発生する圧力であり、前記増幅回路（４０）の出力によって前記車両に設けられた乗員保護装置（６０）が作動することを特徴とする。
【００４３】
車両のドア（７０）内に発生する圧力を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができるため、その断線が原因で乗員保護装置（６０）が作動しないという事態をなくすことができる。
【００４４】
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００４５】
【図１】この発明の第１実施形態に係る圧力センサの配置状態を示す説明図である。
【図２】圧力センサ１０の電気的構成を示す回路図である。
【図３】オペアンプ３１の回路図である。
【図４】第２実施形態の圧力センサに備えられた断線検出回路を一部省略して示す回路図である。
【図５】第３実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【図６】第４実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【図７】第５実施形態の圧力センサに備えられた断線検出回路３０および増幅・調整回路４０の回路図である。
【図８】特許文献１に記載のセンサ装置の回路図である。
【発明を実施するための形態】
【００４６】
〈第１実施形態〉
この発明に係る第１実施形態について図を参照して説明する。以下の各実施形態では、この発明に係るセンサ装置として、車両のドア内に配置された圧力センサを例に挙げて説明する。
【００４７】
（圧力センサの配置状態）
圧力センサの配置状態について、それを示す図１を参照して説明する。圧力センサ１０は、車両に備えられたドア７０の内部に配置されている。圧力センサ１０は、ドア７０の内部に発生する圧力を検出する。圧力センサ１０は、車両に備えられたＥＣＵ(Electronic Control Unit)５０と接続されており、ＥＣＵ５０はドア７０の内部またはドア７０の周囲の構造物に配置されたエアバッグ６０と接続されている。
【００４８】
ドア７０に外力が加わり、ドア７０の内部圧力が上昇すると、その上昇した内部圧力が圧力センサ１０によって検出される。その検出された内部圧力に対応した検出信号が圧力センサ１０からＥＣＵ５０へ出力される。ＥＣＵ５０は、入力した検出信号に基づいて内部圧力の大きさを演算し、その演算値が所定の閾値を超えると判定したときにエアバッグ６０に対して作動信号を出力し、エアバッグ６０を作動させる。
【００４９】
（圧力センサの電気的構成）
次に、圧力センサ１０の電気的構成について、それを示す図２の回路図を参照して説明する。なお、以下の説明において断線とは、非導通状態となる完全な断線の他、一部が導通した状態となる不完全な断線を含む。また、断線とは、圧力センサ１０を製造した後に発生した断線と、製造時に発生した接続不良による断線とを含む意味である。
【００５０】
センサ装置１０は、電源Ｖｃｃに接続された可変電流源１１と、この可変電流源１１に接続されたセンシング部２０と、可変電流源１１に接続された断線検出回路３０と、センシング部２０に接続された増幅・調整回路４０とを備える。センシング部２０は、検出対象である圧力に応じた電位差を発生する。断線検出回路３０は、センシング部２０などに発生した断線を検出する。増幅・調整回路４０は、センシング部２０に発生した電位差を増幅・調整する。
【００５１】
センサ装置１０は、図示しないシリコン基板上に形成されており、図示しないダイアフラムを備える。このダイアフラムの感圧領域にセンシング部２０が形成されている。センシング部２０は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４を接続してなるブリッジ回路２７を有する。
一対のピエゾ抵抗Ｒｓ１，Ｒｓ２の各一端は、電源端子２１に接続されており、各他端は、もう一対のピエゾ抵抗Ｒｓ４，Ｒｓ３の各一端に接続されている。ピエゾ抵抗Ｒｓ４，Ｒｓ３の各他端は、グランド端子２２に接続されている。つまり、ブリッジ回路２７は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４により、ホイートストンブリッジ回路を構成している。
【００５２】
ピエゾ抵抗Ｒｓ１〜Ｒｓ４のうち、一方の対角位置のピエゾ抵抗Ｒｓ１，Ｒｓ３は、圧力の上昇に応じて抵抗値が減少し、他の対角位置のピエゾ抵抗Ｒｓ２，Ｒｓ４は、圧力の上昇に応じて抵抗値が増加するように設定されている。なお、ブリッジ回路２７の各片にピエゾ抵抗を２つずつ設けても良いし、１つのピエゾ抵抗と１つの固定抵抗とを組み合わせた抵抗対を各片に設けても良い。
【００５３】
この実施形態では、ピエゾ抵抗Ｒｓ１〜Ｒｓ４は、シリコン基板の表層部にボロンなどの不純物を熱拡散してなる熱拡散抵抗であり、温度係数は、数千ｐｐｍ／℃である。
【００５４】
電源端子２１は、電源供給線１２を介して可変電流源１１と接続されている。グランド端子２２は、グランド線１５を介してグランド電位ＧＮＤと接続されている。ブリッジ回路の第１の中点２５は第１の端子２３に接続されており、第２の中点２６は第２の端子２４に接続されている。第１の端子２３には、第１の中点２５に発生する第１の電位ＶｓＰが現れ、第２の端子２４には、第２の中点２６に発生する第２の電位ＶｓＭが現れる。
【００５５】
第１および第２の端子２３，２４は、それぞれ出力線１３，１４を介して増幅・調整回路４０と接続されている。増幅・調整回路４０は、オペアンプ、トランジスタおよび抵抗などから構成されており、第１および第２の中点２５，２６間に発生する電位差、つまり第１の端子２３に発生する第１の電位ＶｓＰと第２の端子２４に発生する第２の電位ＶｓＭとの差（ＶｓＰ−ＶｓＭ）を差動増幅する。出力線１３，１４には、プルダウン抵抗Ｒ２，Ｒ１がそれぞれ接続されている。プルダウン抵抗Ｒ１，Ｒ２は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値よりも十分大きな抵抗値（例えば、数百ｋΩ）に設定されている。
【００５６】
断線検出回路３０は、オペアンプ３１により構成されたバッファ回路３６と、オペアンプ３１の出力に直列接続された抵抗回路３５と、第１のウインドウコンパレータ３２と、第２のウインドウコンパレータ３３と、ＯＲ回路３４とを備える。オペアンプ３１の非反転入力端子ＶＰは、電源供給線１２に接続されており、出力は反転入力端子ＶＮに接続されており、ボルテージフォロワを構成する。これにより、センシング部２０に供給される駆動電圧ＶｓＩに影響を与えることなく、駆動電圧ＶｓＩと略同一の電位ＶｓＩｏをオペアンプ３１から出力することができる。
【００５７】
抵抗回路３５は、抵抗ＲＨ，ＲＭ，ＲＬを直列接続した構成になっている。抵抗ＲＨ，ＲＭの中点３５ａには、オペアンプ３１の出力電位ＶｓＩｏを分圧した第１の判定電位ＶｒｅｆＨが発生し、抵抗ＲＭ，ＲＬの中点３５ｂには、オペアンプ３１の出力電位ＶｓＩｏを分圧した第２の判定電位ＶｒｅｆＬが発生する。
【００５８】
第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬは、ブリッジ回路２７における断線を検出するための電位である。第１の判定電位ＶｒｅｆＨは、ブリッジ回路２７の断線により、第１および第２の電位ＶｓＰ，ＶｓＭの少なくとも一方が、正常範囲を超えて駆動電圧ＶｓＩにまで上昇したことを判定するための電位である。また、第２の判定電位ＶｒｅｆＬは、ブリッジ回路２７の断線により、第１および第２の電位ＶｓＰ，ＶｓＭの少なくとも一方が、正常範囲を超えてグランド電位にまで下降したことを判定するための電位である。このため、第１の判定電位ＶｒｅｆＨは、第２の判定電位ＶｒｅｆＬよりも高い電位に設定する。
【００５９】
第１のウインドウコンパレータ３２は、抵抗回路３５の中点３５ａ，３５ｂと、出力線１３とに接続されている。そして、第１のウインドウコンパレータ３２は、第１の電位ＶｓＰが第２の判定電位ＶｒｅｆＬ以上かつ第１の判定電位ＶｒｅｆＨ以下のとき、つまり正常範囲内にあるときにローレベル（Ｌ）を出力し、その正常範囲内にないときにハイレベル（Ｈ）を出力する。
【００６０】
第２のウインドウコンパレータ３３は、抵抗回路３５の中点３５ａ，３５ｂと、出力線１４とに接続されている。そして、第２のウインドウコンパレータ３３は、第２の電位ＶｓＭが第２の判定電位ＶｒｅｆＬ以上かつ第１の判定電位ＶｒｅｆＨ以下のとき、つまり正常範囲内にあるときにローレベル（Ｌ）を出力し、その正常範囲内にないときにハイレベル（Ｈ）を出力する。
【００６１】
従って、ＯＲ回路３４は、第１および第２のウインドウコンパレータ３２，３３の両方からローレベルが出力されているときのみ、ローレベルの出力信号Ｓｏｕｔを出力する。
また、ＯＲ回路３４は、第１および第２のウインドウコンパレータ３２，３３の少なくとも一方からハイレベルが出力されたときは、ハイレベルの出力信号Ｓｏｕｔを出力する。
【００６２】
第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬは、次のようにして決定する。
この実施形態では、ブリッジ回路２７の駆動電圧ＶｓＩは１〜４Ｖであり、ピエゾ抵抗Ｒｓ１〜Ｒｓ４はそれぞれ数ｋΩである。センシング部２０のどこにも断線の発生していない正常時は、第１および第２の端子２３，２４に発生する第１および第２の電位ＶｓＰ，ＶｓＭは、それぞれ（ＶｓＩ／２）±数十ｍＶの範囲にある。
【００６３】
そこで、この実施形態では、第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬを次の式（３）および（４）により設定する。
【００６４】
ＶｒｅｆＨ＝ＶｓＩ＊０．６ ・・・（３）
ＶｒｅｆＬ＝ＶｓＩ＊０．４ ・・・（４）
【００６５】
また、ブリッジ回路２７の断線が不完全で一部が導通しているような場合は、第１および第２の電位ＶｓＰ，ＶｓＭが駆動電圧ＶｓＩにまで上昇しなかったり、グランド電位まで下降しなかったりすることが考えられる。
そこで、第１の判定電位ＶｒｅｆＨは、駆動電圧ＶｓＩの０．６倍、つまり正常範囲に対して１０％のみ高く設定し、第２の判定電位ＶｒｅｆＬは、駆動電圧ＶｓＩの０．４倍、つまり正常範囲に対して１０％のみ低く設定しているため、ブリッジ回路２７の不完全な断線をも検出することができる。
【００６６】
また、上記の理由により、抵抗回路３５を構成する各抵抗ＲＨ，ＲＭ，ＲＬは、次の式（５）および（６）を満足するように計算して設定する。この実施形態では、抵抗ＲＨ，ＲＭ，ＲＬの各抵抗値はそれぞれ数十〜数百ｋΩである。
【００６７】
ＶｒｅｆＨ＝ＶｓＩ＊（ＲＭ＋ＲＬ）／（ＲＨ＋ＲＭ＋ＲＬ） ・・・（５）
ＶｒｅｆＬ＝ＶｓＩ＊ＲＬ／（ＲＨ＋ＲＭ＋ＲＬ） ・・・（６）
【００６８】
次に、オペアンプ３１の回路構成について、それを示す図３を参照して説明する。
オペアンプ３１は、第１の差動増幅部３１ｆと、第２の差動増幅部３１ｇと、第１のカレントミラー回路３１ｈと、第２のカレントミラー回路３１ｉと、第３のカレントミラー回路３１ｊと、第１の定電流源３１ａと、第２の定電流源３１ｂと、出力部３１ｋとを備える。オペアンプ３１は、出力端子３１ｅと反転入力端子ＶＮとを接続したボルテージフォロワを構成している。
【００６９】
第１の差動増幅部３１ｆは、非反転入力端子ＶＰにゲートが接続されたＰチャンネル型のＭＯＳＦＥＴ（P-channel-type-Metal-Oxide-Semiconductor Field-Effect Transistor：以下、ＰＭＯＳトランジスタと略す)Ｐ１と、反転入力端子ＶＮにゲートが接続されたＰＭＯＳトランジスタＰ２とから構成される。第２の差動増幅部３１ｇは、非反転入力端子ＶＰにゲートが接続されたＮチャンネル型のＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと略す）Ｎ６と、反転入力端子ＶＮにゲートが接続されたＮＭＯＳトランジスタＮ５とから構成される。
【００７０】
ＰＭＯＳトランジスタＰ１，Ｐ２の共通ソースには、第１の定電流源３１ａが接続されている。ＰＭＯＳトランジスタＰ１のドレインには、ＮＭＯＳトランジスタＮ１のドレインが、ＰＭＯＳトランジスタＰ２のドレインには、ＮＭＯＳトランジスタＮ２のドレインがそれぞれ接続されている。ＮＭＯＳトランジスタＮ１，Ｎ３の各ゲートは共通接続されており、ＮＭＯＳトランジスタＮ１のドレインはゲートに接続されている。つまり、第１のカレントミラー回路３１ｈは、ＰＭＯＳトランジスタＰ１の能動負荷として作用する。
ＮＭＯＳトランジスタＮ２，Ｎ４の各ゲートは共通接続されており、ＮＭＯＳトランジスタＮ２のドレインはゲートに接続されている。つまり、第２のカレントミラー回路３１ｉは、ＰＭＯＳトランジスタＰ２の能動負荷として作用する。
【００７１】
ＮＭＯＳトランジスタＮ５，Ｎ６の共通ソースには、第２の定電流源３１ｂが接続されている。ＮＭＯＳトランジスタＮ５のドレインには、ＰＭＯＳトランジスタＰ３のドレインが、ＮＭＯＳトランジスタＮ６のドレインには、ＰＭＯＳトランジスタＰ４のドレインがそれぞれ接続されている。ＰＭＯＳトランジスタＰ３，Ｐ４の各ゲートは共通接続されており、ＰＭＯＳトランジスタＰ３のドレインはゲートに接続されている。ＰＭＯＳトランジスタＰ３，Ｐ４の各ソースは、電源Ｖｃｃに接続されている。つまり、第３のカレントミラー回路３１ｊは、第２の差動増幅部３１ｇの能動負荷として作用する。
【００７２】
また、ＰＭＯＳトランジスタＰ４のドレインと、ＮＭＯＳトランジスタＮ６のドレインとの間が、ライン３１ｎによって出力部３１ｋを構成するＰＭＯＳトランジスタＰ５のゲートに接続されている。また、第３のカレントミラー回路３１ｊを構成するＰＭＯＳトランジスタＰ３のドレインと、第２の差動増幅部３１ｇを構成するＮＭＯＳトランジスタＮ５との間と、第１のカレントミラー回路３１ｈを構成するＮＭＯＳトランジスタＮ３のドレインとが、ライン３１ｍによって接続されている。このため、第１の差動増幅部３１ｆが動作して第１のカレントミラー回路３１ｈに流れる電流値が変化すると、第３のカレントミラー回路３１ｊに流れる電流値が変化する。
【００７３】
また、ライン３１ｎと、第２のカレントミラー回路３１ｉを構成するＮＭＯＳトランジスタＮ４のドレインとが、ライン３１ｐによって接続されている。このため、第１の差動増幅部３１ｆが動作して第２のカレントミラー回路３１ｉに流れる電流値が変化すると、第２の差動増幅部３１ｇを構成するＮＭＯＳトランジスタＮ６のドレイン電位、すなわち、出力部３１ｋを構成するＰＭＯＳトランジスタＰ５のゲート電位が変化し、出力端子３１ｅの電位ＶｓＩｏが変化する。
また、ＰＭＯＳトランジスタＰ５のドレインには、発振防止のための位相補償用コンデンサＣ１が接続されている。
【００７４】
正常時は入力信号ＶｓＩは１〜４Ｖである。ＶｓＩが低いときは、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇは動作しないが、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。ＶｓＩが高いときには、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆは動作しないが、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。ＶｓＩが中間の電位の場合は、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆとＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇの両方が動作し、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。
【００７５】
センシング部２０などにおいて断線が発生し、入力信号ＶｓＩが、電源電位Ｖｃｃまたは電源電位Ｖｃｃに近い電位にまで上昇したときは、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆは動作しないが、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。
【００７６】
つまり、オペアンプ３１は、グランド電位に近い電位から電源電位までの広い入力レンジを有するため、センシング部２０などに断線が発生した場合であっても、入力信号ＶｓＩと略同電位の出力電位ＶｓＩｏを出力できる。
従って、抵抗回路３５から発生する第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬと入力信号ＶｓＩとの比が変動しないため、断線を高精度で検出することができる。
【００７７】
［断線検出］
次に、ブリッジ回路２７に発生した断線の検出について説明する。
（電源側の断線により駆動電源が供給されない場合）
電源側の断線により駆動電源が供給されない場合としては、電源線１２と電源端子２１との接続部位が断線した状態（例えば、電源線１２と電源端子２１とのボンディング不良など）、電源線１２が断線した状態、ピエゾ抵抗Ｒｓ１，Ｒｓ２が両方とも断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００７８】
これらの状態が発生すると、第１および第２の電位ＶｓＰ，ＶｓＭは、グランド電位まで低下する。一方、可変電流源１１の作用により、オペアンプ３１の入力電位は、略電源電位Ｖｃｃまで上昇する。このため、オペアンプ３１の出力電位ＶｓＩｏも略電源電位Ｖｃｃまで上昇するため、第２の判定電位ＶｒｅｆＬは、次の式（７）に示す電位になる。
【００７９】
ＶｒｅｆＬ≒Ｖｃｃ＊０．４ ・・・（７）
【００８０】
従って、次の式（８）が成立する。
【００８１】
ＶｓＰ，ＶｓＭ＜ＶｒｅｆＬ ・・・（８）
【００８２】
これにより、第１および第２のウインドウコンパレータ３２，３３は、それぞれハイレベル（Ｈ）を出力するため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【００８３】
（グランド側の断線によりグランドされない場合）
グランド側の断線によりグランドされない場合としては、グランド線１５とグランド端子２２との接続部位が断線した状態（例えば、グランド線１５とグランド端子２２とのボンディング不良など）、グランド線１５が断線した状態、ピエゾ抵抗Ｒｓ３，Ｒｓ４が両方とも断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００８４】
これらの状態が発生すると、第１および第２の電位ＶｓＰ，ＶｓＭは、略電源電位まで上昇する。一方、可変電流源１１の作用により、オペアンプ３１の入力電位は、略電源電位Ｖｃｃまで上昇する。このため、オペアンプ３１の出力電位ＶｓＩｏも略電源電位Ｖｃｃまで上昇するため、第１の判定電位ＶｒｅｆＨは、次の式（９）に示す電位になる。
【００８５】
ＶｒｅｆＨ≒Ｖｃｃ＊０．６ ・・・（９）
【００８６】
また、第１および第２の電位ＶｓＰ，ＶｓＭは、次の式（１０）および（１１）に示す電位になる。
【００８７】
ＶｓＰ＝Ｒ２＊ＶｓＩ／（Ｒｓ１＋Ｒ２）≒Ｒ２＊Ｖｃｃ／（Ｒｓ１＋Ｒ２）
・・・（１０）
ＶｓＭ＝Ｒ１＊ＶｓＩ／（Ｒｓ２＋Ｒ１）≒Ｒ１＊Ｖｃｃ／（Ｒｓ２＋Ｒ１）
・・・（１１）
【００８８】
また、プルダウン抵抗Ｒ１，Ｒ２の各抵抗値は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値よりも十分大きいため、次の式（１２）および（１３）が成立する。
【００８９】
ＶｓＰ≒Ｖｃｃ ・・・（１２）
ＶｓＭ≒Ｖｃｃ ・・・（１３）
【００９０】
従って、次の（１４）式が成立する。
【００９１】
ＶｓＰ，ＶｓＭ＞ＶｒｅｆＨ ・・・（１４）
【００９２】
これにより、第１および第２のウインドウコンパレータ３２，３３は、それぞれハイレベル（Ｈ）を出力するため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【００９３】
（断線により第１の電位ＶｓＰが異常な場合）
断線により第１の電位ＶｓＰが異常な場合としては、出力線１３と第１の端子２３との接続部位が断線した状態（例えば、出力線１３と第１の端子２３とのボンディング不良など）、出力線１３が断線した状態、ピエゾ抵抗Ｒｓ１，Ｒｓ４の少なくとも一方が断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００９４】
これらの状態のうちピエゾ抵抗Ｒｓ１のみ断線した場合、出力線１３に接続されたプルダウン抵抗Ｒ２の抵抗値は、ピエゾ抵抗Ｒｓ１の抵抗値よりも十分大きいので、第１の電位ＶｓＰは、略駆動電源の電位ＶｓＩまで上昇する。このため、次の式（１５）および（１６）が成立する。
ＶｓＰ＞ＶｒｅｆＨ ・・・（１５）
ＶｒｅｆＬ＜ＶｓＭ＜ＶｒｅｆＨ ・・・（１６）
【００９５】
これにより、第１のウインドウコンパレータ３２の出力がハイレベルになり、第２のウインドウコンパレータ３３の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
また、ピエゾ抵抗Ｒｓ１のみ断線した場合以外の状態が発生すると、第１の電位ＶｓＰは、出力線１３に接続されたプルダウン抵抗Ｒ２によりグランド電位に低下する。このため、次の式（１７）および（１８）が成立する。
【００９６】
ＶｓＰ＜ＶｒｅｆＬ ・・・（１７）
ＶｒｅｆＬ＜ＶｓＭ＜ＶｒｅｆＨ ・・・（１８）
【００９７】
これにより、第１のウインドウコンパレータ３２の出力がハイレベルになり、第２のウインドウコンパレータ３３の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【００９８】
（断線により第２の電位ＶｓＭが異常な場合）
断線により第２の電位ＶｓＭが異常な場合としては、出力線１４と第２の端子２４との接続部位が断線した状態（例えば、出力線１４と第２の端子２４とのボンディング不良など）、出力線１４が断線した状態、ピエゾ抵抗Ｒｓ２，Ｒｓ３の少なくとも一方が断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００９９】
これらの状態のうちピエゾ抵抗Ｒｓ２のみ断線した場合、出力線１４に接続されたプルダウン抵抗Ｒ１の抵抗値は、ピエゾ抵抗Ｒｓ２の抵抗値よりも十分大きいので、第２の電位ＶｓＭは、略駆動電源の電位ＶｓＩまで上昇する。このため、次の式（１９）および（２０）が成立する。
ＶｓＭ＞ＶｒｅｆＨ ・・・（１９）
ＶｒｅｆＬ＜ＶｓＰ＜ＶｒｅｆＨ ・・・（２０）
【０１００】
これにより、第２のウインドウコンパレータ３３の出力がハイレベルになり、第１のウインドウコンパレータ３２の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
また、ピエゾ抵抗Ｒｓ２のみ断線した場合以外の状態が発生すると、第２の電位ＶｓＭは、出力線１４に接続されたプルダウン抵抗Ｒ１によりグランド電位に低下する。このため、次の式（２１）および（２２）が成立する。
【０１０１】
ＶｓＭ＜ＶｒｅｆＬ ・・・（２１）
ＶｒｅｆＬ＜ＶｓＰ＜ＶｒｅｆＨ ・・・（２２）
【０１０２】
これにより、第２のウインドウコンパレータ３３の出力がハイレベルになり、第１のウインドウコンパレータ３２の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【０１０３】
以上のように、第１実施形態の圧力センサ１０を使用すれば、センシング部２０に発生し得る断線を総て検出することができる。また、電源線１２およびグランド線１５の少なくとも一方の断線をも検出することができる。
【０１０４】
〈第２実施形態〉
次に、この発明の第２実施形態について図４を参照して説明する。図４は、この実施形態の圧力センサに備えられた断線検出回路を一部省略して示す回路図である。この実施形態の圧力センサは、抵抗回路３５がセンシング部２０の感度の温度補償抵抗を兼用していることを特徴とする。なお、第１実施形態と同じ構成については同一の符号を使用し、説明を省略する。
【０１０５】
断線検出回路３０は、第１実施形態の断線検出回路３０に備えられていたオペアンプ３１を備えていない。抵抗回路３５は、電源線１２に接続されている。抵抗回路３５は、センシング部２０の温度特性を補償するための温度補償回路であるとともに、第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬを生成する回路でもある。抵抗回路３５と第１および第２のウインドウコンパレータ３２，３３との接続関係は第１実施形態の断線検出回路３０と同じである。
【０１０６】
ここで、可変電流源１１の電流値をＩｓ、可変電流源１１から電源線１２を介してブリッジ回路２７に流れる電流値をＩｓｇ、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の抵抗値の合計をＲｓとすると、電流値Ｉｓｇは次の式（２３）により求めることができる。
【０１０７】
Ｉｓｇ＝Ｉｓ＊１／（１＋Ｒｓ／（ＲＨ＋ＲＭ＋ＲＬ）） ・・・（２３）
【０１０８】
この実施形態では、抵抗ＲＨ，ＲＭ，ＲＬはそれぞれＣｒＳｉなどの薄膜抵抗であり、各抵抗値はそれぞれ数十〜数百ｋΩである。また、各ピエゾ抵抗Ｒｓ１〜Ｒｓ４は熱拡散抵抗であり、各抵抗値はそれぞれ数ｋΩである。
従って、電流値Ｉｓｇは略電流値Ｉｓと等しくなるため、電源線１２に抵抗回路３５を接続したことにより、ブリッジ回路２７に流れる電流値Ｉｓｇが大きく減少し、圧力センサ１０の感度が低下するおそれがない。
【０１０９】
また、各ピエゾ抵抗Ｒｓ１〜Ｒｓ４は熱拡散抵抗であり、正の温度特性を有し、各抵抗温度係数は数千ｐｐｍ／℃であるため、圧力センサ１０の環境温度が上昇すると、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値が高くなる。このため、ブリッジ回路２７に流れる電流値Ｉｓｇが減少し、圧力センサ１０の感度が低下する。
【０１１０】
そこで、抵抗回路３５の抵抗値を調整し、電流値Ｉｓｇを調整することにより、感度の温度補償を行う。例えば、複数の環境温度毎の電流値Ｉｓｇをそれぞれ計測し、それら計測値の中心値を算出する。そして、その中心値と理想値との誤差がなくなるように抵抗回路３５の抵抗値を設定する。具体的には、前述の式（２３）より、電流値Ｉｓｇを大きくしたい場合は、抵抗回路３５の抵抗値（ＲＨ＋ＲＭ＋ＲＬ）を高くし、逆に電流値Ｉｓｇを小さくしたい場合は、抵抗回路３５の抵抗値（ＲＨ＋ＲＭ＋ＲＬ）を低くする。
このとき、抵抗回路３５の各抵抗の抵抗温度係数は略ゼロであるため、抵抗回路３５に設定した抵抗値が環境温度により変化しないので、電流値Ｉｓｇを高精度で調整することができる。
【０１１１】
以上のように、第２実施形態の圧力センサ１０を使用すれば、センシング部２０の温度補償のための抵抗回路３５に発生する電位を分圧して第１および第２の判定電位ＶrefＨ，ＶrefＬを生成することができるため、第１および第２の判定電位を生成するための専用の回路を設ける必要がない。
従って、上記の専用の回路を設ける必要のない分、回路面積を小さくすることができ、かつ、圧力センサ１０の製造コストを低減することができる。
【０１１２】
〈第３実施形態〉
次に、この発明の第３実施形態について図５を参照して説明する。図５は、この実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【０１１３】
バッファ回路３６は、ＰＮＰ型バイポーラトランジスタＴ１と、ＮＰＮ型バイポーラトランジスタＴ２と、定電流源３１ｃとを備える。トランジスタＴ１のベースは電源線１２に、エミッタは定電流源３１ｃを介して電源Ｖｃｃに、コレクタはグランドＧＮＤにそれぞれ接続されている。トランジスタＴ２のベースはトランジスタＴ１のエミッタに接続されており、ベース・コレクタ間には定電流源３１ｃが接続されており、エミッタは抵抗回路３５に接続されている。トランジスタＴ１はトランジスタＴ２のベース電位を決定する役割をしている。
【０１１４】
ここで、トランジスタＴ１のベースに印加される電位をＶｓＩ、トランジスタＴ１，Ｔ２のベース・エミッタ間電圧をそれぞれＶＢＥ（Ｔ１），ＶＢＥ（Ｔ２）、トランジスタＴ２のエミッタの出力電位をＶｓＩｏとすると、次の式（２４）が成立する。
【０１１５】
ＶｓＩ＋ＶＢＥ（Ｔ１）＝ＶＢＥ（Ｔ２）＋ＶｓＩｏ ・・・（２４）
【０１１６】
上記式（２４）より、次の式（２５）が導かれる。
【０１１７】
ＶｓＩｏ＝ＶｓＩ＋ＶＢＥ（Ｔ１）−ＶＢＥ（Ｔ２） ・・・（２５）
【０１１８】
トランジスタＴ１，Ｔ２間には、ベース・エミッタ間電圧の差が存在するが、その差を無視すると、式（２５）において、トランジスタＴ２のエミッタ出力電位ＶｓＩｏはトランジスタＴ１のベースに印加される電位ＶｓＩと同一になる。つまり、ブリッジ回路２７の駆動電圧ＶｓＩと略同一の電位をトランジスタＴ２から取出し、それを抵抗回路３５に印加することができる。
【０１１９】
以上のように、第３実施形態の圧力センサ１０を使用すれば、２つのバイポーラトランジスタと、１つの定電流源とによりバッファ回路３６が構成されており、オペアンプ３１を用いたバッファ回路よりも素子数を減らすことができるため、バッファ回路の面積を小さくすることができる。
従って、センサ装置１０を小型化することができる。
【０１２０】
〈第４実施形態〉
次に、この発明の第４実施形態について図６を参照して説明する。図６は、この実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【０１２１】
バッファ回路３６は、ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１と、定電流源３１ｄとを備える。ＰＭＯＳトランジスタＰ１のゲートは電源線１２に、ソースは定電流源３１ｄを介して電源Ｖｃｃに、ドレインはグランドＧＮＤにそれぞれ接続されている。ＮＭＯＳトランジスタＮ１のゲートはＰＭＯＳトランジスタＰ１のソースに接続されており、ゲート・ドレイン間には定電流源３１ｄが接続されており、ソースは抵抗回路３５に接続されている。ＰＭＯＳトランジスタＰ１はＮＭＯＳトランジスタＮ１のゲート電位を決定する役割をしている。
【０１２２】
ここで、ＰＭＯＳトランジスタＰ１のゲートに印加される電位をＶｓＩ、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のゲート・ソース間電圧をそれぞれＶＧＳ（Ｐ１），ＶＧＳ（Ｎ１）、ＮＭＯＳトランジスタＮ１のソースの出力電位をＶｓＩｏとすると、次の式（２６）が成立する。
【０１２３】
ＶｓＩ＋ＶＧＳ（Ｐ１）＝ＶＧＳ（Ｎ１）＋ＶｓＩｏ ・・・（２６）
【０１２４】
上記式（２６）より、次の式（２７）が導かれる。
【０１２５】
ＶｓＩｏ＝ＶｓＩ＋ＶＧＳ（Ｐ１）−ＶＧＳ（Ｎ１） ・・・（２７）
【０１２６】
ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１間に存在するゲート・ソース間電圧の差を無視すると、式（２７）において、ＮＭＯＳトランジスタＮ１のソース出力電位ＶｓＩｏはＰＭＯＳトランジスタＰ１のゲートに印加される電位ＶｓＩと同一になる。つまり、ブリッジ回路２７の駆動電圧ＶｓＩと略同一の電位をＮＭＯＳトランジスタＮ１から取出し、それを抵抗回路３５に印加することができる。
【０１２７】
以上のように、第４実施形態の圧力センサ１０を使用すれば、２つのＭＯＳトランジスタと、１つの定電流源とによりバッファ回路３６が構成されており、オペアンプ３１を用いたバッファ回路よりも素子数を減らすことができるため、バッファ回路の面積を小さくすることができる。
従って、センサ装置１０を小型化することができる。
【０１２８】
〈第５実施形態〉
次に、この発明の第５実施形態について図７を参照して説明する。図７は、この実施形態の圧力センサに備えられた断線検出回路３０および増幅・調整回路４０の回路図である。この実施形態の圧力センサは、断線検出回路３０の出力によって増幅・調整回路４０の出力を変化させることを特徴とする。
【０１２９】
増幅・調整回路４０は、差動増幅部４３と、この差動増幅部４３に定電流を供給する定電流源４１と、差動増幅部４３に接続されたカレントミラー回路４４と、差動増幅部４３の差動出力を入力するＮＭＯＳトランジスタＮ３と、ＮＭＯＳトランジスタＮ４とを備える。ＮＭＯＳトランジスタＮ４のゲートは、断線検出回路３０のＯＲ回路３４の出力に接続されており、ドレインは、差動増幅部４３から差動出力をＮＭＯＳトランジスタＮ３に入力するライン４５に接続されており、ソースはグランドに接続されている。増幅・調整回路４０の出力Ｖｏｕｔは、正常時で、例えば０．５〜４．５Ｖである。
【０１３０】
断線検出回路３０が断線を検出し、ＯＲ回路３４の出力Ｓｏｕｔがハイレベルになると、増幅・調整回路４０のＮＭＯＳトランジスタＮ４がオンするため、ＮＭＯＳトランジスタＮ３のゲートの電位が低下し、ＮＭＯＳトランジスタＮ３がオフするので、出力Ｖｏｕｔが上昇する。例えば、断線が検出されると、出力Ｖｏｕｔは、正常時の上限である４．５Ｖを超えてほぼ電源電位５．０Ｖに達する。例えば、ＥＣＵ５０（図１）が、Ｖｏｕｔが正常時の範囲を超えたことを検出し、センシング部２０などに断線が発生したと判定する。
以上のように、第５実施形態の圧力センサ１０を使用すれば、断線の発生していない正常時よりも出力Ｖｏｕｔが上昇したことを検出することにより、断線の発生を検出することができる。
【０１３１】
＜他の実施形態＞
この発明に係るセンサ装置は、車両のドア内部の圧力以外の圧力を検出する圧力センサとして使用することもできる。また、液体の圧力を検出する圧力センサとしても使用することができる。さらに、加速度センサにも適用することができる。この場合、前述のダイアフラムの変位加速度に応じた電位差が、ブリッジ回路２７の第１および第２の中点２５，２６間に発生する。
【符号の説明】
【０１３２】
１０・・圧力センサ（センサ装置）、１１・・駆動電源、１２・・電源線、
１３，１４・・出力線、１５・・グランド線、２０・・センシング部、
２１・・電源端子、２２・・グランド端子、２３・・第１の端子、
２４・・第２の端子、２５・・第１の中点、２６・・第２の中点、
２７・・ブリッジ回路、３０・・断線検出回路、３１・・オペアンプ、
３２・・第１のウインドコンパレータ（第２の回路）、
３３・・第２のウインドコンパレータ（第２の回路）、
３４・・ＯＲ回路（第２の回路）、３５・・抵抗回路（第１の回路）、
３６・・バッファ回路（第１の回路）、４０・・増幅・調整回路（増幅回路）。
【技術分野】
【０００１】
この発明は、検出対象である物理量に応じて抵抗値を変化させる抵抗をブリッジ接続してなるブリッジ回路を有し、断線検出機能を備えたセンサ装置に関する。
【背景技術】
【０００２】
従来、この種のセンサ装置として、例えば、特許文献１（特開平６−２４９７３０号公報）に記載のものが知られている。図８は、特許文献１に記載のセンサ装置の回路図である。従来のセンサ装置は、数ｋΩのセンサ抵抗Ｒｓ１〜Ｒｓ４をブリッジ状に接続してなるセンシング部８０を備える。センサ抵抗Ｒｓ１，Ｒｓ２の各一端は端子８１に接続されており、端子８１は電源線９３によって電源Ｖｃｃに接続されており、各他端は端子８３，８４を介してセンサ抵抗Ｒｓ３，Ｒｓ４の各一端と接続されている。
【０００３】
センサ抵抗Ｒｓ３，Ｒｓ４の各他端は端子８２に接続されており、端子８２はグランド線９４を介してＧＮＤ端子と接続されている。センサ抵抗Ｒｓ１には、数ＭΩの抵抗Ｒ１７が並列に接続されており、センサ抵抗Ｒｓ３にも数ＭΩの抵抗Ｒ１８が並列に接続されている。端子８３はオペアンプ９２の非反転入力端子に接続されており、端子８４はオペアンプ９１の非反転入力端子に接続されている。
【０００４】
電源ＶｃｃおよびＧＮＤ間には、抵抗Ｒ１５，Ｒ１６が並列接続されており、その抵抗Ｒ１５，Ｒ１６の中点が抵抗Ｒ１１を介してオペアンプ９２の反転入力端子に接続されている。つまり、抵抗Ｒ１５，Ｒ１６により電源の電位を分圧した電位が基準電位Ｖｒｅｆとしてオペアンプ９２に印加される。オペアンプ９２の出力は、抵抗Ｒ１２を介して自身の反転入力端子にフィードバックされている。また、オペアンプ９２の出力は、抵抗Ｒ１３，Ｒ１４を介してオペアンプ９１の出力に接続されている。抵抗Ｒ１３，Ｒ１４の中点はオペアンプ９１の反転入力端子に接続されている。
【０００５】
被測定物の磁気が変化すると、その変化した磁気の大きさに応じて各センサ抵抗の抵抗値が変化する。この変化は、センサ抵抗からなるブリッジ回路の中点電位Ｖａ，Ｖｂの電位差となって現れる。中点電位Ｖａはオペアンプ９２の非反転入力端子に印加され、中点電位Ｖｂはオペアンプ９１の非反転入力端子に印加される。そして、中点電位Ｖａ，Ｖｂは、オペアンプ９１，９２によって差動増幅され、その差動増幅された電位がオペアンプ９１から出力される（Ｖｏｕｔ）。
【０００６】
センサ抵抗Ｒｓ１およびＲｓ４、または、Ｒｓ２およびＲｓ３が断線した場合、あるいは、任意の３個のセンサ抵抗が断線した場合、さらに、各センサ抵抗が総て断線した場合は、オペアンプ９１の出力Ｖｏｕｔの電位はＬ（ロー）レベルを示す。また、任意のセンサ抵抗が１個断線した場合は、その断線したセンサ抵抗の位置により、オペアンプ９１の出力Ｖｏｕｔの電位はＬレベルまたはＨ（ハイ）レベルを示す。このように、センサ抵抗が断線した場合、オペアンプ９１の出力Ｖｏｕｔの電位が、ＬレベルまたはＨレベルを示すため、断線したセンサ抵抗の箇所を特定することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−２４９７３０号公報（第８〜１１段落、図１）。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、前述の従来のセンサ装置は、センシング部の断線箇所によっては断線を検出することができないという問題がある。具体的には、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓが同時に断線した場合、あるいは、端子８１に接続された電源線９３が断線した場合は、その断線を検出することができない。また、ＧＮＤ側に配置されたセンサ抵抗Ｒｓ３，Ｒｓ４が同時に断線した場合、あるいは、端子８２に接続されたグランド線９４が断線した場合も、その断線を検出することができない。
【０００９】
特に、端子８１，８２は、ワイヤボンディングによって、それぞれ電源回路およびグランドに接続されるため、ワイヤボンディングミスやボンディングワイヤの断線が発生することが考えられるため、その断線をも検出できることが望ましい。
上記のように、従来のセンサ装置が、特定の断線を検出することができない理由を以下に述べる。
【００１０】
抵抗Ｒ１１〜Ｒ１４，Ｒ１７，Ｒ１８の各抵抗値をＲ１１〜Ｒ１４，Ｒ１７，Ｒ１８とする。また、抵抗Ｒ１１，Ｒ１４の抵抗値が等しく、かつ、抵抗Ｒ１２，Ｒ１３の抵抗値が等しいとする。ここで、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓが同時に断線した場合、あるいは、センサ抵抗Ｒｓ１，Ｒｓ２と端子８１との接続部位が断線したとすると、オペアンプ９１の出力Ｖｏｕｔの電位は、次式（１）により求まる。
Ｖｏｕｔ＝（Ｒ１４／Ｒ１３＋１）（Ｖｂ−Ｖａ）＋Ｖｒｅｆ ・・・（１）
【００１１】
また、抵抗Ｒ１８の抵抗値をＲ１８とし、抵抗Ｒ１７，Ｒ１８の抵抗値が等しいとする。また、センサ抵抗Ｒｓ１〜Ｒｓ４の抵抗値がそれぞれＲｓであるとすると、中点間の電位差（Ｖｂ−Ｖａ）は、次式（２）により求まる。
Ｖｂ−Ｖａ＝−Ｖｃｃ／（１＋２・（Ｒ８／Ｒｓ）） ・・・（２）
【００１２】
ところで、Ｖｃｃは５Ｖ、抵抗値Ｒｓは数ｋΩであり、抵抗値Ｒ８は数ＭΩであるため、（Ｖｂ−Ｖａ）は数ｍＶとなり、オペアンプ９１の出力Ｖｏｕｔの電位は、センサ装置が正常に動作しているときの電位と変わらない。従って、電源Ｖｃｃ側に配置されたセンサ抵抗Ｒｓ１，Ｒｓ２が同時に断線した場合、あるいは、センサ抵抗Ｒｓ１，Ｒｓ２と端子８１との接続部位が断線した場合は、その断線を検出することができない。
【００１３】
上記と同じ理由により、ＧＮＤ側に配置されたセンサ抵抗Ｒｓ３，Ｒｓ４が同時に断線した場合、あるいは、センサ抵抗Ｒｓ３，Ｒｓ４と端子８２との接続部位が断線した場合も、その断線を検出することができない。
以上のように、従来のセンサ装置は、センシング部などに発生し得る断線を総て検出することができない。
【００１４】
そこでこの発明は、上述の諸問題を解決するためになされたものであり、センシング部などに発生し得る断線を総て検出することのできるセンサ装置を実現することを目的とする。
【課題を解決するための手段】
【００１５】
この発明は、上記目的を達成するため、請求項１に記載の発明では、駆動電源（１１）を供給する電源端子（２１）に接続された一対のピエゾ抵抗（Ｒｓ１，Ｒｓ２）と、グランド端子（２２）に接続された一対のピエゾ抵抗（Ｒｓ３，Ｒｓ４）とからなるブリッジ回路（２７）を有し、検出対象である物理量に応じた電位差（ＶｓＰ−ＶｓＭ）を前記ブリッジ回路の第１および第２の中点（２５，２６）間に発生するセンシング部（２０）と、前記電位差を増幅する増幅回路（４０）と、を備えたセンサ装置（１０）において、前記駆動電源（１１）の電位（ＶｓＩ）の１／２（ＶｓＩ／２）よりも高く、かつ、前記駆動電源（１１）の電位（ＶｓＩ）よりも低い第１の判定電位（ＶｒｅｆＨ）と、グランド電位よりも高く、かつ、前記駆動電源（１１）の電位（ＶｓＩ）の１／２（ＶｓＩ／２）よりも低い第２の判定電位（ＶｒｅｆＬ）とを生成する第１の回路（３５，３６）と、前記第１の回路と、前記第１および第２の中点とに接続されており、前記第１の中点に発生する電位である第１の電位（ＶｓＰ）が前記第２の判定電位以上かつ前記第１の判定電位以下であり、さらに、前記第２の中点に発生する電位である第２の電位（ＶｓＭ）が前記第２の判定電位以上かつ前記第１の判定電位以下であるときに第１の判定結果電位（Ｌ）を発生し、前記第１および第２の電位の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき、あるいは、前記第１および第２の電位の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いときに前記第１の判定結果電位とは電位の異なる第２の判定結果電位（Ｈ）を発生する第２の回路（３２，３３，３４）と、を備えたことを特徴とする。
【００１６】
駆動電源（１１）を供給する電源端子（２１）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ２）の少なくとも一方が断線すると、ブリッジ回路（２７）の第１および第２の中点（２５，２６）に発生する第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方はグランドレベルになる。あるいは、電源端子および駆動電源間の電源線（１２）が断線すると、ブリッジ回路（２７）の第１および第２の中点（２５，２６）に発生する第１および第２の電位（ＶｓＰ，ＶｓＭ）は、どちらもグランドレベルになる。
このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、電源端子（２１）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ２）の両方が断線したことを検出することができる。さらに、電源端子および駆動電源間の電源線（１２）が断線したことも検出することができる。
【００１７】
また、グランド端子（２２）に接続された一対のピエゾ抵抗素子（Ｒｓ３，Ｒｓ４）の少なくとも一方が断線すると、第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方は略駆動電源の電位（ＶｓＩ）になる。あるいは、グランド端子に接続されたグランド線（１５）が断線すると、第１および第２の電位（ＶｓＰ，ＶｓＭ）は、どちらも略駆動電源の電位（ＶｓＩ）になる。
このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、グランド線（１５）に接続された一対のピエゾ抵抗素子（Ｒｓ３，Ｒｓ４）の両方が断線したことを検出することができる。さらに、グランド線（１５）が断線したことも検出することもできる。
【００１８】
また、第１の中点（２５）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ４）の両方が断線すると、あるいは、第１の中点に接続された信号線（１３）が断線すると、あるいは、ピエゾ抵抗素子Ｒｓ１のみが断線すると、第１の中点に発生する第１の電位（ＶｓＰ）は、グランドレベルになる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。さらに、ピエゾ抵抗素子Ｒｓ４のみが断線すると、第１の中点に発生する第１の電位（ＶｓＰ）は、略駆動電源の電位になる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、第１の中点（２５）に接続された一対のピエゾ抵抗素子（Ｒｓ１，Ｒｓ４）の一方もしくは両方が断線したことを検出することができる。さらに、第１の中点に接続された信号線（１３）が断線したことも検出することができる。
【００１９】
さらに、第２の中点（２６）に接続された一対のピエゾ抵抗素子（Ｒｓ２，Ｒｓ３）の両方が断線すると、あるいは、第２の中点に接続された信号線（１４）が断線すると、あるいは、ピエゾ抵抗素子Ｒｓ２のみが断線すると、第２の中点（２６）に発生する第２の電位（ＶｓＭ）は、グランドレベルになる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第２の判定電位（ＶｒｅｆＬ）よりも低いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。さらに、ピエゾ抵抗素子Ｒｓ３のみが断線すると、第２の中点に発生する第２の電位（ＶｓＭ）は、略駆動電源の電位になる。このため、第２の回路（３２，３３，３４）における「第１および第２の電位（ＶｓＰ，ＶｓＭ）の少なくとも一方が前記第１の判定電位（ＶｒｅｆＨ）よりも高いとき」という条件が満足されるため、第２の回路が第２の判定結果電位（Ｈ）を発生する。
従って、第２の中点（２６）に接続された一対のピエゾ抵抗素子（Ｒｓ２，Ｒｓ３）の両方が断線したことを検出することができる。さらに、第２の中点に接続された信号線（１４）が断線したことも検出することができる。
以上のように、請求項１に係る発明によれば、センシング部の断線を総て検出することのできるセンサ装置を実現することができる。
【００２０】
請求項２に記載の発明では、請求項１に記載のセンサ装置（１０）において、前記第１の回路（３５，３６）は、前記駆動電源（１１）を入力するバッファ回路（３６）と、前記バッファ回路の出力電位を分圧して前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成する抵抗回路（３５）とを備えることを特徴とする。
【００２１】
抵抗回路（３５）は、駆動電源（１１）を入力するバッファ回路（３６）の出力電位を分圧して第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成するため、センシング部（２０）に供給される駆動電源の電位（ＶｓＩ）が低下し、物理量の検出精度が低下したり誤動作したりするおそれがない。
【００２２】
請求項３に記載の発明では、請求項１に記載のセンサ装置（１０）において、前記第１の回路（３５，３６）は、前記センシング部（２０）の温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）から構成されており、前記温度補償用抵抗に発生する電位を分圧して前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成することを特徴とする。
【００２３】
センシング部（２０）の温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）に発生する電位を分圧して第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）を生成することができるため、第１および第２の判定電位を生成するための専用の回路を設ける必要がない。
従って、上記の専用の回路を設ける必要のない分、回路面積を小さくすることができ、かつ、センサ装置の製造コストを低減することができる。
【００２４】
請求項４に記載の発明では、請求項３に記載のセンサ装置（１０）において、前記ブリッジ回路を構成する各ピエゾ抵抗は、それぞれ熱拡散抵抗であり、前記温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）は、薄膜抵抗であることを特徴とする。
【００２５】
センシング部（２０）を構成する各抵抗（Ｒｓ１〜Ｒｓ４）は、熱拡散抵抗であるため、正の温度特性を有するので、温度上昇に伴って抵抗値が上昇する。一方、温度補償用抵抗（ＲＨ、ＲＭ、ＲＬ）は、薄膜抵抗であるため、温度が上昇しても抵抗値は殆ど変化しない。このため、温度上昇に伴ってセンシング部に流れる電流が減少するため、センシング部の感度が低下する。このようにして、センシング部の感度の温度特性を補正することができる。
【００２６】
請求項５に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、非反転入力端子が前記駆動電源（１１）に接続されており、ボルテージフォロワを構成するオペアンプ（３１）であることを特徴とする。
【００２７】
バッファ回路（３６）は、ボルテージフォロワを構成するオペアンプ（３１）であるため、入力インピーダンスが高く、出力インピーダンスが低いので、センシング部（２０）に供給する駆動電圧（ＶｓＩ）と同じ電圧を抵抗回路（３５）に印加することができる。
【００２８】
請求項６に記載の発明では、請求項５に記載のセンサ装置（１０）において、前記オペアンプ（３１）は、非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）を有する第１の差動増幅部と、前記非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＮＭＯＳトランジスタ（Ｎ６，Ｎ５）を有する第２の差動増幅部と、前記第１および第２の差動増幅部の少なくとも一方から出力される差動増幅信号を増幅して出力する出力部（Ｐ５）と、を備えることを特徴とする。
【００２９】
オペアンプ（３１）の入力段は、一対のＰＭＯＳトランジスタ（Ｐ１，Ｐ２）および一対のＮＭＯＳトランジスタ（Ｎ５，Ｎ６）により構成されているため、オペアンプの入力範囲をグランド電位から駆動電圧（ＶｓＩ）まで広げることができる。
従って、第１の回路（３５，３６）は、センシング部（２０）に断線が発生していない正常時の場合と、センシング部の所定箇所に断線が発生している異常時の場合とに対応することのできる第１および第２の判定電位（ＶrefＨ、ＶrefＬ）を生成することができる。
【００３０】
請求項７に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、ベースが前記駆動電源（１１）に、エミッタが定電流源（３１ｃ）にそれぞれ接続されており、コレクタが接地されたＰＮＰ型バイポーラトランジスタ（Ｔ１）と、ベースが前記ＰＮＰ型バイポーラトランジスタのエミッタに、ベース・コレクタ間に前記定電流源がそれぞれ接続されており、エミッタが前記抵抗回路（３５）に接続されたＮＰＮ型バイポーラトランジスタ（Ｔ２）と、により構成されていることを特徴とする。
【００３１】
バッファ回路（３６）は、ＰＮＰ型バイポーラトランジスタ（Ｔ１）と、ＮＰＮ型バイポーラトランジスタ（Ｔ２）とにより構成されているため、オペアンプ（３１）を用いる構成よりもバッファ回路の面積を小さくすることができる。
従って、センサ装置（１０）を小型化することができる。
【００３２】
請求項８に記載の発明では、請求項２に記載のセンサ装置（１０）において、前記バッファ回路（３６）は、ゲートが前記駆動電源（１１）に、ソースが定電流源（３１ｃｄ）にそれぞれ接続されており、ドレインが接地されたＰＭＯＳトランジスタ（Ｐ１）と、ゲートが前記ＰＭＯＳトランジスタのソースに、ゲート・ドレイン間に前記定電流源がそれぞれ接続されており、ソースが前記抵抗回路にそれぞれ接続されたＮＭＯＳトランジスタ（Ｎ１）と、により構成されていることを特徴とする。
【００３３】
バッファ回路（３６）は、ＰＭＯＳトランジスタ（Ｐ１）と、ＮＭＯＳトランジスタ（Ｎ１）とにより構成されているため、オペアンプ（３１）を用いる構成よりもバッファ回路の面積を小さくすることができる。
従って、センサ装置（１０）を小型化することができる。
【００３４】
請求項９に記載の発明では、請求項１ないし請求項８のいずれか１つに記載のセンサ装置（１０）において、前記第２の回路（３２，３３，３４）の出力は前記増幅回路（４０）に接続されており、前記増幅回路は前記第２の回路の出力に応じて出力電位を変化させることを特徴とする。
【００３５】
センシング部（２０）における断線を増幅回路（４０）の出力電位の変化として検出することができるため、第２の回路（３２，３３，３４）の出力を検出するための回路を別個に設ける必要がない。
従って、断線検出のための回路構成を簡易化することができ、センサ装置（１０）の製造コストを低減することができる。
【００３６】
請求項１０に記載の発明では、請求項１ないし請求項９のいずれか１つに記載のセンサ装置（１０）において、前記第２の回路（３２，３３，３４）は、前記第１の電位（ＶsＰ）と、前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）とを比較するとともにその比較結果を出力する第１のウインドウコンパレータ（３２）と、前記第２の電位（ＶsＭ）と、前記第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）とを比較するとともにその比較結果を出力する第２のウインドウコンパレータ（３３）と、前記第１および第２のウインドウコンパレータからそれぞれ出力された比較結果に応じて前記第１または第２の判定結果電位を発生する論理回路（３４）と、を備えることを特徴とする。
【００３７】
ウインドウコンパレータは、１つの入力電圧を２つの判定電圧と比較することができるため、第１および第２のウインドウコンパレータ（３２，３３）を用いることにより、第１および第２の電位（ＶｓＰ、ＶｓＭ）をそれぞれ第１および第２の判定電位（ＶｒｅｆＨ、ＶｒｅｆＬ）と比較することができる。
【００３８】
請求項１１に記載の発明では、請求項１ないし請求項１０のいずれか１つに記載のセンサ装置（１０）において、前記センシング部（２０）は、前記物理量として圧力に応じた電位差を前記第１および第２の中点（２５，２６）間に発生するものであることを特徴とする。
【００３９】
請求項１ないし請求項１０のいずれか１つに記載の特徴を用いることにより、圧力を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができる。
【００４０】
請求項１２に記載の発明では、請求項１ないし請求項１０のいずれか１つに記載のセンサ装置（１０）において、前記センシング部（２０）は、前記物理量として加速度に応じた電位差を前記第１および第２の中点（２５，２６）間に発生するものであることを特徴とする。
【００４１】
請求項１ないし請求項１０のいずれか１つに記載の特徴を用いることにより、加速度を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができる。
【００４２】
請求項１３に記載の発明では、請求項１１に記載のセンサ装置（１０）において、前記圧力は、車両のドア（７０）内に発生する圧力であり、前記増幅回路（４０）の出力によって前記車両に設けられた乗員保護装置（６０）が作動することを特徴とする。
【００４３】
車両のドア（７０）内に発生する圧力を検出するセンサ装置（１０）のセンシング部（２０）に発生し得る断線を総て検出することができるため、その断線が原因で乗員保護装置（６０）が作動しないという事態をなくすことができる。
【００４４】
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００４５】
【図１】この発明の第１実施形態に係る圧力センサの配置状態を示す説明図である。
【図２】圧力センサ１０の電気的構成を示す回路図である。
【図３】オペアンプ３１の回路図である。
【図４】第２実施形態の圧力センサに備えられた断線検出回路を一部省略して示す回路図である。
【図５】第３実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【図６】第４実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【図７】第５実施形態の圧力センサに備えられた断線検出回路３０および増幅・調整回路４０の回路図である。
【図８】特許文献１に記載のセンサ装置の回路図である。
【発明を実施するための形態】
【００４６】
〈第１実施形態〉
この発明に係る第１実施形態について図を参照して説明する。以下の各実施形態では、この発明に係るセンサ装置として、車両のドア内に配置された圧力センサを例に挙げて説明する。
【００４７】
（圧力センサの配置状態）
圧力センサの配置状態について、それを示す図１を参照して説明する。圧力センサ１０は、車両に備えられたドア７０の内部に配置されている。圧力センサ１０は、ドア７０の内部に発生する圧力を検出する。圧力センサ１０は、車両に備えられたＥＣＵ(Electronic Control Unit)５０と接続されており、ＥＣＵ５０はドア７０の内部またはドア７０の周囲の構造物に配置されたエアバッグ６０と接続されている。
【００４８】
ドア７０に外力が加わり、ドア７０の内部圧力が上昇すると、その上昇した内部圧力が圧力センサ１０によって検出される。その検出された内部圧力に対応した検出信号が圧力センサ１０からＥＣＵ５０へ出力される。ＥＣＵ５０は、入力した検出信号に基づいて内部圧力の大きさを演算し、その演算値が所定の閾値を超えると判定したときにエアバッグ６０に対して作動信号を出力し、エアバッグ６０を作動させる。
【００４９】
（圧力センサの電気的構成）
次に、圧力センサ１０の電気的構成について、それを示す図２の回路図を参照して説明する。なお、以下の説明において断線とは、非導通状態となる完全な断線の他、一部が導通した状態となる不完全な断線を含む。また、断線とは、圧力センサ１０を製造した後に発生した断線と、製造時に発生した接続不良による断線とを含む意味である。
【００５０】
センサ装置１０は、電源Ｖｃｃに接続された可変電流源１１と、この可変電流源１１に接続されたセンシング部２０と、可変電流源１１に接続された断線検出回路３０と、センシング部２０に接続された増幅・調整回路４０とを備える。センシング部２０は、検出対象である圧力に応じた電位差を発生する。断線検出回路３０は、センシング部２０などに発生した断線を検出する。増幅・調整回路４０は、センシング部２０に発生した電位差を増幅・調整する。
【００５１】
センサ装置１０は、図示しないシリコン基板上に形成されており、図示しないダイアフラムを備える。このダイアフラムの感圧領域にセンシング部２０が形成されている。センシング部２０は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４を接続してなるブリッジ回路２７を有する。
一対のピエゾ抵抗Ｒｓ１，Ｒｓ２の各一端は、電源端子２１に接続されており、各他端は、もう一対のピエゾ抵抗Ｒｓ４，Ｒｓ３の各一端に接続されている。ピエゾ抵抗Ｒｓ４，Ｒｓ３の各他端は、グランド端子２２に接続されている。つまり、ブリッジ回路２７は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４により、ホイートストンブリッジ回路を構成している。
【００５２】
ピエゾ抵抗Ｒｓ１〜Ｒｓ４のうち、一方の対角位置のピエゾ抵抗Ｒｓ１，Ｒｓ３は、圧力の上昇に応じて抵抗値が減少し、他の対角位置のピエゾ抵抗Ｒｓ２，Ｒｓ４は、圧力の上昇に応じて抵抗値が増加するように設定されている。なお、ブリッジ回路２７の各片にピエゾ抵抗を２つずつ設けても良いし、１つのピエゾ抵抗と１つの固定抵抗とを組み合わせた抵抗対を各片に設けても良い。
【００５３】
この実施形態では、ピエゾ抵抗Ｒｓ１〜Ｒｓ４は、シリコン基板の表層部にボロンなどの不純物を熱拡散してなる熱拡散抵抗であり、温度係数は、数千ｐｐｍ／℃である。
【００５４】
電源端子２１は、電源供給線１２を介して可変電流源１１と接続されている。グランド端子２２は、グランド線１５を介してグランド電位ＧＮＤと接続されている。ブリッジ回路の第１の中点２５は第１の端子２３に接続されており、第２の中点２６は第２の端子２４に接続されている。第１の端子２３には、第１の中点２５に発生する第１の電位ＶｓＰが現れ、第２の端子２４には、第２の中点２６に発生する第２の電位ＶｓＭが現れる。
【００５５】
第１および第２の端子２３，２４は、それぞれ出力線１３，１４を介して増幅・調整回路４０と接続されている。増幅・調整回路４０は、オペアンプ、トランジスタおよび抵抗などから構成されており、第１および第２の中点２５，２６間に発生する電位差、つまり第１の端子２３に発生する第１の電位ＶｓＰと第２の端子２４に発生する第２の電位ＶｓＭとの差（ＶｓＰ−ＶｓＭ）を差動増幅する。出力線１３，１４には、プルダウン抵抗Ｒ２，Ｒ１がそれぞれ接続されている。プルダウン抵抗Ｒ１，Ｒ２は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値よりも十分大きな抵抗値（例えば、数百ｋΩ）に設定されている。
【００５６】
断線検出回路３０は、オペアンプ３１により構成されたバッファ回路３６と、オペアンプ３１の出力に直列接続された抵抗回路３５と、第１のウインドウコンパレータ３２と、第２のウインドウコンパレータ３３と、ＯＲ回路３４とを備える。オペアンプ３１の非反転入力端子ＶＰは、電源供給線１２に接続されており、出力は反転入力端子ＶＮに接続されており、ボルテージフォロワを構成する。これにより、センシング部２０に供給される駆動電圧ＶｓＩに影響を与えることなく、駆動電圧ＶｓＩと略同一の電位ＶｓＩｏをオペアンプ３１から出力することができる。
【００５７】
抵抗回路３５は、抵抗ＲＨ，ＲＭ，ＲＬを直列接続した構成になっている。抵抗ＲＨ，ＲＭの中点３５ａには、オペアンプ３１の出力電位ＶｓＩｏを分圧した第１の判定電位ＶｒｅｆＨが発生し、抵抗ＲＭ，ＲＬの中点３５ｂには、オペアンプ３１の出力電位ＶｓＩｏを分圧した第２の判定電位ＶｒｅｆＬが発生する。
【００５８】
第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬは、ブリッジ回路２７における断線を検出するための電位である。第１の判定電位ＶｒｅｆＨは、ブリッジ回路２７の断線により、第１および第２の電位ＶｓＰ，ＶｓＭの少なくとも一方が、正常範囲を超えて駆動電圧ＶｓＩにまで上昇したことを判定するための電位である。また、第２の判定電位ＶｒｅｆＬは、ブリッジ回路２７の断線により、第１および第２の電位ＶｓＰ，ＶｓＭの少なくとも一方が、正常範囲を超えてグランド電位にまで下降したことを判定するための電位である。このため、第１の判定電位ＶｒｅｆＨは、第２の判定電位ＶｒｅｆＬよりも高い電位に設定する。
【００５９】
第１のウインドウコンパレータ３２は、抵抗回路３５の中点３５ａ，３５ｂと、出力線１３とに接続されている。そして、第１のウインドウコンパレータ３２は、第１の電位ＶｓＰが第２の判定電位ＶｒｅｆＬ以上かつ第１の判定電位ＶｒｅｆＨ以下のとき、つまり正常範囲内にあるときにローレベル（Ｌ）を出力し、その正常範囲内にないときにハイレベル（Ｈ）を出力する。
【００６０】
第２のウインドウコンパレータ３３は、抵抗回路３５の中点３５ａ，３５ｂと、出力線１４とに接続されている。そして、第２のウインドウコンパレータ３３は、第２の電位ＶｓＭが第２の判定電位ＶｒｅｆＬ以上かつ第１の判定電位ＶｒｅｆＨ以下のとき、つまり正常範囲内にあるときにローレベル（Ｌ）を出力し、その正常範囲内にないときにハイレベル（Ｈ）を出力する。
【００６１】
従って、ＯＲ回路３４は、第１および第２のウインドウコンパレータ３２，３３の両方からローレベルが出力されているときのみ、ローレベルの出力信号Ｓｏｕｔを出力する。
また、ＯＲ回路３４は、第１および第２のウインドウコンパレータ３２，３３の少なくとも一方からハイレベルが出力されたときは、ハイレベルの出力信号Ｓｏｕｔを出力する。
【００６２】
第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬは、次のようにして決定する。
この実施形態では、ブリッジ回路２７の駆動電圧ＶｓＩは１〜４Ｖであり、ピエゾ抵抗Ｒｓ１〜Ｒｓ４はそれぞれ数ｋΩである。センシング部２０のどこにも断線の発生していない正常時は、第１および第２の端子２３，２４に発生する第１および第２の電位ＶｓＰ，ＶｓＭは、それぞれ（ＶｓＩ／２）±数十ｍＶの範囲にある。
【００６３】
そこで、この実施形態では、第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬを次の式（３）および（４）により設定する。
【００６４】
ＶｒｅｆＨ＝ＶｓＩ＊０．６ ・・・（３）
ＶｒｅｆＬ＝ＶｓＩ＊０．４ ・・・（４）
【００６５】
また、ブリッジ回路２７の断線が不完全で一部が導通しているような場合は、第１および第２の電位ＶｓＰ，ＶｓＭが駆動電圧ＶｓＩにまで上昇しなかったり、グランド電位まで下降しなかったりすることが考えられる。
そこで、第１の判定電位ＶｒｅｆＨは、駆動電圧ＶｓＩの０．６倍、つまり正常範囲に対して１０％のみ高く設定し、第２の判定電位ＶｒｅｆＬは、駆動電圧ＶｓＩの０．４倍、つまり正常範囲に対して１０％のみ低く設定しているため、ブリッジ回路２７の不完全な断線をも検出することができる。
【００６６】
また、上記の理由により、抵抗回路３５を構成する各抵抗ＲＨ，ＲＭ，ＲＬは、次の式（５）および（６）を満足するように計算して設定する。この実施形態では、抵抗ＲＨ，ＲＭ，ＲＬの各抵抗値はそれぞれ数十〜数百ｋΩである。
【００６７】
ＶｒｅｆＨ＝ＶｓＩ＊（ＲＭ＋ＲＬ）／（ＲＨ＋ＲＭ＋ＲＬ） ・・・（５）
ＶｒｅｆＬ＝ＶｓＩ＊ＲＬ／（ＲＨ＋ＲＭ＋ＲＬ） ・・・（６）
【００６８】
次に、オペアンプ３１の回路構成について、それを示す図３を参照して説明する。
オペアンプ３１は、第１の差動増幅部３１ｆと、第２の差動増幅部３１ｇと、第１のカレントミラー回路３１ｈと、第２のカレントミラー回路３１ｉと、第３のカレントミラー回路３１ｊと、第１の定電流源３１ａと、第２の定電流源３１ｂと、出力部３１ｋとを備える。オペアンプ３１は、出力端子３１ｅと反転入力端子ＶＮとを接続したボルテージフォロワを構成している。
【００６９】
第１の差動増幅部３１ｆは、非反転入力端子ＶＰにゲートが接続されたＰチャンネル型のＭＯＳＦＥＴ（P-channel-type-Metal-Oxide-Semiconductor Field-Effect Transistor：以下、ＰＭＯＳトランジスタと略す)Ｐ１と、反転入力端子ＶＮにゲートが接続されたＰＭＯＳトランジスタＰ２とから構成される。第２の差動増幅部３１ｇは、非反転入力端子ＶＰにゲートが接続されたＮチャンネル型のＭＯＳＦＥＴ（以下、ＮＭＯＳトランジスタと略す）Ｎ６と、反転入力端子ＶＮにゲートが接続されたＮＭＯＳトランジスタＮ５とから構成される。
【００７０】
ＰＭＯＳトランジスタＰ１，Ｐ２の共通ソースには、第１の定電流源３１ａが接続されている。ＰＭＯＳトランジスタＰ１のドレインには、ＮＭＯＳトランジスタＮ１のドレインが、ＰＭＯＳトランジスタＰ２のドレインには、ＮＭＯＳトランジスタＮ２のドレインがそれぞれ接続されている。ＮＭＯＳトランジスタＮ１，Ｎ３の各ゲートは共通接続されており、ＮＭＯＳトランジスタＮ１のドレインはゲートに接続されている。つまり、第１のカレントミラー回路３１ｈは、ＰＭＯＳトランジスタＰ１の能動負荷として作用する。
ＮＭＯＳトランジスタＮ２，Ｎ４の各ゲートは共通接続されており、ＮＭＯＳトランジスタＮ２のドレインはゲートに接続されている。つまり、第２のカレントミラー回路３１ｉは、ＰＭＯＳトランジスタＰ２の能動負荷として作用する。
【００７１】
ＮＭＯＳトランジスタＮ５，Ｎ６の共通ソースには、第２の定電流源３１ｂが接続されている。ＮＭＯＳトランジスタＮ５のドレインには、ＰＭＯＳトランジスタＰ３のドレインが、ＮＭＯＳトランジスタＮ６のドレインには、ＰＭＯＳトランジスタＰ４のドレインがそれぞれ接続されている。ＰＭＯＳトランジスタＰ３，Ｐ４の各ゲートは共通接続されており、ＰＭＯＳトランジスタＰ３のドレインはゲートに接続されている。ＰＭＯＳトランジスタＰ３，Ｐ４の各ソースは、電源Ｖｃｃに接続されている。つまり、第３のカレントミラー回路３１ｊは、第２の差動増幅部３１ｇの能動負荷として作用する。
【００７２】
また、ＰＭＯＳトランジスタＰ４のドレインと、ＮＭＯＳトランジスタＮ６のドレインとの間が、ライン３１ｎによって出力部３１ｋを構成するＰＭＯＳトランジスタＰ５のゲートに接続されている。また、第３のカレントミラー回路３１ｊを構成するＰＭＯＳトランジスタＰ３のドレインと、第２の差動増幅部３１ｇを構成するＮＭＯＳトランジスタＮ５との間と、第１のカレントミラー回路３１ｈを構成するＮＭＯＳトランジスタＮ３のドレインとが、ライン３１ｍによって接続されている。このため、第１の差動増幅部３１ｆが動作して第１のカレントミラー回路３１ｈに流れる電流値が変化すると、第３のカレントミラー回路３１ｊに流れる電流値が変化する。
【００７３】
また、ライン３１ｎと、第２のカレントミラー回路３１ｉを構成するＮＭＯＳトランジスタＮ４のドレインとが、ライン３１ｐによって接続されている。このため、第１の差動増幅部３１ｆが動作して第２のカレントミラー回路３１ｉに流れる電流値が変化すると、第２の差動増幅部３１ｇを構成するＮＭＯＳトランジスタＮ６のドレイン電位、すなわち、出力部３１ｋを構成するＰＭＯＳトランジスタＰ５のゲート電位が変化し、出力端子３１ｅの電位ＶｓＩｏが変化する。
また、ＰＭＯＳトランジスタＰ５のドレインには、発振防止のための位相補償用コンデンサＣ１が接続されている。
【００７４】
正常時は入力信号ＶｓＩは１〜４Ｖである。ＶｓＩが低いときは、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇは動作しないが、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。ＶｓＩが高いときには、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆは動作しないが、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。ＶｓＩが中間の電位の場合は、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆとＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇの両方が動作し、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。
【００７５】
センシング部２０などにおいて断線が発生し、入力信号ＶｓＩが、電源電位Ｖｃｃまたは電源電位Ｖｃｃに近い電位にまで上昇したときは、ＰＭＯＳトランジスタにより構成された第１の差動増幅部３１ｆは動作しないが、ＮＭＯＳトランジスタにより構成された第２の差動増幅部３１ｇが動作するため、入力信号ＶｓＩと略同一電位の出力電位ＶｓＩｏを出力することができる。
【００７６】
つまり、オペアンプ３１は、グランド電位に近い電位から電源電位までの広い入力レンジを有するため、センシング部２０などに断線が発生した場合であっても、入力信号ＶｓＩと略同電位の出力電位ＶｓＩｏを出力できる。
従って、抵抗回路３５から発生する第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬと入力信号ＶｓＩとの比が変動しないため、断線を高精度で検出することができる。
【００７７】
［断線検出］
次に、ブリッジ回路２７に発生した断線の検出について説明する。
（電源側の断線により駆動電源が供給されない場合）
電源側の断線により駆動電源が供給されない場合としては、電源線１２と電源端子２１との接続部位が断線した状態（例えば、電源線１２と電源端子２１とのボンディング不良など）、電源線１２が断線した状態、ピエゾ抵抗Ｒｓ１，Ｒｓ２が両方とも断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００７８】
これらの状態が発生すると、第１および第２の電位ＶｓＰ，ＶｓＭは、グランド電位まで低下する。一方、可変電流源１１の作用により、オペアンプ３１の入力電位は、略電源電位Ｖｃｃまで上昇する。このため、オペアンプ３１の出力電位ＶｓＩｏも略電源電位Ｖｃｃまで上昇するため、第２の判定電位ＶｒｅｆＬは、次の式（７）に示す電位になる。
【００７９】
ＶｒｅｆＬ≒Ｖｃｃ＊０．４ ・・・（７）
【００８０】
従って、次の式（８）が成立する。
【００８１】
ＶｓＰ，ＶｓＭ＜ＶｒｅｆＬ ・・・（８）
【００８２】
これにより、第１および第２のウインドウコンパレータ３２，３３は、それぞれハイレベル（Ｈ）を出力するため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【００８３】
（グランド側の断線によりグランドされない場合）
グランド側の断線によりグランドされない場合としては、グランド線１５とグランド端子２２との接続部位が断線した状態（例えば、グランド線１５とグランド端子２２とのボンディング不良など）、グランド線１５が断線した状態、ピエゾ抵抗Ｒｓ３，Ｒｓ４が両方とも断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００８４】
これらの状態が発生すると、第１および第２の電位ＶｓＰ，ＶｓＭは、略電源電位まで上昇する。一方、可変電流源１１の作用により、オペアンプ３１の入力電位は、略電源電位Ｖｃｃまで上昇する。このため、オペアンプ３１の出力電位ＶｓＩｏも略電源電位Ｖｃｃまで上昇するため、第１の判定電位ＶｒｅｆＨは、次の式（９）に示す電位になる。
【００８５】
ＶｒｅｆＨ≒Ｖｃｃ＊０．６ ・・・（９）
【００８６】
また、第１および第２の電位ＶｓＰ，ＶｓＭは、次の式（１０）および（１１）に示す電位になる。
【００８７】
ＶｓＰ＝Ｒ２＊ＶｓＩ／（Ｒｓ１＋Ｒ２）≒Ｒ２＊Ｖｃｃ／（Ｒｓ１＋Ｒ２）
・・・（１０）
ＶｓＭ＝Ｒ１＊ＶｓＩ／（Ｒｓ２＋Ｒ１）≒Ｒ１＊Ｖｃｃ／（Ｒｓ２＋Ｒ１）
・・・（１１）
【００８８】
また、プルダウン抵抗Ｒ１，Ｒ２の各抵抗値は、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値よりも十分大きいため、次の式（１２）および（１３）が成立する。
【００８９】
ＶｓＰ≒Ｖｃｃ ・・・（１２）
ＶｓＭ≒Ｖｃｃ ・・・（１３）
【００９０】
従って、次の（１４）式が成立する。
【００９１】
ＶｓＰ，ＶｓＭ＞ＶｒｅｆＨ ・・・（１４）
【００９２】
これにより、第１および第２のウインドウコンパレータ３２，３３は、それぞれハイレベル（Ｈ）を出力するため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【００９３】
（断線により第１の電位ＶｓＰが異常な場合）
断線により第１の電位ＶｓＰが異常な場合としては、出力線１３と第１の端子２３との接続部位が断線した状態（例えば、出力線１３と第１の端子２３とのボンディング不良など）、出力線１３が断線した状態、ピエゾ抵抗Ｒｓ１，Ｒｓ４の少なくとも一方が断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００９４】
これらの状態のうちピエゾ抵抗Ｒｓ１のみ断線した場合、出力線１３に接続されたプルダウン抵抗Ｒ２の抵抗値は、ピエゾ抵抗Ｒｓ１の抵抗値よりも十分大きいので、第１の電位ＶｓＰは、略駆動電源の電位ＶｓＩまで上昇する。このため、次の式（１５）および（１６）が成立する。
ＶｓＰ＞ＶｒｅｆＨ ・・・（１５）
ＶｒｅｆＬ＜ＶｓＭ＜ＶｒｅｆＨ ・・・（１６）
【００９５】
これにより、第１のウインドウコンパレータ３２の出力がハイレベルになり、第２のウインドウコンパレータ３３の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
また、ピエゾ抵抗Ｒｓ１のみ断線した場合以外の状態が発生すると、第１の電位ＶｓＰは、出力線１３に接続されたプルダウン抵抗Ｒ２によりグランド電位に低下する。このため、次の式（１７）および（１８）が成立する。
【００９６】
ＶｓＰ＜ＶｒｅｆＬ ・・・（１７）
ＶｒｅｆＬ＜ＶｓＭ＜ＶｒｅｆＨ ・・・（１８）
【００９７】
これにより、第１のウインドウコンパレータ３２の出力がハイレベルになり、第２のウインドウコンパレータ３３の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【００９８】
（断線により第２の電位ＶｓＭが異常な場合）
断線により第２の電位ＶｓＭが異常な場合としては、出力線１４と第２の端子２４との接続部位が断線した状態（例えば、出力線１４と第２の端子２４とのボンディング不良など）、出力線１４が断線した状態、ピエゾ抵抗Ｒｓ２，Ｒｓ３の少なくとも一方が断線した状態、あるいは、それらの状態の２つ以上が同時に発生している状態などが存在する。
【００９９】
これらの状態のうちピエゾ抵抗Ｒｓ２のみ断線した場合、出力線１４に接続されたプルダウン抵抗Ｒ１の抵抗値は、ピエゾ抵抗Ｒｓ２の抵抗値よりも十分大きいので、第２の電位ＶｓＭは、略駆動電源の電位ＶｓＩまで上昇する。このため、次の式（１９）および（２０）が成立する。
ＶｓＭ＞ＶｒｅｆＨ ・・・（１９）
ＶｒｅｆＬ＜ＶｓＰ＜ＶｒｅｆＨ ・・・（２０）
【０１００】
これにより、第２のウインドウコンパレータ３３の出力がハイレベルになり、第１のウインドウコンパレータ３２の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
また、ピエゾ抵抗Ｒｓ２のみ断線した場合以外の状態が発生すると、第２の電位ＶｓＭは、出力線１４に接続されたプルダウン抵抗Ｒ１によりグランド電位に低下する。このため、次の式（２１）および（２２）が成立する。
【０１０１】
ＶｓＭ＜ＶｒｅｆＬ ・・・（２１）
ＶｒｅｆＬ＜ＶｓＰ＜ＶｒｅｆＨ ・・・（２２）
【０１０２】
これにより、第２のウインドウコンパレータ３３の出力がハイレベルになり、第１のウインドウコンパレータ３２の出力がローレベルになるため、ＯＲ回路３４の出力Ｓｏｕｔはハイレベルになるので、断線を検出することができる。
【０１０３】
以上のように、第１実施形態の圧力センサ１０を使用すれば、センシング部２０に発生し得る断線を総て検出することができる。また、電源線１２およびグランド線１５の少なくとも一方の断線をも検出することができる。
【０１０４】
〈第２実施形態〉
次に、この発明の第２実施形態について図４を参照して説明する。図４は、この実施形態の圧力センサに備えられた断線検出回路を一部省略して示す回路図である。この実施形態の圧力センサは、抵抗回路３５がセンシング部２０の感度の温度補償抵抗を兼用していることを特徴とする。なお、第１実施形態と同じ構成については同一の符号を使用し、説明を省略する。
【０１０５】
断線検出回路３０は、第１実施形態の断線検出回路３０に備えられていたオペアンプ３１を備えていない。抵抗回路３５は、電源線１２に接続されている。抵抗回路３５は、センシング部２０の温度特性を補償するための温度補償回路であるとともに、第１および第２の判定電位ＶｒｅｆＨ，ＶｒｅｆＬを生成する回路でもある。抵抗回路３５と第１および第２のウインドウコンパレータ３２，３３との接続関係は第１実施形態の断線検出回路３０と同じである。
【０１０６】
ここで、可変電流源１１の電流値をＩｓ、可変電流源１１から電源線１２を介してブリッジ回路２７に流れる電流値をＩｓｇ、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の抵抗値の合計をＲｓとすると、電流値Ｉｓｇは次の式（２３）により求めることができる。
【０１０７】
Ｉｓｇ＝Ｉｓ＊１／（１＋Ｒｓ／（ＲＨ＋ＲＭ＋ＲＬ）） ・・・（２３）
【０１０８】
この実施形態では、抵抗ＲＨ，ＲＭ，ＲＬはそれぞれＣｒＳｉなどの薄膜抵抗であり、各抵抗値はそれぞれ数十〜数百ｋΩである。また、各ピエゾ抵抗Ｒｓ１〜Ｒｓ４は熱拡散抵抗であり、各抵抗値はそれぞれ数ｋΩである。
従って、電流値Ｉｓｇは略電流値Ｉｓと等しくなるため、電源線１２に抵抗回路３５を接続したことにより、ブリッジ回路２７に流れる電流値Ｉｓｇが大きく減少し、圧力センサ１０の感度が低下するおそれがない。
【０１０９】
また、各ピエゾ抵抗Ｒｓ１〜Ｒｓ４は熱拡散抵抗であり、正の温度特性を有し、各抵抗温度係数は数千ｐｐｍ／℃であるため、圧力センサ１０の環境温度が上昇すると、ピエゾ抵抗Ｒｓ１〜Ｒｓ４の各抵抗値が高くなる。このため、ブリッジ回路２７に流れる電流値Ｉｓｇが減少し、圧力センサ１０の感度が低下する。
【０１１０】
そこで、抵抗回路３５の抵抗値を調整し、電流値Ｉｓｇを調整することにより、感度の温度補償を行う。例えば、複数の環境温度毎の電流値Ｉｓｇをそれぞれ計測し、それら計測値の中心値を算出する。そして、その中心値と理想値との誤差がなくなるように抵抗回路３５の抵抗値を設定する。具体的には、前述の式（２３）より、電流値Ｉｓｇを大きくしたい場合は、抵抗回路３５の抵抗値（ＲＨ＋ＲＭ＋ＲＬ）を高くし、逆に電流値Ｉｓｇを小さくしたい場合は、抵抗回路３５の抵抗値（ＲＨ＋ＲＭ＋ＲＬ）を低くする。
このとき、抵抗回路３５の各抵抗の抵抗温度係数は略ゼロであるため、抵抗回路３５に設定した抵抗値が環境温度により変化しないので、電流値Ｉｓｇを高精度で調整することができる。
【０１１１】
以上のように、第２実施形態の圧力センサ１０を使用すれば、センシング部２０の温度補償のための抵抗回路３５に発生する電位を分圧して第１および第２の判定電位ＶrefＨ，ＶrefＬを生成することができるため、第１および第２の判定電位を生成するための専用の回路を設ける必要がない。
従って、上記の専用の回路を設ける必要のない分、回路面積を小さくすることができ、かつ、圧力センサ１０の製造コストを低減することができる。
【０１１２】
〈第３実施形態〉
次に、この発明の第３実施形態について図５を参照して説明する。図５は、この実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【０１１３】
バッファ回路３６は、ＰＮＰ型バイポーラトランジスタＴ１と、ＮＰＮ型バイポーラトランジスタＴ２と、定電流源３１ｃとを備える。トランジスタＴ１のベースは電源線１２に、エミッタは定電流源３１ｃを介して電源Ｖｃｃに、コレクタはグランドＧＮＤにそれぞれ接続されている。トランジスタＴ２のベースはトランジスタＴ１のエミッタに接続されており、ベース・コレクタ間には定電流源３１ｃが接続されており、エミッタは抵抗回路３５に接続されている。トランジスタＴ１はトランジスタＴ２のベース電位を決定する役割をしている。
【０１１４】
ここで、トランジスタＴ１のベースに印加される電位をＶｓＩ、トランジスタＴ１，Ｔ２のベース・エミッタ間電圧をそれぞれＶＢＥ（Ｔ１），ＶＢＥ（Ｔ２）、トランジスタＴ２のエミッタの出力電位をＶｓＩｏとすると、次の式（２４）が成立する。
【０１１５】
ＶｓＩ＋ＶＢＥ（Ｔ１）＝ＶＢＥ（Ｔ２）＋ＶｓＩｏ ・・・（２４）
【０１１６】
上記式（２４）より、次の式（２５）が導かれる。
【０１１７】
ＶｓＩｏ＝ＶｓＩ＋ＶＢＥ（Ｔ１）−ＶＢＥ（Ｔ２） ・・・（２５）
【０１１８】
トランジスタＴ１，Ｔ２間には、ベース・エミッタ間電圧の差が存在するが、その差を無視すると、式（２５）において、トランジスタＴ２のエミッタ出力電位ＶｓＩｏはトランジスタＴ１のベースに印加される電位ＶｓＩと同一になる。つまり、ブリッジ回路２７の駆動電圧ＶｓＩと略同一の電位をトランジスタＴ２から取出し、それを抵抗回路３５に印加することができる。
【０１１９】
以上のように、第３実施形態の圧力センサ１０を使用すれば、２つのバイポーラトランジスタと、１つの定電流源とによりバッファ回路３６が構成されており、オペアンプ３１を用いたバッファ回路よりも素子数を減らすことができるため、バッファ回路の面積を小さくすることができる。
従って、センサ装置１０を小型化することができる。
【０１２０】
〈第４実施形態〉
次に、この発明の第４実施形態について図６を参照して説明する。図６は、この実施形態の圧力センサに備えられた断線検出回路を構成するバッファ回路の回路図である。
【０１２１】
バッファ回路３６は、ＰＭＯＳトランジスタＰ１と、ＮＭＯＳトランジスタＮ１と、定電流源３１ｄとを備える。ＰＭＯＳトランジスタＰ１のゲートは電源線１２に、ソースは定電流源３１ｄを介して電源Ｖｃｃに、ドレインはグランドＧＮＤにそれぞれ接続されている。ＮＭＯＳトランジスタＮ１のゲートはＰＭＯＳトランジスタＰ１のソースに接続されており、ゲート・ドレイン間には定電流源３１ｄが接続されており、ソースは抵抗回路３５に接続されている。ＰＭＯＳトランジスタＰ１はＮＭＯＳトランジスタＮ１のゲート電位を決定する役割をしている。
【０１２２】
ここで、ＰＭＯＳトランジスタＰ１のゲートに印加される電位をＶｓＩ、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のゲート・ソース間電圧をそれぞれＶＧＳ（Ｐ１），ＶＧＳ（Ｎ１）、ＮＭＯＳトランジスタＮ１のソースの出力電位をＶｓＩｏとすると、次の式（２６）が成立する。
【０１２３】
ＶｓＩ＋ＶＧＳ（Ｐ１）＝ＶＧＳ（Ｎ１）＋ＶｓＩｏ ・・・（２６）
【０１２４】
上記式（２６）より、次の式（２７）が導かれる。
【０１２５】
ＶｓＩｏ＝ＶｓＩ＋ＶＧＳ（Ｐ１）−ＶＧＳ（Ｎ１） ・・・（２７）
【０１２６】
ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１間に存在するゲート・ソース間電圧の差を無視すると、式（２７）において、ＮＭＯＳトランジスタＮ１のソース出力電位ＶｓＩｏはＰＭＯＳトランジスタＰ１のゲートに印加される電位ＶｓＩと同一になる。つまり、ブリッジ回路２７の駆動電圧ＶｓＩと略同一の電位をＮＭＯＳトランジスタＮ１から取出し、それを抵抗回路３５に印加することができる。
【０１２７】
以上のように、第４実施形態の圧力センサ１０を使用すれば、２つのＭＯＳトランジスタと、１つの定電流源とによりバッファ回路３６が構成されており、オペアンプ３１を用いたバッファ回路よりも素子数を減らすことができるため、バッファ回路の面積を小さくすることができる。
従って、センサ装置１０を小型化することができる。
【０１２８】
〈第５実施形態〉
次に、この発明の第５実施形態について図７を参照して説明する。図７は、この実施形態の圧力センサに備えられた断線検出回路３０および増幅・調整回路４０の回路図である。この実施形態の圧力センサは、断線検出回路３０の出力によって増幅・調整回路４０の出力を変化させることを特徴とする。
【０１２９】
増幅・調整回路４０は、差動増幅部４３と、この差動増幅部４３に定電流を供給する定電流源４１と、差動増幅部４３に接続されたカレントミラー回路４４と、差動増幅部４３の差動出力を入力するＮＭＯＳトランジスタＮ３と、ＮＭＯＳトランジスタＮ４とを備える。ＮＭＯＳトランジスタＮ４のゲートは、断線検出回路３０のＯＲ回路３４の出力に接続されており、ドレインは、差動増幅部４３から差動出力をＮＭＯＳトランジスタＮ３に入力するライン４５に接続されており、ソースはグランドに接続されている。増幅・調整回路４０の出力Ｖｏｕｔは、正常時で、例えば０．５〜４．５Ｖである。
【０１３０】
断線検出回路３０が断線を検出し、ＯＲ回路３４の出力Ｓｏｕｔがハイレベルになると、増幅・調整回路４０のＮＭＯＳトランジスタＮ４がオンするため、ＮＭＯＳトランジスタＮ３のゲートの電位が低下し、ＮＭＯＳトランジスタＮ３がオフするので、出力Ｖｏｕｔが上昇する。例えば、断線が検出されると、出力Ｖｏｕｔは、正常時の上限である４．５Ｖを超えてほぼ電源電位５．０Ｖに達する。例えば、ＥＣＵ５０（図１）が、Ｖｏｕｔが正常時の範囲を超えたことを検出し、センシング部２０などに断線が発生したと判定する。
以上のように、第５実施形態の圧力センサ１０を使用すれば、断線の発生していない正常時よりも出力Ｖｏｕｔが上昇したことを検出することにより、断線の発生を検出することができる。
【０１３１】
＜他の実施形態＞
この発明に係るセンサ装置は、車両のドア内部の圧力以外の圧力を検出する圧力センサとして使用することもできる。また、液体の圧力を検出する圧力センサとしても使用することができる。さらに、加速度センサにも適用することができる。この場合、前述のダイアフラムの変位加速度に応じた電位差が、ブリッジ回路２７の第１および第２の中点２５，２６間に発生する。
【符号の説明】
【０１３２】
１０・・圧力センサ（センサ装置）、１１・・駆動電源、１２・・電源線、
１３，１４・・出力線、１５・・グランド線、２０・・センシング部、
２１・・電源端子、２２・・グランド端子、２３・・第１の端子、
２４・・第２の端子、２５・・第１の中点、２６・・第２の中点、
２７・・ブリッジ回路、３０・・断線検出回路、３１・・オペアンプ、
３２・・第１のウインドコンパレータ（第２の回路）、
３３・・第２のウインドコンパレータ（第２の回路）、
３４・・ＯＲ回路（第２の回路）、３５・・抵抗回路（第１の回路）、
３６・・バッファ回路（第１の回路）、４０・・増幅・調整回路（増幅回路）。
【特許請求の範囲】
【請求項１】
駆動電源を供給する電源端子に接続された一対のピエゾ抵抗と、グランド端子に接続された一対のピエゾ抵抗とからなるブリッジ回路を有し、検出対象である物理量に応じた電位差を前記ブリッジ回路の第１および第２の中点間に発生するセンシング部と、
前記電位差を増幅する増幅回路と、を備えたセンサ装置において、
前記駆動電源の電位の１／２よりも高く、かつ、前記駆動電源の電位よりも低い第１の判定電位と、グランド電位よりも高く、かつ、前記駆動電源の電位の１／２よりも低い第２の判定電位とを生成する第１の回路と、
前記第１の回路と、前記第１および第２の中点とに接続されており、前記第１の中点に発生する電位である第１の電位が前記第２の判定電位以上かつ前記第１の判定電位以下であり、さらに、前記第２の中点に発生する電位である第２の電位が前記第２の判定電位以上かつ前記第１の判定電位以下であるときに第１の判定結果電位を発生し、前記第１および第２の電位の少なくとも一方が前記第２の判定電位よりも低いとき、あるいは、前記第１および第２の電位の少なくとも一方が前記第１の判定電位よりも高いときに前記第１の判定結果電位とは電位の異なる第２の判定結果電位を発生する第２の回路と、
を備えたことを特徴とするセンサ装置。
【請求項２】
前記第１の回路は、
前記駆動電源を入力するバッファ回路と、
前記バッファ回路の出力電位を分圧して前記第１および第２の判定電位を生成する抵抗回路とを備えることを特徴とする請求項１に記載のセンサ装置。
【請求項３】
前記第１の回路は、
前記センシング部の温度補償用抵抗から構成されており、前記温度補償用抵抗に発生する電位を分圧して前記第１および第２の判定電位を生成することを特徴とする請求項１に記載のセンサ装置。
【請求項４】
前記ブリッジ回路を構成する各ピエゾ抵抗は、それぞれ熱拡散抵抗であり、
前記温度補償用抵抗は、薄膜抵抗であることを特徴とする請求項３に記載のセンサ装置。
【請求項５】
前記バッファ回路は、
非反転入力端子が前記駆動電源に接続されており、ボルテージフォロワを構成するオペアンプであることを特徴とする請求項２に記載のセンサ装置。
【請求項６】
前記オペアンプは、
非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＰＭＯＳトランジスタを有する第１の差動増幅部と、
前記非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＮＭＯＳトランジスタを有する第２の差動増幅部と、
前記第１および第２の差動増幅部の少なくとも一方から出力される差動増幅信号を増幅して出力する出力部と、
を備えることを特徴とする請求項５に記載のセンサ装置。
【請求項７】
前記バッファ回路は、
ベースが前記駆動電源に、エミッタが定電流源にそれぞれ接続されており、コレクタが接地されたＰＮＰ型バイポーラトランジスタと、
ベースが前記ＰＮＰ型バイポーラトランジスタのエミッタに、ベース・コレクタ間に前記定電流源がそれぞれ接続されており、エミッタが前記抵抗回路に接続されたＮＰＮ型バイポーラトランジスタと、により構成されていることを特徴とする請求項２に記載のセンサ装置。
【請求項８】
前記バッファ回路は、
ゲートが前記駆動電源に、ソースが定電流源にそれぞれ接続されており、ドレインが接地されたＰＭＯＳトランジスタと、
ゲートが前記ＰＭＯＳトランジスタのソースに、ゲート・ドレイン間に前記定電流源がそれぞれ接続されており、ソースが前記抵抗回路にそれぞれ接続されたＮＭＯＳトランジスタと、により構成されていることを特徴とする請求項２に記載のセンサ装置。
【請求項９】
前記第２の回路の出力は前記増幅回路に接続されており、
前記増幅回路は前記第２の回路の出力に応じて出力電位を変化させることを特徴とする請求項１ないし請求項８のいずれか１つに記載のセンサ装置。
【請求項１０】
前記第２の回路は、
前記第１の電位と、前記第１および第２の判定電位とを比較するとともにその比較結果を出力する第１のウインドウコンパレータと、
前記第２の電位と、前記第１および第２の判定電位とを比較するとともにその比較結果を出力する第２のウインドウコンパレータと、
前記第１および第２のウインドウコンパレータからそれぞれ出力された比較結果に応じて前記第１または第２の判定結果電位を発生する論理回路と、
を備えることを特徴とする請求項１ないし請求項９のいずれか１つに記載のセンサ装置。
【請求項１１】
前記センシング部は、前記物理量として圧力に応じた電位差を前記第１および第２の中点間に発生するものであることを特徴とする請求項１ないし請求項１０のいずれか１つに記載のセンサ装置。
【請求項１２】
前記センシング部は、前記物理量として加速度に応じた電位差を前記第１および第２の中点間に発生するものであることを特徴とする請求項１ないし請求項１０のいずれか１つに記載のセンサ装置。
【請求項１３】
前記圧力は、車両のドア内に発生する圧力であり、前記増幅回路の出力によって前記車両に設けられた乗員保護装置が作動することを特徴とする請求項１１に記載のセンサ装置。
【請求項１】
駆動電源を供給する電源端子に接続された一対のピエゾ抵抗と、グランド端子に接続された一対のピエゾ抵抗とからなるブリッジ回路を有し、検出対象である物理量に応じた電位差を前記ブリッジ回路の第１および第２の中点間に発生するセンシング部と、
前記電位差を増幅する増幅回路と、を備えたセンサ装置において、
前記駆動電源の電位の１／２よりも高く、かつ、前記駆動電源の電位よりも低い第１の判定電位と、グランド電位よりも高く、かつ、前記駆動電源の電位の１／２よりも低い第２の判定電位とを生成する第１の回路と、
前記第１の回路と、前記第１および第２の中点とに接続されており、前記第１の中点に発生する電位である第１の電位が前記第２の判定電位以上かつ前記第１の判定電位以下であり、さらに、前記第２の中点に発生する電位である第２の電位が前記第２の判定電位以上かつ前記第１の判定電位以下であるときに第１の判定結果電位を発生し、前記第１および第２の電位の少なくとも一方が前記第２の判定電位よりも低いとき、あるいは、前記第１および第２の電位の少なくとも一方が前記第１の判定電位よりも高いときに前記第１の判定結果電位とは電位の異なる第２の判定結果電位を発生する第２の回路と、
を備えたことを特徴とするセンサ装置。
【請求項２】
前記第１の回路は、
前記駆動電源を入力するバッファ回路と、
前記バッファ回路の出力電位を分圧して前記第１および第２の判定電位を生成する抵抗回路とを備えることを特徴とする請求項１に記載のセンサ装置。
【請求項３】
前記第１の回路は、
前記センシング部の温度補償用抵抗から構成されており、前記温度補償用抵抗に発生する電位を分圧して前記第１および第２の判定電位を生成することを特徴とする請求項１に記載のセンサ装置。
【請求項４】
前記ブリッジ回路を構成する各ピエゾ抵抗は、それぞれ熱拡散抵抗であり、
前記温度補償用抵抗は、薄膜抵抗であることを特徴とする請求項３に記載のセンサ装置。
【請求項５】
前記バッファ回路は、
非反転入力端子が前記駆動電源に接続されており、ボルテージフォロワを構成するオペアンプであることを特徴とする請求項２に記載のセンサ装置。
【請求項６】
前記オペアンプは、
非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＰＭＯＳトランジスタを有する第１の差動増幅部と、
前記非反転入力端子および反転入力端子にそれぞれゲートが接続された一対のＮＭＯＳトランジスタを有する第２の差動増幅部と、
前記第１および第２の差動増幅部の少なくとも一方から出力される差動増幅信号を増幅して出力する出力部と、
を備えることを特徴とする請求項５に記載のセンサ装置。
【請求項７】
前記バッファ回路は、
ベースが前記駆動電源に、エミッタが定電流源にそれぞれ接続されており、コレクタが接地されたＰＮＰ型バイポーラトランジスタと、
ベースが前記ＰＮＰ型バイポーラトランジスタのエミッタに、ベース・コレクタ間に前記定電流源がそれぞれ接続されており、エミッタが前記抵抗回路に接続されたＮＰＮ型バイポーラトランジスタと、により構成されていることを特徴とする請求項２に記載のセンサ装置。
【請求項８】
前記バッファ回路は、
ゲートが前記駆動電源に、ソースが定電流源にそれぞれ接続されており、ドレインが接地されたＰＭＯＳトランジスタと、
ゲートが前記ＰＭＯＳトランジスタのソースに、ゲート・ドレイン間に前記定電流源がそれぞれ接続されており、ソースが前記抵抗回路にそれぞれ接続されたＮＭＯＳトランジスタと、により構成されていることを特徴とする請求項２に記載のセンサ装置。
【請求項９】
前記第２の回路の出力は前記増幅回路に接続されており、
前記増幅回路は前記第２の回路の出力に応じて出力電位を変化させることを特徴とする請求項１ないし請求項８のいずれか１つに記載のセンサ装置。
【請求項１０】
前記第２の回路は、
前記第１の電位と、前記第１および第２の判定電位とを比較するとともにその比較結果を出力する第１のウインドウコンパレータと、
前記第２の電位と、前記第１および第２の判定電位とを比較するとともにその比較結果を出力する第２のウインドウコンパレータと、
前記第１および第２のウインドウコンパレータからそれぞれ出力された比較結果に応じて前記第１または第２の判定結果電位を発生する論理回路と、
を備えることを特徴とする請求項１ないし請求項９のいずれか１つに記載のセンサ装置。
【請求項１１】
前記センシング部は、前記物理量として圧力に応じた電位差を前記第１および第２の中点間に発生するものであることを特徴とする請求項１ないし請求項１０のいずれか１つに記載のセンサ装置。
【請求項１２】
前記センシング部は、前記物理量として加速度に応じた電位差を前記第１および第２の中点間に発生するものであることを特徴とする請求項１ないし請求項１０のいずれか１つに記載のセンサ装置。
【請求項１３】
前記圧力は、車両のドア内に発生する圧力であり、前記増幅回路の出力によって前記車両に設けられた乗員保護装置が作動することを特徴とする請求項１１に記載のセンサ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−２３６９９２（Ｐ２０１０−２３６９９２Ａ）
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願番号】特願２００９−８４４８６（Ｐ２００９−８４４８６）
【出願日】平成２１年３月３１日（２００９．３．３１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願日】平成２１年３月３１日（２００９．３．３１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]