パルス幅変調回路及びそれを用いたスイッチングアンプ
【課題】 クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができるパルス幅変調回路を提供する。
【解決手段】 電圧切換回路３６は基準クロックの周波数が切り換えられた際に基準クロックの周波数に応じて電圧源３５が供給する電圧を切り換える。ＶＩ変換回路３２は、電圧源３５からの電圧に基づいて電流２Ｉｃ（Ｉｃは充電電流Ｉｊの直流バイアス電流）を生成し、ＶＩ変換回路３１は、同じ電圧源３５からの電圧に基づいて放電電流Ｉｄ（＝２Ｉｃ）を生成する。従って、基準クロックの周波数が切り換えられ、コンデンサＣ１，Ｃ２の充電時間が変化した場合にも、コンデンサＣ１，Ｃ２の最大充電電圧を充電可能電圧の１／２の電圧に設定することができ、正常なＰＷＭ波形を出力することができる。
【解決手段】 電圧切換回路３６は基準クロックの周波数が切り換えられた際に基準クロックの周波数に応じて電圧源３５が供給する電圧を切り換える。ＶＩ変換回路３２は、電圧源３５からの電圧に基づいて電流２Ｉｃ（Ｉｃは充電電流Ｉｊの直流バイアス電流）を生成し、ＶＩ変換回路３１は、同じ電圧源３５からの電圧に基づいて放電電流Ｉｄ（＝２Ｉｃ）を生成する。従って、基準クロックの周波数が切り換えられ、コンデンサＣ１，Ｃ２の充電時間が変化した場合にも、コンデンサＣ１，Ｃ２の最大充電電圧を充電可能電圧の１／２の電圧に設定することができ、正常なＰＷＭ波形を出力することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路及びそれを用いたスイッチングアンプに関する。
【背景技術】
【０００２】
図９は、従来のパルス幅変調回路を示すブロック図である（特許文献１参照）。パルス幅変調回路９０１は、オーディオ信号ｅSに基づく電流Ｉｃ＋Δｉに基づいて、クロック信号ＭＣＬＫの第１期間Ｔ１で第１コンデンサＣ１を充電し、放電電流Ｉｄに基づいて第２期間Ｔ２で第１コンデンサＣ１の電圧を放電させ、かつ、第２コンデンサＣ２を充電し、放電電流Ｉｄに基づいて第３期間Ｔ３で第２コンデンサＣ２の電圧を放電させる。
【０００３】
第２期間Ｔ２が開始されてから第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに到達するまでの時間を検出し、第３期間Ｔ３が開始されてから第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに到達するまでの時間を検出する。第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに到達してから第３期間Ｔ３が開始されるまで第１コンデンサＣ１の電圧を維持し、第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに到達してから第４期間Ｔ４が開始されるまで第２コンデンサＣ２の電圧を維持する。第１及び第２コンデンサＣ１，Ｃ２の電圧が閾値電圧Ｖｒｅｆに到達するまでの時間に基づいて、当該時間のパルス幅を有するパルス信号を生成する。
【０００４】
ここで、パルス幅変調回路９０１は、オーディオ用のスイッチングアンプに適用されるものであるが、スイッチングアンプはパルス波形の電力を増幅するものであり、原理的に不要輻射問題が生じやすい。一例として、ラジオの受信妨害がある。この対策の一つとして、キャリア周波数を切り換えることが考えられる。上記のパルス幅変調回路９０１においては、変調キャリア周波数はクロック信号の周波数の２倍となるので、基準クロックの周波数を切り換えることで不要輻射の問題を解決できる。
【０００５】
しかし、基準クロックの周波数を変更すると、図１０に示すように、充放電を行う第１，第２コンデンサＣ１，Ｃ２の最大充電電圧（充電終了時の電圧）が変化し、次のような問題が生じる。図１０は、基準クロックＭＣＬＫの周波数を変更した際の第１コンデンサＣ１の充電電圧波形を示す図であり、（ａ）は基準クロックＭＣＬＫが基準周波数である第２周波数である場合を、（ｂ）は基準クロックＭＣＬＫが基準周波数よりも低周波数である第１周波数である場合を、（ｃ）は基準クロックＭＣＬＫが基準周波数よりも高周波数である第３周波数である場合をそれぞれ示す。波形（１）はオーディオ信号ｅSが無信号の場合を、波形（２）はオーディオ信号ｅSの振幅値が正の値の場合を、波形（３）はオーディオ信号ｅSの振幅値が負の値の場合を示す。また、信号φ１は、基準クロックに同期し、ハイレベルの時にスイッチＳＷ１をオン状態にして第１コンデンサＣ１を充電させ、ローレベルの時にスイッチＳＷ１をオフ状態にして第１コンデンサＣ１を充電させない信号である。
【０００６】
図１０（ａ）に示すように、基準クロックＭＣＬＫの周波数が第２周波数（基準周波数）であるとき、オーディオ信号ｅSが無信号の場合の第１コンデンサＣ１の最大充電電圧Ｖａは、第１コンデンサＣ１の充電可能電圧の１／２の電圧（すなわち、（ＶＣＣ−Ｖｒｅｆ）／２）になっている。従って、振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲と同じである。つまり、正側で充電電圧がクリップする振幅値と、負側で充電電圧がクリップする振幅値とが同じである。その結果、充電電圧がクリップしたとしても正側及び負側で対称であるので、正常なＰＷＭ波形を出力することができる。つまり、大信号入力時の歪率を低減でき、かつ、正負のアンバランスクリップによる誤動作防止が可能である。
【０００７】
次に、図１０（ｂ）に示すように、基準クロックＭＣＬＫの周波数が第１周波数（低周波数）であるとき、第１コンデンサＣ１への充電時間が長くなるので、オーディオ信号ｅSが無信号の場合の第１コンデンサＣ１の最大充電電圧Ｖａは、第１コンデンサＣ１の充電可能電圧の１／２（すなわち、（ＶＣＣ−Ｖｒｅｆ）／２）よりも大きくなる。従って、振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲よりも小さくなり、正側で充電電圧がクリップする振幅値が、負側で充電電圧がクリップする振幅値よりも小さくなる。その結果、オーディオ信号ｅＳの振幅値が正で大きな値の場合には充電電圧が制限されクリップするが、オーディオ信号ｅＳの振幅値が負で大きな値の場合には充電電圧がクリップせず、オーディオ信号ｅＳの振幅値が正側の場合と負側の場合とでＰＷＭ波形がアンバランスな状態になり、正常なＰＷＭ波形を出力できない。
【０００８】
次に、図１０（ｃ）に示すように、基準クロックＭＣＬＫの周波数が第３周波数（高周波数）であるとき、第１コンデンサＣ１への充電時間が短くなるので、オーディオ信号ｅSが無信号の場合の第１コンデンサＣ１の最大充電電圧Ｖａは、第１コンデンサＣ１の充電可能電圧の１／２（すなわち、（ＶＣＣ−Ｖｒｅｆ）／２）よりも小さくなる。従って、振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲よりも大きくなり、正側で充電電圧がクリップする振幅値が、負側で充電電圧がクリップする振幅値よりも大きくなる。その結果、オーディオ信号ｅＳの振幅値が正で大きな値の場合には充電電圧がクリップしないが、オーディオ信号ｅＳの振幅値が負で大きな値の場合には充電電圧が制限されクリップし、オーディオ信号ｅＳの振幅値が正側の場合と負側の場合とでＰＷＭ波形がアンバランスな状態になり、正常なＰＷＭ波形を出力できない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２０６１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的は、上記のパルス幅変調回路において、クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができるパルス幅変調回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明の好ましい実施形態によるパルス幅変調回路は、電荷を蓄積する第１電荷蓄積手段と、電荷を蓄積する第２電荷蓄積手段と、入力される交流電圧の振幅に応じて電流値が変化する第１の電流を生成し、かつ、第２の電流を生成する電流生成手段と、前記第１の電流に基づいてクロック信号の半周期である第１期間において前記第１電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１電荷蓄積手段における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記第１の電流に基づいて前記第２電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２電荷蓄積手段における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御手段と、前記第２期間が開始されてから前記第１電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第１検出手段と、前記第３期間が開始されてから前記第２電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第２検出手段と、前記第１検出手段及び前記第２検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段と、前記クロック信号の周波数を複数の周波数の中から選択された１つの周波数に切り換える周波数制御手段とを備え、前記電流生成手段が、電圧を供給する電圧源と、前記周波数制御手段によって選択されたクロック信号の周波数に応じて、前記電圧源が供給する電圧を切り換える電圧切換手段と、前記電圧源から供給される前記電圧と、前記交流電圧とに基づいて前記第１の電流を生成する第１電流生成手段と、前記電圧源から供給される前記電圧に基づいて前記第２の電流を生成する第２電流生成手段とを有する。
【００１２】
電圧切換手段はクロック信号の周波数が切り換えられた際に、クロック信号の周波数に応じて電圧源が供給する電圧を切り換える。第１電流生成手段は、電圧源からの電圧に基づいて第１の電流を生成し、第２電流生成手段は、同じ電圧源からの電圧に基づいて第２の電流を生成する。第１クロック信号の周波数が切り換えられ、第１電荷蓄積手段及び第２電荷蓄積手段の充電時間が変化した場合にも、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。その結果、振幅値が正のときに充電可能な電圧の範囲を、振幅値が負のときに充電可能な電圧の範囲と同じにすることができ、正側で充電電圧がクリップする振幅値と、負側で充電電圧がクリップする振幅値とを同じにすることができる。その結果、電圧がクリップしたとしても正側と負側とで対称であるので、正常なＰＷＭ波形を出力することができる。また、同一の電圧源の電圧から第１電流生成手段及び第２電流生成手段が第１の電流及び第２の電流を生成するので、電圧切換手段が電圧源の電圧を切り換えるだけで、第１の電流及び第２の電流の両方を変更することができ、回路構成を簡単化することができる。
【００１３】
好ましい実施形態においては、前記クロック信号の周波数が現在の周波数よりも低い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも小さくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも小さくなるように切り換え、前記クロック信号の周波数が現在の周波数よりも高い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも大きくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも大きくなるように切り換える。
【００１４】
クロック信号の周波数が低周波数に切り換えられ、第１電荷蓄積手段及び第２電荷蓄積手段の充電時間が長くなる場合には、第１の電流及び第２の電流が小さくされるので、第１電荷蓄積手段及び第２電荷蓄積手段の電圧変化の傾きが緩やかになり、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。一方、クロック信号の周波数が高周波数に切り換えられ、第１電荷蓄積手段及び第２電荷蓄積手段の充電時間が短くなる場合には、第１の電流及び第２の電流が大きくなるので、第１電荷蓄積手段及び第２電荷蓄積手段の電圧変化の傾きが急峻になり、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。
【００１５】
好ましい実施形態においては、前記第１電流生成手段が、前記電圧源から供給される前記電圧に基づいて、前記第２の電流と同じ電流値の第３の電流を生成する電圧電流変換手段と、前記第３の電流の１／２の電流に前記交流電圧に基づく電流を加算した第４の電流を生成する差動回路と、前記第４の電流と同じ電流値である前記第１の電流を生成するカレントミラー回路とを含む。
【００１６】
クロック信号の周波数を切り換えることにより第１の電流及び第２の電流の電流値が変更される場合でも、第１の電流の直流バイアス電流と第２の電流との比を常に１：２の関係に維持することができる。
【００１７】
好ましい実施形態においては、前記電圧切換手段が、前記電圧源が有する抵抗素子の前記電圧源への接続又は非接続を切り換える複数のスイッチ素子を含み、前記スイッチ素子の個数がｎである場合に、全てのスイッチ素子がオフ状態になる場合を除く２ｎ−１種類の電圧のうち、前記クロック信号の周波数に応じていずれかの電圧に切り換える。
【００１８】
ｎ個のスイッチ素子と抵抗素子との組を備えるだけで、２ｎ−１のパターンの第１の電流及び第２の電流を生成することができ、２ｎ−１パターンのクロック信号の周波数に対して、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。従って、回路の部品点数及びコストを削減することができる。
【００１９】
好ましい実施形態においては、前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電開始電圧が前記閾値電圧Ｖｒｅｆであり、前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電可能な電圧の上限が電源電圧ＶＣＣである場合に、前記クロック信号の周波数がいずれの周波数に切り換えられた場合にも、前記交流電圧の振幅が０であるときの前記第１電荷蓄積手段および前記第２電荷蓄積手段の最大充電電圧Ｖａが（ＶＣＣ−Ｖｒｅｆ）／２になるように、前記電圧切換手段によって切り換えられる前記電圧源が供給する電圧が決定されている。
【００２０】
振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲と同じであり、正側で充電電圧がクリップする振幅値と、負側で充電電圧がクリップする振幅値とを同じにすることができる。その結果、電圧がクリップしたとしても正側と負側とで対称であるので、正常なＰＷＭ波形を出力することができる。
【００２１】
本発明の好ましい実施形態によるスイッチングアンプは、上記いずれかのパルス幅変調回路と、前記パルス幅変調回路から出力される変調信号に基づいて電源電圧をスイッチングするスイッチング回路とを備える。
【発明の効果】
【００２２】
クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の好ましい実施形態によるパルス幅変調回路が適用されるスイッチングアンプを示すブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路を示すブロック図である。
【図３】電流生成回路を示す回路図である。
【図３Ｂ】他の電流生成回路を示す回路図である。
【図３Ｃ】他の電流生成回路を示す回路図である。
【図３Ｄ】他の電流生成回路を示す回路図である。
【図４】基準クロックの周波数と電流生成回路の状態との関係を示す表である。
【図５】オーディオ信号の振幅が０の場合の動作を示すタイムチャートを示す図である。
【図６】オーディオ信号の振幅が正の場合の動作を示すタイムチャートを示す図である。
【図７Ａ】基準クロックが基準周波数である場合のコンデンサの電圧波形を示すタイムチャートである。
【図７Ｂ】基準クロックが低周波数である場合のコンデンサの電圧波形を示すタイムチャートである。
【図７Ｃ】基準クロックが高周波数である場合のコンデンサの電圧波形を示すタイムチャートである。
【図８】他の実施形態によるパルス幅変調回路を示すブロック図である。
【図９】従来のパルス幅変調回路を示すブロック図である。
【図１０】従来のパルス幅変調回路におけるコンデンサの電圧波形を示すタイムチャートである。
【発明を実施するための形態】
【００２４】
図１は、本発明の好ましい実施形態によるパルス幅変調（ＰＷＭ）回路が適用されるスイッチングアンプを示す構成図である。図２は、図１に示すパルス幅変調回路を示すブロック回路図である。
【００２５】
［スイッチングアンプの構成］
スイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３の出力には、負荷ＲＬとしてのスピーカ（図略）が接続されている。
【００２６】
パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換して出力するものである。パルス幅変調回路１から出力されたパルス幅変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。
【００２７】
スイッチング回路２は、パルス幅変調信号ＰＷＭｏｕｔによってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ａと、パルス幅変調回路１から出力されるパルス幅変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、このインバータ２ａから出力される位相が反転されたパルス幅変調信号ＰＷＭｏｕｔ’によってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ｂと、両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続された逆電流防止用ダイオードＤ−Ａ，Ｄ−Ｂとを備えている。
【００２８】
スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBがそれぞれスイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂとを介して負荷ＲＬに供給されるが、スイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂは、パルス幅変調信号ＰＷＭｏｕｔとパルス幅変調信号ＰＷＭｏｕｔ’とによってそれぞれ交互にオン、オフ動作が行われるので、ローパスフィルタ回路３及び負荷ＲＬには電源電圧＋ＥBと電源電圧−ＥBとが交互に供給される。すなわち、負荷ＲＬには、ローパスフィルタ回路３を介して＋ＥBと−ＥBとの間でレベルが変化し、パルス幅変調信号ＰＷＭｏｕｔと同一のデューティ比を有する矩形波電圧が供給される。
【００２９】
ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成されている。ローパスフィルタ回路３は、スイッチング回路２から入力される矩形波電圧の高周波成分を除去する回路であり、例えば６０ｋＨｚのカットオフ周波数を有する。ローパスフィルタ回路３からはパルス幅変調信号ＰＷＭｏｕｔを復調した交流電圧信号（オーディオ信号ｅSとほぼ同一波形の交流電圧信号）が出力され、この交流電圧信号が負荷ＲＬに供給されることによりオーディオ信号ｅSが音声として出力される。
【００３０】
［パルス幅変調回路の構成］
図２に示すように、パルス幅変調回路１は、クロック周波数制御部１０と、基準クロック生成回路１１と、デッドタイム生成回路１２と、立下りエッジ検出回路１３と、充電電流・放電電流生成回路（以下、電流生成回路という。）１４と、第１〜第４スイッチＳＷ１〜ＳＷ４と、第１，第２コンデンサＣ１，Ｃ２と、電流バイパス回路１６と、第１，第２ＲＳフリップフロップ回路１７，１８と、信号出力回路１９とによって構成されている。
【００３１】
パルス幅変調回路１は、
（１）外部から入力されるオーディオ信号ｅSから電流生成回路１４によって第１，第２コンデンサＣ１，Ｃ２を充電するための充電電流Ｉｊを生成する。
（２）基準クロックＭＣＬＫの１周期のうち、例えば、第１コンデンサＣ１については前半の半周期を充電期間、後半の半周期を放電期間とし、第２コンデンサＣ２については前半の半周期を放電期間、後半の半周期を充電期間とすると、第１，第２コンデンサＣ１，Ｃ２を各充電期間に充電電流Ｉｊで充電し、各放電期間で第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を放電電流Ｉｄで放電させる。
（３）第１，第２コンデンサＣ１，Ｃ２の各放電期間毎に、放電開始時（充電終了時）から第１，第２コンデンサＣ１，Ｃ２の電圧が所定の閾値電圧Ｖｒｅｆに変化するまでの放電時間と同一のパルス幅を有するパルス信号をそれぞれ生成する。
（４）基準クロックＭＣＬＫの半周期毎に交互に生成されるパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔを生成する。
という動作原理によってオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換する。
【００３２】
基準クロック生成回路１１は、上記の基準クロックＭＣＬＫを生成する回路である。基準クロックＭＣＬＫは、周期が一定でデューティ比がほぼ５０％のクロック信号であり、第１，第２スイッチＳＷ１，ＳＷ２のオン、オフ動作を制御するための第１，第２切換信号φ１，φ２の基準信号となるものである。また、基準クロックＭＣＬＫはパルス幅変調信号ＰＷＭｏｕｔの周期を規定する基準信号にもなっている。基準クロック生成回路１１は、基準クロックＭＣＬＫをデッドタイム生成回路１２に出力する。なお、基準クロック生成回路１１は、パルス幅変調回路１の外部に設けられ、外部クロック信号として基準クロックＭＣＬＫをパルス幅変調回路１に対して与えるように構成されていてもよい。
【００３３】
クロック周波数制御部１０は、基準クロック生成回路１１に対して、基準クロックＭＣＬＫの周波数を変更するように制御する。クロック周波数制御部１０は、基準クロックＭＣＬＫの周波数を、基準周波数である第２周波数から、第２周波数よりも低周波数である第１周波数、又は、第２周波数よりも高周波数である第３周波数に変更するよう、基準クロック生成回路１１を制御する。その結果、基準クロック生成回路１１は、クロック周波数制御部１０からの制御信号に応じて、周波数が変更された基準クロックＭＣＬＫを出力する。なお、基準クロックＭＣＬＫの周波数は４つ以上の周波数に切り換えられてもよい。
【００３４】
また、クロック周波数制御部１０は、電流生成回路１４に対して、第５切換信号φ５及び第６切換信号φ６を出力する。第５切換信号φ５及び第６切換信号φ６は、基準クロックＭＣＬＫの周波数を第１周波数〜第３周波数に切り換える際に、充電電流Ｉｊ及び放電電流Ｉｄを変動させるように電流生成回路１４を制御する信号である。
【００３５】
デッドタイム生成回路１２は、基準クロック生成回路１１からの基準クロックＭＣＬＫに基づいて、第１切換信号φ１と第２切換信号φ２とを生成する回路である。第２切換信号φ２は第１切換信号φ１に対して逆位相の関係を有するが、第２切換信号φ２の立下りタイミングと立上がりタイミングがそれぞれ第１切換信号φ１の立上がりタイミングと立下がりタイミングに一致しないように、第２切換信号φ２のレベル反転のタイミングは第１切換信号φ１のレベル反転のタイミングに対して所定時間ΔＴ（デッドタイム）だけずれている。
【００３６】
すなわち、第１切換信号φ１は、図５の（ａ），（ｂ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転すると同時にハイレベルからローレベルに反転する信号である。一方、第２切換信号φ２は、図５の（ａ），（ｃ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転すると同時にハイレベルからローレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転する信号である。
【００３７】
第１切換信号φ１と第２切換信号φ２との間にデッドタイムを設けることにより、図５の（ｂ），（ｃ）に示すように、第１切換信号φ１のハイレベル反転と第２切換信号φ２のローレベル反転とが同時に生じないとともに、第１切換信号φ１のローレベル反転と第２切換信号φ２のハイレベル反転とが同時に生じないので、第１切換信号φ１によって第１スイッチＳＷ１をオフ状態からオン状態に切り換えるとき（電流生成回路１４の充電電流Ｉｊを供給するノードを第１コンデンサＣ１に接続するとき）には、第２スイッチＳＷ２は既に第２切換信号φ２によってオフ状態に切り換えられており（電流生成回路１４の充電電流Ｉｊを供給するノードは既に第２コンデンサＣ２から切り離されており）、電流生成回路１４の充電電流Ｉｊを供給するノードが同時に第１，第２コンデンサＣ１，２に接続されることがない。また、第２切換信号φ２によって第２スイッチＳＷ２をオフ状態からオン状態に切り換えるとき（電流生成回路１４の充電電流Ｉｊを供給するノードを第２コンデンサＣ２に接続するとき）にも、第１スイッチＳＷ１は既に第１切換信号φ１によってオフ状態に切り換えられており（電流生成回路１４の充電電流Ｉｊを供給するノードは既に第１コンデンサＣ１から切り離されており）、電流生成回路１４の充電電流Ｉｊを供給するノードが同時に第１，第２コンデンサＣ１，Ｃ２に接続されることがない。
【００３８】
これにより、第１コンデンサＣ１の充電中に電流生成回路１４から第１コンデンサＣ１に供給されている充電電流Ｉｊが第２コンデンサＣ２にも供給されたり、逆に第２コンデンサＣ２の充電中に電流生成回路１４から第２コンデンサＣ２に供給されている充電電流Ｉｊが第１コンデンサＣ１にも供給されたりすることがないので、第１，第２ＲＳフリップフロップ回路１７，１８からそれぞれ出力されるパルス信号のパルス幅に誤差が生じ、その結果、パルス幅変調信号ＰＷＭｏｕｔのパルス幅に誤差が生じるという不都合を防止することができる。第１，第２切換信号φ１，φ２は、第１，第２スイッチＳＷ１，ＳＷ２にそれぞれ出力されるとともに、立下りエッジ検出回路１３に出力される。
【００３９】
なお、デッドタイム生成回路１２で設けられるデッドタイムは極めて微小な時間で、実質的に第１スイッチＳＷ１は基準クロックＭＣＬＫによってオン、オフが制御され、第２スイッチＳＷ２は基準クロックＭＣＬＫの位相を反転したクロックによってオン、オフが制御されているということができる。
【００４０】
立下りエッジ検出回路１３は、後述する第１，第２ＲＳフリップフロップ回路１７，１８に供給される第１，第２セット信号ｓｅｔ１，ｓｅｔ２を出力する回路である。すなわち、立下りエッジ検出回路１３は、第１切換信号φ１がハイレベルからローレベルに立下がるタイミングを検出し、図５（ｄ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第１セット信号ｓｅｔ１として第１ＲＳフリップフロップ回路１７に出力する。また、立下りエッジ検出回路１３は、第２切換信号φ２がハイレベルからローレベルに立下がるタイミングを検出し、図５（ｅ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第２セット信号ｓｅｔ２として第２ＲＳフリップフロップ回路１８に出力する。
【００４１】
電流生成回路１４は、オーディオ信号発生源ＡＵ（図３参照）からパルス幅変調回路１に供給されるオーディオ信号ｅSを電圧−電流変換し、その変換した電流Δｉに直流バイアス電流Ｉｃを加えた充電電流Ｉｊを生成する回路である。電流生成回路１４の充電電流Ｉｊを出力するノードは、第１，第２スイッチＳＷ１，ＳＷ２を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第１スイッチＳＷ１がオン状態では第１コンデンサＣ１に接続されて充電電流Ｉｊで第１コンデンサＣ１を充電し、第２スイッチＳＷ２がオン状態では第２コンデンサＣ２に接続されて充電電流Ｉｊで第２コンデンサＣ２を充電する。
【００４２】
また、電流生成回路１４は、放電電流Ｉｄを生成し、第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を放電電流Ｉｄで放電させる。すなわち、電流生成回路１４の放電電流Ｉｄが出力されるノードは、第３，第４スイッチＳＷ３，ＳＷ４を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第３スイッチＳＷ３がオン動作して第１コンデンサＣ１に接続されると、第１コンデンサＣ１の蓄積電荷を放電電流Ｉｄで放電させ、第４スイッチＳＷ４がオン動作して第２コンデンサＣ２に接続されると、第２コンデンサＣ２の蓄積電荷を放電電流Ｉｄで放電させる。なお、電流生成回路１４の詳細については、後述する。
【００４３】
電流バイパス回路１６は、ダイオードＤ２と電圧源２３とを含む。電流バイパス回路１６は、電流生成回路１４の放電電流Ｉｄを出力するノードが第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときにも放電電流Ｉｄを流しておくためのものである。すなわち、電流生成回路１４の放電電流Ｉｄを出力するノードが第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときには、ダイオードＤ２がオン状態となり、電流生成回路１４の放電電流Ｉｄを出力するノードに電圧源２３が接続される。
【００４４】
この状態で、例えば、第３スイッチＳＷ３がオンになり、電流生成回路１４の放電電流Ｉｄを出力するノードに第１コンデンサＣ１が接続されると、第１コンデンサＣ１の電圧はダイオードＤ２のカソード側の電圧よりも高いので、ダイオードＤ２はオフ状態となり、放電電流Ｉｄの流れる経路は、電圧源２３から第１コンデンサＣ１に切り換えられる。すなわち、第３スイッチＳＷ３がオンになると同時に、第１コンデンサＣ１の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。なお、第４スイッチＳＷ４がオンになったときも同様の動作が行われ、第４スイッチＳＷ４がオンになると同時に、第２コンデンサＣ２の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。
【００４５】
第１，第２スイッチＳＷ１，ＳＷ２は、第１，第２コンデンサＣ１，Ｃ２の電流生成回路１４からの充電電流Ｉｊによる充電動作を制御するためのスイッチである。第１スイッチＳＷ１の一端は電流生成回路１４の充電電流Ｉｊを出力するノードに接続され、第１スイッチＳＷ１の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第１スイッチＳＷ１がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の充電経路が形成される。また、第２スイッチＳＷ２の一端も電流生成回路１４の充電電流Ｉｊを出力するノードに接続され、第２スイッチＳＷ２の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第２スイッチＳＷ２がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の充電経路が形成される。
【００４６】
第１，第２スイッチＳＷ１，ＳＷ２は、デッドタイム生成回路１２から出力される第１，第２切換信号φ１，φ２によってオン、オフ動作される。すなわち、第１スイッチＳＷ１は、図５の（ｂ）に示すように、第１切換信号φ１がハイレベルの状態でオン動作し、第１切換信号φ１がローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、図５の（ｃ）に示すように、第２切換信号φ２がハイレベルの状態でオン動作し、第２切換信号φ２がローレベルの状態でオフ動作する。
【００４７】
第３，第４スイッチＳＷ３，ＳＷ４は、第１，第２コンデンサＣ１，Ｃ２の電流生成回路１４からの放電電流Ｉｄによる放電動作を制御するためのスイッチである。第３スイッチＳＷ３の一端は電流生成回路１４の放電電流Ｉｄを出力するノードに接続され、第３スイッチＳＷ３の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第３スイッチＳＷ３がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の放電経路が形成される。また、第４スイッチＳＷ４の一端も電流生成回路１４の放電電流Ｉｄを出力するノードに接続され、第４スイッチＳＷ４の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第４スイッチＳＷ４がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の放電経路が形成される。
【００４８】
第３，第４スイッチＳＷ３，ＳＷ４は、後述する第１，第２ＲＳフリップフロップ回路１７，１８からの第３，第４切換信号φ３，φ４によってオン、オフ動作される。すなわち、第３スイッチＳＷ３は、図５の（ｈ）に示すように、第３切換信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、図５の（ｉ）に示すように、第４切換信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００４９】
第１，第２コンデンサＣ１，Ｃ２は、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間を生成するためのものである。具体的には、第１コンデンサＣ１は、第１切換信号φ１のオン期間（一定の期間）に第１スイッチＳＷ１がオン動作（このとき、第３スイッチＳＷ３はオフ動作）することにより、電流生成回路１４からの充電電流Ｉｊ（＝Ｉｃ±Δｉ、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた電流）で充電されることにより閾値電圧Ｖｒｅｆからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）に上昇する。その充電動作の終了後に第３スイッチＳＷ３がオン動作（このとき、第１スイッチＳＷ１はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第１コンデンサＣ１の電圧が充電終了電圧から所定の閾値電圧Ｖｒｅｆに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００５０】
なお、所定の閾値電圧Ｖｒｅｆは、第１，第２ＲＳフリップフロップ回路１７，１８における論理レベルの閾値電圧で、第１，第２ＲＳフリップフロップ回路１７，１８に供給される電源電圧＋Ｖｃｃの約１／２の電圧である。例えば、第１，第２ＲＳフリップフロップ回路１７，１８の駆動電圧が＋５［ｖ］であれば、閾値電圧Ｖｒｅｆはおよそ＋２．５［ｖ］である。
【００５１】
第２コンデンサＣ２は、第２切換信号φ２のオン期間（一定の期間）に第２スイッチＳＷ２がオン動作（このとき、第４スイッチＳＷ４はオフ動作）することにより、電流生成回路１４からの充電電流Ｉｊで充電されることにより充電開始電圧Ｖｒｅｆからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）に上昇される。その充電動作の終了後に第４スイッチＳＷ４がオン動作（このとき、第２スイッチＳＷ２はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第２コンデンサＣ２の電圧が充電終了電圧から所定の閾値電圧Ｖｒｅｆに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００５２】
第１ＲＳフリップフロップ回路１７は、第１コンデンサＣ１の各放電期間に、当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第３切換信号φ３を生成する回路である。
【００５３】
第１ＲＳフリップフロップ回路１７は、２つのＮＡＮＤゲート（第１ＮＡＮＤ回路ＮＡ１と第２ＮＡＮＤ回路ＮＡ２）によって構成されたＲＳフリップフロップ回路である。第１コンデンサＣ１の電圧が第１ＮＡＮＤ回路ＮＡ１に第１リセット信号ｒｅｓ１として入力され、その第１ＮＡＮＤ回路ＮＡ１から出力ｒｓｏｕｔ１が出力される。また、立下りエッジ検出回路１３から出力される第１セット信号ｓｅｔ１（瞬時的に閾値電圧Ｖｒｅｆよりも低いレベルに立ち下がる信号）が第２ＮＡＮＤ回路ＮＡ２に入力され、その第２ＮＡＮＤ回路ＮＡ２から第３切換信号φ３が出力される。
【００５４】
第１ＲＳフリップフロップ回路１７は、第１セット信号ｓｅｔ１が入力されると、出力ｒｓｏｕｔ１をローレベル、第３切換信号φ３をハイレベル反転し、第１コンデンサＣ１の電圧がローレベル（閾値電圧Ｖｒｅｆ以下）になる、すなわち、第１リセット信号ｒｅｓ１が入力されると、出力ｒｓｏｕｔ１をハイレベル、第３切換信号φ３をローレベルに反転する。第１セット信号ｓｅｔ１の入力タイミングは第１コンデンサＣ１の放電開始タイミングに対応し、第１リセット信号ｒｅｓ１の入力タイミングは第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに低下したタイミングであるから、出力ｒｓｏｕｔ１のローレベルの期間は第１コンデンサＣ１の放電時間に相当する。
【００５５】
従って、第１ＲＳフリップフロップ回路１７の第１ＮＡＮＤ回路ＮＡ１の出力端子からは、第１コンデンサＣ１の各放電期間に当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ１として出力される。
【００５６】
第２ＲＳフリップフロップ回路１８は、第２コンデンサＣ２の各放電期間に、当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第４切換信号φ４を生成する回路である。
【００５７】
第２ＲＳフリップフロップ回路１８も第１ＲＳフリップフロップ回路１７と同様に、２つのＮＡＮＤゲート（第３ＮＡＮＤ回路ＮＡ３と第４ＮＡＮＤ回路ＮＡ４）によって構成されたＲＳフリップフロップ回路である。第２コンデンサＣ２の電圧が第３ＮＡＮＤ回路ＮＡ３に第２リセット信号ｒｅｓ２として入力され、その第３ＮＡＮＤ回路ＮＡ３から出力ｒｓｏｕｔ２が出力される。また、立下りエッジ検出回路１３から出力される第２セット信号ｓｅｔ２（瞬時的に閾値電圧Ｖｒｅｆよりも低いレベルに立ち下がる信号）が第４ＮＡＮＤ回路ＮＡ４に入力され、その第４ＮＡＮＤ回路ＮＡ４から第４切換信号φ４が出力される。
【００５８】
第２ＲＳフリップフロップ回路１８は、第２セット信号ｓｅｔ２が入力されると、出力ｒｓｏｕｔ２をローレベル、第４切換信号φ４をハイレベル反転し、第２コンデンサＣ２の電圧がローレベル（閾値電圧Ｖｒｅｆ以下）になる、すなわち、第２リセット信号ｒｅｓ２が入力されると、出力ｒｓｏｕｔ２をハイレベル、第４切換信号φ４をローレベルに反転する。第２セット信号ｓｅｔ２の入力タイミングは第２コンデンサＣ２の放電開始タイミングに対応し、第２リセット信号ｒｅｓ２の入力タイミングは第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに低下したタイミングであるから、出力ｒｓｏｕｔ２のローレベルの期間は第２コンデンサＣ２の放電時間に相当する。
【００５９】
従って、第２ＲＳフリップフロップ回路１８の第３ＮＡＮＤ回路ＮＡ３の出力端子からは、第２コンデンサＣ２の各放電期間に当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ２として出力される。
【００６０】
信号出力回路１９は、第１ＲＳフリップフロップ回路１７から出力される出力ｒｓｏｕｔ１と第２ＲＳフリップフロップ回路１８から出力される出力ｒｓｏｕｔ２を合成する回路である。信号出力回路１９は、ＮＡＮＤゲート（第５ＮＡＮＤ回路ＮＡ５）で構成されている。出力ｒｓｏｕｔ１は基準クロックＭＣＬＫのローレベルの期間にだけパルス信号（第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号）が発生する信号である一方、出力ｒｓｏｕｔ２は基準クロックＭＣＬＫのハイレベルの期間にだけパルス信号（第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号）が発生する信号であるから、信号出力回路１９からは出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号とが交互に組み合されたパルス信号（基準クロックＭＣＬＫの半周期と同一の周期でオーディオ信号のｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス列の信号）がパルス幅変調信号ＰＭＷｏｕｔとして出力される。
【００６１】
［パルス幅変調回路の動作］
次に、パルス幅変調回路１の動作を図５〜図６のタイムチャートを用いて説明する。図５は、オーディオ信号の振幅が０である（つまり、充電電流Ｉｊ＝直流バイアス電流Ｉｃ）場合のタイムチャートである。
【００６２】
第１切換信号φ１のハイレベルの期間とローレベルの期間はそれぞれ第１コンデンサＣ１の充電期間と放電期間とになっている。第１切換信号φ１がハイレベルに反転すると、第１スイッチＳＷ１が電流生成回路１４の充電電流Ｉｊの出力ノードを第１コンデンサＣ１に接続し、電流生成回路１４からの充電電流Ｉｊによる第１コンデンサＣ１の充電が開始される。その充電動作は第１切換信号φ１がローレベルに反転し、第１スイッチＳＷ１が電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｆ）参照）。
【００６３】
第１切換信号φ１がローレベルに反転し、放電期間に移行すると、そのローレベル反転を検出した第１セット信号ｓｅｔ１によって第１ＲＳフリップフロップ回路１７から出力される第３切換信号φ３がハイレベルに反転し、これにより第３スイッチＳＷ３が電流生成回路１４の放電電流Ｉｄの出力ノードを第１コンデンサＣ１に接続して電流生成回路１４からの放電電流Ｉｄによる第１コンデンサＣ１の放電が開始される。その放電動作は第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに低下し、これにより第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ３が電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｄ），（ｆ）参照）。
【００６４】
放電期間では、第１ＲＳフリップフロップ回路１７から、第１セット信号ｓｅｔ１が入力されると同時にローレベルに反転し、第１リセット信号ｒｅｓ１として入力される第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ１として出力される。すなわち、オーディオ信号ｅSの振幅に対応したパルス幅を有するパルス信号が生成される（図５の（ｊ）参照）。
【００６５】
また、第２切換信号φ２のハイレベルの期間とローレベルの期間はそれぞれ第２コンデンサＣ２の充電期間と放電期間とになっている。第２切換信号φ２は、デッドタイムを無視すると、第１切換信号φ１の位相を反転した信号となっているので、第２コンデンサＣ２に対して上記の第１コンデンサＣ１における充放電動作と同様の充放電動作が、第１切換信号φ１の半周期だけずれて行われる（図５の（ｃ），（ｅ），（ｇ），（ｉ）参照）。
【００６６】
従って、第２コンデンサＣ２の放電期間では、第２ＲＳフリップフロップ回路１８から、第２セット信号ｓｅｔ２が入力されると同時にローレベルに反転し、第２リセット信号ｒｅｓ２として入力される第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ２として出力される。すなわち、オーディオ信号ｅSの振幅に対応したパルス幅を有するパルス信号が生成される（図５の（ｋ）参照）。
【００６７】
第１，第２フリップフロップ回路１７，１８から出力される出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２は、信号出力回路１９によって合成されてパルス幅変調信号ＰＷＭｏｕｔ（出力ｒｓｏｕｔ１の波形と出力ｒｓｏｕｔ２の波形を合成した信号）として出力される（図５の（ｌ）参照）。
【００６８】
なお、図６に示すように、オーディオ信号ｅSの振幅が正の場合には、充電電流Ｉｊ＝Ｉｃ＋Δｉの大きさが大となり、第１，第２コンデンサＣ１，Ｃ２の一端における充電電圧波形の傾きもオーディオ信号ｅSの振幅が０の場合に比べて大となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１，第２コンデンサＣ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて高くなり、これらが放電電流Ｉｄによって放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから閾値電圧Ｖｒｅｆに達する時間が長くなる。したがって、図６（ｌ）に示すように、図５に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号ＰＷＭｏｕｔが出力される。このように、オーディオ信号ｅSの振幅に応じたパルス幅変調信号ＰＷＭｏｕｔが出力されることになる。
【００６９】
図示しないが、同様に、オーディオ信号ｅSが負の場合には、充電電流Ｉｊ＝Ｉｃ＋Δｉの大きさが小となり、第１，第２コンデンサＣ１，Ｃ２の一端における充電電圧波形の傾きも小となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１，第２コンデンサＣ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて低くなり、これらが放電電流Ｉｄによって放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから閾値電圧Ｖｒｅｆに達する時間が短くなる。したがって、オーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号ＰＷＭｏｕｔが出力される。
【００７０】
［電流生成回路１４の構成］
図３は電流生成回路１４を示す回路図である。電流生成回路１４は、電圧電流変換回路（以下、ＶＩ変換回路という。）３１，３２と、差動回路３３と、カレントミラー回路３４と、電圧源３５と、電圧切換回路３６とを有している。ＶＩ変換回路３１は、放電電流生成回路を構成し、ＶＩ変換回路３２、差動回路３３、及び、カレントミラー回路３４は、充電電流生成回路を構成する。
【００７１】
電流生成回路１４は、共通の電圧源３５が生成する電圧Ｖｂに基づいて、放電電流Ｉｄと、充電電流Ｉｊの直流バイアス電流Ｉｃとを生成する。また、電流生成回路１４は、クロック周波数制御部１０からの第５切換信号φ５及び第６切換信号φ６によって電圧源３５が生成する電圧Ｖｂを変化させる。その結果、充電電流Ｉｊの直流バイアス電流Ｉｃ、及び、放電電流Ｉｄが同じ比率で変動する。
【００７２】
基準クロックＭＣＬＫの周波数が低周波数に（つまり、第３周波数から第１周波数に向かって）変更されるとき、電圧源３５の電圧Ｖｂが減少され、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流値が減少される。従って、第１コンデンサＣ１及び第２コンデンサＣ２の電圧変化量は減少する。一方、基準クロックＭＣＬＫの周波数が高周波数に（つまり、第１周波数から第３周波数に向かって）変更されるとき、電圧源３５の電圧Ｖｂが増加され、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流値が増加される。従って、第１コンデンサＣ１及び第２コンデンサＣ２の電圧変化量は増加する。これにより、オーディオ信号が無信号時（無変調時）の第１コンデンサＣ１及び第２コンデンサＣ２の最大充電電圧（充電終了時の電圧）を、基準クロックＭＣＬＫの周波数にかかわらず常に充電可能電圧の１／２の電圧（ＶＣＣ−Ｖｒｅｆ）／２に設定することができる。
【００７３】
なお、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量が変動された場合でも、直流バイアス電流Ｉｃと放電電流Ｉｄとの電流値の比は常に一定比（例えば、Ｉｃ：Ｉｄ＝１：２）に維持される。
【００７４】
ＶＩ変換回路３１は、電圧源３５から電圧Ｖｂが供給され、当該電圧Ｖｂを電圧電流変換することによって放電電流Ｉｄを生成する。ＶＩ変換回路３１は、トランジスタＱ１及び抵抗Ｒ１を含む。トランジスタＱ１は、ベースが電圧源３５の出力端に接続され、エミッタが抵抗Ｒ１を介して負の電源ラインＶ２に接続され、コレクタが放電電流Ｉｄを出力するノードになっている。つまり、トランジスタＱ１のコレクタは、第３スイッチＳＷ３を介して第１コンデンサＣ１に接続され、かつ、第４スイッチＳＷ４を介して第２コンデンサＣ２に接続されている。
【００７５】
ＶＩ変換回路３１が生成する電流Ｉｄを下記式１に示す。なお、ＶＢＥはトランジスタＱ１のベース−エミッタ間電圧（導通開始電圧）である。
【数１】
【００７６】
ＶＩ変換回路３２は、電圧源３５から電圧Ｖｂが供給され、当該電圧Ｖｂを電圧電流変換することによって基準電流２Ｉｃを生成する。基準電流２Ｉｃは、放電電流Ｉｄと直流バイアス電流Ｉｃの基準となる電流である。ＶＩ変換回路３２は、トランジスタＱ２及び抵抗Ｒ２を含む。トランジスタＱ２は、ベースが電圧源３５の出力端に接続され、エミッタが抵抗Ｒ２を介して負の電源ラインＶ２に接続され、コレクタが差動回路３３（抵抗Ｒ３，Ｒ４）に接続されている。
【００７７】
ＶＩ変換回路３２が生成する電流２Ｉｃを下記式２に示す。なお、ＶＢＥはトランジスタＱ２のベース−エミッタ間電圧であり、トランジスタＱ１のベース−エミッタ間電圧と同じである。
【数２】
【００７８】
抵抗Ｒ１と抵抗Ｒ２とは抵抗値が同じ抵抗素子が採用され、トランジスタＱ１とトランジスタＱ２とは特性（例えばベース−エミッタ間電圧や内部抵抗等）が同じトランジスタが採用されている。その結果、ＶＩ変換回路３１が生成する放電電流Ｉｄは、ＶＩ変換回路３２が生成する基準電流２Ｉｃと等しくなっている。
【００７９】
差動回路３３は、ＶＩ変換回路３２に接続されており、ＶＩ変換回路３２から供給される基準電流２Ｉｃの１／２の電流である直流バイアス電流Ｉｃを生成する。詳細には、差動回路３３は、オーディオ信号源ＡＵからのオーディオ信号ｅＳを電圧電流変換した電流Δｉを、直流バイアス電流Ｉｃに加算し、電流Ｉｃ＋Δｉを生成する。差動回路３３は、トランジスタＱ３，Ｑ４と、抵抗Ｒ３〜Ｒ５とを含む。トランジスタＱ３は、エミッタが抵抗Ｒ３を介してトランジスタＱ２のコレクタに接続され、コレクタがカレントミラー回路３４のトランジスタＱ５のコレクタに接続され、ベースがオーディオ信号源ＡＵに接続されている。トランジスタＱ４は、エミッタが抵抗Ｒ４を介してトランジスタＱ２のコレクタに接続され、コレクタが抵抗Ｒ５を介して正の電源ラインＶ１に接続され、ベースが接地電位に接続されている。
【００８０】
差動回路３３においては、ＶＩ変換回路３２からの電流２Ｉｃを受け、トランジスタＱ３のコレクタからエミッタに向かって電流Ｉｃ＋Δｉが流れ、トランジスタＱ４のコレクタからエミッタに向かって電流Ｉｃ−Δｉが流れる。従って、オーディオ信号ｅＳの振幅値が０である場合（無信号時）には、Δｉが０であるので、トランジスタＱ３のコレクタからエミッタに向かって電流Ｉｃが流れ、トランジスタＱ４のコレクタからエミッタに向かって電流Ｉｃが流れる。
【００８１】
カレントミラー回路３４は、差動回路３３のトランジスタＱ３に流れる電流Ｉｃ＋Δｉと同じ電流値の電流を、充電電流ＩｊとしてコンデンサＣ１，Ｃ２に供給する。カレントミラー回路３４は、トランジスタＱ５，Ｑ６と、抵抗Ｒ６，Ｒ７とを含む。トランジスタＱ５は、コレクタがトランジスタＱ３のコレクタに接続され、エミッタが抵抗Ｒ６を介して正の電源ラインＶ１に接続され、ベースがトランジスタＱ６のベースに接続されている。トランジスタＱ６は、エミッタが抵抗Ｒ７を介して正の電源ラインＶ１に接続され、コレクタが充電電流Ｉｊを出力するノードになっている。つまり、トランジスタＱ６のコレクタは、第１スイッチＳＷ１を介して第１コンデンサＣ１に接続され、第２スイッチＳＷ２を介して第２コンデンサＣ２に接続されている。
【００８２】
以上のように、直流バイアス電流Ｉｃ及び放電電流Ｉｄを同一の電圧源３５の電圧Ｖｂから生成しているので、直流バイアス電流Ｉｃ：放電電流Ｉｄ＝１：２の関係を維持することができる。この関係は、電圧源３５の電圧Ｖ２が電圧切換回路３６によって変動されても維持することができる。
【００８３】
電圧源３５は、直流バイアス電流Ｉｃ及び放電電流Ｉｄを生成するための電圧Ｖｂを生成する。電圧源３５は、トランジスタＱ７と、抵抗Ｒ９〜Ｒ１１とを含む。トランジスタＱ７は、エミッタが負の電源ラインＶ２に接続され、コレクタが電圧源３５の出力端になっており、ベースが抵抗Ｒ９及びＲ８を介して正の電源ラインＶ１に接続され、かつ、抵抗Ｒ１０及びＲ１１の各一端に接続されている。抵抗Ｒ１０の他端は、電圧切換回路３６のスイッチ素子Ｑ８を介して負の電源ラインＶ２に接続されている。抵抗Ｒ１１の他端は、電圧切換回路３６のスイッチ素子Ｑ９を介して負の電源ラインＶ２に接続されている。
【００８４】
電圧源３５が生成する電圧を下記式３に示す。
【数３】
【００８５】
なお、ＶＢＥはトランジスタＱ７のベース−エミッタ間電圧であり、トランジスタＱ１，Ｑ２のベースエミッタ間電圧と同じである。Ｒｂは、抵抗Ｒ１０及びＲ１１に基づく抵抗値であり、電圧切換回路３６によって、Ｒ１０、Ｒ１１、又は、Ｒ１０とＲ１１との合成抵抗Ｒ１０・Ｒ１１／（Ｒ１０＋Ｒ１１）のいずれかに設定される。
【００８６】
電圧切換回路３６は、基準クロックＭＣＬＫの周波数が切り換えられる際に、第５切換信号φ５及び第６切換信号φ６を受けて、電圧源３５が生成する電圧Ｖｂの電圧値を切り換える。電圧切換回路３６は、抵抗Ｒ１０と負の電源ラインＶ２との間に接続されたスイッチ素子（例えばＦＥＴ）Ｑ８と、抵抗Ｒ１１と負の電源ラインＶ２との間に接続されたスイッチ素子（例えばＦＥＴ）Ｑ９とを含む。
【００８７】
スイッチ素子Ｑ８は、第５切換信号φ５が供給され、第５切換信号φ５に基づいてオン状態又はオフ状態になり、抵抗Ｒ１０が抵抗Ｒ９及びトランジスタＱ７のベースに接続された状態、又は、抵抗Ｒ１０が抵抗Ｒ９及びトランジスタＱ７のベースに接続されていない状態のいずれかに切り換える。例えば、スイッチ素子Ｑ８は、第５切換信号φ５がハイレベルの時にオン状態になり、ローレベルの時にオフ状態になる。
【００８８】
スイッチ素子Ｑ９は、第６切換信号φ６が供給され、第６切換信号φ６に基づいてオン状態又はオフ状態になり、抵抗Ｒ１１が抵抗Ｒ９及びトランジスタＱ７のベースに接続された状態、又は、抵抗Ｒ１１が抵抗Ｒ９及びトランジスタＱ７のベースに接続されていない状態のいずれかに切り換える。例えば、スイッチ素子Ｑ９は、第６切換信号φ６がハイレベルの時にオン状態になり、ローレベルの時にオフ状態になる。
【００８９】
図４は、Ｒ１０＞Ｒ１１のときに、基準クロックＭＣＬＫが第１周波数〜第３周波数のそれぞれの場合における、第５切換信号φ５（スイッチ素子Ｑ８）、第６切換信号φ６（スイッチ素子Ｑ９）、及び、抵抗Ｒｂの関係を示す。例えば、Ｒ１０＝１ｋΩ、Ｒ１１＝０．５ｋΩの場合、第１周波数のときにＲｂ＝１ｋΩ、第２周波数のときにＲｂ＝０．５ｋΩ、第３周波数のときにＲｂ＝０．３３ｋΩとなり、基準クロックＭＣＬＫの周波数が高くなるほど、Ｒｂが小さくなる。従って、電圧源３５が生成する電圧Ｖｂは上記式３で表されるので、基準クロックＭＣＬＫの周波数が高くなるほど、大きくなる。従って、直流バイアス電流Ｉｃ及び放電電流Ｉｄは上記式１及び２で表されるので、基準クロックＭＣＬＫの周波数が高くなるほど大きくなり、第１コンデンサＣ１、第２コンデンサＣ２の電圧変化量が大きくなる。
【００９０】
同様に、基準クロックＭＣＬＫの周波数が低くなるほど、Ｒｂが大きくなる。従って、電圧源３５が生成する電圧Ｖｂは、基準クロックＭＣＬＫの周波数が低くなるほど、小さくなる。従って、直流バイアス電流Ｉｃ及び放電電流Ｉｄは、基準クロックＭＣＬＫの周波数が低くなるほど小さくなり、第１コンデンサＣ１、第２コンデンサＣ２の電圧変化量が小さくなる。
【００９１】
電圧切換回路３６において、スイッチ素子Ｑ８及びＱ９が共にオフである状態を採ることはできない。従って、抵抗Ｒ９及びトランジスタＱ７のベースに並列接続される、抵抗とスイッチ素子との組合せが図３のように２組（Ｒ１０とＱ８との組、及び、Ｒ１１とＱ９との組）であれば、電圧Ｖｂを「２２−１＝３」通りの値に切り換えることができる。その結果、直流バイアス電流Ｉｃ及び放電電流Ｉｄも「２２−１＝３」通りの値に切り換えることができ、基準クロックＭＣＬＫの周波数を３通りに切り換えることができる。
【００９２】
同様に、図３Ｂに示す電流生成回路のように抵抗Ｒ９及びトランジスタＱ７のベースに並列接続される、抵抗とスイッチ素子との組合せが３組（Ｒ１０とＱ８との組、Ｒ１１とＱ９との組、及び、Ｒ１２とＱ１０との組）であれば、電圧Ｖｂを「２３−１＝７」通りの値に切り換えることができる。その結果、直流バイアス電流Ｉｃ及び放電電流Ｉｄも「２３−１＝７」通りの値に切り換えることができ、基準クロックＭＣＬＫの周波数を７通りに切り換えることができる。
【００９３】
一般化すると、抵抗Ｒ９及びトランジスタＱ７のベースに並列接続される、抵抗とスイッチ素子との組合せがｎ組であれば、電圧Ｖｂを「２ｎ−１」通りの値に切り換えることができる。その結果、直流バイアス電流Ｉｃ及び放電電流Ｉｄも「２ｎ−１」通りの値に切り換えることができ、基準クロックＭＣＬＫの周波数を「２ｎ−１」通りに切り換えることができる。このように、電圧切換回路３６によると、少ない抵抗とスイッチ素子との組合せによって、基準クロックＭＣＬＫの周波数に応じて、電圧Ｖｂを多数の値に切り換えることができ、直流バイアス電流Ｉｃ及び放電電流Ｉｄを多数の値に切り換えることができる。
【００９４】
ここで、基準クロックＭＣＬＫの周波数を切り換えた際に、オーディオ信号が無信号時（無変調時）の第１コンデンサＣ１及び第２コンデンサＣ２の充電電圧（充電終了時の電圧）を、基準クロックＭＣＬＫの周波数と無関係に常に充電可能電圧の１／２の電圧（ＶＣＣ−Ｖｒｅｆ）／２に設定するための抵抗Ｒｂの条件を下記式４に示す。
【数４】
【００９５】
ＶＢＥはトランジスタＱ７のベース−エミッタ間電圧であり、トランジスタＱ１，Ｑ２のベースエミッタ間電圧と同じである。Ｃは第１コンデンサＣ１及び第２コンデンサＣ２の容量、ｆは基準クロックＭＣＬＫの周波数である。従って、基準クロックＭＣＬＫの周波数に応じて抵抗Ｒｂを適切な値に設定できるように、抵抗Ｒ１０、Ｒ１１の抵抗値や第５切換信号φ５、第６切換信号φ６を設定すればよい。
【００９６】
以下、基準クロックＭＣＬＫの周波数を切り換えた際の動作を、図７Ａ〜図７Ｃを参照して説明する。各図７においては、図５における（ｆ）及び（ｂ）の波形のみを記載している。また、各図７において、（１）はオーディオ信号が無信号の場合を、（２）はオーディオ信号の振幅値が正の場合を、（３）はオーディオ信号の振幅値が負の場合を示す。図７Ａは、基準クロックＭＣＬＫの周波数が基準周波数である第２周波数のときを示す。図７Ｂは、基準クロックＭＣＬＫの周波数が低周波数である第１周波数のときを示す。図７Ｃは、基準クロックＭＣＬＫの周波数が高周波数である第３周波数のときを示す。
【００９７】
基準クロックＭＣＬＫが第２周波数の時、図４に示すように、第５切換信号φ５がローレベル、第６切換信号φ６がハイレベルであるので、スイッチ素子Ｑ８はオフ状態、スイッチ素子Ｑ＋はオン状態である。従って、抵抗Ｒ９及びトランジスタＱ７のベースには抵抗Ｒ１１のみが接続された状態であり、Ｒｂ＝Ｒ１１（例えば０．５ｋΩ）になっている。これにより、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量は設定されている３つの電流量のうち中間の値になる。その結果、図７Ａに示すように、第１コンデンサＣ１の充電時および放電時における電圧変化量（傾き）は中間レベルである。そして、基準クロックＭＣＬＫの周波数が基準周波数であり、コンデンサＣ１の充電時間も中間レベルであるので、コンデンサＣ１の充電電圧Ｖａは（ＶＣＣ−Ｖｒｅｆ）／２になる。その結果、Ｖａ〜ＶＣＣまでの電圧値と、Ｖａ〜Ｖｒｅｆまでの電圧値とが同じになるので、コンデンサＣ１において電圧がクリップする際のオーディオ信号の正側の振幅値と負側の振幅値とが同じになり、正常なＰＷＭ波形を出力することができる。
【００９８】
基準クロックＭＣＬＫが第１周波数の時、図４に示すように、第５切換信号φ５がハイレベル、第６切換信号φ６がローレベルであるので、スイッチ素子Ｑ８はオン状態、スイッチ素子Ｑ９はオフ状態である。従って、抵抗Ｒ９及びトランジスタＱ７のベースには抵抗Ｒ１０のみが接続された状態であり、Ｒｂ＝Ｒ１０（例えば１ｋΩ）になっている。これにより、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量は設定されている３つの電流量のうち最小の値になる。その結果、図７Ｂに示すように、第１コンデンサＣ１の充電時および放電時における電圧変化量（傾き）は最小になる。そして、基準クロックＭＣＬＫの周波数が低周波数であり、コンデンサＣ１の充電時間が長いので、コンデンサＣ１の充電電圧Ｖａは（ＶＣＣ−Ｖｒｅｆ）／２になる。その結果、Ｖａ〜ＶＣＣまでの電圧値と、Ｖａ〜Ｖｒｅｆまでの電圧値とが同じになるので、コンデンサＣ１において電圧がクリップする際のオーディオ信号の正側の振幅値と負側の振幅値とが同じになり、正常なＰＷＭ波形を出力することができる。
【００９９】
基準クロックＭＣＬＫが第３周波数の時、図４に示すように、第５切換信号φ５がハイレベル、第６切換信号φ６がハイレベルであるので、スイッチ素子Ｑ８はオン状態、スイッチ素子Ｑ９はオン状態である。従って、抵抗Ｒ９及びトランジスタＱ７のベースには抵抗Ｒ１０及びＲ１１が並列接続された状態であり、Ｒｂ＝Ｒ１０Ｒ１１／（Ｒ１０＋Ｒ１１）（例えば０．３３ｋΩ）になっている。これにより、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量は設定されている３つの電流量のうち最大の値になる。その結果、図７Ｃに示すように、第１コンデンサＣ１の充電時および放電時における電圧変化量（傾き）は最大になる。そして、基準クロックＭＣＬＫの周波数が高周波数であり、コンデンサＣ１の充電時間が短いので、コンデンサＣ１の充電電圧Ｖａは（ＶＣＣ−Ｖｒｅｆ）／２になる。その結果、Ｖａ〜ＶＣＣまでの電圧値と、Ｖａ〜Ｖｒｅｆまでの電圧値とが同じになるので、コンデンサＣ１において電圧がクリップする際のオーディオ信号の正側の振幅値と負側の振幅値とが同じになり、正常なＰＷＭ波形を出力することができる。
【０１００】
次に、本発明の別の実施形態によるパルス幅変調回路１’を説明する。図８は、パルス幅変調回路１’の要部を示すブロック回路図である。なお、図８では、図２に対して異なる部分のみを記載し、クロック周波数制御部１０、基準クロック生成回路１１、デッドタイム生成回路１２、立下りエッジ回路１３、第１ＲＳフリップフロップ回路１７、第２ＲＳフリップフロップ回路１８および信号出力回路１９は省略している。パルス幅変調回路１’は、充放電期間における第１，第２コンデンサＣ１，Ｃ２の電圧の変化方向を逆にしたものである。すなわち、充電電流Ｉｊ（＝Ｉｃ＋Δｉ）及び放電電流Ｉｄの向きが図２のパルス幅変調回路１と逆になっており、第１切換信号φ１がハイレベルの期間に充電電流Ｉｊによって第１コンデンサＣ１を放電（すなわち、接地電位に対してマイナス方向に充電）し、第１切換信号φ１がローレベルの期間に放電電流Ｉｄによって第１コンデンサＣ１を充電（すなわち、接地電位に対してプラス方向に放電）する。また、パルス幅変調回路１’は、閾値電圧の代わりに第１，第２コンデンサＣ１，Ｃ２の充電電圧を閾値電圧Ｖｒｅｆと比較するための比較回路２７，２８が設けられている。なお、このパルス幅変調回路１’の詳細については特許文献１に開示されている。
【０１０１】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。直流バイアス電流Ｉｃと放電電流Ｉｄとの一定比は１：２に限定されず、回路構成によっては１：１や２：３とする場合もある。図３Ｃおよび図３Ｄに示すように、図３および図３Ｂの回路図において、トランジスタＱ４と抵抗Ｒ５との間にトランジスタＱ１１が設けられてもよい。トランジスタＱ１１はベースがトランジスタＱ５及びＱ６のベースに接続され、コレクタがトランジスタＱ４のコレクタに接続され、エミッタが抵抗Ｒ５に接続されている。
【産業上の利用可能性】
【０１０２】
本発明はオーディオ用スイッチングアンプのパルス幅変調回路に好適に適用され得る。
【符号の説明】
【０１０３】
１，１’ パルス幅変調回路
２ スイッチング回路
３ ローパスフィルタ回路
４ 第１電源
５ 第２電源
１０ クロック周波数制御部
１１ 基準クロック生成回路
１２ デッドタイム生成回路
１３ 立下りエッジ検出回路
１４ 電流生成回路
１６ 電流バイパス回路
１７ 第１ＲＳフリップフロップ回路
１８ 第２ＲＳフリップフロップ回路
１９ 信号出力回路
２３ 電圧源
３１ ＶＩ変換回路
３２ ＶＩ変換回路
３３ 差動回路
３４ カレントミラー回路
３５ 電圧源
３６ 電圧切換回路
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
ｅS オーディオ信号
Ｉｃ 直流バイアス電流
Ｉｄ 放電電流
ｒｅｓ１ 第１リセット信号
ｒｅｓ２ 第２リセット信号
ｓｅｔ１ 第１セット信号
ｓｅｔ２ 第２セット信号
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ
Ｖｒｅｆ 閾値電圧
φ１ 第１切換信号
φ２ 第２切換信号
φ３ 第３切換信号
φ４ 第４切換信号
φ５ 第５切換信号
φ６ 第６切換信号
【技術分野】
【０００１】
本発明は、パルス幅変調回路及びそれを用いたスイッチングアンプに関する。
【背景技術】
【０００２】
図９は、従来のパルス幅変調回路を示すブロック図である（特許文献１参照）。パルス幅変調回路９０１は、オーディオ信号ｅSに基づく電流Ｉｃ＋Δｉに基づいて、クロック信号ＭＣＬＫの第１期間Ｔ１で第１コンデンサＣ１を充電し、放電電流Ｉｄに基づいて第２期間Ｔ２で第１コンデンサＣ１の電圧を放電させ、かつ、第２コンデンサＣ２を充電し、放電電流Ｉｄに基づいて第３期間Ｔ３で第２コンデンサＣ２の電圧を放電させる。
【０００３】
第２期間Ｔ２が開始されてから第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに到達するまでの時間を検出し、第３期間Ｔ３が開始されてから第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに到達するまでの時間を検出する。第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに到達してから第３期間Ｔ３が開始されるまで第１コンデンサＣ１の電圧を維持し、第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに到達してから第４期間Ｔ４が開始されるまで第２コンデンサＣ２の電圧を維持する。第１及び第２コンデンサＣ１，Ｃ２の電圧が閾値電圧Ｖｒｅｆに到達するまでの時間に基づいて、当該時間のパルス幅を有するパルス信号を生成する。
【０００４】
ここで、パルス幅変調回路９０１は、オーディオ用のスイッチングアンプに適用されるものであるが、スイッチングアンプはパルス波形の電力を増幅するものであり、原理的に不要輻射問題が生じやすい。一例として、ラジオの受信妨害がある。この対策の一つとして、キャリア周波数を切り換えることが考えられる。上記のパルス幅変調回路９０１においては、変調キャリア周波数はクロック信号の周波数の２倍となるので、基準クロックの周波数を切り換えることで不要輻射の問題を解決できる。
【０００５】
しかし、基準クロックの周波数を変更すると、図１０に示すように、充放電を行う第１，第２コンデンサＣ１，Ｃ２の最大充電電圧（充電終了時の電圧）が変化し、次のような問題が生じる。図１０は、基準クロックＭＣＬＫの周波数を変更した際の第１コンデンサＣ１の充電電圧波形を示す図であり、（ａ）は基準クロックＭＣＬＫが基準周波数である第２周波数である場合を、（ｂ）は基準クロックＭＣＬＫが基準周波数よりも低周波数である第１周波数である場合を、（ｃ）は基準クロックＭＣＬＫが基準周波数よりも高周波数である第３周波数である場合をそれぞれ示す。波形（１）はオーディオ信号ｅSが無信号の場合を、波形（２）はオーディオ信号ｅSの振幅値が正の値の場合を、波形（３）はオーディオ信号ｅSの振幅値が負の値の場合を示す。また、信号φ１は、基準クロックに同期し、ハイレベルの時にスイッチＳＷ１をオン状態にして第１コンデンサＣ１を充電させ、ローレベルの時にスイッチＳＷ１をオフ状態にして第１コンデンサＣ１を充電させない信号である。
【０００６】
図１０（ａ）に示すように、基準クロックＭＣＬＫの周波数が第２周波数（基準周波数）であるとき、オーディオ信号ｅSが無信号の場合の第１コンデンサＣ１の最大充電電圧Ｖａは、第１コンデンサＣ１の充電可能電圧の１／２の電圧（すなわち、（ＶＣＣ−Ｖｒｅｆ）／２）になっている。従って、振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲と同じである。つまり、正側で充電電圧がクリップする振幅値と、負側で充電電圧がクリップする振幅値とが同じである。その結果、充電電圧がクリップしたとしても正側及び負側で対称であるので、正常なＰＷＭ波形を出力することができる。つまり、大信号入力時の歪率を低減でき、かつ、正負のアンバランスクリップによる誤動作防止が可能である。
【０００７】
次に、図１０（ｂ）に示すように、基準クロックＭＣＬＫの周波数が第１周波数（低周波数）であるとき、第１コンデンサＣ１への充電時間が長くなるので、オーディオ信号ｅSが無信号の場合の第１コンデンサＣ１の最大充電電圧Ｖａは、第１コンデンサＣ１の充電可能電圧の１／２（すなわち、（ＶＣＣ−Ｖｒｅｆ）／２）よりも大きくなる。従って、振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲よりも小さくなり、正側で充電電圧がクリップする振幅値が、負側で充電電圧がクリップする振幅値よりも小さくなる。その結果、オーディオ信号ｅＳの振幅値が正で大きな値の場合には充電電圧が制限されクリップするが、オーディオ信号ｅＳの振幅値が負で大きな値の場合には充電電圧がクリップせず、オーディオ信号ｅＳの振幅値が正側の場合と負側の場合とでＰＷＭ波形がアンバランスな状態になり、正常なＰＷＭ波形を出力できない。
【０００８】
次に、図１０（ｃ）に示すように、基準クロックＭＣＬＫの周波数が第３周波数（高周波数）であるとき、第１コンデンサＣ１への充電時間が短くなるので、オーディオ信号ｅSが無信号の場合の第１コンデンサＣ１の最大充電電圧Ｖａは、第１コンデンサＣ１の充電可能電圧の１／２（すなわち、（ＶＣＣ−Ｖｒｅｆ）／２）よりも小さくなる。従って、振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲よりも大きくなり、正側で充電電圧がクリップする振幅値が、負側で充電電圧がクリップする振幅値よりも大きくなる。その結果、オーディオ信号ｅＳの振幅値が正で大きな値の場合には充電電圧がクリップしないが、オーディオ信号ｅＳの振幅値が負で大きな値の場合には充電電圧が制限されクリップし、オーディオ信号ｅＳの振幅値が正側の場合と負側の場合とでＰＷＭ波形がアンバランスな状態になり、正常なＰＷＭ波形を出力できない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２０６１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的は、上記のパルス幅変調回路において、クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができるパルス幅変調回路を提供することである。
【課題を解決するための手段】
【００１１】
本発明の好ましい実施形態によるパルス幅変調回路は、電荷を蓄積する第１電荷蓄積手段と、電荷を蓄積する第２電荷蓄積手段と、入力される交流電圧の振幅に応じて電流値が変化する第１の電流を生成し、かつ、第２の電流を生成する電流生成手段と、前記第１の電流に基づいてクロック信号の半周期である第１期間において前記第１電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１電荷蓄積手段における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記第１の電流に基づいて前記第２電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２電荷蓄積手段における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御手段と、前記第２期間が開始されてから前記第１電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第１検出手段と、前記第３期間が開始されてから前記第２電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第２検出手段と、前記第１検出手段及び前記第２検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段と、前記クロック信号の周波数を複数の周波数の中から選択された１つの周波数に切り換える周波数制御手段とを備え、前記電流生成手段が、電圧を供給する電圧源と、前記周波数制御手段によって選択されたクロック信号の周波数に応じて、前記電圧源が供給する電圧を切り換える電圧切換手段と、前記電圧源から供給される前記電圧と、前記交流電圧とに基づいて前記第１の電流を生成する第１電流生成手段と、前記電圧源から供給される前記電圧に基づいて前記第２の電流を生成する第２電流生成手段とを有する。
【００１２】
電圧切換手段はクロック信号の周波数が切り換えられた際に、クロック信号の周波数に応じて電圧源が供給する電圧を切り換える。第１電流生成手段は、電圧源からの電圧に基づいて第１の電流を生成し、第２電流生成手段は、同じ電圧源からの電圧に基づいて第２の電流を生成する。第１クロック信号の周波数が切り換えられ、第１電荷蓄積手段及び第２電荷蓄積手段の充電時間が変化した場合にも、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。その結果、振幅値が正のときに充電可能な電圧の範囲を、振幅値が負のときに充電可能な電圧の範囲と同じにすることができ、正側で充電電圧がクリップする振幅値と、負側で充電電圧がクリップする振幅値とを同じにすることができる。その結果、電圧がクリップしたとしても正側と負側とで対称であるので、正常なＰＷＭ波形を出力することができる。また、同一の電圧源の電圧から第１電流生成手段及び第２電流生成手段が第１の電流及び第２の電流を生成するので、電圧切換手段が電圧源の電圧を切り換えるだけで、第１の電流及び第２の電流の両方を変更することができ、回路構成を簡単化することができる。
【００１３】
好ましい実施形態においては、前記クロック信号の周波数が現在の周波数よりも低い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも小さくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも小さくなるように切り換え、前記クロック信号の周波数が現在の周波数よりも高い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも大きくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも大きくなるように切り換える。
【００１４】
クロック信号の周波数が低周波数に切り換えられ、第１電荷蓄積手段及び第２電荷蓄積手段の充電時間が長くなる場合には、第１の電流及び第２の電流が小さくされるので、第１電荷蓄積手段及び第２電荷蓄積手段の電圧変化の傾きが緩やかになり、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。一方、クロック信号の周波数が高周波数に切り換えられ、第１電荷蓄積手段及び第２電荷蓄積手段の充電時間が短くなる場合には、第１の電流及び第２の電流が大きくなるので、第１電荷蓄積手段及び第２電荷蓄積手段の電圧変化の傾きが急峻になり、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。
【００１５】
好ましい実施形態においては、前記第１電流生成手段が、前記電圧源から供給される前記電圧に基づいて、前記第２の電流と同じ電流値の第３の電流を生成する電圧電流変換手段と、前記第３の電流の１／２の電流に前記交流電圧に基づく電流を加算した第４の電流を生成する差動回路と、前記第４の電流と同じ電流値である前記第１の電流を生成するカレントミラー回路とを含む。
【００１６】
クロック信号の周波数を切り換えることにより第１の電流及び第２の電流の電流値が変更される場合でも、第１の電流の直流バイアス電流と第２の電流との比を常に１：２の関係に維持することができる。
【００１７】
好ましい実施形態においては、前記電圧切換手段が、前記電圧源が有する抵抗素子の前記電圧源への接続又は非接続を切り換える複数のスイッチ素子を含み、前記スイッチ素子の個数がｎである場合に、全てのスイッチ素子がオフ状態になる場合を除く２ｎ−１種類の電圧のうち、前記クロック信号の周波数に応じていずれかの電圧に切り換える。
【００１８】
ｎ個のスイッチ素子と抵抗素子との組を備えるだけで、２ｎ−１のパターンの第１の電流及び第２の電流を生成することができ、２ｎ−１パターンのクロック信号の周波数に対して、第１電荷蓄積手段及び第２電荷蓄積手段の最大充電電圧を充電可能電圧の１／２の電圧に設定することができる。従って、回路の部品点数及びコストを削減することができる。
【００１９】
好ましい実施形態においては、前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電開始電圧が前記閾値電圧Ｖｒｅｆであり、前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電可能な電圧の上限が電源電圧ＶＣＣである場合に、前記クロック信号の周波数がいずれの周波数に切り換えられた場合にも、前記交流電圧の振幅が０であるときの前記第１電荷蓄積手段および前記第２電荷蓄積手段の最大充電電圧Ｖａが（ＶＣＣ−Ｖｒｅｆ）／２になるように、前記電圧切換手段によって切り換えられる前記電圧源が供給する電圧が決定されている。
【００２０】
振幅値が正のときに充電可能な電圧の範囲が、振幅値が負のときに充電可能な電圧の範囲と同じであり、正側で充電電圧がクリップする振幅値と、負側で充電電圧がクリップする振幅値とを同じにすることができる。その結果、電圧がクリップしたとしても正側と負側とで対称であるので、正常なＰＷＭ波形を出力することができる。
【００２１】
本発明の好ましい実施形態によるスイッチングアンプは、上記いずれかのパルス幅変調回路と、前記パルス幅変調回路から出力される変調信号に基づいて電源電圧をスイッチングするスイッチング回路とを備える。
【発明の効果】
【００２２】
クロック信号の周波数を変化させた場合であっても、正常なＰＷＭ波形を出力することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の好ましい実施形態によるパルス幅変調回路が適用されるスイッチングアンプを示すブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路を示すブロック図である。
【図３】電流生成回路を示す回路図である。
【図３Ｂ】他の電流生成回路を示す回路図である。
【図３Ｃ】他の電流生成回路を示す回路図である。
【図３Ｄ】他の電流生成回路を示す回路図である。
【図４】基準クロックの周波数と電流生成回路の状態との関係を示す表である。
【図５】オーディオ信号の振幅が０の場合の動作を示すタイムチャートを示す図である。
【図６】オーディオ信号の振幅が正の場合の動作を示すタイムチャートを示す図である。
【図７Ａ】基準クロックが基準周波数である場合のコンデンサの電圧波形を示すタイムチャートである。
【図７Ｂ】基準クロックが低周波数である場合のコンデンサの電圧波形を示すタイムチャートである。
【図７Ｃ】基準クロックが高周波数である場合のコンデンサの電圧波形を示すタイムチャートである。
【図８】他の実施形態によるパルス幅変調回路を示すブロック図である。
【図９】従来のパルス幅変調回路を示すブロック図である。
【図１０】従来のパルス幅変調回路におけるコンデンサの電圧波形を示すタイムチャートである。
【発明を実施するための形態】
【００２４】
図１は、本発明の好ましい実施形態によるパルス幅変調（ＰＷＭ）回路が適用されるスイッチングアンプを示す構成図である。図２は、図１に示すパルス幅変調回路を示すブロック回路図である。
【００２５】
［スイッチングアンプの構成］
スイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３の出力には、負荷ＲＬとしてのスピーカ（図略）が接続されている。
【００２６】
パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換して出力するものである。パルス幅変調回路１から出力されたパルス幅変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。
【００２７】
スイッチング回路２は、パルス幅変調信号ＰＷＭｏｕｔによってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ａと、パルス幅変調回路１から出力されるパルス幅変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、このインバータ２ａから出力される位相が反転されたパルス幅変調信号ＰＷＭｏｕｔ’によってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ｂと、両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続された逆電流防止用ダイオードＤ−Ａ，Ｄ−Ｂとを備えている。
【００２８】
スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBがそれぞれスイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂとを介して負荷ＲＬに供給されるが、スイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂは、パルス幅変調信号ＰＷＭｏｕｔとパルス幅変調信号ＰＷＭｏｕｔ’とによってそれぞれ交互にオン、オフ動作が行われるので、ローパスフィルタ回路３及び負荷ＲＬには電源電圧＋ＥBと電源電圧−ＥBとが交互に供給される。すなわち、負荷ＲＬには、ローパスフィルタ回路３を介して＋ＥBと−ＥBとの間でレベルが変化し、パルス幅変調信号ＰＷＭｏｕｔと同一のデューティ比を有する矩形波電圧が供給される。
【００２９】
ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成されている。ローパスフィルタ回路３は、スイッチング回路２から入力される矩形波電圧の高周波成分を除去する回路であり、例えば６０ｋＨｚのカットオフ周波数を有する。ローパスフィルタ回路３からはパルス幅変調信号ＰＷＭｏｕｔを復調した交流電圧信号（オーディオ信号ｅSとほぼ同一波形の交流電圧信号）が出力され、この交流電圧信号が負荷ＲＬに供給されることによりオーディオ信号ｅSが音声として出力される。
【００３０】
［パルス幅変調回路の構成］
図２に示すように、パルス幅変調回路１は、クロック周波数制御部１０と、基準クロック生成回路１１と、デッドタイム生成回路１２と、立下りエッジ検出回路１３と、充電電流・放電電流生成回路（以下、電流生成回路という。）１４と、第１〜第４スイッチＳＷ１〜ＳＷ４と、第１，第２コンデンサＣ１，Ｃ２と、電流バイパス回路１６と、第１，第２ＲＳフリップフロップ回路１７，１８と、信号出力回路１９とによって構成されている。
【００３１】
パルス幅変調回路１は、
（１）外部から入力されるオーディオ信号ｅSから電流生成回路１４によって第１，第２コンデンサＣ１，Ｃ２を充電するための充電電流Ｉｊを生成する。
（２）基準クロックＭＣＬＫの１周期のうち、例えば、第１コンデンサＣ１については前半の半周期を充電期間、後半の半周期を放電期間とし、第２コンデンサＣ２については前半の半周期を放電期間、後半の半周期を充電期間とすると、第１，第２コンデンサＣ１，Ｃ２を各充電期間に充電電流Ｉｊで充電し、各放電期間で第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を放電電流Ｉｄで放電させる。
（３）第１，第２コンデンサＣ１，Ｃ２の各放電期間毎に、放電開始時（充電終了時）から第１，第２コンデンサＣ１，Ｃ２の電圧が所定の閾値電圧Ｖｒｅｆに変化するまでの放電時間と同一のパルス幅を有するパルス信号をそれぞれ生成する。
（４）基準クロックＭＣＬＫの半周期毎に交互に生成されるパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔを生成する。
という動作原理によってオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換する。
【００３２】
基準クロック生成回路１１は、上記の基準クロックＭＣＬＫを生成する回路である。基準クロックＭＣＬＫは、周期が一定でデューティ比がほぼ５０％のクロック信号であり、第１，第２スイッチＳＷ１，ＳＷ２のオン、オフ動作を制御するための第１，第２切換信号φ１，φ２の基準信号となるものである。また、基準クロックＭＣＬＫはパルス幅変調信号ＰＷＭｏｕｔの周期を規定する基準信号にもなっている。基準クロック生成回路１１は、基準クロックＭＣＬＫをデッドタイム生成回路１２に出力する。なお、基準クロック生成回路１１は、パルス幅変調回路１の外部に設けられ、外部クロック信号として基準クロックＭＣＬＫをパルス幅変調回路１に対して与えるように構成されていてもよい。
【００３３】
クロック周波数制御部１０は、基準クロック生成回路１１に対して、基準クロックＭＣＬＫの周波数を変更するように制御する。クロック周波数制御部１０は、基準クロックＭＣＬＫの周波数を、基準周波数である第２周波数から、第２周波数よりも低周波数である第１周波数、又は、第２周波数よりも高周波数である第３周波数に変更するよう、基準クロック生成回路１１を制御する。その結果、基準クロック生成回路１１は、クロック周波数制御部１０からの制御信号に応じて、周波数が変更された基準クロックＭＣＬＫを出力する。なお、基準クロックＭＣＬＫの周波数は４つ以上の周波数に切り換えられてもよい。
【００３４】
また、クロック周波数制御部１０は、電流生成回路１４に対して、第５切換信号φ５及び第６切換信号φ６を出力する。第５切換信号φ５及び第６切換信号φ６は、基準クロックＭＣＬＫの周波数を第１周波数〜第３周波数に切り換える際に、充電電流Ｉｊ及び放電電流Ｉｄを変動させるように電流生成回路１４を制御する信号である。
【００３５】
デッドタイム生成回路１２は、基準クロック生成回路１１からの基準クロックＭＣＬＫに基づいて、第１切換信号φ１と第２切換信号φ２とを生成する回路である。第２切換信号φ２は第１切換信号φ１に対して逆位相の関係を有するが、第２切換信号φ２の立下りタイミングと立上がりタイミングがそれぞれ第１切換信号φ１の立上がりタイミングと立下がりタイミングに一致しないように、第２切換信号φ２のレベル反転のタイミングは第１切換信号φ１のレベル反転のタイミングに対して所定時間ΔＴ（デッドタイム）だけずれている。
【００３６】
すなわち、第１切換信号φ１は、図５の（ａ），（ｂ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転すると同時にハイレベルからローレベルに反転する信号である。一方、第２切換信号φ２は、図５の（ａ），（ｃ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転すると同時にハイレベルからローレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転する信号である。
【００３７】
第１切換信号φ１と第２切換信号φ２との間にデッドタイムを設けることにより、図５の（ｂ），（ｃ）に示すように、第１切換信号φ１のハイレベル反転と第２切換信号φ２のローレベル反転とが同時に生じないとともに、第１切換信号φ１のローレベル反転と第２切換信号φ２のハイレベル反転とが同時に生じないので、第１切換信号φ１によって第１スイッチＳＷ１をオフ状態からオン状態に切り換えるとき（電流生成回路１４の充電電流Ｉｊを供給するノードを第１コンデンサＣ１に接続するとき）には、第２スイッチＳＷ２は既に第２切換信号φ２によってオフ状態に切り換えられており（電流生成回路１４の充電電流Ｉｊを供給するノードは既に第２コンデンサＣ２から切り離されており）、電流生成回路１４の充電電流Ｉｊを供給するノードが同時に第１，第２コンデンサＣ１，２に接続されることがない。また、第２切換信号φ２によって第２スイッチＳＷ２をオフ状態からオン状態に切り換えるとき（電流生成回路１４の充電電流Ｉｊを供給するノードを第２コンデンサＣ２に接続するとき）にも、第１スイッチＳＷ１は既に第１切換信号φ１によってオフ状態に切り換えられており（電流生成回路１４の充電電流Ｉｊを供給するノードは既に第１コンデンサＣ１から切り離されており）、電流生成回路１４の充電電流Ｉｊを供給するノードが同時に第１，第２コンデンサＣ１，Ｃ２に接続されることがない。
【００３８】
これにより、第１コンデンサＣ１の充電中に電流生成回路１４から第１コンデンサＣ１に供給されている充電電流Ｉｊが第２コンデンサＣ２にも供給されたり、逆に第２コンデンサＣ２の充電中に電流生成回路１４から第２コンデンサＣ２に供給されている充電電流Ｉｊが第１コンデンサＣ１にも供給されたりすることがないので、第１，第２ＲＳフリップフロップ回路１７，１８からそれぞれ出力されるパルス信号のパルス幅に誤差が生じ、その結果、パルス幅変調信号ＰＷＭｏｕｔのパルス幅に誤差が生じるという不都合を防止することができる。第１，第２切換信号φ１，φ２は、第１，第２スイッチＳＷ１，ＳＷ２にそれぞれ出力されるとともに、立下りエッジ検出回路１３に出力される。
【００３９】
なお、デッドタイム生成回路１２で設けられるデッドタイムは極めて微小な時間で、実質的に第１スイッチＳＷ１は基準クロックＭＣＬＫによってオン、オフが制御され、第２スイッチＳＷ２は基準クロックＭＣＬＫの位相を反転したクロックによってオン、オフが制御されているということができる。
【００４０】
立下りエッジ検出回路１３は、後述する第１，第２ＲＳフリップフロップ回路１７，１８に供給される第１，第２セット信号ｓｅｔ１，ｓｅｔ２を出力する回路である。すなわち、立下りエッジ検出回路１３は、第１切換信号φ１がハイレベルからローレベルに立下がるタイミングを検出し、図５（ｄ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第１セット信号ｓｅｔ１として第１ＲＳフリップフロップ回路１７に出力する。また、立下りエッジ検出回路１３は、第２切換信号φ２がハイレベルからローレベルに立下がるタイミングを検出し、図５（ｅ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第２セット信号ｓｅｔ２として第２ＲＳフリップフロップ回路１８に出力する。
【００４１】
電流生成回路１４は、オーディオ信号発生源ＡＵ（図３参照）からパルス幅変調回路１に供給されるオーディオ信号ｅSを電圧−電流変換し、その変換した電流Δｉに直流バイアス電流Ｉｃを加えた充電電流Ｉｊを生成する回路である。電流生成回路１４の充電電流Ｉｊを出力するノードは、第１，第２スイッチＳＷ１，ＳＷ２を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第１スイッチＳＷ１がオン状態では第１コンデンサＣ１に接続されて充電電流Ｉｊで第１コンデンサＣ１を充電し、第２スイッチＳＷ２がオン状態では第２コンデンサＣ２に接続されて充電電流Ｉｊで第２コンデンサＣ２を充電する。
【００４２】
また、電流生成回路１４は、放電電流Ｉｄを生成し、第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を放電電流Ｉｄで放電させる。すなわち、電流生成回路１４の放電電流Ｉｄが出力されるノードは、第３，第４スイッチＳＷ３，ＳＷ４を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第３スイッチＳＷ３がオン動作して第１コンデンサＣ１に接続されると、第１コンデンサＣ１の蓄積電荷を放電電流Ｉｄで放電させ、第４スイッチＳＷ４がオン動作して第２コンデンサＣ２に接続されると、第２コンデンサＣ２の蓄積電荷を放電電流Ｉｄで放電させる。なお、電流生成回路１４の詳細については、後述する。
【００４３】
電流バイパス回路１６は、ダイオードＤ２と電圧源２３とを含む。電流バイパス回路１６は、電流生成回路１４の放電電流Ｉｄを出力するノードが第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときにも放電電流Ｉｄを流しておくためのものである。すなわち、電流生成回路１４の放電電流Ｉｄを出力するノードが第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときには、ダイオードＤ２がオン状態となり、電流生成回路１４の放電電流Ｉｄを出力するノードに電圧源２３が接続される。
【００４４】
この状態で、例えば、第３スイッチＳＷ３がオンになり、電流生成回路１４の放電電流Ｉｄを出力するノードに第１コンデンサＣ１が接続されると、第１コンデンサＣ１の電圧はダイオードＤ２のカソード側の電圧よりも高いので、ダイオードＤ２はオフ状態となり、放電電流Ｉｄの流れる経路は、電圧源２３から第１コンデンサＣ１に切り換えられる。すなわち、第３スイッチＳＷ３がオンになると同時に、第１コンデンサＣ１の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。なお、第４スイッチＳＷ４がオンになったときも同様の動作が行われ、第４スイッチＳＷ４がオンになると同時に、第２コンデンサＣ２の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。
【００４５】
第１，第２スイッチＳＷ１，ＳＷ２は、第１，第２コンデンサＣ１，Ｃ２の電流生成回路１４からの充電電流Ｉｊによる充電動作を制御するためのスイッチである。第１スイッチＳＷ１の一端は電流生成回路１４の充電電流Ｉｊを出力するノードに接続され、第１スイッチＳＷ１の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第１スイッチＳＷ１がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の充電経路が形成される。また、第２スイッチＳＷ２の一端も電流生成回路１４の充電電流Ｉｊを出力するノードに接続され、第２スイッチＳＷ２の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第２スイッチＳＷ２がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の充電経路が形成される。
【００４６】
第１，第２スイッチＳＷ１，ＳＷ２は、デッドタイム生成回路１２から出力される第１，第２切換信号φ１，φ２によってオン、オフ動作される。すなわち、第１スイッチＳＷ１は、図５の（ｂ）に示すように、第１切換信号φ１がハイレベルの状態でオン動作し、第１切換信号φ１がローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、図５の（ｃ）に示すように、第２切換信号φ２がハイレベルの状態でオン動作し、第２切換信号φ２がローレベルの状態でオフ動作する。
【００４７】
第３，第４スイッチＳＷ３，ＳＷ４は、第１，第２コンデンサＣ１，Ｃ２の電流生成回路１４からの放電電流Ｉｄによる放電動作を制御するためのスイッチである。第３スイッチＳＷ３の一端は電流生成回路１４の放電電流Ｉｄを出力するノードに接続され、第３スイッチＳＷ３の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第３スイッチＳＷ３がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の放電経路が形成される。また、第４スイッチＳＷ４の一端も電流生成回路１４の放電電流Ｉｄを出力するノードに接続され、第４スイッチＳＷ４の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第４スイッチＳＷ４がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の放電経路が形成される。
【００４８】
第３，第４スイッチＳＷ３，ＳＷ４は、後述する第１，第２ＲＳフリップフロップ回路１７，１８からの第３，第４切換信号φ３，φ４によってオン、オフ動作される。すなわち、第３スイッチＳＷ３は、図５の（ｈ）に示すように、第３切換信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、図５の（ｉ）に示すように、第４切換信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００４９】
第１，第２コンデンサＣ１，Ｃ２は、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間を生成するためのものである。具体的には、第１コンデンサＣ１は、第１切換信号φ１のオン期間（一定の期間）に第１スイッチＳＷ１がオン動作（このとき、第３スイッチＳＷ３はオフ動作）することにより、電流生成回路１４からの充電電流Ｉｊ（＝Ｉｃ±Δｉ、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた電流）で充電されることにより閾値電圧Ｖｒｅｆからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）に上昇する。その充電動作の終了後に第３スイッチＳＷ３がオン動作（このとき、第１スイッチＳＷ１はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第１コンデンサＣ１の電圧が充電終了電圧から所定の閾値電圧Ｖｒｅｆに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００５０】
なお、所定の閾値電圧Ｖｒｅｆは、第１，第２ＲＳフリップフロップ回路１７，１８における論理レベルの閾値電圧で、第１，第２ＲＳフリップフロップ回路１７，１８に供給される電源電圧＋Ｖｃｃの約１／２の電圧である。例えば、第１，第２ＲＳフリップフロップ回路１７，１８の駆動電圧が＋５［ｖ］であれば、閾値電圧Ｖｒｅｆはおよそ＋２．５［ｖ］である。
【００５１】
第２コンデンサＣ２は、第２切換信号φ２のオン期間（一定の期間）に第２スイッチＳＷ２がオン動作（このとき、第４スイッチＳＷ４はオフ動作）することにより、電流生成回路１４からの充電電流Ｉｊで充電されることにより充電開始電圧Ｖｒｅｆからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）に上昇される。その充電動作の終了後に第４スイッチＳＷ４がオン動作（このとき、第２スイッチＳＷ２はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第２コンデンサＣ２の電圧が充電終了電圧から所定の閾値電圧Ｖｒｅｆに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００５２】
第１ＲＳフリップフロップ回路１７は、第１コンデンサＣ１の各放電期間に、当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第３切換信号φ３を生成する回路である。
【００５３】
第１ＲＳフリップフロップ回路１７は、２つのＮＡＮＤゲート（第１ＮＡＮＤ回路ＮＡ１と第２ＮＡＮＤ回路ＮＡ２）によって構成されたＲＳフリップフロップ回路である。第１コンデンサＣ１の電圧が第１ＮＡＮＤ回路ＮＡ１に第１リセット信号ｒｅｓ１として入力され、その第１ＮＡＮＤ回路ＮＡ１から出力ｒｓｏｕｔ１が出力される。また、立下りエッジ検出回路１３から出力される第１セット信号ｓｅｔ１（瞬時的に閾値電圧Ｖｒｅｆよりも低いレベルに立ち下がる信号）が第２ＮＡＮＤ回路ＮＡ２に入力され、その第２ＮＡＮＤ回路ＮＡ２から第３切換信号φ３が出力される。
【００５４】
第１ＲＳフリップフロップ回路１７は、第１セット信号ｓｅｔ１が入力されると、出力ｒｓｏｕｔ１をローレベル、第３切換信号φ３をハイレベル反転し、第１コンデンサＣ１の電圧がローレベル（閾値電圧Ｖｒｅｆ以下）になる、すなわち、第１リセット信号ｒｅｓ１が入力されると、出力ｒｓｏｕｔ１をハイレベル、第３切換信号φ３をローレベルに反転する。第１セット信号ｓｅｔ１の入力タイミングは第１コンデンサＣ１の放電開始タイミングに対応し、第１リセット信号ｒｅｓ１の入力タイミングは第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに低下したタイミングであるから、出力ｒｓｏｕｔ１のローレベルの期間は第１コンデンサＣ１の放電時間に相当する。
【００５５】
従って、第１ＲＳフリップフロップ回路１７の第１ＮＡＮＤ回路ＮＡ１の出力端子からは、第１コンデンサＣ１の各放電期間に当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ１として出力される。
【００５６】
第２ＲＳフリップフロップ回路１８は、第２コンデンサＣ２の各放電期間に、当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第４切換信号φ４を生成する回路である。
【００５７】
第２ＲＳフリップフロップ回路１８も第１ＲＳフリップフロップ回路１７と同様に、２つのＮＡＮＤゲート（第３ＮＡＮＤ回路ＮＡ３と第４ＮＡＮＤ回路ＮＡ４）によって構成されたＲＳフリップフロップ回路である。第２コンデンサＣ２の電圧が第３ＮＡＮＤ回路ＮＡ３に第２リセット信号ｒｅｓ２として入力され、その第３ＮＡＮＤ回路ＮＡ３から出力ｒｓｏｕｔ２が出力される。また、立下りエッジ検出回路１３から出力される第２セット信号ｓｅｔ２（瞬時的に閾値電圧Ｖｒｅｆよりも低いレベルに立ち下がる信号）が第４ＮＡＮＤ回路ＮＡ４に入力され、その第４ＮＡＮＤ回路ＮＡ４から第４切換信号φ４が出力される。
【００５８】
第２ＲＳフリップフロップ回路１８は、第２セット信号ｓｅｔ２が入力されると、出力ｒｓｏｕｔ２をローレベル、第４切換信号φ４をハイレベル反転し、第２コンデンサＣ２の電圧がローレベル（閾値電圧Ｖｒｅｆ以下）になる、すなわち、第２リセット信号ｒｅｓ２が入力されると、出力ｒｓｏｕｔ２をハイレベル、第４切換信号φ４をローレベルに反転する。第２セット信号ｓｅｔ２の入力タイミングは第２コンデンサＣ２の放電開始タイミングに対応し、第２リセット信号ｒｅｓ２の入力タイミングは第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに低下したタイミングであるから、出力ｒｓｏｕｔ２のローレベルの期間は第２コンデンサＣ２の放電時間に相当する。
【００５９】
従って、第２ＲＳフリップフロップ回路１８の第３ＮＡＮＤ回路ＮＡ３の出力端子からは、第２コンデンサＣ２の各放電期間に当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ２として出力される。
【００６０】
信号出力回路１９は、第１ＲＳフリップフロップ回路１７から出力される出力ｒｓｏｕｔ１と第２ＲＳフリップフロップ回路１８から出力される出力ｒｓｏｕｔ２を合成する回路である。信号出力回路１９は、ＮＡＮＤゲート（第５ＮＡＮＤ回路ＮＡ５）で構成されている。出力ｒｓｏｕｔ１は基準クロックＭＣＬＫのローレベルの期間にだけパルス信号（第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号）が発生する信号である一方、出力ｒｓｏｕｔ２は基準クロックＭＣＬＫのハイレベルの期間にだけパルス信号（第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号）が発生する信号であるから、信号出力回路１９からは出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号とが交互に組み合されたパルス信号（基準クロックＭＣＬＫの半周期と同一の周期でオーディオ信号のｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス列の信号）がパルス幅変調信号ＰＭＷｏｕｔとして出力される。
【００６１】
［パルス幅変調回路の動作］
次に、パルス幅変調回路１の動作を図５〜図６のタイムチャートを用いて説明する。図５は、オーディオ信号の振幅が０である（つまり、充電電流Ｉｊ＝直流バイアス電流Ｉｃ）場合のタイムチャートである。
【００６２】
第１切換信号φ１のハイレベルの期間とローレベルの期間はそれぞれ第１コンデンサＣ１の充電期間と放電期間とになっている。第１切換信号φ１がハイレベルに反転すると、第１スイッチＳＷ１が電流生成回路１４の充電電流Ｉｊの出力ノードを第１コンデンサＣ１に接続し、電流生成回路１４からの充電電流Ｉｊによる第１コンデンサＣ１の充電が開始される。その充電動作は第１切換信号φ１がローレベルに反転し、第１スイッチＳＷ１が電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｆ）参照）。
【００６３】
第１切換信号φ１がローレベルに反転し、放電期間に移行すると、そのローレベル反転を検出した第１セット信号ｓｅｔ１によって第１ＲＳフリップフロップ回路１７から出力される第３切換信号φ３がハイレベルに反転し、これにより第３スイッチＳＷ３が電流生成回路１４の放電電流Ｉｄの出力ノードを第１コンデンサＣ１に接続して電流生成回路１４からの放電電流Ｉｄによる第１コンデンサＣ１の放電が開始される。その放電動作は第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに低下し、これにより第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ３が電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｄ），（ｆ）参照）。
【００６４】
放電期間では、第１ＲＳフリップフロップ回路１７から、第１セット信号ｓｅｔ１が入力されると同時にローレベルに反転し、第１リセット信号ｒｅｓ１として入力される第１コンデンサＣ１の電圧が閾値電圧Ｖｒｅｆに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ１として出力される。すなわち、オーディオ信号ｅSの振幅に対応したパルス幅を有するパルス信号が生成される（図５の（ｊ）参照）。
【００６５】
また、第２切換信号φ２のハイレベルの期間とローレベルの期間はそれぞれ第２コンデンサＣ２の充電期間と放電期間とになっている。第２切換信号φ２は、デッドタイムを無視すると、第１切換信号φ１の位相を反転した信号となっているので、第２コンデンサＣ２に対して上記の第１コンデンサＣ１における充放電動作と同様の充放電動作が、第１切換信号φ１の半周期だけずれて行われる（図５の（ｃ），（ｅ），（ｇ），（ｉ）参照）。
【００６６】
従って、第２コンデンサＣ２の放電期間では、第２ＲＳフリップフロップ回路１８から、第２セット信号ｓｅｔ２が入力されると同時にローレベルに反転し、第２リセット信号ｒｅｓ２として入力される第２コンデンサＣ２の電圧が閾値電圧Ｖｒｅｆに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ２として出力される。すなわち、オーディオ信号ｅSの振幅に対応したパルス幅を有するパルス信号が生成される（図５の（ｋ）参照）。
【００６７】
第１，第２フリップフロップ回路１７，１８から出力される出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２は、信号出力回路１９によって合成されてパルス幅変調信号ＰＷＭｏｕｔ（出力ｒｓｏｕｔ１の波形と出力ｒｓｏｕｔ２の波形を合成した信号）として出力される（図５の（ｌ）参照）。
【００６８】
なお、図６に示すように、オーディオ信号ｅSの振幅が正の場合には、充電電流Ｉｊ＝Ｉｃ＋Δｉの大きさが大となり、第１，第２コンデンサＣ１，Ｃ２の一端における充電電圧波形の傾きもオーディオ信号ｅSの振幅が０の場合に比べて大となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１，第２コンデンサＣ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて高くなり、これらが放電電流Ｉｄによって放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから閾値電圧Ｖｒｅｆに達する時間が長くなる。したがって、図６（ｌ）に示すように、図５に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号ＰＷＭｏｕｔが出力される。このように、オーディオ信号ｅSの振幅に応じたパルス幅変調信号ＰＷＭｏｕｔが出力されることになる。
【００６９】
図示しないが、同様に、オーディオ信号ｅSが負の場合には、充電電流Ｉｊ＝Ｉｃ＋Δｉの大きさが小となり、第１，第２コンデンサＣ１，Ｃ２の一端における充電電圧波形の傾きも小となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１，第２コンデンサＣ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて低くなり、これらが放電電流Ｉｄによって放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから閾値電圧Ｖｒｅｆに達する時間が短くなる。したがって、オーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号ＰＷＭｏｕｔが出力される。
【００７０】
［電流生成回路１４の構成］
図３は電流生成回路１４を示す回路図である。電流生成回路１４は、電圧電流変換回路（以下、ＶＩ変換回路という。）３１，３２と、差動回路３３と、カレントミラー回路３４と、電圧源３５と、電圧切換回路３６とを有している。ＶＩ変換回路３１は、放電電流生成回路を構成し、ＶＩ変換回路３２、差動回路３３、及び、カレントミラー回路３４は、充電電流生成回路を構成する。
【００７１】
電流生成回路１４は、共通の電圧源３５が生成する電圧Ｖｂに基づいて、放電電流Ｉｄと、充電電流Ｉｊの直流バイアス電流Ｉｃとを生成する。また、電流生成回路１４は、クロック周波数制御部１０からの第５切換信号φ５及び第６切換信号φ６によって電圧源３５が生成する電圧Ｖｂを変化させる。その結果、充電電流Ｉｊの直流バイアス電流Ｉｃ、及び、放電電流Ｉｄが同じ比率で変動する。
【００７２】
基準クロックＭＣＬＫの周波数が低周波数に（つまり、第３周波数から第１周波数に向かって）変更されるとき、電圧源３５の電圧Ｖｂが減少され、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流値が減少される。従って、第１コンデンサＣ１及び第２コンデンサＣ２の電圧変化量は減少する。一方、基準クロックＭＣＬＫの周波数が高周波数に（つまり、第１周波数から第３周波数に向かって）変更されるとき、電圧源３５の電圧Ｖｂが増加され、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流値が増加される。従って、第１コンデンサＣ１及び第２コンデンサＣ２の電圧変化量は増加する。これにより、オーディオ信号が無信号時（無変調時）の第１コンデンサＣ１及び第２コンデンサＣ２の最大充電電圧（充電終了時の電圧）を、基準クロックＭＣＬＫの周波数にかかわらず常に充電可能電圧の１／２の電圧（ＶＣＣ−Ｖｒｅｆ）／２に設定することができる。
【００７３】
なお、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量が変動された場合でも、直流バイアス電流Ｉｃと放電電流Ｉｄとの電流値の比は常に一定比（例えば、Ｉｃ：Ｉｄ＝１：２）に維持される。
【００７４】
ＶＩ変換回路３１は、電圧源３５から電圧Ｖｂが供給され、当該電圧Ｖｂを電圧電流変換することによって放電電流Ｉｄを生成する。ＶＩ変換回路３１は、トランジスタＱ１及び抵抗Ｒ１を含む。トランジスタＱ１は、ベースが電圧源３５の出力端に接続され、エミッタが抵抗Ｒ１を介して負の電源ラインＶ２に接続され、コレクタが放電電流Ｉｄを出力するノードになっている。つまり、トランジスタＱ１のコレクタは、第３スイッチＳＷ３を介して第１コンデンサＣ１に接続され、かつ、第４スイッチＳＷ４を介して第２コンデンサＣ２に接続されている。
【００７５】
ＶＩ変換回路３１が生成する電流Ｉｄを下記式１に示す。なお、ＶＢＥはトランジスタＱ１のベース−エミッタ間電圧（導通開始電圧）である。
【数１】
【００７６】
ＶＩ変換回路３２は、電圧源３５から電圧Ｖｂが供給され、当該電圧Ｖｂを電圧電流変換することによって基準電流２Ｉｃを生成する。基準電流２Ｉｃは、放電電流Ｉｄと直流バイアス電流Ｉｃの基準となる電流である。ＶＩ変換回路３２は、トランジスタＱ２及び抵抗Ｒ２を含む。トランジスタＱ２は、ベースが電圧源３５の出力端に接続され、エミッタが抵抗Ｒ２を介して負の電源ラインＶ２に接続され、コレクタが差動回路３３（抵抗Ｒ３，Ｒ４）に接続されている。
【００７７】
ＶＩ変換回路３２が生成する電流２Ｉｃを下記式２に示す。なお、ＶＢＥはトランジスタＱ２のベース−エミッタ間電圧であり、トランジスタＱ１のベース−エミッタ間電圧と同じである。
【数２】
【００７８】
抵抗Ｒ１と抵抗Ｒ２とは抵抗値が同じ抵抗素子が採用され、トランジスタＱ１とトランジスタＱ２とは特性（例えばベース−エミッタ間電圧や内部抵抗等）が同じトランジスタが採用されている。その結果、ＶＩ変換回路３１が生成する放電電流Ｉｄは、ＶＩ変換回路３２が生成する基準電流２Ｉｃと等しくなっている。
【００７９】
差動回路３３は、ＶＩ変換回路３２に接続されており、ＶＩ変換回路３２から供給される基準電流２Ｉｃの１／２の電流である直流バイアス電流Ｉｃを生成する。詳細には、差動回路３３は、オーディオ信号源ＡＵからのオーディオ信号ｅＳを電圧電流変換した電流Δｉを、直流バイアス電流Ｉｃに加算し、電流Ｉｃ＋Δｉを生成する。差動回路３３は、トランジスタＱ３，Ｑ４と、抵抗Ｒ３〜Ｒ５とを含む。トランジスタＱ３は、エミッタが抵抗Ｒ３を介してトランジスタＱ２のコレクタに接続され、コレクタがカレントミラー回路３４のトランジスタＱ５のコレクタに接続され、ベースがオーディオ信号源ＡＵに接続されている。トランジスタＱ４は、エミッタが抵抗Ｒ４を介してトランジスタＱ２のコレクタに接続され、コレクタが抵抗Ｒ５を介して正の電源ラインＶ１に接続され、ベースが接地電位に接続されている。
【００８０】
差動回路３３においては、ＶＩ変換回路３２からの電流２Ｉｃを受け、トランジスタＱ３のコレクタからエミッタに向かって電流Ｉｃ＋Δｉが流れ、トランジスタＱ４のコレクタからエミッタに向かって電流Ｉｃ−Δｉが流れる。従って、オーディオ信号ｅＳの振幅値が０である場合（無信号時）には、Δｉが０であるので、トランジスタＱ３のコレクタからエミッタに向かって電流Ｉｃが流れ、トランジスタＱ４のコレクタからエミッタに向かって電流Ｉｃが流れる。
【００８１】
カレントミラー回路３４は、差動回路３３のトランジスタＱ３に流れる電流Ｉｃ＋Δｉと同じ電流値の電流を、充電電流ＩｊとしてコンデンサＣ１，Ｃ２に供給する。カレントミラー回路３４は、トランジスタＱ５，Ｑ６と、抵抗Ｒ６，Ｒ７とを含む。トランジスタＱ５は、コレクタがトランジスタＱ３のコレクタに接続され、エミッタが抵抗Ｒ６を介して正の電源ラインＶ１に接続され、ベースがトランジスタＱ６のベースに接続されている。トランジスタＱ６は、エミッタが抵抗Ｒ７を介して正の電源ラインＶ１に接続され、コレクタが充電電流Ｉｊを出力するノードになっている。つまり、トランジスタＱ６のコレクタは、第１スイッチＳＷ１を介して第１コンデンサＣ１に接続され、第２スイッチＳＷ２を介して第２コンデンサＣ２に接続されている。
【００８２】
以上のように、直流バイアス電流Ｉｃ及び放電電流Ｉｄを同一の電圧源３５の電圧Ｖｂから生成しているので、直流バイアス電流Ｉｃ：放電電流Ｉｄ＝１：２の関係を維持することができる。この関係は、電圧源３５の電圧Ｖ２が電圧切換回路３６によって変動されても維持することができる。
【００８３】
電圧源３５は、直流バイアス電流Ｉｃ及び放電電流Ｉｄを生成するための電圧Ｖｂを生成する。電圧源３５は、トランジスタＱ７と、抵抗Ｒ９〜Ｒ１１とを含む。トランジスタＱ７は、エミッタが負の電源ラインＶ２に接続され、コレクタが電圧源３５の出力端になっており、ベースが抵抗Ｒ９及びＲ８を介して正の電源ラインＶ１に接続され、かつ、抵抗Ｒ１０及びＲ１１の各一端に接続されている。抵抗Ｒ１０の他端は、電圧切換回路３６のスイッチ素子Ｑ８を介して負の電源ラインＶ２に接続されている。抵抗Ｒ１１の他端は、電圧切換回路３６のスイッチ素子Ｑ９を介して負の電源ラインＶ２に接続されている。
【００８４】
電圧源３５が生成する電圧を下記式３に示す。
【数３】
【００８５】
なお、ＶＢＥはトランジスタＱ７のベース−エミッタ間電圧であり、トランジスタＱ１，Ｑ２のベースエミッタ間電圧と同じである。Ｒｂは、抵抗Ｒ１０及びＲ１１に基づく抵抗値であり、電圧切換回路３６によって、Ｒ１０、Ｒ１１、又は、Ｒ１０とＲ１１との合成抵抗Ｒ１０・Ｒ１１／（Ｒ１０＋Ｒ１１）のいずれかに設定される。
【００８６】
電圧切換回路３６は、基準クロックＭＣＬＫの周波数が切り換えられる際に、第５切換信号φ５及び第６切換信号φ６を受けて、電圧源３５が生成する電圧Ｖｂの電圧値を切り換える。電圧切換回路３６は、抵抗Ｒ１０と負の電源ラインＶ２との間に接続されたスイッチ素子（例えばＦＥＴ）Ｑ８と、抵抗Ｒ１１と負の電源ラインＶ２との間に接続されたスイッチ素子（例えばＦＥＴ）Ｑ９とを含む。
【００８７】
スイッチ素子Ｑ８は、第５切換信号φ５が供給され、第５切換信号φ５に基づいてオン状態又はオフ状態になり、抵抗Ｒ１０が抵抗Ｒ９及びトランジスタＱ７のベースに接続された状態、又は、抵抗Ｒ１０が抵抗Ｒ９及びトランジスタＱ７のベースに接続されていない状態のいずれかに切り換える。例えば、スイッチ素子Ｑ８は、第５切換信号φ５がハイレベルの時にオン状態になり、ローレベルの時にオフ状態になる。
【００８８】
スイッチ素子Ｑ９は、第６切換信号φ６が供給され、第６切換信号φ６に基づいてオン状態又はオフ状態になり、抵抗Ｒ１１が抵抗Ｒ９及びトランジスタＱ７のベースに接続された状態、又は、抵抗Ｒ１１が抵抗Ｒ９及びトランジスタＱ７のベースに接続されていない状態のいずれかに切り換える。例えば、スイッチ素子Ｑ９は、第６切換信号φ６がハイレベルの時にオン状態になり、ローレベルの時にオフ状態になる。
【００８９】
図４は、Ｒ１０＞Ｒ１１のときに、基準クロックＭＣＬＫが第１周波数〜第３周波数のそれぞれの場合における、第５切換信号φ５（スイッチ素子Ｑ８）、第６切換信号φ６（スイッチ素子Ｑ９）、及び、抵抗Ｒｂの関係を示す。例えば、Ｒ１０＝１ｋΩ、Ｒ１１＝０．５ｋΩの場合、第１周波数のときにＲｂ＝１ｋΩ、第２周波数のときにＲｂ＝０．５ｋΩ、第３周波数のときにＲｂ＝０．３３ｋΩとなり、基準クロックＭＣＬＫの周波数が高くなるほど、Ｒｂが小さくなる。従って、電圧源３５が生成する電圧Ｖｂは上記式３で表されるので、基準クロックＭＣＬＫの周波数が高くなるほど、大きくなる。従って、直流バイアス電流Ｉｃ及び放電電流Ｉｄは上記式１及び２で表されるので、基準クロックＭＣＬＫの周波数が高くなるほど大きくなり、第１コンデンサＣ１、第２コンデンサＣ２の電圧変化量が大きくなる。
【００９０】
同様に、基準クロックＭＣＬＫの周波数が低くなるほど、Ｒｂが大きくなる。従って、電圧源３５が生成する電圧Ｖｂは、基準クロックＭＣＬＫの周波数が低くなるほど、小さくなる。従って、直流バイアス電流Ｉｃ及び放電電流Ｉｄは、基準クロックＭＣＬＫの周波数が低くなるほど小さくなり、第１コンデンサＣ１、第２コンデンサＣ２の電圧変化量が小さくなる。
【００９１】
電圧切換回路３６において、スイッチ素子Ｑ８及びＱ９が共にオフである状態を採ることはできない。従って、抵抗Ｒ９及びトランジスタＱ７のベースに並列接続される、抵抗とスイッチ素子との組合せが図３のように２組（Ｒ１０とＱ８との組、及び、Ｒ１１とＱ９との組）であれば、電圧Ｖｂを「２２−１＝３」通りの値に切り換えることができる。その結果、直流バイアス電流Ｉｃ及び放電電流Ｉｄも「２２−１＝３」通りの値に切り換えることができ、基準クロックＭＣＬＫの周波数を３通りに切り換えることができる。
【００９２】
同様に、図３Ｂに示す電流生成回路のように抵抗Ｒ９及びトランジスタＱ７のベースに並列接続される、抵抗とスイッチ素子との組合せが３組（Ｒ１０とＱ８との組、Ｒ１１とＱ９との組、及び、Ｒ１２とＱ１０との組）であれば、電圧Ｖｂを「２３−１＝７」通りの値に切り換えることができる。その結果、直流バイアス電流Ｉｃ及び放電電流Ｉｄも「２３−１＝７」通りの値に切り換えることができ、基準クロックＭＣＬＫの周波数を７通りに切り換えることができる。
【００９３】
一般化すると、抵抗Ｒ９及びトランジスタＱ７のベースに並列接続される、抵抗とスイッチ素子との組合せがｎ組であれば、電圧Ｖｂを「２ｎ−１」通りの値に切り換えることができる。その結果、直流バイアス電流Ｉｃ及び放電電流Ｉｄも「２ｎ−１」通りの値に切り換えることができ、基準クロックＭＣＬＫの周波数を「２ｎ−１」通りに切り換えることができる。このように、電圧切換回路３６によると、少ない抵抗とスイッチ素子との組合せによって、基準クロックＭＣＬＫの周波数に応じて、電圧Ｖｂを多数の値に切り換えることができ、直流バイアス電流Ｉｃ及び放電電流Ｉｄを多数の値に切り換えることができる。
【００９４】
ここで、基準クロックＭＣＬＫの周波数を切り換えた際に、オーディオ信号が無信号時（無変調時）の第１コンデンサＣ１及び第２コンデンサＣ２の充電電圧（充電終了時の電圧）を、基準クロックＭＣＬＫの周波数と無関係に常に充電可能電圧の１／２の電圧（ＶＣＣ−Ｖｒｅｆ）／２に設定するための抵抗Ｒｂの条件を下記式４に示す。
【数４】
【００９５】
ＶＢＥはトランジスタＱ７のベース−エミッタ間電圧であり、トランジスタＱ１，Ｑ２のベースエミッタ間電圧と同じである。Ｃは第１コンデンサＣ１及び第２コンデンサＣ２の容量、ｆは基準クロックＭＣＬＫの周波数である。従って、基準クロックＭＣＬＫの周波数に応じて抵抗Ｒｂを適切な値に設定できるように、抵抗Ｒ１０、Ｒ１１の抵抗値や第５切換信号φ５、第６切換信号φ６を設定すればよい。
【００９６】
以下、基準クロックＭＣＬＫの周波数を切り換えた際の動作を、図７Ａ〜図７Ｃを参照して説明する。各図７においては、図５における（ｆ）及び（ｂ）の波形のみを記載している。また、各図７において、（１）はオーディオ信号が無信号の場合を、（２）はオーディオ信号の振幅値が正の場合を、（３）はオーディオ信号の振幅値が負の場合を示す。図７Ａは、基準クロックＭＣＬＫの周波数が基準周波数である第２周波数のときを示す。図７Ｂは、基準クロックＭＣＬＫの周波数が低周波数である第１周波数のときを示す。図７Ｃは、基準クロックＭＣＬＫの周波数が高周波数である第３周波数のときを示す。
【００９７】
基準クロックＭＣＬＫが第２周波数の時、図４に示すように、第５切換信号φ５がローレベル、第６切換信号φ６がハイレベルであるので、スイッチ素子Ｑ８はオフ状態、スイッチ素子Ｑ＋はオン状態である。従って、抵抗Ｒ９及びトランジスタＱ７のベースには抵抗Ｒ１１のみが接続された状態であり、Ｒｂ＝Ｒ１１（例えば０．５ｋΩ）になっている。これにより、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量は設定されている３つの電流量のうち中間の値になる。その結果、図７Ａに示すように、第１コンデンサＣ１の充電時および放電時における電圧変化量（傾き）は中間レベルである。そして、基準クロックＭＣＬＫの周波数が基準周波数であり、コンデンサＣ１の充電時間も中間レベルであるので、コンデンサＣ１の充電電圧Ｖａは（ＶＣＣ−Ｖｒｅｆ）／２になる。その結果、Ｖａ〜ＶＣＣまでの電圧値と、Ｖａ〜Ｖｒｅｆまでの電圧値とが同じになるので、コンデンサＣ１において電圧がクリップする際のオーディオ信号の正側の振幅値と負側の振幅値とが同じになり、正常なＰＷＭ波形を出力することができる。
【００９８】
基準クロックＭＣＬＫが第１周波数の時、図４に示すように、第５切換信号φ５がハイレベル、第６切換信号φ６がローレベルであるので、スイッチ素子Ｑ８はオン状態、スイッチ素子Ｑ９はオフ状態である。従って、抵抗Ｒ９及びトランジスタＱ７のベースには抵抗Ｒ１０のみが接続された状態であり、Ｒｂ＝Ｒ１０（例えば１ｋΩ）になっている。これにより、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量は設定されている３つの電流量のうち最小の値になる。その結果、図７Ｂに示すように、第１コンデンサＣ１の充電時および放電時における電圧変化量（傾き）は最小になる。そして、基準クロックＭＣＬＫの周波数が低周波数であり、コンデンサＣ１の充電時間が長いので、コンデンサＣ１の充電電圧Ｖａは（ＶＣＣ−Ｖｒｅｆ）／２になる。その結果、Ｖａ〜ＶＣＣまでの電圧値と、Ｖａ〜Ｖｒｅｆまでの電圧値とが同じになるので、コンデンサＣ１において電圧がクリップする際のオーディオ信号の正側の振幅値と負側の振幅値とが同じになり、正常なＰＷＭ波形を出力することができる。
【００９９】
基準クロックＭＣＬＫが第３周波数の時、図４に示すように、第５切換信号φ５がハイレベル、第６切換信号φ６がハイレベルであるので、スイッチ素子Ｑ８はオン状態、スイッチ素子Ｑ９はオン状態である。従って、抵抗Ｒ９及びトランジスタＱ７のベースには抵抗Ｒ１０及びＲ１１が並列接続された状態であり、Ｒｂ＝Ｒ１０Ｒ１１／（Ｒ１０＋Ｒ１１）（例えば０．３３ｋΩ）になっている。これにより、直流バイアス電流Ｉｃ及び放電電流Ｉｄの電流量は設定されている３つの電流量のうち最大の値になる。その結果、図７Ｃに示すように、第１コンデンサＣ１の充電時および放電時における電圧変化量（傾き）は最大になる。そして、基準クロックＭＣＬＫの周波数が高周波数であり、コンデンサＣ１の充電時間が短いので、コンデンサＣ１の充電電圧Ｖａは（ＶＣＣ−Ｖｒｅｆ）／２になる。その結果、Ｖａ〜ＶＣＣまでの電圧値と、Ｖａ〜Ｖｒｅｆまでの電圧値とが同じになるので、コンデンサＣ１において電圧がクリップする際のオーディオ信号の正側の振幅値と負側の振幅値とが同じになり、正常なＰＷＭ波形を出力することができる。
【０１００】
次に、本発明の別の実施形態によるパルス幅変調回路１’を説明する。図８は、パルス幅変調回路１’の要部を示すブロック回路図である。なお、図８では、図２に対して異なる部分のみを記載し、クロック周波数制御部１０、基準クロック生成回路１１、デッドタイム生成回路１２、立下りエッジ回路１３、第１ＲＳフリップフロップ回路１７、第２ＲＳフリップフロップ回路１８および信号出力回路１９は省略している。パルス幅変調回路１’は、充放電期間における第１，第２コンデンサＣ１，Ｃ２の電圧の変化方向を逆にしたものである。すなわち、充電電流Ｉｊ（＝Ｉｃ＋Δｉ）及び放電電流Ｉｄの向きが図２のパルス幅変調回路１と逆になっており、第１切換信号φ１がハイレベルの期間に充電電流Ｉｊによって第１コンデンサＣ１を放電（すなわち、接地電位に対してマイナス方向に充電）し、第１切換信号φ１がローレベルの期間に放電電流Ｉｄによって第１コンデンサＣ１を充電（すなわち、接地電位に対してプラス方向に放電）する。また、パルス幅変調回路１’は、閾値電圧の代わりに第１，第２コンデンサＣ１，Ｃ２の充電電圧を閾値電圧Ｖｒｅｆと比較するための比較回路２７，２８が設けられている。なお、このパルス幅変調回路１’の詳細については特許文献１に開示されている。
【０１０１】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。直流バイアス電流Ｉｃと放電電流Ｉｄとの一定比は１：２に限定されず、回路構成によっては１：１や２：３とする場合もある。図３Ｃおよび図３Ｄに示すように、図３および図３Ｂの回路図において、トランジスタＱ４と抵抗Ｒ５との間にトランジスタＱ１１が設けられてもよい。トランジスタＱ１１はベースがトランジスタＱ５及びＱ６のベースに接続され、コレクタがトランジスタＱ４のコレクタに接続され、エミッタが抵抗Ｒ５に接続されている。
【産業上の利用可能性】
【０１０２】
本発明はオーディオ用スイッチングアンプのパルス幅変調回路に好適に適用され得る。
【符号の説明】
【０１０３】
１，１’ パルス幅変調回路
２ スイッチング回路
３ ローパスフィルタ回路
４ 第１電源
５ 第２電源
１０ クロック周波数制御部
１１ 基準クロック生成回路
１２ デッドタイム生成回路
１３ 立下りエッジ検出回路
１４ 電流生成回路
１６ 電流バイパス回路
１７ 第１ＲＳフリップフロップ回路
１８ 第２ＲＳフリップフロップ回路
１９ 信号出力回路
２３ 電圧源
３１ ＶＩ変換回路
３２ ＶＩ変換回路
３３ 差動回路
３４ カレントミラー回路
３５ 電圧源
３６ 電圧切換回路
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
ｅS オーディオ信号
Ｉｃ 直流バイアス電流
Ｉｄ 放電電流
ｒｅｓ１ 第１リセット信号
ｒｅｓ２ 第２リセット信号
ｓｅｔ１ 第１セット信号
ｓｅｔ２ 第２セット信号
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ
Ｖｒｅｆ 閾値電圧
φ１ 第１切換信号
φ２ 第２切換信号
φ３ 第３切換信号
φ４ 第４切換信号
φ５ 第５切換信号
φ６ 第６切換信号
【特許請求の範囲】
【請求項１】
電荷を蓄積する第１電荷蓄積手段と、
電荷を蓄積する第２電荷蓄積手段と、
入力される交流電圧の振幅に応じて電流値が変化する第１の電流を生成し、かつ、第２の電流を生成する電流生成手段と、
前記第１の電流に基づいてクロック信号の半周期である第１期間において前記第１電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１電荷蓄積手段における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記第１の電流に基づいて前記第２電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２電荷蓄積手段における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御手段と、
前記第２期間が開始されてから前記第１電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第１検出手段と、
前記第３期間が開始されてから前記第２電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第２検出手段と、
前記第１検出手段及び前記第２検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段と、
前記クロック信号の周波数を複数の周波数の中から選択された１つの周波数に切り換える周波数制御手段とを備え、
前記電流生成手段が、
電圧を供給する電圧源と、
前記周波数制御手段によって選択されたクロック信号の周波数に応じて、前記電圧源が供給する電圧を切り換える電圧切換手段と、
前記電圧源から供給される前記電圧と、前記交流電圧とに基づいて前記第１の電流を生成する第１電流生成手段と、
前記電圧源から供給される前記電圧に基づいて前記第２の電流を生成する第２電流生成手段とを有する、パルス幅変調回路。
【請求項２】
前記クロック信号の周波数が現在の周波数よりも低い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも小さくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも小さくなるように切り換え、
前記クロック信号の周波数が現在の周波数よりも高い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも大きくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも大きくなるように切り換える、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第１電流生成手段が、
前記電圧源から供給される前記電圧に基づいて、前記第２の電流と同じ電流値の第３の電流を生成する電圧電流変換手段と、
前記第３の電流の１／２の電流に前記交流電圧に基づく電流を加算した第４の電流を生成する差動回路と、
前記第４の電流と同じ電流値である前記第１の電流を生成するカレントミラー回路とを含む、請求項１または２に記載のパルス幅変調回路。
【請求項４】
前記電圧切換手段が、前記電圧源が有する抵抗素子の前記電圧源への接続又は非接続を切り換える複数のスイッチ素子を含み、前記スイッチ素子の個数がｎである場合に、全てのスイッチ素子がオフ状態になる場合を除く２ｎ−１種類の電圧のうち、前記クロック信号の周波数に応じていずれかの電圧に切り換える、請求項１〜３のいずれかに記載のパルス幅変調回路。
【請求項５】
前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電開始電圧が前記閾値電圧Ｖｒｅｆであり、前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電可能な電圧の上限が電源電圧ＶＣＣである場合に、前記クロック信号の周波数がいずれの周波数に切り換えられた場合にも、前記交流電圧の振幅が０であるときの前記第１電荷蓄積手段および前記第２電荷蓄積手段の最大充電電圧Ｖａが（ＶＣＣ−Ｖｒｅｆ）／２になるように、前記電圧切換手段によって切り換えられる前記電圧源が供給する電圧が決定されている、請求項１〜４のいずれかに記載のパルス幅変調回路。
【請求項６】
請求項１〜５のいずれかに記載のパルス幅変調回路と、
前記パルス幅変調回路から出力される変調信号に基づいて電源電圧をスイッチングするスイッチング回路とを備える、スイッチングアンプ。
【請求項１】
電荷を蓄積する第１電荷蓄積手段と、
電荷を蓄積する第２電荷蓄積手段と、
入力される交流電圧の振幅に応じて電流値が変化する第１の電流を生成し、かつ、第２の電流を生成する電流生成手段と、
前記第１の電流に基づいてクロック信号の半周期である第１期間において前記第１電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１電荷蓄積手段における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記第１の電流に基づいて前記第２電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２電荷蓄積手段における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御手段と、
前記第２期間が開始されてから前記第１電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第１検出手段と、
前記第３期間が開始されてから前記第２電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第２検出手段と、
前記第１検出手段及び前記第２検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段と、
前記クロック信号の周波数を複数の周波数の中から選択された１つの周波数に切り換える周波数制御手段とを備え、
前記電流生成手段が、
電圧を供給する電圧源と、
前記周波数制御手段によって選択されたクロック信号の周波数に応じて、前記電圧源が供給する電圧を切り換える電圧切換手段と、
前記電圧源から供給される前記電圧と、前記交流電圧とに基づいて前記第１の電流を生成する第１電流生成手段と、
前記電圧源から供給される前記電圧に基づいて前記第２の電流を生成する第２電流生成手段とを有する、パルス幅変調回路。
【請求項２】
前記クロック信号の周波数が現在の周波数よりも低い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも小さくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも小さくなるように切り換え、
前記クロック信号の周波数が現在の周波数よりも高い周波数に切り換えられるとき、前記第１の電流及び前記第２の電流が現在の電流よりも大きくなるよう、前記電圧切換手段が、前記電圧源からの電圧が現在の電圧よりも大きくなるように切り換える、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第１電流生成手段が、
前記電圧源から供給される前記電圧に基づいて、前記第２の電流と同じ電流値の第３の電流を生成する電圧電流変換手段と、
前記第３の電流の１／２の電流に前記交流電圧に基づく電流を加算した第４の電流を生成する差動回路と、
前記第４の電流と同じ電流値である前記第１の電流を生成するカレントミラー回路とを含む、請求項１または２に記載のパルス幅変調回路。
【請求項４】
前記電圧切換手段が、前記電圧源が有する抵抗素子の前記電圧源への接続又は非接続を切り換える複数のスイッチ素子を含み、前記スイッチ素子の個数がｎである場合に、全てのスイッチ素子がオフ状態になる場合を除く２ｎ−１種類の電圧のうち、前記クロック信号の周波数に応じていずれかの電圧に切り換える、請求項１〜３のいずれかに記載のパルス幅変調回路。
【請求項５】
前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電開始電圧が前記閾値電圧Ｖｒｅｆであり、前記第１電荷蓄積手段および前記第２電荷蓄積手段における充電可能な電圧の上限が電源電圧ＶＣＣである場合に、前記クロック信号の周波数がいずれの周波数に切り換えられた場合にも、前記交流電圧の振幅が０であるときの前記第１電荷蓄積手段および前記第２電荷蓄積手段の最大充電電圧Ｖａが（ＶＣＣ−Ｖｒｅｆ）／２になるように、前記電圧切換手段によって切り換えられる前記電圧源が供給する電圧が決定されている、請求項１〜４のいずれかに記載のパルス幅変調回路。
【請求項６】
請求項１〜５のいずれかに記載のパルス幅変調回路と、
前記パルス幅変調回路から出力される変調信号に基づいて電源電圧をスイッチングするスイッチング回路とを備える、スイッチングアンプ。
【図１】
【図２】
【図３】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図１０】
【図９】
【図２】
【図３】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図１０】
【図９】
【公開番号】特開２０１０−２００２９０（Ｐ２０１０−２００２９０Ａ）
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願番号】特願２００９−１６８０２０（Ｐ２００９−１６８０２０）
【出願日】平成２１年７月１６日（２００９．７．１６）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
【公開日】平成２２年９月９日（２０１０．９．９）
【国際特許分類】
【出願日】平成２１年７月１６日（２００９．７．１６）
【出願人】（００００００２７３）オンキヨー株式会社 (502)
【Ｆターム（参考）】
[ Back to top ]