フィルタ回路及び受信装置
【課題】低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現する。
【解決手段】フィルタ回路（１〜５）は、入力端子（Ｉｉｎｐ、Ｉｉｎｍ、（Ｖｉｎｐ、Ｖｉｎｍ））に供給された入力信号を受け、信号を増幅して出力端子（Ｖｏｕｔｍ、Ｖｏｕｔｐ）に出力する第１回路（１０、１１）と、第１容量素子（Ｃｈ＿Ａ、Ｃｈ＿Ｂ）を介して前記第１回路の出力信号を入力する第１差動増幅回路（ＯＰ２）と、前記第１差動増幅回路（ＯＰ２）の入出力間に負帰還経路を形成する第１抵抗素子（Ｒｈ＿Ａ、Ｃｈ＿Ｂ）と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子（Ｒ３＿Ａ、Ｒ３＿Ｂ）とを有する。
【解決手段】フィルタ回路（１〜５）は、入力端子（Ｉｉｎｐ、Ｉｉｎｍ、（Ｖｉｎｐ、Ｖｉｎｍ））に供給された入力信号を受け、信号を増幅して出力端子（Ｖｏｕｔｍ、Ｖｏｕｔｐ）に出力する第１回路（１０、１１）と、第１容量素子（Ｃｈ＿Ａ、Ｃｈ＿Ｂ）を介して前記第１回路の出力信号を入力する第１差動増幅回路（ＯＰ２）と、前記第１差動増幅回路（ＯＰ２）の入出力間に負帰還経路を形成する第１抵抗素子（Ｒｈ＿Ａ、Ｃｈ＿Ｂ）と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子（Ｒ３＿Ａ、Ｒ３＿Ｂ）とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路及び前記フィルタ回路を備える受信装置に関し、特に、より低い遮断周波数のフィルタ特性を必要とするフィルタ回路に適用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話等の無線移動通信の市場は、将来的に音声サービスから、先端双方向アプリケーションをサポートするための映像、音声、及びデータを同時に提供するマルチメディアサービスへシフトすると予想されている。それに伴って、より高速な無線パケットデータアクセスを可能とする高い通信速度の通信方式が必要とされている。例えば、無線移動通信の通信方式は、ＧＳＭ（Ｇｒｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）に代表される第２世代から、より広帯域の通信システムであるＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｓｅｓｓ）に代表される第３世代、更には第４世代と互換性のあるＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）にシフトしている。第３世代の下り通信速度は、例えばＷＣＤＭＡでは最大２Ｍｂｐｓまで増加している。また、ＬＴＥでは理論上３００Ｍｂｐｓ以上の下り通信速度に対応可能となっている。
【０００３】
このように、多くの通信方式が混在するなかで複数の通信方式に対応したマルチモード携帯電話端末が市場では必要とされ、その低コスト化が重要となっている。携帯電話の無線部における低ＩＦ（Ｉｎｔｅｒｍｉｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）やダイレクト・コンバージョンの受信方式は、ヘテロダイン方式などに比べ回路設計と集積化技術との適切な利用によって構成が簡素化でき、マルチモード携帯電話端末の無線受信部の低コスト化に有力なシステムソリューションとなっている。
【０００４】
低ＩＦやダイレクト・コンバージョンの受信方式では、受信帯域外の妨害信号を抑圧するためには、周波数変換後のベースバンド帯域でローパスフィルタ（ＬＰＦ）が必要となる。フィルタ回路の従来技術として特許文献１乃至４に開示がある。
【０００５】
特許文献１には、ハイパスフィルタと容量増幅器を用いたフィルタ回路が開示されている。容量増幅器によって小さな容量素子の容量値を増幅し、フィルタ回路の小面積化を可能としている。容量値の増幅は、容量両端に印加される電圧を増幅することによって実現される。帯域内の雑音成分は容量によってフィルタリングされるため、雑音劣化が少ない構成となっている。
【０００６】
特許文献２には、２つのローパスフィルタの位相回転量を利用した複素バンドパスフィルタ回路（ＢＰＦ）が開示されている。具体的には、特許文献２のフィルタ回路は、一方のローパスフィルタの入力に、９０度位相差がある他方のローパスフィルタの出力を帰還させて、全体として複素バンドパスフィルタとして動作する。２つのローパスフィルタの接続をスイッチで切り替えることで、帯域制限すべき帯域をＬｏｗ−ＩＦ方式の帯域とＺｅｒｏ−ＩＦ方式の帯域との間で切り替え可能としている。
【０００７】
特許文献３には、Ｉ信号とＱ信号を帯域制限することにより自己チャネル信号を選択するチャネル選択フィルタ部として、ローパスフィルタとハイパスフィルタ（ＨＰＦ）を組み合わせてバンドパスフィルタの特性を実現するフィルタ回路が開示されている。
【０００８】
特許文献４には、トランスインピーダンスアンプ（ＴＩＡ）を複数入れ子状に直列接続し、その出力を入力に負帰還することで全体として広帯域の増幅動作を実現したトランスインピーダンス増幅器を用いた積分回路が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第ＵＳ７５９２８６４ Ｂ２号明細書
【特許文献２】特開２００９−１４７５２６号公報
【特許文献３】特開２００３−４６４０１号公報
【特許文献４】特開２００７−２０２１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
一般に、抵抗Ｒと容量Ｃで構成されるフィルタ回路のカットオフ周波数は、その積であるＲＣ積に反比例する。また、抵抗Ｒは熱雑音を発生するため、容量Ｃと抵抗Ｒを用いるフィルタ回路の雑音電圧は、抵抗Ｒに比例する。したがって、フィルタ回路の低雑音化には抵抗を大きくするのではなく、容量を大きくする方が望ましい。すなわち、低雑音かつ低いカットオフ周波数のフィルタ回路を実現する場合には、高いカットオフ周波数のフィルタ回路を実現する場合に比べ大きな容量Ｃが必要となる。しかしながら、半導体基板（チップ）上に容量を形成する場合、容量値は素子面積に比例し、抵抗に比べて大きな面積が必要となるため、低雑音かつ低いカットオフ周波数のフィルタ回路を実現するためには、より大きなチップ面積が必要となる。例えば、ダイレクト・コンバージョン・レシーバーに適用されるＧＳＭのような狭帯域信号用のフィルタ回路において、低雑音且つ低いカットオフ周波数のフィルタ特性を実現するには、大面積の容量が必要となる。
【００１１】
一方、上記特許文献１に記載されたフィルタ回路は、前述したように、容量増幅器によって小さな容量素子の容量値を増幅することでフィルタ回路の小面積化を実現している。ここで、上記特許文献１に記載されたフィルタ回路の回路構成を図１２に示す。同図に示されるフィルタ回路５００は、演算増幅器ＯＰ１０の後段に容量増幅器３１０を設け、前記容量増幅器３１０の出力を容量Ｃ９、Ｃ１０を介して演算増幅器ＯＰ１０の入力に負帰還させる構成である。これにより、容量Ｃ９、Ｃ１０の容量値は容量増幅器３１０の増幅率によって増幅されたように見せることができる。
【００１２】
容量増幅器３１０は、演算増幅器ＯＰ３１５とＲＣ時定数フィルタ３１１を用いる構成であり、いわゆる微分回路を用いる構成ではない。見方によれば、つまり、仮に抵抗Ｒ１１を無限大にしてみると（同文献にはそのような使い方は記載されておらず、抵抗Ｒ１１を現実的な抵抗値に設定した使用方法しか想定されていないと思われるが）、入力容量Ｃ１１と、演算増幅器ＯＰ３１５と、帰還抵抗Ｒ１３とから構成される微分回路と捉えられなくもない。しかし、そのように仮定したとしても、特許文献１の構成は、容量増幅器３１０の出力信号を容量Ｃ９、Ｃ１０を介して不完全積分回路の入力に負帰還させる構成であって、抵抗を介して負帰還させる構成ではない。
【００１３】
差動回路を構成する素子の定数を同一の値とすれば、容量増幅器３１０の増幅率Ｈｃ（ｓ）は（式１）で表される。
【００１４】
【数１】
【００１５】
フィルタ回路全体のカットオフ周波数において、容量Ｃ９とＣ１０の容量値が増幅されたように見せるためには、（式１）で示される増幅率ＨＣ（ｓ）は１以上の値が必要である。すなわち、フィルタ回路の小面積化のため容量Ｃ９、Ｃ１０を削減する場合、その削減率に比例して増幅率を上げる必要がある。このため、図１２に示されるように、フィルタ回路５００はＲ１１とＣ１１を並列接続にすることで、低周波数から増幅率を上げることが可能な構成となっている。
【００１６】
ここで、フィルタ回路５００の動作について検討する。先ず、増幅率ＨＣ（ｓ）に対する（式１）の第２項の寄与率を小さくした場合を考える。例えば、受信帯域内では（式１）の第２項の寄与率を小さくすると、（Ｒ１３／Ｒ１１）の値を大きくすることで容量Ｃ９、Ｃ１０の容量値を増幅する必要がある。しかしながら、（Ｒ１３／Ｒ１１）を大きくすることによって容量増幅を行うと、演算増幅器ＯＰ１０から出力される受信帯域内の信号も増幅するため、演算増幅器ＯＰ１０及び演算増幅器ＯＰ３１５の出力能力（最大出力電圧）によっては、容量増幅器３１０の出力信号が歪む可能性がある。次に、増幅率ＨＣ（ｓ）に対する（式１）の第２項の寄与率を大きくした場合を考える。仮にＲ１１を無限大にした場合、容量増幅器３１０のカットオフ周波数を下げて高域周波数の増幅率を上げる必要がある。このため、受信帯域端の信号が増幅されて、容量増幅器３１０の出力が歪み、帯域内の信号が劣化する虞がある。しかしながら、増幅率を小さくすると、容量Ｃ９、Ｃ１０を小さくできないため、フィルタ回路の小面積化が困難となる。
【００１７】
以上のように、特許文献１に示されるフィルタ回路では、（Ｒ１３／Ｒ１１）を大きくすることによって容量増幅器３１０の増幅率を大きくして容量Ｃ９、Ｃ１０の低減を図ろうとすると、信号の歪みが大きくなるという問題がある。すなわち、もともと小型化のために設けた容量Ｃ９であるが、線形性よくフィルタを機能させるために演算増幅器ＯＰ３１５の利得を下げると、結局、容量Ｃ９を大きくしなければならなくなり、線形性向上と小面積化とを両立することが困難になるという問題がある。更に、本願発明者が検討したところ、ＧＳＭからＬＴＥのように狭帯域から広帯域の通信方式に対応するマルチモード受信機に特許文献１のフィルタ回路５００を適用した場合、容量増幅器３１０の周波数特性の影響により、広帯域の通信モードでの妨害波のフィルタリング特性が低下する虞があることが明らかとされた。
【００１８】
また、特許文献２に記載のフィルタ回路は、前述したように２つのローパスフィルタの位相回転量を利用した複素バンドパスフィルタであってローパスフィルタではなく、また、複素バンドパスフィルタにおける容量の大きさや雑音に着目して小面積化を図るものではない。特許文献３に記載のフィルタ回路は、ローパスフィルタとハイパスフィルタを直列接続することでバンドパスフィルタの特性を実現するフィルタ回路であって、ハイパスフィルタの出力を帰還させる構成ではなく、また、ローパスフィルタやハイパスフィルタにおける容量の大きさや雑音に着目して小面積化を図るものではない。更に、特許文献４に記載の積分回路では、入れ子状のトランスインピーダンスアンプの数を増加させると、寄生ノイズ及び電力損失の増加するため、回路の効率が低下する。すなわち、特許文献４の記載の技術では、低雑音で小面積のフィルタ回路とはならない。
【００１９】
本発明の目的は、低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現することにある。
【００２０】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００２２】
すなわち、本フィルタ回路は、信号を増幅して出力端子に出力する第１回路と、第１容量素子を介して前記第１回路の出力信号を入力する第１差動増幅回路と、前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子とを有する。
【発明の効果】
【００２３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２４】
すなわち、本フィルタ回路によれば、低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１に係るフィルタ回路の一例を示すブロック図である。
【図２】実施の形態２に係るフィルタ回路の一例を示すブロック図である。
【図３】実施の形態３に係るフィルタ回路の一例を示すブロック図である。
【図４】フィルタ回路３の周波数特性の一例を示す説明図である。
【図５】実施の形態４に係るフィルタ回路の一例を示すブロック図である。
【図６】フィルタ回路４の周波数特性の一例を示す説明図である。
【図７】複数の通信方式に対応したマルチモード用の送受信機の一例を示すブロック図である。
【図８】フィルタ回路５の一例を示すブロック図である。
【図９】スイッチ素子ＳＷ＿１〜ＳＷ＿４及び容量Ｃ１の制御方法の一例を示す説明図である。
【図１０】フィルタ回路５の各通信モードに対応したフィルタ特性の一例を示す説明図である。
【図１１】通信モードを切り替える場合のタイミングの一例を示す説明図である。
【図１２】特許文献１に記載されたフィルタ回路の回路構成を示す回路図である。
【発明を実施するための形態】
【００２６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２７】
〔１〕（増幅器＋微分回路＋負帰還抵抗Ｒ３のローパスフィルタ）
本発明の代表的な実施の形態に係るフィルタ回路（１〜５）は、入力端子（Ｉｉｎｐ、Ｉｉｎｍ（Ｖｉｎｐ、Ｖｉｎｍ））に供給された信号を入力し、入力した信号を増幅して出力端子（Ｖｏｕｔｍ、Ｖｏｕｔｐ）に出力する第１回路（１０、１１）と、前記出力端子に出力された信号を受けるとともに前記第１回路の入力に帰還接続される第２回路（２０、２１、２２）と、を有する。前記第２回路（２０、２１、２２）は、第１容量素子（Ｃｈ＿Ａ、Ｃｈ＿Ｂ）と、前記第１容量素子を介して前記出力端子に出力された信号を入力する第１差動増幅回路（ＯＰ２）と、前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子（Ｒｈ＿Ａ、Ｒｈ＿Ｂ）と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子（Ｒ３＿Ａ、Ｒ３＿Ｂ）とを有する。
【００２８】
項１のフィルタ回路は、前記第１抵抗素子と、前記第１容量素子と、前記第１差動増幅回路とから構成される微分回路（ハイパスフィルタ）の出力を前記第１回路に負帰還することで、全体としてローパスフィルタとして動作する。本フィルタ回路において、ローパスフィルタとしての遮断周波数は、前記微分回路を構成する前記第１抵抗素子の抵抗値と前記第１容量素子の容量値との積に基づいて決定され、その積の値が大きくなるほど遮断周波数は小さくなる。したがって、より低域に遮断周波数を設定する場合には、前記第１抵抗素子の抵抗値をより大きくすればよい。これによれば、フィルタ回路を半導体基板上に形成する場合、前記第１容量素子の面積の増大を抑えることができ、フィルタ回路の小面積化を図ることができる。また、前記第１抵抗素子の抵抗値を大きくすることで抵抗の熱雑音は増加するが、前記第２回路はハイパスフィルタとして動作するので、遮断周波数より低い周波数帯域で発生する雑音を抑えることができる。すなわち前記第１容量素子の小面積化のために前記第１抵抗素子を大きくしても、雑音の増大を抑えることができる。
【００２９】
〔２〕（第１回路：ＴＩＡ）
項１のフィルタ回路において、前記第１回路は、前記入力端子に供給された信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路（ＯＰ１）と、前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子（Ｒ２＿Ａ、Ｒ２＿Ｂ）とを有する。
【００３０】
項２のフィルタ回路によれば、前記第２回路において信号の歪みが発生するか否かは、前記第１差動増幅回路の最大出力電圧と前記第２差動増幅回路の最大出力電圧との比率と、前記第２抵抗素子の抵抗値と前記第３抵抗素子の抵抗値との比率とに応じて決定され、前記第１抵抗素子の抵抗値の大きさには依存しない。したがって、低カットオフ周波数のフィルタ特性を得るために前記第１抵抗素子の抵抗値を大きくしたとしても、前記第２回路における信号の歪みが大きくなることはなく、低歪みのフィルタ回路を実現することができる。
【００３１】
〔３〕（ＭＯＳトランジスタで構成された演算増幅器）
項２のフィルタ回路において、前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される。
【００３２】
ＭＯＳトランジスタの雑音は、チャネル雑音とフリッカ雑音が支配的である。一般に、フリッカ雑音は、１／（ｆ・Ｗ・Ｌ）に比例して改善する。ここで、ｆは周波数であり、ＷはＭＯＳトランジスタのゲート幅であり、ＬはＭＯＳトランジスタのゲート長である。特に低周波数帯域ではフリッカ雑音が支配的であるため、低周波数帯域の雑音を低減するためには、一般に、ＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌを大きくする必要がある。しかしながら、項３のフィルタ回路の場合、前記第１差動増幅回路の雑音は、前記第２回路における微分回路の特性によって１／ｆに比例して改善するため、前記第１差動増幅回路を構成するＭＯＳトランジスタのゲート幅及びゲート長を大きくしなくても、雑音特性が顕著に劣化することはない。すなわち、項３のフィルタ回路によれば、前記第２差動増幅回路よりも小面積の前記第１差動増幅回路を前記第２回路における微分回路に用いることができ、フィルタ回路をより小面積で実現することができる。
【００３３】
〔４〕（ＯＰ１及びＯＰ２の最大出力電圧比に基づいて帰還量Ｇｈを決定）
項２又は３のフィルタ回路において、前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率（Ｇｈ＝Ｒ２／Ｒ３）が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率（Ｖｏｕｔｄ＿ｍａｘ／Ｖｏｐ２ｄ＿ｍａｘ）以上の値となるように構成される。
【００３４】
これによれば、前記第２回路における微分回路の出力信号と前記第１回路の出力信号の歪みを抑えることができ、フィルタ回路の線形性の劣化を防止することができる。
【００３５】
〔５〕（Ｒｈ＞Ｒ２）
項２乃至４のいずれかのフィルタ回路において、前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される。
【００３６】
前記第２抵抗素子と前記第３抵抗素子を同じ抵抗値としたとき、前記第１抵抗素子の抵抗値を前記第３抵抗素子の抵抗値よりも大きくすることで、不完全積分回路でフィルタ回路を構成する場合に比べて必要な容量値を小さくすることができ、フィルタ回路をより小面積にすることができる。
【００３７】
〔６〕（Ｃ１追加）
項２乃至５のいずれかのフィルタ回路において、前記第１回路は、前記第３抵抗素子に並列に配置される第２容量素子（Ｃ１＿Ａ、Ｃ１＿Ｂ）を更に有する。
【００３８】
例えば、前記第１差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第１容量素子のインピーダンスは前記第１抵抗素子に比べて非常に小さくなり、前記第１差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項６のフィルタ回路では、前記第２容量素子を前記第２差動増幅回路の入出力間に前記第３抵抗素子と並列に配置することによって前記第１回路を不完全積分回路の構成とする。これにより、項６のフィルタ回路は、前記第１抵抗素子及び前記第１容量素子に基づくカットオフ周波数に加え、前記第３抵抗素子及び前記第２容量素子に基づくカットオフ周波数を更に有するフィルタ特性となる。したがって、例えば、前記第３抵抗素子及び前記第２容量素子に基づくカットオフ周波数を前記第１抵抗素子及び前記第１容量素子に基づくカットオフ周波数よりも高域に設定すれば、フィルタ回路の帯域内の利得に影響することなく、高域での発振を防止しながらフィルタの通過帯域外の信号を抑圧することができる。
【００３９】
〔７〕（Ｒ４追加）
項１乃至６のいずれかのフィルタ回路において、前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子（Ｒ４＿Ａ、Ｒ４＿Ｂ）を更に有する。
【００４０】
前述したように、前記第１差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第１差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項７のフィルタ回路では、前記第４抵抗素子を前記第１容量素子と直列に接続することによって前記第２回路を不完全微分回路の構成とする。これによれば、前記第１差動増幅回路の入力と前記第１容量素子との直列経路のインピーダンスが高域で大きく低下するのを抑え、高域での前記第１差動増幅回路の発振を防止することができる。また、前記第４抵抗素子及び前記第２容量素子を組み合わせた補償を行うことで、高域での安定度をより高めることができる。
【００４１】
〔８〕（Ｃ２追加）
項１乃至７のいずれかのフィルタ回路において、前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子（Ｃ２＿Ａ、Ｃ２＿Ｂ）を更に有する。
【００４２】
前述したように、前記第１差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第１差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項８のフィルタ回路では、前記第１抵抗素子と並列に前記第３容量素子を配置する。これにより、高域において前記第１差動増幅回路の入出力間の負帰還経路のインピーダンスを下げることができ、高域での利得の増大を抑えることができる。また、前記第４抵抗素子、前記第２容量素子、及び前記第３容量素子を組み合わせた補償を行うことで、高域での安定度を更に高めることができる。
【００４３】
〔９〕（第１回路：電圧入力（反転増幅回路））
項２乃至８のいずれかのフィルタ回路において、前記第１回路は第５抵抗素子（Ｒ１＿Ａ、Ｒ１＿Ｂ）を更に有し、前記第２差動増幅回路は、前記第５抵抗素子を介して前記入力端子に供給された信号を入力する。
【００４４】
これによれば、前記第１回路は、電圧入力が可能となる。
【００４５】
〔１０〕（フィルタ特性切り替え）
項６乃至９のいずれかのフィルタ回路において、前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子（ＳＷ＿１〜ＳＷ＿４）を更に有し、前記第２容量素子は容量値が変更可能に構成される。
【００４６】
これによれば、前記第１回路と前記第２回路との接続及び遮断と、前記第２容量素子の容量値との組み合わせによって、種々のフィルタ特性の実現が可能となる。
【００４７】
〔１１〕（受信装置）
本発明の代表的な実施の形態に係る受信装置（４０）は、信号を受信するためのアンテナ部（４００）と、前記アンテナ部によって受信した信号をベースバンド信号に変換するための変換部（４２０）と、前記変換部によって変換されたベースバンド信号から目的とする通信方式に応じた周波数帯の信号を取得するためのフィルタ回路（５＿Ａ、５＿Ｂ）と、前記フィルタ回路のフィルタ特性を切り替えるための制御を行う制御部（４０８）とを有する。前記フィルタ回路は、前記ベースバンド信号を入力し、入力した信号を増幅して出力する第１回路（１１）と、前記第１回路の出力信号を受けるとともに、前記第１回路の入力に帰還接続される第２回路（２０、２１、２２）と、前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子（ＳＷ＿１〜ＳＷ＿４）とを有する。前記第２回路は、第１容量素子（Ｃｈ＿Ａ、Ｃｈ＿Ｂ）と、前記第１容量素子を介して前記第１回路の出力信号を入力する第１差動増幅回路（ＯＰ２）と、前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子（Ｒｈ＿Ａ、Ｒｈ＿Ｂ）と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子（Ｒ３＿Ａ、Ｒ３＿Ｂ）とを有する。前記第１回路は、前記ベースバンド信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路（ＯＰ１）と、前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子（Ｒ２＿Ａ、Ｒ２＿Ｂ）と、前記第３抵抗素子に並列に配置される第２容量素子（Ｃ１＿Ａ、Ｃ１＿Ｂ）とを有する。また、前記第２容量素子は、容量値が変更可能に構成される。更に、前記制御部は、前記目的とする通信方式に応じて、前記スイッチ素子の制御と前記第２容量素子の容量値の制御とを行う。
【００４８】
これによれば、受信装置の前記フィルタ回路におけるフィルタ特性を前記目的とする通信方式に応じて、切り替えることができる。前記フィルタ回路は、全体としてローパスフィルタとして動作し、ローパスフィルタとしての遮断周波数は、前記微分回路を構成する前記第１抵抗素子の抵抗値と前記第１容量素子の容量値との積に基づいて決定される。したがって、項１と同様に、前記第１抵抗素子の抵抗値をより大きくすることにより、前記第１容量素子の面積の増大を抑えることができ、フィルタ回路の小面積化を図ることができる。また、項１と同様に、前記第１容量素子の小面積化のために前記第１抵抗素子を大きくしても、雑音の増大を抑えることができる。更に、前記第２回路において信号の歪みが発生するか否かは、前記第１差動増幅回路の最大出力電圧と前記第２差動増幅回路の最大出力電圧との比率と、前記第２抵抗素子の抵抗値と前記第３抵抗素子の抵抗値との比率とに応じて決定され、前記第１抵抗素子の抵抗値の大きさには依存しない。したがって、低カットオフ周波数のフィルタ特性を得るために前記第１抵抗素子の抵抗値を大きくしたとしても、前記第２回路における信号の歪みが大きくなることはなく、低歪みのフィルタ回路を実現することができる。
【００４９】
また、項６と同様に、前記第１差動増幅回路が十分な利得帯域幅を持っていない場合であっても、フィルタ回路全体のカットオフ周波数に対して前記第２容量素子に基づくカットオフ周波数を高域に設定することで、受信装置におけるフィルタ回路の帯域内の利得に影響することなく、高域での発振を防止しながら帯域外の信号を抑圧することができる。
【００５０】
〔１２〕（通信方式に応じたフィルタ特性の具体的な切り替え方法）
項１１の受信装置において、前記制御部は、前記目的とする通信方式が第１通信モード（ＧＳＭ）である場合には、前記スイッチ素子により前記第１回路と前記第２回路とを接続するとともに、前記第２容量素子の容量値を第１容量値（２１ｐＦ）に設定する。また、前記目的とする通信方式が前記第１通信モードよりも高い周波数帯域の第２通信モード（ＷＣＤＭＡ）である場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値に設定する。更に、前記目的とする通信方式が前記第２通信モードよりも高い周波数帯域の第３通信モード（ＬＴＥ）である場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値よりも小さい第２容量値（４ｐＦ）に設定する。
【００５１】
これによれば、目的とする通信方式に応じたフィルタ特性の変更を容易に行うことができる。
【００５２】
〔１３〕（ＭＯＳトランジスタで構成された演算増幅器）
項１１又は１２の受信装置において、前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される。
【００５３】
これによれば、項３と同様に、前記第２差動増幅回路よりも小面積の前記第１差動増幅回路を前記第２回路における微分回路に用いることができ、フィルタ回路をより小面積で実現することができる。
【００５４】
〔１４〕（ＯＰ１及びＯＰ２の最大出力電圧比に基づいて帰還量Ｇｈを決定）
項１１乃至１３のいずれかの受信装置において、前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率（Ｇｈ＝Ｒ２／Ｒ３）が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率（Ｖｏｕｔｄ／Ｖｏｐ２ｄ）以上の値となるように構成される。
【００５５】
これによれば、前記第２回路における微分回路の出力信号と前記第１回路の出力信号の歪みを抑えることができ、フィルタ回路の線形性の劣化を防止することができる。
【００５６】
〔１５〕（Ｒｈ＞Ｒ２）
項１１乃至１４のいずれかの受信装置において、前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される。
【００５７】
これによれば、項５と同様に、前記第２抵抗素子と前記第３抵抗素子を同じ抵抗値としたとき、不完全積分回路でフィルタ回路を構成する場合に比べて必要な容量値を小さくすることができ、フィルタ回路をより小面積で実現することができる。
【００５８】
〔１６〕（Ｒ４追加）
項１１乃至１５のいずれかの受信装置において、前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子（Ｒ４＿Ａ、Ｒ４＿Ｂ）を更に有する。
【００５９】
これによれば、前記第１差動増幅回路が十分な利得帯域幅を持っていない場合であっても、項７と同様に、高域での前記第１差動増幅回路の発振を防止することができる。また、前記第４抵抗素子及び前記第２容量素子を組み合わせた補償を行うことで、高域での安定度をより高めることができる。
【００６０】
〔１７〕（Ｃ２追加）
項１１乃至１６のいずれかの受信装置において、前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子（Ｃ２＿Ａ、Ｃ２＿Ｂ）を更に有する。
【００６１】
これによれば、前記第１差動増幅回路が十分な利得帯域幅を持っていない場合であっても、項８と同様に、高域での利得の増大を抑えることができる。また、前記第４抵抗素子、前記第２容量素子、及び前記第３容量素子を組み合わせた補償を行うことで、高域での安定度を更に高めることができる。
【００６２】
〔１８〕（第１回路：電圧入力（反転増幅回路））
項１１乃至１７のいずれかの受信装置において、前記第１回路は第５抵抗素子（Ｒ１＿Ａ、Ｒ１＿Ｂ）を更に有し、前記第２差動増幅回路は、前記第５抵抗素子を介して前記ベースバンド信号を入力する。
【００６３】
これによれば、前記第１回路は、電圧入力が可能となる。
【００６４】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００６５】
≪実施の形態１≫
図１は、実施の形態１に係るフィルタ回路の一例を示すブロック図である。同図に示されるフィルタ回路１は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。フィルタ回路１は、入力端子Ｉｉｎｐ、Ｉｉｎｍに供給された信号を入力し、信号を増幅して出力端子Ｖｏｕｔｐ、Ｖｏｕｔｍに出力する第１回路１０と、出力端子Ｖｏｕｔｐ、Ｖｏｕｔｍに出力された信号を受けるとともに第１回路１０の入力に帰還接続される第２回路２０とから構成される。
【００６６】
第１回路１０は、演算増幅器ＯＰ１と抵抗Ｒ２＿Ａ、Ｒ２＿Ｂとを含み、トランスインピーダンスアンプを構成する。演算増幅器ＯＰ１は、例えば、反転入力端子（−入力端子）及び非反転入力端子（＋入力端子）と反転出力端子（−出力端子）及び非反転出力端子（＋側出力端子）とを備える完全差動型の演算増幅器である。入力端子Ｉｉｎｐ、Ｉｉｎｍから入力された入力電流は、演算増幅器ＯＰ１及び抵抗Ｒ２＿Ａ、Ｒ２＿Ｂから成るトランスインピーダンスアンプによって電圧に変換される。具体的な接続関係は以下である。演算増幅器ＯＰ１の反転入力端子には正側の入力端子Ｉｉｎｐが接続され、非反転入力端子には負側の入力端子Ｉｉｎｍが接続される。演算増幅器ＯＰ１の非反転出力端子は、負側の出力端子Ｖｏｕｔｍに接続されるとともに、抵抗Ｒ２＿Ａを介して演算増幅器ＯＰ１の反転入力端子に接続される。演算増幅器ＯＰ１の反転出力端子は、正側の出力端子Ｖｏｕｔｐに接続されるとともに、抵抗Ｒ２＿Ｂを介して演算増幅器ＯＰ１の非反転入力端子に接続される。これにより、演算増幅器ＯＰ１の入出力間に負帰還経路が形成される。なお、本実施の形態では、抵抗Ｒ２＿Ａ及び抵抗Ｒ２＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒ２と表記する。
【００６７】
第２回路２０は、演算増幅器ＯＰ２と、容量Ｃｈ＿Ａ、Ｃｈ＿Ｂと、抵抗Ｒｈ＿Ａ、Ｒｈ＿Ｂと、抵抗Ｒ３＿Ａ、Ｒ３＿Ｂとを含む。演算増幅器ＯＰ２と、容量Ｃｈ＿Ａ、Ｃｈ＿Ｂと、抵抗Ｒｈ＿Ａ、Ｒｈ＿Ｂとにより、微分回路（ハイパスフィルタ）２００が構成される。演算増幅器ＯＰ２は、例えば、演算増幅器ＯＰ１と同様に完全差動型の演算増幅器である。出力端子Ｖｏｕｔｍ、Ｖｏｕｔｐに出力された信号は微分回路２００に入力され、微分回路２００から出力された信号は抵抗Ｒ３＿Ａ及び抵抗Ｒ３＿Ｂを介して前記第１回路１０の入力に負帰還される。具体的な接続関係は以下である。演算増幅器ＯＰ２の反転入力端子は容量Ｃｈ＿Ａを介して負側の出力端子Ｖｏｕｔｍに接続され、非反転入力端子は容量Ｃｈ＿Ｂを介して正側の出力端子Ｖｏｕｔｐに接続される。演算増幅器ＯＰ２の非反転出力端子Ｖｏｐ２ｐは抵抗Ｒｈ＿Ａを介して演算増幅器ＯＰ２の反転入力端子に接続される。また、演算増幅器ＯＰ２の反転出力端子Ｖｏｐ２ｍは抵抗Ｒｈ＿Ｂを介して演算増幅器ＯＰ２の非反転入力端子に接続される。これにより、演算増幅器ＯＰ２の入出力間に負帰還経路が形成される。更に、演算増幅器ＯＰ２の非反転出力端子Ｖｏｐ２ｐは抵抗Ｒ３＿Ｂを介して演算増幅器ＯＰ１の非反転入力端子に接続され、演算増幅器ＯＰ２の反転出力端子Ｖｏｐ２ｍは抵抗Ｒ３＿Ａを介して演算増幅器ＯＰ１の反転入力端子に接続される。これにより、第２回路２０の出力と第１回路１０の入力との間に負帰還経路が形成される。
【００６８】
なお、本実施の形態では、抵抗Ｒｈ＿Ａ及び抵抗Ｒｈ＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒｈと表記し、また、抵抗Ｒ３＿Ａ及び抵抗Ｒ３＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒ３と表記し、更に、容量Ｃｈ＿Ａ及び容量Ｃｈ＿Ｂを同一の容量値とし、総称する場合は容量Ｃｈと表記する。また、参照符号Ｖｏｐ２ｐは、演算増幅器ＯＰ２の非反転出力端子のみならず、当該非反転出力端子が接続されるノードをも表すものとし、参照符号Ｖｏｐ２ｍは、演算増幅器ＯＰ２の反転出力端子のみならず、当該反転出力端子が接続されるノードをも表すものとする。
【００６９】
フィルタ回路１のフィルタ特性について詳細に説明する。
【００７０】
ノードＶｏｐ２ｐ及びノードＶｏｐ２ｍには、第１回路１０から出力端子Ｖｏｕｔｐ及びＶｏｕｔｍに出力された信号を微分回路２００によって微分した電圧（微分電圧）が出力される。ここで、第１回路１０の差動入力電流をＩｉｎｄ、第１回路１０の差動出力電圧をＶｏｕｔｄ、微分回路２００の差動出力電圧をＶｏｐ２ｄ、とすると、微分回路２００の伝達関数Ｈ２（ｓ）は（式２）で表すことができる。
【００７１】
【数２】
【００７２】
微分回路２００の出力電圧Ｖｏｕｔｄは第１回路１０に負帰還され、抵抗Ｒ３によって帰還電流量が制御されるため、フィルタ回路１の全体の伝達関数Ｈ１（ｓ）は（式３）で表すことができる。
【００７３】
【数３】
【００７４】
【数４】
【００７５】
【数５】
【００７６】
【数６】
【００７７】
（式３）に示されるように、フィルタ回路１は全体としてローパスフィルタ回路として動作し、ＤＣ利得は（式４）で設定可能である。微分回路２００から第１回路１０へ帰還される信号の帰還量Ｇｈは（式５）で表され、フィルタ回路１のカットオフ周波数ｆｃは（式６）で表される。
【００７８】
フィルタ回路１の線形性は、ｆ＜ｆｃとなる帯域内での第１回路１０の最大出力電圧（演算増幅器ＯＰ１の最大出力電圧）Ｖｏｕｔｄ＿ｍａｘ及び微分回路２００の最大出力電圧（演算増幅器ＯＰ２の最大出力電圧）Ｖｏｐ２ｄ＿ｍａｘと、帰還量Ｇｈとに基づいて決定される。例えば、演算増幅器ＯＰ１の最大出力電圧と演算増幅器ＯＰ２の最大出力電圧がともに１．０Ｖであり、抵抗Ｒ２＝Ｒ、抵抗Ｒ３＝２Ｒとした場合を考える。この場合、帰還量Ｇｈ＝Ｒ２／Ｒ３＝０．５となるので、演算増幅器ＯＰ１が１．０Ｖpp differentialの出力電圧Ｖｏｕｔｄを出力するためには、演算増幅器ＯＰ２は２．０Ｖpp differentialの出力電圧Ｖｏｐ２ｄを出力する必要がある。しかしながら、演算増幅器ＯＰ２の最大出力電圧は１．０Ｖpp differentialであるため、演算増幅器ＯＰ２は１．０Ｖpp differentialまでしか出力することができず、演算増幅器ＯＰ２の出力電圧Ｖｏｐ２ｄは歪んでしまう。そこで、フィルタ回路１の線形性を保つため、帰還量Ｇｈは（式７）の条件を満たすように決定される。（式７）によれば、例えば、演算増幅器ＯＰ１の最大出力電圧と演算増幅器ＯＰ２の最大出力電圧が同じ場合、帰還量Ｇｈを１以上の値とすれば、フィルタ回路１の線形性を保つことができる。
【００７９】
【数７】
【００８０】
フィルタ回路１のカットオフ周波数ｆｃは、前述したように上記（式６）で与えられる。したがって、フィルタ回路１によれば、一般的な不完全積分回路でフィルタ回路を構成した場合に比べてＧｈ・Ｒｈ／Ｒ２倍小さな容量Ｃｈで所望のカットオフ周波数ｆｃを得ることができる。例えば、演算増幅器ＯＰ１の最大出力電圧と演算増幅器ＯＰ２の最大出力電圧が同じ値であり、フィルタ回路１０の線形性を保つために抵抗Ｒ２と抵抗Ｒ３の抵抗値の比を１対１（Ｇｈ＝１）とした場合には、抵抗Ｒｈを抵抗Ｒ２より大きくする。これにより、一般的な不完全積分回路でフィルタ回路を構成した場合に比べて必要な容量を小さくすることができる。また、前述したように、フィルタ回路１の線形性を保つためには上記（式７）を満足するように帰還量Ｇｈを決定すれば良く、フィルタ回路１の線形性は抵抗Ｒｈの大きさには依存しない。例えば、微分回路２００の出力電圧Ｖｏｐ２ｄは（式８）で表され、抵抗Ｒｈに依存しないため、抵抗Ｒｈを大きくしても微分回路２００及び第１回路１０の線形性は劣化しない。したがって、抵抗Ｒｈを大きくすることで、フィルタ回路１の線形性を保ちつつ、フィルタ回路１の小面積化を図ることができる。
【００８１】
【数８】
【００８２】
なお、詳細は後述するが、微分回路２００に入力された雑音はＧｈ倍に増幅されて第１回路１０の出力に現れるため、帰還量Ｇｈを“１”より大きい値にすると、第１回路１０の出力に現れる雑音がより大きくなる虞がある。しかし、雑音特性が許容される場合には、帰還量Ｇｈを１より大きな値（例えば、１．５〜２の値）にすれば、上記（式６）に示されるように、容量Ｃｈの面積をより削減することができる。
【００８３】
次にフィルタ回路１の雑音特性について説明する。
【００８４】
微分回路２００の雑音の伝達関数は、例えば上記（式２）と同様の式で表される。すなわち、微分回路２００の雑音電圧は周波数ｆに比例して大きくなるという特徴を持つ。また、前述したように、抵抗は熱雑音を発生するため、微分回路２００の雑音電圧は抵抗Ｒｈに比例して大きくなる。更に微分回路２００に入力された雑音はＧｈ倍に増幅されて第１回路１０の出力に現れる。しかしながら、微分回路２００はｆ＜ｆｃとなる帯域内の信号を抑圧する働きをするので、ｆ＜ｆｃとなる帯域内の出力雑音は微分回路２００によってフィルタリングされる。したがって、フィルタ回路１のカットオフ周波数をより低くするために、容量Ｃｈを小さくし、且つ抵抗Ｒｈを大きくしても、ｆ＜ｆｃとなる帯域内での雑音を抑えることができる。
【００８５】
演算増幅器ＯＰ１、ＯＰ２は、例えば、ＭＯＳトランジスタ（ＭＯＳ−ＦＥＴ）を含んで構成される。この場合の雑音について考える。演算増幅器ＯＰ１の入力換算雑音電流はＧ１倍に電流−電圧変換されて第１回路１０の出力に現れる。一般に演算増幅器がＭＯＳ−ＦＥＴで構成される場合、その雑音はチャネル雑音とフリッカ雑音が支配的となる。周波数をｆ、ＭＯＳ−ＦＥＴのゲート幅をＷ、ゲート長をＬとした場合、チャネル雑音はＷ／Ｌに比例して改善し、フリッカ雑音は１／（ｆ・Ｗ・Ｌ）に比例して改善する。特に低周波数帯域ではフリッカ雑音が支配的であるため、一般に低周波数帯域の雑音を低減するためには、演算増幅器を構成するＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌを大きくする必要がある。一方、演算増幅器ＯＰ２の入力換算雑音電圧は微分回路２００によりｆ＜ｆｃとなる帯域内では出力されない。すなわち、演算増幅器ＯＰ２の雑音は微分回路２００の特性によって１／ｆに比例して改善するため、演算増幅器ＯＰ２を構成するＭＯＳトランジスタのゲート幅及びゲート長を大きくしなくても、雑音特性が顕著に劣化することはない。したがって、演算増幅器ＯＰ１を構成するＭＯＳ−ＦＥＴよりもサイズの小さいＭＯＳ−ＦＥＴを用いて演算増幅器ＯＰ２を構成しても、雑音特性が顕著に劣化することはないので、演算増幅器ＯＰ２の面積を演算増幅器ＯＰ１よりも小さくすることができる。
【００８６】
以上のように、実施の形態１に係るフィルタ回路１は全体としてローパスフィルタとして動作し、そのカットオフ周波数ｆｃは、微分回路２００を構成する抵抗Ｒｈと容量Ｃｈとの積に基づいて決定される。これにより、抵抗Ｒｈを大きくすることで、容量Ｃｈを大きくすることなくカットオフ周波数をより低く設定することができ、フィルタ回路の小面積化を図ることができる。フィルタ回路１の線形性は帰還量Ｇｈと演算増幅器ＯＰ１、ＯＰ２の最大出力電圧との関係によって決まるので、抵抗Ｒｈを大きくしたとしてもフィルタ回路１における信号の歪みが大きくなることはない。また、フィルタ回路１は微分回路２００を用いて構成されるから、ｆ＜ｆｃとなる帯域内での抵抗Ｒｈの増大に伴う雑音の増大を抑えることができる。更に、微分回路２００は演算増幅器ＯＰ２における低周波数帯域のフリッカ雑音を抑えることができるから、演算増幅器ＯＰ１よりも演算増幅器ＯＰ２の面積を小さくすることができる。したがって、実施の形態１に係るフィルタ回路１によれば、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【００８７】
≪実施の形態２≫
図２は、実施の形態２に係るフィルタ回路の一例を示すブロック図である。同図において、実施の形態１に係るフィルタ回路１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００８８】
前記フィルタ回路１は電流入力のフィルタ回路であったが、同図に示されるフィルタ回路２は電圧入力のフィルタ回路である。具体的には、抵抗Ｒ１＿Ａが正側の入力端子Ｖｉｎｐと演算増幅器ＯＰ１の反転入力端子との間に挿入され、抵抗Ｒ１＿Ｂが負側の入力端子Ｖｉｎｍと演算増幅器ＯＰ１の非反転入力端子との間に挿入される。フィルタ回路２のその他の回路構成はフィルタ回路１と同様とされる。
【００８９】
図２において、入力端子Ｖｉｎｐと入力端子Ｖｉｎｍとの間の差動入力電圧をＶｉｎｄとすれば、第１回路１０に入力される差動入力電流Ｉｉｎｄは（式９）で表すことができる。ここで、抵抗Ｒ１＿Ａ及び抵抗Ｒ１＿Ｂを同一の抵抗値とし、総称する場合は単にＲ１と表記する。
【００９０】
【数９】
【００９１】
（式９）より、フィルタ回路２の全体の伝達関数Ｈ１’（ｓ）は（式１０）で表される。
【００９２】
【数１０】
【００９３】
【数１１】
【００９４】
（式１０）及び（式１１）に示されるように、フィルタ回路２は、抵抗Ｒ１によって入力電流を調整することでＤＣ利得を制御することができる。その他の特性は、フィルタ回路１と同様である。
【００９５】
以上、実施の形態２に係るフィルタ回路２によれば、電圧入力に対応し、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【００９６】
≪実施の形態３≫
図３は、実施の形態３に係るフィルタ回路の一例を示すブロック図である。同図において、実施の形態１に係るフィルタ回路１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００９７】
同図に示されるフィルタ回路３は、フィルタ回路１における演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合に、回路の安定性を向上させたフィルタ回路である。フィルタ回路３は、第１回路１１が不完全積分回路を構成し、第２回路２１の微分回路２１０が不完全微分回路を構成する点でフィルタ回路１と相違する。具体的には、第１回路１１において、抵抗Ｒ２＿Ａと並列に容量Ｃ１＿Ａが接続され、抵抗Ｒ２＿Ｂと並列に容量Ｃ１＿Ｂが接続される。また、微分回路２１０において、出力端子Ｖｏｕｔｍと容量Ｃｈ＿Ａとの間に抵抗Ｒ４＿Ａが直列に接続され、出力端子Ｖｏｕｔｐと容量Ｃｈ＿Ｂとの間に抵抗Ｒ４＿Ｂが直列に接続される。なお、以下の説明では、抵抗Ｒ４＿Ａ及び抵抗Ｒ４＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒ４と表記し、また、容量Ｃ１＿Ａ及び容量Ｃ１＿Ｂを同一の容量値とし、総称する場合は容量Ｃ１と表記する。
【００９８】
図４にフィルタ回路３の周波数特性を例示する。同図において、縦軸は利得Ｇ〔ｄＢ〕であり、横軸は周波数ｆ〔Ｈｚ〕である。参照符号６００は演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合のフィルタ回路１の利得特性であり、参照符号６０１はフィルタ回路１における容量Ｃｈと直列に抵抗Ｒ４を接続したフィルタ回路の利得特性であり、参照符号６０２はフィルタ回路１における抵抗Ｒ２と並列に容量Ｃ１を接続したフィルタ回路の利得特性であり、参照符号６０３はフィルタ回路３の利得特性である。
【００９９】
参照符号６００に示されるように、演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合に、何も補償を行わないと、高域において容量Ｃｈのインピーダンスが抵抗Ｒｈに比べ非常に小さくなって演算増幅器ＯＰ２が発振し、その発振周波数ｆｐにおいて高い利得を持ったピークが現れる。そこで、演算増幅器ＯＰ２の発振を防止するため、以下の補償を行う。
【０１００】
第１の補償方法は、図３のように抵抗Ｒ４を容量Ｃｈに直列に接続する方法である。これにより、高域において、出力端子Ｖｏｕｔｍ、Ｖｏｕｔｐから演算増幅器ＯＰ２の入力に至る経路のインピーダンスの過度な低下を防ぐことができる。これによって、図４の参照符号６０１に示されるように、周波数ｆｐにおける利得のピークを抑え、発振を防止することができる。しかしながら、参照符号６０１に示されるように、低い周波数帯域（周波数ｆｃ２付近の周波数帯）から、利得の抑圧量が制限されてしまう。
【０１０１】
第２の補償方法は、図３のように容量Ｃ１を抵抗Ｒ２に並列に接続する方法である。これにより、容量Ｃ１はフィルタ回路１に新たなフィルタ回路を追加したような形となる。すなわち、フィルタ回路１のフィルタ特性に抵抗Ｒ２と容量Ｃ１からなる不完全積分回路（ローパスフィルタ）のカットオフ周波数ｆｃ２が新たに追加されたフィルタ特性となる。カットオフ周波数ｆｃ２は、例えば（式１２）で表される。
【０１０２】
【数１２】
【０１０３】
【数１３】
【０１０４】
ここで、カットオフ周波数ｆｃ２は、（式１３）に示されるように、前述の（式６）で示したカットオフ周波数ｆｃよりも十分高くされる。これにより、図４の参照符号６０２に示されるように、カットオフ周波数ｆｃより低い周波数帯域内の利得に影響を与えることなく、周波数ｆｐにおける利得のピークを抑えて発振を防止し、且つｆｃ以上の帯域外周波数においても抑圧量を得ることができる。
【０１０５】
第３の補償方法は、前記第１の補償方法と前記第２の補償方法の両方を行う方法である。具体的には、図３のように、抵抗Ｒ４を容量Ｃｈに直列に接続するともに、容量Ｃ１を抵抗Ｒ２に並列に接続する。容量Ｃ１は高い周波数領域において、利得の抑圧量を得ることができるため、演算増幅器ＯＰ２の有限な利得帯域幅の影響を補間することが可能となる。また、抵抗Ｒ４は高い周波数領域において、利得増大を抑圧することで位相補償を行う。これによれば、図４の参照符号６０３に示されるように、周波数ｆｐでの利得のピークをさらに抑えて発振を防止し、且つｆｃ以上の帯域外周波数においても抑圧量を得ることができる。
【０１０６】
一般的に演算増幅器の利得帯域幅を増やすには、面積と電流を増やす必要があるが、実施の形態３に係るフィルタ回路３によれば、演算増幅器ＯＰ２が十分な利得帯域幅を持っていなくとも、その影響を補償し、フィルタ回路全体の動作を安定化することが可能となる。すなわち、面積と電流低減のために演算増幅器ＯＰ２に低利得帯域幅の演算増幅器を用いたとしても、フィルタ回路１と同様に、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【０１０７】
≪実施の形態４≫
図５は、実施の形態４に係るフィルタ回路の一例を示すブロック図である。同図において、フィルタ回路１乃至３と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１０８】
同図に示されるフィルタ回路４は、フィルタ回路３と同様に、演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合に、回路の安定性を向上させたフィルタ回路である。すなわち、図３と相違するのは、微分回路２２０において抵抗Ｒｈ＿Ａに容量Ｃ２＿Ａが並列接続され、抵抗Ｒｈ＿Ｂに容量Ｃ２＿Ｂが並列接続されている点である。なお、以下の説明では、容量Ｃ２＿Ａ及び容量Ｃ２＿Ｂを同一の容量値とし、総称する場合は容量Ｃ２と表記する。
【０１０９】
図６にフィルタ回路４の周波数特性を例示する。同図において、縦軸は利得Ｇ〔ｄＢ〕であり、横軸は周波数ｆ〔Ｈｚ〕である。参照符号６０３はフィルタ回路３の利得特性であり、参照符号６０４はフィルタ回路４の利得特性である。
【０１１０】
フィルタ回路４において容量Ｃ２は抵抗Ｒｈと並列に接続される。これにより、高域において、補償容量Ｃ２のインピーダンスが下がることにより、演算増幅器ＯＰ２の入出力間の負帰還経路のインピーダンスを低下させ、周波数ｆｐでの利得増大を抑圧することができる。したがって、図６の参照符号６０４に示されるように、フィルタ回路３における補償方法に比べ、周波数ｆｐにおいて更にピークを減らすことが可能となる。
【０１１１】
以上、実施の形態４のフィルタ回路４によれば、演算増幅器ＯＰ２が十分な利得帯域幅を持っていなくとも、その影響を補償し、フィルタ回路全体の安定度を更に向上させることができる。なお、容量Ｃ１及び容量Ｃ２の必要性は、演算増幅器ＯＰ２の利得帯域幅と位相余裕に関係する。例えば、フィルタ回路の全体の特性が安定でなく、高い周波数領域の抑圧量が不十分であれば、容量Ｃ１及び容量Ｃ２、抵抗Ｒ４の何れか一方又は二つ或いは全てを追加すればよい。
【０１１２】
≪実施の形態５≫
図７は、複数の通信方式に対応したマルチモード用の送受信機の一例を示すブロック図である。同図に示される送受信機４０は、例えば、同相成分のＩチャネルと直交成分のＱチャネルの２系統のアナログベースバンド部を有する直交ダウンコンバージョン方式のＧＳＭと、ＷＣＤＭＡと、ＬＴＥとに対応した送受信機である。
【０１１３】
送受信機４０は、例えば、送受信用のアンテナ４００、アンテナスイッチとＲＦフィルタとからなるフロントエンドモジュール４０１、低雑音増幅器４０２、変換部４２０、Ｉ信号用フィルタ回路５＿Ａ、Ｑ信号用フィルタ回路５＿Ｂ、Ｉ信号用可変増幅器４０７、Ｑ信号用可変増幅器４１７、Ｉ信号用アナログ／デジタル変換器（ＡＤＣ）４０９、Ｑ信号用アナログ／デジタル変換器（ＡＤＣ）４１９、制御部（ＣＮＴ）４０８、ベースバンド信号処理用ＬＳＩ（ＢＢ＿ＬＳＩ）４１０、デジタル／アナログ変換器（ＤＡＣ）４１２、及びＲＦ送信信号生成部（Ｔｘ）４１１を含んで構成される。特に制限されないが、低雑音増幅器４０２、変換部４２０、Ｉ信号用フィルタ回路５＿Ａ、Ｑ信号用フィルタ回路５＿Ｂ、Ｉ信号用可変増幅器４０７、Ｑ信号用可変増幅器４１７、Ｉ信号用アナログ／デジタル変換器（ＡＤＣ）４０９、Ｑ信号用アナログ／デジタル変換器（ＡＤＣ）４１９、制御部（ＣＮＴ）４０８、デジタル／アナログ変換器（ＤＡＣ）４１２、及びＲＦ送信信号生成部（Ｔｘ）４１１は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されたＲＦＩＣとして構成される。
【０１１４】
アンテナ４００によって受信されたＲＦ受信信号は、フロントエンドモジュール４０１を介して低雑音増幅器４０２の入力端子に供給され、低雑音増幅器４０２は入力された信号を増幅し、ＲＦ受信増幅信号として変換部４２０に出力する。
【０１１５】
変換部４２０は、例えば、Ｉ信号用ミキサ４０３、Ｑ信号用ミキサ４１３、９０度移相器４０５、及び局部信号発振器４０４を含んで構成される。９０度移相器４０５は、局部信号発振器４０４から出力された信号に基づいて、Ｉローカル信号と、Ｉローカル信号と９０度の位相差を持つＱローカル信号とを生成する。Ｉローカル信号はＩ信号用ミキサ４０３に供給され、Ｑローカル信号はＱ信号ミキサ４１３に供給される。
【０１１６】
Ｉ信号用ミキサ４０３とＱ信号用ミキサ４１３は、直交ダウンコンバージョンミキサを構成する。Ｉ信号用ミキサ４０３は、ＲＦ受信増幅信号とＩローカル信号とに基づいてＩベースバンド信号を生成し、Ｉ信号用フィルタ回路５＿Ａに出力する。また、Ｑ信号用ミキサ４１３は、ＲＦ受信増幅信号とＱローカル信号とに基づいてＱベースバンド信号を生成し、Ｑ信号用フィルタ回路５＿Ｂに出力する。
【０１１７】
Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂは、後述する制御部４０８からのフィルタ切替信号Ｓｆに基づいて、Ｉベースバンド信号及びＱベースバンド信号から目的とする通信方式（通信モード）に応じた周波数帯の信号を取り出す。Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂの詳細については後述する。
【０１１８】
Ｉ信号用フィルタ回路５＿Ａから出力されたＩベースバンド信号はＩ信号用可変増幅器４０７に入力され、Ｑ信号用フィルタ回路５＿Ｂから出力されたＱベースバンド信号はＱ信号用可変増幅器４１７に入力され、夫々のベースバンド信号は増幅される。Ｉ信号用可変増幅器４０７によって増幅されたアナログのＩベースバンド信号は、Ｉ信号用アナログ／デジタル変換器４０９によってデジタルのＩベースバンド信号に変換され、ベースバンド信号処理用ＬＳＩ４１０に供給される。また、Ｑ信号用可変増幅器４１７によって増幅されたアナログのＱベースバンド信号は、Ｑ信号用アナログ／デジタル変換器４１９によってデジタルのＱベースバンド信号に変換され、ベースバンド信号処理用ＬＳＩ４１０に供給される。
【０１１９】
ベースバンド信号処理用ＬＳＩ４１０は、目的とする通信方式（通信モード）に応じて、供給されたデジタルのＩベースバンド信号及びＱベースバンド信号を復調する。これにより、受信したＲＦ信号から必要な情報を取得することができる。またベースバンド信号処理用ＬＳＩ４１０は、いずれの通信モードの信号を受信するかを選択する通信モード選択信号Ｓｍを生成する。通信モード選択信号Ｓｍは、例えばＧＳＭ、ＷＣＤＭＡ、及びＬＴＥの３つの通信モードのうち、いずれかの通信モードを指示する信号である。通信モード選択信号Ｓｍは、例えば制御部４０８に入力される。
【０１２０】
ベースバンド信号処理用ＬＳＩ４１０は更に、送信信号を生成する。例えば、ベースバンド信号処理用ＬＳＩ４１０は、送信すべき通信モードに応じてデジタルのＱベースバンド送信信号を生成し、デジタル／アナログ変換器４１２に出力する。デジタル／アナログ変換器４１２は、デジタルのベースバンド送信信号をアナログのベースバンド送信信号に変換し、ＲＦ送信信号生成部４１１に出力する。ＲＦ送信信号生成部４１１は、アナログのベースバンド送信信号に基づいてＲＦ送信信号を生成する。生成されたＲＦ送信信号は、フロントエンドモジュール４０１を介してアンテナ４００に供給され、送信される。
【０１２１】
制御部４０８は、通信モード選択信号Ｓｍが指示する通信モードに対応したフィルタ特性となるように、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂを制御する。具体的には、制御部４０８は、通信モード選択信号Ｓｍに基づいてフィルタ切替信号Ｓｆを生成し、フィルタ切替信号ＳｆによってＩ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのフィルタ特性を切り替える。Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂは、フィルタ切替信号Ｓｆによって、予め設定された各通信モードに適したフィルタ特性となるように切替えられる。
【０１２２】
ここで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂについて詳細に説明する。
【０１２３】
Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂは、フィルタとしての基本回路構成が同一であるため、Ｉ信号フィルタ回路５＿Ａ及びＱ信号フィルタ回路５＿Ｂを単にフィルタ回路５として、その回路構成を説明する。
【０１２４】
図８は、フィルタ回路５の一例を示すブロック図である。同図において、フィルタ回路１乃至４と同一の構成要素には同一の符号を付してその詳細な説明を省略する。なお、図８では、フィルタ回路５における微分回路を構成する回路として第２回路２１を適用する場合を代表的に例示するが、これに限られない。例えば、第２回路２１の代わりに第２回路２０や第２回路２２を適用したフィルタ回路としてもよい。
【０１２５】
フィルタ回路５は、前述した図３のフィルタ回路３の回路構成をベースとし、第１回路１１と第２回路２１との接続と遮断を切り替えるためのスイッチ素子ＳＷ＿１〜ＳＷ＿４を備える。具体的には、スイッチ素子ＳＷ＿１は抵抗Ｒ３＿Ａと入力端子Ｉｉｎｐとを接続する経路に挿入され、スイッチ素子ＳＷ＿４は抵抗Ｒ３＿Ｂと入力端子Ｉｉｎｍとを接続する経路に挿入される。また、スイッチ素子ＳＷ＿２は抵抗Ｒ４＿Ａと出力端子Ｖｏｕｔｍとを接続する経路に挿入され、スイッチ素子ＳＷ＿３は抵抗Ｒ４＿Ｂと出力端子Ｖｏｕｔｐとを接続する経路に挿入される。また、容量Ｃ１＿Ａ、Ｃ１＿Ｂは、容量値が変更可能に構成される。
【０１２６】
フィルタ回路５のフィルタ特性の切り替えは、フィルタ切替信号Ｓｆによって制御される。具体的には、フィルタ切替信号Ｓｆによって、スイッチ素子ＳＷ＿１〜ＳＷ＿４のオン・オフの切り替えと第１回路１１における容量Ｃ１の容量値が制御される。
【０１２７】
図９に各通信モードに対応したスイッチ素子ＳＷ＿１〜ＳＷ＿４及び容量Ｃ１の制御方法を例示する。同図に示されるように、通信モードがＧＳＭの場合には、例えば、スイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じてオン状態とするとともに、容量Ｃ１の容量値を２１ｐＦとする。通信モードがＷＣＤＭＡの場合には、例えば、フィルタスイッチ素子ＳＷ＿１〜ＳＷ＿４を開いてオフ状態とするとともに、容量Ｃ１の容量値を２１ｐＦとする。通信モードがＬＴＭの場合には、例えば、フィルタスイッチ素子ＳＷ＿１〜ＳＷ＿４を開いてオフ状態とするとともに、容量Ｃ１の容量値を４ｐＦとする。ここで、フィルタ回路５の抵抗Ｒ２の値を４ｋΩとすると、通信モードがＧＳＭの場合にはフィルタ回路５のカットオフ周波数ｆｃは１３５ｋＨｚとなり、通信モードがＷＣＤＭＡの場合にはフィルタ回路５のカットオフ周波数ｆｃは１．９２ＭＨｚとなり、通信モードがＬＴＥの場合にはフィルタ回路５のカットオフ周波数ｆｃは１０ＭＨｚとなる。なお、同図において、ＧＳＭ受信に好適なカットオフ周波数を１３５ｋＨｚとし、ＷＣＤＭＡ受信に好適なカットオフ周波数を１．９２ＭＨｚとし、ＬＴＥの帯域幅２０ＭＨｚ受信に好適なカットオフ周波数を１０ＭＨｚとしているが、上記のカットオフ周波数の値は一例であり、特に限定されない。
【０１２８】
図１０にフィルタ回路５の各通信モードに対応したフィルタ特性を例示する。同図において、横軸は周波数ｆ〔Ｈｚ〕であり、縦軸は利得Ｇ〔ｄＢ〕である。同図には、前述した図８にしたがってスイッチ素子ＳＷ＿１〜ＳＷ＿４及び容量Ｃ１を切り替えた場合のフィルタ特性が例示される。同図において、フィルタ回路５のフィルタ特性は、通信モードがＧＳＭの場合には参照符号１００で示される特性となり、通信モードがＷＣＤＭＡの場合には参照符号１０１で示される特性となり、通信モードがＬＴＥの場合には参照符号１０２で示される特性となる。
【０１２９】
図１１は、通信モードを切り替える場合のタイミングの一例を示す説明図である。
【０１３０】
同図において、時刻ｔ０において送受信機４０はＷＣＤＭＡの信号を受信しているとする。この場合、ベースバンド信号処理用ＬＳＩ４１０から出力される通信モード選択信号ＳｍはＷＣＤＭＡを指示している。制御部４０８は、図９の組み合わせに基づいてフィルタ切替信号Ｓｆを制御することで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのスイッチ素子ＳＷ＿１〜ＳＷ＿４をオフ状態（ＯＰＥＮ）にし、容量Ｃ１の容量値を２１ｐＦにする。これにより、フィルタ回路５は第２回路２１が切り離された構成となり、カットオフ周波数ｆｃは１．９２ＭＨｚに設定される。
【０１３１】
次に、時刻ｔ１において送受信機４０は受信の通信モードをＧＳＭに切り替える。このとき、ベースバンド信号処理用ＬＳＩ４１０は、ＧＳＭを指示する通信モード選択信号Ｓｍを出力する。これを受けた制御部４０８は、図９の組み合わせに基づいてフィルタ切替信号Ｓｆを制御することで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのスイッチ素子ＳＷ＿１〜ＳＷ＿４をオン状態（ＣＬＯＳＥ）にする。容量Ｃ１の容量値は２１ｐＦであり、変更されない。これにより、フィルタ回路５は第１回路１１と第２回路２１が接続された構成となり、カットオフ周波数ｆｃは１３５ｋＨｚに設定される。
【０１３２】
そして、時刻ｔ２において送受信機４０は受信の通信モードをＬＴＥに切り替える。このとき、ベースバンド信号処理用ＬＳＩ４１０は、ＬＴＥを指示する通信モード選択信号Ｓｍを出力する。これを受けた制御部４０８は、図９の組み合わせに基づいてフィルタ切替信号Ｓｆを制御することで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのスイッチ素子ＳＷ＿１〜ＳＷ＿４をオフ状態（ＯＰＥＮ）にし、容量Ｃ１の容量値を４ｐＦに変更する。これにより、フィルタ回路５は第２回路２１が切り離された構成となり、カットオフ周波数ｆｃは１０ＭＨｚに設定される。
【０１３３】
ＧＳＭ方式の信号を受信する場合、フィルタ特性１００は、スイッチ素子ＳＷ＿１〜ＳＷ＿４が閉じられるために演算増幅器ＯＰ２の利得帯域幅の影響を受ける。しかし、フィルタ回路５の基本的な回路構成を容量Ｃ１及び抵抗Ｒ４を挿入したフィルタ回路３と同様にすることで、その影響が軽減され、十分に抑圧量がある高い周波数帯（例えば、図１０の１０ＭＨｚ付近）において多少の抑圧量の低下が発生するにとどまる。これにより、抑圧が困難な４００ｋＨｚオフセットや６００ｋＨｚオフセットによる隣接チャンネル妨害等を十分に抑圧することが可能となる。一方、ＷＣＤＭＡの信号やＬＴＥの帯域２０ＭＨｚの信号を受信するためには、ＧＳＭの帯域幅の１０倍以上の帯域幅が必要である。そのため、仮に、フィルタ回路５のスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じて第２回路２１を接続した状態において、容量Ｃ１の容量値を変更することでフィルタ特性を切り替えるとすると、演算増幅器ＯＰ２の利得帯域幅の影響度が１０倍以上となり、演算増幅器ＯＰ２の利得帯域幅を増やさない限り１０ＭＨｚ近傍で利得の抑圧量の低下が発生する。すなわち、ＷＣＤＭＡの信号を受信する場合に、５ＭＨｚオフセットや１０ＭＨｚオフセットの隣接チャンネル妨害等を十分に抑圧することができない虞がある。これは、ＬＴＥの帯域２０ＭＨｚの信号を受信する場合も同様である。そこで、フィルタ回路５のように、ＷＣＤＭＡやＬＴＥなどの広帯域幅の通信モードの信号を受信する場合には、フィルタ回路５のスイッチ素子ＳＷ＿１〜ＳＷ＿４を開いて第２回路２１を切り離し、第１回路１１によってフィルタ特性を得る構成とする。これにより第２回路２１における演算増幅器ＯＰ２の利得帯域幅の影響を受けることなく、安定したフィルタ特性が得られる。
【０１３４】
以上、実施の形態５に係る送受信機４０によれば、受信の目的とする通信方式に応じてフィルタ特性を切り替えることができる。また、スイッチ素子ＳＷ＿１〜ＳＷ＿４によって第２回路２１の切り離しを可能とすることで、演算増幅器ＯＰ２の利得帯域幅の影響を受けることなく、各通信モードで最適なフィルタ特性を得ることが可能となる。更にフィルタ回路５によれば、前述のフィルタ回路１乃至４と同様に、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【０１３５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１３６】
例えば、フィルタ回路３乃至５として電流入力のフィルタ回路を例示したが、電圧入力に対応するため、図２のようにフィルタ回路３乃至５の入力側に抵抗Ｒ１＿Ａ及び抵抗Ｒ１＿Ｂを挿入した回路構成としても、同様の効果が得られる。
【０１３７】
実施の形態５において、ＧＳＭ、ＷＣＤＭＡ、及びＬＴＥの３つの通信方式を切り替える送受信機４０にフィルタ回路５を適用する場合を例示したが、別の通信方式間でフィルタ特性を切り替える送受信機に適用することも可能である。例えば、ＴＤ−ＳＣＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ − Ｓｙｎｃｈｒｏｎｏｕｓ ＣＤＭＡ）やＣＤＭＡ２０００等の携帯電話における通信規格や携帯電話以外の通信機器における通信規格に対応したフィルタ回路に適用しても同様な効果が得られる。また、実施の形態５において、フィルタ回路５を受信側のフィルタに適用する場合を例示したが、送信側のフィルタ回路に適用することも可能である。同様に、送受信機に限られず、送信機や受信機にも適用可能である。更に、フィルタ回路５やフィルタ特性の切り替え制御の仕組みを低ＩＦ方式の送受信機に適用することも可能である。例えば、Ｉ信号用フィルタ回路５＿Ａの出力をＱ信号用フィルタ回路５＿Ｂの入力に帰還し、Ｑ信号用フィルタ回路５＿Ｂの出力をＩ信号用フィルタ回路５＿Ａの入力に帰還するように接続することにより、送受信機４０と同様の効果が期待できる。
【０１３８】
実施の形態５に係る送受信機４０において、ＧＳＭの信号を受信するときにスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じる制御方法を示したがこれに限らない。例えば、ＬＴＥは受信帯域幅１．４ＭＨｚ、３ＭＨｚ、５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚ、２０ＭＨｚというように適宜受信帯域幅が変わる通信方式であるので、受信帯域幅が比較的小さい１．４ＭＨｚの信号を受信するときにスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じるように制御することも可能である。また、容量Ｃｈも制御部４０８からのフィルタ切替信号Ｓｆによって可変できる構成にすることも可能である。例えば、ＬＴＥの１．４ＭＨｚの信号を受信するときにスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じるように制御することに加えて、容量Ｃｈを変更してカットオフ周波数を変更することが可能である。また、その際に容量Ｃ１も合わせて変更しても良い。更に、制御部４０８からのフィルタ切替信号Ｓｆによってフィルタ特性のプロセスばらつきを補正するように容量Ｃ１、容量Ｃｈを調整しても良い。
【０１３９】
スイッチ素子ＳＷ＿１〜ＳＷ＿４を挿入する位置は図８に示される位置に限られず、スイッチ素子ＳＷ＿１〜ＳＷ＿４を開いたときに第１回路１１が第２回路２１の影響を受けないようにすることができれば、別の位置でも良い。例えば、抵抗Ｒ３＿Ａと演算増幅器ＯＰ２の反転出力端子Ｖｏｐ２ｍとの間にスイッチ素子ＳＷ＿１を配置しても良い。
【０１４０】
送受信機４０において、フィルタが不要な通信方式とフィルタが必要な通信方式が混載する場合には、第１回路１１の代わりに第１回路１０を適用することも可能である。この場合、例えば、フィルタが不要な通信方式の場合にはスイッチ素子ＳＷ＿１〜ＳＷ＿４を開き、フィルタが必要な通信方式の場合にはスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じる。すなわち、フィルタ特性の変更の必要性に応じて、通信方式や受信帯域幅を変化させるタイミングで、スイッチ素子ＳＷ＿１〜ＳＷ＿４を切替えれば良い。
【０１４１】
図７に示した送受信機４０の構成は、その一例を示したに過ぎない。例えば、５次や６次のフィルタ特性が必要な場合には、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂの後段に、さらにフィルタ回路を追加しても良い。
【符号の説明】
【０１４２】
１〜５ フィルタ回路
１０、１１ 第１回路
２０、２１、２２ 第２回路
２００、２１０、２２０ 微分回路
ＯＰ１、ＯＰ２ 演算増幅器
Ｒ２＿Ａ、Ｒ２＿Ｂ、Ｒ３＿Ａ、Ｒ３＿Ｂ、Ｒｈ＿Ａ、Ｒｈ＿Ｂ 抵抗
Ｃｈ＿Ａ、Ｃｈ＿Ｂ 容量
Ｉｉｎｐ 正側の入力端子
Ｉｉｎｍ 負側の入力端子
Ｖｏｕｔｍ 負側の出力端子
Ｖｏｕｔｐ 正側の出力端子
Ｖｏｐ２ｍ 演算増幅器ＯＰ２の負側の出力端子
Ｖｏｐ２ｐ 演算増幅器ＯＰ２の正側の出力端子
Ｖｉｎｐ 正側の入力端子
Ｖｉｎｍ 負側の入力端子
Ｒ１＿Ａ、Ｒ１＿Ｂ、Ｒ４＿Ａ、Ｒ４＿Ｂ 抵抗
Ｃ１＿Ａ、Ｃ１＿Ｂ、Ｃ２＿Ａ、Ｃ２＿Ｂ 容量
６００〜６０４ フィルタ特性
１００ ＧＳＭの信号受信時のフィルタ特性
１０１ ＷＣＤＭＡの信号受信時のフィルタ特性
１０２ ＬＴＥの信号受信時のフィルタ特性
４０ 送受信機
４００ アンテナ
４０１ フロントエンドモジュール
４０２ 低雑音増幅器
４２０ 変換部
４０３ Ｉ信号用ミキサ
４１３ Ｑ信号用ミキサ
４０５ ９０度移相器
４０４ 局部信号発振器
５＿Ａ Ｉ信号用フィルタ回路
５＿Ｂ Ｑ信号用フィルタ回路
４０７ Ｉ信号用可変増幅器
４１７ Ｑ信号用可変増幅器
４０９ Ｉ信号用アナログ／デジタル変換器（ＡＤＣ）
４１９ Ｑ信号用アナログ／デジタル変換器（ＡＤＣ）
４０８ 制御部（ＣＮＴ）
４１０ ベースバンド信号処理用ＬＳＩ（ＢＢ＿ＬＳＩ）
４１２ デジタル／アナログ変換器（ＤＡＣ）
４１１ ＲＦ送信信号生成部（Ｔｘ）
ＳＷ＿１〜ＳＷ＿４ スイッチ素子
Ｓｆ フィルタ切替信号
Ｓｍ 通信モード選択信号
５００ フィルタ回路
ＩＮ３、ＩＮ４ 入力端子
ＯＵＴ３、ＯＵＴ４ 出力端子
ＯＰ１０、ＯＰ３１５ 演算増幅器
３１０ 容量増幅器
３１１、３１３ ＲＣ時定数フィルタ
Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４ 抵抗
Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２ 容量
【技術分野】
【０００１】
本発明は、フィルタ回路及び前記フィルタ回路を備える受信装置に関し、特に、より低い遮断周波数のフィルタ特性を必要とするフィルタ回路に適用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話等の無線移動通信の市場は、将来的に音声サービスから、先端双方向アプリケーションをサポートするための映像、音声、及びデータを同時に提供するマルチメディアサービスへシフトすると予想されている。それに伴って、より高速な無線パケットデータアクセスを可能とする高い通信速度の通信方式が必要とされている。例えば、無線移動通信の通信方式は、ＧＳＭ（Ｇｒｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）に代表される第２世代から、より広帯域の通信システムであるＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｓｅｓｓ）に代表される第３世代、更には第４世代と互換性のあるＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）にシフトしている。第３世代の下り通信速度は、例えばＷＣＤＭＡでは最大２Ｍｂｐｓまで増加している。また、ＬＴＥでは理論上３００Ｍｂｐｓ以上の下り通信速度に対応可能となっている。
【０００３】
このように、多くの通信方式が混在するなかで複数の通信方式に対応したマルチモード携帯電話端末が市場では必要とされ、その低コスト化が重要となっている。携帯電話の無線部における低ＩＦ（Ｉｎｔｅｒｍｉｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）やダイレクト・コンバージョンの受信方式は、ヘテロダイン方式などに比べ回路設計と集積化技術との適切な利用によって構成が簡素化でき、マルチモード携帯電話端末の無線受信部の低コスト化に有力なシステムソリューションとなっている。
【０００４】
低ＩＦやダイレクト・コンバージョンの受信方式では、受信帯域外の妨害信号を抑圧するためには、周波数変換後のベースバンド帯域でローパスフィルタ（ＬＰＦ）が必要となる。フィルタ回路の従来技術として特許文献１乃至４に開示がある。
【０００５】
特許文献１には、ハイパスフィルタと容量増幅器を用いたフィルタ回路が開示されている。容量増幅器によって小さな容量素子の容量値を増幅し、フィルタ回路の小面積化を可能としている。容量値の増幅は、容量両端に印加される電圧を増幅することによって実現される。帯域内の雑音成分は容量によってフィルタリングされるため、雑音劣化が少ない構成となっている。
【０００６】
特許文献２には、２つのローパスフィルタの位相回転量を利用した複素バンドパスフィルタ回路（ＢＰＦ）が開示されている。具体的には、特許文献２のフィルタ回路は、一方のローパスフィルタの入力に、９０度位相差がある他方のローパスフィルタの出力を帰還させて、全体として複素バンドパスフィルタとして動作する。２つのローパスフィルタの接続をスイッチで切り替えることで、帯域制限すべき帯域をＬｏｗ−ＩＦ方式の帯域とＺｅｒｏ−ＩＦ方式の帯域との間で切り替え可能としている。
【０００７】
特許文献３には、Ｉ信号とＱ信号を帯域制限することにより自己チャネル信号を選択するチャネル選択フィルタ部として、ローパスフィルタとハイパスフィルタ（ＨＰＦ）を組み合わせてバンドパスフィルタの特性を実現するフィルタ回路が開示されている。
【０００８】
特許文献４には、トランスインピーダンスアンプ（ＴＩＡ）を複数入れ子状に直列接続し、その出力を入力に負帰還することで全体として広帯域の増幅動作を実現したトランスインピーダンス増幅器を用いた積分回路が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第ＵＳ７５９２８６４ Ｂ２号明細書
【特許文献２】特開２００９−１４７５２６号公報
【特許文献３】特開２００３−４６４０１号公報
【特許文献４】特開２００７−２０２１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
一般に、抵抗Ｒと容量Ｃで構成されるフィルタ回路のカットオフ周波数は、その積であるＲＣ積に反比例する。また、抵抗Ｒは熱雑音を発生するため、容量Ｃと抵抗Ｒを用いるフィルタ回路の雑音電圧は、抵抗Ｒに比例する。したがって、フィルタ回路の低雑音化には抵抗を大きくするのではなく、容量を大きくする方が望ましい。すなわち、低雑音かつ低いカットオフ周波数のフィルタ回路を実現する場合には、高いカットオフ周波数のフィルタ回路を実現する場合に比べ大きな容量Ｃが必要となる。しかしながら、半導体基板（チップ）上に容量を形成する場合、容量値は素子面積に比例し、抵抗に比べて大きな面積が必要となるため、低雑音かつ低いカットオフ周波数のフィルタ回路を実現するためには、より大きなチップ面積が必要となる。例えば、ダイレクト・コンバージョン・レシーバーに適用されるＧＳＭのような狭帯域信号用のフィルタ回路において、低雑音且つ低いカットオフ周波数のフィルタ特性を実現するには、大面積の容量が必要となる。
【００１１】
一方、上記特許文献１に記載されたフィルタ回路は、前述したように、容量増幅器によって小さな容量素子の容量値を増幅することでフィルタ回路の小面積化を実現している。ここで、上記特許文献１に記載されたフィルタ回路の回路構成を図１２に示す。同図に示されるフィルタ回路５００は、演算増幅器ＯＰ１０の後段に容量増幅器３１０を設け、前記容量増幅器３１０の出力を容量Ｃ９、Ｃ１０を介して演算増幅器ＯＰ１０の入力に負帰還させる構成である。これにより、容量Ｃ９、Ｃ１０の容量値は容量増幅器３１０の増幅率によって増幅されたように見せることができる。
【００１２】
容量増幅器３１０は、演算増幅器ＯＰ３１５とＲＣ時定数フィルタ３１１を用いる構成であり、いわゆる微分回路を用いる構成ではない。見方によれば、つまり、仮に抵抗Ｒ１１を無限大にしてみると（同文献にはそのような使い方は記載されておらず、抵抗Ｒ１１を現実的な抵抗値に設定した使用方法しか想定されていないと思われるが）、入力容量Ｃ１１と、演算増幅器ＯＰ３１５と、帰還抵抗Ｒ１３とから構成される微分回路と捉えられなくもない。しかし、そのように仮定したとしても、特許文献１の構成は、容量増幅器３１０の出力信号を容量Ｃ９、Ｃ１０を介して不完全積分回路の入力に負帰還させる構成であって、抵抗を介して負帰還させる構成ではない。
【００１３】
差動回路を構成する素子の定数を同一の値とすれば、容量増幅器３１０の増幅率Ｈｃ（ｓ）は（式１）で表される。
【００１４】
【数１】
【００１５】
フィルタ回路全体のカットオフ周波数において、容量Ｃ９とＣ１０の容量値が増幅されたように見せるためには、（式１）で示される増幅率ＨＣ（ｓ）は１以上の値が必要である。すなわち、フィルタ回路の小面積化のため容量Ｃ９、Ｃ１０を削減する場合、その削減率に比例して増幅率を上げる必要がある。このため、図１２に示されるように、フィルタ回路５００はＲ１１とＣ１１を並列接続にすることで、低周波数から増幅率を上げることが可能な構成となっている。
【００１６】
ここで、フィルタ回路５００の動作について検討する。先ず、増幅率ＨＣ（ｓ）に対する（式１）の第２項の寄与率を小さくした場合を考える。例えば、受信帯域内では（式１）の第２項の寄与率を小さくすると、（Ｒ１３／Ｒ１１）の値を大きくすることで容量Ｃ９、Ｃ１０の容量値を増幅する必要がある。しかしながら、（Ｒ１３／Ｒ１１）を大きくすることによって容量増幅を行うと、演算増幅器ＯＰ１０から出力される受信帯域内の信号も増幅するため、演算増幅器ＯＰ１０及び演算増幅器ＯＰ３１５の出力能力（最大出力電圧）によっては、容量増幅器３１０の出力信号が歪む可能性がある。次に、増幅率ＨＣ（ｓ）に対する（式１）の第２項の寄与率を大きくした場合を考える。仮にＲ１１を無限大にした場合、容量増幅器３１０のカットオフ周波数を下げて高域周波数の増幅率を上げる必要がある。このため、受信帯域端の信号が増幅されて、容量増幅器３１０の出力が歪み、帯域内の信号が劣化する虞がある。しかしながら、増幅率を小さくすると、容量Ｃ９、Ｃ１０を小さくできないため、フィルタ回路の小面積化が困難となる。
【００１７】
以上のように、特許文献１に示されるフィルタ回路では、（Ｒ１３／Ｒ１１）を大きくすることによって容量増幅器３１０の増幅率を大きくして容量Ｃ９、Ｃ１０の低減を図ろうとすると、信号の歪みが大きくなるという問題がある。すなわち、もともと小型化のために設けた容量Ｃ９であるが、線形性よくフィルタを機能させるために演算増幅器ＯＰ３１５の利得を下げると、結局、容量Ｃ９を大きくしなければならなくなり、線形性向上と小面積化とを両立することが困難になるという問題がある。更に、本願発明者が検討したところ、ＧＳＭからＬＴＥのように狭帯域から広帯域の通信方式に対応するマルチモード受信機に特許文献１のフィルタ回路５００を適用した場合、容量増幅器３１０の周波数特性の影響により、広帯域の通信モードでの妨害波のフィルタリング特性が低下する虞があることが明らかとされた。
【００１８】
また、特許文献２に記載のフィルタ回路は、前述したように２つのローパスフィルタの位相回転量を利用した複素バンドパスフィルタであってローパスフィルタではなく、また、複素バンドパスフィルタにおける容量の大きさや雑音に着目して小面積化を図るものではない。特許文献３に記載のフィルタ回路は、ローパスフィルタとハイパスフィルタを直列接続することでバンドパスフィルタの特性を実現するフィルタ回路であって、ハイパスフィルタの出力を帰還させる構成ではなく、また、ローパスフィルタやハイパスフィルタにおける容量の大きさや雑音に着目して小面積化を図るものではない。更に、特許文献４に記載の積分回路では、入れ子状のトランスインピーダンスアンプの数を増加させると、寄生ノイズ及び電力損失の増加するため、回路の効率が低下する。すなわち、特許文献４の記載の技術では、低雑音で小面積のフィルタ回路とはならない。
【００１９】
本発明の目的は、低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現することにある。
【００２０】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００２２】
すなわち、本フィルタ回路は、信号を増幅して出力端子に出力する第１回路と、第１容量素子を介して前記第１回路の出力信号を入力する第１差動増幅回路と、前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子とを有する。
【発明の効果】
【００２３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２４】
すなわち、本フィルタ回路によれば、低雑音かつ低カットオフ周波数のフィルタ回路をより小面積で実現することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１に係るフィルタ回路の一例を示すブロック図である。
【図２】実施の形態２に係るフィルタ回路の一例を示すブロック図である。
【図３】実施の形態３に係るフィルタ回路の一例を示すブロック図である。
【図４】フィルタ回路３の周波数特性の一例を示す説明図である。
【図５】実施の形態４に係るフィルタ回路の一例を示すブロック図である。
【図６】フィルタ回路４の周波数特性の一例を示す説明図である。
【図７】複数の通信方式に対応したマルチモード用の送受信機の一例を示すブロック図である。
【図８】フィルタ回路５の一例を示すブロック図である。
【図９】スイッチ素子ＳＷ＿１〜ＳＷ＿４及び容量Ｃ１の制御方法の一例を示す説明図である。
【図１０】フィルタ回路５の各通信モードに対応したフィルタ特性の一例を示す説明図である。
【図１１】通信モードを切り替える場合のタイミングの一例を示す説明図である。
【図１２】特許文献１に記載されたフィルタ回路の回路構成を示す回路図である。
【発明を実施するための形態】
【００２６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２７】
〔１〕（増幅器＋微分回路＋負帰還抵抗Ｒ３のローパスフィルタ）
本発明の代表的な実施の形態に係るフィルタ回路（１〜５）は、入力端子（Ｉｉｎｐ、Ｉｉｎｍ（Ｖｉｎｐ、Ｖｉｎｍ））に供給された信号を入力し、入力した信号を増幅して出力端子（Ｖｏｕｔｍ、Ｖｏｕｔｐ）に出力する第１回路（１０、１１）と、前記出力端子に出力された信号を受けるとともに前記第１回路の入力に帰還接続される第２回路（２０、２１、２２）と、を有する。前記第２回路（２０、２１、２２）は、第１容量素子（Ｃｈ＿Ａ、Ｃｈ＿Ｂ）と、前記第１容量素子を介して前記出力端子に出力された信号を入力する第１差動増幅回路（ＯＰ２）と、前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子（Ｒｈ＿Ａ、Ｒｈ＿Ｂ）と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子（Ｒ３＿Ａ、Ｒ３＿Ｂ）とを有する。
【００２８】
項１のフィルタ回路は、前記第１抵抗素子と、前記第１容量素子と、前記第１差動増幅回路とから構成される微分回路（ハイパスフィルタ）の出力を前記第１回路に負帰還することで、全体としてローパスフィルタとして動作する。本フィルタ回路において、ローパスフィルタとしての遮断周波数は、前記微分回路を構成する前記第１抵抗素子の抵抗値と前記第１容量素子の容量値との積に基づいて決定され、その積の値が大きくなるほど遮断周波数は小さくなる。したがって、より低域に遮断周波数を設定する場合には、前記第１抵抗素子の抵抗値をより大きくすればよい。これによれば、フィルタ回路を半導体基板上に形成する場合、前記第１容量素子の面積の増大を抑えることができ、フィルタ回路の小面積化を図ることができる。また、前記第１抵抗素子の抵抗値を大きくすることで抵抗の熱雑音は増加するが、前記第２回路はハイパスフィルタとして動作するので、遮断周波数より低い周波数帯域で発生する雑音を抑えることができる。すなわち前記第１容量素子の小面積化のために前記第１抵抗素子を大きくしても、雑音の増大を抑えることができる。
【００２９】
〔２〕（第１回路：ＴＩＡ）
項１のフィルタ回路において、前記第１回路は、前記入力端子に供給された信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路（ＯＰ１）と、前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子（Ｒ２＿Ａ、Ｒ２＿Ｂ）とを有する。
【００３０】
項２のフィルタ回路によれば、前記第２回路において信号の歪みが発生するか否かは、前記第１差動増幅回路の最大出力電圧と前記第２差動増幅回路の最大出力電圧との比率と、前記第２抵抗素子の抵抗値と前記第３抵抗素子の抵抗値との比率とに応じて決定され、前記第１抵抗素子の抵抗値の大きさには依存しない。したがって、低カットオフ周波数のフィルタ特性を得るために前記第１抵抗素子の抵抗値を大きくしたとしても、前記第２回路における信号の歪みが大きくなることはなく、低歪みのフィルタ回路を実現することができる。
【００３１】
〔３〕（ＭＯＳトランジスタで構成された演算増幅器）
項２のフィルタ回路において、前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される。
【００３２】
ＭＯＳトランジスタの雑音は、チャネル雑音とフリッカ雑音が支配的である。一般に、フリッカ雑音は、１／（ｆ・Ｗ・Ｌ）に比例して改善する。ここで、ｆは周波数であり、ＷはＭＯＳトランジスタのゲート幅であり、ＬはＭＯＳトランジスタのゲート長である。特に低周波数帯域ではフリッカ雑音が支配的であるため、低周波数帯域の雑音を低減するためには、一般に、ＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌを大きくする必要がある。しかしながら、項３のフィルタ回路の場合、前記第１差動増幅回路の雑音は、前記第２回路における微分回路の特性によって１／ｆに比例して改善するため、前記第１差動増幅回路を構成するＭＯＳトランジスタのゲート幅及びゲート長を大きくしなくても、雑音特性が顕著に劣化することはない。すなわち、項３のフィルタ回路によれば、前記第２差動増幅回路よりも小面積の前記第１差動増幅回路を前記第２回路における微分回路に用いることができ、フィルタ回路をより小面積で実現することができる。
【００３３】
〔４〕（ＯＰ１及びＯＰ２の最大出力電圧比に基づいて帰還量Ｇｈを決定）
項２又は３のフィルタ回路において、前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率（Ｇｈ＝Ｒ２／Ｒ３）が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率（Ｖｏｕｔｄ＿ｍａｘ／Ｖｏｐ２ｄ＿ｍａｘ）以上の値となるように構成される。
【００３４】
これによれば、前記第２回路における微分回路の出力信号と前記第１回路の出力信号の歪みを抑えることができ、フィルタ回路の線形性の劣化を防止することができる。
【００３５】
〔５〕（Ｒｈ＞Ｒ２）
項２乃至４のいずれかのフィルタ回路において、前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される。
【００３６】
前記第２抵抗素子と前記第３抵抗素子を同じ抵抗値としたとき、前記第１抵抗素子の抵抗値を前記第３抵抗素子の抵抗値よりも大きくすることで、不完全積分回路でフィルタ回路を構成する場合に比べて必要な容量値を小さくすることができ、フィルタ回路をより小面積にすることができる。
【００３７】
〔６〕（Ｃ１追加）
項２乃至５のいずれかのフィルタ回路において、前記第１回路は、前記第３抵抗素子に並列に配置される第２容量素子（Ｃ１＿Ａ、Ｃ１＿Ｂ）を更に有する。
【００３８】
例えば、前記第１差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第１容量素子のインピーダンスは前記第１抵抗素子に比べて非常に小さくなり、前記第１差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項６のフィルタ回路では、前記第２容量素子を前記第２差動増幅回路の入出力間に前記第３抵抗素子と並列に配置することによって前記第１回路を不完全積分回路の構成とする。これにより、項６のフィルタ回路は、前記第１抵抗素子及び前記第１容量素子に基づくカットオフ周波数に加え、前記第３抵抗素子及び前記第２容量素子に基づくカットオフ周波数を更に有するフィルタ特性となる。したがって、例えば、前記第３抵抗素子及び前記第２容量素子に基づくカットオフ周波数を前記第１抵抗素子及び前記第１容量素子に基づくカットオフ周波数よりも高域に設定すれば、フィルタ回路の帯域内の利得に影響することなく、高域での発振を防止しながらフィルタの通過帯域外の信号を抑圧することができる。
【００３９】
〔７〕（Ｒ４追加）
項１乃至６のいずれかのフィルタ回路において、前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子（Ｒ４＿Ａ、Ｒ４＿Ｂ）を更に有する。
【００４０】
前述したように、前記第１差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第１差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項７のフィルタ回路では、前記第４抵抗素子を前記第１容量素子と直列に接続することによって前記第２回路を不完全微分回路の構成とする。これによれば、前記第１差動増幅回路の入力と前記第１容量素子との直列経路のインピーダンスが高域で大きく低下するのを抑え、高域での前記第１差動増幅回路の発振を防止することができる。また、前記第４抵抗素子及び前記第２容量素子を組み合わせた補償を行うことで、高域での安定度をより高めることができる。
【００４１】
〔８〕（Ｃ２追加）
項１乃至７のいずれかのフィルタ回路において、前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子（Ｃ２＿Ａ、Ｃ２＿Ｂ）を更に有する。
【００４２】
前述したように、前記第１差動増幅回路が十分な利得帯域幅を備えていない場合、高域で前記第１差動増幅回路が発振乃至は抑圧量が低下する虞がある。そこで、項８のフィルタ回路では、前記第１抵抗素子と並列に前記第３容量素子を配置する。これにより、高域において前記第１差動増幅回路の入出力間の負帰還経路のインピーダンスを下げることができ、高域での利得の増大を抑えることができる。また、前記第４抵抗素子、前記第２容量素子、及び前記第３容量素子を組み合わせた補償を行うことで、高域での安定度を更に高めることができる。
【００４３】
〔９〕（第１回路：電圧入力（反転増幅回路））
項２乃至８のいずれかのフィルタ回路において、前記第１回路は第５抵抗素子（Ｒ１＿Ａ、Ｒ１＿Ｂ）を更に有し、前記第２差動増幅回路は、前記第５抵抗素子を介して前記入力端子に供給された信号を入力する。
【００４４】
これによれば、前記第１回路は、電圧入力が可能となる。
【００４５】
〔１０〕（フィルタ特性切り替え）
項６乃至９のいずれかのフィルタ回路において、前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子（ＳＷ＿１〜ＳＷ＿４）を更に有し、前記第２容量素子は容量値が変更可能に構成される。
【００４６】
これによれば、前記第１回路と前記第２回路との接続及び遮断と、前記第２容量素子の容量値との組み合わせによって、種々のフィルタ特性の実現が可能となる。
【００４７】
〔１１〕（受信装置）
本発明の代表的な実施の形態に係る受信装置（４０）は、信号を受信するためのアンテナ部（４００）と、前記アンテナ部によって受信した信号をベースバンド信号に変換するための変換部（４２０）と、前記変換部によって変換されたベースバンド信号から目的とする通信方式に応じた周波数帯の信号を取得するためのフィルタ回路（５＿Ａ、５＿Ｂ）と、前記フィルタ回路のフィルタ特性を切り替えるための制御を行う制御部（４０８）とを有する。前記フィルタ回路は、前記ベースバンド信号を入力し、入力した信号を増幅して出力する第１回路（１１）と、前記第１回路の出力信号を受けるとともに、前記第１回路の入力に帰還接続される第２回路（２０、２１、２２）と、前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子（ＳＷ＿１〜ＳＷ＿４）とを有する。前記第２回路は、第１容量素子（Ｃｈ＿Ａ、Ｃｈ＿Ｂ）と、前記第１容量素子を介して前記第１回路の出力信号を入力する第１差動増幅回路（ＯＰ２）と、前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子（Ｒｈ＿Ａ、Ｒｈ＿Ｂ）と、前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子（Ｒ３＿Ａ、Ｒ３＿Ｂ）とを有する。前記第１回路は、前記ベースバンド信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路（ＯＰ１）と、前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子（Ｒ２＿Ａ、Ｒ２＿Ｂ）と、前記第３抵抗素子に並列に配置される第２容量素子（Ｃ１＿Ａ、Ｃ１＿Ｂ）とを有する。また、前記第２容量素子は、容量値が変更可能に構成される。更に、前記制御部は、前記目的とする通信方式に応じて、前記スイッチ素子の制御と前記第２容量素子の容量値の制御とを行う。
【００４８】
これによれば、受信装置の前記フィルタ回路におけるフィルタ特性を前記目的とする通信方式に応じて、切り替えることができる。前記フィルタ回路は、全体としてローパスフィルタとして動作し、ローパスフィルタとしての遮断周波数は、前記微分回路を構成する前記第１抵抗素子の抵抗値と前記第１容量素子の容量値との積に基づいて決定される。したがって、項１と同様に、前記第１抵抗素子の抵抗値をより大きくすることにより、前記第１容量素子の面積の増大を抑えることができ、フィルタ回路の小面積化を図ることができる。また、項１と同様に、前記第１容量素子の小面積化のために前記第１抵抗素子を大きくしても、雑音の増大を抑えることができる。更に、前記第２回路において信号の歪みが発生するか否かは、前記第１差動増幅回路の最大出力電圧と前記第２差動増幅回路の最大出力電圧との比率と、前記第２抵抗素子の抵抗値と前記第３抵抗素子の抵抗値との比率とに応じて決定され、前記第１抵抗素子の抵抗値の大きさには依存しない。したがって、低カットオフ周波数のフィルタ特性を得るために前記第１抵抗素子の抵抗値を大きくしたとしても、前記第２回路における信号の歪みが大きくなることはなく、低歪みのフィルタ回路を実現することができる。
【００４９】
また、項６と同様に、前記第１差動増幅回路が十分な利得帯域幅を持っていない場合であっても、フィルタ回路全体のカットオフ周波数に対して前記第２容量素子に基づくカットオフ周波数を高域に設定することで、受信装置におけるフィルタ回路の帯域内の利得に影響することなく、高域での発振を防止しながら帯域外の信号を抑圧することができる。
【００５０】
〔１２〕（通信方式に応じたフィルタ特性の具体的な切り替え方法）
項１１の受信装置において、前記制御部は、前記目的とする通信方式が第１通信モード（ＧＳＭ）である場合には、前記スイッチ素子により前記第１回路と前記第２回路とを接続するとともに、前記第２容量素子の容量値を第１容量値（２１ｐＦ）に設定する。また、前記目的とする通信方式が前記第１通信モードよりも高い周波数帯域の第２通信モード（ＷＣＤＭＡ）である場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値に設定する。更に、前記目的とする通信方式が前記第２通信モードよりも高い周波数帯域の第３通信モード（ＬＴＥ）である場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値よりも小さい第２容量値（４ｐＦ）に設定する。
【００５１】
これによれば、目的とする通信方式に応じたフィルタ特性の変更を容易に行うことができる。
【００５２】
〔１３〕（ＭＯＳトランジスタで構成された演算増幅器）
項１１又は１２の受信装置において、前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される。
【００５３】
これによれば、項３と同様に、前記第２差動増幅回路よりも小面積の前記第１差動増幅回路を前記第２回路における微分回路に用いることができ、フィルタ回路をより小面積で実現することができる。
【００５４】
〔１４〕（ＯＰ１及びＯＰ２の最大出力電圧比に基づいて帰還量Ｇｈを決定）
項１１乃至１３のいずれかの受信装置において、前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率（Ｇｈ＝Ｒ２／Ｒ３）が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率（Ｖｏｕｔｄ／Ｖｏｐ２ｄ）以上の値となるように構成される。
【００５５】
これによれば、前記第２回路における微分回路の出力信号と前記第１回路の出力信号の歪みを抑えることができ、フィルタ回路の線形性の劣化を防止することができる。
【００５６】
〔１５〕（Ｒｈ＞Ｒ２）
項１１乃至１４のいずれかの受信装置において、前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される。
【００５７】
これによれば、項５と同様に、前記第２抵抗素子と前記第３抵抗素子を同じ抵抗値としたとき、不完全積分回路でフィルタ回路を構成する場合に比べて必要な容量値を小さくすることができ、フィルタ回路をより小面積で実現することができる。
【００５８】
〔１６〕（Ｒ４追加）
項１１乃至１５のいずれかの受信装置において、前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子（Ｒ４＿Ａ、Ｒ４＿Ｂ）を更に有する。
【００５９】
これによれば、前記第１差動増幅回路が十分な利得帯域幅を持っていない場合であっても、項７と同様に、高域での前記第１差動増幅回路の発振を防止することができる。また、前記第４抵抗素子及び前記第２容量素子を組み合わせた補償を行うことで、高域での安定度をより高めることができる。
【００６０】
〔１７〕（Ｃ２追加）
項１１乃至１６のいずれかの受信装置において、前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子（Ｃ２＿Ａ、Ｃ２＿Ｂ）を更に有する。
【００６１】
これによれば、前記第１差動増幅回路が十分な利得帯域幅を持っていない場合であっても、項８と同様に、高域での利得の増大を抑えることができる。また、前記第４抵抗素子、前記第２容量素子、及び前記第３容量素子を組み合わせた補償を行うことで、高域での安定度を更に高めることができる。
【００６２】
〔１８〕（第１回路：電圧入力（反転増幅回路））
項１１乃至１７のいずれかの受信装置において、前記第１回路は第５抵抗素子（Ｒ１＿Ａ、Ｒ１＿Ｂ）を更に有し、前記第２差動増幅回路は、前記第５抵抗素子を介して前記ベースバンド信号を入力する。
【００６３】
これによれば、前記第１回路は、電圧入力が可能となる。
【００６４】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００６５】
≪実施の形態１≫
図１は、実施の形態１に係るフィルタ回路の一例を示すブロック図である。同図に示されるフィルタ回路１は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。フィルタ回路１は、入力端子Ｉｉｎｐ、Ｉｉｎｍに供給された信号を入力し、信号を増幅して出力端子Ｖｏｕｔｐ、Ｖｏｕｔｍに出力する第１回路１０と、出力端子Ｖｏｕｔｐ、Ｖｏｕｔｍに出力された信号を受けるとともに第１回路１０の入力に帰還接続される第２回路２０とから構成される。
【００６６】
第１回路１０は、演算増幅器ＯＰ１と抵抗Ｒ２＿Ａ、Ｒ２＿Ｂとを含み、トランスインピーダンスアンプを構成する。演算増幅器ＯＰ１は、例えば、反転入力端子（−入力端子）及び非反転入力端子（＋入力端子）と反転出力端子（−出力端子）及び非反転出力端子（＋側出力端子）とを備える完全差動型の演算増幅器である。入力端子Ｉｉｎｐ、Ｉｉｎｍから入力された入力電流は、演算増幅器ＯＰ１及び抵抗Ｒ２＿Ａ、Ｒ２＿Ｂから成るトランスインピーダンスアンプによって電圧に変換される。具体的な接続関係は以下である。演算増幅器ＯＰ１の反転入力端子には正側の入力端子Ｉｉｎｐが接続され、非反転入力端子には負側の入力端子Ｉｉｎｍが接続される。演算増幅器ＯＰ１の非反転出力端子は、負側の出力端子Ｖｏｕｔｍに接続されるとともに、抵抗Ｒ２＿Ａを介して演算増幅器ＯＰ１の反転入力端子に接続される。演算増幅器ＯＰ１の反転出力端子は、正側の出力端子Ｖｏｕｔｐに接続されるとともに、抵抗Ｒ２＿Ｂを介して演算増幅器ＯＰ１の非反転入力端子に接続される。これにより、演算増幅器ＯＰ１の入出力間に負帰還経路が形成される。なお、本実施の形態では、抵抗Ｒ２＿Ａ及び抵抗Ｒ２＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒ２と表記する。
【００６７】
第２回路２０は、演算増幅器ＯＰ２と、容量Ｃｈ＿Ａ、Ｃｈ＿Ｂと、抵抗Ｒｈ＿Ａ、Ｒｈ＿Ｂと、抵抗Ｒ３＿Ａ、Ｒ３＿Ｂとを含む。演算増幅器ＯＰ２と、容量Ｃｈ＿Ａ、Ｃｈ＿Ｂと、抵抗Ｒｈ＿Ａ、Ｒｈ＿Ｂとにより、微分回路（ハイパスフィルタ）２００が構成される。演算増幅器ＯＰ２は、例えば、演算増幅器ＯＰ１と同様に完全差動型の演算増幅器である。出力端子Ｖｏｕｔｍ、Ｖｏｕｔｐに出力された信号は微分回路２００に入力され、微分回路２００から出力された信号は抵抗Ｒ３＿Ａ及び抵抗Ｒ３＿Ｂを介して前記第１回路１０の入力に負帰還される。具体的な接続関係は以下である。演算増幅器ＯＰ２の反転入力端子は容量Ｃｈ＿Ａを介して負側の出力端子Ｖｏｕｔｍに接続され、非反転入力端子は容量Ｃｈ＿Ｂを介して正側の出力端子Ｖｏｕｔｐに接続される。演算増幅器ＯＰ２の非反転出力端子Ｖｏｐ２ｐは抵抗Ｒｈ＿Ａを介して演算増幅器ＯＰ２の反転入力端子に接続される。また、演算増幅器ＯＰ２の反転出力端子Ｖｏｐ２ｍは抵抗Ｒｈ＿Ｂを介して演算増幅器ＯＰ２の非反転入力端子に接続される。これにより、演算増幅器ＯＰ２の入出力間に負帰還経路が形成される。更に、演算増幅器ＯＰ２の非反転出力端子Ｖｏｐ２ｐは抵抗Ｒ３＿Ｂを介して演算増幅器ＯＰ１の非反転入力端子に接続され、演算増幅器ＯＰ２の反転出力端子Ｖｏｐ２ｍは抵抗Ｒ３＿Ａを介して演算増幅器ＯＰ１の反転入力端子に接続される。これにより、第２回路２０の出力と第１回路１０の入力との間に負帰還経路が形成される。
【００６８】
なお、本実施の形態では、抵抗Ｒｈ＿Ａ及び抵抗Ｒｈ＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒｈと表記し、また、抵抗Ｒ３＿Ａ及び抵抗Ｒ３＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒ３と表記し、更に、容量Ｃｈ＿Ａ及び容量Ｃｈ＿Ｂを同一の容量値とし、総称する場合は容量Ｃｈと表記する。また、参照符号Ｖｏｐ２ｐは、演算増幅器ＯＰ２の非反転出力端子のみならず、当該非反転出力端子が接続されるノードをも表すものとし、参照符号Ｖｏｐ２ｍは、演算増幅器ＯＰ２の反転出力端子のみならず、当該反転出力端子が接続されるノードをも表すものとする。
【００６９】
フィルタ回路１のフィルタ特性について詳細に説明する。
【００７０】
ノードＶｏｐ２ｐ及びノードＶｏｐ２ｍには、第１回路１０から出力端子Ｖｏｕｔｐ及びＶｏｕｔｍに出力された信号を微分回路２００によって微分した電圧（微分電圧）が出力される。ここで、第１回路１０の差動入力電流をＩｉｎｄ、第１回路１０の差動出力電圧をＶｏｕｔｄ、微分回路２００の差動出力電圧をＶｏｐ２ｄ、とすると、微分回路２００の伝達関数Ｈ２（ｓ）は（式２）で表すことができる。
【００７１】
【数２】
【００７２】
微分回路２００の出力電圧Ｖｏｕｔｄは第１回路１０に負帰還され、抵抗Ｒ３によって帰還電流量が制御されるため、フィルタ回路１の全体の伝達関数Ｈ１（ｓ）は（式３）で表すことができる。
【００７３】
【数３】
【００７４】
【数４】
【００７５】
【数５】
【００７６】
【数６】
【００７７】
（式３）に示されるように、フィルタ回路１は全体としてローパスフィルタ回路として動作し、ＤＣ利得は（式４）で設定可能である。微分回路２００から第１回路１０へ帰還される信号の帰還量Ｇｈは（式５）で表され、フィルタ回路１のカットオフ周波数ｆｃは（式６）で表される。
【００７８】
フィルタ回路１の線形性は、ｆ＜ｆｃとなる帯域内での第１回路１０の最大出力電圧（演算増幅器ＯＰ１の最大出力電圧）Ｖｏｕｔｄ＿ｍａｘ及び微分回路２００の最大出力電圧（演算増幅器ＯＰ２の最大出力電圧）Ｖｏｐ２ｄ＿ｍａｘと、帰還量Ｇｈとに基づいて決定される。例えば、演算増幅器ＯＰ１の最大出力電圧と演算増幅器ＯＰ２の最大出力電圧がともに１．０Ｖであり、抵抗Ｒ２＝Ｒ、抵抗Ｒ３＝２Ｒとした場合を考える。この場合、帰還量Ｇｈ＝Ｒ２／Ｒ３＝０．５となるので、演算増幅器ＯＰ１が１．０Ｖpp differentialの出力電圧Ｖｏｕｔｄを出力するためには、演算増幅器ＯＰ２は２．０Ｖpp differentialの出力電圧Ｖｏｐ２ｄを出力する必要がある。しかしながら、演算増幅器ＯＰ２の最大出力電圧は１．０Ｖpp differentialであるため、演算増幅器ＯＰ２は１．０Ｖpp differentialまでしか出力することができず、演算増幅器ＯＰ２の出力電圧Ｖｏｐ２ｄは歪んでしまう。そこで、フィルタ回路１の線形性を保つため、帰還量Ｇｈは（式７）の条件を満たすように決定される。（式７）によれば、例えば、演算増幅器ＯＰ１の最大出力電圧と演算増幅器ＯＰ２の最大出力電圧が同じ場合、帰還量Ｇｈを１以上の値とすれば、フィルタ回路１の線形性を保つことができる。
【００７９】
【数７】
【００８０】
フィルタ回路１のカットオフ周波数ｆｃは、前述したように上記（式６）で与えられる。したがって、フィルタ回路１によれば、一般的な不完全積分回路でフィルタ回路を構成した場合に比べてＧｈ・Ｒｈ／Ｒ２倍小さな容量Ｃｈで所望のカットオフ周波数ｆｃを得ることができる。例えば、演算増幅器ＯＰ１の最大出力電圧と演算増幅器ＯＰ２の最大出力電圧が同じ値であり、フィルタ回路１０の線形性を保つために抵抗Ｒ２と抵抗Ｒ３の抵抗値の比を１対１（Ｇｈ＝１）とした場合には、抵抗Ｒｈを抵抗Ｒ２より大きくする。これにより、一般的な不完全積分回路でフィルタ回路を構成した場合に比べて必要な容量を小さくすることができる。また、前述したように、フィルタ回路１の線形性を保つためには上記（式７）を満足するように帰還量Ｇｈを決定すれば良く、フィルタ回路１の線形性は抵抗Ｒｈの大きさには依存しない。例えば、微分回路２００の出力電圧Ｖｏｐ２ｄは（式８）で表され、抵抗Ｒｈに依存しないため、抵抗Ｒｈを大きくしても微分回路２００及び第１回路１０の線形性は劣化しない。したがって、抵抗Ｒｈを大きくすることで、フィルタ回路１の線形性を保ちつつ、フィルタ回路１の小面積化を図ることができる。
【００８１】
【数８】
【００８２】
なお、詳細は後述するが、微分回路２００に入力された雑音はＧｈ倍に増幅されて第１回路１０の出力に現れるため、帰還量Ｇｈを“１”より大きい値にすると、第１回路１０の出力に現れる雑音がより大きくなる虞がある。しかし、雑音特性が許容される場合には、帰還量Ｇｈを１より大きな値（例えば、１．５〜２の値）にすれば、上記（式６）に示されるように、容量Ｃｈの面積をより削減することができる。
【００８３】
次にフィルタ回路１の雑音特性について説明する。
【００８４】
微分回路２００の雑音の伝達関数は、例えば上記（式２）と同様の式で表される。すなわち、微分回路２００の雑音電圧は周波数ｆに比例して大きくなるという特徴を持つ。また、前述したように、抵抗は熱雑音を発生するため、微分回路２００の雑音電圧は抵抗Ｒｈに比例して大きくなる。更に微分回路２００に入力された雑音はＧｈ倍に増幅されて第１回路１０の出力に現れる。しかしながら、微分回路２００はｆ＜ｆｃとなる帯域内の信号を抑圧する働きをするので、ｆ＜ｆｃとなる帯域内の出力雑音は微分回路２００によってフィルタリングされる。したがって、フィルタ回路１のカットオフ周波数をより低くするために、容量Ｃｈを小さくし、且つ抵抗Ｒｈを大きくしても、ｆ＜ｆｃとなる帯域内での雑音を抑えることができる。
【００８５】
演算増幅器ＯＰ１、ＯＰ２は、例えば、ＭＯＳトランジスタ（ＭＯＳ−ＦＥＴ）を含んで構成される。この場合の雑音について考える。演算増幅器ＯＰ１の入力換算雑音電流はＧ１倍に電流−電圧変換されて第１回路１０の出力に現れる。一般に演算増幅器がＭＯＳ−ＦＥＴで構成される場合、その雑音はチャネル雑音とフリッカ雑音が支配的となる。周波数をｆ、ＭＯＳ−ＦＥＴのゲート幅をＷ、ゲート長をＬとした場合、チャネル雑音はＷ／Ｌに比例して改善し、フリッカ雑音は１／（ｆ・Ｗ・Ｌ）に比例して改善する。特に低周波数帯域ではフリッカ雑音が支配的であるため、一般に低周波数帯域の雑音を低減するためには、演算増幅器を構成するＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌを大きくする必要がある。一方、演算増幅器ＯＰ２の入力換算雑音電圧は微分回路２００によりｆ＜ｆｃとなる帯域内では出力されない。すなわち、演算増幅器ＯＰ２の雑音は微分回路２００の特性によって１／ｆに比例して改善するため、演算増幅器ＯＰ２を構成するＭＯＳトランジスタのゲート幅及びゲート長を大きくしなくても、雑音特性が顕著に劣化することはない。したがって、演算増幅器ＯＰ１を構成するＭＯＳ−ＦＥＴよりもサイズの小さいＭＯＳ−ＦＥＴを用いて演算増幅器ＯＰ２を構成しても、雑音特性が顕著に劣化することはないので、演算増幅器ＯＰ２の面積を演算増幅器ＯＰ１よりも小さくすることができる。
【００８６】
以上のように、実施の形態１に係るフィルタ回路１は全体としてローパスフィルタとして動作し、そのカットオフ周波数ｆｃは、微分回路２００を構成する抵抗Ｒｈと容量Ｃｈとの積に基づいて決定される。これにより、抵抗Ｒｈを大きくすることで、容量Ｃｈを大きくすることなくカットオフ周波数をより低く設定することができ、フィルタ回路の小面積化を図ることができる。フィルタ回路１の線形性は帰還量Ｇｈと演算増幅器ＯＰ１、ＯＰ２の最大出力電圧との関係によって決まるので、抵抗Ｒｈを大きくしたとしてもフィルタ回路１における信号の歪みが大きくなることはない。また、フィルタ回路１は微分回路２００を用いて構成されるから、ｆ＜ｆｃとなる帯域内での抵抗Ｒｈの増大に伴う雑音の増大を抑えることができる。更に、微分回路２００は演算増幅器ＯＰ２における低周波数帯域のフリッカ雑音を抑えることができるから、演算増幅器ＯＰ１よりも演算増幅器ＯＰ２の面積を小さくすることができる。したがって、実施の形態１に係るフィルタ回路１によれば、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【００８７】
≪実施の形態２≫
図２は、実施の形態２に係るフィルタ回路の一例を示すブロック図である。同図において、実施の形態１に係るフィルタ回路１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００８８】
前記フィルタ回路１は電流入力のフィルタ回路であったが、同図に示されるフィルタ回路２は電圧入力のフィルタ回路である。具体的には、抵抗Ｒ１＿Ａが正側の入力端子Ｖｉｎｐと演算増幅器ＯＰ１の反転入力端子との間に挿入され、抵抗Ｒ１＿Ｂが負側の入力端子Ｖｉｎｍと演算増幅器ＯＰ１の非反転入力端子との間に挿入される。フィルタ回路２のその他の回路構成はフィルタ回路１と同様とされる。
【００８９】
図２において、入力端子Ｖｉｎｐと入力端子Ｖｉｎｍとの間の差動入力電圧をＶｉｎｄとすれば、第１回路１０に入力される差動入力電流Ｉｉｎｄは（式９）で表すことができる。ここで、抵抗Ｒ１＿Ａ及び抵抗Ｒ１＿Ｂを同一の抵抗値とし、総称する場合は単にＲ１と表記する。
【００９０】
【数９】
【００９１】
（式９）より、フィルタ回路２の全体の伝達関数Ｈ１’（ｓ）は（式１０）で表される。
【００９２】
【数１０】
【００９３】
【数１１】
【００９４】
（式１０）及び（式１１）に示されるように、フィルタ回路２は、抵抗Ｒ１によって入力電流を調整することでＤＣ利得を制御することができる。その他の特性は、フィルタ回路１と同様である。
【００９５】
以上、実施の形態２に係るフィルタ回路２によれば、電圧入力に対応し、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【００９６】
≪実施の形態３≫
図３は、実施の形態３に係るフィルタ回路の一例を示すブロック図である。同図において、実施の形態１に係るフィルタ回路１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００９７】
同図に示されるフィルタ回路３は、フィルタ回路１における演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合に、回路の安定性を向上させたフィルタ回路である。フィルタ回路３は、第１回路１１が不完全積分回路を構成し、第２回路２１の微分回路２１０が不完全微分回路を構成する点でフィルタ回路１と相違する。具体的には、第１回路１１において、抵抗Ｒ２＿Ａと並列に容量Ｃ１＿Ａが接続され、抵抗Ｒ２＿Ｂと並列に容量Ｃ１＿Ｂが接続される。また、微分回路２１０において、出力端子Ｖｏｕｔｍと容量Ｃｈ＿Ａとの間に抵抗Ｒ４＿Ａが直列に接続され、出力端子Ｖｏｕｔｐと容量Ｃｈ＿Ｂとの間に抵抗Ｒ４＿Ｂが直列に接続される。なお、以下の説明では、抵抗Ｒ４＿Ａ及び抵抗Ｒ４＿Ｂを同一の抵抗値とし、総称する場合は抵抗Ｒ４と表記し、また、容量Ｃ１＿Ａ及び容量Ｃ１＿Ｂを同一の容量値とし、総称する場合は容量Ｃ１と表記する。
【００９８】
図４にフィルタ回路３の周波数特性を例示する。同図において、縦軸は利得Ｇ〔ｄＢ〕であり、横軸は周波数ｆ〔Ｈｚ〕である。参照符号６００は演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合のフィルタ回路１の利得特性であり、参照符号６０１はフィルタ回路１における容量Ｃｈと直列に抵抗Ｒ４を接続したフィルタ回路の利得特性であり、参照符号６０２はフィルタ回路１における抵抗Ｒ２と並列に容量Ｃ１を接続したフィルタ回路の利得特性であり、参照符号６０３はフィルタ回路３の利得特性である。
【００９９】
参照符号６００に示されるように、演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合に、何も補償を行わないと、高域において容量Ｃｈのインピーダンスが抵抗Ｒｈに比べ非常に小さくなって演算増幅器ＯＰ２が発振し、その発振周波数ｆｐにおいて高い利得を持ったピークが現れる。そこで、演算増幅器ＯＰ２の発振を防止するため、以下の補償を行う。
【０１００】
第１の補償方法は、図３のように抵抗Ｒ４を容量Ｃｈに直列に接続する方法である。これにより、高域において、出力端子Ｖｏｕｔｍ、Ｖｏｕｔｐから演算増幅器ＯＰ２の入力に至る経路のインピーダンスの過度な低下を防ぐことができる。これによって、図４の参照符号６０１に示されるように、周波数ｆｐにおける利得のピークを抑え、発振を防止することができる。しかしながら、参照符号６０１に示されるように、低い周波数帯域（周波数ｆｃ２付近の周波数帯）から、利得の抑圧量が制限されてしまう。
【０１０１】
第２の補償方法は、図３のように容量Ｃ１を抵抗Ｒ２に並列に接続する方法である。これにより、容量Ｃ１はフィルタ回路１に新たなフィルタ回路を追加したような形となる。すなわち、フィルタ回路１のフィルタ特性に抵抗Ｒ２と容量Ｃ１からなる不完全積分回路（ローパスフィルタ）のカットオフ周波数ｆｃ２が新たに追加されたフィルタ特性となる。カットオフ周波数ｆｃ２は、例えば（式１２）で表される。
【０１０２】
【数１２】
【０１０３】
【数１３】
【０１０４】
ここで、カットオフ周波数ｆｃ２は、（式１３）に示されるように、前述の（式６）で示したカットオフ周波数ｆｃよりも十分高くされる。これにより、図４の参照符号６０２に示されるように、カットオフ周波数ｆｃより低い周波数帯域内の利得に影響を与えることなく、周波数ｆｐにおける利得のピークを抑えて発振を防止し、且つｆｃ以上の帯域外周波数においても抑圧量を得ることができる。
【０１０５】
第３の補償方法は、前記第１の補償方法と前記第２の補償方法の両方を行う方法である。具体的には、図３のように、抵抗Ｒ４を容量Ｃｈに直列に接続するともに、容量Ｃ１を抵抗Ｒ２に並列に接続する。容量Ｃ１は高い周波数領域において、利得の抑圧量を得ることができるため、演算増幅器ＯＰ２の有限な利得帯域幅の影響を補間することが可能となる。また、抵抗Ｒ４は高い周波数領域において、利得増大を抑圧することで位相補償を行う。これによれば、図４の参照符号６０３に示されるように、周波数ｆｐでの利得のピークをさらに抑えて発振を防止し、且つｆｃ以上の帯域外周波数においても抑圧量を得ることができる。
【０１０６】
一般的に演算増幅器の利得帯域幅を増やすには、面積と電流を増やす必要があるが、実施の形態３に係るフィルタ回路３によれば、演算増幅器ＯＰ２が十分な利得帯域幅を持っていなくとも、その影響を補償し、フィルタ回路全体の動作を安定化することが可能となる。すなわち、面積と電流低減のために演算増幅器ＯＰ２に低利得帯域幅の演算増幅器を用いたとしても、フィルタ回路１と同様に、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【０１０７】
≪実施の形態４≫
図５は、実施の形態４に係るフィルタ回路の一例を示すブロック図である。同図において、フィルタ回路１乃至３と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【０１０８】
同図に示されるフィルタ回路４は、フィルタ回路３と同様に、演算増幅器ＯＰ２が十分な利得帯域幅を持っていない場合に、回路の安定性を向上させたフィルタ回路である。すなわち、図３と相違するのは、微分回路２２０において抵抗Ｒｈ＿Ａに容量Ｃ２＿Ａが並列接続され、抵抗Ｒｈ＿Ｂに容量Ｃ２＿Ｂが並列接続されている点である。なお、以下の説明では、容量Ｃ２＿Ａ及び容量Ｃ２＿Ｂを同一の容量値とし、総称する場合は容量Ｃ２と表記する。
【０１０９】
図６にフィルタ回路４の周波数特性を例示する。同図において、縦軸は利得Ｇ〔ｄＢ〕であり、横軸は周波数ｆ〔Ｈｚ〕である。参照符号６０３はフィルタ回路３の利得特性であり、参照符号６０４はフィルタ回路４の利得特性である。
【０１１０】
フィルタ回路４において容量Ｃ２は抵抗Ｒｈと並列に接続される。これにより、高域において、補償容量Ｃ２のインピーダンスが下がることにより、演算増幅器ＯＰ２の入出力間の負帰還経路のインピーダンスを低下させ、周波数ｆｐでの利得増大を抑圧することができる。したがって、図６の参照符号６０４に示されるように、フィルタ回路３における補償方法に比べ、周波数ｆｐにおいて更にピークを減らすことが可能となる。
【０１１１】
以上、実施の形態４のフィルタ回路４によれば、演算増幅器ＯＰ２が十分な利得帯域幅を持っていなくとも、その影響を補償し、フィルタ回路全体の安定度を更に向上させることができる。なお、容量Ｃ１及び容量Ｃ２の必要性は、演算増幅器ＯＰ２の利得帯域幅と位相余裕に関係する。例えば、フィルタ回路の全体の特性が安定でなく、高い周波数領域の抑圧量が不十分であれば、容量Ｃ１及び容量Ｃ２、抵抗Ｒ４の何れか一方又は二つ或いは全てを追加すればよい。
【０１１２】
≪実施の形態５≫
図７は、複数の通信方式に対応したマルチモード用の送受信機の一例を示すブロック図である。同図に示される送受信機４０は、例えば、同相成分のＩチャネルと直交成分のＱチャネルの２系統のアナログベースバンド部を有する直交ダウンコンバージョン方式のＧＳＭと、ＷＣＤＭＡと、ＬＴＥとに対応した送受信機である。
【０１１３】
送受信機４０は、例えば、送受信用のアンテナ４００、アンテナスイッチとＲＦフィルタとからなるフロントエンドモジュール４０１、低雑音増幅器４０２、変換部４２０、Ｉ信号用フィルタ回路５＿Ａ、Ｑ信号用フィルタ回路５＿Ｂ、Ｉ信号用可変増幅器４０７、Ｑ信号用可変増幅器４１７、Ｉ信号用アナログ／デジタル変換器（ＡＤＣ）４０９、Ｑ信号用アナログ／デジタル変換器（ＡＤＣ）４１９、制御部（ＣＮＴ）４０８、ベースバンド信号処理用ＬＳＩ（ＢＢ＿ＬＳＩ）４１０、デジタル／アナログ変換器（ＤＡＣ）４１２、及びＲＦ送信信号生成部（Ｔｘ）４１１を含んで構成される。特に制限されないが、低雑音増幅器４０２、変換部４２０、Ｉ信号用フィルタ回路５＿Ａ、Ｑ信号用フィルタ回路５＿Ｂ、Ｉ信号用可変増幅器４０７、Ｑ信号用可変増幅器４１７、Ｉ信号用アナログ／デジタル変換器（ＡＤＣ）４０９、Ｑ信号用アナログ／デジタル変換器（ＡＤＣ）４１９、制御部（ＣＮＴ）４０８、デジタル／アナログ変換器（ＤＡＣ）４１２、及びＲＦ送信信号生成部（Ｔｘ）４１１は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されたＲＦＩＣとして構成される。
【０１１４】
アンテナ４００によって受信されたＲＦ受信信号は、フロントエンドモジュール４０１を介して低雑音増幅器４０２の入力端子に供給され、低雑音増幅器４０２は入力された信号を増幅し、ＲＦ受信増幅信号として変換部４２０に出力する。
【０１１５】
変換部４２０は、例えば、Ｉ信号用ミキサ４０３、Ｑ信号用ミキサ４１３、９０度移相器４０５、及び局部信号発振器４０４を含んで構成される。９０度移相器４０５は、局部信号発振器４０４から出力された信号に基づいて、Ｉローカル信号と、Ｉローカル信号と９０度の位相差を持つＱローカル信号とを生成する。Ｉローカル信号はＩ信号用ミキサ４０３に供給され、Ｑローカル信号はＱ信号ミキサ４１３に供給される。
【０１１６】
Ｉ信号用ミキサ４０３とＱ信号用ミキサ４１３は、直交ダウンコンバージョンミキサを構成する。Ｉ信号用ミキサ４０３は、ＲＦ受信増幅信号とＩローカル信号とに基づいてＩベースバンド信号を生成し、Ｉ信号用フィルタ回路５＿Ａに出力する。また、Ｑ信号用ミキサ４１３は、ＲＦ受信増幅信号とＱローカル信号とに基づいてＱベースバンド信号を生成し、Ｑ信号用フィルタ回路５＿Ｂに出力する。
【０１１７】
Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂは、後述する制御部４０８からのフィルタ切替信号Ｓｆに基づいて、Ｉベースバンド信号及びＱベースバンド信号から目的とする通信方式（通信モード）に応じた周波数帯の信号を取り出す。Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂの詳細については後述する。
【０１１８】
Ｉ信号用フィルタ回路５＿Ａから出力されたＩベースバンド信号はＩ信号用可変増幅器４０７に入力され、Ｑ信号用フィルタ回路５＿Ｂから出力されたＱベースバンド信号はＱ信号用可変増幅器４１７に入力され、夫々のベースバンド信号は増幅される。Ｉ信号用可変増幅器４０７によって増幅されたアナログのＩベースバンド信号は、Ｉ信号用アナログ／デジタル変換器４０９によってデジタルのＩベースバンド信号に変換され、ベースバンド信号処理用ＬＳＩ４１０に供給される。また、Ｑ信号用可変増幅器４１７によって増幅されたアナログのＱベースバンド信号は、Ｑ信号用アナログ／デジタル変換器４１９によってデジタルのＱベースバンド信号に変換され、ベースバンド信号処理用ＬＳＩ４１０に供給される。
【０１１９】
ベースバンド信号処理用ＬＳＩ４１０は、目的とする通信方式（通信モード）に応じて、供給されたデジタルのＩベースバンド信号及びＱベースバンド信号を復調する。これにより、受信したＲＦ信号から必要な情報を取得することができる。またベースバンド信号処理用ＬＳＩ４１０は、いずれの通信モードの信号を受信するかを選択する通信モード選択信号Ｓｍを生成する。通信モード選択信号Ｓｍは、例えばＧＳＭ、ＷＣＤＭＡ、及びＬＴＥの３つの通信モードのうち、いずれかの通信モードを指示する信号である。通信モード選択信号Ｓｍは、例えば制御部４０８に入力される。
【０１２０】
ベースバンド信号処理用ＬＳＩ４１０は更に、送信信号を生成する。例えば、ベースバンド信号処理用ＬＳＩ４１０は、送信すべき通信モードに応じてデジタルのＱベースバンド送信信号を生成し、デジタル／アナログ変換器４１２に出力する。デジタル／アナログ変換器４１２は、デジタルのベースバンド送信信号をアナログのベースバンド送信信号に変換し、ＲＦ送信信号生成部４１１に出力する。ＲＦ送信信号生成部４１１は、アナログのベースバンド送信信号に基づいてＲＦ送信信号を生成する。生成されたＲＦ送信信号は、フロントエンドモジュール４０１を介してアンテナ４００に供給され、送信される。
【０１２１】
制御部４０８は、通信モード選択信号Ｓｍが指示する通信モードに対応したフィルタ特性となるように、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂを制御する。具体的には、制御部４０８は、通信モード選択信号Ｓｍに基づいてフィルタ切替信号Ｓｆを生成し、フィルタ切替信号ＳｆによってＩ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのフィルタ特性を切り替える。Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂは、フィルタ切替信号Ｓｆによって、予め設定された各通信モードに適したフィルタ特性となるように切替えられる。
【０１２２】
ここで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂについて詳細に説明する。
【０１２３】
Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂは、フィルタとしての基本回路構成が同一であるため、Ｉ信号フィルタ回路５＿Ａ及びＱ信号フィルタ回路５＿Ｂを単にフィルタ回路５として、その回路構成を説明する。
【０１２４】
図８は、フィルタ回路５の一例を示すブロック図である。同図において、フィルタ回路１乃至４と同一の構成要素には同一の符号を付してその詳細な説明を省略する。なお、図８では、フィルタ回路５における微分回路を構成する回路として第２回路２１を適用する場合を代表的に例示するが、これに限られない。例えば、第２回路２１の代わりに第２回路２０や第２回路２２を適用したフィルタ回路としてもよい。
【０１２５】
フィルタ回路５は、前述した図３のフィルタ回路３の回路構成をベースとし、第１回路１１と第２回路２１との接続と遮断を切り替えるためのスイッチ素子ＳＷ＿１〜ＳＷ＿４を備える。具体的には、スイッチ素子ＳＷ＿１は抵抗Ｒ３＿Ａと入力端子Ｉｉｎｐとを接続する経路に挿入され、スイッチ素子ＳＷ＿４は抵抗Ｒ３＿Ｂと入力端子Ｉｉｎｍとを接続する経路に挿入される。また、スイッチ素子ＳＷ＿２は抵抗Ｒ４＿Ａと出力端子Ｖｏｕｔｍとを接続する経路に挿入され、スイッチ素子ＳＷ＿３は抵抗Ｒ４＿Ｂと出力端子Ｖｏｕｔｐとを接続する経路に挿入される。また、容量Ｃ１＿Ａ、Ｃ１＿Ｂは、容量値が変更可能に構成される。
【０１２６】
フィルタ回路５のフィルタ特性の切り替えは、フィルタ切替信号Ｓｆによって制御される。具体的には、フィルタ切替信号Ｓｆによって、スイッチ素子ＳＷ＿１〜ＳＷ＿４のオン・オフの切り替えと第１回路１１における容量Ｃ１の容量値が制御される。
【０１２７】
図９に各通信モードに対応したスイッチ素子ＳＷ＿１〜ＳＷ＿４及び容量Ｃ１の制御方法を例示する。同図に示されるように、通信モードがＧＳＭの場合には、例えば、スイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じてオン状態とするとともに、容量Ｃ１の容量値を２１ｐＦとする。通信モードがＷＣＤＭＡの場合には、例えば、フィルタスイッチ素子ＳＷ＿１〜ＳＷ＿４を開いてオフ状態とするとともに、容量Ｃ１の容量値を２１ｐＦとする。通信モードがＬＴＭの場合には、例えば、フィルタスイッチ素子ＳＷ＿１〜ＳＷ＿４を開いてオフ状態とするとともに、容量Ｃ１の容量値を４ｐＦとする。ここで、フィルタ回路５の抵抗Ｒ２の値を４ｋΩとすると、通信モードがＧＳＭの場合にはフィルタ回路５のカットオフ周波数ｆｃは１３５ｋＨｚとなり、通信モードがＷＣＤＭＡの場合にはフィルタ回路５のカットオフ周波数ｆｃは１．９２ＭＨｚとなり、通信モードがＬＴＥの場合にはフィルタ回路５のカットオフ周波数ｆｃは１０ＭＨｚとなる。なお、同図において、ＧＳＭ受信に好適なカットオフ周波数を１３５ｋＨｚとし、ＷＣＤＭＡ受信に好適なカットオフ周波数を１．９２ＭＨｚとし、ＬＴＥの帯域幅２０ＭＨｚ受信に好適なカットオフ周波数を１０ＭＨｚとしているが、上記のカットオフ周波数の値は一例であり、特に限定されない。
【０１２８】
図１０にフィルタ回路５の各通信モードに対応したフィルタ特性を例示する。同図において、横軸は周波数ｆ〔Ｈｚ〕であり、縦軸は利得Ｇ〔ｄＢ〕である。同図には、前述した図８にしたがってスイッチ素子ＳＷ＿１〜ＳＷ＿４及び容量Ｃ１を切り替えた場合のフィルタ特性が例示される。同図において、フィルタ回路５のフィルタ特性は、通信モードがＧＳＭの場合には参照符号１００で示される特性となり、通信モードがＷＣＤＭＡの場合には参照符号１０１で示される特性となり、通信モードがＬＴＥの場合には参照符号１０２で示される特性となる。
【０１２９】
図１１は、通信モードを切り替える場合のタイミングの一例を示す説明図である。
【０１３０】
同図において、時刻ｔ０において送受信機４０はＷＣＤＭＡの信号を受信しているとする。この場合、ベースバンド信号処理用ＬＳＩ４１０から出力される通信モード選択信号ＳｍはＷＣＤＭＡを指示している。制御部４０８は、図９の組み合わせに基づいてフィルタ切替信号Ｓｆを制御することで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのスイッチ素子ＳＷ＿１〜ＳＷ＿４をオフ状態（ＯＰＥＮ）にし、容量Ｃ１の容量値を２１ｐＦにする。これにより、フィルタ回路５は第２回路２１が切り離された構成となり、カットオフ周波数ｆｃは１．９２ＭＨｚに設定される。
【０１３１】
次に、時刻ｔ１において送受信機４０は受信の通信モードをＧＳＭに切り替える。このとき、ベースバンド信号処理用ＬＳＩ４１０は、ＧＳＭを指示する通信モード選択信号Ｓｍを出力する。これを受けた制御部４０８は、図９の組み合わせに基づいてフィルタ切替信号Ｓｆを制御することで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのスイッチ素子ＳＷ＿１〜ＳＷ＿４をオン状態（ＣＬＯＳＥ）にする。容量Ｃ１の容量値は２１ｐＦであり、変更されない。これにより、フィルタ回路５は第１回路１１と第２回路２１が接続された構成となり、カットオフ周波数ｆｃは１３５ｋＨｚに設定される。
【０１３２】
そして、時刻ｔ２において送受信機４０は受信の通信モードをＬＴＥに切り替える。このとき、ベースバンド信号処理用ＬＳＩ４１０は、ＬＴＥを指示する通信モード選択信号Ｓｍを出力する。これを受けた制御部４０８は、図９の組み合わせに基づいてフィルタ切替信号Ｓｆを制御することで、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂのスイッチ素子ＳＷ＿１〜ＳＷ＿４をオフ状態（ＯＰＥＮ）にし、容量Ｃ１の容量値を４ｐＦに変更する。これにより、フィルタ回路５は第２回路２１が切り離された構成となり、カットオフ周波数ｆｃは１０ＭＨｚに設定される。
【０１３３】
ＧＳＭ方式の信号を受信する場合、フィルタ特性１００は、スイッチ素子ＳＷ＿１〜ＳＷ＿４が閉じられるために演算増幅器ＯＰ２の利得帯域幅の影響を受ける。しかし、フィルタ回路５の基本的な回路構成を容量Ｃ１及び抵抗Ｒ４を挿入したフィルタ回路３と同様にすることで、その影響が軽減され、十分に抑圧量がある高い周波数帯（例えば、図１０の１０ＭＨｚ付近）において多少の抑圧量の低下が発生するにとどまる。これにより、抑圧が困難な４００ｋＨｚオフセットや６００ｋＨｚオフセットによる隣接チャンネル妨害等を十分に抑圧することが可能となる。一方、ＷＣＤＭＡの信号やＬＴＥの帯域２０ＭＨｚの信号を受信するためには、ＧＳＭの帯域幅の１０倍以上の帯域幅が必要である。そのため、仮に、フィルタ回路５のスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じて第２回路２１を接続した状態において、容量Ｃ１の容量値を変更することでフィルタ特性を切り替えるとすると、演算増幅器ＯＰ２の利得帯域幅の影響度が１０倍以上となり、演算増幅器ＯＰ２の利得帯域幅を増やさない限り１０ＭＨｚ近傍で利得の抑圧量の低下が発生する。すなわち、ＷＣＤＭＡの信号を受信する場合に、５ＭＨｚオフセットや１０ＭＨｚオフセットの隣接チャンネル妨害等を十分に抑圧することができない虞がある。これは、ＬＴＥの帯域２０ＭＨｚの信号を受信する場合も同様である。そこで、フィルタ回路５のように、ＷＣＤＭＡやＬＴＥなどの広帯域幅の通信モードの信号を受信する場合には、フィルタ回路５のスイッチ素子ＳＷ＿１〜ＳＷ＿４を開いて第２回路２１を切り離し、第１回路１１によってフィルタ特性を得る構成とする。これにより第２回路２１における演算増幅器ＯＰ２の利得帯域幅の影響を受けることなく、安定したフィルタ特性が得られる。
【０１３４】
以上、実施の形態５に係る送受信機４０によれば、受信の目的とする通信方式に応じてフィルタ特性を切り替えることができる。また、スイッチ素子ＳＷ＿１〜ＳＷ＿４によって第２回路２１の切り離しを可能とすることで、演算増幅器ＯＰ２の利得帯域幅の影響を受けることなく、各通信モードで最適なフィルタ特性を得ることが可能となる。更にフィルタ回路５によれば、前述のフィルタ回路１乃至４と同様に、低カットオフ周波数、低雑音、及び低歪みのフィルタ回路をより小面積で実現することができる。
【０１３５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１３６】
例えば、フィルタ回路３乃至５として電流入力のフィルタ回路を例示したが、電圧入力に対応するため、図２のようにフィルタ回路３乃至５の入力側に抵抗Ｒ１＿Ａ及び抵抗Ｒ１＿Ｂを挿入した回路構成としても、同様の効果が得られる。
【０１３７】
実施の形態５において、ＧＳＭ、ＷＣＤＭＡ、及びＬＴＥの３つの通信方式を切り替える送受信機４０にフィルタ回路５を適用する場合を例示したが、別の通信方式間でフィルタ特性を切り替える送受信機に適用することも可能である。例えば、ＴＤ−ＳＣＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ − Ｓｙｎｃｈｒｏｎｏｕｓ ＣＤＭＡ）やＣＤＭＡ２０００等の携帯電話における通信規格や携帯電話以外の通信機器における通信規格に対応したフィルタ回路に適用しても同様な効果が得られる。また、実施の形態５において、フィルタ回路５を受信側のフィルタに適用する場合を例示したが、送信側のフィルタ回路に適用することも可能である。同様に、送受信機に限られず、送信機や受信機にも適用可能である。更に、フィルタ回路５やフィルタ特性の切り替え制御の仕組みを低ＩＦ方式の送受信機に適用することも可能である。例えば、Ｉ信号用フィルタ回路５＿Ａの出力をＱ信号用フィルタ回路５＿Ｂの入力に帰還し、Ｑ信号用フィルタ回路５＿Ｂの出力をＩ信号用フィルタ回路５＿Ａの入力に帰還するように接続することにより、送受信機４０と同様の効果が期待できる。
【０１３８】
実施の形態５に係る送受信機４０において、ＧＳＭの信号を受信するときにスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じる制御方法を示したがこれに限らない。例えば、ＬＴＥは受信帯域幅１．４ＭＨｚ、３ＭＨｚ、５ＭＨｚ、１０ＭＨｚ、１５ＭＨｚ、２０ＭＨｚというように適宜受信帯域幅が変わる通信方式であるので、受信帯域幅が比較的小さい１．４ＭＨｚの信号を受信するときにスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じるように制御することも可能である。また、容量Ｃｈも制御部４０８からのフィルタ切替信号Ｓｆによって可変できる構成にすることも可能である。例えば、ＬＴＥの１．４ＭＨｚの信号を受信するときにスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じるように制御することに加えて、容量Ｃｈを変更してカットオフ周波数を変更することが可能である。また、その際に容量Ｃ１も合わせて変更しても良い。更に、制御部４０８からのフィルタ切替信号Ｓｆによってフィルタ特性のプロセスばらつきを補正するように容量Ｃ１、容量Ｃｈを調整しても良い。
【０１３９】
スイッチ素子ＳＷ＿１〜ＳＷ＿４を挿入する位置は図８に示される位置に限られず、スイッチ素子ＳＷ＿１〜ＳＷ＿４を開いたときに第１回路１１が第２回路２１の影響を受けないようにすることができれば、別の位置でも良い。例えば、抵抗Ｒ３＿Ａと演算増幅器ＯＰ２の反転出力端子Ｖｏｐ２ｍとの間にスイッチ素子ＳＷ＿１を配置しても良い。
【０１４０】
送受信機４０において、フィルタが不要な通信方式とフィルタが必要な通信方式が混載する場合には、第１回路１１の代わりに第１回路１０を適用することも可能である。この場合、例えば、フィルタが不要な通信方式の場合にはスイッチ素子ＳＷ＿１〜ＳＷ＿４を開き、フィルタが必要な通信方式の場合にはスイッチ素子ＳＷ＿１〜ＳＷ＿４を閉じる。すなわち、フィルタ特性の変更の必要性に応じて、通信方式や受信帯域幅を変化させるタイミングで、スイッチ素子ＳＷ＿１〜ＳＷ＿４を切替えれば良い。
【０１４１】
図７に示した送受信機４０の構成は、その一例を示したに過ぎない。例えば、５次や６次のフィルタ特性が必要な場合には、Ｉ信号用フィルタ回路５＿Ａ及びＱ信号用フィルタ回路５＿Ｂの後段に、さらにフィルタ回路を追加しても良い。
【符号の説明】
【０１４２】
１〜５ フィルタ回路
１０、１１ 第１回路
２０、２１、２２ 第２回路
２００、２１０、２２０ 微分回路
ＯＰ１、ＯＰ２ 演算増幅器
Ｒ２＿Ａ、Ｒ２＿Ｂ、Ｒ３＿Ａ、Ｒ３＿Ｂ、Ｒｈ＿Ａ、Ｒｈ＿Ｂ 抵抗
Ｃｈ＿Ａ、Ｃｈ＿Ｂ 容量
Ｉｉｎｐ 正側の入力端子
Ｉｉｎｍ 負側の入力端子
Ｖｏｕｔｍ 負側の出力端子
Ｖｏｕｔｐ 正側の出力端子
Ｖｏｐ２ｍ 演算増幅器ＯＰ２の負側の出力端子
Ｖｏｐ２ｐ 演算増幅器ＯＰ２の正側の出力端子
Ｖｉｎｐ 正側の入力端子
Ｖｉｎｍ 負側の入力端子
Ｒ１＿Ａ、Ｒ１＿Ｂ、Ｒ４＿Ａ、Ｒ４＿Ｂ 抵抗
Ｃ１＿Ａ、Ｃ１＿Ｂ、Ｃ２＿Ａ、Ｃ２＿Ｂ 容量
６００〜６０４ フィルタ特性
１００ ＧＳＭの信号受信時のフィルタ特性
１０１ ＷＣＤＭＡの信号受信時のフィルタ特性
１０２ ＬＴＥの信号受信時のフィルタ特性
４０ 送受信機
４００ アンテナ
４０１ フロントエンドモジュール
４０２ 低雑音増幅器
４２０ 変換部
４０３ Ｉ信号用ミキサ
４１３ Ｑ信号用ミキサ
４０５ ９０度移相器
４０４ 局部信号発振器
５＿Ａ Ｉ信号用フィルタ回路
５＿Ｂ Ｑ信号用フィルタ回路
４０７ Ｉ信号用可変増幅器
４１７ Ｑ信号用可変増幅器
４０９ Ｉ信号用アナログ／デジタル変換器（ＡＤＣ）
４１９ Ｑ信号用アナログ／デジタル変換器（ＡＤＣ）
４０８ 制御部（ＣＮＴ）
４１０ ベースバンド信号処理用ＬＳＩ（ＢＢ＿ＬＳＩ）
４１２ デジタル／アナログ変換器（ＤＡＣ）
４１１ ＲＦ送信信号生成部（Ｔｘ）
ＳＷ＿１〜ＳＷ＿４ スイッチ素子
Ｓｆ フィルタ切替信号
Ｓｍ 通信モード選択信号
５００ フィルタ回路
ＩＮ３、ＩＮ４ 入力端子
ＯＵＴ３、ＯＵＴ４ 出力端子
ＯＰ１０、ＯＰ３１５ 演算増幅器
３１０ 容量増幅器
３１１、３１３ ＲＣ時定数フィルタ
Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４ 抵抗
Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２ 容量
【特許請求の範囲】
【請求項１】
入力端子に供給された信号を入力し、入力した信号を増幅して出力端子に出力する第１回路と、
前記出力端子に出力された信号を受けるとともに、前記第１回路の入力に帰還接続される第２回路と
を有するフィルタ回路であって、
前記第２回路は、
第１容量素子と、
前記第１容量素子を介して前記出力端子に出力された信号を入力する第１差動増幅回路と、
前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子と、
前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子と
を有する
フィルタ回路。
【請求項２】
請求項１において、
前記第１回路は、前記入力端子に供給された信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路と、前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子とを有する
フィルタ回路。
【請求項３】
請求項２において、
前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される
フィルタ回路。
【請求項４】
請求項２において、
前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率以上の値となるように構成される
フィルタ回路。
【請求項５】
請求項２において、
前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される
フィルタ回路。
【請求項６】
請求項２において、
前記第１回路は、前記第３抵抗素子に並列に配置される第２容量素子を更に有する
フィルタ回路。
【請求項７】
請求項６において、
前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子を更に有する
フィルタ回路。
【請求項８】
請求項７において、
前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子を更に有する
フィルタ回路。
【請求項９】
請求項２において、
前記第１回路は、第５抵抗素子を更に有し、
前記第２差動増幅回路は、前記第５抵抗素子を介して前記入力端子に供給された信号を入力する
フィルタ回路。
【請求項１０】
請求項６において、
前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子を更に有し、
前記第２容量素子は、容量値が変更可能に構成される
フィルタ回路。
【請求項１１】
信号を受信するためのアンテナ部と、
前記アンテナ部によって受信した信号をベースバンド信号に変換するための変換部と、
前記変換部によって変換されたベースバンド信号から目的とする通信方式に応じた周波数帯の信号を取得するためのフィルタ回路と、
前記フィルタ回路のフィルタ特性を切り替えるための制御を行う制御部と
を有する受信装置であって、
前記フィルタ回路は、
前記ベースバンド信号を入力し、入力した信号を増幅して出力する第１回路と、
前記第１回路の出力信号を受けるとともに、前記第１回路の入力に帰還接続される第２回路と、
前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子と
を有し、
前記第２回路は、
第１容量素子と、
前記第１容量素子を介して前記第１回路の出力信号を入力する第１差動増幅回路と、
前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子と、
前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子と
を有し、
前記第１回路は、
前記ベースバンド信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路と、
前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子と、
前記第３抵抗素子に並列に配置される第２容量素子と
を有し、
前記第２容量素子は、容量値が変更可能に構成され、
前記制御部は、前記目的とする通信方式に応じて、前記スイッチ素子の制御と前記第２容量素子の容量値の制御とを行う
受信装置。
【請求項１２】
請求項１１において、
前記制御部は、
前記目的とする通信方式が第１通信モードである場合には、前記スイッチ素子により前記第１回路と前記第２回路とを接続するとともに、前記第２容量素子の容量値を第１容量値に設定し、
前記目的とする通信方式が前記第１通信モードよりも高い周波数帯域の第２通信モードである場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値に設定し、
前記目的とする通信方式が前記第２通信モードよりも高い周波数帯域の第３通信モードである場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値よりも小さい第２容量値に設定する
受信装置。
【請求項１３】
請求項１１において、
前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される
受信装置。
【請求項１４】
請求項１１において、
前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率以上の値となるように構成される
受信装置。
【請求項１５】
請求項１１において、
前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される
受信装置。
【請求項１６】
請求項１１において、
前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子を更に有する
受信装置。
【請求項１７】
請求項１６において、
前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子を更に有する
受信装置。
【請求項１８】
請求項１１において、
前記第１回路は、第５抵抗素子を更に有し、
前記第２差動増幅回路は、前記第５抵抗素子を介して前記ベースバンド信号を入力する
受信装置。
【請求項１】
入力端子に供給された信号を入力し、入力した信号を増幅して出力端子に出力する第１回路と、
前記出力端子に出力された信号を受けるとともに、前記第１回路の入力に帰還接続される第２回路と
を有するフィルタ回路であって、
前記第２回路は、
第１容量素子と、
前記第１容量素子を介して前記出力端子に出力された信号を入力する第１差動増幅回路と、
前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子と、
前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子と
を有する
フィルタ回路。
【請求項２】
請求項１において、
前記第１回路は、前記入力端子に供給された信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路と、前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子とを有する
フィルタ回路。
【請求項３】
請求項２において、
前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される
フィルタ回路。
【請求項４】
請求項２において、
前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率以上の値となるように構成される
フィルタ回路。
【請求項５】
請求項２において、
前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される
フィルタ回路。
【請求項６】
請求項２において、
前記第１回路は、前記第３抵抗素子に並列に配置される第２容量素子を更に有する
フィルタ回路。
【請求項７】
請求項６において、
前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子を更に有する
フィルタ回路。
【請求項８】
請求項７において、
前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子を更に有する
フィルタ回路。
【請求項９】
請求項２において、
前記第１回路は、第５抵抗素子を更に有し、
前記第２差動増幅回路は、前記第５抵抗素子を介して前記入力端子に供給された信号を入力する
フィルタ回路。
【請求項１０】
請求項６において、
前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子を更に有し、
前記第２容量素子は、容量値が変更可能に構成される
フィルタ回路。
【請求項１１】
信号を受信するためのアンテナ部と、
前記アンテナ部によって受信した信号をベースバンド信号に変換するための変換部と、
前記変換部によって変換されたベースバンド信号から目的とする通信方式に応じた周波数帯の信号を取得するためのフィルタ回路と、
前記フィルタ回路のフィルタ特性を切り替えるための制御を行う制御部と
を有する受信装置であって、
前記フィルタ回路は、
前記ベースバンド信号を入力し、入力した信号を増幅して出力する第１回路と、
前記第１回路の出力信号を受けるとともに、前記第１回路の入力に帰還接続される第２回路と、
前記第１回路と前記第２回路との接続と遮断を切り替えるためのスイッチ素子と
を有し、
前記第２回路は、
第１容量素子と、
前記第１容量素子を介して前記第１回路の出力信号を入力する第１差動増幅回路と、
前記第１差動増幅回路の入出力間に負帰還経路を形成する第１抵抗素子と、
前記第１差動増幅回路の出力と前記第１回路の入力との間に負帰還経路を形成する第２抵抗素子と
を有し、
前記第１回路は、
前記ベースバンド信号と前記第２抵抗素子を介して帰還される信号とを入力する第２差動増幅回路と、
前記第２差動増幅回路の入出力間に負帰還経路を形成する第３抵抗素子と、
前記第３抵抗素子に並列に配置される第２容量素子と
を有し、
前記第２容量素子は、容量値が変更可能に構成され、
前記制御部は、前記目的とする通信方式に応じて、前記スイッチ素子の制御と前記第２容量素子の容量値の制御とを行う
受信装置。
【請求項１２】
請求項１１において、
前記制御部は、
前記目的とする通信方式が第１通信モードである場合には、前記スイッチ素子により前記第１回路と前記第２回路とを接続するとともに、前記第２容量素子の容量値を第１容量値に設定し、
前記目的とする通信方式が前記第１通信モードよりも高い周波数帯域の第２通信モードである場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値に設定し、
前記目的とする通信方式が前記第２通信モードよりも高い周波数帯域の第３通信モードである場合には、前記スイッチ素子により前記第１回路と前記第２回路との接続を遮断するとともに、前記第２容量素子の容量値を前記第１容量値よりも小さい第２容量値に設定する
受信装置。
【請求項１３】
請求項１１において、
前記第１差動増幅回路と前記第２差動増幅回路は、ＭＯＳトランジスタを含んで構成される
受信装置。
【請求項１４】
請求項１１において、
前記第２抵抗素子及び前記第３抵抗素子は、前記第２抵抗素子の抵抗値に対する前記第３抵抗素子の抵抗値の比率が前記第１差動増幅器の最大出力電圧に対する前記第２差動増幅器の最大出力電圧の比率以上の値となるように構成される
受信装置。
【請求項１５】
請求項１１において、
前記第１抵抗素子は、前記第３抵抗素子の抵抗値よりも大きい抵抗値となるように構成される
受信装置。
【請求項１６】
請求項１１において、
前記第２回路は、前記第１差動増幅回路の入力と前記第１容量素子との直列経路に対して直列に配置される第４抵抗素子を更に有する
受信装置。
【請求項１７】
請求項１６において、
前記第２回路は、前記第１抵抗素子に並列に配置される第３容量素子を更に有する
受信装置。
【請求項１８】
請求項１１において、
前記第１回路は、第５抵抗素子を更に有し、
前記第２差動増幅回路は、前記第５抵抗素子を介して前記ベースバンド信号を入力する
受信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−９００２４（Ｐ２０１３−９００２４Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２６４６２（Ｐ２０１１−２２６４６２）
【出願日】平成２３年１０月１４日（２０１１．１０．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１４日（２０１１．１０．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]