フォトカプラ及びスイッチング電源回路
【課題】 部品実装面積及び周辺部品を小さくでき、出力電圧の誤差及び消費電力を抑制可能なスイッチング電源回路を提供する。
【解決手段】 スイッチング電源回路１の２次側の出力電圧情報を１次側のスイッチング動作の制御用に光信号を介してフィードバックするためのフォトカプラ２が、スイッチング電源回路１の出力電圧情報に基づいて点滅する光信号を出射する発光素子４と、前記光信号を受光するフォトダイオードで構成された受光素子６、受光素子６の出力信号を増幅する増幅回路７、及び、スイッチング電源回路１のスイッチング動作を制御するスイッチング制御回路８を、１チップに集積化した受光制御集積回路５とを備えてなり、発光素子４と受光制御集積回路５が、発光素子４から受光素子６へ前記光信号が伝達可能に、１つのパッケージ内に封止されている。
【解決手段】 スイッチング電源回路１の２次側の出力電圧情報を１次側のスイッチング動作の制御用に光信号を介してフィードバックするためのフォトカプラ２が、スイッチング電源回路１の出力電圧情報に基づいて点滅する光信号を出射する発光素子４と、前記光信号を受光するフォトダイオードで構成された受光素子６、受光素子６の出力信号を増幅する増幅回路７、及び、スイッチング電源回路１のスイッチング動作を制御するスイッチング制御回路８を、１チップに集積化した受光制御集積回路５とを備えてなり、発光素子４と受光制御集積回路５が、発光素子４から受光素子６へ前記光信号が伝達可能に、１つのパッケージ内に封止されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に使用するフォトカプラ、及び、フォトカプラを使用したスイッチング電源回路に関し、より詳細には、ＡＣアダプタやＬＥＤ照明等に使用される、商用交流電源から直流電圧を生成するスイッチング電源回路に関する。
【背景技術】
【０００２】
従来のスイッチング電源回路の一例として、下記の非特許文献１〜３に開示されているスイッチング電源がある。図１５〜図１７に、夫々、非特許文献１〜３に開示されたスイッチング電源の回路図を示す。
【０００３】
図１５に示すスイッチング電源回路（従来例１）は、高耐圧プロセスで作製されたスイッチング動作制御用ＩＣと受光素子にフォトトランジスタを用いたフォトカプラを組み合わせて構成されている。以下、従来例１の動作を簡単に説明する。
【０００４】
１対の直流供給端子ＨＶ＋、ＨＶ−間に、ＡＣ電圧を整流、平滑した直流電圧が印加される（ＡＣ電圧の整流、平滑回路の図示は省略）。高耐圧プロセスで作られたスイッチング電源用ＩＣであるＩＣ１０１はＤ端子とＳ端子間のオンオフ動作（スイッチング動作）を開始し、トランスＴ１０１の１次側（１次巻き線Ｌ１０１）に鋸歯状の電流が流れる。トランスＴ１０１の２次側（２次巻き線Ｌ２０１）に交流電圧が発生し、ダイオードＤ１０２で整流されて脈流となり、コンデンサＣ１０３で平滑されて直流となり、直流出力端子ＤＣ＋、ＤＣ−間に直流の出力電圧が発生する。
【０００５】
出力電圧がダイオードＤ１０３のツェナー電圧を越えるとフォトカプラの発光ダイオードＤ１０４が点灯し、フォトカプラＰＣ１０１のフォトトランジスタＱ１０１で発光ダイオードＤ１０４の発光情報を受光し、出力電圧がツェナー電圧を越えたことが制御用ＩＣ１０１に伝えられる。制御用ＩＣ１０１は、出力電圧がツェナー電圧を越えた情報を受けるとスイッチング動作を停止する。その結果、トランスＴ１０１の１次側から２次側への電力伝達が停止するため、直流出力端子ＤＣ＋、ＤＣ−間の出力電圧は低下する。出力電圧がツェナー電圧を下回ると、発光ダイオードＤ１０４は消灯し、再び制御用ＩＣ１０１のスイッチング動作が開始される。上記動作を繰り返すことによって、直流出力端子ＤＣ＋、ＤＣ−間の出力電圧は一定に保たれる。
【０００６】
尚、ダイオードＤ１０１、抵抗Ｒ１０１、コンデンサＣ１０１は、スナバ回路を構成し、制御用ＩＣ１０１のＤ端子とＳ端子間がオフした瞬間に発生する高電圧をクリップする。
【０００７】
図１６に示すスイッチング電源回路（従来例２）は、中低耐圧プロセスで作製されたスイッチング動作制御用ＩＣと受光素子にフォトトランジスタを用いたフォトカプラと補助巻き線（３次巻き線）を組み合わせて構成されている。以下、従来例２の動作を簡単に説明する。
【０００８】
１対の交流供給端子Ｌ、Ｎ間にＡＣ電圧が印加されるとダイオードＤ２０１で整流されコンデンサＣ２０１で平滑されてコンデンサＣ２０１の両端子間に直流電圧が発生する。当該直流電圧が抵抗Ｒ２０１を通して制御用ＩＣ２０１の起動用入力端子ＶＩＮに印加され、制御用ＩＣ２０１が起動し端子ＧＡＴＥに矩形波が発生する。トランジスタＱ２０１は矩形波に合わせてドレインソース間をオンオフし（スイッチング動作）、トランジスタＱ２０１に接続したトランスＴ２０１の１次側（１次巻き線Ｌ２０１）に鋸歯状の電流が流れる。一方、トランスＴ２０１の２次側（２次巻き線Ｌ２０２）に交流電圧が発生し、ダイオードＤ２０４で整流されて脈流となり、コンデンサＣ２０６、Ｃ２０７で平滑されて直流となり、直流出力端子ＶＯ＋、ＶＯ−間に直流の出力電圧が発生する。
【０００９】
従来例２では、トランスＴ２０１は、１次巻き線Ｌ２０１と２次巻き線Ｌ２０２に加えて３次巻き線Ｌ２０３を備え、３次巻き線Ｌ２０３に発生した交流電圧が、ダイオードＤ２０３で整流され、コンデンサＣ２０３で平滑され、制御用ＩＣ２０１の電源端子ＶＤＤに印加されて、制御用ＩＣ２０１への電力供給が行われる。
【００１０】
出力電圧が抵抗Ｒ２１０と抵抗Ｒ２１１で分圧され、その分圧値（抵抗Ｒ２１０と抵抗Ｒ２１１の中間電圧）が、電圧検出用ＩＣ２０２の基準電圧を越えるとフォトカプラの発光ダイオードＤ２０６が点灯し、フォトカプラＰＣ２０１のフォトトランジスタＱ２０２で発光ダイオードＤ２０６の発光情報を受光し、上記分圧値が電圧検出用ＩＣ２０２の基準電圧を越えたことが制御用ＩＣ２０１に伝えられる。制御用ＩＣ２０１は、上記分圧値が基準電圧を越えた情報を受けるとスイッチング動作を停止する。その結果、トランスＴ２０１の１次側から２次側への電力伝達が停止するため、直流出力端子ＶＯ＋、ＶＯ−間の出力電圧は低下する。上記分圧値が基準電圧を下回ると、発光ダイオードＤ２０６は消灯し、再び制御用ＩＣ２０１のスイッチング動作が開始される。上記動作を繰り返すことによって、上記分圧値が一定に保たれ、直流出力端子ＶＯ＋、ＶＯ−間の出力電圧は一定に保たれる。
【００１１】
尚、ダイオードＤ２０２、抵抗Ｒ２０２、コンデンサＣ２０２は、スナバ回路を構成し、トランジスタＱ２０１のドレインソース間がオフした瞬間に発生する高電圧をクリップする。
【００１２】
図１７に示すスイッチング電源回路（従来例３）は、ディスクリート部品と受光素子にフォトトランジスタを用いたフォトカプラと補助巻き線（３次巻き線）を組み合わせて構成されている。以下、従来例３の動作を簡単に説明する。尚、従来例３は、ＲＣＣ方式（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）として一般に知られており、携帯電話等の充電器に広く用いられているスイッチング電源回路である。
【００１３】
直流供給端子＋Ｖｉｎと接地端子Ｖ０間に、ＡＣ電圧を整流、平滑した直流電圧が印加される（ＡＣ電圧の整流、平滑回路の図示は省略）。これを初期状態とする。抵抗Ｒｇを通してトランジスタＱ３０１のベースに電流が流れ込み、トランジスタＱ３０１のコレクタ−エミッタ間に電流が流れ、トランスＴ３０１の１次側（１次巻き線Ｌ３０１）に電流が流れ、トランスＴ３０１の３次巻き線Ｌ３０３に電圧が発生する。３次巻き線Ｌ３０３に発生した電圧はダイオードＤ３０１と抵抗Ｒ３０１を通って更にトランジスタＱ３０１のベースに電流を流し込む。
【００１４】
１次巻き線Ｌ３０１に流れる電流は１次巻き線Ｌ３０１のインダクタンス成分により時間とともに直線的に増加し、トランスＴ３０１内部の磁束も時間とともに直線的に増加する。３次巻き線Ｌ３０３に発生する電圧（起電力）は磁束の時間的変化に比例するため時間的に一定の電圧が発生する。従ってトランジスタＱ３０１のベース電流は３次巻き線Ｌ３０３からの時間的に一定な電圧と抵抗Ｒｇから流れ込む電流となり時間的に一定である。そのためトランジスタＱ３０１のコレクタ電流はこの一定なベース電流のｈｆｅ倍の電流以上は流れない。コレクタ電流が該電流上限値に到達すると１次巻き線Ｌ３０１による電流の時間的変化がなくなるためトランスＴ３０１内部の磁束の時間的変化がなくなり３次巻き線Ｌ３０３の起電力もなくなり、トランジスタＱ３０１のベース電流が減少し始め、１次巻き線Ｌ３０１の電流が減少し始める。その結果、トランスＴ３０１内部の磁束の時間的変化が上記とは逆に減少し始めるため、３次巻き線Ｌ３０３の起電力は上記とは逆の極性になり、トランジスタＱ３０１のベース電流を減少させる方向に転じ、やがてトランジスタＱ３０１のコレクタ電流はゼロになる。その結果、１次巻き線Ｌ３０１の電流はゼロになり３次巻き線Ｌ３０３の起電力はゼロになり、初期状態に戻る。
【００１５】
以上の動作を繰り返すことにより、トランジスタＱ３０１は発振し、コレクタ電流、すなわちトランスＴ３０１の１次側電流は増減を繰り返し、トランスＴ３０１の２次側の２次巻き線Ｌ３０２に交流電圧が発生する。２次巻き線Ｌ３０２に発生した交流電圧はダイオードＤ３０３で整流され、コンデンサＣ３０３で平滑され、直流出力端子Ｖｏｕｔと接地端子Ｖ０の間に直流の出力電圧を発生する。
【００１６】
出力電圧が抵抗Ｒａと抵抗Ｒｂで分圧されて電圧検出用ＩＣ３０１に入力される。その分圧値（抵抗Ｒａと抵抗Ｒｂの中間電圧）が、電圧検出用ＩＣ３０１の基準電圧を越えるとフォトカプラの発光ダイオードＤ３０４に電流が流れ点灯する。フォトカプラのフォトトランジスタＱ３０３が発光ダイオードＤ３０４の発光を受光すると、３次巻き線Ｌ３０３からダイオードＤ３０２と抵抗Ｒ３０２を通してトランジスタＱ３０２にベース電流が流れる。その結果、トランジスタＱ３０２のコレクタからエミッタに電流が流れてトランジスタＱ３０１に流れ込むベース電流が減少しトランジスタＱ３０１のコレクタ電流が減少し、トランスＴ３０１の１次側電流が減少し、トランスＴ３０１の２次側への電力伝達が減少し、直流出力端子Ｖｏｕｔと接地端子Ｖ０間の出力電圧が低下する。上記分圧値が電圧検出用ＩＣ３０１の基準電圧を下回ると発光ダイオードＤ３０４は消灯し、トランジスタＱ３０１は発振を再開するため、直流出力端子Ｖｏｕｔと接地端子Ｖ０間の出力電圧が上昇する。上記動作を繰り返すことによって、上記分圧値が一定に保たれ、直流出力端子Ｖｏｕｔと接地端子Ｖ０間の出力電圧が一定に保たれる。
【００１７】
【非特許文献１】“TNY274-280, TinySwitch-III Family, Energy Efficient, Offline Switcher with Enhanced Flexibility and Extended Power Range”、図１、［online］、［平成２０年５月８日検索］、インターネット＜URL：http://www.powerint.com/PDFFiles/tny274-280.pdf＞
【非特許文献２】“Product Specification, Highly Integrated Green-Mode PWM Controller SG5841/J”、第１頁の図面、［online］、［平成２０年５月８日検索］、インターネット＜URL：http://pdf1.alldatasheet.com/datasheet-pdf/view/202762/FAIRCHILD/SG5841.html
【非特許文献３】“トランジスタ技術”、ＣＱ出版、１９９７年３月号、２７５頁、図９
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従来のスイッチング電源回路においては、受光素子がフォトトランジスタのフォトカプラを用いており、１）部品実装面積が大きい、２）周辺部品（トランス、ダイオード、コンデンサ）が大きい、３）出力誤差（リップル）が大きい、４）フォトトランジスタの信号電流が大きく、消費電流が大きい、５）発光ダイオードの駆動電流が大きく、消費電流が大きいという、５つの問題点がある。
【００１９】
第１の問題点（部品実装面積が大きい）については、上記３つの従来例（従来例１〜３）の何れにおいても、トランスの２次側の出力電圧情報を１次側の発振回路或いはスイッチング動作制御用ＩＣへフィードバックするためにフォトカプラを用いており、更に、１次側にスイッチング動作制御用ＩＣまたはスイッチング動作制御用のディスクリート部品が搭載されているため、部品実装面積が大きくなっていた。
【００２０】
第２の問題点（周辺部品（トランス、ダイオード、コンデンサ）が大きい）については、従来のスイッチング電源回路において、フォトカプラは受光素子にフォトトランジスタ、発光素子に一般的なＧａＡｓの発光ダイオードで構成されており、信号の立ち上がり時間、立下り時間が夫々５μ秒程度であり、実用周波数として１００ｋＨｚ程度であった。この立ち上がり時間、立下り時間は、フォトトランジスタの入力側からみた容量がミラー効果によって信号波形の高周波成分が伝達できないことで決まる。特に、受光感度を上げるためにはフォトトランジスタの利得を上げることになるが、その利得に応じてミラー効果が顕著になり、高周波信号の伝達が困難になる。この信号電圧速度の問題からスイッチング速度は１００ｋＨｚまでとなり、周辺部品（トランス、ダイオード、コンデンサ）が大きくなっていた。
【００２１】
第３の問題点（出力電圧の誤差（リップル）が大きい）については、上記第２の問題点で説明した通り、従来のスイッチング電源回路のスイッチング速度が１００ｋＨｚ程度までであり、リップルが大きかった。当該リップルを減らすべく平滑用のコンデンサ等を大きくすると、出力の変動による電源の追従速度が遅くなるという問題があった。
【００２２】
第４の問題点（フォトトランジスタの信号電流が大きく、消費電流が大きい）については、従来のスイッチング電源回路では、フォトカプラの受光素子にフォトトランジスタが用いられているため、十分な受光感度を確保するために、また、ノイズの影響を抑制するために信号電流が１ｍＡ程度必要であった。つまり、制御用ＩＣの駆動電圧が１０Ｖ、出力が無負荷、発光ダイオードが８０％のデューティ比で点灯する場合を想定すると、フォトトランジスタのコレクタに平均電流０．８ｍＡが流れ、受光素子で８ｍＷの損失が発生していた。
【００２３】
第５の問題点（発光ダイオードの駆動電流が大きく、消費電流が大きい）については、従来のスイッチング電源回路では、フォトカプラの受光素子にフォトトランジスタが用いられており、発光ダイオードの駆動電流は１０ｍＡ程度が必要であった。つまり、スイッチング電源回路の出力電圧が５Ｖ、出力が無負荷で、発光ダイオードが８０％のデューティ比で点灯する場合を想定すると、発光ダイオードに平均電流８ｍＡが流れ、発光ダイオードで４０ｍＷの損失が発生することになる。携帯電話の充電器等、常にコンセントに接続されている製品においては、無負荷時の消費電力は５０〜１００ｍＷという市場の要望があり、発光ダイオードだけで４０ｍＷの損失が発生する従来のスイッチング電源回路では当該市場の要望を満たすことが困難であった。
【００２４】
更に、上記５つの問題点に加えて６番目の問題点として、上記従来例１のスイッチング電源回路では、高耐圧プロセスで作製されたスイッチング動作制御用ＩＣを使用するため、当該制御用ＩＣの製造コストが高くなり、スイッチング電源回路全体のコスト高騰の要因となっていた。
【００２５】
本発明は、上記従来のスイッチング電源回路における問題点に鑑みてなされたものであり、その目的は、部品実装面積及び周辺部品を小さくでき、出力電圧の誤差及び消費電力を抑制可能なフォトカプラ及びスイッチング電源回路を提供する点にある。
【課題を解決するための手段】
【００２６】
上記目的を達成するための本発明に係るフォトカプラは、スイッチング電源回路の２次側の出力電圧情報を１次側のスイッチング動作の制御用に光信号を介してフィードバックするためのフォトカプラであって、前記スイッチング電源回路の前記出力電圧情報に基づいて点滅する光信号を出射する発光素子と、前記発光素子から出射された前記光信号を受光するフォトダイオードで構成された受光素子、前記受光素子の出力信号を増幅する増幅回路、及び、前記スイッチング電源回路の前記スイッチング動作を制御するスイッチング制御回路を、１つのチップに集積して構成された受光制御集積回路と、を備えてなり、前記受光制御集積回路が、直流電源電圧が供給される１対の電源供給端子と、前記スイッチング動作を制御するためのスイッチング制御信号を出力する出力端子を備え、前記発光素子と前記受光制御集積回路が、前記発光素子から前記受光素子へ前記光信号が伝達可能に、１つのパッケージ内に封止されていることを第１の特徴とする。
【００２７】
上記第１の特徴のフォトカプラによれば、発光素子と受光素子からなるフォトカプラ部と、受光素子の出力信号を増幅する増幅回路、及び、スイッチング電源回路のスイッチング動作を制御するスイッチング制御回路が、１つのパッケージに封止され一体化されているため、スイッチング電源回路を構成する部品点数が削減され、部品実装面積の縮小化が図れ、上記従来のスイッチング制御回路の第１の問題点が解消される。ここで、受光素子と増幅回路とスイッチング制御回路を１チップ化することで、パッケージサイズを小型化して、１つのパッケージに上記素子及び回路を封止することが実現可能となる。尚、部品実装面積の縮小化は、上記従来例１、２と比較すると、上記従来例１、２で使用されている制御用ＩＣのパッケージ面積の約５５〜６５ｍｍ２が削減可能であり、上記従来例３と比較すると、ディスクリート部品の削減により、約１００〜１５０ｍｍ２が削減可能である。
【００２８】
更に、受光素子としてフォトダイオードを使用することで、従来のフォトトランジスタを受光素子として使用する場合と比較して、受光素子側での信号の立ち上がり及び立ち下がり時間を短くでき、スイッチング動作の高速化が可能となることから、スイッチング電源回路を構成する場合のトランス、ダイオード、コンデンサ等の周辺部品の小型化が図れる。例えば、受光素子側での信号の立ち上がり及び立ち下がり時間を３ｎ秒程度に短くでき、発光素子と組み合わせたフォトカプラ部で夫々０．７μ秒にまで短縮できるので、従来のフォトトランジスタを受光素子として使用する場合では、実用周波数が１００ｋＨｚであったところを、７倍の７００ｋＨｚまで高速化でき、トランス、ダイオード、コンデンサ等の周辺部品が７分の１程度に小型化される。更に、トランス、ダイオード、コンデンサ等の周辺部品が小型化されることで、スイッチング電源回路の２次側での出力の電圧変動に対する追従速度が速くなり、当該電圧変動をより効果的に抑制することが可能となる。以上より、上記従来のスイッチング制御回路の第２及び第３の問題点が解消される。特に、スイッチング電源回路を通信機器や音響機器に使用する場合は、誤動作やノイズの発生を抑制するために、電源電圧のリップルを低減し、ノイズが信号に混入するのを防止することが重要であるため、上記電圧変動抑制効果は上記用途においてより好適である。
【００２９】
また、受光素子としてフォトダイオードを使用することで、低電流駆動が可能となり、従来のフォトトランジスタを受光素子として使用する場合と比較して受光素子での電力損失を大幅に抑制でき、低消費電力化が図れる。更に、受光素子としてフォトダイオードを使用し、その後段に受光素子の出力信号を増幅する増幅回路を設けて１チップ化しているため、従来のフォトトランジスタと比べて受光素子の受光感度が大幅に改善されるため、発光素子側の駆動電流を低減でき、低消費電力化が図れる。例えば、受光素子の後段の増幅回路として電圧利得が１００００倍程度を想定した場合、受光素子に流れる電流が１０μＡ程度となるため、増幅回路と合わせた消費電流を０．１ｍＡ程度に低減でき、無負荷時の受光素子周辺の消費電力を０．５ｍＷ程度に抑制でき、５０〜１００ｍＷという市場の要望を満足できるようになる。以上より、上記従来のスイッチング制御回路の第４及び第５の問題点が解消される。
【００３０】
本発明に係るフォトカプラは、上記第１の特徴に加えて、更に、前記受光制御集積回路が、前記１つのチップ内において、前記受光制御集積回路の前記１対の電源供給端子間を流れる電源電流を制御する電流制御トランジスタを、前記１対の電源供給端子間に備え、前記１対の電源供給端子の端子間電圧が所定の電圧範囲内となるように前記電流制御トランジスタを流れる電流を制御する電流制御回路を更に備えることを第２の特徴とする。
【００３１】
上記第２の特徴のフォトカプラによれば、受光制御集積回路の電流制御トランジスタと電流制御回路を除く部分の消費電流の変動が大きく、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給する場合であっても、高抵抗素子等で降圧される電圧の変動が抑制される、結果として受光制御集積回路の電源電圧の変動が抑制されるため、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製可能となり、製造コストの低減が図れる。従って、上記従来のスイッチング制御回路の第６の問題点が解消される。
【００３２】
更に、上記第２の特徴のフォトカプラによれば、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製し、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給できるため、上記従来例２、３のようにトランスの３次巻き線による電源供給が不要となり、トランスの３次巻き線及びその整流平滑用のコンデンサ及びダイオード等の周辺部品が不要となる。
【００３３】
尚、上記第２の特徴は、スイッチング電源回路の１次側に入力される直流電圧が、受光制御集積回路の耐圧に対して高いほど、また、受光制御集積回路の消費電流の変動が大きいほど、その効果がより十分に発揮される。
【００３４】
本発明に係るフォトカプラは、上記第１または第２の特徴に加えて、更に、前記受光制御集積回路が、前記スイッチング制御回路の前記スイッチング制御信号を出力する出力駆動回路部と、前記受光素子と前記増幅回路からなる受光回路部が、前記１つのチップ内において、相互に離間して対向する２辺に分散配置され、前記両回路部の間に、前記両回路部以外の回路が配置されていることを第３の特徴とする。
【００３５】
上記第３の特徴のフォトカプラによれば、受光素子としてフォトダイオードを使用しているため、従来のフォトトランジスタを使用する場合と比較してバイアス電流が小さいためノイズの影響を受け易くなっているが、受光制御集積回路内で大きなノイズを発生し易い出力駆動回路部とノイズの影響を受け易い受光回路部とを離間して配置することで、受光回路部がノイズの影響を受け難くなり、スイッチング動作の制御の安定化が図れる。
【００３６】
本発明に係るフォトカプラは、上記何れかの特徴に加えて、更に、前記受光素子が、前記光信号を受光する第１受光素子と、前記光信号を受光しないように受光部が遮蔽された前記第１受光素子と暗電流特性が同じ第２受光素子の２つの受光素子で構成され、前記増幅回路が、前記第１受光素子の出力信号を増幅する第１増幅回路と、前記第２受光素子の出力信号を増幅する前記第１増幅回路と同じ回路構成の第２増幅回路と、前記第１増幅回路の出力と前記第２増幅回路の出力を差動増幅する差動増幅回路を備えて構成されていることを第４の特徴とする。
【００３７】
上記第４の特徴のフォトカプラによれば、光信号を受光していないときの第１受光素子の暗電流が大きい場合であっても、第１受光素子の暗電流との差分によって光信号の検出を行うため、受光感度が向上し、発光素子の駆動電流をより低減でき低消費電流化が図れるとともに、差動増幅回路を使用しているため、第１受光素子と第１増幅回路、及び、第２受光素子と第２増幅回路の２系統に対して同相ノイズが重畳しても差動増幅回路で当該同相ノイズがキャンセルされるため、受光素子及び増幅回路の耐ノイズ性が向上する。この結果、受光素子としてフォトダイオードを使用しているため、従来のフォトトランジスタを使用する場合と比較してノイズの影響を受け易くなっているが、受光制御集積回路内で発生するノイズ或いは受光制御集積回路内に侵入するノイズに対する耐性が向上する。
【００３８】
本発明に係るフォトカプラは、上記何れかの特徴に加えて、更に、前記受光制御集積回路が、チップ表面を覆うメタルシールド膜を備え、前記受光素子に前記光信号が入射可能に前記メタルシールド膜の一部が開口していることを第５の特徴とする。
【００３９】
上記第５の特徴のフォトカプラによれば、受光素子としてフォトダイオードを使用しているため、従来のフォトトランジスタを使用する場合と比較して、受光制御集積回路のチップ表面の帯電に対する耐性が低く受光素子が当該帯電によって極性反転して誤動作する可能性があるところ、光信号が入射する受光部を除いてチップ表面がメタルシールド膜で覆われているため、当該帯電による影響を大幅に軽減することができ、受光素子の誤動作を排除できる。従って、スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加される可能性のある用途に使用され、１次−２次回路間の強化絶縁が必要とされる場合等で、例えば、商用交流電源と接続する場合に落雷等の影響で、１次−２次回路間に高電圧が印加される状況となっても、受光制御集積回路の受光素子が誤動作して、不適切なスイッチング動作制御に陥るのを回避できる。
【００４０】
本発明に係るフォトカプラは、上記何れかの特徴に加えて、更に、前記発光素子を戴置し、前記発光素子の入力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第１リードフレームと、前記受光制御集積回路を戴置し、前記受光制御集積回路の前記１対の電源供給端子及び前記出力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第２リードフレームが、前記１つのパッケージ内において夫々のチップ載置面が厚み方向に離間して設けられていることを第６の特徴とする。
【００４１】
上記第６の特徴のフォトカプラによれば、発光素子と受光制御集積回路が、発光素子の光信号の出射する発光部と受光素子に光信号が入射する受光部が対向するように、１つのパッケージ内に封止でき、しかも、発光素子と受光制御集積回路がパッケージの厚み方向に重ねて収容されるため、パッケージを小型化できる。
【００４２】
本発明に係るフォトカプラは、上記第６の特徴に加えて、更に、前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路の前記受光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを第７の特徴とする。
【００４３】
上記第７の特徴のフォトカプラによれば、スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加されても、２次側回路に存在する発光素子のワイヤーボンディングと、１次側回路に存在する受光素子が近接するのを回避できるため、上記高電圧印加による強電界の影響を受光素子が直接受けないようにできる。
【００４４】
本発明に係るフォトカプラは、上記第６の特徴に加えて、更に、前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路が、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレーム側の前記発光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを第８の特徴とする。
【００４５】
本発明に係るフォトカプラは、上記第６の特徴に加えて、更に、前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレームが、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレームが、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを第９の特徴とする。
【００４６】
上記第８または第９の特徴のフォトカプラによれば、上記第７の特徴のフォトカプラと同様に、スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加されても、上記高電圧印加による強電界の影響を受光素子が直接受けないようにできる。
【００４７】
本発明に係るフォトカプラは、上記第１乃至第９の何れかの特徴に加えて、更に、前記発光素子が、ＧａＡｌＡｓ化合物半導体からなる発光ダイオードで構成されていることを第１０の特徴とする。
【００４８】
上記第１０の特徴のフォトカプラによれば、更に、発光素子側での信号の立ち上がり及び立ち下がり時間を短くでき、スイッチング動作の高速化が可能となることから、スイッチング電源回路を構成する場合のトランス、ダイオード、コンデンサ等の周辺部品の更なる小型化が図れる。例えば、発光素子と受光素子のフォトカプラ部での信号の立ち上がり及び立ち下がり時間を夫々０．１μ秒にまで短縮できるので、実用周波数を５ＭＨｚ程度まで高速化できる。これにより、スイッチング電源回路の小型化の阻害要因となっていたトランスの小型化が一層図れるため、携帯用機器用の充電器の小型化が可能となる。
【００４９】
本発明に係るフォトカプラは、上記第１乃至第１０の何れかの特徴に加えて、更に、前記発光素子と前記受光素子間の前記光信号が伝達する空間を含む前記１つのパッケージの樹脂封止部の内側部分が、前記受光素子の感度波長範囲の光を透過する透明樹脂で構成され、前記内側部分を囲む前記樹脂封止部の外側部分が、前記受光素子の感度波長範囲の光を透過しない不透明樹脂で構成されていることを第１１の特徴とする。
【００５０】
上記第１１の特徴のフォトカプラによれば、前記発光素子と前記受光制御集積回路を、封止樹脂によって相互に電気的に絶縁して、発光素子から受光素子へ光信号が伝達可能に、１つのパッケージ内に封止でき、且つ、パッケージ外部からの不要な光が受光素子に入射するのを遮断できる。
【００５１】
上記目的を達成するための本発明に係るスイッチング電源回路は、上記何れかの特徴のフォトカプラと、１次巻き線と２次巻き線を有するトランスと、前記１次巻き線の一方端に入力する直流電圧を降圧して、前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の一方側に入力する降圧素子と、前記１次巻き線の他方端と前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の他方側の間に設けられ、前記受光制御集積回路の前記出力端子から出力される前記スイッチング制御信号によってオンオフが制御されるスイッチング動作用トランジスタと、前記２次巻き線の両端間に設けられた整流平滑回路と、前記整流平滑回路の出力電圧を検出し、前記出力電圧情報として前記発光素子に入力する電圧検出素子または電圧検出回路と、を備えて構成されることを第１の特徴とする。
【００５２】
本発明に係るスイッチング電源回路は、上記第１の特徴に加えて、更に、前記降圧素子が、抵抗素子、ゲートが前記受光制御集積回路の前記１対の電源供給端子の他方側に接続するデプレッション型ＦＥＴ、及び、ベースまたはゲートに前記１次巻き線の一方端と前記受光制御集積回路の前記１対の電源供給端子の他方側との間の中間電圧が供給されるトランジスタの少なくとも何れか１つを備えて構成されることを第２の特徴とする。
【００５３】
上記第１または第２の特徴のスイッチング電源回路によれば、上記第１の特徴のフォトカプラの作用効果を奏することができ、スイッチング電源回路を構成する部品点数が削減され、部品実装面積の縮小化が図れ、スイッチング動作の高速化が可能となることから、スイッチング電源回路を構成するトランス、ダイオード、コンデンサ等の周辺部品の小型化が図れ、受光素子としてフォトダイオードを使用することで、低電流駆動が可能となり、従来のフォトトランジスタを受光素子として使用する場合と比較して受光素子での電力損失を大幅に抑制でき、低消費電力化が図れ、受光素子としてフォトダイオードを使用し、その後段に受光素子の出力信号を増幅する増幅回路を設けて１チップ化しているため、従来のフォトトランジスタと比べて受光素子の受光感度が大幅に改善されるため、発光素子側の駆動電流を低減でき、低消費電力化が図れ、結果として、上記従来のスイッチング制御回路の第１乃至第５の問題点が全て解消される。
【００５４】
特に、上記第２の特徴のフォトカプラを使用する場合は、受光制御集積回路の電流制御トランジスタと電流制御回路を除く部分の消費電流の変動が大きく、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給する場合であっても、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製可能となり、製造コストの低減が図れる。更に、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製し、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給できるため、上記従来例２、３のようにトランスの３次巻き線による電源供給が不要となり、トランスの３次巻き線及びその整流平滑用のコンデンサ及びダイオード等の周辺部品が不要となる。
【発明を実施するための最良の形態】
【００５５】
次に、本発明に係るフォトカプラ、及び、当該フォトカプラを使用したスイッチング電源回路の実施形態について、図面を参照して説明する。
【００５６】
〈第１実施形態〉
本発明の第１実施形態に係るスイッチング電源回路１は、図１に示すように、１つのパッケージ内に封止されたフォトカプラ２と、１次巻き線Ｌ１と２次巻き線Ｌ２からなるトランス３と、１次巻き線Ｌ１の一方端に入力する直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する抵抗Ｒ１と、１次巻き線Ｌ１に流れる電流のスイッチング動作を行うトランジスタＱ１と、２次巻き線Ｌ２の一方端にアノードが接続するダイオードＤ１と、ダイオードＤ１のカソードと２次巻き線Ｌ２の他方端の間に接続するコンデンサＣ１と、コンデンサＣ１の両端に出力される直流出力電圧Ｖｏｕｔを検出するツェナーダイオードＤ２を備えて構成される。スイッチング電源回路１を構成する部品は、フォトカプラ２、抵抗Ｒ１、トランジスタＱ１、トランス３、ダイオードＤ１、コンデンサＣ１、ツェナーダイオードＤ２の合計７点である。
【００５７】
尚、スイッチング電源回路１をＡＣ／ＤＣアダプタとして構成するには、更に、全波整流用のダイオードブリッジ回路及び平滑用のコンデンサを、１次巻き線Ｌ１の前段に設ける必要があるが、スイッチング電源回路１は、ＡＣ／ＤＣアダプタとしての用途に限定されず、直流電源から出力される直流電圧に対するＤＣ／ＤＣコンバータとしても利用できるので、ダイオードブリッジ回路及び平滑用のコンデンサの図示は敢えて省略している。スイッチング電源回路１を商用交流電源用のＡＣ／ＤＣアダプタとして構成する場合は、直流入力電圧Ｖｉｎは、交流電圧が１００Ｖの国内仕様では、約１４１Ｖとなる。尚、商用交流電源以外の交流電源（例えば、車載用の交流電源）では、交流電圧が１００Ｖより低電圧となり、直流入力電圧Ｖｉｎも低電圧となる。
【００５８】
フォトカプラ２は、発光ダイオードで構成される発光素子４と受光制御集積回路５の２チップを１つのパッケージ内に封止して構成される。また、受光制御集積回路５は、フォトダイオードで構成された受光素子６、受光素子６の電流調整抵抗Ｒ２、電流調整抵抗Ｒ２と受光素子６からなる受光回路の出力信号を増幅する増幅回路７、スイッチング動作用のトランジスタＱ１のオンオフを制御するスイッチング制御回路８、電流制御トランジスタＱ２、及び、電流制御トランジスタを流れる電流を制御する電流制御回路９を、１つのチップに集積化して構成される。
【００５９】
スイッチング制御回路８は、発振回路１０、増幅回路７の出力に基づいて発振回路１０の発振を制御する発振制御回路１１、及び、発振制御回路１１から出力されるスイッチング制御信号を駆動して、トランジスタＱ１のゲートに出力する出力駆動回路１２で構成される。尚、発振制御回路１１は、論理回路等により周知の回路構成を用いて実現可能であるため、スイッチング制御回路８の回路構成の詳細については説明を省略する。
【００６０】
電流制御トランジスタＱ２は、受光制御集積回路５の瞬時的な消費電流を制御するためのトランジスタで、受光制御集積回路５の１対の電源供給端子（ＶＤＤ、ＶＳＳ）間に設けられ、増幅回路７、スイッチング制御回路８、電流制御回路９で消費される総電流の変動を打ち消すように、電流量が制御される。本実施形態では、直流入力電圧Ｖｉｎと電源供給端子ＶＤＤの間に高圧用の抵抗Ｒ１が介装されているので、受光制御集積回路５の消費電流の変動は、電源供給端子ＶＤＤにおける電圧変動として現れるため、電流制御回路９が電源供給端子ＶＤＤの電圧が一定範囲内に収まるように、電流制御トランジスタＱ２のゲート電圧を制御して電流量を調整する。具体的には、受光制御集積回路５の耐圧以下で、動作電圧範囲内となるように、電源供給端子ＶＤＤの電圧が高いほど電流制御トランジスタＱ２の電流量を増加させる制御が行われる。この結果、受光制御集積回路５の動作状態に拘わらず、受光制御集積回路５の消費電流の変動が抑制されて、電源供給端子ＶＤＤの電圧が一定範囲内に抑制される。この結果、本実施形態では、受光制御集積回路５は、耐圧２０Ｖ程度の中低耐圧の半導体製造プロセスで作製することができる。尚、電流制御回路９は、例えば、電源供給端子ＶＤＤの電圧と、所定の基準電圧との差分値に基づいて、電流制御トランジスタＱ２のゲートに印加される電圧値をフィードバック制御する周知の回路構成を利用して実現できるので、回路構成の詳細な説明は省略する。
【００６１】
次に、抵抗Ｒ１の設定例について説明する。フォトダイオードで構成された受光素子６を使用する受光制御集積回路５の消費電流は、電流制御トランジスタＱ２の消費電流を除き、１００ｋＨｚ動作時において０．５〜１ｍＡ程度にすることが可能である。スイッチング動作用トランジスタＱ１に、例えば、東芝製２ＳＫ２９９８を用いた場合、ゲート容量は７５ｐＦ、オン時のゲート電圧は１０Ｖ程度必要であり、１００ｋＨｚでスイッチング動作する場合、ゲート容量の充放電電流は７５μＡとなる。従って、受光制御集積回路５の電流制御トランジスタＱ２を除いた消費電流は０．５７５〜１．０７５ｍＡとなる。電流制御トランジスタＱ２はマージンを考慮して、０．１２５〜０．５２５ｍＡの変動範囲で、上記消費電流の変動を相殺するように制御されるとすると、受光制御集積回路５の総消費電流、即ち、抵抗Ｒ１に流れる電流は、１．１ｍＡの一定値となる。スイッチング電源回路１の直流入力電圧Ｖｉｎを１４１Ｖ、受光制御集積回路５の電源供給端子ＶＤＤへの印加電圧を１５Ｖと想定すると、抵抗Ｒ１の抵抗値は、（１４１Ｖ−１５Ｖ）／１．１ｍＡ＝１１４．５ｋΩとなる。尚、受光制御集積回路５の総消費電流は必ずしも一定値に制御されなくても良く、総消費電流の変動による電源供給端子ＶＤＤへの印加電圧の変動範囲が、受光制御集積回路５の耐圧以下で、動作電圧下限以上であれば問題ない。
【００６２】
次に、スイッチング電源回路１の動作について説明する。スイッチング電源回路１に直流入力電圧Ｖｉｎが印加されると、抵抗Ｒ１を介して受光制御集積回路５の電源供給端子ＶＤＤに電源電圧が印加され、受光制御集積回路５が動作を開始して、電源供給端子ＶＤＤに電源電圧が一定に維持されるとともに、スイッチング制御回路８の発振回路１０が発振動作を開始する。その発振信号は、発振制御回路１１でデューティ比が制御され、スイッチング制御信号として、出力駆動回路１２で適正な振幅レベルに変換された後、スイッチング動作用トランジスタＱ１のゲートに入力される。一方、直流入力電圧Ｖｉｎが、１次巻き線Ｌ１を介してトランジスタＱ１のドレインに印加されており、トランジスタＱ１はゲートに入力されたスイッチング制御信号によりオンオフを繰り返すスイッチング動作を行う。この結果、１次巻き線Ｌ１に断続的に電流が流れ、２次巻き線Ｌ２の両端に交流電圧が発生し、当該交流電圧が、ダイオードＤ１で整流され、コンデンサＣ１で平滑化されて１対の出力端子ＯＵＴ＋、ＯＵＴ−から直流の出力電圧Ｖｏｕｔが出力される。
【００６３】
出力端子ＯＵＴ＋、ＯＵＴ−間には、ツェナーダイオードＤ２が逆バイアスに接続されており、出力電圧ＶｏｕｔがツェナーダイオードＤ２の降伏電圧を超えるとツェナーダイオードＤ２に電流が流れ、発光素子４が点灯して、出力電圧ＶｏｕｔがツェナーダイオードＤ２の降伏電圧を超えたことを示す光信号を出力する。受光素子６がその光信号を受光すると、その信号が電気信号に変換され増幅回路７で増幅され、発振制御回路１１に入力される。発振制御回路１１は、増幅回路７の出力に基づいて、トランジスタＱ１がオフするようにスイッチング制御信号を制御するため、スイッチング動作が停止し、１次巻き線Ｌ１に電流が流れなくなるので、２次巻き線Ｌ２の両端に交流電圧が発生しなくなる。この結果、出力電圧Ｖｏｕｔが低下して、ツェナーダイオードＤ２に電流が流れなくなるため、発光素子４が消灯し、発振制御回路１１は再びスイッチング制御信号を出力駆動回路１２からトランジスタＱ１のゲートに出力し、トランジスタＱ１は再びスイッチング動作を開始する。上記動作を繰り返すことで、出力端子ＯＵＴ＋、ＯＵＴ−間の出力電圧が一定に保たれる。尚、上記動作において、ツェナーダイオードＤ２は、出力電圧Ｖｏｕｔに対する電圧検出素子として機能しているが、出力電圧Ｖｏｕｔの検出は、ツェナーダイオードＤ２のような単体の電圧検出素子に代えて、例えば、図１６及び図１７に例示した従来例２及び３の回路構成のように、出力電圧Ｖｏｕｔの分圧値を電圧検出用ＩＣを用いて検出するようにしても良い。
【００６４】
次に、フォトカプラ２の構造について説明する。図２は、フォトカプラ２を構成する発光素子４と受光制御集積回路５を２種類の樹脂で封止したパッケージの断面構造を模式的に示す断面図である。
【００６５】
図２に示すように、発光素子４は、第１リードフレーム２１に戴置され、発光素子４のアノード電極ＡＥとカソード電極ＣＥは夫々、ボンディングワイヤー２２によって第１リードフレーム２１の対応する各リード端子ＡＥ、ＣＥに電気的に接続し、受光制御集積回路５は、第２リードフレーム２３に戴置され、受光制御集積回路５の電源供給端子ＶＤＤ、ＶＳＳ及びスイッチング制御信号を出力する出力端子ＳＣは夫々、ボンディングワイヤー２４によって第２リードフレーム２３の対応する各リード端子ＶＤＤ、ＶＳＳ、ＳＣに電気的に接続している。
【００６６】
第１リードフレーム２１と第２リードフレーム２３は、夫々のチップ載置面がパッケージ内部において厚み方向に離間して設けられ、発光素子４と受光制御集積回路５は、当該厚み方向に対向して位置しており、発光素子４から出力される光信号を、受光制御集積回路５の受光素子６が受光可能な位置に夫々配置されている。
【００６７】
図２に示すように、発光素子４と受光制御集積回路５間の光信号が伝達する空間を含むパッケージの樹脂封止部の内側部分が、受光素子６の感度波長範囲の光を透過する透明エポキシ樹脂２５で構成され、該内側部分を囲む樹脂封止部の外側部分が、受光素子６の感度波長範囲の光を透過しない不透明な黒色エポキシ樹脂２６で構成されている。尚、受光素子５の感度波長範囲は、受光素子６を構成するフォトダイオードの半導体材料のバンドギャップエネルギによって規定され、発光素子４の発光波長は、受光素子６の感度波長範囲に適合するように、発光素子４を構成する半導体材料のバンドギャップエネルギが設定される。尚、半導体材料のバンドギャップエネルギは、ＧａＡｌＡｓ等の３元化合物半導体の場合には、ＧａＡｌＡｓの組成比によって決定される。
【００６８】
図３に、受光制御集積回路５内の受光素子６の断面構造を模式的に示す。図３に示すように、受光制御集積回路５は、Ｐ型基板上に形成されており、受光素子６のＰ＋、Ｎ＋、Ｎの各不純物拡散領域は、一般的な半導体製造工程のイオン注入で形成される。受光制御集積回路５のメタル配線層を用いて、Ｎ型不純物拡散領域と接続したカソード電極２７に、受光制御集積回路５の電源から抵抗または定電流回路を通して正電位を、Ｐ型不純物拡散領域と接続したアノード電極２８に接地電位を夫々供給し、逆バイアス状態にしておくと、発光素子４からの光信号が、カソード電極２７及びアノード電極２８の上部に形成された保護絶縁膜２９の開口部と、反射防止膜３０を介して、ＰＮ接合部に到達すると、カソード電極２７からアノード電極２８に電流が流れて、カソード電極２７の電位が変化する。カソード電極２７と増幅回路７の入力を受光制御集積回路５のメタル配線層を用いて接続することにより、カソード電極２７の電位変化が、増幅回路７で増幅され検出される。尚、保護絶縁膜２９の開口部からＰＮ接合部に至る光信号の入射経路が受光部に相当する。
【００６９】
次に、受光制御集積回路５のチップレイアウトについて、図４を参照して説明する。上述の如く、スイッチング電源回路１を商用交流電源用のＡＣ／ＤＣアダプタとして構成する場合は、直流入力電圧Ｖｉｎは約１４１Ｖとなるため、トランジスタＱ１のスイッチング動作によって大きなノイズが発生する。当該ノイズは、トランジスタＱ１のゲート−ドレイン間容量を経由してゲートに現れ、スイッチング制御回路８の出力駆動回路１２に伝達する。受光素子としてフォトトランジスタを用いた従来のフォトカプラでは、受光素子の信号電流が大きいため（１ｍＡ程度）、ノイズ耐性が高く誤動作し難かったが、本実施形態では、受光素子６にフォトダイオードを使用しているため、信号電流が小さく（１０μＡ程度）、ノイズの影響を受け易くなり誤動作し易くなる。そこで、本実施形態では、受光素子６の実質的なノイズ耐性を向上させるべく、受光素子６と電流調整抵抗Ｒ２と増幅回路７からなる受光回路部と、出力駆動回路１２とをチップ内において、相互に離間して対向する２辺に分散配置して、出力駆動回路１２に伝達するノイズが、受光回路部に侵入し難いチップレイアウトとしている。尚、その他の電流制御トランジスタＱ２、電流制御回路９、発振回路１０、及び、発振制御回路１１は、出力駆動回路１２と受光回路部の間のチップ中央部に配置している。
【００７０】
図４に示す受光制御集積回路５のチップレイアウトでは、増幅回路７から発振制御回路１１及び発振回路１０への信号の流れを重視した回路配置となっているが、図５に示すように、出力駆動回路１２と受光回路部の間に、低インピーダンスの電流制御トランジスタＱ２や電流制御回路９を配置して、両回路を分離することで、受光回路部へのノイズの侵入を更に抑制することができる。
【００７１】
〈第２実施形態〉
次に、本発明の第２実施形態に係るスイッチング電源回路１について説明する。第２実施形態に係るスイッチング電源回路１は、フォトカプラ２を構成する受光制御集積回路５の回路構成が、第１実施形態と異なる。フォトカプラ２の構成及びパッケージ構造、及び、スイッチング電源回路１のフォトカプラ２を用いた回路構成は、第１実施形態と同じであり、重複する説明は割愛する。以下、第２実施形態に係る受光制御集積回路５の回路構成について、図６を参照して説明する。
【００７２】
本実施形態では、受光制御集積回路５は、１対のフォトダイオードで構成された受光素子６、６ａ（第１受光素子６と第２受光素子６ａ）、受光素子６、６ａの電流調整抵抗Ｒ２、Ｒ３（第１電流調整抵抗Ｒ２と第２電流調整抵抗Ｒ３）、第１電流調整抵抗Ｒ２と第１受光素子６からなる第１受光回路の出力信号を増幅する第１増幅回路７、第２電流調整抵抗Ｒ３と第２受光素子６ａからなる第２受光回路の出力信号を増幅する第２増幅回路７ａ、第１増幅回路７と第２増幅回路７ａの出力信号を差動増幅する差動増幅回路７ｂ、スイッチング動作用のトランジスタＱ１のオンオフを制御するスイッチング制御回路８、電流制御トランジスタＱ２、及び、電流制御トランジスタを流れる電流を制御する電流制御回路９を、１つのチップに集積化して構成される。従って、受光素子と負荷回路と増幅回路からなる受光回路部の構成が、第１実施形態と異なる。しかし、スイッチング制御回路８、電流制御トランジスタＱ２、及び、電流制御回路９の回路構成は、第１実施形態と同じである。但し、第１実施形態とは異なり、スイッチング制御回路８の発振制御回路１１は、増幅回路７の出力ではなく、差動増幅回路７ｂの出力に基づいて発振回路１０の発振を制御する。
【００７３】
１対の受光素子６、６ａは、同じ受光特性を備える同じフォトダイオードで構成されるが、一方の第１受光素子６だけが、第１実施形態の受光制御集積回路５の受光素子６と同様に、発光素子４から出力される光信号を受光可能に、図３に例示したＰＮ接合部の上部が保護絶縁膜２９に覆われずに開口しており、他方の第２受光素子６ａは、発光素子４から出力される光信号を受光しないように、ＰＮ接合部の上部がメタル層等によって遮蔽されている。尚、第２受光素子６ａは、発光素子４から出力される光信号を受光しないので、１対の受光素子６、６ａは、少なくとも光を受光していないときの暗電流特性が同じであれば良い。
【００７４】
受光制御集積回路５の上記回路構成によって、発光素子４から光信号が出力されると、第１受光素子６がその光信号を受光して電気信号に変換され、第１増幅回路７で増幅される。一方、第２受光素子６ａは、遮光されており光信号を受光することなく、第１受光素子６が光信号を受光していないときの電気信号と同じ信号が出力され、第２増幅回路７ａで増幅される。差動増幅回路７ｂは、第１増幅回路７と第２増幅回路７ａの両出力信号を差動入力として受け付けて、その差分を増幅する。従って、発光素子４からの光信号が微弱であっても差動増幅回路７ｂでは、高感度に光信号を検出することができる。この結果、発光素子４の駆動電流をより低減でき低消費電流化が図れるとともに、差動増幅回路７ｂを使用しているため、第１受光回路と第２受光回路の２系統に対して同相ノイズが重畳しても差動増幅回路７ｂで当該同相ノイズがキャンセルされるため、受光素子及び増幅回路の耐ノイズ性が向上する。
【００７５】
〈第３実施形態〉
次に、本発明の第３実施形態に係るスイッチング電源回路１について説明する。第３実施形態に係るスイッチング電源回路１は、第１実施形態及び第２実施形態からの変形例で、フォトカプラ２を構成する受光制御集積回路５の素子構造が、第１実施形態及び第２実施形態と異なる。フォトカプラ２の構成及びパッケージ構造、受光制御集積回路５の回路構成、及び、スイッチング電源回路１のフォトカプラ２を用いた回路構成は、第１実施形態または第２実施形態と同じであり、重複する説明は割愛する。以下、第３実施形態に係る受光制御集積回路５の素子構造について、図７を参照して説明する。図７は、第３実施形態における受光制御集積回路５内の受光素子６の断面構造を模式的に示す断面図である。
【００７６】
スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加される可能性のある用途に使用され、１次−２次回路間の強化絶縁が要求される場合があり、本実施形態では、当該要求に合わせて、フォトカプラ２の１次−２次回路間、つまり、発光素子４と受光制御集積回路５間の絶縁耐圧を強化している。具体的には、発光素子４側と受光制御集積回路５側に高電圧が印加されると、発光素子４と受光制御集積回路５間に強電界が発生し、受光制御集積回路５の表面が帯電して、極性反転が生じて、受光制御集積回路５の受光素子６が誤動作する可能性があるので、当該誤動作を防止するために、図７に示すように、受光制御集積回路５の表層の保護絶縁膜２９の表面に当該帯電を防止するためのメタルシールド膜３１を設けている。尚、メタルシールド膜３１は、保護絶縁膜２９の開口部には設けられていないので、発光素子４からの光信号は、当該開口部と反射防止膜３０を介して、受光素子６のＰＮ接合部にまで入射可能に構成されている。
【００７７】
尚、発光素子４と受光制御集積回路５間の絶縁耐圧を強化する方法としては、図７に示す受光制御集積回路５の保護絶縁膜２９の表面にメタルシールド膜３１を設ける方法に代えて、或いは、追加して、以下の図８〜図１０に示すように、フォトカプラ２のパッケージ内における第１リードフレーム２１、第２リードフレーム２３、発光素子４、及び、受光制御集積回路５の配置を調整するのも好ましい。
【００７８】
図８に示す実施例では、第１リードフレーム２１側のボンディングワイヤー２２と、第２リードフレーム２３側の受光制御集積回路５の受光素子６が、パッケージの厚み方向に対向しないように、第１リードフレーム２１、第２リードフレーム２３、発光素子４、及び、受光制御集積回路５の配置を調整することで、発光素子４と受光制御集積回路５間に強電界が発生しても、ボンディングワイヤー２２からの当該強電界の受光素子６に対する影響が緩和される。
【００７９】
更に、図９に示す実施例では、第１リードフレーム２１側のボンディングワイヤー２２と、第２リードフレーム２３側の受光制御集積回路５が、パッケージの厚み方向に対向しないように、且つ、第２リードフレーム２３側のボンディングワイヤー２４と、第１リードフレーム２１側の発光素子４が、パッケージの厚み方向に対向しないように、発光素子４の第１リードフレーム２１上における載置個所をボンディングワイヤー２２側に近づけ、受光制御集積回路５の第２リードフレーム２３上における載置個所をボンディングワイヤー２４側に近づけることで、発光素子４と受光制御集積回路５間に強電界が発生しても、ボンディングワイヤー２２からの当該強電界の受光素子６に対する影響が緩和され、ボンディングワイヤー２４からの当該強電界の発光素子４に対する影響が緩和される。
【００８０】
更に、図１０に示す実施例では、第１リードフレーム２１側のボンディングワイヤー２２と第２リードフレーム２３がパッケージの厚み方向に対向しないように、且つ、第２リードフレーム２３側のボンディングワイヤー２４と第１リードフレーム２１がパッケージの厚み方向に対向しないように、各リードフレーム２１、２３が、夫々を固定している黒色エポキシ樹脂２６側にオフセットして、つまり、第１リードフレーム２１とボンディングワイヤー２４、第２リードフレーム２３とボンディングワイヤー２２が、夫々のチップ載置面と平行な方向に離間するように配置されることで、発光素子４と受光制御集積回路５間に強電界が発生しても、ボンディングワイヤー２２からの当該強電界の受光素子６に対する影響が緩和され、ボンディングワイヤー２４からの当該強電界の発光素子４に対する影響が緩和される。
【００８１】
〈別実施形態〉
以下に、上記第１乃至第３実施形態の別実施形態を説明する。
【００８２】
〈１〉上記各実施形態では、発光素子４を構成する半導体材料は、受光素子６の感度波長範囲に適合する材料であれば、特定の材料に限定されるものではないが、スイッチング電源回路１の周辺部品であるトランス３、ダイオードＤ１、コンデンサＣ１等の更なる小型化と、出力電圧Ｖｏｕｔの変動を抑制するために、発光素子４としてＧａＡｌＡｓで構成される発光ダイオードを用いて、スイッチング速度を向上させるのが好ましい。
【００８３】
発光素子４としてＧａＡｓで構成される発光ダイオードを用いた場合は、フォトトランジスタと組み合わせた信号の立ち上がり時間及び立ち下がり時間は、夫々５μ秒程度であり、実用周波数として１００ｋＨｚ程度であるが、ＧａＡｌＡｓで構成される発光ダイオードを用いることで、立ち上がり時間及び立ち下がり時間を夫々０．１μ秒にまで短縮できるので、実用周波数を５ＭＨｚ程度まで高速化できる。この結果、スイッチング電源回路１の小型化の阻害要因となっていたトランスの小型化が一層図れるため、携帯用機器用の充電器の小型化が可能となる。
【００８４】
〈２〉上記各実施形態では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１を使用したが、図１１に示すように、抵抗Ｒ１に代えて、デプレッション型高耐圧ＦＥＴ（電界効果トランジスタ）Ｑ３を用いるのも好ましい。トランジスタＱ３は、ドレインが１次巻き線Ｌ１の一方端に、ソースがフォトカプラ２の電源供給端子ＶＤＤに、ゲートがフォトカプラ２の他方の電源供給端子ＶＳＳに夫々接続しており、ゲートには常時接地電圧の０Ｖが印加されている。当該トランジスタＱ３の使用によって、フォトカプラ２の電源供給端子ＶＤＤの端子電圧が安定化するとともに、スイッチング電源回路１の起動時間の短縮化が図れる。抵抗Ｒ１がトランジスタＱ３に置き換わっている以外は、上記各実施形態と同じである。以下、図１１に示すスイッチング電源回路１における受光制御集積回路５への電源電圧供給動作について説明する。
【００８５】
電源供給端子ＶＤＤの端子電圧が０Ｖである初期状態において、１次巻き線Ｌ１の一方端に直流入力電圧Ｖｉｎが入力すると、トランジスタＱ３のゲート電圧及びソース電圧が０Ｖで、トランジスタＱ３がデプレッション型であるため、トランジスタＱ３のドレイン側からソース側に向けてドレイン電流が流れ始める。このドレイン電流により電源供給端子ＶＤＤの端子電圧が上昇すると、トランジスタＱ３のソース電圧が上昇するため、トランジスタＱ３のソースから見たゲート‐ソース間電圧が徐々に低下し、当該ゲート‐ソース間電圧がトランジスタＱ３のピンチオフ電圧に達するとトランジスタＱ３はオフしてドレイン電流は流れなくなる。以上より、電源供給端子ＶＤＤの端子電圧はトランジスタＱ３のピンチオフ電圧を超えて上昇することはなく、当該ピンチオフ電圧以下のドレイン電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。
【００８６】
また、上記各実施形態のように、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、トランジスタＱ３のドレイン電流を大きくすることにより、ドレイン電流が流れ始める初期段階で起動電流を大きくすることが可能となり、受光制御集積回路５の電源供給端子ＶＤＤの端子電圧の上昇速度が速くなり、スイッチング電源回路１の起動時間が短縮化される。
【００８７】
尚、上述の如く、電源供給端子ＶＤＤの端子電圧はトランジスタＱ３のピンチオフ電圧を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【００８８】
〈３〉上記各実施形態では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１を使用したが、図１２に示すように、抵抗Ｒ１に代えて、ＮＰＮ型のバイポーラトランジスタＱ４を用いるのも好ましい。トランジスタＱ４は、コレクタが１次巻き線Ｌ１の一方端に、エミッタがフォトカプラ２の電源供給端子ＶＤＤに、ベースが１次巻き線Ｌ１の一方端とフォトカプラ２の他方の電源供給端子ＶＳＳの間に接続された分圧抵抗Ｒ４、Ｒ５の中間点Ｎ１に、夫々接続しており、ベースには直流入力電圧Ｖｉｎに分圧抵抗Ｒ４、Ｒ５の分圧比を乗じた中間電圧Ｖｍ１が印加されている。当該トランジスタＱ４の使用によって、フォトカプラ２の電源供給端子ＶＤＤの端子電圧が安定化するとともに、スイッチング電源回路１の起動時間の短縮化が図れる。抵抗Ｒ１がトランジスタＱ４に置き換わり、分圧抵抗Ｒ４、Ｒ５を追加している以外は、上記各実施形態と同じである。以下、図１２に示すスイッチング電源回路１における受光制御集積回路５への電源電圧供給動作について説明する。
【００８９】
１次巻き線Ｌ１の一方端に直流入力電圧Ｖｉｎが入力すると、トランジスタＱ４のベースに直流入力電圧Ｖｉｎに分圧抵抗Ｒ４、Ｒ５の分圧比を乗じた中間電圧Ｖｍ１が印加され、電源供給端子ＶＤＤの端子電圧が０Ｖである初期状態において、エミッタ電圧が０Ｖであるため、トランジスタＱ４のコレクタ側からエミッタ側に向けてコレクタ電流が流れ始める。このコレクタ電流により電源供給端子ＶＤＤの端子電圧が上昇すると、トランジスタＱ４のエミッタ電圧が上昇するため、トランジスタＱ４のエミッタから見たベース‐エミッタ間電圧が徐々に低下し、当該ベース‐エミッタ間電圧が約０．７Ｖに近づくとトランジスタＱ４はベース電流が遮断され、コレクタ電流が流れなくなる。以上より、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ１から約０．７Ｖを下回った中間電圧Ｖｍ２を超えて上昇することはなく、当該中間電圧Ｖｍ２以下のコレクタ電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。尚、トランジスタＱ４は、バイポーラトランジスタに代えて、ドレインが１次巻き線Ｌ１の一方端に、ソースがフォトカプラ２の電源供給端子ＶＤＤに、ゲートが中間点Ｎ１に、夫々接続した高耐圧のＮ型ＭＯＳＦＥＴであっても良い。Ｎ型ＭＯＳＦＥＴの場合でも、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ１からＮ型ＭＯＳＦＥＴの閾値電圧を下回った中間電圧Ｖｍ２を超えて上昇することはなく、当該中間電圧Ｖｍ２以下のコレクタ電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。
【００９０】
また、上記各実施形態のように、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、トランジスタＱ４のコレクタ電流を大きくすることにより、コレクタ電流が流れ始める初期段階で起動電流を大きくすることが可能となり、受光制御集積回路５の電源供給端子ＶＤＤの端子電圧の上昇速度が速くなり、スイッチング電源回路１の起動時間が短縮化される。
【００９１】
尚、上述の如く、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ２を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【００９２】
〈４〉上記各実施形態では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１を使用したが、図１３に示すように、抵抗Ｒ１に代えて、ＮＰＮ型のバイポーラトランジスタＱ４を用いるのも好ましい。トランジスタＱ４は、コレクタが１次巻き線Ｌ１の一方端に、エミッタがフォトカプラ２の電源供給端子ＶＤＤに、ベースが１次巻き線Ｌ１の一方端とフォトカプラ２の他方の電源供給端子ＶＳＳの間に接続された抵抗Ｒ６とツェナーダイオードＤ３の直列回路の中間点Ｎ２に、夫々接続しており、ベースにはツェナーダイオードＤ３の降伏電圧で規定される中間電圧Ｖｍ３が印加されている。当該トランジスタＱ４の使用によって、フォトカプラ２の電源供給端子ＶＤＤの端子電圧が安定化するとともに、スイッチング電源回路１の起動時間の短縮化が図れる。抵抗Ｒ１がトランジスタＱ４に置き換わり、抵抗Ｒ６とツェナーダイオードＤ３を追加している以外は、上記各実施形態と同じである。尚、トランジスタＱ４は、上記別実施形態〈３〉と同様に、バイポーラトランジスタに代えて、ドレインが１次巻き線Ｌ１の一方端に、ソースがフォトカプラ２の電源供給端子ＶＤＤに、ゲートが中間点Ｎ２に、夫々接続した高耐圧のＮ型ＭＯＳＦＥＴであっても良い。以下、図１３に示すスイッチング電源回路１における受光制御集積回路５への電源電圧供給動作について説明する。
【００９３】
１次巻き線Ｌ１の一方端に直流入力電圧Ｖｉｎが入力すると、トランジスタＱ４のベースにツェナーダイオードＤ３の降伏電圧で規定される中間電圧Ｖｍ３が印加され、電源供給端子ＶＤＤの端子電圧が０Ｖである初期状態において、エミッタ電圧が０Ｖであるため、トランジスタＱ４のコレクタ側からエミッタ側に向けてコレクタ電流が流れ始める。このコレクタ電流により電源供給端子ＶＤＤの端子電圧が上昇すると、トランジスタＱ４のエミッタ電圧が上昇するため、トランジスタＱ４のエミッタから見たベース‐エミッタ間電圧が徐々に低下し、当該ベース‐エミッタ間電圧が約０．７Ｖに近づくとトランジスタＱ４はベース電流が遮断され、コレクタ電流が流れなくなる。以上より、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ３から約０．７Ｖを下回った中間電圧Ｖｍ４を超えて上昇することはなく、当該中間電圧Ｖｍ４以下のコレクタ電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。
【００９４】
また、上記各実施形態のように、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、トランジスタＱ４のコレクタ電流を大きくすることにより、コレクタ電流が流れ始める初期段階で起動電流を大きくすることが可能となり、受光制御集積回路５の電源供給端子ＶＤＤの端子電圧の上昇速度が速くなり、スイッチング電源回路１の起動時間が短縮化される。
【００９５】
尚、上述の如く、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ４を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【００９６】
〈５〉上記別実施形態〈２〉〜〈４〉では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１に代えて、ゲートが接地されたデプレッション型高耐圧電界効果トランジスタＱ３、または、ベースに中間電圧が印加される高耐圧のＮＰＮ型のバイポーラトランジスタＱ４またはゲートに中間電圧が印加される高耐圧Ｎ型ＭＯＳＦＥＴを用いることで、当該降圧素子として高抵抗の抵抗Ｒ１を用いる場合と比較して、電源供給端子ＶＤＤの端子電圧が安定化するため、受光制御集積回路５に設けていた受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を省略できる旨の説明を行った。
【００９７】
ここで、当該降圧素子として高抵抗の抵抗Ｒ１を用いた場合であっても、受光制御集積回路５の消費電流の変動が予め抑制されている場合には、当該降圧素子として高抵抗の抵抗Ｒ１に代えて、上記トランジスタＱ３、Ｑ４を使用せずとも電流制御トランジスタＱ２と電流制御回路９を省略できることになる。
【００９８】
更に、受光制御集積回路５の消費電流の変動が十分に抑制されていない場合であっても、当該降圧素子として高抵抗の抵抗Ｒ１を用いても、図１４に示すように、補助巻き線である３次巻き線Ｌ３をトランス３に設けることで、スイッチング電源回路１の起動時には、直流入力電圧Ｖｉｎを抵抗Ｒ１で降圧して電源電圧供給するとともに、スイッチング電源回路１が一旦スイッチング動作を開始して、３次巻き線Ｌ３に交流電圧が発生して、ダイオードＤ４とコンデンサＣ２で整流、平滑化された直流電圧を電源供給端子ＶＤＤに供給することで、スイッチング動作開始後の消費電流を３次巻き線Ｌ３側から賄うことが可能となるため、受光制御集積回路５の消費電流の変動が、抵抗Ｒ１の端子間電圧として現れないため、電源供給端子ＶＤＤの端子電圧が安定化するため、受光制御集積回路５に設けていた受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を省略できる。
【００９９】
尚、図１４に示す回路構成における抵抗Ｒ１の設定は、上記第１実施形態の場合より、より高抵抗に設定する。つまり、スイッチング電源回路１の起動時における受光制御集積回路５の消費電流が小さい場合に合わせて、電源供給端子ＶＤＤの端子電圧が受光制御集積回路５の耐圧以下となるように、抵抗Ｒ１の抵抗値を設定すれば十分であり、スイッチング動作開始後の消費電流の増分は、３次巻き線Ｌ３側から賄うことが可能であるためである。
【０１００】
〈６〉上記別実施形態〈２〉〜〈４〉では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１に代えて、ゲートが接地されたデプレッション型高耐圧電界効果トランジスタＱ３、または、ベースに中間電圧が印加される高耐圧のＮＰＮ型のバイポーラトランジスタＱ４またはゲートに中間電圧が印加される高耐圧Ｎ型ＭＯＳＦＥＴを使用する場合の説明を行ったが、上記のように降圧素子を高耐圧の単体素子で構成するのに代えて、抵抗Ｒ１と、ゲートが接地されたデプレッション型高耐圧電界効果トランジスタＱ３、ベースに中間電圧が印加される高耐圧のＮＰＮ型のバイポーラトランジスタＱ４、または、ゲートに中間電圧が印加される高耐圧Ｎ型ＭＯＳＦＥＴとの直列回路で構成するようにしても良い。更に、直流入力電圧Ｖｉｎを抵抗Ｒ１で予備的に降圧できるため、上記各トランジスタを中低耐圧プロセスで作製し、受光制御集積回路５内に集積化するのも好ましい。降圧素子を抵抗Ｒ１と上記各トランジスタの直列回路で構成する場合も、上記別実施形態〈２〉〜〈４〉の場合と同様に、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ２またはＶｍ４を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１だけで直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【０１０１】
〈７〉上記各実施形態では、トランジスタＱ１は電界効果型トランジスタとして説明してきたが、バイポーラトランジスタを使用することでも同等の効果が期待できる。バイポーラトランジスタを用いる場合、電界効果型トランジスタのゲート、ドレイン、ソースを、夫々バイポーラトランジスタのベース、コレクタ、エミッタに置換すれば良い。
【産業上の利用可能性】
【０１０２】
本発明は、フォトカプラを使用したスイッチング電源回路に利用可能であり、ＡＣアダプタ、ＬＥＤ照明、液晶テレビ、パーソナルコンピュータ等、商用交流電源から直流電圧を生成する必要のあるシステムに搭載でき、システムの小型化、出力電圧の高精度化、電源の低消費電力化が可能である。
【図面の簡単な説明】
【０１０３】
【図１】本発明に係るフォトカプラとスイッチング電源回路の第１実施形態における概略の回路構成を示す回路図
【図２】図１に示すフォトカプラを構成する発光素子と受光制御集積回路を２種類の樹脂で封止したパッケージの断面構造を模式的に示す断面図
【図３】図１に示す受光制御集積回路内の受光素子の断面構造を模式的に示す断面図
【図４】図１に示す受光制御集積回路のチップレイアウトの一例を示す図
【図５】図１に示す受光制御集積回路のチップレイアウトの他の一例を示す図
【図６】本発明に係るフォトカプラの第２実施形態における受光制御集積回路の概略の回路構成を示す回路図
【図７】本発明に係るフォトカプラの第３実施形態における受光制御集積回路内の受光素子の断面構造を模式的に示す断面図
【図８】本発明に係るフォトカプラの第３実施形態におけるパッケージ内における第１リードフレーム、第２リードフレーム、発光素子、及び、受光制御集積回路の配置関係を説明する断面図
【図９】本発明に係るフォトカプラの第３実施形態におけるパッケージ内における第１リードフレーム、第２リードフレーム、発光素子、及び、受光制御集積回路の他の配置関係を説明する断面図
【図１０】本発明に係るフォトカプラの第３実施形態におけるパッケージ内における第１リードフレーム、第２リードフレーム、発光素子、及び、受光制御集積回路の更に他の配置関係を説明する断面図
【図１１】本発明に係るフォトカプラとスイッチング電源回路の第１の別実施形態における概略の回路構成を示す回路図
【図１２】本発明に係るフォトカプラとスイッチング電源回路の第２の別実施形態における概略の回路構成を示す回路図
【図１３】本発明に係るフォトカプラとスイッチング電源回路の第３の別実施形態における概略の回路構成を示す回路図
【図１４】本発明に係るフォトカプラとスイッチング電源回路の第４の別実施形態における概略の回路構成を示す回路図
【図１５】スイッチング電源回路の第１の従来例の回路構成を示す回路図
【図１６】スイッチング電源回路の第２の従来例の回路構成を示す回路図
【図１７】スイッチング電源回路の第１の従来例の回路構成を示す回路図
【符号の説明】
【０１０４】
１： 本発明に係るスイッチング電源回路
２： 本発明に係るフォトカプラ
３： トランス
４： 発光素子（発光ダイオード）
５： 受光制御集積回路
６： 受光素子（第１受光素子）
６ａ： 第２受光素子
７： 増幅回路（第１増幅回路）
７ａ： 第２増幅回路
７ｂ： 差動増幅回路
８： スイッチング制御回路
９： 電流制御回路
１０： 発振回路
１１： 発振制御回路
１２： 出力駆動回路
２１： 第１リードフレーム
２２、２４： ボンディングワイヤー
２３： 第２リードフレーム
２５： 透明エポキシ樹脂
２６： 黒色エポキシ樹脂
２７： 受光素子のカソード電極
２８： 受光素子のアノード電極
２９： 保護絶縁膜
３０： 反射防止膜
３１： メタルシールド膜
ＡＥ： 発光素子のアノード電極
ＣＥ： 発光素子のカソード電極
Ｃ１、Ｃ２： 平滑用コンデンサ
Ｄ１、Ｄ４： 整流用ダイオード
Ｄ２、Ｄ３： ツェナーダイオード
Ｌ１： １次巻き線
Ｌ２： ２次巻き線
Ｌ３： ３次巻き線
Ｎ１、Ｎ２： 中間点
ＯＵＴ＋、ＯＵＴ−： スイッチング電源回路の出力端子
Ｑ１： スイッチング動作用のトランジスタ
Ｑ２： 電流制御トランジスタ
Ｑ３： デプレッション型高耐圧ＦＥＴ（降圧素子）
Ｑ４： ＮＰＮ型のバイポーラトランジスタ（降圧素子）
Ｒ１： 抵抗（降圧素子）
Ｒ２： 受光素子の電流調整抵抗（第１電流調整抵抗）
Ｒ３： 第２受光素子の電流調整抵抗（第２電流調整抵抗）
Ｒ４、Ｒ５： 分圧抵抗
Ｒ６： 抵抗
ＳＣ： 受光制御集積回路の出力端子
Ｖｉｎ： 直流入力電圧
Ｖｏｕｔ： 直流出力電圧
Ｖｍ１〜Ｖｍ４： 中間電圧
ＶＤＤ： 電源供給端子
ＶＳＳ： 電源供給端子（接地端子）
【技術分野】
【０００１】
本発明は、スイッチング電源回路に使用するフォトカプラ、及び、フォトカプラを使用したスイッチング電源回路に関し、より詳細には、ＡＣアダプタやＬＥＤ照明等に使用される、商用交流電源から直流電圧を生成するスイッチング電源回路に関する。
【背景技術】
【０００２】
従来のスイッチング電源回路の一例として、下記の非特許文献１〜３に開示されているスイッチング電源がある。図１５〜図１７に、夫々、非特許文献１〜３に開示されたスイッチング電源の回路図を示す。
【０００３】
図１５に示すスイッチング電源回路（従来例１）は、高耐圧プロセスで作製されたスイッチング動作制御用ＩＣと受光素子にフォトトランジスタを用いたフォトカプラを組み合わせて構成されている。以下、従来例１の動作を簡単に説明する。
【０００４】
１対の直流供給端子ＨＶ＋、ＨＶ−間に、ＡＣ電圧を整流、平滑した直流電圧が印加される（ＡＣ電圧の整流、平滑回路の図示は省略）。高耐圧プロセスで作られたスイッチング電源用ＩＣであるＩＣ１０１はＤ端子とＳ端子間のオンオフ動作（スイッチング動作）を開始し、トランスＴ１０１の１次側（１次巻き線Ｌ１０１）に鋸歯状の電流が流れる。トランスＴ１０１の２次側（２次巻き線Ｌ２０１）に交流電圧が発生し、ダイオードＤ１０２で整流されて脈流となり、コンデンサＣ１０３で平滑されて直流となり、直流出力端子ＤＣ＋、ＤＣ−間に直流の出力電圧が発生する。
【０００５】
出力電圧がダイオードＤ１０３のツェナー電圧を越えるとフォトカプラの発光ダイオードＤ１０４が点灯し、フォトカプラＰＣ１０１のフォトトランジスタＱ１０１で発光ダイオードＤ１０４の発光情報を受光し、出力電圧がツェナー電圧を越えたことが制御用ＩＣ１０１に伝えられる。制御用ＩＣ１０１は、出力電圧がツェナー電圧を越えた情報を受けるとスイッチング動作を停止する。その結果、トランスＴ１０１の１次側から２次側への電力伝達が停止するため、直流出力端子ＤＣ＋、ＤＣ−間の出力電圧は低下する。出力電圧がツェナー電圧を下回ると、発光ダイオードＤ１０４は消灯し、再び制御用ＩＣ１０１のスイッチング動作が開始される。上記動作を繰り返すことによって、直流出力端子ＤＣ＋、ＤＣ−間の出力電圧は一定に保たれる。
【０００６】
尚、ダイオードＤ１０１、抵抗Ｒ１０１、コンデンサＣ１０１は、スナバ回路を構成し、制御用ＩＣ１０１のＤ端子とＳ端子間がオフした瞬間に発生する高電圧をクリップする。
【０００７】
図１６に示すスイッチング電源回路（従来例２）は、中低耐圧プロセスで作製されたスイッチング動作制御用ＩＣと受光素子にフォトトランジスタを用いたフォトカプラと補助巻き線（３次巻き線）を組み合わせて構成されている。以下、従来例２の動作を簡単に説明する。
【０００８】
１対の交流供給端子Ｌ、Ｎ間にＡＣ電圧が印加されるとダイオードＤ２０１で整流されコンデンサＣ２０１で平滑されてコンデンサＣ２０１の両端子間に直流電圧が発生する。当該直流電圧が抵抗Ｒ２０１を通して制御用ＩＣ２０１の起動用入力端子ＶＩＮに印加され、制御用ＩＣ２０１が起動し端子ＧＡＴＥに矩形波が発生する。トランジスタＱ２０１は矩形波に合わせてドレインソース間をオンオフし（スイッチング動作）、トランジスタＱ２０１に接続したトランスＴ２０１の１次側（１次巻き線Ｌ２０１）に鋸歯状の電流が流れる。一方、トランスＴ２０１の２次側（２次巻き線Ｌ２０２）に交流電圧が発生し、ダイオードＤ２０４で整流されて脈流となり、コンデンサＣ２０６、Ｃ２０７で平滑されて直流となり、直流出力端子ＶＯ＋、ＶＯ−間に直流の出力電圧が発生する。
【０００９】
従来例２では、トランスＴ２０１は、１次巻き線Ｌ２０１と２次巻き線Ｌ２０２に加えて３次巻き線Ｌ２０３を備え、３次巻き線Ｌ２０３に発生した交流電圧が、ダイオードＤ２０３で整流され、コンデンサＣ２０３で平滑され、制御用ＩＣ２０１の電源端子ＶＤＤに印加されて、制御用ＩＣ２０１への電力供給が行われる。
【００１０】
出力電圧が抵抗Ｒ２１０と抵抗Ｒ２１１で分圧され、その分圧値（抵抗Ｒ２１０と抵抗Ｒ２１１の中間電圧）が、電圧検出用ＩＣ２０２の基準電圧を越えるとフォトカプラの発光ダイオードＤ２０６が点灯し、フォトカプラＰＣ２０１のフォトトランジスタＱ２０２で発光ダイオードＤ２０６の発光情報を受光し、上記分圧値が電圧検出用ＩＣ２０２の基準電圧を越えたことが制御用ＩＣ２０１に伝えられる。制御用ＩＣ２０１は、上記分圧値が基準電圧を越えた情報を受けるとスイッチング動作を停止する。その結果、トランスＴ２０１の１次側から２次側への電力伝達が停止するため、直流出力端子ＶＯ＋、ＶＯ−間の出力電圧は低下する。上記分圧値が基準電圧を下回ると、発光ダイオードＤ２０６は消灯し、再び制御用ＩＣ２０１のスイッチング動作が開始される。上記動作を繰り返すことによって、上記分圧値が一定に保たれ、直流出力端子ＶＯ＋、ＶＯ−間の出力電圧は一定に保たれる。
【００１１】
尚、ダイオードＤ２０２、抵抗Ｒ２０２、コンデンサＣ２０２は、スナバ回路を構成し、トランジスタＱ２０１のドレインソース間がオフした瞬間に発生する高電圧をクリップする。
【００１２】
図１７に示すスイッチング電源回路（従来例３）は、ディスクリート部品と受光素子にフォトトランジスタを用いたフォトカプラと補助巻き線（３次巻き線）を組み合わせて構成されている。以下、従来例３の動作を簡単に説明する。尚、従来例３は、ＲＣＣ方式（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）として一般に知られており、携帯電話等の充電器に広く用いられているスイッチング電源回路である。
【００１３】
直流供給端子＋Ｖｉｎと接地端子Ｖ０間に、ＡＣ電圧を整流、平滑した直流電圧が印加される（ＡＣ電圧の整流、平滑回路の図示は省略）。これを初期状態とする。抵抗Ｒｇを通してトランジスタＱ３０１のベースに電流が流れ込み、トランジスタＱ３０１のコレクタ−エミッタ間に電流が流れ、トランスＴ３０１の１次側（１次巻き線Ｌ３０１）に電流が流れ、トランスＴ３０１の３次巻き線Ｌ３０３に電圧が発生する。３次巻き線Ｌ３０３に発生した電圧はダイオードＤ３０１と抵抗Ｒ３０１を通って更にトランジスタＱ３０１のベースに電流を流し込む。
【００１４】
１次巻き線Ｌ３０１に流れる電流は１次巻き線Ｌ３０１のインダクタンス成分により時間とともに直線的に増加し、トランスＴ３０１内部の磁束も時間とともに直線的に増加する。３次巻き線Ｌ３０３に発生する電圧（起電力）は磁束の時間的変化に比例するため時間的に一定の電圧が発生する。従ってトランジスタＱ３０１のベース電流は３次巻き線Ｌ３０３からの時間的に一定な電圧と抵抗Ｒｇから流れ込む電流となり時間的に一定である。そのためトランジスタＱ３０１のコレクタ電流はこの一定なベース電流のｈｆｅ倍の電流以上は流れない。コレクタ電流が該電流上限値に到達すると１次巻き線Ｌ３０１による電流の時間的変化がなくなるためトランスＴ３０１内部の磁束の時間的変化がなくなり３次巻き線Ｌ３０３の起電力もなくなり、トランジスタＱ３０１のベース電流が減少し始め、１次巻き線Ｌ３０１の電流が減少し始める。その結果、トランスＴ３０１内部の磁束の時間的変化が上記とは逆に減少し始めるため、３次巻き線Ｌ３０３の起電力は上記とは逆の極性になり、トランジスタＱ３０１のベース電流を減少させる方向に転じ、やがてトランジスタＱ３０１のコレクタ電流はゼロになる。その結果、１次巻き線Ｌ３０１の電流はゼロになり３次巻き線Ｌ３０３の起電力はゼロになり、初期状態に戻る。
【００１５】
以上の動作を繰り返すことにより、トランジスタＱ３０１は発振し、コレクタ電流、すなわちトランスＴ３０１の１次側電流は増減を繰り返し、トランスＴ３０１の２次側の２次巻き線Ｌ３０２に交流電圧が発生する。２次巻き線Ｌ３０２に発生した交流電圧はダイオードＤ３０３で整流され、コンデンサＣ３０３で平滑され、直流出力端子Ｖｏｕｔと接地端子Ｖ０の間に直流の出力電圧を発生する。
【００１６】
出力電圧が抵抗Ｒａと抵抗Ｒｂで分圧されて電圧検出用ＩＣ３０１に入力される。その分圧値（抵抗Ｒａと抵抗Ｒｂの中間電圧）が、電圧検出用ＩＣ３０１の基準電圧を越えるとフォトカプラの発光ダイオードＤ３０４に電流が流れ点灯する。フォトカプラのフォトトランジスタＱ３０３が発光ダイオードＤ３０４の発光を受光すると、３次巻き線Ｌ３０３からダイオードＤ３０２と抵抗Ｒ３０２を通してトランジスタＱ３０２にベース電流が流れる。その結果、トランジスタＱ３０２のコレクタからエミッタに電流が流れてトランジスタＱ３０１に流れ込むベース電流が減少しトランジスタＱ３０１のコレクタ電流が減少し、トランスＴ３０１の１次側電流が減少し、トランスＴ３０１の２次側への電力伝達が減少し、直流出力端子Ｖｏｕｔと接地端子Ｖ０間の出力電圧が低下する。上記分圧値が電圧検出用ＩＣ３０１の基準電圧を下回ると発光ダイオードＤ３０４は消灯し、トランジスタＱ３０１は発振を再開するため、直流出力端子Ｖｏｕｔと接地端子Ｖ０間の出力電圧が上昇する。上記動作を繰り返すことによって、上記分圧値が一定に保たれ、直流出力端子Ｖｏｕｔと接地端子Ｖ０間の出力電圧が一定に保たれる。
【００１７】
【非特許文献１】“TNY274-280, TinySwitch-III Family, Energy Efficient, Offline Switcher with Enhanced Flexibility and Extended Power Range”、図１、［online］、［平成２０年５月８日検索］、インターネット＜URL：http://www.powerint.com/PDFFiles/tny274-280.pdf＞
【非特許文献２】“Product Specification, Highly Integrated Green-Mode PWM Controller SG5841/J”、第１頁の図面、［online］、［平成２０年５月８日検索］、インターネット＜URL：http://pdf1.alldatasheet.com/datasheet-pdf/view/202762/FAIRCHILD/SG5841.html
【非特許文献３】“トランジスタ技術”、ＣＱ出版、１９９７年３月号、２７５頁、図９
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従来のスイッチング電源回路においては、受光素子がフォトトランジスタのフォトカプラを用いており、１）部品実装面積が大きい、２）周辺部品（トランス、ダイオード、コンデンサ）が大きい、３）出力誤差（リップル）が大きい、４）フォトトランジスタの信号電流が大きく、消費電流が大きい、５）発光ダイオードの駆動電流が大きく、消費電流が大きいという、５つの問題点がある。
【００１９】
第１の問題点（部品実装面積が大きい）については、上記３つの従来例（従来例１〜３）の何れにおいても、トランスの２次側の出力電圧情報を１次側の発振回路或いはスイッチング動作制御用ＩＣへフィードバックするためにフォトカプラを用いており、更に、１次側にスイッチング動作制御用ＩＣまたはスイッチング動作制御用のディスクリート部品が搭載されているため、部品実装面積が大きくなっていた。
【００２０】
第２の問題点（周辺部品（トランス、ダイオード、コンデンサ）が大きい）については、従来のスイッチング電源回路において、フォトカプラは受光素子にフォトトランジスタ、発光素子に一般的なＧａＡｓの発光ダイオードで構成されており、信号の立ち上がり時間、立下り時間が夫々５μ秒程度であり、実用周波数として１００ｋＨｚ程度であった。この立ち上がり時間、立下り時間は、フォトトランジスタの入力側からみた容量がミラー効果によって信号波形の高周波成分が伝達できないことで決まる。特に、受光感度を上げるためにはフォトトランジスタの利得を上げることになるが、その利得に応じてミラー効果が顕著になり、高周波信号の伝達が困難になる。この信号電圧速度の問題からスイッチング速度は１００ｋＨｚまでとなり、周辺部品（トランス、ダイオード、コンデンサ）が大きくなっていた。
【００２１】
第３の問題点（出力電圧の誤差（リップル）が大きい）については、上記第２の問題点で説明した通り、従来のスイッチング電源回路のスイッチング速度が１００ｋＨｚ程度までであり、リップルが大きかった。当該リップルを減らすべく平滑用のコンデンサ等を大きくすると、出力の変動による電源の追従速度が遅くなるという問題があった。
【００２２】
第４の問題点（フォトトランジスタの信号電流が大きく、消費電流が大きい）については、従来のスイッチング電源回路では、フォトカプラの受光素子にフォトトランジスタが用いられているため、十分な受光感度を確保するために、また、ノイズの影響を抑制するために信号電流が１ｍＡ程度必要であった。つまり、制御用ＩＣの駆動電圧が１０Ｖ、出力が無負荷、発光ダイオードが８０％のデューティ比で点灯する場合を想定すると、フォトトランジスタのコレクタに平均電流０．８ｍＡが流れ、受光素子で８ｍＷの損失が発生していた。
【００２３】
第５の問題点（発光ダイオードの駆動電流が大きく、消費電流が大きい）については、従来のスイッチング電源回路では、フォトカプラの受光素子にフォトトランジスタが用いられており、発光ダイオードの駆動電流は１０ｍＡ程度が必要であった。つまり、スイッチング電源回路の出力電圧が５Ｖ、出力が無負荷で、発光ダイオードが８０％のデューティ比で点灯する場合を想定すると、発光ダイオードに平均電流８ｍＡが流れ、発光ダイオードで４０ｍＷの損失が発生することになる。携帯電話の充電器等、常にコンセントに接続されている製品においては、無負荷時の消費電力は５０〜１００ｍＷという市場の要望があり、発光ダイオードだけで４０ｍＷの損失が発生する従来のスイッチング電源回路では当該市場の要望を満たすことが困難であった。
【００２４】
更に、上記５つの問題点に加えて６番目の問題点として、上記従来例１のスイッチング電源回路では、高耐圧プロセスで作製されたスイッチング動作制御用ＩＣを使用するため、当該制御用ＩＣの製造コストが高くなり、スイッチング電源回路全体のコスト高騰の要因となっていた。
【００２５】
本発明は、上記従来のスイッチング電源回路における問題点に鑑みてなされたものであり、その目的は、部品実装面積及び周辺部品を小さくでき、出力電圧の誤差及び消費電力を抑制可能なフォトカプラ及びスイッチング電源回路を提供する点にある。
【課題を解決するための手段】
【００２６】
上記目的を達成するための本発明に係るフォトカプラは、スイッチング電源回路の２次側の出力電圧情報を１次側のスイッチング動作の制御用に光信号を介してフィードバックするためのフォトカプラであって、前記スイッチング電源回路の前記出力電圧情報に基づいて点滅する光信号を出射する発光素子と、前記発光素子から出射された前記光信号を受光するフォトダイオードで構成された受光素子、前記受光素子の出力信号を増幅する増幅回路、及び、前記スイッチング電源回路の前記スイッチング動作を制御するスイッチング制御回路を、１つのチップに集積して構成された受光制御集積回路と、を備えてなり、前記受光制御集積回路が、直流電源電圧が供給される１対の電源供給端子と、前記スイッチング動作を制御するためのスイッチング制御信号を出力する出力端子を備え、前記発光素子と前記受光制御集積回路が、前記発光素子から前記受光素子へ前記光信号が伝達可能に、１つのパッケージ内に封止されていることを第１の特徴とする。
【００２７】
上記第１の特徴のフォトカプラによれば、発光素子と受光素子からなるフォトカプラ部と、受光素子の出力信号を増幅する増幅回路、及び、スイッチング電源回路のスイッチング動作を制御するスイッチング制御回路が、１つのパッケージに封止され一体化されているため、スイッチング電源回路を構成する部品点数が削減され、部品実装面積の縮小化が図れ、上記従来のスイッチング制御回路の第１の問題点が解消される。ここで、受光素子と増幅回路とスイッチング制御回路を１チップ化することで、パッケージサイズを小型化して、１つのパッケージに上記素子及び回路を封止することが実現可能となる。尚、部品実装面積の縮小化は、上記従来例１、２と比較すると、上記従来例１、２で使用されている制御用ＩＣのパッケージ面積の約５５〜６５ｍｍ２が削減可能であり、上記従来例３と比較すると、ディスクリート部品の削減により、約１００〜１５０ｍｍ２が削減可能である。
【００２８】
更に、受光素子としてフォトダイオードを使用することで、従来のフォトトランジスタを受光素子として使用する場合と比較して、受光素子側での信号の立ち上がり及び立ち下がり時間を短くでき、スイッチング動作の高速化が可能となることから、スイッチング電源回路を構成する場合のトランス、ダイオード、コンデンサ等の周辺部品の小型化が図れる。例えば、受光素子側での信号の立ち上がり及び立ち下がり時間を３ｎ秒程度に短くでき、発光素子と組み合わせたフォトカプラ部で夫々０．７μ秒にまで短縮できるので、従来のフォトトランジスタを受光素子として使用する場合では、実用周波数が１００ｋＨｚであったところを、７倍の７００ｋＨｚまで高速化でき、トランス、ダイオード、コンデンサ等の周辺部品が７分の１程度に小型化される。更に、トランス、ダイオード、コンデンサ等の周辺部品が小型化されることで、スイッチング電源回路の２次側での出力の電圧変動に対する追従速度が速くなり、当該電圧変動をより効果的に抑制することが可能となる。以上より、上記従来のスイッチング制御回路の第２及び第３の問題点が解消される。特に、スイッチング電源回路を通信機器や音響機器に使用する場合は、誤動作やノイズの発生を抑制するために、電源電圧のリップルを低減し、ノイズが信号に混入するのを防止することが重要であるため、上記電圧変動抑制効果は上記用途においてより好適である。
【００２９】
また、受光素子としてフォトダイオードを使用することで、低電流駆動が可能となり、従来のフォトトランジスタを受光素子として使用する場合と比較して受光素子での電力損失を大幅に抑制でき、低消費電力化が図れる。更に、受光素子としてフォトダイオードを使用し、その後段に受光素子の出力信号を増幅する増幅回路を設けて１チップ化しているため、従来のフォトトランジスタと比べて受光素子の受光感度が大幅に改善されるため、発光素子側の駆動電流を低減でき、低消費電力化が図れる。例えば、受光素子の後段の増幅回路として電圧利得が１００００倍程度を想定した場合、受光素子に流れる電流が１０μＡ程度となるため、増幅回路と合わせた消費電流を０．１ｍＡ程度に低減でき、無負荷時の受光素子周辺の消費電力を０．５ｍＷ程度に抑制でき、５０〜１００ｍＷという市場の要望を満足できるようになる。以上より、上記従来のスイッチング制御回路の第４及び第５の問題点が解消される。
【００３０】
本発明に係るフォトカプラは、上記第１の特徴に加えて、更に、前記受光制御集積回路が、前記１つのチップ内において、前記受光制御集積回路の前記１対の電源供給端子間を流れる電源電流を制御する電流制御トランジスタを、前記１対の電源供給端子間に備え、前記１対の電源供給端子の端子間電圧が所定の電圧範囲内となるように前記電流制御トランジスタを流れる電流を制御する電流制御回路を更に備えることを第２の特徴とする。
【００３１】
上記第２の特徴のフォトカプラによれば、受光制御集積回路の電流制御トランジスタと電流制御回路を除く部分の消費電流の変動が大きく、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給する場合であっても、高抵抗素子等で降圧される電圧の変動が抑制される、結果として受光制御集積回路の電源電圧の変動が抑制されるため、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製可能となり、製造コストの低減が図れる。従って、上記従来のスイッチング制御回路の第６の問題点が解消される。
【００３２】
更に、上記第２の特徴のフォトカプラによれば、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製し、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給できるため、上記従来例２、３のようにトランスの３次巻き線による電源供給が不要となり、トランスの３次巻き線及びその整流平滑用のコンデンサ及びダイオード等の周辺部品が不要となる。
【００３３】
尚、上記第２の特徴は、スイッチング電源回路の１次側に入力される直流電圧が、受光制御集積回路の耐圧に対して高いほど、また、受光制御集積回路の消費電流の変動が大きいほど、その効果がより十分に発揮される。
【００３４】
本発明に係るフォトカプラは、上記第１または第２の特徴に加えて、更に、前記受光制御集積回路が、前記スイッチング制御回路の前記スイッチング制御信号を出力する出力駆動回路部と、前記受光素子と前記増幅回路からなる受光回路部が、前記１つのチップ内において、相互に離間して対向する２辺に分散配置され、前記両回路部の間に、前記両回路部以外の回路が配置されていることを第３の特徴とする。
【００３５】
上記第３の特徴のフォトカプラによれば、受光素子としてフォトダイオードを使用しているため、従来のフォトトランジスタを使用する場合と比較してバイアス電流が小さいためノイズの影響を受け易くなっているが、受光制御集積回路内で大きなノイズを発生し易い出力駆動回路部とノイズの影響を受け易い受光回路部とを離間して配置することで、受光回路部がノイズの影響を受け難くなり、スイッチング動作の制御の安定化が図れる。
【００３６】
本発明に係るフォトカプラは、上記何れかの特徴に加えて、更に、前記受光素子が、前記光信号を受光する第１受光素子と、前記光信号を受光しないように受光部が遮蔽された前記第１受光素子と暗電流特性が同じ第２受光素子の２つの受光素子で構成され、前記増幅回路が、前記第１受光素子の出力信号を増幅する第１増幅回路と、前記第２受光素子の出力信号を増幅する前記第１増幅回路と同じ回路構成の第２増幅回路と、前記第１増幅回路の出力と前記第２増幅回路の出力を差動増幅する差動増幅回路を備えて構成されていることを第４の特徴とする。
【００３７】
上記第４の特徴のフォトカプラによれば、光信号を受光していないときの第１受光素子の暗電流が大きい場合であっても、第１受光素子の暗電流との差分によって光信号の検出を行うため、受光感度が向上し、発光素子の駆動電流をより低減でき低消費電流化が図れるとともに、差動増幅回路を使用しているため、第１受光素子と第１増幅回路、及び、第２受光素子と第２増幅回路の２系統に対して同相ノイズが重畳しても差動増幅回路で当該同相ノイズがキャンセルされるため、受光素子及び増幅回路の耐ノイズ性が向上する。この結果、受光素子としてフォトダイオードを使用しているため、従来のフォトトランジスタを使用する場合と比較してノイズの影響を受け易くなっているが、受光制御集積回路内で発生するノイズ或いは受光制御集積回路内に侵入するノイズに対する耐性が向上する。
【００３８】
本発明に係るフォトカプラは、上記何れかの特徴に加えて、更に、前記受光制御集積回路が、チップ表面を覆うメタルシールド膜を備え、前記受光素子に前記光信号が入射可能に前記メタルシールド膜の一部が開口していることを第５の特徴とする。
【００３９】
上記第５の特徴のフォトカプラによれば、受光素子としてフォトダイオードを使用しているため、従来のフォトトランジスタを使用する場合と比較して、受光制御集積回路のチップ表面の帯電に対する耐性が低く受光素子が当該帯電によって極性反転して誤動作する可能性があるところ、光信号が入射する受光部を除いてチップ表面がメタルシールド膜で覆われているため、当該帯電による影響を大幅に軽減することができ、受光素子の誤動作を排除できる。従って、スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加される可能性のある用途に使用され、１次−２次回路間の強化絶縁が必要とされる場合等で、例えば、商用交流電源と接続する場合に落雷等の影響で、１次−２次回路間に高電圧が印加される状況となっても、受光制御集積回路の受光素子が誤動作して、不適切なスイッチング動作制御に陥るのを回避できる。
【００４０】
本発明に係るフォトカプラは、上記何れかの特徴に加えて、更に、前記発光素子を戴置し、前記発光素子の入力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第１リードフレームと、前記受光制御集積回路を戴置し、前記受光制御集積回路の前記１対の電源供給端子及び前記出力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第２リードフレームが、前記１つのパッケージ内において夫々のチップ載置面が厚み方向に離間して設けられていることを第６の特徴とする。
【００４１】
上記第６の特徴のフォトカプラによれば、発光素子と受光制御集積回路が、発光素子の光信号の出射する発光部と受光素子に光信号が入射する受光部が対向するように、１つのパッケージ内に封止でき、しかも、発光素子と受光制御集積回路がパッケージの厚み方向に重ねて収容されるため、パッケージを小型化できる。
【００４２】
本発明に係るフォトカプラは、上記第６の特徴に加えて、更に、前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路の前記受光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを第７の特徴とする。
【００４３】
上記第７の特徴のフォトカプラによれば、スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加されても、２次側回路に存在する発光素子のワイヤーボンディングと、１次側回路に存在する受光素子が近接するのを回避できるため、上記高電圧印加による強電界の影響を受光素子が直接受けないようにできる。
【００４４】
本発明に係るフォトカプラは、上記第６の特徴に加えて、更に、前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路が、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレーム側の前記発光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを第８の特徴とする。
【００４５】
本発明に係るフォトカプラは、上記第６の特徴に加えて、更に、前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレームが、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレームが、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを第９の特徴とする。
【００４６】
上記第８または第９の特徴のフォトカプラによれば、上記第７の特徴のフォトカプラと同様に、スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加されても、上記高電圧印加による強電界の影響を受光素子が直接受けないようにできる。
【００４７】
本発明に係るフォトカプラは、上記第１乃至第９の何れかの特徴に加えて、更に、前記発光素子が、ＧａＡｌＡｓ化合物半導体からなる発光ダイオードで構成されていることを第１０の特徴とする。
【００４８】
上記第１０の特徴のフォトカプラによれば、更に、発光素子側での信号の立ち上がり及び立ち下がり時間を短くでき、スイッチング動作の高速化が可能となることから、スイッチング電源回路を構成する場合のトランス、ダイオード、コンデンサ等の周辺部品の更なる小型化が図れる。例えば、発光素子と受光素子のフォトカプラ部での信号の立ち上がり及び立ち下がり時間を夫々０．１μ秒にまで短縮できるので、実用周波数を５ＭＨｚ程度まで高速化できる。これにより、スイッチング電源回路の小型化の阻害要因となっていたトランスの小型化が一層図れるため、携帯用機器用の充電器の小型化が可能となる。
【００４９】
本発明に係るフォトカプラは、上記第１乃至第１０の何れかの特徴に加えて、更に、前記発光素子と前記受光素子間の前記光信号が伝達する空間を含む前記１つのパッケージの樹脂封止部の内側部分が、前記受光素子の感度波長範囲の光を透過する透明樹脂で構成され、前記内側部分を囲む前記樹脂封止部の外側部分が、前記受光素子の感度波長範囲の光を透過しない不透明樹脂で構成されていることを第１１の特徴とする。
【００５０】
上記第１１の特徴のフォトカプラによれば、前記発光素子と前記受光制御集積回路を、封止樹脂によって相互に電気的に絶縁して、発光素子から受光素子へ光信号が伝達可能に、１つのパッケージ内に封止でき、且つ、パッケージ外部からの不要な光が受光素子に入射するのを遮断できる。
【００５１】
上記目的を達成するための本発明に係るスイッチング電源回路は、上記何れかの特徴のフォトカプラと、１次巻き線と２次巻き線を有するトランスと、前記１次巻き線の一方端に入力する直流電圧を降圧して、前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の一方側に入力する降圧素子と、前記１次巻き線の他方端と前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の他方側の間に設けられ、前記受光制御集積回路の前記出力端子から出力される前記スイッチング制御信号によってオンオフが制御されるスイッチング動作用トランジスタと、前記２次巻き線の両端間に設けられた整流平滑回路と、前記整流平滑回路の出力電圧を検出し、前記出力電圧情報として前記発光素子に入力する電圧検出素子または電圧検出回路と、を備えて構成されることを第１の特徴とする。
【００５２】
本発明に係るスイッチング電源回路は、上記第１の特徴に加えて、更に、前記降圧素子が、抵抗素子、ゲートが前記受光制御集積回路の前記１対の電源供給端子の他方側に接続するデプレッション型ＦＥＴ、及び、ベースまたはゲートに前記１次巻き線の一方端と前記受光制御集積回路の前記１対の電源供給端子の他方側との間の中間電圧が供給されるトランジスタの少なくとも何れか１つを備えて構成されることを第２の特徴とする。
【００５３】
上記第１または第２の特徴のスイッチング電源回路によれば、上記第１の特徴のフォトカプラの作用効果を奏することができ、スイッチング電源回路を構成する部品点数が削減され、部品実装面積の縮小化が図れ、スイッチング動作の高速化が可能となることから、スイッチング電源回路を構成するトランス、ダイオード、コンデンサ等の周辺部品の小型化が図れ、受光素子としてフォトダイオードを使用することで、低電流駆動が可能となり、従来のフォトトランジスタを受光素子として使用する場合と比較して受光素子での電力損失を大幅に抑制でき、低消費電力化が図れ、受光素子としてフォトダイオードを使用し、その後段に受光素子の出力信号を増幅する増幅回路を設けて１チップ化しているため、従来のフォトトランジスタと比べて受光素子の受光感度が大幅に改善されるため、発光素子側の駆動電流を低減でき、低消費電力化が図れ、結果として、上記従来のスイッチング制御回路の第１乃至第５の問題点が全て解消される。
【００５４】
特に、上記第２の特徴のフォトカプラを使用する場合は、受光制御集積回路の電流制御トランジスタと電流制御回路を除く部分の消費電流の変動が大きく、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給する場合であっても、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製可能となり、製造コストの低減が図れる。更に、１チップ化された受光制御集積回路を、低中耐圧プロセスで作製し、スイッチング電源回路の１次側に入力される高電圧の直流電圧を高抵抗素子等で降圧して受光制御集積回路の電源電圧として供給できるため、上記従来例２、３のようにトランスの３次巻き線による電源供給が不要となり、トランスの３次巻き線及びその整流平滑用のコンデンサ及びダイオード等の周辺部品が不要となる。
【発明を実施するための最良の形態】
【００５５】
次に、本発明に係るフォトカプラ、及び、当該フォトカプラを使用したスイッチング電源回路の実施形態について、図面を参照して説明する。
【００５６】
〈第１実施形態〉
本発明の第１実施形態に係るスイッチング電源回路１は、図１に示すように、１つのパッケージ内に封止されたフォトカプラ２と、１次巻き線Ｌ１と２次巻き線Ｌ２からなるトランス３と、１次巻き線Ｌ１の一方端に入力する直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する抵抗Ｒ１と、１次巻き線Ｌ１に流れる電流のスイッチング動作を行うトランジスタＱ１と、２次巻き線Ｌ２の一方端にアノードが接続するダイオードＤ１と、ダイオードＤ１のカソードと２次巻き線Ｌ２の他方端の間に接続するコンデンサＣ１と、コンデンサＣ１の両端に出力される直流出力電圧Ｖｏｕｔを検出するツェナーダイオードＤ２を備えて構成される。スイッチング電源回路１を構成する部品は、フォトカプラ２、抵抗Ｒ１、トランジスタＱ１、トランス３、ダイオードＤ１、コンデンサＣ１、ツェナーダイオードＤ２の合計７点である。
【００５７】
尚、スイッチング電源回路１をＡＣ／ＤＣアダプタとして構成するには、更に、全波整流用のダイオードブリッジ回路及び平滑用のコンデンサを、１次巻き線Ｌ１の前段に設ける必要があるが、スイッチング電源回路１は、ＡＣ／ＤＣアダプタとしての用途に限定されず、直流電源から出力される直流電圧に対するＤＣ／ＤＣコンバータとしても利用できるので、ダイオードブリッジ回路及び平滑用のコンデンサの図示は敢えて省略している。スイッチング電源回路１を商用交流電源用のＡＣ／ＤＣアダプタとして構成する場合は、直流入力電圧Ｖｉｎは、交流電圧が１００Ｖの国内仕様では、約１４１Ｖとなる。尚、商用交流電源以外の交流電源（例えば、車載用の交流電源）では、交流電圧が１００Ｖより低電圧となり、直流入力電圧Ｖｉｎも低電圧となる。
【００５８】
フォトカプラ２は、発光ダイオードで構成される発光素子４と受光制御集積回路５の２チップを１つのパッケージ内に封止して構成される。また、受光制御集積回路５は、フォトダイオードで構成された受光素子６、受光素子６の電流調整抵抗Ｒ２、電流調整抵抗Ｒ２と受光素子６からなる受光回路の出力信号を増幅する増幅回路７、スイッチング動作用のトランジスタＱ１のオンオフを制御するスイッチング制御回路８、電流制御トランジスタＱ２、及び、電流制御トランジスタを流れる電流を制御する電流制御回路９を、１つのチップに集積化して構成される。
【００５９】
スイッチング制御回路８は、発振回路１０、増幅回路７の出力に基づいて発振回路１０の発振を制御する発振制御回路１１、及び、発振制御回路１１から出力されるスイッチング制御信号を駆動して、トランジスタＱ１のゲートに出力する出力駆動回路１２で構成される。尚、発振制御回路１１は、論理回路等により周知の回路構成を用いて実現可能であるため、スイッチング制御回路８の回路構成の詳細については説明を省略する。
【００６０】
電流制御トランジスタＱ２は、受光制御集積回路５の瞬時的な消費電流を制御するためのトランジスタで、受光制御集積回路５の１対の電源供給端子（ＶＤＤ、ＶＳＳ）間に設けられ、増幅回路７、スイッチング制御回路８、電流制御回路９で消費される総電流の変動を打ち消すように、電流量が制御される。本実施形態では、直流入力電圧Ｖｉｎと電源供給端子ＶＤＤの間に高圧用の抵抗Ｒ１が介装されているので、受光制御集積回路５の消費電流の変動は、電源供給端子ＶＤＤにおける電圧変動として現れるため、電流制御回路９が電源供給端子ＶＤＤの電圧が一定範囲内に収まるように、電流制御トランジスタＱ２のゲート電圧を制御して電流量を調整する。具体的には、受光制御集積回路５の耐圧以下で、動作電圧範囲内となるように、電源供給端子ＶＤＤの電圧が高いほど電流制御トランジスタＱ２の電流量を増加させる制御が行われる。この結果、受光制御集積回路５の動作状態に拘わらず、受光制御集積回路５の消費電流の変動が抑制されて、電源供給端子ＶＤＤの電圧が一定範囲内に抑制される。この結果、本実施形態では、受光制御集積回路５は、耐圧２０Ｖ程度の中低耐圧の半導体製造プロセスで作製することができる。尚、電流制御回路９は、例えば、電源供給端子ＶＤＤの電圧と、所定の基準電圧との差分値に基づいて、電流制御トランジスタＱ２のゲートに印加される電圧値をフィードバック制御する周知の回路構成を利用して実現できるので、回路構成の詳細な説明は省略する。
【００６１】
次に、抵抗Ｒ１の設定例について説明する。フォトダイオードで構成された受光素子６を使用する受光制御集積回路５の消費電流は、電流制御トランジスタＱ２の消費電流を除き、１００ｋＨｚ動作時において０．５〜１ｍＡ程度にすることが可能である。スイッチング動作用トランジスタＱ１に、例えば、東芝製２ＳＫ２９９８を用いた場合、ゲート容量は７５ｐＦ、オン時のゲート電圧は１０Ｖ程度必要であり、１００ｋＨｚでスイッチング動作する場合、ゲート容量の充放電電流は７５μＡとなる。従って、受光制御集積回路５の電流制御トランジスタＱ２を除いた消費電流は０．５７５〜１．０７５ｍＡとなる。電流制御トランジスタＱ２はマージンを考慮して、０．１２５〜０．５２５ｍＡの変動範囲で、上記消費電流の変動を相殺するように制御されるとすると、受光制御集積回路５の総消費電流、即ち、抵抗Ｒ１に流れる電流は、１．１ｍＡの一定値となる。スイッチング電源回路１の直流入力電圧Ｖｉｎを１４１Ｖ、受光制御集積回路５の電源供給端子ＶＤＤへの印加電圧を１５Ｖと想定すると、抵抗Ｒ１の抵抗値は、（１４１Ｖ−１５Ｖ）／１．１ｍＡ＝１１４．５ｋΩとなる。尚、受光制御集積回路５の総消費電流は必ずしも一定値に制御されなくても良く、総消費電流の変動による電源供給端子ＶＤＤへの印加電圧の変動範囲が、受光制御集積回路５の耐圧以下で、動作電圧下限以上であれば問題ない。
【００６２】
次に、スイッチング電源回路１の動作について説明する。スイッチング電源回路１に直流入力電圧Ｖｉｎが印加されると、抵抗Ｒ１を介して受光制御集積回路５の電源供給端子ＶＤＤに電源電圧が印加され、受光制御集積回路５が動作を開始して、電源供給端子ＶＤＤに電源電圧が一定に維持されるとともに、スイッチング制御回路８の発振回路１０が発振動作を開始する。その発振信号は、発振制御回路１１でデューティ比が制御され、スイッチング制御信号として、出力駆動回路１２で適正な振幅レベルに変換された後、スイッチング動作用トランジスタＱ１のゲートに入力される。一方、直流入力電圧Ｖｉｎが、１次巻き線Ｌ１を介してトランジスタＱ１のドレインに印加されており、トランジスタＱ１はゲートに入力されたスイッチング制御信号によりオンオフを繰り返すスイッチング動作を行う。この結果、１次巻き線Ｌ１に断続的に電流が流れ、２次巻き線Ｌ２の両端に交流電圧が発生し、当該交流電圧が、ダイオードＤ１で整流され、コンデンサＣ１で平滑化されて１対の出力端子ＯＵＴ＋、ＯＵＴ−から直流の出力電圧Ｖｏｕｔが出力される。
【００６３】
出力端子ＯＵＴ＋、ＯＵＴ−間には、ツェナーダイオードＤ２が逆バイアスに接続されており、出力電圧ＶｏｕｔがツェナーダイオードＤ２の降伏電圧を超えるとツェナーダイオードＤ２に電流が流れ、発光素子４が点灯して、出力電圧ＶｏｕｔがツェナーダイオードＤ２の降伏電圧を超えたことを示す光信号を出力する。受光素子６がその光信号を受光すると、その信号が電気信号に変換され増幅回路７で増幅され、発振制御回路１１に入力される。発振制御回路１１は、増幅回路７の出力に基づいて、トランジスタＱ１がオフするようにスイッチング制御信号を制御するため、スイッチング動作が停止し、１次巻き線Ｌ１に電流が流れなくなるので、２次巻き線Ｌ２の両端に交流電圧が発生しなくなる。この結果、出力電圧Ｖｏｕｔが低下して、ツェナーダイオードＤ２に電流が流れなくなるため、発光素子４が消灯し、発振制御回路１１は再びスイッチング制御信号を出力駆動回路１２からトランジスタＱ１のゲートに出力し、トランジスタＱ１は再びスイッチング動作を開始する。上記動作を繰り返すことで、出力端子ＯＵＴ＋、ＯＵＴ−間の出力電圧が一定に保たれる。尚、上記動作において、ツェナーダイオードＤ２は、出力電圧Ｖｏｕｔに対する電圧検出素子として機能しているが、出力電圧Ｖｏｕｔの検出は、ツェナーダイオードＤ２のような単体の電圧検出素子に代えて、例えば、図１６及び図１７に例示した従来例２及び３の回路構成のように、出力電圧Ｖｏｕｔの分圧値を電圧検出用ＩＣを用いて検出するようにしても良い。
【００６４】
次に、フォトカプラ２の構造について説明する。図２は、フォトカプラ２を構成する発光素子４と受光制御集積回路５を２種類の樹脂で封止したパッケージの断面構造を模式的に示す断面図である。
【００６５】
図２に示すように、発光素子４は、第１リードフレーム２１に戴置され、発光素子４のアノード電極ＡＥとカソード電極ＣＥは夫々、ボンディングワイヤー２２によって第１リードフレーム２１の対応する各リード端子ＡＥ、ＣＥに電気的に接続し、受光制御集積回路５は、第２リードフレーム２３に戴置され、受光制御集積回路５の電源供給端子ＶＤＤ、ＶＳＳ及びスイッチング制御信号を出力する出力端子ＳＣは夫々、ボンディングワイヤー２４によって第２リードフレーム２３の対応する各リード端子ＶＤＤ、ＶＳＳ、ＳＣに電気的に接続している。
【００６６】
第１リードフレーム２１と第２リードフレーム２３は、夫々のチップ載置面がパッケージ内部において厚み方向に離間して設けられ、発光素子４と受光制御集積回路５は、当該厚み方向に対向して位置しており、発光素子４から出力される光信号を、受光制御集積回路５の受光素子６が受光可能な位置に夫々配置されている。
【００６７】
図２に示すように、発光素子４と受光制御集積回路５間の光信号が伝達する空間を含むパッケージの樹脂封止部の内側部分が、受光素子６の感度波長範囲の光を透過する透明エポキシ樹脂２５で構成され、該内側部分を囲む樹脂封止部の外側部分が、受光素子６の感度波長範囲の光を透過しない不透明な黒色エポキシ樹脂２６で構成されている。尚、受光素子５の感度波長範囲は、受光素子６を構成するフォトダイオードの半導体材料のバンドギャップエネルギによって規定され、発光素子４の発光波長は、受光素子６の感度波長範囲に適合するように、発光素子４を構成する半導体材料のバンドギャップエネルギが設定される。尚、半導体材料のバンドギャップエネルギは、ＧａＡｌＡｓ等の３元化合物半導体の場合には、ＧａＡｌＡｓの組成比によって決定される。
【００６８】
図３に、受光制御集積回路５内の受光素子６の断面構造を模式的に示す。図３に示すように、受光制御集積回路５は、Ｐ型基板上に形成されており、受光素子６のＰ＋、Ｎ＋、Ｎの各不純物拡散領域は、一般的な半導体製造工程のイオン注入で形成される。受光制御集積回路５のメタル配線層を用いて、Ｎ型不純物拡散領域と接続したカソード電極２７に、受光制御集積回路５の電源から抵抗または定電流回路を通して正電位を、Ｐ型不純物拡散領域と接続したアノード電極２８に接地電位を夫々供給し、逆バイアス状態にしておくと、発光素子４からの光信号が、カソード電極２７及びアノード電極２８の上部に形成された保護絶縁膜２９の開口部と、反射防止膜３０を介して、ＰＮ接合部に到達すると、カソード電極２７からアノード電極２８に電流が流れて、カソード電極２７の電位が変化する。カソード電極２７と増幅回路７の入力を受光制御集積回路５のメタル配線層を用いて接続することにより、カソード電極２７の電位変化が、増幅回路７で増幅され検出される。尚、保護絶縁膜２９の開口部からＰＮ接合部に至る光信号の入射経路が受光部に相当する。
【００６９】
次に、受光制御集積回路５のチップレイアウトについて、図４を参照して説明する。上述の如く、スイッチング電源回路１を商用交流電源用のＡＣ／ＤＣアダプタとして構成する場合は、直流入力電圧Ｖｉｎは約１４１Ｖとなるため、トランジスタＱ１のスイッチング動作によって大きなノイズが発生する。当該ノイズは、トランジスタＱ１のゲート−ドレイン間容量を経由してゲートに現れ、スイッチング制御回路８の出力駆動回路１２に伝達する。受光素子としてフォトトランジスタを用いた従来のフォトカプラでは、受光素子の信号電流が大きいため（１ｍＡ程度）、ノイズ耐性が高く誤動作し難かったが、本実施形態では、受光素子６にフォトダイオードを使用しているため、信号電流が小さく（１０μＡ程度）、ノイズの影響を受け易くなり誤動作し易くなる。そこで、本実施形態では、受光素子６の実質的なノイズ耐性を向上させるべく、受光素子６と電流調整抵抗Ｒ２と増幅回路７からなる受光回路部と、出力駆動回路１２とをチップ内において、相互に離間して対向する２辺に分散配置して、出力駆動回路１２に伝達するノイズが、受光回路部に侵入し難いチップレイアウトとしている。尚、その他の電流制御トランジスタＱ２、電流制御回路９、発振回路１０、及び、発振制御回路１１は、出力駆動回路１２と受光回路部の間のチップ中央部に配置している。
【００７０】
図４に示す受光制御集積回路５のチップレイアウトでは、増幅回路７から発振制御回路１１及び発振回路１０への信号の流れを重視した回路配置となっているが、図５に示すように、出力駆動回路１２と受光回路部の間に、低インピーダンスの電流制御トランジスタＱ２や電流制御回路９を配置して、両回路を分離することで、受光回路部へのノイズの侵入を更に抑制することができる。
【００７１】
〈第２実施形態〉
次に、本発明の第２実施形態に係るスイッチング電源回路１について説明する。第２実施形態に係るスイッチング電源回路１は、フォトカプラ２を構成する受光制御集積回路５の回路構成が、第１実施形態と異なる。フォトカプラ２の構成及びパッケージ構造、及び、スイッチング電源回路１のフォトカプラ２を用いた回路構成は、第１実施形態と同じであり、重複する説明は割愛する。以下、第２実施形態に係る受光制御集積回路５の回路構成について、図６を参照して説明する。
【００７２】
本実施形態では、受光制御集積回路５は、１対のフォトダイオードで構成された受光素子６、６ａ（第１受光素子６と第２受光素子６ａ）、受光素子６、６ａの電流調整抵抗Ｒ２、Ｒ３（第１電流調整抵抗Ｒ２と第２電流調整抵抗Ｒ３）、第１電流調整抵抗Ｒ２と第１受光素子６からなる第１受光回路の出力信号を増幅する第１増幅回路７、第２電流調整抵抗Ｒ３と第２受光素子６ａからなる第２受光回路の出力信号を増幅する第２増幅回路７ａ、第１増幅回路７と第２増幅回路７ａの出力信号を差動増幅する差動増幅回路７ｂ、スイッチング動作用のトランジスタＱ１のオンオフを制御するスイッチング制御回路８、電流制御トランジスタＱ２、及び、電流制御トランジスタを流れる電流を制御する電流制御回路９を、１つのチップに集積化して構成される。従って、受光素子と負荷回路と増幅回路からなる受光回路部の構成が、第１実施形態と異なる。しかし、スイッチング制御回路８、電流制御トランジスタＱ２、及び、電流制御回路９の回路構成は、第１実施形態と同じである。但し、第１実施形態とは異なり、スイッチング制御回路８の発振制御回路１１は、増幅回路７の出力ではなく、差動増幅回路７ｂの出力に基づいて発振回路１０の発振を制御する。
【００７３】
１対の受光素子６、６ａは、同じ受光特性を備える同じフォトダイオードで構成されるが、一方の第１受光素子６だけが、第１実施形態の受光制御集積回路５の受光素子６と同様に、発光素子４から出力される光信号を受光可能に、図３に例示したＰＮ接合部の上部が保護絶縁膜２９に覆われずに開口しており、他方の第２受光素子６ａは、発光素子４から出力される光信号を受光しないように、ＰＮ接合部の上部がメタル層等によって遮蔽されている。尚、第２受光素子６ａは、発光素子４から出力される光信号を受光しないので、１対の受光素子６、６ａは、少なくとも光を受光していないときの暗電流特性が同じであれば良い。
【００７４】
受光制御集積回路５の上記回路構成によって、発光素子４から光信号が出力されると、第１受光素子６がその光信号を受光して電気信号に変換され、第１増幅回路７で増幅される。一方、第２受光素子６ａは、遮光されており光信号を受光することなく、第１受光素子６が光信号を受光していないときの電気信号と同じ信号が出力され、第２増幅回路７ａで増幅される。差動増幅回路７ｂは、第１増幅回路７と第２増幅回路７ａの両出力信号を差動入力として受け付けて、その差分を増幅する。従って、発光素子４からの光信号が微弱であっても差動増幅回路７ｂでは、高感度に光信号を検出することができる。この結果、発光素子４の駆動電流をより低減でき低消費電流化が図れるとともに、差動増幅回路７ｂを使用しているため、第１受光回路と第２受光回路の２系統に対して同相ノイズが重畳しても差動増幅回路７ｂで当該同相ノイズがキャンセルされるため、受光素子及び増幅回路の耐ノイズ性が向上する。
【００７５】
〈第３実施形態〉
次に、本発明の第３実施形態に係るスイッチング電源回路１について説明する。第３実施形態に係るスイッチング電源回路１は、第１実施形態及び第２実施形態からの変形例で、フォトカプラ２を構成する受光制御集積回路５の素子構造が、第１実施形態及び第２実施形態と異なる。フォトカプラ２の構成及びパッケージ構造、受光制御集積回路５の回路構成、及び、スイッチング電源回路１のフォトカプラ２を用いた回路構成は、第１実施形態または第２実施形態と同じであり、重複する説明は割愛する。以下、第３実施形態に係る受光制御集積回路５の素子構造について、図７を参照して説明する。図７は、第３実施形態における受光制御集積回路５内の受光素子６の断面構造を模式的に示す断面図である。
【００７６】
スイッチング電源回路の１次側回路と２次側回路間に通常より高電圧が印加される可能性のある用途に使用され、１次−２次回路間の強化絶縁が要求される場合があり、本実施形態では、当該要求に合わせて、フォトカプラ２の１次−２次回路間、つまり、発光素子４と受光制御集積回路５間の絶縁耐圧を強化している。具体的には、発光素子４側と受光制御集積回路５側に高電圧が印加されると、発光素子４と受光制御集積回路５間に強電界が発生し、受光制御集積回路５の表面が帯電して、極性反転が生じて、受光制御集積回路５の受光素子６が誤動作する可能性があるので、当該誤動作を防止するために、図７に示すように、受光制御集積回路５の表層の保護絶縁膜２９の表面に当該帯電を防止するためのメタルシールド膜３１を設けている。尚、メタルシールド膜３１は、保護絶縁膜２９の開口部には設けられていないので、発光素子４からの光信号は、当該開口部と反射防止膜３０を介して、受光素子６のＰＮ接合部にまで入射可能に構成されている。
【００７７】
尚、発光素子４と受光制御集積回路５間の絶縁耐圧を強化する方法としては、図７に示す受光制御集積回路５の保護絶縁膜２９の表面にメタルシールド膜３１を設ける方法に代えて、或いは、追加して、以下の図８〜図１０に示すように、フォトカプラ２のパッケージ内における第１リードフレーム２１、第２リードフレーム２３、発光素子４、及び、受光制御集積回路５の配置を調整するのも好ましい。
【００７８】
図８に示す実施例では、第１リードフレーム２１側のボンディングワイヤー２２と、第２リードフレーム２３側の受光制御集積回路５の受光素子６が、パッケージの厚み方向に対向しないように、第１リードフレーム２１、第２リードフレーム２３、発光素子４、及び、受光制御集積回路５の配置を調整することで、発光素子４と受光制御集積回路５間に強電界が発生しても、ボンディングワイヤー２２からの当該強電界の受光素子６に対する影響が緩和される。
【００７９】
更に、図９に示す実施例では、第１リードフレーム２１側のボンディングワイヤー２２と、第２リードフレーム２３側の受光制御集積回路５が、パッケージの厚み方向に対向しないように、且つ、第２リードフレーム２３側のボンディングワイヤー２４と、第１リードフレーム２１側の発光素子４が、パッケージの厚み方向に対向しないように、発光素子４の第１リードフレーム２１上における載置個所をボンディングワイヤー２２側に近づけ、受光制御集積回路５の第２リードフレーム２３上における載置個所をボンディングワイヤー２４側に近づけることで、発光素子４と受光制御集積回路５間に強電界が発生しても、ボンディングワイヤー２２からの当該強電界の受光素子６に対する影響が緩和され、ボンディングワイヤー２４からの当該強電界の発光素子４に対する影響が緩和される。
【００８０】
更に、図１０に示す実施例では、第１リードフレーム２１側のボンディングワイヤー２２と第２リードフレーム２３がパッケージの厚み方向に対向しないように、且つ、第２リードフレーム２３側のボンディングワイヤー２４と第１リードフレーム２１がパッケージの厚み方向に対向しないように、各リードフレーム２１、２３が、夫々を固定している黒色エポキシ樹脂２６側にオフセットして、つまり、第１リードフレーム２１とボンディングワイヤー２４、第２リードフレーム２３とボンディングワイヤー２２が、夫々のチップ載置面と平行な方向に離間するように配置されることで、発光素子４と受光制御集積回路５間に強電界が発生しても、ボンディングワイヤー２２からの当該強電界の受光素子６に対する影響が緩和され、ボンディングワイヤー２４からの当該強電界の発光素子４に対する影響が緩和される。
【００８１】
〈別実施形態〉
以下に、上記第１乃至第３実施形態の別実施形態を説明する。
【００８２】
〈１〉上記各実施形態では、発光素子４を構成する半導体材料は、受光素子６の感度波長範囲に適合する材料であれば、特定の材料に限定されるものではないが、スイッチング電源回路１の周辺部品であるトランス３、ダイオードＤ１、コンデンサＣ１等の更なる小型化と、出力電圧Ｖｏｕｔの変動を抑制するために、発光素子４としてＧａＡｌＡｓで構成される発光ダイオードを用いて、スイッチング速度を向上させるのが好ましい。
【００８３】
発光素子４としてＧａＡｓで構成される発光ダイオードを用いた場合は、フォトトランジスタと組み合わせた信号の立ち上がり時間及び立ち下がり時間は、夫々５μ秒程度であり、実用周波数として１００ｋＨｚ程度であるが、ＧａＡｌＡｓで構成される発光ダイオードを用いることで、立ち上がり時間及び立ち下がり時間を夫々０．１μ秒にまで短縮できるので、実用周波数を５ＭＨｚ程度まで高速化できる。この結果、スイッチング電源回路１の小型化の阻害要因となっていたトランスの小型化が一層図れるため、携帯用機器用の充電器の小型化が可能となる。
【００８４】
〈２〉上記各実施形態では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１を使用したが、図１１に示すように、抵抗Ｒ１に代えて、デプレッション型高耐圧ＦＥＴ（電界効果トランジスタ）Ｑ３を用いるのも好ましい。トランジスタＱ３は、ドレインが１次巻き線Ｌ１の一方端に、ソースがフォトカプラ２の電源供給端子ＶＤＤに、ゲートがフォトカプラ２の他方の電源供給端子ＶＳＳに夫々接続しており、ゲートには常時接地電圧の０Ｖが印加されている。当該トランジスタＱ３の使用によって、フォトカプラ２の電源供給端子ＶＤＤの端子電圧が安定化するとともに、スイッチング電源回路１の起動時間の短縮化が図れる。抵抗Ｒ１がトランジスタＱ３に置き換わっている以外は、上記各実施形態と同じである。以下、図１１に示すスイッチング電源回路１における受光制御集積回路５への電源電圧供給動作について説明する。
【００８５】
電源供給端子ＶＤＤの端子電圧が０Ｖである初期状態において、１次巻き線Ｌ１の一方端に直流入力電圧Ｖｉｎが入力すると、トランジスタＱ３のゲート電圧及びソース電圧が０Ｖで、トランジスタＱ３がデプレッション型であるため、トランジスタＱ３のドレイン側からソース側に向けてドレイン電流が流れ始める。このドレイン電流により電源供給端子ＶＤＤの端子電圧が上昇すると、トランジスタＱ３のソース電圧が上昇するため、トランジスタＱ３のソースから見たゲート‐ソース間電圧が徐々に低下し、当該ゲート‐ソース間電圧がトランジスタＱ３のピンチオフ電圧に達するとトランジスタＱ３はオフしてドレイン電流は流れなくなる。以上より、電源供給端子ＶＤＤの端子電圧はトランジスタＱ３のピンチオフ電圧を超えて上昇することはなく、当該ピンチオフ電圧以下のドレイン電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。
【００８６】
また、上記各実施形態のように、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、トランジスタＱ３のドレイン電流を大きくすることにより、ドレイン電流が流れ始める初期段階で起動電流を大きくすることが可能となり、受光制御集積回路５の電源供給端子ＶＤＤの端子電圧の上昇速度が速くなり、スイッチング電源回路１の起動時間が短縮化される。
【００８７】
尚、上述の如く、電源供給端子ＶＤＤの端子電圧はトランジスタＱ３のピンチオフ電圧を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【００８８】
〈３〉上記各実施形態では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１を使用したが、図１２に示すように、抵抗Ｒ１に代えて、ＮＰＮ型のバイポーラトランジスタＱ４を用いるのも好ましい。トランジスタＱ４は、コレクタが１次巻き線Ｌ１の一方端に、エミッタがフォトカプラ２の電源供給端子ＶＤＤに、ベースが１次巻き線Ｌ１の一方端とフォトカプラ２の他方の電源供給端子ＶＳＳの間に接続された分圧抵抗Ｒ４、Ｒ５の中間点Ｎ１に、夫々接続しており、ベースには直流入力電圧Ｖｉｎに分圧抵抗Ｒ４、Ｒ５の分圧比を乗じた中間電圧Ｖｍ１が印加されている。当該トランジスタＱ４の使用によって、フォトカプラ２の電源供給端子ＶＤＤの端子電圧が安定化するとともに、スイッチング電源回路１の起動時間の短縮化が図れる。抵抗Ｒ１がトランジスタＱ４に置き換わり、分圧抵抗Ｒ４、Ｒ５を追加している以外は、上記各実施形態と同じである。以下、図１２に示すスイッチング電源回路１における受光制御集積回路５への電源電圧供給動作について説明する。
【００８９】
１次巻き線Ｌ１の一方端に直流入力電圧Ｖｉｎが入力すると、トランジスタＱ４のベースに直流入力電圧Ｖｉｎに分圧抵抗Ｒ４、Ｒ５の分圧比を乗じた中間電圧Ｖｍ１が印加され、電源供給端子ＶＤＤの端子電圧が０Ｖである初期状態において、エミッタ電圧が０Ｖであるため、トランジスタＱ４のコレクタ側からエミッタ側に向けてコレクタ電流が流れ始める。このコレクタ電流により電源供給端子ＶＤＤの端子電圧が上昇すると、トランジスタＱ４のエミッタ電圧が上昇するため、トランジスタＱ４のエミッタから見たベース‐エミッタ間電圧が徐々に低下し、当該ベース‐エミッタ間電圧が約０．７Ｖに近づくとトランジスタＱ４はベース電流が遮断され、コレクタ電流が流れなくなる。以上より、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ１から約０．７Ｖを下回った中間電圧Ｖｍ２を超えて上昇することはなく、当該中間電圧Ｖｍ２以下のコレクタ電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。尚、トランジスタＱ４は、バイポーラトランジスタに代えて、ドレインが１次巻き線Ｌ１の一方端に、ソースがフォトカプラ２の電源供給端子ＶＤＤに、ゲートが中間点Ｎ１に、夫々接続した高耐圧のＮ型ＭＯＳＦＥＴであっても良い。Ｎ型ＭＯＳＦＥＴの場合でも、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ１からＮ型ＭＯＳＦＥＴの閾値電圧を下回った中間電圧Ｖｍ２を超えて上昇することはなく、当該中間電圧Ｖｍ２以下のコレクタ電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。
【００９０】
また、上記各実施形態のように、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、トランジスタＱ４のコレクタ電流を大きくすることにより、コレクタ電流が流れ始める初期段階で起動電流を大きくすることが可能となり、受光制御集積回路５の電源供給端子ＶＤＤの端子電圧の上昇速度が速くなり、スイッチング電源回路１の起動時間が短縮化される。
【００９１】
尚、上述の如く、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ２を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【００９２】
〈４〉上記各実施形態では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１を使用したが、図１３に示すように、抵抗Ｒ１に代えて、ＮＰＮ型のバイポーラトランジスタＱ４を用いるのも好ましい。トランジスタＱ４は、コレクタが１次巻き線Ｌ１の一方端に、エミッタがフォトカプラ２の電源供給端子ＶＤＤに、ベースが１次巻き線Ｌ１の一方端とフォトカプラ２の他方の電源供給端子ＶＳＳの間に接続された抵抗Ｒ６とツェナーダイオードＤ３の直列回路の中間点Ｎ２に、夫々接続しており、ベースにはツェナーダイオードＤ３の降伏電圧で規定される中間電圧Ｖｍ３が印加されている。当該トランジスタＱ４の使用によって、フォトカプラ２の電源供給端子ＶＤＤの端子電圧が安定化するとともに、スイッチング電源回路１の起動時間の短縮化が図れる。抵抗Ｒ１がトランジスタＱ４に置き換わり、抵抗Ｒ６とツェナーダイオードＤ３を追加している以外は、上記各実施形態と同じである。尚、トランジスタＱ４は、上記別実施形態〈３〉と同様に、バイポーラトランジスタに代えて、ドレインが１次巻き線Ｌ１の一方端に、ソースがフォトカプラ２の電源供給端子ＶＤＤに、ゲートが中間点Ｎ２に、夫々接続した高耐圧のＮ型ＭＯＳＦＥＴであっても良い。以下、図１３に示すスイッチング電源回路１における受光制御集積回路５への電源電圧供給動作について説明する。
【００９３】
１次巻き線Ｌ１の一方端に直流入力電圧Ｖｉｎが入力すると、トランジスタＱ４のベースにツェナーダイオードＤ３の降伏電圧で規定される中間電圧Ｖｍ３が印加され、電源供給端子ＶＤＤの端子電圧が０Ｖである初期状態において、エミッタ電圧が０Ｖであるため、トランジスタＱ４のコレクタ側からエミッタ側に向けてコレクタ電流が流れ始める。このコレクタ電流により電源供給端子ＶＤＤの端子電圧が上昇すると、トランジスタＱ４のエミッタ電圧が上昇するため、トランジスタＱ４のエミッタから見たベース‐エミッタ間電圧が徐々に低下し、当該ベース‐エミッタ間電圧が約０．７Ｖに近づくとトランジスタＱ４はベース電流が遮断され、コレクタ電流が流れなくなる。以上より、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ３から約０．７Ｖを下回った中間電圧Ｖｍ４を超えて上昇することはなく、当該中間電圧Ｖｍ４以下のコレクタ電流と受光制御集積回路５の消費電流が等しくなる電圧に固定される。
【００９４】
また、上記各実施形態のように、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、トランジスタＱ４のコレクタ電流を大きくすることにより、コレクタ電流が流れ始める初期段階で起動電流を大きくすることが可能となり、受光制御集積回路５の電源供給端子ＶＤＤの端子電圧の上昇速度が速くなり、スイッチング電源回路１の起動時間が短縮化される。
【００９５】
尚、上述の如く、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ４を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１で直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【００９６】
〈５〉上記別実施形態〈２〉〜〈４〉では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１に代えて、ゲートが接地されたデプレッション型高耐圧電界効果トランジスタＱ３、または、ベースに中間電圧が印加される高耐圧のＮＰＮ型のバイポーラトランジスタＱ４またはゲートに中間電圧が印加される高耐圧Ｎ型ＭＯＳＦＥＴを用いることで、当該降圧素子として高抵抗の抵抗Ｒ１を用いる場合と比較して、電源供給端子ＶＤＤの端子電圧が安定化するため、受光制御集積回路５に設けていた受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を省略できる旨の説明を行った。
【００９７】
ここで、当該降圧素子として高抵抗の抵抗Ｒ１を用いた場合であっても、受光制御集積回路５の消費電流の変動が予め抑制されている場合には、当該降圧素子として高抵抗の抵抗Ｒ１に代えて、上記トランジスタＱ３、Ｑ４を使用せずとも電流制御トランジスタＱ２と電流制御回路９を省略できることになる。
【００９８】
更に、受光制御集積回路５の消費電流の変動が十分に抑制されていない場合であっても、当該降圧素子として高抵抗の抵抗Ｒ１を用いても、図１４に示すように、補助巻き線である３次巻き線Ｌ３をトランス３に設けることで、スイッチング電源回路１の起動時には、直流入力電圧Ｖｉｎを抵抗Ｒ１で降圧して電源電圧供給するとともに、スイッチング電源回路１が一旦スイッチング動作を開始して、３次巻き線Ｌ３に交流電圧が発生して、ダイオードＤ４とコンデンサＣ２で整流、平滑化された直流電圧を電源供給端子ＶＤＤに供給することで、スイッチング動作開始後の消費電流を３次巻き線Ｌ３側から賄うことが可能となるため、受光制御集積回路５の消費電流の変動が、抵抗Ｒ１の端子間電圧として現れないため、電源供給端子ＶＤＤの端子電圧が安定化するため、受光制御集積回路５に設けていた受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を省略できる。
【００９９】
尚、図１４に示す回路構成における抵抗Ｒ１の設定は、上記第１実施形態の場合より、より高抵抗に設定する。つまり、スイッチング電源回路１の起動時における受光制御集積回路５の消費電流が小さい場合に合わせて、電源供給端子ＶＤＤの端子電圧が受光制御集積回路５の耐圧以下となるように、抵抗Ｒ１の抵抗値を設定すれば十分であり、スイッチング動作開始後の消費電流の増分は、３次巻き線Ｌ３側から賄うことが可能であるためである。
【０１００】
〈６〉上記別実施形態〈２〉〜〈４〉では、直流入力電圧Ｖｉｎを降圧してフォトカプラ２に電源供給する降圧素子として高抵抗の抵抗Ｒ１に代えて、ゲートが接地されたデプレッション型高耐圧電界効果トランジスタＱ３、または、ベースに中間電圧が印加される高耐圧のＮＰＮ型のバイポーラトランジスタＱ４またはゲートに中間電圧が印加される高耐圧Ｎ型ＭＯＳＦＥＴを使用する場合の説明を行ったが、上記のように降圧素子を高耐圧の単体素子で構成するのに代えて、抵抗Ｒ１と、ゲートが接地されたデプレッション型高耐圧電界効果トランジスタＱ３、ベースに中間電圧が印加される高耐圧のＮＰＮ型のバイポーラトランジスタＱ４、または、ゲートに中間電圧が印加される高耐圧Ｎ型ＭＯＳＦＥＴとの直列回路で構成するようにしても良い。更に、直流入力電圧Ｖｉｎを抵抗Ｒ１で予備的に降圧できるため、上記各トランジスタを中低耐圧プロセスで作製し、受光制御集積回路５内に集積化するのも好ましい。降圧素子を抵抗Ｒ１と上記各トランジスタの直列回路で構成する場合も、上記別実施形態〈２〉〜〈４〉の場合と同様に、電源供給端子ＶＤＤの端子電圧は中間電圧Ｖｍ２またはＶｍ４を超えて上昇することはないため、受光制御集積回路５の消費電流が変動しても、抵抗Ｒ１だけで直流入力電圧Ｖｉｎを降圧する場合と比較して、電源供給端子ＶＤＤの端子電圧の変動は抑制されることになる。このため、上記各実施形態では、受光制御集積回路５に受光制御集積回路５の消費電流の変動を抑制して電源供給端子ＶＤＤの端子電圧を安定化させるための電流制御トランジスタＱ２と電流制御回路９を設けていたが、電源供給端子ＶＤＤの端子電圧の変動が、受光制御集積回路５が動作電圧範囲内に収まっている場合には、当該電源供給端子ＶＤＤの端子電圧安定化用の回路を省略することができる。
【０１０１】
〈７〉上記各実施形態では、トランジスタＱ１は電界効果型トランジスタとして説明してきたが、バイポーラトランジスタを使用することでも同等の効果が期待できる。バイポーラトランジスタを用いる場合、電界効果型トランジスタのゲート、ドレイン、ソースを、夫々バイポーラトランジスタのベース、コレクタ、エミッタに置換すれば良い。
【産業上の利用可能性】
【０１０２】
本発明は、フォトカプラを使用したスイッチング電源回路に利用可能であり、ＡＣアダプタ、ＬＥＤ照明、液晶テレビ、パーソナルコンピュータ等、商用交流電源から直流電圧を生成する必要のあるシステムに搭載でき、システムの小型化、出力電圧の高精度化、電源の低消費電力化が可能である。
【図面の簡単な説明】
【０１０３】
【図１】本発明に係るフォトカプラとスイッチング電源回路の第１実施形態における概略の回路構成を示す回路図
【図２】図１に示すフォトカプラを構成する発光素子と受光制御集積回路を２種類の樹脂で封止したパッケージの断面構造を模式的に示す断面図
【図３】図１に示す受光制御集積回路内の受光素子の断面構造を模式的に示す断面図
【図４】図１に示す受光制御集積回路のチップレイアウトの一例を示す図
【図５】図１に示す受光制御集積回路のチップレイアウトの他の一例を示す図
【図６】本発明に係るフォトカプラの第２実施形態における受光制御集積回路の概略の回路構成を示す回路図
【図７】本発明に係るフォトカプラの第３実施形態における受光制御集積回路内の受光素子の断面構造を模式的に示す断面図
【図８】本発明に係るフォトカプラの第３実施形態におけるパッケージ内における第１リードフレーム、第２リードフレーム、発光素子、及び、受光制御集積回路の配置関係を説明する断面図
【図９】本発明に係るフォトカプラの第３実施形態におけるパッケージ内における第１リードフレーム、第２リードフレーム、発光素子、及び、受光制御集積回路の他の配置関係を説明する断面図
【図１０】本発明に係るフォトカプラの第３実施形態におけるパッケージ内における第１リードフレーム、第２リードフレーム、発光素子、及び、受光制御集積回路の更に他の配置関係を説明する断面図
【図１１】本発明に係るフォトカプラとスイッチング電源回路の第１の別実施形態における概略の回路構成を示す回路図
【図１２】本発明に係るフォトカプラとスイッチング電源回路の第２の別実施形態における概略の回路構成を示す回路図
【図１３】本発明に係るフォトカプラとスイッチング電源回路の第３の別実施形態における概略の回路構成を示す回路図
【図１４】本発明に係るフォトカプラとスイッチング電源回路の第４の別実施形態における概略の回路構成を示す回路図
【図１５】スイッチング電源回路の第１の従来例の回路構成を示す回路図
【図１６】スイッチング電源回路の第２の従来例の回路構成を示す回路図
【図１７】スイッチング電源回路の第１の従来例の回路構成を示す回路図
【符号の説明】
【０１０４】
１： 本発明に係るスイッチング電源回路
２： 本発明に係るフォトカプラ
３： トランス
４： 発光素子（発光ダイオード）
５： 受光制御集積回路
６： 受光素子（第１受光素子）
６ａ： 第２受光素子
７： 増幅回路（第１増幅回路）
７ａ： 第２増幅回路
７ｂ： 差動増幅回路
８： スイッチング制御回路
９： 電流制御回路
１０： 発振回路
１１： 発振制御回路
１２： 出力駆動回路
２１： 第１リードフレーム
２２、２４： ボンディングワイヤー
２３： 第２リードフレーム
２５： 透明エポキシ樹脂
２６： 黒色エポキシ樹脂
２７： 受光素子のカソード電極
２８： 受光素子のアノード電極
２９： 保護絶縁膜
３０： 反射防止膜
３１： メタルシールド膜
ＡＥ： 発光素子のアノード電極
ＣＥ： 発光素子のカソード電極
Ｃ１、Ｃ２： 平滑用コンデンサ
Ｄ１、Ｄ４： 整流用ダイオード
Ｄ２、Ｄ３： ツェナーダイオード
Ｌ１： １次巻き線
Ｌ２： ２次巻き線
Ｌ３： ３次巻き線
Ｎ１、Ｎ２： 中間点
ＯＵＴ＋、ＯＵＴ−： スイッチング電源回路の出力端子
Ｑ１： スイッチング動作用のトランジスタ
Ｑ２： 電流制御トランジスタ
Ｑ３： デプレッション型高耐圧ＦＥＴ（降圧素子）
Ｑ４： ＮＰＮ型のバイポーラトランジスタ（降圧素子）
Ｒ１： 抵抗（降圧素子）
Ｒ２： 受光素子の電流調整抵抗（第１電流調整抵抗）
Ｒ３： 第２受光素子の電流調整抵抗（第２電流調整抵抗）
Ｒ４、Ｒ５： 分圧抵抗
Ｒ６： 抵抗
ＳＣ： 受光制御集積回路の出力端子
Ｖｉｎ： 直流入力電圧
Ｖｏｕｔ： 直流出力電圧
Ｖｍ１〜Ｖｍ４： 中間電圧
ＶＤＤ： 電源供給端子
ＶＳＳ： 電源供給端子（接地端子）
【特許請求の範囲】
【請求項１】
スイッチング電源回路の２次側の出力電圧情報を１次側のスイッチング動作の制御用に光信号を介してフィードバックするためのフォトカプラであって、
前記スイッチング電源回路の前記出力電圧情報に基づいて点滅する光信号を出射する発光素子と、
前記発光素子から出射された前記光信号を受光するフォトダイオードで構成された受光素子、前記受光素子の出力信号を増幅する増幅回路、及び、前記スイッチング電源回路の前記スイッチング動作を制御するスイッチング制御回路を、１つのチップに集積して構成された受光制御集積回路と、を備えてなり、
前記受光制御集積回路が、直流電源電圧が供給される１対の電源供給端子と、前記スイッチング動作を制御するためのスイッチング制御信号を出力する出力端子を備え、
前記発光素子と前記受光制御集積回路が、前記発光素子から前記受光素子へ前記光信号が伝達可能に、１つのパッケージ内に封止されていることを特徴とするフォトカプラ。
【請求項２】
前記受光制御集積回路が、前記１つのチップ内において、前記受光制御集積回路の前記１対の電源供給端子間を流れる電源電流を制御する電流制御トランジスタを、前記１対の電源供給端子間に備え、前記１対の電源供給端子の端子間電圧が所定の電圧範囲内となるように前記電流制御トランジスタを流れる電流を制御する電流制御回路を更に備えることを特徴とする請求項１に記載のフォトカプラ。
【請求項３】
前記受光制御集積回路が、前記スイッチング制御回路の前記スイッチング制御信号を出力する出力駆動回路部と、前記受光素子と前記増幅回路からなる受光回路部が、前記１つのチップ内において、相互に離間して対向する２辺に分散配置され、前記両回路部の間に、前記両回路部以外の回路が配置されていることを特徴とする請求項１または２に記載のフォトカプラ。
【請求項４】
前記受光素子が、前記光信号を受光する第１受光素子と、前記光信号を受光しないように受光部が遮蔽された前記第１受光素子と暗電流特性が同じ第２受光素子の２つの受光素子で構成され、
前記増幅回路が、前記第１受光素子の出力信号を増幅する第１増幅回路と、前記第２受光素子の出力信号を増幅する前記第１増幅回路と同じ回路構成の第２増幅回路と、前記第１増幅回路の出力と前記第２増幅回路の出力を差動増幅する差動増幅回路を備えて構成されていることを特徴とする請求項１〜３の何れか１項に記載のフォトカプラ。
【請求項５】
前記受光制御集積回路が、チップ表面を覆うメタルシールド膜を備え、前記受光素子に前記光信号が入射可能に前記メタルシールド膜の一部が開口していることを特徴とする請求項１〜４の何れか１項に記載のフォトカプラ。
【請求項６】
前記発光素子を戴置し、前記発光素子の入力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第１リードフレームと、前記受光制御集積回路を戴置し、前記受光制御集積回路の前記１対の電源供給端子及び前記出力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第２リードフレームが、前記１つのパッケージ内において夫々のチップ載置面が厚み方向に離間して設けられていることを特徴とする請求項１〜５の何れか１項に記載のフォトカプラ。
【請求項７】
前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路の前記受光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを特徴とする請求項６に記載のフォトカプラ。
【請求項８】
前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路が、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレーム側の前記発光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを特徴とする請求項６に記載のフォトカプラ。
【請求項９】
前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレームが、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレームが、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを特徴とする請求項６に記載のフォトカプラ。
【請求項１０】
前記発光素子が、ＧａＡｌＡｓ化合物半導体からなる発光ダイオードで構成されていることを特徴とする請求項１〜９の何れか１項に記載のフォトカプラ。
【請求項１１】
前記発光素子と前記受光素子間の前記光信号が伝達する空間を含む前記１つのパッケージの樹脂封止部の内側部分が、前記受光素子の感度波長範囲の光を透過する透明樹脂で構成され、前記内側部分を囲む前記樹脂封止部の外側部分が、前記受光素子の感度波長範囲の光を透過しない不透明樹脂で構成されていることを特徴とする請求項１〜１０の何れか１項に記載のフォトカプラ。
【請求項１２】
請求項１〜１１の何れか１項に記載のフォトカプラと、
１次巻き線と２次巻き線を有するトランスと、
前記１次巻き線の一方端に入力する直流電圧を降圧して、前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の一方側に入力する降圧素子と、
前記１次巻き線の他方端と前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の他方側の間に設けられ、前記受光制御集積回路の前記出力端子から出力される前記スイッチング制御信号によってオンオフが制御されるスイッチング動作用トランジスタと、
前記２次巻き線の両端間に設けられた整流平滑回路と、
前記整流平滑回路の出力電圧を検出し、前記出力電圧情報として前記発光素子に入力する電圧検出素子または電圧検出回路と、を備えて構成されることを特徴とするスイッチング電源回路。
【請求項１３】
前記降圧素子が、抵抗素子、ゲートが前記受光制御集積回路の前記１対の電源供給端子の他方側に接続するデプレッション型ＦＥＴ、及び、ベースまたはゲートに前記１次巻き線の一方端と前記受光制御集積回路の前記１対の電源供給端子の他方側との間の中間電圧が供給されるトランジスタの少なくとも何れか１つを備えて構成されることを特徴とする請求項１２に記載のスイッチング電源回路。
【請求項１】
スイッチング電源回路の２次側の出力電圧情報を１次側のスイッチング動作の制御用に光信号を介してフィードバックするためのフォトカプラであって、
前記スイッチング電源回路の前記出力電圧情報に基づいて点滅する光信号を出射する発光素子と、
前記発光素子から出射された前記光信号を受光するフォトダイオードで構成された受光素子、前記受光素子の出力信号を増幅する増幅回路、及び、前記スイッチング電源回路の前記スイッチング動作を制御するスイッチング制御回路を、１つのチップに集積して構成された受光制御集積回路と、を備えてなり、
前記受光制御集積回路が、直流電源電圧が供給される１対の電源供給端子と、前記スイッチング動作を制御するためのスイッチング制御信号を出力する出力端子を備え、
前記発光素子と前記受光制御集積回路が、前記発光素子から前記受光素子へ前記光信号が伝達可能に、１つのパッケージ内に封止されていることを特徴とするフォトカプラ。
【請求項２】
前記受光制御集積回路が、前記１つのチップ内において、前記受光制御集積回路の前記１対の電源供給端子間を流れる電源電流を制御する電流制御トランジスタを、前記１対の電源供給端子間に備え、前記１対の電源供給端子の端子間電圧が所定の電圧範囲内となるように前記電流制御トランジスタを流れる電流を制御する電流制御回路を更に備えることを特徴とする請求項１に記載のフォトカプラ。
【請求項３】
前記受光制御集積回路が、前記スイッチング制御回路の前記スイッチング制御信号を出力する出力駆動回路部と、前記受光素子と前記増幅回路からなる受光回路部が、前記１つのチップ内において、相互に離間して対向する２辺に分散配置され、前記両回路部の間に、前記両回路部以外の回路が配置されていることを特徴とする請求項１または２に記載のフォトカプラ。
【請求項４】
前記受光素子が、前記光信号を受光する第１受光素子と、前記光信号を受光しないように受光部が遮蔽された前記第１受光素子と暗電流特性が同じ第２受光素子の２つの受光素子で構成され、
前記増幅回路が、前記第１受光素子の出力信号を増幅する第１増幅回路と、前記第２受光素子の出力信号を増幅する前記第１増幅回路と同じ回路構成の第２増幅回路と、前記第１増幅回路の出力と前記第２増幅回路の出力を差動増幅する差動増幅回路を備えて構成されていることを特徴とする請求項１〜３の何れか１項に記載のフォトカプラ。
【請求項５】
前記受光制御集積回路が、チップ表面を覆うメタルシールド膜を備え、前記受光素子に前記光信号が入射可能に前記メタルシールド膜の一部が開口していることを特徴とする請求項１〜４の何れか１項に記載のフォトカプラ。
【請求項６】
前記発光素子を戴置し、前記発光素子の入力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第１リードフレームと、前記受光制御集積回路を戴置し、前記受光制御集積回路の前記１対の電源供給端子及び前記出力端子とワイヤーボンディングにより電気的に接続するリード端子を備える第２リードフレームが、前記１つのパッケージ内において夫々のチップ載置面が厚み方向に離間して設けられていることを特徴とする請求項１〜５の何れか１項に記載のフォトカプラ。
【請求項７】
前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路の前記受光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを特徴とする請求項６に記載のフォトカプラ。
【請求項８】
前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレーム側の前記受光制御集積回路が、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレーム側の前記発光素子が、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを特徴とする請求項６に記載のフォトカプラ。
【請求項９】
前記第１リードフレーム側の前記ワイヤーボンディングと、前記第２リードフレームが、前記厚み方向に対向しないように、且つ、前記第２リードフレーム側の前記ワイヤーボンディングと、前記第１リードフレームが、前記厚み方向に対向しないように、前記第１リードフレーム、前記第２リードフレーム、前記発光素子、及び、前記受光制御集積回路の前記１つのパッケージ内における配置が設定されていることを特徴とする請求項６に記載のフォトカプラ。
【請求項１０】
前記発光素子が、ＧａＡｌＡｓ化合物半導体からなる発光ダイオードで構成されていることを特徴とする請求項１〜９の何れか１項に記載のフォトカプラ。
【請求項１１】
前記発光素子と前記受光素子間の前記光信号が伝達する空間を含む前記１つのパッケージの樹脂封止部の内側部分が、前記受光素子の感度波長範囲の光を透過する透明樹脂で構成され、前記内側部分を囲む前記樹脂封止部の外側部分が、前記受光素子の感度波長範囲の光を透過しない不透明樹脂で構成されていることを特徴とする請求項１〜１０の何れか１項に記載のフォトカプラ。
【請求項１２】
請求項１〜１１の何れか１項に記載のフォトカプラと、
１次巻き線と２次巻き線を有するトランスと、
前記１次巻き線の一方端に入力する直流電圧を降圧して、前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の一方側に入力する降圧素子と、
前記１次巻き線の他方端と前記フォトカプラの前記受光制御集積回路の前記１対の電源供給端子の他方側の間に設けられ、前記受光制御集積回路の前記出力端子から出力される前記スイッチング制御信号によってオンオフが制御されるスイッチング動作用トランジスタと、
前記２次巻き線の両端間に設けられた整流平滑回路と、
前記整流平滑回路の出力電圧を検出し、前記出力電圧情報として前記発光素子に入力する電圧検出素子または電圧検出回路と、を備えて構成されることを特徴とするスイッチング電源回路。
【請求項１３】
前記降圧素子が、抵抗素子、ゲートが前記受光制御集積回路の前記１対の電源供給端子の他方側に接続するデプレッション型ＦＥＴ、及び、ベースまたはゲートに前記１次巻き線の一方端と前記受光制御集積回路の前記１対の電源供給端子の他方側との間の中間電圧が供給されるトランジスタの少なくとも何れか１つを備えて構成されることを特徴とする請求項１２に記載のスイッチング電源回路。
【図１】
【図２】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図３】
【図７】
【図１５】
【図１６】
【図１７】
【図２】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図３】
【図７】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００９−２８４６１８（Ｐ２００９−２８４６１８Ａ）
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願番号】特願２００８−１３２６４６（Ｐ２００８−１３２６４６）
【出願日】平成２０年５月２１日（２００８．５．２１）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願日】平成２０年５月２１日（２００８．５．２１）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]