信号処理回路と画像読取装置と画像形成装置
【課題】 ＳＳＣＧ変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施できるようにし、且つライン周期に制約を持たせること無く、万が一補正残りが発生した場合にも縦スジにはならないようにする。
【解決手段】 補正部５０では、原稿への光照射開始前のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、ＡＦＥ２０から１ライン毎にＳＳＣＧ３による変調周期の間に出力される画素数分の画像データを平均化回路６２が任意回数分だけ繰り返し取得して平均化し、変動プロファイルとしてメモリ６１に記憶する。その後、原稿への光照射開始後のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、減算回路５２がＡＦＥ２０から出力される画像データの各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算する。
【解決手段】 補正部５０では、原稿への光照射開始前のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、ＡＦＥ２０から１ライン毎にＳＳＣＧ３による変調周期の間に出力される画素数分の画像データを平均化回路６２が任意回数分だけ繰り返し取得して平均化し、変動プロファイルとしてメモリ６１に記憶する。その後、原稿への光照射開始後のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、減算回路５２がＡＦＥ２０から出力される画像データの各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号処理回路、特に、光電変換素子等の駆動が周波数変調されたクロックにより行われることによる画素値（階調レベル）の変動を個体毎に最適に抑制する機能を有する信号処理回路、それを備え、原稿画像を光学的に読み取るスキャナ等の画像読取装置（デジタル複写機，ファクシミリ装置，デジタル複合機等の画像形成装置に搭載された画像読取部あるいは単体の画像読取装置）、およびその画像読取装置を搭載したデジタル複写機，ファクシミリ装置，デジタル複合機等の画像形成装置に関する。
【背景技術】
【０００２】
例えば、スキャナでは、光源を有するキャリッジ等の副走査方向への移動により、原稿の画像面（以下単に「原稿」ともいう）を副走査方向に照明しながら、原稿からの反射光を主走査ライン毎に取得し、それをセンサ基板内に配置された光電変換素子であるＣＣＤイメージセンサ（以下単に「ＣＣＤ」と略称する）により順次光電変換して電気信号に変えることで原稿の画像を読み取るようにしている。
センサ基板は主に、原稿からの反射光を光電変換するＣＣＤ、そのＣＣＤからの出力信号に種々のアナログ処理を施すアナログ信号処理部（ＡＦＥ：Ａｎａｌｏｇ−Ｆｒｏｎｔ−Ｅｎｄ）、およびＣＣＤ又はＡＦＥを駆動するための駆動信号を発生するタイミングジェネレータ（ＴＧ：Ｔｉｍｉｎｇ−Ｇｅｎｅｒａｔｏｒ）等によって構成される。
【０００３】
近年、デジタル複写機等の画像形成装置の高画質化、高速化の要求に伴い、画像形成装置に設けられるスキャナにおいても画像読み取り時の高画素密度化および高速化が求められているが、高速化に伴って不要輻射（ＥＭＩ：Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）が問題となっている。
そこで、その対策としてスペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Ｓｐｅｃｔｒｕｍ Ｓｐｒｅａｄ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）がよく使われる。
【０００４】
スペクトラム拡散クロックジェネレータ（以下「ＳＳＣＧ」ともいう）は、入力されたクロック信号の周波数を周期的に変調する機能を持ち、周波数拡散を行うことによって単位時間当りの放射ノイズのピークレベルを低減することが可能となる。
しかし、ＣＣＤおよびアナログ信号処理部（以下「ＡＦＥ」ともいう）に、ＳＳＣＧによって周波数変調（以下「ＳＳＣＧ変調」ともいう）されたクロックを用いているために、画像信号がＳＳＣＧ変調の周期に応じて変動するという問題がある。
【０００５】
このＳＳＣＧ変調に起因した変動は通常、原稿の画像を読み取る主走査ライン（以下単に「ライン」ともいう）に対して非同期であり、１ライン目、２ライン目、・・・となるに従って変動の位相がずれてくるため、読み取り画像には斜めスジとなって現れる。
このスジの防止対応として、以下の（１）や（２）に示すような技術が既に知られている。
【０００６】
（１）位相同期回路であるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路のループフィルタ部より、クロックのＳＳＣＧ変調に同期した電圧信号を取り出し、そのＳＳＣＧ変調に同期した画像変動成分であるノイズが重畳されているＣＣＤからのアナログ画像信号、又はＡ／Ｄ変換されたデジタル画像信号に、そのノイズと同じ変動量の逆位相の補正信号を印加することによって、ノイズを除去する（例えば特許文献１参照）。
【０００７】
（２）ＳＳＣＧ変調の周期と主走査１ラインの周期であるライン周期を同期させる（ライン周期をＳＳＣＧ変調周期の整数倍にする）か、あるいはＳＳＣＧ変調を主走査１ラインでリセットさせることで、各ラインで画像信号の周期的なノイズを揃えることにより、シェーディング補正で画像信号の周期的なノイズを除去して、高品質の画像を得る（例えば特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の技術では、ＳＳＣＧ変調による画像データの補正信号（変動プロファイル）が三角波形状であれば、問題なく画像データの補正を行うことができる。
しかしながら、補正信号が三角波形状にならない場合や、ＰＬＬ回路のループフィルタや遅延同期回路（ＤＬＬ：Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路のループフィルタを通過することにより、次のような問題が発生する。
【０００９】
すなわち、変調波形の位相シフトが発生し、補正信号と画像データのＳＳＣＧノイズの位相がずれてしまう場合、画像データの補正が適切に行われずに、補正残りが発生する。
ＳＳＣＧ変調周期をライン周期に同期させて周期的な変動を補正する方法では、補正残りが発生した際には、縦スジが残ってしまい、斜めスジ以上に目立ってしまう。また、ライン周期をＳＳＣＧ変調周期の整数倍にしなければならないため、ライン周期に制約が発生してしまう。
【００１０】
ＳＳＣＧ変調を１ラインでリセットする方法では、ライン周期に同期させる場合と同様に、ＳＳＣＧによる変動が各ラインで揃うため、補正残りが発生した際には縦スジとなり目立ってしまう。また、ＳＳＣＧのリセット信号がアサートされると、変調周波数が一旦ゼロにリセットされるため、リセット直後は周波数が暴れ、クロックが不安定な状態となる。これにより、ＰＬＬ回路が暴れに追従し、再び追従したところで位相をロックするまでにはある程度の時間が必要となってしまい、これも実使用上の制約となるという問題があった。
【００１１】
この発明は、上記の点に鑑みてなされたものであり、ＳＳＣＧ変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施できるようにし、且つライン周期に制約を持たせること無く、万が一補正残りが発生した場合にも縦スジにはならないようにすることを目的とする。
【課題を解決するための手段】
【００１２】
この発明は、原稿からの反射光を光電変換してアナログ画像信号を出力する光電変換手段と、その光電変換手段からの上記アナログ画像信号をＡ／Ｄ変換してデジタル画像信号を出力するＡ／Ｄ変換手段と、当該画像読取装置の各手段を駆動する駆動信号を生成するために必要な基準信号を発生する基準信号発生手段と、その基準信号発生手段によって発生された上記基準信号を周波数変調する周波数変調手段とを有する信号処理回路であって、上記の目的を達成するため、次のようにしたことを特徴とする。
【００１３】
すなわち、上記光電変換手段および上記Ａ／Ｄ変換手段を駆動するための上記周波数変調手段によって周波数変調された駆動信号およびその周波数変調手段による変調周期に一回アサートされる変調周期信号を生成して出力するタイミング信号生成手段と、上記原稿への光照射開始前の上記タイミング信号生成手段からの上記変調周期信号に同期したタイミングで、上記Ａ／Ｄ変換手段から上記変調周期の間に出力される画素数分のデジタル画像信号を変動プロファイルとして記憶手段に記憶した後、上記原稿への光照射開始後の上記変調周期信号に同期したタイミングで、上記Ａ／Ｄ変換手段から出力される上記デジタル画像信号の各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算することにより、そのデジタル画像信号を補正する補正処理を行う補正手段とを設けたものである。
【発明の効果】
【００１４】
この発明によれば、信号処理回路が、原稿への光照射開始前のタイミング信号生成手段からの周波数変調手段（ＳＳＣＧに相当する）による変調周期に一回アサートされる変調周期信号に同期したタイミングで、Ａ／Ｄ変換手段から上記変調周期の間に出力される画素数分のデジタル画像信号（画像データ）を変動プロファイルとして記憶手段に記憶した後、上記原稿への光照射開始後の上記変調周期信号に同期したタイミングで、上記Ａ／Ｄ変換手段から出力される画像データの各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算することにより、その画像データを補正するので、以下の（ａ）（ｂ）に示すような効果を得ることができる。
【００１５】
（ａ）ＳＳＣＧ変調による画像データの変動をキャンセルすることができる。つまり、ＳＳＣＧ変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施することができる。
（ｂ）ライン周期とＳＳＣＧによる変調周期を同期させることなく画像データの補正を実施するため、ＳＳＣＧ変調による画像データの変動が副走査方向に揃うことがなく、万が一補正残りが発生した場合にも縦スジになることがなくなり、ライン周期を制約することもなくなる。
【図面の簡単な説明】
【００１６】
【図１】この発明の第１実施形態である画像読取装置に備えた信号処理回路の構成例を示す回路図である。
【図２】図１の補正部５０が電源オン時又は省エネルギーモードから通常モードへの復帰時に行う補正処理のメインルーチンの一例を示すフロー図である。
【図３】図２のステップＳ３におけるノイズ補正処理のサブルーチンの第１例を示すフロー図である。
【図４】図１のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミング図である。
【図５】図１に示した信号処理回路の効果の概要を説明するための説明図である。
【図６】図１に示した信号処理回路の効果の詳細を説明するためのタイミング図である。
【図７】同じくその効果の詳細を説明するための他のタイミング図である。
【００１７】
【図８】図２のステップＳ３におけるノイズ補正処理のサブルーチンの第２例を示すフロー図である。
【図９】この発明の第２実施形態である画像読取装置に備えた信号処理回路の構成例を示す回路図である。
【図１０】図９の補正部５０によるノイズ補正処理の一例を示すフロー図である。
【図１１】図９のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミング図である。
【図１２】この発明による信号処理回路を備えたスキャナのハード構成例を示す概略図である。
【図１３】この発明による信号処理回路を搭載したスキャナを備えた画像形成装置の構成例を示す概略図である。
【図１４】従来の画像読取装置に備えた信号処理回路の構成例を示す回路図である。
【００１８】
【図１５】図１４のＳＳＣＧ３による周波数拡散の説明に供する周波数と電界強度との関係の一例を示す波形図である。
【図１６】図１４のＳＳＣＧ３による画像信号の変動について説明するための波形図である。
【図１７】図１４のＳＳＣＧ３による各ラインの画像信号のレベル変動の様子を副走査方向に並べた波形図である。
【図１８】従来の画像読取装置に備えた信号処理回路の他の構成例を示す回路図である。
【図１９】図１８のＳＳＣＧ３および補正部３０によるデジタル画像信号の補正について説明するための波形図である。
【図２０】従来の画像読取装置に備えた信号処理回路の更に他の構成例を示す回路図である。
【図２１】その信号処理回路のノイズ除去の原理について説明するための波形図である。
【発明を実施するための形態】
【００１９】
以下、この発明を実施するための形態について説明する。
まず、この発明の一実施形態の概略を説明する。
この実施形態では、画像データに重畳されたＳＳＣＧ変調による変動の補正（除去）に際して、以下の特徴を有する。
【００２０】
すなわち、ＳＳＣＧ変調周期に一回アサートする変調周期信号をタイミングジェネレータ（ＴＧ）から出力し、原稿への光照射開始前の変調周期信号のアサートタイミングで、Ａ／Ｄ変換されてアナログ信号処理部（ＡＦＥ）より出力される画像データ（各画素値）を記憶手段であるメモリに記憶保持させる。その保持させる画像データは、ＳＳＣＧ変調周期の期間に相当する画素数の整数倍（１倍以上）画素のデータとする。これにより、ＳＳＣＧ変調周期の整数倍画素数分のＳＳＣＧ変調による画像データの変動プロファイルをメモリに保持させることになる。
【００２１】
その後、原稿への光照射開始後の変調周期信号がアサートされるタイミングで、Ａ／Ｄ変換されて出力される画像データの各画素値からメモリに保持されている変動プロファイルの各画素値を対応する画素毎に減算する。
以上により、ＳＳＣＧ変調による変動が重畳した画像データから変動プロファイルを保持し、その保持した変動プロファイルの各画素値を原稿への光照射開始後に出力される画像データの各画素値から減算するため、その画像データのＳＳＣＧ変調による変動をキャンセルすることができる。
さらに、ライン周期とＳＳＣＧ変調周期を同期させることなく画像データの補正を実施するため、ＳＳＣＧ変調による画像データの変動が副走査方向に揃うことがなく、万が一補正残りが発生した場合にも縦スジになることがなく、ライン周期を制約することもなくなる。
【００２２】
以下、上述の特徴について更に詳細に説明するが、その説明に入る前に、理解の便宜のため、従来の画像読取装置に備えた信号処理回路の構成、動作、および問題点について、図１４〜図２１を参照して説明する。
まず、従来の画像読取装置に備えた信号処理回路の構成例およびその動作について説明する。
図１４は、その信号処理回路の構成例を示す回路図である。
【００２３】
この画像読取装置は、原稿からの反射光を取得し、それをセンサ基板内に配置されたＣＣＤにより光電変換して電気信号である画像信号に変えることにより、原稿の画像を読み取るスキャナである。そして、センサ基板上の信号処理回路が、ＣＣＤ１、発振器（ＯＳＣ）２、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ）３、タイミングジェネレータ（ＴＧ）１０、エミッタフォロワ回路（ＥＦ）４、コンデンサ５、およびアナログ処理部（ＡＦＥ）２０等によって構成されている。
【００２４】
ここで、原稿の画像をＣＣＤ１で読み取ってデジタル画像信号に変換するまでの信号処理は、次のように行われる。
発振器２からの源振クロック（基準クロック）は、ＳＳＣＧ３により周波数変調されたクロックとなり、タイミングジェネレータ１０のＰＬＬ回路１１に入力される。
ＰＬＬ回路１１は入力されたクロックを逓倍し、タイミング生成回路１２はＰＬＬ回路１１からのクロックに基づいてＣＣＤ１およびＡＦＥ２０の各駆動クロック（ＣＣＤ＿ＣＬＫ，ＡＦＥ＿ＣＬＫ）を生成する。
【００２５】
ＣＣＤ１は、タイミングジェネレータ１０からの駆動クロック（ＣＣＤ＿ＣＬＫ）に基づいて、原稿からの反射光をアナログ画像信号（以下単に「画像信号」ともいう）に変換し、バッファであるエミッタフォロワ回路４およびコンデンサ５によるＡＣ結合（交流結合）を介してＡＦＥ２０へ出力する。
ＡＦＥ２０は、クランプ回路２１、サンプル／ホールド回路（Ｓ／Ｈ）２２、プログラマブル・ゲイン回路（ＰＧＡ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）２３、およびＡ／Ｄコンバータ（ＡＤＣ）２４からなる。
ＡＦＥ２０に入力された画像信号（Ｖ＿ｓｉｇ）は、タイミングジェネレータ１０からの駆動クロック（ＡＦＥ＿ＣＬＫ）に基づいて、クランプ回路２１により黒レベルに基準電圧が補正され、Ｓ／Ｈ２２でサンプル・ホールドされ、プログラマブル・ゲイン回路（以下「ＰＧＡ」という）２３で増幅され、ＡＤＣ２４でＡ／Ｄ変換された後に、１０ビットのデジタル画像信号（Ｄ＿ｓｉｇ）となって次段に出力される。
【００２６】
一般的に、画素密度が高くなるほど、また、画像の読み取りスピードが速くなるほど、画像を読み取るＣＣＤや、その後段でＣＣＤが出力するアナログ画像信号に各種信号処理を施すＡＦＥを駆動するクロックの周波数が高くなってしまう。
しかし、近年の画像読取装置では、高速化に伴って不要輻射（ＥＭＩ）が問題となっており、この問題を防止するため、最近では前述のＳＳＣＧがよく使われる。
【００２７】
ここで、図１４のＳＳＣＧ３による周波数拡散について説明する。
図１５は、その説明に供する周波数と電界強度との関係の一例を示す波形図である。
ＳＳＣＧ３は、入力されたクロック信号の周波数を周期的に変調する機能を持つ。そして、例えば図１５に示すように周波数拡散（周波数変調）を行うことにより、単位時間当りの放射ノイズのピークレベルをＳａからＳｂに示すように低減することが可能となる。
【００２８】
しかし、このような従来技術では、ＣＣＤ１およびＡＦＥ２０にＳＳＣＧ３によって周波数変調されたクロックを用いているために、例えば図１６に示すように、画像信号がＳＳＣＧ３の変調周期（ＳＳＣＧ変調周期）に応じて変動するという問題があった。これは、ＣＣＤ１においては出力信号のオフセットレベルが変動するためであり、ＡＦＥ２０においてはサンプル・ホールドのタイミングが変動するためである。
図１６は、図１４のＳＳＣＧ３による画像信号の変動について説明するための波形図である。
【００２９】
次に、図１４のＳＳＣＧ３による画像信号の変動が斜めスジになって現れることについて説明する。
図１７は、そのＳＳＣＧ３による各ラインの画像信号のレベル変動の様子を副走査方向に並べた波形図である。
【００３０】
ＳＳＣＧ３に起因した変動は、通常、主走査ラインに対して非同期であるため、例えば図１７に示すように１ライン目，２ライン目，・・・となるに従って変動の位相がずれてくるため、結果、読み取り画像は斜めスジとなって現れる。
実際の出力画像では、画素の値（階調レベル）が低い（谷の）部分は画像濃度が濃く（暗く）なり、画素の値が高い（山の）部分は画像濃度が薄く（明るく）なる。従って、各ラインの画素の値が低い部分を結んだ直線状に、また各ラインの画素の値が高い部分を結んだ直線状にそれぞれスジが発生する。
【００３１】
そこで、このようなスジの発生を防止するため、特許文献１，２に示すような構成が知られている。
図１８は、従来の画像読取装置に備えた信号処理回路の他の構成例を示す回路図であり、図１４と対応する部分には同一符号を付している。
この画像読取装置は、特許文献１に記載されたものに相当し、画像データ（デジタル画像信号）に重畳されているＳＳＣＧによる画像変動成分を除去して、出力画像にスジを発生させないようにする信号処理回路を備えている。
【００３２】
その信号処理回路は、ＣＣＤ１、発振器（ＯＳＣ）２、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ）３、エミッタフォロワ回路（ＥＦ）４、コンデンサ５、タイミングジェネレータ（ＴＧ）１０、アナログ信号処理部（ＡＦＥ）２０、および補正部３０を備えている。
ＣＣＤ１は、タイミングジェネレータ１０からのＣＣＤ駆動信号（ＣＣＤ＿ＣＬＫ）を用いて、原稿からの反射光（入射光）をアナログ画像信号に変換する。
発振器２は、画像読取装置の各部を駆動する駆動信号を生成するために必要なクロック信号を発生する。
【００３３】
ＳＳＣＧ３は、発振器２からのクロック信号を周波数変調する。
タイミングジェネレータ１０は、ＳＳＣＧ３からの周波数変調されたクロック信号に基づいてＣＣＤ駆動信号（ＣＣＤ＿ＣＬＫ），ＡＦＥ駆動信号（ＡＦＥ＿ＣＬＫ），およびゲート信号（ＧＡＴＥ）を生成する。そのゲート信号には、主走査方向の画像読取領域を示す主走査ゲート信号ＬＧＡＴＥと、副走査方向の画像読取領域を示す副走査ゲート信号ＦＧＡＴＥとがある。
【００３４】
ＡＦＥ２０は、タイミングジェネレータ１０からのＡＦＥ駆動信号（ＡＦＥ＿ＣＬＫ），主走査ゲート信号ＬＧＡＴＥ，および副走査ゲート信号ＦＧＡＴＥに基づいて、ＣＣＤ１からのアナログ画像信号をデジタル画像信号に変換する。
補正部３０は、ＡＦＥ２０からのデジタル画像信号に重畳されたノイズを除去する補正信号（上記デジタル画像信号と同じ変動量の逆位相の信号）を、ＳＳＣＧ３で変調されたクロック信号から生成し、上記デジタル画像信号に加算することにより、そのデジタル画像信号を補正する。なお、補正部３０を構成する各回路は特許文献１に記載のものと同様なので、その説明を省略する。
【００３５】
ここで、この信号処理回路の問題点について説明する。
図１９は、図１８のＳＳＣＧ３および補正部３０によるデジタル画像信号の補正について説明するための波形図である。
図１８の補正部３０を用いることにより、デジタル画像信号に重畳されたＳＳＣＧ３による変動のプロファイルが、例えば図１９の（ａ）に示すように三角波形状であれば、問題なくデジタル画像信号の補正を行うことができる。
【００３６】
しかし、ＣＣＤ（光電変換素子）１の駆動状態によっては、上記プロファイルが三角波形状にならない場合が多々存在する。そのような場合には、補正信号はＳＳＣＧ３で変調された信号から生成されるため三角波形状であり、そのためデジタル画像信号の補正を適切に行うことができず、例えば図１９の（ｂ）に示すように補正残りが発生し、場合によってはスジを悪化させてしまうケースもある。
【００３７】
図２０は、従来の画像読取装置に備えた信号処理回路の更に他の構成例を示す回路図であり、図１４，図１８と同じ部分には同一符号を付している。
この信号処理回路は、特許文献２に記載されたものに相当し、周波数拡散器によるデジタル画像信号の周期的なノイズを除去するため、発振器（ＯＳＣ）２、タイミング発生回路４１、周波数拡散器４２、および拡散率切替回路４３を備えている。
【００３８】
タイミング発生回路４１は、図１４，図１８のタイミングジェネレータ（ＴＧ）１０に相当し、発振器２の出力から図示しないＣＣＤおよび信号処理回路の動作のタイミングをとるタイミング信号を生成する。
周波数拡散器４２は、図１４，図１８のスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）に相当し、発振器２の出力を周波数拡散させた信号とする。
拡散率切替回路４３は、周波数拡散器４２による周波数拡散率の変化を、ＣＣＤで画像を読み取る際の主走査方向の同期をとる主走査同期信号（主走査ゲート信号）に同期させる。
なお、図示は省略するが、信号処理後のデジタル画像信号のシェーディング補正を行うシェーディング補正回路も備えている。
【００３９】
ここで、この信号処理回路の問題点について説明する。
図２１は、その信号処理回路のノイズ除去の原理について説明するための波形図である。
この信号処理回路は、主走査１ラインの周期であるライン周期を周波数拡散器４２の変調周期であるＳＳＣＧ変調周期の整数倍とすること（図２１の例の場合はライン周期＝ＳＳＣＧ変調周期＊４）や、周波数拡散器４２の変調を１ライン毎にリセットすることにより、ライン周期とＳＳＣＧ変調周期を同期させている。これにより、例えば図２１に示すように、各ラインでデジタル画像信号のＳＳＣＧ変調に起因した周期的なノイズを揃えることができる。この状態で、主走査方向の各画素の黒レベルを検出する手段と白レベルを検出する手段を用い、シェーディング補正を行うことにより、ＳＳＣＧ３による周期的なノイズを除去させている。
【００４０】
しかし、実際にはＳＳＣＧ変調周期とライン周期を同期させた状態で画像読取装置を使用することはほとんどない。その理由は、ＳＳＣＧ変調によるデジタル画像信号の変動は、毎ライン同一のノイズ量になるわけではないので、シェーディング補正により周波数拡散器４２のノイズを補正しようとすると、補正残りが発生することになる。補正残りが発生すると、上述したように、ＳＳＣＧ変調周期とライン周期が同期してしまっているため、縦スジとなってしまい、結果、斜めスジより人の目には目立ってしまうためである。
【００４１】
他にも、ライン周期をＳＳＣＧ変調周期の整数倍にする方法では、ライン周期の設定範囲が限られてしまい、実使用上の制約になってしまう。また、ＳＳＣＧ変調を１ラインでリセットする方法では、リセット信号が有効になると変調周波数が強制的にゼロにリセットされるため、リセット直後は周波数が暴れてしまい、クロックが不安定な状態となる。この暴れにＰＬＬ回路が追従し、再び安定したところで位相をロックするまでには、ＰＬＬ回路の応答性にもよるが、通常数百画素程度を要し、これも実使用上の制約となってしまう。
【００４２】
そこで、上述した問題を解消するため、以下にこの発明の実施形態を図面に基づいて具体的に説明する。
まず、この発明の第１実施形態である画像読取装置に備えた信号処理回路の構成例について説明する。
図１は、その信号処理回路の構成例を示す回路図であり、図１４，図１８，図２０と対応する部分には同一符号を付してそれらの説明を省略する。
【００４３】
この第１実施形態の画像読取装置は、センサ基板上の信号処理回路が、光電変換手段（光電変換素子）であるＣＣＤ１と、基準信号発生手段である発振器（ＯＳＣ）２と、周波数変調手段であるスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）３と、タイミング信号生成手段であるタイミングジェネレータ（ＴＧ）１０と、Ａ／Ｄ変換手段を構成するエミッタフォロワ回路（ＥＦ）４、コンデンサ５、およびアナログ処理部（ＡＦＥ）２０と、補正手段である補正部５０とによって構成されている。
【００４４】
この画像読取装置は、従来技術での問題点であった、デジタル画像信号（画像データ）のＳＳＣＧ３による変動プロファイルが三角波でない場合に画像データの補正ができない点や、ライン周期をＳＳＣＧ３の変調周期に同期させなければならない、且つ補正残りが発生した場合に縦スジとなり目立ってしまう点を解決するために、ライン周期をＳＳＣＧ３の変調周期に同期させることなく補正を行い、且つＳＳＣＧ３による変動プロファイルがどのような形でもデジタル画像信号に重畳されたＳＳＣＧによる変動を補正できるようにしてある。
【００４５】
すなわち、原稿への光照射開始前のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、原稿への光照射開始前にＡＦＥ２０からＳＳＣＧ３による変調周期の間にＡ／Ｄ変換されて出力される画素数分の画像データを変動プロファイルとして記憶するメモリ６１と、そのメモリ６１に記憶する画像データの画素値を予め設定された所定回数分だけ繰り返し取得して平均化する平均化回路６２と、メモリ６１および平均化回路６２からなるデータメモリ回路６０を制御する制御回路５１と、原稿への光照射開始後のＡＦＥ２０から出力される画像データの各画素値からメモリ６１に記憶されている変動プロファイルの各画素値を対応する画素毎に減算する減算回路５２とを有する補正部５０を備えたことを特徴としている。
【００４６】
制御回路５１は、プログラムを実行するＣＰＵ（中央処理装置）と、プログラムが記憶されているＲＯＭと、ＣＰＵがＲＯＭからプログラムを読み出して展開するなどのＣＰＵ用の作業エリアとして使用するＲＡＭとを含むマイクロコンピュータを用いたものである。なお、プログラムが記憶されているフラッシュメモリ又はＨＤＤ（ハードティスク装置）等の不揮発性記憶手段が制御回路５１に内蔵又は接続されている場合には、その不揮発性記憶手段からＣＰＵがプログラムを読み出してＲＡＭに展開することもできる。また、制御回路５１は補正部５０専用であっても良いが、この実施形態では画像読取装置全体を制御するものとする。
【００４７】
一方、タイミングジェネレータ１０のタイミング生成回路１２は、ＣＣＤ１およびＡＦＥ２０を駆動するためのＳＳＣＧ３によって周波数変調された駆動信号ＣＣＤ＿ＣＬＫ，ＡＦＥ＿ＣＬＫを生成してＣＣＤ１，ＡＦＥ２０へそれぞれ出力する。また、変調周期信号ｂや画素クロック、図示しないライン周期信号ａを生成して補正部５０の制御回路５１へ出力する。
変調周期信号ｂは、ＳＳＣＧ３による変調周期に一回アサートされる信号である。
画素クロックは、画像を形成する各画素（ドット）の主走査方向の位置の基準となる信号である。
ライン周期信号ａは、原稿の主走査１ライン分の画像データを出力するライン周期を決定するための信号である。
【００４８】
次に、図１の補正部５０によるノイズ補正処理を含む補正処理について説明する。
図２は、その補正部５０が電源オン時又は省エネルギーモードから通常モードへの復帰時（以下「省エネ復帰時」という）に行う補正処理のメインルーチンの一例を示すフローチャートである。
補正部５０の制御回路５１は、電源オン時又は省エネ復帰時に図２のメインルーチンをスタートし、まずステップＳ１で画像読取装置（スキャナ）が正常に動作するための各種初期設定を行う。
【００４９】
次に、ステップＳ２へ進み、ＰＧＡ２３のゲイン調整やクランプ回路２１の黒レベル調整を行う。
その後、ステップＳ３へ進み、ＳＳＣＧ３によるノイズを補正するノイズ補正処理を行い、スタンバイモードに移行する。つまり、そのノイズ補正処理は、スタンバイモードに移行する直前のタイミングで実施する。このとき、外から光が入らないように、図示しない原稿ガラスであるコンタクトガラス上にセットされている原稿をその上面側から抑える圧板は閉じられている状態が望ましい。
【００５０】
図３は、図２のステップＳ３におけるノイズ補正処理のサブルーチンの第１例を示すフローチャートである。
図４は、図１のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミングチャートである。
以下、図３，図４を用いて、ノイズ補正処理の詳細について説明する。
【００５１】
補正部５０の制御回路５１は、図３に示すノイズ補正処理のサブルーチンがスタートすると、まずステップＳ１１の処理を行う。
すなわち、例えば図４に示すように、ライン周期Ａ、ＳＳＣＧ３による変調周期Ｂとするとき、変調周期Ｂに一回アサートする（この例では「ハイレベル“Ｈ”」にする）変調周期信号ｂのアサートタイミング（変調周期信号ｂに同期したタイミング）で、ＡＦＥ２０から変調周期Ｂの間にＡ／Ｄ変換されて出力される画像データの取得を開始してメモリ６１への記憶（書き込み）を開始する。
【００５２】
ここで、ステップＳ１１の処理時にＡＦＥ２０から出力される画像データは、原稿への光照射開始前（後述するハロゲンランプの点灯開始前）である暗時状態の時の画像データである。
制御回路５１は、ステップＳ１１の処理を開始すると、ステップＳ１２へ進み、変調周期Ｂの間にＡ／Ｄ変換されて出力される画素数（Ｎ画素）の整数倍の画素数の画像データを取得してデータメモリ回路６０内のメモリ６１に記憶する。図４の例の場合、変調周期ＢがＮ画素に相当するとすれば、メモリ６１に記憶する画像データはＮ画素＊４（整数倍）＝４Ｎ画素分の画像データとなる。ここでは、メモリ６１に記憶する画像データを４Ｎ画素分とする。
【００５３】
その後、ステップＳ１３へ進み、ステップＳ１２の処理の回数が予め任意に設定された所定回数（以下「任意回数」という）に達したか否かを判定し、任意回数に達していなければステップＳ１２へ戻って上述と同様の処理を繰り返し、その処理の回数が任意回数に達した場合に、ステップＳ１４へ進む。それによって、４Ｎ画素分の画像データを、例えば図４に示すように１回目（Ｘライン目），２回目（Ｘ＋１ライン目），３回目（Ｘ＋２ライン目），・・・と任意回数分だけ繰り返しＡＦＥ２０から取得して、メモリ６１に記憶することができる。
【００５４】
ステップＳ１４では、メモリ６１に記憶した任意回数分（各ライン）の画像データを読み込み、その任意回数分の画像データをそれぞれ構成する各画素の値（階調レベル）をライン方向（主走査方向）の対応する画素毎に平均化する平均処理をデータメモリ回路６０内の平均化回路６２に行わせ、ＳＳＣＧ３による画像データの変動プロファイルを作成する。
そして、その変動プロファイルをステップＳ１５でメモリ６１に記憶保持する。これにより、ランダムノイズを取り除いたＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に保持させることができる。
【００５５】
なお、１回目（Ｘライン目）の４Ｎ画素分の画像データを取得してメモリ６１に記憶した後、２回目（Ｘ＋１ライン目）以降の４Ｎ画素分の画像データを順次取得する毎に、その画像データの各画素の値と前回の４Ｎ画素分の画像データの取得時にメモリ６１に記憶した画像データの各画素の値とを平均化回路６２によってライン方向の対応する画素毎に平均化してメモリ６１に記憶することにより、ＳＳＣＧ３による画像データの変動プロファイルを作成することもできる。そのようにすれば、メモリ６１に１ライン分の画像データのみを記憶させれば良いので、メモリ６１の容量が少なくて済む。
【００５６】
ステップＳ１１〜Ｓ１５の処理は、暗時状態の画像データに対する処理（原稿の画像読み取り前の処理）に相当する。
次のステップＳ１６では、原稿への光照射開始（ハロゲンランプの点灯開始）により、原稿の画像読み取りが開始された後、変調周期信号ｂがアサートされる任意のタイミングで、ＡＦＥ２０からＡ／Ｄ変換されて出力されてくる画像データの各画素の値からメモリ６１に記憶保持されている変動プロファイル（４Ｎ画素分のデータ）の各画素の値を減算回路５２によりライン方向の対応する画素毎に減算させる処理を開始させ、ＡＦＥ２０からの画像データの補正を行う。その減算処理は、Ａ／Ｄ変換されて出力されてくる画像データに対して繰り返し行うことになる。
【００５７】
なお、記憶する変動プロファイルは一例として４Ｎ画素分の画像データとしたが、ＳＳＣＧ３による画像データの変動プロファイルを得るには、変調周期Ｂに相当するＮ画素＊任意回数分の画像データを記憶させれば必要十分であり、その場合にはメモリ６１の容量がＮ画素＊任意回数分で済む。
また、１ライン（１回）分の画像データのみをメモリ６１に記憶して平均化を行うようにした場合には、メモリ６１の容量がＮ画素分で済む。
【００５８】
この場合、通常ＡＦＥ２０のＡ／Ｄ変換された画像データは１０ビットデータ（０〜１０２３ｄｉｇｉｔ）として出力されるが、メモリ６１に記憶させる値は暗時状態の画像データの各画素の値であるため、メモリ６１としてはせいぜい７ビット（０〜１２７ｄｉｇｉｔ）の低ビットメモリを用いれば十分であり、メモリ容量やビット数の低減により必要な回路の増大規模やコストアップを最小に抑えることができる。
【００５９】
さらに、図４の例では、ＳＳＣＧ３による画像データの変動プロファイルが三角波形状の場合を例にしているが、図１９の（ｂ）に示すような三角波形状でない場合にもＳＳＣＧ３の１周期又はその整数倍に相当する画素数の画像データを任意回数分だけ繰り返し取得し、メモリ６１に記憶する画像データの値をライン方向の対応する画素毎に平均化することにより、どのような形状の変動プロファイルであっても対応可能となる。
【００６０】
次に、第１実施形態の作用効果の概要を説明する。
図５は、その効果の概要を説明するための説明図である。
上述したような構成、方法をとることにより、例えば図５に示すように、原稿への光照射開始後にＡＦＥ２０から出力されるＳＳＣＧ３による変動が重畳された補正前の画像データは、その各画素の値が減算回路５２でメモリ６１に記憶されている変動プロファイルの各画素の値だけ減算回路５２によりライン方向の対応する画素毎に減算される。
それによって、補正後の画像データとなるため、重畳されたＳＳＣＧ３による変動をキャンセルさせることができる。
【００６１】
次に、第１実施形態の作用効果の詳細を説明する。
図６，図７は、その効果の詳細を説明するためのタイミングチャートである。
第１実施形態では、画像読取装置に備えた信号処理回路が、例えば図６に示すように、原稿への光照射開始前（暗時状態）の変調周期信号ｂが変調周期Ｂに一回アサートするタイミングで、ＡＦＥ２０から出力される画像データの取得を開始して、Ｎ画素の整数倍の画像データの各画素値を任意回数だけ繰り返し取得して平均化したものを、変動プロファイルとしてメモリ６１に記憶する。
その後、原稿への光照射開始後の変調周期信号ｂがアサートするタイミングで、ＡＦＥ２０から出力される画像データからメモリ６１に記憶されている変動プロファイルの各画素値を対応する画素毎に減算する処理を開始する。
それによって、画像データと変動プロファイルとの位相ズレを起こすことなくＳＳＣＧ３による変動を補正することができる。
【００６２】
また、例えば図７に示すように、ＳＳＣＧ３に起因した変動が三角波形状でなかったとしても、変調周期Ｂでの周期的な変動であるため、原稿への光照射開始前にＡＦＥ２０から出力される変調周期Ｂの整数倍の画素数分の画像データをライン毎に繰り返し取得して平均化したものを、変動プロファイルとしてメモリ６１に記憶する。
その後、原稿への光照射開始後にＡＦＥ２０から出力される画像データの各画素値からメモリ６１に記憶されている変動プロファイルの各画素値を対応する画素毎に減算することにより、ＳＳＣＧ３による変動を補正することができる。
さらに、ライン周期Ａと変調周期Ｂを同期させることなく補正することができるので、万が一補正残りが発生した場合にも縦スジになることがなく、ライン周期Ａを制約することもない。
【００６３】
次に、図１の補正部５０によるノイズ補正処理の他の例について説明する。この場合、図１のメモリ６１にフラッシュメモリ等の不揮発性メモリ（不揮発性の記憶手段）を使用している。
図８は、図２のステップＳ３におけるノイズ補正処理のサブルーチンの第２例を示すフローチャートである。
【００６４】
この例でも、ＳＳＣＧ３のノイズ補正を実施するときには、外から光が入らないように圧板が閉じている状態が望ましい。しかし、圧板を開けた状態で原稿の画像読み取りやコピー動作を行うために、電源オン時又は省エネ復帰時から圧板を開けたままである状態もある。その場合には、外から蛍光灯の光などが入射してしまうため、暗時のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶できなくなってしまう。このようなケースに対応するために、変動プロファイルを記憶するメモリ６１を不揮発性メモリにすると良い。
【００６５】
メモリ６１を不揮発性メモリにすることで、電源オン時には前回の原稿の画像読み取り時に作成した暗時状態（原稿への光照射開始前）での変動プロファイルがメモリ６１に格納されている。
そこで、補正部５０の制御回路５１は、図８に示すノイズ補正処理のサブルーチンがスタートすると、まずステップＳ２１で圧板が閉じている状態かどうかを、圧板の開閉を検知する図示しない圧板開閉センサを用いてチェックする。
【００６６】
そして、圧板が閉じている場合には、ステップＳ２２へ進み、ステップＳ２２〜Ｓ２７で図３のステップＳ１１〜Ｓ１６と同様の処理により新たにＳＳＣＧ３による画像データの変動を検出して補正する動作を行う。
しかし、圧板が開いている状態では、直ちにステップＳ２７へ移行し、新たに変動プロファイルをメモリ６１に記憶するのではなく、次のようにする。
【００６７】
すなわち、前回記憶保持されている変動プロファイルを用い、原稿への光照射開始によって原稿の画像読み取りが開始された後、Ａ／Ｄ変換されて出力されてくる画像データの各画素の値からメモリ６１に記憶保持されている変動プロファイルの各画素の値を減算回路５２によりライン方向の対応する画素毎に減算させる処理を開始させ、画像データの補正を行う。
以上により、圧板が開いているとき（外から光が入るとき）に暗時の変動プロファイルを記憶させることができなくても、画像データに重畳されたＳＳＣＧ３による変動を補正することができる。
【００６８】
次に、この発明の第２実施形態である画像読取装置に備えた信号処理回路の構成例について説明する。
図９は、その信号処理回路の構成例を示す回路図であり、図１と対応する部分には同一符号を付してそれらの説明を省略する。
この第２実施形態における信号処理回路は、図１に示した第１実施形態における信号処理回路を改良したものである。
【００６９】
第１実施形態における信号処理回路では、変調周期信号ｂのアサートタイミングとＡＦＥ２０から出力されるＳＳＣＧ３による画像データの変動（変動プロファイル）との位相関係が電源のオフ／オンの度にずれてしまう。例えば、ある時は画像データの変動の三角波形状の山で変調周期信号ｂがアサートされ、ある時はその三角波形状の谷で変調周期信号ｂがアサートされる。
電源オン時又は省エネ復帰時に毎回、圧板が閉じられた状態で新たにＳＳＣＧ３による画像データの変動プロファイルを記憶できれば問題なく画像データの補正に対応することができる。
【００７０】
しかし、図８のステップＳ２１，Ｓ２７のように、圧板が開いている状態で、メモリ６１に記憶されている前回のＳＳＣＧ３による画像データの変動プロファイルを使ってノイズ補正処理を行う場合には、ＳＳＣＧ３よる前回の変動の位相と今回の変動の位相が合わなくなってしまうため、補正残りや過補正になってしまう。
このような問題に対応するために、図９に示す信号処理回路では、タイミングジェネレータ１０からリセット信号を出力し、ＳＳＣＧ３に入力させるようにしている。
【００７１】
以下、図１０を用いて、図９の補正部５０によるノイズ補正処理の詳細について説明する。なお、電源オン時又は省エネ復帰時に行う補正処理のメインルーチンは、図３と同様なので、図示および説明を省略する。
図１０は、図９の補正部５０によるノイズ補正処理の一例を示すフローチャートである。
図１１は、図９のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミングチャートである。
【００７２】
図９の補正部５０は、図１０に示すノイズ補正処理を行うが、その処理は図８に示したノイズ補正処理にステップＳ３２の処理を追加したものである。
この補正部５０は、ステップＳ３３，Ｓ３４でＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる前のステップＳ３２において、任意の変調周期信号ｂのアサートタイミングでＳＳＣＧ３をリセットするリセット信号をＳＳＣＧ３に入力する。これにより、ＳＳＣＧ３の変調周波数は変調周期信号ｂのアサートタイミングで一旦ゼロにリセットされ、その後の変調周期信号ｂのアサートタイミングでは、図１１に示すように常に変調周波数がゼロクロスのポイントとなる。
【００７３】
以上のように、変調周期信号ｂのアサートタイミングでＳＳＣＧ３のリセットを一回行うことにより、電源オフ／オンで毎回変わってしまう変調周期信号ｂのアサートタイミングとＳＳＣＧ３による画像データの変動との位相関係を常に同じ関係（変調周期信号ｂのアサートタイミングでゼロクロス）にすることができる。
その後、圧板が閉じている場合には、新たにＳＳＣＧ３の変動プロファイルをメモリ６１に記憶し、圧板が開いている状態では前回記憶している変動プロファイルを用いて、原稿への光照射開始後の原稿の画像読み取りによってＡＦＥ２０から出力される画像データに対して減算回路５２で減算処理を行う。
【００７４】
このような方法にすることで、毎回、変調周期信号ｂとＳＳＣＧ３による画像データの変動との位相は同一タイミングとなるため、前回の変動プロファイルを用いても補正残りや過補正になることなく、画像データに重畳されたＳＳＣＧ３による変動を補正することができる。
【００７５】
なお、上述した各実施形態では、原稿への光照射開始前の変調周期信号ｂに同期したタイミングで、ＡＦＥ２０から１ライン毎に変調周期Ｂの間に出力される画素数分の画像データの画素値を任意回数分だけ繰り返し取得して平均化し、メモリ６１に変動プロファイルとして記憶するようにしたが、次のようにすることもできる。
すなわち、ＡＦＥ２０から変調周期の間に出力される画素数分の画像データを１回のみ取得してメモリ６１に変動プロファイルとして記憶し、原稿への光照射開始後の変調周期信号に同期したタイミングで、ＡＦＥ２０から出力される画像データの各画素値からメモリ６１に記憶した変動プロファイルの各画素値を対応する画素毎に減算する。
【００７６】
以上、この発明をＣＣＤによって原稿の画像を読み取る画像読取装置（スキャナ）に備えた信号処理回路に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置に備えた信号処理回路には勿論、それらのイメージセンサによって原稿の画像を読み取る他の画像読取装置に備えた信号処理回路、それらの信号処理回路を備えた画像読取装置、その画像読取装置を搭載したデジタル複写機，ファクシミリ装置，プリンタ等の各種画像形成装置にもそれぞれ適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。この発明による信号処理回路を備えることにより、安定動作かつ高信頼性の画像読取装置や画像形成装置を提供することができる。
【００７７】
図１２は、この発明による信号処理回路を備えたスキャナ（画像読取装置）のハード構成例を示す概略図であり、図１，図９と同じ部分には同一符号を付している。
このスキャナ１００は、フラットベッド方式のものであり、本体上面に、原稿が載置される原稿ガラスであるコンタクトガラス１０１が設置されている。
コンタクトガラス１０１の下方には、第１キャリッジ１０６と第２キャリッジ１０７が２対１の速度でそれらの長手方向である主走査方向と直交する副走査方向（矢印Ａ方向）に移動するように配置されている。その第１キャリッジ１０６，第２キャリッジ１０７が、後述する結像レンズ１０８と共に、光学走査系を構成する。
【００７８】
第１キャリッジ１０６には光源としてのハロゲンランプ１０２と第１ミラー１０３が搭載され、第２キャリッジ１０７には第２ミラー１０４及び第３ミラー１０５が搭載されている。
原稿の画像読み取り開始により、ハロゲンランプ１０２によって照明（光照射）された原稿からの反射光は、第１ミラー１０３、第２ミラー１０４、および第３ミラー１０５によって反射されて結像レンズ１０８に入射される。
そして、原稿からの反射光は結像レンズ１０８で集光され、ＣＣＤ３の受光面である結像面に結像し、ＣＣＤ１で光電変換されたアナログ電気信号が前述した第１又は第２実施形態と同様の信号処理回路１０９でデジタル画像信号（原稿の画像データ）に変換され、後段に送られる。
【００７９】
一方、原稿の画像データの主走査方向の分布を均一にするためには、シェーディング補正を行うが、そのための基準白板１１１の読み取りデータを取得する必要がある。
シェーディング補正を行うためには、原稿の画像読み取り前に、ハロゲンランプ１０２による照明により、基準白板１１１の表面が読み取られ、その読み取り結果（読み取りデータ）に基づいて原稿の画像読み取り時のシェーディング補正が行われる。
【００８０】
ここで、第１，第２キャリッジ１０６，１０７が２対１の速度で副走査方向に移動するのは、原稿面からＣＣＤ１の結像面までの光路長を一定に保持するためであり、ＣＣＤ１は信号処理回路１０９上に搭載されている。
また、コンタクトガラス１０１の上面を覆うように圧板１１０が開閉可能に設けられ、コンタクトガラス１０１上に原稿が載置されたとき、外部からの光がＣＣＤ１に入射しないようにしている。なお、圧板１１０に代えてＡＤＦ（自動原稿給送装置）あるいはＡＲＤＦなどを設け、原稿を自動的に給送できるように構成することも可能である。
このスキャナ１００によれば、信号処理回路１０９を備えることにより、安定動作かつ高信頼性を実現でき、高画質の画像読み取りを行うことができる。
【００８１】
図１３は、この発明による信号処理回路を搭載したスキャナを備えた画像形成装置の構成例を示す概略図であり、図１，図９，図１２と同じ部分には同一符号を付している。
画像形成装置２００は、スキャナ１００とプリンタ１２０とを備えている。
スキャナ１００は、前述のようにタイミングジェネレータ（ＴＧ）１０、ＣＣＤ１、エミッタフォロワ回路（ＥＦ）４、アナログ信号処理部（ＡＦＥ）２０、補正部５０、ＬＶＤＳ（Low Voltage Differential Signaling）トランスミッタ１１２を含む第１又は第２実施形態の信号処理回路を備えている。そして、ＬＶＤＳトランスミッタ１１２が、補正部５０からパラレル１０ビットのデジタル画像信号が入力されると、それをプリンタ１２０のＬＶＤＳレシーバ１２６へシリアル送信する。
【００８２】
一方、プリンタ１２０は、プリンタエンジン１２１と、このプリンタエンジン１２１を制御する制御部１２２とを備え、両者はＩ／Ｆ１２３により通信可能に接続されている。
制御部１２２は、ＣＰＵ１２４、画像処理部１２５、およびＬＶＤＳレシーバ１２６を備えている。
ＬＶＤＳレシーバ１２６は、スキャナ１００のＬＶＤＳトランスミッタ１１２からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル１０ビットのデジタル画像信号に変換し、画像処理部１２５に入力する。
【００８３】
画像処理部１２５は、ＬＶＤＳレシーバ１２６からパラレル１０ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各種画像補正や処理を行った後、そのデジタル画像信号をプリンタエンジン１２１に出力して、用紙等のシート上に印刷（画像形成）を行わせる。
ＣＰＵ１２４は、スキャナ１００内のタイミングジェネレータ１０と相互に通信可能に接続し、プリンタエンジン１２１およびスキャナ１００の動作全体を制御する。
【００８４】
このように、この発明による信号処理回路を備えたスキャナ１００を画像形成装置２００に搭載することにより、安定動作かつ高信頼性を実現でき、高画質の画像形成を行うことができる。
なお、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。
【符号の説明】
【００８５】
１：ＣＣＤ ２：発振器（ＯＳＣ）
３：スペクトラム拡散クロックジェネレータ（ＳＳＣＧ）
４：エミッタフォロワ回路（ＥＦ） ５：コンデンサ
１０：タイミングジェネレータ（ＴＧ） １１：ＰＬＬ回路
１２：タイミング生成回路 ２０：アナログ信号処理部（ＡＦＥ）
２１：クランプ回路 ２２：サンプル／ホールド回路（Ｓ／Ｈ）
２３：プログラマブル・ゲイン回路（ＰＧＡ） ２４：Ａ／Ｄコンバータ（ＡＤＣ）
５０：補正部 ５１：制御回路 ５２：減算回路 ６０：データメモリ回路
６１：メモリ ６２：平均化回路 １００：スキャナ １０９：信号処理回路
２００：画像形成装置
【先行技術文献】
【特許文献】
【００８６】
【特許文献１】特開２０１０−２１２９３５号公報
【特許文献２】特開２００１−３３９５８０号公報
【技術分野】
【０００１】
この発明は、信号処理回路、特に、光電変換素子等の駆動が周波数変調されたクロックにより行われることによる画素値（階調レベル）の変動を個体毎に最適に抑制する機能を有する信号処理回路、それを備え、原稿画像を光学的に読み取るスキャナ等の画像読取装置（デジタル複写機，ファクシミリ装置，デジタル複合機等の画像形成装置に搭載された画像読取部あるいは単体の画像読取装置）、およびその画像読取装置を搭載したデジタル複写機，ファクシミリ装置，デジタル複合機等の画像形成装置に関する。
【背景技術】
【０００２】
例えば、スキャナでは、光源を有するキャリッジ等の副走査方向への移動により、原稿の画像面（以下単に「原稿」ともいう）を副走査方向に照明しながら、原稿からの反射光を主走査ライン毎に取得し、それをセンサ基板内に配置された光電変換素子であるＣＣＤイメージセンサ（以下単に「ＣＣＤ」と略称する）により順次光電変換して電気信号に変えることで原稿の画像を読み取るようにしている。
センサ基板は主に、原稿からの反射光を光電変換するＣＣＤ、そのＣＣＤからの出力信号に種々のアナログ処理を施すアナログ信号処理部（ＡＦＥ：Ａｎａｌｏｇ−Ｆｒｏｎｔ−Ｅｎｄ）、およびＣＣＤ又はＡＦＥを駆動するための駆動信号を発生するタイミングジェネレータ（ＴＧ：Ｔｉｍｉｎｇ−Ｇｅｎｅｒａｔｏｒ）等によって構成される。
【０００３】
近年、デジタル複写機等の画像形成装置の高画質化、高速化の要求に伴い、画像形成装置に設けられるスキャナにおいても画像読み取り時の高画素密度化および高速化が求められているが、高速化に伴って不要輻射（ＥＭＩ：Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）が問題となっている。
そこで、その対策としてスペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Ｓｐｅｃｔｒｕｍ Ｓｐｒｅａｄ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）がよく使われる。
【０００４】
スペクトラム拡散クロックジェネレータ（以下「ＳＳＣＧ」ともいう）は、入力されたクロック信号の周波数を周期的に変調する機能を持ち、周波数拡散を行うことによって単位時間当りの放射ノイズのピークレベルを低減することが可能となる。
しかし、ＣＣＤおよびアナログ信号処理部（以下「ＡＦＥ」ともいう）に、ＳＳＣＧによって周波数変調（以下「ＳＳＣＧ変調」ともいう）されたクロックを用いているために、画像信号がＳＳＣＧ変調の周期に応じて変動するという問題がある。
【０００５】
このＳＳＣＧ変調に起因した変動は通常、原稿の画像を読み取る主走査ライン（以下単に「ライン」ともいう）に対して非同期であり、１ライン目、２ライン目、・・・となるに従って変動の位相がずれてくるため、読み取り画像には斜めスジとなって現れる。
このスジの防止対応として、以下の（１）や（２）に示すような技術が既に知られている。
【０００６】
（１）位相同期回路であるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路のループフィルタ部より、クロックのＳＳＣＧ変調に同期した電圧信号を取り出し、そのＳＳＣＧ変調に同期した画像変動成分であるノイズが重畳されているＣＣＤからのアナログ画像信号、又はＡ／Ｄ変換されたデジタル画像信号に、そのノイズと同じ変動量の逆位相の補正信号を印加することによって、ノイズを除去する（例えば特許文献１参照）。
【０００７】
（２）ＳＳＣＧ変調の周期と主走査１ラインの周期であるライン周期を同期させる（ライン周期をＳＳＣＧ変調周期の整数倍にする）か、あるいはＳＳＣＧ変調を主走査１ラインでリセットさせることで、各ラインで画像信号の周期的なノイズを揃えることにより、シェーディング補正で画像信号の周期的なノイズを除去して、高品質の画像を得る（例えば特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の技術では、ＳＳＣＧ変調による画像データの補正信号（変動プロファイル）が三角波形状であれば、問題なく画像データの補正を行うことができる。
しかしながら、補正信号が三角波形状にならない場合や、ＰＬＬ回路のループフィルタや遅延同期回路（ＤＬＬ：Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路のループフィルタを通過することにより、次のような問題が発生する。
【０００９】
すなわち、変調波形の位相シフトが発生し、補正信号と画像データのＳＳＣＧノイズの位相がずれてしまう場合、画像データの補正が適切に行われずに、補正残りが発生する。
ＳＳＣＧ変調周期をライン周期に同期させて周期的な変動を補正する方法では、補正残りが発生した際には、縦スジが残ってしまい、斜めスジ以上に目立ってしまう。また、ライン周期をＳＳＣＧ変調周期の整数倍にしなければならないため、ライン周期に制約が発生してしまう。
【００１０】
ＳＳＣＧ変調を１ラインでリセットする方法では、ライン周期に同期させる場合と同様に、ＳＳＣＧによる変動が各ラインで揃うため、補正残りが発生した際には縦スジとなり目立ってしまう。また、ＳＳＣＧのリセット信号がアサートされると、変調周波数が一旦ゼロにリセットされるため、リセット直後は周波数が暴れ、クロックが不安定な状態となる。これにより、ＰＬＬ回路が暴れに追従し、再び追従したところで位相をロックするまでにはある程度の時間が必要となってしまい、これも実使用上の制約となるという問題があった。
【００１１】
この発明は、上記の点に鑑みてなされたものであり、ＳＳＣＧ変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施できるようにし、且つライン周期に制約を持たせること無く、万が一補正残りが発生した場合にも縦スジにはならないようにすることを目的とする。
【課題を解決するための手段】
【００１２】
この発明は、原稿からの反射光を光電変換してアナログ画像信号を出力する光電変換手段と、その光電変換手段からの上記アナログ画像信号をＡ／Ｄ変換してデジタル画像信号を出力するＡ／Ｄ変換手段と、当該画像読取装置の各手段を駆動する駆動信号を生成するために必要な基準信号を発生する基準信号発生手段と、その基準信号発生手段によって発生された上記基準信号を周波数変調する周波数変調手段とを有する信号処理回路であって、上記の目的を達成するため、次のようにしたことを特徴とする。
【００１３】
すなわち、上記光電変換手段および上記Ａ／Ｄ変換手段を駆動するための上記周波数変調手段によって周波数変調された駆動信号およびその周波数変調手段による変調周期に一回アサートされる変調周期信号を生成して出力するタイミング信号生成手段と、上記原稿への光照射開始前の上記タイミング信号生成手段からの上記変調周期信号に同期したタイミングで、上記Ａ／Ｄ変換手段から上記変調周期の間に出力される画素数分のデジタル画像信号を変動プロファイルとして記憶手段に記憶した後、上記原稿への光照射開始後の上記変調周期信号に同期したタイミングで、上記Ａ／Ｄ変換手段から出力される上記デジタル画像信号の各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算することにより、そのデジタル画像信号を補正する補正処理を行う補正手段とを設けたものである。
【発明の効果】
【００１４】
この発明によれば、信号処理回路が、原稿への光照射開始前のタイミング信号生成手段からの周波数変調手段（ＳＳＣＧに相当する）による変調周期に一回アサートされる変調周期信号に同期したタイミングで、Ａ／Ｄ変換手段から上記変調周期の間に出力される画素数分のデジタル画像信号（画像データ）を変動プロファイルとして記憶手段に記憶した後、上記原稿への光照射開始後の上記変調周期信号に同期したタイミングで、上記Ａ／Ｄ変換手段から出力される画像データの各画素値から上記変動プロファイルの各画素値を対応する画素毎に減算することにより、その画像データを補正するので、以下の（ａ）（ｂ）に示すような効果を得ることができる。
【００１５】
（ａ）ＳＳＣＧ変調による画像データの変動をキャンセルすることができる。つまり、ＳＳＣＧ変調による画像データの変動プロファイルが三角波形状でない場合でも、また画像データと変動プロファイルとの位相ズレを起こすことなく、画像データの補正を適切に実施することができる。
（ｂ）ライン周期とＳＳＣＧによる変調周期を同期させることなく画像データの補正を実施するため、ＳＳＣＧ変調による画像データの変動が副走査方向に揃うことがなく、万が一補正残りが発生した場合にも縦スジになることがなくなり、ライン周期を制約することもなくなる。
【図面の簡単な説明】
【００１６】
【図１】この発明の第１実施形態である画像読取装置に備えた信号処理回路の構成例を示す回路図である。
【図２】図１の補正部５０が電源オン時又は省エネルギーモードから通常モードへの復帰時に行う補正処理のメインルーチンの一例を示すフロー図である。
【図３】図２のステップＳ３におけるノイズ補正処理のサブルーチンの第１例を示すフロー図である。
【図４】図１のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミング図である。
【図５】図１に示した信号処理回路の効果の概要を説明するための説明図である。
【図６】図１に示した信号処理回路の効果の詳細を説明するためのタイミング図である。
【図７】同じくその効果の詳細を説明するための他のタイミング図である。
【００１７】
【図８】図２のステップＳ３におけるノイズ補正処理のサブルーチンの第２例を示すフロー図である。
【図９】この発明の第２実施形態である画像読取装置に備えた信号処理回路の構成例を示す回路図である。
【図１０】図９の補正部５０によるノイズ補正処理の一例を示すフロー図である。
【図１１】図９のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミング図である。
【図１２】この発明による信号処理回路を備えたスキャナのハード構成例を示す概略図である。
【図１３】この発明による信号処理回路を搭載したスキャナを備えた画像形成装置の構成例を示す概略図である。
【図１４】従来の画像読取装置に備えた信号処理回路の構成例を示す回路図である。
【００１８】
【図１５】図１４のＳＳＣＧ３による周波数拡散の説明に供する周波数と電界強度との関係の一例を示す波形図である。
【図１６】図１４のＳＳＣＧ３による画像信号の変動について説明するための波形図である。
【図１７】図１４のＳＳＣＧ３による各ラインの画像信号のレベル変動の様子を副走査方向に並べた波形図である。
【図１８】従来の画像読取装置に備えた信号処理回路の他の構成例を示す回路図である。
【図１９】図１８のＳＳＣＧ３および補正部３０によるデジタル画像信号の補正について説明するための波形図である。
【図２０】従来の画像読取装置に備えた信号処理回路の更に他の構成例を示す回路図である。
【図２１】その信号処理回路のノイズ除去の原理について説明するための波形図である。
【発明を実施するための形態】
【００１９】
以下、この発明を実施するための形態について説明する。
まず、この発明の一実施形態の概略を説明する。
この実施形態では、画像データに重畳されたＳＳＣＧ変調による変動の補正（除去）に際して、以下の特徴を有する。
【００２０】
すなわち、ＳＳＣＧ変調周期に一回アサートする変調周期信号をタイミングジェネレータ（ＴＧ）から出力し、原稿への光照射開始前の変調周期信号のアサートタイミングで、Ａ／Ｄ変換されてアナログ信号処理部（ＡＦＥ）より出力される画像データ（各画素値）を記憶手段であるメモリに記憶保持させる。その保持させる画像データは、ＳＳＣＧ変調周期の期間に相当する画素数の整数倍（１倍以上）画素のデータとする。これにより、ＳＳＣＧ変調周期の整数倍画素数分のＳＳＣＧ変調による画像データの変動プロファイルをメモリに保持させることになる。
【００２１】
その後、原稿への光照射開始後の変調周期信号がアサートされるタイミングで、Ａ／Ｄ変換されて出力される画像データの各画素値からメモリに保持されている変動プロファイルの各画素値を対応する画素毎に減算する。
以上により、ＳＳＣＧ変調による変動が重畳した画像データから変動プロファイルを保持し、その保持した変動プロファイルの各画素値を原稿への光照射開始後に出力される画像データの各画素値から減算するため、その画像データのＳＳＣＧ変調による変動をキャンセルすることができる。
さらに、ライン周期とＳＳＣＧ変調周期を同期させることなく画像データの補正を実施するため、ＳＳＣＧ変調による画像データの変動が副走査方向に揃うことがなく、万が一補正残りが発生した場合にも縦スジになることがなく、ライン周期を制約することもなくなる。
【００２２】
以下、上述の特徴について更に詳細に説明するが、その説明に入る前に、理解の便宜のため、従来の画像読取装置に備えた信号処理回路の構成、動作、および問題点について、図１４〜図２１を参照して説明する。
まず、従来の画像読取装置に備えた信号処理回路の構成例およびその動作について説明する。
図１４は、その信号処理回路の構成例を示す回路図である。
【００２３】
この画像読取装置は、原稿からの反射光を取得し、それをセンサ基板内に配置されたＣＣＤにより光電変換して電気信号である画像信号に変えることにより、原稿の画像を読み取るスキャナである。そして、センサ基板上の信号処理回路が、ＣＣＤ１、発振器（ＯＳＣ）２、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ）３、タイミングジェネレータ（ＴＧ）１０、エミッタフォロワ回路（ＥＦ）４、コンデンサ５、およびアナログ処理部（ＡＦＥ）２０等によって構成されている。
【００２４】
ここで、原稿の画像をＣＣＤ１で読み取ってデジタル画像信号に変換するまでの信号処理は、次のように行われる。
発振器２からの源振クロック（基準クロック）は、ＳＳＣＧ３により周波数変調されたクロックとなり、タイミングジェネレータ１０のＰＬＬ回路１１に入力される。
ＰＬＬ回路１１は入力されたクロックを逓倍し、タイミング生成回路１２はＰＬＬ回路１１からのクロックに基づいてＣＣＤ１およびＡＦＥ２０の各駆動クロック（ＣＣＤ＿ＣＬＫ，ＡＦＥ＿ＣＬＫ）を生成する。
【００２５】
ＣＣＤ１は、タイミングジェネレータ１０からの駆動クロック（ＣＣＤ＿ＣＬＫ）に基づいて、原稿からの反射光をアナログ画像信号（以下単に「画像信号」ともいう）に変換し、バッファであるエミッタフォロワ回路４およびコンデンサ５によるＡＣ結合（交流結合）を介してＡＦＥ２０へ出力する。
ＡＦＥ２０は、クランプ回路２１、サンプル／ホールド回路（Ｓ／Ｈ）２２、プログラマブル・ゲイン回路（ＰＧＡ：Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）２３、およびＡ／Ｄコンバータ（ＡＤＣ）２４からなる。
ＡＦＥ２０に入力された画像信号（Ｖ＿ｓｉｇ）は、タイミングジェネレータ１０からの駆動クロック（ＡＦＥ＿ＣＬＫ）に基づいて、クランプ回路２１により黒レベルに基準電圧が補正され、Ｓ／Ｈ２２でサンプル・ホールドされ、プログラマブル・ゲイン回路（以下「ＰＧＡ」という）２３で増幅され、ＡＤＣ２４でＡ／Ｄ変換された後に、１０ビットのデジタル画像信号（Ｄ＿ｓｉｇ）となって次段に出力される。
【００２６】
一般的に、画素密度が高くなるほど、また、画像の読み取りスピードが速くなるほど、画像を読み取るＣＣＤや、その後段でＣＣＤが出力するアナログ画像信号に各種信号処理を施すＡＦＥを駆動するクロックの周波数が高くなってしまう。
しかし、近年の画像読取装置では、高速化に伴って不要輻射（ＥＭＩ）が問題となっており、この問題を防止するため、最近では前述のＳＳＣＧがよく使われる。
【００２７】
ここで、図１４のＳＳＣＧ３による周波数拡散について説明する。
図１５は、その説明に供する周波数と電界強度との関係の一例を示す波形図である。
ＳＳＣＧ３は、入力されたクロック信号の周波数を周期的に変調する機能を持つ。そして、例えば図１５に示すように周波数拡散（周波数変調）を行うことにより、単位時間当りの放射ノイズのピークレベルをＳａからＳｂに示すように低減することが可能となる。
【００２８】
しかし、このような従来技術では、ＣＣＤ１およびＡＦＥ２０にＳＳＣＧ３によって周波数変調されたクロックを用いているために、例えば図１６に示すように、画像信号がＳＳＣＧ３の変調周期（ＳＳＣＧ変調周期）に応じて変動するという問題があった。これは、ＣＣＤ１においては出力信号のオフセットレベルが変動するためであり、ＡＦＥ２０においてはサンプル・ホールドのタイミングが変動するためである。
図１６は、図１４のＳＳＣＧ３による画像信号の変動について説明するための波形図である。
【００２９】
次に、図１４のＳＳＣＧ３による画像信号の変動が斜めスジになって現れることについて説明する。
図１７は、そのＳＳＣＧ３による各ラインの画像信号のレベル変動の様子を副走査方向に並べた波形図である。
【００３０】
ＳＳＣＧ３に起因した変動は、通常、主走査ラインに対して非同期であるため、例えば図１７に示すように１ライン目，２ライン目，・・・となるに従って変動の位相がずれてくるため、結果、読み取り画像は斜めスジとなって現れる。
実際の出力画像では、画素の値（階調レベル）が低い（谷の）部分は画像濃度が濃く（暗く）なり、画素の値が高い（山の）部分は画像濃度が薄く（明るく）なる。従って、各ラインの画素の値が低い部分を結んだ直線状に、また各ラインの画素の値が高い部分を結んだ直線状にそれぞれスジが発生する。
【００３１】
そこで、このようなスジの発生を防止するため、特許文献１，２に示すような構成が知られている。
図１８は、従来の画像読取装置に備えた信号処理回路の他の構成例を示す回路図であり、図１４と対応する部分には同一符号を付している。
この画像読取装置は、特許文献１に記載されたものに相当し、画像データ（デジタル画像信号）に重畳されているＳＳＣＧによる画像変動成分を除去して、出力画像にスジを発生させないようにする信号処理回路を備えている。
【００３２】
その信号処理回路は、ＣＣＤ１、発振器（ＯＳＣ）２、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ）３、エミッタフォロワ回路（ＥＦ）４、コンデンサ５、タイミングジェネレータ（ＴＧ）１０、アナログ信号処理部（ＡＦＥ）２０、および補正部３０を備えている。
ＣＣＤ１は、タイミングジェネレータ１０からのＣＣＤ駆動信号（ＣＣＤ＿ＣＬＫ）を用いて、原稿からの反射光（入射光）をアナログ画像信号に変換する。
発振器２は、画像読取装置の各部を駆動する駆動信号を生成するために必要なクロック信号を発生する。
【００３３】
ＳＳＣＧ３は、発振器２からのクロック信号を周波数変調する。
タイミングジェネレータ１０は、ＳＳＣＧ３からの周波数変調されたクロック信号に基づいてＣＣＤ駆動信号（ＣＣＤ＿ＣＬＫ），ＡＦＥ駆動信号（ＡＦＥ＿ＣＬＫ），およびゲート信号（ＧＡＴＥ）を生成する。そのゲート信号には、主走査方向の画像読取領域を示す主走査ゲート信号ＬＧＡＴＥと、副走査方向の画像読取領域を示す副走査ゲート信号ＦＧＡＴＥとがある。
【００３４】
ＡＦＥ２０は、タイミングジェネレータ１０からのＡＦＥ駆動信号（ＡＦＥ＿ＣＬＫ），主走査ゲート信号ＬＧＡＴＥ，および副走査ゲート信号ＦＧＡＴＥに基づいて、ＣＣＤ１からのアナログ画像信号をデジタル画像信号に変換する。
補正部３０は、ＡＦＥ２０からのデジタル画像信号に重畳されたノイズを除去する補正信号（上記デジタル画像信号と同じ変動量の逆位相の信号）を、ＳＳＣＧ３で変調されたクロック信号から生成し、上記デジタル画像信号に加算することにより、そのデジタル画像信号を補正する。なお、補正部３０を構成する各回路は特許文献１に記載のものと同様なので、その説明を省略する。
【００３５】
ここで、この信号処理回路の問題点について説明する。
図１９は、図１８のＳＳＣＧ３および補正部３０によるデジタル画像信号の補正について説明するための波形図である。
図１８の補正部３０を用いることにより、デジタル画像信号に重畳されたＳＳＣＧ３による変動のプロファイルが、例えば図１９の（ａ）に示すように三角波形状であれば、問題なくデジタル画像信号の補正を行うことができる。
【００３６】
しかし、ＣＣＤ（光電変換素子）１の駆動状態によっては、上記プロファイルが三角波形状にならない場合が多々存在する。そのような場合には、補正信号はＳＳＣＧ３で変調された信号から生成されるため三角波形状であり、そのためデジタル画像信号の補正を適切に行うことができず、例えば図１９の（ｂ）に示すように補正残りが発生し、場合によってはスジを悪化させてしまうケースもある。
【００３７】
図２０は、従来の画像読取装置に備えた信号処理回路の更に他の構成例を示す回路図であり、図１４，図１８と同じ部分には同一符号を付している。
この信号処理回路は、特許文献２に記載されたものに相当し、周波数拡散器によるデジタル画像信号の周期的なノイズを除去するため、発振器（ＯＳＣ）２、タイミング発生回路４１、周波数拡散器４２、および拡散率切替回路４３を備えている。
【００３８】
タイミング発生回路４１は、図１４，図１８のタイミングジェネレータ（ＴＧ）１０に相当し、発振器２の出力から図示しないＣＣＤおよび信号処理回路の動作のタイミングをとるタイミング信号を生成する。
周波数拡散器４２は、図１４，図１８のスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）に相当し、発振器２の出力を周波数拡散させた信号とする。
拡散率切替回路４３は、周波数拡散器４２による周波数拡散率の変化を、ＣＣＤで画像を読み取る際の主走査方向の同期をとる主走査同期信号（主走査ゲート信号）に同期させる。
なお、図示は省略するが、信号処理後のデジタル画像信号のシェーディング補正を行うシェーディング補正回路も備えている。
【００３９】
ここで、この信号処理回路の問題点について説明する。
図２１は、その信号処理回路のノイズ除去の原理について説明するための波形図である。
この信号処理回路は、主走査１ラインの周期であるライン周期を周波数拡散器４２の変調周期であるＳＳＣＧ変調周期の整数倍とすること（図２１の例の場合はライン周期＝ＳＳＣＧ変調周期＊４）や、周波数拡散器４２の変調を１ライン毎にリセットすることにより、ライン周期とＳＳＣＧ変調周期を同期させている。これにより、例えば図２１に示すように、各ラインでデジタル画像信号のＳＳＣＧ変調に起因した周期的なノイズを揃えることができる。この状態で、主走査方向の各画素の黒レベルを検出する手段と白レベルを検出する手段を用い、シェーディング補正を行うことにより、ＳＳＣＧ３による周期的なノイズを除去させている。
【００４０】
しかし、実際にはＳＳＣＧ変調周期とライン周期を同期させた状態で画像読取装置を使用することはほとんどない。その理由は、ＳＳＣＧ変調によるデジタル画像信号の変動は、毎ライン同一のノイズ量になるわけではないので、シェーディング補正により周波数拡散器４２のノイズを補正しようとすると、補正残りが発生することになる。補正残りが発生すると、上述したように、ＳＳＣＧ変調周期とライン周期が同期してしまっているため、縦スジとなってしまい、結果、斜めスジより人の目には目立ってしまうためである。
【００４１】
他にも、ライン周期をＳＳＣＧ変調周期の整数倍にする方法では、ライン周期の設定範囲が限られてしまい、実使用上の制約になってしまう。また、ＳＳＣＧ変調を１ラインでリセットする方法では、リセット信号が有効になると変調周波数が強制的にゼロにリセットされるため、リセット直後は周波数が暴れてしまい、クロックが不安定な状態となる。この暴れにＰＬＬ回路が追従し、再び安定したところで位相をロックするまでには、ＰＬＬ回路の応答性にもよるが、通常数百画素程度を要し、これも実使用上の制約となってしまう。
【００４２】
そこで、上述した問題を解消するため、以下にこの発明の実施形態を図面に基づいて具体的に説明する。
まず、この発明の第１実施形態である画像読取装置に備えた信号処理回路の構成例について説明する。
図１は、その信号処理回路の構成例を示す回路図であり、図１４，図１８，図２０と対応する部分には同一符号を付してそれらの説明を省略する。
【００４３】
この第１実施形態の画像読取装置は、センサ基板上の信号処理回路が、光電変換手段（光電変換素子）であるＣＣＤ１と、基準信号発生手段である発振器（ＯＳＣ）２と、周波数変調手段であるスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）３と、タイミング信号生成手段であるタイミングジェネレータ（ＴＧ）１０と、Ａ／Ｄ変換手段を構成するエミッタフォロワ回路（ＥＦ）４、コンデンサ５、およびアナログ処理部（ＡＦＥ）２０と、補正手段である補正部５０とによって構成されている。
【００４４】
この画像読取装置は、従来技術での問題点であった、デジタル画像信号（画像データ）のＳＳＣＧ３による変動プロファイルが三角波でない場合に画像データの補正ができない点や、ライン周期をＳＳＣＧ３の変調周期に同期させなければならない、且つ補正残りが発生した場合に縦スジとなり目立ってしまう点を解決するために、ライン周期をＳＳＣＧ３の変調周期に同期させることなく補正を行い、且つＳＳＣＧ３による変動プロファイルがどのような形でもデジタル画像信号に重畳されたＳＳＣＧによる変動を補正できるようにしてある。
【００４５】
すなわち、原稿への光照射開始前のタイミングジェネレータ１０からの変調周期信号に同期したタイミングで、原稿への光照射開始前にＡＦＥ２０からＳＳＣＧ３による変調周期の間にＡ／Ｄ変換されて出力される画素数分の画像データを変動プロファイルとして記憶するメモリ６１と、そのメモリ６１に記憶する画像データの画素値を予め設定された所定回数分だけ繰り返し取得して平均化する平均化回路６２と、メモリ６１および平均化回路６２からなるデータメモリ回路６０を制御する制御回路５１と、原稿への光照射開始後のＡＦＥ２０から出力される画像データの各画素値からメモリ６１に記憶されている変動プロファイルの各画素値を対応する画素毎に減算する減算回路５２とを有する補正部５０を備えたことを特徴としている。
【００４６】
制御回路５１は、プログラムを実行するＣＰＵ（中央処理装置）と、プログラムが記憶されているＲＯＭと、ＣＰＵがＲＯＭからプログラムを読み出して展開するなどのＣＰＵ用の作業エリアとして使用するＲＡＭとを含むマイクロコンピュータを用いたものである。なお、プログラムが記憶されているフラッシュメモリ又はＨＤＤ（ハードティスク装置）等の不揮発性記憶手段が制御回路５１に内蔵又は接続されている場合には、その不揮発性記憶手段からＣＰＵがプログラムを読み出してＲＡＭに展開することもできる。また、制御回路５１は補正部５０専用であっても良いが、この実施形態では画像読取装置全体を制御するものとする。
【００４７】
一方、タイミングジェネレータ１０のタイミング生成回路１２は、ＣＣＤ１およびＡＦＥ２０を駆動するためのＳＳＣＧ３によって周波数変調された駆動信号ＣＣＤ＿ＣＬＫ，ＡＦＥ＿ＣＬＫを生成してＣＣＤ１，ＡＦＥ２０へそれぞれ出力する。また、変調周期信号ｂや画素クロック、図示しないライン周期信号ａを生成して補正部５０の制御回路５１へ出力する。
変調周期信号ｂは、ＳＳＣＧ３による変調周期に一回アサートされる信号である。
画素クロックは、画像を形成する各画素（ドット）の主走査方向の位置の基準となる信号である。
ライン周期信号ａは、原稿の主走査１ライン分の画像データを出力するライン周期を決定するための信号である。
【００４８】
次に、図１の補正部５０によるノイズ補正処理を含む補正処理について説明する。
図２は、その補正部５０が電源オン時又は省エネルギーモードから通常モードへの復帰時（以下「省エネ復帰時」という）に行う補正処理のメインルーチンの一例を示すフローチャートである。
補正部５０の制御回路５１は、電源オン時又は省エネ復帰時に図２のメインルーチンをスタートし、まずステップＳ１で画像読取装置（スキャナ）が正常に動作するための各種初期設定を行う。
【００４９】
次に、ステップＳ２へ進み、ＰＧＡ２３のゲイン調整やクランプ回路２１の黒レベル調整を行う。
その後、ステップＳ３へ進み、ＳＳＣＧ３によるノイズを補正するノイズ補正処理を行い、スタンバイモードに移行する。つまり、そのノイズ補正処理は、スタンバイモードに移行する直前のタイミングで実施する。このとき、外から光が入らないように、図示しない原稿ガラスであるコンタクトガラス上にセットされている原稿をその上面側から抑える圧板は閉じられている状態が望ましい。
【００５０】
図３は、図２のステップＳ３におけるノイズ補正処理のサブルーチンの第１例を示すフローチャートである。
図４は、図１のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミングチャートである。
以下、図３，図４を用いて、ノイズ補正処理の詳細について説明する。
【００５１】
補正部５０の制御回路５１は、図３に示すノイズ補正処理のサブルーチンがスタートすると、まずステップＳ１１の処理を行う。
すなわち、例えば図４に示すように、ライン周期Ａ、ＳＳＣＧ３による変調周期Ｂとするとき、変調周期Ｂに一回アサートする（この例では「ハイレベル“Ｈ”」にする）変調周期信号ｂのアサートタイミング（変調周期信号ｂに同期したタイミング）で、ＡＦＥ２０から変調周期Ｂの間にＡ／Ｄ変換されて出力される画像データの取得を開始してメモリ６１への記憶（書き込み）を開始する。
【００５２】
ここで、ステップＳ１１の処理時にＡＦＥ２０から出力される画像データは、原稿への光照射開始前（後述するハロゲンランプの点灯開始前）である暗時状態の時の画像データである。
制御回路５１は、ステップＳ１１の処理を開始すると、ステップＳ１２へ進み、変調周期Ｂの間にＡ／Ｄ変換されて出力される画素数（Ｎ画素）の整数倍の画素数の画像データを取得してデータメモリ回路６０内のメモリ６１に記憶する。図４の例の場合、変調周期ＢがＮ画素に相当するとすれば、メモリ６１に記憶する画像データはＮ画素＊４（整数倍）＝４Ｎ画素分の画像データとなる。ここでは、メモリ６１に記憶する画像データを４Ｎ画素分とする。
【００５３】
その後、ステップＳ１３へ進み、ステップＳ１２の処理の回数が予め任意に設定された所定回数（以下「任意回数」という）に達したか否かを判定し、任意回数に達していなければステップＳ１２へ戻って上述と同様の処理を繰り返し、その処理の回数が任意回数に達した場合に、ステップＳ１４へ進む。それによって、４Ｎ画素分の画像データを、例えば図４に示すように１回目（Ｘライン目），２回目（Ｘ＋１ライン目），３回目（Ｘ＋２ライン目），・・・と任意回数分だけ繰り返しＡＦＥ２０から取得して、メモリ６１に記憶することができる。
【００５４】
ステップＳ１４では、メモリ６１に記憶した任意回数分（各ライン）の画像データを読み込み、その任意回数分の画像データをそれぞれ構成する各画素の値（階調レベル）をライン方向（主走査方向）の対応する画素毎に平均化する平均処理をデータメモリ回路６０内の平均化回路６２に行わせ、ＳＳＣＧ３による画像データの変動プロファイルを作成する。
そして、その変動プロファイルをステップＳ１５でメモリ６１に記憶保持する。これにより、ランダムノイズを取り除いたＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に保持させることができる。
【００５５】
なお、１回目（Ｘライン目）の４Ｎ画素分の画像データを取得してメモリ６１に記憶した後、２回目（Ｘ＋１ライン目）以降の４Ｎ画素分の画像データを順次取得する毎に、その画像データの各画素の値と前回の４Ｎ画素分の画像データの取得時にメモリ６１に記憶した画像データの各画素の値とを平均化回路６２によってライン方向の対応する画素毎に平均化してメモリ６１に記憶することにより、ＳＳＣＧ３による画像データの変動プロファイルを作成することもできる。そのようにすれば、メモリ６１に１ライン分の画像データのみを記憶させれば良いので、メモリ６１の容量が少なくて済む。
【００５６】
ステップＳ１１〜Ｓ１５の処理は、暗時状態の画像データに対する処理（原稿の画像読み取り前の処理）に相当する。
次のステップＳ１６では、原稿への光照射開始（ハロゲンランプの点灯開始）により、原稿の画像読み取りが開始された後、変調周期信号ｂがアサートされる任意のタイミングで、ＡＦＥ２０からＡ／Ｄ変換されて出力されてくる画像データの各画素の値からメモリ６１に記憶保持されている変動プロファイル（４Ｎ画素分のデータ）の各画素の値を減算回路５２によりライン方向の対応する画素毎に減算させる処理を開始させ、ＡＦＥ２０からの画像データの補正を行う。その減算処理は、Ａ／Ｄ変換されて出力されてくる画像データに対して繰り返し行うことになる。
【００５７】
なお、記憶する変動プロファイルは一例として４Ｎ画素分の画像データとしたが、ＳＳＣＧ３による画像データの変動プロファイルを得るには、変調周期Ｂに相当するＮ画素＊任意回数分の画像データを記憶させれば必要十分であり、その場合にはメモリ６１の容量がＮ画素＊任意回数分で済む。
また、１ライン（１回）分の画像データのみをメモリ６１に記憶して平均化を行うようにした場合には、メモリ６１の容量がＮ画素分で済む。
【００５８】
この場合、通常ＡＦＥ２０のＡ／Ｄ変換された画像データは１０ビットデータ（０〜１０２３ｄｉｇｉｔ）として出力されるが、メモリ６１に記憶させる値は暗時状態の画像データの各画素の値であるため、メモリ６１としてはせいぜい７ビット（０〜１２７ｄｉｇｉｔ）の低ビットメモリを用いれば十分であり、メモリ容量やビット数の低減により必要な回路の増大規模やコストアップを最小に抑えることができる。
【００５９】
さらに、図４の例では、ＳＳＣＧ３による画像データの変動プロファイルが三角波形状の場合を例にしているが、図１９の（ｂ）に示すような三角波形状でない場合にもＳＳＣＧ３の１周期又はその整数倍に相当する画素数の画像データを任意回数分だけ繰り返し取得し、メモリ６１に記憶する画像データの値をライン方向の対応する画素毎に平均化することにより、どのような形状の変動プロファイルであっても対応可能となる。
【００６０】
次に、第１実施形態の作用効果の概要を説明する。
図５は、その効果の概要を説明するための説明図である。
上述したような構成、方法をとることにより、例えば図５に示すように、原稿への光照射開始後にＡＦＥ２０から出力されるＳＳＣＧ３による変動が重畳された補正前の画像データは、その各画素の値が減算回路５２でメモリ６１に記憶されている変動プロファイルの各画素の値だけ減算回路５２によりライン方向の対応する画素毎に減算される。
それによって、補正後の画像データとなるため、重畳されたＳＳＣＧ３による変動をキャンセルさせることができる。
【００６１】
次に、第１実施形態の作用効果の詳細を説明する。
図６，図７は、その効果の詳細を説明するためのタイミングチャートである。
第１実施形態では、画像読取装置に備えた信号処理回路が、例えば図６に示すように、原稿への光照射開始前（暗時状態）の変調周期信号ｂが変調周期Ｂに一回アサートするタイミングで、ＡＦＥ２０から出力される画像データの取得を開始して、Ｎ画素の整数倍の画像データの各画素値を任意回数だけ繰り返し取得して平均化したものを、変動プロファイルとしてメモリ６１に記憶する。
その後、原稿への光照射開始後の変調周期信号ｂがアサートするタイミングで、ＡＦＥ２０から出力される画像データからメモリ６１に記憶されている変動プロファイルの各画素値を対応する画素毎に減算する処理を開始する。
それによって、画像データと変動プロファイルとの位相ズレを起こすことなくＳＳＣＧ３による変動を補正することができる。
【００６２】
また、例えば図７に示すように、ＳＳＣＧ３に起因した変動が三角波形状でなかったとしても、変調周期Ｂでの周期的な変動であるため、原稿への光照射開始前にＡＦＥ２０から出力される変調周期Ｂの整数倍の画素数分の画像データをライン毎に繰り返し取得して平均化したものを、変動プロファイルとしてメモリ６１に記憶する。
その後、原稿への光照射開始後にＡＦＥ２０から出力される画像データの各画素値からメモリ６１に記憶されている変動プロファイルの各画素値を対応する画素毎に減算することにより、ＳＳＣＧ３による変動を補正することができる。
さらに、ライン周期Ａと変調周期Ｂを同期させることなく補正することができるので、万が一補正残りが発生した場合にも縦スジになることがなく、ライン周期Ａを制約することもない。
【００６３】
次に、図１の補正部５０によるノイズ補正処理の他の例について説明する。この場合、図１のメモリ６１にフラッシュメモリ等の不揮発性メモリ（不揮発性の記憶手段）を使用している。
図８は、図２のステップＳ３におけるノイズ補正処理のサブルーチンの第２例を示すフローチャートである。
【００６４】
この例でも、ＳＳＣＧ３のノイズ補正を実施するときには、外から光が入らないように圧板が閉じている状態が望ましい。しかし、圧板を開けた状態で原稿の画像読み取りやコピー動作を行うために、電源オン時又は省エネ復帰時から圧板を開けたままである状態もある。その場合には、外から蛍光灯の光などが入射してしまうため、暗時のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶できなくなってしまう。このようなケースに対応するために、変動プロファイルを記憶するメモリ６１を不揮発性メモリにすると良い。
【００６５】
メモリ６１を不揮発性メモリにすることで、電源オン時には前回の原稿の画像読み取り時に作成した暗時状態（原稿への光照射開始前）での変動プロファイルがメモリ６１に格納されている。
そこで、補正部５０の制御回路５１は、図８に示すノイズ補正処理のサブルーチンがスタートすると、まずステップＳ２１で圧板が閉じている状態かどうかを、圧板の開閉を検知する図示しない圧板開閉センサを用いてチェックする。
【００６６】
そして、圧板が閉じている場合には、ステップＳ２２へ進み、ステップＳ２２〜Ｓ２７で図３のステップＳ１１〜Ｓ１６と同様の処理により新たにＳＳＣＧ３による画像データの変動を検出して補正する動作を行う。
しかし、圧板が開いている状態では、直ちにステップＳ２７へ移行し、新たに変動プロファイルをメモリ６１に記憶するのではなく、次のようにする。
【００６７】
すなわち、前回記憶保持されている変動プロファイルを用い、原稿への光照射開始によって原稿の画像読み取りが開始された後、Ａ／Ｄ変換されて出力されてくる画像データの各画素の値からメモリ６１に記憶保持されている変動プロファイルの各画素の値を減算回路５２によりライン方向の対応する画素毎に減算させる処理を開始させ、画像データの補正を行う。
以上により、圧板が開いているとき（外から光が入るとき）に暗時の変動プロファイルを記憶させることができなくても、画像データに重畳されたＳＳＣＧ３による変動を補正することができる。
【００６８】
次に、この発明の第２実施形態である画像読取装置に備えた信号処理回路の構成例について説明する。
図９は、その信号処理回路の構成例を示す回路図であり、図１と対応する部分には同一符号を付してそれらの説明を省略する。
この第２実施形態における信号処理回路は、図１に示した第１実施形態における信号処理回路を改良したものである。
【００６９】
第１実施形態における信号処理回路では、変調周期信号ｂのアサートタイミングとＡＦＥ２０から出力されるＳＳＣＧ３による画像データの変動（変動プロファイル）との位相関係が電源のオフ／オンの度にずれてしまう。例えば、ある時は画像データの変動の三角波形状の山で変調周期信号ｂがアサートされ、ある時はその三角波形状の谷で変調周期信号ｂがアサートされる。
電源オン時又は省エネ復帰時に毎回、圧板が閉じられた状態で新たにＳＳＣＧ３による画像データの変動プロファイルを記憶できれば問題なく画像データの補正に対応することができる。
【００７０】
しかし、図８のステップＳ２１，Ｓ２７のように、圧板が開いている状態で、メモリ６１に記憶されている前回のＳＳＣＧ３による画像データの変動プロファイルを使ってノイズ補正処理を行う場合には、ＳＳＣＧ３よる前回の変動の位相と今回の変動の位相が合わなくなってしまうため、補正残りや過補正になってしまう。
このような問題に対応するために、図９に示す信号処理回路では、タイミングジェネレータ１０からリセット信号を出力し、ＳＳＣＧ３に入力させるようにしている。
【００７１】
以下、図１０を用いて、図９の補正部５０によるノイズ補正処理の詳細について説明する。なお、電源オン時又は省エネ復帰時に行う補正処理のメインルーチンは、図３と同様なので、図示および説明を省略する。
図１０は、図９の補正部５０によるノイズ補正処理の一例を示すフローチャートである。
図１１は、図９のＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる際の処理を説明するためのタイミングチャートである。
【００７２】
図９の補正部５０は、図１０に示すノイズ補正処理を行うが、その処理は図８に示したノイズ補正処理にステップＳ３２の処理を追加したものである。
この補正部５０は、ステップＳ３３，Ｓ３４でＳＳＣＧ３による画像データの変動プロファイルをメモリ６１に記憶させる前のステップＳ３２において、任意の変調周期信号ｂのアサートタイミングでＳＳＣＧ３をリセットするリセット信号をＳＳＣＧ３に入力する。これにより、ＳＳＣＧ３の変調周波数は変調周期信号ｂのアサートタイミングで一旦ゼロにリセットされ、その後の変調周期信号ｂのアサートタイミングでは、図１１に示すように常に変調周波数がゼロクロスのポイントとなる。
【００７３】
以上のように、変調周期信号ｂのアサートタイミングでＳＳＣＧ３のリセットを一回行うことにより、電源オフ／オンで毎回変わってしまう変調周期信号ｂのアサートタイミングとＳＳＣＧ３による画像データの変動との位相関係を常に同じ関係（変調周期信号ｂのアサートタイミングでゼロクロス）にすることができる。
その後、圧板が閉じている場合には、新たにＳＳＣＧ３の変動プロファイルをメモリ６１に記憶し、圧板が開いている状態では前回記憶している変動プロファイルを用いて、原稿への光照射開始後の原稿の画像読み取りによってＡＦＥ２０から出力される画像データに対して減算回路５２で減算処理を行う。
【００７４】
このような方法にすることで、毎回、変調周期信号ｂとＳＳＣＧ３による画像データの変動との位相は同一タイミングとなるため、前回の変動プロファイルを用いても補正残りや過補正になることなく、画像データに重畳されたＳＳＣＧ３による変動を補正することができる。
【００７５】
なお、上述した各実施形態では、原稿への光照射開始前の変調周期信号ｂに同期したタイミングで、ＡＦＥ２０から１ライン毎に変調周期Ｂの間に出力される画素数分の画像データの画素値を任意回数分だけ繰り返し取得して平均化し、メモリ６１に変動プロファイルとして記憶するようにしたが、次のようにすることもできる。
すなわち、ＡＦＥ２０から変調周期の間に出力される画素数分の画像データを１回のみ取得してメモリ６１に変動プロファイルとして記憶し、原稿への光照射開始後の変調周期信号に同期したタイミングで、ＡＦＥ２０から出力される画像データの各画素値からメモリ６１に記憶した変動プロファイルの各画素値を対応する画素毎に減算する。
【００７６】
以上、この発明をＣＣＤによって原稿の画像を読み取る画像読取装置（スキャナ）に備えた信号処理回路に適用した実施形態について説明したが、この発明はこれに限らず、他のイメージセンサによって原稿の画像を読み取る画像読取装置に備えた信号処理回路には勿論、それらのイメージセンサによって原稿の画像を読み取る他の画像読取装置に備えた信号処理回路、それらの信号処理回路を備えた画像読取装置、その画像読取装置を搭載したデジタル複写機，ファクシミリ装置，プリンタ等の各種画像形成装置にもそれぞれ適用可能である。画像形成装置本体は、画像読取装置からの画像データを可視画像として用紙等のシートに印刷することができる。この発明による信号処理回路を備えることにより、安定動作かつ高信頼性の画像読取装置や画像形成装置を提供することができる。
【００７７】
図１２は、この発明による信号処理回路を備えたスキャナ（画像読取装置）のハード構成例を示す概略図であり、図１，図９と同じ部分には同一符号を付している。
このスキャナ１００は、フラットベッド方式のものであり、本体上面に、原稿が載置される原稿ガラスであるコンタクトガラス１０１が設置されている。
コンタクトガラス１０１の下方には、第１キャリッジ１０６と第２キャリッジ１０７が２対１の速度でそれらの長手方向である主走査方向と直交する副走査方向（矢印Ａ方向）に移動するように配置されている。その第１キャリッジ１０６，第２キャリッジ１０７が、後述する結像レンズ１０８と共に、光学走査系を構成する。
【００７８】
第１キャリッジ１０６には光源としてのハロゲンランプ１０２と第１ミラー１０３が搭載され、第２キャリッジ１０７には第２ミラー１０４及び第３ミラー１０５が搭載されている。
原稿の画像読み取り開始により、ハロゲンランプ１０２によって照明（光照射）された原稿からの反射光は、第１ミラー１０３、第２ミラー１０４、および第３ミラー１０５によって反射されて結像レンズ１０８に入射される。
そして、原稿からの反射光は結像レンズ１０８で集光され、ＣＣＤ３の受光面である結像面に結像し、ＣＣＤ１で光電変換されたアナログ電気信号が前述した第１又は第２実施形態と同様の信号処理回路１０９でデジタル画像信号（原稿の画像データ）に変換され、後段に送られる。
【００７９】
一方、原稿の画像データの主走査方向の分布を均一にするためには、シェーディング補正を行うが、そのための基準白板１１１の読み取りデータを取得する必要がある。
シェーディング補正を行うためには、原稿の画像読み取り前に、ハロゲンランプ１０２による照明により、基準白板１１１の表面が読み取られ、その読み取り結果（読み取りデータ）に基づいて原稿の画像読み取り時のシェーディング補正が行われる。
【００８０】
ここで、第１，第２キャリッジ１０６，１０７が２対１の速度で副走査方向に移動するのは、原稿面からＣＣＤ１の結像面までの光路長を一定に保持するためであり、ＣＣＤ１は信号処理回路１０９上に搭載されている。
また、コンタクトガラス１０１の上面を覆うように圧板１１０が開閉可能に設けられ、コンタクトガラス１０１上に原稿が載置されたとき、外部からの光がＣＣＤ１に入射しないようにしている。なお、圧板１１０に代えてＡＤＦ（自動原稿給送装置）あるいはＡＲＤＦなどを設け、原稿を自動的に給送できるように構成することも可能である。
このスキャナ１００によれば、信号処理回路１０９を備えることにより、安定動作かつ高信頼性を実現でき、高画質の画像読み取りを行うことができる。
【００８１】
図１３は、この発明による信号処理回路を搭載したスキャナを備えた画像形成装置の構成例を示す概略図であり、図１，図９，図１２と同じ部分には同一符号を付している。
画像形成装置２００は、スキャナ１００とプリンタ１２０とを備えている。
スキャナ１００は、前述のようにタイミングジェネレータ（ＴＧ）１０、ＣＣＤ１、エミッタフォロワ回路（ＥＦ）４、アナログ信号処理部（ＡＦＥ）２０、補正部５０、ＬＶＤＳ（Low Voltage Differential Signaling）トランスミッタ１１２を含む第１又は第２実施形態の信号処理回路を備えている。そして、ＬＶＤＳトランスミッタ１１２が、補正部５０からパラレル１０ビットのデジタル画像信号が入力されると、それをプリンタ１２０のＬＶＤＳレシーバ１２６へシリアル送信する。
【００８２】
一方、プリンタ１２０は、プリンタエンジン１２１と、このプリンタエンジン１２１を制御する制御部１２２とを備え、両者はＩ／Ｆ１２３により通信可能に接続されている。
制御部１２２は、ＣＰＵ１２４、画像処理部１２５、およびＬＶＤＳレシーバ１２６を備えている。
ＬＶＤＳレシーバ１２６は、スキャナ１００のＬＶＤＳトランスミッタ１１２からシリアル送信されたデジタル画像信号を受信すると、そのデジタル画像信号をパラレル１０ビットのデジタル画像信号に変換し、画像処理部１２５に入力する。
【００８３】
画像処理部１２５は、ＬＶＤＳレシーバ１２６からパラレル１０ビットのデジタル画像信号が入力されると、そのデジタル画像信号に対して各種画像補正や処理を行った後、そのデジタル画像信号をプリンタエンジン１２１に出力して、用紙等のシート上に印刷（画像形成）を行わせる。
ＣＰＵ１２４は、スキャナ１００内のタイミングジェネレータ１０と相互に通信可能に接続し、プリンタエンジン１２１およびスキャナ１００の動作全体を制御する。
【００８４】
このように、この発明による信号処理回路を備えたスキャナ１００を画像形成装置２００に搭載することにより、安定動作かつ高信頼性を実現でき、高画質の画像形成を行うことができる。
なお、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。
【符号の説明】
【００８５】
１：ＣＣＤ ２：発振器（ＯＳＣ）
３：スペクトラム拡散クロックジェネレータ（ＳＳＣＧ）
４：エミッタフォロワ回路（ＥＦ） ５：コンデンサ
１０：タイミングジェネレータ（ＴＧ） １１：ＰＬＬ回路
１２：タイミング生成回路 ２０：アナログ信号処理部（ＡＦＥ）
２１：クランプ回路 ２２：サンプル／ホールド回路（Ｓ／Ｈ）
２３：プログラマブル・ゲイン回路（ＰＧＡ） ２４：Ａ／Ｄコンバータ（ＡＤＣ）
５０：補正部 ５１：制御回路 ５２：減算回路 ６０：データメモリ回路
６１：メモリ ６２：平均化回路 １００：スキャナ １０９：信号処理回路
２００：画像形成装置
【先行技術文献】
【特許文献】
【００８６】
【特許文献１】特開２０１０−２１２９３５号公報
【特許文献２】特開２００１−３３９５８０号公報
【特許請求の範囲】
【請求項１】
原稿からの反射光を光電変換してアナログ画像信号を出力する光電変換手段と、該光電変換手段からの前記アナログ画像信号をＡ／Ｄ変換してデジタル画像信号を出力するＡ／Ｄ変換手段と、当該画像読取装置の各手段を駆動する駆動信号を生成するために必要な基準信号を発生する基準信号発生手段と、該基準信号発生手段によって発生された前記基準信号を周波数変調する周波数変調手段とを有する信号処理回路であって、
前記光電変換手段および前記Ａ／Ｄ変換手段を駆動するための前記周波数変調手段によって周波数変調された駆動信号および該周波数変調手段による変調周期に一回アサートされる変調周期信号を生成して出力するタイミング信号生成手段と、
前記原稿への光照射開始前の前記タイミング信号生成手段からの前記変調周期信号に同期したタイミングで、前記Ａ／Ｄ変換手段から前記変調周期の間に出力される画素数分のデジタル画像信号を変動プロファイルとして記憶手段に記憶した後、前記原稿への光照射開始後の前記変調周期信号に同期したタイミングで、前記Ａ／Ｄ変換手段から出力される前記デジタル画像信号の各画素値から前記変動プロファイルの各画素値を対応する画素毎に減算することにより、該デジタル画像信号を補正する補正処理を行う補正手段とを設けたことを特徴とする信号処理回路。
【請求項２】
前記光電変換手段は、前記原稿からの反射光を該原稿の１主走査ライン毎に光電変換してアナログ画像信号を出力する手段であり、
前記補正手段は、前記原稿への光照射開始前の前記タイミング信号生成手段からの前記変調周期信号に同期したタイミングで、前記Ａ／Ｄ変換手段から前記１主走査ライン毎に前記変調周期の間に出力される画素数分のデジタル画像信号の画素値を予め設定された所定回数分だけ繰り返し取得して平均化し、前記記憶手段に変動プロファイルとして記憶する平均処理手段を有することを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記記憶手段に記憶する前記変動プロファイルは、前記変調周期の１周期分に相当する画素数分のデジタル画像信号であり、前記記憶手段は、その画素数分の記憶容量を持つことを特徴とする請求項２に記載の信号処理回路。
【請求項４】
前記記憶手段は、前記Ａ／Ｄ変換手段より出力されるデジタル画像データのビット数より低ビットの記憶手段であることを特徴とする請求項２又は３に記載の信号処理回路。
【請求項５】
前記タイミング信号生成手段は、前記周波数変調を任意のタイミングでリセットするリセット信号を前記周波数変調手段へ出力する手段を有し、前記リセット信号を前記変調周期信号のアサートタイミングでアサートすることを特徴とする請求項２乃至４のいずれか一項に記載の信号処理回路。
【請求項６】
請求項１乃至５のいずれか一項に記載の信号処理回路を備えたことを特徴とする画像読取装置。
【請求項７】
請求項２乃至５のいずれか一項に記載の信号処理回路と、前記原稿に光を照射する光源を有し、該光源の点灯による前記原稿からの反射光を前記信号処理回路の前記光電変換手段の受光面に導くための光学走査系とを備え、前記光源を点灯させると共に、前記光学走査系をその長手方向である主走査方向と直交する副走査方向に移動させ、前記信号処理回路の前記Ａ／Ｄ変換手段から前記デジタル画像信号を出力させることにより、前記原稿の画像読み取りを行うことを特徴とする画像読取装置。
【請求項８】
請求項７に記載の画像読取装置において、
前記原稿を載置する原稿ガラスと、該原稿ガラスに載置された前記原稿をその上面側から抑える圧板とを備え、
前記信号処理回路の前記補正手段は、前記圧板が前記原稿ガラスに対して閉じている状態でのみ前記補正処理を全て行うことを特徴とする画像読取装置。
【請求項９】
請求項７に記載の画像読取装置において、
前記原稿を載置する原稿ガラスと、該原稿ガラスに載置された前記原稿をその上面側から抑える圧板とを備え、
前記信号処理回路の前記記憶手段は、不揮発性の記憶手段であり、
前記信号処理回路の前記補正手段は、前記圧板が前記原稿ガラスに対して閉じている状態でのみ前記補正処理を全て行い、前記圧板が前記原稿ガラスに対して開いている状態では、前記Ａ／Ｄ変換手段から出力される前記デジタル画像信号の各画素値から、前記圧板が前記原稿ガラスに対して閉じている状態の時に前記不揮発性記憶手段に記憶された前記変動プロファイルの各画素値を対応する画素毎に減算することにより、該デジタル画像信号を補正することを特徴とする画像読取装置。
【請求項１０】
前記請求項６乃至９のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。
【請求項１】
原稿からの反射光を光電変換してアナログ画像信号を出力する光電変換手段と、該光電変換手段からの前記アナログ画像信号をＡ／Ｄ変換してデジタル画像信号を出力するＡ／Ｄ変換手段と、当該画像読取装置の各手段を駆動する駆動信号を生成するために必要な基準信号を発生する基準信号発生手段と、該基準信号発生手段によって発生された前記基準信号を周波数変調する周波数変調手段とを有する信号処理回路であって、
前記光電変換手段および前記Ａ／Ｄ変換手段を駆動するための前記周波数変調手段によって周波数変調された駆動信号および該周波数変調手段による変調周期に一回アサートされる変調周期信号を生成して出力するタイミング信号生成手段と、
前記原稿への光照射開始前の前記タイミング信号生成手段からの前記変調周期信号に同期したタイミングで、前記Ａ／Ｄ変換手段から前記変調周期の間に出力される画素数分のデジタル画像信号を変動プロファイルとして記憶手段に記憶した後、前記原稿への光照射開始後の前記変調周期信号に同期したタイミングで、前記Ａ／Ｄ変換手段から出力される前記デジタル画像信号の各画素値から前記変動プロファイルの各画素値を対応する画素毎に減算することにより、該デジタル画像信号を補正する補正処理を行う補正手段とを設けたことを特徴とする信号処理回路。
【請求項２】
前記光電変換手段は、前記原稿からの反射光を該原稿の１主走査ライン毎に光電変換してアナログ画像信号を出力する手段であり、
前記補正手段は、前記原稿への光照射開始前の前記タイミング信号生成手段からの前記変調周期信号に同期したタイミングで、前記Ａ／Ｄ変換手段から前記１主走査ライン毎に前記変調周期の間に出力される画素数分のデジタル画像信号の画素値を予め設定された所定回数分だけ繰り返し取得して平均化し、前記記憶手段に変動プロファイルとして記憶する平均処理手段を有することを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記記憶手段に記憶する前記変動プロファイルは、前記変調周期の１周期分に相当する画素数分のデジタル画像信号であり、前記記憶手段は、その画素数分の記憶容量を持つことを特徴とする請求項２に記載の信号処理回路。
【請求項４】
前記記憶手段は、前記Ａ／Ｄ変換手段より出力されるデジタル画像データのビット数より低ビットの記憶手段であることを特徴とする請求項２又は３に記載の信号処理回路。
【請求項５】
前記タイミング信号生成手段は、前記周波数変調を任意のタイミングでリセットするリセット信号を前記周波数変調手段へ出力する手段を有し、前記リセット信号を前記変調周期信号のアサートタイミングでアサートすることを特徴とする請求項２乃至４のいずれか一項に記載の信号処理回路。
【請求項６】
請求項１乃至５のいずれか一項に記載の信号処理回路を備えたことを特徴とする画像読取装置。
【請求項７】
請求項２乃至５のいずれか一項に記載の信号処理回路と、前記原稿に光を照射する光源を有し、該光源の点灯による前記原稿からの反射光を前記信号処理回路の前記光電変換手段の受光面に導くための光学走査系とを備え、前記光源を点灯させると共に、前記光学走査系をその長手方向である主走査方向と直交する副走査方向に移動させ、前記信号処理回路の前記Ａ／Ｄ変換手段から前記デジタル画像信号を出力させることにより、前記原稿の画像読み取りを行うことを特徴とする画像読取装置。
【請求項８】
請求項７に記載の画像読取装置において、
前記原稿を載置する原稿ガラスと、該原稿ガラスに載置された前記原稿をその上面側から抑える圧板とを備え、
前記信号処理回路の前記補正手段は、前記圧板が前記原稿ガラスに対して閉じている状態でのみ前記補正処理を全て行うことを特徴とする画像読取装置。
【請求項９】
請求項７に記載の画像読取装置において、
前記原稿を載置する原稿ガラスと、該原稿ガラスに載置された前記原稿をその上面側から抑える圧板とを備え、
前記信号処理回路の前記記憶手段は、不揮発性の記憶手段であり、
前記信号処理回路の前記補正手段は、前記圧板が前記原稿ガラスに対して閉じている状態でのみ前記補正処理を全て行い、前記圧板が前記原稿ガラスに対して開いている状態では、前記Ａ／Ｄ変換手段から出力される前記デジタル画像信号の各画素値から、前記圧板が前記原稿ガラスに対して閉じている状態の時に前記不揮発性記憶手段に記憶された前記変動プロファイルの各画素値を対応する画素毎に減算することにより、該デジタル画像信号を補正することを特徴とする画像読取装置。
【請求項１０】
前記請求項６乃至９のいずれか一項に記載の画像読取装置を備え、該画像読取装置によって読み取られた画像データに基づいて画像形成処理を行うことを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−２３５３８９（Ｐ２０１２−２３５３８９Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１０３６６４（Ｐ２０１１−１０３６６４）
【出願日】平成２３年５月６日（２０１１．５．６）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年５月６日（２０１１．５．６）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]