制御回路
【課題】シンセサイザの起こり得る温度ドリフトを、連続運転間に補正する制御回路を提供する。
【解決手段】出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び第１の制御信号に依存する出力信号を生成するために動作可能であり、且つ、第１の制御信号に応じて、出力信号及び第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て第１の制御信号に応じて、第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、を有する制御回路。
【解決手段】出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び第１の制御信号に依存する出力信号を生成するために動作可能であり、且つ、第１の制御信号に応じて、出力信号及び第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て第１の制御信号に応じて、第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、を有する制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路に関する。限定的にではないが、特に、本発明は、通信システム、例えば、無線通信システムの使用のための制御回路に関する。
【背景技術】
【０００２】
現代の通信システムは、通常、安定した搬送波信号、例えば、所望且つ安定した搬送波信号の生成を要求する。そのような通信システムは、通常、シンセサイザ、及び搬送波信号を生成する物を用いる。本発明を実施する制御回路は、例えば、搬送波信号を生成するために使用され、及び、シンセサイザの一部又は全部を形成し得る。
【０００３】
無線通信のための今日の先端アーキテクチャの性能は、使用されるシンササイザの性能にますます大きく依存している。これは、IEEE802.16e(Mobile WiMAX)のような高いデータ効率を目標にしている新しい無線通信規格が、搬送波生成の明確性や機敏性に関する厳格な要求を設けているためである。同時に、増大するデジタル的な複雑性と共に高度に統合されたソリューションに対する増大する市場要求が、先端アーキテクチャのための標的とする技術を１００ｎｍとしつつあり、それはシンセサイザ統合へのアナログ設計アプローチに追加的な制限を加えている。結果として、高密度デジタル設計のための最適化技術において、競争力があり高性能なアナログブロックを実装することは、挑戦的なタスクである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現状のシンセサイザ設計における典型的な要求は、次の通りである。第１に、大きな電圧制御発振器（ＶＣＯ）範囲（例えば、〜５００ＭＨｚ）は、寄生効果が使用可能な制御範囲を減少する周波数（例えば、３ＧＨｚ）が通常望ましい。第２に、低い電力供給電圧（例えば、１．２Ｖ）が望ましいときが多く、それは使用可能なＶＣＯ制御範囲を（飽和マージンを考慮すると）数百ｍＶに著しく制限し、低いＶＣＯゲイン及び広範な周波数制御範囲への要求と対立する。第３に、低い電力消費の要求があり、それは（ＶＣＯタンクインピーダンス及びループフィルタインピーダンスのような）より高い電力関連インピーダンスにつながるが、低いノイズ（例えば、−９５ｄＢｃ＠１００ｋＨｚオフセット）を生じるようにより低いインピーダンスの要求と対立する。
【０００５】
これに加えて、著しい周波数ドリフトは、特定の温度範囲（例えば、−４０℃〜８０又は１２５℃）に生じる。実用的なシンセサイザは、周波数ホッピング無しで数時間の連続的動作が可能であるので、これは、連続動作中に温度補正能力の要求を含む。
【０００６】
“A Fully Integrated 14-Band 3.1-to-10.6GHz 0.13um SiGe BiCMOS UWB RF Transceiver”O.Welther et al, ISSCC Conference, Session 6, UWB Potpourri, 6.4, ページ１２２及び１２３、と題する論文の中で、二重の制御点ＶＣＯを有するシンセサイザが開示されている。このＶＣＯは、周波数範囲を増加するように使用され、二つの制御パスを使用し、その二つの制御パスの一つは低いバンド幅で遅い変化（例えば、温度）だけを補正することができるが、引き換えにより少ないノイズの原因となり、他の制御パスの一つは、通常の方法で使用される。このシステムは、制御電圧（直流レベルは、両方の入力とも同じである）を変えることを要求し、それゆえ、低供給電圧要求によって制限される。
【０００７】
上記課題のいくつか又は全てを解決することが望ましい。特に、起こり得る温度ドリフトの効果を、連続運転間に好ましくは補正する制御回路を提供することが望ましい。
【課題を解決するための手段】
【０００８】
本発明の第１の形態によれば、出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び第１の制御信号に依存する出力信号を生成するために動作可能であり、且つ、第１の制御信号に応じて、出力信号及び第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、
第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て第１の制御信号に応じて、第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、を有する制御回路が提供される。
【０００９】
第１の制御信号及び第２の制御信号との間の所望の関係を維持するように動作することによって、ある境界以内に、第１の制御手段内の構成要素の動作を維持することが出来る。構成要素が動作しなければならない範囲を減少することによって、効率を上げ、コストを抑え、電力消費を減らし、ノイズ性能を向上し、動作速度を向上する等を可能にするという利点がある。
【００１０】
第２の制御手段は、第１の制御信号と第２の参照信号との関係を示す第２の制御信号を生成するように動作しても良い。
【００１１】
回路は、高周波数外乱及び低周波数外乱の影響をうけやすくても良い。高周波数外乱は、低周波数外乱が無いと、特定量によって第１の制御信号の振幅（magnitude）を変動することができる低エネルギー外乱であり得る、そして、第２の制御手段が無いと、低周波数外乱は、特定量より実質的に大きい量によって第１の制御信号の振幅を変動することができる高エネルギー外乱であり得る。
【００１２】
好ましくは、第２の制御手段は、高周波及び低周波外乱の存在下で、第１の制御信号の振幅が、特定量で規定される振幅値の帯域内（のみ）で変動するように、第２の制御信号と共に第１の制御手段を制御するように動作する。そのような振幅の帯域は、「スイート・スポット」と参照しても良い。第２の制御手段は、基準振幅に関連した帯域の振幅を制御可能な位置に置くように動作する帯域位置決め手段を有しても良い。このように、「スイート・スポット」は、制御可能であっても良い。
【００１３】
ある実施例においては、第１の所望の関係が変更されるとき、振幅の帯域の位置が、基準振幅又は他の基準振幅に関連するように、第１の制御手段の動作を制御するように動作する手段を有する。例えば、出力信号における変化が、第１参照信号を変えないで要求される場合、第１の所望の関係は変更可能であっても良い。シンセサイザの場合、出力周波数における変化が望ましい。これらの変化にもかかわらず、同じ「スイート・スポット」を維持する利点がある。
【００１４】
ある実施例においては、第１の制御手段は、第１の所望の関係における高周波数外乱の効果を補正するように構成される第１の制御ループを形成し、且つ、第２の制御手段は、第２の所望の関係における対応する低周波数外乱を補正する手段として、第１の所望の関係における低周波数外乱の効果を補正するように構成される第２の制御ループを形成する。
【００１５】
低周波数外乱は、大気温度における変化に起因するかもしれない。例えば、低周波数外乱は、大気温度、又は、圧力に起因し、又は回路の老朽化が影響するかもしれない。
【００１６】
第２の制御手段は、第１の制御手段の周波数変化より低い制御信号の周波数変化に実質的に応答しても良い。２つの制御応答の間の相互作用、即ち、第１の制御手段によって提供される、及び第２の制御手段の存在によって提供される補償機能における相互作用を減らすために、周波数の応答が、このように分離される利点がある。
【００１７】
ある実施例では、第１の制御手段は、第１の制御信号に作動して第１のローパスフィルタを有し、第２の制御手段は、第２の制御信号に作動して第２のローパスフィルタを有し、及び、第２のローパスフィルタのカットオフ周波数は、第１のローパスフィルタのカットオフ周波数より実質的に低い。このように、上述された相互作用は、減少され得る。
【００１８】
第１の制御手段は、二重入力電圧制御発振器を備え、且つ、入力の１つは、第１の制御信号を受信するように構成され、且つ、入力の他の１つは、第２の制御信号を受信するように構成され、位相ロックループの機能を実行するように構成されても良い。両方の入力は、電圧制御発振器の出力信号を生成するために用いられても良い。このように、第１の制御信号を受信する負荷は、いくらかの制御機能が第２の制御信号を受信する入力を経て機能するために、減少する。
【００１９】
第２の制御手段は、第１の制御信号と第２の参照信号との間の比較に依存して第２の制御信号を生成するように動作しても良い。例えば、第２の制御手段は、比較を実行するように構成されるコンパレータを有しても良い。第２の制御手段は、第２の制御信号が第１の制御信号の変動に関連する実質的に大きな範囲で変動するように第２の制御信号を生成するために、比較に従って動作する増幅器を有しても良い。演算相互コンダクタンス増幅器は、比較を実行するように動作するように構成されても良い。比較を実行するように動作する手段は、第１の制御信号からのＤＣ分離した第２の制御信号を用いても良い。
【００２０】
第１の制御信号から第２の制御信号をＤＣ分離することによって、並びに、比較とともに増幅を実行することによって、第２制御信号は、特定の振幅範囲で変動する。小さな制御範囲より大きな範囲で規定された制御信号と共に、よりいつも大変お世話になっております（さらに精度が高い）制御が実行される利点がある。振幅における変化は、振幅の変化がより大きいとき、より簡単に検出可能である。
【００２１】
第１の参照信号は、参照周波数を有し、出力信号は、出力周波数を有し、第１の所望の関係は、参照周波数と、出力周波数との間の所望の周波数ベースの関係であっても良い。例えば、そのような配置は、位相ロックループの機能性に類似した回路の機能性を提供する。
【００２２】
第２の参照信号は、参照振幅を有し、第１の制御信号は、制御振幅を有し、第２の所望の関係は、参照振幅と、出力周振幅との間の所望の振幅ベースの関係であっても良い。第２の参照信号及び第１の制御信号は、それらの振幅によって特徴付けられる電圧信号であっても良い。
【００２３】
第１及び第２の所望の関係の少なくとも１つは制御可能である。例えば、第１の所望の関係を制御することによって、第１の参照信号を一定に保つ一方で、出力信号を制御可能なように変更することも出来る。第２の所望の関係を制御することによって、「スイート・スポット」を変更することも出来る。
【００２４】
第２の制御手段は、セットアップ段階の間に、第２の制御信号をプリセット値にプリセットするように動作可能なプリセット手段を備え、そして、第２の制御手段は、作動段階の間に、プリセット値に関する第２の制御信号の生成の基礎を形成するために動作可能であっても良い。ある作動段階において使用されるプリセット値は、上述のセットアップ段階からのプリセット値に基づいても良い。
【００２５】
プリセット値は、外部ファクタに依存するように構成されても良い。外部ファクタは、現状の大気温度であり、プリセット手段は、現状の大気温度を測定するように動作するセンサを有しても良い。他の外部ファクタを考慮に入れても良く、他のセンサが、他の外部ファクタを監視するために用いられても良い。
【００２６】
好ましくは、プリセット値は、回路が動作するようになっている（関連する外部ファクタに関する測定範囲）大気温度の範囲内の（関連する外部ファクタに関する測定）現状の大気温度の状況に対応する第２の制御信号を受け入れる振幅値の範囲の値である。このように、プリセット手段の使用は、第２の制御信号が所望の範囲上の線形制御を提供することを可能にし得る。
【００２７】
第２の制御信号は、第１の参照信号と異なっても良い。第２の参照信号は、第１の参照信号に基づいても良く、又は、第１の参照信号から生成等されても良い。
【００２８】
本発明の第２の形態によれば、上述した本発明の第１の形態による制御回路を備える位相ロックループ回路が提供される。
【００２９】
本発明の第３の形態によれば、上述した本発明の第１の形態による制御回路を備えるシンセサイザが提供される。
【００３０】
本発明の第４の形態によれば、上述した本発明の第１の形態による制御回路を備える無線通信システムの使用のためのトランスミッタ、レシーバ、又はトランシーバが提供される。
【００３１】
本発明の第５の形態によれば、上述した本発明の第４の形態による少なくとも１つのトランスミッタ及び少なくとも１つのレシーバを有する無線通信システムが提供される。
【００３２】
本発明の第６の形態によれば、出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し、第１の制御信号に依存する出力信号を生成し、第１の制御信号に応じて、出力信号及び第１の参照信号に間の第１の所望の関係を維持するように動作し、第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て第１の制御信号に応じて、第１の制御信号の生成に影響を与える、ことを有する制御方法が提供される。
【００３３】
添付の図面に対する参照は、例示を目的としてなされる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例に係る制御回路１の概略図である。
【図２】２つの状況下における信号ＣＯＮ１を表す概略図である。
【図３】本発明の実施例に係る制御回路５０の概略図である。
【図４】制御回路５０の動作のより良い理解のために使用可能な３つのグラフを示す図である。
【図５】制御手段２０の修正バージョンと見なされる回路７０の概略図である。
【図６】本発明の実施例に係る実装例としてのシンセサイザの概略図である。
【図７】図６の実装例の本発明の実施例の動作のより良い理解のために使用可能な３つのグラフを示す図である。
【図８】図６のシンセサイザアーキテクチャの単純化された機能ブロックである。
【図９】アナログユニットを強調した図６のシンセサイザアーキテクチャの詳細な概略図である。
【図１０】実施例の実装に関連する周波数キャリブレーションシーケンス（ＶＣＯ出力周波数オーバータイム）の一例を示す図である。
【図１１】実施例の実装に関連する、再キャリブレーション及び最後のアナログロッキングの間の出力周波数の一例を示す図である。
【図１２】IDIv設定１３から派生する３つの起こり得る相検出タイムスロットを示す図である。
【図１３】デジタル制御部及び実施例の実装における他のブロックへの接続性のブロックレベル概略図である。
【発明を実施するための形態】
【００３５】
図１は、本発明の実施例に係る制御回路１の概略図である。制御回路１は、第１の制御手段１０及び第２の制御手段２０を有する。第１の制御手段１０は、制御信号生成器３０及び出力信号生成器４０を有する。
【００３６】
一般的に言えば、第１の制御手段は、出力信号ＯＵＴ及び参照信号の間の関係を示す制御信号ＣＯＮ１を生成するように作動し、且つ制御信号ＣＯＮ１に従って出力信号ＯＵＴを生成するように作動する。第１の制御手段は、制御信号ＣＯＮ１に応答して出力信号ＯＵＴと参照信号との間の第１の所望の関係を維持しやすいように構成される。さらに、一般的に言えば、第２の制御手段は、制御信号ＣＯＮ１とその又は他の制御信号との間の第２の所望の関係を維持しやすいように、制御信号ＣＯＮ１に応答して第１の制御手段の動作に影響を与えるように構成される。さらに、第２の制御手段は、第１の制御手段のそれより、制御信号ＣＯＮ１における実質的により低い周波数変化に応答するように構成される。
【００３７】
図１に戻ると、制御信号生成器３０は、参照信号ＲＥＦ１及び出力信号ＯＵＴを受信するように、及び、２つの受信信号に従って制御信号ＣＯＮ１を生成するように接続される。出力信号生成器４０は、制御信号生成器３０から制御信号ＣＯＮ１を受信し、且つ、制御信号ＣＯＮ１の受信に従って出力信号ＯＵＴを生成するように接続される。しかしながら、第１の制御手段の理解のために、出力生成器４０は、第２の制御手段から付加的な信号を受信するようにも接続され、この付加的な信号はこの段階では無視され得ると考えられる。
【００３８】
使用において、制御信号生成器３０は、出力信号ＯＵＴを参照信号ＲＥＦ１と比較し、且つ出力信号ＯＵＴと参照信号ＲＥＦ１との間の関係を制御信号ＣＯＮ１の中に示す。出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係の一例は、制御信号ＣＯＮ１の値は、出力信号ＯＵＴと参照信号ＲＥＦ１との間における振幅の差を表す場合において、それらの振幅が同じであることである。所望の関係は、出力信号ＯＵＴの振幅が参照信号ＲＥＦ１の振幅より高い又は低い因数、例えば、高い又は低いという整数因数である。さらに、所望の関係は、振幅ベースというよりむしろ周波数ベースであり、制御信号ＣＯＮ１は、例えば、位相における差異を示す場合がある。
【００３９】
使用において、出力信号生成器４０は、出力信号ＯＵＴを生成するとき、制御信号ＣＯＮ１を考慮する。それゆえ、所望の関係に実際の関係をもたらすために、第１の制御手段１０の全体的効果は、実際の関係との間の差異、出力信号ＯＵＴと参照信号ＲＥＦ１との間の差異、補正するための所望の関係の差異のためにある。所望の関係が周波数ベースであるケースにおいては、第１の制御手段１０は、位相ロックループ（ＰＬＬ）と同等なものと考えられる。
【００４０】
第２の制御手段２０は、一般に、ある境界内で、第１の制御手段１０の動作を維持しようとするために提供される。第２の制御手段の使用は、より詳細に述べられる。
【００４１】
第２の制御手段２０は、制御信号ＣＯＮ１及び参照信号ＲＥＦ２を受信し、且つ、出力生成器４０にさらなる制御信号ＣＯＮ２を出力するように接続される。参照信号ＲＥＦ２は、参照信号ＲＥＦ１に基づいており（又は、同一であり）、又は、独立して提供される参照信号であっても良い。
【００４２】
使用において、第２の制御手段２０は、制御信号ＣＯＮ１と参照信号ＲＥＦ２とを比較し、そして、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の関係を示すために、さらに制御信号ＣＯＮ２を生成する。前述同様に、所望の関係の例は、さらなる制御信号ＣＯＮ２の値は、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の振幅の差異を表す場合において、それらの振幅は同じであることである。
【００４３】
出力信号生成器４０は、制御信号ＣＯＮ１及びさらなる制御信号ＣＯＮ２を受信し、且つ、受信した制御信号両方に応答する出力信号ＯＵＴを生成するように構成される。このようにして、第２の制御手段２０は、参照信号ＲＥＦ２（例えば、いわゆる「スイート・スポット」）に関する所望の関係の中に制御信号ＣＯＮ１を維持するように機能し、且つ、所望の関係からの転換を補正するように作動する。
【００４４】
したがって、要約すると、第１の制御手段１０は、出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係を維持するように機能し、且つ、（第１の制御手段１０に関連して）第２の制御手段２０は、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の所望の関係を維持するように機能する。
【００４５】
（第２の制御手段２０は含まれず）第１の制御手段１０によって形成される制御ループ（メインループ）は、高周波数の外乱にもかかわらず、出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係を維持しようとするために、即ち、高周波数の変動／変化に応答して、高速になるように構成されるのが好ましい。対照的に、（第１の制御手段１０に関連して）第２の制御手段２０は、低周波数の外乱にもかかわらず、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の所望の関係を維持しようとするために、即ち、低周波数の変動／変化に応答して、低速になるように構成されるのが好ましい。そのような低周波数の外乱は、例えば、温度変化によるものであり、又は、他の外的効果によるものである。
【００４６】
２つのループ間の周波数特性のおける上記差異は、補助のループが不要な付加的ノイズをメインループに加える機会を減らし、１つのループが他のループの動作に影響を与えるために、２つのループ間の相互作用を減らす。例えば、２つのループが同じ周波数特性を有する場合、２つのループは、互いに同じ速度で外乱を補正して、例えば、対象とする設定値のオーバーシュートをもたらし、且つ、不安定なシステムを生成する。全体的な効果は、乏しいノイズ特性のシステムと同程度の作用である。それゆえ、２つのループの周波数特性は、相互作用を最小化するように、注意深く選択されるのが好ましい。
【００４７】
メインループに加えて補助ループを提供する潜在的利益をより良く理解するために、図２を参照する。図２は、２つの状況下における制御信号ＣＯＮ１を表す概略図である。図２では、高周波変動は、本発明のより良い理解を援助するために、制御信号ＣＯＮ１で示されるが、当然のことながら、第１の制御手段は、高周波変動を減少し又はさらに取り除くために機能する。
【００４８】
図２（ａ）では、第２の制御手段２０は存在しないと仮定され、又は、出力信号生成器４０への入力制御信号ＣＯＮ２が、接続を断たれたと仮定される。補助的な制御ループの援助無しで、出力信号生成器に示される制御信号ＣＯＮ１は、高周波及び低周波成分を有する。これは、実線から容易にわかる高周波成分、及び、破線で示される低周波成分と共に、図２（ａ）に示される。この制御信号ＣＯＮ１は、メインループが高周波及び低周波外乱の両方を、出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係から経験することを示している。さらに、図２（ａ）に示されるように、高周波変動の振幅Ｘは、一般に、低周波変動の振幅Ｙより小さい。例えば、これは、高周波変動が低エネルギー外乱によってもたらされる場合、例えばメインループへのノイズによる場合、そして、低周波変動が相対的に高エネルギー外乱によってもたらされる場合、例えば大気温度の変化（例えば、−４０℃〜１２５℃の大きな範囲）による場合、典型的である。
【００４９】
注意深い設計と共に、メインループは、図２（ａ）の制御信号ＣＯＮ１の例に対応するように設計される。しかしながら、出力信号生成器４０、及び制御信号生成器３０の中の他の対応要素は、（範囲Ｘと比較して）相対的に高い範囲Ｙにおける変動を処理することができる必要があり、そしてこれは、顕著な費用、複雑性、及び電力消費に関連する不利益を有する。
【００５０】
図２（ａ）と比して、図２（ｂ）では、第２の制御手段２０が存在していることが仮定される。上述のように、補助ループは、制御信号ＣＯＮ１における低周波変動に応答するように構成され、且つ、低周波数変動を補正するように、制御信号ＣＯＮ２と共に出力信号生成器４０に影響を与えるように構成される。従って、補助ループ（即ち、第２の制御手段２０を含む）によって提供される支援と共に、出力信号生成器４０に伝えられる制御信号ＣＯＮ１は、効果的に、（低周波数の外乱を示す）低周波数変動を取り除かれる。これは、図２（ｂ）から明らかであり、それは、もはや破線は変動していない。
【００５１】
本発明の実施例に対応する図２（ｂ）におけるシナリオでは、多くの利益が提供される。このシナリオでは、出力信号生成器４０、及び制御信号生成器３０における対応する他の要素は、（範囲Ｙと比較して）相対的に小さい範囲Ｘにおける変動を処理することができることのみが必要である。従って、費用、複雑性、及び電力消費のかなりの抑制が達成される。
【００５２】
図３は、本発明の実施例に係る制御回路５０の概略図である。制御回路５０は、制御回路１の実施例であり、従って、（本発明の他の実施例に当てはまることだが）同じ要素が同じ参照符号によって示され、それゆえ、重複する記述は省かれる。
【００５３】
制御回路５０は、位相ロックループ（ＰＬＬ）の一般的な機能を実行するように実装される。一般論として、ＰＬＬは、「参照」信号（参照信号ＲＥＦ１）の位相と固定された関係を有する信号（出力信号ＯＵＴと比較される）を生成する制御システムである。周波数及び位相の両方の中で参照（参照信号ＲＥＦ１）に一致するまで、制御振動子の周波数を自動的に上げ又は下げて、ＰＬＬ回路は、周波数及び利用可能な信号の位相の両方に対応する。ＰＬＬは、負のフィードバックを用いた制御システムの例である。
【００５４】
簡単に言えば、ＰＬＬは、２つの信号（図１では、参照信号ＲＥＦ１及び出力信号ＯＵＴ、又はそれらに基づいた信号）の周波数を比較し、且つ、入力周波数の間の差異に比例するエラー信号（制御信号ＣＯＮ１）を生成する。エラー信号は、出力周波数を生成する電圧制御発信器（ＶＣＯ）を作動させるために使用される。出力周波数は、負のフィードバックを生成して、システムの入力への付加的な周波数ディバイダを通して供給される。出力周波数がドリフトすると、エラー信号が増大し、エラーを減らすために、逆方向の周波数を促進する。したがって、出力は、他の入力における周波数に固定される。この入力は、参照（参照信号ＲＥＦ１）と称され、通常は、周波数において非常に安定している水晶振動子から派生される。
【００５５】
位相ロックループは、無線、電気通信、コンピュータ、他の電気機器において広く使用される。それらは、安定した周波数を生成し、ノイズのある通信経路から信号を回収し、又は、マイクロプロセッサのようなデジタル論理設計におけるクロックタイミングパルスを分配する。１つの集積回路は、完全な位相ロックループの構成ブロックを提供するので、その技術は、多くのＧＨｚまで秒当たりの周波数の比から変化する出力周波数と共に、近代の電気装置で広く使用される。
【００５６】
ＰＬＬは、一般に、３つの基本エレメント、即ち、位相検出器、可変電子振動子、フィードバック経路（そしてそれは、周波数ディバイダをよく含む）を含む。これらの３つの要素は、図３のさらなる検討において明らかになる。
【００５７】
制御回路５０において、第１の制御回路１０は、位相検出器（ＰＤ）５２、チャージポンプ（ＣＰ）５４、ローパスフィルタ（ＬＦ）５６、電圧制御発振器（ＶＣＯ）５８、ディバイダ（ＤＩＶ）６０を有する。第２の制御回路２０は、演算相互コンダクタンス増幅器（ＯＴＡ）６２、及びキャパシタ６４を有する。位相検出器５２、チャージポンプ５４、ローパスフィルタ５６、及びディバイダ６０は、制御信号生成器３０の一部であり、そして、電圧制御発振器５８は、出力信号生成器４０の一部である。
【００５８】
制御回路５０の全体操作は、（ＰＬＬで、行われる比較は、位相ベースの比較である）周波数ドメインにあるので、参照信号ＲＥＦ１は、参照周波数ＦREFによって規定され、及び出力信号ＯＵＴは、出力周波数ＦOUTを有する。
【００５９】
位相検出器５２は、参照信号ＲＥＦ１、及びフィードバック信号ＦＢを受信するように接続される。ディバイダ６０は、出力信号ＯＵＴを受信するように構成され、且つ位相検出器５２への入力のためにフィードバック信号ＦＢを生成するように構成される。ディバイダ６０は、ファクタＮで出力信号ＯＵＴの周波数ＦOUTを分けるように仮定すると、フィードバック信号ＦＢは、周波数ＦOUT／Ｎを有する。位相検出器５２は、２つの信号、「上向き」信号及び「下向き」信号を出力し、それは順にローパスフィルタ５６によってローパスフィルタされる出力信号を有し、それによって制御信号ＣＯＮ１を生成する。
【００６０】
一般論として、参照信号ＲＥＦ１及びフィードバック信号ＦＢの間の検出に基づいて、位相検出器５２は、「上向き」及び「下向き」信号を制御し、それによってチャージポンプ５４から出力される電荷パルスが、検出された位相差を示すようにチャージポンプ５４を制御する。これらのパルスは、制御信号ＣＯＮ１が検出された位相差を示す振幅の電圧信号であるように、（ローパスフィルタ５６の一部を構成する）積分器として作動するキャパシタに通常は供給される。いくらかのローパスフィルタリングは、もちろん、ローパスフィルタ５６によってなされることが理解されるであろう。
【００６１】
電圧制御発振器５８は、制御信号ＣＯＮ１を受信し、その電圧レベルは、その出力周波数ＦOUT及びそれより出力信号ＯＵＴを制御するために使用される。
【００６２】
多くのＰＬＬの場合、制御回路５０は、周波数シンセサイザを製造するためにフィードバック経路にディバイダ６０を含む。ディバイダの比率Ｎが、例えば、２である場合、位相検出器５２は、周波数ＦREF及びＦOUT／２を比較し、それゆえ、周波数ＦOUTは、２＊ＦREF（即ち、Ｎ＊ＦREF）になる傾向がある。多くの発信器周波数が、単独で安定した、正確で、しかし、高価で、クオーツ／水晶制御の（参照信号ＲＥＦ１を形成して）参照発振器から製造されるので、プログラマブルディバイダ６０（ディバイダの比率Ｎは、制御可能である）は、無線通信用途等に特に有用である。
【００６３】
いくつかのＰＬＬは、参照クロック（ＲＥＦ１）と位相検出器５２への参照入力との間に、参照ディバイダ（ＲＤＩＶ）を含む。このＲＤＩＶは、図３に示されていないが、当然ながら、本発明は、そのようなディバイダを含むように拡張される。参照ディバイダは、分配比率Ｍを有する場合、出力周波数ＦOUTが（Ｎ／Ｍ）＊（ＦREF）になる傾向がある。ＰＬＬに異なるＦREFを与えることは簡単であるが、あるケースでは、参照信号ＲＥＦ１が他の問題によって抑制されるとき、参照ディバイダは有用である。本制御回路５０を考慮すると、参照信号ＲＥＦ１が参照ディバイダによって既に分割され、又は、そのような参照ディバイダはないことが理解されるだろう。
【００６４】
制御回路５０における第２の制御手段２０に戻ると、ＯＴＡ６２は、制御信号ＣＯＮ１及び参照信号ＲＥＦ２を受信するように接続される。制御回路５０のこの部分は、（制御信号ＣＯＮ１の電圧振幅が明白な）時間領域で動作するので、参照信号ＲＥＦ２は、参照電圧ＶREFによって規定される。
【００６５】
ＯＴＡ６２は、出力電流を生成する差動入力電圧の増幅器である。したがって、それは、電圧制御電流源（ＶＣＣＳ）である。それゆえ、ＯＴＡ６２は、制御信号ＣＯＮ１の電圧レベルを、参照電圧ＶREFと比較し、それに応じて電流を出力する。この出力信号は、キャパシタ６４を充電し（又は、放電し）、キャパシタ６４に溜められた電圧（電位差）は、電圧制御発振器５８にフィードバックする制御信号ＣＯＮ２を形成する。
【００６６】
キャパシタ６４を越えた電圧の格納は、ローパスフィルタ機能を形成し、そして、キャパシタ６４の電気容量値は、パスバンドをとても狭くし、即ち、例えば遮断電流をとても小さくするように、高い（例えば、１００ｎＦ）と考えられる。例えば、１００ｎＦ値と共に、キャパシタ６４は、阻止キャパシタとして機能し、補助ループのとても狭いバンド幅を生じ、そしてそれは、２つのループの間の相互作用を減少することに役立つ（、及び補助ループによって生成されるノイズ寄与を制限する）。
【００６７】
制御信号ＣＯＮ２を受信するように使用されるＶＣＯ５８への付加的な入力は、それがメインループへのノイズ寄与であるリスクを伝える。（付加的な入力は、より小さい範囲Ｘよりむしろ図２に表される範囲Ｙを処理する）ＶＣＯ入力制御信号ＣＯＮ１は、過剰なノイズ生成のリスクを増加する。周波数１０ｋＨｚ未満でも低いインピーダンスを生成する高い電圧値のキャパシタ６４（例えば、１００ｎＦ）は、付加的入力を介してノイズ電圧生成を減少させる。
【００６８】
それゆえ、使用に際し、制御信号ＣＯＮ２は、信号ＣＯＮ１及び参照電圧ＶREFに基づいて生成され、そしてそれによって、電圧制御発振器５８の動作は、参照電圧ＶREFに近接して制御信号ＣＯＮ１を効果的に維持するように影響される。参照電圧ＶREFの近接は、「スウィートスポット」として参照され、電圧制御発振器５８の設計（及び、制御信号生成器３０における回路のそれ）は、「スウィートスポット」で動作するように最適化され得る。
【００６９】
制御信号ＣＯＮ１と参照信号ＲＥＦ２との間で第２の制御手段２０でなされる比較は、制御信号ＣＯＮ１から制御信号ＣＯＮ２を直流成分阻止するように機能する。２つの経路を直流成分阻止することで、メインループ（図３参照）が、制御信号ＣＯＮ１を常に（参照信号ＲＥＦ２で規定される）「スウィートスポット」にあることを許可することが可能であり、それによって、全体の制御回路（例えば、シンセサイザ）のノイズ性能を妨げずに、制御信号ＣＯＮ２が必要に応じて、潜在的に、「レールからレールへ（rail-to-rail）」に大きく変化することを許可する一方で、メインループの一定の優れた動的性能を可能にする。
【００７０】
図４は、制御回路５０の動作のさらなる理解のための有用な３つのグラフを示す。
【００７１】
上部のグラフは、長期にわたる大気温度の変化を示す。真中のグラフ及び下部のグラフでは、実線は、温度補正（即ち、ＯＴＡ６２への制御信号ＣＯＮ１入力）に関係する制御信号を表し、破線は、温度補正（即ち、ＯＴＡ６２への制御信号ＣＯＮ１入力）に関係しない制御信号を表す。
【００７２】
図４からわかるように、温度補正無しで、制御信号ＣＯＮ２が相対的に一定である一方で、制御信号ＣＯＮ１は、大気温度における変化に対応するために、著しく上昇及び下降（スウィートスポットの外側に取られる）せざるを得ない。対照的に、温度補正有りで、制御信号ＣＯＮ１がスウィートスポット内で相対的に一定であり且つゆっくりとし続けることができる一方で、制御信号ＣＯＮ２は、大気温度の変化に対応して著しく上昇及び下降する。
【００７３】
本発明の実施例に係るシンセサイザ又は制御回路の中で、制御可能な形で、異なる可能な出力信号ＯＵＴを生成することが望ましい。例えば、シンセサイザの場合では、異なる出力信号ＦOUTを出力することが望ましい。
【００７４】
異なる出力信号ＯＵＴと共に、対応する制御信号ＣＯＮ１の異なる値を有することが望ましい。これはもちろん起こり得るが、所望の出力信号ＯＵＴに関係なく同じ「スウィートスポット」を維持することが望ましい。この能力を提供するために、本発明の実施例に係る出力信号生成器４０又はＶＣＯ５８は、（図示されない）さらなる制御信号ＣＯＮ３を、さらに受信するようになっている。制御信号ＣＯＮ３は、同じ又は極めて類似の「スウィートスポット」が、各ケースで得られるように、出力信号生成器４０又はＶＣＯ５８の動作を適合する役割を果たす。極めて類似の「スウィートスポット」が、対応するコンポーネントが「スウィートスポット」内で常に動作するように最適化されることを可能にするので、これは有利である。
【００７５】
図５は、回路７０の概略図であり、第２の制御手段２０の修正バージョンであると考えられる。第２の制御手段２０は、制御回路５０の実施例として示されているが、回路７０は、制御回路１に一般的に適用できる。
【００７６】
特に、回路７０は、プリセット手段７２を有する。プリセット手段７２は、制御信号ＣＯＮ２を、スタートアップ、又は、設定段階の間における開始値にセットするような機能を果たす。例えば、第２の制御手段２０が大気温度変化を補正するような機能を果たすケースでは、プリセット手段２０は、現状の大気温度に対応する値に制御信号ＣＯＮ２をプリセットする機能を果たしうる。回路７０は、そのような目的のために現状の大気温度で使用するための温度センサ（図示せず）を用いても良い。
【００７７】
プリセット手段７２の利点は、キャパシタ６４を考慮することによって評価され得る。例えば、キャパシタ６４に溜める電圧レベルは、大気温度の大きな範囲（例えば、−４０℃〜＋１２５℃）に対処するために、現状の大気温度を表す現在値から、（それに応じて温度が変わる場合）温度範囲の極限を表す値に移動することが出来るようにするのが望ましい。それゆえ、キャパシタ６４に溜められる電圧レベルを、キャパシタ６４に溜められる可能な電圧の範囲において、温度範囲における現状の大気温度の位置に対応する値にプリセットするのが望ましい。これは、回路が、所望の十分な範囲を超えて線形で動作することを可能にする。
【００７８】
図５に示されないが、オンチップデジタル温度センサは、プリセット手段７２と共に使用するために提供され得る。もちろん、別な因子が、例えば大気圧のために、制御因子である場合、代わりに圧力センサが提供され得る。センサの組み合わせは、異なる制御因子を監視するために提供され、それゆえ、回路がそれらの制御因子の１つ以上における変化を補正することを可能にするために提供される。
【００７９】
本発明の実施例に係る次に来る詳細な記述は、"Wide-Range Low-Noise Fast-Hopping Fractional-ΣΔSynthesiser in 1.2-V 90nm CMOS" by Marthon et all, Fujitsu Sci. Tech. J., 44, 3, p274-284(July 2008)と、題名付けられた論文に表される。この論文は、http://www/fujitsu.com/downloads/MAG/vol44-3/paper08.pdfから取得可能であり、そのコンテンツの全部は、参照することによりここに含まれる。特定の参照は、この論文のセクション２．３になされるが、この論文の全体は、特に本発明に関連する。
【００８０】
実装例におけるＶＣＯは、図６で示されるように、４つのメインアナログプロックを有する。これらのブロックは、ＶＣＯコア、ＶＣＯアンプ制御、ＶＣＯ温度補正、及びＶＣＯループフィルタプレチャージと名前付けられ、それらは順番に説明される。これらの複合機能は、洗練されたデジタルロジックを要求するので、インタフェースはそのブロックが中心にあるデジタルユニットの中の状態機械によって制御されることが可能なように実装される。
【００８１】
ＶＣＯのノイズパフォーマンスは、主に、そのコア回路（ＶＣＯコア）によって規定される。最近まで、バイポーラデバイスがフリッカノイズに関して優れているとみなされていたが、最近の設計技術は、純粋なＣＭＯＳ技術でフリッカノイズのアップコンバージョンを補正するように発展してきた。低ノイズ設計は、第１に低ノイズ要素を用いて達成され、第２に出力目標周波数に周波数を変換することを避けるようにそれらを設計することによって達成される。そのため、ＶＣＯコアは、ＰＭＯＳクロスカップルドトランジスタ及び低フリッカノイズプログラマブル抵抗電流源を有する。
【００８２】
差動駆動ＬＣタンクは、中心タップされた３メタルインダクタ、バラクター、及びデジタル的に制御されたチューニングのための２×４ビットマトリックスの切り替え可能キャパシタを有する。
【００８３】
両方の振動するノード間に差動配置された高Ｑのメタル・インシュレータ・ メタル（ＭＩＭ）キャパシタを短絡又は開放するＮＭＯＳスイッチを用いることは、デジタル周波数トリミングのバランスを保つために最も効果的な方法であることがわかる。
【００８４】
広いチューニング範囲能力は、タンク回路のインピーダンスの対応する変動を引き起こすので、高速振動の開始は、最悪のプロセス状況及び最低の周波数設定を保障しないかもしれない。そのリスクを回避するために、ＶＣＯは、その最も高い周波数で開始され、それから、振幅レベル制御回路は、出力信号レベルを調整する。
【００８５】
ＶＣＯ振幅制御に関して、振幅レベル検出回路が実装される。この回路及び（デジタルブロック内部に配置される）カウンターベースの状態機械は、出力電圧大きさ制御ループを形成する。レベル検出は、整流器プラスローパスフィルタ及びハイシステリシスコンパレータを有し、そのハイシステリシスコンパレータは、ＶＣＯ出力の大きさ結果及びプレセット（所望の）大きさ値の比較結果に対応する論理レベルを出力する。幾つかの生じたステップ内でデジタル的にサンプルされるので、７つの反復ステップの後で、大きさレベルが所定の値に近接するように安定させることを保証するために、この出力は、振幅設定に負のフィードバックを適用する。
【００８６】
適切な振幅レベル制御設定は、ＬＣタンクのインピーダンス変化を追跡するために、あらゆる（整数）周波数値のために調整され、そして、それらは周波数再プログラミングの後で格納される。
【００８７】
ＶＣＯ温度補正、及び特に本発明の実施形態に関して、本例に実装される回路は、温度補正に使用される付加的なアナログチューニング入力を形成して、第２のバリキャップを含む。調整段階の間に、温度補正回路は、初期設定（セットアップ段階）の間に絶対温度（現状の大気温度）に対応する電圧に、外部キャパシタ（参照、キャパシタ６５、図３）を事前に充電する。
【００８８】
開始温度情報は、オンチップデジタル温度検出回路から生成される。温度情報に依存する参照電圧は、接合部温度に対応する再生可能な開始値に事前充電するために、外部キャパシタに送られる。
【００８９】
シンセサイザの動作が開始した後で、所定の中間電圧（本例では０．５５Ｖに選択される、「スウィートスポット」、参照、図３のＲＥＦ２）と、実際の制御電圧（参照、図３のＣＯＮ１）とを比較する低出力電流の演算相互コンダクタンス増幅器によって、そのメイン制御電圧は、連続的に監視される。
【００９０】
（温度ドリフトによる主に周波数変化と考えられる）この実際の制御電圧のドリフトをもたらす外乱の変化はどれも、外部キャパシタ（参照、図３のキャパシタ６４）に流れるための小さな対応電流をもたらす。第２のＶＣＯ入力の上の結果として生じる電圧変化（図７の実線のカーブ）は、演算相互コンダクタンス増幅器の出力が平衡に戻るとき完成され、そしてそれは、図７の点線で示される主シンセサイザ制御電圧（参照、図３のＣＯＮ１）が０．５５Ｖ（「スウィートスポット」）に届くケースである。
【００９１】
この機能のために使用される付加的なＶＣＯ入力は、ノイズ因子でもある。低周波数電圧ノイズをキャリア位相ノイズに変換する低電圧でのバリキャップのより大きな険しさのため、より広い電圧制御範囲は、過度なノイズ生成のリスクを増加する。
【００９２】
適切な妥協は、外部キャパシタのための高いキャパシタンス値（１００ｎＦ）を用いることで見つかった。その高いキャパシタンス値は、温度補正入力を介したノイズ電圧生成を減少させて、１０ｋＨｚ未満の周波数でも低インピーダンスを形成する。それから、第２のアナログ制御ループ（補助ループ）は、演算相互コンダクタンス増幅器、外部１００ｎＦキャパシタ、及び第２のＶＣＯ制御入力によって形成される。
【００９３】
２つのアナログ制御ループ（メインループ及び補助ループ）間の相互作用に起因する不安定性が生じるが、大きな１００ｎＦの阻止コンデンサが、２つのループ間の相互作用を防止する第２の制御ループのとても低いバンド幅をもたらす。
【００９４】
シンセサイザは、アナログ及びデジタル周波数制御を有する洗練されたシステムであるので、（ホッピング段階の開始状態における）調整及び再調整間のそのシステムの行動は、実質上の第３のデジタル制御ループ（これは、デジタル制御機能によって形成されるフィードバックループである）によって決定される。
【００９５】
システム安定性を確保するために、少なくとも高速のアナログループは、デジタル再調整の間に、開放しなければならない。これは、強制回路が開放された後でアナログ制御ループがバリキャップ制御範囲の中間で開始するために、ループフィルタキャパシタ（ＶＣＯループフィルタプレチャージ）に所定の電圧（例えば、０．５５Ｖ）を印加することによってなされる。もちろん、キャパシタをプレチャージするために必要な時間は、ホッピング速度を減らすホッピング時間の一部になる。出来る限りこの影響を最小化するために、電圧強制回路は、高い動作の容易性があり、電流漏れ及び無効の間の基板ノイズ結合の無いように設計されなければならない。
【００９６】
この要求を満たすために、ＶＣＯブロックの４つの部分は、７ｕｓ未満のための例えば０．５５ｖ参照電圧でループフィルタメインキャパシタをプレチャージすることを意図した高速コンパレータ及び高電流上／下切替え可能回路の組合せである。
【００９７】
本シンセサイザの実行例の機能性の多くは、デジタル的な合成ブロックにあり、そしてその合成ブロックは、高速な保持及び位相ノイズ改善のための洗練された高速度アルゴリズムの実装を可能にする。
【００９８】
シンセサイザアーキテクチャの洗練された機能ブロック図は、図８に示される。先に検討されたΣΔ（シグマデルタ）シンセサイザ回路は、ディバイダチェーンメインディバイダ（ＭＤｉｖ）、及び整数ディバイダ（ＩＤｉｖ）であり、それらは、使用される１つのマルチモジュールディバイダの代わりにシリアル周辺インタフェースによって両方とも制御される。アナログユニットに注視したシンセサイザアーキテクチャの詳細図は、図９に表される。
【００９９】
ＭＤｉｖは、２重モジュールディバイダ（プリスケーラ）であり、それは、２重モジュール分割比の３つのセットのためにプログラムされている。選択された周波数生成スキームは、上記した分割比の３セットのうちの１つにデコードされ、そして、ＩＤｉｖ（１３、１４、１５、又は１６）の一致する分割比によって丸められる。（ｎ及びｎ＋１間で線得するときの）選択されたセット内の制御は、７レベル出力が７つの次に起こるｎ／ｎ＋１サイクルの最初にマップされる第３番目のシグマデルタの擬似乱数生成器によってなされる。
【０１００】
第３番目のシグマデルタ（７レベル）のより高い動的範囲に一致させ、及び、プログラマブルＩＤｉｖと共に、５から１５４への全部の分割比の連続範囲を達成するために、このアーキテクチャは、最初の分割比の小さなサブセット（４、即ち、ｎ、ｎ＋１、ｎ＋２、ｎ＋３、の全て）を用いることの利点を有する。これは、２２．４と２６．０ＭＨｚとの間の参照周波数の例示的な選択を含む２．７６６から３．２５３ＧＨｚの所望の周波数範囲に対処することが要求される。（第３番目のシグマデルタの擬似乱数生成器によって制御される７つのサイクルに対して）６つ以上の付加的なサイクルは、連続的なディバイダ比率範囲を獲得するために最適であることがわかった。これは、本実施例の柔軟性に影響を与える１３の総最小ＩＤｉｖ比率という結果になる。
【０１０１】
デジタル制御ユニットは、所望の制御機能（例えば、ＶＣＯアンプ制御、ループフィルタプレチャージ、及び周波数調整及び再調整）のための状態機械も含む。
【０１０２】
上述のように、本実施例において用いられるデジタル的に制御されるＶＣＯ概念の結果として、成功する周波数ロッキング（デジタル周波数調整及び再調整）は、そのキャパシタマトリックスの調整設定が可能となる。次に生じる調整フローの間に、調整状態機械は、自動的に、２２．４ＭＨｚの参照設定のための２４の固定された整数調整周波数、又は、２６ＭＨｚの参照設定（特定の周波数範囲を両方ともカバーする）のための２１の整数周波数を目標とする。５２又は４４．８ＭＨｚのような参照周波数は、２６又は２２．４ＭＨｚのＰＬＬ参照周波数に適合させるために２で除算される。
【０１０３】
ＩＤｉｖの入力に関するパルスを制御（カウント）することのよって成し遂げられ、そしてそれは、高速及び正確な周波数の取得は、測定の最大速度（又は精度）を可能にする。本実施例では、これは、使用される参照周波数より約１３倍早い。要求されるキャパシタマトリックス設定は、本実施例において、高周波数から開始する漸次接近アルゴリズムにおいて、評価される。アルゴリズムは、最上位ビット（ＭＳＢ）設定を最初に評価し、全てのマトリックスビットは、シンセサイザ周波数が、調整目標の最下位ビット（ＬＳＢ）の１／２内になるまで、続いてセット又はリセットされる（実際のＬＳＢ周波数分解能は、キャパシタンス及び周波数の間の非線形のために周波数範囲を超えて変化する）。
【０１０４】
図１０は、実施例に関連する（経時的なＶＣＯ出力周波数）周波数調整シーケンスを示す。キャパシタマトリックスにおけるデジタル制御値の修正は、３．１８０８ＧＨｚの周波数のための典型的な（シミュレートされた）一連の近似調整フローのために、図１０に示される。
【０１０５】
例示される調整シーケンスは、初期段階のさらなる調整に必要な、事前にプログラムされた周波数２．９１２ＧＨｚの設定に終わる。
【０１０６】
周波数ホッピングの間の小部分のディバイダ値のプログラミングの後で、調整データは、主に小部分の値のために、最終目標から参照周波数の５０％以上によって分割する。ロッキング問題を回避するために、固定する手続きの最初の段階は、キャパシタマトリックスを再調整して、調整フローにおける最後の４つのステップを繰り返す。小部分のディバイダ比が使用されるとき最大周波数獲得制度（又は最小ジッタ）を確実にするために、ΣΔ生成器は、この段階の間に最初のオーダを強いられる。（時間に対する周波数値）図１１に示されるように、中間段階の後に、目標固定精度（５０％ ＬＳＢ）を結果的に獲得した後で、さらなる速度の増大は、次に生じる比較によって達成される。上述の全ての技術と共に、この段階は、目標周波数の５ＭＨｚ内の所まで、キャパシタマトリックス上のＶＣＯ周波数を設定するために、２０μｓ未満を取る。
【０１０７】
図１１は、再調整（短縮されたシーケンス）及び最後のアナログロッキングの間の周波数出力の例を示す。周波数取得段階（図１１にあるシーケンスの第１部分）の間に、ΣΔ生成器は、正確なデジタル周波数比較（周波数／位相取得制御）を確実にするために、第１の順番をも強いられる。第１の順番と共に増大した擬似生成は、キャリアがこの時使用されていないので、周波数ホッピングの間に関連性が無い。さらに、デジタル制御ユニットは、位相ジャンプ及び結果として起こり得るポテンシャルサイクルスリップを回避し、固定時間に対応する増大を減少し又は防ぐことで、目標とする参照クロック段階（図１２図１２のクロックエッジも参照）に近接する値に対して、出力ディバイダのエッジを強制する。
【０１０８】
本実施例では、利益は、使用される位相検出概念からも生じる。その線形性のために選択される（本質的に位相周波数検出器よりも優れている）、排他的ＯＲ（ＥｘＯｒ）位相検出原理は、不利益も有する。全てのパルスの期間が約５０％である結果として生じる出力パルス持続期間は、チャージポンプの電流源からＶＣＯへの出力パルスの両方へ、起こり得る１００％ノイズ伝送をもたらす。さらなる不利益は、（ｉ）要求されるループフィルタオーダを増大し、結果として生じる高い参照漏れ電力（キャリアからの±参照周波数で配置される、ＶＣＯ出力におけるスペクトル電力）、及び（ii）正確な５０％負荷の要求である。
【０１０９】
上記問題に対する解決策が考え出された。チャージポンプ出力のために正確に固定されたタイムスロット（参照クロックサイクルの固定された位置割合）を規定するための付加的な６つのＩＤｉｖサイクルの幾つかを用いることは、ＥｘＯｒ位相検出器の優れた線形性を維持する一方、位相周波数検出器によりなされるものと少なくとも同等の効率で、ノイズ及び参照漏れ電力減少を可能にする。
【０１１０】
ＥｘＯｒ位相検出器の入力をマスキングするための３つの異なる可能性（タイムスロット）が、図１２に示される。１３パルスサイクル（第１の７サイクルは、０及び７の間のランダム整数であるΣΔによって制御される）内の６、４、又は２ＩＤｉｖパルスの固定長が、６、４、又は２ＩＤｉｖパルスの固定長が、それぞれ、２３％、１６％、又は７．７％の効果的な出力負荷サイクルを減少するために、考慮される。ここで記述される実施例において、第２の可能性は、４つのパルスと１６％の総出力パルス負荷サイクルで選択された。先に考慮された位相検出アーキテクチャ上で、固有の静的なノイズ及び参照漏れの減少は、３．２５倍又は１０．２ｄＢであると期待される。６．５倍（１６．２ｄＢ）までの更なる改良は、とても正確且つ高速なチャージポンプが将来開発されるなら、可能であると予想される。
【０１１１】
本実装において、デジタル制御回路（図１３）及び２つの非同期式のクロック領域から起こる統合の困難性のため、本ノイズカップリングを防ぐための注意が払われる。最も重大なクロック経路（濃い灰色の領域）におけるジッタの増加を回避するために、スプリット供給領域が使用される。デジタルレイアウトは、感度の高い領域から生じ得る基板雑音を分離させるために、３つのウェル領域に配置される。高い複雑性のために、優良なテスト容易性を考慮するのが重要であり、そして、テスト特性は、シンセサイザマクロに実装される。幾つかの内部信号が出力にルート付けされ、及び、外部信号が特定の内部ノードに強いられる。
【０１１２】
チャージポンプ回路は、しばしば、周波数シンセサイザにおいて重要なノイズ寄与物である。それを解決する挑戦は、１）より大きな装置サイズがノイズを低くする手段である出力電流源の直接のノイズ生成によって、及び２）非線形のΣΔ値と電荷の独立性をもたらす、速度制限を切り替えるための非線形性によって、帯域内ノイズ生成の２つの相反する機構によってもたらされる。この非線形独立性は、帯域内位相ノイズを増大させて、キャリアに近接する広帯域のシグマデルタノイズを折り返す。より小さな装置は、より高速な切替え速度を可能にし、そして、第１の独立性と対立するケースでより少ない折り返しノイズをもたらす。
【０１１３】
出力電流源で発生したノイズの量が、（かなりの努力を介して）シミュレーションにより非常に良く予測できる一方で、シンセサイザノイズに対するチャージポンプ（及び位相検出器）の非線形性上のΣΔノイズの折り返しの正確な評価をシミュレートするのは、複雑及び困難である。既存の開発ツールへの１つの起こり得るアプローチは、第１のシリコン（第１の実装）を完全に評価することであり、それから、次の設計段階（次の実装）におけるバランスを改善することである。良い性能のバランスは、整数及びわずかな性能の間の差異が、３ｄＢに近づくとき、達成される。
【０１１４】
（先に考慮されたシンセサイザ用の３Ｖと比較して）１．２Ｖ供給電圧動作への要望は、制御値（３Ｖと比較して１．２Ｖ供給のために２．４倍低い）と、バイアス回路（未変更）との間の好ましくない比率のために、デザイン困難性をさらに増加させる。この領域及び多くの繰り返しシミュレーションにおける慎重な回路改良は、出力電流源からノイズの影響を減少することに繋がる。
【０１１５】
１．２Ｖ装置及び（擬似負荷を有する伝達ゲートへの共通ソースのガスケードタイプからの）ＰＭＯＳ電流源を切替える出力電流の修正は、（上述の）出力負荷サイクルの減少を可能にするときに役に立った。
【０１１６】
３．０１ＧＨｚでの測定結果は、シリコンＰＮ性能が期待されていたもの、帯域内ノイズレベルが−９４．８ｄＢｃ／ｓｑｒＨｚである、に近かったことを示す。低いＰＮレベルは、高速のロックアップ時間を達成するために、十分なシンセサイザバンド幅の設定を許容するために役に立つ。測定用のバンド幅設定は、約２００ｋＨｚであって、そして、これは、（統合された）０．９２°ｒｍｓというＲＭＳノイズに終わる。
【０１１７】
ロックアップ時間は、２００ｋＨｚバンド幅及び０．９２°ＲＭＳ ＰＮで測定される。目標（３．０１ＧＨｚ）からの出力周波数誤差は、新しい周波数がプログラムされた後で、時間に対してプロットされた。１３０Ｈｚより小さい特定された最終精度は、１３０．８μｓの後に達成される。
【０１１８】
とても低い位相ノイズ及び高速なホッピングを可能にし、且つ、深いサブマイクロメータにおける統合のために適切な広周波数範囲シンセサイザの概念が、ここに開示された。（この種の技術に典型的な）所望のアナログ性能は、最適化された回路トポロジを選択し、且つ、洗練されたデジタル制御アルゴリズムを用いることによって、満たされる。この要求される性能は、複雑なアナログ設計アプローチでは事実上実現可能ではないが、デザインの複雑性を増加させ、且つ、連続トラッキング及びアナログ動作ポイントの最適化のための自立した組み込み状態機械を用いることによって、達成される。このアプローチは、重要なプロセス変動範囲を補正するためにも役立ち、それは、最先端技術における減少した構造サイズの結果である。測定結果は、期待値にとても近い、−９４．８ｄＢｃ／ｓｑｒＨｚの位相ノイズを及び１３０．９μｓのロックアップ時間を示した。これらの主要な技術は、簡素化されたプリスケーラ及び極めて良い位相検出線形性を許容して、シンセサイザ設計に首尾よく実装された。この開発で使用された位相検出器の概念は、将来の位相ノイズ改良の可能性を有する。
【０１１９】
上記した形態のいずれにおいても、様々な特徴が、ハードウェア、又は、１つ以上のプロセッサ上で起動しているソフトウェアモジュールにおいて実装される。１つの形態の特徴は、他の形態のいずれにも適用可能である。
【０１２０】
本発明は、ここで記述された方法のいずれかを成し遂げるためのコンピュータプログラム又はコンピュータプログラムモジュール、及び、ここで記述された方法のいずれかを成し遂げるためのコンピュータプログラムを格納するコンピュータ可読媒体を提供する。本発明を実施するためのコンピュータプログラムは、コンピュータ可読媒体に格納され、又は、例えば、インターネットウェブサービスから提供されるダウンロード可能なデータ信号のような信号という形式、又は、他の可能な形式であり得る。
【０１２１】
本発明の実施形態は、次の記述によって規定されても良い。
【０１２２】
１．出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び前記第１の制御信号に依存する前記出力信号を生成するために動作可能であり、且つ、前記第１の制御信号に応じて、前記出力信号及び前記第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、
前記第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て前記第１の制御信号に応じて、前記第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、
を有する制御回路。
【０１２３】
２．前記第２の制御手段は、前記第１の制御信号と前記第２の参照信号との関係を示す前記第２の制御信号を生成するように動作する上記１に記載の制御回路。
【０１２４】
３．前記回路は、高周波数外乱及び低周波数外乱の影響をうけやすく、
前記低周波数外乱が無いと、前記高周波数外乱は、特定量によって前記第１の制御信号の振幅を変動することができる低エネルギー外乱であり、
前記第２の制御手段が無いと、前記低周波数外乱は、前記特定量より実質的に大きい量によって前記第１の制御信号の振幅を変動することができる高エネルギー外乱である上記１又は２に記載の制御回路。
【０１２５】
４．前記第２の制御手段は、前記高周波及び低周波外乱の存在下で、前記第１の制御信号の振幅が、前記特定量で規定される振幅値の帯域内（のみ）で変動するように、前記第２の制御信号と共に前記第１の制御手段を制御するように動作する上記３に記載の制御回路。
【０１２６】
５．前記第２の制御手段は、基準振幅に関連した前記帯域の振幅を制御可能な位置に置くように動作する帯域位置決め手段を有する上記４に記載の制御回路。
【０１２７】
６．前記第１の所望の関係が変更されるとき、前記振幅の帯域の位置が、前記基準振幅又は他の基準振幅に関連するように、前記第１の制御手段の動作を制御するように動作する手段を有する上記４又は５に記載の制御回路。
【０１２８】
７．前記第１の制御手段は、前記第１の所望の関係における前記高周波数外乱の効果を補正するように構成される第１の制御ループを形成し、且つ、
前記第２の制御手段は、前記第２の所望の関係における対応する低周波数外乱を補正する手段として、前記第１の所望の関係における前記低周波数外乱の効果を補正するように構成される第２の制御ループを形成する上記３〜６のいずれか１項に記載の制御回路。
【０１２９】
８．前記低周波数外乱は、大気温度における変化に起因する上記３〜７のいずれか１項に記載の制御回路。
【０１３０】
９．前記第２の制御手段は、前記第１の制御手段の周波数変化より低い前記制御信号の周波数変化に実質的に応答する上記３〜８のいずれか１項に記載の制御回路。
【０１３１】
１０．前記第１の制御手段は、前記第１の制御信号に作動して第１のローパスフィルタを有し、
前記第２の制御手段は、前記第２の制御信号に作動して第２のローパスフィルタを有し、及び、
前記第２のローパスフィルタのカットオフ周波数は、前記第１のローパスフィルタのカットオフ周波数より実質的に低い上記１〜９のいずれか１項に記載の制御回路。
【０１３２】
１１．前記第１の制御手段は、二重入力電圧制御発振器を備え、且つ、
前記入力の１つは、前記第１の制御信号を受信するように構成され、且つ、前記入力の他の１つは、前記第２の制御信号を受信するように構成され、
位相ロックループの機能を実行するように構成される上記１〜１０のいずれか１項に記載の制御回路。
【０１３３】
１２．前記第２の制御手段は、前記第１の制御信号と前記第２の参照信号との間の比較に依存して前記第２の制御信号を生成するように動作する上記１〜１１のいずれか１項に記載の制御回路。
【０１３４】
１３．前記第２の制御手段は、前記比較を実行するように構成されるコンパレータを有する上記１２に記載の制御回路。
【０１３５】
１４．前記第２の制御手段は、前記第２の制御信号が前記第１の制御信号の変動に関連する実質的に大きな範囲で変動するように前記第２の制御信号を生成するために、前記比較に従って動作する増幅器を有する上記１２又は１３に記載の制御回路。
【０１３６】
１５．前記第２の制御手段は、前記比較を実行するように動作する演算相互コンダクタンス増幅器を有する上記１２〜１４のいずれか１項に記載の制御回路。
【０１３７】
１６．前記比較を実行するように動作する前記第２の制御手段は、前記第１の制御信号からのＤＣ分離した前記第２の制御信号を用いる上記１２〜１５のいずれか１項に記載の制御回路。
【０１３８】
１７．前記第１の参照信号は、参照周波数を有し、
前記出力信号は、出力周波数を有し、
前記第１の所望の関係は、前記参照周波数と、前記出力周波数との間の所望の周波数ベースの関係である上記１１〜１６のいずれか１項に記載の制御回路。
【０１３９】
１８．前記第２の参照信号は、参照振幅を有し、
前記第１の制御信号は、制御振幅を有し、
前記第２の所望の関係は、前記参照振幅と、前記出力周振幅との間の所望の振幅ベースの関係である上記１１〜１７のいずれか１項に記載の制御回路。
【０１４０】
１９．前記第１及び第２の所望の関係の少なくとも１つは制御可能である上記１１〜１８のいずれか１項に記載の制御回路。
【０１４１】
２０．前記第２の制御手段は、セットアップ段階の間に、前記第２の制御信号をプリセット値にプリセットするように動作可能なプリセット手段を備え、そして、前記第２の制御手段は、作動段階の間に、前記プリセット値に関する第２の制御信号の生成の基礎を形成するために動作可能である上記請求項のいずれか１項に記載の制御回路。
【０１４２】
２１．前記プリセット値は、外部ファクタに依存するように構成される上記２０に記載の制御回路。
【０１４３】
２２．前記外部ファクタは、現状の大気温度であり、前記プリセット手段は、前記現状の大気温度を測定するように動作するセンサを有する上記２１に記載の制御回路。
【０１４４】
２３．前記プリセット値は、前記回路が動作するようになっている大気温度の範囲内の現状の大気温度の状況に対応する前記第２の制御信号を受け入れる振幅値の範囲の値である上記２１に記載の制御回路。
【０１４５】
２４．前記第２の制御信号は、前記第１の参照信号と異なる上記１〜２３のいずれか１項に記載の制御回路。
【０１４６】
２５．上記１〜２４のいずれか１項に記載の制御回路を備える位相ロックループ回路。
【０１４７】
２６．上記１〜２４のいずれか１項に記載の制御回路を備えるシンセサイザ。
【０１４８】
２７．上記１〜２４のいずれか１項に記載の制御回路を備える無線通信システムの使用のためのトランスミッタ、レシーバ、又はトランシーバ。
【０１４９】
２８．上記２７に記載の少なくとも１つのトランスミッタ及び少なくとも１つのレシーバを有する無線通信システム。
【０１５０】
２９．出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し、
前記第１の制御信号に依存する前記出力信号を生成し、
前記第１の制御信号に応じて、前記出力信号及び前記第１の参照信号に間の第１の所望の関係を維持するように動作し、
前記第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て前記第１の制御信号に応じて、前記第１の制御信号の生成に影響を与える、ことを有する制御方法。
【技術分野】
【０００１】
本発明は、制御回路に関する。限定的にではないが、特に、本発明は、通信システム、例えば、無線通信システムの使用のための制御回路に関する。
【背景技術】
【０００２】
現代の通信システムは、通常、安定した搬送波信号、例えば、所望且つ安定した搬送波信号の生成を要求する。そのような通信システムは、通常、シンセサイザ、及び搬送波信号を生成する物を用いる。本発明を実施する制御回路は、例えば、搬送波信号を生成するために使用され、及び、シンセサイザの一部又は全部を形成し得る。
【０００３】
無線通信のための今日の先端アーキテクチャの性能は、使用されるシンササイザの性能にますます大きく依存している。これは、IEEE802.16e(Mobile WiMAX)のような高いデータ効率を目標にしている新しい無線通信規格が、搬送波生成の明確性や機敏性に関する厳格な要求を設けているためである。同時に、増大するデジタル的な複雑性と共に高度に統合されたソリューションに対する増大する市場要求が、先端アーキテクチャのための標的とする技術を１００ｎｍとしつつあり、それはシンセサイザ統合へのアナログ設計アプローチに追加的な制限を加えている。結果として、高密度デジタル設計のための最適化技術において、競争力があり高性能なアナログブロックを実装することは、挑戦的なタスクである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現状のシンセサイザ設計における典型的な要求は、次の通りである。第１に、大きな電圧制御発振器（ＶＣＯ）範囲（例えば、〜５００ＭＨｚ）は、寄生効果が使用可能な制御範囲を減少する周波数（例えば、３ＧＨｚ）が通常望ましい。第２に、低い電力供給電圧（例えば、１．２Ｖ）が望ましいときが多く、それは使用可能なＶＣＯ制御範囲を（飽和マージンを考慮すると）数百ｍＶに著しく制限し、低いＶＣＯゲイン及び広範な周波数制御範囲への要求と対立する。第３に、低い電力消費の要求があり、それは（ＶＣＯタンクインピーダンス及びループフィルタインピーダンスのような）より高い電力関連インピーダンスにつながるが、低いノイズ（例えば、−９５ｄＢｃ＠１００ｋＨｚオフセット）を生じるようにより低いインピーダンスの要求と対立する。
【０００５】
これに加えて、著しい周波数ドリフトは、特定の温度範囲（例えば、−４０℃〜８０又は１２５℃）に生じる。実用的なシンセサイザは、周波数ホッピング無しで数時間の連続的動作が可能であるので、これは、連続動作中に温度補正能力の要求を含む。
【０００６】
“A Fully Integrated 14-Band 3.1-to-10.6GHz 0.13um SiGe BiCMOS UWB RF Transceiver”O.Welther et al, ISSCC Conference, Session 6, UWB Potpourri, 6.4, ページ１２２及び１２３、と題する論文の中で、二重の制御点ＶＣＯを有するシンセサイザが開示されている。このＶＣＯは、周波数範囲を増加するように使用され、二つの制御パスを使用し、その二つの制御パスの一つは低いバンド幅で遅い変化（例えば、温度）だけを補正することができるが、引き換えにより少ないノイズの原因となり、他の制御パスの一つは、通常の方法で使用される。このシステムは、制御電圧（直流レベルは、両方の入力とも同じである）を変えることを要求し、それゆえ、低供給電圧要求によって制限される。
【０００７】
上記課題のいくつか又は全てを解決することが望ましい。特に、起こり得る温度ドリフトの効果を、連続運転間に好ましくは補正する制御回路を提供することが望ましい。
【課題を解決するための手段】
【０００８】
本発明の第１の形態によれば、出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び第１の制御信号に依存する出力信号を生成するために動作可能であり、且つ、第１の制御信号に応じて、出力信号及び第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、
第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て第１の制御信号に応じて、第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、を有する制御回路が提供される。
【０００９】
第１の制御信号及び第２の制御信号との間の所望の関係を維持するように動作することによって、ある境界以内に、第１の制御手段内の構成要素の動作を維持することが出来る。構成要素が動作しなければならない範囲を減少することによって、効率を上げ、コストを抑え、電力消費を減らし、ノイズ性能を向上し、動作速度を向上する等を可能にするという利点がある。
【００１０】
第２の制御手段は、第１の制御信号と第２の参照信号との関係を示す第２の制御信号を生成するように動作しても良い。
【００１１】
回路は、高周波数外乱及び低周波数外乱の影響をうけやすくても良い。高周波数外乱は、低周波数外乱が無いと、特定量によって第１の制御信号の振幅（magnitude）を変動することができる低エネルギー外乱であり得る、そして、第２の制御手段が無いと、低周波数外乱は、特定量より実質的に大きい量によって第１の制御信号の振幅を変動することができる高エネルギー外乱であり得る。
【００１２】
好ましくは、第２の制御手段は、高周波及び低周波外乱の存在下で、第１の制御信号の振幅が、特定量で規定される振幅値の帯域内（のみ）で変動するように、第２の制御信号と共に第１の制御手段を制御するように動作する。そのような振幅の帯域は、「スイート・スポット」と参照しても良い。第２の制御手段は、基準振幅に関連した帯域の振幅を制御可能な位置に置くように動作する帯域位置決め手段を有しても良い。このように、「スイート・スポット」は、制御可能であっても良い。
【００１３】
ある実施例においては、第１の所望の関係が変更されるとき、振幅の帯域の位置が、基準振幅又は他の基準振幅に関連するように、第１の制御手段の動作を制御するように動作する手段を有する。例えば、出力信号における変化が、第１参照信号を変えないで要求される場合、第１の所望の関係は変更可能であっても良い。シンセサイザの場合、出力周波数における変化が望ましい。これらの変化にもかかわらず、同じ「スイート・スポット」を維持する利点がある。
【００１４】
ある実施例においては、第１の制御手段は、第１の所望の関係における高周波数外乱の効果を補正するように構成される第１の制御ループを形成し、且つ、第２の制御手段は、第２の所望の関係における対応する低周波数外乱を補正する手段として、第１の所望の関係における低周波数外乱の効果を補正するように構成される第２の制御ループを形成する。
【００１５】
低周波数外乱は、大気温度における変化に起因するかもしれない。例えば、低周波数外乱は、大気温度、又は、圧力に起因し、又は回路の老朽化が影響するかもしれない。
【００１６】
第２の制御手段は、第１の制御手段の周波数変化より低い制御信号の周波数変化に実質的に応答しても良い。２つの制御応答の間の相互作用、即ち、第１の制御手段によって提供される、及び第２の制御手段の存在によって提供される補償機能における相互作用を減らすために、周波数の応答が、このように分離される利点がある。
【００１７】
ある実施例では、第１の制御手段は、第１の制御信号に作動して第１のローパスフィルタを有し、第２の制御手段は、第２の制御信号に作動して第２のローパスフィルタを有し、及び、第２のローパスフィルタのカットオフ周波数は、第１のローパスフィルタのカットオフ周波数より実質的に低い。このように、上述された相互作用は、減少され得る。
【００１８】
第１の制御手段は、二重入力電圧制御発振器を備え、且つ、入力の１つは、第１の制御信号を受信するように構成され、且つ、入力の他の１つは、第２の制御信号を受信するように構成され、位相ロックループの機能を実行するように構成されても良い。両方の入力は、電圧制御発振器の出力信号を生成するために用いられても良い。このように、第１の制御信号を受信する負荷は、いくらかの制御機能が第２の制御信号を受信する入力を経て機能するために、減少する。
【００１９】
第２の制御手段は、第１の制御信号と第２の参照信号との間の比較に依存して第２の制御信号を生成するように動作しても良い。例えば、第２の制御手段は、比較を実行するように構成されるコンパレータを有しても良い。第２の制御手段は、第２の制御信号が第１の制御信号の変動に関連する実質的に大きな範囲で変動するように第２の制御信号を生成するために、比較に従って動作する増幅器を有しても良い。演算相互コンダクタンス増幅器は、比較を実行するように動作するように構成されても良い。比較を実行するように動作する手段は、第１の制御信号からのＤＣ分離した第２の制御信号を用いても良い。
【００２０】
第１の制御信号から第２の制御信号をＤＣ分離することによって、並びに、比較とともに増幅を実行することによって、第２制御信号は、特定の振幅範囲で変動する。小さな制御範囲より大きな範囲で規定された制御信号と共に、よりいつも大変お世話になっております（さらに精度が高い）制御が実行される利点がある。振幅における変化は、振幅の変化がより大きいとき、より簡単に検出可能である。
【００２１】
第１の参照信号は、参照周波数を有し、出力信号は、出力周波数を有し、第１の所望の関係は、参照周波数と、出力周波数との間の所望の周波数ベースの関係であっても良い。例えば、そのような配置は、位相ロックループの機能性に類似した回路の機能性を提供する。
【００２２】
第２の参照信号は、参照振幅を有し、第１の制御信号は、制御振幅を有し、第２の所望の関係は、参照振幅と、出力周振幅との間の所望の振幅ベースの関係であっても良い。第２の参照信号及び第１の制御信号は、それらの振幅によって特徴付けられる電圧信号であっても良い。
【００２３】
第１及び第２の所望の関係の少なくとも１つは制御可能である。例えば、第１の所望の関係を制御することによって、第１の参照信号を一定に保つ一方で、出力信号を制御可能なように変更することも出来る。第２の所望の関係を制御することによって、「スイート・スポット」を変更することも出来る。
【００２４】
第２の制御手段は、セットアップ段階の間に、第２の制御信号をプリセット値にプリセットするように動作可能なプリセット手段を備え、そして、第２の制御手段は、作動段階の間に、プリセット値に関する第２の制御信号の生成の基礎を形成するために動作可能であっても良い。ある作動段階において使用されるプリセット値は、上述のセットアップ段階からのプリセット値に基づいても良い。
【００２５】
プリセット値は、外部ファクタに依存するように構成されても良い。外部ファクタは、現状の大気温度であり、プリセット手段は、現状の大気温度を測定するように動作するセンサを有しても良い。他の外部ファクタを考慮に入れても良く、他のセンサが、他の外部ファクタを監視するために用いられても良い。
【００２６】
好ましくは、プリセット値は、回路が動作するようになっている（関連する外部ファクタに関する測定範囲）大気温度の範囲内の（関連する外部ファクタに関する測定）現状の大気温度の状況に対応する第２の制御信号を受け入れる振幅値の範囲の値である。このように、プリセット手段の使用は、第２の制御信号が所望の範囲上の線形制御を提供することを可能にし得る。
【００２７】
第２の制御信号は、第１の参照信号と異なっても良い。第２の参照信号は、第１の参照信号に基づいても良く、又は、第１の参照信号から生成等されても良い。
【００２８】
本発明の第２の形態によれば、上述した本発明の第１の形態による制御回路を備える位相ロックループ回路が提供される。
【００２９】
本発明の第３の形態によれば、上述した本発明の第１の形態による制御回路を備えるシンセサイザが提供される。
【００３０】
本発明の第４の形態によれば、上述した本発明の第１の形態による制御回路を備える無線通信システムの使用のためのトランスミッタ、レシーバ、又はトランシーバが提供される。
【００３１】
本発明の第５の形態によれば、上述した本発明の第４の形態による少なくとも１つのトランスミッタ及び少なくとも１つのレシーバを有する無線通信システムが提供される。
【００３２】
本発明の第６の形態によれば、出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し、第１の制御信号に依存する出力信号を生成し、第１の制御信号に応じて、出力信号及び第１の参照信号に間の第１の所望の関係を維持するように動作し、第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て第１の制御信号に応じて、第１の制御信号の生成に影響を与える、ことを有する制御方法が提供される。
【００３３】
添付の図面に対する参照は、例示を目的としてなされる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例に係る制御回路１の概略図である。
【図２】２つの状況下における信号ＣＯＮ１を表す概略図である。
【図３】本発明の実施例に係る制御回路５０の概略図である。
【図４】制御回路５０の動作のより良い理解のために使用可能な３つのグラフを示す図である。
【図５】制御手段２０の修正バージョンと見なされる回路７０の概略図である。
【図６】本発明の実施例に係る実装例としてのシンセサイザの概略図である。
【図７】図６の実装例の本発明の実施例の動作のより良い理解のために使用可能な３つのグラフを示す図である。
【図８】図６のシンセサイザアーキテクチャの単純化された機能ブロックである。
【図９】アナログユニットを強調した図６のシンセサイザアーキテクチャの詳細な概略図である。
【図１０】実施例の実装に関連する周波数キャリブレーションシーケンス（ＶＣＯ出力周波数オーバータイム）の一例を示す図である。
【図１１】実施例の実装に関連する、再キャリブレーション及び最後のアナログロッキングの間の出力周波数の一例を示す図である。
【図１２】IDIv設定１３から派生する３つの起こり得る相検出タイムスロットを示す図である。
【図１３】デジタル制御部及び実施例の実装における他のブロックへの接続性のブロックレベル概略図である。
【発明を実施するための形態】
【００３５】
図１は、本発明の実施例に係る制御回路１の概略図である。制御回路１は、第１の制御手段１０及び第２の制御手段２０を有する。第１の制御手段１０は、制御信号生成器３０及び出力信号生成器４０を有する。
【００３６】
一般的に言えば、第１の制御手段は、出力信号ＯＵＴ及び参照信号の間の関係を示す制御信号ＣＯＮ１を生成するように作動し、且つ制御信号ＣＯＮ１に従って出力信号ＯＵＴを生成するように作動する。第１の制御手段は、制御信号ＣＯＮ１に応答して出力信号ＯＵＴと参照信号との間の第１の所望の関係を維持しやすいように構成される。さらに、一般的に言えば、第２の制御手段は、制御信号ＣＯＮ１とその又は他の制御信号との間の第２の所望の関係を維持しやすいように、制御信号ＣＯＮ１に応答して第１の制御手段の動作に影響を与えるように構成される。さらに、第２の制御手段は、第１の制御手段のそれより、制御信号ＣＯＮ１における実質的により低い周波数変化に応答するように構成される。
【００３７】
図１に戻ると、制御信号生成器３０は、参照信号ＲＥＦ１及び出力信号ＯＵＴを受信するように、及び、２つの受信信号に従って制御信号ＣＯＮ１を生成するように接続される。出力信号生成器４０は、制御信号生成器３０から制御信号ＣＯＮ１を受信し、且つ、制御信号ＣＯＮ１の受信に従って出力信号ＯＵＴを生成するように接続される。しかしながら、第１の制御手段の理解のために、出力生成器４０は、第２の制御手段から付加的な信号を受信するようにも接続され、この付加的な信号はこの段階では無視され得ると考えられる。
【００３８】
使用において、制御信号生成器３０は、出力信号ＯＵＴを参照信号ＲＥＦ１と比較し、且つ出力信号ＯＵＴと参照信号ＲＥＦ１との間の関係を制御信号ＣＯＮ１の中に示す。出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係の一例は、制御信号ＣＯＮ１の値は、出力信号ＯＵＴと参照信号ＲＥＦ１との間における振幅の差を表す場合において、それらの振幅が同じであることである。所望の関係は、出力信号ＯＵＴの振幅が参照信号ＲＥＦ１の振幅より高い又は低い因数、例えば、高い又は低いという整数因数である。さらに、所望の関係は、振幅ベースというよりむしろ周波数ベースであり、制御信号ＣＯＮ１は、例えば、位相における差異を示す場合がある。
【００３９】
使用において、出力信号生成器４０は、出力信号ＯＵＴを生成するとき、制御信号ＣＯＮ１を考慮する。それゆえ、所望の関係に実際の関係をもたらすために、第１の制御手段１０の全体的効果は、実際の関係との間の差異、出力信号ＯＵＴと参照信号ＲＥＦ１との間の差異、補正するための所望の関係の差異のためにある。所望の関係が周波数ベースであるケースにおいては、第１の制御手段１０は、位相ロックループ（ＰＬＬ）と同等なものと考えられる。
【００４０】
第２の制御手段２０は、一般に、ある境界内で、第１の制御手段１０の動作を維持しようとするために提供される。第２の制御手段の使用は、より詳細に述べられる。
【００４１】
第２の制御手段２０は、制御信号ＣＯＮ１及び参照信号ＲＥＦ２を受信し、且つ、出力生成器４０にさらなる制御信号ＣＯＮ２を出力するように接続される。参照信号ＲＥＦ２は、参照信号ＲＥＦ１に基づいており（又は、同一であり）、又は、独立して提供される参照信号であっても良い。
【００４２】
使用において、第２の制御手段２０は、制御信号ＣＯＮ１と参照信号ＲＥＦ２とを比較し、そして、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の関係を示すために、さらに制御信号ＣＯＮ２を生成する。前述同様に、所望の関係の例は、さらなる制御信号ＣＯＮ２の値は、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の振幅の差異を表す場合において、それらの振幅は同じであることである。
【００４３】
出力信号生成器４０は、制御信号ＣＯＮ１及びさらなる制御信号ＣＯＮ２を受信し、且つ、受信した制御信号両方に応答する出力信号ＯＵＴを生成するように構成される。このようにして、第２の制御手段２０は、参照信号ＲＥＦ２（例えば、いわゆる「スイート・スポット」）に関する所望の関係の中に制御信号ＣＯＮ１を維持するように機能し、且つ、所望の関係からの転換を補正するように作動する。
【００４４】
したがって、要約すると、第１の制御手段１０は、出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係を維持するように機能し、且つ、（第１の制御手段１０に関連して）第２の制御手段２０は、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の所望の関係を維持するように機能する。
【００４５】
（第２の制御手段２０は含まれず）第１の制御手段１０によって形成される制御ループ（メインループ）は、高周波数の外乱にもかかわらず、出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係を維持しようとするために、即ち、高周波数の変動／変化に応答して、高速になるように構成されるのが好ましい。対照的に、（第１の制御手段１０に関連して）第２の制御手段２０は、低周波数の外乱にもかかわらず、制御信号ＣＯＮ１と参照信号ＲＥＦ２との間の所望の関係を維持しようとするために、即ち、低周波数の変動／変化に応答して、低速になるように構成されるのが好ましい。そのような低周波数の外乱は、例えば、温度変化によるものであり、又は、他の外的効果によるものである。
【００４６】
２つのループ間の周波数特性のおける上記差異は、補助のループが不要な付加的ノイズをメインループに加える機会を減らし、１つのループが他のループの動作に影響を与えるために、２つのループ間の相互作用を減らす。例えば、２つのループが同じ周波数特性を有する場合、２つのループは、互いに同じ速度で外乱を補正して、例えば、対象とする設定値のオーバーシュートをもたらし、且つ、不安定なシステムを生成する。全体的な効果は、乏しいノイズ特性のシステムと同程度の作用である。それゆえ、２つのループの周波数特性は、相互作用を最小化するように、注意深く選択されるのが好ましい。
【００４７】
メインループに加えて補助ループを提供する潜在的利益をより良く理解するために、図２を参照する。図２は、２つの状況下における制御信号ＣＯＮ１を表す概略図である。図２では、高周波変動は、本発明のより良い理解を援助するために、制御信号ＣＯＮ１で示されるが、当然のことながら、第１の制御手段は、高周波変動を減少し又はさらに取り除くために機能する。
【００４８】
図２（ａ）では、第２の制御手段２０は存在しないと仮定され、又は、出力信号生成器４０への入力制御信号ＣＯＮ２が、接続を断たれたと仮定される。補助的な制御ループの援助無しで、出力信号生成器に示される制御信号ＣＯＮ１は、高周波及び低周波成分を有する。これは、実線から容易にわかる高周波成分、及び、破線で示される低周波成分と共に、図２（ａ）に示される。この制御信号ＣＯＮ１は、メインループが高周波及び低周波外乱の両方を、出力信号ＯＵＴと参照信号ＲＥＦ１との間の所望の関係から経験することを示している。さらに、図２（ａ）に示されるように、高周波変動の振幅Ｘは、一般に、低周波変動の振幅Ｙより小さい。例えば、これは、高周波変動が低エネルギー外乱によってもたらされる場合、例えばメインループへのノイズによる場合、そして、低周波変動が相対的に高エネルギー外乱によってもたらされる場合、例えば大気温度の変化（例えば、−４０℃〜１２５℃の大きな範囲）による場合、典型的である。
【００４９】
注意深い設計と共に、メインループは、図２（ａ）の制御信号ＣＯＮ１の例に対応するように設計される。しかしながら、出力信号生成器４０、及び制御信号生成器３０の中の他の対応要素は、（範囲Ｘと比較して）相対的に高い範囲Ｙにおける変動を処理することができる必要があり、そしてこれは、顕著な費用、複雑性、及び電力消費に関連する不利益を有する。
【００５０】
図２（ａ）と比して、図２（ｂ）では、第２の制御手段２０が存在していることが仮定される。上述のように、補助ループは、制御信号ＣＯＮ１における低周波変動に応答するように構成され、且つ、低周波数変動を補正するように、制御信号ＣＯＮ２と共に出力信号生成器４０に影響を与えるように構成される。従って、補助ループ（即ち、第２の制御手段２０を含む）によって提供される支援と共に、出力信号生成器４０に伝えられる制御信号ＣＯＮ１は、効果的に、（低周波数の外乱を示す）低周波数変動を取り除かれる。これは、図２（ｂ）から明らかであり、それは、もはや破線は変動していない。
【００５１】
本発明の実施例に対応する図２（ｂ）におけるシナリオでは、多くの利益が提供される。このシナリオでは、出力信号生成器４０、及び制御信号生成器３０における対応する他の要素は、（範囲Ｙと比較して）相対的に小さい範囲Ｘにおける変動を処理することができることのみが必要である。従って、費用、複雑性、及び電力消費のかなりの抑制が達成される。
【００５２】
図３は、本発明の実施例に係る制御回路５０の概略図である。制御回路５０は、制御回路１の実施例であり、従って、（本発明の他の実施例に当てはまることだが）同じ要素が同じ参照符号によって示され、それゆえ、重複する記述は省かれる。
【００５３】
制御回路５０は、位相ロックループ（ＰＬＬ）の一般的な機能を実行するように実装される。一般論として、ＰＬＬは、「参照」信号（参照信号ＲＥＦ１）の位相と固定された関係を有する信号（出力信号ＯＵＴと比較される）を生成する制御システムである。周波数及び位相の両方の中で参照（参照信号ＲＥＦ１）に一致するまで、制御振動子の周波数を自動的に上げ又は下げて、ＰＬＬ回路は、周波数及び利用可能な信号の位相の両方に対応する。ＰＬＬは、負のフィードバックを用いた制御システムの例である。
【００５４】
簡単に言えば、ＰＬＬは、２つの信号（図１では、参照信号ＲＥＦ１及び出力信号ＯＵＴ、又はそれらに基づいた信号）の周波数を比較し、且つ、入力周波数の間の差異に比例するエラー信号（制御信号ＣＯＮ１）を生成する。エラー信号は、出力周波数を生成する電圧制御発信器（ＶＣＯ）を作動させるために使用される。出力周波数は、負のフィードバックを生成して、システムの入力への付加的な周波数ディバイダを通して供給される。出力周波数がドリフトすると、エラー信号が増大し、エラーを減らすために、逆方向の周波数を促進する。したがって、出力は、他の入力における周波数に固定される。この入力は、参照（参照信号ＲＥＦ１）と称され、通常は、周波数において非常に安定している水晶振動子から派生される。
【００５５】
位相ロックループは、無線、電気通信、コンピュータ、他の電気機器において広く使用される。それらは、安定した周波数を生成し、ノイズのある通信経路から信号を回収し、又は、マイクロプロセッサのようなデジタル論理設計におけるクロックタイミングパルスを分配する。１つの集積回路は、完全な位相ロックループの構成ブロックを提供するので、その技術は、多くのＧＨｚまで秒当たりの周波数の比から変化する出力周波数と共に、近代の電気装置で広く使用される。
【００５６】
ＰＬＬは、一般に、３つの基本エレメント、即ち、位相検出器、可変電子振動子、フィードバック経路（そしてそれは、周波数ディバイダをよく含む）を含む。これらの３つの要素は、図３のさらなる検討において明らかになる。
【００５７】
制御回路５０において、第１の制御回路１０は、位相検出器（ＰＤ）５２、チャージポンプ（ＣＰ）５４、ローパスフィルタ（ＬＦ）５６、電圧制御発振器（ＶＣＯ）５８、ディバイダ（ＤＩＶ）６０を有する。第２の制御回路２０は、演算相互コンダクタンス増幅器（ＯＴＡ）６２、及びキャパシタ６４を有する。位相検出器５２、チャージポンプ５４、ローパスフィルタ５６、及びディバイダ６０は、制御信号生成器３０の一部であり、そして、電圧制御発振器５８は、出力信号生成器４０の一部である。
【００５８】
制御回路５０の全体操作は、（ＰＬＬで、行われる比較は、位相ベースの比較である）周波数ドメインにあるので、参照信号ＲＥＦ１は、参照周波数ＦREFによって規定され、及び出力信号ＯＵＴは、出力周波数ＦOUTを有する。
【００５９】
位相検出器５２は、参照信号ＲＥＦ１、及びフィードバック信号ＦＢを受信するように接続される。ディバイダ６０は、出力信号ＯＵＴを受信するように構成され、且つ位相検出器５２への入力のためにフィードバック信号ＦＢを生成するように構成される。ディバイダ６０は、ファクタＮで出力信号ＯＵＴの周波数ＦOUTを分けるように仮定すると、フィードバック信号ＦＢは、周波数ＦOUT／Ｎを有する。位相検出器５２は、２つの信号、「上向き」信号及び「下向き」信号を出力し、それは順にローパスフィルタ５６によってローパスフィルタされる出力信号を有し、それによって制御信号ＣＯＮ１を生成する。
【００６０】
一般論として、参照信号ＲＥＦ１及びフィードバック信号ＦＢの間の検出に基づいて、位相検出器５２は、「上向き」及び「下向き」信号を制御し、それによってチャージポンプ５４から出力される電荷パルスが、検出された位相差を示すようにチャージポンプ５４を制御する。これらのパルスは、制御信号ＣＯＮ１が検出された位相差を示す振幅の電圧信号であるように、（ローパスフィルタ５６の一部を構成する）積分器として作動するキャパシタに通常は供給される。いくらかのローパスフィルタリングは、もちろん、ローパスフィルタ５６によってなされることが理解されるであろう。
【００６１】
電圧制御発振器５８は、制御信号ＣＯＮ１を受信し、その電圧レベルは、その出力周波数ＦOUT及びそれより出力信号ＯＵＴを制御するために使用される。
【００６２】
多くのＰＬＬの場合、制御回路５０は、周波数シンセサイザを製造するためにフィードバック経路にディバイダ６０を含む。ディバイダの比率Ｎが、例えば、２である場合、位相検出器５２は、周波数ＦREF及びＦOUT／２を比較し、それゆえ、周波数ＦOUTは、２＊ＦREF（即ち、Ｎ＊ＦREF）になる傾向がある。多くの発信器周波数が、単独で安定した、正確で、しかし、高価で、クオーツ／水晶制御の（参照信号ＲＥＦ１を形成して）参照発振器から製造されるので、プログラマブルディバイダ６０（ディバイダの比率Ｎは、制御可能である）は、無線通信用途等に特に有用である。
【００６３】
いくつかのＰＬＬは、参照クロック（ＲＥＦ１）と位相検出器５２への参照入力との間に、参照ディバイダ（ＲＤＩＶ）を含む。このＲＤＩＶは、図３に示されていないが、当然ながら、本発明は、そのようなディバイダを含むように拡張される。参照ディバイダは、分配比率Ｍを有する場合、出力周波数ＦOUTが（Ｎ／Ｍ）＊（ＦREF）になる傾向がある。ＰＬＬに異なるＦREFを与えることは簡単であるが、あるケースでは、参照信号ＲＥＦ１が他の問題によって抑制されるとき、参照ディバイダは有用である。本制御回路５０を考慮すると、参照信号ＲＥＦ１が参照ディバイダによって既に分割され、又は、そのような参照ディバイダはないことが理解されるだろう。
【００６４】
制御回路５０における第２の制御手段２０に戻ると、ＯＴＡ６２は、制御信号ＣＯＮ１及び参照信号ＲＥＦ２を受信するように接続される。制御回路５０のこの部分は、（制御信号ＣＯＮ１の電圧振幅が明白な）時間領域で動作するので、参照信号ＲＥＦ２は、参照電圧ＶREFによって規定される。
【００６５】
ＯＴＡ６２は、出力電流を生成する差動入力電圧の増幅器である。したがって、それは、電圧制御電流源（ＶＣＣＳ）である。それゆえ、ＯＴＡ６２は、制御信号ＣＯＮ１の電圧レベルを、参照電圧ＶREFと比較し、それに応じて電流を出力する。この出力信号は、キャパシタ６４を充電し（又は、放電し）、キャパシタ６４に溜められた電圧（電位差）は、電圧制御発振器５８にフィードバックする制御信号ＣＯＮ２を形成する。
【００６６】
キャパシタ６４を越えた電圧の格納は、ローパスフィルタ機能を形成し、そして、キャパシタ６４の電気容量値は、パスバンドをとても狭くし、即ち、例えば遮断電流をとても小さくするように、高い（例えば、１００ｎＦ）と考えられる。例えば、１００ｎＦ値と共に、キャパシタ６４は、阻止キャパシタとして機能し、補助ループのとても狭いバンド幅を生じ、そしてそれは、２つのループの間の相互作用を減少することに役立つ（、及び補助ループによって生成されるノイズ寄与を制限する）。
【００６７】
制御信号ＣＯＮ２を受信するように使用されるＶＣＯ５８への付加的な入力は、それがメインループへのノイズ寄与であるリスクを伝える。（付加的な入力は、より小さい範囲Ｘよりむしろ図２に表される範囲Ｙを処理する）ＶＣＯ入力制御信号ＣＯＮ１は、過剰なノイズ生成のリスクを増加する。周波数１０ｋＨｚ未満でも低いインピーダンスを生成する高い電圧値のキャパシタ６４（例えば、１００ｎＦ）は、付加的入力を介してノイズ電圧生成を減少させる。
【００６８】
それゆえ、使用に際し、制御信号ＣＯＮ２は、信号ＣＯＮ１及び参照電圧ＶREFに基づいて生成され、そしてそれによって、電圧制御発振器５８の動作は、参照電圧ＶREFに近接して制御信号ＣＯＮ１を効果的に維持するように影響される。参照電圧ＶREFの近接は、「スウィートスポット」として参照され、電圧制御発振器５８の設計（及び、制御信号生成器３０における回路のそれ）は、「スウィートスポット」で動作するように最適化され得る。
【００６９】
制御信号ＣＯＮ１と参照信号ＲＥＦ２との間で第２の制御手段２０でなされる比較は、制御信号ＣＯＮ１から制御信号ＣＯＮ２を直流成分阻止するように機能する。２つの経路を直流成分阻止することで、メインループ（図３参照）が、制御信号ＣＯＮ１を常に（参照信号ＲＥＦ２で規定される）「スウィートスポット」にあることを許可することが可能であり、それによって、全体の制御回路（例えば、シンセサイザ）のノイズ性能を妨げずに、制御信号ＣＯＮ２が必要に応じて、潜在的に、「レールからレールへ（rail-to-rail）」に大きく変化することを許可する一方で、メインループの一定の優れた動的性能を可能にする。
【００７０】
図４は、制御回路５０の動作のさらなる理解のための有用な３つのグラフを示す。
【００７１】
上部のグラフは、長期にわたる大気温度の変化を示す。真中のグラフ及び下部のグラフでは、実線は、温度補正（即ち、ＯＴＡ６２への制御信号ＣＯＮ１入力）に関係する制御信号を表し、破線は、温度補正（即ち、ＯＴＡ６２への制御信号ＣＯＮ１入力）に関係しない制御信号を表す。
【００７２】
図４からわかるように、温度補正無しで、制御信号ＣＯＮ２が相対的に一定である一方で、制御信号ＣＯＮ１は、大気温度における変化に対応するために、著しく上昇及び下降（スウィートスポットの外側に取られる）せざるを得ない。対照的に、温度補正有りで、制御信号ＣＯＮ１がスウィートスポット内で相対的に一定であり且つゆっくりとし続けることができる一方で、制御信号ＣＯＮ２は、大気温度の変化に対応して著しく上昇及び下降する。
【００７３】
本発明の実施例に係るシンセサイザ又は制御回路の中で、制御可能な形で、異なる可能な出力信号ＯＵＴを生成することが望ましい。例えば、シンセサイザの場合では、異なる出力信号ＦOUTを出力することが望ましい。
【００７４】
異なる出力信号ＯＵＴと共に、対応する制御信号ＣＯＮ１の異なる値を有することが望ましい。これはもちろん起こり得るが、所望の出力信号ＯＵＴに関係なく同じ「スウィートスポット」を維持することが望ましい。この能力を提供するために、本発明の実施例に係る出力信号生成器４０又はＶＣＯ５８は、（図示されない）さらなる制御信号ＣＯＮ３を、さらに受信するようになっている。制御信号ＣＯＮ３は、同じ又は極めて類似の「スウィートスポット」が、各ケースで得られるように、出力信号生成器４０又はＶＣＯ５８の動作を適合する役割を果たす。極めて類似の「スウィートスポット」が、対応するコンポーネントが「スウィートスポット」内で常に動作するように最適化されることを可能にするので、これは有利である。
【００７５】
図５は、回路７０の概略図であり、第２の制御手段２０の修正バージョンであると考えられる。第２の制御手段２０は、制御回路５０の実施例として示されているが、回路７０は、制御回路１に一般的に適用できる。
【００７６】
特に、回路７０は、プリセット手段７２を有する。プリセット手段７２は、制御信号ＣＯＮ２を、スタートアップ、又は、設定段階の間における開始値にセットするような機能を果たす。例えば、第２の制御手段２０が大気温度変化を補正するような機能を果たすケースでは、プリセット手段２０は、現状の大気温度に対応する値に制御信号ＣＯＮ２をプリセットする機能を果たしうる。回路７０は、そのような目的のために現状の大気温度で使用するための温度センサ（図示せず）を用いても良い。
【００７７】
プリセット手段７２の利点は、キャパシタ６４を考慮することによって評価され得る。例えば、キャパシタ６４に溜める電圧レベルは、大気温度の大きな範囲（例えば、−４０℃〜＋１２５℃）に対処するために、現状の大気温度を表す現在値から、（それに応じて温度が変わる場合）温度範囲の極限を表す値に移動することが出来るようにするのが望ましい。それゆえ、キャパシタ６４に溜められる電圧レベルを、キャパシタ６４に溜められる可能な電圧の範囲において、温度範囲における現状の大気温度の位置に対応する値にプリセットするのが望ましい。これは、回路が、所望の十分な範囲を超えて線形で動作することを可能にする。
【００７８】
図５に示されないが、オンチップデジタル温度センサは、プリセット手段７２と共に使用するために提供され得る。もちろん、別な因子が、例えば大気圧のために、制御因子である場合、代わりに圧力センサが提供され得る。センサの組み合わせは、異なる制御因子を監視するために提供され、それゆえ、回路がそれらの制御因子の１つ以上における変化を補正することを可能にするために提供される。
【００７９】
本発明の実施例に係る次に来る詳細な記述は、"Wide-Range Low-Noise Fast-Hopping Fractional-ΣΔSynthesiser in 1.2-V 90nm CMOS" by Marthon et all, Fujitsu Sci. Tech. J., 44, 3, p274-284(July 2008)と、題名付けられた論文に表される。この論文は、http://www/fujitsu.com/downloads/MAG/vol44-3/paper08.pdfから取得可能であり、そのコンテンツの全部は、参照することによりここに含まれる。特定の参照は、この論文のセクション２．３になされるが、この論文の全体は、特に本発明に関連する。
【００８０】
実装例におけるＶＣＯは、図６で示されるように、４つのメインアナログプロックを有する。これらのブロックは、ＶＣＯコア、ＶＣＯアンプ制御、ＶＣＯ温度補正、及びＶＣＯループフィルタプレチャージと名前付けられ、それらは順番に説明される。これらの複合機能は、洗練されたデジタルロジックを要求するので、インタフェースはそのブロックが中心にあるデジタルユニットの中の状態機械によって制御されることが可能なように実装される。
【００８１】
ＶＣＯのノイズパフォーマンスは、主に、そのコア回路（ＶＣＯコア）によって規定される。最近まで、バイポーラデバイスがフリッカノイズに関して優れているとみなされていたが、最近の設計技術は、純粋なＣＭＯＳ技術でフリッカノイズのアップコンバージョンを補正するように発展してきた。低ノイズ設計は、第１に低ノイズ要素を用いて達成され、第２に出力目標周波数に周波数を変換することを避けるようにそれらを設計することによって達成される。そのため、ＶＣＯコアは、ＰＭＯＳクロスカップルドトランジスタ及び低フリッカノイズプログラマブル抵抗電流源を有する。
【００８２】
差動駆動ＬＣタンクは、中心タップされた３メタルインダクタ、バラクター、及びデジタル的に制御されたチューニングのための２×４ビットマトリックスの切り替え可能キャパシタを有する。
【００８３】
両方の振動するノード間に差動配置された高Ｑのメタル・インシュレータ・ メタル（ＭＩＭ）キャパシタを短絡又は開放するＮＭＯＳスイッチを用いることは、デジタル周波数トリミングのバランスを保つために最も効果的な方法であることがわかる。
【００８４】
広いチューニング範囲能力は、タンク回路のインピーダンスの対応する変動を引き起こすので、高速振動の開始は、最悪のプロセス状況及び最低の周波数設定を保障しないかもしれない。そのリスクを回避するために、ＶＣＯは、その最も高い周波数で開始され、それから、振幅レベル制御回路は、出力信号レベルを調整する。
【００８５】
ＶＣＯ振幅制御に関して、振幅レベル検出回路が実装される。この回路及び（デジタルブロック内部に配置される）カウンターベースの状態機械は、出力電圧大きさ制御ループを形成する。レベル検出は、整流器プラスローパスフィルタ及びハイシステリシスコンパレータを有し、そのハイシステリシスコンパレータは、ＶＣＯ出力の大きさ結果及びプレセット（所望の）大きさ値の比較結果に対応する論理レベルを出力する。幾つかの生じたステップ内でデジタル的にサンプルされるので、７つの反復ステップの後で、大きさレベルが所定の値に近接するように安定させることを保証するために、この出力は、振幅設定に負のフィードバックを適用する。
【００８６】
適切な振幅レベル制御設定は、ＬＣタンクのインピーダンス変化を追跡するために、あらゆる（整数）周波数値のために調整され、そして、それらは周波数再プログラミングの後で格納される。
【００８７】
ＶＣＯ温度補正、及び特に本発明の実施形態に関して、本例に実装される回路は、温度補正に使用される付加的なアナログチューニング入力を形成して、第２のバリキャップを含む。調整段階の間に、温度補正回路は、初期設定（セットアップ段階）の間に絶対温度（現状の大気温度）に対応する電圧に、外部キャパシタ（参照、キャパシタ６５、図３）を事前に充電する。
【００８８】
開始温度情報は、オンチップデジタル温度検出回路から生成される。温度情報に依存する参照電圧は、接合部温度に対応する再生可能な開始値に事前充電するために、外部キャパシタに送られる。
【００８９】
シンセサイザの動作が開始した後で、所定の中間電圧（本例では０．５５Ｖに選択される、「スウィートスポット」、参照、図３のＲＥＦ２）と、実際の制御電圧（参照、図３のＣＯＮ１）とを比較する低出力電流の演算相互コンダクタンス増幅器によって、そのメイン制御電圧は、連続的に監視される。
【００９０】
（温度ドリフトによる主に周波数変化と考えられる）この実際の制御電圧のドリフトをもたらす外乱の変化はどれも、外部キャパシタ（参照、図３のキャパシタ６４）に流れるための小さな対応電流をもたらす。第２のＶＣＯ入力の上の結果として生じる電圧変化（図７の実線のカーブ）は、演算相互コンダクタンス増幅器の出力が平衡に戻るとき完成され、そしてそれは、図７の点線で示される主シンセサイザ制御電圧（参照、図３のＣＯＮ１）が０．５５Ｖ（「スウィートスポット」）に届くケースである。
【００９１】
この機能のために使用される付加的なＶＣＯ入力は、ノイズ因子でもある。低周波数電圧ノイズをキャリア位相ノイズに変換する低電圧でのバリキャップのより大きな険しさのため、より広い電圧制御範囲は、過度なノイズ生成のリスクを増加する。
【００９２】
適切な妥協は、外部キャパシタのための高いキャパシタンス値（１００ｎＦ）を用いることで見つかった。その高いキャパシタンス値は、温度補正入力を介したノイズ電圧生成を減少させて、１０ｋＨｚ未満の周波数でも低インピーダンスを形成する。それから、第２のアナログ制御ループ（補助ループ）は、演算相互コンダクタンス増幅器、外部１００ｎＦキャパシタ、及び第２のＶＣＯ制御入力によって形成される。
【００９３】
２つのアナログ制御ループ（メインループ及び補助ループ）間の相互作用に起因する不安定性が生じるが、大きな１００ｎＦの阻止コンデンサが、２つのループ間の相互作用を防止する第２の制御ループのとても低いバンド幅をもたらす。
【００９４】
シンセサイザは、アナログ及びデジタル周波数制御を有する洗練されたシステムであるので、（ホッピング段階の開始状態における）調整及び再調整間のそのシステムの行動は、実質上の第３のデジタル制御ループ（これは、デジタル制御機能によって形成されるフィードバックループである）によって決定される。
【００９５】
システム安定性を確保するために、少なくとも高速のアナログループは、デジタル再調整の間に、開放しなければならない。これは、強制回路が開放された後でアナログ制御ループがバリキャップ制御範囲の中間で開始するために、ループフィルタキャパシタ（ＶＣＯループフィルタプレチャージ）に所定の電圧（例えば、０．５５Ｖ）を印加することによってなされる。もちろん、キャパシタをプレチャージするために必要な時間は、ホッピング速度を減らすホッピング時間の一部になる。出来る限りこの影響を最小化するために、電圧強制回路は、高い動作の容易性があり、電流漏れ及び無効の間の基板ノイズ結合の無いように設計されなければならない。
【００９６】
この要求を満たすために、ＶＣＯブロックの４つの部分は、７ｕｓ未満のための例えば０．５５ｖ参照電圧でループフィルタメインキャパシタをプレチャージすることを意図した高速コンパレータ及び高電流上／下切替え可能回路の組合せである。
【００９７】
本シンセサイザの実行例の機能性の多くは、デジタル的な合成ブロックにあり、そしてその合成ブロックは、高速な保持及び位相ノイズ改善のための洗練された高速度アルゴリズムの実装を可能にする。
【００９８】
シンセサイザアーキテクチャの洗練された機能ブロック図は、図８に示される。先に検討されたΣΔ（シグマデルタ）シンセサイザ回路は、ディバイダチェーンメインディバイダ（ＭＤｉｖ）、及び整数ディバイダ（ＩＤｉｖ）であり、それらは、使用される１つのマルチモジュールディバイダの代わりにシリアル周辺インタフェースによって両方とも制御される。アナログユニットに注視したシンセサイザアーキテクチャの詳細図は、図９に表される。
【００９９】
ＭＤｉｖは、２重モジュールディバイダ（プリスケーラ）であり、それは、２重モジュール分割比の３つのセットのためにプログラムされている。選択された周波数生成スキームは、上記した分割比の３セットのうちの１つにデコードされ、そして、ＩＤｉｖ（１３、１４、１５、又は１６）の一致する分割比によって丸められる。（ｎ及びｎ＋１間で線得するときの）選択されたセット内の制御は、７レベル出力が７つの次に起こるｎ／ｎ＋１サイクルの最初にマップされる第３番目のシグマデルタの擬似乱数生成器によってなされる。
【０１００】
第３番目のシグマデルタ（７レベル）のより高い動的範囲に一致させ、及び、プログラマブルＩＤｉｖと共に、５から１５４への全部の分割比の連続範囲を達成するために、このアーキテクチャは、最初の分割比の小さなサブセット（４、即ち、ｎ、ｎ＋１、ｎ＋２、ｎ＋３、の全て）を用いることの利点を有する。これは、２２．４と２６．０ＭＨｚとの間の参照周波数の例示的な選択を含む２．７６６から３．２５３ＧＨｚの所望の周波数範囲に対処することが要求される。（第３番目のシグマデルタの擬似乱数生成器によって制御される７つのサイクルに対して）６つ以上の付加的なサイクルは、連続的なディバイダ比率範囲を獲得するために最適であることがわかった。これは、本実施例の柔軟性に影響を与える１３の総最小ＩＤｉｖ比率という結果になる。
【０１０１】
デジタル制御ユニットは、所望の制御機能（例えば、ＶＣＯアンプ制御、ループフィルタプレチャージ、及び周波数調整及び再調整）のための状態機械も含む。
【０１０２】
上述のように、本実施例において用いられるデジタル的に制御されるＶＣＯ概念の結果として、成功する周波数ロッキング（デジタル周波数調整及び再調整）は、そのキャパシタマトリックスの調整設定が可能となる。次に生じる調整フローの間に、調整状態機械は、自動的に、２２．４ＭＨｚの参照設定のための２４の固定された整数調整周波数、又は、２６ＭＨｚの参照設定（特定の周波数範囲を両方ともカバーする）のための２１の整数周波数を目標とする。５２又は４４．８ＭＨｚのような参照周波数は、２６又は２２．４ＭＨｚのＰＬＬ参照周波数に適合させるために２で除算される。
【０１０３】
ＩＤｉｖの入力に関するパルスを制御（カウント）することのよって成し遂げられ、そしてそれは、高速及び正確な周波数の取得は、測定の最大速度（又は精度）を可能にする。本実施例では、これは、使用される参照周波数より約１３倍早い。要求されるキャパシタマトリックス設定は、本実施例において、高周波数から開始する漸次接近アルゴリズムにおいて、評価される。アルゴリズムは、最上位ビット（ＭＳＢ）設定を最初に評価し、全てのマトリックスビットは、シンセサイザ周波数が、調整目標の最下位ビット（ＬＳＢ）の１／２内になるまで、続いてセット又はリセットされる（実際のＬＳＢ周波数分解能は、キャパシタンス及び周波数の間の非線形のために周波数範囲を超えて変化する）。
【０１０４】
図１０は、実施例に関連する（経時的なＶＣＯ出力周波数）周波数調整シーケンスを示す。キャパシタマトリックスにおけるデジタル制御値の修正は、３．１８０８ＧＨｚの周波数のための典型的な（シミュレートされた）一連の近似調整フローのために、図１０に示される。
【０１０５】
例示される調整シーケンスは、初期段階のさらなる調整に必要な、事前にプログラムされた周波数２．９１２ＧＨｚの設定に終わる。
【０１０６】
周波数ホッピングの間の小部分のディバイダ値のプログラミングの後で、調整データは、主に小部分の値のために、最終目標から参照周波数の５０％以上によって分割する。ロッキング問題を回避するために、固定する手続きの最初の段階は、キャパシタマトリックスを再調整して、調整フローにおける最後の４つのステップを繰り返す。小部分のディバイダ比が使用されるとき最大周波数獲得制度（又は最小ジッタ）を確実にするために、ΣΔ生成器は、この段階の間に最初のオーダを強いられる。（時間に対する周波数値）図１１に示されるように、中間段階の後に、目標固定精度（５０％ ＬＳＢ）を結果的に獲得した後で、さらなる速度の増大は、次に生じる比較によって達成される。上述の全ての技術と共に、この段階は、目標周波数の５ＭＨｚ内の所まで、キャパシタマトリックス上のＶＣＯ周波数を設定するために、２０μｓ未満を取る。
【０１０７】
図１１は、再調整（短縮されたシーケンス）及び最後のアナログロッキングの間の周波数出力の例を示す。周波数取得段階（図１１にあるシーケンスの第１部分）の間に、ΣΔ生成器は、正確なデジタル周波数比較（周波数／位相取得制御）を確実にするために、第１の順番をも強いられる。第１の順番と共に増大した擬似生成は、キャリアがこの時使用されていないので、周波数ホッピングの間に関連性が無い。さらに、デジタル制御ユニットは、位相ジャンプ及び結果として起こり得るポテンシャルサイクルスリップを回避し、固定時間に対応する増大を減少し又は防ぐことで、目標とする参照クロック段階（図１２図１２のクロックエッジも参照）に近接する値に対して、出力ディバイダのエッジを強制する。
【０１０８】
本実施例では、利益は、使用される位相検出概念からも生じる。その線形性のために選択される（本質的に位相周波数検出器よりも優れている）、排他的ＯＲ（ＥｘＯｒ）位相検出原理は、不利益も有する。全てのパルスの期間が約５０％である結果として生じる出力パルス持続期間は、チャージポンプの電流源からＶＣＯへの出力パルスの両方へ、起こり得る１００％ノイズ伝送をもたらす。さらなる不利益は、（ｉ）要求されるループフィルタオーダを増大し、結果として生じる高い参照漏れ電力（キャリアからの±参照周波数で配置される、ＶＣＯ出力におけるスペクトル電力）、及び（ii）正確な５０％負荷の要求である。
【０１０９】
上記問題に対する解決策が考え出された。チャージポンプ出力のために正確に固定されたタイムスロット（参照クロックサイクルの固定された位置割合）を規定するための付加的な６つのＩＤｉｖサイクルの幾つかを用いることは、ＥｘＯｒ位相検出器の優れた線形性を維持する一方、位相周波数検出器によりなされるものと少なくとも同等の効率で、ノイズ及び参照漏れ電力減少を可能にする。
【０１１０】
ＥｘＯｒ位相検出器の入力をマスキングするための３つの異なる可能性（タイムスロット）が、図１２に示される。１３パルスサイクル（第１の７サイクルは、０及び７の間のランダム整数であるΣΔによって制御される）内の６、４、又は２ＩＤｉｖパルスの固定長が、６、４、又は２ＩＤｉｖパルスの固定長が、それぞれ、２３％、１６％、又は７．７％の効果的な出力負荷サイクルを減少するために、考慮される。ここで記述される実施例において、第２の可能性は、４つのパルスと１６％の総出力パルス負荷サイクルで選択された。先に考慮された位相検出アーキテクチャ上で、固有の静的なノイズ及び参照漏れの減少は、３．２５倍又は１０．２ｄＢであると期待される。６．５倍（１６．２ｄＢ）までの更なる改良は、とても正確且つ高速なチャージポンプが将来開発されるなら、可能であると予想される。
【０１１１】
本実装において、デジタル制御回路（図１３）及び２つの非同期式のクロック領域から起こる統合の困難性のため、本ノイズカップリングを防ぐための注意が払われる。最も重大なクロック経路（濃い灰色の領域）におけるジッタの増加を回避するために、スプリット供給領域が使用される。デジタルレイアウトは、感度の高い領域から生じ得る基板雑音を分離させるために、３つのウェル領域に配置される。高い複雑性のために、優良なテスト容易性を考慮するのが重要であり、そして、テスト特性は、シンセサイザマクロに実装される。幾つかの内部信号が出力にルート付けされ、及び、外部信号が特定の内部ノードに強いられる。
【０１１２】
チャージポンプ回路は、しばしば、周波数シンセサイザにおいて重要なノイズ寄与物である。それを解決する挑戦は、１）より大きな装置サイズがノイズを低くする手段である出力電流源の直接のノイズ生成によって、及び２）非線形のΣΔ値と電荷の独立性をもたらす、速度制限を切り替えるための非線形性によって、帯域内ノイズ生成の２つの相反する機構によってもたらされる。この非線形独立性は、帯域内位相ノイズを増大させて、キャリアに近接する広帯域のシグマデルタノイズを折り返す。より小さな装置は、より高速な切替え速度を可能にし、そして、第１の独立性と対立するケースでより少ない折り返しノイズをもたらす。
【０１１３】
出力電流源で発生したノイズの量が、（かなりの努力を介して）シミュレーションにより非常に良く予測できる一方で、シンセサイザノイズに対するチャージポンプ（及び位相検出器）の非線形性上のΣΔノイズの折り返しの正確な評価をシミュレートするのは、複雑及び困難である。既存の開発ツールへの１つの起こり得るアプローチは、第１のシリコン（第１の実装）を完全に評価することであり、それから、次の設計段階（次の実装）におけるバランスを改善することである。良い性能のバランスは、整数及びわずかな性能の間の差異が、３ｄＢに近づくとき、達成される。
【０１１４】
（先に考慮されたシンセサイザ用の３Ｖと比較して）１．２Ｖ供給電圧動作への要望は、制御値（３Ｖと比較して１．２Ｖ供給のために２．４倍低い）と、バイアス回路（未変更）との間の好ましくない比率のために、デザイン困難性をさらに増加させる。この領域及び多くの繰り返しシミュレーションにおける慎重な回路改良は、出力電流源からノイズの影響を減少することに繋がる。
【０１１５】
１．２Ｖ装置及び（擬似負荷を有する伝達ゲートへの共通ソースのガスケードタイプからの）ＰＭＯＳ電流源を切替える出力電流の修正は、（上述の）出力負荷サイクルの減少を可能にするときに役に立った。
【０１１６】
３．０１ＧＨｚでの測定結果は、シリコンＰＮ性能が期待されていたもの、帯域内ノイズレベルが−９４．８ｄＢｃ／ｓｑｒＨｚである、に近かったことを示す。低いＰＮレベルは、高速のロックアップ時間を達成するために、十分なシンセサイザバンド幅の設定を許容するために役に立つ。測定用のバンド幅設定は、約２００ｋＨｚであって、そして、これは、（統合された）０．９２°ｒｍｓというＲＭＳノイズに終わる。
【０１１７】
ロックアップ時間は、２００ｋＨｚバンド幅及び０．９２°ＲＭＳ ＰＮで測定される。目標（３．０１ＧＨｚ）からの出力周波数誤差は、新しい周波数がプログラムされた後で、時間に対してプロットされた。１３０Ｈｚより小さい特定された最終精度は、１３０．８μｓの後に達成される。
【０１１８】
とても低い位相ノイズ及び高速なホッピングを可能にし、且つ、深いサブマイクロメータにおける統合のために適切な広周波数範囲シンセサイザの概念が、ここに開示された。（この種の技術に典型的な）所望のアナログ性能は、最適化された回路トポロジを選択し、且つ、洗練されたデジタル制御アルゴリズムを用いることによって、満たされる。この要求される性能は、複雑なアナログ設計アプローチでは事実上実現可能ではないが、デザインの複雑性を増加させ、且つ、連続トラッキング及びアナログ動作ポイントの最適化のための自立した組み込み状態機械を用いることによって、達成される。このアプローチは、重要なプロセス変動範囲を補正するためにも役立ち、それは、最先端技術における減少した構造サイズの結果である。測定結果は、期待値にとても近い、−９４．８ｄＢｃ／ｓｑｒＨｚの位相ノイズを及び１３０．９μｓのロックアップ時間を示した。これらの主要な技術は、簡素化されたプリスケーラ及び極めて良い位相検出線形性を許容して、シンセサイザ設計に首尾よく実装された。この開発で使用された位相検出器の概念は、将来の位相ノイズ改良の可能性を有する。
【０１１９】
上記した形態のいずれにおいても、様々な特徴が、ハードウェア、又は、１つ以上のプロセッサ上で起動しているソフトウェアモジュールにおいて実装される。１つの形態の特徴は、他の形態のいずれにも適用可能である。
【０１２０】
本発明は、ここで記述された方法のいずれかを成し遂げるためのコンピュータプログラム又はコンピュータプログラムモジュール、及び、ここで記述された方法のいずれかを成し遂げるためのコンピュータプログラムを格納するコンピュータ可読媒体を提供する。本発明を実施するためのコンピュータプログラムは、コンピュータ可読媒体に格納され、又は、例えば、インターネットウェブサービスから提供されるダウンロード可能なデータ信号のような信号という形式、又は、他の可能な形式であり得る。
【０１２１】
本発明の実施形態は、次の記述によって規定されても良い。
【０１２２】
１．出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び前記第１の制御信号に依存する前記出力信号を生成するために動作可能であり、且つ、前記第１の制御信号に応じて、前記出力信号及び前記第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、
前記第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て前記第１の制御信号に応じて、前記第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、
を有する制御回路。
【０１２３】
２．前記第２の制御手段は、前記第１の制御信号と前記第２の参照信号との関係を示す前記第２の制御信号を生成するように動作する上記１に記載の制御回路。
【０１２４】
３．前記回路は、高周波数外乱及び低周波数外乱の影響をうけやすく、
前記低周波数外乱が無いと、前記高周波数外乱は、特定量によって前記第１の制御信号の振幅を変動することができる低エネルギー外乱であり、
前記第２の制御手段が無いと、前記低周波数外乱は、前記特定量より実質的に大きい量によって前記第１の制御信号の振幅を変動することができる高エネルギー外乱である上記１又は２に記載の制御回路。
【０１２５】
４．前記第２の制御手段は、前記高周波及び低周波外乱の存在下で、前記第１の制御信号の振幅が、前記特定量で規定される振幅値の帯域内（のみ）で変動するように、前記第２の制御信号と共に前記第１の制御手段を制御するように動作する上記３に記載の制御回路。
【０１２６】
５．前記第２の制御手段は、基準振幅に関連した前記帯域の振幅を制御可能な位置に置くように動作する帯域位置決め手段を有する上記４に記載の制御回路。
【０１２７】
６．前記第１の所望の関係が変更されるとき、前記振幅の帯域の位置が、前記基準振幅又は他の基準振幅に関連するように、前記第１の制御手段の動作を制御するように動作する手段を有する上記４又は５に記載の制御回路。
【０１２８】
７．前記第１の制御手段は、前記第１の所望の関係における前記高周波数外乱の効果を補正するように構成される第１の制御ループを形成し、且つ、
前記第２の制御手段は、前記第２の所望の関係における対応する低周波数外乱を補正する手段として、前記第１の所望の関係における前記低周波数外乱の効果を補正するように構成される第２の制御ループを形成する上記３〜６のいずれか１項に記載の制御回路。
【０１２９】
８．前記低周波数外乱は、大気温度における変化に起因する上記３〜７のいずれか１項に記載の制御回路。
【０１３０】
９．前記第２の制御手段は、前記第１の制御手段の周波数変化より低い前記制御信号の周波数変化に実質的に応答する上記３〜８のいずれか１項に記載の制御回路。
【０１３１】
１０．前記第１の制御手段は、前記第１の制御信号に作動して第１のローパスフィルタを有し、
前記第２の制御手段は、前記第２の制御信号に作動して第２のローパスフィルタを有し、及び、
前記第２のローパスフィルタのカットオフ周波数は、前記第１のローパスフィルタのカットオフ周波数より実質的に低い上記１〜９のいずれか１項に記載の制御回路。
【０１３２】
１１．前記第１の制御手段は、二重入力電圧制御発振器を備え、且つ、
前記入力の１つは、前記第１の制御信号を受信するように構成され、且つ、前記入力の他の１つは、前記第２の制御信号を受信するように構成され、
位相ロックループの機能を実行するように構成される上記１〜１０のいずれか１項に記載の制御回路。
【０１３３】
１２．前記第２の制御手段は、前記第１の制御信号と前記第２の参照信号との間の比較に依存して前記第２の制御信号を生成するように動作する上記１〜１１のいずれか１項に記載の制御回路。
【０１３４】
１３．前記第２の制御手段は、前記比較を実行するように構成されるコンパレータを有する上記１２に記載の制御回路。
【０１３５】
１４．前記第２の制御手段は、前記第２の制御信号が前記第１の制御信号の変動に関連する実質的に大きな範囲で変動するように前記第２の制御信号を生成するために、前記比較に従って動作する増幅器を有する上記１２又は１３に記載の制御回路。
【０１３６】
１５．前記第２の制御手段は、前記比較を実行するように動作する演算相互コンダクタンス増幅器を有する上記１２〜１４のいずれか１項に記載の制御回路。
【０１３７】
１６．前記比較を実行するように動作する前記第２の制御手段は、前記第１の制御信号からのＤＣ分離した前記第２の制御信号を用いる上記１２〜１５のいずれか１項に記載の制御回路。
【０１３８】
１７．前記第１の参照信号は、参照周波数を有し、
前記出力信号は、出力周波数を有し、
前記第１の所望の関係は、前記参照周波数と、前記出力周波数との間の所望の周波数ベースの関係である上記１１〜１６のいずれか１項に記載の制御回路。
【０１３９】
１８．前記第２の参照信号は、参照振幅を有し、
前記第１の制御信号は、制御振幅を有し、
前記第２の所望の関係は、前記参照振幅と、前記出力周振幅との間の所望の振幅ベースの関係である上記１１〜１７のいずれか１項に記載の制御回路。
【０１４０】
１９．前記第１及び第２の所望の関係の少なくとも１つは制御可能である上記１１〜１８のいずれか１項に記載の制御回路。
【０１４１】
２０．前記第２の制御手段は、セットアップ段階の間に、前記第２の制御信号をプリセット値にプリセットするように動作可能なプリセット手段を備え、そして、前記第２の制御手段は、作動段階の間に、前記プリセット値に関する第２の制御信号の生成の基礎を形成するために動作可能である上記請求項のいずれか１項に記載の制御回路。
【０１４２】
２１．前記プリセット値は、外部ファクタに依存するように構成される上記２０に記載の制御回路。
【０１４３】
２２．前記外部ファクタは、現状の大気温度であり、前記プリセット手段は、前記現状の大気温度を測定するように動作するセンサを有する上記２１に記載の制御回路。
【０１４４】
２３．前記プリセット値は、前記回路が動作するようになっている大気温度の範囲内の現状の大気温度の状況に対応する前記第２の制御信号を受け入れる振幅値の範囲の値である上記２１に記載の制御回路。
【０１４５】
２４．前記第２の制御信号は、前記第１の参照信号と異なる上記１〜２３のいずれか１項に記載の制御回路。
【０１４６】
２５．上記１〜２４のいずれか１項に記載の制御回路を備える位相ロックループ回路。
【０１４７】
２６．上記１〜２４のいずれか１項に記載の制御回路を備えるシンセサイザ。
【０１４８】
２７．上記１〜２４のいずれか１項に記載の制御回路を備える無線通信システムの使用のためのトランスミッタ、レシーバ、又はトランシーバ。
【０１４９】
２８．上記２７に記載の少なくとも１つのトランスミッタ及び少なくとも１つのレシーバを有する無線通信システム。
【０１５０】
２９．出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し、
前記第１の制御信号に依存する前記出力信号を生成し、
前記第１の制御信号に応じて、前記出力信号及び前記第１の参照信号に間の第１の所望の関係を維持するように動作し、
前記第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て前記第１の制御信号に応じて、前記第１の制御信号の生成に影響を与える、ことを有する制御方法。
【特許請求の範囲】
【請求項１】
出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び前記第１の制御信号に依存する前記出力信号を生成するために動作可能であり、且つ、前記第１の制御信号に応じて、前記出力信号及び前記第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、
前記第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て前記第１の制御信号に応じて、前記第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、
を有する制御回路。
【請求項２】
前記回路は、高周波数外乱及び低周波数外乱の影響をうけやすく、
前記高周波数外乱は、前記低周波数外乱が無いと、特定量によって前記第１の制御信号の振幅を変動することができる低エネルギー外乱であり、
前記第２の制御手段が無いと、前記低周波数外乱は、前記特定量より実質的に大きい量によって前記第１の制御信号の振幅を変動することができる高エネルギー外乱である請求項１に記載の制御回路。
【請求項３】
前記第２の制御手段は、前記高周波及び低周波外乱の存在下で、前記第１の制御信号の振幅が、前記特定量で規定される振幅値の帯域内で変動するように、前記第２の制御信号と共に前記第１の制御手段を制御するように動作する請求項２に記載の制御回路。
【請求項４】
前記第２の制御手段は、基準振幅に関連した前記振幅の帯域を制御可能な位置に置くように動作する帯域位置決め手段を有する請求項３に記載の制御回路。
【請求項５】
前記第１の所望の関係が変更されるとき、前記振幅の帯域の位置が、前記基準振幅又は他の基準振幅に関連するように、前記第１の制御手段の動作を制御するように動作する手段を有する請求項３又は４に記載の制御回路。
【請求項６】
前記第１の制御手段は、前記第１の所望の関係における前記高周波数外乱の効果を補正するように構成される第１の制御ループを形成し、且つ、
前記第２の制御手段は、前記第２の所望の関係における対応する低周波数外乱を補正する手段として、前記第１の所望の関係における前記低周波数外乱の効果を補正するように構成される第２の制御ループを形成する請求項２〜５のいずれか１項に記載の制御回路。
【請求項７】
前記低周波数外乱は、大気温度における変化に起因する請求項２〜６のいずれか１項に記載の制御回路。
【請求項８】
前記第１の制御手段は、二重入力電圧制御発振器を備え、且つ、
前記入力の１つは、前記第１の制御信号を受信するように構成され、且つ、前記入力の他の１つは、前記第２の制御信号を受信するように構成され、
位相ロックループの機能を実行するように構成される上記請求項のいずれか１項に記載の制御回路。
【請求項９】
前記第２の制御手段は、前記第１の制御信号と前記第２の参照信号との間の比較に依存して前記第２の制御信号を生成するように動作する上記請求項のいずれか１項に記載の制御回路。
【請求項１０】
前記第２の制御手段は、前記比較を実行するように構成されるコンパレータを有する請求項９に記載の制御回路。
【請求項１１】
前記第２の制御手段は、前記第２の制御信号が前記第１の制御信号の変動に関連する実質的に大きな範囲で変動する請求項９又は１０に記載の制御回路。
【請求項１２】
前記比較を実行するように動作する前記第２の制御手段は、前記第１の制御信号からのＤＣ分離した前記第２の制御信号を用いる請求項９〜１１のいずれか１項に記載の制御回路。
【請求項１３】
前記第２の制御手段は、セットアップ段階の間に、前記第２の制御信号をプリセット値にプリセットするように動作可能なプリセット手段を備え、そして、前記第２の制御手段は、作動段階の間に、前記プリセット値に関する第２の制御信号の生成の基礎を形成するために動作可能である上記請求項のいずれか１項に記載の制御回路。
【請求項１４】
前記プリセット値は、外部ファクタに依存するように構成される請求項１３に記載の制御回路。
【請求項１５】
前記プリセット値は、前記回路が動作するようになっている大気温度の範囲内の現状の大気温度の状況に対応する前記第２の制御信号を受け入れる振幅値の範囲の値である請求項１４に記載の制御回路。
【請求項１】
出力信号及び第１の参照信号の間の関係を示す第１の制御信号を生成し及び前記第１の制御信号に依存する前記出力信号を生成するために動作可能であり、且つ、前記第１の制御信号に応じて、前記出力信号及び前記第１の参照信号に間の第１の所望の関係を維持しやすいように構成される第１の制御手段と、
前記第１の制御信号と第２の参照信号との間の第２の所望の関係を維持しやすいように、第２の制御信号を経て前記第１の制御信号に応じて、前記第１の制御手段の動作に影響を与えるように構成される第２の制御手段と、
を有する制御回路。
【請求項２】
前記回路は、高周波数外乱及び低周波数外乱の影響をうけやすく、
前記高周波数外乱は、前記低周波数外乱が無いと、特定量によって前記第１の制御信号の振幅を変動することができる低エネルギー外乱であり、
前記第２の制御手段が無いと、前記低周波数外乱は、前記特定量より実質的に大きい量によって前記第１の制御信号の振幅を変動することができる高エネルギー外乱である請求項１に記載の制御回路。
【請求項３】
前記第２の制御手段は、前記高周波及び低周波外乱の存在下で、前記第１の制御信号の振幅が、前記特定量で規定される振幅値の帯域内で変動するように、前記第２の制御信号と共に前記第１の制御手段を制御するように動作する請求項２に記載の制御回路。
【請求項４】
前記第２の制御手段は、基準振幅に関連した前記振幅の帯域を制御可能な位置に置くように動作する帯域位置決め手段を有する請求項３に記載の制御回路。
【請求項５】
前記第１の所望の関係が変更されるとき、前記振幅の帯域の位置が、前記基準振幅又は他の基準振幅に関連するように、前記第１の制御手段の動作を制御するように動作する手段を有する請求項３又は４に記載の制御回路。
【請求項６】
前記第１の制御手段は、前記第１の所望の関係における前記高周波数外乱の効果を補正するように構成される第１の制御ループを形成し、且つ、
前記第２の制御手段は、前記第２の所望の関係における対応する低周波数外乱を補正する手段として、前記第１の所望の関係における前記低周波数外乱の効果を補正するように構成される第２の制御ループを形成する請求項２〜５のいずれか１項に記載の制御回路。
【請求項７】
前記低周波数外乱は、大気温度における変化に起因する請求項２〜６のいずれか１項に記載の制御回路。
【請求項８】
前記第１の制御手段は、二重入力電圧制御発振器を備え、且つ、
前記入力の１つは、前記第１の制御信号を受信するように構成され、且つ、前記入力の他の１つは、前記第２の制御信号を受信するように構成され、
位相ロックループの機能を実行するように構成される上記請求項のいずれか１項に記載の制御回路。
【請求項９】
前記第２の制御手段は、前記第１の制御信号と前記第２の参照信号との間の比較に依存して前記第２の制御信号を生成するように動作する上記請求項のいずれか１項に記載の制御回路。
【請求項１０】
前記第２の制御手段は、前記比較を実行するように構成されるコンパレータを有する請求項９に記載の制御回路。
【請求項１１】
前記第２の制御手段は、前記第２の制御信号が前記第１の制御信号の変動に関連する実質的に大きな範囲で変動する請求項９又は１０に記載の制御回路。
【請求項１２】
前記比較を実行するように動作する前記第２の制御手段は、前記第１の制御信号からのＤＣ分離した前記第２の制御信号を用いる請求項９〜１１のいずれか１項に記載の制御回路。
【請求項１３】
前記第２の制御手段は、セットアップ段階の間に、前記第２の制御信号をプリセット値にプリセットするように動作可能なプリセット手段を備え、そして、前記第２の制御手段は、作動段階の間に、前記プリセット値に関する第２の制御信号の生成の基礎を形成するために動作可能である上記請求項のいずれか１項に記載の制御回路。
【請求項１４】
前記プリセット値は、外部ファクタに依存するように構成される請求項１３に記載の制御回路。
【請求項１５】
前記プリセット値は、前記回路が動作するようになっている大気温度の範囲内の現状の大気温度の状況に対応する前記第２の制御信号を受け入れる振幅値の範囲の値である請求項１４に記載の制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−１１９０７４（Ｐ２０１０−１１９０７４Ａ）
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−４５２（Ｐ２００９−４５２）
【出願日】平成２１年１月５日（２００９．１．５）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 発行所名 富士通アプリコ株式会社（英文名称：Ｆｕｊｉｔｓｕ Ａｄｖａｎｃｅｄ Ｐｒｉｎｔｉｎｇ ＆ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏ．，Ｌｔｄ．） 刊行物名 Ｆｕｊｉｔｓｕ Ｓｃｉｅｎｔｉｆｉｃ ＆ Ｔｅｃｈｎｉｃａｌ Ｊｏｕｒｎａｌ Ｖｏｌ．４４，Ｎｏ．３，Ｐ２７４〜２８４， Ｊｕｌｙ ２００８ 発行日 ２００８年７月
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願番号】特願２００９−４５２（Ｐ２００９−４５２）
【出願日】平成２１年１月５日（２００９．１．５）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 発行所名 富士通アプリコ株式会社（英文名称：Ｆｕｊｉｔｓｕ Ａｄｖａｎｃｅｄ Ｐｒｉｎｔｉｎｇ ＆ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏ．，Ｌｔｄ．） 刊行物名 Ｆｕｊｉｔｓｕ Ｓｃｉｅｎｔｉｆｉｃ ＆ Ｔｅｃｈｎｉｃａｌ Ｊｏｕｒｎａｌ Ｖｏｌ．４４，Ｎｏ．３，Ｐ２７４〜２８４， Ｊｕｌｙ ２００８ 発行日 ２００８年７月
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]