制御装置、ユニット接続制御方法、及びプログラム
【課題】 新らたに開発する制御装置のコストを低減するとともに、開発期間を短縮することを図る。
【解決手段】 ＣＰＵボード１００が複数のＩ／Ｆ部を備え、中継ボード３００−１〜３００−３の各々が、ＣＰＵボード１００に対して複数のＩ／Ｆ部を介してそれぞれ接続可能である。ＣＰＵボード１００の記憶装置は、ＣＰＵボード１００に接続を許される中継ボードのＩＤ番号を記憶する。ＣＰＵボード１００は、ＣＰＵボード１００のＩ／Ｆ部に接続された中継ボードのＩＤ番号を獲得し、記憶装置に記憶されたＩＤ番号に基づき、Ｉ／Ｆ部に接続された中継ボードが正常な接続状態にあるか否かを判定する。前記判定によって正常な接続状態にあると判定された場合、Ｉ／Ｆ部に接続された中継ボードのＣＰＵボード１００への接続を確定する。
【解決手段】 ＣＰＵボード１００が複数のＩ／Ｆ部を備え、中継ボード３００−１〜３００−３の各々が、ＣＰＵボード１００に対して複数のＩ／Ｆ部を介してそれぞれ接続可能である。ＣＰＵボード１００の記憶装置は、ＣＰＵボード１００に接続を許される中継ボードのＩＤ番号を記憶する。ＣＰＵボード１００は、ＣＰＵボード１００のＩ／Ｆ部に接続された中継ボードのＩＤ番号を獲得し、記憶装置に記憶されたＩＤ番号に基づき、Ｉ／Ｆ部に接続された中継ボードが正常な接続状態にあるか否かを判定する。前記判定によって正常な接続状態にあると判定された場合、Ｉ／Ｆ部に接続された中継ボードのＣＰＵボード１００への接続を確定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置、ユニット接続制御方法、及びプログラムに関し、特に、複写機や、該複写機に連結されるシート搬送装置などを構成する複数の制御ユニットからなる制御装置、該制御装置に適用されるユニット接続制御方法、及び該ユニット接続制御方法をコンピュータに実行させるためのプログラムに関する。
【背景技術】
【０００２】
例えば、電子写真技術を用いたＬＢＰ（レーザビームプリンタ）や複写機、該複写機に連結されるシート搬送装置などに含まれる制御装置においては、従来、メイン制御部が設けられ、該メイン制御部にＣＰＵが搭載されている。メイン制御部には全ての制御が集約され、メイン制御部が、被制御装置内に点在する各ユニットに対して、直接駆動するようになっている。例えば、モータ駆動ユニットがメイン制御部から離れた位置にある場合、メイン制御部が、モータを駆動する駆動信号を生成し、その駆動信号を、配線を通じてモータ駆動ユニットに伝送し、モータ駆動ユニットはその駆動信号により駆動されている。
【０００３】
また従来、複数ＣＰＵを搭載した制御装置が提案されている（例えば、特許文献１参照）。すなわち、被制御装置を機能別に分類し、それぞれ１つの制御単位として複数ユニットを構成する。各ユニット内には、ユニットを制御するためのＣＰＵが設けられる。ユニット間では多重通信を行い、各ユニットではユニット間の制御の整合性を取りながら自ユニットを制御する。これにより、多重通信に必要な接続線を除いた他の接続線の設置数を低減することができる。また、全体を制御するためのメイン制御部の設置が不要になる。
【特許文献１】特開平８−２９７４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の制御装置を新規に設計しようとした場合に、一般に制御対象（負荷）や制御仕様が旧制御装置とは変るので、旧制御装置の構成を流用して新制御装置を開発することが難しい。そのため、新制御装置の設計の都度、制御対象装置の構成に最適な電気回路基板の開発を行わなければならなかった。
【０００５】
また、たとえ旧制御装置の構成を流用できたとしても、旧制御装置の電気回路基板を構成する複数の回路ブロックのうちの僅かなブロック程度であった。
【０００６】
そのため、新制御装置ごとに個別の開発費用や開発期間が必要となるので、各新制御装置のコストが高くなるほか、開発期間短縮の妨げとなっていた。
【０００７】
本発明はこのような問題点に鑑みてなされたものであって、新らたに開発する制御装置のコストを低減するとともに、開発期間を短縮することを図った制御装置、ユニット接続制御方法、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１記載の発明によれば、複数のユニットからなる制御装置において、前記複数のユニットのうち、複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち、前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットと、前記第１のユニットに設けられ、該第１のユニットに接続を許される第２のユニットの識別符号を記憶する記憶手段と、前記第１のユニットに設けられ、前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶手段に記憶された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定手段と、前記第１のユニットに設けられ、前記判定手段によって正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定手段とを有することを特徴とする制御装置が提供される。
【０００９】
また、請求項１０記載の発明によれば、複数のユニットからなる制御装置であって、該複数のユニットのうち複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットとを備えた制御装置に適用されるユニット接続制御方法において、前記第１のユニットに接続を許される第２のユニットの識別符号を記憶装置に格納する格納ステップと、前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶装置に格納された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定ステップと、前記判定ステップにおいて正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定ステップとを有することを特徴とするユニット接続制御方法が提供される。
【００１０】
さらに、上記ユニット接続制御方法をコンピュータに実行させるためのプログラムが提供される。
【発明の効果】
【００１１】
本発明によれば、制御単位である各ユニットに機能が分割され、複数の第２のユニットの各々が共通のインターフェース（接続手段）を通じて第１のユニットに接続されるので、機能ユニット毎の開発や、機能ユニットの流用が容易となる。このため、新らたに開発する制御装置のコストを低減できるとともに、開発期間を短縮することが可能となる。
【００１２】
また、第１のユニットに接続される第２のユニットの識別符号を調べることで、第２のユニットが複数存在する場合の適切な接続を確認することができる。
【００１３】
また、制御装置に電源が入れられたあと、各機能ユニットが互いに通信を行える状態になってから識別符号を調べるようにするので、各機能ユニットの電源の立ち上がりの遅れなどにより識別符号が認識されない誤検出を防止できる。
【００１４】
また、第２のユニットの追加や削除などで、制御装置内部のユニット構成に変更があった場合でも、使用するユニットを変更できるので、冗長度が向上する。
【００１５】
また、前記冗長性を確保しつつも、記憶手段に記憶された識別符号以外の識別符号を持った第２のユニットの場合には、異常な接続状態を保持するので、こうした接続状態を変更することで、不用意な接続や、接続ミスにより制御装置に悪影響がでる可能性を未然に防止できる。
【００１６】
また、複数のユニットは、互いの接続関係において少なくとも上位、中位、下位の３つの階層構造を有し、前記第１のユニットが前記上位の階層に位置するとともに、前記複数の第２のユニットが前記中位の階層に位置する第１の制御形態と、前記第１のユニットが前記中位の階層に位置し、前記複数の第２のユニットが前記下位の階層に位置する第２の制御形態とがあり得る。これにより、複数のユニットの適切な接続を確認することができる。また、前記第１の制御形態において第１のユニットと第２のユニットとの接続が確定したあと、前記第２の制御形態において第１のユニットと第２のユニットとの接続が調べられるので、各第２のユニットの機能に適合した接続制御を行える。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
【００１８】
図２は、本発明の一実施の形態に係る画像形成装置の構成を示す要部断面図である。
【００１９】
本実施の形態の画像形成装置は、電子写真方式を採用しており、画像読取部１Ｒと画像出力部１Ｐとで構成される。画像読取部１Ｒが原稿の画像を読み取り、画像出力部１Ｐが、画像読取部１Ｒからの画像情報に基づき、画像を転写材Ｐに形成する。画像出力部１Ｐは、中間転写方式を採用してカラー画像を出力するものであり、４つの基本色に対応した４つの画像形成部が並列に配されている。まず、画像読取部１Ｒについて、図３および図４を参照して説明する。
【００２０】
図３は、画像読取部１Ｒの概略構成を示す断面図である。
【００２１】
原稿台ガラス１２０３上に置かれた原稿１２０４を原稿照明ランプ１２０１が照明し、原稿１２０４の画像は、第１ミラー１２０５、第２ミラー１２０６、第３ミラー１２０７、レンズ１２０８を介してカラーＣＣＤ１２０９上に結像する。カラーＣＣＤ１２０９は主走査方向に並んだ複数の撮像素子で構成され、原稿１２０４の画像を主走査方向の１ライン分として読み取る。原稿照明ランプ１２０１と第１ミラー１２０５とが搭載された読み取り部１２１０は、矢印Ａ方向（副走査方向）に移動し、これによってカラーＣＣＤ１２０９において各ラインの画像が順次読み取られる。その際、第２ミラー１２０６及び第３ミラー１２０７も矢印Ａ方向に移動し、原稿１２０４面からカラーＣＣＤ１２０９までの距離（光路長）が一定となるように不図示の駆動系によって駆動される。
【００２２】
画像読取部１Ｒで行われる原稿１２０４の画像の読み取りシーケンスについて次に説明する。
【００２３】
オペレータにより、原稿読み取りのコマンドが入力されると（具体的にはコピーボタンを押すなどの操作による）、画像読取部１Ｒは、不図示の駆動系により読み取り部１２１０を、図３の配置位置（以下これを「ホームポジション」という）から矢印Ｂ方向に移動させる。これによって読み取り部１２１０は、シェーディング補正板１２１１の真下に移動する。次に画像読取部１Ｒは、原稿照明ランプ１２０１を点灯させてシェーディング補正板１２１１を照明し、シェーディング補正板１２１１の１ライン分の画像をミラー１２０５、ミラー１２０６、ミラー１２０７、レンズ１２０８を介してカラーＣＣＤ１２０９へ導く。
【００２４】
カラーＣＣＤ１２０９で読み取られたシェーディング補正板１２１１の１ライン分の画素毎（撮像素子毎）の出力信号は不図示の画像処理回路によって、全ての画素の出力レベルが所定のレベルになるようにシェーディング補正値が作成される。この補正値を原稿１２０４の読み取りデータに対して適用することによって、原稿照明ランプ１２０１の照度ムラ、レンズ１２０８の周辺光量落ち、カラーＣＣＤ１２０９の画素毎の感度ムラが補正され、原稿画像の読み取りムラが補正される。シェーディング補正値の作成が終了すると、読み取り部１２１０は、不図示の駆動系によりさらに矢印Ｂ方向に移動され、流し読みウインドウ１２１２の直下に配置される。この流し読みウインドウ１２１２については、後述する。
【００２５】
流し読みウインドウ１２１２の真下は、原稿画像の読み取りスタート位置であり、この位置から不図示の駆動系が、読み取り部１２１０を矢印Ａ方向に加速移動させる。その後、読み取り部１２１０は所定の速度で等速駆動され、圧板１２１３に押さえ込まれて平面性を維持した原稿１２０４の先端部（図３における原稿１２０４の左端）に達するまで等速駆動される。
【００２６】
読み取り部１２１０の読み取り位置が原稿１２０４の先端部に達すると、カラーＣＣＤ１２０９が原稿１２０４を１ラインずつ順次読み取り開始する。
【００２７】
不図示の駆動系は、読み取り部１２１０が原稿１２０４の先端部に達した後も、読み取り部１２１０を矢印Ａ方向に所定の速度で等速駆動する。そして、読み取り部１２１０が原稿１２０４の終端（図３における原稿１２０４の右端）に達すると、不図示の駆動系は、読み取り部１２１０の駆動を停止する。その後、不図示の駆動系は、読み取り部１２１０を矢印Ｂ方向に移動させて、図３に示した配置位置、即ちホームポジションに戻す。これにより、画像読取部１Ｒでは一連の画像読み取り処理が終了して、次回の読み取りに備え待機する。
【００２８】
以上で、画像読取部１Ｒで行われる基本的な画像読み取り動作についての説明を終了する。
【００２９】
ところで、上記の画像読取部１Ｒにオートドキュメントフィーダ（ＡＤＦ）が装着されることもある。ＡＤＦは、大量の原稿を自動的に連続交換する機能を有しており、原稿を人手によって１枚１枚取り替える手間を省くことができ、また複写時間を短縮することができる。ＡＤＦが装着された画像読取部１Ｒについて、図４を参照して以下に説明する。
【００３０】
図４は、ＡＤＦが装着された画像読取部１Ｒの概略構成を示す断面図である。
【００３１】
図４に示す画像読取部１Ｒでは、図３の圧板１２１３に代わってＡＤＦ１３００が装着される。
【００３２】
こうした画像読取部１Ｒにおいて、読み取り部１２１０がホームポジション（図３に示す位置）に位置しているとき、オペレータにより原稿読み取りのコマンドが入力されると、不図示の駆動系及び不図示の画像処理回路が、前述のシェーディング補正値を作成する。その後、図４に示す部材配置になるよう各部材を移動し、読み取り部１２１０の位置を固定する。この位置には流し読みウインドウ１２１２が位置し、流し読みウインドウ１２１２にはＡＤＦ１３００の搬送ローラ１３０５が位置する。
【００３３】
ＡＤＦ１３００の給紙トレイ１３０１には、通常、複数枚数の原稿が載置される。読取りが開始されると、原稿は１枚ずつ給紙トレイ１３０１から給紙ローラ１３０２，１３０３によって給紙され、矢印方向に回転する搬送ローラ１３０５によって、ガイド１３０４、１３０７、１３０６と搬送ローラ１３０５との間のスリットを通り、排紙トレイ１３０８に排出される。
【００３４】
搬送ローラ１３０５の回転スピードは、読取り倍率によって決定される。搬送ローラ１３０５によって搬送される原稿は、流し読みウインドウ１２１２を介して読み取り部１２１０によって読み取られる。
【００３５】
このように、図３または図４に示す構成の画像読取部１Ｒによって原稿が読み取られ、得られた画像データは順次、画像出力部１Ｐに送出される。画像出力部１Ｐは、送られた画像データに基づき画像形成を実行する。
【００３６】
図２に戻って、画像出力部１Ｐは、画像形成部１０、給紙ユニット２０、中間転写ユニット３０、定着ユニット４０、及び制御部８０（図２では不図示）から構成される。
【００３７】
画像形成部１０には、４つの画像形成部１０ａ、１０ｂ、１０ｃ、１０ｄが並設されており、それらの構成は同一である。４つの画像形成部１０ａ、１０ｂ、１０ｃ、１０ｄにおいて、像担持体としての感光ドラム１１ａ、１１ｂ、１１ｃ、１１ｄがその中心で軸支され、矢印方向に回転駆動される。感光ドラム１１ａ〜１１ｄの外周面に対向して、その回転方向に順に、一次帯電器１２ａ、１２ｂ、１２ｃ、１２ｄ、光学系の露光部１３ａ、１３ｂ、１３ｃ、１３ｄ、折り返しミラー１６ａ、１６ｂ、１６ｃ、１６ｄ、現像装置１４ａ、１４ｂ、１４ｃ、１４ｄが配置されている。
【００３８】
一次帯電器１２ａ〜１２ｄは、感光ドラム１１ａ〜１１ｄの表面に均一な帯電量の電荷を与える。次いで、露光部１３ａ〜１３ｄが、記録画像信号に応じて変調した、例えばレーザービームなどの光線を発光し、該光線が、折り返しミラー１６ａ〜１６ｄを介して感光ドラム１１ａ〜１１ｄ上に照射される。これにより、感光ドラム１１ａ〜１１ｄ上に静電潜像が形成される。
【００３９】
現像装置１４ａ〜１４ｄは、イエロー、シアン、マゼンタ、ブラックといった４色の現像剤（以下、これを「トナー」と称する。）をそれぞれ収納しており、これらの現像装置１４ａ〜１４ｄによって感光ドラム１１ａ〜１１ｄ上の上記静電潜像が顕像化される。顕像化された可視画像（現像像）は、中間転写ユニット３０の中間転写ベルト３１における画像転写領域Ｔａ、Ｔｂ、Ｔｃ、Ｔｄに転写される。
【００４０】
感光ドラム１１ａ〜１１ｄの回転方向における、中間転写ベルト３１の画像転写領域Ｔａ〜Ｔｄよりも後の各位置に、クリーニング装置１５ａ、１５ｂ、１５ｃ、１５ｄがそれぞれ設けられる。クリーニング装置１５ａ、１５ｂ、１５ｃ、１５ｄは各々、中間転写ベルト３１に転写されずに感光ドラム１１ａ〜１１ｄ上に残されたトナーを掻き落としてドラム表面の清掃を行う。
【００４１】
以上に示したプロセスにより、各トナーによる画像形成が中間転写ベルト３１に順次行われる。
【００４２】
給紙ユニット２０は、カセット２１ａ、２１ｂ、手差しトレイ２７、ピックアップローラ２２ａ、２２ｂ、２６、給紙ローラ対２３ａ〜２３ｅ、給紙ガイド２４ａ〜２４ｃ、およびレジストローラ２５ａ、２５ｂで構成される。カセット２１ａ、２１ｂおよび手差しトレイ２７は、転写材Ｐを収納するものであり、ピックアップローラ２２ａ、２２ｂ、２６はそれぞれ、カセット２１ａ、２１ｂ内もしくは手差しトレイ２７より転写材Ｐを１枚ずつ送り出すためのものである。給紙ローラ対２３ａ〜２３ｅおよび給紙ガイド２４ａ〜２４ｃは、各ピックアップローラ２２ａ、２２ｂ、２６から送り出された転写材Ｐをレジストローラ２５ａ、２５ｂまで搬送するためのものである。レジストローラ２５ａ、２５ｂは、画像形成部１０での画像形成タイミングに合わせて転写材Ｐを二次転写領域Ｔｅへ送り出すためのものである。
【００４３】
ここで中間転写ユニット３０について詳細に説明する。
【００４４】
中間転写ベルト３１は、巻架ローラとして、中間転写ベルト３１を駆動するための駆動ローラ３２と、中間転写ベルト３１の回動に従動する従動ローラ３３と、中間転写ベルト３１を挟んで二次転写領域Ｔｅに対向する二次転写対向ローラ３４とに巻架される。これらのうち駆動ローラ３２と従動ローラ３３との間に一次転写平面Ａが形成される。駆動ローラ３２は、金属ローラの表面に数ｍｍ厚のゴム（ウレタンまたはクロロプレン）がコーティングされた構造になっており、これによって、中間転写ベルト３１との間でのスリップを防いでいる。駆動ローラ３２はパルスモータ（不図示）によって矢印方向へ回転駆動される。
【００４５】
一次転写平面Ａは各画像形成部１０ａ〜１０ｄに対向し、各感光ドラム１１ａ〜１１ｄが、中間転写ベルト３１の一次転写面Ａに対向するように配置されている。よって一次転写面Ａに一次転写領域Ｔａ〜Ｔｄが位置することになる。各感光ドラム１１ａ〜１１ｄと中間転写ベルト３１とが対向する一次転写領域Ｔａ〜Ｔｄにおいては、中間転写ベルト３１の裏側に一次転写用帯電器３５ａ〜３５ｄがそれぞれ配置されている。
【００４６】
二次転写対向ローラ３４に対向して二次転写ローラ３６が配置され、中間転写ベルト３１とのニップによって二次転写領域Ｔｅを形成する。二次転写ローラ３６は、中間転写ベルト３１に対して適度な圧力で加圧されている。また、中間転写ベルト３１上の二次転写領域Ｔｅの下流には、中間転写ベルト３１の画像形成面をクリーニングするためのクリーニングブレード５１、及び廃トナーを収納する廃トナーボックス５２が設けられている。
【００４７】
定着ユニット４０は、定着ローラ４１ａと、ローラ４１ｂと、ガイド４３と、内排紙ローラ４４と、外排紙ローラ４５とから構成される。定着ローラ４１ａは、内部にハロゲンヒーターなどの熱源を備える。ローラ４１ｂは、定着ローラ４１ａに加圧される。ローラ４１ｂにも熱源を備えるようにしてもよい。ガイド４３は、定着ローラ４１ａとローラ４１ｂとからなる定着ローラ対４１のニップ部へ転写材Ｐを導くためのガイドである。内排紙ローラ４４および外排紙ローラ４５は、定着ローラ対４１から排出されてきた転写材Ｐをさらに装置外部に導き出すためのローラである。
【００４８】
中間転写ベルト３１の一次転写面Ａ上で、画像形成部１０ａ〜１０ｄの各々より下流の位置で、駆動ローラ３２より上流の位置に、レジずれを検知するレジセンサ６０が設けられる。このレジセンサ６０は、各感光ドラム１１ａ〜１１ｄ間の機械的取り付け誤差および各感光ドラム１１ａ〜１１ｄ上で形成される各カラー画像のレジストレーションのずれ、つまり色ずれ（レジずれ）を補正するために用いられる。このレジストレーションずれは、各露光部１３ａ〜１３ｄによって発生するレーザービーム光の光路長誤差、光路変化、ＬＥＤの環境温度による反り等の原因により発生する。
【００４９】
画像出力部１Ｐを構成する制御部８０は、図１を参照して詳述するが、上記の各ユニット内の機構の動作を制御するためのＣＰＵ１０１、ドライバ基板２００などから構成される。この制御部８０より画像形成動作開始信号が発せられると、選択された用紙サイズ等により選択された給紙段から転写材Ｐの給紙が開始される。
【００５０】
すなわち、制御部８０より画像形成動作開始信号が発せられると、まず例えばピックアップローラ２２ａにより、カセット２１ａから転写材Ｐが一枚ずつ送り出される。そして給紙ローラ対２３ｃ、２３ｄによって転写材Ｐが給紙ガイド２４ｂ、２４ｃの間を案内されてレジストローラ２５ａ、２５ｂまで搬送される。その時点では、レジストローラ２５ａ、２５ｂの回転は停止されており、転写材Ｐの先端がニップ部に突き当たる。その後、画像形成部１０ａ〜１０ｄが画像の形成を開始するタイミングに合わせてレジストローラ２５ａ、２５ｂが回転を始める。レジストローラ２５ａ、２５ｂの回転開始タイミングは、転写材Ｐと、画像形成部１０から中間転写ベルト３１上に一次転写されたトナー画像とが、二次転写領域Ｔｅにおいてちょうど一致するように設定されている。
【００５１】
一方、画像形成部１０では、制御部８０から画像形成動作開始信号が発せられると、前述したプロセスにより中間転写ベルト３１の回転方向の一番上流にある感光ドラム１１ｄ上に形成されたトナー像（現像像）が、高電圧が印加された一次転写用帯電器３５ｄによって一次転写領域Ｔｄにおいて中間転写ベルト３１に一次転写される。
【００５２】
中間転写ベルト３１に一次転写されたトナー像は次の一次転写領域Ｔｃまで搬送される。画像形成部１０ｃでは、一次転写領域Ｔｄから一次転写領域Ｔｃまでの間をトナー像が搬送される時間だけ遅延して画像形成が行われており、一次転写領域Ｔｃでは、一次転写領域Ｔｄで転写されたトナー像の上にレジストレーション（画像位置）を合わせて次のトナー像が転写される。他の色の一次転写領域Ｔｂ、Ｔａについても同様の工程が繰り返され、結局４色のトナー像が中間転写ベルト３１上に一次転写される。
【００５３】
その後、転写材Ｐが二次転写領域Ｔｅに進入して、中間転写ベルト３１に接触すると、転写材Ｐの通過タイミングに合わせて二次転写ローラ３６に高電圧が印加される。そして、前述したプロセスにより中間転写ベルト３１上に形成された４色のトナー像が転写材Ｐの表面に一括転写される。その後、転写材Ｐは搬送ガイド４３によって、定着ローラ対４１のニップ部まで正確に案内される。そして定着ローラ対４１の熱及びニップの圧力によってトナー画像が転写材Ｐの表面に定着される。その後、内外排紙ローラ４４、４５により搬送され、転写材Ｐは機外に排出される。
【００５４】
図１は、画像出力部１Ｐに設けられた制御部８０の構成を示すブロック図である。
【００５５】
図１には、画像出力部１Ｐ内の各部材を機能別に分類し、各々を被制御単位として構成した場合の各ユニット（ボード）を示す。なお、画像出力部１Ｐだけでなく、図２に示す画像形成装置内の各部材を機能別に分類し、各々を被制御単位として構成するようにしてもよい。
【００５６】
図１中１００は、特定ユニットであるＣＰＵボードであり、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ＡＳＩＣ（特定用途向けＩＣ、Application Specific Integrated Circuit）１０４、通信ＩＣ１０５から構成される。２００は、ＤＣ負荷を駆動するためのドライバボードであり、ＣＰＵボード１００を含むほか、ＡＳＩＣ２０１、ドライバ（ｄｒｖ）２０２から構成される。ドライバ（ｄｒｖ）２０２はモータＭ１を駆動する。ＣＰＵボード１００とドライバボード２００とは、各々のＡＳＩＣ１０４とＡＳＩＣ２０１との間で高速シリアル通信を行うことによって接続されている。なお、本実施の形態ではＡＳＩＣ１０４とＡＳＩＣ２０１との間で高速シリアル通信を行うが、ＣＰＵボード１００上のＣＰＵ１０１とドライバボード２００上のＡＳＩＣ２０１との間でシリアル通信を行うようにしてもよい。
【００５７】
ＣＰＵボード１００のＡＳＩＣ１０４には、中継ボード３００およびドライバ（ｄｒｖ）基板５００−１〜５００−４が接続される。
【００５８】
図５は、中継ボード３００およびドライバ基板（ドライバユニット）５００−１〜５００−４を示すブロック図である。
【００５９】
中継ボード３００は、複数の異なるドライバ基板が接続可能な整合ユニットである。すなわち、ＣＰＵボード（特定ユニット）１００と各ドライバ基板５００−１〜５００−４との間で整合を行い、且つ各ドライバ基板５００−１〜５００−４の持つ特性に応じた細かな制御を行うためのユニットである。また、各ドライバ基板５００−１〜５００−４は、機能別に分類した画像出力部１Ｐ内の各部材の駆動をそれぞれ行うためのユニットである。本実施の形態では４つのユニットに分類しており、ドライバ基板５００−１は給紙部、ドライバ基板５００−２は紙搬送部、ドライバ基板５００−３は両面搬送部、ドライバ基板５００−４は排紙部の機能に係るものである。画像出力部１Ｐまたは画像形成装置には他にも分類すべき機能ユニットが存在するが、説明を簡単にするためにここでは省略する。
【００６０】
まず、中継ボード３００について説明する。
【００６１】
図５においてＩ／Ｆ部３１０は、ＣＰＵボード（特定ユニット）１００と接続するコネクタである。Ｉ／Ｆ部３１０を介して中継ボード３００のＣＰＵ３０１がＣＰＵボード（特定ユニット）１００とシリアル方式で接続する。ＣＰＵ３０１は、ＲＯＭ／ＲＡＭを内蔵した所謂１チップＣＰＵであり、ＣＰＵボード（特定ユニット）１００との間でコマンドのやり取りを行い、コマンドに対応した負荷制御等を行う。
【００６２】
ＣＰＵ３０１にはＣＰＵバスを介してＡＳＩＣ３０２が接続される。ＡＳＩＣ３０２は、各ドライバ基板５００−１〜５００−４へ送信されるべきＩ／Ｆ信号を生成する。ここで生成されたＩ／Ｆ信号はそれぞれ、各ドライバ基板５００−１〜５００−４に接続されている各負荷を駆動するための信号であり、Ｉ／Ｆコネクタ３１１，３１２，３１３，３１４にシリアル方式で出力される。
【００６３】
次に、各ドライバ基板５００−１〜５００−４について、ドライバ基板５００−１を代表として説明する。
【００６４】
図５においてドライバ基板５００−１は、Ｉ／Ｆコネクタ５０１を介して中継ボード３００のＩ／Ｆコネクタ３１１と接続される。Ｉ／Ｆコネクタ５０１にはＡＳＩＣ５０２が接続され、ＡＳＩＣ５０２にはＩ／Ｆコネクタ５００−１１，５００−１２が接続される。ＡＳＩＣ５０２は、中継ボード３００から送られたシリアルＩ／Ｆ信号をパラレルＩ／Ｆ信号に変換して、Ｉ／Ｆコネクタ５００−１１，５００−１２に出力する。またＡＳＩＣ５０２は、Ｉ／Ｆコネクタ５００−１１，５００−１２から送られたパラレル信号をシリアル信号に変換して中継ボード３００へ送信する。
【００６５】
また、ドライバ基板５００−１はＩＤ設定部５０３を備える。ＩＤ設定部５０３には、ドライバ基板５００−１を識別するためのＩＤ（ドライバ基板５００−１では「０１」）が予め設定され、ＩＤ設定部５０３は、このＩＤを、ＡＳＩＣ５０２を介して中継ボード３００へ送信する。ここで、ＩＤ設定部５０３は、４ビットのＤＩＰスイッチ等から構成される。
【００６６】
なお、Ｉ／Ｆコネクタ５０１、ＡＳＩＣ５０２、およびＩＤ設定部５０３は、４つのドライバ基板５００−１〜５００−４の全てにおいて共通の構成である。
【００６７】
Ｉ／Ｆコネクタ５００−１１にはステッピングモータ５００−１３が接続され、Ｉ／Ｆコネクタ５００−１２にはステッピングモータ５００−１３およびセンサ５００−１５が接続されるものとする。
【００６８】
次に、ドライバ基板（ユニット）５００−１での信号の流れについて説明する。
【００６９】
図６は、中継ボード３００とドライバ基板（ユニット）５００−１との間で送受信されるシリアルＩ／Ｆ信号の形態を示す図である。
【００７０】
中継ボード３００からドライバ基板（ユニット）５００−１に送信される信号は１６ビットのシリアル信号であり、これをＴｘ信号とする。また、ドライバ基板（ユニット）５００−１から中継ボード３００に送信される信号は２０ビットのシリアル信号であり、これをＲｘ信号とする。
【００７１】
ドライバ基板（ユニット）５００−１では、受信したＴｘ信号を１６ビットのパラレル信号に変換する。この信号変換を、図７を参照して説明する。
【００７２】
図７は、ドライバ基板（ユニット）５００−１における信号形態の変換の様子を示す図である。
【００７３】
ＡＳＩＣ５０２は、１６ビットのシリアルＴｘ信号をパラレル信号に変換し、該パラレル信号におけるビット１５〜ビット１２の４ビット分をステッピングモータ５００−１３の位相信号に、ビット１１〜ビット８の４ビット分をステッピングモータ５００−１４の位相信号に割り当てる。残りのビット７〜ビット０の８ビット分は予備としている。
【００７４】
一方、２０ビットのパラレル信号に関しては、ビット１９〜ビット１６の４ビット分にＩＤ設定部５０３からのＩＤ信号を、ビット１５の１ビット分にセンサ５００−１５からの出力信号を割り当てる。残りのビット１４〜ビット０の１５ビット分を予備とし、該パラレル信号をシリアル信号に変換してＲｘ信号として中継ボード３００に送信する。
【００７５】
このようにして中継ボード３００とドライバ基板５００−１との間のインターフェースを実現している。なお、ドライバ基板５００−２、５００−３、５００−４については、接続されている負荷の違いとＩＤ設定部５０３でのＩＤの違いとがあるものの、基本的な考え方はドライバ基板５００−１と同一であり、ここでの説明は省略する。
【００７６】
次に、中継ボード３００がＣＰＵボード（特定ユニット）１００からコマンドを受けて、ドライバ基板５００−１を駆動する動作を具体的に説明する。
【００７７】
まず、電源を投入した直後の通信で、ドライバ基板（ユニット）５００−１におけるＩＤ設定部５０３に設定されているＩＤ（０１）をＡＳＩＣ５０２がシリアルＲｘ信号に変換し、中継ボード３００に送信する。これを受信した中継ボード３００では、Ｉ／Ｆコネクタ３１１に接続されているユニットが、給紙部機能のドライバ基板（ユニット）５００−１であることを検知することができる。
【００７８】
他のユニットがＩ／Ｆコネクタ３１１に接続された場合はそれを検出し、ＡＳＩＣ３０２の内部で通信のチャンネルを切り替えることにより、正しいインターフェース制御を行うことが可能である。つまり、中継ボード３００におけるＩ／Ｆコネクタ３１１〜３１４の各々には、どのドライバ基板（ユニット）も接続できるようになっており、中継ボード３００は、接続されたドライバ基板（ユニット）のＩＤを検知することにより、接続されたドライバ基板（ユニット）に応じたインターフェース制御を行うことができる。
【００７９】
次に、中継ボード３００が、ＣＰＵボード（特定ユニット）１００から「給紙動作を行う」というコマンドを受けた場合を例に挙げて中継ボード３００の動作を説明する。
【００８０】
中継ボード３００上のＣＰＵ３０１には、ドライバ基板（ユニット）５００−１に接続されたモータ５００−１３，５００−１４等の動作を制御するためのプログラムが格納されている。このプログラムによって、モータ５００−１３，５００−１４に対して適正な駆動信号が適正なタイミングで与えられるようになっている。この駆動信号は、Ｉ／Ｆコネクタ３１１からシリアル形式で出力され、ドライバ基板（ユニット）５００−１上のＩ／Ｆコネクタ５０１を介してＡＳＩＣ５０２に入力される。このシリアル駆動信号は、ＡＳＩＣ５０２でシリアル／パラレル変換され、Ｉ／Ｆコネクタ５００−１１またはＩ／Ｆコネクタ５００−１２を介してステッピングモータ５００−１３またはステッピングモータ５００−１４を駆動する。
【００８１】
また、給紙動作における紙搬送のタイミングを検出するセンサ５００−１５での検知信号は、Ｉ／Ｆコネクタ５００−１２を介してＡＳＩＣ５０２に入力される。ＡＳＩＣ５０２では、センサ５００−１５からの検知信号をパラレル／シリアル変換し、Ｉ／Ｆコネクタ５０１を介して中継ボード３００に転送する。これにより、給紙動作における紙搬送のタイミングが中継ボード３００に通知される。
【００８２】
ところで、例えばドライバ基板（ユニット）５００−１に接続されたステッピングモータ５００−１３またはステッピングモータ５００−１４を他のモータ、例えばＤＣモータに変更した場合に、該モータの駆動の最適化といった微調整が必要になる。こうした微調整が、本実施の形態では、中継ボード３００におけるＣＰＵ３０１で実行するプログラムを変更し、ドライバ基板（ユニット）５００−１のハードウェアを変更するのみで可能である。例えば、中継ボード３００のハードウェアやＣＰＵボード１００を変更する必要はない。給紙ユニットの構成が変更されてセンサが増加した場合なども同様である。
【００８３】
また、画像出力部１Ｐの構成変更に伴いドライバ基板（ユニット）の数が増加した場合でも、中継ボード３００上のＩ／Ｆコネクタの数を増やし、ＣＰＵ３０１におけるプログラムを変更するのみで対応できる。すなわち、画像出力部１Ｐ全体の制御を司るＣＰＵボード（特定ユニット）１００に対しては、ハードウェア、ソフトウェアともに変更が一切必要ないので、ＣＰＵボード（特定ユニット）１００の汎用性を高めることが可能である。
【００８４】
なお、中継ボード３００において、ＣＰＵボード１００とドライバ基板（ユニット）５００−１〜５００−４との間の信号の接続関係を任意に設定できるようにしてもよい。こうした任意設定を可能にする中継ボード３００Ａを、図８を参照して説明する。
【００８５】
図８は、ＣＰＵボード１００とドライバ基板（ユニット）５００−１〜５００−４との間の信号の接続関係を任意に設定できる中継ボード３００Ａの構成を示すブロック図である。図１および図５に示す構成と同一部分には同一の参照符号を付してその説明を省略する。
【００８６】
中継ボード３００Ａには、ＣＰＵ３０１Ａ、ＡＳＩＣ３０２Ａ、Ｉ／ＦコネクタＪ３０１〜Ｊ３０４が設けられる。ＡＳＩＣ３０２Ａには、ＣＰＵ３０１Ａからの指示に従った信号の接続やその変更を行う接続／変更ブロック３０２−１が設けられる。またＡＳＩＣ３０２Ａには、ＣＰＵボード（特定ユニット）１００から入力されたシリアル信号をパラレル変換し、またドライバ基板５００−１から入力されたパラレル信号をシリアル信号に変換するＰ−Ｓ変換ブロック３０２−２が設けられる。Ｐ−Ｓ変換ブロック３０２−２にはまた、ドライバ基板５００−１〜５００−４から各ＩＤ番号が入力される。
【００８７】
ドライバ基板（ユニット）５００−１を代表として説明すると、ドライバ基板５００−１は、Ｉ／Ｆコネクタ５０１を介して中継ボード３００ＡのＩ／ＦコネクタＪ３０１と接続される。
【００８８】
ドライバ基板５００−１〜５００−４の各ＩＤ信号は、中継ボード３００ＡのＩ／ＦコネクタＪ３０１、Ｊ３０２，Ｊ３０３，Ｊ３０４の各第１番ピンにそれぞれ送られるように構成される。そして各ＩＤ信号は、Ｐ−Ｓ変換ブロック３０２−２の各ＩＤ０端子に送信される。中継ボード３００ＡのＣＰＵ３０１Ａは、これらのＰ−Ｓ変換ブロック３０２−２のＩＤ０端子に送信されたＩＤ信号に基づき、Ｉ／ＦコネクタＪ３０１、Ｊ３０２，Ｊ３０３，Ｊ３０４に接続されたドライバ基板を識別する。そしてＣＰＵ３０１Ａは、該識別結果に基づき接続／変更ブロック３０２−１を制御して、接続／変更ブロック３０２−１に入力した各信号を、接続ドライバ基板に対応した出力先に出力するようにする。
【００８９】
なお例えばドライバ基板５００−４のように、ドライバ基板５００−４から出力されるＩ／Ｆ信号中にアナログ信号が含まれる場合には、ＣＰＵ３０１Ａが、接続／変更ブロック３０２−１を制御して、このアナログ信号をＰ−Ｓ変換ブロック３０２−２のアナログ端子ＡＮ０に送信するようにする。すなわち、ＣＰＵ３０１Ａは、ドライバ基板からのアナログ信号の送信の有無およびドライバ基板からのＩＤ番号に応じて、例えばアナログスイッチを用いて接続／変更ブロック３０２−１を制御する。これにより、デジタル信号とアナログ信号とが混在する場合でも、接続／変更ブロック３０２−１は、入出力信号をプログラマブルに接続／変更可能である。
【００９０】
次に、図１に示す高圧制御用整合ユニットである中継ボード４００、及び該中継ボード４００に接続される高圧電源機能ユニット（ドライバ基板）６００−１〜６００−４について説明する。
【００９１】
図９は、高圧制御用整合ユニットである中継ボード４００の構成を示すブロック図である。
【００９２】
図９において、４０１は、ＣＰＵボード（特定ユニット）１００との通信を行う通信制御ブロックである。４０２は、ＣＰＵ等で構成される高圧動作制御ブロックであり、通信制御ブロック４０１を介してＣＰＵボード（特定ユニット）１００からの指令を受け取る。そして高圧動作制御ブロック４０２は、高圧制御用整合ユニット（中継ボード）４００に接続される各高圧電源機能ユニット６００−１〜６００−４の動作をシーケンシャルに制御する。４０３は高圧安定化制御ブロックであり、高圧動作制御ブロック４０２からのシーケンシャルな指令に応じて、各高圧電源機能ユニット６００−１〜６００−４の出力信号を安定化制御する。４０４ａ，４０４ｂ，４０４ｃ・・・は接続コネクタであり、それぞれが同じ形式で構成され、機能が同じコネクタである。接続コネクタ４０４ａ，４０４ｂ，４０４ｃ・・・には、異なる高圧電源機能ユニットが一対一で接続される。４０５、４０６は、接続コネクタ４０４ａ，４０４ｂ，４０４ｃ・・・にそれぞれ接続されるマルチプレクサ（ＭＰＸ）であり、各接続コネクタに入力されたアナログ信号から所望の信号を選択して出力する。４０７，４０８は、マルチプレクサ４０５、４０６にそれぞれ接続されるＡ／Ｄ変換器であり、マルチプレクサ４０５、４０６からそれぞれ出力されたアナログ信号をデジタル信号に変換する。
【００９３】
こうした構成の高圧制御用整合ユニット（中継ボード）４００の動作を以下に説明する。
【００９４】
先ず、通信制御ブロック４０１が、画像出力部１Ｐ全体の制御を司るＣＰＵボード（特定ユニット）１００から、カラーモードや印刷倍率、印刷用紙サイズなどを含んだモード情報を受け取り、該モード情報を高圧動作制御ブロック４０２に伝達する。高圧動作制御ブロック４０２はモード情報を受け取り、かつプリント開始信号を受け取ると、高圧安定化制御ブロック４０３に対して逐次指令する。すなわち、高圧安定化制御ブロック４０３に指令を出すことで、受け取ったモード情報に基づいたモード制御を各高圧電源機能ユニットに行わせる。
【００９５】
一方、高圧安定化制御ブロック４０３は、マルチプレクサ４０５，４０６に対して選択すべき信号を切り替えさせる。そして、Ａ／Ｄ変換手段４０７、４０８を介して、各高圧電源機能ユニット６００−１〜６００−４からのアナログの電圧信号のレベルを表すデジタル値を取得する。高圧安定化制御ブロック４０３は、この電圧信号レベルを表すデジタル値を、上記モード情報に基づいた設定値と比較して、対応の高圧電源機能ユニットに対して出力制御用の駆動情報を送出する。
【００９６】
こうしたマルチプレクサの選択すべき信号の切り替えから、電圧信号レベルを表すデジタル値の取得、駆動情報の送出までの高圧安定化制御ブロック４０３による制御は、各高圧電源機能ユニットに対して所定間隔で繰り返される。これによって、各高圧電源機能ユニット６００−１〜６００−４から画像出力部１Ｐにそれぞれ出力される高圧信号は、所定の出力値に制御される。また、各高圧電源機能ユニット６００−１〜６００−４は、前述のＣＰＵボード（特定ユニット）１００からのモード情報に基づいて、所定の画像形成プロセスに従った出力動作で制御され、これによって、画像出力部１Ｐにおいて所望の画像形成が実行される。
【００９７】
次に、画像形成プロセスに用いられる各高圧電源機能ユニット６００−１〜６００−４のうちの１つについて、図１０を参照して説明する。
【００９８】
図１０は、高圧電源機能ユニット６００−１の構成を示すブロック図である。高圧電源機能ユニット６００−２〜６００−４も、基本的には高圧電源機能ユニット６００−１と同じ構成であり、ここでは高圧電源機能ユニット６００−１だけを説明する。
【００９９】
高圧電源機能ユニット６００−１において６０１は、高圧制御用整合ユニット４００に接続するための高圧ドライバ用コネクタである。６０２は駆動ブロックであり、高圧ドライバ用コネクタ６０１を介して高圧制御用整合ユニット４００から送られてくるＰＷＭ（Pulse Width Modulation）信号等の形態の駆動情報に基づいてスイッチング動作を行う。６０３はトランス等で構成される変圧ブロックであり、駆動ブロック６０２で発生された駆動信号（交流電圧）を増幅する。６０４は信号平滑ブロックであり、変圧ブロック６０３で増幅された駆動信号（交流電圧）を所定の極性に平滑し、得られた高圧直流を出力端６０７へ出力する。６０８は、出力端６０７から負荷に出力された高圧直流のリターン経路を構成する接地端である。
【０１００】
６０５は電圧検出ブロックであり、信号平滑ブロック６０４から出力端６０７へ出力された高圧直流の電圧値を検出し、高圧制御用整合ユニット４００へ送る。６０６は電流検出ブロックであり、出力端６０７から負荷へ出力された高圧直流の電流値を検出し、高圧制御用整合ユニット４００へ送る。
【０１０１】
以上のように構成される高圧電源機能ユニット６００−１の動作について、以下に説明する。
【０１０２】
高圧制御用整合ユニット４００から高圧ドライバ用コネクタ６０１を介してＰＷＭ信号等の形態の駆動情報が駆動ブロック６０２に送信されると、駆動ブロック６０２は、駆動情報に基づいたスイッチング動作を行い、所望の電力を得るための駆動信号を生成する。変圧ブロック６０３は、この駆動信号を受けて高圧の交流電圧を出力する。平滑ブロック６０４は、この高圧の交流電圧を予め定められた所定の極性に整流し、出力端６０７に高圧直流として出力する。
【０１０３】
信号平滑ブロック６０４から出力端６０７へ出力された高圧直流の電圧値は、電圧検出ブロック６０５において、高圧制御用整合ユニット４００内のＡ／Ｄ変換器４０７またはＡ／Ｄ変換器４０８でデジタル値に変換可能な電圧レベルとなるように分圧される。そして、高圧ドライバ用コネクタ６０１を介して高圧制御用整合ユニット４００に送られる。また、出力端６０７から負荷へ出力された高圧直流は、接地端６０８に流入し、電流検出ブロック６０６を通過して信号平滑ブロック６０４、更には変圧ブロック６０３に戻される。この時、電流検出ブロック６０６は、この負荷電流の電流値を検出し、高圧ドライバ用コネクタ６０１を介して高圧制御用整合ユニット４００に送信する。
【０１０４】
かくして、高圧制御用整合ユニット４００が、高圧電源機能ユニット６００−１の出力電圧値および出力電流値を、それらの検出値に基づき所望の値に制御することができる。
【０１０５】
なお、高圧制御用整合ユニット４００が、マルチプレクサ４０５またはマルチプレクサ４０６を動作させることによって、複数の高圧電源機能ユニット６００−１〜６００−４の出力電圧値および電流値をそれぞれ時分割で制御することができる。
【０１０６】
次に、図２に示す画像形成装置に複数の付属装置（デッキ）１００１〜１００３を装着した場合におけるこれらの複数の付属装置（デッキ）１００１〜１００３における制御形態の３つの例について、図１１〜図１３を参照して説明する。なお、複数の付属装置（デッキ）１００１〜１００３の各々における制御形態には基本的には差がないので、図１１〜図１３では、付属装置（デッキ）１００１を代表に挙げて説明する。
【０１０７】
図１１は、付属装置（デッキ）１００１における第１の制御形態を示すブロック図である。
【０１０８】
付属装置（デッキ）１００１は複数の給紙ユニット１００１ｂ、１００１ｃを内蔵し、該給紙ユニット１００１ｂ、１００１ｃはそれぞれ、１つのＣＰＵ、複数のドライバ基板、および各ドライバ基板に接続された負荷装置を有する。さらに、第１の制御形態における付属装置（デッキ）１００１では、画像出力部１ＰのＣＰＵボード１００とのＬＡＮ構成の通信線と複数の給紙ユニット１００１ｂ、１００１ｃとの間に１つＣＰＵ／中継基板１００１ａが接続される。こうした構成により、ＣＰＵボード１００は、複数の給紙ユニット１００１ｂ、１００１ｃ内の複数のＣＰＵではなく、ＣＰＵ／中継基板１００１ａの１つのＣＰＵに対して交信を行えば良いので、ＣＰＵボード１００側の負担が軽減される。なお、この第１の制御形態では、付属装置（デッキ）１００１内に複数のＣＰＵを設ける構成について限定するものであり、これらのＣＰＵ間の通信形態を限定するものではない。
【０１０９】
図１２は、付属装置（デッキ）１００１における第２の制御形態を示すブロック図である。
【０１１０】
第２の制御形態における付属装置（デッキ）１００１は複数の給紙ユニットを内蔵し、１つの給紙ユニットは、ＣＰＵ／中継基板１００１ｄと、複数のドライバ基板および各ドライバ基板に接続された負荷装置からなるドライバ負荷部１００１ｅとを有する。また、他の１つの給紙ユニットは、ＣＰＵ／中継基板１００１ｆと、複数のドライバ基板および各ドライバ基板に接続された負荷装置からなるドライバ負荷部１００１ｇとを有する。
【０１１１】
第２の制御形態における付属装置（デッキ）１００１では、画像出力部１ＰのＣＰＵボード１００とのＬＡＮ構成の通信線と、ＣＰＵ／中継基板１００１ｄおよびＣＰＵ／中継基板１００１ｆとが直接接続される。こうした構成により、第２の制御形態では、付属装置（デッキ）１００１内のＣＰＵ／中継基板１００１ｄおよびＣＰＵ／中継基板１００１ｆの各ＣＰＵが、画像出力部１ＰのＣＰＵボード１００と直接交信することが可能である。したがって、付属装置（デッキ）１００１が画像出力部１ＰのＣＰＵボード１００と高速の交信を実現することができる。
【０１１２】
図１３は、付属装置（デッキ）１００１における第３の制御形態を示すブロック図である。
【０１１３】
第３の制御形態は、基本的に第２の制御形態と同じであるが、他の１つの給紙ユニットがＣＰＵ／中継基板１００１ｈとドライバ負荷部１００１iとを有し、ＣＰＵ／中継基板１００１ｈが、ＣＰＵ／中継基板１００１ｄと接続される。すなわち、画像出力部１ＰのＣＰＵボード１００とのＬＡＮ構成の通信線にＣＰＵ／中継基板１００１ｄだけが直接接続される。そして、ＣＰＵ／中継基板１００１ｄが、画像出力部１ＰのＣＰＵボード１００から送られた情報をＣＰＵ／中継基板１００１ｈへ伝達する。なお、第１の制御形態のように、ＬＡＮに接続されたＣＰＵが他のＣＰＵを支配する構成ではない。また第３の制御形態は、各ＣＰＵ間での通信方式を限定するものではない。
【０１１４】
上記第１乃至第３の制御形態のいずれか１つを固定的に本画像形成装置において実行するようにしても、また、任意の１つを選択して実行し、他のものに変更することも可能にしてもよい。
【０１１５】
また、画像出力部１ＰのＣＰＵボード１００とＬＡＮ接続されるＣＰＵまたは各給紙ユニット内のＣＰＵが、各給紙ユニットで発生するエラーに対して、画像出力部１Ｐに通知するか、各給紙ユニット内で解決するかを判断しつつ、上記の第１乃至第３の制御形態のいずれかを適宜選択するように構成してもよい。
【０１１６】
また、上記では付属装置（デッキ）１００１が複数の給紙ユニットを内蔵するものとして説明したが、付属装置（デッキ）は、他の機能をもつ複数のユニットを内蔵するようにしてもよい。
【０１１７】
なお、図１に示すレーザ・スキャナ・ボード７００およびスキャナユニット９００に対しても、上記と同様に、本発明を適用するが、それらの説明は省略する。またなお、コントローラ８００については、本発明と直接の関係がないため、それらの説明を省略する。
【０１１８】
ところで、図１においては、ＣＰＵボード（特定ユニット）１００に対して中継ボード（整合ユニット）３００，４００を接続する構成を示しているが、多数の中継ボードが、ＣＰＵボード１００に対して任意の接続インターフェースを介して接続される構成があり得る。そうした構成においては、ＣＰＵボード１００は、ＣＰＵボード１００に対して接続されている中継ボードを識別する必要がある。こうした中継ボードの識別について、以下に説明する。
【０１１９】
ここでは例えば、ＣＰＵボード（特定ユニット）１００に対して３つの中継ボード（整合ユニット）３００−１〜３００−３が接続されるものとして説明を行なう。中継ボード３００−１〜３００−３は各々、ＩＤ信号を出力するための８極ＤＩＰスイッチ（ＤＩＰＳＷ）を備えるとともに、ＣＰＵボード１００に接続するためのＩ／Ｆ部を備える。また、ＣＰＵボード１００は、中継ボードに接続するための３つのＩ／Ｆ部を備えるものとする。
【０１２０】
こうしたＣＰＵボード１００と中継ボード３００−１〜３００−３との接続状態として図１４〜図１６に示す３つの接続状態があり得る。
【０１２１】
図１４は、ＣＰＵボード１００と中継ボード３００−１〜３００−３との重複接続状態を示す図である。すなわち、中継ボード３００−１がＩＤ信号「１」を出力してＣＰＵボード１００に接続し、中継ボード３００−２がＩＤ信号「２」を出力してＣＰＵボード１００に接続しているとする。そのとき、中継ボード３００−３も、中継ボード３００−２と重複するＩＤ信号「２」を出力してＣＰＵボード１００に接続している場合である。
【０１２２】
図１５は、ＣＰＵボード１００と中継ボード３００−１〜３００−３との過多接続状態を示す図である。すなわち、中継ボード３００−１がＩＤ信号「１」を出力してＣＰＵボード１００に接続し、中継ボード３００−２がＩＤ信号「２」を出力してＣＰＵボード１００に接続しているとする。そのとき、中継ボード３００−３が、ＣＰＵボード１００が想定しているＩＤ信号以外のＩＤ信号「３」を出力してＣＰＵボード１００に接続している場合である。なお、図１４および図１５に示す状態では、ＣＰＵボード１００は、ＩＤ信号「１」またはＩＤ信号「２」を出力する中継ボードの接続だけを想定している。
【０１２３】
図１６は、ＣＰＵボード１００と中継ボード３００−１〜３００−３との不足接続状態を示す図である。すなわち、中継ボード３００−１がＩＤ信号「１」を出力してＣＰＵボード１００に接続し、中継ボード３００−２がＩＤ信号「２」を出力してＣＰＵボード１００に接続して、接続が確率しているとする。そのとき、中継ボード３００−３が、ＣＰＵボード１００に対して接続を確立しておらず、中継ボード３００−３から出力されるＩＤ信号も不明である場合である。なお、図１６に示す状態では、ＣＰＵボード１００は、ＩＤ信号「１」、ＩＤ信号「２」、またはＩＤ信号「３」を出力する中継ボードの接続を想定している。
【０１２４】
図１７は、図１４および図１５に示す状態におけるＣＰＵボード１００が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、ＣＰＵボード１００に対して接続が許される中継ボードのＩＤ信号、機能を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１２５】
図１８は、図１４に示す重複接続状態におけるＣＰＵボード１００に対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。ＩＤ信号「２」を出力する中継ボードが２つ接続されていることが分かる。
【０１２６】
図１９は、図１５に示す過多接続状態におけるＣＰＵボード１００に対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。図１７に示すように、ＩＤ信号「３」を出力する中継ボードの接続は想定していない（非対象）にも拘らず、ＩＤ信号「３」を出力する中継ボードが１つ接続されていることが分かる。
【０１２７】
図２０は、図１６に示す状態におけるＣＰＵボード１００が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルによれば、ＩＤ信号「３」を出力する中継ボードの接続が想定されている（対象）。
【０１２８】
図２１は、図１６に示す不足接続状態におけるＣＰＵボード１００に対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。図２０に示すように、ＩＤ信号「３」を出力する中継ボードの接続が想定されている（対象）にも拘らず、ＩＤ信号「３」を出力する中継ボードが接続されていないことが分かる。
【０１２９】
こうしたＣＰＵボード１００に対する中継ボードの接続異常をＣＰＵボード１００が検出し該異常に対応する方法を、図２２〜図２７を参照して説明する。
【０１３０】
図２２および図２３は、ＣＰＵボード１００において行われる中継ボードの接続対応処理の手順を示すフローチャートである。
【０１３１】
まず、ＣＰＵボード１００に電源が供給されると、ＣＰＵボード１００は、接続されている中継ボードと通信を行うために、Ｉ／Ｆ部を初期化し、シリアル通信を開始する（Ｓ１００１）。この時、ＣＰＵボード１００に接続されている中継ボードからＩＤ信号を獲得するまでに必要な所定時間を接続検出確定タイマにセットする（Ｓ１００３）。そして、接続検出確定タイマが、該所定時間を計時してタイムアップするまで待機する（Ｓ１００５）。接続検出確定タイマがタイムアップすると（Ｓ１００５でＹＥＳ）、ステップＳ１００７へ進む。
【０１３２】
ステップＳ１００７では、ＣＰＵボード１００は各Ｉ／Ｆ部を介して、接続された中継ボードからのＩＤ信号を集計する。そしてＣＰＵボード１００は、集計されたＩＤ信号に基づき、ＣＰＵボード１００に接続された中継ボードの接続状態を検査すべく、検査対象ＩＤ番号ｃｈｋ_ｉｄに初期値１をセットするとともに、最大ＩＤ番号ｃｈｋ_ｉｄ_ｍａｘに値Ｘをセットする（Ｓ１００９）。検査対象ＩＤ番号ｃｈｋ_ｉｄは、１から順に増加する整数であり、値Ｘは、図１７や図２０に示す例によれば「６」である。
【０１３３】
次に、検査対象ＩＤ番号ｃｈｋ_ｉｄが最大ＩＤ番号ｃｈｋ_ｉｄ_ｍａｘよりも大きいか否かを判別し（Ｓ１０１１）、大きいならばステップＳ１０２３へ進み、検査対象ＩＤ番号ｃｈｋ_ｉｄが最大ＩＤ番号ｃｈｋ_ｉｄ_ｍａｘ以下であればステップＳ１０１３へ進む。
【０１３４】
ステップＳ１０１３では、検査対象ＩＤ番号ｃｈｋ_ｉｄが表わす数字に対応するＩＤ番号が、図１７や図２０に示す「接続必須ＩＤ」欄において「対象」となっているか否かを判別する。その結果、「対象」となっているならばステップＳ１０１５へ進み、「非対象」となっているならばステップＳ１０１９へ進む。
【０１３５】
ステップＳ１０１５では、図２４を参照して後述するＩＤ重複検出処理を行い、次のステップＳ１０１７では、図２５を参照して後述するＩＤ不足検出処理を行う。ステップＳ１０１９では、図２６を参照して後述するＩＤ過多検出処理を行う。
【０１３６】
そして、ステップＳ１０２１では、検査対象ＩＤ番号ｃｈｋ_ｉｄを１だけインクリメントして、ステップＳ１０１１に戻る。
【０１３７】
ステップＳ１０１１〜ステップＳ１０２１を繰り返し実行することで、ＣＰＵボード１００に接続された全部の中継ボードの接続状態に関しての異常検査を行うことができる。
【０１３８】
図２４〜図２６を参照して後述するようにステップＳ１０１５，Ｓ１０１７，Ｓ１０１９での各検出処理の実行の結果、接続アラームが発生されることがある。ステップＳ１０２３では、こうした接続アラームが発生しているか否かを判別する。その結果、接続アラームが発生していればステップＳ１０２５へ進み、発生していなければステップＳ１０２７へ進む。
【０１３９】
ステップＳ１０２５では、図２７を参照して後述する接続ＩＤ変更処理を行う。その後、ＣＰＵボード１００に接続された全部の中継ボードに対する接続を確定する（Ｓ１０２７）。
【０１４０】
次にドライバ基板接続アラームが発生しているか否かを判別する（Ｓ１０２９）。このドライバ基板接続アラームは、図３５および図３６を参照して後述するドライバ基板接続対応処理のステップＳ３０２１，Ｓ３０２３，Ｓ３０２５の実行の結果、発生されるものである。その判別の結果、ドライバ基板接続アラームが発生していればステップＳ１０３１へ進み、発生していなければ本中継ボード接続対応処理を終了する。
【０１４１】
ステップＳ１０３１では、図２７を参照して後述する接続ＩＤ変更処理を行う。その後、各中継ボードに接続されたドライバ基板に対する接続を確定し、確定したドライバ基板接続情報を対応の中継ボードに返信し（Ｓ１０３３）、本中継ボード接続対応処理を終了する。
【０１４２】
図２４は、図２２のステップＳ１０１５で行われるＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【０１４３】
まず、ＣＰＵボード１００は、ＣＰＵボード１００に接続された中継ボードのＩＤ番号ごとの接続数を調べ、この接続数が２以上であるか否かを判別する（Ｓ２０３１）。接続数が２以上であるならば、ステップＳ２０３３へ進み、１以下であれば本ＩＤ重複検出処理を終了する。
【０１４４】
ステップＳ２０３３では、ＩＤ重複接続状態を示す接続アラームをセットし、本ＩＤ重複検出処理を終了する。
【０１４５】
図２５は、図２２のステップＳ１０１７で行われるＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【０１４６】
まず、ＣＰＵボード１００は、ＣＰＵボード１００に接続された中継ボードのＩＤ番号ごとの接続数を調べ、この接続数が０であるか否かを判別する（Ｓ２０１１）。接続数が０であるならば、ステップＳ２０１３へ進み、０でなければ本ＩＤ不足検出処理を終了する。
【０１４７】
ステップＳ２０１３では、ＩＤ不足接続状態を示す接続アラームをセットし、本ＩＤ不足検出処理を終了する。
【０１４８】
図２６は、図２２のステップＳ１０１９で行われるＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【０１４９】
まず、ＣＰＵボード１００は、ＣＰＵボード１００に接続された中継ボードのＩＤ番号ごとの接続数を調べ、この接続数が１以上であるか否かを判別する（Ｓ２００１）。接続数が１以上であるならば、ステップＳ２００３へ進み、０ならば本ＩＤ過多検出処理を終了する。
【０１５０】
ステップＳ２００３では、ＩＤ過多接続状態を示す接続アラームをセットし、本ＩＤ過多検出処理を終了する。
【０１５１】
図２７は、図２３のステップＳ１０２５およびステップＳ１０３１で行われる接続ＩＤ変更処理の詳しい手順を示すフローチャートである。
【０１５２】
まず、ＩＤ過多接続状態またはＩＤ不足接続状態が発生しているか否かを、図２２のステップＳ１０１９またはステップＳ１０１７の実行結果から判別する（Ｓ２０４１）。そしてＩＤ過多接続状態またはＩＤ不足接続状態が発生しているならばステップＳ２０４３へ進み、どちらも発生してなければ本接続ＩＤ変更処理を終了する。
【０１５３】
ステップＳ２０４３では、ＩＤ番号を変更する入力操作の受け付けを開始する。そして、変更されたＩＤ番号の確定を待つ（Ｓ２０４５）。変更されたＩＤ番号が確定されると（Ｓ２０４５でＹＥＳ）、本接続ＩＤ変更処理を終了する。
【０１５４】
次に、各中継ボードに対して任意の接続インターフェースを介して複数のドライバ基板が接続される構成もあり得、そうした構成においては、各中継ボードが、中継ボードに対して接続されているドライバ基板を識別する必要がある。こうした中継ボードによるドライバ基板の識別について、以下に説明する。
【０１５５】
図２８は、ＣＰＵボードと３つの中継ボードと７つのドライバ基板との接続例を示す図である。
【０１５６】
ここでは、ＣＰＵボード（特定ユニット）１００と３つの中継ボード（整合ユニット）３００−１〜３００−３とが正常な接続関係にあるとする。そして、中継ボード３００−１に対して３つのドライバ基板５００−１１〜５００−１３が接続され、中継ボード３００−２に対して２つのドライバ基板５００−２１〜５００−２２が接続され、中継ボード３００−３に対して２つのドライバ基板５００−３１〜５００−３２が接続されるものとする。
【０１５７】
なお、各ドライバ基板は、ＩＤ信号を出力するための８極ＤＩＰスイッチ（ＤＩＰＳＷ）を備えるとともに、対応の中継ボードに接続するためのＩ／Ｆ部を備える。また、各中継ボードは、ドライバ基板に接続するためのＩ／Ｆ部を備えるものとする。
【０１５８】
こうした中継ボードとドライバ基板との接続状態にも、前述の図１４〜図１６に示す３つの接続状態と同じ接続状態があり得る。
【０１５９】
例えば、中継ボード３００−１とドライバ基板５００−１１〜５００−１３との間には、過多接続状態が発生している。すなわち、ドライバ基板５００−１１がＩＤ信号「１」を出力して中継ボード３００−１に接続し、ドライバ基板５００−１２がＩＤ信号「２」を出力して中継ボード３００−１に接続しているとする。そのとき、ドライバ基板５００−１３が、中継ボード３００−１が想定しているＩＤ信号以外のＩＤ信号「３」を出力して中継ボード３００−１に接続している場合である。なお、中継ボード３００−１は、後述のようにＩＤ信号「１」またはＩＤ信号「２」を出力するドライバ基板の接続だけを想定している。
【０１６０】
また例えば、中継ボード３００−２とドライバ基板５００−２１〜５００−２２との間には、不足接続状態が発生している。すなわち、ドライバ基板５００−２１がＩＤ信号「１」を出力して中継ボード３００−２に接続して、接続が確率しているとする。そのとき、ドライバ基板５００−２２が、中継ボード３００−２に対して接続を確立しておらず、ドライバ基板５００−２２から出力されるＩＤ信号も不明である場合である。
【０１６１】
また例えば、中継ボード３００−３とドライバ基板５００−３１〜５００−３２との間には、重複接続状態が発生している。すなわち、ドライバ基板５００−３１がＩＤ信号「１」を出力して中継ボード３００−３に接続しているとする。そのとき、ドライバ基板５００−３２も、ドライバ基板５００−３１と重複するＩＤ信号「１」を出力してＣＰＵボード１００に接続している場合である。
【０１６２】
図２９は、図２８に示す中継ボード３００−１が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、中継ボード３００−１に対して接続が許されるドライバ基板のＩＤ信号、駆動対象を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１６３】
図３０は、図２８に示す中継ボード３００−２が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、中継ボード３００−２に対して接続が許されるドライバ基板のＩＤ信号、駆動対象を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１６４】
図３１は、図２８に示す中継ボード３００−３が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、中継ボード３００−３に対して接続が許されるドライバ基板のＩＤ信号、駆動対象を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１６５】
図３２は、中継ボード３００−１に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。図２９に示すように、ＩＤ信号「３」を出力するドライバ基板の接続は想定していない（非対象）にも拘らず、ＩＤ信号「３」を出力するドライバ基板が接続されて、過多接続状態であることが分かる。
【０１６６】
図３３は、中継ボード３００−２に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。図３０に示すように、ＩＤ信号「２」を出力するドライバ基板の接続が想定されている（対象）にも拘らず、ＩＤ信号「２」を出力するドライバ基板が接続されておらず、不足接続状態であることが分かる。
【０１６７】
図３４は、中継ボード３００−３に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。ＩＤ信号「１」を出力するドライバ基板が２つ接続されて、重複接続状態であることが分かる。
【０１６８】
こうした各中継ボードに対するドライバ基板の接続異常を各中継ボードが検出し該異常に対応する方法を、図３５〜図３９を参照して説明する。
【０１６９】
図３５および図３６は、中継ボード３００−１〜３００−３の各々において行われるドライバ基板の接続対応処理の手順を示すフローチャートである。
【０１７０】
まず、中継ボード３００−１〜３００−３の各々に電源が投入されると、各中継ボードがＣＰＵボード１００に対して出力するＩＤ番号が確定するまでに必要な所定時間を計時するための中継ボードＩＤ確定タイマに該所定時間をセットする（Ｓ３００１）。そして、この中継ボードＩＤ確定タイマが上記所定時間を計時してタイムアップするまで待機する（Ｓ３００３）。中継ボードＩＤ確定タイマがタイムアップすると（Ｓ３００３でＹＥＳ）、ステップＳ３００５に進み、各中継ボードのＩＤを確定する。
【０１７１】
次のステップＳ３００７では、各中継ボードは、接続されているドライバ基板と通信を行うために、Ｉ／Ｆ部を初期化し通信を開始する。この時、中継ボードに接続されているドライバ基板からＩＤ信号を獲得するまでに必要な所定時間をドライバ基板ＩＤ確定タイマにセットする（Ｓ３００９）。そして、ドライバ基板ＩＤ確定タイマが、該所定時間を計時してタイムアップするまで待機する（Ｓ３０１１）。ドライバ基板ＩＤ確定タイマがタイムアップすると（Ｓ３０１１でＹＥＳ）、ステップＳ３０１３へ進む。
【０１７２】
ステップＳ３０１３では、各中継ボードは各Ｉ／Ｆ部を介して、接続されたドライバ基板からのＩＤ信号を集計する。そして各中継ボードは、集計されたＩＤ信号に基づき、各中継ボードに接続されたドライバ基板の接続状態を検査すべく、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄに初期値１をセットするとともに、最大ＩＤ番号ｄ_ｃｈｋ_ｉｄ_ｍａｘに値Ｙをセットする（Ｓ３０１５）。検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄは、１から順に増加する整数であり、値Ｙは、図２９〜図３１に示す例によれば「６」である。
【０１７３】
次に、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄが最大ＩＤ番号ｄ_ｃｈｋ_ｉｄ_ｍａｘよりも大きいか否かを判別し（Ｓ３０１７）、大きいならばステップＳ３０２７へ進み、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄが最大ＩＤ番号ｄ_ｃｈｋ_ｉｄ_ｍａｘ以下であればステップＳ３０１９へ進む。
【０１７４】
ステップＳ３０１９では、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄが表わす数字に対応するＩＤ番号が、図２９〜図３１に示す「接続必須ＩＤ」欄において「対象」となっているか否かを判別する。その結果、「対象」となっているならばステップＳ３０２３へ進み、「非対象」となっているならばステップＳ３０２１へ進む。
【０１７５】
ステップＳ３０２３では、図３８を参照して後述するドライバ基板ＩＤ重複検出処理を行い、次のステップＳ３０２５では、図３９を参照して後述するドライバ基板ＩＤ不足検出処理を行う。ステップＳ３０２１では、図３７を参照して後述するドライバ基板ＩＤ過多検出処理を行う。
【０１７６】
そして、ステップＳ３０２７では、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄを１だけインクリメントして、ステップＳ３０１７に戻る。
【０１７７】
ステップＳ３０１７〜ステップＳ３０２７を繰り返し実行することで、中継ボードに接続された全部のドライバ基板の接続状態に関しての異常検査を行うことができる。
【０１７８】
図３７〜図３９を参照して後述するようにステップＳ３０２１，Ｓ３０２３，Ｓ３０２５での各検出処理の実行の結果、ドライバ基板接続アラームが発生されることがある。ステップＳ３０２７では、こうしたドライバ基板接続アラームが発生しているか否かを判別する。その結果、ドライバ基板接続アラームが発生していればステップＳ３０２９へ進み、発生していなければステップＳ３０３３へ進む。
【０１７９】
ステップＳ３０２９では、各中継ボードがＣＰＵボード１００に対して、ステップＳ３０２１，Ｓ３０２３，Ｓ３０２５での各検出処理の実行によって発生したドライバ基板接続アラームを通知する。こうした通知に基づき、ＣＰＵボード１００が、図２３のステップＳ１０３１およびステップＳ１０３３を実行する。
【０１８０】
ステップＳ３０３１では、ＣＰＵボード１００が、図２３のステップＳ１０３１における接続ＩＤ変更処理を終了して、ＣＰＵボード１００によるステップＳ１０３３における確定情報の返信を待つ。確定情報の返信があったならば（Ｓ３０３１でＹＥＳ）ステップＳ３０３３へ進む。
【０１８１】
ステップＳ３０３３では、中継ボードに接続された全部のドライバ基板に対する接続を確定し、本ドライバ基板接続対応処理を終了する。
【０１８２】
図３７は、図３５のステップＳ３０２１で行われるドライバ基板ＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【０１８３】
まず、各中継ボードは、中継ボードに接続されたドライバ基板のＩＤ番号ごとの接続数を調べ、この接続数が１以上であるか否かを判別する（Ｓ４００１）。接続数が１以上であるならば、ステップＳ４００３へ進み、０ならば本ドライバ基板ＩＤ過多検出処理を終了する。
【０１８４】
ステップＳ４００３では、ＩＤ過多接続状態を示すドライバ基板接続アラームをセットし、本ドライバ基板ＩＤ過多検出処理を終了する。
【０１８５】
図３８は、図３６のステップＳ３０２３で行われるドライバ基板ＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【０１８６】
まず、各中継ボードは、中継ボードに接続されたドライバ基板のＩＤ番号ごとの接続数を調べ、この接続数が２以上であるか否かを判別する（Ｓ４０３１）。接続数が２以上であるならば、ステップＳ４０３３へ進み、１以下であれば本ドライバ基板ＩＤ重複検出処理を終了する。
【０１８７】
ステップＳ４０３３では、ＩＤ重複接続状態を示すドライバ基板接続アラームをセットし、本ドライバ基板ＩＤ重複検出処理を終了する。
【０１８８】
図３９は、図３６のステップＳ３０２５で行われるドライバ基板ＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【０１８９】
まず、各中継ボードは、中継ボードに接続されたドライバ基板のＩＤ番号ごとの接続数を調べ、この接続数が０であるか否かを判別する（Ｓ４０１１）。接続数が０であるならば、ステップＳ４０１３へ進み、０でなければ本ドライバ基板ＩＤ不足検出処理を終了する。
【０１９０】
ステップＳ４０１３では、ＩＤ不足接続状態を示すドライバ基板接続アラームをセットし、本ドライバ基板ＩＤ不足検出処理を終了する。
【０１９１】
〔他の実施の形態〕
本発明の目的は、上記の実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
【０１９２】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１９３】
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
【０１９４】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【０１９５】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【図面の簡単な説明】
【０１９６】
【図１】画像出力部に設けられた制御部の構成を示すブロック図である。
【図２】本発明の一実施の形態に係る画像形成装置の構成を示す要部断面図である。
【図３】画像読取部の概略構成を示す断面図である。
【図４】ＡＤＦが装着された画像読取部の概略構成を示す断面図である。
【図５】中継ボードおよびドライバ基板（ドライバユニット）を示すブロック図である。
【図６】中継ボードとドライバ基板（ユニット）との間で送受信されるシリアルＩ／Ｆ信号の形態を示す図である。
【図７】ドライバ基板（ユニット）における信号形態の変換の様子を示す図である。
【図８】ＣＰＵボードとドライバ基板（ユニット）との間の信号の接続関係を任意に設定できる中継ボードの構成を示すブロック図である。
【図９】高圧制御用整合ユニットである中継ボードの構成を示すブロック図である。
【図１０】高圧電源機能ユニットの構成を示すブロック図である。
【図１１】付属装置（デッキ）における第１の制御形態を示すブロック図である。
【図１２】付属装置（デッキ）における第２の制御形態を示すブロック図である。
【図１３】付属装置（デッキ）における第３の制御形態を示すブロック図である。
【図１４】ＣＰＵボードと中継ボードとの重複接続状態を示す図である。
【図１５】ＣＰＵボードと中継ボードとの過多接続状態を示す図である。
【図１６】ＣＰＵボードと中継ボードとの不足接続状態を示す図である。
【図１７】図１４および図１５に示す状態におけるＣＰＵボードが備える接続ＩＤテーブルを示す図である。
【図１８】図１４に示す重複接続状態におけるＣＰＵボードに対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。
【図１９】図１５に示す過多接続状態におけるＣＰＵボードに対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。
【図２０】図１６に示す状態におけるＣＰＵボードが備える接続ＩＤテーブルを示す図である。
【図２１】図１６に示す不足接続状態におけるＣＰＵボードに対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。
【図２２】ＣＰＵボードにおいて行われる中継ボードの接続対応処理の手順を示すフローチャート（１／２）である。
【図２３】ＣＰＵボードにおいて行われる中継ボードの接続対応処理の手順を示すフローチャート（２／２）である。
【図２４】図２２のステップＳ１０１５で行われるＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【図２５】図２２のステップＳ１０１７で行われるＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【図２６】図２２のステップＳ１０１９で行われるＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【図２７】図２３のステップＳ１０２５およびステップＳ１０３１で行われる接続ＩＤ変更処理の詳しい手順を示すフローチャートである。
【図２８】ＣＰＵボードと３つの中継ボードと７つのドライバ基板との接続例を示す図である。
【図２９】図２８に示す中継ボード（３００−１）が備える接続ＩＤテーブルを示す図である。
【図３０】図２８に示す中継ボード（３００−２）が備える接続ＩＤテーブルを示す図である。
【図３１】図２８に示す中継ボード（３００−３）が備える接続ＩＤテーブルを示す図である。
【図３２】中継ボード（３００−１）に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。
【図３３】中継ボード（３００−２）に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。
【図３４】中継ボード（３００−３）に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。
【図３５】中継ボードの各々において行われるドライバ基板の接続対応処理の手順を示すフローチャート（１／２）である。
【図３６】中継ボードの各々において行われるドライバ基板の接続対応処理の手順を示すフローチャート（２／２）である。
【図３７】図３５のステップＳ３０２１で行われるドライバ基板ＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【図３８】図３６のステップＳ３０２３で行われるドライバ基板ＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【図３９】図３６のステップＳ３０２５で行われるドライバ基板ＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【符号の説明】
【０１９７】
１００ ＣＰＵボード（第１のユニット）
３００−１〜３００−３ 中継ボード（第２のユニット、第１のユニット）
５００−１１〜５００−３２ ドライバ基板（第２のユニット）
【技術分野】
【０００１】
本発明は、制御装置、ユニット接続制御方法、及びプログラムに関し、特に、複写機や、該複写機に連結されるシート搬送装置などを構成する複数の制御ユニットからなる制御装置、該制御装置に適用されるユニット接続制御方法、及び該ユニット接続制御方法をコンピュータに実行させるためのプログラムに関する。
【背景技術】
【０００２】
例えば、電子写真技術を用いたＬＢＰ（レーザビームプリンタ）や複写機、該複写機に連結されるシート搬送装置などに含まれる制御装置においては、従来、メイン制御部が設けられ、該メイン制御部にＣＰＵが搭載されている。メイン制御部には全ての制御が集約され、メイン制御部が、被制御装置内に点在する各ユニットに対して、直接駆動するようになっている。例えば、モータ駆動ユニットがメイン制御部から離れた位置にある場合、メイン制御部が、モータを駆動する駆動信号を生成し、その駆動信号を、配線を通じてモータ駆動ユニットに伝送し、モータ駆動ユニットはその駆動信号により駆動されている。
【０００３】
また従来、複数ＣＰＵを搭載した制御装置が提案されている（例えば、特許文献１参照）。すなわち、被制御装置を機能別に分類し、それぞれ１つの制御単位として複数ユニットを構成する。各ユニット内には、ユニットを制御するためのＣＰＵが設けられる。ユニット間では多重通信を行い、各ユニットではユニット間の制御の整合性を取りながら自ユニットを制御する。これにより、多重通信に必要な接続線を除いた他の接続線の設置数を低減することができる。また、全体を制御するためのメイン制御部の設置が不要になる。
【特許文献１】特開平８−２９７４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の制御装置を新規に設計しようとした場合に、一般に制御対象（負荷）や制御仕様が旧制御装置とは変るので、旧制御装置の構成を流用して新制御装置を開発することが難しい。そのため、新制御装置の設計の都度、制御対象装置の構成に最適な電気回路基板の開発を行わなければならなかった。
【０００５】
また、たとえ旧制御装置の構成を流用できたとしても、旧制御装置の電気回路基板を構成する複数の回路ブロックのうちの僅かなブロック程度であった。
【０００６】
そのため、新制御装置ごとに個別の開発費用や開発期間が必要となるので、各新制御装置のコストが高くなるほか、開発期間短縮の妨げとなっていた。
【０００７】
本発明はこのような問題点に鑑みてなされたものであって、新らたに開発する制御装置のコストを低減するとともに、開発期間を短縮することを図った制御装置、ユニット接続制御方法、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１記載の発明によれば、複数のユニットからなる制御装置において、前記複数のユニットのうち、複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち、前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットと、前記第１のユニットに設けられ、該第１のユニットに接続を許される第２のユニットの識別符号を記憶する記憶手段と、前記第１のユニットに設けられ、前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶手段に記憶された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定手段と、前記第１のユニットに設けられ、前記判定手段によって正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定手段とを有することを特徴とする制御装置が提供される。
【０００９】
また、請求項１０記載の発明によれば、複数のユニットからなる制御装置であって、該複数のユニットのうち複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットとを備えた制御装置に適用されるユニット接続制御方法において、前記第１のユニットに接続を許される第２のユニットの識別符号を記憶装置に格納する格納ステップと、前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶装置に格納された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定ステップと、前記判定ステップにおいて正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定ステップとを有することを特徴とするユニット接続制御方法が提供される。
【００１０】
さらに、上記ユニット接続制御方法をコンピュータに実行させるためのプログラムが提供される。
【発明の効果】
【００１１】
本発明によれば、制御単位である各ユニットに機能が分割され、複数の第２のユニットの各々が共通のインターフェース（接続手段）を通じて第１のユニットに接続されるので、機能ユニット毎の開発や、機能ユニットの流用が容易となる。このため、新らたに開発する制御装置のコストを低減できるとともに、開発期間を短縮することが可能となる。
【００１２】
また、第１のユニットに接続される第２のユニットの識別符号を調べることで、第２のユニットが複数存在する場合の適切な接続を確認することができる。
【００１３】
また、制御装置に電源が入れられたあと、各機能ユニットが互いに通信を行える状態になってから識別符号を調べるようにするので、各機能ユニットの電源の立ち上がりの遅れなどにより識別符号が認識されない誤検出を防止できる。
【００１４】
また、第２のユニットの追加や削除などで、制御装置内部のユニット構成に変更があった場合でも、使用するユニットを変更できるので、冗長度が向上する。
【００１５】
また、前記冗長性を確保しつつも、記憶手段に記憶された識別符号以外の識別符号を持った第２のユニットの場合には、異常な接続状態を保持するので、こうした接続状態を変更することで、不用意な接続や、接続ミスにより制御装置に悪影響がでる可能性を未然に防止できる。
【００１６】
また、複数のユニットは、互いの接続関係において少なくとも上位、中位、下位の３つの階層構造を有し、前記第１のユニットが前記上位の階層に位置するとともに、前記複数の第２のユニットが前記中位の階層に位置する第１の制御形態と、前記第１のユニットが前記中位の階層に位置し、前記複数の第２のユニットが前記下位の階層に位置する第２の制御形態とがあり得る。これにより、複数のユニットの適切な接続を確認することができる。また、前記第１の制御形態において第１のユニットと第２のユニットとの接続が確定したあと、前記第２の制御形態において第１のユニットと第２のユニットとの接続が調べられるので、各第２のユニットの機能に適合した接続制御を行える。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
【００１８】
図２は、本発明の一実施の形態に係る画像形成装置の構成を示す要部断面図である。
【００１９】
本実施の形態の画像形成装置は、電子写真方式を採用しており、画像読取部１Ｒと画像出力部１Ｐとで構成される。画像読取部１Ｒが原稿の画像を読み取り、画像出力部１Ｐが、画像読取部１Ｒからの画像情報に基づき、画像を転写材Ｐに形成する。画像出力部１Ｐは、中間転写方式を採用してカラー画像を出力するものであり、４つの基本色に対応した４つの画像形成部が並列に配されている。まず、画像読取部１Ｒについて、図３および図４を参照して説明する。
【００２０】
図３は、画像読取部１Ｒの概略構成を示す断面図である。
【００２１】
原稿台ガラス１２０３上に置かれた原稿１２０４を原稿照明ランプ１２０１が照明し、原稿１２０４の画像は、第１ミラー１２０５、第２ミラー１２０６、第３ミラー１２０７、レンズ１２０８を介してカラーＣＣＤ１２０９上に結像する。カラーＣＣＤ１２０９は主走査方向に並んだ複数の撮像素子で構成され、原稿１２０４の画像を主走査方向の１ライン分として読み取る。原稿照明ランプ１２０１と第１ミラー１２０５とが搭載された読み取り部１２１０は、矢印Ａ方向（副走査方向）に移動し、これによってカラーＣＣＤ１２０９において各ラインの画像が順次読み取られる。その際、第２ミラー１２０６及び第３ミラー１２０７も矢印Ａ方向に移動し、原稿１２０４面からカラーＣＣＤ１２０９までの距離（光路長）が一定となるように不図示の駆動系によって駆動される。
【００２２】
画像読取部１Ｒで行われる原稿１２０４の画像の読み取りシーケンスについて次に説明する。
【００２３】
オペレータにより、原稿読み取りのコマンドが入力されると（具体的にはコピーボタンを押すなどの操作による）、画像読取部１Ｒは、不図示の駆動系により読み取り部１２１０を、図３の配置位置（以下これを「ホームポジション」という）から矢印Ｂ方向に移動させる。これによって読み取り部１２１０は、シェーディング補正板１２１１の真下に移動する。次に画像読取部１Ｒは、原稿照明ランプ１２０１を点灯させてシェーディング補正板１２１１を照明し、シェーディング補正板１２１１の１ライン分の画像をミラー１２０５、ミラー１２０６、ミラー１２０７、レンズ１２０８を介してカラーＣＣＤ１２０９へ導く。
【００２４】
カラーＣＣＤ１２０９で読み取られたシェーディング補正板１２１１の１ライン分の画素毎（撮像素子毎）の出力信号は不図示の画像処理回路によって、全ての画素の出力レベルが所定のレベルになるようにシェーディング補正値が作成される。この補正値を原稿１２０４の読み取りデータに対して適用することによって、原稿照明ランプ１２０１の照度ムラ、レンズ１２０８の周辺光量落ち、カラーＣＣＤ１２０９の画素毎の感度ムラが補正され、原稿画像の読み取りムラが補正される。シェーディング補正値の作成が終了すると、読み取り部１２１０は、不図示の駆動系によりさらに矢印Ｂ方向に移動され、流し読みウインドウ１２１２の直下に配置される。この流し読みウインドウ１２１２については、後述する。
【００２５】
流し読みウインドウ１２１２の真下は、原稿画像の読み取りスタート位置であり、この位置から不図示の駆動系が、読み取り部１２１０を矢印Ａ方向に加速移動させる。その後、読み取り部１２１０は所定の速度で等速駆動され、圧板１２１３に押さえ込まれて平面性を維持した原稿１２０４の先端部（図３における原稿１２０４の左端）に達するまで等速駆動される。
【００２６】
読み取り部１２１０の読み取り位置が原稿１２０４の先端部に達すると、カラーＣＣＤ１２０９が原稿１２０４を１ラインずつ順次読み取り開始する。
【００２７】
不図示の駆動系は、読み取り部１２１０が原稿１２０４の先端部に達した後も、読み取り部１２１０を矢印Ａ方向に所定の速度で等速駆動する。そして、読み取り部１２１０が原稿１２０４の終端（図３における原稿１２０４の右端）に達すると、不図示の駆動系は、読み取り部１２１０の駆動を停止する。その後、不図示の駆動系は、読み取り部１２１０を矢印Ｂ方向に移動させて、図３に示した配置位置、即ちホームポジションに戻す。これにより、画像読取部１Ｒでは一連の画像読み取り処理が終了して、次回の読み取りに備え待機する。
【００２８】
以上で、画像読取部１Ｒで行われる基本的な画像読み取り動作についての説明を終了する。
【００２９】
ところで、上記の画像読取部１Ｒにオートドキュメントフィーダ（ＡＤＦ）が装着されることもある。ＡＤＦは、大量の原稿を自動的に連続交換する機能を有しており、原稿を人手によって１枚１枚取り替える手間を省くことができ、また複写時間を短縮することができる。ＡＤＦが装着された画像読取部１Ｒについて、図４を参照して以下に説明する。
【００３０】
図４は、ＡＤＦが装着された画像読取部１Ｒの概略構成を示す断面図である。
【００３１】
図４に示す画像読取部１Ｒでは、図３の圧板１２１３に代わってＡＤＦ１３００が装着される。
【００３２】
こうした画像読取部１Ｒにおいて、読み取り部１２１０がホームポジション（図３に示す位置）に位置しているとき、オペレータにより原稿読み取りのコマンドが入力されると、不図示の駆動系及び不図示の画像処理回路が、前述のシェーディング補正値を作成する。その後、図４に示す部材配置になるよう各部材を移動し、読み取り部１２１０の位置を固定する。この位置には流し読みウインドウ１２１２が位置し、流し読みウインドウ１２１２にはＡＤＦ１３００の搬送ローラ１３０５が位置する。
【００３３】
ＡＤＦ１３００の給紙トレイ１３０１には、通常、複数枚数の原稿が載置される。読取りが開始されると、原稿は１枚ずつ給紙トレイ１３０１から給紙ローラ１３０２，１３０３によって給紙され、矢印方向に回転する搬送ローラ１３０５によって、ガイド１３０４、１３０７、１３０６と搬送ローラ１３０５との間のスリットを通り、排紙トレイ１３０８に排出される。
【００３４】
搬送ローラ１３０５の回転スピードは、読取り倍率によって決定される。搬送ローラ１３０５によって搬送される原稿は、流し読みウインドウ１２１２を介して読み取り部１２１０によって読み取られる。
【００３５】
このように、図３または図４に示す構成の画像読取部１Ｒによって原稿が読み取られ、得られた画像データは順次、画像出力部１Ｐに送出される。画像出力部１Ｐは、送られた画像データに基づき画像形成を実行する。
【００３６】
図２に戻って、画像出力部１Ｐは、画像形成部１０、給紙ユニット２０、中間転写ユニット３０、定着ユニット４０、及び制御部８０（図２では不図示）から構成される。
【００３７】
画像形成部１０には、４つの画像形成部１０ａ、１０ｂ、１０ｃ、１０ｄが並設されており、それらの構成は同一である。４つの画像形成部１０ａ、１０ｂ、１０ｃ、１０ｄにおいて、像担持体としての感光ドラム１１ａ、１１ｂ、１１ｃ、１１ｄがその中心で軸支され、矢印方向に回転駆動される。感光ドラム１１ａ〜１１ｄの外周面に対向して、その回転方向に順に、一次帯電器１２ａ、１２ｂ、１２ｃ、１２ｄ、光学系の露光部１３ａ、１３ｂ、１３ｃ、１３ｄ、折り返しミラー１６ａ、１６ｂ、１６ｃ、１６ｄ、現像装置１４ａ、１４ｂ、１４ｃ、１４ｄが配置されている。
【００３８】
一次帯電器１２ａ〜１２ｄは、感光ドラム１１ａ〜１１ｄの表面に均一な帯電量の電荷を与える。次いで、露光部１３ａ〜１３ｄが、記録画像信号に応じて変調した、例えばレーザービームなどの光線を発光し、該光線が、折り返しミラー１６ａ〜１６ｄを介して感光ドラム１１ａ〜１１ｄ上に照射される。これにより、感光ドラム１１ａ〜１１ｄ上に静電潜像が形成される。
【００３９】
現像装置１４ａ〜１４ｄは、イエロー、シアン、マゼンタ、ブラックといった４色の現像剤（以下、これを「トナー」と称する。）をそれぞれ収納しており、これらの現像装置１４ａ〜１４ｄによって感光ドラム１１ａ〜１１ｄ上の上記静電潜像が顕像化される。顕像化された可視画像（現像像）は、中間転写ユニット３０の中間転写ベルト３１における画像転写領域Ｔａ、Ｔｂ、Ｔｃ、Ｔｄに転写される。
【００４０】
感光ドラム１１ａ〜１１ｄの回転方向における、中間転写ベルト３１の画像転写領域Ｔａ〜Ｔｄよりも後の各位置に、クリーニング装置１５ａ、１５ｂ、１５ｃ、１５ｄがそれぞれ設けられる。クリーニング装置１５ａ、１５ｂ、１５ｃ、１５ｄは各々、中間転写ベルト３１に転写されずに感光ドラム１１ａ〜１１ｄ上に残されたトナーを掻き落としてドラム表面の清掃を行う。
【００４１】
以上に示したプロセスにより、各トナーによる画像形成が中間転写ベルト３１に順次行われる。
【００４２】
給紙ユニット２０は、カセット２１ａ、２１ｂ、手差しトレイ２７、ピックアップローラ２２ａ、２２ｂ、２６、給紙ローラ対２３ａ〜２３ｅ、給紙ガイド２４ａ〜２４ｃ、およびレジストローラ２５ａ、２５ｂで構成される。カセット２１ａ、２１ｂおよび手差しトレイ２７は、転写材Ｐを収納するものであり、ピックアップローラ２２ａ、２２ｂ、２６はそれぞれ、カセット２１ａ、２１ｂ内もしくは手差しトレイ２７より転写材Ｐを１枚ずつ送り出すためのものである。給紙ローラ対２３ａ〜２３ｅおよび給紙ガイド２４ａ〜２４ｃは、各ピックアップローラ２２ａ、２２ｂ、２６から送り出された転写材Ｐをレジストローラ２５ａ、２５ｂまで搬送するためのものである。レジストローラ２５ａ、２５ｂは、画像形成部１０での画像形成タイミングに合わせて転写材Ｐを二次転写領域Ｔｅへ送り出すためのものである。
【００４３】
ここで中間転写ユニット３０について詳細に説明する。
【００４４】
中間転写ベルト３１は、巻架ローラとして、中間転写ベルト３１を駆動するための駆動ローラ３２と、中間転写ベルト３１の回動に従動する従動ローラ３３と、中間転写ベルト３１を挟んで二次転写領域Ｔｅに対向する二次転写対向ローラ３４とに巻架される。これらのうち駆動ローラ３２と従動ローラ３３との間に一次転写平面Ａが形成される。駆動ローラ３２は、金属ローラの表面に数ｍｍ厚のゴム（ウレタンまたはクロロプレン）がコーティングされた構造になっており、これによって、中間転写ベルト３１との間でのスリップを防いでいる。駆動ローラ３２はパルスモータ（不図示）によって矢印方向へ回転駆動される。
【００４５】
一次転写平面Ａは各画像形成部１０ａ〜１０ｄに対向し、各感光ドラム１１ａ〜１１ｄが、中間転写ベルト３１の一次転写面Ａに対向するように配置されている。よって一次転写面Ａに一次転写領域Ｔａ〜Ｔｄが位置することになる。各感光ドラム１１ａ〜１１ｄと中間転写ベルト３１とが対向する一次転写領域Ｔａ〜Ｔｄにおいては、中間転写ベルト３１の裏側に一次転写用帯電器３５ａ〜３５ｄがそれぞれ配置されている。
【００４６】
二次転写対向ローラ３４に対向して二次転写ローラ３６が配置され、中間転写ベルト３１とのニップによって二次転写領域Ｔｅを形成する。二次転写ローラ３６は、中間転写ベルト３１に対して適度な圧力で加圧されている。また、中間転写ベルト３１上の二次転写領域Ｔｅの下流には、中間転写ベルト３１の画像形成面をクリーニングするためのクリーニングブレード５１、及び廃トナーを収納する廃トナーボックス５２が設けられている。
【００４７】
定着ユニット４０は、定着ローラ４１ａと、ローラ４１ｂと、ガイド４３と、内排紙ローラ４４と、外排紙ローラ４５とから構成される。定着ローラ４１ａは、内部にハロゲンヒーターなどの熱源を備える。ローラ４１ｂは、定着ローラ４１ａに加圧される。ローラ４１ｂにも熱源を備えるようにしてもよい。ガイド４３は、定着ローラ４１ａとローラ４１ｂとからなる定着ローラ対４１のニップ部へ転写材Ｐを導くためのガイドである。内排紙ローラ４４および外排紙ローラ４５は、定着ローラ対４１から排出されてきた転写材Ｐをさらに装置外部に導き出すためのローラである。
【００４８】
中間転写ベルト３１の一次転写面Ａ上で、画像形成部１０ａ〜１０ｄの各々より下流の位置で、駆動ローラ３２より上流の位置に、レジずれを検知するレジセンサ６０が設けられる。このレジセンサ６０は、各感光ドラム１１ａ〜１１ｄ間の機械的取り付け誤差および各感光ドラム１１ａ〜１１ｄ上で形成される各カラー画像のレジストレーションのずれ、つまり色ずれ（レジずれ）を補正するために用いられる。このレジストレーションずれは、各露光部１３ａ〜１３ｄによって発生するレーザービーム光の光路長誤差、光路変化、ＬＥＤの環境温度による反り等の原因により発生する。
【００４９】
画像出力部１Ｐを構成する制御部８０は、図１を参照して詳述するが、上記の各ユニット内の機構の動作を制御するためのＣＰＵ１０１、ドライバ基板２００などから構成される。この制御部８０より画像形成動作開始信号が発せられると、選択された用紙サイズ等により選択された給紙段から転写材Ｐの給紙が開始される。
【００５０】
すなわち、制御部８０より画像形成動作開始信号が発せられると、まず例えばピックアップローラ２２ａにより、カセット２１ａから転写材Ｐが一枚ずつ送り出される。そして給紙ローラ対２３ｃ、２３ｄによって転写材Ｐが給紙ガイド２４ｂ、２４ｃの間を案内されてレジストローラ２５ａ、２５ｂまで搬送される。その時点では、レジストローラ２５ａ、２５ｂの回転は停止されており、転写材Ｐの先端がニップ部に突き当たる。その後、画像形成部１０ａ〜１０ｄが画像の形成を開始するタイミングに合わせてレジストローラ２５ａ、２５ｂが回転を始める。レジストローラ２５ａ、２５ｂの回転開始タイミングは、転写材Ｐと、画像形成部１０から中間転写ベルト３１上に一次転写されたトナー画像とが、二次転写領域Ｔｅにおいてちょうど一致するように設定されている。
【００５１】
一方、画像形成部１０では、制御部８０から画像形成動作開始信号が発せられると、前述したプロセスにより中間転写ベルト３１の回転方向の一番上流にある感光ドラム１１ｄ上に形成されたトナー像（現像像）が、高電圧が印加された一次転写用帯電器３５ｄによって一次転写領域Ｔｄにおいて中間転写ベルト３１に一次転写される。
【００５２】
中間転写ベルト３１に一次転写されたトナー像は次の一次転写領域Ｔｃまで搬送される。画像形成部１０ｃでは、一次転写領域Ｔｄから一次転写領域Ｔｃまでの間をトナー像が搬送される時間だけ遅延して画像形成が行われており、一次転写領域Ｔｃでは、一次転写領域Ｔｄで転写されたトナー像の上にレジストレーション（画像位置）を合わせて次のトナー像が転写される。他の色の一次転写領域Ｔｂ、Ｔａについても同様の工程が繰り返され、結局４色のトナー像が中間転写ベルト３１上に一次転写される。
【００５３】
その後、転写材Ｐが二次転写領域Ｔｅに進入して、中間転写ベルト３１に接触すると、転写材Ｐの通過タイミングに合わせて二次転写ローラ３６に高電圧が印加される。そして、前述したプロセスにより中間転写ベルト３１上に形成された４色のトナー像が転写材Ｐの表面に一括転写される。その後、転写材Ｐは搬送ガイド４３によって、定着ローラ対４１のニップ部まで正確に案内される。そして定着ローラ対４１の熱及びニップの圧力によってトナー画像が転写材Ｐの表面に定着される。その後、内外排紙ローラ４４、４５により搬送され、転写材Ｐは機外に排出される。
【００５４】
図１は、画像出力部１Ｐに設けられた制御部８０の構成を示すブロック図である。
【００５５】
図１には、画像出力部１Ｐ内の各部材を機能別に分類し、各々を被制御単位として構成した場合の各ユニット（ボード）を示す。なお、画像出力部１Ｐだけでなく、図２に示す画像形成装置内の各部材を機能別に分類し、各々を被制御単位として構成するようにしてもよい。
【００５６】
図１中１００は、特定ユニットであるＣＰＵボードであり、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ＡＳＩＣ（特定用途向けＩＣ、Application Specific Integrated Circuit）１０４、通信ＩＣ１０５から構成される。２００は、ＤＣ負荷を駆動するためのドライバボードであり、ＣＰＵボード１００を含むほか、ＡＳＩＣ２０１、ドライバ（ｄｒｖ）２０２から構成される。ドライバ（ｄｒｖ）２０２はモータＭ１を駆動する。ＣＰＵボード１００とドライバボード２００とは、各々のＡＳＩＣ１０４とＡＳＩＣ２０１との間で高速シリアル通信を行うことによって接続されている。なお、本実施の形態ではＡＳＩＣ１０４とＡＳＩＣ２０１との間で高速シリアル通信を行うが、ＣＰＵボード１００上のＣＰＵ１０１とドライバボード２００上のＡＳＩＣ２０１との間でシリアル通信を行うようにしてもよい。
【００５７】
ＣＰＵボード１００のＡＳＩＣ１０４には、中継ボード３００およびドライバ（ｄｒｖ）基板５００−１〜５００−４が接続される。
【００５８】
図５は、中継ボード３００およびドライバ基板（ドライバユニット）５００−１〜５００−４を示すブロック図である。
【００５９】
中継ボード３００は、複数の異なるドライバ基板が接続可能な整合ユニットである。すなわち、ＣＰＵボード（特定ユニット）１００と各ドライバ基板５００−１〜５００−４との間で整合を行い、且つ各ドライバ基板５００−１〜５００−４の持つ特性に応じた細かな制御を行うためのユニットである。また、各ドライバ基板５００−１〜５００−４は、機能別に分類した画像出力部１Ｐ内の各部材の駆動をそれぞれ行うためのユニットである。本実施の形態では４つのユニットに分類しており、ドライバ基板５００−１は給紙部、ドライバ基板５００−２は紙搬送部、ドライバ基板５００−３は両面搬送部、ドライバ基板５００−４は排紙部の機能に係るものである。画像出力部１Ｐまたは画像形成装置には他にも分類すべき機能ユニットが存在するが、説明を簡単にするためにここでは省略する。
【００６０】
まず、中継ボード３００について説明する。
【００６１】
図５においてＩ／Ｆ部３１０は、ＣＰＵボード（特定ユニット）１００と接続するコネクタである。Ｉ／Ｆ部３１０を介して中継ボード３００のＣＰＵ３０１がＣＰＵボード（特定ユニット）１００とシリアル方式で接続する。ＣＰＵ３０１は、ＲＯＭ／ＲＡＭを内蔵した所謂１チップＣＰＵであり、ＣＰＵボード（特定ユニット）１００との間でコマンドのやり取りを行い、コマンドに対応した負荷制御等を行う。
【００６２】
ＣＰＵ３０１にはＣＰＵバスを介してＡＳＩＣ３０２が接続される。ＡＳＩＣ３０２は、各ドライバ基板５００−１〜５００−４へ送信されるべきＩ／Ｆ信号を生成する。ここで生成されたＩ／Ｆ信号はそれぞれ、各ドライバ基板５００−１〜５００−４に接続されている各負荷を駆動するための信号であり、Ｉ／Ｆコネクタ３１１，３１２，３１３，３１４にシリアル方式で出力される。
【００６３】
次に、各ドライバ基板５００−１〜５００−４について、ドライバ基板５００−１を代表として説明する。
【００６４】
図５においてドライバ基板５００−１は、Ｉ／Ｆコネクタ５０１を介して中継ボード３００のＩ／Ｆコネクタ３１１と接続される。Ｉ／Ｆコネクタ５０１にはＡＳＩＣ５０２が接続され、ＡＳＩＣ５０２にはＩ／Ｆコネクタ５００−１１，５００−１２が接続される。ＡＳＩＣ５０２は、中継ボード３００から送られたシリアルＩ／Ｆ信号をパラレルＩ／Ｆ信号に変換して、Ｉ／Ｆコネクタ５００−１１，５００−１２に出力する。またＡＳＩＣ５０２は、Ｉ／Ｆコネクタ５００−１１，５００−１２から送られたパラレル信号をシリアル信号に変換して中継ボード３００へ送信する。
【００６５】
また、ドライバ基板５００−１はＩＤ設定部５０３を備える。ＩＤ設定部５０３には、ドライバ基板５００−１を識別するためのＩＤ（ドライバ基板５００−１では「０１」）が予め設定され、ＩＤ設定部５０３は、このＩＤを、ＡＳＩＣ５０２を介して中継ボード３００へ送信する。ここで、ＩＤ設定部５０３は、４ビットのＤＩＰスイッチ等から構成される。
【００６６】
なお、Ｉ／Ｆコネクタ５０１、ＡＳＩＣ５０２、およびＩＤ設定部５０３は、４つのドライバ基板５００−１〜５００−４の全てにおいて共通の構成である。
【００６７】
Ｉ／Ｆコネクタ５００−１１にはステッピングモータ５００−１３が接続され、Ｉ／Ｆコネクタ５００−１２にはステッピングモータ５００−１３およびセンサ５００−１５が接続されるものとする。
【００６８】
次に、ドライバ基板（ユニット）５００−１での信号の流れについて説明する。
【００６９】
図６は、中継ボード３００とドライバ基板（ユニット）５００−１との間で送受信されるシリアルＩ／Ｆ信号の形態を示す図である。
【００７０】
中継ボード３００からドライバ基板（ユニット）５００−１に送信される信号は１６ビットのシリアル信号であり、これをＴｘ信号とする。また、ドライバ基板（ユニット）５００−１から中継ボード３００に送信される信号は２０ビットのシリアル信号であり、これをＲｘ信号とする。
【００７１】
ドライバ基板（ユニット）５００−１では、受信したＴｘ信号を１６ビットのパラレル信号に変換する。この信号変換を、図７を参照して説明する。
【００７２】
図７は、ドライバ基板（ユニット）５００−１における信号形態の変換の様子を示す図である。
【００７３】
ＡＳＩＣ５０２は、１６ビットのシリアルＴｘ信号をパラレル信号に変換し、該パラレル信号におけるビット１５〜ビット１２の４ビット分をステッピングモータ５００−１３の位相信号に、ビット１１〜ビット８の４ビット分をステッピングモータ５００−１４の位相信号に割り当てる。残りのビット７〜ビット０の８ビット分は予備としている。
【００７４】
一方、２０ビットのパラレル信号に関しては、ビット１９〜ビット１６の４ビット分にＩＤ設定部５０３からのＩＤ信号を、ビット１５の１ビット分にセンサ５００−１５からの出力信号を割り当てる。残りのビット１４〜ビット０の１５ビット分を予備とし、該パラレル信号をシリアル信号に変換してＲｘ信号として中継ボード３００に送信する。
【００７５】
このようにして中継ボード３００とドライバ基板５００−１との間のインターフェースを実現している。なお、ドライバ基板５００−２、５００−３、５００−４については、接続されている負荷の違いとＩＤ設定部５０３でのＩＤの違いとがあるものの、基本的な考え方はドライバ基板５００−１と同一であり、ここでの説明は省略する。
【００７６】
次に、中継ボード３００がＣＰＵボード（特定ユニット）１００からコマンドを受けて、ドライバ基板５００−１を駆動する動作を具体的に説明する。
【００７７】
まず、電源を投入した直後の通信で、ドライバ基板（ユニット）５００−１におけるＩＤ設定部５０３に設定されているＩＤ（０１）をＡＳＩＣ５０２がシリアルＲｘ信号に変換し、中継ボード３００に送信する。これを受信した中継ボード３００では、Ｉ／Ｆコネクタ３１１に接続されているユニットが、給紙部機能のドライバ基板（ユニット）５００−１であることを検知することができる。
【００７８】
他のユニットがＩ／Ｆコネクタ３１１に接続された場合はそれを検出し、ＡＳＩＣ３０２の内部で通信のチャンネルを切り替えることにより、正しいインターフェース制御を行うことが可能である。つまり、中継ボード３００におけるＩ／Ｆコネクタ３１１〜３１４の各々には、どのドライバ基板（ユニット）も接続できるようになっており、中継ボード３００は、接続されたドライバ基板（ユニット）のＩＤを検知することにより、接続されたドライバ基板（ユニット）に応じたインターフェース制御を行うことができる。
【００７９】
次に、中継ボード３００が、ＣＰＵボード（特定ユニット）１００から「給紙動作を行う」というコマンドを受けた場合を例に挙げて中継ボード３００の動作を説明する。
【００８０】
中継ボード３００上のＣＰＵ３０１には、ドライバ基板（ユニット）５００−１に接続されたモータ５００−１３，５００−１４等の動作を制御するためのプログラムが格納されている。このプログラムによって、モータ５００−１３，５００−１４に対して適正な駆動信号が適正なタイミングで与えられるようになっている。この駆動信号は、Ｉ／Ｆコネクタ３１１からシリアル形式で出力され、ドライバ基板（ユニット）５００−１上のＩ／Ｆコネクタ５０１を介してＡＳＩＣ５０２に入力される。このシリアル駆動信号は、ＡＳＩＣ５０２でシリアル／パラレル変換され、Ｉ／Ｆコネクタ５００−１１またはＩ／Ｆコネクタ５００−１２を介してステッピングモータ５００−１３またはステッピングモータ５００−１４を駆動する。
【００８１】
また、給紙動作における紙搬送のタイミングを検出するセンサ５００−１５での検知信号は、Ｉ／Ｆコネクタ５００−１２を介してＡＳＩＣ５０２に入力される。ＡＳＩＣ５０２では、センサ５００−１５からの検知信号をパラレル／シリアル変換し、Ｉ／Ｆコネクタ５０１を介して中継ボード３００に転送する。これにより、給紙動作における紙搬送のタイミングが中継ボード３００に通知される。
【００８２】
ところで、例えばドライバ基板（ユニット）５００−１に接続されたステッピングモータ５００−１３またはステッピングモータ５００−１４を他のモータ、例えばＤＣモータに変更した場合に、該モータの駆動の最適化といった微調整が必要になる。こうした微調整が、本実施の形態では、中継ボード３００におけるＣＰＵ３０１で実行するプログラムを変更し、ドライバ基板（ユニット）５００−１のハードウェアを変更するのみで可能である。例えば、中継ボード３００のハードウェアやＣＰＵボード１００を変更する必要はない。給紙ユニットの構成が変更されてセンサが増加した場合なども同様である。
【００８３】
また、画像出力部１Ｐの構成変更に伴いドライバ基板（ユニット）の数が増加した場合でも、中継ボード３００上のＩ／Ｆコネクタの数を増やし、ＣＰＵ３０１におけるプログラムを変更するのみで対応できる。すなわち、画像出力部１Ｐ全体の制御を司るＣＰＵボード（特定ユニット）１００に対しては、ハードウェア、ソフトウェアともに変更が一切必要ないので、ＣＰＵボード（特定ユニット）１００の汎用性を高めることが可能である。
【００８４】
なお、中継ボード３００において、ＣＰＵボード１００とドライバ基板（ユニット）５００−１〜５００−４との間の信号の接続関係を任意に設定できるようにしてもよい。こうした任意設定を可能にする中継ボード３００Ａを、図８を参照して説明する。
【００８５】
図８は、ＣＰＵボード１００とドライバ基板（ユニット）５００−１〜５００−４との間の信号の接続関係を任意に設定できる中継ボード３００Ａの構成を示すブロック図である。図１および図５に示す構成と同一部分には同一の参照符号を付してその説明を省略する。
【００８６】
中継ボード３００Ａには、ＣＰＵ３０１Ａ、ＡＳＩＣ３０２Ａ、Ｉ／ＦコネクタＪ３０１〜Ｊ３０４が設けられる。ＡＳＩＣ３０２Ａには、ＣＰＵ３０１Ａからの指示に従った信号の接続やその変更を行う接続／変更ブロック３０２−１が設けられる。またＡＳＩＣ３０２Ａには、ＣＰＵボード（特定ユニット）１００から入力されたシリアル信号をパラレル変換し、またドライバ基板５００−１から入力されたパラレル信号をシリアル信号に変換するＰ−Ｓ変換ブロック３０２−２が設けられる。Ｐ−Ｓ変換ブロック３０２−２にはまた、ドライバ基板５００−１〜５００−４から各ＩＤ番号が入力される。
【００８７】
ドライバ基板（ユニット）５００−１を代表として説明すると、ドライバ基板５００−１は、Ｉ／Ｆコネクタ５０１を介して中継ボード３００ＡのＩ／ＦコネクタＪ３０１と接続される。
【００８８】
ドライバ基板５００−１〜５００−４の各ＩＤ信号は、中継ボード３００ＡのＩ／ＦコネクタＪ３０１、Ｊ３０２，Ｊ３０３，Ｊ３０４の各第１番ピンにそれぞれ送られるように構成される。そして各ＩＤ信号は、Ｐ−Ｓ変換ブロック３０２−２の各ＩＤ０端子に送信される。中継ボード３００ＡのＣＰＵ３０１Ａは、これらのＰ−Ｓ変換ブロック３０２−２のＩＤ０端子に送信されたＩＤ信号に基づき、Ｉ／ＦコネクタＪ３０１、Ｊ３０２，Ｊ３０３，Ｊ３０４に接続されたドライバ基板を識別する。そしてＣＰＵ３０１Ａは、該識別結果に基づき接続／変更ブロック３０２−１を制御して、接続／変更ブロック３０２−１に入力した各信号を、接続ドライバ基板に対応した出力先に出力するようにする。
【００８９】
なお例えばドライバ基板５００−４のように、ドライバ基板５００−４から出力されるＩ／Ｆ信号中にアナログ信号が含まれる場合には、ＣＰＵ３０１Ａが、接続／変更ブロック３０２−１を制御して、このアナログ信号をＰ−Ｓ変換ブロック３０２−２のアナログ端子ＡＮ０に送信するようにする。すなわち、ＣＰＵ３０１Ａは、ドライバ基板からのアナログ信号の送信の有無およびドライバ基板からのＩＤ番号に応じて、例えばアナログスイッチを用いて接続／変更ブロック３０２−１を制御する。これにより、デジタル信号とアナログ信号とが混在する場合でも、接続／変更ブロック３０２−１は、入出力信号をプログラマブルに接続／変更可能である。
【００９０】
次に、図１に示す高圧制御用整合ユニットである中継ボード４００、及び該中継ボード４００に接続される高圧電源機能ユニット（ドライバ基板）６００−１〜６００−４について説明する。
【００９１】
図９は、高圧制御用整合ユニットである中継ボード４００の構成を示すブロック図である。
【００９２】
図９において、４０１は、ＣＰＵボード（特定ユニット）１００との通信を行う通信制御ブロックである。４０２は、ＣＰＵ等で構成される高圧動作制御ブロックであり、通信制御ブロック４０１を介してＣＰＵボード（特定ユニット）１００からの指令を受け取る。そして高圧動作制御ブロック４０２は、高圧制御用整合ユニット（中継ボード）４００に接続される各高圧電源機能ユニット６００−１〜６００−４の動作をシーケンシャルに制御する。４０３は高圧安定化制御ブロックであり、高圧動作制御ブロック４０２からのシーケンシャルな指令に応じて、各高圧電源機能ユニット６００−１〜６００−４の出力信号を安定化制御する。４０４ａ，４０４ｂ，４０４ｃ・・・は接続コネクタであり、それぞれが同じ形式で構成され、機能が同じコネクタである。接続コネクタ４０４ａ，４０４ｂ，４０４ｃ・・・には、異なる高圧電源機能ユニットが一対一で接続される。４０５、４０６は、接続コネクタ４０４ａ，４０４ｂ，４０４ｃ・・・にそれぞれ接続されるマルチプレクサ（ＭＰＸ）であり、各接続コネクタに入力されたアナログ信号から所望の信号を選択して出力する。４０７，４０８は、マルチプレクサ４０５、４０６にそれぞれ接続されるＡ／Ｄ変換器であり、マルチプレクサ４０５、４０６からそれぞれ出力されたアナログ信号をデジタル信号に変換する。
【００９３】
こうした構成の高圧制御用整合ユニット（中継ボード）４００の動作を以下に説明する。
【００９４】
先ず、通信制御ブロック４０１が、画像出力部１Ｐ全体の制御を司るＣＰＵボード（特定ユニット）１００から、カラーモードや印刷倍率、印刷用紙サイズなどを含んだモード情報を受け取り、該モード情報を高圧動作制御ブロック４０２に伝達する。高圧動作制御ブロック４０２はモード情報を受け取り、かつプリント開始信号を受け取ると、高圧安定化制御ブロック４０３に対して逐次指令する。すなわち、高圧安定化制御ブロック４０３に指令を出すことで、受け取ったモード情報に基づいたモード制御を各高圧電源機能ユニットに行わせる。
【００９５】
一方、高圧安定化制御ブロック４０３は、マルチプレクサ４０５，４０６に対して選択すべき信号を切り替えさせる。そして、Ａ／Ｄ変換手段４０７、４０８を介して、各高圧電源機能ユニット６００−１〜６００−４からのアナログの電圧信号のレベルを表すデジタル値を取得する。高圧安定化制御ブロック４０３は、この電圧信号レベルを表すデジタル値を、上記モード情報に基づいた設定値と比較して、対応の高圧電源機能ユニットに対して出力制御用の駆動情報を送出する。
【００９６】
こうしたマルチプレクサの選択すべき信号の切り替えから、電圧信号レベルを表すデジタル値の取得、駆動情報の送出までの高圧安定化制御ブロック４０３による制御は、各高圧電源機能ユニットに対して所定間隔で繰り返される。これによって、各高圧電源機能ユニット６００−１〜６００−４から画像出力部１Ｐにそれぞれ出力される高圧信号は、所定の出力値に制御される。また、各高圧電源機能ユニット６００−１〜６００−４は、前述のＣＰＵボード（特定ユニット）１００からのモード情報に基づいて、所定の画像形成プロセスに従った出力動作で制御され、これによって、画像出力部１Ｐにおいて所望の画像形成が実行される。
【００９７】
次に、画像形成プロセスに用いられる各高圧電源機能ユニット６００−１〜６００−４のうちの１つについて、図１０を参照して説明する。
【００９８】
図１０は、高圧電源機能ユニット６００−１の構成を示すブロック図である。高圧電源機能ユニット６００−２〜６００−４も、基本的には高圧電源機能ユニット６００−１と同じ構成であり、ここでは高圧電源機能ユニット６００−１だけを説明する。
【００９９】
高圧電源機能ユニット６００−１において６０１は、高圧制御用整合ユニット４００に接続するための高圧ドライバ用コネクタである。６０２は駆動ブロックであり、高圧ドライバ用コネクタ６０１を介して高圧制御用整合ユニット４００から送られてくるＰＷＭ（Pulse Width Modulation）信号等の形態の駆動情報に基づいてスイッチング動作を行う。６０３はトランス等で構成される変圧ブロックであり、駆動ブロック６０２で発生された駆動信号（交流電圧）を増幅する。６０４は信号平滑ブロックであり、変圧ブロック６０３で増幅された駆動信号（交流電圧）を所定の極性に平滑し、得られた高圧直流を出力端６０７へ出力する。６０８は、出力端６０７から負荷に出力された高圧直流のリターン経路を構成する接地端である。
【０１００】
６０５は電圧検出ブロックであり、信号平滑ブロック６０４から出力端６０７へ出力された高圧直流の電圧値を検出し、高圧制御用整合ユニット４００へ送る。６０６は電流検出ブロックであり、出力端６０７から負荷へ出力された高圧直流の電流値を検出し、高圧制御用整合ユニット４００へ送る。
【０１０１】
以上のように構成される高圧電源機能ユニット６００−１の動作について、以下に説明する。
【０１０２】
高圧制御用整合ユニット４００から高圧ドライバ用コネクタ６０１を介してＰＷＭ信号等の形態の駆動情報が駆動ブロック６０２に送信されると、駆動ブロック６０２は、駆動情報に基づいたスイッチング動作を行い、所望の電力を得るための駆動信号を生成する。変圧ブロック６０３は、この駆動信号を受けて高圧の交流電圧を出力する。平滑ブロック６０４は、この高圧の交流電圧を予め定められた所定の極性に整流し、出力端６０７に高圧直流として出力する。
【０１０３】
信号平滑ブロック６０４から出力端６０７へ出力された高圧直流の電圧値は、電圧検出ブロック６０５において、高圧制御用整合ユニット４００内のＡ／Ｄ変換器４０７またはＡ／Ｄ変換器４０８でデジタル値に変換可能な電圧レベルとなるように分圧される。そして、高圧ドライバ用コネクタ６０１を介して高圧制御用整合ユニット４００に送られる。また、出力端６０７から負荷へ出力された高圧直流は、接地端６０８に流入し、電流検出ブロック６０６を通過して信号平滑ブロック６０４、更には変圧ブロック６０３に戻される。この時、電流検出ブロック６０６は、この負荷電流の電流値を検出し、高圧ドライバ用コネクタ６０１を介して高圧制御用整合ユニット４００に送信する。
【０１０４】
かくして、高圧制御用整合ユニット４００が、高圧電源機能ユニット６００−１の出力電圧値および出力電流値を、それらの検出値に基づき所望の値に制御することができる。
【０１０５】
なお、高圧制御用整合ユニット４００が、マルチプレクサ４０５またはマルチプレクサ４０６を動作させることによって、複数の高圧電源機能ユニット６００−１〜６００−４の出力電圧値および電流値をそれぞれ時分割で制御することができる。
【０１０６】
次に、図２に示す画像形成装置に複数の付属装置（デッキ）１００１〜１００３を装着した場合におけるこれらの複数の付属装置（デッキ）１００１〜１００３における制御形態の３つの例について、図１１〜図１３を参照して説明する。なお、複数の付属装置（デッキ）１００１〜１００３の各々における制御形態には基本的には差がないので、図１１〜図１３では、付属装置（デッキ）１００１を代表に挙げて説明する。
【０１０７】
図１１は、付属装置（デッキ）１００１における第１の制御形態を示すブロック図である。
【０１０８】
付属装置（デッキ）１００１は複数の給紙ユニット１００１ｂ、１００１ｃを内蔵し、該給紙ユニット１００１ｂ、１００１ｃはそれぞれ、１つのＣＰＵ、複数のドライバ基板、および各ドライバ基板に接続された負荷装置を有する。さらに、第１の制御形態における付属装置（デッキ）１００１では、画像出力部１ＰのＣＰＵボード１００とのＬＡＮ構成の通信線と複数の給紙ユニット１００１ｂ、１００１ｃとの間に１つＣＰＵ／中継基板１００１ａが接続される。こうした構成により、ＣＰＵボード１００は、複数の給紙ユニット１００１ｂ、１００１ｃ内の複数のＣＰＵではなく、ＣＰＵ／中継基板１００１ａの１つのＣＰＵに対して交信を行えば良いので、ＣＰＵボード１００側の負担が軽減される。なお、この第１の制御形態では、付属装置（デッキ）１００１内に複数のＣＰＵを設ける構成について限定するものであり、これらのＣＰＵ間の通信形態を限定するものではない。
【０１０９】
図１２は、付属装置（デッキ）１００１における第２の制御形態を示すブロック図である。
【０１１０】
第２の制御形態における付属装置（デッキ）１００１は複数の給紙ユニットを内蔵し、１つの給紙ユニットは、ＣＰＵ／中継基板１００１ｄと、複数のドライバ基板および各ドライバ基板に接続された負荷装置からなるドライバ負荷部１００１ｅとを有する。また、他の１つの給紙ユニットは、ＣＰＵ／中継基板１００１ｆと、複数のドライバ基板および各ドライバ基板に接続された負荷装置からなるドライバ負荷部１００１ｇとを有する。
【０１１１】
第２の制御形態における付属装置（デッキ）１００１では、画像出力部１ＰのＣＰＵボード１００とのＬＡＮ構成の通信線と、ＣＰＵ／中継基板１００１ｄおよびＣＰＵ／中継基板１００１ｆとが直接接続される。こうした構成により、第２の制御形態では、付属装置（デッキ）１００１内のＣＰＵ／中継基板１００１ｄおよびＣＰＵ／中継基板１００１ｆの各ＣＰＵが、画像出力部１ＰのＣＰＵボード１００と直接交信することが可能である。したがって、付属装置（デッキ）１００１が画像出力部１ＰのＣＰＵボード１００と高速の交信を実現することができる。
【０１１２】
図１３は、付属装置（デッキ）１００１における第３の制御形態を示すブロック図である。
【０１１３】
第３の制御形態は、基本的に第２の制御形態と同じであるが、他の１つの給紙ユニットがＣＰＵ／中継基板１００１ｈとドライバ負荷部１００１iとを有し、ＣＰＵ／中継基板１００１ｈが、ＣＰＵ／中継基板１００１ｄと接続される。すなわち、画像出力部１ＰのＣＰＵボード１００とのＬＡＮ構成の通信線にＣＰＵ／中継基板１００１ｄだけが直接接続される。そして、ＣＰＵ／中継基板１００１ｄが、画像出力部１ＰのＣＰＵボード１００から送られた情報をＣＰＵ／中継基板１００１ｈへ伝達する。なお、第１の制御形態のように、ＬＡＮに接続されたＣＰＵが他のＣＰＵを支配する構成ではない。また第３の制御形態は、各ＣＰＵ間での通信方式を限定するものではない。
【０１１４】
上記第１乃至第３の制御形態のいずれか１つを固定的に本画像形成装置において実行するようにしても、また、任意の１つを選択して実行し、他のものに変更することも可能にしてもよい。
【０１１５】
また、画像出力部１ＰのＣＰＵボード１００とＬＡＮ接続されるＣＰＵまたは各給紙ユニット内のＣＰＵが、各給紙ユニットで発生するエラーに対して、画像出力部１Ｐに通知するか、各給紙ユニット内で解決するかを判断しつつ、上記の第１乃至第３の制御形態のいずれかを適宜選択するように構成してもよい。
【０１１６】
また、上記では付属装置（デッキ）１００１が複数の給紙ユニットを内蔵するものとして説明したが、付属装置（デッキ）は、他の機能をもつ複数のユニットを内蔵するようにしてもよい。
【０１１７】
なお、図１に示すレーザ・スキャナ・ボード７００およびスキャナユニット９００に対しても、上記と同様に、本発明を適用するが、それらの説明は省略する。またなお、コントローラ８００については、本発明と直接の関係がないため、それらの説明を省略する。
【０１１８】
ところで、図１においては、ＣＰＵボード（特定ユニット）１００に対して中継ボード（整合ユニット）３００，４００を接続する構成を示しているが、多数の中継ボードが、ＣＰＵボード１００に対して任意の接続インターフェースを介して接続される構成があり得る。そうした構成においては、ＣＰＵボード１００は、ＣＰＵボード１００に対して接続されている中継ボードを識別する必要がある。こうした中継ボードの識別について、以下に説明する。
【０１１９】
ここでは例えば、ＣＰＵボード（特定ユニット）１００に対して３つの中継ボード（整合ユニット）３００−１〜３００−３が接続されるものとして説明を行なう。中継ボード３００−１〜３００−３は各々、ＩＤ信号を出力するための８極ＤＩＰスイッチ（ＤＩＰＳＷ）を備えるとともに、ＣＰＵボード１００に接続するためのＩ／Ｆ部を備える。また、ＣＰＵボード１００は、中継ボードに接続するための３つのＩ／Ｆ部を備えるものとする。
【０１２０】
こうしたＣＰＵボード１００と中継ボード３００−１〜３００−３との接続状態として図１４〜図１６に示す３つの接続状態があり得る。
【０１２１】
図１４は、ＣＰＵボード１００と中継ボード３００−１〜３００−３との重複接続状態を示す図である。すなわち、中継ボード３００−１がＩＤ信号「１」を出力してＣＰＵボード１００に接続し、中継ボード３００−２がＩＤ信号「２」を出力してＣＰＵボード１００に接続しているとする。そのとき、中継ボード３００−３も、中継ボード３００−２と重複するＩＤ信号「２」を出力してＣＰＵボード１００に接続している場合である。
【０１２２】
図１５は、ＣＰＵボード１００と中継ボード３００−１〜３００−３との過多接続状態を示す図である。すなわち、中継ボード３００−１がＩＤ信号「１」を出力してＣＰＵボード１００に接続し、中継ボード３００−２がＩＤ信号「２」を出力してＣＰＵボード１００に接続しているとする。そのとき、中継ボード３００−３が、ＣＰＵボード１００が想定しているＩＤ信号以外のＩＤ信号「３」を出力してＣＰＵボード１００に接続している場合である。なお、図１４および図１５に示す状態では、ＣＰＵボード１００は、ＩＤ信号「１」またはＩＤ信号「２」を出力する中継ボードの接続だけを想定している。
【０１２３】
図１６は、ＣＰＵボード１００と中継ボード３００−１〜３００−３との不足接続状態を示す図である。すなわち、中継ボード３００−１がＩＤ信号「１」を出力してＣＰＵボード１００に接続し、中継ボード３００−２がＩＤ信号「２」を出力してＣＰＵボード１００に接続して、接続が確率しているとする。そのとき、中継ボード３００−３が、ＣＰＵボード１００に対して接続を確立しておらず、中継ボード３００−３から出力されるＩＤ信号も不明である場合である。なお、図１６に示す状態では、ＣＰＵボード１００は、ＩＤ信号「１」、ＩＤ信号「２」、またはＩＤ信号「３」を出力する中継ボードの接続を想定している。
【０１２４】
図１７は、図１４および図１５に示す状態におけるＣＰＵボード１００が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、ＣＰＵボード１００に対して接続が許される中継ボードのＩＤ信号、機能を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１２５】
図１８は、図１４に示す重複接続状態におけるＣＰＵボード１００に対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。ＩＤ信号「２」を出力する中継ボードが２つ接続されていることが分かる。
【０１２６】
図１９は、図１５に示す過多接続状態におけるＣＰＵボード１００に対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。図１７に示すように、ＩＤ信号「３」を出力する中継ボードの接続は想定していない（非対象）にも拘らず、ＩＤ信号「３」を出力する中継ボードが１つ接続されていることが分かる。
【０１２７】
図２０は、図１６に示す状態におけるＣＰＵボード１００が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルによれば、ＩＤ信号「３」を出力する中継ボードの接続が想定されている（対象）。
【０１２８】
図２１は、図１６に示す不足接続状態におけるＣＰＵボード１００に対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。図２０に示すように、ＩＤ信号「３」を出力する中継ボードの接続が想定されている（対象）にも拘らず、ＩＤ信号「３」を出力する中継ボードが接続されていないことが分かる。
【０１２９】
こうしたＣＰＵボード１００に対する中継ボードの接続異常をＣＰＵボード１００が検出し該異常に対応する方法を、図２２〜図２７を参照して説明する。
【０１３０】
図２２および図２３は、ＣＰＵボード１００において行われる中継ボードの接続対応処理の手順を示すフローチャートである。
【０１３１】
まず、ＣＰＵボード１００に電源が供給されると、ＣＰＵボード１００は、接続されている中継ボードと通信を行うために、Ｉ／Ｆ部を初期化し、シリアル通信を開始する（Ｓ１００１）。この時、ＣＰＵボード１００に接続されている中継ボードからＩＤ信号を獲得するまでに必要な所定時間を接続検出確定タイマにセットする（Ｓ１００３）。そして、接続検出確定タイマが、該所定時間を計時してタイムアップするまで待機する（Ｓ１００５）。接続検出確定タイマがタイムアップすると（Ｓ１００５でＹＥＳ）、ステップＳ１００７へ進む。
【０１３２】
ステップＳ１００７では、ＣＰＵボード１００は各Ｉ／Ｆ部を介して、接続された中継ボードからのＩＤ信号を集計する。そしてＣＰＵボード１００は、集計されたＩＤ信号に基づき、ＣＰＵボード１００に接続された中継ボードの接続状態を検査すべく、検査対象ＩＤ番号ｃｈｋ_ｉｄに初期値１をセットするとともに、最大ＩＤ番号ｃｈｋ_ｉｄ_ｍａｘに値Ｘをセットする（Ｓ１００９）。検査対象ＩＤ番号ｃｈｋ_ｉｄは、１から順に増加する整数であり、値Ｘは、図１７や図２０に示す例によれば「６」である。
【０１３３】
次に、検査対象ＩＤ番号ｃｈｋ_ｉｄが最大ＩＤ番号ｃｈｋ_ｉｄ_ｍａｘよりも大きいか否かを判別し（Ｓ１０１１）、大きいならばステップＳ１０２３へ進み、検査対象ＩＤ番号ｃｈｋ_ｉｄが最大ＩＤ番号ｃｈｋ_ｉｄ_ｍａｘ以下であればステップＳ１０１３へ進む。
【０１３４】
ステップＳ１０１３では、検査対象ＩＤ番号ｃｈｋ_ｉｄが表わす数字に対応するＩＤ番号が、図１７や図２０に示す「接続必須ＩＤ」欄において「対象」となっているか否かを判別する。その結果、「対象」となっているならばステップＳ１０１５へ進み、「非対象」となっているならばステップＳ１０１９へ進む。
【０１３５】
ステップＳ１０１５では、図２４を参照して後述するＩＤ重複検出処理を行い、次のステップＳ１０１７では、図２５を参照して後述するＩＤ不足検出処理を行う。ステップＳ１０１９では、図２６を参照して後述するＩＤ過多検出処理を行う。
【０１３６】
そして、ステップＳ１０２１では、検査対象ＩＤ番号ｃｈｋ_ｉｄを１だけインクリメントして、ステップＳ１０１１に戻る。
【０１３７】
ステップＳ１０１１〜ステップＳ１０２１を繰り返し実行することで、ＣＰＵボード１００に接続された全部の中継ボードの接続状態に関しての異常検査を行うことができる。
【０１３８】
図２４〜図２６を参照して後述するようにステップＳ１０１５，Ｓ１０１７，Ｓ１０１９での各検出処理の実行の結果、接続アラームが発生されることがある。ステップＳ１０２３では、こうした接続アラームが発生しているか否かを判別する。その結果、接続アラームが発生していればステップＳ１０２５へ進み、発生していなければステップＳ１０２７へ進む。
【０１３９】
ステップＳ１０２５では、図２７を参照して後述する接続ＩＤ変更処理を行う。その後、ＣＰＵボード１００に接続された全部の中継ボードに対する接続を確定する（Ｓ１０２７）。
【０１４０】
次にドライバ基板接続アラームが発生しているか否かを判別する（Ｓ１０２９）。このドライバ基板接続アラームは、図３５および図３６を参照して後述するドライバ基板接続対応処理のステップＳ３０２１，Ｓ３０２３，Ｓ３０２５の実行の結果、発生されるものである。その判別の結果、ドライバ基板接続アラームが発生していればステップＳ１０３１へ進み、発生していなければ本中継ボード接続対応処理を終了する。
【０１４１】
ステップＳ１０３１では、図２７を参照して後述する接続ＩＤ変更処理を行う。その後、各中継ボードに接続されたドライバ基板に対する接続を確定し、確定したドライバ基板接続情報を対応の中継ボードに返信し（Ｓ１０３３）、本中継ボード接続対応処理を終了する。
【０１４２】
図２４は、図２２のステップＳ１０１５で行われるＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【０１４３】
まず、ＣＰＵボード１００は、ＣＰＵボード１００に接続された中継ボードのＩＤ番号ごとの接続数を調べ、この接続数が２以上であるか否かを判別する（Ｓ２０３１）。接続数が２以上であるならば、ステップＳ２０３３へ進み、１以下であれば本ＩＤ重複検出処理を終了する。
【０１４４】
ステップＳ２０３３では、ＩＤ重複接続状態を示す接続アラームをセットし、本ＩＤ重複検出処理を終了する。
【０１４５】
図２５は、図２２のステップＳ１０１７で行われるＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【０１４６】
まず、ＣＰＵボード１００は、ＣＰＵボード１００に接続された中継ボードのＩＤ番号ごとの接続数を調べ、この接続数が０であるか否かを判別する（Ｓ２０１１）。接続数が０であるならば、ステップＳ２０１３へ進み、０でなければ本ＩＤ不足検出処理を終了する。
【０１４７】
ステップＳ２０１３では、ＩＤ不足接続状態を示す接続アラームをセットし、本ＩＤ不足検出処理を終了する。
【０１４８】
図２６は、図２２のステップＳ１０１９で行われるＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【０１４９】
まず、ＣＰＵボード１００は、ＣＰＵボード１００に接続された中継ボードのＩＤ番号ごとの接続数を調べ、この接続数が１以上であるか否かを判別する（Ｓ２００１）。接続数が１以上であるならば、ステップＳ２００３へ進み、０ならば本ＩＤ過多検出処理を終了する。
【０１５０】
ステップＳ２００３では、ＩＤ過多接続状態を示す接続アラームをセットし、本ＩＤ過多検出処理を終了する。
【０１５１】
図２７は、図２３のステップＳ１０２５およびステップＳ１０３１で行われる接続ＩＤ変更処理の詳しい手順を示すフローチャートである。
【０１５２】
まず、ＩＤ過多接続状態またはＩＤ不足接続状態が発生しているか否かを、図２２のステップＳ１０１９またはステップＳ１０１７の実行結果から判別する（Ｓ２０４１）。そしてＩＤ過多接続状態またはＩＤ不足接続状態が発生しているならばステップＳ２０４３へ進み、どちらも発生してなければ本接続ＩＤ変更処理を終了する。
【０１５３】
ステップＳ２０４３では、ＩＤ番号を変更する入力操作の受け付けを開始する。そして、変更されたＩＤ番号の確定を待つ（Ｓ２０４５）。変更されたＩＤ番号が確定されると（Ｓ２０４５でＹＥＳ）、本接続ＩＤ変更処理を終了する。
【０１５４】
次に、各中継ボードに対して任意の接続インターフェースを介して複数のドライバ基板が接続される構成もあり得、そうした構成においては、各中継ボードが、中継ボードに対して接続されているドライバ基板を識別する必要がある。こうした中継ボードによるドライバ基板の識別について、以下に説明する。
【０１５５】
図２８は、ＣＰＵボードと３つの中継ボードと７つのドライバ基板との接続例を示す図である。
【０１５６】
ここでは、ＣＰＵボード（特定ユニット）１００と３つの中継ボード（整合ユニット）３００−１〜３００−３とが正常な接続関係にあるとする。そして、中継ボード３００−１に対して３つのドライバ基板５００−１１〜５００−１３が接続され、中継ボード３００−２に対して２つのドライバ基板５００−２１〜５００−２２が接続され、中継ボード３００−３に対して２つのドライバ基板５００−３１〜５００−３２が接続されるものとする。
【０１５７】
なお、各ドライバ基板は、ＩＤ信号を出力するための８極ＤＩＰスイッチ（ＤＩＰＳＷ）を備えるとともに、対応の中継ボードに接続するためのＩ／Ｆ部を備える。また、各中継ボードは、ドライバ基板に接続するためのＩ／Ｆ部を備えるものとする。
【０１５８】
こうした中継ボードとドライバ基板との接続状態にも、前述の図１４〜図１６に示す３つの接続状態と同じ接続状態があり得る。
【０１５９】
例えば、中継ボード３００−１とドライバ基板５００−１１〜５００−１３との間には、過多接続状態が発生している。すなわち、ドライバ基板５００−１１がＩＤ信号「１」を出力して中継ボード３００−１に接続し、ドライバ基板５００−１２がＩＤ信号「２」を出力して中継ボード３００−１に接続しているとする。そのとき、ドライバ基板５００−１３が、中継ボード３００−１が想定しているＩＤ信号以外のＩＤ信号「３」を出力して中継ボード３００−１に接続している場合である。なお、中継ボード３００−１は、後述のようにＩＤ信号「１」またはＩＤ信号「２」を出力するドライバ基板の接続だけを想定している。
【０１６０】
また例えば、中継ボード３００−２とドライバ基板５００−２１〜５００−２２との間には、不足接続状態が発生している。すなわち、ドライバ基板５００−２１がＩＤ信号「１」を出力して中継ボード３００−２に接続して、接続が確率しているとする。そのとき、ドライバ基板５００−２２が、中継ボード３００−２に対して接続を確立しておらず、ドライバ基板５００−２２から出力されるＩＤ信号も不明である場合である。
【０１６１】
また例えば、中継ボード３００−３とドライバ基板５００−３１〜５００−３２との間には、重複接続状態が発生している。すなわち、ドライバ基板５００−３１がＩＤ信号「１」を出力して中継ボード３００−３に接続しているとする。そのとき、ドライバ基板５００−３２も、ドライバ基板５００−３１と重複するＩＤ信号「１」を出力してＣＰＵボード１００に接続している場合である。
【０１６２】
図２９は、図２８に示す中継ボード３００−１が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、中継ボード３００−１に対して接続が許されるドライバ基板のＩＤ信号、駆動対象を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１６３】
図３０は、図２８に示す中継ボード３００−２が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、中継ボード３００−２に対して接続が許されるドライバ基板のＩＤ信号、駆動対象を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１６４】
図３１は、図２８に示す中継ボード３００−３が備える接続ＩＤテーブルを示す図である。この接続ＩＤテーブルは、中継ボード３００−３に対して接続が許されるドライバ基板のＩＤ信号、駆動対象を示すものである（「接続必須ＩＤ」欄に「対象」と表記）。
【０１６５】
図３２は、中継ボード３００−１に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。図２９に示すように、ＩＤ信号「３」を出力するドライバ基板の接続は想定していない（非対象）にも拘らず、ＩＤ信号「３」を出力するドライバ基板が接続されて、過多接続状態であることが分かる。
【０１６６】
図３３は、中継ボード３００−２に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。図３０に示すように、ＩＤ信号「２」を出力するドライバ基板の接続が想定されている（対象）にも拘らず、ＩＤ信号「２」を出力するドライバ基板が接続されておらず、不足接続状態であることが分かる。
【０１６７】
図３４は、中継ボード３００−３に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。ＩＤ信号「１」を出力するドライバ基板が２つ接続されて、重複接続状態であることが分かる。
【０１６８】
こうした各中継ボードに対するドライバ基板の接続異常を各中継ボードが検出し該異常に対応する方法を、図３５〜図３９を参照して説明する。
【０１６９】
図３５および図３６は、中継ボード３００−１〜３００−３の各々において行われるドライバ基板の接続対応処理の手順を示すフローチャートである。
【０１７０】
まず、中継ボード３００−１〜３００−３の各々に電源が投入されると、各中継ボードがＣＰＵボード１００に対して出力するＩＤ番号が確定するまでに必要な所定時間を計時するための中継ボードＩＤ確定タイマに該所定時間をセットする（Ｓ３００１）。そして、この中継ボードＩＤ確定タイマが上記所定時間を計時してタイムアップするまで待機する（Ｓ３００３）。中継ボードＩＤ確定タイマがタイムアップすると（Ｓ３００３でＹＥＳ）、ステップＳ３００５に進み、各中継ボードのＩＤを確定する。
【０１７１】
次のステップＳ３００７では、各中継ボードは、接続されているドライバ基板と通信を行うために、Ｉ／Ｆ部を初期化し通信を開始する。この時、中継ボードに接続されているドライバ基板からＩＤ信号を獲得するまでに必要な所定時間をドライバ基板ＩＤ確定タイマにセットする（Ｓ３００９）。そして、ドライバ基板ＩＤ確定タイマが、該所定時間を計時してタイムアップするまで待機する（Ｓ３０１１）。ドライバ基板ＩＤ確定タイマがタイムアップすると（Ｓ３０１１でＹＥＳ）、ステップＳ３０１３へ進む。
【０１７２】
ステップＳ３０１３では、各中継ボードは各Ｉ／Ｆ部を介して、接続されたドライバ基板からのＩＤ信号を集計する。そして各中継ボードは、集計されたＩＤ信号に基づき、各中継ボードに接続されたドライバ基板の接続状態を検査すべく、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄに初期値１をセットするとともに、最大ＩＤ番号ｄ_ｃｈｋ_ｉｄ_ｍａｘに値Ｙをセットする（Ｓ３０１５）。検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄは、１から順に増加する整数であり、値Ｙは、図２９〜図３１に示す例によれば「６」である。
【０１７３】
次に、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄが最大ＩＤ番号ｄ_ｃｈｋ_ｉｄ_ｍａｘよりも大きいか否かを判別し（Ｓ３０１７）、大きいならばステップＳ３０２７へ進み、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄが最大ＩＤ番号ｄ_ｃｈｋ_ｉｄ_ｍａｘ以下であればステップＳ３０１９へ進む。
【０１７４】
ステップＳ３０１９では、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄが表わす数字に対応するＩＤ番号が、図２９〜図３１に示す「接続必須ＩＤ」欄において「対象」となっているか否かを判別する。その結果、「対象」となっているならばステップＳ３０２３へ進み、「非対象」となっているならばステップＳ３０２１へ進む。
【０１７５】
ステップＳ３０２３では、図３８を参照して後述するドライバ基板ＩＤ重複検出処理を行い、次のステップＳ３０２５では、図３９を参照して後述するドライバ基板ＩＤ不足検出処理を行う。ステップＳ３０２１では、図３７を参照して後述するドライバ基板ＩＤ過多検出処理を行う。
【０１７６】
そして、ステップＳ３０２７では、検査対象ＩＤ番号ｄ_ｃｈｋ_ｉｄを１だけインクリメントして、ステップＳ３０１７に戻る。
【０１７７】
ステップＳ３０１７〜ステップＳ３０２７を繰り返し実行することで、中継ボードに接続された全部のドライバ基板の接続状態に関しての異常検査を行うことができる。
【０１７８】
図３７〜図３９を参照して後述するようにステップＳ３０２１，Ｓ３０２３，Ｓ３０２５での各検出処理の実行の結果、ドライバ基板接続アラームが発生されることがある。ステップＳ３０２７では、こうしたドライバ基板接続アラームが発生しているか否かを判別する。その結果、ドライバ基板接続アラームが発生していればステップＳ３０２９へ進み、発生していなければステップＳ３０３３へ進む。
【０１７９】
ステップＳ３０２９では、各中継ボードがＣＰＵボード１００に対して、ステップＳ３０２１，Ｓ３０２３，Ｓ３０２５での各検出処理の実行によって発生したドライバ基板接続アラームを通知する。こうした通知に基づき、ＣＰＵボード１００が、図２３のステップＳ１０３１およびステップＳ１０３３を実行する。
【０１８０】
ステップＳ３０３１では、ＣＰＵボード１００が、図２３のステップＳ１０３１における接続ＩＤ変更処理を終了して、ＣＰＵボード１００によるステップＳ１０３３における確定情報の返信を待つ。確定情報の返信があったならば（Ｓ３０３１でＹＥＳ）ステップＳ３０３３へ進む。
【０１８１】
ステップＳ３０３３では、中継ボードに接続された全部のドライバ基板に対する接続を確定し、本ドライバ基板接続対応処理を終了する。
【０１８２】
図３７は、図３５のステップＳ３０２１で行われるドライバ基板ＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【０１８３】
まず、各中継ボードは、中継ボードに接続されたドライバ基板のＩＤ番号ごとの接続数を調べ、この接続数が１以上であるか否かを判別する（Ｓ４００１）。接続数が１以上であるならば、ステップＳ４００３へ進み、０ならば本ドライバ基板ＩＤ過多検出処理を終了する。
【０１８４】
ステップＳ４００３では、ＩＤ過多接続状態を示すドライバ基板接続アラームをセットし、本ドライバ基板ＩＤ過多検出処理を終了する。
【０１８５】
図３８は、図３６のステップＳ３０２３で行われるドライバ基板ＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【０１８６】
まず、各中継ボードは、中継ボードに接続されたドライバ基板のＩＤ番号ごとの接続数を調べ、この接続数が２以上であるか否かを判別する（Ｓ４０３１）。接続数が２以上であるならば、ステップＳ４０３３へ進み、１以下であれば本ドライバ基板ＩＤ重複検出処理を終了する。
【０１８７】
ステップＳ４０３３では、ＩＤ重複接続状態を示すドライバ基板接続アラームをセットし、本ドライバ基板ＩＤ重複検出処理を終了する。
【０１８８】
図３９は、図３６のステップＳ３０２５で行われるドライバ基板ＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【０１８９】
まず、各中継ボードは、中継ボードに接続されたドライバ基板のＩＤ番号ごとの接続数を調べ、この接続数が０であるか否かを判別する（Ｓ４０１１）。接続数が０であるならば、ステップＳ４０１３へ進み、０でなければ本ドライバ基板ＩＤ不足検出処理を終了する。
【０１９０】
ステップＳ４０１３では、ＩＤ不足接続状態を示すドライバ基板接続アラームをセットし、本ドライバ基板ＩＤ不足検出処理を終了する。
【０１９１】
〔他の実施の形態〕
本発明の目的は、上記の実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
【０１９２】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１９３】
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
【０１９４】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【０１９５】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【図面の簡単な説明】
【０１９６】
【図１】画像出力部に設けられた制御部の構成を示すブロック図である。
【図２】本発明の一実施の形態に係る画像形成装置の構成を示す要部断面図である。
【図３】画像読取部の概略構成を示す断面図である。
【図４】ＡＤＦが装着された画像読取部の概略構成を示す断面図である。
【図５】中継ボードおよびドライバ基板（ドライバユニット）を示すブロック図である。
【図６】中継ボードとドライバ基板（ユニット）との間で送受信されるシリアルＩ／Ｆ信号の形態を示す図である。
【図７】ドライバ基板（ユニット）における信号形態の変換の様子を示す図である。
【図８】ＣＰＵボードとドライバ基板（ユニット）との間の信号の接続関係を任意に設定できる中継ボードの構成を示すブロック図である。
【図９】高圧制御用整合ユニットである中継ボードの構成を示すブロック図である。
【図１０】高圧電源機能ユニットの構成を示すブロック図である。
【図１１】付属装置（デッキ）における第１の制御形態を示すブロック図である。
【図１２】付属装置（デッキ）における第２の制御形態を示すブロック図である。
【図１３】付属装置（デッキ）における第３の制御形態を示すブロック図である。
【図１４】ＣＰＵボードと中継ボードとの重複接続状態を示す図である。
【図１５】ＣＰＵボードと中継ボードとの過多接続状態を示す図である。
【図１６】ＣＰＵボードと中継ボードとの不足接続状態を示す図である。
【図１７】図１４および図１５に示す状態におけるＣＰＵボードが備える接続ＩＤテーブルを示す図である。
【図１８】図１４に示す重複接続状態におけるＣＰＵボードに対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。
【図１９】図１５に示す過多接続状態におけるＣＰＵボードに対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。
【図２０】図１６に示す状態におけるＣＰＵボードが備える接続ＩＤテーブルを示す図である。
【図２１】図１６に示す不足接続状態におけるＣＰＵボードに対して接続された中継ボードのＩＤ信号ごとの接続数を示す図である。
【図２２】ＣＰＵボードにおいて行われる中継ボードの接続対応処理の手順を示すフローチャート（１／２）である。
【図２３】ＣＰＵボードにおいて行われる中継ボードの接続対応処理の手順を示すフローチャート（２／２）である。
【図２４】図２２のステップＳ１０１５で行われるＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【図２５】図２２のステップＳ１０１７で行われるＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【図２６】図２２のステップＳ１０１９で行われるＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【図２７】図２３のステップＳ１０２５およびステップＳ１０３１で行われる接続ＩＤ変更処理の詳しい手順を示すフローチャートである。
【図２８】ＣＰＵボードと３つの中継ボードと７つのドライバ基板との接続例を示す図である。
【図２９】図２８に示す中継ボード（３００−１）が備える接続ＩＤテーブルを示す図である。
【図３０】図２８に示す中継ボード（３００−２）が備える接続ＩＤテーブルを示す図である。
【図３１】図２８に示す中継ボード（３００−３）が備える接続ＩＤテーブルを示す図である。
【図３２】中継ボード（３００−１）に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。
【図３３】中継ボード（３００−２）に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。
【図３４】中継ボード（３００−３）に対して接続されたドライバ基板のＩＤ信号ごとの接続数を示す図である。
【図３５】中継ボードの各々において行われるドライバ基板の接続対応処理の手順を示すフローチャート（１／２）である。
【図３６】中継ボードの各々において行われるドライバ基板の接続対応処理の手順を示すフローチャート（２／２）である。
【図３７】図３５のステップＳ３０２１で行われるドライバ基板ＩＤ過多検出処理の詳しい手順を示すフローチャートである。
【図３８】図３６のステップＳ３０２３で行われるドライバ基板ＩＤ重複検出処理の詳しい手順を示すフローチャートである。
【図３９】図３６のステップＳ３０２５で行われるドライバ基板ＩＤ不足検出処理の詳しい手順を示すフローチャートである。
【符号の説明】
【０１９７】
１００ ＣＰＵボード（第１のユニット）
３００−１〜３００−３ 中継ボード（第２のユニット、第１のユニット）
５００−１１〜５００−３２ ドライバ基板（第２のユニット）
【特許請求の範囲】
【請求項１】
複数のユニットからなる制御装置において、
前記複数のユニットのうち、複数の接続手段を備えた第１のユニットと、
前記複数のユニットのうち、前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットと、
前記第１のユニットに設けられ、該第１のユニットに接続を許される第２のユニットの識別符号を記憶する記憶手段と、
前記第１のユニットに設けられ、前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶手段に記憶された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定手段と、
前記第１のユニットに設けられ、前記判定手段によって正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定手段と
を有することを特徴とする制御装置。
【請求項２】
前記判定手段は所定のタイミングで動作されることを特徴とする請求項１記載の制御装置。
【請求項３】
前記第１のユニットに設けられ、前記判定手段によって異常な接続状態にあると判定された場合、所定の条件が満たされるとき、識別符号を変更する識別符号変更処理を実行する変更手段を更に有することを特徴とする請求項１記載の制御装置。
【請求項４】
前記異常な接続状態は、前記複数の接続手段のうち第２のユニットが接続を許されない接続手段に第２のユニットが接続された第１の異常接続状態と、前記複数の接続手段のうち第２のユニットが接続を許される接続手段に第２のユニットが接続されていない第２の異常接続状態と、前記第１のユニットに対して接続された第２のユニットの識別番号ごとの接続数に２以上の接続数が存在する第３の異常接続状態とであることを特徴とする請求項３記載の制御装置。
【請求項５】
前記所定の条件は、前記接続手段に接続された第２のユニットが前記第１の異常接続状態または前記第２の異常接続状態にあることを特徴とする請求項４記載の制御装置。
【請求項６】
前記複数のユニットは、互いの接続関係において複数の階層構造を有し、
前記第１のユニットは第１の階層に位置し、前記複数の第２のユニットは、前記第１の階層に隣り合う下位の第２の階層に位置することを特徴とする請求項１記載の制御装置。
【請求項７】
前記複数のユニットは、互いの接続関係において少なくとも上位、中位、下位の３つの階層構造を有し、
前記第１のユニットは前記上位の階層に位置し、前記複数の第２のユニットは、前記中位の階層に位置することを特徴とする請求項１記載の制御装置。
【請求項８】
前記複数のユニットは、互いの接続関係において少なくとも上位、中位、下位の３つの階層構造を有し、
前記第１のユニットは前記中位の階層に位置し、前記複数の第２のユニットは、前記下位の階層に位置することを特徴とする請求項１記載の制御装置。
【請求項９】
前記制御装置は、画像形成装置および該画像形成装置に接続される付属装置であることを特徴とする請求項１記載の制御装置。
【請求項１０】
複数のユニットからなる制御装置であって、該複数のユニットのうち複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットとを備えた制御装置に適用されるユニット接続制御方法において、
前記第１のユニットに接続を許される第２のユニットの識別符号を記憶装置に格納する格納ステップと、
前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶装置に格納された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定ステップと、
前記判定ステップにおいて正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定ステップと
を有することを特徴とするユニット接続制御方法。
【請求項１１】
複数のユニットからなる制御装置であって、該複数のユニットのうち複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットとを備えた制御装置に適用されるユニット接続制御方法を、コンピュータに実行させるためのプログラムにおいて、
前記第１のユニットに接続を許される第２のユニットの識別符号を記憶装置に格納する格納ステップと、
前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶装置に格納された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定ステップと、
前記判定ステップにおいて正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定ステップと
を有することを特徴とするプログラム。
【請求項１】
複数のユニットからなる制御装置において、
前記複数のユニットのうち、複数の接続手段を備えた第１のユニットと、
前記複数のユニットのうち、前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットと、
前記第１のユニットに設けられ、該第１のユニットに接続を許される第２のユニットの識別符号を記憶する記憶手段と、
前記第１のユニットに設けられ、前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶手段に記憶された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定手段と、
前記第１のユニットに設けられ、前記判定手段によって正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定手段と
を有することを特徴とする制御装置。
【請求項２】
前記判定手段は所定のタイミングで動作されることを特徴とする請求項１記載の制御装置。
【請求項３】
前記第１のユニットに設けられ、前記判定手段によって異常な接続状態にあると判定された場合、所定の条件が満たされるとき、識別符号を変更する識別符号変更処理を実行する変更手段を更に有することを特徴とする請求項１記載の制御装置。
【請求項４】
前記異常な接続状態は、前記複数の接続手段のうち第２のユニットが接続を許されない接続手段に第２のユニットが接続された第１の異常接続状態と、前記複数の接続手段のうち第２のユニットが接続を許される接続手段に第２のユニットが接続されていない第２の異常接続状態と、前記第１のユニットに対して接続された第２のユニットの識別番号ごとの接続数に２以上の接続数が存在する第３の異常接続状態とであることを特徴とする請求項３記載の制御装置。
【請求項５】
前記所定の条件は、前記接続手段に接続された第２のユニットが前記第１の異常接続状態または前記第２の異常接続状態にあることを特徴とする請求項４記載の制御装置。
【請求項６】
前記複数のユニットは、互いの接続関係において複数の階層構造を有し、
前記第１のユニットは第１の階層に位置し、前記複数の第２のユニットは、前記第１の階層に隣り合う下位の第２の階層に位置することを特徴とする請求項１記載の制御装置。
【請求項７】
前記複数のユニットは、互いの接続関係において少なくとも上位、中位、下位の３つの階層構造を有し、
前記第１のユニットは前記上位の階層に位置し、前記複数の第２のユニットは、前記中位の階層に位置することを特徴とする請求項１記載の制御装置。
【請求項８】
前記複数のユニットは、互いの接続関係において少なくとも上位、中位、下位の３つの階層構造を有し、
前記第１のユニットは前記中位の階層に位置し、前記複数の第２のユニットは、前記下位の階層に位置することを特徴とする請求項１記載の制御装置。
【請求項９】
前記制御装置は、画像形成装置および該画像形成装置に接続される付属装置であることを特徴とする請求項１記載の制御装置。
【請求項１０】
複数のユニットからなる制御装置であって、該複数のユニットのうち複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットとを備えた制御装置に適用されるユニット接続制御方法において、
前記第１のユニットに接続を許される第２のユニットの識別符号を記憶装置に格納する格納ステップと、
前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶装置に格納された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定ステップと、
前記判定ステップにおいて正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定ステップと
を有することを特徴とするユニット接続制御方法。
【請求項１１】
複数のユニットからなる制御装置であって、該複数のユニットのうち複数の接続手段を備えた第１のユニットと、前記複数のユニットのうち前記第１のユニットに対して前記各接続手段を介してそれぞれ接続可能な複数の第２のユニットとを備えた制御装置に適用されるユニット接続制御方法を、コンピュータに実行させるためのプログラムにおいて、
前記第１のユニットに接続を許される第２のユニットの識別符号を記憶装置に格納する格納ステップと、
前記接続手段に接続された第２のユニットの識別符号を獲得し、前記記憶装置に格納された識別符号に基づき、前記接続手段に接続された第２のユニットが正常な接続状態にあるか否かを判定する判定ステップと、
前記判定ステップにおいて正常な接続状態にあると判定された場合、前記接続手段に接続された第２のユニットの前記第１のユニットへの接続を確定する確定ステップと
を有することを特徴とするプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【公開番号】特開２００７−４１２８７（Ｐ２００７−４１２８７Ａ）
【公開日】平成１９年２月１５日（２００７．２．１５）
【国際特許分類】
【出願番号】特願２００５−２２５３４４（Ｐ２００５−２２５３４４）
【出願日】平成１７年８月３日（２００５．８．３）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１９年２月１５日（２００７．２．１５）
【国際特許分類】
【出願日】平成１７年８月３日（２００５．８．３）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]