半導体ウエハの製造方法及び半導体ウエハ
【課題】基板の表面に単結晶ＳｉＣのエピタキシャル層を形成する構成の半導体ウエハの製造方法であって、製造コストの低減及び半導体ウエハの大口径化を実現する方法を提供する。
【解決手段】半導体ウエハの製造方法は、カーボン層形成工程と、貫通孔形成工程と、フィード層形成工程と、エピタキシャル層形成工程と、を含む。カーボン層形成工程では、多結晶ＳｉＣで構成される基板７０の表面にカーボン層７１を形成する。貫通孔形成工程では、基板７０に形成されたカーボン層７１に貫通孔を形成する。フィード層形成工程では、カーボン層７１の表面にＳｉ層７２ａ及び３Ｃ−ＳｉＣ多結晶層７３を形成する。エピタキシャル層形成工程では、基板７０を加熱することで、貫通孔を通じて露出した基板７０の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶７４を形成し、前記種結晶７４を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶層７４ａを形成する。
【解決手段】半導体ウエハの製造方法は、カーボン層形成工程と、貫通孔形成工程と、フィード層形成工程と、エピタキシャル層形成工程と、を含む。カーボン層形成工程では、多結晶ＳｉＣで構成される基板７０の表面にカーボン層７１を形成する。貫通孔形成工程では、基板７０に形成されたカーボン層７１に貫通孔を形成する。フィード層形成工程では、カーボン層７１の表面にＳｉ層７２ａ及び３Ｃ−ＳｉＣ多結晶層７３を形成する。エピタキシャル層形成工程では、基板７０を加熱することで、貫通孔を通じて露出した基板７０の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶７４を形成し、前記種結晶７４を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶層７４ａを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも表面がＳｉＣで構成される基板を用いた半導体ウエハの製造方法に関するものである。
【背景技術】
【０００２】
高周波デバイスの半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。高周波デバイスの利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる高周波デバイスの実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
【０００３】
耐熱性に優れる半導体ウエハを製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）や高い絶縁破壊電界（４Ｈ型の単結晶ＳｉＣでＳｉやＧａＡｓの約１０倍の２．８ＭＶ/ｃｍ）、電子の飽和ドリフト速度（４Ｈ型の単結晶ＳｉＣでＳｉの約２倍の２．２×１０7ｃｍ/ｓ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。
【０００４】
従来から、ＳｉＣを用いた半導体ウエハの製造方法において、エピタキシャル層を形成する方法が知られている。この種の製造方法を開示するものとして例えば特許文献１から３がある。
【０００５】
特許文献１では、ＳｉＣエピタキシャル層は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長）法により形成される。前記エピタキシャル成長させる工程では、成長速度を毎時１μｍ以下に抑えた欠陥発生抑止層を導入することにより、欠陥の少ないＳｉＣのエピタキシャル層を形成させることが可能となる。
【０００６】
特許文献２では、以下のようなＳｉＣエピタキシャル層の形成方法が開示されている。即ち、ＳｉＣエピタキシャル層の形成方法は、種結晶添加昇華技術を用いてＳｉＣのバルク結晶を成長させる工程と、バルク結晶表面に液相エピタキシャル成長させる工程と、を含む。前記液相エピタキシャル成長させる工程では、溶融成長を行うことで、前記種結晶からバルク結晶基板に伝播したマイクロパイプ欠陥を塞ぐことができ、マイクロパイプ欠陥の少ないＳｉＣのエピタキシャル層を形成させることが可能となる。
【０００７】
特許文献３では、単結晶ＳｉＣを近接液相エピタキシャル成長させる方法として準安定溶媒エピタキシー（ＭＳＥ）法が開示されている。ＭＳＥ法は、単結晶ＳｉＣからなるシード基板と、このシード基板より自由エネルギーの高い炭素供給フィード基板と、を対向配置し、前記シード基板と前記炭素供給フィード基板との間にＳｉ融液層を溶媒（炭素移動媒体）として介在させる。そして、真空高温環境で、シード基板及び炭素供給フィード基板を加熱処理することにより、前記シード基板の表面に単結晶ＳｉＣをエピタキシャル成長させる方法である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２８４２９８号公報
【特許文献２】特表平１０−５０９９４３号公報
【特許文献３】特開２００８−２３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１から３の方法は、単結晶ＳｉＣで構成されるエピタキシャル層を形成するために、単結晶ＳｉＣで構成されるシード基板が必要となる。しかし、単結晶ＳｉＣで構成される基板は非常に高価であるので、特許文献１から３の方法では、半導体デバイスの製造コストが高くなってしまう。
【００１０】
また、単結晶ＳｉＣで構成される基板は、入手可能な口径の大きさに限りがあるため、特許文献１から３の方法では、大口径の半導体ウエハを製造することが難しかった。
【００１１】
本発明は以上の事情に鑑みてされたものであり、その目的は、基板の表面に単結晶ＳｉＣのエピタキシャル層を形成する半導体ウエハの製造方法であって、製造コストの低減及び半導体ウエハの大口径化が可能な方法を提供することにある。
【課題を解決するための手段及び効果】
【００１２】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【００１３】
本発明の第１の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、カーボン層形成工程と、貫通孔形成工程と、フィード層形成工程と、エピタキシャル層形成工程と、を含む。前記カーボン層形成工程では、少なくとも表面が多結晶ＳｉＣで構成される基板の表面にカーボン層を形成する。前記貫通孔形成工程では、前記基板に形成された前記カーボン層にレーザ光を照射するなどして、当該カーボン層に貫通孔を形成する。前記フィード層形成工程では、前記基板に形成された前記カーボン層の表面にＳｉ層を形成するとともに、当該Ｓｉ層の表面に多結晶ＳｉＣで構成されるフィード層を形成する。前記エピタキシャル層形成工程では、前記基板に対して１６００℃以上２３００℃以下の温度範囲の加熱処理を行うことで、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成する。
【００１４】
これにより、少なくとも表面が多結晶ＳｉＣで構成される基板を用いて半導体ウエハを製造することができる。多結晶ＳｉＣで構成される基板は、単結晶ＳｉＣで構成される基板と比較して安価であるため、半導体ウエハの製造コストを低減することができる。また、多結晶ＳｉＣで構成される基板は、単結晶ＳｉＣで構成される基板と比較して大口径の基板を入手することが可能であるため、大口径の半導体ウエハを製造することができる。
【００１５】
前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板の表面には、複数の溝部又は壁部が形成されている。前記貫通孔形成工程では、前記溝部又は前記壁部で囲まれた領域毎に前記貫通孔を形成する。前記エピタキシャル層形成工程では、４Ｈ−ＳｉＣ単結晶で構成される前記エピタキシャル層が前記領域毎に形成される。
【００１６】
これにより、隣接するエピタキシャル層同士の接触による成長阻害や接触部分における結晶転位の発生などの干渉を、溝部又は壁部によって防止できる。従って、複数チップ分のエピタキシャル層が形成された半導体ウエハを、単一の種結晶からウエハ全体の面積まで成長するより短い成長時間で高品質に製造することができる。
【００１７】
前記の半導体ウエハの製造方法においては、前記カーボン層形成工程では、１５００℃以上２３００℃以下の温度範囲であって１０-2Ｔｏｒｒ以下好ましくは１０-5Ｔｏｒｒ以下の真空下で加熱することで、前記基板の表面のＳｉ原子を昇華させて前記カーボン層を形成することが好ましい。
【００１８】
これにより、炭素ナノ材料で構成される薄膜を基板の表面に良好に生成できるので、貫通孔によって露出した部分のみを適切に反応させることができる。また、基板とカーボン層との間に不純物が侵入することを防止できる。
【００１９】
前記の半導体ウエハの製造方法においては、前記カーボン層形成工程では、化学気相成長法、有機レジスト法、又は電子サイクロトロン共鳴スパッタ法によって前記カーボン層を形成してもよい。
【００２０】
これにより、基板の表面にカーボン層を効率的に形成することができる。
【００２１】
前記の半導体ウエハの製造方法においては、前記貫通孔形成工程で赤外線のレーザ光を用いて貫通孔を形成し、レーザ光のスポット径が１００μｍ以下好ましくは５０μｍ以下であることが好ましい。
【００２２】
これにより、貫通孔を通じて露出する基板の面積を小さくして、それぞれの貫通孔に単一の種結晶を生成させ、貫通孔内での複数の種結晶生成とそれらの接触による成長阻害や接触部分における結晶転位の発生を抑制することができる。
【００２３】
前記の半導体ウエハの製造方法においては、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成するエピタキシャル層形成工程においては、４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向（ａ軸方向）のエピタキシャル成長速度が厚み方向（ｃ軸方向）のエピタキシャル成長速度より５倍から１０倍早く成長できる。
【００２４】
これにより、様々な要求に応じてエピタキシャル層のアスペクト比率が調整された半導体ウエハを製造することができる。また、アスペクト比率を調整するための特別な部材が必要ないため、製造装置を簡素化することができる。
【００２５】
本発明の第２の観点によれば、以下の構成の半導体ウエハが提供される。即ち、この半導体ウエハは、前記の半導体ウエハの製造方法により製造され、前記種結晶を近接液相エピタキシャル成長させる加熱処理温度を制御することにより４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向（ａ軸方向）の寸度が、厚み方向（ｃ軸方向）の寸度に対して５倍から１０倍のアスペクト比率に制御される。
【００２６】
これにより、様々な要求に応じてエピタキシャル層のアスペクト比率が調整された半導体ウエハを利用することができる。また、アスペクト比率を調整するための特別な部材が必要ないため、製造装置を簡素化することができる。
【図面の簡単な説明】
【００２７】
【図１】半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図。
【図２】高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図。
【図３】坩堝の外観写真及び断面写真。
【図４】半導体デバイスの複数チップ分の基になる半導体ウエハの模式図。
【図５】半導体デバイスの境界に溝部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の前半を示す工程図。
【図６】半導体デバイスの境界に溝部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の後半を示す工程図。
【図７】多結晶ＳｉＣ基板と、この基板の表面に形成したカーボン層と、の一例を示す断面顕微鏡写真。
【図８】レーザ照射によりカーボン層に形成された貫通孔の一例を示す顕微鏡写真。
【図９】カーボン層に形成された貫通孔から成長する途中のエピタキシャル層の一例を示す顕微鏡写真。
【図１０】半導体デバイスの境界に壁部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の前半を示す工程図。
【図１１】半導体デバイスの境界に壁部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の後半を示す工程図。
【図１２】複数の成長温度における、成長速度とＳｉ融液の厚みとの関係を示すグラフ。
【図１３】４Ｈ−ＳｉＣ単結晶のＳｉ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフと、ｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフ。
【図１４】４Ｈ−ＳｉＣ単結晶のＣ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフと、ｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフ。
【発明を実施するための形態】
【００２８】
次に、発明の実施形態について説明する。まず、半導体ウエハを製造するために用いる高温真空炉１１と坩堝（嵌合容器）２について説明する。図１は、半導体ウエハを製造するための加熱処理に用いられる高温真空炉１１を示す模式図である。図２は、高温真空炉１１の本加熱室２１及び予備加熱室２２を詳細に示す断面図である。図３（ａ）は坩堝２を上方から撮影した外観写真であり、図３（ｂ）は坩堝２の断面顕微鏡写真である。
【００２９】
図１及び図２に示すように、高温真空炉１１は、被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。また、高温真空炉１１は、予備加熱室２２の下方に配置された断熱室２３を備えている。この断熱室２３は予備加熱室２２に対して上下方向に隣接している。
【００３０】
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
【００３１】
高温真空炉１１は、予備加熱室２２と本加熱室２１との間で被処理物を上下方向に移動させることが可能な移動機構２７を備えている。この移動機構２７は、被処理物を支持可能な支持体２８と、この支持体２８を上下動させることが可能なシリンダ部２９と、を備えている。シリンダ部２９はシリンダロッド３０を備え、このシリンダロッド３０の一端が前記支持体２８に連結されている。また、高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。
【００３２】
前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路６５を通じて接続されている。この搬送路６５は、ゲートバルブ６６によって開閉可能になっている。
【００３３】
前記本加熱室２１は、平面断面視で正六角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱ヒータとしてのメッシュヒータ３３が備えられている。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ３３の熱を本加熱室２１の中央部に向けて反射させるように構成されている。
【００３４】
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ３３が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
【００３５】
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には貫通孔５５が形成されている。被処理物は、この貫通孔５５を介して、本加熱室２１と、この本加熱室２１の下側に隣接する予備加熱室２２との間で移動できるようになっている。
【００３６】
前記貫通孔５５には、移動機構２７の支持体２８の一部が挿入されている。この支持体２８は、上から順に、第２多層熱反射金属板４２、第３多層熱反射金属板４３、及び第４多層熱反射金属板４４を互いに間隔をあけて配置した構成となっている。
【００３７】
３つの多層熱反射金属板４２〜４４は、何れも水平に配置されるとともに、垂直方向に設けた柱部３５によって互いに連結されている。そして、第２多層熱反射金属板４２及び第３多層熱反射金属板４３とで挟まれたスペースに受け台３６が配置され、この受け台３６上に被処理物を載置できるように構成されている。本実施形態において、この受け台３６はタンタルカーバイドにより構成されている。
【００３８】
前記シリンダ部２９のシリンダロッド３０の端部にはフランジが形成されて、このフランジが第４多層熱反射金属板４４の下面に固定される。この構成により、前記シリンダ部２９を伸縮させることで、受け台３６上の被処理物を前記３つの多層熱反射金属板４２〜４４とともに上下動させることができる。
【００３９】
前記予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、前記メッシュヒータ３３のような加熱手段は備えられていない。
【００４０】
図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に貫通孔５６が形成されている。また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路６５と対面する部位に通路孔５０が形成されている。更に、前記高温真空炉１１は、前記通路孔５０を閉鎖可能な開閉部材５１を備えている。
【００４１】
予備加熱室２２の下側で隣接する前記断熱室２３は、上側が前記多層熱反射金属板４６によって区画され、下側及び側部が多層熱反射金属板４７によって区画されている。断熱室２３の下側を覆う多層熱反射金属板４７には貫通孔５７が形成されて、前記シリンダロッド３０を挿通できるようになっている。
【００４２】
前記貫通孔５７の上端部に相当する位置において、多層熱反射金属板４７には収納凹部５８が形成される。この収納凹部５８には、前記支持体２８が備える第４多層熱反射金属板４４を収納可能になっている。
【００４３】
多層熱反射金属板４１〜４４，４６，４７は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。前記開閉部材５１においても、通路孔５０を閉鎖する部分には、同様の構成の多層熱反射金属板が用いられている。
【００４４】
多層熱反射金属板４１〜４４，４６，４７の材質としては、メッシュヒータ３３の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６，４７として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６，４７として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
【００４５】
そして、支持体２８に備えられる多層熱反射金属板４２〜４４は、小さな貫通孔を多数有するパンチメタル構造のタングステン板を、当該貫通孔の位置を異ならせつつ所定の間隔をあけて積層した構造になっている。
【００４６】
また、支持体２８の最も上層に備えられる第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
【００４７】
この構成で、被処理物（例えばＳｉＣ基板）を、真空チャンバ１９内の汚染を防止するために適宜の容器に収納する。なお、容器は後述の坩堝２であっても良いし、それ以外の容器であっても良い。そして、この状態で被処理物を搬送路６５から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台３６上に載置する。この状態で前記メッシュヒータ３３を駆動すると、本加熱室２１が１，０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-3以下、好ましくは１０-5以下となるように調整されている。
【００４８】
ここで前述したとおり、支持体２８の第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、メッシュヒータ３３が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内のＳｉＣ基板を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
【００４９】
上記の予備加熱処理を所定時間行った後、シリンダ部２９を駆動し、支持体２８を上昇させる。この結果、ＳｉＣ基板が下側から貫通孔５５を通過して本加熱室２１内に移動する。これにより、直ちに本加熱処理が開始され、本加熱室２１内のＳｉＣ基板を所定の温度（約１８００℃）に急速に昇温させることができる。
【００５０】
次に、坩堝（収容容器）２について説明する。図３（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備えている。また、この坩堝２は、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして構成されている。
【００５１】
更に詳細に説明すると、坩堝２は図３（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置され、更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
【００５２】
坩堝２を加熱処理する際には、図２の鎖線で示すように高温真空炉１１の予備加熱室２２に配置し、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ、予備加熱室２２内の坩堝２をシリンダ部２９の駆動によって移動させ、急速に昇温させる。
【００５３】
なお、本加熱室２１での加熱時において、坩堝２内の雰囲気は約１Ｐａ以下の真空に維持されることが好ましい。なお、坩堝２内の真空は、上容器２ａを除いた状態もしくは上容器２ａと下容器２ｂの嵌合部分の隙間により実現される。
【００５４】
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体ウエハを製造する。以下の説明において、単にＣＶＤ法や加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
【００５５】
次に、多結晶ＳｉＣ基板を用いて半導体ウエハを製造する方法について説明する。図４は、分割型の半導体ウエハの模式図である。半導体ウエハは、半導体デバイスの複数チップ分の基になるものである。半導体ウエハには、半導体デバイスの１チップサイズを区切るように、溝部又は壁部が形成されている。この溝部又は壁部で半導体ウエハが切り分けられることにより、半導体ウエハを１チップサイズ毎に分割することができる。
【００５６】
以下、溝部が形成された多結晶ＳｉＣ基板７０を用いて、半導体デバイスの境界に溝部が形成された分割型の半導体ウエハを製造する第１実施形態について説明する。図５及び図６は、半導体デバイスの境界に溝部を形成した構成の多結晶ＳｉＣ基板７０を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法を示す工程図である。
【００５７】
初めに、図５（ａ）に示すように、複数の溝部７０ａと、当該溝部７０ａで区切られる凸部７０ｂと、を有する多結晶ＳｉＣ基板７０を用意する。この溝部７０ａは、熱エッチングや研磨等の適宜の手段によって形成されており、凸部７０ｂの１つが半導体デバイスの１チップサイズに対応した大きさとなっている。
【００５８】
次に、基板７０の表面にカーボン層７１を形成するためのカーボン層形成工程を行う。カーボン層形成工程は高温真空炉１１と坩堝２を用いて行う。まず、基板７０を坩堝２に収容する。そして、高温真空炉１１によって坩堝２内を高温かつ真空状態に保つことで、基板７０の表面のＳｉが昇華し、残留したＣによって、基板７０の表面にカーボン層７１が形成される（図５（ｂ）を参照）。なお、基板７０と、カーボン層形成工程で形成したカーボン層７１と、の断面を撮影した顕微鏡写真の一例を図７に示す。
【００５９】
なお、カーボン層形成工程の加熱処理は、予備加熱工程と、本加熱工程と、を含むことが好ましい。前記予備加熱工程では、基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め１５００℃以上２３００℃以下の温度で加熱されている本加熱室に前記予備加熱室から前記坩堝２を移動することで、基板７０を１５００℃以上２３００℃以下の温度で加熱する。このように、予備加熱室から本加熱室へ移動させることで急速に昇温させて加熱処理を行うことにより、カーボン層形成工程を短時間で効率良く行うことができる。なお、この加熱処理は、炉内圧力が１０-5Ｔｏｒｒ以下の真空下で加熱することが好ましい。
【００６０】
上述したように、基板７０には複数の溝部７０ａが形成されているので、カーボン層７１には、この溝部７０ａと対応する位置に溝部７１ａが形成される。従って、カーボン層７１は、複数の溝部７１ａ及び凸部７１ｂを有するように構成されることとなる。
【００６１】
次に、カーボン層７１に貫通孔を形成するための貫通孔形成工程を行う。この貫通孔の形成はレーザ装置を用いて行われる。本実施形態では、レーザ装置として赤外線レーザ装置を用いる。なお、貫通孔形成工程で使用するレーザ装置は、赤外線レーザ装置に限られず、基板７０を傷つけることなくカーボン層７１のみを除去するようにレーザ光の出力を調整可能であれば、他のレーザ装置を用いることができる。また、レーザ装置は、スポット径（対象にレーザ光を照射したときの当該レーザ光の直径）が５０μｍ以下となるように調整可能であることが好ましい。本工程では、複数の凸部７１ｂの中心部にそれぞれレーザ光が照射される。
【００６２】
これにより、カーボン層７１を一部除去して、貫通孔７１ｃを形成することができる（図５（ｃ）を参照）。そして、この貫通孔７１ｃを通じて基板７０の表面を露出させることができる。なお、カーボン層７１に貫通孔７１ｃが形成された様子を撮影した顕微鏡写真を図８に示す。
【００６３】
次に、基板７０の表面にフィーダ層を形成するためのフィーダ層形成工程を行う。この工程では、初めに、カーボン層７１の表面にＳｉをＣＶＤ法により蒸着させてＳｉ層７２を形成する。そして、このＳｉ層７２を覆うように、３Ｃ−ＳｉＣ多結晶層７３をＣＶＤ法により蒸着させる（図５（ｄ）を参照）。
【００６４】
次に、４Ｈ−ＳｉＣ単結晶層を形成するためのエピタキシャル層形成工程を行う。この工程では、真空中に不活性ガスを導入した希薄ガス雰囲気下で加熱処理を行う。また、加熱処理は、１６００℃以上２３００℃以下の範囲で行うことが好ましい。なお、この加熱温度を調整することにより、エピタキシャル層（４Ｈ−ＳｉＣ単結晶層）のアスペクト比を制御可能である（詳細は後述）。
【００６５】
加熱処理が行われることによって、３Ｃ−ＳｉＣ多結晶層７３の内側でＳｉ層７２が溶融し、図６（ｅ）に示すように、Ｓｉ融液層７２ａが３Ｃ−ＳｉＣ多結晶層７３の内側で形成される。このＳｉ融液層７２ａは炭素移動媒体のように機能するため、加熱処理が継続されることによって、貫通孔７１ｃにより露出している基板７０の表面に、４Ｈ−ＳｉＣ単結晶で構成される種結晶７４が生成する（図６（ｅ）を参照）。なお、この種結晶７４を撮影した顕微鏡写真を図９に示す。
【００６６】
そして、加熱処理が更に継続されることによって、準安定溶媒エピタキシー法（ＭＳＥ法）によって、４Ｈ−ＳｉＣ種結晶７４が近接液相エピタキシャル成長し、４Ｈ−ＳｉＣ単結晶層７４ａが形成される（図６（ｆ）を参照）。
【００６７】
ここでいうＭＳＥ法とは、シード層と、このシード層よりも自由エネルギーが大きいフィード層と、を対向配置し、両方の層の間に厚みの小さいＳｉ溶融層を溶媒として介在させて真空高温環境で加熱処理する方法のことである。この方法により、自由エネルギーの差に基づいてＳｉ溶融層に発生する濃度勾配（温度勾配に基づかない濃度勾配）を駆動力として、シード層側に４Ｈ−ＳｉＣ単結晶を近接液相エピタキシャル成長させることができる。
【００６８】
本実施形態においては、一旦形成した４Ｈ−ＳｉＣ単結晶層７４ａ（種結晶７４）がシード層として機能し、このシード層よりも自由エネルギーが高い３Ｃ−ＳｉＣ多結晶層７３がフィード層として機能する。より具体的には、４Ｈ−ＳｉＣ単結晶層７４ａと３Ｃ−ＳｉＣ多結晶層７３との自由エネルギーの差に基づいてＳｉ溶融層に濃度勾配が発生し、この濃度勾配が駆動力となって、３Ｃ−ＳｉＣ多結晶層７３からＳｉ融液層７２ａにＳｉとＣが溶出する。Ｓｉ融液層７２ａに取り込まれたＣは、４Ｈ−ＳｉＣ単結晶層７４ａ側に移動し、そこでＳｉと結合することで、４Ｈ−ＳｉＣ単結晶層７４ａが近接液相エピタキシャル成長する。
【００６９】
ここで、本実施形態では、凸部７１ｂ同士の間に溝部７１ａが形成される構成である。そのため、エピタキシャル層形成工程において、隣接する４Ｈ−ＳｉＣ単結晶層７４ａ同士が干渉することを防止できる。これにより、基板７０の領域を有効に活用して、効率的に半導体デバイスを製造することができる。
【００７０】
その後、Ｓｉ融液層７２ａ及び３Ｃ−ＳｉＣ多結晶層７３を取り除くことにより、４Ｈ−ＳｉＣ単結晶層７４ａが形成された半導体ウエハを得ることができる（図６（ｇ）を参照）。
【００７１】
次に、溝部の代わりに壁部が形成された多結晶ＳｉＣ基板７０を用いて、分割型の半導体ウエハを製造する第２実施形態について説明する。図１０及び図１１は、半導体デバイスの境界に壁部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法を示す工程図である。以下の説明では、境界に溝部を形成したとき（第１実施形態）の工程と同様の工程については、説明を簡略化又は省略することがある。
【００７２】
初めに、図１０（ａ）に示すように、複数の壁部８０ａと、当該壁部８０ａで区切られる凹部８０ｂと、を有する多結晶ＳｉＣ基板８０を用意する。この凹部８０ｂは、熱エッチングや研磨等の適宜の手段によって形成されており、凹部８０ｂの１つが半導体デバイス１チップサイズに対応した大きさとなっている。
【００７３】
次に、基板８０にカーボン層８１を形成するためのカーボン層形成工程を行う。カーボン層形成工程では、第１の実施形態と同様に、基板８０を坩堝２に収容して、高温真空炉１１によって坩堝２内を高温かつ真空状態に保つ。この加熱処理により、基板８０の表面のＳｉが昇華し、残留したＣによって、基板８０の表面にカーボン層８１が形成される（図１０（ｂ）を参照）。
【００７４】
基板８０には複数の壁部８０ａが形成されているので、カーボン層８１には、この壁部８０ａと対応する位置に壁部８１ａが形成される。従って、カーボン層８１は、複数の壁部８１ａ及び凹部８１ｂを有する構成となる。
【００７５】
次に、形成したカーボン層８１に貫通孔を形成するための貫通孔形成工程を行う。この貫通孔の形成は、上記と同様に赤外線レーザ装置を用いて行われる。本工程では、複数の凹部８１ｂの中心部にそれぞれレーザ光が照射される。
【００７６】
これにより、カーボン層８１を一部除去して、貫通孔８１ｃを形成することができる（図１０（ｃ）を参照）。そして、この貫通孔８１ｃを通じて基板８０の表面を露出させることができる。
【００７７】
次に、基板８０の表面にフィーダ層を形成するためのフィーダ層形成工程を行う。この工程では、初めに、カーボン層８１の表面にＳｉをＣＶＤ法により蒸着させてＳｉ層７２を形成する。そして、このＳｉ層７２を覆うように、３Ｃ−ＳｉＣ多結晶層７３をＣＶＤ法により蒸着させる（図１０（ｄ）を参照）。
【００７８】
次に、４Ｈ−ＳｉＣ単結晶層を形成するためのエピタキシャル層形成工程を行う。この工程では、前記高温真空炉１１を用いて、１６００℃以上２３００℃以下の範囲で加熱処理を行う。加熱処理が行われることによって、３Ｃ−ＳｉＣ多結晶層７３の内側でＳｉ層７２が溶融し、図１１（ｅ）に示すように、Ｓｉ融液層７２ａが３Ｃ−ＳｉＣ多結晶層７３の内側で形成される。そして、貫通孔８１ｃを通じて露出している基板８０の表面に、４Ｈ−ＳｉＣ単結晶で構成される種結晶７４が生成する（図１１（ｅ）を参照）。そして、加熱処理が継続されることによって、種結晶７４がエピタキシャル成長して４Ｈ−ＳｉＣ単結晶層７４ａが形成される（図１１（ｆ）を参照）。
【００７９】
なお、本実施形態では、凹部８１ｂ同士の間に壁部８１ａが形成される構成であるため、エピタキシャル層形成工程において、隣接する４Ｈ−ＳｉＣ単結晶層７４ａ同士が干渉することを防止している。これにより、基板８０の領域を有効に活用して、効率的に半導体デバイスを製造することができる。
【００８０】
その後、Ｓｉ融液層７２ａ及び３Ｃ−ＳｉＣ多結晶層７３を取り除くことにより、４Ｈ−ＳｉＣ単結晶層７４ａが形成された半導体ウエハを得ることができる（図１１（ｇ）を参照）。
【００８１】
次に、エピタキシャル層形成工程における加熱温度（成長温度）を調整することにより、形成される４Ｈ−ＳｉＣ単結晶層７４ａのアスペクト比を制御する構成について説明する。
【００８２】
初めに、図１２を参照して、Ｓｉ融液の厚みと成長速度との関係について説明する。図１２は、複数の成長温度における、成長速度とＳｉ融液の厚みとの関係を示すグラフとである。
【００８３】
図１２のグラフの縦軸は、４Ｈ−ＳｉＣ単結晶層の成長速度を示しており、横軸は、Ｓｉ融液層の厚みの逆数を示している。そして、図１２のグラフは、成長温度がそれぞれ、１５００℃，１７００℃，１８００℃，１９００℃のときにおける、Ｓｉ融液層の厚みと、４Ｈ−ＳｉＣ単結晶層の成長速度と、の関係を示している。
【００８４】
このグラフからは、４Ｈ−ＳｉＣ単結晶層は、それぞれの成長温度において、Ｓｉ融液層の厚みが大きくなるにつれて成長速度が低下することが判る。これは、Ｓｉ融液層の厚みが大きくなるにつれて、３Ｃ−ＳｉＣ多結晶層と４Ｈ−ＳｉＣ単結晶層とが離れるため、Ｃ原子の移動に時間が掛かってしまうためと考えられる。
【００８５】
次に、図１３及び図１４を参照して、４Ｈ−ＳｉＣ単結晶の成長速度と成長温度の関係について説明する。図１３は、４Ｈ−ＳｉＣ単結晶のＳｉ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフとｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフである。図１４は、４Ｈ−ＳｉＣ単結晶のＣ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフとｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフである。
【００８６】
図１３（ａ）（ｂ）及び図１４（ａ）（ｂ）のグラフの縦軸は、４Ｈ−ＳｉＣ単結晶の成長速度を示しており、横軸は、成長温度を示している。そして、図１３及び図１４のグラフは、４Ｈ−ＳｉＣ単結晶の面（Ｓｉ面又はＣ面）と方向（ａ軸方向又はｃ軸方向）とを異ならせたときの、成長速度と成長温度の関係を示している。
【００８７】
図１３は、４Ｈ−ＳｉＣ単結晶のＳｉ面における成長速度と成長温度の関係を示している。図１３（ａ）では、ａ軸方向の成長速度と成長温度の関係を示し、図１３（ｂ）では、ｃ軸方向の成長速度と成長温度の関係を示している。図１３（ａ）のグラフからは、成長温度を高くするにつれてａ軸方向の成長速度が増加する傾向にあることが判る。一方、図１３（ｂ）のグラフからは、成長温度を高くするにつれてｃ軸方向の成長速度が減少する傾向にあることが判る。図１３（ｃ）はｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフであり成長温度を高くするにつれてアスペクト比率が大きく成る事が判る。
【００８８】
これらの傾向は、図１４に示すように、４Ｈ−ＳｉＣ単結晶のＣ面においても同様である。つまり、Ｃ面においても、成長温度を高くすると、図１４（ａ）に示すようにａ軸方向の成長速度が増加する一方で、図１４（ｂ）に示すようにｃ軸方向の成長速度が減少する傾向を示し、図１４（ｃ）に示すようにｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフであり成長温度を高くするにつれてアスペクト比率が大きく成る事が判る。
【００８９】
つまり、４Ｈ−ＳｉＣ単結晶は、成長温度の変化に応じて、成長速度比（ａ軸方向の成長速度／ｃ軸方向の成長速度）が変化する性質を有している。従って、成長温度の設定によって成長速度比を制御することができる。
【００９０】
以上に基づいてエピタキシャル層形成工程の加熱温度を設定することにより、所望のアスペクト比の４Ｈ−ＳｉＣ単結晶層７４ａを形成させることができる。また、成長温度に加え、図１２で示したＳｉ融液層７２ａの厚みを更に考慮することにより、水平方向（ａ軸方向）及び垂直方向（ｃ軸方向）の具体的な成長速度を推察することができる。これにより、所望の形状の４Ｈ−ＳｉＣ単結晶層７４ａを形成することができる。
【００９１】
以上に示したように、本実施形態の半導体ウエハの製造方法は、カーボン層形成工程と、貫通孔形成工程と、フィード層形成工程と、エピタキシャル層形成工程と、を含む。カーボン層形成工程では、少なくとも表面が多結晶ＳｉＣで構成される基板７０，８０の表面にカーボン層７１，８１を形成する。貫通孔形成工程では、基板７０，８０に形成されたカーボン層７１，８１にレーザ光を照射して、当該カーボン層７１，８１に貫通孔７１ｃ，８１ｃを形成する。フィード層形成工程では、基板７０，８０に形成されたカーボン層７１，８１の表面にＳｉ層７２を形成するとともに、当該Ｓｉ層７２の表面に３Ｃ−ＳｉＣ多結晶層７３を形成する。エピタキシャル層形成工程では、基板７０，８０に対して１６００℃以上２３００℃以下の温度範囲の加熱処理を行うことで、貫通孔７１ｃ，８１ｃを通じて露出した基板７０，８０の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶７４を形成し、加熱処理を継続することで、種結晶７４を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶層７４ａを形成する。
【００９２】
これにより、少なくとも表面が多結晶ＳｉＣで構成される基板を用いて半導体ウエハを製造することができる。従って、半導体ウエハの製造コストを低減することができるとともに、大口径の半導体ウエハを製造することができる。
【００９３】
また、本実施形態の半導体ウエハの製造方法において、基板７０，８０の表面には、複数の溝部７０ａ又は壁部８０ａが形成されている。貫通孔形成工程では、溝部７０ａ又は壁部８０ａで囲まれた領域毎に貫通孔を形成する。エピタキシャル層形成工程では、４Ｈ−ＳｉＣ単結晶層７４ａが前記領域毎に形成される。
【００９４】
これにより、隣接する４Ｈ−ＳｉＣ単結晶層７４ａ同士の接触による成長阻害や接触部分における結晶転位の発生などの干渉を、溝部７０ａ又は壁部８０ａによって防止できる。従って、複数チップ分の４Ｈ−ＳｉＣ単結晶層７４ａが形成された半導体ウエハを、単一の種結晶からウエハ全体の面積まで成長するより短い成長時間で高品質に製造することができる。
【００９５】
また、本実施形態の半導体ウエハの製造方法において、カーボン層形成工程では、１５００℃以上２３００℃以下の温度範囲であって１０-5Ｔｏｒｒ以下の真空下で加熱することで、基板の表面のＳｉ原子を昇華させてカーボン層７１，８１を形成する。
【００９６】
これにより、炭素ナノ材料で構成される薄膜を基板７０，８０の表面に良好に生成できるので、貫通孔７１ｃ，８１ｃを通じて露出した部分のみをエピタキシャル層形成工程において反応させることができる。また、カーボン層形成工程において、基板７０，８０とカーボン層７１，８１との間に不純物が侵入することを防止できる。
【００９７】
また、本実施形態の半導体ウエハの製造方法において、貫通孔形成工程で用いられるレーザ光は、赤外線のレーザ光であり、スポット径が５０μｍ以下である。
【００９８】
これにより、貫通孔７１ｃ，８１ｃを通じて露出する基板７０，８０の面積を小さくして、それぞれの貫通孔に単一の種結晶を生成させ、貫通孔内での複数の種結晶生成とそれらの接触による成長阻害や接触部分における結晶転位の発生を抑制して種結晶７４を適切に生成することができる。
【００９９】
また、本実施形態の半導体ウエハの製造方法においては、４Ｈ−ＳｉＣ単結晶のａ軸方向のエピタキシャル成長速度と温度との関係、及び、４Ｈ−ＳｉＣ単結晶のｃ軸方向のエピタキシャル成長速度と温度との関係、に基づいてエピタキシャル層形成工程時の加熱温度を設定することで、４Ｈ−ＳｉＣ単結晶層７４ａのアスペクト比をエピタキシャル層の水平方向（ａ軸方向）の寸度が、厚み方向（ｃ軸方向）の寸度に対して５倍から１０倍程度に調整する。
【０１００】
これにより、様々な要求に応じて４Ｈ−ＳｉＣ単結晶層７４ａのアスペクト比が調整された半導体ウエハを製造することができる。また、アスペクト比を調整するための特別な部材が必要ないため、製造装置を簡素化することができる。
【０１０１】
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。
【０１０２】
図５及び図１０等に示した多結晶ＳｉＣ基板の形状は例示であり、要求される１チップサイズの大きさに応じて、適宜変更することができる。
【０１０３】
上記実施形態では、高温真空炉１１によって高温かつ真空状態で加熱することで、基板７０（又は基板８０）の表面にカーボン層７１を形成する構成であるが、カーボン層を形成する方法は、これの方法に限らない。例えば、ＣＶＤ法、有機レジスト法、又は電子サイクロトロン共鳴スパッタ法等の公知の技術を移用して、カーボン層を形成することができる。
【０１０４】
上記実施形態では、フィーダ層形成工程において、カーボン層の表面にＳｉ及び３Ｃ−ＳｉＣ多結晶をＣＶＤ法により蒸着しているが、これをＳｉ基板、多結晶ＳｉＣ基板を積層して設置する形態としても良い。
【０１０５】
本発明を適用する限りにおいて、以上に説明してきた製造方法の一部を変更することができることは勿論である。また、上記実施形態で説明した温度条件や圧力条件等は一例であって、装置の構成や製造する半導体ウエハの用途等の事情に応じて適宜変更することができる。
【符号の説明】
【０１０６】
７０，８０ 多結晶ＳｉＣ基板
７１，８１ カーボン層
７１ａ 溝部
７１ｃ，８１ｃ 貫通孔
８１ａ 壁部
７２ Ｓｉ層
７２ａ Ｓｉ融液層
７３ ３Ｃ−ＳｉＣ多結晶層
７４ 種結晶
７４ａ ４Ｈ−ＳｉＣ単結晶層
【技術分野】
【０００１】
本発明は、少なくとも表面がＳｉＣで構成される基板を用いた半導体ウエハの製造方法に関するものである。
【背景技術】
【０００２】
高周波デバイスの半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。高周波デバイスの利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる高周波デバイスの実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
【０００３】
耐熱性に優れる半導体ウエハを製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）や高い絶縁破壊電界（４Ｈ型の単結晶ＳｉＣでＳｉやＧａＡｓの約１０倍の２．８ＭＶ/ｃｍ）、電子の飽和ドリフト速度（４Ｈ型の単結晶ＳｉＣでＳｉの約２倍の２．２×１０7ｃｍ/ｓ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。
【０００４】
従来から、ＳｉＣを用いた半導体ウエハの製造方法において、エピタキシャル層を形成する方法が知られている。この種の製造方法を開示するものとして例えば特許文献１から３がある。
【０００５】
特許文献１では、ＳｉＣエピタキシャル層は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長）法により形成される。前記エピタキシャル成長させる工程では、成長速度を毎時１μｍ以下に抑えた欠陥発生抑止層を導入することにより、欠陥の少ないＳｉＣのエピタキシャル層を形成させることが可能となる。
【０００６】
特許文献２では、以下のようなＳｉＣエピタキシャル層の形成方法が開示されている。即ち、ＳｉＣエピタキシャル層の形成方法は、種結晶添加昇華技術を用いてＳｉＣのバルク結晶を成長させる工程と、バルク結晶表面に液相エピタキシャル成長させる工程と、を含む。前記液相エピタキシャル成長させる工程では、溶融成長を行うことで、前記種結晶からバルク結晶基板に伝播したマイクロパイプ欠陥を塞ぐことができ、マイクロパイプ欠陥の少ないＳｉＣのエピタキシャル層を形成させることが可能となる。
【０００７】
特許文献３では、単結晶ＳｉＣを近接液相エピタキシャル成長させる方法として準安定溶媒エピタキシー（ＭＳＥ）法が開示されている。ＭＳＥ法は、単結晶ＳｉＣからなるシード基板と、このシード基板より自由エネルギーの高い炭素供給フィード基板と、を対向配置し、前記シード基板と前記炭素供給フィード基板との間にＳｉ融液層を溶媒（炭素移動媒体）として介在させる。そして、真空高温環境で、シード基板及び炭素供給フィード基板を加熱処理することにより、前記シード基板の表面に単結晶ＳｉＣをエピタキシャル成長させる方法である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２８４２９８号公報
【特許文献２】特表平１０−５０９９４３号公報
【特許文献３】特開２００８−２３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１から３の方法は、単結晶ＳｉＣで構成されるエピタキシャル層を形成するために、単結晶ＳｉＣで構成されるシード基板が必要となる。しかし、単結晶ＳｉＣで構成される基板は非常に高価であるので、特許文献１から３の方法では、半導体デバイスの製造コストが高くなってしまう。
【００１０】
また、単結晶ＳｉＣで構成される基板は、入手可能な口径の大きさに限りがあるため、特許文献１から３の方法では、大口径の半導体ウエハを製造することが難しかった。
【００１１】
本発明は以上の事情に鑑みてされたものであり、その目的は、基板の表面に単結晶ＳｉＣのエピタキシャル層を形成する半導体ウエハの製造方法であって、製造コストの低減及び半導体ウエハの大口径化が可能な方法を提供することにある。
【課題を解決するための手段及び効果】
【００１２】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【００１３】
本発明の第１の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、カーボン層形成工程と、貫通孔形成工程と、フィード層形成工程と、エピタキシャル層形成工程と、を含む。前記カーボン層形成工程では、少なくとも表面が多結晶ＳｉＣで構成される基板の表面にカーボン層を形成する。前記貫通孔形成工程では、前記基板に形成された前記カーボン層にレーザ光を照射するなどして、当該カーボン層に貫通孔を形成する。前記フィード層形成工程では、前記基板に形成された前記カーボン層の表面にＳｉ層を形成するとともに、当該Ｓｉ層の表面に多結晶ＳｉＣで構成されるフィード層を形成する。前記エピタキシャル層形成工程では、前記基板に対して１６００℃以上２３００℃以下の温度範囲の加熱処理を行うことで、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成する。
【００１４】
これにより、少なくとも表面が多結晶ＳｉＣで構成される基板を用いて半導体ウエハを製造することができる。多結晶ＳｉＣで構成される基板は、単結晶ＳｉＣで構成される基板と比較して安価であるため、半導体ウエハの製造コストを低減することができる。また、多結晶ＳｉＣで構成される基板は、単結晶ＳｉＣで構成される基板と比較して大口径の基板を入手することが可能であるため、大口径の半導体ウエハを製造することができる。
【００１５】
前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板の表面には、複数の溝部又は壁部が形成されている。前記貫通孔形成工程では、前記溝部又は前記壁部で囲まれた領域毎に前記貫通孔を形成する。前記エピタキシャル層形成工程では、４Ｈ−ＳｉＣ単結晶で構成される前記エピタキシャル層が前記領域毎に形成される。
【００１６】
これにより、隣接するエピタキシャル層同士の接触による成長阻害や接触部分における結晶転位の発生などの干渉を、溝部又は壁部によって防止できる。従って、複数チップ分のエピタキシャル層が形成された半導体ウエハを、単一の種結晶からウエハ全体の面積まで成長するより短い成長時間で高品質に製造することができる。
【００１７】
前記の半導体ウエハの製造方法においては、前記カーボン層形成工程では、１５００℃以上２３００℃以下の温度範囲であって１０-2Ｔｏｒｒ以下好ましくは１０-5Ｔｏｒｒ以下の真空下で加熱することで、前記基板の表面のＳｉ原子を昇華させて前記カーボン層を形成することが好ましい。
【００１８】
これにより、炭素ナノ材料で構成される薄膜を基板の表面に良好に生成できるので、貫通孔によって露出した部分のみを適切に反応させることができる。また、基板とカーボン層との間に不純物が侵入することを防止できる。
【００１９】
前記の半導体ウエハの製造方法においては、前記カーボン層形成工程では、化学気相成長法、有機レジスト法、又は電子サイクロトロン共鳴スパッタ法によって前記カーボン層を形成してもよい。
【００２０】
これにより、基板の表面にカーボン層を効率的に形成することができる。
【００２１】
前記の半導体ウエハの製造方法においては、前記貫通孔形成工程で赤外線のレーザ光を用いて貫通孔を形成し、レーザ光のスポット径が１００μｍ以下好ましくは５０μｍ以下であることが好ましい。
【００２２】
これにより、貫通孔を通じて露出する基板の面積を小さくして、それぞれの貫通孔に単一の種結晶を生成させ、貫通孔内での複数の種結晶生成とそれらの接触による成長阻害や接触部分における結晶転位の発生を抑制することができる。
【００２３】
前記の半導体ウエハの製造方法においては、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成するエピタキシャル層形成工程においては、４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向（ａ軸方向）のエピタキシャル成長速度が厚み方向（ｃ軸方向）のエピタキシャル成長速度より５倍から１０倍早く成長できる。
【００２４】
これにより、様々な要求に応じてエピタキシャル層のアスペクト比率が調整された半導体ウエハを製造することができる。また、アスペクト比率を調整するための特別な部材が必要ないため、製造装置を簡素化することができる。
【００２５】
本発明の第２の観点によれば、以下の構成の半導体ウエハが提供される。即ち、この半導体ウエハは、前記の半導体ウエハの製造方法により製造され、前記種結晶を近接液相エピタキシャル成長させる加熱処理温度を制御することにより４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向（ａ軸方向）の寸度が、厚み方向（ｃ軸方向）の寸度に対して５倍から１０倍のアスペクト比率に制御される。
【００２６】
これにより、様々な要求に応じてエピタキシャル層のアスペクト比率が調整された半導体ウエハを利用することができる。また、アスペクト比率を調整するための特別な部材が必要ないため、製造装置を簡素化することができる。
【図面の簡単な説明】
【００２７】
【図１】半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図。
【図２】高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図。
【図３】坩堝の外観写真及び断面写真。
【図４】半導体デバイスの複数チップ分の基になる半導体ウエハの模式図。
【図５】半導体デバイスの境界に溝部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の前半を示す工程図。
【図６】半導体デバイスの境界に溝部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の後半を示す工程図。
【図７】多結晶ＳｉＣ基板と、この基板の表面に形成したカーボン層と、の一例を示す断面顕微鏡写真。
【図８】レーザ照射によりカーボン層に形成された貫通孔の一例を示す顕微鏡写真。
【図９】カーボン層に形成された貫通孔から成長する途中のエピタキシャル層の一例を示す顕微鏡写真。
【図１０】半導体デバイスの境界に壁部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の前半を示す工程図。
【図１１】半導体デバイスの境界に壁部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法の後半を示す工程図。
【図１２】複数の成長温度における、成長速度とＳｉ融液の厚みとの関係を示すグラフ。
【図１３】４Ｈ−ＳｉＣ単結晶のＳｉ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフと、ｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフ。
【図１４】４Ｈ−ＳｉＣ単結晶のＣ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフと、ｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフ。
【発明を実施するための形態】
【００２８】
次に、発明の実施形態について説明する。まず、半導体ウエハを製造するために用いる高温真空炉１１と坩堝（嵌合容器）２について説明する。図１は、半導体ウエハを製造するための加熱処理に用いられる高温真空炉１１を示す模式図である。図２は、高温真空炉１１の本加熱室２１及び予備加熱室２２を詳細に示す断面図である。図３（ａ）は坩堝２を上方から撮影した外観写真であり、図３（ｂ）は坩堝２の断面顕微鏡写真である。
【００２９】
図１及び図２に示すように、高温真空炉１１は、被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。また、高温真空炉１１は、予備加熱室２２の下方に配置された断熱室２３を備えている。この断熱室２３は予備加熱室２２に対して上下方向に隣接している。
【００３０】
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
【００３１】
高温真空炉１１は、予備加熱室２２と本加熱室２１との間で被処理物を上下方向に移動させることが可能な移動機構２７を備えている。この移動機構２７は、被処理物を支持可能な支持体２８と、この支持体２８を上下動させることが可能なシリンダ部２９と、を備えている。シリンダ部２９はシリンダロッド３０を備え、このシリンダロッド３０の一端が前記支持体２８に連結されている。また、高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。
【００３２】
前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路６５を通じて接続されている。この搬送路６５は、ゲートバルブ６６によって開閉可能になっている。
【００３３】
前記本加熱室２１は、平面断面視で正六角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱ヒータとしてのメッシュヒータ３３が備えられている。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ３３の熱を本加熱室２１の中央部に向けて反射させるように構成されている。
【００３４】
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ３３が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
【００３５】
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には貫通孔５５が形成されている。被処理物は、この貫通孔５５を介して、本加熱室２１と、この本加熱室２１の下側に隣接する予備加熱室２２との間で移動できるようになっている。
【００３６】
前記貫通孔５５には、移動機構２７の支持体２８の一部が挿入されている。この支持体２８は、上から順に、第２多層熱反射金属板４２、第３多層熱反射金属板４３、及び第４多層熱反射金属板４４を互いに間隔をあけて配置した構成となっている。
【００３７】
３つの多層熱反射金属板４２〜４４は、何れも水平に配置されるとともに、垂直方向に設けた柱部３５によって互いに連結されている。そして、第２多層熱反射金属板４２及び第３多層熱反射金属板４３とで挟まれたスペースに受け台３６が配置され、この受け台３６上に被処理物を載置できるように構成されている。本実施形態において、この受け台３６はタンタルカーバイドにより構成されている。
【００３８】
前記シリンダ部２９のシリンダロッド３０の端部にはフランジが形成されて、このフランジが第４多層熱反射金属板４４の下面に固定される。この構成により、前記シリンダ部２９を伸縮させることで、受け台３６上の被処理物を前記３つの多層熱反射金属板４２〜４４とともに上下動させることができる。
【００３９】
前記予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、前記メッシュヒータ３３のような加熱手段は備えられていない。
【００４０】
図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に貫通孔５６が形成されている。また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路６５と対面する部位に通路孔５０が形成されている。更に、前記高温真空炉１１は、前記通路孔５０を閉鎖可能な開閉部材５１を備えている。
【００４１】
予備加熱室２２の下側で隣接する前記断熱室２３は、上側が前記多層熱反射金属板４６によって区画され、下側及び側部が多層熱反射金属板４７によって区画されている。断熱室２３の下側を覆う多層熱反射金属板４７には貫通孔５７が形成されて、前記シリンダロッド３０を挿通できるようになっている。
【００４２】
前記貫通孔５７の上端部に相当する位置において、多層熱反射金属板４７には収納凹部５８が形成される。この収納凹部５８には、前記支持体２８が備える第４多層熱反射金属板４４を収納可能になっている。
【００４３】
多層熱反射金属板４１〜４４，４６，４７は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。前記開閉部材５１においても、通路孔５０を閉鎖する部分には、同様の構成の多層熱反射金属板が用いられている。
【００４４】
多層熱反射金属板４１〜４４，４６，４７の材質としては、メッシュヒータ３３の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６，４７として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６，４７として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
【００４５】
そして、支持体２８に備えられる多層熱反射金属板４２〜４４は、小さな貫通孔を多数有するパンチメタル構造のタングステン板を、当該貫通孔の位置を異ならせつつ所定の間隔をあけて積層した構造になっている。
【００４６】
また、支持体２８の最も上層に備えられる第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
【００４７】
この構成で、被処理物（例えばＳｉＣ基板）を、真空チャンバ１９内の汚染を防止するために適宜の容器に収納する。なお、容器は後述の坩堝２であっても良いし、それ以外の容器であっても良い。そして、この状態で被処理物を搬送路６５から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台３６上に載置する。この状態で前記メッシュヒータ３３を駆動すると、本加熱室２１が１，０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-3以下、好ましくは１０-5以下となるように調整されている。
【００４８】
ここで前述したとおり、支持体２８の第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、メッシュヒータ３３が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内のＳｉＣ基板を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
【００４９】
上記の予備加熱処理を所定時間行った後、シリンダ部２９を駆動し、支持体２８を上昇させる。この結果、ＳｉＣ基板が下側から貫通孔５５を通過して本加熱室２１内に移動する。これにより、直ちに本加熱処理が開始され、本加熱室２１内のＳｉＣ基板を所定の温度（約１８００℃）に急速に昇温させることができる。
【００５０】
次に、坩堝（収容容器）２について説明する。図３（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備えている。また、この坩堝２は、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして構成されている。
【００５１】
更に詳細に説明すると、坩堝２は図３（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置され、更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
【００５２】
坩堝２を加熱処理する際には、図２の鎖線で示すように高温真空炉１１の予備加熱室２２に配置し、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ、予備加熱室２２内の坩堝２をシリンダ部２９の駆動によって移動させ、急速に昇温させる。
【００５３】
なお、本加熱室２１での加熱時において、坩堝２内の雰囲気は約１Ｐａ以下の真空に維持されることが好ましい。なお、坩堝２内の真空は、上容器２ａを除いた状態もしくは上容器２ａと下容器２ｂの嵌合部分の隙間により実現される。
【００５４】
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体ウエハを製造する。以下の説明において、単にＣＶＤ法や加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
【００５５】
次に、多結晶ＳｉＣ基板を用いて半導体ウエハを製造する方法について説明する。図４は、分割型の半導体ウエハの模式図である。半導体ウエハは、半導体デバイスの複数チップ分の基になるものである。半導体ウエハには、半導体デバイスの１チップサイズを区切るように、溝部又は壁部が形成されている。この溝部又は壁部で半導体ウエハが切り分けられることにより、半導体ウエハを１チップサイズ毎に分割することができる。
【００５６】
以下、溝部が形成された多結晶ＳｉＣ基板７０を用いて、半導体デバイスの境界に溝部が形成された分割型の半導体ウエハを製造する第１実施形態について説明する。図５及び図６は、半導体デバイスの境界に溝部を形成した構成の多結晶ＳｉＣ基板７０を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法を示す工程図である。
【００５７】
初めに、図５（ａ）に示すように、複数の溝部７０ａと、当該溝部７０ａで区切られる凸部７０ｂと、を有する多結晶ＳｉＣ基板７０を用意する。この溝部７０ａは、熱エッチングや研磨等の適宜の手段によって形成されており、凸部７０ｂの１つが半導体デバイスの１チップサイズに対応した大きさとなっている。
【００５８】
次に、基板７０の表面にカーボン層７１を形成するためのカーボン層形成工程を行う。カーボン層形成工程は高温真空炉１１と坩堝２を用いて行う。まず、基板７０を坩堝２に収容する。そして、高温真空炉１１によって坩堝２内を高温かつ真空状態に保つことで、基板７０の表面のＳｉが昇華し、残留したＣによって、基板７０の表面にカーボン層７１が形成される（図５（ｂ）を参照）。なお、基板７０と、カーボン層形成工程で形成したカーボン層７１と、の断面を撮影した顕微鏡写真の一例を図７に示す。
【００５９】
なお、カーボン層形成工程の加熱処理は、予備加熱工程と、本加熱工程と、を含むことが好ましい。前記予備加熱工程では、基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め１５００℃以上２３００℃以下の温度で加熱されている本加熱室に前記予備加熱室から前記坩堝２を移動することで、基板７０を１５００℃以上２３００℃以下の温度で加熱する。このように、予備加熱室から本加熱室へ移動させることで急速に昇温させて加熱処理を行うことにより、カーボン層形成工程を短時間で効率良く行うことができる。なお、この加熱処理は、炉内圧力が１０-5Ｔｏｒｒ以下の真空下で加熱することが好ましい。
【００６０】
上述したように、基板７０には複数の溝部７０ａが形成されているので、カーボン層７１には、この溝部７０ａと対応する位置に溝部７１ａが形成される。従って、カーボン層７１は、複数の溝部７１ａ及び凸部７１ｂを有するように構成されることとなる。
【００６１】
次に、カーボン層７１に貫通孔を形成するための貫通孔形成工程を行う。この貫通孔の形成はレーザ装置を用いて行われる。本実施形態では、レーザ装置として赤外線レーザ装置を用いる。なお、貫通孔形成工程で使用するレーザ装置は、赤外線レーザ装置に限られず、基板７０を傷つけることなくカーボン層７１のみを除去するようにレーザ光の出力を調整可能であれば、他のレーザ装置を用いることができる。また、レーザ装置は、スポット径（対象にレーザ光を照射したときの当該レーザ光の直径）が５０μｍ以下となるように調整可能であることが好ましい。本工程では、複数の凸部７１ｂの中心部にそれぞれレーザ光が照射される。
【００６２】
これにより、カーボン層７１を一部除去して、貫通孔７１ｃを形成することができる（図５（ｃ）を参照）。そして、この貫通孔７１ｃを通じて基板７０の表面を露出させることができる。なお、カーボン層７１に貫通孔７１ｃが形成された様子を撮影した顕微鏡写真を図８に示す。
【００６３】
次に、基板７０の表面にフィーダ層を形成するためのフィーダ層形成工程を行う。この工程では、初めに、カーボン層７１の表面にＳｉをＣＶＤ法により蒸着させてＳｉ層７２を形成する。そして、このＳｉ層７２を覆うように、３Ｃ−ＳｉＣ多結晶層７３をＣＶＤ法により蒸着させる（図５（ｄ）を参照）。
【００６４】
次に、４Ｈ−ＳｉＣ単結晶層を形成するためのエピタキシャル層形成工程を行う。この工程では、真空中に不活性ガスを導入した希薄ガス雰囲気下で加熱処理を行う。また、加熱処理は、１６００℃以上２３００℃以下の範囲で行うことが好ましい。なお、この加熱温度を調整することにより、エピタキシャル層（４Ｈ−ＳｉＣ単結晶層）のアスペクト比を制御可能である（詳細は後述）。
【００６５】
加熱処理が行われることによって、３Ｃ−ＳｉＣ多結晶層７３の内側でＳｉ層７２が溶融し、図６（ｅ）に示すように、Ｓｉ融液層７２ａが３Ｃ−ＳｉＣ多結晶層７３の内側で形成される。このＳｉ融液層７２ａは炭素移動媒体のように機能するため、加熱処理が継続されることによって、貫通孔７１ｃにより露出している基板７０の表面に、４Ｈ−ＳｉＣ単結晶で構成される種結晶７４が生成する（図６（ｅ）を参照）。なお、この種結晶７４を撮影した顕微鏡写真を図９に示す。
【００６６】
そして、加熱処理が更に継続されることによって、準安定溶媒エピタキシー法（ＭＳＥ法）によって、４Ｈ−ＳｉＣ種結晶７４が近接液相エピタキシャル成長し、４Ｈ−ＳｉＣ単結晶層７４ａが形成される（図６（ｆ）を参照）。
【００６７】
ここでいうＭＳＥ法とは、シード層と、このシード層よりも自由エネルギーが大きいフィード層と、を対向配置し、両方の層の間に厚みの小さいＳｉ溶融層を溶媒として介在させて真空高温環境で加熱処理する方法のことである。この方法により、自由エネルギーの差に基づいてＳｉ溶融層に発生する濃度勾配（温度勾配に基づかない濃度勾配）を駆動力として、シード層側に４Ｈ−ＳｉＣ単結晶を近接液相エピタキシャル成長させることができる。
【００６８】
本実施形態においては、一旦形成した４Ｈ−ＳｉＣ単結晶層７４ａ（種結晶７４）がシード層として機能し、このシード層よりも自由エネルギーが高い３Ｃ−ＳｉＣ多結晶層７３がフィード層として機能する。より具体的には、４Ｈ−ＳｉＣ単結晶層７４ａと３Ｃ−ＳｉＣ多結晶層７３との自由エネルギーの差に基づいてＳｉ溶融層に濃度勾配が発生し、この濃度勾配が駆動力となって、３Ｃ−ＳｉＣ多結晶層７３からＳｉ融液層７２ａにＳｉとＣが溶出する。Ｓｉ融液層７２ａに取り込まれたＣは、４Ｈ−ＳｉＣ単結晶層７４ａ側に移動し、そこでＳｉと結合することで、４Ｈ−ＳｉＣ単結晶層７４ａが近接液相エピタキシャル成長する。
【００６９】
ここで、本実施形態では、凸部７１ｂ同士の間に溝部７１ａが形成される構成である。そのため、エピタキシャル層形成工程において、隣接する４Ｈ−ＳｉＣ単結晶層７４ａ同士が干渉することを防止できる。これにより、基板７０の領域を有効に活用して、効率的に半導体デバイスを製造することができる。
【００７０】
その後、Ｓｉ融液層７２ａ及び３Ｃ−ＳｉＣ多結晶層７３を取り除くことにより、４Ｈ−ＳｉＣ単結晶層７４ａが形成された半導体ウエハを得ることができる（図６（ｇ）を参照）。
【００７１】
次に、溝部の代わりに壁部が形成された多結晶ＳｉＣ基板７０を用いて、分割型の半導体ウエハを製造する第２実施形態について説明する。図１０及び図１１は、半導体デバイスの境界に壁部を形成した構成の多結晶ＳｉＣ基板を用いて４Ｈ−ＳｉＣ単結晶層を形成する半導体ウエハの製造方法を示す工程図である。以下の説明では、境界に溝部を形成したとき（第１実施形態）の工程と同様の工程については、説明を簡略化又は省略することがある。
【００７２】
初めに、図１０（ａ）に示すように、複数の壁部８０ａと、当該壁部８０ａで区切られる凹部８０ｂと、を有する多結晶ＳｉＣ基板８０を用意する。この凹部８０ｂは、熱エッチングや研磨等の適宜の手段によって形成されており、凹部８０ｂの１つが半導体デバイス１チップサイズに対応した大きさとなっている。
【００７３】
次に、基板８０にカーボン層８１を形成するためのカーボン層形成工程を行う。カーボン層形成工程では、第１の実施形態と同様に、基板８０を坩堝２に収容して、高温真空炉１１によって坩堝２内を高温かつ真空状態に保つ。この加熱処理により、基板８０の表面のＳｉが昇華し、残留したＣによって、基板８０の表面にカーボン層８１が形成される（図１０（ｂ）を参照）。
【００７４】
基板８０には複数の壁部８０ａが形成されているので、カーボン層８１には、この壁部８０ａと対応する位置に壁部８１ａが形成される。従って、カーボン層８１は、複数の壁部８１ａ及び凹部８１ｂを有する構成となる。
【００７５】
次に、形成したカーボン層８１に貫通孔を形成するための貫通孔形成工程を行う。この貫通孔の形成は、上記と同様に赤外線レーザ装置を用いて行われる。本工程では、複数の凹部８１ｂの中心部にそれぞれレーザ光が照射される。
【００７６】
これにより、カーボン層８１を一部除去して、貫通孔８１ｃを形成することができる（図１０（ｃ）を参照）。そして、この貫通孔８１ｃを通じて基板８０の表面を露出させることができる。
【００７７】
次に、基板８０の表面にフィーダ層を形成するためのフィーダ層形成工程を行う。この工程では、初めに、カーボン層８１の表面にＳｉをＣＶＤ法により蒸着させてＳｉ層７２を形成する。そして、このＳｉ層７２を覆うように、３Ｃ−ＳｉＣ多結晶層７３をＣＶＤ法により蒸着させる（図１０（ｄ）を参照）。
【００７８】
次に、４Ｈ−ＳｉＣ単結晶層を形成するためのエピタキシャル層形成工程を行う。この工程では、前記高温真空炉１１を用いて、１６００℃以上２３００℃以下の範囲で加熱処理を行う。加熱処理が行われることによって、３Ｃ−ＳｉＣ多結晶層７３の内側でＳｉ層７２が溶融し、図１１（ｅ）に示すように、Ｓｉ融液層７２ａが３Ｃ−ＳｉＣ多結晶層７３の内側で形成される。そして、貫通孔８１ｃを通じて露出している基板８０の表面に、４Ｈ−ＳｉＣ単結晶で構成される種結晶７４が生成する（図１１（ｅ）を参照）。そして、加熱処理が継続されることによって、種結晶７４がエピタキシャル成長して４Ｈ−ＳｉＣ単結晶層７４ａが形成される（図１１（ｆ）を参照）。
【００７９】
なお、本実施形態では、凹部８１ｂ同士の間に壁部８１ａが形成される構成であるため、エピタキシャル層形成工程において、隣接する４Ｈ−ＳｉＣ単結晶層７４ａ同士が干渉することを防止している。これにより、基板８０の領域を有効に活用して、効率的に半導体デバイスを製造することができる。
【００８０】
その後、Ｓｉ融液層７２ａ及び３Ｃ−ＳｉＣ多結晶層７３を取り除くことにより、４Ｈ−ＳｉＣ単結晶層７４ａが形成された半導体ウエハを得ることができる（図１１（ｇ）を参照）。
【００８１】
次に、エピタキシャル層形成工程における加熱温度（成長温度）を調整することにより、形成される４Ｈ−ＳｉＣ単結晶層７４ａのアスペクト比を制御する構成について説明する。
【００８２】
初めに、図１２を参照して、Ｓｉ融液の厚みと成長速度との関係について説明する。図１２は、複数の成長温度における、成長速度とＳｉ融液の厚みとの関係を示すグラフとである。
【００８３】
図１２のグラフの縦軸は、４Ｈ−ＳｉＣ単結晶層の成長速度を示しており、横軸は、Ｓｉ融液層の厚みの逆数を示している。そして、図１２のグラフは、成長温度がそれぞれ、１５００℃，１７００℃，１８００℃，１９００℃のときにおける、Ｓｉ融液層の厚みと、４Ｈ−ＳｉＣ単結晶層の成長速度と、の関係を示している。
【００８４】
このグラフからは、４Ｈ−ＳｉＣ単結晶層は、それぞれの成長温度において、Ｓｉ融液層の厚みが大きくなるにつれて成長速度が低下することが判る。これは、Ｓｉ融液層の厚みが大きくなるにつれて、３Ｃ−ＳｉＣ多結晶層と４Ｈ−ＳｉＣ単結晶層とが離れるため、Ｃ原子の移動に時間が掛かってしまうためと考えられる。
【００８５】
次に、図１３及び図１４を参照して、４Ｈ−ＳｉＣ単結晶の成長速度と成長温度の関係について説明する。図１３は、４Ｈ−ＳｉＣ単結晶のＳｉ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフとｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフである。図１４は、４Ｈ−ＳｉＣ単結晶のＣ面における、ａ軸方向及びｃ軸方向の成長速度変化を示すグラフとｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフである。
【００８６】
図１３（ａ）（ｂ）及び図１４（ａ）（ｂ）のグラフの縦軸は、４Ｈ−ＳｉＣ単結晶の成長速度を示しており、横軸は、成長温度を示している。そして、図１３及び図１４のグラフは、４Ｈ−ＳｉＣ単結晶の面（Ｓｉ面又はＣ面）と方向（ａ軸方向又はｃ軸方向）とを異ならせたときの、成長速度と成長温度の関係を示している。
【００８７】
図１３は、４Ｈ−ＳｉＣ単結晶のＳｉ面における成長速度と成長温度の関係を示している。図１３（ａ）では、ａ軸方向の成長速度と成長温度の関係を示し、図１３（ｂ）では、ｃ軸方向の成長速度と成長温度の関係を示している。図１３（ａ）のグラフからは、成長温度を高くするにつれてａ軸方向の成長速度が増加する傾向にあることが判る。一方、図１３（ｂ）のグラフからは、成長温度を高くするにつれてｃ軸方向の成長速度が減少する傾向にあることが判る。図１３（ｃ）はｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフであり成長温度を高くするにつれてアスペクト比率が大きく成る事が判る。
【００８８】
これらの傾向は、図１４に示すように、４Ｈ−ＳｉＣ単結晶のＣ面においても同様である。つまり、Ｃ面においても、成長温度を高くすると、図１４（ａ）に示すようにａ軸方向の成長速度が増加する一方で、図１４（ｂ）に示すようにｃ軸方向の成長速度が減少する傾向を示し、図１４（ｃ）に示すようにｃ軸方向に対するａ軸方向の成長速度のアスペクト比率の変化を示すグラフであり成長温度を高くするにつれてアスペクト比率が大きく成る事が判る。
【００８９】
つまり、４Ｈ−ＳｉＣ単結晶は、成長温度の変化に応じて、成長速度比（ａ軸方向の成長速度／ｃ軸方向の成長速度）が変化する性質を有している。従って、成長温度の設定によって成長速度比を制御することができる。
【００９０】
以上に基づいてエピタキシャル層形成工程の加熱温度を設定することにより、所望のアスペクト比の４Ｈ−ＳｉＣ単結晶層７４ａを形成させることができる。また、成長温度に加え、図１２で示したＳｉ融液層７２ａの厚みを更に考慮することにより、水平方向（ａ軸方向）及び垂直方向（ｃ軸方向）の具体的な成長速度を推察することができる。これにより、所望の形状の４Ｈ−ＳｉＣ単結晶層７４ａを形成することができる。
【００９１】
以上に示したように、本実施形態の半導体ウエハの製造方法は、カーボン層形成工程と、貫通孔形成工程と、フィード層形成工程と、エピタキシャル層形成工程と、を含む。カーボン層形成工程では、少なくとも表面が多結晶ＳｉＣで構成される基板７０，８０の表面にカーボン層７１，８１を形成する。貫通孔形成工程では、基板７０，８０に形成されたカーボン層７１，８１にレーザ光を照射して、当該カーボン層７１，８１に貫通孔７１ｃ，８１ｃを形成する。フィード層形成工程では、基板７０，８０に形成されたカーボン層７１，８１の表面にＳｉ層７２を形成するとともに、当該Ｓｉ層７２の表面に３Ｃ−ＳｉＣ多結晶層７３を形成する。エピタキシャル層形成工程では、基板７０，８０に対して１６００℃以上２３００℃以下の温度範囲の加熱処理を行うことで、貫通孔７１ｃ，８１ｃを通じて露出した基板７０，８０の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶７４を形成し、加熱処理を継続することで、種結晶７４を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶層７４ａを形成する。
【００９２】
これにより、少なくとも表面が多結晶ＳｉＣで構成される基板を用いて半導体ウエハを製造することができる。従って、半導体ウエハの製造コストを低減することができるとともに、大口径の半導体ウエハを製造することができる。
【００９３】
また、本実施形態の半導体ウエハの製造方法において、基板７０，８０の表面には、複数の溝部７０ａ又は壁部８０ａが形成されている。貫通孔形成工程では、溝部７０ａ又は壁部８０ａで囲まれた領域毎に貫通孔を形成する。エピタキシャル層形成工程では、４Ｈ−ＳｉＣ単結晶層７４ａが前記領域毎に形成される。
【００９４】
これにより、隣接する４Ｈ−ＳｉＣ単結晶層７４ａ同士の接触による成長阻害や接触部分における結晶転位の発生などの干渉を、溝部７０ａ又は壁部８０ａによって防止できる。従って、複数チップ分の４Ｈ−ＳｉＣ単結晶層７４ａが形成された半導体ウエハを、単一の種結晶からウエハ全体の面積まで成長するより短い成長時間で高品質に製造することができる。
【００９５】
また、本実施形態の半導体ウエハの製造方法において、カーボン層形成工程では、１５００℃以上２３００℃以下の温度範囲であって１０-5Ｔｏｒｒ以下の真空下で加熱することで、基板の表面のＳｉ原子を昇華させてカーボン層７１，８１を形成する。
【００９６】
これにより、炭素ナノ材料で構成される薄膜を基板７０，８０の表面に良好に生成できるので、貫通孔７１ｃ，８１ｃを通じて露出した部分のみをエピタキシャル層形成工程において反応させることができる。また、カーボン層形成工程において、基板７０，８０とカーボン層７１，８１との間に不純物が侵入することを防止できる。
【００９７】
また、本実施形態の半導体ウエハの製造方法において、貫通孔形成工程で用いられるレーザ光は、赤外線のレーザ光であり、スポット径が５０μｍ以下である。
【００９８】
これにより、貫通孔７１ｃ，８１ｃを通じて露出する基板７０，８０の面積を小さくして、それぞれの貫通孔に単一の種結晶を生成させ、貫通孔内での複数の種結晶生成とそれらの接触による成長阻害や接触部分における結晶転位の発生を抑制して種結晶７４を適切に生成することができる。
【００９９】
また、本実施形態の半導体ウエハの製造方法においては、４Ｈ−ＳｉＣ単結晶のａ軸方向のエピタキシャル成長速度と温度との関係、及び、４Ｈ−ＳｉＣ単結晶のｃ軸方向のエピタキシャル成長速度と温度との関係、に基づいてエピタキシャル層形成工程時の加熱温度を設定することで、４Ｈ−ＳｉＣ単結晶層７４ａのアスペクト比をエピタキシャル層の水平方向（ａ軸方向）の寸度が、厚み方向（ｃ軸方向）の寸度に対して５倍から１０倍程度に調整する。
【０１００】
これにより、様々な要求に応じて４Ｈ−ＳｉＣ単結晶層７４ａのアスペクト比が調整された半導体ウエハを製造することができる。また、アスペクト比を調整するための特別な部材が必要ないため、製造装置を簡素化することができる。
【０１０１】
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。
【０１０２】
図５及び図１０等に示した多結晶ＳｉＣ基板の形状は例示であり、要求される１チップサイズの大きさに応じて、適宜変更することができる。
【０１０３】
上記実施形態では、高温真空炉１１によって高温かつ真空状態で加熱することで、基板７０（又は基板８０）の表面にカーボン層７１を形成する構成であるが、カーボン層を形成する方法は、これの方法に限らない。例えば、ＣＶＤ法、有機レジスト法、又は電子サイクロトロン共鳴スパッタ法等の公知の技術を移用して、カーボン層を形成することができる。
【０１０４】
上記実施形態では、フィーダ層形成工程において、カーボン層の表面にＳｉ及び３Ｃ−ＳｉＣ多結晶をＣＶＤ法により蒸着しているが、これをＳｉ基板、多結晶ＳｉＣ基板を積層して設置する形態としても良い。
【０１０５】
本発明を適用する限りにおいて、以上に説明してきた製造方法の一部を変更することができることは勿論である。また、上記実施形態で説明した温度条件や圧力条件等は一例であって、装置の構成や製造する半導体ウエハの用途等の事情に応じて適宜変更することができる。
【符号の説明】
【０１０６】
７０，８０ 多結晶ＳｉＣ基板
７１，８１ カーボン層
７１ａ 溝部
７１ｃ，８１ｃ 貫通孔
８１ａ 壁部
７２ Ｓｉ層
７２ａ Ｓｉ融液層
７３ ３Ｃ−ＳｉＣ多結晶層
７４ 種結晶
７４ａ ４Ｈ−ＳｉＣ単結晶層
【特許請求の範囲】
【請求項１】
少なくとも表面が多結晶ＳｉＣで構成される基板の表面にカーボン層を形成するカーボン層形成工程と、前記基板に形成された前記カーボン層に貫通孔を形成する貫通孔形成工程と、前記基板に形成された前記カーボン層の表面にＳｉ層を形成するとともに、当該Ｓｉ層の表面に多結晶ＳｉＣで構成されるフィード層を形成するフィード層形成工程と、前記基板に対して１６００℃以上２３００℃以下の温度範囲の加熱処理を行うことで、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成するエピタキシャル層形成工程と、を含むことを特徴とする半導体ウエハの製造方法。
【請求項２】
請求項１に記載の半導体ウエハの製造方法であって、前記基板の表面には、複数の溝部又は壁部が形成されており、前記貫通孔形成工程では、前記溝部又は前記壁部で囲まれた領域毎に前記貫通孔を形成し、前記エピタキシャル層形成工程では、４Ｈ−ＳｉＣ単結晶で構成される前記エピタキシャル層が前記領域毎に形成されることを特徴とする半導体ウエハの製造方法。
【請求項３】
請求項１又は２に記載の半導体ウエハの製造方法であって、前記カーボン層形成工程では、１５００℃以上２３００℃以下の温度範囲の真空下で加熱することで、前記基板の表面のＳｉ原子を昇華させて前記カーボン層を形成することを特徴とする半導体ウエハの製造方法。
【請求項４】
請求項１又は２に記載の半導体ウエハの製造方法であって、前記カーボン層形成工程では、化学気相成長法、有機レジスト法、又は電子サイクロトロン共鳴スパッタ法によって前記カーボン層を形成することを特徴とする半導体ウエハの製造方法。
【請求項５】
請求項１から４までの何れか一項に記載の半導体ウエハの製造方法であって、前記貫通孔形成工程では赤外線のレーザ光を用いてカーボン層に貫通孔を形成し、赤外線のレーザ光のスポット径が１００μｍ以下であることを特徴とする半導体ウエハの製造方法。
【請求項６】
請求項１から５までの何れか一項に記載の半導体ウエハの製造方法であって、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成するエピタキシャル層形成工程においては、４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向のエピタキシャル成長速度が厚み方向のエピタキシャル成長速度より５倍から１０倍早く成長できることを特徴とする半導体ウエハの製造方法。
【請求項７】
請求項１から６までの何れか一項に記載の半導体ウエハの製造方法により製造された半導体ウエハであり、
前記種結晶を近接液相エピタキシャル成長させる加熱処理温度を制御することにより４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向の寸度が、厚み方向の寸度に対して５倍から１０倍のアスペクト比率に制御された半導体ウエハ。
【請求項１】
少なくとも表面が多結晶ＳｉＣで構成される基板の表面にカーボン層を形成するカーボン層形成工程と、前記基板に形成された前記カーボン層に貫通孔を形成する貫通孔形成工程と、前記基板に形成された前記カーボン層の表面にＳｉ層を形成するとともに、当該Ｓｉ層の表面に多結晶ＳｉＣで構成されるフィード層を形成するフィード層形成工程と、前記基板に対して１６００℃以上２３００℃以下の温度範囲の加熱処理を行うことで、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成するエピタキシャル層形成工程と、を含むことを特徴とする半導体ウエハの製造方法。
【請求項２】
請求項１に記載の半導体ウエハの製造方法であって、前記基板の表面には、複数の溝部又は壁部が形成されており、前記貫通孔形成工程では、前記溝部又は前記壁部で囲まれた領域毎に前記貫通孔を形成し、前記エピタキシャル層形成工程では、４Ｈ−ＳｉＣ単結晶で構成される前記エピタキシャル層が前記領域毎に形成されることを特徴とする半導体ウエハの製造方法。
【請求項３】
請求項１又は２に記載の半導体ウエハの製造方法であって、前記カーボン層形成工程では、１５００℃以上２３００℃以下の温度範囲の真空下で加熱することで、前記基板の表面のＳｉ原子を昇華させて前記カーボン層を形成することを特徴とする半導体ウエハの製造方法。
【請求項４】
請求項１又は２に記載の半導体ウエハの製造方法であって、前記カーボン層形成工程では、化学気相成長法、有機レジスト法、又は電子サイクロトロン共鳴スパッタ法によって前記カーボン層を形成することを特徴とする半導体ウエハの製造方法。
【請求項５】
請求項１から４までの何れか一項に記載の半導体ウエハの製造方法であって、前記貫通孔形成工程では赤外線のレーザ光を用いてカーボン層に貫通孔を形成し、赤外線のレーザ光のスポット径が１００μｍ以下であることを特徴とする半導体ウエハの製造方法。
【請求項６】
請求項１から５までの何れか一項に記載の半導体ウエハの製造方法であって、前記貫通孔を通じて露出した前記基板の表面に４Ｈ−ＳｉＣ単結晶で構成される種結晶を形成し、前記加熱処理を継続することで、前記種結晶を近接液相エピタキシャル成長させて４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層を形成するエピタキシャル層形成工程においては、４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向のエピタキシャル成長速度が厚み方向のエピタキシャル成長速度より５倍から１０倍早く成長できることを特徴とする半導体ウエハの製造方法。
【請求項７】
請求項１から６までの何れか一項に記載の半導体ウエハの製造方法により製造された半導体ウエハであり、
前記種結晶を近接液相エピタキシャル成長させる加熱処理温度を制御することにより４Ｈ−ＳｉＣ単結晶で構成されるエピタキシャル層の水平方向の寸度が、厚み方向の寸度に対して５倍から１０倍のアスペクト比率に制御された半導体ウエハ。
【図１】
【図２】
【図４】
【図５】
【図６】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図３】
【図７】
【図８】
【図９】
【図２】
【図４】
【図５】
【図６】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図３】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−４３８２２（Ｐ２０１３−４３８２２Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８５１８１（Ｐ２０１１−１８５１８１）
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（５０３０９２１８０）学校法人関西学院 (71)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【出願人】（０００２２２８４２）東洋炭素株式会社 (198)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２６日（２０１１．８．２６）
【出願人】（５０３０９２１８０）学校法人関西学院 (71)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【出願人】（０００２２２８４２）東洋炭素株式会社 (198)
【Ｆターム（参考）】
[ Back to top ]