半導体チップ積層実装体の製造方法
【課題】無電解めっきによるフリップチップ接続で、レドックス系金属の還元剤の存在下で無電解めっきにより行うことを特徴とし、高密度実装が可能で、製造が容易であり、低コストで製造でき、接合部が均一かつ信頼性が高く、かつ低抵抗の製造可能な半導体チップの積層実装方法を提供すること。
【解決手段】配線基板１上に、外部引き出し電極に突起電極（バンプ）６を有する下部半導体チップ５を搭載し、この半導体チップ５の上に上部半導体チップ８を搭載する。配線基板１の配線層２と下部半導体チップ５の突起電極（バンプ）６との間、下部半導体チップ５の突起電極（バンプ）７と上部半導体チップ８の突起電極（バンプ）９の突起電極（バンプ）同士をレドックス系金属の還元剤を用いた無電解めっきにより電気的に接続させる。配線層２と突起電極（バンプ）６との間および半導体チップ５と８の突起電極（バンプ）同士はめっき膜１０により同時に安定して接続される。
【解決手段】配線基板１上に、外部引き出し電極に突起電極（バンプ）６を有する下部半導体チップ５を搭載し、この半導体チップ５の上に上部半導体チップ８を搭載する。配線基板１の配線層２と下部半導体チップ５の突起電極（バンプ）６との間、下部半導体チップ５の突起電極（バンプ）７と上部半導体チップ８の突起電極（バンプ）９の突起電極（バンプ）同士をレドックス系金属の還元剤を用いた無電解めっきにより電気的に接続させる。配線層２と突起電極（バンプ）６との間および半導体チップ５と８の突起電極（バンプ）同士はめっき膜１０により同時に安定して接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体チップ積層実装体の製造方法、特にフリップチップ接続された半導体チップ積層実装体の製造方法に関するものである。
【背景技術】
【０００２】
半導体実装技術にはワイヤボンディング技術（ワイヤボンディングで作製した半導体実装体の断面図を図２に示す。）とフリップチップ接続技術がある。
本発明でいうフリップチップ接続とは、半導体チップ上に設けられたバンプを介して接続する手法のことである。
フリップチップ接続では次のような点で半導体装置を小型化することが充分ではなかった。
【０００３】
特許文献１、特許文献２及び特許文献４では積層する半導体チップと配線基板とを位置合せし、ハンダ接合している。このようにハンダを電気的な接着材として使用した場合、多段積層時の一括リフローではセルフアライメントの効果が期待できないため、段毎に順次ハンダ接合を実施することになる。
【０００４】
この場合、最初に積層した接合部は最後に積層するまでに数回のハンダ接合時にかかる熱が負荷され一段目と最終段目の接合部では構造が異なること、また繰り返しの加熱で信頼性が低下することなどが懸念される。
【０００５】
特許文献３及び特許文献５では半導体チップと配線基板とを導電性接着材を用いて電気的に接合している。しかし、導電性接着材は導電性の点で劣り、かつ接続強度が低いため、経時変化する半導体の使用年数が経過するにつれて電気的特性が低下する恐れがある。
【０００６】
特許文献６では、半導体チップと配線基板とをめっきで接合する方法を提案している。ここでは主として電解めっきについて記載されており、無電解めっきについても一部示唆しているが具体的な技術内容については記載されていない。
【０００７】
【特許文献１】：特開２００２−２０３８７４号
【特許文献２】：特開２００２−１７０９１９号
【特許文献３】：特開２００１−３３８９４９号
【特許文献４】：特開平１０−１３５２７２号
【特許文献５】：特開平７−２６３４９３号
【特許文献６】：特開２００４−３６３５７３号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明者の知見によれば、無電解めっきによるフリップチップ接続には、めっき時に還元剤の還元に伴いガスの発生が起こり、めっき接合面において微小な空間ができ完全に接合ができない課題がある。
本発明はこの課題を解決するための方法を提供することを目的とするものである。
具体的には本発明の目的は、高密度実装が可能で、製造が容易であり、低コストで製造でき、接合部が均一かつ信頼性が高く、かつ低抵抗の製造可能な半導体チップの積層実装方法を提供することにある。
【発明が解決するための手段】
【０００９】
すなわち本発明は、配線基板上に搭載された、外部引き出し電極にバンプが形成された複数の半導体チップのバンプ同士、及び／または半導体チップのバンプと上記配線基板の配線膜との間をめっきにより電気的に接続するフリップチップの接続方法において、上記めっきをレドックス系金属の還元剤の存在下で無電解めっきにより行うことを特徴とする半導体チップ積層実装体の製造方法である。チップサイズではなく、ウェハサイズでの処理の場合、ウェハをダイシングによるカット或いはレーザービーム等によりカットすることにより切断し、分割する。このようにして、高度集積された実装半導体チップ実装体が得られる。
【００１０】
めっき中に含まれるレドックス系金属の還元剤としてチタン（Ｔｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）からなる群から選択される少なくとも１つである上記の製造方法である。
【００１１】
めっきに用いる金属がスズ（Ｓｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）及びそれらを含む合金からなる群から選択される少なくとも１つである上記の製造方法である。
【００１２】
めっき処理を半導体チップと配線基板とを押圧しつつ行うことを特徴とする上記の製造方法である。
【００１３】
半導体チップがスルーホールを持つ上記の製造方法である。
【００１４】
上記のいずれかで製造された半導体チップを樹脂で封止する工程を含む半導体チップ積層実装体の製造方法である。
【発明の効果】
【００１５】
以上のように、本発明の製造方法によれば半導体チップのフリップチップ接続を、レドックス系金属の還元剤の存在下でめっきを行うため、ガスの発生がなく、その結果、金属が均一、且つ安定して析出し、ばらつきのない接合強度が得られると共に、迅速な作業が実施でき生産性が向上する。またリードと半導体チップとの間隔を充分取れるため、高度集積が可能となり、小型で極めて信頼性の高い半導体チップ積層実装体を提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明の製造方法で対象とする積層実装体の用例を図１に示す。同図において、１は配線基板、２は当該基板１の表面に形成された例えば銅からなる配線膜、３は当該基板１に形成された電極形成孔、４は当該電極形成孔３に形成された例えばハンダからなるボール電極、５は下部半導体チップ、６は下部半導体チップ５の外部引き出し電極、７は下部半導体チップ電極表面の金属バンプ、８は上部半導体チップ、９は上部半導体電極表面の金属バンプである。１０は金属バンプ同士を接着しているめっき膜、１１はスルーホールである。１２は封止樹脂である。
本発明で使用することの出来る配線基板はポリイミド樹脂、エポキシ樹脂等である。好ましくはポリイミド樹脂である。なおこの配線基板はガラス等で補強されたものにも採用できる。
【００１７】
本発明の製造方法を説明する。本発明は、複数の半導体チップが搭載可能に形成された配線基板と、それに搭載され、外部引き出し電極にバンプが形成された複数の半導体チップを用意し、当該各半導体チップの上記バンプと上記配線基板の配線膜との間をめっきにより電気的に接続し、更に必要に応じて樹脂を封止する工程からなる半導体チップ積層実装体の製造方法である。配線基板と半導体チップとを接合する工程は更に位置合せ工程とめっき接合工程とからなる。
【００１８】
まず、第一の半導体チップを、形成されたバンプが配線基板の電極接合部上に積載されるよう位置合せする。次にこの第一の半導体チップ上に積載される第二の半導体チップの電極バンプと当接するように第二の半導体チップの位置合せを行う。以下積載する半導体チップについて、同様の位置合せ操作を行う。なお、半導体チップ間には電気的短絡を防ぐために、必要に応じて絶縁フィルムや絶縁塗装のような絶縁層を設けてもよい。
【００１９】
このような半導体チップと配線基板の位置合せには、好ましくはテフロン（登録商標）からなる位置合せ用治具を用意し、この位置合せ操作を行うことができる。位置合せ用治具には配線基板、もしくは半導体チップに設けられた窪み部もしくは突起部に嵌合するための突起部もしくは窪み部が設けられている。位置合せ治具の突起部、または窪み部に配線基板、もしくは半導体チップに設けられた窪み部もしくは突起部を挿入し、位置合せを行ってもよい。位置合せの最適位置は、通電して電気的にもっとも小さくなる位置や、顕微鏡映像をモニターしながら自動的もしくは手動で操作することにより決定する。
【００２０】
配線基板上に搭載された半導体チップと配線基板、あるいは半導体チップ同士の位置合せが出来たら、次いで、これらをフリップチップ接続する。具体的には、複数の半導体チップと配線基板とを位置ずれしないように治具で押圧しながらめっきして上記複数の半導体チップと配線基板との電極をフリップチップ接続する。
【００２１】
めっき処理は、槽内のめっき浴中に浸漬して無電解めっきを行う。このようにめっき処理することにより、図１に示すように配線基板の電極と半導体チップ電極突起面間、あるいは半導体チップ電極突起面間同士にめっき金属を堆積被覆させて接合する。この際電気的に接合する突起部との接合面を除いた他の電気回路露出面には油性塗料を印刷により塗布してめっき金属の析出を防ぐことが好ましい。
【００２２】
無電解めっきでは、表面上にバンプを有する半導体と、同様にバンプを有する配線基板とをお互いのバンプ同士を位置合せし、めっき浴に浸す。無電解めっき中に所定時間浸漬させることにより、金属めっきによるめっき接合を行う。無電解めっきの時間は、めっき浴の種類、めっきの厚みによって数分間から数時間の中から最適に選択することが出来る。
【００２３】
めっき処理をめっき槽に浸漬して行う場合、めっき液を半導体チップと基板間あるいは、チップ−チップ間に十分浸透させるためには、液壁面に超音波振動を与えたり、あるいはめっき槽内を減圧処理して、半導体チップと基板間あるいは、チップ−チップ間に存在する空気の除去を促進することが好ましい。または加圧してめっき液を浸透させることもできる。
【００２４】
めっき接合するめっき浴は、レドックス系金属の還元剤の存在下で無電解めっきする。ここでレドックス系金属としては塩化チタン、硝酸コバルト、塩化スズ等がある、また使用する金属としては、スズ（Ｓｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）及びそれらを含む合金等である。好ましくは無電解スズ（Ｓｎ）めっき液を用いる。
【００２５】
上記めっきが終了した後、めっき液を純水で洗浄し、めっき時に付着した汚染物質を除去し、乾燥させる。以上の方法により、電極がフリップチップ接続された半導体チップ／配線基板実装体を得ることができる。
【００２６】
上記方法で接合した半導体チップ／配線基板実装体は酸化や吸湿による劣化を防ぐため、接合部を中心に、電極端子を除いて樹脂で封止する。このように封止に用いられる樹脂としてはエポキシ樹脂を始めとする電気絶縁性と耐熱性が優れる樹脂が選択される。好ましくはエポキシ樹脂である。
【００２７】
チップサイズではなく、ウェハサイズでの処理の場合、ウェハをダイシングによるカット或いはレーザービーム等によりカットすることにより切断し、分割する。このようにして、高度集積された半導体チップ実装体が得られる。
【００２８】
本発明で使用する積層実装体の例について以下に説明する。
【００２９】
基板には導電性材料からなる電気回路が配線されている。電気回路は公知の如く通常フォトリソグラフィ法により作製することができる。フォトリソグラフィ法では基板をレジスト膜で覆い、その上に更にパターンが形成されたマスクで覆う。または、マスクとする膜全体を感光性の樹脂で形成し、その露光及び感光によりパターニングして電極形成孔を形成することも可能である。
【００３０】
レジスト膜としては、紫外線により硬化する樹脂、例えばアクリル系の感光性剥離タイプ或いはエポキシアクリル系の樹脂膜を用いることができる。レジスト膜は、例えばスピンコート法により基板に被覆し、次いで露光、現像によりパターニングしてマスク膜を形成し、それをマスクとして基板をエッチングやめっき処理することにより配線膜を形成することができる。
【００３１】
配線膜は例えば銅によりめっきで形成するのが導電性が優れているため好ましい。配線膜を成す銅は例えば５〜３０μｍ程度が好適である。
【００３２】
配線基板には電極を形成するための孔を設ける。この孔に外部電極を形成する。外部電極は、例えばニッケル（Ｎｉ）を１〜１５０μｍ程度めっきすることにより形成することができる。他の方法として、めっきの後のハンダをリフローさせることにより電極を作ることも可能である。
【００３３】
本発明の製造方法では、配線基板上に複数の半導体チップを搭載する。半導体の材料としては、例えばゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、ガリウム・リン（ＧａＰ）などを挙げることができる。本発明の製造方法で用いられる半導体チップは、実装製品が小型化できるようできるだけ薄いことが望ましい。このようなチップを製造するためのウェハは例えば、上記材料からなる単結晶を薄くスライスすることにより製造することができる。
【００３４】
本発明で用いる半導体チップは公知のように例えば半導体ウェハに設け、フォトリソグラフィ法によりパターンが形成されたレジスト膜により、パターン状にエッチングと不純物のドーピングを行うことにより最後にウェハをチップに切断することにより製造することができる。半導体チップの製造に用いるレジスト膜としては、上記配線基板で述べたのと同様の材質のものを用いることができる。
【００３５】
半導体チップ表面の配線パターンは例えばモリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）などのシリサイド、金（Ａｕ）または銅（Ｃｕ）等の導電性の良好な金属をめっきした後、フォトリソグラフィ法で金属層をエッチングして部分的に除去することにより設けることができる。
【００３６】
半導体チップの表面には配線パターンが形成されている。また、チップの底面から表面に貫通するスルーホールに形成された外部引き出し電極が設けられている。外部引き出し電極は例えばスルーホールに微小ハンダボールをリフローさせる、或いはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理的気相成長）法、湿式めっき法により形成することができる。なお半導体チップの貫通電極は上記ウェハのスライスの前に製造し、その後ウェハをスライスする手順で製造してもよい。
【００３７】
上記外部引き出し電極は配線基板や積層された他の半導体との電気的接合を容易にするために、バンプと呼ばれる突起部を形成することが好ましい。突起を形成するめっき金属としては、導電性、密着性を考慮し、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、スズ（Ｓｎ）及びこれらの合金などから選択できる。突起部の高さは１００μｍ以下、特に２〜５０μｍの範囲とすることが好ましい。
【００３８】
次に実施例を挙げて本発明につき詳細を説明するが、本発明はこれらの実施例になんら制約されるものではない。
【実施例】
【実施例１】
【００３９】
単結晶ＳｉウェハにＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法により酸化膜を形成させ、次に配線材料であるアルミニウム（Ａｌ）、拡散バリア層としてチタン（Ｔｉ）、そして金（Ａｕ）をイオンビーム蒸着法により堆積させた。堆積させた膜にフォトレジストを塗布し、露光、現像後に電気Ａｕめっきをおこなう。Ｓｉウェハ上に塗布されたフォトレジストの剥離をおこない、Ａｕバンプの形成をおこなった。
【００４０】
最後に１チップ６ｍｍ角にダイシングをおこなった。１チップあたり周辺に２１６個のバンプ、ピッチ１００μｍ、バンプサイズは５０μｍである。
【００４１】
本研究ではＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）構造を採用し、市販のフリップチップボンダーを用い、上記方法で得た半導体チップ２枚のバンプ同士が重なるよう位置合せを行い、仮圧着を行った。
【００４２】
《めっき工程》
脱脂、酸洗後、Ａｕバンプの活性化を行い、めっき処理を行った。めっき処理法としてレドックス系金属の還元剤（塩化チタン）を使用した無電解スズ（Ｓｎ）めっきを用いた。無電解スズ（Ｓｎ）めっきは８０℃で３時間行った。バンプ同士を接続するためにスズ（Ｓｎ）めっき被膜約３μｍの析出を行った。
【００４３】
各バンプをめっき後、めっき接合を行った半導体チップを洗浄し、乾燥を行い、製品を得た。
【００４４】
《剥離試験結果》
このようにしてめっき接続した接合部をシェア試験（ＲＨＥＳＣＡ製ＰＴＲ−１０００ ボンディングテスタ）し、半導体チップ間の層間接合強度を測定した。その結果、めっき接合によりバンプ同士の接合強度は増加し、接合強度が低い上部チップバンプと下部チップバンプとの界面でのバンプの破断は５％の割合であるのに比べ、接合強度が高いバンプと下地で金属であるＡｕスパッタ間の破断が９５％の割合と多く観察され、めっき接合によるダイシェア強度が大幅にアップしている。その無電解Ｓｎめっき液による接合での平均でのダイシェア強度（σ）は７５ＭＰａに到達している。
【実施例２】
【００４５】
次に実施例２として、スズ（Ｓｎ）めっき以外のめっき液金属としてニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）をそれぞれ使用し、還元剤としてレドックス系金属の還元剤（塩化チタン、硝酸コバルト）を使用した実験状況を表１に報告する。使用した上部チップバンプと下部チップバンプは実施例１と同じ、１チップあたり周辺に２１６個のバンプで、ピッチ１００μｍ、バンプサイズ５０μｍのＡｕバンプである。
【表１】
【産業上の利用可能性】
【００４６】
本発明は、フリップチップ接続された半導体チップ積層実装体の製造方法に関するものである。処理温度が低く、半導体チップへの熱ダメージを低減でき、めっき接合により接合強度が増し、信頼性がさらに増す。また複数の半導体実装体を一括で処理することにより、処理時間の短縮化の効果が期待できる。
【００４７】
また、接合荷重が掛けられない素材の基板、例えば、フレキシブル基板や脆性材料からなる基板にも適用できる。
【図面の簡単な説明】
【００４８】
【図１】図１は本発明の製造方法で得られる半導体チップ積層実装体の１例の断面形状を示した模式図である。
【図２】図２は従来の半導体チップの積層実装体の１例の断面形状を示した模式図である。
【符号の説明】
【００４９】
図１
１…配線基板
２…基板１の表面に形成された配線膜
３…基板１に形成された電極形成孔
４…電極形成孔３に形成された電極
５…下部半導体チップ
６…下部半導体チップ５の外部引き出し電極
７…下部半導体チップ電極表面の金属バンプ
８…上部半導体チップ
９…上部半導体電極表面の金属バンプ
１０…金属バンプ同士を接着しているめっき膜
１１…スルーホール
１２…封止樹脂
【技術分野】
【０００１】
半導体チップ積層実装体の製造方法、特にフリップチップ接続された半導体チップ積層実装体の製造方法に関するものである。
【背景技術】
【０００２】
半導体実装技術にはワイヤボンディング技術（ワイヤボンディングで作製した半導体実装体の断面図を図２に示す。）とフリップチップ接続技術がある。
本発明でいうフリップチップ接続とは、半導体チップ上に設けられたバンプを介して接続する手法のことである。
フリップチップ接続では次のような点で半導体装置を小型化することが充分ではなかった。
【０００３】
特許文献１、特許文献２及び特許文献４では積層する半導体チップと配線基板とを位置合せし、ハンダ接合している。このようにハンダを電気的な接着材として使用した場合、多段積層時の一括リフローではセルフアライメントの効果が期待できないため、段毎に順次ハンダ接合を実施することになる。
【０００４】
この場合、最初に積層した接合部は最後に積層するまでに数回のハンダ接合時にかかる熱が負荷され一段目と最終段目の接合部では構造が異なること、また繰り返しの加熱で信頼性が低下することなどが懸念される。
【０００５】
特許文献３及び特許文献５では半導体チップと配線基板とを導電性接着材を用いて電気的に接合している。しかし、導電性接着材は導電性の点で劣り、かつ接続強度が低いため、経時変化する半導体の使用年数が経過するにつれて電気的特性が低下する恐れがある。
【０００６】
特許文献６では、半導体チップと配線基板とをめっきで接合する方法を提案している。ここでは主として電解めっきについて記載されており、無電解めっきについても一部示唆しているが具体的な技術内容については記載されていない。
【０００７】
【特許文献１】：特開２００２−２０３８７４号
【特許文献２】：特開２００２−１７０９１９号
【特許文献３】：特開２００１−３３８９４９号
【特許文献４】：特開平１０−１３５２７２号
【特許文献５】：特開平７−２６３４９３号
【特許文献６】：特開２００４−３６３５７３号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明者の知見によれば、無電解めっきによるフリップチップ接続には、めっき時に還元剤の還元に伴いガスの発生が起こり、めっき接合面において微小な空間ができ完全に接合ができない課題がある。
本発明はこの課題を解決するための方法を提供することを目的とするものである。
具体的には本発明の目的は、高密度実装が可能で、製造が容易であり、低コストで製造でき、接合部が均一かつ信頼性が高く、かつ低抵抗の製造可能な半導体チップの積層実装方法を提供することにある。
【発明が解決するための手段】
【０００９】
すなわち本発明は、配線基板上に搭載された、外部引き出し電極にバンプが形成された複数の半導体チップのバンプ同士、及び／または半導体チップのバンプと上記配線基板の配線膜との間をめっきにより電気的に接続するフリップチップの接続方法において、上記めっきをレドックス系金属の還元剤の存在下で無電解めっきにより行うことを特徴とする半導体チップ積層実装体の製造方法である。チップサイズではなく、ウェハサイズでの処理の場合、ウェハをダイシングによるカット或いはレーザービーム等によりカットすることにより切断し、分割する。このようにして、高度集積された実装半導体チップ実装体が得られる。
【００１０】
めっき中に含まれるレドックス系金属の還元剤としてチタン（Ｔｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）からなる群から選択される少なくとも１つである上記の製造方法である。
【００１１】
めっきに用いる金属がスズ（Ｓｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）及びそれらを含む合金からなる群から選択される少なくとも１つである上記の製造方法である。
【００１２】
めっき処理を半導体チップと配線基板とを押圧しつつ行うことを特徴とする上記の製造方法である。
【００１３】
半導体チップがスルーホールを持つ上記の製造方法である。
【００１４】
上記のいずれかで製造された半導体チップを樹脂で封止する工程を含む半導体チップ積層実装体の製造方法である。
【発明の効果】
【００１５】
以上のように、本発明の製造方法によれば半導体チップのフリップチップ接続を、レドックス系金属の還元剤の存在下でめっきを行うため、ガスの発生がなく、その結果、金属が均一、且つ安定して析出し、ばらつきのない接合強度が得られると共に、迅速な作業が実施でき生産性が向上する。またリードと半導体チップとの間隔を充分取れるため、高度集積が可能となり、小型で極めて信頼性の高い半導体チップ積層実装体を提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明の製造方法で対象とする積層実装体の用例を図１に示す。同図において、１は配線基板、２は当該基板１の表面に形成された例えば銅からなる配線膜、３は当該基板１に形成された電極形成孔、４は当該電極形成孔３に形成された例えばハンダからなるボール電極、５は下部半導体チップ、６は下部半導体チップ５の外部引き出し電極、７は下部半導体チップ電極表面の金属バンプ、８は上部半導体チップ、９は上部半導体電極表面の金属バンプである。１０は金属バンプ同士を接着しているめっき膜、１１はスルーホールである。１２は封止樹脂である。
本発明で使用することの出来る配線基板はポリイミド樹脂、エポキシ樹脂等である。好ましくはポリイミド樹脂である。なおこの配線基板はガラス等で補強されたものにも採用できる。
【００１７】
本発明の製造方法を説明する。本発明は、複数の半導体チップが搭載可能に形成された配線基板と、それに搭載され、外部引き出し電極にバンプが形成された複数の半導体チップを用意し、当該各半導体チップの上記バンプと上記配線基板の配線膜との間をめっきにより電気的に接続し、更に必要に応じて樹脂を封止する工程からなる半導体チップ積層実装体の製造方法である。配線基板と半導体チップとを接合する工程は更に位置合せ工程とめっき接合工程とからなる。
【００１８】
まず、第一の半導体チップを、形成されたバンプが配線基板の電極接合部上に積載されるよう位置合せする。次にこの第一の半導体チップ上に積載される第二の半導体チップの電極バンプと当接するように第二の半導体チップの位置合せを行う。以下積載する半導体チップについて、同様の位置合せ操作を行う。なお、半導体チップ間には電気的短絡を防ぐために、必要に応じて絶縁フィルムや絶縁塗装のような絶縁層を設けてもよい。
【００１９】
このような半導体チップと配線基板の位置合せには、好ましくはテフロン（登録商標）からなる位置合せ用治具を用意し、この位置合せ操作を行うことができる。位置合せ用治具には配線基板、もしくは半導体チップに設けられた窪み部もしくは突起部に嵌合するための突起部もしくは窪み部が設けられている。位置合せ治具の突起部、または窪み部に配線基板、もしくは半導体チップに設けられた窪み部もしくは突起部を挿入し、位置合せを行ってもよい。位置合せの最適位置は、通電して電気的にもっとも小さくなる位置や、顕微鏡映像をモニターしながら自動的もしくは手動で操作することにより決定する。
【００２０】
配線基板上に搭載された半導体チップと配線基板、あるいは半導体チップ同士の位置合せが出来たら、次いで、これらをフリップチップ接続する。具体的には、複数の半導体チップと配線基板とを位置ずれしないように治具で押圧しながらめっきして上記複数の半導体チップと配線基板との電極をフリップチップ接続する。
【００２１】
めっき処理は、槽内のめっき浴中に浸漬して無電解めっきを行う。このようにめっき処理することにより、図１に示すように配線基板の電極と半導体チップ電極突起面間、あるいは半導体チップ電極突起面間同士にめっき金属を堆積被覆させて接合する。この際電気的に接合する突起部との接合面を除いた他の電気回路露出面には油性塗料を印刷により塗布してめっき金属の析出を防ぐことが好ましい。
【００２２】
無電解めっきでは、表面上にバンプを有する半導体と、同様にバンプを有する配線基板とをお互いのバンプ同士を位置合せし、めっき浴に浸す。無電解めっき中に所定時間浸漬させることにより、金属めっきによるめっき接合を行う。無電解めっきの時間は、めっき浴の種類、めっきの厚みによって数分間から数時間の中から最適に選択することが出来る。
【００２３】
めっき処理をめっき槽に浸漬して行う場合、めっき液を半導体チップと基板間あるいは、チップ−チップ間に十分浸透させるためには、液壁面に超音波振動を与えたり、あるいはめっき槽内を減圧処理して、半導体チップと基板間あるいは、チップ−チップ間に存在する空気の除去を促進することが好ましい。または加圧してめっき液を浸透させることもできる。
【００２４】
めっき接合するめっき浴は、レドックス系金属の還元剤の存在下で無電解めっきする。ここでレドックス系金属としては塩化チタン、硝酸コバルト、塩化スズ等がある、また使用する金属としては、スズ（Ｓｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）及びそれらを含む合金等である。好ましくは無電解スズ（Ｓｎ）めっき液を用いる。
【００２５】
上記めっきが終了した後、めっき液を純水で洗浄し、めっき時に付着した汚染物質を除去し、乾燥させる。以上の方法により、電極がフリップチップ接続された半導体チップ／配線基板実装体を得ることができる。
【００２６】
上記方法で接合した半導体チップ／配線基板実装体は酸化や吸湿による劣化を防ぐため、接合部を中心に、電極端子を除いて樹脂で封止する。このように封止に用いられる樹脂としてはエポキシ樹脂を始めとする電気絶縁性と耐熱性が優れる樹脂が選択される。好ましくはエポキシ樹脂である。
【００２７】
チップサイズではなく、ウェハサイズでの処理の場合、ウェハをダイシングによるカット或いはレーザービーム等によりカットすることにより切断し、分割する。このようにして、高度集積された半導体チップ実装体が得られる。
【００２８】
本発明で使用する積層実装体の例について以下に説明する。
【００２９】
基板には導電性材料からなる電気回路が配線されている。電気回路は公知の如く通常フォトリソグラフィ法により作製することができる。フォトリソグラフィ法では基板をレジスト膜で覆い、その上に更にパターンが形成されたマスクで覆う。または、マスクとする膜全体を感光性の樹脂で形成し、その露光及び感光によりパターニングして電極形成孔を形成することも可能である。
【００３０】
レジスト膜としては、紫外線により硬化する樹脂、例えばアクリル系の感光性剥離タイプ或いはエポキシアクリル系の樹脂膜を用いることができる。レジスト膜は、例えばスピンコート法により基板に被覆し、次いで露光、現像によりパターニングしてマスク膜を形成し、それをマスクとして基板をエッチングやめっき処理することにより配線膜を形成することができる。
【００３１】
配線膜は例えば銅によりめっきで形成するのが導電性が優れているため好ましい。配線膜を成す銅は例えば５〜３０μｍ程度が好適である。
【００３２】
配線基板には電極を形成するための孔を設ける。この孔に外部電極を形成する。外部電極は、例えばニッケル（Ｎｉ）を１〜１５０μｍ程度めっきすることにより形成することができる。他の方法として、めっきの後のハンダをリフローさせることにより電極を作ることも可能である。
【００３３】
本発明の製造方法では、配線基板上に複数の半導体チップを搭載する。半導体の材料としては、例えばゲルマニウム（Ｇｅ）、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、ガリウム・リン（ＧａＰ）などを挙げることができる。本発明の製造方法で用いられる半導体チップは、実装製品が小型化できるようできるだけ薄いことが望ましい。このようなチップを製造するためのウェハは例えば、上記材料からなる単結晶を薄くスライスすることにより製造することができる。
【００３４】
本発明で用いる半導体チップは公知のように例えば半導体ウェハに設け、フォトリソグラフィ法によりパターンが形成されたレジスト膜により、パターン状にエッチングと不純物のドーピングを行うことにより最後にウェハをチップに切断することにより製造することができる。半導体チップの製造に用いるレジスト膜としては、上記配線基板で述べたのと同様の材質のものを用いることができる。
【００３５】
半導体チップ表面の配線パターンは例えばモリブデン（Ｍｏ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ２）などのシリサイド、金（Ａｕ）または銅（Ｃｕ）等の導電性の良好な金属をめっきした後、フォトリソグラフィ法で金属層をエッチングして部分的に除去することにより設けることができる。
【００３６】
半導体チップの表面には配線パターンが形成されている。また、チップの底面から表面に貫通するスルーホールに形成された外部引き出し電極が設けられている。外部引き出し電極は例えばスルーホールに微小ハンダボールをリフローさせる、或いはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理的気相成長）法、湿式めっき法により形成することができる。なお半導体チップの貫通電極は上記ウェハのスライスの前に製造し、その後ウェハをスライスする手順で製造してもよい。
【００３７】
上記外部引き出し電極は配線基板や積層された他の半導体との電気的接合を容易にするために、バンプと呼ばれる突起部を形成することが好ましい。突起を形成するめっき金属としては、導電性、密着性を考慮し、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、スズ（Ｓｎ）及びこれらの合金などから選択できる。突起部の高さは１００μｍ以下、特に２〜５０μｍの範囲とすることが好ましい。
【００３８】
次に実施例を挙げて本発明につき詳細を説明するが、本発明はこれらの実施例になんら制約されるものではない。
【実施例】
【実施例１】
【００３９】
単結晶ＳｉウェハにＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長）法により酸化膜を形成させ、次に配線材料であるアルミニウム（Ａｌ）、拡散バリア層としてチタン（Ｔｉ）、そして金（Ａｕ）をイオンビーム蒸着法により堆積させた。堆積させた膜にフォトレジストを塗布し、露光、現像後に電気Ａｕめっきをおこなう。Ｓｉウェハ上に塗布されたフォトレジストの剥離をおこない、Ａｕバンプの形成をおこなった。
【００４０】
最後に１チップ６ｍｍ角にダイシングをおこなった。１チップあたり周辺に２１６個のバンプ、ピッチ１００μｍ、バンプサイズは５０μｍである。
【００４１】
本研究ではＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）構造を採用し、市販のフリップチップボンダーを用い、上記方法で得た半導体チップ２枚のバンプ同士が重なるよう位置合せを行い、仮圧着を行った。
【００４２】
《めっき工程》
脱脂、酸洗後、Ａｕバンプの活性化を行い、めっき処理を行った。めっき処理法としてレドックス系金属の還元剤（塩化チタン）を使用した無電解スズ（Ｓｎ）めっきを用いた。無電解スズ（Ｓｎ）めっきは８０℃で３時間行った。バンプ同士を接続するためにスズ（Ｓｎ）めっき被膜約３μｍの析出を行った。
【００４３】
各バンプをめっき後、めっき接合を行った半導体チップを洗浄し、乾燥を行い、製品を得た。
【００４４】
《剥離試験結果》
このようにしてめっき接続した接合部をシェア試験（ＲＨＥＳＣＡ製ＰＴＲ−１０００ ボンディングテスタ）し、半導体チップ間の層間接合強度を測定した。その結果、めっき接合によりバンプ同士の接合強度は増加し、接合強度が低い上部チップバンプと下部チップバンプとの界面でのバンプの破断は５％の割合であるのに比べ、接合強度が高いバンプと下地で金属であるＡｕスパッタ間の破断が９５％の割合と多く観察され、めっき接合によるダイシェア強度が大幅にアップしている。その無電解Ｓｎめっき液による接合での平均でのダイシェア強度（σ）は７５ＭＰａに到達している。
【実施例２】
【００４５】
次に実施例２として、スズ（Ｓｎ）めっき以外のめっき液金属としてニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）をそれぞれ使用し、還元剤としてレドックス系金属の還元剤（塩化チタン、硝酸コバルト）を使用した実験状況を表１に報告する。使用した上部チップバンプと下部チップバンプは実施例１と同じ、１チップあたり周辺に２１６個のバンプで、ピッチ１００μｍ、バンプサイズ５０μｍのＡｕバンプである。
【表１】
【産業上の利用可能性】
【００４６】
本発明は、フリップチップ接続された半導体チップ積層実装体の製造方法に関するものである。処理温度が低く、半導体チップへの熱ダメージを低減でき、めっき接合により接合強度が増し、信頼性がさらに増す。また複数の半導体実装体を一括で処理することにより、処理時間の短縮化の効果が期待できる。
【００４７】
また、接合荷重が掛けられない素材の基板、例えば、フレキシブル基板や脆性材料からなる基板にも適用できる。
【図面の簡単な説明】
【００４８】
【図１】図１は本発明の製造方法で得られる半導体チップ積層実装体の１例の断面形状を示した模式図である。
【図２】図２は従来の半導体チップの積層実装体の１例の断面形状を示した模式図である。
【符号の説明】
【００４９】
図１
１…配線基板
２…基板１の表面に形成された配線膜
３…基板１に形成された電極形成孔
４…電極形成孔３に形成された電極
５…下部半導体チップ
６…下部半導体チップ５の外部引き出し電極
７…下部半導体チップ電極表面の金属バンプ
８…上部半導体チップ
９…上部半導体電極表面の金属バンプ
１０…金属バンプ同士を接着しているめっき膜
１１…スルーホール
１２…封止樹脂
【特許請求の範囲】
【請求項１】
配線基板上に搭載された、外部引き出し電極にバンプが形成された複数の半導体チップのバンプ同士、及び／または半導体チップのバンプと上記配線基板の配線膜との間をめっきにより電気的に接続するフリップチップの接続方法において、上記めっきをレドックス系金属の還元剤の存在下で無電解めっきにより行うことを特徴とする半導体チップ積層実装体の製造方法。
【請求項２】
めっき中に含まれるレドックス系金属の還元剤としてチタン（Ｔｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）からなる群から選択される少なくとも１つである請求項１の製造方法
【請求項３】
めっきに用いる金属がスズ（Ｓｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）及びそれらのいずれか少なくとも１つを含む合金からなる群から選択される少なくとも１つである請求項１の製造方法。
【請求項４】
めっき処理を半導体チップと配線基板とを押圧しつつ行うことを特徴とする請求項１から３記載の製造方法。
【請求項５】
半導体チップがスルーホールを持つ請求項１から４記載の製造方法。
【請求項６】
請求項１から５のいずれかで製造された半導体チップを樹脂で封止する工程を含む半導体チップ積層実装体の製造方法。
【請求項１】
配線基板上に搭載された、外部引き出し電極にバンプが形成された複数の半導体チップのバンプ同士、及び／または半導体チップのバンプと上記配線基板の配線膜との間をめっきにより電気的に接続するフリップチップの接続方法において、上記めっきをレドックス系金属の還元剤の存在下で無電解めっきにより行うことを特徴とする半導体チップ積層実装体の製造方法。
【請求項２】
めっき中に含まれるレドックス系金属の還元剤としてチタン（Ｔｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）からなる群から選択される少なくとも１つである請求項１の製造方法
【請求項３】
めっきに用いる金属がスズ（Ｓｎ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）及びそれらのいずれか少なくとも１つを含む合金からなる群から選択される少なくとも１つである請求項１の製造方法。
【請求項４】
めっき処理を半導体チップと配線基板とを押圧しつつ行うことを特徴とする請求項１から３記載の製造方法。
【請求項５】
半導体チップがスルーホールを持つ請求項１から４記載の製造方法。
【請求項６】
請求項１から５のいずれかで製造された半導体チップを樹脂で封止する工程を含む半導体チップ積層実装体の製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２００８−２５８５５２（Ｐ２００８−２５８５５２Ａ）
【公開日】平成２０年１０月２３日（２００８．１０．２３）
【国際特許分類】
【出願番号】特願２００７−１２３９４３（Ｐ２００７−１２３９４３）
【出願日】平成１９年４月６日（２００７．４．６）
【出願人】（５９２１５４７９８）吉玉精鍍株式会社 (1)
【Ｆターム（参考）】
【公開日】平成２０年１０月２３日（２００８．１０．２３）
【国際特許分類】
【出願日】平成１９年４月６日（２００７．４．６）
【出願人】（５９２１５４７９８）吉玉精鍍株式会社 (1)
【Ｆターム（参考）】
[ Back to top ]