半導体パッケージ及びその製造方法
【課題】デジタル光学器機に使用される半導体パッケージ及びその製造方法を提供する。
【解決手段】一定大きさのシリコン材料からなる一側面には、パッド電極２８が形成されるウェーハ２０、上記ウェーハ２０のパッド電極２８上に接着剤で付着されるＩＲフィルター１０、上記ウェーハ２０のパッド電極２８反対側面に形成されたビアホール内で上記パッド電極２８にそれぞれ電気的連結を成す端子、及び上記端子毎にその一側に連結されるバンプ電極(ｂｕｍｐ)、を含む半導体パッケージ１であり、ウェーハレベルパッケージ技術を適用してＣＭＯＳあるいはＣＣＤと言われるイメージセンサー２２を具備した半導体パッケージ１の大きさを小型化し、生産コストの節減を達し、大量生産に有利な效果が得られる。
【解決手段】一定大きさのシリコン材料からなる一側面には、パッド電極２８が形成されるウェーハ２０、上記ウェーハ２０のパッド電極２８上に接着剤で付着されるＩＲフィルター１０、上記ウェーハ２０のパッド電極２８反対側面に形成されたビアホール内で上記パッド電極２８にそれぞれ電気的連結を成す端子、及び上記端子毎にその一側に連結されるバンプ電極(ｂｕｍｐ)、を含む半導体パッケージ１であり、ウェーハレベルパッケージ技術を適用してＣＭＯＳあるいはＣＣＤと言われるイメージセンサー２２を具備した半導体パッケージ１の大きさを小型化し、生産コストの節減を達し、大量生産に有利な效果が得られる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル光学器機に使用される半導体パッケージ及びその製造方法に関するもので、より詳しくはウェーハレベルパッケージ技術を適用してＣＭＯＳあるいはＣＣＤと言われるイメージセンサーを具備した半導体パッケージの大きさを小型化し、生産コストの節減を達し、大量生産に有利な半導体パッケージ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、ポータブル家庭用ビデオカメラとデジタルカメラのみならず、携帯電話のカメラ機能の採用によって超小型、高画質のイメージセンサーモジュールに対する要求が増えている。このようなイメージセンサーモジュールは、優れた色再現性と微細な表現などの消費者の要求による画素数の増大のみならず、携帯電話に適用されることによる軽薄短小型、高密度パッケージの必要性が高まっている半導体パッケージである。
【０００３】
図１ａは、従来の技術によるイメージセンサーモジュールを成す半導体パッケージ３００の前面を表す。このような従来の半導体パッケージ３００は、基本型構造として、シリコン基板３０１ 上にイメージセンサーまたはイメージ受光部３０５が形成されており、その外側にはアルミニウムパッド３１０らが多数形成された構造である。図１ｂは上記半導体パッケージ３００の後面を表す。
【０００４】
上記のような従来の半導体パッケージ３００が携帯電話用カメラモジュールに適用される方式は、大きく次の三種類で、金ワイヤボンディング技術を利用したＣＯＢ(Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ)、またはＡＣＦ(Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ) あるいはＮＣＰ(Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ)を利用したＣＯＦ(Ｃｈｉｐ ｏｎ ＦＰＣ)方式、そしてＣＳＰ(Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ) 方式に分類することができる。この中で最も注目を浴びているものは現在サイズが小さく、大量生産に適したＣＳＰパッケージ方式である。
【０００５】
このような従来のＣＳＰパッケージ構造及びその製造方法は様々な方式がある。その中で、イメージセンサーをウェーハレベルＣＳＰ方式で製造する方式はシェルケース社(ＳＨＥＬＬＣＡＳＥ Ｌｔｄ.)のＳＨＥＬＬ-ＯＰＣ方式が最も多く使用されている。
【０００６】
図２には、このような従来のＳＨＥＬＬ−ＯＰＣ方式の半導体パッケージ３５０を示している。このような従来の半導体パッケージ３５０は、ＷＯ９９/４０６２４号に記載されたもので、外部環境から保護され機械的な強度が補強された比較的薄くて且つ稠密な構造を有するものであり、そのエッジ表面３６４に沿って多数の電気的接点３６２がメッキされている。
【０００７】
上記接点３６２はエッジ表面全体にパッケージの平坦面３６６上に延長される。このような接点の配列によってパッケージ３５０の平坦面と、エッジを回路基板に付着させることが可能となる。上記のような従来の半導体パッケージ３５０は、融着性バンプ３６７が各接点３６２の端部に形成されていることを表す。上記融着性バンプ３６７は所定の隊形で配列される構造である。
【０００８】
図３には、上記と類似な従来の半導体パッケージ４００を示している。これはＷＯ９９/４０６２４号に記載された内容として、上記半導体パッケージ４００は光放出機と光受信機の中で少なくとも一つを具備し、上面と下面が電気的絶縁及び機械的保護物質から形成されており、その上面と下面中で少なくとも一つには保護膜４０７が光を透過し、電気的絶縁性であるエッジ表面４１４らがパッドを具備する集積回路ダイ４２２を含んでいる。
【０００９】
そこで、このような従来の半導体パッケージ４００はそのエッジ表面４１４に沿って多数の電気的接点４３２がメッキされており、選別フィルター及び/又は反射防止コーティング膜４４５が透明保護膜４０７の外部接合面４０６に形成されている構造である。
【００１０】
図４には、さらに他の構造の従来半導体パッケージ４５０を示している。これはＷＯ０１/４３１８１号に記載された内容として、結晶質のシリコン基材に形成されたマイクロレンズアレイ４６０を具備する。上記シリコン基材４６２の下には通常ガラスで形成されたパッケージ層４６６がエポキシ４６４によって密封されているが、このパッケージ層４６６のエッジに沿って電気コンタクト４７８が形成され、この電気コンタクト４７８は通常バンプ４８０を形成する。そして、導電性パッド４８２は上記シリコン基材４６２を電気コンタクト４７８に連結させる。
【００１１】
このような従来の半導体パッケージ４５０は、通常ガラス層４９４とこれに係わるスペーサー要素４８６らがシリコン基材４６２の上部にエポキシ４８８などの接着剤で密封されてマイクロレンズアレイ４６０とガラス層４９４の間に空間４９６が形成できるようになる。上記パッケージ層４９４は好ましくは透明なものである。
【００１２】
しかし、上記のような従来の半導体パッケージ４００、４５０らはその構造が複雑で、製作しにくいものである。
【００１３】
一方、図５には上記とは異なる方式の半導体パッケージ５００を示している。これは日本国特許出願第２００２-２７４８０７号に記載された内容として、複数の半導体パッケージに対応するサイズのガラス基板５０９上に透明接着層５０８が付着され、その上には下面に光電変換デバイス領域５０２を有するシリコン基板５０１が互いに間隙を形成しながら接着されている。このような従来の構造は、シリコン基板５０１の下面周辺部及びその周りに接続用配線５０７がシリコン基板５０１の接続パッドに接続されている。
【００１４】
そして、絶縁膜５１６、再配線５１１、柱状電極５１２、封止膜５１３及び熔接ボール５１４を形成した後に、シリコン基板５０１の間を切断し、光電変換デバイス領域５０２を具備した半導体パッケージ５００を複数個得る。しかしながら、このような半導体パッケージ５００はその構造が複雑なため製作しにくい問題点がある。
【００１５】
一方、図６には上記とは異なる従来の半導体パッケージ６００が示している。これは日本国特許公開第２００４-１５３２６０号に記載された内容として、半導体チップ６１０上に形成されるパッド電極６１１と、上記半導体チップ６１０の表面に接着される支持基板６１３を具備し、上記半導体チップ６１０の裏面から上記パッド電極６１１の表面に到達するようビアホール６１７が形成され、上記ビアホール６１７内に上記パッド電極６１１と接続される柱状端子６２０が形成される。
【００１６】
さらに、上記柱状端子６２０には再配線層６２１が形成され、その再配線層６２１上にはソルダマスク６２２が被覆され、バンプ電極６２３が上記再配線層６２１に電気的に連結される構造である。
【００１７】
このような従来の技術は、その独特な構造によって断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡを有する半導体パッケージ６００を提供することにある。
【００１８】
しかし、上記のようなイメージセンサーモジュールを成す半導体パッケージらが受光する光はその波長が赤外線領域、可視光線領域、紫外線領域などその以外の領域らもあるが、人が物を見て認識する波長領域の可視光線領域を含む。
【００１９】
従って、上記のような半導体パッケージを装着するカメラモジュールは、ＩＲフィルターを内蔵しているが、このようなＩＲフィルターは赤外線透過率を下げる。上記赤外線領域の光は熱を含んでいるため、上記ＩＲフィルターを介してその透過率を下げ、反射率を上げて上記光を受光するイメージセンサーを保護し、人が認識する可視光線領域の透過率を上げる役割をするようになる。
【００２０】
従来にはＩＲフィルターを四角のガラスにコーティングしてこれをばらにカットし、これをそれぞれの半導体パッケージに付着する方式である。
【００２１】
そのため、従来にはカメラモジュールに上記のような半導体パッケージを装着することとは別個にＩＲフィルターを装着するので、その作業工程は多段階で行なわれるのであり、それによって工程改善が必要な問題点を有したのである。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、上記のような従来の問題点を解消するためのもので、その目的はカメラモジュールの大きさをより小さくすることができ、パッケージングをウェーハレベル段階でするので、大量生産や生産コストダウンの長所を得ることができる半導体パッケージ及びその製造方法を提供することにある。
【００２３】
また、本発明はＰＣＢに装着する工程において、従来の実装方式であるリフローによっても簡単に実装することができるので、カメラモジュールの組み立ての作業生産性を大きく向上させ得る半導体パッケージ及びその製造方法を提供することにある。
【００２４】
さらに、本発明はＣＳＰタイプの製造工程を画期的に短縮することができ、カメラモジュールに別途のＩＲフィルターを装着しなくても良いので、作業工程の改善による作業生産性の向上を図ることができる半導体パッケージ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記のような目的を果たすために本発明は、デジタル器機等に使用される半導体パッケージにおいて、一定大きさのシリコン材料からなり、一側面にはパッド電極が形成されるウェーハ、上記ウェーハのパッド電極の上に接着剤で付着されるＩＲフィルター、上記ウェーハのパッド電極の反対側面に形成されたビアホール内で上記パッド電極にそれぞれ電気的連結を成す端子、及び上記端子ごとにその一側に連結されるバンプ電極(ｂｕｍｐ)、を含むことを特徴とする半導体パッケージを提供する。
【００２６】
さらに、本発明はデジタル器機等に使用される半導体パッケージの製造方法において、一側面にはパッド電極が形成され、シリコン材料からなるウェーハ上にＩＲフィルターを接着する段階、上記ウェーハとＩＲフィルターの厚さが最初のウェーハの厚さ内に維持されるよう上記ウェーハの後面を切削除去させる段階、上記ウェーハ基板の後面から上記パッド電極に到達するようビアホールを加工する段階、上記ビアホール内で上記パッド電極に電気的に連結される端子らを形成する段階、上記端子上にそれぞれバンプ電極を形成する段階、及び上記ウェーハを複数の半導体パッケージらで切断する段階、とを含むことを特徴とする半導体パッケージの製造方法を提供する。
【発明の効果】
【００２７】
本発明によれば、半導体パッケージに一体でＩＲフィルターを装着してそれぞれの半導体パッケージに生産することにより、よりカメラモジュールの大きさを小型化することができ、大量生産や生産原価節減の長所がある。
【００２８】
また、本発明によれば、半導体パッケージの後面にバンプ電極を予め形成して製作されるので、これをカメラモジュール等のＰＣＢに装着する工程で普遍化された実装方式であるリフロー方式によっても簡単に実装することができ、カメラモジュール製作工程の作業生産性を大きく向上させることができる。
【００２９】
さらに、本発明はＣＳＰタイプの製造工程を画期的に短縮することができ、カメラモジュールに別途のＩＲフィルターを装着しなくても良いので、作業工程の改善による顕著な作業生産性の向上を成すことができるのである。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の一実施例を図面に基づいてより詳しく説明する。
【００３１】
本発明による半導体パッケージを図７に示す。
図７ａは本発明による半導体パッケージの正面図であり、図７ｂは後面図であり、図７ｃは縦断面図である。
【００３２】
本発明による半導体パッケージ１は、ウェーハレベルＣＳＰ方式で製作されるものとして、全面にはＩＲフィルター１０が付着され、中央にイメージセンサー２２が形成されたウェーハ２０を、そのウェーハ２０状態でリードの再分配(Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ) 技術を応用してイメージセンサー２２反対面に回路２６を形成し、その回路２６にボールグリッドアレイ技術を利用してソルダボール形態のバンプ電極３０を具備したものである。
【００３３】
本発明による半導体パッケージ１は図７ａに示すように、一定大きさのシリコン材料からなり、一側面にはパッド電極２８が形成されるウェーハ２０が設けられ、上記パッド電極２８が形成される一側面の中央にはイメージセンサー２２が形成される。そして、上記パッド電極２８と共にＳｉＮ３、ＳｉＯ２などからなる絶縁層２８ａが形成される。
【００３４】
そして、本発明は上記ウェーハ２０のパッド電極２８上に接着剤１２で付着されるＩＲフィルター１０を具備する。上記でＩＲフィルター１０はガラス板をウェーハ２０形態に加工してその一方面上にＩＲコーティングをしたものである。そのコーティング面１０ａは、上、下面側のいずれかの一側に貼っても構わないが、本発明においては好ましくはウェーハ２０面と向かい合うように付着される。
【００３５】
上記のように、ＩＲフィルター１０をウェーハ２０上にウェーハ２０レベルで接着させる接着剤１２は透明且つ光の透過性が良いものを使用する。
【００３６】
また、本発明の半導体パッケージ１は、上記ウェーハ２０のパッド電極２８反対側面に形成されたビアホール３２ら内で上記パッド電極２８にそれぞれ電気的連結を成す端子３６を具備する。
【００３７】
上記ビアホール３２はウェーハ２０の後面からパッド電極２８まで貫通形成されるものであり、そのそれぞれのビアホール３２らの内部には金属(Ｍｅｔａl) 材料からなる端子３６がそれぞれ形成されるのである。
【００３８】
さらに、このような端子３６らは図７ｂと７ｃに示すように、上記ウェーハ２０の後面において、電気的な回路２６を成すのである。
【００３９】
また、本発明の半導体パッケージ１は上記端子３６毎にその一側に連結されるバンプ電極(ｂｕｍｐ)３０を含む。
【００４０】
上記バンプ電極３０は、ソルダボールらからなるものとして、それぞれの端子３６ら毎に形成されたものである。このようなバンプ電極３０らがウェーハ２０の後面に形成されることにより、普遍化されたリフロー実装技術を通じて簡単にＰＣＢに実装して軽薄短小の半導体パッケージモジュールを構成することが可能である。
【００４１】
そこで、本発明の半導体パッケージ１は、上記ウェーハ２０の厚さと、その上に接着剤１２で付着されるＩＲフィルター１０の厚さを合わせた厚みが通常のウェーハレベルからなるため、半導体パッケージ１の大きさを最小限に減らすことができるのである。
【００４２】
以下、本発明による半導体パッケージの製造方法について詳しく説明する。
【００４３】
本発明による半導体パッケージの製造方法は、予め一側面にはパッド電極２８が形成され、シリコン材料からなるウェーハ２０上にＩＲフィルター１０を接着する段階を含む。
【００４４】
この段階は図８ａに示すように、ガラスをウェーハ形態で加工してその一方面の上にＩＲコーティングをし、ＩＲフィルター１０を備える。従来には四角のガラスにＩＲコーティングをしてＩＲフィルター１０をばらにカッティングし、これをカメラモジュールにそれぞれ貼り付けて使用したが、本発明においてはウェーハ形状のＩＲフィルター１０をシリコン材料からなったウェーハ２０に一体で付着し、一体で半導体パッケージ１を製作する。
【００４５】
そして、次には図８ｂに示すように、上記ウェーハ２０上に接着剤１２を使用してＩＲフィルター１０ガラス層を接着する。そこで使用される接着剤１２は透明な接着剤として、光の透過性が良い接着剤を使用する。
【００４６】
一方、上記ＩＲフィルター１０のＩＲコーティング面１０ａは、上、下側のいずれか一側に貼っても構わないが、本発明においては好ましくはウェーハ２０のパッド電極２８が形成された一側面と向かい合うようにコーティング面１０ａを形成する方が工程進行上コーティング面１０ａが保護され、より有利である。
【００４７】
本発明による半導体パッケージの製造方法は、上記ウェーハ２０とＩＲフィルター１０の厚さが最初のウェーハ２０の厚さ内で維持されるよう上記ウェーハ２０の後面を切削除去させる段階を含む。
【００４８】
この段階は図９に示すように、ＩＲフィルター１０のガラス層が付着されてないウェーハ２０の後面を薄くする工程である。このような工程によりできるだけウェーハ２０を最大限薄く切削加工した後、後続工程を進行すれば従来のウェーハを加工する全ての設備らを利用することができるので、有利である。
【００４９】
のみならず、半導体パッケージ１の大きさをウェーハ２０レベルに維持することができ、軽薄短小の半導体パッケージモジュールを構成することができる。
【００５０】
その次に本発明による半導体パッケージの製造方法は、上記ウェーハ２０基板の後面から上記パッド電極２８に到達するようビアホール３２らを加工する段階を含む。
【００５１】
この段階は図１０に示すように、ウェーハ２０レベルで、その後面に端子３６リードを再分配するために、上記ウェーハ２０のそれぞれのパッド電極２８位置に上記ウェーハ２０の後面からビアホール３２らを加工する。上記ビアホール３２らを加工する方法は大きく二つの方法に分けることができるが、その一番目の方法はレーザー(Ｌａｓｅｒ)でビアホール３２を加工する方法であり、二番目の方法はドライエッチングＤｒｙ Ｅｔｃｈｉｎｇ） 方法でビアホール３２らを加工する方法である。
【００５２】
上記で一番目のレーザーを使用して加工する方法は、一般レーザーでビアホール３２を加工するようになると、シリコンウェーハ２０の貫通されたビアホール３２の品質は非常に落ちってしまう。そして、レーザー加工の際、熱が発生する問題点により、他の問題を引き起こさせることもできる。従って、本発明においては極超短波光量子ビームを使用する。
【００５３】
いわゆる、フェムト秒レーザー(１、０００兆分の１秒)を用いて極めて短い時間で、図１０ａに示すように、ビアホール３２を加工するようになる。従って、このような加工方式を経ると、ビアホール３２の内壁や表面が滑らかに加工される。
【００５４】
このフェムト秒レーザービアホール３２の加工においては、その加工深さをパッド電極２８まで貫通加工することができ、任意によっては条件を変更してパッド電極２８に到達するようにする詰りビアホール３２に加工することも可能である。
【００５５】
一方、二番目のドライエッチング方式を利用したビアホール３２加工方法は、ウェーハ２０上に一度にビアホール３２らを加工することができるので、量産性が優れる。これは図１０ｂに示すように、ウェーハ２０のパッド電極２８まで到達する詰りビアホール３２らを加工することも可能であり、上記パッド電極２８を貫通するビアホール３２に加工することも可能である。しかしながら、以下ではパッド電極２８を貫通せず、パッド電極２８まで空間が形成される詰りビアホール３２に加工するプロセスについて、より詳しく説明する事にする。
【００５６】
その次に、本発明による半導体パッケージの製造方法は、上記ビアホール３２内で、上記パッド電極２８に電気的に連結される端子３６らを形成する段階を含む。
【００５７】
このような端子３６形成段階は、ウェーハ２０レベルでウェーハ２０のパッド電極２８まで到達するビアホール３２の内部とウェーハ２０の後面に金属層４２をコーティングする。金属をコーティングする方法には様々な方法があり得る。これは図１１に示すように、スパッタリング方法のみでコーティングして多層の所望の金属層４２を得る方法と、図１２に示すように、スパッタリングコーティングと電気メッキを併行して所望の金属層４２を得る二つの方法に分けることができる。
【００５８】
これは図１１に記載したように、一般的なＴｉ, ＴｉＮ, Ｃｕのような原材料（Ｓｏｕｒｓｅ Ｍａｔｅｒｉａｌ）を用いてスパッタリングをし、Ｃｕ電気メッキを行うこともできるが、本発明においては、スパッタリングのみでその特性を表すことができるように３つの層または４つの層で金属層(Ｍｅｔａｌ Ｌａｙｅｒｓ)４２を構成して短時間内に形成するようにする。
【００５９】
上記で言及したＣｕ電気メッキ方式は、ビアホール３２内に５ミクロン厚さの金属層４２をメッキする場合、約６７分が所要される。しかし、本発明のスパッタリング方法にすると、数分だけで工程を進めることができる。特に上記スパッタリングからなる金属層４２は、Ｔａ、ＴａＮ及びＣｕ層を含んで接着層(Ａｄｈｅｓｉｏｎ Ｌａｙｅｒ)、バリアー層(Ｂａｒｒｉｅｒ Ｌａｙｅｒ)、ソルダ拡散層(Ｓｏｌｄｅｒ Ｗｅｔｔａｂｌｅ Ｌａｙｅｒ)らを含んで薄い層でＣｕの拡散バリアー役割を十分に遂行して良い結果を得ることができる。
【００６０】
さらに、図１２に示すように、スパッタリングコーティングと電気メッキを併行する方式には、ビアホール３２の内部を金属で完全に埋め込むフルフィル(Ｆｕｌｌ Ｆｉｌｌ) メッキが可能である。しかしながら、このようなプロセスを用いるには工程時間があまりにも長く掛かり時間を短縮させようとする多くの研究が進んでいる。これとは類似な他の方法には、上記ビアホール３２の上の部分に金属ボール(図示せず)を載せておいて、この金属ボールを溶かしてビアホール３２を埋め込む方式がある。
【００６１】
本発明では上記で説明したスパッタリングのみで金属層４２を形成する方法以外にウェーハ２０レベル状態で上記ビアホール３２を含む領域にシードメタルをスパッタリングして形成し、メタルマスクを用いてメタルをプリンティング方式でビアホール３２内に伝導性ペースト４６を埋め込む方式を採択する。この方法はビアホール３２内を簡単に埋め込むことができる方法として、量産性が非常に優れる。
【００６２】
また、本発明では上記ビアホール３２にスパッタリングで金属層４２を形成し、その金属層４２を保護するために絶縁樹脂を充填することもできる。その絶縁樹脂には熱膨脹が小さくて、湿気に強くて、信頼性が優れたＢＣＢ(Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ)、ＰＩ(Ｐｏｌｙｉｍｉｄｅ)、あるいはエポキシ(Ｅｐｏｘｙ)のような材料を用いることができる。
【００６３】
そして、本発明は上記端子３６らを形成する段階の次にウェーハ２０の後面に回路２６を形成する段階を含む。
【００６４】
このように回路２６を形成する段階は、上記金属層４２上に通常の感光性レジストを塗布し、マスクを用いて回路２６を露光し、必要のない部分を取り除き、金属層４２をエッチングして所望の回路２６を得る一連の順序で進められる工程である。
【００６５】
しかしながら、本発明においては、端子回路２６を形成するために図１３ａ、１３ｂに示すような液状の感光性レジスト５０を使用するのではなく、ビアホール３２内部に埋め込まれた金属層４２のエッチングを防ぎ、異物や汚染を防ぐために図１３ｃ、１３dに示すような感光性フィルムレジスト５２を使用するという点である。
【００６６】
そこで、本発明による半導体パッケージの製造方法は、その次の工程でとして、回路２６保護をするために保護膜層５６をコーティングする段階である。この段階は回路２６保護のみならず、以後に繋がるバンプ電極３０のソルダボールを安着するための位置指定の役割も同時にする。
【００６７】
この段階の順序は保護膜の層５６をコーティングし、バンプ電極３０のソルダボールを安着させるための回路２６を設けるためにマスクを用いて露光し、必要のない保護膜の層を除去し、ポスト硬化を実施する一連の工程からなる。上記端子回路２６を保護するための保護膜層にはＢＣＢ(Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ)、ＰＩ(Ｐｏｌｙｉｍｉｄｅ)、あるいは、エポキシ(ＥＰｏｘｙ)のような材料を使用することができる。
【００６８】
本発明においては、図１４ａに示すように、ビアホール３２内部を保護膜レジスト６０で埋める方法があり、あるいは、上記ビアホール３２を空き空間に露出させる方法がある。
【００６９】
このように図１４ａの工程においては、ビアホール３２の内部に保護膜レジスト６０を埋め込み、ウェーハ２０の表面は均一な厚さの保護膜層５６を得ることが重要である。
【００７０】
さらに、この段階においては、図１４ｂに示すように、ビアホール３２内部を伝導性ペースト４６で埋め込む工程を進む際にも保護膜層５６のコーティングをする。
【００７１】
その次に本発明による半導体パッケージの製造方法は、上記端子３６上にそれぞれバンプ電極３０を形成する段階を含む。
【００７２】
この段階は図１５に示すように、最後にソルダボールからなるバンプ電極３０を設ける工程である。上記ソルダボールを形成する方法は、予め形成されたバンプ電極３０を有し、上記端子を成する金属層４２に貼り付ける方法と、ソルドペーストを備えてプリンティング、スパッタリング及びジェット方式等で製造する方式があるが、しかしながら、このような工程において重要なことは、いかに生産費が安くて、製品の品質信頼性を高くするのかの点である。
【００７３】
例えば、プリンティング方式でソルダボールのバンプ電極３０を設ける方法は、ソルダボールのピッチの大きい場合は、マスクを用いることができ、ピッチの微細な場合は感光性フィルムレジストを用いる方法にすることができる。
【００７４】
本発明においては、電子機器の軽薄短小化の傾向により、ソルダボールのピッチが継続して小さくなっているため、感光性フィルムレジストを使用するようになる。
【００７５】
また、本発明による半導体パッケージの製造方法は、最後に、上記のような工程らを経て生産された半導体パッケージウェーハ７０を複数の半導体パッケージ１らで切断する段階を含む。
【００７６】
この切断段階は、図１６ａに示すように、上記の製造方法によって完成されたウェーハレベルの半導体パッケージウェーハ７０を多数個のばらの半導体パッケージ１らでダイシング（Ｄｉｃｉｎｇ）する工程である。これは図１６ｂに示すように、ばらのチップ(Ｃｈｉｐ)で切られた半導体パッケージ１らはカメラモジュールの組み立て工程において、予めその後面にバンプ電極３０らが形成されているので、一般的なリフロー工程を経て容易に組み立てが可能であり、それによってカメラモジュールを製作する工程中において多数の工程を取り除くことができる。
【００７７】
例えば、本発明の半導体パッケージ１は、イメージセンサー２２と共にＩＲフィルター１０を一体で構成しているので、従来のカメラモジュールの製作工程に比して取り除くことができる工程は、ＩＲフィルター１０の準備工程として、ＩＲフィルター１０ばらカッティング、カッティング後の検査、そしてボンドディスペンシング、ＩＲフィルター１０付着、及びＵＶ硬化等の工程らを除去または省略することができる。
【００７８】
上記のような本発明による半導体パッケージの製造方法によれば、ウェーハ２０のレベル段階を維持しながら、先にＩＲフィルター１０を接着させ半導体パッケージ１を製作することができるので、カメラモジュールの組み立て工程を画期的に単純化させることができ、大量生産が有利であり、生産原価の節減を達することができる效果が得られる。
【００７９】
上記では本発明の好ましい特定実施例に関して詳しく説明されたが、本発明はこれに限定されるものではない。本明細書または図面の記載内容を通じて当業者らは上記実施例とは異なる本発明の変形構造または均等構造らを多様に構成することができるが、これらは全て本発明の技術思想内に含まれるものである。特に、本発明の構成要素らの材質変更、単純機能の付加、単純形象変更または寸法変更等が多様に提示され得るが、これらは全て本発明の権利範囲内に含まれることは明らかなことである。
【図面の簡単な説明】
【００８０】
【図１】従来の技術による半導体パッケージを示す構成図として、図１ａは正面図であり、図１ｂは背面図である。
【図２】従来の技術によるさらに他の半導体パッケージを示す構成図として、図１ａは正面図であり、図１ｂは背面図であり、図１ｃはバンプ電極を形成した斜視図である。
【図３】従来の技術によるさらに他の半導体パッケージの構造を示す縦断面図である。
【図４】従来の技術によるさらに他の半導体パッケージの構造を示す縦断面である。
【図５】従来の技術によるさらに他の半導体パッケージにおいて、バンプ電極を具備した構造を示す縦断面図である。
【図６】従来の技術によるさらに他の半導体パッケージにおいて、ビアホール(Ｖｉａ Ｈｏｌｅ)を具備した構造を示す縦断面図である。
【図７】本発明による半導体パッケージを示す構成図として、図７ａは正面図であり、図７ｂは背面図であり、図７ｃはＩＲフィルターとバンプ電極を形成した斜視図である。
【図８】本発明による半導体パッケージ製造方法を段階的に示す説明図として、図８ａはＩＲフィルターガラス層を示す構成図であり、図８ｂはＩＲフィルターガラス層とウェーハの結合断面図である。
【図９】本発明による半導体パッケージ製造方法において、ウェーハの後面を切削した断面図である。
【図１０】本発明によってウェーハの後面にビアホールが形成された構造を示す断面図として、図１０ａは詰りビアホールの場合、図１０ｂは貫通ビアホールの場合、である。
【図１１】本発明によってウェーハの後面に端子が形成された構造を示す断面図として、図１１ａは詰りビアホールの場合、図１１ｂは貫通ビアホールの場合、である。
【図１２】本発明によってビアホールに伝導性ペーストが充填された構造を示す断面図として、図１２ａは詰りビアホールの場合、図１２ｂは貫通ビアホールの場合、である。
【図１３】本発明によって端子上に感光性レジストが塗布された構造を示す断面図として、図１３ａは詰りビアホールの場合、図１３ｂは貫通ビアホールの場合、図１３ｃは感光性フィルムレジストを適用した詰りビアホールの場合、図１３ｄは感光性フィルムレジストを適用した貫通ビアホールの場合、である。
【図１４】本発明によってビアホールの内部が充填された構造を示す断面図として、図１４ａは樹脂で充填された場合、図１４ｂは伝導性ペーストで充填された場合、である。
【図１５】図１５ａ、１５ｂは本発明によってバンプ電極を端子に形成した構造図である。
【図１６】本発明によって半導体パッケージがウェーハ形状で製造されて切断される説明図として、図１６ａはウェーハ構造、図１６ｂは半導体パッケージ詳細図、である。
【符号の説明】
【００８１】
１ 本発明による半導体パッケージ
１０ ＩＲフィルター
２０ ウェーハ
２２ イメージセンサー
２６ 回路
２８ パッド電極
２８ａ 絶縁層
３０ バンプ電極
３２ ビアホール
３６ 端子
４２ 金属層
４６ 伝導性ペースト
５０ 液状の感光性レジスト
５２ 感光性フィルムレジスト
５６ 保護膜層
６０ 保護膜レジスト
６２ 金属材料
７０ 半導体パッケージウェーハ
３００、４００、４５０、５００、６００ 従来の半導体パッケージ
３０１、５０１ シリコン基板
３０５ イメージ受光部
３１０ アルミニウムパッド
３５０ 半導体パッケージ
３６２ 電気的接点
３６４ エッジ表面
３６６ 平坦面
３６７ 融着性バンプ
４０７ 保護膜
４１４ エッジ表面
４３２ 電気的接点
４４５ 反射防止コーティング膜
４６０ マイクロレンズアレイ
４６６ パッケージ層
４７８ 電気コンタクト
４９４ ガラス層
５０３ 接続パッド
５０６ 絶縁膜
５０９ ガラス基板
５１１ 再配線
５１２ 柱状電極
５１３ 封止膜
５１４ 溶接ボール
６１０ 半導体チップ
６１１ パッド電極
６１３ 支持基板
６１７ ビアホール
６２０ 柱状端子
６２１ 再配線層
６２２ ソルダマスク
６２３ バンプ電極
【技術分野】
【０００１】
本発明はデジタル光学器機に使用される半導体パッケージ及びその製造方法に関するもので、より詳しくはウェーハレベルパッケージ技術を適用してＣＭＯＳあるいはＣＣＤと言われるイメージセンサーを具備した半導体パッケージの大きさを小型化し、生産コストの節減を達し、大量生産に有利な半導体パッケージ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、ポータブル家庭用ビデオカメラとデジタルカメラのみならず、携帯電話のカメラ機能の採用によって超小型、高画質のイメージセンサーモジュールに対する要求が増えている。このようなイメージセンサーモジュールは、優れた色再現性と微細な表現などの消費者の要求による画素数の増大のみならず、携帯電話に適用されることによる軽薄短小型、高密度パッケージの必要性が高まっている半導体パッケージである。
【０００３】
図１ａは、従来の技術によるイメージセンサーモジュールを成す半導体パッケージ３００の前面を表す。このような従来の半導体パッケージ３００は、基本型構造として、シリコン基板３０１ 上にイメージセンサーまたはイメージ受光部３０５が形成されており、その外側にはアルミニウムパッド３１０らが多数形成された構造である。図１ｂは上記半導体パッケージ３００の後面を表す。
【０００４】
上記のような従来の半導体パッケージ３００が携帯電話用カメラモジュールに適用される方式は、大きく次の三種類で、金ワイヤボンディング技術を利用したＣＯＢ(Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ)、またはＡＣＦ(Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ) あるいはＮＣＰ(Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ)を利用したＣＯＦ(Ｃｈｉｐ ｏｎ ＦＰＣ)方式、そしてＣＳＰ(Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ) 方式に分類することができる。この中で最も注目を浴びているものは現在サイズが小さく、大量生産に適したＣＳＰパッケージ方式である。
【０００５】
このような従来のＣＳＰパッケージ構造及びその製造方法は様々な方式がある。その中で、イメージセンサーをウェーハレベルＣＳＰ方式で製造する方式はシェルケース社(ＳＨＥＬＬＣＡＳＥ Ｌｔｄ.)のＳＨＥＬＬ-ＯＰＣ方式が最も多く使用されている。
【０００６】
図２には、このような従来のＳＨＥＬＬ−ＯＰＣ方式の半導体パッケージ３５０を示している。このような従来の半導体パッケージ３５０は、ＷＯ９９/４０６２４号に記載されたもので、外部環境から保護され機械的な強度が補強された比較的薄くて且つ稠密な構造を有するものであり、そのエッジ表面３６４に沿って多数の電気的接点３６２がメッキされている。
【０００７】
上記接点３６２はエッジ表面全体にパッケージの平坦面３６６上に延長される。このような接点の配列によってパッケージ３５０の平坦面と、エッジを回路基板に付着させることが可能となる。上記のような従来の半導体パッケージ３５０は、融着性バンプ３６７が各接点３６２の端部に形成されていることを表す。上記融着性バンプ３６７は所定の隊形で配列される構造である。
【０００８】
図３には、上記と類似な従来の半導体パッケージ４００を示している。これはＷＯ９９/４０６２４号に記載された内容として、上記半導体パッケージ４００は光放出機と光受信機の中で少なくとも一つを具備し、上面と下面が電気的絶縁及び機械的保護物質から形成されており、その上面と下面中で少なくとも一つには保護膜４０７が光を透過し、電気的絶縁性であるエッジ表面４１４らがパッドを具備する集積回路ダイ４２２を含んでいる。
【０００９】
そこで、このような従来の半導体パッケージ４００はそのエッジ表面４１４に沿って多数の電気的接点４３２がメッキされており、選別フィルター及び/又は反射防止コーティング膜４４５が透明保護膜４０７の外部接合面４０６に形成されている構造である。
【００１０】
図４には、さらに他の構造の従来半導体パッケージ４５０を示している。これはＷＯ０１/４３１８１号に記載された内容として、結晶質のシリコン基材に形成されたマイクロレンズアレイ４６０を具備する。上記シリコン基材４６２の下には通常ガラスで形成されたパッケージ層４６６がエポキシ４６４によって密封されているが、このパッケージ層４６６のエッジに沿って電気コンタクト４７８が形成され、この電気コンタクト４７８は通常バンプ４８０を形成する。そして、導電性パッド４８２は上記シリコン基材４６２を電気コンタクト４７８に連結させる。
【００１１】
このような従来の半導体パッケージ４５０は、通常ガラス層４９４とこれに係わるスペーサー要素４８６らがシリコン基材４６２の上部にエポキシ４８８などの接着剤で密封されてマイクロレンズアレイ４６０とガラス層４９４の間に空間４９６が形成できるようになる。上記パッケージ層４９４は好ましくは透明なものである。
【００１２】
しかし、上記のような従来の半導体パッケージ４００、４５０らはその構造が複雑で、製作しにくいものである。
【００１３】
一方、図５には上記とは異なる方式の半導体パッケージ５００を示している。これは日本国特許出願第２００２-２７４８０７号に記載された内容として、複数の半導体パッケージに対応するサイズのガラス基板５０９上に透明接着層５０８が付着され、その上には下面に光電変換デバイス領域５０２を有するシリコン基板５０１が互いに間隙を形成しながら接着されている。このような従来の構造は、シリコン基板５０１の下面周辺部及びその周りに接続用配線５０７がシリコン基板５０１の接続パッドに接続されている。
【００１４】
そして、絶縁膜５１６、再配線５１１、柱状電極５１２、封止膜５１３及び熔接ボール５１４を形成した後に、シリコン基板５０１の間を切断し、光電変換デバイス領域５０２を具備した半導体パッケージ５００を複数個得る。しかしながら、このような半導体パッケージ５００はその構造が複雑なため製作しにくい問題点がある。
【００１５】
一方、図６には上記とは異なる従来の半導体パッケージ６００が示している。これは日本国特許公開第２００４-１５３２６０号に記載された内容として、半導体チップ６１０上に形成されるパッド電極６１１と、上記半導体チップ６１０の表面に接着される支持基板６１３を具備し、上記半導体チップ６１０の裏面から上記パッド電極６１１の表面に到達するようビアホール６１７が形成され、上記ビアホール６１７内に上記パッド電極６１１と接続される柱状端子６２０が形成される。
【００１６】
さらに、上記柱状端子６２０には再配線層６２１が形成され、その再配線層６２１上にはソルダマスク６２２が被覆され、バンプ電極６２３が上記再配線層６２１に電気的に連結される構造である。
【００１７】
このような従来の技術は、その独特な構造によって断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡを有する半導体パッケージ６００を提供することにある。
【００１８】
しかし、上記のようなイメージセンサーモジュールを成す半導体パッケージらが受光する光はその波長が赤外線領域、可視光線領域、紫外線領域などその以外の領域らもあるが、人が物を見て認識する波長領域の可視光線領域を含む。
【００１９】
従って、上記のような半導体パッケージを装着するカメラモジュールは、ＩＲフィルターを内蔵しているが、このようなＩＲフィルターは赤外線透過率を下げる。上記赤外線領域の光は熱を含んでいるため、上記ＩＲフィルターを介してその透過率を下げ、反射率を上げて上記光を受光するイメージセンサーを保護し、人が認識する可視光線領域の透過率を上げる役割をするようになる。
【００２０】
従来にはＩＲフィルターを四角のガラスにコーティングしてこれをばらにカットし、これをそれぞれの半導体パッケージに付着する方式である。
【００２１】
そのため、従来にはカメラモジュールに上記のような半導体パッケージを装着することとは別個にＩＲフィルターを装着するので、その作業工程は多段階で行なわれるのであり、それによって工程改善が必要な問題点を有したのである。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、上記のような従来の問題点を解消するためのもので、その目的はカメラモジュールの大きさをより小さくすることができ、パッケージングをウェーハレベル段階でするので、大量生産や生産コストダウンの長所を得ることができる半導体パッケージ及びその製造方法を提供することにある。
【００２３】
また、本発明はＰＣＢに装着する工程において、従来の実装方式であるリフローによっても簡単に実装することができるので、カメラモジュールの組み立ての作業生産性を大きく向上させ得る半導体パッケージ及びその製造方法を提供することにある。
【００２４】
さらに、本発明はＣＳＰタイプの製造工程を画期的に短縮することができ、カメラモジュールに別途のＩＲフィルターを装着しなくても良いので、作業工程の改善による作業生産性の向上を図ることができる半導体パッケージ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記のような目的を果たすために本発明は、デジタル器機等に使用される半導体パッケージにおいて、一定大きさのシリコン材料からなり、一側面にはパッド電極が形成されるウェーハ、上記ウェーハのパッド電極の上に接着剤で付着されるＩＲフィルター、上記ウェーハのパッド電極の反対側面に形成されたビアホール内で上記パッド電極にそれぞれ電気的連結を成す端子、及び上記端子ごとにその一側に連結されるバンプ電極(ｂｕｍｐ)、を含むことを特徴とする半導体パッケージを提供する。
【００２６】
さらに、本発明はデジタル器機等に使用される半導体パッケージの製造方法において、一側面にはパッド電極が形成され、シリコン材料からなるウェーハ上にＩＲフィルターを接着する段階、上記ウェーハとＩＲフィルターの厚さが最初のウェーハの厚さ内に維持されるよう上記ウェーハの後面を切削除去させる段階、上記ウェーハ基板の後面から上記パッド電極に到達するようビアホールを加工する段階、上記ビアホール内で上記パッド電極に電気的に連結される端子らを形成する段階、上記端子上にそれぞれバンプ電極を形成する段階、及び上記ウェーハを複数の半導体パッケージらで切断する段階、とを含むことを特徴とする半導体パッケージの製造方法を提供する。
【発明の効果】
【００２７】
本発明によれば、半導体パッケージに一体でＩＲフィルターを装着してそれぞれの半導体パッケージに生産することにより、よりカメラモジュールの大きさを小型化することができ、大量生産や生産原価節減の長所がある。
【００２８】
また、本発明によれば、半導体パッケージの後面にバンプ電極を予め形成して製作されるので、これをカメラモジュール等のＰＣＢに装着する工程で普遍化された実装方式であるリフロー方式によっても簡単に実装することができ、カメラモジュール製作工程の作業生産性を大きく向上させることができる。
【００２９】
さらに、本発明はＣＳＰタイプの製造工程を画期的に短縮することができ、カメラモジュールに別途のＩＲフィルターを装着しなくても良いので、作業工程の改善による顕著な作業生産性の向上を成すことができるのである。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の一実施例を図面に基づいてより詳しく説明する。
【００３１】
本発明による半導体パッケージを図７に示す。
図７ａは本発明による半導体パッケージの正面図であり、図７ｂは後面図であり、図７ｃは縦断面図である。
【００３２】
本発明による半導体パッケージ１は、ウェーハレベルＣＳＰ方式で製作されるものとして、全面にはＩＲフィルター１０が付着され、中央にイメージセンサー２２が形成されたウェーハ２０を、そのウェーハ２０状態でリードの再分配(Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ) 技術を応用してイメージセンサー２２反対面に回路２６を形成し、その回路２６にボールグリッドアレイ技術を利用してソルダボール形態のバンプ電極３０を具備したものである。
【００３３】
本発明による半導体パッケージ１は図７ａに示すように、一定大きさのシリコン材料からなり、一側面にはパッド電極２８が形成されるウェーハ２０が設けられ、上記パッド電極２８が形成される一側面の中央にはイメージセンサー２２が形成される。そして、上記パッド電極２８と共にＳｉＮ３、ＳｉＯ２などからなる絶縁層２８ａが形成される。
【００３４】
そして、本発明は上記ウェーハ２０のパッド電極２８上に接着剤１２で付着されるＩＲフィルター１０を具備する。上記でＩＲフィルター１０はガラス板をウェーハ２０形態に加工してその一方面上にＩＲコーティングをしたものである。そのコーティング面１０ａは、上、下面側のいずれかの一側に貼っても構わないが、本発明においては好ましくはウェーハ２０面と向かい合うように付着される。
【００３５】
上記のように、ＩＲフィルター１０をウェーハ２０上にウェーハ２０レベルで接着させる接着剤１２は透明且つ光の透過性が良いものを使用する。
【００３６】
また、本発明の半導体パッケージ１は、上記ウェーハ２０のパッド電極２８反対側面に形成されたビアホール３２ら内で上記パッド電極２８にそれぞれ電気的連結を成す端子３６を具備する。
【００３７】
上記ビアホール３２はウェーハ２０の後面からパッド電極２８まで貫通形成されるものであり、そのそれぞれのビアホール３２らの内部には金属(Ｍｅｔａl) 材料からなる端子３６がそれぞれ形成されるのである。
【００３８】
さらに、このような端子３６らは図７ｂと７ｃに示すように、上記ウェーハ２０の後面において、電気的な回路２６を成すのである。
【００３９】
また、本発明の半導体パッケージ１は上記端子３６毎にその一側に連結されるバンプ電極(ｂｕｍｐ)３０を含む。
【００４０】
上記バンプ電極３０は、ソルダボールらからなるものとして、それぞれの端子３６ら毎に形成されたものである。このようなバンプ電極３０らがウェーハ２０の後面に形成されることにより、普遍化されたリフロー実装技術を通じて簡単にＰＣＢに実装して軽薄短小の半導体パッケージモジュールを構成することが可能である。
【００４１】
そこで、本発明の半導体パッケージ１は、上記ウェーハ２０の厚さと、その上に接着剤１２で付着されるＩＲフィルター１０の厚さを合わせた厚みが通常のウェーハレベルからなるため、半導体パッケージ１の大きさを最小限に減らすことができるのである。
【００４２】
以下、本発明による半導体パッケージの製造方法について詳しく説明する。
【００４３】
本発明による半導体パッケージの製造方法は、予め一側面にはパッド電極２８が形成され、シリコン材料からなるウェーハ２０上にＩＲフィルター１０を接着する段階を含む。
【００４４】
この段階は図８ａに示すように、ガラスをウェーハ形態で加工してその一方面の上にＩＲコーティングをし、ＩＲフィルター１０を備える。従来には四角のガラスにＩＲコーティングをしてＩＲフィルター１０をばらにカッティングし、これをカメラモジュールにそれぞれ貼り付けて使用したが、本発明においてはウェーハ形状のＩＲフィルター１０をシリコン材料からなったウェーハ２０に一体で付着し、一体で半導体パッケージ１を製作する。
【００４５】
そして、次には図８ｂに示すように、上記ウェーハ２０上に接着剤１２を使用してＩＲフィルター１０ガラス層を接着する。そこで使用される接着剤１２は透明な接着剤として、光の透過性が良い接着剤を使用する。
【００４６】
一方、上記ＩＲフィルター１０のＩＲコーティング面１０ａは、上、下側のいずれか一側に貼っても構わないが、本発明においては好ましくはウェーハ２０のパッド電極２８が形成された一側面と向かい合うようにコーティング面１０ａを形成する方が工程進行上コーティング面１０ａが保護され、より有利である。
【００４７】
本発明による半導体パッケージの製造方法は、上記ウェーハ２０とＩＲフィルター１０の厚さが最初のウェーハ２０の厚さ内で維持されるよう上記ウェーハ２０の後面を切削除去させる段階を含む。
【００４８】
この段階は図９に示すように、ＩＲフィルター１０のガラス層が付着されてないウェーハ２０の後面を薄くする工程である。このような工程によりできるだけウェーハ２０を最大限薄く切削加工した後、後続工程を進行すれば従来のウェーハを加工する全ての設備らを利用することができるので、有利である。
【００４９】
のみならず、半導体パッケージ１の大きさをウェーハ２０レベルに維持することができ、軽薄短小の半導体パッケージモジュールを構成することができる。
【００５０】
その次に本発明による半導体パッケージの製造方法は、上記ウェーハ２０基板の後面から上記パッド電極２８に到達するようビアホール３２らを加工する段階を含む。
【００５１】
この段階は図１０に示すように、ウェーハ２０レベルで、その後面に端子３６リードを再分配するために、上記ウェーハ２０のそれぞれのパッド電極２８位置に上記ウェーハ２０の後面からビアホール３２らを加工する。上記ビアホール３２らを加工する方法は大きく二つの方法に分けることができるが、その一番目の方法はレーザー(Ｌａｓｅｒ)でビアホール３２を加工する方法であり、二番目の方法はドライエッチングＤｒｙ Ｅｔｃｈｉｎｇ） 方法でビアホール３２らを加工する方法である。
【００５２】
上記で一番目のレーザーを使用して加工する方法は、一般レーザーでビアホール３２を加工するようになると、シリコンウェーハ２０の貫通されたビアホール３２の品質は非常に落ちってしまう。そして、レーザー加工の際、熱が発生する問題点により、他の問題を引き起こさせることもできる。従って、本発明においては極超短波光量子ビームを使用する。
【００５３】
いわゆる、フェムト秒レーザー(１、０００兆分の１秒)を用いて極めて短い時間で、図１０ａに示すように、ビアホール３２を加工するようになる。従って、このような加工方式を経ると、ビアホール３２の内壁や表面が滑らかに加工される。
【００５４】
このフェムト秒レーザービアホール３２の加工においては、その加工深さをパッド電極２８まで貫通加工することができ、任意によっては条件を変更してパッド電極２８に到達するようにする詰りビアホール３２に加工することも可能である。
【００５５】
一方、二番目のドライエッチング方式を利用したビアホール３２加工方法は、ウェーハ２０上に一度にビアホール３２らを加工することができるので、量産性が優れる。これは図１０ｂに示すように、ウェーハ２０のパッド電極２８まで到達する詰りビアホール３２らを加工することも可能であり、上記パッド電極２８を貫通するビアホール３２に加工することも可能である。しかしながら、以下ではパッド電極２８を貫通せず、パッド電極２８まで空間が形成される詰りビアホール３２に加工するプロセスについて、より詳しく説明する事にする。
【００５６】
その次に、本発明による半導体パッケージの製造方法は、上記ビアホール３２内で、上記パッド電極２８に電気的に連結される端子３６らを形成する段階を含む。
【００５７】
このような端子３６形成段階は、ウェーハ２０レベルでウェーハ２０のパッド電極２８まで到達するビアホール３２の内部とウェーハ２０の後面に金属層４２をコーティングする。金属をコーティングする方法には様々な方法があり得る。これは図１１に示すように、スパッタリング方法のみでコーティングして多層の所望の金属層４２を得る方法と、図１２に示すように、スパッタリングコーティングと電気メッキを併行して所望の金属層４２を得る二つの方法に分けることができる。
【００５８】
これは図１１に記載したように、一般的なＴｉ, ＴｉＮ, Ｃｕのような原材料（Ｓｏｕｒｓｅ Ｍａｔｅｒｉａｌ）を用いてスパッタリングをし、Ｃｕ電気メッキを行うこともできるが、本発明においては、スパッタリングのみでその特性を表すことができるように３つの層または４つの層で金属層(Ｍｅｔａｌ Ｌａｙｅｒｓ)４２を構成して短時間内に形成するようにする。
【００５９】
上記で言及したＣｕ電気メッキ方式は、ビアホール３２内に５ミクロン厚さの金属層４２をメッキする場合、約６７分が所要される。しかし、本発明のスパッタリング方法にすると、数分だけで工程を進めることができる。特に上記スパッタリングからなる金属層４２は、Ｔａ、ＴａＮ及びＣｕ層を含んで接着層(Ａｄｈｅｓｉｏｎ Ｌａｙｅｒ)、バリアー層(Ｂａｒｒｉｅｒ Ｌａｙｅｒ)、ソルダ拡散層(Ｓｏｌｄｅｒ Ｗｅｔｔａｂｌｅ Ｌａｙｅｒ)らを含んで薄い層でＣｕの拡散バリアー役割を十分に遂行して良い結果を得ることができる。
【００６０】
さらに、図１２に示すように、スパッタリングコーティングと電気メッキを併行する方式には、ビアホール３２の内部を金属で完全に埋め込むフルフィル(Ｆｕｌｌ Ｆｉｌｌ) メッキが可能である。しかしながら、このようなプロセスを用いるには工程時間があまりにも長く掛かり時間を短縮させようとする多くの研究が進んでいる。これとは類似な他の方法には、上記ビアホール３２の上の部分に金属ボール(図示せず)を載せておいて、この金属ボールを溶かしてビアホール３２を埋め込む方式がある。
【００６１】
本発明では上記で説明したスパッタリングのみで金属層４２を形成する方法以外にウェーハ２０レベル状態で上記ビアホール３２を含む領域にシードメタルをスパッタリングして形成し、メタルマスクを用いてメタルをプリンティング方式でビアホール３２内に伝導性ペースト４６を埋め込む方式を採択する。この方法はビアホール３２内を簡単に埋め込むことができる方法として、量産性が非常に優れる。
【００６２】
また、本発明では上記ビアホール３２にスパッタリングで金属層４２を形成し、その金属層４２を保護するために絶縁樹脂を充填することもできる。その絶縁樹脂には熱膨脹が小さくて、湿気に強くて、信頼性が優れたＢＣＢ(Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ)、ＰＩ(Ｐｏｌｙｉｍｉｄｅ)、あるいはエポキシ(Ｅｐｏｘｙ)のような材料を用いることができる。
【００６３】
そして、本発明は上記端子３６らを形成する段階の次にウェーハ２０の後面に回路２６を形成する段階を含む。
【００６４】
このように回路２６を形成する段階は、上記金属層４２上に通常の感光性レジストを塗布し、マスクを用いて回路２６を露光し、必要のない部分を取り除き、金属層４２をエッチングして所望の回路２６を得る一連の順序で進められる工程である。
【００６５】
しかしながら、本発明においては、端子回路２６を形成するために図１３ａ、１３ｂに示すような液状の感光性レジスト５０を使用するのではなく、ビアホール３２内部に埋め込まれた金属層４２のエッチングを防ぎ、異物や汚染を防ぐために図１３ｃ、１３dに示すような感光性フィルムレジスト５２を使用するという点である。
【００６６】
そこで、本発明による半導体パッケージの製造方法は、その次の工程でとして、回路２６保護をするために保護膜層５６をコーティングする段階である。この段階は回路２６保護のみならず、以後に繋がるバンプ電極３０のソルダボールを安着するための位置指定の役割も同時にする。
【００６７】
この段階の順序は保護膜の層５６をコーティングし、バンプ電極３０のソルダボールを安着させるための回路２６を設けるためにマスクを用いて露光し、必要のない保護膜の層を除去し、ポスト硬化を実施する一連の工程からなる。上記端子回路２６を保護するための保護膜層にはＢＣＢ(Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ)、ＰＩ(Ｐｏｌｙｉｍｉｄｅ)、あるいは、エポキシ(ＥＰｏｘｙ)のような材料を使用することができる。
【００６８】
本発明においては、図１４ａに示すように、ビアホール３２内部を保護膜レジスト６０で埋める方法があり、あるいは、上記ビアホール３２を空き空間に露出させる方法がある。
【００６９】
このように図１４ａの工程においては、ビアホール３２の内部に保護膜レジスト６０を埋め込み、ウェーハ２０の表面は均一な厚さの保護膜層５６を得ることが重要である。
【００７０】
さらに、この段階においては、図１４ｂに示すように、ビアホール３２内部を伝導性ペースト４６で埋め込む工程を進む際にも保護膜層５６のコーティングをする。
【００７１】
その次に本発明による半導体パッケージの製造方法は、上記端子３６上にそれぞれバンプ電極３０を形成する段階を含む。
【００７２】
この段階は図１５に示すように、最後にソルダボールからなるバンプ電極３０を設ける工程である。上記ソルダボールを形成する方法は、予め形成されたバンプ電極３０を有し、上記端子を成する金属層４２に貼り付ける方法と、ソルドペーストを備えてプリンティング、スパッタリング及びジェット方式等で製造する方式があるが、しかしながら、このような工程において重要なことは、いかに生産費が安くて、製品の品質信頼性を高くするのかの点である。
【００７３】
例えば、プリンティング方式でソルダボールのバンプ電極３０を設ける方法は、ソルダボールのピッチの大きい場合は、マスクを用いることができ、ピッチの微細な場合は感光性フィルムレジストを用いる方法にすることができる。
【００７４】
本発明においては、電子機器の軽薄短小化の傾向により、ソルダボールのピッチが継続して小さくなっているため、感光性フィルムレジストを使用するようになる。
【００７５】
また、本発明による半導体パッケージの製造方法は、最後に、上記のような工程らを経て生産された半導体パッケージウェーハ７０を複数の半導体パッケージ１らで切断する段階を含む。
【００７６】
この切断段階は、図１６ａに示すように、上記の製造方法によって完成されたウェーハレベルの半導体パッケージウェーハ７０を多数個のばらの半導体パッケージ１らでダイシング（Ｄｉｃｉｎｇ）する工程である。これは図１６ｂに示すように、ばらのチップ(Ｃｈｉｐ)で切られた半導体パッケージ１らはカメラモジュールの組み立て工程において、予めその後面にバンプ電極３０らが形成されているので、一般的なリフロー工程を経て容易に組み立てが可能であり、それによってカメラモジュールを製作する工程中において多数の工程を取り除くことができる。
【００７７】
例えば、本発明の半導体パッケージ１は、イメージセンサー２２と共にＩＲフィルター１０を一体で構成しているので、従来のカメラモジュールの製作工程に比して取り除くことができる工程は、ＩＲフィルター１０の準備工程として、ＩＲフィルター１０ばらカッティング、カッティング後の検査、そしてボンドディスペンシング、ＩＲフィルター１０付着、及びＵＶ硬化等の工程らを除去または省略することができる。
【００７８】
上記のような本発明による半導体パッケージの製造方法によれば、ウェーハ２０のレベル段階を維持しながら、先にＩＲフィルター１０を接着させ半導体パッケージ１を製作することができるので、カメラモジュールの組み立て工程を画期的に単純化させることができ、大量生産が有利であり、生産原価の節減を達することができる效果が得られる。
【００７９】
上記では本発明の好ましい特定実施例に関して詳しく説明されたが、本発明はこれに限定されるものではない。本明細書または図面の記載内容を通じて当業者らは上記実施例とは異なる本発明の変形構造または均等構造らを多様に構成することができるが、これらは全て本発明の技術思想内に含まれるものである。特に、本発明の構成要素らの材質変更、単純機能の付加、単純形象変更または寸法変更等が多様に提示され得るが、これらは全て本発明の権利範囲内に含まれることは明らかなことである。
【図面の簡単な説明】
【００８０】
【図１】従来の技術による半導体パッケージを示す構成図として、図１ａは正面図であり、図１ｂは背面図である。
【図２】従来の技術によるさらに他の半導体パッケージを示す構成図として、図１ａは正面図であり、図１ｂは背面図であり、図１ｃはバンプ電極を形成した斜視図である。
【図３】従来の技術によるさらに他の半導体パッケージの構造を示す縦断面図である。
【図４】従来の技術によるさらに他の半導体パッケージの構造を示す縦断面である。
【図５】従来の技術によるさらに他の半導体パッケージにおいて、バンプ電極を具備した構造を示す縦断面図である。
【図６】従来の技術によるさらに他の半導体パッケージにおいて、ビアホール(Ｖｉａ Ｈｏｌｅ)を具備した構造を示す縦断面図である。
【図７】本発明による半導体パッケージを示す構成図として、図７ａは正面図であり、図７ｂは背面図であり、図７ｃはＩＲフィルターとバンプ電極を形成した斜視図である。
【図８】本発明による半導体パッケージ製造方法を段階的に示す説明図として、図８ａはＩＲフィルターガラス層を示す構成図であり、図８ｂはＩＲフィルターガラス層とウェーハの結合断面図である。
【図９】本発明による半導体パッケージ製造方法において、ウェーハの後面を切削した断面図である。
【図１０】本発明によってウェーハの後面にビアホールが形成された構造を示す断面図として、図１０ａは詰りビアホールの場合、図１０ｂは貫通ビアホールの場合、である。
【図１１】本発明によってウェーハの後面に端子が形成された構造を示す断面図として、図１１ａは詰りビアホールの場合、図１１ｂは貫通ビアホールの場合、である。
【図１２】本発明によってビアホールに伝導性ペーストが充填された構造を示す断面図として、図１２ａは詰りビアホールの場合、図１２ｂは貫通ビアホールの場合、である。
【図１３】本発明によって端子上に感光性レジストが塗布された構造を示す断面図として、図１３ａは詰りビアホールの場合、図１３ｂは貫通ビアホールの場合、図１３ｃは感光性フィルムレジストを適用した詰りビアホールの場合、図１３ｄは感光性フィルムレジストを適用した貫通ビアホールの場合、である。
【図１４】本発明によってビアホールの内部が充填された構造を示す断面図として、図１４ａは樹脂で充填された場合、図１４ｂは伝導性ペーストで充填された場合、である。
【図１５】図１５ａ、１５ｂは本発明によってバンプ電極を端子に形成した構造図である。
【図１６】本発明によって半導体パッケージがウェーハ形状で製造されて切断される説明図として、図１６ａはウェーハ構造、図１６ｂは半導体パッケージ詳細図、である。
【符号の説明】
【００８１】
１ 本発明による半導体パッケージ
１０ ＩＲフィルター
２０ ウェーハ
２２ イメージセンサー
２６ 回路
２８ パッド電極
２８ａ 絶縁層
３０ バンプ電極
３２ ビアホール
３６ 端子
４２ 金属層
４６ 伝導性ペースト
５０ 液状の感光性レジスト
５２ 感光性フィルムレジスト
５６ 保護膜層
６０ 保護膜レジスト
６２ 金属材料
７０ 半導体パッケージウェーハ
３００、４００、４５０、５００、６００ 従来の半導体パッケージ
３０１、５０１ シリコン基板
３０５ イメージ受光部
３１０ アルミニウムパッド
３５０ 半導体パッケージ
３６２ 電気的接点
３６４ エッジ表面
３６６ 平坦面
３６７ 融着性バンプ
４０７ 保護膜
４１４ エッジ表面
４３２ 電気的接点
４４５ 反射防止コーティング膜
４６０ マイクロレンズアレイ
４６６ パッケージ層
４７８ 電気コンタクト
４９４ ガラス層
５０３ 接続パッド
５０６ 絶縁膜
５０９ ガラス基板
５１１ 再配線
５１２ 柱状電極
５１３ 封止膜
５１４ 溶接ボール
６１０ 半導体チップ
６１１ パッド電極
６１３ 支持基板
６１７ ビアホール
６２０ 柱状端子
６２１ 再配線層
６２２ ソルダマスク
６２３ バンプ電極
【特許請求の範囲】
【請求項１】
デジタル器機等に使用される半導体パッケージにおいて、
一定大きさのシリコン材料からなり、一側面にはパッド電極が形成されるウェーハ、
上記ウェーハのパッド電極の上に接着剤で付着されるＩＲフィルター、
上記ウェーハのパッド電極の反対側面に形成されたビアホールら内で上記パッド電極にそれぞれ電気的連結を成す端子、及び
上記端子ごとにその一側に連結されるバンプ電極(ｂｕｍｐ)、を含むことを特徴とする半導体パッケージ。
【請求項２】
上記ＩＲフィルターのコーティング面は、上記ウェーハ面と向かい合うように形成されたことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
上記IＲフィルターは上記ウェーハ形態で加工され、その表面上にＩＲコーティング面を形成したガラス板からなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
上記ウェーハ厚さは、その上に接着剤で付着されるＩＲフィルターの厚さを合わせた厚みが最初のウェーハレベルからなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
デジタル器機等に使用される半導体パッケージの製造方法において、
一側面にはパッド電極が形成され、シリコン材料からなるウェーハ上にＩＲフィルターを接着する段階、
上記ウェーハとＩＲフィルターの厚さが最初のウェーハの厚さ内に維持されるよう上記ウェーハの後面を切削除去させる段階、
上記ウェーハ基板の後面から上記パッド電極に到達するようビアホールを加工する段階、
上記ビアホール内で上記パッド電極に電気的に連結される端子らを形成する段階、
上記端子上にそれぞれバンプ電極を形成する段階、及び
上記ウェーハを複数の半導体パッケージらで切断する段階、を含むことを特徴とする半導体パッケージの製造方法。
【請求項６】
上記ＩＲフィルターのコーティング面は、上記ウェーハ面と向かい合うように形成されたことを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
上記ＩＲフィルターは、上記ウェーハ形態で加工され、その表面上にＩＲコーティング面を形成したガラス板からなることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項８】
上記ビアホールらを加工する段階は、極超短波光量子ビーム、いわゆるフェムト秒レーザーを使用して行われることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項９】
上記ビアホールはその加工深さがパッド電極を貫通加工したり、あるいはパッド電極に到達するようにする詰りビアホール加工からなることを特徴とする請求項８に記載の半導体パッケージの製造方法。
【請求項１０】
上記端子らを形成する段階は、上記ビアホールを含む領域をスパッタリングして３個層または４個層で金属層(Ｍｅｔａl Ｌａｙｅｒｓ)を形成して行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１１】
上記金属層はＴａ、ＴａＮ及びＣｕ層を含んで接着層(Ａｄｈｅｓｉｏｎ Ｌａｙｅｒ)、バリアー層(Ｂａｒｒｉｅｒ Ｌａｙｅｒ)、ソルダ拡散層(Ｓｏｌｄｅｒ Ｗｅｔｔａｂｌｅ Ｌａｙｅｒ)らを含むことを特徴とする請求項１０に記載の半導体パッケージの製造方法。
【請求項１２】
上記端子らを形成する段階は、上記ビアホールを含む領域にシードメタルをスパッタリングして形成し、プリンティング方式でビアホール内に伝導性ペーストを埋め込んで行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１３】
上記端子らを形成する段階は、上記ビアホールを含んだ領域にスパッタリングで金属層を形成し、その金属層を保護するために絶縁樹脂を充填して行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１４】
上記絶縁樹脂は熱膨脹が小さく、湿気に強く、信頼性が優れたＢＣＢ(Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ)、ＰＩ(Ｐｏｌｙｉｍｉｄｅ)、またはエポキシ(Ｅｐｏｘｙ) 材料からなることを特徴とする請求項１３に記載の半導体パッケージの製造方法。
【請求項１５】
上記端子らを形成する段階は、ウェーハレベル状態で行われることを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１６】
上記端子上にバンプ電極を形成する段階は、感光性フィルムレジストを使用して行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１】
デジタル器機等に使用される半導体パッケージにおいて、
一定大きさのシリコン材料からなり、一側面にはパッド電極が形成されるウェーハ、
上記ウェーハのパッド電極の上に接着剤で付着されるＩＲフィルター、
上記ウェーハのパッド電極の反対側面に形成されたビアホールら内で上記パッド電極にそれぞれ電気的連結を成す端子、及び
上記端子ごとにその一側に連結されるバンプ電極(ｂｕｍｐ)、を含むことを特徴とする半導体パッケージ。
【請求項２】
上記ＩＲフィルターのコーティング面は、上記ウェーハ面と向かい合うように形成されたことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
上記IＲフィルターは上記ウェーハ形態で加工され、その表面上にＩＲコーティング面を形成したガラス板からなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
上記ウェーハ厚さは、その上に接着剤で付着されるＩＲフィルターの厚さを合わせた厚みが最初のウェーハレベルからなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
デジタル器機等に使用される半導体パッケージの製造方法において、
一側面にはパッド電極が形成され、シリコン材料からなるウェーハ上にＩＲフィルターを接着する段階、
上記ウェーハとＩＲフィルターの厚さが最初のウェーハの厚さ内に維持されるよう上記ウェーハの後面を切削除去させる段階、
上記ウェーハ基板の後面から上記パッド電極に到達するようビアホールを加工する段階、
上記ビアホール内で上記パッド電極に電気的に連結される端子らを形成する段階、
上記端子上にそれぞれバンプ電極を形成する段階、及び
上記ウェーハを複数の半導体パッケージらで切断する段階、を含むことを特徴とする半導体パッケージの製造方法。
【請求項６】
上記ＩＲフィルターのコーティング面は、上記ウェーハ面と向かい合うように形成されたことを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
上記ＩＲフィルターは、上記ウェーハ形態で加工され、その表面上にＩＲコーティング面を形成したガラス板からなることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項８】
上記ビアホールらを加工する段階は、極超短波光量子ビーム、いわゆるフェムト秒レーザーを使用して行われることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項９】
上記ビアホールはその加工深さがパッド電極を貫通加工したり、あるいはパッド電極に到達するようにする詰りビアホール加工からなることを特徴とする請求項８に記載の半導体パッケージの製造方法。
【請求項１０】
上記端子らを形成する段階は、上記ビアホールを含む領域をスパッタリングして３個層または４個層で金属層(Ｍｅｔａl Ｌａｙｅｒｓ)を形成して行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１１】
上記金属層はＴａ、ＴａＮ及びＣｕ層を含んで接着層(Ａｄｈｅｓｉｏｎ Ｌａｙｅｒ)、バリアー層(Ｂａｒｒｉｅｒ Ｌａｙｅｒ)、ソルダ拡散層(Ｓｏｌｄｅｒ Ｗｅｔｔａｂｌｅ Ｌａｙｅｒ)らを含むことを特徴とする請求項１０に記載の半導体パッケージの製造方法。
【請求項１２】
上記端子らを形成する段階は、上記ビアホールを含む領域にシードメタルをスパッタリングして形成し、プリンティング方式でビアホール内に伝導性ペーストを埋め込んで行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１３】
上記端子らを形成する段階は、上記ビアホールを含んだ領域にスパッタリングで金属層を形成し、その金属層を保護するために絶縁樹脂を充填して行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項１４】
上記絶縁樹脂は熱膨脹が小さく、湿気に強く、信頼性が優れたＢＣＢ(Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ)、ＰＩ(Ｐｏｌｙｉｍｉｄｅ)、またはエポキシ(Ｅｐｏｘｙ) 材料からなることを特徴とする請求項１３に記載の半導体パッケージの製造方法。
【請求項１５】
上記端子らを形成する段階は、ウェーハレベル状態で行われることを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１６】
上記端子上にバンプ電極を形成する段階は、感光性フィルムレジストを使用して行なわれることを特徴とする請求項５に記載の半導体パッケージの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７ａ】
【図７ｂ】
【図７ｃ】
【図８ａ】
【図８ｂ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３ａ】
【図１３ｂ】
【図１３ｃ】
【図１３ｄ】
【図１４】
【図１５】
【図１６ａ】
【図１６ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７ａ】
【図７ｂ】
【図７ｃ】
【図８ａ】
【図８ｂ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３ａ】
【図１３ｂ】
【図１３ｃ】
【図１３ｄ】
【図１４】
【図１５】
【図１６ａ】
【図１６ｂ】
【公開番号】特開２００６−２１０８８８（Ｐ２００６−２１０８８８Ａ）
【公開日】平成１８年８月１０日（２００６．８．１０）
【国際特許分類】
【出願番号】特願２００５−３５１３８９（Ｐ２００５−３５１３８９）
【出願日】平成１７年１２月６日（２００５．１２．６）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成１８年８月１０日（２００６．８．１０）
【国際特許分類】
【出願日】平成１７年１２月６日（２００５．１２．６）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]