半導体レーザ素子及びその製造方法
【課題】電流の利用効率を高めた半導体レーザ素子及びその製造方法を提供する。
【解決手段】半導体レーザ素子は、第１ｐクラッド層１４上の所定の領域に形成されたリッジ部２と、第１ｐクラッド層１４上におけるリッジ部２の近傍の領域に凹部を介して配置されたランド部３と、リッジ部２に接続する電極２０と備え、ランド部３は、第２ｐクラッド層１６、コンタクト層１８、ｎ型ＧａＡｓ層２１と備え、リッジ部２は、第２ｐクラッド層１６、コンタクト層１８を備え、電極２０はリッジ部２のコンタクト層１８と接続している。
【解決手段】半導体レーザ素子は、第１ｐクラッド層１４上の所定の領域に形成されたリッジ部２と、第１ｐクラッド層１４上におけるリッジ部２の近傍の領域に凹部を介して配置されたランド部３と、リッジ部２に接続する電極２０と備え、ランド部３は、第２ｐクラッド層１６、コンタクト層１８、ｎ型ＧａＡｓ層２１と備え、リッジ部２は、第２ｐクラッド層１６、コンタクト層１８を備え、電極２０はリッジ部２のコンタクト層１８と接続している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子及びその製造方法、特に、エアリッジ構造を有する半導体レーザ素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、例えば下記の特許文献１のように、エアリッジ構造を有する半導体レーザ素子が知られている。このエアリッジ構造を有する半導体レーザ素子は、共振器として凸状のエアリッジ構造を設けることによって放熱効率を高め、耐熱性を高めている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−０９４１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１等に記載された半導体レーザ素子は、供給電流に高周波電流を重畳させて駆動した場合に、リッジ部の直下以外の領域に容量成分が発生することにより、リッジ部の直下以外の領域にも電流が流れてしまう。これにより、従来の半導体レーザ素子では、発光に寄与しない電流によって、電極に供給した電流の利用効率が低下する問題があった。この問題のため、従来の半導体レーザ素子では、電流閾値が上がってしまい、余計な熱が発生することで耐熱性が低下していた。
【０００５】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、電流の利用効率を高めた半導体レーザ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決する第１の発明に係る半導体レーザ素子は、第１導電型の第１クラッド層（１２）と、前記第１クラッド層（１２）上に形成された活性層（１３）と、前記活性層（１３）上に形成された第２導電型の第２クラッド層（１４）と、前記第２クラッド層（１４）上の所定の領域に形成された第２導電型のリッジ部（２）と、前記第２クラッド層（１４）上における前記リッジ部（２）の近傍の領域に凹部を介して配置されたランド部（３）と、前記リッジ部（２）に接続する電極（２０）と、備え、前記ランド部（３）は、前記第２クラッド層（１４）上に形成された第２導電型の第３クラッド層（１６）と、前記第３クラッド層（１６）上に形成された第２導電型のコンタクト層（１８）と、前記コンタクト層（１８）上に形成された第１導電型層（２１）と、備え、前記リッジ部（２）は、前記第２クラッド層（１４）上に形成された前記第３クラッド層（１６）と、前記第３クラッド層（１６）上に形成された前記コンタクト層（１８）と、
を備え、前記電極（２０）は前記リッジ部（２）の前記コンタクト層（１８）と接続していることを特徴とする。
【０００７】
上記の課題を解決する第２の発明に係る半導体レーザ素子の製造方法は、第１導電型の半導体基板（１１）上に、第１導電型の第１クラッド層（１２）、活性層（１３）、第２導電型の第２クラッド層（１４）、第２導電型のエッチングストップ層（１５）、第２導電型の第３クラッド層（１６）、第２導電型のコンタクト層（１８）及び第１導電型層（２１）を順次成膜する成膜工程と、前記成膜工程の後に、前記第１導電型層（２１）、前記コンタクト層（１８）及び前記第３クラッド層（１６）を部分的にエッチングして、前記エッチングストップ層（１５）上に前記第３クラッド層（１６）、前記コンタクト層（１５）及び前記第１導電型層（２１）を有するリッジ部（２）と、前記リッジ部（２）の近傍に凹部を介して配置され、前記エッチングストップ層（１５）上に前記第３クラッド層（１６）、前記コンタクト層（１８）及び前記第１導電型層（２１）を有するランド部（３）と、を形成するエッチング工程と、前記エッチング工程の後に、前記リッジ部（２）及び前記ランド部（３）を覆うように前記エッチングストップ層（１５）上に保護膜（１９）を形成する保護膜形成工程と、前記保護膜形成工程の後に、前記リッジ部（２）の上面における前記保護膜（１９）及び前記第１導電型層（２１）をエッチングして前記リッジ部（２）の前記コンタクト層（１８）を露出させる開口部を形成する開口部形成工程と、前記開口部形成工程の後に、前記保護膜（１９）上に、前記リッジ部（２）の前記コンタクト層（１８）に前記開口部を介して接続する電極（２０）を形成する電極形成工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、リッジ部近傍の第２導電型の領域に第１導電型層を積層しているので、リッジ部に流れるべき電流がリッジ部近傍の発光に寄与しない領域に流れることを抑制して、電流の利用効率を従来よりも高めることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態として示すエアリッジ型半導体レーザ素子において、ＧａＡｓ基板上のパターニング状態を示す上面図である。
【図２】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の断面図である。
【図３】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、ＧａＡｓ基板からｎ型ＧａＡｓ層まで成膜した状態を示す断面図である。
【図４】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、エッチングを施してエアリッジ部に相当する凸部を形成した状態を示す断面図である。
【図５】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、窒化シリコン膜を被覆した状態を示す断面図である。
【図６】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、エアリッジ部に相当する凸部上にレジスト膜の開口パターンを形成した状態を示す断面図である。
【図７】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、エアリッジ部となるべき部分のｎ型ＧａＡｓ層を除去した状態を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
本発明を適用した実施形態として示すエアリッジ型半導体レーザ素子は、例えば図１に示すようにＧａＡｓ基板１上に形成され、図２に示すように構成される。図１は、ＧａＡｓ基板１上に、ＭＯ−ＣＶＤ（Metal Organic Chemical Vapor Deposition；有機金属気相成長法）によってＡｌＧａＩｎＰ系材料を成膜し、当該成膜面上にエアリッジ共振器パターンを形成した状態を示している。このエアリッジ共振器パターンは、リッジ部２、ランド部３及びエッチング部４を所定の位置関係にレイアウトして構成される。
【００１２】
ＧａＡｓ基板１の成膜面には、略直方体状のリッジ部２と、リッジ部２の両脇に形成された凹形状（溝状）のエッチング部４、リッジ部２の両脇にエッチング部４をそれぞれ介してランド部３が形成されている。ランド部３は、リッジ部２と同じ高さ位置に上面を有し、リッジ部２の上面面積よりも広く形成されている。このレイアウトによって、リッジ部２の近傍にエッチング部４をランド部３が配置された構成となる（エアリッジ隣接部）。
【００１３】
図１に示した断面Ａ−Ａにおけるリッジ部２の長手方向と垂直する断面図を、図２に示す。
【００１４】
ｎ型のＧａＡｓ基板１１上には、ｎクラッド層１２（第１クラッド層）が形成されている。ｎクラッド層１２は、ｎ型（第１導電型）半導体である。ｎクラッド層１２は、ｎ型のＧａＡｓ基板１１上にＧａＡｓのバッファ層を形成し、ＡｌＧａＩｎＰ層にＳｉドーピングして形成される。このｎクラッド層１２は、例えば２８００ｎｍの膜厚で形成されている。
【００１５】
ｎクラッド層１２上には、ＭＱＷ（multi-quantum well：多重量子井戸）活性層１３が形成されている。ＭＱＷ活性層１３は、ＡｌＧａＩｎＰ層とＧａＩｎＰ層とを交互に多層に形成されてなる。このＭＱＷ活性層１３は、例えばトータルで１００ｎｍの膜厚で形成されている。
【００１６】
ＭＱＷ活性層１３上には、第１ｐクラッド層１４（第２クラッド層）が形成されている。第１ｐクラッド層１４は、ｐ型（第２導電型）半導体である。第１ｐクラッド層１４は、ＡｌＧａＩｎＰ層にＭｇやＺｎをドーピングして形成される。第１ｐクラッド層１４は、例えば１７０ｎｍの膜厚で形成されている。
【００１７】
第１ｐクラッド層１４上には、エッチングストッパ層としてのｐ型ＭＱＢ（multi-quantum barriers：多重量子障壁）層１５が形成されている。ｐ型ＭＱＢ層１５は、エッチング部４を形成する際にエッチング深度が第１ｐ型クラッド層１４にまで及ばないようエッチングストッパ層として機能する。ｐ型ＭＱＢ層１５は、ＧａＩｎＰ層とＡｌＧａＩｎＰ層とを交互に多層に形成されており、ＭｇやＺｎをドーピングして形成される。ｐ型ＭＱＢ層１５は、例えばトータルで３４ｎｍの膜厚で形成されている。
【００１８】
リッジ部２は、ｐ型ＭＱＢ層１５上に順次成膜された、第２ｐクラッド層１６（第３クラッド層）、ｐ型の障壁緩和層１７、及びｐ型のコンタクト層１８を備えている。
【００１９】
第２ｐクラッド層１６は、ｐ型（第２導電型）半導体である。第２ｐクラッド層１６は、ＡｌＧａＩｎＰ層にＭｇやＺｎをドーピングして形成される。第２ｐクラッド層１６は、例えば１２５０ｎｍの膜厚で形成されている。
【００２０】
障壁緩和層１７は、ＧａＩｎＰ層にＺｎをドーピングして形成される。障壁緩和層１７は、例えば４０ｎｍの膜厚で形成されている。
【００２１】
コンタクト層１８は、ＧａＡｓ層にＺｎをドーピングして形成される。コンタクト層１８は、例えば１５０ｎｍの膜厚で形成されている。コンタクト層１８は、ｐ型半導体である。
【００２２】
ランド部３におけるコンタクト層１８上には、ｎ型ＧａＡｓ層２１が形成されている。このｎ型ＧａＡｓ層２１は、ＧａＡｓ層にＳｉをドーピングして形成される。ｎ型ＧａＡｓ層２１は、例えば１００ｎｍの膜厚で形成されている。このｎ型ＧａＡｓ層２１は、リッジ部２のコンタクト層１８上からは除去されている。コンタクト層１８上にｎ型ＧａＡｓ層２１が形成されることによって、ランド部３には、ＮＰ構造が形成される。このｎ型ＧａＡｓ層２１は、膜厚が厚いほど、厚さ方向において流れる電流を抑制する効果を高めるが、他の素子特性を考慮した膜厚とされる。
【００２３】
リッジ部２、ランド部３、及びエッチング部４を覆うようにｐ型ＭＱＢ層１５上に窒化シリコン（ＳｉＮ）膜１９が形成されている。ＳｉＮ膜１９は、例えば１４０ｎｍの膜厚で形成されている。このＳｉＮ膜１９は、リッジ部２の上面にコンタクト層１８を露出させる開口部１９ａが形成されている。
【００２４】
ＳｉＮ膜１９上には上記開口部１９ａを介してコンタクト層１８にオーミックコンタクトするｐ側電極（金メッキ電極）２０が形成されている。ＧａＡｓ基板１１の下層にはｎ側電極（金メッキ電極）が形成されているが省略している。
【００２５】
このようなエアリッジ型半導体レーザ素子は、第１ｐクラッド層１４上の所定の領域にリッジ部２を形成し、第１ｐクラッド層１４上リッジ部２の近傍の領域にエッチング部４を介してランド部３を配置しており、リッジ部２にｐ側電極（金メッキ電極）２０を接続している。このエアリッジ型半導体レーザ素子は、リッジ部２が、第２ｐクラッド層１６とコンタクト層１８とを含み、ｐ側電極（金メッキ電極）２０がリッジ部２のコンタクト層１８と接続している。一方、ランド部３は、第２ｐクラッド層１６と障壁緩和層１７に加え、障壁緩和層１７上にｎ型ＧａＡｓ層２１が形成されている。
【００２６】
つぎに、上述したエアリッジ型半導体レーザ素子の製造方法について説明する。
【００２７】
先ず、図３に示すように、ＧａＡｓ基板１１上に、ｎクラッド層１２、ＭＱＷ活性層１３、第１ｐクラッド層１４、ｐ型ＭＱＢ層１５、第２ｐクラッド層１６、障壁緩和層１７、コンタクト層１８及びｎ型ＧａＡｓ層２１を順次成膜する（成膜工程）。このように、エピタキシャル成膜最上層を、ｎ型ＧａＡｓ層２１で終端させる。
【００２８】
次の工程では、ｎ型ＧａＡｓ層２１、コンタクト層１８、障壁緩和層１７及び第２ｐクラッド層１６を部分的にエッチング除去することにより、ｐ型ＭＱＢ層１５上に第２ｐクラッド層１６、コンタクト層１８及びｎ型ＧａＡｓ層２１を有するリッジ部２と、リッジ部２の近傍に凹部を介して配置され、ｐ型ＭＱＢ層１５上に第２ｐクラッド層１６、コンタクト層１８及びｎ型ＧａＡｓ層２１を有するランド部３とを形成する（エッチング工程）。
【００２９】
次の工程では、図５に示すように、リッジ部２、ランド部３及びエッチング部４を覆うようにｐ型ＭＱＢ層１５上に窒化シリコン膜１９を形成する（保護膜形成工程）。
【００３０】
次の工程では、図６に示すように、窒化シリコン膜１９の全体に亘ってレジスト膜２３を形成した後、レジスト膜２３にリッジ部２の上面を露出させる開口パターン２３ａを形成する。
【００３１】
次の工程では、図７に示すように、レジスト膜２３をエッチングマスクとして開口パターン２３ａが形成されている領域の窒化シリコン膜１９及びｎ型ＧａＡｓ層２１をエッチング除去して、リッジ部２のコンタクト層１８を露出させる開口部を形成する（開口部形成工程）。窒化シリコン膜１９はＣＦ４ガス等を用いたドライエッチング等によって除去することができる。ｎ型ＧａＡｓ層２１はＣｌ２＋ＳｉＣｌ４＋Ａｒの混合ガス等を用いたドライエッチングやウェットエッチングによって除去することができる。なお、レジスト膜２３をエッチングマスクとして開口パターン２３ａが形成されている領域の窒化シリコン膜１９を除去した後、窒化シリコン膜１９をエッチングマスクとして開口パターン２３ａが形成されている領域のｎ型ＧａＡｓ層２１を除去するようにしてもよい。
【００３２】
その後、窒化シリコン膜１９上に、リッジ部２のコンタクト層１７と開口部を介してオーミックコンタクトするｐ側電極（金めっき電極）を形成し、ＧａＡｓ基板１１の下面にＧａＡｓ基板１１とオーミックコンタクトするｎ側電極（金めっき電極）を形成することにより、図２に示したエアリッジ型半導体レーザ素子を作製することができる。
【００３３】
以上のようなエアリッジ型半導体レーザ素子によれば、リッジ部２に隣接するランド部３のｐ型半導体であるコンタクト層１７上にｎ型ＧａＡｓ層２０を形成して、ＮＰ構造を有する。エアリッジ型半導体レーザ素子は、ｐ側電極１９とｎ側電極との間に供給電流に高周波電流を重畳させて印加した場合に、容量成分となったランド部３にも電流が流れようとするが、ＮＰ構造によってランド部３に流れる電流が抑制される。したがって、ランド部３に流れる電流が抑制された分の電流がリッジ部２に流れる。これにより、上述したエアリッジ型半導体レーザ素子によれば、電流の利用効率を高めて、電流閾値を下げ、発光時の発熱を抑制できる。
【００３４】
なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００３５】
１ ＧａＡｓ基板
２ エアリッジ部
３ ランド部
４ エッチング部
１１ ＧａＡｓ基板
１２ ｎクラッド層
１３ ＭＱＷ活性層
１４ 第１ｐクラッド層
１５ ＭＱＢエッチングストッパ層
１６ 第２ｐクラッド層
１７ 障壁緩和層
１８ コンタクト層
１９ 窒化シリコン（ＳｉＮ）膜
２０ ｐ側電極（金メッキ電極）
２１ ｎ型ＧａＡｓ層２１
２３ レジスト膜
２３ａ 開口パターン
【技術分野】
【０００１】
本発明は、半導体レーザ素子及びその製造方法、特に、エアリッジ構造を有する半導体レーザ素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、例えば下記の特許文献１のように、エアリッジ構造を有する半導体レーザ素子が知られている。このエアリッジ構造を有する半導体レーザ素子は、共振器として凸状のエアリッジ構造を設けることによって放熱効率を高め、耐熱性を高めている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−０９４１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１等に記載された半導体レーザ素子は、供給電流に高周波電流を重畳させて駆動した場合に、リッジ部の直下以外の領域に容量成分が発生することにより、リッジ部の直下以外の領域にも電流が流れてしまう。これにより、従来の半導体レーザ素子では、発光に寄与しない電流によって、電極に供給した電流の利用効率が低下する問題があった。この問題のため、従来の半導体レーザ素子では、電流閾値が上がってしまい、余計な熱が発生することで耐熱性が低下していた。
【０００５】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、電流の利用効率を高めた半導体レーザ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決する第１の発明に係る半導体レーザ素子は、第１導電型の第１クラッド層（１２）と、前記第１クラッド層（１２）上に形成された活性層（１３）と、前記活性層（１３）上に形成された第２導電型の第２クラッド層（１４）と、前記第２クラッド層（１４）上の所定の領域に形成された第２導電型のリッジ部（２）と、前記第２クラッド層（１４）上における前記リッジ部（２）の近傍の領域に凹部を介して配置されたランド部（３）と、前記リッジ部（２）に接続する電極（２０）と、備え、前記ランド部（３）は、前記第２クラッド層（１４）上に形成された第２導電型の第３クラッド層（１６）と、前記第３クラッド層（１６）上に形成された第２導電型のコンタクト層（１８）と、前記コンタクト層（１８）上に形成された第１導電型層（２１）と、備え、前記リッジ部（２）は、前記第２クラッド層（１４）上に形成された前記第３クラッド層（１６）と、前記第３クラッド層（１６）上に形成された前記コンタクト層（１８）と、
を備え、前記電極（２０）は前記リッジ部（２）の前記コンタクト層（１８）と接続していることを特徴とする。
【０００７】
上記の課題を解決する第２の発明に係る半導体レーザ素子の製造方法は、第１導電型の半導体基板（１１）上に、第１導電型の第１クラッド層（１２）、活性層（１３）、第２導電型の第２クラッド層（１４）、第２導電型のエッチングストップ層（１５）、第２導電型の第３クラッド層（１６）、第２導電型のコンタクト層（１８）及び第１導電型層（２１）を順次成膜する成膜工程と、前記成膜工程の後に、前記第１導電型層（２１）、前記コンタクト層（１８）及び前記第３クラッド層（１６）を部分的にエッチングして、前記エッチングストップ層（１５）上に前記第３クラッド層（１６）、前記コンタクト層（１５）及び前記第１導電型層（２１）を有するリッジ部（２）と、前記リッジ部（２）の近傍に凹部を介して配置され、前記エッチングストップ層（１５）上に前記第３クラッド層（１６）、前記コンタクト層（１８）及び前記第１導電型層（２１）を有するランド部（３）と、を形成するエッチング工程と、前記エッチング工程の後に、前記リッジ部（２）及び前記ランド部（３）を覆うように前記エッチングストップ層（１５）上に保護膜（１９）を形成する保護膜形成工程と、前記保護膜形成工程の後に、前記リッジ部（２）の上面における前記保護膜（１９）及び前記第１導電型層（２１）をエッチングして前記リッジ部（２）の前記コンタクト層（１８）を露出させる開口部を形成する開口部形成工程と、前記開口部形成工程の後に、前記保護膜（１９）上に、前記リッジ部（２）の前記コンタクト層（１８）に前記開口部を介して接続する電極（２０）を形成する電極形成工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、リッジ部近傍の第２導電型の領域に第１導電型層を積層しているので、リッジ部に流れるべき電流がリッジ部近傍の発光に寄与しない領域に流れることを抑制して、電流の利用効率を従来よりも高めることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態として示すエアリッジ型半導体レーザ素子において、ＧａＡｓ基板上のパターニング状態を示す上面図である。
【図２】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の断面図である。
【図３】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、ＧａＡｓ基板からｎ型ＧａＡｓ層まで成膜した状態を示す断面図である。
【図４】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、エッチングを施してエアリッジ部に相当する凸部を形成した状態を示す断面図である。
【図５】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、窒化シリコン膜を被覆した状態を示す断面図である。
【図６】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、エアリッジ部に相当する凸部上にレジスト膜の開口パターンを形成した状態を示す断面図である。
【図７】本発明の一実施形態として示すエアリッジ型半導体レーザ素子の製造工程において、エアリッジ部となるべき部分のｎ型ＧａＡｓ層を除去した状態を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
本発明を適用した実施形態として示すエアリッジ型半導体レーザ素子は、例えば図１に示すようにＧａＡｓ基板１上に形成され、図２に示すように構成される。図１は、ＧａＡｓ基板１上に、ＭＯ−ＣＶＤ（Metal Organic Chemical Vapor Deposition；有機金属気相成長法）によってＡｌＧａＩｎＰ系材料を成膜し、当該成膜面上にエアリッジ共振器パターンを形成した状態を示している。このエアリッジ共振器パターンは、リッジ部２、ランド部３及びエッチング部４を所定の位置関係にレイアウトして構成される。
【００１２】
ＧａＡｓ基板１の成膜面には、略直方体状のリッジ部２と、リッジ部２の両脇に形成された凹形状（溝状）のエッチング部４、リッジ部２の両脇にエッチング部４をそれぞれ介してランド部３が形成されている。ランド部３は、リッジ部２と同じ高さ位置に上面を有し、リッジ部２の上面面積よりも広く形成されている。このレイアウトによって、リッジ部２の近傍にエッチング部４をランド部３が配置された構成となる（エアリッジ隣接部）。
【００１３】
図１に示した断面Ａ−Ａにおけるリッジ部２の長手方向と垂直する断面図を、図２に示す。
【００１４】
ｎ型のＧａＡｓ基板１１上には、ｎクラッド層１２（第１クラッド層）が形成されている。ｎクラッド層１２は、ｎ型（第１導電型）半導体である。ｎクラッド層１２は、ｎ型のＧａＡｓ基板１１上にＧａＡｓのバッファ層を形成し、ＡｌＧａＩｎＰ層にＳｉドーピングして形成される。このｎクラッド層１２は、例えば２８００ｎｍの膜厚で形成されている。
【００１５】
ｎクラッド層１２上には、ＭＱＷ（multi-quantum well：多重量子井戸）活性層１３が形成されている。ＭＱＷ活性層１３は、ＡｌＧａＩｎＰ層とＧａＩｎＰ層とを交互に多層に形成されてなる。このＭＱＷ活性層１３は、例えばトータルで１００ｎｍの膜厚で形成されている。
【００１６】
ＭＱＷ活性層１３上には、第１ｐクラッド層１４（第２クラッド層）が形成されている。第１ｐクラッド層１４は、ｐ型（第２導電型）半導体である。第１ｐクラッド層１４は、ＡｌＧａＩｎＰ層にＭｇやＺｎをドーピングして形成される。第１ｐクラッド層１４は、例えば１７０ｎｍの膜厚で形成されている。
【００１７】
第１ｐクラッド層１４上には、エッチングストッパ層としてのｐ型ＭＱＢ（multi-quantum barriers：多重量子障壁）層１５が形成されている。ｐ型ＭＱＢ層１５は、エッチング部４を形成する際にエッチング深度が第１ｐ型クラッド層１４にまで及ばないようエッチングストッパ層として機能する。ｐ型ＭＱＢ層１５は、ＧａＩｎＰ層とＡｌＧａＩｎＰ層とを交互に多層に形成されており、ＭｇやＺｎをドーピングして形成される。ｐ型ＭＱＢ層１５は、例えばトータルで３４ｎｍの膜厚で形成されている。
【００１８】
リッジ部２は、ｐ型ＭＱＢ層１５上に順次成膜された、第２ｐクラッド層１６（第３クラッド層）、ｐ型の障壁緩和層１７、及びｐ型のコンタクト層１８を備えている。
【００１９】
第２ｐクラッド層１６は、ｐ型（第２導電型）半導体である。第２ｐクラッド層１６は、ＡｌＧａＩｎＰ層にＭｇやＺｎをドーピングして形成される。第２ｐクラッド層１６は、例えば１２５０ｎｍの膜厚で形成されている。
【００２０】
障壁緩和層１７は、ＧａＩｎＰ層にＺｎをドーピングして形成される。障壁緩和層１７は、例えば４０ｎｍの膜厚で形成されている。
【００２１】
コンタクト層１８は、ＧａＡｓ層にＺｎをドーピングして形成される。コンタクト層１８は、例えば１５０ｎｍの膜厚で形成されている。コンタクト層１８は、ｐ型半導体である。
【００２２】
ランド部３におけるコンタクト層１８上には、ｎ型ＧａＡｓ層２１が形成されている。このｎ型ＧａＡｓ層２１は、ＧａＡｓ層にＳｉをドーピングして形成される。ｎ型ＧａＡｓ層２１は、例えば１００ｎｍの膜厚で形成されている。このｎ型ＧａＡｓ層２１は、リッジ部２のコンタクト層１８上からは除去されている。コンタクト層１８上にｎ型ＧａＡｓ層２１が形成されることによって、ランド部３には、ＮＰ構造が形成される。このｎ型ＧａＡｓ層２１は、膜厚が厚いほど、厚さ方向において流れる電流を抑制する効果を高めるが、他の素子特性を考慮した膜厚とされる。
【００２３】
リッジ部２、ランド部３、及びエッチング部４を覆うようにｐ型ＭＱＢ層１５上に窒化シリコン（ＳｉＮ）膜１９が形成されている。ＳｉＮ膜１９は、例えば１４０ｎｍの膜厚で形成されている。このＳｉＮ膜１９は、リッジ部２の上面にコンタクト層１８を露出させる開口部１９ａが形成されている。
【００２４】
ＳｉＮ膜１９上には上記開口部１９ａを介してコンタクト層１８にオーミックコンタクトするｐ側電極（金メッキ電極）２０が形成されている。ＧａＡｓ基板１１の下層にはｎ側電極（金メッキ電極）が形成されているが省略している。
【００２５】
このようなエアリッジ型半導体レーザ素子は、第１ｐクラッド層１４上の所定の領域にリッジ部２を形成し、第１ｐクラッド層１４上リッジ部２の近傍の領域にエッチング部４を介してランド部３を配置しており、リッジ部２にｐ側電極（金メッキ電極）２０を接続している。このエアリッジ型半導体レーザ素子は、リッジ部２が、第２ｐクラッド層１６とコンタクト層１８とを含み、ｐ側電極（金メッキ電極）２０がリッジ部２のコンタクト層１８と接続している。一方、ランド部３は、第２ｐクラッド層１６と障壁緩和層１７に加え、障壁緩和層１７上にｎ型ＧａＡｓ層２１が形成されている。
【００２６】
つぎに、上述したエアリッジ型半導体レーザ素子の製造方法について説明する。
【００２７】
先ず、図３に示すように、ＧａＡｓ基板１１上に、ｎクラッド層１２、ＭＱＷ活性層１３、第１ｐクラッド層１４、ｐ型ＭＱＢ層１５、第２ｐクラッド層１６、障壁緩和層１７、コンタクト層１８及びｎ型ＧａＡｓ層２１を順次成膜する（成膜工程）。このように、エピタキシャル成膜最上層を、ｎ型ＧａＡｓ層２１で終端させる。
【００２８】
次の工程では、ｎ型ＧａＡｓ層２１、コンタクト層１８、障壁緩和層１７及び第２ｐクラッド層１６を部分的にエッチング除去することにより、ｐ型ＭＱＢ層１５上に第２ｐクラッド層１６、コンタクト層１８及びｎ型ＧａＡｓ層２１を有するリッジ部２と、リッジ部２の近傍に凹部を介して配置され、ｐ型ＭＱＢ層１５上に第２ｐクラッド層１６、コンタクト層１８及びｎ型ＧａＡｓ層２１を有するランド部３とを形成する（エッチング工程）。
【００２９】
次の工程では、図５に示すように、リッジ部２、ランド部３及びエッチング部４を覆うようにｐ型ＭＱＢ層１５上に窒化シリコン膜１９を形成する（保護膜形成工程）。
【００３０】
次の工程では、図６に示すように、窒化シリコン膜１９の全体に亘ってレジスト膜２３を形成した後、レジスト膜２３にリッジ部２の上面を露出させる開口パターン２３ａを形成する。
【００３１】
次の工程では、図７に示すように、レジスト膜２３をエッチングマスクとして開口パターン２３ａが形成されている領域の窒化シリコン膜１９及びｎ型ＧａＡｓ層２１をエッチング除去して、リッジ部２のコンタクト層１８を露出させる開口部を形成する（開口部形成工程）。窒化シリコン膜１９はＣＦ４ガス等を用いたドライエッチング等によって除去することができる。ｎ型ＧａＡｓ層２１はＣｌ２＋ＳｉＣｌ４＋Ａｒの混合ガス等を用いたドライエッチングやウェットエッチングによって除去することができる。なお、レジスト膜２３をエッチングマスクとして開口パターン２３ａが形成されている領域の窒化シリコン膜１９を除去した後、窒化シリコン膜１９をエッチングマスクとして開口パターン２３ａが形成されている領域のｎ型ＧａＡｓ層２１を除去するようにしてもよい。
【００３２】
その後、窒化シリコン膜１９上に、リッジ部２のコンタクト層１７と開口部を介してオーミックコンタクトするｐ側電極（金めっき電極）を形成し、ＧａＡｓ基板１１の下面にＧａＡｓ基板１１とオーミックコンタクトするｎ側電極（金めっき電極）を形成することにより、図２に示したエアリッジ型半導体レーザ素子を作製することができる。
【００３３】
以上のようなエアリッジ型半導体レーザ素子によれば、リッジ部２に隣接するランド部３のｐ型半導体であるコンタクト層１７上にｎ型ＧａＡｓ層２０を形成して、ＮＰ構造を有する。エアリッジ型半導体レーザ素子は、ｐ側電極１９とｎ側電極との間に供給電流に高周波電流を重畳させて印加した場合に、容量成分となったランド部３にも電流が流れようとするが、ＮＰ構造によってランド部３に流れる電流が抑制される。したがって、ランド部３に流れる電流が抑制された分の電流がリッジ部２に流れる。これにより、上述したエアリッジ型半導体レーザ素子によれば、電流の利用効率を高めて、電流閾値を下げ、発光時の発熱を抑制できる。
【００３４】
なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【符号の説明】
【００３５】
１ ＧａＡｓ基板
２ エアリッジ部
３ ランド部
４ エッチング部
１１ ＧａＡｓ基板
１２ ｎクラッド層
１３ ＭＱＷ活性層
１４ 第１ｐクラッド層
１５ ＭＱＢエッチングストッパ層
１６ 第２ｐクラッド層
１７ 障壁緩和層
１８ コンタクト層
１９ 窒化シリコン（ＳｉＮ）膜
２０ ｐ側電極（金メッキ電極）
２１ ｎ型ＧａＡｓ層２１
２３ レジスト膜
２３ａ 開口パターン
【特許請求の範囲】
【請求項１】
第１導電型の第１クラッド層と、
前記第１クラッド層上に形成された活性層と、
前記活性層上に形成された第２導電型の第２クラッド層と、
前記第２クラッド層上の所定の領域に形成された第２導電型のリッジ部と、
前記第２クラッド層上における前記リッジ部の近傍の領域に凹部を介して配置されたランド部と、
前記リッジ部に接続する電極と、
を備え、
前記ランド部は、
前記第２クラッド層上に形成された第２導電型の第３クラッド層と、
前記第３クラッド層上に形成された第２導電型のコンタクト層と、
前記コンタクト層上に形成された第１導電型層と、
を備え、
前記リッジ部は、
前記第２クラッド層上に形成された前記第３クラッド層と、
前記第３クラッド層上に形成された前記コンタクト層と、
を備え、
前記電極は前記リッジ部の前記コンタクト層と接続していることを特徴とする半導体レーザ素子。
【請求項２】
第１導電型の半導体基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、第２導電型のエッチングストップ層、第２導電型の第３クラッド層、第２導電型のコンタクト層及び第１導電型層を順次成膜する成膜工程と、
前記成膜工程の後に、前記第１導電型層、前記コンタクト層及び前記第３クラッド層を部分的にエッチングして、前記エッチングストップ層上に前記第３クラッド層、前記コンタクト層及び前記第１導電型層を有するリッジ部と、前記リッジ部の近傍に凹部を介して配置され、前記エッチングストップ層上に前記第３クラッド層、前記コンタクト層及び前記第１導電型層を有するランド部と、を形成するエッチング工程と、
前記エッチング工程の後に、前記リッジ部及び前記ランド部を覆うように前記エッチングストップ層上に保護膜を形成する保護膜形成工程と、
前記保護膜形成工程の後に、前記リッジ部の上面における前記保護膜及び前記第１導電型層をエッチングして前記リッジ部の前記コンタクト層を露出させる開口部を形成する開口部形成工程と、
前記開口部形成工程の後に、前記保護膜上に、前記リッジ部の前記コンタクト層に前記開口部を介して接続する電極を形成する電極形成工程と、
を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項１】
第１導電型の第１クラッド層と、
前記第１クラッド層上に形成された活性層と、
前記活性層上に形成された第２導電型の第２クラッド層と、
前記第２クラッド層上の所定の領域に形成された第２導電型のリッジ部と、
前記第２クラッド層上における前記リッジ部の近傍の領域に凹部を介して配置されたランド部と、
前記リッジ部に接続する電極と、
を備え、
前記ランド部は、
前記第２クラッド層上に形成された第２導電型の第３クラッド層と、
前記第３クラッド層上に形成された第２導電型のコンタクト層と、
前記コンタクト層上に形成された第１導電型層と、
を備え、
前記リッジ部は、
前記第２クラッド層上に形成された前記第３クラッド層と、
前記第３クラッド層上に形成された前記コンタクト層と、
を備え、
前記電極は前記リッジ部の前記コンタクト層と接続していることを特徴とする半導体レーザ素子。
【請求項２】
第１導電型の半導体基板上に、第１導電型の第１クラッド層、活性層、第２導電型の第２クラッド層、第２導電型のエッチングストップ層、第２導電型の第３クラッド層、第２導電型のコンタクト層及び第１導電型層を順次成膜する成膜工程と、
前記成膜工程の後に、前記第１導電型層、前記コンタクト層及び前記第３クラッド層を部分的にエッチングして、前記エッチングストップ層上に前記第３クラッド層、前記コンタクト層及び前記第１導電型層を有するリッジ部と、前記リッジ部の近傍に凹部を介して配置され、前記エッチングストップ層上に前記第３クラッド層、前記コンタクト層及び前記第１導電型層を有するランド部と、を形成するエッチング工程と、
前記エッチング工程の後に、前記リッジ部及び前記ランド部を覆うように前記エッチングストップ層上に保護膜を形成する保護膜形成工程と、
前記保護膜形成工程の後に、前記リッジ部の上面における前記保護膜及び前記第１導電型層をエッチングして前記リッジ部の前記コンタクト層を露出させる開口部を形成する開口部形成工程と、
前記開口部形成工程の後に、前記保護膜上に、前記リッジ部の前記コンタクト層に前記開口部を介して接続する電極を形成する電極形成工程と、
を含むことを特徴とする半導体レーザ素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１８２３７５（Ｐ２０１２−１８２３７５Ａ）
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願番号】特願２０１１−４５２６２（Ｐ２０１１−４５２６２）
【出願日】平成２３年３月２日（２０１１．３．２）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
【公開日】平成２４年９月２０日（２０１２．９．２０）
【国際特許分類】
【出願日】平成２３年３月２日（２０１１．３．２）
【出願人】（３０８０３６４０２）株式会社ＪＶＣケンウッド (1,152)
【Ｆターム（参考）】
[ Back to top ]