半導体素子搭載用パッケージ基板及び半導体パッケージ
【課題】微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要なはんだ量を確保可能なフリップチップ接続端子を備えることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板及び半導体パッケージを提供することを目的とする。
【解決手段】絶縁層と、この絶縁層上にフリップチップ接続端子を含む配線パターンとを有する半導体素子搭載用パッケージ基板において、前記フリップチップ接続端子を含む配線パターンの底面及び幅方向両側の側面が前記絶縁層内に埋め込まれ、前記フリップチップ接続端子表面が厚さ３μｍ以上のはんだによって被覆されたことを特徴とする半導体素子搭載用パッケージ基板及びこれを用いた半導体パッケージ。
【解決手段】絶縁層と、この絶縁層上にフリップチップ接続端子を含む配線パターンとを有する半導体素子搭載用パッケージ基板において、前記フリップチップ接続端子を含む配線パターンの底面及び幅方向両側の側面が前記絶縁層内に埋め込まれ、前記フリップチップ接続端子表面が厚さ３μｍ以上のはんだによって被覆されたことを特徴とする半導体素子搭載用パッケージ基板及びこれを用いた半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度化が可能な半導体素子搭載用パッケージ基板及び半導体パッケージに関し、より詳細には、バンプを有する半導体素子とフリップチップ接続端子を備えた半導体素子搭載用パッケージ基板及び半導体パッケージに関する。
【背景技術】
【０００２】
半導体素子と半導体素子搭載用パッケージ基板（以下、「パッケージ基板」という。）の接続端子を電気的に接続する方法として、フリップチップ接続が用いられている。このフリップチップ接続では、半導体素子のバンプとの間に良好なはんだフィレットを形成する目的で、パッケージ基板のフリップチップ接続端子上に予備はんだを形成し、この予備はんだと半導体素子のバンプに形成されたはんだの両者によってはんだ量を確保して半導体素子に設けたバンプと接続する方法が用いられることが多い。一方で、電子部品の小型化や高密度化に伴い、半導体素子との接続端子を高密度に配置する必要が生じており、フリップチップ接続端子の微細化が要求されている。
【０００３】
フリップチップ接続端子が微細化すると、予備はんだが形成される接続端子の面積が減少するため、フリップチップ接続端子上に形成される予備はんだの量も減少する結果、半導体素子のバンプとの間に形成されるはんだフィレットの形成が不十分になり、接続信頼性が低下する問題がある。また、微細なフリップチップ接続端子上に、半導体素子との接続に十分な量の予備はんだを形成しようとすると、図９に示すように、一般的な製法では、フリップチップ接続端子２６は、パッケージ基板１の表面に対して凸状に形成されているので、予備はんだ１９がフリップチップ接続端子２６の側面に回り込み、隣接するフリップチップ接続端子２６との間で予備はんだ１９のブリッジを生じる問題がある。つまり、予備はんだ１９をフリップチップ接続端子２６上に形成するためのはんだを供給しても、かなりの割合のはんだがフリップチップ接続端子２６の側面を覆うために使われてしまい、接続に必要なはんだフィレットを形成するために使用できる予備はんだ１９の割合が減少してしまうばかりか、隣接するフリップチップ接続端子２６とブリッジを生じてしまうのである。
【０００４】
このような問題を改善する方法として、パッケージ基板上のフリップチップ接続端子となる領域の配線パターンを比較的長く形成して、この領域のはんだ量を増加させる方法（特許文献１）や、フリップチップ接続端子となる領域の配線パターンの幅を他の領域に比べて部分的に幅広にすることにより、フリップチップ接続端子上の予備はんだ量を増加させる方法（特許文献２）が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３２９７４４号公報
【特許文献２】特開２００５−１０１１３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１、２の方法によると、半導体素子との接続のためのフリップチップ接続端子上の予備はんだの量はある程度確保できる。しかし、図９に示すように、フリップチップ接続端子２６を形成する回路パターンは、パッケージ基板１の表面から凸状に形成されている回路パターン（以下、「凸状回路」ということがある。）であり、パッケージ基板１の絶縁層３の表面と密着しているのは、この凸状回路３２の底面のみである。しかも、この凸状回路３２は、一般に、セミアディティブ法などのエッチングを伴う方法で形成されるため、いわゆるアンダーカットが生じてしまい、その結果、回路パターンの幅がトップ（表面側）よりも厚み方向の途中やボトム（底面側）で狭くなる。このため、フリップチップ接続端子２６が微細化すると、フリップチップ接続端子２６とその下の絶縁層３との密着面積の減少や回路パターンの幅の減少によって密着力が低下し、フリップチップ接続の際にわずかな外力が加わるだけで、フリップチップ接続端子２６の剥れが生じる可能性がある。
【０００７】
本発明は、上記問題点に鑑みなされたものであり、微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要な予備はんだ量を確保したフリップチップ接続端子を備えることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板及び半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、以下のものに関する。
（１） 絶縁層と、この絶縁層の表面に上面が露出するように設けられた埋込回路と、前記絶縁層上及び埋込回路上に設けられたソルダーレジストとを有し、このソルダーレジストの開口内に配置された埋込配線パターンがフリップチップ接続端子を形成し、このフリップチップ接続端子が厚さ３μｍ以上の予備はんだによって被覆された半導体素子搭載用パッケージ基板。
（２） （１）において、フリップチップ接続端子を形成する埋込配線パターンの底面にビアが接続した半導体素子搭載用パッケージ基板。
（３） （１）または（２）において、フリップチップ接続端子の長手方向の一部に凸形状が形成された半導体素子搭載用パッケージ基板。
（４） （１）から（３）の何れかにおいて、フリップチップ接続端子の長手方向の一部に凹み形状が形成された半導体素子搭載用パッケージ基板。
（５） （１）から（４）の何れかにおいて、フリップチップ接続端子の先端が、ソルダーレジストの開口内に配置された半導体素子搭載用パッケージ基板。
（６） （１）から（５）の何れかにおいて、フリップチップ接続端子の長手方向の両側または片側に延長された埋込回路が設けられた半導体素子搭載用パッケージ基板。
（７） （１）から（６）の何れかにおいて、フリップチップ接続端子の一部が、短手方向に拡張された部分を有する半導体素子搭載用パッケージ基板。
（８） （１）から（７）の何れかの半導体素子搭載用パッケージ基板のフリップチップ接続端子上に半導体素子のバンプをフリップチップ接続により搭載した半導体パッケージ。
【発明の効果】
【０００９】
本発明によれば、微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要な予備はんだ量を確保したフリップチップ接続端子を備えることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板及び半導体パッケージを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【図２】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図３】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図４】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図５】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図６】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【図７】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【図８】本発明の半導体素子搭載用パッケージのフリップチップ接続端子近傍の断面図である。
【図９】従来の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【発明を実施するための形態】
【００１１】
本発明の半導体素子搭載用パッケージ基板の例について、図１〜図８を用いて以下に説明する。
【００１２】
本発明の半導体素子搭載用パッケージ基板（以下、「パッケージ基板」という。）の第１の例としては、図１に示すように、絶縁層３と、この絶縁層３の表面に上面が露出するように設けられた埋込回路２と、前記絶縁層３上及び埋込回路２上に設けられたソルダーレジスト４とを有し、このソルダーレジスト４の開口３１内に配置された埋込回路２がフリップチップ接続端子２６を形成し、このフリップチップ接続端子２６が厚さ３μｍ以上の予備はんだ１９によって被覆された半導体素子搭載用パッケージ基板１が挙げられる。この構成によれば、フリップチップ接続端子２６が、絶縁層３の表面に上面が露出した埋込回路２によって形成される。このため、フリップチップ接続端子２６の側面と底面が絶縁層３に埋め込まれて固定されるので、フリップチップ接続端子２６を形成する埋込回路２が、ライン／スペースが２０μｍ／２０μｍ以下レベルの微細な回路パターンであっても、絶縁層３との密着力を確保したフリップチップ接続端子２６が形成可能になる。フリップチップ接続端子２６の長手方向の両側に延長された埋込回路２を有する方が、フリップチップ接続端子２６を埋込回路２が両側からも固定することになるため、密着力の確保の観点からは望ましいが、本発明においては、図９に示すような凸状回路３２に比べて、微細であっても絶縁層３との密着力を確保したフリップチップ接続端子２６が形成可能になる。このため、図５に示すように、フリップチップ接続端子２６の長手方向の片側だけに延長された埋込回路２を設けることも可能であり、この場合はフリップチップ接続端子２６のサイズを小さくすることができるので、より高密度化を図ることができる点で望ましい。また、図６に示すように、フリップチップ接続端子２６の長手方向の片側及び両側に延長された埋込回路２の両者を設けることも可能である。このように、フリップチップ接続端子２６の長手方向に延長された埋込回路２は、フリップチップ接続端子２６の長手方向の両側に設けても、片側だけに設けてもよいので、設計の自由度を大きくすることが可能である。また、フリップチップ接続端子２６が厚さ３μｍ以上の予備はんだ１９によって被覆されるので、半導体素子１５のバンプ２５とのフリップチップ接続に必要なはんだ量を確保可能になる。したがって、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板１を提供することができる。
【００１３】
本発明の絶縁層とは、有機絶縁材料を用いて形成された絶縁基板、コア基板、フィルム、層間絶縁層、ビルドアップ層などをいう。このような絶縁層として、ガラスクロスにエポキシ樹脂やポリイミド樹脂を含浸させたプリプレグを加熱、加圧して形成されるものが挙げられる。
【００１４】
本発明の埋込回路とは、絶縁層に少なくとも底面及び側面の一部が埋め込まれ、少なくとも上面が絶縁層の表面に露出するように設けられる回路をいう。このような埋込回路は、例えば、金属箔を給電層としてその上にパターン電気めっきで所定の回路パターンを形成し、この回路パターン上に絶縁層を形成して回路パターンを絶縁層に埋め込んだ後、給電層とした金属箔をエッチング等で除去することにより、パターン絶縁層に埋め込まれた回路パターンの表面を絶縁層から露出させる、いわゆる転写法などで形成することができる。
【００１５】
本発明のソルダーレジストとは、予備はんだがフリップチップ接続端子となる埋込回路以外の部分に付着しないようにパッケージ基板の表面を保護するものである。また、ソルダージレストに設けられる開口によって、埋込回路の中でフリップチップ接続端子となる部分が規定されることにより、この開口内の埋込回路がフリップチップ接続端子を形成するものである。ソルダーレジストとしては、フリップチップ接続端子を形成するための、縦１００μｍ×横１００μｍ以下レベルの微小な開口を精度よく形成できることから感光性のソルダーレジストが好ましい。
【００１６】
本発明のフリップチップ接続端子とは、半導体素子をフリップチップ接続によってパッケージ基板に搭載するために用いる接続端子をいう。また、フリップチップ接続とは、半導体素子の能動素子面をパッケージ基板に向けて接続する方法をいい、半導体素子に電極としてのバンプを形成し、半導体素子を裏返してパッケージ基板上の搭載位置に合せた後、半導体素子のバンプとパッケージ基板に形成されたフリップチップ接続端子とを接続する方法である。本発明のフリップチップ接続端子は、実際に半導体素子のバンプと当接する接続部だけをいうのではなく、半導体素子のバンプと接続する埋込回路であって、ソルダーレジストの開口内で絶縁層の表面に露出した部分をいう。フリップチップ接続端子の表面には、表面を酸化から防ぎ、予備はんだの濡れ性を確保するために、ニッケル／金めっき、ニッケル／パラジウム／金めっき等の保護めっきが設けられてもよい。
【００１７】
本発明の予備はんだとは、半導体素子とのフリップチップ接続のためにフリップチップ接続端子上に設けられるはんだのことをいう。予備はんだは、はんだペーストを印刷しリフローする方法、その他の公知の方法によって形成することができる。はんだペーストの一例としては、電子部品の実装で用いられる、Ｓｎ−Ｐｂ系、Ｓｎ−Ａｇ−Ｃｕ系等のはんだ粒子をロジンや有機溶剤と混合したもの等が挙げられる。はんだペーストの印刷には、メタルマスクやシルクスクリーン等を用いることができる。リフローは、電子部品の実装で一般的に用いられる、赤外線リフロー、熱風リフロー、ＶＰＳ（ベーパーフェイズソルダリング）リフロー等を用いて行なうことができる。リフロー条件は、はんだペーストによっても異なるが、例えばＳｎ−Ｐｂ系であれば、ピーク温度が２４０℃程度、Ｓｎ−Ａｇ−Ｃｕ系であれば、ピーク温度が２６０℃程度の条件が挙げられる。
【００１８】
本発明のパッケージ基板は、フリップチップ接続端子が、厚さ３μｍ以上の予備はんだによって被覆される。予備はんだの厚さが３μｍ未満では、フリップチップ接続端子と半導体素子のバンプとの間にはんだフィレットを形成するのに十分ではなく、接続信頼性を確保することが難しい。一方、予備はんだの厚みが２０μｍを超えると、隣接するフリップチップ接続端子上の予備はんだとはんだブリッジを生じる可能性がある。このため、予備はんだの厚みは、３μｍ以上、２０μｍ以下が望ましい。なお、一般的にフリップチップ接続端子の上面が平面視で細長い長方形であるため、はんだペースト等をリフローして形成される予備はんだは、はんだの表面張力によって略半円柱状（かまぼこ状）に形成される。このため、予備はんだの厚みは、フリップチップ接続端子の長手方向（長さ方向）と短手方向（幅方向）の略中央において最も厚く形成される。そこで、本発明において、予備はんだの厚みは、フリップチップ接続端子の長手方向（長さ方向）と短手方向（幅方向）の略中央について、ソルダーレジスト表面とはんだ表面との段差を非接触式段差測定機を用いて測定して求めたものとした。
【００１９】
本発明のパッケージ基板の第２の例としては、図２に示すように、フリップチップ接続端子２６を含む埋込回路２の底面にビア１８が接続されるものが挙げられる。なお、予備はんだ１９は省略して示している。図２では、フリップチップ接続端子２６の底面及びこのフリップチップ接続端子２６から長手方向に延長された埋込回路２の底面の両方に、ビア１８が形成されているが、この何れか一方にビア１８が形成されていてもよい。つまり、この第２の例では、絶縁層３に埋め込まれているフリップチップ接続端子２６の底面、このフリップチップ接続端子２６から長手方向に延長された埋込回路２の底面、または、これらの両者の底面にビア１８が形成される。このように底面にビア１８が接続されることで、フリップチップ接続端子２６またはフリップチップ接続端子２６から長手方向に延長された埋込回路２が、ビア１８によって絶縁層３に固定されるので、第１の例よりもフリップチップ接続端子２６と絶縁層３との密着をさらに強固にすることが可能になる。
【００２０】
本発明において、ビアとは、パッケージ基板に多層に設けられる配線層の層間を接続するものであり、例えば、配線層の層間接続用の孔をレーザ等で形成した後、この孔内にめっき等を行うことにより形成することができる。なお、フリップチップ接続端子の底面やフリップチップ接続端子から長手方向に延長された埋込回路の底面と、ビアとの接続面積を稼ぐために、ビアはいわゆるフィルドビアめっきにより形成するのが望ましい。
【００２１】
本発明のパッケージ基板の第３の例としては、図３に示すように、フリップチップ接続端子２６の長手方向の一部に凸形状２７が形成されるものが挙げられる。なお、予備はんだ１９は省略して示している。この凸形状２７は、例えば、めっきレジストを形成して、埋込回路のフリップチップ接続端子２６となる箇所の一部にパターンめっきすることによって形成することができる。また、図示しないが、例えば、絶縁層３の表面から側面の一部と上面が突出した埋込回路を形成した後、エッチングレジストを形成し、突出した埋込回路の一部が突出したまま残り、他の部分は絶縁層３の表面と面一になるようにエッチングすることによっても形成することができる。凸形状２７の高さは、３μｍ〜８μｍ程度が望ましく、凸形状２７を設ける範囲は、フリップチップ接続端子２６の短手方向（幅方向）の寸法の５０％〜１００％で、フリップチップ接続端子２６の長手方向（長さ方向）の寸法の１０％〜７０％程度であるのが望ましい。このようにフリップチップ接続端子２６の長手方向の一部に凸形状２７を形成することにより、凸形状２７の段差部分にはんだが溜まるので（図示しない。）、表面が平坦な場合に比べて、フリップチップ接続端子２６の上に配置されるはんだの量を増加させることができる。また、凸形状２７は、他の部分のはんだを引き寄せるきっかけとなり、はんだは、凸形状２７を中心として凝集するので、突出したはんだ溜まりをフリップチップ接続端子２６の長手方向の所定の位置に形成することもできる。このため、フリップチップ接続端子２６に搭載される半導体素子のバンプの位置に対応して、フリップチップ接続端子２６上の突出する部分を設けることができるので、フリップチップ接続端子２６と半導体素子のバンプとを確実に接続することができる。
【００２２】
本発明のパッケージ基板の第４の例としては、図４に示すように、フリップチップ接続端子２６の長手方向の一部に凹み形状２８が形成されるものが挙げられる。なお、予備はんだ１９は省略して示している。この凹み形状２８は、図示しないが、例えば、絶縁層３の表面から上面が露出した埋込回路を形成した後、エッチングレジストを形成し、上面が露出した埋込回路の上面の一部が絶縁層３の表面よりも凹み、他の部分はそのまま残るようにエッチングすることによって形成することができる。凹み形状２８の深さは、３μｍ〜８μｍ程度が望ましく、凹み形状２８の範囲は、フリップチップ接続端子２６の短手方向（幅方向）の寸法の５０％〜１００％で、フリップチップ接続端子２６の長手方向（長さ方向）の寸法の１０％〜７０％程度であるのが望ましい。このように凹み形状２８を形成することにより、この部分に溶融したはんだが溜まるので、フリップチップ接続端子２６上に配置するはんだ（図示しない。）の量を増加させることができる。つまり、凹み形状２８は、はんだを溜める容器の役割を果たし、はんだが凹み形状２８の中に溜まるので、はんだフィレットを形成するのに十分なはんだをフリップチップ接続端子２６上に形成することができる。
【００２３】
本発明のパッケージ基板の第５の例としては、図５に示すように、フリップチップ接続端子２６の先端が、ソルダーレジスト４の開口３１内に形成されたものが挙げられる。なお、予備はんだ１９は省略して示している。従来の一般的なパッケージ基板のように、絶縁層３の表面上に接着した金属箔をエッチングすることによって回路パターンが形成される場合、この回路パターンは凸状回路３２であり、形成されるフリップチップ接続端子２６は、その底面のみが絶縁層３と接着している。また、エッチングによって形成されるため、凸状回路３２による回路パターンは、断面から見て、回路パターンの表面側よりも底面側の方が幅が細くなる、いわゆるアンダーカットを生じる。このため、フリップチップ接続端子２６のサイズが微細化すると、凸状回路３２による回路パターンの底面と絶縁層３との接着面積が減少するので、絶縁層３との密着力が低下し、フリップチップ接続の際にわずかな外力が加わるだけで剥がれてしまう可能性がある。そこで、絶縁層３とフリップチップ接続端子２６との密着力を確保するために、ソルダーレジスト４で被覆して上側から回路パターンを固定し、ソルダーレジスト４の開口３１からフリップチップ接続端子２６を露出させることで、フリップチップ接続端子２６の長手方向の両側をソルダーレジスト４で固定する方法が採られる。しかし、この方法では、ソルダーレジスト４の解像度の限界によって、ソルダーレジスト４の開口３１の幅が規定されるため、フリップチップ接続端子２６を、ソルダーレジスト４の解像度の限界よりも長くする必要があった。また、このため、回路パターンの引き回しの自由度も制限されていた。本発明のパッケージ基板１の第５の例によれば、フリップチップ接続端子２６が絶縁層３の表面に上面が露出した埋込回路によって形成されるので、微細であっても密着力を確保することが可能になる。このため、ソルダーレジスト４によって、フリップチップ接続端子２６の長手方向の両側に延長された回路パターンを上から被覆して固定する必要がなく、フリップチップ接続端子２６の先端をソルダーレジスト４の開口３１内に形成することができる。したがって、ソルダーレジスト４の解像度に制限されることなく、フリップチップ接続端子２６を微細化できるので、より高密度化を図ることが可能となり、また回路パターンの設計の自由度を向上させることができる。
【００２４】
本発明のパッケージ基板の第６の例としては、図６に示すように、フリップチップ接続端子２６の長手方向の両側または片側に延長された埋込回路２が設けられたものが挙げられる。本発明のパッケージ基板の第６の例によれば、第５の例と同様に、ソルダーレジスト４の解像度に制限されることなく、フリップチップ接続端子２６を微細化できるので、より高密度化を図ることが可能となり、また回路パターンの設計の自由度を向上させることができる。
【００２５】
本発明のパッケージ基板の第７の例としては、図７に示すように、フリップチップ接続端子２６の一部が、短手方向（幅方向）に拡張された部分３３を有するものが挙げられる。フリップチップ接続端子２６の先端は、ソルダーレジスト４の開口３１内に形成されてもよい。なお、予備はんだ１９は省略して示している。このフリップチップ接続端子２６が部分的に短手方向（幅方向）に拡張された部分３３を有することにより、絶縁層３との密着面積が拡大するため、フリップチップ接続端子２６と絶縁層３との密着力をより向上させることができるとともに、予備はんだ１９の量をより多く確保することができ、また、短手方向（幅方向）に拡張された部分３３の予備はんだ１９が表面張力によってそれ以外の部分のはんだを引き寄せてはんだ溜りを形成するので、はんだ溜りを所定の位置に安定して形成することができる。
【００２６】
本発明の半導体パッケージの一例としては、図８に示すように、上記の第１から第７の例のパッケージ基板１に半導体素子１５をフリップチップ接続により搭載したものが挙げられる。半導体素子１５のバンプ２５形成面と、半導体素子搭載用パッケージ基板１のフリップチップ接続端子２６を有する絶縁層３との間に、アンダーフィル材２３が充填されるのが望ましい。これによれば、アンダーフィル材２３が半導体素子１５のバンプ２５形成面とフリップチップ接続端子２６を有する絶縁層３との間の密着力を、さらに強固にすることが可能になる。したがって、高密度化に対応可能で信頼性にも優れた半導体パッケージ２４を提供することができる。
【実施例】
【００２７】
以下、本発明を実施例によって具体的に説明するが、本発明はこれらの実施例に限定されない。
【００２８】
（実施例１）
公称厚み０．０６ｍｍのプリプレグＧＥＡ−６７９Ｆ（日立化成工業株式会社製、商品名）を２枚重ね、その両側に、極薄銅箔厚３μｍにキャリア銅箔厚３５μｍが貼り合わされたピーラブル銅箔ＦＤ−Ｐ３／３５（古河サーキットフォイル株式会社製、商品名）を３５μｍの銅箔面が上記プリプレグと接着するように構成し、温度１７５±２℃、圧力２．５±０．２ＭＰａ、保持時間６０分の条件にて真空プレスを実施し、表面が３μｍ銅箔の銅張積層板（ＭＣＬ）を作製し、第１の回路基板とした。
【００２９】
第１の回路基板に日立ビアメカニクス株式会社製ルータ加工機にてガイド穴を形成した後、ソフトエッチング液（過酸化水素と硫酸を含有。）にて表面を１〜２μｍ程度エッチングし、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。回路パターンの焼付けを上記ガイド穴を基準として平行露光機にて実施した後、１質量％炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度６０〜８０ｇ／Ｌ、硫酸濃度１５０〜２００ｇ／Ｌの硫酸銅めっきラインにて厚さ１５〜２０μｍのパターン電気銅めっきを施し、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第２の回路基板とした。
【００３０】
第２の回路基板の銅パターン表面を、銅表面粗化液ＣＺ−８１００（メック株式会社製、製品名）を用いて粗化し、第２の回路基板の両面に対し、ガラス布にエポキシ樹脂を含浸させた公称厚み０．０６ｍｍのプリプレグＧＥＡ−６７９Ｆ（日立化成工業株式会社製、商品名）を介して、３５μｍのキャリア銅箔付３μｍ銅箔ＭＴ３５Ｓ３（三井金属鉱業株式会社製、商品名）を真空プレスにて圧力２．５±０．２ＭＰａ、温度１７５±２℃、保持時間６０分の条件にて積層した後３５μｍのキャリア銅箔を剥離し、第３の回路基板とした。
【００３１】
第３の回路基板において、Ｘ線穴あけ機を用いて内層のガイドパターンを認識、マーク中心に穴あけを実施した後、積層時に形成されたパネル端部の不要なミミを切断した。第３の回路基板表面の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、１質量％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第２の回路基板との接続をとるための非貫通孔設置場所となる部分にφ０．１ｍｍのコンフォーマルマスク及びレーザー加工時の位置認識パターンを形成し、第４の回路基板とした。
【００３２】
第４の回路基板の両面に炭酸ガスレーザー加工機ＬＣ−１Ｃ／２１（日立ビアメカニクス株式会社製、商品名）によりビーム照射径φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓ、照射回数７ショットの条件にて１穴ずつ加工し、第２の回路基板上に非貫通孔を形成し、第５の回路基板とした。
【００３３】
第５の回路基板を、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて０．４〜０．８μｍの厚みのめっきを行った後、電解銅めっきにて１５〜２０μｍの厚みのめっきを実施した。これにより、第２の回路基板（内層）と第５の回路基板（外層）とが、非貫通孔によって電気的に接続されたことになる。次に、第５の回路基板表面の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、１質量％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、回路パターンを形成し、第６の回路基板とした。ここで、第６の回路基板の回路パターンは第６の回路基板の表面から凸状で形成されている。
【００３４】
第６の回路基板において、第１の回路基板におけるピーラブル銅箔ＦＤ−Ｐ３／３５（古河サーキットフォイル株式会社製、商品名）において、３μｍ銅箔と３５μｍキャリア銅箔の境界部に物理的な力を加えて剥離させ、２枚の第７の回路基板を得た。ここで、第７の回路基板は、一方の面には３５μｍキャリア銅箔との接触面であった３μｍ銅箔が配置されており、他方の面には第６の回路基板の凸状の回路パターン（凸状回路）が配置されている。
【００３５】
第７の回路基板において、他方の面に配置されている第６の回路基板の凸状の回路パターン（凸状回路）をエッチングレジストで覆った後、一方の面に配置されている、３５μｍキャリア銅箔との接触面であった３μｍ銅箔を、ソフトエッチング液（過酸化水素と硫酸を含有。）にて除去する。これにより、一方の面には、埋込回路が形成される。また、他方の面を覆ったエッチングレジストを除去すると、他方の面には、第６の回路基板の凸状の回路パターン（凸状回路）が配置されている。その後、ソルダーレジスト形成、保護めっきとしてニッケル−金めっき仕上げを行い、第８の回路基板を得た。ここで、第８の回路基板においては、一方の面（第７の回路基板の一方の面）のソルダーレジストには開口が設けられ、この開口内にはライン／スペースが２０μｍ／２０μｍ（４０μｍピッチ）のフリップチップ接続端子となる埋込回路が配置されている。ソルダーレジストの開口によって規定されるフリップチップ接続端子の長手方向の寸法（フリップチップ接続端子の長さ）は、約１００μｍである。
【００３６】
第８の回路基板に対して、フリップチップ接続端子となる埋込回路上に、はんだペーストを印刷しリフローすることによって予備はんだを形成し、第９の回路基板を得た。予備はんだ用のはんだペーストには、Ｓｎ−Ａｇ−Ｃｕ系のエコソルダーＭ７０５（千住金属工業株式会社製、商品名。エコソルダーは、登録商標。）を用い、リフローには赤外線リフロー装置を用いて、ピーク温度２６０℃の条件で行なった。
【００３７】
第９の回路基板に対して、パッケージサイズに切断加工を施すことにより、第１０の回路基板を得た。この第１０の回路基板は、図１に示すように、絶縁層３と、この絶縁層３の表面に上面が露出するように設けられた埋込回路２と、絶縁層３上及び埋込回路２上に設けられたソルダーレジスト４とを有し、このソルダーレジスト４に設けられた開口３１内の埋込回路２がフリップチップ接続端子２６を形成する半導体素子搭載用パッケージ基板を形成している。また、このフリップチップ接続端子２６を被覆する予備はんだ１９の厚さは、３〜５μｍである。ここで、はんだの厚さは、非接触段差測定機であるハイソメット（ユニオン光学株式会社製、商品名。ハイソメットは登録商標。）を用い、予備はんだ１９を形成する前後において、ソルダージストとフリップチップ接続端子２６との段差を測定することにより測定した。
【００３８】
この第１０の回路基板は２層構造の半導体素子搭載用パッケージ基板となるが、第６の回路基板形成後に、第６の回路基板の銅パターン上に第２回目の絶縁樹脂積層を形成し、非貫通孔を設けて、銅メッキと配線を形成する工程を繰り返し行い、目的の層数の回路形成が完了した後、キャリア銅箔の剥離と極薄銅箔の除去及びパッケージサイズに切断加工を施す工程を実施することにより、３層構造、４層構造、・・・ｎ層構造の半導体素子搭載用パッケージ基板が形成可能となる。
【００３９】
図８に示すように、第１０の回路基板（パッケージ基板１）を作製した後、半導体素子１５をフリップチップ接続により搭載した。フリップチップ接続は、第１０の回路基板上のフリップチップ接続端子２６と半導体素子１５のバンプ２５（銅ピラー上にＳｎ−３．０％Ａｇ−０．５％Ｃｕはんだを形成したもので、４０μｍピッチ、高さ２５μｍ。）とが対向するように位置合わせした後、超音波フリップチップボンダーＳＨ−５０ＭＰ（株式会社アルテクス製、製品名）を用いてフリップチップ接続を行なった。フリップチップ接続の圧着条件は、超音波を併用しつつ、２３０℃に昇温し１バンプ当たり５０ｇの加圧を行いながら、４秒間保持した。その後、半導体素子１５のバンプ２５形成面と、第１０の回路基板（パッケージ基板１）のフリップチップ接続端子２６を有する絶縁層３との間に、アンダーフィル剤２３を充填し、半導体パッケージ２４を得た。
【００４０】
（実施例２）
フリップチップ接続端子を被覆する予備はんだの厚さは、７〜１０μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４１】
（実施例３）
フリップチップ接続端子を被覆する予備はんだの厚さは、１７〜２０μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４２】
（比較例１）
フリップチップ接続端子を被覆する予備はんだの厚さは、１〜２μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４３】
（参考例１）
フリップチップ接続端子を被覆する予備はんだの厚さは、２５〜２８μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４４】
（実施例４）
実施例１と同様にして、第８の回路基板を形成した。ここで、図２に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内にはフリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６を含む埋込回路２の底面にビア１８が接続されている。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４５】
（実施例５）
実施例１と同様にして、第７の回路基板を形成した。この第７の回路基板において、３５μｍキャリア銅箔との接触面であった３μｍ銅箔をソフトエッチング液（過酸化水素と硫酸を含有。）にて除去する前に、３５μｍキャリア銅箔との接触面であった３μｍ銅箔面上にめっきレジストを形成して、埋込回路のフリップチップ接続端子となる箇所の一部にパターン電気銅めっきすることによって、凸形状を形成した。その後、３５μｍキャリア銅箔との接触面であった３μｍ銅箔をソフトエッチング液（過酸化水素と硫酸を含有。）にて除去した後、ソルダーレジスト形成、保護めっきとしてのニッケル−金めっき仕上げを行い、第８の回路基板を形成した。ここで、図３に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内にはフリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップ接続端子２６の長手方向の一部には、凸形状２７が形成されており、この凸形状２７の高さは５μｍ程度である。凸形状２７の範囲はフリップチップ接続端子２６の短手方向の寸法の１００％で、フリップチップ接続端子２６の長手方向の寸法の３０％程度である。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４６】
（実施例６）
実施例１と同様にして、第７の回路基板を形成した。第７の回路基板において、３５μｍキャリア銅箔との接触面であった３μｍ銅箔を、ソフトエッチング液（過酸化水素と硫酸を含有。）にて除去して絶縁層の表面から上面が露出した埋込回路を形成した後、エッチングレジストを形成し、上面が露出した埋込回路の上面の一部が絶縁層の表面よりも凹み、他の部分はそのまま残るようにエッチングすることによって形成した。その後、ソルダーレジスト形成、保護めっきとしてのニッケル−金めっき仕上げを行い、第８の回路基板を得た。ここで、図４に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内にはフリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップ接続端子２６の長手方向の一部には、凹み形状２８が形成されており、この凹み形状２８の深さは５μｍ程度である。凹み形状２８の範囲はフリップチップ接続端子２６の短手方向の寸法の１００％で、フリップチップ接続端子２６の長手方向の寸法の３０％程度である。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４７】
（実施例７）
実施例１と同様にして、第８の回路基板を形成した。ここで、図５に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内には、フリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６の先端は、ソルダーレジスト４の開口３１内に形成されている。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４８】
（実施例８）
実施例１と同様にして、第８の回路基板を形成した。ここで、図６に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内には、フリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６の長手方向の両側または片側に延長された埋込回路２が設けられている。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４９】
（実施例９）
実施例１と同様にして、第８の回路基板を形成した。ここで、図７に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内には、フリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６の長手方向の一部が、短手方向（幅方向）に拡張された部分３３を形成している。つまり、フリップチップ接続端子２６が部分的に短手方向（幅方向）に拡張された部分３３を形成している。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００５０】
（比較例２）
実施例１と同様にして、第７の回路基板を得た。ここで、第７の回路基板は、一方の面には３５μｍキャリア銅箔との接触面であった３μｍ銅箔が配置されており、他方の面には第６の回路基板の凸状回路による回路パターンが配置されている。
【００５１】
この第７の回路基板において、他方の面に配置されている第６の回路基板の凸状回路による回路パターンをエッチングレジストで覆った後、一方の面に配置されている、３５μｍキャリア銅箔との接触面であった３μｍ銅箔を、ソフトエッチング液（過酸化水素と硫酸を含有。）にて除去する。これにより、一方の面には、埋込回路が形成されている。また、他方の面を覆ったエッチングレジストを除去すると、他方の面には、第６の回路基板の凸状回路による回路パターンが配置されている。その後、ソルダーレジスト形成、保護めっきとしてのニッケル−金めっき仕上げを行い、第１１の回路基板を得た。ここで、第１１の回路基板においては、他方の面（第７の回路基板の他方の面）のソルダーレジストには開口が設けられ、この開口内にはライン／スペースが２０μｍ／２０μｍ（４０μｍピッチ）のフリップチップ接続端子となる、凸状回路による回路パターンが配置されている。
【００５２】
第１１の回路基板に対して、フリップチップ接続端子となる、凸状回路による回路パターン上に、はんだペーストを印刷しリフローすることによって予備はんだを形成し、第１２の回路基板を得た。予備はんだ用のはんだペーストには、Ｓｎ−Ａｇ−Ｃｕ系のエコソルダーＭ７０５（千住金属工業株式会社製、商品名。エコソルダーは、登録商標。）を用い、リフローには赤外線リフロー装置を用いて、ピーク温度２６０℃の条件で行なった。
【００５３】
第１２の回路基板に対して、パッケージサイズに切断加工を施すことにより、第１３の回路基板を得た。この第１３の回路基板は、図９に示すように、絶縁層３と、この絶縁層３の表面に設けられた凸状回路３２による回路パターンと、絶縁層３上及び凸状回路３２による回路パターン上に設けられたソルダーレジスト４とを有し、このソルダーレジスト４に設けられた開口３１内の凸状回路３２による回路パターンがフリップチップ接続端子２６を形成するパッケージ基板を形成している。また、このフリップチップ接続端子２６を被覆する予備はんだ１９の厚さは、３〜５μｍである。その後、実施例１と同様にして、半導体パッケージを得た。
【００５４】
（比較例３）
フリップチップ接続端子を被覆する予備はんだの厚さは、１７〜２０μｍである。これ以外は、比較例３と同様にして、第１３の回路基板及び半導体パッケージを得た。
【００５５】
表１に、実施例１〜９、参考例１、比較例１〜３のパッケージ基板について、フリップチップ接続端子の断面形状、はんだ厚み、はんだブリッジの有無を調べた結果を示す。また、実施例１〜９、参考例１及び比較例１〜３の半導体パッケージについて、はんだフィレットの状態を調べた結果を示す。
【００５６】
【表１】
【００５７】
フリップチップ接続端子の断面形状の観察結果から、実施例１〜９では、フリップチップ接続端子の側面及び底面は絶縁層に埋め込まれて密着しており、断面形状はほぼ矩形でアンダーカットは認められなかった。一方、比較例２、３では、凸状回路であるため、フィリップチップ接続端子の底面のみが絶縁層と密着していた。また、フリップチップ接続端子の断面形状にアンダーカットが観察され、最も狭い箇所では、トップ幅（表面側の幅）に対して半分未満の幅となっていた。
【００５８】
はんだ厚みの測定結果から、実施例１〜９では、はんだ厚みは３〜２０μｍであり、また、はんだブリッジの確認結果から、このはんだ厚みの範囲ではんだブリッジの発生はなかった。一方、比較例１では、はんだ厚みは１〜２μｍと薄く、はんだブリッジの発生はなかった。参考例１では、はんだ厚みは２５〜２８μｍと厚く、隣接するフリップチップ接続端子間ではんだブリッジが発生した。比較例３では、はんだ厚みが１７〜２０μｍであるが、凸状回路であるため、はんだがフリップチップ接続端子の側面に回りこみ、はんだブリッジが発生した。
【００５９】
半導体パッケージのはんだフィレットの確認結果から、実施例１〜９、参考例１及び比較例３では、半導体素子のバンプとの間に形成されるはんだフィレットは、半導体素子のバンプ及びパッケージ基板のフリップチップ接続端子の両者にはんだが濡れ広がっており、状態は良好であった。一方、比較例１及び２では、半導体素子のバンプまたはパッケージ基板のフリップチップ接続端子の一部にはんだの濡れ広がりが不十分な箇所があり、はんだフィレットの形成は不十分であった。
【００６０】
フリップチップ接続端子の断面形状は、マイクロセクションを作製し、金属顕微鏡で断面を観察することにより行った。フリップチップ接続端子上のはんだの厚みは、非接触段差測定機であるハイソメット（ユニオン光学株式会社製、商品名。ハイソメットは登録商標。）を用い、予備はんだを形成する前後において、ソルダージストとフリップチップ接続端子との段差を測定することにより測定した。はんだブリッジの有無及びはんだフィレットの状態は、実体顕微鏡を用いて１０倍で観察することにより確認した。
【符号の説明】
【００６１】
１：半導体素子搭載用パッケージ基板またはパッケージ基板または第１０の回路基板
２：埋込回路
３：絶縁層
４：ソルダーレジスト
８：保護めっき
１５：半導体素子
１８：ビア
１９：予備はんだ
２３：アンダーフィル材
２４：半導体パッケージ
２５：バンプ
２６：フリップチップ接続端子
２７：凸形状
２８：凹み形状
３１：（ソルダーレジストの）開口
３２：凸状回路
３３：短手方向に拡張された部分
【技術分野】
【０００１】
本発明は、高密度化が可能な半導体素子搭載用パッケージ基板及び半導体パッケージに関し、より詳細には、バンプを有する半導体素子とフリップチップ接続端子を備えた半導体素子搭載用パッケージ基板及び半導体パッケージに関する。
【背景技術】
【０００２】
半導体素子と半導体素子搭載用パッケージ基板（以下、「パッケージ基板」という。）の接続端子を電気的に接続する方法として、フリップチップ接続が用いられている。このフリップチップ接続では、半導体素子のバンプとの間に良好なはんだフィレットを形成する目的で、パッケージ基板のフリップチップ接続端子上に予備はんだを形成し、この予備はんだと半導体素子のバンプに形成されたはんだの両者によってはんだ量を確保して半導体素子に設けたバンプと接続する方法が用いられることが多い。一方で、電子部品の小型化や高密度化に伴い、半導体素子との接続端子を高密度に配置する必要が生じており、フリップチップ接続端子の微細化が要求されている。
【０００３】
フリップチップ接続端子が微細化すると、予備はんだが形成される接続端子の面積が減少するため、フリップチップ接続端子上に形成される予備はんだの量も減少する結果、半導体素子のバンプとの間に形成されるはんだフィレットの形成が不十分になり、接続信頼性が低下する問題がある。また、微細なフリップチップ接続端子上に、半導体素子との接続に十分な量の予備はんだを形成しようとすると、図９に示すように、一般的な製法では、フリップチップ接続端子２６は、パッケージ基板１の表面に対して凸状に形成されているので、予備はんだ１９がフリップチップ接続端子２６の側面に回り込み、隣接するフリップチップ接続端子２６との間で予備はんだ１９のブリッジを生じる問題がある。つまり、予備はんだ１９をフリップチップ接続端子２６上に形成するためのはんだを供給しても、かなりの割合のはんだがフリップチップ接続端子２６の側面を覆うために使われてしまい、接続に必要なはんだフィレットを形成するために使用できる予備はんだ１９の割合が減少してしまうばかりか、隣接するフリップチップ接続端子２６とブリッジを生じてしまうのである。
【０００４】
このような問題を改善する方法として、パッケージ基板上のフリップチップ接続端子となる領域の配線パターンを比較的長く形成して、この領域のはんだ量を増加させる方法（特許文献１）や、フリップチップ接続端子となる領域の配線パターンの幅を他の領域に比べて部分的に幅広にすることにより、フリップチップ接続端子上の予備はんだ量を増加させる方法（特許文献２）が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３２９７４４号公報
【特許文献２】特開２００５−１０１１３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１、２の方法によると、半導体素子との接続のためのフリップチップ接続端子上の予備はんだの量はある程度確保できる。しかし、図９に示すように、フリップチップ接続端子２６を形成する回路パターンは、パッケージ基板１の表面から凸状に形成されている回路パターン（以下、「凸状回路」ということがある。）であり、パッケージ基板１の絶縁層３の表面と密着しているのは、この凸状回路３２の底面のみである。しかも、この凸状回路３２は、一般に、セミアディティブ法などのエッチングを伴う方法で形成されるため、いわゆるアンダーカットが生じてしまい、その結果、回路パターンの幅がトップ（表面側）よりも厚み方向の途中やボトム（底面側）で狭くなる。このため、フリップチップ接続端子２６が微細化すると、フリップチップ接続端子２６とその下の絶縁層３との密着面積の減少や回路パターンの幅の減少によって密着力が低下し、フリップチップ接続の際にわずかな外力が加わるだけで、フリップチップ接続端子２６の剥れが生じる可能性がある。
【０００７】
本発明は、上記問題点に鑑みなされたものであり、微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要な予備はんだ量を確保したフリップチップ接続端子を備えることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板及び半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、以下のものに関する。
（１） 絶縁層と、この絶縁層の表面に上面が露出するように設けられた埋込回路と、前記絶縁層上及び埋込回路上に設けられたソルダーレジストとを有し、このソルダーレジストの開口内に配置された埋込配線パターンがフリップチップ接続端子を形成し、このフリップチップ接続端子が厚さ３μｍ以上の予備はんだによって被覆された半導体素子搭載用パッケージ基板。
（２） （１）において、フリップチップ接続端子を形成する埋込配線パターンの底面にビアが接続した半導体素子搭載用パッケージ基板。
（３） （１）または（２）において、フリップチップ接続端子の長手方向の一部に凸形状が形成された半導体素子搭載用パッケージ基板。
（４） （１）から（３）の何れかにおいて、フリップチップ接続端子の長手方向の一部に凹み形状が形成された半導体素子搭載用パッケージ基板。
（５） （１）から（４）の何れかにおいて、フリップチップ接続端子の先端が、ソルダーレジストの開口内に配置された半導体素子搭載用パッケージ基板。
（６） （１）から（５）の何れかにおいて、フリップチップ接続端子の長手方向の両側または片側に延長された埋込回路が設けられた半導体素子搭載用パッケージ基板。
（７） （１）から（６）の何れかにおいて、フリップチップ接続端子の一部が、短手方向に拡張された部分を有する半導体素子搭載用パッケージ基板。
（８） （１）から（７）の何れかの半導体素子搭載用パッケージ基板のフリップチップ接続端子上に半導体素子のバンプをフリップチップ接続により搭載した半導体パッケージ。
【発明の効果】
【０００９】
本発明によれば、微細であっても密着力を確保したフリップチップ接続端子が形成可能であり、かつ半導体素子のバンプとのフリップチップ接続に必要な予備はんだ量を確保したフリップチップ接続端子を備えることにより、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板及び半導体パッケージを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【図２】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図３】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図４】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図５】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図及び（ｂ）Ａ−Ａ’断面図である。
【図６】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【図７】本発明の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【図８】本発明の半導体素子搭載用パッケージのフリップチップ接続端子近傍の断面図である。
【図９】従来の半導体素子搭載用パッケージ基板のフリップチップ接続端子近傍の（ａ）平面図、（ｂ）Ａ−Ａ’断面図、（ｃ）Ｂ−Ｂ’断面図である。
【発明を実施するための形態】
【００１１】
本発明の半導体素子搭載用パッケージ基板の例について、図１〜図８を用いて以下に説明する。
【００１２】
本発明の半導体素子搭載用パッケージ基板（以下、「パッケージ基板」という。）の第１の例としては、図１に示すように、絶縁層３と、この絶縁層３の表面に上面が露出するように設けられた埋込回路２と、前記絶縁層３上及び埋込回路２上に設けられたソルダーレジスト４とを有し、このソルダーレジスト４の開口３１内に配置された埋込回路２がフリップチップ接続端子２６を形成し、このフリップチップ接続端子２６が厚さ３μｍ以上の予備はんだ１９によって被覆された半導体素子搭載用パッケージ基板１が挙げられる。この構成によれば、フリップチップ接続端子２６が、絶縁層３の表面に上面が露出した埋込回路２によって形成される。このため、フリップチップ接続端子２６の側面と底面が絶縁層３に埋め込まれて固定されるので、フリップチップ接続端子２６を形成する埋込回路２が、ライン／スペースが２０μｍ／２０μｍ以下レベルの微細な回路パターンであっても、絶縁層３との密着力を確保したフリップチップ接続端子２６が形成可能になる。フリップチップ接続端子２６の長手方向の両側に延長された埋込回路２を有する方が、フリップチップ接続端子２６を埋込回路２が両側からも固定することになるため、密着力の確保の観点からは望ましいが、本発明においては、図９に示すような凸状回路３２に比べて、微細であっても絶縁層３との密着力を確保したフリップチップ接続端子２６が形成可能になる。このため、図５に示すように、フリップチップ接続端子２６の長手方向の片側だけに延長された埋込回路２を設けることも可能であり、この場合はフリップチップ接続端子２６のサイズを小さくすることができるので、より高密度化を図ることができる点で望ましい。また、図６に示すように、フリップチップ接続端子２６の長手方向の片側及び両側に延長された埋込回路２の両者を設けることも可能である。このように、フリップチップ接続端子２６の長手方向に延長された埋込回路２は、フリップチップ接続端子２６の長手方向の両側に設けても、片側だけに設けてもよいので、設計の自由度を大きくすることが可能である。また、フリップチップ接続端子２６が厚さ３μｍ以上の予備はんだ１９によって被覆されるので、半導体素子１５のバンプ２５とのフリップチップ接続に必要なはんだ量を確保可能になる。したがって、高密度化に対応可能で信頼性にも優れた半導体素子搭載用パッケージ基板１を提供することができる。
【００１３】
本発明の絶縁層とは、有機絶縁材料を用いて形成された絶縁基板、コア基板、フィルム、層間絶縁層、ビルドアップ層などをいう。このような絶縁層として、ガラスクロスにエポキシ樹脂やポリイミド樹脂を含浸させたプリプレグを加熱、加圧して形成されるものが挙げられる。
【００１４】
本発明の埋込回路とは、絶縁層に少なくとも底面及び側面の一部が埋め込まれ、少なくとも上面が絶縁層の表面に露出するように設けられる回路をいう。このような埋込回路は、例えば、金属箔を給電層としてその上にパターン電気めっきで所定の回路パターンを形成し、この回路パターン上に絶縁層を形成して回路パターンを絶縁層に埋め込んだ後、給電層とした金属箔をエッチング等で除去することにより、パターン絶縁層に埋め込まれた回路パターンの表面を絶縁層から露出させる、いわゆる転写法などで形成することができる。
【００１５】
本発明のソルダーレジストとは、予備はんだがフリップチップ接続端子となる埋込回路以外の部分に付着しないようにパッケージ基板の表面を保護するものである。また、ソルダージレストに設けられる開口によって、埋込回路の中でフリップチップ接続端子となる部分が規定されることにより、この開口内の埋込回路がフリップチップ接続端子を形成するものである。ソルダーレジストとしては、フリップチップ接続端子を形成するための、縦１００μｍ×横１００μｍ以下レベルの微小な開口を精度よく形成できることから感光性のソルダーレジストが好ましい。
【００１６】
本発明のフリップチップ接続端子とは、半導体素子をフリップチップ接続によってパッケージ基板に搭載するために用いる接続端子をいう。また、フリップチップ接続とは、半導体素子の能動素子面をパッケージ基板に向けて接続する方法をいい、半導体素子に電極としてのバンプを形成し、半導体素子を裏返してパッケージ基板上の搭載位置に合せた後、半導体素子のバンプとパッケージ基板に形成されたフリップチップ接続端子とを接続する方法である。本発明のフリップチップ接続端子は、実際に半導体素子のバンプと当接する接続部だけをいうのではなく、半導体素子のバンプと接続する埋込回路であって、ソルダーレジストの開口内で絶縁層の表面に露出した部分をいう。フリップチップ接続端子の表面には、表面を酸化から防ぎ、予備はんだの濡れ性を確保するために、ニッケル／金めっき、ニッケル／パラジウム／金めっき等の保護めっきが設けられてもよい。
【００１７】
本発明の予備はんだとは、半導体素子とのフリップチップ接続のためにフリップチップ接続端子上に設けられるはんだのことをいう。予備はんだは、はんだペーストを印刷しリフローする方法、その他の公知の方法によって形成することができる。はんだペーストの一例としては、電子部品の実装で用いられる、Ｓｎ−Ｐｂ系、Ｓｎ−Ａｇ−Ｃｕ系等のはんだ粒子をロジンや有機溶剤と混合したもの等が挙げられる。はんだペーストの印刷には、メタルマスクやシルクスクリーン等を用いることができる。リフローは、電子部品の実装で一般的に用いられる、赤外線リフロー、熱風リフロー、ＶＰＳ（ベーパーフェイズソルダリング）リフロー等を用いて行なうことができる。リフロー条件は、はんだペーストによっても異なるが、例えばＳｎ−Ｐｂ系であれば、ピーク温度が２４０℃程度、Ｓｎ−Ａｇ−Ｃｕ系であれば、ピーク温度が２６０℃程度の条件が挙げられる。
【００１８】
本発明のパッケージ基板は、フリップチップ接続端子が、厚さ３μｍ以上の予備はんだによって被覆される。予備はんだの厚さが３μｍ未満では、フリップチップ接続端子と半導体素子のバンプとの間にはんだフィレットを形成するのに十分ではなく、接続信頼性を確保することが難しい。一方、予備はんだの厚みが２０μｍを超えると、隣接するフリップチップ接続端子上の予備はんだとはんだブリッジを生じる可能性がある。このため、予備はんだの厚みは、３μｍ以上、２０μｍ以下が望ましい。なお、一般的にフリップチップ接続端子の上面が平面視で細長い長方形であるため、はんだペースト等をリフローして形成される予備はんだは、はんだの表面張力によって略半円柱状（かまぼこ状）に形成される。このため、予備はんだの厚みは、フリップチップ接続端子の長手方向（長さ方向）と短手方向（幅方向）の略中央において最も厚く形成される。そこで、本発明において、予備はんだの厚みは、フリップチップ接続端子の長手方向（長さ方向）と短手方向（幅方向）の略中央について、ソルダーレジスト表面とはんだ表面との段差を非接触式段差測定機を用いて測定して求めたものとした。
【００１９】
本発明のパッケージ基板の第２の例としては、図２に示すように、フリップチップ接続端子２６を含む埋込回路２の底面にビア１８が接続されるものが挙げられる。なお、予備はんだ１９は省略して示している。図２では、フリップチップ接続端子２６の底面及びこのフリップチップ接続端子２６から長手方向に延長された埋込回路２の底面の両方に、ビア１８が形成されているが、この何れか一方にビア１８が形成されていてもよい。つまり、この第２の例では、絶縁層３に埋め込まれているフリップチップ接続端子２６の底面、このフリップチップ接続端子２６から長手方向に延長された埋込回路２の底面、または、これらの両者の底面にビア１８が形成される。このように底面にビア１８が接続されることで、フリップチップ接続端子２６またはフリップチップ接続端子２６から長手方向に延長された埋込回路２が、ビア１８によって絶縁層３に固定されるので、第１の例よりもフリップチップ接続端子２６と絶縁層３との密着をさらに強固にすることが可能になる。
【００２０】
本発明において、ビアとは、パッケージ基板に多層に設けられる配線層の層間を接続するものであり、例えば、配線層の層間接続用の孔をレーザ等で形成した後、この孔内にめっき等を行うことにより形成することができる。なお、フリップチップ接続端子の底面やフリップチップ接続端子から長手方向に延長された埋込回路の底面と、ビアとの接続面積を稼ぐために、ビアはいわゆるフィルドビアめっきにより形成するのが望ましい。
【００２１】
本発明のパッケージ基板の第３の例としては、図３に示すように、フリップチップ接続端子２６の長手方向の一部に凸形状２７が形成されるものが挙げられる。なお、予備はんだ１９は省略して示している。この凸形状２７は、例えば、めっきレジストを形成して、埋込回路のフリップチップ接続端子２６となる箇所の一部にパターンめっきすることによって形成することができる。また、図示しないが、例えば、絶縁層３の表面から側面の一部と上面が突出した埋込回路を形成した後、エッチングレジストを形成し、突出した埋込回路の一部が突出したまま残り、他の部分は絶縁層３の表面と面一になるようにエッチングすることによっても形成することができる。凸形状２７の高さは、３μｍ〜８μｍ程度が望ましく、凸形状２７を設ける範囲は、フリップチップ接続端子２６の短手方向（幅方向）の寸法の５０％〜１００％で、フリップチップ接続端子２６の長手方向（長さ方向）の寸法の１０％〜７０％程度であるのが望ましい。このようにフリップチップ接続端子２６の長手方向の一部に凸形状２７を形成することにより、凸形状２７の段差部分にはんだが溜まるので（図示しない。）、表面が平坦な場合に比べて、フリップチップ接続端子２６の上に配置されるはんだの量を増加させることができる。また、凸形状２７は、他の部分のはんだを引き寄せるきっかけとなり、はんだは、凸形状２７を中心として凝集するので、突出したはんだ溜まりをフリップチップ接続端子２６の長手方向の所定の位置に形成することもできる。このため、フリップチップ接続端子２６に搭載される半導体素子のバンプの位置に対応して、フリップチップ接続端子２６上の突出する部分を設けることができるので、フリップチップ接続端子２６と半導体素子のバンプとを確実に接続することができる。
【００２２】
本発明のパッケージ基板の第４の例としては、図４に示すように、フリップチップ接続端子２６の長手方向の一部に凹み形状２８が形成されるものが挙げられる。なお、予備はんだ１９は省略して示している。この凹み形状２８は、図示しないが、例えば、絶縁層３の表面から上面が露出した埋込回路を形成した後、エッチングレジストを形成し、上面が露出した埋込回路の上面の一部が絶縁層３の表面よりも凹み、他の部分はそのまま残るようにエッチングすることによって形成することができる。凹み形状２８の深さは、３μｍ〜８μｍ程度が望ましく、凹み形状２８の範囲は、フリップチップ接続端子２６の短手方向（幅方向）の寸法の５０％〜１００％で、フリップチップ接続端子２６の長手方向（長さ方向）の寸法の１０％〜７０％程度であるのが望ましい。このように凹み形状２８を形成することにより、この部分に溶融したはんだが溜まるので、フリップチップ接続端子２６上に配置するはんだ（図示しない。）の量を増加させることができる。つまり、凹み形状２８は、はんだを溜める容器の役割を果たし、はんだが凹み形状２８の中に溜まるので、はんだフィレットを形成するのに十分なはんだをフリップチップ接続端子２６上に形成することができる。
【００２３】
本発明のパッケージ基板の第５の例としては、図５に示すように、フリップチップ接続端子２６の先端が、ソルダーレジスト４の開口３１内に形成されたものが挙げられる。なお、予備はんだ１９は省略して示している。従来の一般的なパッケージ基板のように、絶縁層３の表面上に接着した金属箔をエッチングすることによって回路パターンが形成される場合、この回路パターンは凸状回路３２であり、形成されるフリップチップ接続端子２６は、その底面のみが絶縁層３と接着している。また、エッチングによって形成されるため、凸状回路３２による回路パターンは、断面から見て、回路パターンの表面側よりも底面側の方が幅が細くなる、いわゆるアンダーカットを生じる。このため、フリップチップ接続端子２６のサイズが微細化すると、凸状回路３２による回路パターンの底面と絶縁層３との接着面積が減少するので、絶縁層３との密着力が低下し、フリップチップ接続の際にわずかな外力が加わるだけで剥がれてしまう可能性がある。そこで、絶縁層３とフリップチップ接続端子２６との密着力を確保するために、ソルダーレジスト４で被覆して上側から回路パターンを固定し、ソルダーレジスト４の開口３１からフリップチップ接続端子２６を露出させることで、フリップチップ接続端子２６の長手方向の両側をソルダーレジスト４で固定する方法が採られる。しかし、この方法では、ソルダーレジスト４の解像度の限界によって、ソルダーレジスト４の開口３１の幅が規定されるため、フリップチップ接続端子２６を、ソルダーレジスト４の解像度の限界よりも長くする必要があった。また、このため、回路パターンの引き回しの自由度も制限されていた。本発明のパッケージ基板１の第５の例によれば、フリップチップ接続端子２６が絶縁層３の表面に上面が露出した埋込回路によって形成されるので、微細であっても密着力を確保することが可能になる。このため、ソルダーレジスト４によって、フリップチップ接続端子２６の長手方向の両側に延長された回路パターンを上から被覆して固定する必要がなく、フリップチップ接続端子２６の先端をソルダーレジスト４の開口３１内に形成することができる。したがって、ソルダーレジスト４の解像度に制限されることなく、フリップチップ接続端子２６を微細化できるので、より高密度化を図ることが可能となり、また回路パターンの設計の自由度を向上させることができる。
【００２４】
本発明のパッケージ基板の第６の例としては、図６に示すように、フリップチップ接続端子２６の長手方向の両側または片側に延長された埋込回路２が設けられたものが挙げられる。本発明のパッケージ基板の第６の例によれば、第５の例と同様に、ソルダーレジスト４の解像度に制限されることなく、フリップチップ接続端子２６を微細化できるので、より高密度化を図ることが可能となり、また回路パターンの設計の自由度を向上させることができる。
【００２５】
本発明のパッケージ基板の第７の例としては、図７に示すように、フリップチップ接続端子２６の一部が、短手方向（幅方向）に拡張された部分３３を有するものが挙げられる。フリップチップ接続端子２６の先端は、ソルダーレジスト４の開口３１内に形成されてもよい。なお、予備はんだ１９は省略して示している。このフリップチップ接続端子２６が部分的に短手方向（幅方向）に拡張された部分３３を有することにより、絶縁層３との密着面積が拡大するため、フリップチップ接続端子２６と絶縁層３との密着力をより向上させることができるとともに、予備はんだ１９の量をより多く確保することができ、また、短手方向（幅方向）に拡張された部分３３の予備はんだ１９が表面張力によってそれ以外の部分のはんだを引き寄せてはんだ溜りを形成するので、はんだ溜りを所定の位置に安定して形成することができる。
【００２６】
本発明の半導体パッケージの一例としては、図８に示すように、上記の第１から第７の例のパッケージ基板１に半導体素子１５をフリップチップ接続により搭載したものが挙げられる。半導体素子１５のバンプ２５形成面と、半導体素子搭載用パッケージ基板１のフリップチップ接続端子２６を有する絶縁層３との間に、アンダーフィル材２３が充填されるのが望ましい。これによれば、アンダーフィル材２３が半導体素子１５のバンプ２５形成面とフリップチップ接続端子２６を有する絶縁層３との間の密着力を、さらに強固にすることが可能になる。したがって、高密度化に対応可能で信頼性にも優れた半導体パッケージ２４を提供することができる。
【実施例】
【００２７】
以下、本発明を実施例によって具体的に説明するが、本発明はこれらの実施例に限定されない。
【００２８】
（実施例１）
公称厚み０．０６ｍｍのプリプレグＧＥＡ−６７９Ｆ（日立化成工業株式会社製、商品名）を２枚重ね、その両側に、極薄銅箔厚３μｍにキャリア銅箔厚３５μｍが貼り合わされたピーラブル銅箔ＦＤ−Ｐ３／３５（古河サーキットフォイル株式会社製、商品名）を３５μｍの銅箔面が上記プリプレグと接着するように構成し、温度１７５±２℃、圧力２．５±０．２ＭＰａ、保持時間６０分の条件にて真空プレスを実施し、表面が３μｍ銅箔の銅張積層板（ＭＣＬ）を作製し、第１の回路基板とした。
【００２９】
第１の回路基板に日立ビアメカニクス株式会社製ルータ加工機にてガイド穴を形成した後、ソフトエッチング液（過酸化水素と硫酸を含有。）にて表面を１〜２μｍ程度エッチングし、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。回路パターンの焼付けを上記ガイド穴を基準として平行露光機にて実施した後、１質量％炭酸ナトリウム水溶液にてドライフィルムレジストを現像し、硫酸銅濃度６０〜８０ｇ／Ｌ、硫酸濃度１５０〜２００ｇ／Ｌの硫酸銅めっきラインにて厚さ１５〜２０μｍのパターン電気銅めっきを施し、アミン系のレジスト剥離液にてドライフィルムレジストを剥離除去し、第２の回路基板とした。
【００３０】
第２の回路基板の銅パターン表面を、銅表面粗化液ＣＺ−８１００（メック株式会社製、製品名）を用いて粗化し、第２の回路基板の両面に対し、ガラス布にエポキシ樹脂を含浸させた公称厚み０．０６ｍｍのプリプレグＧＥＡ−６７９Ｆ（日立化成工業株式会社製、商品名）を介して、３５μｍのキャリア銅箔付３μｍ銅箔ＭＴ３５Ｓ３（三井金属鉱業株式会社製、商品名）を真空プレスにて圧力２．５±０．２ＭＰａ、温度１７５±２℃、保持時間６０分の条件にて積層した後３５μｍのキャリア銅箔を剥離し、第３の回路基板とした。
【００３１】
第３の回路基板において、Ｘ線穴あけ機を用いて内層のガイドパターンを認識、マーク中心に穴あけを実施した後、積層時に形成されたパネル端部の不要なミミを切断した。第３の回路基板表面の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、１質量％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、第２の回路基板との接続をとるための非貫通孔設置場所となる部分にφ０．１ｍｍのコンフォーマルマスク及びレーザー加工時の位置認識パターンを形成し、第４の回路基板とした。
【００３２】
第４の回路基板の両面に炭酸ガスレーザー加工機ＬＣ−１Ｃ／２１（日立ビアメカニクス株式会社製、商品名）によりビーム照射径φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓ、照射回数７ショットの条件にて１穴ずつ加工し、第２の回路基板上に非貫通孔を形成し、第５の回路基板とした。
【００３３】
第５の回路基板を、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、無電解銅めっきにて０．４〜０．８μｍの厚みのめっきを行った後、電解銅めっきにて１５〜２０μｍの厚みのめっきを実施した。これにより、第２の回路基板（内層）と第５の回路基板（外層）とが、非貫通孔によって電気的に接続されたことになる。次に、第５の回路基板表面の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａにてドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機にて回路パターンを焼付け、１質量％炭酸ナトリウム水溶液にてドライフィルムレジストを現像してエッチングレジストを形成し、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液にてドライフィルムレジストを除去し、回路パターンを形成し、第６の回路基板とした。ここで、第６の回路基板の回路パターンは第６の回路基板の表面から凸状で形成されている。
【００３４】
第６の回路基板において、第１の回路基板におけるピーラブル銅箔ＦＤ−Ｐ３／３５（古河サーキットフォイル株式会社製、商品名）において、３μｍ銅箔と３５μｍキャリア銅箔の境界部に物理的な力を加えて剥離させ、２枚の第７の回路基板を得た。ここで、第７の回路基板は、一方の面には３５μｍキャリア銅箔との接触面であった３μｍ銅箔が配置されており、他方の面には第６の回路基板の凸状の回路パターン（凸状回路）が配置されている。
【００３５】
第７の回路基板において、他方の面に配置されている第６の回路基板の凸状の回路パターン（凸状回路）をエッチングレジストで覆った後、一方の面に配置されている、３５μｍキャリア銅箔との接触面であった３μｍ銅箔を、ソフトエッチング液（過酸化水素と硫酸を含有。）にて除去する。これにより、一方の面には、埋込回路が形成される。また、他方の面を覆ったエッチングレジストを除去すると、他方の面には、第６の回路基板の凸状の回路パターン（凸状回路）が配置されている。その後、ソルダーレジスト形成、保護めっきとしてニッケル−金めっき仕上げを行い、第８の回路基板を得た。ここで、第８の回路基板においては、一方の面（第７の回路基板の一方の面）のソルダーレジストには開口が設けられ、この開口内にはライン／スペースが２０μｍ／２０μｍ（４０μｍピッチ）のフリップチップ接続端子となる埋込回路が配置されている。ソルダーレジストの開口によって規定されるフリップチップ接続端子の長手方向の寸法（フリップチップ接続端子の長さ）は、約１００μｍである。
【００３６】
第８の回路基板に対して、フリップチップ接続端子となる埋込回路上に、はんだペーストを印刷しリフローすることによって予備はんだを形成し、第９の回路基板を得た。予備はんだ用のはんだペーストには、Ｓｎ−Ａｇ−Ｃｕ系のエコソルダーＭ７０５（千住金属工業株式会社製、商品名。エコソルダーは、登録商標。）を用い、リフローには赤外線リフロー装置を用いて、ピーク温度２６０℃の条件で行なった。
【００３７】
第９の回路基板に対して、パッケージサイズに切断加工を施すことにより、第１０の回路基板を得た。この第１０の回路基板は、図１に示すように、絶縁層３と、この絶縁層３の表面に上面が露出するように設けられた埋込回路２と、絶縁層３上及び埋込回路２上に設けられたソルダーレジスト４とを有し、このソルダーレジスト４に設けられた開口３１内の埋込回路２がフリップチップ接続端子２６を形成する半導体素子搭載用パッケージ基板を形成している。また、このフリップチップ接続端子２６を被覆する予備はんだ１９の厚さは、３〜５μｍである。ここで、はんだの厚さは、非接触段差測定機であるハイソメット（ユニオン光学株式会社製、商品名。ハイソメットは登録商標。）を用い、予備はんだ１９を形成する前後において、ソルダージストとフリップチップ接続端子２６との段差を測定することにより測定した。
【００３８】
この第１０の回路基板は２層構造の半導体素子搭載用パッケージ基板となるが、第６の回路基板形成後に、第６の回路基板の銅パターン上に第２回目の絶縁樹脂積層を形成し、非貫通孔を設けて、銅メッキと配線を形成する工程を繰り返し行い、目的の層数の回路形成が完了した後、キャリア銅箔の剥離と極薄銅箔の除去及びパッケージサイズに切断加工を施す工程を実施することにより、３層構造、４層構造、・・・ｎ層構造の半導体素子搭載用パッケージ基板が形成可能となる。
【００３９】
図８に示すように、第１０の回路基板（パッケージ基板１）を作製した後、半導体素子１５をフリップチップ接続により搭載した。フリップチップ接続は、第１０の回路基板上のフリップチップ接続端子２６と半導体素子１５のバンプ２５（銅ピラー上にＳｎ−３．０％Ａｇ−０．５％Ｃｕはんだを形成したもので、４０μｍピッチ、高さ２５μｍ。）とが対向するように位置合わせした後、超音波フリップチップボンダーＳＨ−５０ＭＰ（株式会社アルテクス製、製品名）を用いてフリップチップ接続を行なった。フリップチップ接続の圧着条件は、超音波を併用しつつ、２３０℃に昇温し１バンプ当たり５０ｇの加圧を行いながら、４秒間保持した。その後、半導体素子１５のバンプ２５形成面と、第１０の回路基板（パッケージ基板１）のフリップチップ接続端子２６を有する絶縁層３との間に、アンダーフィル剤２３を充填し、半導体パッケージ２４を得た。
【００４０】
（実施例２）
フリップチップ接続端子を被覆する予備はんだの厚さは、７〜１０μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４１】
（実施例３）
フリップチップ接続端子を被覆する予備はんだの厚さは、１７〜２０μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４２】
（比較例１）
フリップチップ接続端子を被覆する予備はんだの厚さは、１〜２μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４３】
（参考例１）
フリップチップ接続端子を被覆する予備はんだの厚さは、２５〜２８μｍである。これ以外は、実施例１と同様にして、第１０の回路基板及び半導体パッケージを得た。
【００４４】
（実施例４）
実施例１と同様にして、第８の回路基板を形成した。ここで、図２に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内にはフリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６を含む埋込回路２の底面にビア１８が接続されている。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４５】
（実施例５）
実施例１と同様にして、第７の回路基板を形成した。この第７の回路基板において、３５μｍキャリア銅箔との接触面であった３μｍ銅箔をソフトエッチング液（過酸化水素と硫酸を含有。）にて除去する前に、３５μｍキャリア銅箔との接触面であった３μｍ銅箔面上にめっきレジストを形成して、埋込回路のフリップチップ接続端子となる箇所の一部にパターン電気銅めっきすることによって、凸形状を形成した。その後、３５μｍキャリア銅箔との接触面であった３μｍ銅箔をソフトエッチング液（過酸化水素と硫酸を含有。）にて除去した後、ソルダーレジスト形成、保護めっきとしてのニッケル−金めっき仕上げを行い、第８の回路基板を形成した。ここで、図３に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内にはフリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップ接続端子２６の長手方向の一部には、凸形状２７が形成されており、この凸形状２７の高さは５μｍ程度である。凸形状２７の範囲はフリップチップ接続端子２６の短手方向の寸法の１００％で、フリップチップ接続端子２６の長手方向の寸法の３０％程度である。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４６】
（実施例６）
実施例１と同様にして、第７の回路基板を形成した。第７の回路基板において、３５μｍキャリア銅箔との接触面であった３μｍ銅箔を、ソフトエッチング液（過酸化水素と硫酸を含有。）にて除去して絶縁層の表面から上面が露出した埋込回路を形成した後、エッチングレジストを形成し、上面が露出した埋込回路の上面の一部が絶縁層の表面よりも凹み、他の部分はそのまま残るようにエッチングすることによって形成した。その後、ソルダーレジスト形成、保護めっきとしてのニッケル−金めっき仕上げを行い、第８の回路基板を得た。ここで、図４に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内にはフリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップ接続端子２６の長手方向の一部には、凹み形状２８が形成されており、この凹み形状２８の深さは５μｍ程度である。凹み形状２８の範囲はフリップチップ接続端子２６の短手方向の寸法の１００％で、フリップチップ接続端子２６の長手方向の寸法の３０％程度である。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４７】
（実施例７）
実施例１と同様にして、第８の回路基板を形成した。ここで、図５に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内には、フリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６の先端は、ソルダーレジスト４の開口３１内に形成されている。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４８】
（実施例８）
実施例１と同様にして、第８の回路基板を形成した。ここで、図６に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内には、フリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６の長手方向の両側または片側に延長された埋込回路２が設けられている。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００４９】
（実施例９）
実施例１と同様にして、第８の回路基板を形成した。ここで、図７に示すように、ソルダーレジスト４には開口３１が設けられ、この開口３１内には、フリップチップ接続端子２６となる埋込回路２が配置されている。また、フリップチップ接続端子２６の長手方向の一部が、短手方向（幅方向）に拡張された部分３３を形成している。つまり、フリップチップ接続端子２６が部分的に短手方向（幅方向）に拡張された部分３３を形成している。これ以降は、実施例１と同様にして、第９の回路基板、第１０の回路基板（パッケージ基板）及び半導体パッケージを形成した。
【００５０】
（比較例２）
実施例１と同様にして、第７の回路基板を得た。ここで、第７の回路基板は、一方の面には３５μｍキャリア銅箔との接触面であった３μｍ銅箔が配置されており、他方の面には第６の回路基板の凸状回路による回路パターンが配置されている。
【００５１】
この第７の回路基板において、他方の面に配置されている第６の回路基板の凸状回路による回路パターンをエッチングレジストで覆った後、一方の面に配置されている、３５μｍキャリア銅箔との接触面であった３μｍ銅箔を、ソフトエッチング液（過酸化水素と硫酸を含有。）にて除去する。これにより、一方の面には、埋込回路が形成されている。また、他方の面を覆ったエッチングレジストを除去すると、他方の面には、第６の回路基板の凸状回路による回路パターンが配置されている。その後、ソルダーレジスト形成、保護めっきとしてのニッケル−金めっき仕上げを行い、第１１の回路基板を得た。ここで、第１１の回路基板においては、他方の面（第７の回路基板の他方の面）のソルダーレジストには開口が設けられ、この開口内にはライン／スペースが２０μｍ／２０μｍ（４０μｍピッチ）のフリップチップ接続端子となる、凸状回路による回路パターンが配置されている。
【００５２】
第１１の回路基板に対して、フリップチップ接続端子となる、凸状回路による回路パターン上に、はんだペーストを印刷しリフローすることによって予備はんだを形成し、第１２の回路基板を得た。予備はんだ用のはんだペーストには、Ｓｎ−Ａｇ−Ｃｕ系のエコソルダーＭ７０５（千住金属工業株式会社製、商品名。エコソルダーは、登録商標。）を用い、リフローには赤外線リフロー装置を用いて、ピーク温度２６０℃の条件で行なった。
【００５３】
第１２の回路基板に対して、パッケージサイズに切断加工を施すことにより、第１３の回路基板を得た。この第１３の回路基板は、図９に示すように、絶縁層３と、この絶縁層３の表面に設けられた凸状回路３２による回路パターンと、絶縁層３上及び凸状回路３２による回路パターン上に設けられたソルダーレジスト４とを有し、このソルダーレジスト４に設けられた開口３１内の凸状回路３２による回路パターンがフリップチップ接続端子２６を形成するパッケージ基板を形成している。また、このフリップチップ接続端子２６を被覆する予備はんだ１９の厚さは、３〜５μｍである。その後、実施例１と同様にして、半導体パッケージを得た。
【００５４】
（比較例３）
フリップチップ接続端子を被覆する予備はんだの厚さは、１７〜２０μｍである。これ以外は、比較例３と同様にして、第１３の回路基板及び半導体パッケージを得た。
【００５５】
表１に、実施例１〜９、参考例１、比較例１〜３のパッケージ基板について、フリップチップ接続端子の断面形状、はんだ厚み、はんだブリッジの有無を調べた結果を示す。また、実施例１〜９、参考例１及び比較例１〜３の半導体パッケージについて、はんだフィレットの状態を調べた結果を示す。
【００５６】
【表１】
【００５７】
フリップチップ接続端子の断面形状の観察結果から、実施例１〜９では、フリップチップ接続端子の側面及び底面は絶縁層に埋め込まれて密着しており、断面形状はほぼ矩形でアンダーカットは認められなかった。一方、比較例２、３では、凸状回路であるため、フィリップチップ接続端子の底面のみが絶縁層と密着していた。また、フリップチップ接続端子の断面形状にアンダーカットが観察され、最も狭い箇所では、トップ幅（表面側の幅）に対して半分未満の幅となっていた。
【００５８】
はんだ厚みの測定結果から、実施例１〜９では、はんだ厚みは３〜２０μｍであり、また、はんだブリッジの確認結果から、このはんだ厚みの範囲ではんだブリッジの発生はなかった。一方、比較例１では、はんだ厚みは１〜２μｍと薄く、はんだブリッジの発生はなかった。参考例１では、はんだ厚みは２５〜２８μｍと厚く、隣接するフリップチップ接続端子間ではんだブリッジが発生した。比較例３では、はんだ厚みが１７〜２０μｍであるが、凸状回路であるため、はんだがフリップチップ接続端子の側面に回りこみ、はんだブリッジが発生した。
【００５９】
半導体パッケージのはんだフィレットの確認結果から、実施例１〜９、参考例１及び比較例３では、半導体素子のバンプとの間に形成されるはんだフィレットは、半導体素子のバンプ及びパッケージ基板のフリップチップ接続端子の両者にはんだが濡れ広がっており、状態は良好であった。一方、比較例１及び２では、半導体素子のバンプまたはパッケージ基板のフリップチップ接続端子の一部にはんだの濡れ広がりが不十分な箇所があり、はんだフィレットの形成は不十分であった。
【００６０】
フリップチップ接続端子の断面形状は、マイクロセクションを作製し、金属顕微鏡で断面を観察することにより行った。フリップチップ接続端子上のはんだの厚みは、非接触段差測定機であるハイソメット（ユニオン光学株式会社製、商品名。ハイソメットは登録商標。）を用い、予備はんだを形成する前後において、ソルダージストとフリップチップ接続端子との段差を測定することにより測定した。はんだブリッジの有無及びはんだフィレットの状態は、実体顕微鏡を用いて１０倍で観察することにより確認した。
【符号の説明】
【００６１】
１：半導体素子搭載用パッケージ基板またはパッケージ基板または第１０の回路基板
２：埋込回路
３：絶縁層
４：ソルダーレジスト
８：保護めっき
１５：半導体素子
１８：ビア
１９：予備はんだ
２３：アンダーフィル材
２４：半導体パッケージ
２５：バンプ
２６：フリップチップ接続端子
２７：凸形状
２８：凹み形状
３１：（ソルダーレジストの）開口
３２：凸状回路
３３：短手方向に拡張された部分
【特許請求の範囲】
【請求項１】
絶縁層と、この絶縁層の表面に上面が露出するように設けられた埋込回路と、前記絶縁層上及び埋込回路上に設けられたソルダーレジストとを有し、このソルダーレジストの開口内に配置された埋込回路がフリップチップ接続端子を形成し、このフリップチップ接続端子が厚さ３μｍ以上の予備はんだによって被覆された半導体素子搭載用パッケージ基板。
【請求項２】
請求項１において、フリップチップ接続端子を形成する埋込回路の底面にビアが接続した半導体素子搭載用パッケージ基板。
【請求項３】
請求項１または２において、フリップチップ接続端子の長手方向の一部に凸形状が形成された半導体素子搭載用パッケージ基板。
【請求項４】
請求項１から３の何れかにおいて、フリップチップ接続端子の長手方向の一部に凹み形状が形成された半導体素子搭載用パッケージ基板。
【請求項５】
請求項１から４の何れかにおいて、フリップチップ接続端子の先端が、ソルダーレジストの開口内に配置された半導体素子搭載用パッケージ基板。
【請求項６】
請求項１から５の何れかにおいて、フリップチップ接続端子の長手方向の両側または片側に延長された部分を有する埋込回路が設けられた半導体素子搭載用パッケージ基板。
【請求項７】
請求項１から６の何れかにおいて、フリップチップ接続端子の一部が、短手方向に拡張された半導体素子搭載用パッケージ基板。
【請求項８】
請求項１から７の何れかの半導体素子搭載用パッケージ基板のフリップチップ接続端子上に半導体素子のバンプをフリップチップ接続により搭載した半導体パッケージ。
【請求項１】
絶縁層と、この絶縁層の表面に上面が露出するように設けられた埋込回路と、前記絶縁層上及び埋込回路上に設けられたソルダーレジストとを有し、このソルダーレジストの開口内に配置された埋込回路がフリップチップ接続端子を形成し、このフリップチップ接続端子が厚さ３μｍ以上の予備はんだによって被覆された半導体素子搭載用パッケージ基板。
【請求項２】
請求項１において、フリップチップ接続端子を形成する埋込回路の底面にビアが接続した半導体素子搭載用パッケージ基板。
【請求項３】
請求項１または２において、フリップチップ接続端子の長手方向の一部に凸形状が形成された半導体素子搭載用パッケージ基板。
【請求項４】
請求項１から３の何れかにおいて、フリップチップ接続端子の長手方向の一部に凹み形状が形成された半導体素子搭載用パッケージ基板。
【請求項５】
請求項１から４の何れかにおいて、フリップチップ接続端子の先端が、ソルダーレジストの開口内に配置された半導体素子搭載用パッケージ基板。
【請求項６】
請求項１から５の何れかにおいて、フリップチップ接続端子の長手方向の両側または片側に延長された部分を有する埋込回路が設けられた半導体素子搭載用パッケージ基板。
【請求項７】
請求項１から６の何れかにおいて、フリップチップ接続端子の一部が、短手方向に拡張された半導体素子搭載用パッケージ基板。
【請求項８】
請求項１から７の何れかの半導体素子搭載用パッケージ基板のフリップチップ接続端子上に半導体素子のバンプをフリップチップ接続により搭載した半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１９０８９４（Ｐ２０１２−１９０８９４Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５１３７８（Ｐ２０１１−５１３７８）
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（０００００４４５５）日立化成工業株式会社 (4,649)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（０００００４４５５）日立化成工業株式会社 (4,649)
【Ｆターム（参考）】
[ Back to top ]