半導体装置およびその作製方法
【課題】有機層の上に電極を形成することは形成時の温度によっては有機層への影響があるため温度に制限があり、希望通りの電極を形成することができず素子の微細化を阻害している問題があった。
【解決手段】記憶素子の二端子として、２つの電極を同じ層に配置し、それらの間に有機化合物を含む層を設けた有機記憶素子の構造を提供する。２つの電極の間隔を狭めることによって、低電圧での書き込みを行うことが可能である。また、記憶素子の構造が簡素化され、記憶素子の占有面積を縮小することができる。
【解決手段】記憶素子の二端子として、２つの電極を同じ層に配置し、それらの間に有機化合物を含む層を設けた有機記憶素子の構造を提供する。２つの電極の間隔を狭めることによって、低電圧での書き込みを行うことが可能である。また、記憶素子の構造が簡素化され、記憶素子の占有面積を縮小することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に記憶回路に有機化合物を用いることによりデータを記憶可能な半導体装置に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
記憶素子は、記憶素子の二端子として誘電体層の上下に２つの電極を配置している構造が一般的である。
【０００４】
特許文献１には素子の二端子として有機層の上下に電極を配置して電圧を印加することで短絡させ初期状態を０、導通状態を１として情報の記憶を行うメモリデバイス及びその駆動方法が提案されている。
【特許文献１】特開２００２−２６２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置に設けられる記憶回路として、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまうといった問題があった。
【０００６】
一方、有機化合物を誘電体に用いた記憶回路は、一対の上下電極間に有機化合物を設けて記憶素子を形成するが、有機層の上に電極を形成した場合、電極の形成時の温度によっては有機層への影響があるため温度に制限がある。この温度の制限のため形成方法が限定され、希望通りの電極を形成することができず、素子の微細化を阻害している問題があった。有機層の上に電極を形成することは、素子の微細化を阻害している面から解決されるべき問題である。
【０００７】
また、二端子として有機層の上下に形成した一対の電極を用いた有機記憶素子の場合、一対の電極を上下に配置することで、一対の電極を複数の工程に分けて形成しなければならない。そのため製造プロセスが複雑化するといった問題があった。製造プロセスが複雑化することは、製造コストの面から解決されるべき問題である。
【０００８】
上記問題を鑑み、本発明は、素子の微細化の阻害と製造プロセスの複雑化を解決することを課題とする。また、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、信頼性が高く、安価な不揮発の記憶装置及び半導体装置の提供を課題とする。
【課題を解決するための手段】
【０００９】
上記課題を鑑み、本発明は、記憶素子の二端子として機能する第１の導電層と、第２の導電層とを同一絶縁膜上に配置した記憶素子とすることを特徴とする。
【００１０】
また、本発明においては、記憶素子の二端子間に電圧を印加し、有機層の変化により引き起こされる電極の短絡によって水平に一対の電極を導通させる場合がある。また、有機層に対して基板面と平行に電圧印加し、一対の電極の導通を行うことを特徴とする。
【００１１】
本明細書で開示する発明の構成１は、図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）にその一例を示しており、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成することを特徴とする半導体装置である。
【００１２】
また、上記構成１において、前記電極（ワード線電極とも呼ぶ）及び前記ビット線は、同じチャンバーで形成された同じ材料であることを特徴の一つとしている。
【００１３】
なお、上記開口（コンタクトホールとも呼ぶ）の開口面積（基板面と水平な面で切断した面積）は、開口上端部側から開口底面側に向かって減少している。
【００１４】
また、上記構成１において、前記有機化合物を含む層は、前記電極、前記ビット線、及び前記絶縁膜上に設けられた一対の絶縁物の間に配置され、且つ、前記有機化合物を含む層は、前記一対の絶縁物と、前記電極と、前記ビット線とで周りを囲まれていることを特徴の一つとしている。この一対の絶縁物は、有機化合物を含む層の形成位置を制御するために設けられており、隔壁とも呼ぶ。また、この一対の絶縁物は、一つの記憶素子と、該記憶素子と隣り合う記憶素子との間の領域に設けられる。
【００１５】
有機化合物を含む層は、少なくとも電極の一方の側面の一部、及び該側面と対向するビット線側面の一部と接していればよい。
【００１６】
また、上記構成１において、図５（Ａ）、及び図９（Ａ）にその一例を示しているように、前記有機化合物を含む層は、前記電極の側面及びその上端部と、前記電極の側面に対向する前記ビット線の側面及びその上端部との両方を覆うことを特徴としている。
【００１７】
また、一対の絶縁物を部分的に形成することに限定されず、図２（Ａ）及び図２（Ｂ）にその一例を示すように、全面に絶縁膜を形成した後に一部を除去することで隔壁を形成してもよく、他の発明の構成２は、第１の方向に延在するワード線と、ワード線を覆う第１の絶縁膜と、前記第１の絶縁膜に前記ワード線に達する第１の開口と、前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記第１の絶縁膜上に前記第１の開口を介して前記ワード線と電気的に接続する電極と、前記電極の一方の側面と、該側面に対向する前記ビット線の側面との両方に達する第２の開口を有し、且つ、前記電極のもう一方の側面を覆う第２の絶縁膜と、前記第１の絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００１８】
また、ワード線と接続する電極を第１の絶縁膜上に形成しない構成でもよく、図３（Ａ）及び図３（Ｂ）にその一例を示すように、他の発明の構成３は、第１の方向に延在するワード線と、ワード線を覆う第１の絶縁膜と、前記第１の絶縁膜に前記ワード線に達する第１の開口と、前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記１の開口が内側に配置され、且つ、前記ビット線の一方の側面に達する第２の開口を有し、且つ、前記ビット線のもう一方の側面を覆う第２の絶縁膜と、前記第１の絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記第１の開口を覆う有機化合物を含む層とを有し、前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００１９】
また、隔壁を設けず、有機化合物を含む層をビット線の両側面及びワード線電極の両側面を覆うように形成してもよく、図４（Ａ）や図１２（Ａ）にその一例を示すように、他の発明の構成４は、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、前記絶縁膜上に前記電極、前記ビット線、及び前記開口を覆う有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２０】
また、第１の絶縁膜に設けられた開口側面を覆うように、有機化合物を含む層を形成してもよく、図８（Ａ）や図１１（Ａ）にその一例を示すように、他の発明の構成５は、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記開口を覆う有機化合物を含む層とを有し、前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２１】
また、隔壁を設けず、選択的に有機化合物を含む層を形成してもよく、図６（Ａ）や図１０（Ａ）にその一例を示すように、他の発明の構成６は、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、前記絶縁膜上に、前記電極の一方の側面、前記ビット線の一方の側面、及び前記開口を覆う有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２２】
また、上記構成１乃至６のいずれか一において、記電極の側面と、該側面に対向する前記ビット線の側面は、テーパー形状を有していることを特徴の一つとしている。本明細書において、電極（または配線）の側面がテーパー形状を有しているとは、電極（または配線）の側壁面が傾斜していることを指している。ただし、本明細書において、テーパー形状は、電極（または配線）の上端部が突出した形状、即ちオーバーハング形状を除く。
【００２３】
また、上記構成１を実現するための作製工程も本発明の一つであり、その作製方法に関する発明の構成は、絶縁表面を有する基板上に、第１の方向に延在するワード線を形成し、前記ワード線を覆う絶縁膜を形成し、前記絶縁膜に前記ワード線に達するコンタクトホールを形成し、前記絶縁膜上に導電膜を形成し、前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ワード線と電気的に接続する電極とを形成し、前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法である。
【００２４】
上記作製方法に関する発明の構成において、前記導電膜をエッチングする際、ビット線の側面、及び電極の側面をテーパー形状とすることを特徴の一つとしている。
【００２５】
また、ビット線とワード線の上下関係が上記構成１とは逆であってもよく、図７（Ａ）にその一例を示すように、他の発明の構成７は、第１の方向に延在するビット線と、ビット線を覆う絶縁膜と、前記絶縁膜に前記ビット線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するワード線と、前記絶縁膜上に前記開口を介して前記ビット線と電気的に接続する電極と、前記絶縁膜上に前記電極、前記ワード線、及び前記開口を覆う有機化合物を含む層とを有し、前記電極と、前記ワード線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２６】
また、上記構成７において、前記電極の側面と、該側面に対向する前記ビット線の側面は、テーパー形状を有していることを特徴の一つとしている。
【００２７】
また、上記構成７を実現するための作製工程も本発明の一つであり、その作製方法に関する発明の構成は、 絶縁表面を有する基板上に、第１の方向に延在するビット線を形成し、前記ビット線を覆う絶縁膜を形成し、前記絶縁膜に前記ビット線に達するコンタクトホールを形成し、前記絶縁膜上に導電膜を形成し、前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するワード線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ビット線と電気的に接続する電極とを形成し、前記絶縁膜上に少なくとも前記電極の側面と該側面に対向する前記ワード線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法である。
【００２８】
上記作製方法に関する発明の構成において、前記導電膜をエッチングする際、ワード線の側面及び電極の側面をテーパー形状とすることを特徴の一つとしている。
【発明の効果】
【００２９】
本発明によって、素子の微細化と製造プロセスの簡略化といった効果を奏することができる。
【００３０】
また、本発明の記憶装置及び半導体装置は、同一絶縁膜上の一対の電極に有機層が挟まれた単純な構造の記憶素子を有するため、安価な記憶装置及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３２】
（実施の形態１）
本実施の形態では、本発明の半導体装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、複数の記憶素子が配置された記憶回路の構成がパッシブマトリクス型の場合に関して以下に示す。
【００３３】
図１（Ａ）は、本発明の記憶素子を複数有するメモリセルアレイの断面構造の一部を示している。図１（Ｂ）は、上面構造であり、鎖線Ａ−Ｂで切断した断面が図１（Ａ）に対応する。また、図１（Ｃ）は、図１（Ｂ）における鎖線Ｃ−Ｄで切断した断面構造を示している。
【００３４】
図１（Ａ）において、絶縁表面を有する基板上にワード線１０２が設けられ、ワード線１０２上には第１の絶縁層１０３ａ、１０３ｂが設けられている。第１の絶縁層１０３ａ、第１の絶縁層１０３ｂは、基板面に対して垂直な膜厚０．８μｍから１．５μｍとする。
【００３５】
第１の絶縁層１０３ａ、第１の絶縁層１０３ｂは同じ材料で形成されており、ワード線１０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極１０４が設けられている。また、開口を介してワード線１０２と電気的に接続しているワード線電極１０４は、第１の絶縁層１０３ａ、１０３ｂ上に設ける。図１（Ａ）では、同じ層に、即ち第１の絶縁層１０３ａ上にワード線電極１０４とビット線１０１とを設けている。
【００３６】
ワード線１０２は、メモリセルアレイの中から一列を選択するための制御信号線である。メモリセルアレイは、マトリクス状に複数のメモリセルが配置されたものである。一つのメモリセルは、ワード線１０２とビット線１０１の交点付近に配置されており、読み出し、書き込みを行なうアドレスに対応するワード線の電圧を上げることで書き込み、読み出しが可能になる。
【００３７】
また、ビット線１０１は、メモリセルアレイからデータを取り出すための信号線である。電圧が印加されたワード線１０２に接続されているメモリセルは、記憶素子に記録されたデータをビット線１０１に出力することで、データの読み出しを行なう。
【００３８】
また、ワード線電極１０４とビット線１０１との間に有機化合物を含む層１０５を設ける。本発明の記憶素子は、有機化合物を含む層１０５と、該有機化合物を含む層１０５を基板面に水平方向で挟むワード線電極１０４及びビット線１０１とで構成している。有機化合物を含む層１０５に用いる材料は、電気的作用により、結晶状態や導電性、形状が変化する物質、代表的には、有機化合物、無機化合物、又は有機化合物と無機化合物とが混合してなる層を用いる。
【００３９】
上記構成を有する記憶素子は、電気的作用で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２値を記憶させることができる。なお、電気的作用とは、ビット線（ビット線電極）とワード線電極に電圧を印加し、有機化合物を含む層に電流を流すことである。
【００４０】
ここで、電圧印加前後での上記記憶素子の導電性の変化について説明する。
【００４１】
ビット線１０１の側面とワード線電極１０４の側面との間に電圧を印加すると、有機化合物を含む層１０５の特性が変化して記憶素子の導電性が高くなる。また、ビット線１０１の側面とワード線電極１０４の側面との間に電圧を印加すると、ビット線１０１とワード線電極１０４とが短絡する場合もある。また、ビット線１０１の側面とワード線電極１０４の側面との間に電圧を印加すると、有機化合物を含む層１０５で絶縁破壊が生じ、導電性を示す場合もある。これは、電極の端部において電界が集中しやすいため、有機層において絶縁破壊が生じやすくなるためである。上記いずれの場合においても、電気的作用で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２値を記憶させることができる。
【００４２】
有機化合物を含む層１０５を構成することが可能な、外部からの電気的作用により導電性が変化する有機化合物としては、正孔輸送性が高い有機化合物又は電子輸送性が高い有機化合物を用いることができる。
【００４３】
正孔輸送性の高い有機化合物としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性が高い物質であれば、上記の物質以外のものを用いてもよい。
【００４４】
なお、有機化合物を含む層として、有機化合物と無機化合物との混合層を設ける場合には、正孔輸送性の高い有機化合物と電子を受け取りやすい無機化合物とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性を示す。その結果、有機化合物を含む層は優れた導電性を得ることが可能となる。
【００４５】
電子を受け取りやすい無機化合物として、周期表第４族乃至第１２族のいずれかの遷移金属の金属酸化物、金属窒化物または金属酸化窒化物を用いることができる。具体的には、チタン酸化物（ＴｉＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、バナジウム酸化物（ＶＯｘ）、モリブデン酸化物（ＭｏＯｘ）、タングステン酸化物（ＷＯｘ）、タンタル酸化物（ＴａＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、ニオブ酸化物（ＮｂＯｘ）、コバルト酸化物（Ｃｏｘ）、レニウム酸化物（ＲｅＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、亜鉛酸化物（ＺｎＯ）、ニッケル酸化物（ＮｉＯｘ）、銅酸化物（ＣｕＯｘ）等を用いることができる。また、ここでは具体例として酸化物を例に挙げたが、もちろんこれらの窒化物や酸化窒化物を用いてもよい。
【００４６】
電子輸送性の高い有機化合物としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。但し、正孔よりも電子の輸送性の高い物質であれば、上記の物質以外のものを用いてもよい。
【００４７】
なお、有機化合物と無機化合物との混合層を設ける場合には、電子輸送性の高い有機化合物と電子を与えやすい無機化合物とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性・輸送性を示す。その結果、有機化合物層は優れた導電性を得ることが可能となる。
【００４８】
電子を与えやすい無機化合物として、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物を用いることができる。具体的には、リチウム酸化物（ＬｉＯｘ）、ストロンチウム酸化物（ＳｒＯｘ）、バリウム酸化物（ＢａＯｘ）、エルビウム酸化物（ＥｒＯｘ）、ナトリウム酸化物（ＮａＯｘ）、リチウム窒化物（ＬｉＮｘ）、マグネシウム窒化物（ＭｇＮｘ）、窒化カルシウム、イットリウム窒化物（ＹＮｘ）、ランタン窒化物（ＬａＮｘ）等を用いることができる。
【００４９】
さらには、無機化合物として、有機化合物から電子を受け取りやすい無機化合物または有機化合物に電子を与えやすい無機化合物であれば何でもよく、アルミニウム酸化物（ＡｌＯｘ）、ガリウム酸化物（ＧａＯｘ）、ケイ素酸化物（ＳｉＯｘ）、ゲルマニウム酸化物（ＧｅＯｘ）、インジウム錫酸化物（ＩＴＯ）等のほか、種々の金属酸化物、金属窒素化物または金属酸化窒化物を用いることができる。
【００５０】
また、有機化合物を含む層１０５が金属酸化物または金属窒化物の中から選ばれた化合物と正孔輸送性の高い化合物とから形成される場合、さらに立体障害の大きな（平面構造とは異なり空間的な広がりを有する構造をもつ）化合物を加えた構成としてもよい。立体障害の大きな化合物としては、５，６，１１，１２−テトラフェニルテトラセン（略称：ルブレン）が好ましい。但し、これ以外に、ヘキサフェニルベンゼン、ｔ−ブチルペリレン、９，１０−ジ（フェニル）アントラセン、クマリン５４５Ｔ等も用いることができる。この他、デンドリマー等も有効である。
【００５１】
さらには、電子輸送性の高い有機化合物で形成される層と、正孔輸送性の高い有機化合物で形成される層との間に、４−（ジシアノメチレン）−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−（ジシアノメチレン）−２−ｔｅｒｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等の発光物質を設けてもよい。
【００５２】
また、有機化合物を含む層１０５は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、有機化合物と無機化合物とを含む混合層は、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００５３】
また、他の有機化合物を含む層１０５の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
【００５４】
また、有機化合物を含む層１０５は、外部からの電気的作用により、記憶素子の導電性が変化する膜厚とする。有機化合物を含む層１０５の代表的な膜厚は、５ｎｍ〜１００ｎｍ、好ましくは１０ｎｍ〜６０ｎｍとする。
【００５５】
図１（Ａ）に示すように、有機化合物を含む層１０５は、ワード線電極１０４の一方側の側面（テーパー状の側面）に接している。また、有機化合物を含む層１０５に接しているワード線電極１０４の側面に対向するビット線１０１の側面も有機化合物を含む層１０５に接している。
【００５６】
また、図１（Ｂ）や図１（Ｃ）に示すように、有機化合物を含む層１０５を挟んで第２の絶縁層１０６ａ、１０６ｂを配置する。第２の絶縁層１０６ａ、１０６ｂは、基板面に対して垂直な膜厚０．１μｍから０．５μｍで形成する。図１（Ｂ）に示すように、有機化合物を含む層１０５に使用する有機材料は、ワード線電極１０４、ビット線１０１、及び第２の絶縁層１０６ａ、１０６ｂに四方を囲まれているため、流動性の高い材料でもよい。
【００５７】
図１（Ｂ）では、有機化合物を含む層１０５の上面形状が矩形となっているが、特に限定されず、正方形や楕円形や円であってもよい。有機化合物を含む層１０５の上面形状は成膜方法によって左右されやすく、例えば、抵抗加熱蒸着法や電子ビーム蒸着法を用いる場合、矩形状の開口を有する蒸着マスクを用いると、矩形状の有機化合物を含む層１０５を得ることができる。こうして、有機化合物を含む層１０５を各メモリセルごとに分離して形成すると、隣接する各々のメモリセル間において横方向への電界の影響を低減することができる。
【００５８】
また、工程数削減のため、同一工程でワード線電極１０４とビット線１０１とを形成することが好ましい。また、ワード線電極１０４とビット線１０１との間隔を精密に制御するため、同じフォトマスクを用いて、ワード線電極１０４とビット線１０１とをパターニングすることが好ましい。
【００５９】
同一絶縁層上に設けるワード線電極１０４とビット線１０１との間隔距離は、基板面に対して水平な長さ０．１μｍ〜０．０５μｍ、好ましくは０．０１μｍ以下が望ましい。ワード線電極１０４とビット線１０１との距離間隔を狭めることによって低電圧での書き込みを行うことができる。すなわち、低消費電力で書き込みを行うことが可能となる。
【００６０】
ワード線１０２やビット線１０１やワード線電極１０４は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、電界メッキ法、無電界メッキ法、液滴吐出法等を用いて形成する。本発明は、有機化合物を含む層１０５に用いる材料として、耐熱温度が低い材料を用いる場合に特に有効である。本発明においては、有機化合物を含む層１０５よりも先に形成するため、用いる配線の形成方法、特に成膜温度が限定されず、様々な方法を用いることができる点が長所である。
【００６１】
ワード線１０２やビット線１０１やワード線電極１０４の材料には導電性の高い元素や化合物等を用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００６２】
また、ワード線１０２とビット線１０１とワード線電極１０４は、互いに異なる材料を使用してもよい。また、ワード線１０２とビット線１０１とワード線電極１０４は、配線の形成方法も互いに異なるものとしてもよい。
【００６３】
また、パターニング時のエッチング条件を適宜調節することにより、テーパー状の側面を有するビット線１０１及びワード線電極１０４を形成することができる。同一工程で形成する場合にはビット線１０１及びワード線電極１０４は同じテーパー形状となる。テーパー形状とは、電極の側面の断面が傾斜していることである。好ましくは、基板面に対してビット線１０１及びワード線電極１０４の側面は、１０度以上８５度未満、好ましくは６０度以上８０度以下の傾斜角度を有する。
【００６４】
図１（Ａ）では、ビット線１０１は、ワード線１０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。ビット線上方にワード線を配置する場合、第１の絶縁層の開口を介してビット線と電気的に接続するビット線電極を設け、ビット線電極とワード線との間に有機化合物を含む層を配置する構成となる。
【００６５】
図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示す記憶素子は、基板面に水平な方向で有機化合物を含む層１０５に電圧が印加される構造であり、ワード線電極１０４とビット線１０１との距離間隔を狭めることによって、記憶素子の占有面積の縮小化が図れる。
【００６６】
ここで図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示す記憶素子の作製方法の一例を以下に説明する。
【００６７】
まず、基板平面上にワード線１０２を形成する。
【００６８】
次いで、ワード線１０２上に第１絶縁膜を形成する。次いで、フォトリソグラフィ法などを用いて選択的に第１絶縁膜のエッチングを行って、ワード線１０２に達する開口を形成する。ワード線を含む平行な面で切断した断面において、一方の側の絶縁膜を第１の絶縁層１０３ａとし、もう一方の側の絶縁膜を１０３ｂと表記する。なお、印刷法や液滴吐出法を用いれば、エッチング工程を行うことなく第１の絶縁層１０３ａ、第１の絶縁層１０３ｂを形成することが可能である。
【００６９】
次いで、導電膜をスパッタ法で成膜し、フォトリソグラフィ法などを用いて選択的にエッチングを行って、第１の絶縁層１０３ａ上にビット線１０１と、第１の絶縁層１０３ａ及び１０３ｂ上にワード線電極１０４とを形成する。後の工程で有機物を含む材料液を滴下するため、ビット線１０１及びワード線電極１０４の膜厚は、厚くすることが望ましい。
【００７０】
次いで、第２絶縁膜を形成する。次いで、フォトリソグラフィ法などを用いて選択的に第２絶縁膜のエッチングを行って、ビット線１０１の一方の側面と、該側面に対向するワード線電極１０４の側面とに接する第２の絶縁層１０６ａ、１０６ｂを形成する。第２の絶縁層１０６ａ、１０６ｂは、後の工程で有機物を含む材料液を滴下する位置を挟むように配置する。なお、印刷法や液滴吐出法を用いれば、エッチング工程を行うことなく第２の絶縁層１０６ａ、１０６ｂを形成することが可能である。
【００７１】
次いで、液滴吐出法を用いて、ビット線１０１と、ワード線電極１０４と、第２の絶縁層１０６ａ、１０６ｂとで四方を囲まれた領域に有機物を含む材料液を滴下する。少なくともビット線１０１とワード線電極１０４との隙間を埋めるように滴下する。滴下された有機物を含む材料液は、ビット線１０１と、ワード線電極１０４と、第２の絶縁層１０６ａ、１０６ｂとで四方を囲まれているので固定される。そして、焼成を行って有機化合物を含む層１０５が形成される。
【００７２】
最後に、ビット線１０１、ワード線電極１０４、第１の絶縁層１０３ａ、１０３ｂ、第２の絶縁層１０６ａ、１０６ｂ、及び有機化合物を含む層１０５を覆うように保護層１０７を形成する。なお、保護層１０７は必要でなければ設けなくともよい。保護層１０７は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いた絶縁膜である。ただし、保護層１０７の形成時において、有機化合物を含む層１０５にダメージを与えないようにすることが好ましい。
【００７３】
こうして得られる図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示す記憶素子は、有機化合物を含む層１０５を挟むワード線電極１０４及びビット線１０１を同時に形成することができ、工程短縮することができる。
【００７４】
また、図２（Ａ）、及び図２（Ｂ）に図１（Ａ）、図１（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図２（Ａ）は記憶素子の断面図であり、図２（Ｂ）は図２（Ａ）に対応する上面図である。
【００７５】
図２（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線２０２が設けられ、ワード線２０２上には第１の絶縁層２０３ａ、２０３ｂが設けられている。第１の絶縁層２０３ａ、第１の絶縁層２０３ｂは同じ材料で形成されており、ワード線２０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極２０４が設けられている。また、開口を介してワード線２０２と電気的に接続しているワード線電極２０４は、第１の絶縁層２０３ａ、２０３ｂ上に設ける。同じ層に、即ち第１の絶縁層２０３ａ上にワード線電極２０４とビット線２０１とを設けている。
【００７６】
また、ワード線電極２０４の側面、及び該側面に対向するビット線２０１の側面を除く領域を覆う第２の絶縁層２０６が設けられている。
【００７７】
図２（Ａ）に示す記憶素子は、図１（Ａ）の第２の絶縁層１０６ａ、１０６ｂに比べて第２の絶縁層２０６の占有面積が大きい構造である。
【００７８】
この第２の絶縁層２０６によって、有機化合物を含む層２０５は四方を囲まれている。即ち、第２の絶縁層２０６の膜厚を調節することによって有機化合物を含む層２０５は固定される。従って、図２（Ａ）では、図１（Ａ）の記憶素子に比べてビット線２０１、及びワード線電極２０４の膜厚を薄くすることができる。ビット線２０１、及びワード線電極２０４の膜厚を薄くすることで、成膜時間の短縮及びエッチング時間の短縮を図ることができる。
【００７９】
また、液滴滴下法によって、第２の絶縁層２０６の間の領域に滴下した場合、比較的流動性の高い材料液を用いても滴下部分にとどまらせることができる。
【００８０】
また、図２（Ｂ）に示すように、第２の絶縁層２０６によって、ワード線２０２に達する開口による凹部を平坦なものとすることができる。
【００８１】
また、図２（Ａ）に示す記憶素子において、第２の絶縁層２０６、及び有機化合物を含む層２０５を覆うように保護層を設けてもよい。
【００８２】
図２（Ａ）においても、ビット線２０１は、ワード線２０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。ビット線上方にワード線を配置する場合、第１の絶縁層の開口を介してビット線と電気的に接続するビット線電極を設け、ビット線電極とワード線との間に有機化合物を含む層を配置する構成となる。
【００８３】
（実施の形態２）
ここでは、図３（Ａ）、及び図３（Ｂ）に図１（Ａ）、図１（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図３（Ａ）は記憶素子の断面図であり、図３（Ｂ）は図３（Ａ）に対応する上面図である。
【００８４】
図３（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線３０２が設けられ、ワード線３０２上には第１の絶縁層３０３ａ、３０３ｂが設けられている。第１の絶縁層３０３ａ、第１の絶縁層３０３ｂは同じ材料で形成されており、ワード線３０２に達する開口（コンタクトホール）が設けられている。第１の絶縁層３０３ａ上にビット線３０１を設けている。
【００８５】
図３（Ａ）においては、図１（Ａ）に示すワード線電極１０４を設けない。従って、さらなる素子構造の簡素化を実現でき、メモリセルの縮小化も実現できる。図３（Ａ）においては、ワード線３０２に達する開口と、該開口に近い側面を有するビット線３０１とを覆うように有機化合物を含む層３０５を設けている。有機化合物を含む層３０５は、第２の絶縁層３０６によって、四方を囲まれている。
【００８６】
第２の絶縁層３０６は、開口に近いビット線３０１の側面を除く領域を覆っている。
【００８７】
なお、第１の絶縁層３０３ａ、３０３ｂで囲まれている開口の開口面積（基板面と水平な面で切断した面積）は、開口上端部側から開口底面側に向かって減少している。
【００８８】
ビット線３０１と開口底面との距離は、基板面に対して水平な長さ０．１μｍ〜０．０５μｍ、好ましくは０．０１μｍ以下が望ましい。ビット線３０１とワード線３０２との間に電圧を印加すると、第１の絶縁層３０３ａの側壁の曲面に沿って有機化合物を含む３０５に電流を流すこととなる。
【００８９】
また、図３（Ａ）に示す記憶素子において、第２の絶縁層３０６、及び有機化合物を含む層３０５を覆うように保護層を設けてもよい。
【００９０】
図３（Ａ）においても、ビット線３０１は、ワード線３０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【００９１】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００９２】
（実施の形態３）
ここでは、図４（Ａ）、及び図４（Ｂ）に図１（Ａ）、図（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図４（Ａ）は記憶素子の断面図であり、図４（Ｂ）は図４（Ａ）に対応する上面図である。
【００９３】
図４（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線４０２が設けられ、ワード線４０２上には第１の絶縁層４０３ａ、４０３ｂが設けられている。第１の絶縁層４０３ａ、第１の絶縁層４０３ｂは同じ材料で形成されており、ワード線４０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極４０４が設けられている。また、開口を介してワード線４０２と電気的に接続しているワード線電極４０４は、第１の絶縁層４０３ａ、４０３ｂ上に設ける。同じ層に、即ち第１の絶縁層４０３ａ上にワード線電極４０４とビット線４０１とを設けている。
【００９４】
図４（Ａ）に示す記憶素子は、有機化合物を含む層４０５がワード線電極４０４の両側面、及びビット線４０１の両側面を覆っている。
【００９５】
また、図４（Ｂ）に示すように、有機化合物を含む層４０５は、帯状（ライン状とも呼ぶ）に形成されている。また、有機化合物を含む層４０５を固定するために第２の絶縁層を形成してもよく、その場合、有機化合物を含む層４０５と平行な帯状（ライン状とも呼ぶ）に第２の絶縁層も形成する。
【００９６】
また、図４（Ｂ）では、有機化合物を含む層４０５の幅が、ワード線電極４０４の幅よりも狭い例を示しているが、特に限定されず、ワード線電極４０４の幅よりも有機化合物を含む層４０５の幅を広くしてもよい。
【００９７】
図４（Ａ）及び図４（Ｂ）に示す記憶素子は、図１（Ａ）の有機化合物を含む層１０５の上面形状とは異なる構造である。図４（Ａ）及び図４（Ｂ）に示す記憶素子は、有機化合物を含む層４０５の幅を広くできる構造であるため、有機化合物を含む層４０５の形成時における位置ズレの許容範囲を広くすることができる。
【００９８】
また、図４（Ａ）に示す記憶素子において、ビット線４０１、ワード線電極４０４、第１の絶縁層４０３ａ、４０３ｂ、及び有機化合物を含む層４０５を覆うように保護層を設けてもよい。
【００９９】
図４（Ａ）においても、ビット線４０１は、ワード線４０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１００】
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１０１】
（実施の形態４）
ここでは、図５（Ａ）、及び図５（Ｂ）に図１（Ａ）、図（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図５（Ａ）は記憶素子の断面図であり、図５（Ｂ）は図５（Ａ）に対応する上面図である。
【０１０２】
図５（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線５０２が設けられ、ワード線５０２上には第１の絶縁層５０３ａ、５０３ｂが設けられている。第１の絶縁層５０３ａ、第１の絶縁層５０３ｂは同じ材料で形成されており、ワード線５０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極５０４が設けられている。また、開口を介してワード線５０２と電気的に接続しているワード線電極５０４は、第１の絶縁層５０３ａ、５０３ｂ上に設ける。同じ層に、即ち第１の絶縁層５０３ａ上にワード線電極５０４とビット線５０１とを設けている。
【０１０３】
図５（Ａ）及び図５（Ｂ）に示す記憶素子は、図１（Ａ）の有機化合物を含む層１０５の断面形状とは異なる構造である。図１（Ａ）においては、有機化合物を含む層１０５がワード線電極１０４の側面のみに接する例であるが、図５（Ａ）においては、有機化合物を含む層５０５がワード線電極５０４の側面及びワード線電極の上面の一部（上端部）と接している。
【０１０４】
有機化合物を含む層５０５の材料として、硬化の早い材料を用いることが望ましい。硬化の早い材料を用いることによって、図１（Ｂ）に示す第２の絶縁層１０６ａ、１０６ｂを設けなくともよい。また、硬化の早い材料を用いることによって、ビット線５０１、ワード線電極５０４の膜厚を、図１（Ａ）に示すビット線１０１やワード線電極１０４の膜厚よりも薄くすることができる。
【０１０５】
また、図５（Ａ）に示す記憶素子において、ビット線５０１、ワード線電極５０４、第１の絶縁層５０３ａ、５０３ｂ、及び有機化合物を含む層５０５を覆うように保護層を設けてもよい。
【０１０６】
図５（Ａ）においても、ビット線５０１は、ワード線５０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１０７】
また、本実施の形態は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１０８】
（実施の形態５）
ここでは、図６（Ａ）、及び図６（Ｂ）に図１（Ａ）、図（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図６（Ａ）は記憶素子の断面図であり、図６（Ｂ）は図６（Ａ）に対応する上面図である。
【０１０９】
図６（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線６０２が設けられ、ワード線６０２上には第１の絶縁層６０３ａ、６０３ｂが設けられている。第１の絶縁層６０３ａ、第１の絶縁層６０３ｂは同じ材料で形成されており、ワード線６０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極６０４が設けられている。また、開口を介してワード線６０２と電気的に接続しているワード線電極６０４は、第１の絶縁層６０３ａ、６０３ｂ上に設ける。同じ層に、即ち第１の絶縁層６０３ａ上にワード線電極６０４とビット線６０１とを設けている。
【０１１０】
図６（Ａ）及び図６（Ｂ）に示す記憶素子は、図１（Ａ）の有機化合物を含む層１０５の断面形状とは異なる構造である。図１（Ａ）においては、有機化合物を含む層１０５がワード線電極１０４の側面のみに接する例であるが、図６（Ａ）においては、有機化合物を含む層６０５がワード線電極６０４の側面及び電極の上面の一部と接している。加えて、有機化合物を含む層６０５が開口を埋めている。
【０１１１】
有機化合物を含む層６０５の材料として、硬化の早い材料を用いることが望ましい。硬化の早い材料を用いることによって、図１（Ｂ）に示す第２の絶縁層１０６ａ、１０６ｂを設けなくともよい。また、硬化の早い材料を用いることによって、ビット線６０１、ワード線電極６０４の膜厚を、図１（Ａ）に示すビット線１０１やワード線電極１０４の膜厚よりも薄くすることができる。
【０１１２】
また、図６（Ａ）に示す記憶素子において、ビット線６０１、ワード線電極６０４、第１の絶縁層６０３ａ、６０３ｂ、及び有機化合物を含む層６０５を覆うように保護層を設けてもよい。
【０１１３】
図６（Ａ）においても、ビット線６０１は、ワード線６０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１１４】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、または実施の形態４と自由に組み合わせることができる。
【０１１５】
（実施の形態６）
ここでは、図７（Ａ）、及び図７（Ｂ）に図４（Ａ）及び図４（Ｂ）とは一部異なる記憶素子の例を示す。図７（Ａ）は記憶素子の断面図であり、図７（Ｂ）は図７（Ａ）に対応する上面図である。
【０１１６】
図７（Ａ）、及び図７（Ｂ）に示す記憶素子は、ビット線上方にワード線を配置する例である。
【０１１７】
図７（Ａ）において、絶縁表面を有する基板上にビット線７０２が設けられ、ビット線７０２上には第１の絶縁層７０３ａ、７０３ｂが設けられている。第１の絶縁層７０３ａ、第１の絶縁層７０３ｂは同じ材料で形成されており、ビット線７０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにビット線電極７０４が設けられている。また、開口を介してビット線７０２と電気的に接続しているビット線電極７０４は、第１の絶縁層７０３ａ、７０３ｂ上に設ける。同じ層に、即ち第１の絶縁層７０３ａ上にビット線電極７０４とワード線７０１とを設けている。
【０１１８】
また、図７（Ｂ）に示すように、有機化合物を含む層７０５は、帯状（ライン状とも呼ぶ）に形成されている。また、有機化合物を含む層７０５を固定するために第２の絶縁層を形成してもよく、その場合、有機化合物を含む層７０５と平行な帯状（ライン状とも呼ぶ）に第２の絶縁層も形成する。
【０１１９】
また、図７（Ｂ）では、有機化合物を含む層７０５の幅が、ビット線電極７０４の幅よりも狭い例を示しているが、特に限定されず、ビット線電極７０４の幅よりも有機化合物を含む層７０５の幅を広くしてもよい。
【０１２０】
図７（Ａ）及び図７（Ｂ）に示す記憶素子は、有機化合物を含む層７０５の幅を広くできる構造であるため、有機化合物を含む層７０５の形成時における位置ズレの許容範囲を広くすることができる。
【０１２１】
また、図７（Ａ）に示す記憶素子において、ワード線７０１、ビット線電極７０４、第１の絶縁層７０３ａ、７０３ｂ、及び有機化合物を含む層７０５を覆うように保護層を設けてもよい。
【０１２２】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、または実施の形態５と自由に組み合わせることができる。
【０１２３】
（実施の形態７）
ここでは、図８（Ａ）、及び図８（Ｂ）に図３（Ａ）及び図３（Ｂ）とは一部異なる記憶素子の例を示す。図８（Ａ）は記憶素子の断面図であり、図８（Ｂ）は図８（Ａ）に対応する上面図である。
【０１２４】
図８（Ａ）において、図３（Ａ）と同様に、絶縁表面を有する基板上にワード線８０２が設けられ、ワード線８０２上には第１の絶縁層８０３ａ、８０３ｂが設けられている。第１の絶縁層８０３ａ、第１の絶縁層８０３ｂは同じ材料で形成されており、ワード線８０２に達する開口（コンタクトホール）が設けられている。第１の絶縁層８０３ａ上にビット線８０１を設けている。
【０１２５】
図８（Ａ）においては、ワード線８０２に達する開口と、該開口に近い側面を有するビット線８０１とを覆うように有機化合物を含む層８０５を設けている。図８（Ａ）においては、図３（Ａ）に示す第２の絶縁層３０６を設けない。従って、さらなる素子構造の簡素化を実現でき、工程数の低減も実現できる。
【０１２６】
なお、第１の絶縁層８０３ａ、８０３ｂで囲まれている開口の開口面積（基板面と水平な面で切断した面積）は、開口上端部側から開口底面側に向かって減少している。
【０１２７】
ビット線８０１と開口底面との距離は、基板面に対して水平な長さ０．１μｍ〜０．０５μｍ、好ましくは０．０１μｍ以下が望ましい。ビット線８０１とワード線８０２との間に電圧を印加すると、第１の絶縁層８０３ａの側壁の曲面に沿って有機化合物を含む８０５に電流を流すこととなる。
【０１２８】
また、図８（Ａ）に示す記憶素子において、ビット線８０１、第１の絶縁層８０３ａ、８０３ｂ、及び有機化合物を含む層８０５を覆うように保護層を設けてもよい。
【０１２９】
図８（Ａ）において、ビット線８０１は、ワード線８０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１３０】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、または実施の形態６と自由に組み合わせることができる。
【０１３１】
（実施の形態８）
ここでは、図９（Ａ）、及び図９（Ｂ）に図５（Ａ）及び図５（Ｂ）とは一部異なる記憶素子の例を示す。図９（Ａ）は記憶素子の断面図であり、図９（Ｂ）は図９（Ａ）に対応する上面図である。
【０１３２】
図９（Ａ）において、図５（Ａ）と同様に、絶縁表面を有する基板上にワード線９０２が設けられ、ワード線９０２上には第１の絶縁層９０３ａ、９０３ｂが設けられている。第１の絶縁層９０３ａ、第１の絶縁層９０３ｂは同じ材料で形成されており、ワード線９０２に達する開口が設けられている。この開口を覆うようにワード線電極９０４が設けられている。また、開口を介してワード線９０２と電気的に接続しているワード線電極９０４は、第１の絶縁層９０３ａ、９０３ｂ上に設ける。同じ層に、即ち第１の絶縁層９０３ａ上にワード線電極９０４とビット線９０１とを設けている。
【０１３３】
図９（Ａ）及び図９（Ｂ）に示す記憶素子は、図５（Ａ）の有機化合物を含む層５０５の断面形状とは異なる構造である。図９（Ａ）においては、有機化合物を含む層９０５の表面が下方の凹凸を反映した形状となっている。
【０１３４】
また、図９（Ａ）に示す記憶素子において、ビット線９０１、ワード線電極９０４、第１の絶縁層９０３ａ、９０３ｂ、及び有機化合物を含む層９０５を覆うように保護層を設けてもよい。
【０１３５】
図９（Ａ）において、ビット線９０１は、ワード線９０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１３６】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、または実施の形態７と自由に組み合わせることができる。
【０１３７】
（実施の形態９）
ここでは、図１０（Ａ）、及び図１０（Ｂ）に図６（Ａ）及び図６（Ｂ）とは一部異なる記憶素子の例を示す。図１０（Ａ）は記憶素子の断面図であり、図１０（Ｂ）は図１０（Ａ）に対応する上面図である。
【０１３８】
図１０（Ａ）において、図６（Ａ）と同様に、絶縁表面を有する基板上にワード線１００２が設けられ、ワード線１００２上には第１の絶縁層１００３ａ、１００３ｂが設けられている。第１の絶縁層１００３ａ、第１の絶縁層１００３ｂは同じ材料で形成されており、ワード線１００２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極１００４が設けられている。また、開口を介してワード線１００２と電気的に接続しているワード線電極１００４は、第１の絶縁層１００３ａ、１００３ｂ上に設ける。同じ層に、即ち第１の絶縁層１００３ａ上にワード線電極１００４とビット線１００１とを設けている。
【０１３９】
図１０（Ａ）及び図１０（Ｂ）に示す記憶素子は、図６（Ａ）の有機化合物を含む層６０５の断面形状とは異なる構造である。図６（Ａ）においては、有機化合物を含む層６０５が開口を埋めている。一方、図１０（Ａ）においては、有機化合物を含む層１００５の表面が下方の凹凸を反映した形状となっている。
【０１４０】
また、図１０（Ａ）に示す記憶素子において、ビット線１００１、ワード線電極１００４、第１の絶縁層１００３ａ、１００３ｂ、及び有機化合物を含む層１００５を覆うように保護層を設けてもよい。
【０１４１】
図１０（Ａ）において、ビット線１００１は、ワード線１００２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１４２】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、または実施の形態８と自由に組み合わせることができる。
【０１４３】
（実施の形態１０）
ここでは、図１１（Ａ）、及び図１１（Ｂ）に図８（Ａ）及び図８（Ｂ）とは一部異なる記憶素子の例を示す。図１１（Ａ）は記憶素子の断面図であり、図１１（Ｂ）は図１１（Ａ）に対応する上面図である。
【０１４４】
図１１（Ａ）において、図８（Ａ）と同様に、絶縁表面を有する基板上にワード線１１０２が設けられ、ワード線１１０２上には第１の絶縁層１１０３ａ、１１０３ｂが設けられている。第１の絶縁層１１０３ａ、第１の絶縁層１１０３ｂは同じ材料で形成されており、ワード線１１０２に達する開口（コンタクトホール）が設けられている。第１の絶縁層１１０３ａ上にビット線１１０１を設けている。
【０１４５】
図１１（Ａ）においても、図８（Ａ）と同様に、ワード線１１０２に達する開口と、該開口に近い側面を有するビット線１１０１とを覆うように有機化合物を含む層１１０５を設けている。図１１（Ａ）においても、図８（Ａ）と同様に、第２の絶縁層を設けない。従って、さらなる素子構造の簡素化を実現でき、工程数の低減も実現できる。
【０１４６】
図１１（Ａ）及び図１１（Ｂ）に示す記憶素子は、図８（Ａ）の有機化合物を含む層８０５の断面形状とは異なる構造である。図８（Ａ）においては、有機化合物を含む層８０５が開口を埋めている。一方、図１１（Ａ）においては、有機化合物を含む層１１０５の表面が下方の凹凸を反映した形状となっている。
【０１４７】
また、図１１（Ａ）に示す記憶素子において、ビット線１１０１、第１の絶縁層１１０３ａ、１１０３ｂ、及び有機化合物を含む層１１０５を覆うように保護層を設けてもよい。
【０１４８】
図１１（Ａ）において、ビット線１１０１は、ワード線１１０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１４９】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、または実施の形態９と自由に組み合わせることができる。
【０１５０】
（実施の形態１１）
ここでは、図１２（Ａ）、及び図１２（Ｂ）に図４（Ａ）及び図４（Ｂ）とは一部異なる記憶素子の例を示す。図１２（Ａ）は記憶素子の断面図であり、図１２（Ｂ）は図１２（Ａ）に対応する上面図である。
【０１５１】
図１２（Ａ）において、図４（Ａ）と同様に、絶縁表面を有する基板上にワード線１２０２が設けられ、ワード線１２０２上には第１の絶縁層１２０３ａ、１２０３ｂが設けられている。第１の絶縁層１２０３ａ、第１の絶縁層１２０３ｂは同じ材料で形成されており、ワード線１２０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極１２０４が設けられている。また、開口を介してワード線１２０２と電気的に接続しているワード線電極１２０４は、第１の絶縁層１２０３ａ、１２０３ｂ上に設ける。同じ層に、即ち第１の絶縁層１２０３ａ上にワード線電極１２０４とビット線１２０１とを設けている。
【０１５２】
図１２（Ａ）に示す記憶素子は、有機化合物を含む層１２０５がワード線電極１２０４の両側面、及びビット線１２０１の両側面を覆っている。
【０１５３】
また、図１２（Ｂ）に示すように、有機化合物を含む層１２０５は、帯状に形成されている。また、有機化合物を含む層１２０５を固定するために第２の絶縁層を形成してもよく、その場合、有機化合物を含む層１２０５と平行な帯状（ライン状とも呼ぶ）に第２の絶縁層も形成する。
【０１５４】
図１２（Ａ）及び図１２（Ｂ）に示す記憶素子は、図４（Ａ）の有機化合物を含む層４０５の断面形状とは異なる構造である。図４（Ａ）においては、有機化合物を含む層４０５が開口を埋めている。一方、図１２（Ａ）においては、有機化合物を含む層１２０５の表面が下方の凹凸を反映した形状となっている。
【０１５５】
また、図１２（Ａ）に示す記憶素子において、ビット線１２０１、ワード線電極１２０４、第１の絶縁層１２０３ａ、４０３ｂ、及び有機化合物を含む層１２０５を覆うように保護層を設けてもよい。
【０１５６】
図１２（Ａ）において、ビット線１２０１は、ワード線１２０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１５７】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、または実施の形態１０と自由に組み合わせることができる。
【０１５８】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【実施例１】
【０１５９】
本実施例では、実施の形態１乃至１１のいずれか一で形成した記憶素子を複数配置した記憶装置の構成とデータの書き込み方法について説明する。
【０１６０】
図１３（Ａ）においてワード線はＷｎ（１≦ｎ≦ｙ）、ビット線はＢｍ（１≦ｍ≦ｘ）である。
【０１６１】
図１３（Ａ）に本発明の記憶装置の構成を示す。本発明の記憶装置５００８はカラムデコーダ５００１、ローデコーダ５００２、読み出し回路５００４、書き込み回路５００５、セレクタ５００３、メモリセルアレイ２２を有する。メモリセルアレイ２２は複数のメモリセル２１を有する。
【０１６２】
メモリセル２１は、一つの記憶素子８０を有する。
【０１６３】
本発明においては、実施の形態１に示したように、ビット線（第１の導電層）と、ワード線に接続されたワード線電極（第２の導電層）とが同一平面上に形成されている。記憶素子８０は、ワード線電極と、ビット線と、ワード線電極とビット線との間に有機化合物を有する層とを有する。
【０１６４】
なお、ここで示す記憶装置５００８の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【０１６５】
カラムデコーダ５００１はメモリセルアレイの行を指定するアドレス信号を受けて、指定行のセレクタ５００３に信号を与える。セレクタ５００３はカラムデコーダ５００１の信号を受けて指定行のビット線を選択する。ローデコーダ５００２はメモリセルアレイの列を指定するアドレス信号を受けて、指定列のワード線を選択する。上記動作によりアドレス信号に対応する一つのメモリセル２１が選択される。読み出し回路５００４は選択されたメモリセルが有するデータを読み出し、増幅して出力する。書き込み回路５００５は書き込みに必要な電圧を生成し、選択されたメモリセルの記憶素子に電圧を印加することでデータの書き込みを行う。
【０１６６】
図１３（Ｂ）に本発明の記憶装置が有する書き込み回路５００５の構成を示す。書き込み回路５００５は電圧発生回路７００１、タイミング制御回路７００２、スイッチＳＷ０、ＳＷ１、出力端子Ｐｗを有する。電圧発生回路７００１は昇圧回路等で構成され、書き込みに必要な電圧Ｖ１を生成し、出力Ｐａから出力する。タイミング制御回路７００２は、書き込み制御信号（ＷＥと記載する）、データ信号（ＤＡＴＡと記載する）、クロック信号（ＣＬＫと記載する）等からスイッチＳＷ０、ＳＷ１をそれぞれ制御する信号Ｓ０、Ｓ１を生成し、それぞれ出力Ｐ０、Ｐ１から出力する。スイッチＳＷ０は接地との接続、ＳＷ１は電圧発生回路７００１の出力Ｐａとの接続を制御し、これらのスイッチによって、書き込み回路の出力Ｐｗからの出力電圧Ｖｗを切り替えることができる。
【０１６７】
次に記憶素子の導電性を変化させない初期状態を「０」とし、記憶素子の導電性を変化させる短絡状態の場合を「１」としたときの書き込み動作について説明する。まず入力信号ＷＥがＨｉになると、行を指定するアドレス信号を受けたカラムデコーダ５００１は指定行のセレクタ５００３に信号を与え、セレクタ５００３は指定行のビット線を書き込み回路の出力Ｐｗに接続される。指定されていないビット線は非接続（フローティングと記載する）状態となっており、書き込み回路の出力電圧ＶｗはＶ１となる。同様に列を指定するアドレス信号を受けたローデコーダ５００２は指定列のワード線に電圧Ｖ２を印加し、指定されていないワード線に０Ｖを印加する。上記動作によりアドレス信号に対応する一つの記憶素子８０が選択される。このときワード線電極には、０Ｖが印加される。
【０１６８】
同時に入力信号ＤＡＴＡ＝Ｈｉを受けることにより、電圧発生回路７００１は電圧Ｖ１を生成し、出力Ｐａから出力することができる。タイミング制御回路７００２は入力信号ＷＥ、ＤＡＴＡ、ＣＬＫ、電源電位（ＶＤＤ）等から、スイッチＳＷ０、ＳＷ１を制御する信号Ｓ０、Ｓ１を生成し、出力Ｐ０、Ｐ１から出力することができる。当該信号によりスイッチＳＷ０、ＳＷ１が切り替わり、書き込み回路５００５は出力Ｐｗから出力電圧Ｖｗはとして電圧Ｖ１を出力することができる。
【０１６９】
選択された記憶素子は、上記動作によりワード線に電圧Ｖ２が印加され、ビット線に電圧Ｖ１が印加され、ワード線電極に０Ｖが印加されることとなる。すると有機化合物を有する層が導通して、ビット線の電圧Ｖ１が記憶素子のビット線（第１の導電層）に印加される。その結果、記憶素子の導電性が変化し、短絡状態となり「１」が書き込まれる。
【０１７０】
また入力信号ＷＥがＬｏ（書き込み不許可となる低い電圧）になると、全てのワード線は０Ｖとなり、全てのビット線（第１の導電層）とワード線電極（第２の導電層）は フローティング状態となる。このときタイミング制御回路は信号Ｓ０、Ｓ１としてそれぞれＬｏを生成し、出力Ｐ０、Ｐ１から出力し、出力Ｐｗはフローティング状態となる。上記動作により、書き込みは行われなくなる。
【０１７１】
次に、「０」の書き込みを説明する。「０」の書き込みは記憶素子の導電性を変化させない書き込みであり、これは記憶素子に電圧を印加しない。つまり初期状態を維持することで実現される。まず「１」の書き込みと同様に入力信号ＷＥがＨｉ（書き込み許可となる高い電圧）になると、行を指定するアドレス信号を受けたカラムデコーダ５００１は指定行のセレクタ５００３に信号を与え、セレクタ５００３は指定行のビット線を書き込み回路の出力Ｐｗに接続する。このとき指定されていないビット線はフローティング状態となる。同様に列を指定するアドレス信号を受けたローデコーダ５００２は指定列のワード線に電圧Ｖ２を印加し、指定されていないワード線に０Ｖを印加する。上記動作によりアドレス信号に対応する一つの記憶素子８０が選択される。このときワード線電極には、０Ｖが印加される。
【０１７２】
同時に入力信号ＤＡＴＡ＝Ｌｏを受け、タイミング制御回路７００２はそれぞれ制御信号Ｓ０＝Ｈｉ、Ｓ１＝Ｌｏを生成し、当該制御信号を出力Ｐ０、Ｐ１からそれぞれ出力する。当該制御信号によりスイッチＳＷ０はオン、ＳＷ１はオフとなり、出力Ｐｗから出力電圧Ｖｗとして０Ｖを出力する。
【０１７３】
選択された記憶素子は、上記動作によりワード線にＶ２が印加され、ビット線とワード線電極に０Ｖが印加される。すると記憶素子には電圧が印加されず、導電性は変化しないので、初期状態である「０」を維持する。
【０１７４】
入力信号ＷＥがＬｏになると、全てのワード線は０Ｖ、全てのビット線とワード線電極は フローティング状態となる。同時にタイミング制御回路は信号Ｓ０、Ｓ１はＬｏを生成して、それぞれ出力Ｐ０、Ｐ１から出力し、出力Ｐｗはフローティング状態となる。
【０１７５】
このようにして「１」又は「０」の書き込みを行うことができる。
【０１７６】
次に、データ読み出しについて説明する。
【０１７７】
図１４においてワード線は１４である。またビット線は１６である。
【０１７８】
図１４には一つの選択セル１８ａと、他の非選択セル１８ｂが示されている。アドレス（２，２）に位置する選択セル１８ａに接続されたワード線１４は電位Ｖｓ（ワード選択電位）に設定され、ビット線１６は電位０（ビット選択電位）に設定されている。よって、選択セル１８ａにはＶｓ−０＝Ｖｓのプラスの電界が印加される。このため、上述のリード動作によって選択セル１８ａに接続されたビット線１６の電流を検出すれば上述通り、メモリの状態が１であるか０であるかを判別できる。
【０１７９】
また、実際の読み出し動作は、一本のワード線１４上の複数のメモリセルに対して同時に実施され、８ビットまたは１６ビットなどの一群のデータが同時に読み出される。
【０１８０】
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、実施の形態１０、または実施の形態１１と自由に組み合わせることができる。
【実施例２】
【０１８１】
本実施例の半導体装置の構成について、図１５を参照して説明する。図１５に示すように、本発明の半導体装置１５２０は、非接触でデータを交信する機能を有し、電源回路１５１１、クロック発生回路１５１２、データ復調／変調回路１５１３、他の回路を制御する制御回路１５１４、インターフェイス回路１５１５、記憶回路１５１６、データバス１５１７、アンテナ（アンテナコイル）１５１８、センサ１５２３ａ、センサ回路１５２３ｂを有する。
【０１８２】
電源回路１５１１は、アンテナ１５１８から入力された交流信号を基に、半導体装置１５２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１５１２は、アンテナ１５１８から入力された交流信号を基に、半導体装置１５２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１５１３は、リーダライタ１５１９と交信するデータを復調／変調する機能を有する。制御回路１５１４は、記憶回路１５１６を制御する機能を有する。アンテナ１５１８は、電波の送受信を行う機能を有する。リーダライタ１５１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１８３】
記憶回路１５１６は、外部からの電気的作用または光が照射されることにより変化する絶縁層が一対の導電層間に挟まれた記憶素子を有することを特徴とする。なお、記憶回路１５１６は、一対の導電層間に絶縁層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０１８４】
センサ１５２３ａは抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路１５２３ｂはインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１５１４に信号を出力する。
【０１８５】
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、実施の形態１０、は実施の形態１１、または実施例１と自由に組み合わせることができる。
【実施例３】
【０１８６】
本発明により無線チップとして機能する半導体装置を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１６（Ｂ）参照）、乗物類（自転車等、図１６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１６（Ｅ）、図１６（Ｆ）参照）等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１８７】
本発明の半導体装置１５２０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置１５２０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置１５２０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１８８】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１７参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１８９】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０１９０】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０１９１】
また、本発明の半導体装置は、外部からの電気的作用により変化する有機層が一対の導電層に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０１９２】
また、本発明の半導体装置が有する記憶装置は、外部からの電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【０１９３】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【０１９４】
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、実施の形態１０、は実施の形態１１、実施例１、または実施例２と自由に組み合わせることができる。
【図面の簡単な説明】
【０１９５】
【図１】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１）
【図２】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１）
【図３】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態２）
【図４】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態３）
【図５】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態４）
【図６】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態５）
【図７】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態６）
【図８】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態７）
【図９】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態８）
【図１０】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態９）
【図１１】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１０）
【図１２】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１１）
【図１３】本発明の記憶装置が有する書き込み回路を説明する図。（実施例１）
【図１４】本発明の記憶装置が有する読み出し回路を説明する図。（実施例１）
【図１５】本発明の半導体装置の構成例について説明する図。（実施例２）
【図１６】本発明の半導体装置の使用形態について説明する図。（実施例３）
【図１７】本発明の半導体装置を有する電子機器を説明する図。（実施例３）
【符号の説明】
【０１９６】
１４ ワード線
１６ ビット線
１８ａ 選択セル
１８ｂ 非選択セル
２１ メモリセル
２２ メモリセルアレイ
８０ 記憶素子
１０１ ビット線
１０２ ワード線
１０３ａ 第１の絶縁層
１０３ｂ 第１の絶縁層
１０４ ワード線電極
１０５ 有機化合物を含む層
１０６ａ 第２の絶縁層
１０６ｂ 第２の絶縁層
１０７ 保護層
２０１ ビット線
２０２ ワード線
２０３ａ 第１の絶縁層
２０３ｂ 第１の絶縁層
２０４ ワード線電極
２０５ 有機化合物を含む層
２０６ 第２の絶縁層
３０１ ビット線
３０２ ワード線
３０３ａ 第１の絶縁層
３０３ｂ 第１の絶縁層
３０６ 第２の絶縁層
４０１ ビット線
４０２ ワード線
４０３ａ 第１の絶縁層
４０３ｂ 第１の絶縁層
４０４ ワード線電極
４０５ 有機化合物を含む層
５０１ ビット線
５０２ ワード線
５０３ａ 第１の絶縁層
５０３ｂ 第１の絶縁層
５０４ ワード線電極
５０５ 有機化合物を含む層
６０１ ビット線
６０２ ワード線
６０３ａ 第１の絶縁層
６０３ｂ 第１の絶縁層
６０４ ワード線電極
６０５ 有機化合物を含む層
７０１ ワード線
７０２ ビット線
７０３ａ 第１の絶縁層
７０３ｂ 第１の絶縁層
７０４ ビット線電極
７０５ 有機化合物を含む層
８０１ ビット線
８０２ ワード線
８０３ａ 第１の絶縁層
８０３ｂ 第１の絶縁層
８０５ 有機化合物を含む層
９０１ ビット線
９０２ ワード線
９０３ａ 第１の絶縁層
９０３ｂ 第１の絶縁層
９０４ ワード線電極
９０５ 有機化合物を含む層
１００１ ビット線
１００２ ワード線
１００３ａ 第１の絶縁層
１００３ｂ 第１の絶縁層
１００４ ワード線電極
１００５ 有機化合物を含む層
１１０１ ビット線
１１０２ ワード線
１１０３ａ 第１の絶縁層
１１０３ｂ 第１の絶縁層
１１０５ 有機化合物を含む層
１２０１ ビット線
１２０２ ワード線
１２０３ａ 第１の絶縁層
１２０３ｂ 第１の絶縁層
１２０４ ワード線電極
１２０５ 有機化合物を含む層
１５１１ 電源回路
１５１２ クロック発生回路
１５１３ データ復調／変調回路
１５１４ 制御回路
１５１５ インターフェイス回路
１５１６ 記憶回路
１５１７ データバス
１５１８ アンテナ（アンテナコイル）
１５１９ リーダライタ
１５２０ 半導体装置
１５２３ａ センサ
１５２３ｂ センサ回路
２７００ 筐体
２７０１ パネル
２７０２ ハウジング
２７０３ プリント配線基板
２７０４ 操作ボタン
２７０５ バッテリ
２７０６ 筐体
２７０８ 接続フィルム
２７０９ 画素領域
５００１ カラムデコーダ
５００２ ローデコーダ
５００３ セレクタ
５００４ 読み出し回路
５００５ 書き込み回路
５００８ 記憶装置
７００１ 電圧発生回路
７００２ タイミング制御回路
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に記憶回路に有機化合物を用いることによりデータを記憶可能な半導体装置に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
記憶素子は、記憶素子の二端子として誘電体層の上下に２つの電極を配置している構造が一般的である。
【０００４】
特許文献１には素子の二端子として有機層の上下に電極を配置して電圧を印加することで短絡させ初期状態を０、導通状態を１として情報の記憶を行うメモリデバイス及びその駆動方法が提案されている。
【特許文献１】特開２００２−２６２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置に設けられる記憶回路として、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまうといった問題があった。
【０００６】
一方、有機化合物を誘電体に用いた記憶回路は、一対の上下電極間に有機化合物を設けて記憶素子を形成するが、有機層の上に電極を形成した場合、電極の形成時の温度によっては有機層への影響があるため温度に制限がある。この温度の制限のため形成方法が限定され、希望通りの電極を形成することができず、素子の微細化を阻害している問題があった。有機層の上に電極を形成することは、素子の微細化を阻害している面から解決されるべき問題である。
【０００７】
また、二端子として有機層の上下に形成した一対の電極を用いた有機記憶素子の場合、一対の電極を上下に配置することで、一対の電極を複数の工程に分けて形成しなければならない。そのため製造プロセスが複雑化するといった問題があった。製造プロセスが複雑化することは、製造コストの面から解決されるべき問題である。
【０００８】
上記問題を鑑み、本発明は、素子の微細化の阻害と製造プロセスの複雑化を解決することを課題とする。また、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、信頼性が高く、安価な不揮発の記憶装置及び半導体装置の提供を課題とする。
【課題を解決するための手段】
【０００９】
上記課題を鑑み、本発明は、記憶素子の二端子として機能する第１の導電層と、第２の導電層とを同一絶縁膜上に配置した記憶素子とすることを特徴とする。
【００１０】
また、本発明においては、記憶素子の二端子間に電圧を印加し、有機層の変化により引き起こされる電極の短絡によって水平に一対の電極を導通させる場合がある。また、有機層に対して基板面と平行に電圧印加し、一対の電極の導通を行うことを特徴とする。
【００１１】
本明細書で開示する発明の構成１は、図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）にその一例を示しており、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成することを特徴とする半導体装置である。
【００１２】
また、上記構成１において、前記電極（ワード線電極とも呼ぶ）及び前記ビット線は、同じチャンバーで形成された同じ材料であることを特徴の一つとしている。
【００１３】
なお、上記開口（コンタクトホールとも呼ぶ）の開口面積（基板面と水平な面で切断した面積）は、開口上端部側から開口底面側に向かって減少している。
【００１４】
また、上記構成１において、前記有機化合物を含む層は、前記電極、前記ビット線、及び前記絶縁膜上に設けられた一対の絶縁物の間に配置され、且つ、前記有機化合物を含む層は、前記一対の絶縁物と、前記電極と、前記ビット線とで周りを囲まれていることを特徴の一つとしている。この一対の絶縁物は、有機化合物を含む層の形成位置を制御するために設けられており、隔壁とも呼ぶ。また、この一対の絶縁物は、一つの記憶素子と、該記憶素子と隣り合う記憶素子との間の領域に設けられる。
【００１５】
有機化合物を含む層は、少なくとも電極の一方の側面の一部、及び該側面と対向するビット線側面の一部と接していればよい。
【００１６】
また、上記構成１において、図５（Ａ）、及び図９（Ａ）にその一例を示しているように、前記有機化合物を含む層は、前記電極の側面及びその上端部と、前記電極の側面に対向する前記ビット線の側面及びその上端部との両方を覆うことを特徴としている。
【００１７】
また、一対の絶縁物を部分的に形成することに限定されず、図２（Ａ）及び図２（Ｂ）にその一例を示すように、全面に絶縁膜を形成した後に一部を除去することで隔壁を形成してもよく、他の発明の構成２は、第１の方向に延在するワード線と、ワード線を覆う第１の絶縁膜と、前記第１の絶縁膜に前記ワード線に達する第１の開口と、前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記第１の絶縁膜上に前記第１の開口を介して前記ワード線と電気的に接続する電極と、前記電極の一方の側面と、該側面に対向する前記ビット線の側面との両方に達する第２の開口を有し、且つ、前記電極のもう一方の側面を覆う第２の絶縁膜と、前記第１の絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００１８】
また、ワード線と接続する電極を第１の絶縁膜上に形成しない構成でもよく、図３（Ａ）及び図３（Ｂ）にその一例を示すように、他の発明の構成３は、第１の方向に延在するワード線と、ワード線を覆う第１の絶縁膜と、前記第１の絶縁膜に前記ワード線に達する第１の開口と、前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記１の開口が内側に配置され、且つ、前記ビット線の一方の側面に達する第２の開口を有し、且つ、前記ビット線のもう一方の側面を覆う第２の絶縁膜と、前記第１の絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記第１の開口を覆う有機化合物を含む層とを有し、前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００１９】
また、隔壁を設けず、有機化合物を含む層をビット線の両側面及びワード線電極の両側面を覆うように形成してもよく、図４（Ａ）や図１２（Ａ）にその一例を示すように、他の発明の構成４は、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、前記絶縁膜上に前記電極、前記ビット線、及び前記開口を覆う有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２０】
また、第１の絶縁膜に設けられた開口側面を覆うように、有機化合物を含む層を形成してもよく、図８（Ａ）や図１１（Ａ）にその一例を示すように、他の発明の構成５は、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記開口を覆う有機化合物を含む層とを有し、前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２１】
また、隔壁を設けず、選択的に有機化合物を含む層を形成してもよく、図６（Ａ）や図１０（Ａ）にその一例を示すように、他の発明の構成６は、第１の方向に延在するワード線と、ワード線を覆う絶縁膜と、前記絶縁膜に前記ワード線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、前記絶縁膜上に、前記電極の一方の側面、前記ビット線の一方の側面、及び前記開口を覆う有機化合物を含む層とを有し、前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２２】
また、上記構成１乃至６のいずれか一において、記電極の側面と、該側面に対向する前記ビット線の側面は、テーパー形状を有していることを特徴の一つとしている。本明細書において、電極（または配線）の側面がテーパー形状を有しているとは、電極（または配線）の側壁面が傾斜していることを指している。ただし、本明細書において、テーパー形状は、電極（または配線）の上端部が突出した形状、即ちオーバーハング形状を除く。
【００２３】
また、上記構成１を実現するための作製工程も本発明の一つであり、その作製方法に関する発明の構成は、絶縁表面を有する基板上に、第１の方向に延在するワード線を形成し、前記ワード線を覆う絶縁膜を形成し、前記絶縁膜に前記ワード線に達するコンタクトホールを形成し、前記絶縁膜上に導電膜を形成し、前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ワード線と電気的に接続する電極とを形成し、前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法である。
【００２４】
上記作製方法に関する発明の構成において、前記導電膜をエッチングする際、ビット線の側面、及び電極の側面をテーパー形状とすることを特徴の一つとしている。
【００２５】
また、ビット線とワード線の上下関係が上記構成１とは逆であってもよく、図７（Ａ）にその一例を示すように、他の発明の構成７は、第１の方向に延在するビット線と、ビット線を覆う絶縁膜と、前記絶縁膜に前記ビット線に達する開口と、前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するワード線と、前記絶縁膜上に前記開口を介して前記ビット線と電気的に接続する電極と、前記絶縁膜上に前記電極、前記ワード線、及び前記開口を覆う有機化合物を含む層とを有し、前記電極と、前記ワード線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置である。
【００２６】
また、上記構成７において、前記電極の側面と、該側面に対向する前記ビット線の側面は、テーパー形状を有していることを特徴の一つとしている。
【００２７】
また、上記構成７を実現するための作製工程も本発明の一つであり、その作製方法に関する発明の構成は、 絶縁表面を有する基板上に、第１の方向に延在するビット線を形成し、前記ビット線を覆う絶縁膜を形成し、前記絶縁膜に前記ビット線に達するコンタクトホールを形成し、前記絶縁膜上に導電膜を形成し、前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するワード線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ビット線と電気的に接続する電極とを形成し、前記絶縁膜上に少なくとも前記電極の側面と該側面に対向する前記ワード線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法である。
【００２８】
上記作製方法に関する発明の構成において、前記導電膜をエッチングする際、ワード線の側面及び電極の側面をテーパー形状とすることを特徴の一つとしている。
【発明の効果】
【００２９】
本発明によって、素子の微細化と製造プロセスの簡略化といった効果を奏することができる。
【００３０】
また、本発明の記憶装置及び半導体装置は、同一絶縁膜上の一対の電極に有機層が挟まれた単純な構造の記憶素子を有するため、安価な記憶装置及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００３２】
（実施の形態１）
本実施の形態では、本発明の半導体装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、複数の記憶素子が配置された記憶回路の構成がパッシブマトリクス型の場合に関して以下に示す。
【００３３】
図１（Ａ）は、本発明の記憶素子を複数有するメモリセルアレイの断面構造の一部を示している。図１（Ｂ）は、上面構造であり、鎖線Ａ−Ｂで切断した断面が図１（Ａ）に対応する。また、図１（Ｃ）は、図１（Ｂ）における鎖線Ｃ−Ｄで切断した断面構造を示している。
【００３４】
図１（Ａ）において、絶縁表面を有する基板上にワード線１０２が設けられ、ワード線１０２上には第１の絶縁層１０３ａ、１０３ｂが設けられている。第１の絶縁層１０３ａ、第１の絶縁層１０３ｂは、基板面に対して垂直な膜厚０．８μｍから１．５μｍとする。
【００３５】
第１の絶縁層１０３ａ、第１の絶縁層１０３ｂは同じ材料で形成されており、ワード線１０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極１０４が設けられている。また、開口を介してワード線１０２と電気的に接続しているワード線電極１０４は、第１の絶縁層１０３ａ、１０３ｂ上に設ける。図１（Ａ）では、同じ層に、即ち第１の絶縁層１０３ａ上にワード線電極１０４とビット線１０１とを設けている。
【００３６】
ワード線１０２は、メモリセルアレイの中から一列を選択するための制御信号線である。メモリセルアレイは、マトリクス状に複数のメモリセルが配置されたものである。一つのメモリセルは、ワード線１０２とビット線１０１の交点付近に配置されており、読み出し、書き込みを行なうアドレスに対応するワード線の電圧を上げることで書き込み、読み出しが可能になる。
【００３７】
また、ビット線１０１は、メモリセルアレイからデータを取り出すための信号線である。電圧が印加されたワード線１０２に接続されているメモリセルは、記憶素子に記録されたデータをビット線１０１に出力することで、データの読み出しを行なう。
【００３８】
また、ワード線電極１０４とビット線１０１との間に有機化合物を含む層１０５を設ける。本発明の記憶素子は、有機化合物を含む層１０５と、該有機化合物を含む層１０５を基板面に水平方向で挟むワード線電極１０４及びビット線１０１とで構成している。有機化合物を含む層１０５に用いる材料は、電気的作用により、結晶状態や導電性、形状が変化する物質、代表的には、有機化合物、無機化合物、又は有機化合物と無機化合物とが混合してなる層を用いる。
【００３９】
上記構成を有する記憶素子は、電気的作用で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２値を記憶させることができる。なお、電気的作用とは、ビット線（ビット線電極）とワード線電極に電圧を印加し、有機化合物を含む層に電流を流すことである。
【００４０】
ここで、電圧印加前後での上記記憶素子の導電性の変化について説明する。
【００４１】
ビット線１０１の側面とワード線電極１０４の側面との間に電圧を印加すると、有機化合物を含む層１０５の特性が変化して記憶素子の導電性が高くなる。また、ビット線１０１の側面とワード線電極１０４の側面との間に電圧を印加すると、ビット線１０１とワード線電極１０４とが短絡する場合もある。また、ビット線１０１の側面とワード線電極１０４の側面との間に電圧を印加すると、有機化合物を含む層１０５で絶縁破壊が生じ、導電性を示す場合もある。これは、電極の端部において電界が集中しやすいため、有機層において絶縁破壊が生じやすくなるためである。上記いずれの場合においても、電気的作用で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２値を記憶させることができる。
【００４２】
有機化合物を含む層１０５を構成することが可能な、外部からの電気的作用により導電性が変化する有機化合物としては、正孔輸送性が高い有機化合物又は電子輸送性が高い有機化合物を用いることができる。
【００４３】
正孔輸送性の高い有機化合物としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性が高い物質であれば、上記の物質以外のものを用いてもよい。
【００４４】
なお、有機化合物を含む層として、有機化合物と無機化合物との混合層を設ける場合には、正孔輸送性の高い有機化合物と電子を受け取りやすい無機化合物とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性を示す。その結果、有機化合物を含む層は優れた導電性を得ることが可能となる。
【００４５】
電子を受け取りやすい無機化合物として、周期表第４族乃至第１２族のいずれかの遷移金属の金属酸化物、金属窒化物または金属酸化窒化物を用いることができる。具体的には、チタン酸化物（ＴｉＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、バナジウム酸化物（ＶＯｘ）、モリブデン酸化物（ＭｏＯｘ）、タングステン酸化物（ＷＯｘ）、タンタル酸化物（ＴａＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、ニオブ酸化物（ＮｂＯｘ）、コバルト酸化物（Ｃｏｘ）、レニウム酸化物（ＲｅＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、亜鉛酸化物（ＺｎＯ）、ニッケル酸化物（ＮｉＯｘ）、銅酸化物（ＣｕＯｘ）等を用いることができる。また、ここでは具体例として酸化物を例に挙げたが、もちろんこれらの窒化物や酸化窒化物を用いてもよい。
【００４６】
電子輸送性の高い有機化合物としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。但し、正孔よりも電子の輸送性の高い物質であれば、上記の物質以外のものを用いてもよい。
【００４７】
なお、有機化合物と無機化合物との混合層を設ける場合には、電子輸送性の高い有機化合物と電子を与えやすい無機化合物とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性・輸送性を示す。その結果、有機化合物層は優れた導電性を得ることが可能となる。
【００４８】
電子を与えやすい無機化合物として、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物を用いることができる。具体的には、リチウム酸化物（ＬｉＯｘ）、ストロンチウム酸化物（ＳｒＯｘ）、バリウム酸化物（ＢａＯｘ）、エルビウム酸化物（ＥｒＯｘ）、ナトリウム酸化物（ＮａＯｘ）、リチウム窒化物（ＬｉＮｘ）、マグネシウム窒化物（ＭｇＮｘ）、窒化カルシウム、イットリウム窒化物（ＹＮｘ）、ランタン窒化物（ＬａＮｘ）等を用いることができる。
【００４９】
さらには、無機化合物として、有機化合物から電子を受け取りやすい無機化合物または有機化合物に電子を与えやすい無機化合物であれば何でもよく、アルミニウム酸化物（ＡｌＯｘ）、ガリウム酸化物（ＧａＯｘ）、ケイ素酸化物（ＳｉＯｘ）、ゲルマニウム酸化物（ＧｅＯｘ）、インジウム錫酸化物（ＩＴＯ）等のほか、種々の金属酸化物、金属窒素化物または金属酸化窒化物を用いることができる。
【００５０】
また、有機化合物を含む層１０５が金属酸化物または金属窒化物の中から選ばれた化合物と正孔輸送性の高い化合物とから形成される場合、さらに立体障害の大きな（平面構造とは異なり空間的な広がりを有する構造をもつ）化合物を加えた構成としてもよい。立体障害の大きな化合物としては、５，６，１１，１２−テトラフェニルテトラセン（略称：ルブレン）が好ましい。但し、これ以外に、ヘキサフェニルベンゼン、ｔ−ブチルペリレン、９，１０−ジ（フェニル）アントラセン、クマリン５４５Ｔ等も用いることができる。この他、デンドリマー等も有効である。
【００５１】
さらには、電子輸送性の高い有機化合物で形成される層と、正孔輸送性の高い有機化合物で形成される層との間に、４−（ジシアノメチレン）−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−（ジシアノメチレン）−２−ｔｅｒｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等の発光物質を設けてもよい。
【００５２】
また、有機化合物を含む層１０５は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、有機化合物と無機化合物とを含む混合層は、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００５３】
また、他の有機化合物を含む層１０５の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
【００５４】
また、有機化合物を含む層１０５は、外部からの電気的作用により、記憶素子の導電性が変化する膜厚とする。有機化合物を含む層１０５の代表的な膜厚は、５ｎｍ〜１００ｎｍ、好ましくは１０ｎｍ〜６０ｎｍとする。
【００５５】
図１（Ａ）に示すように、有機化合物を含む層１０５は、ワード線電極１０４の一方側の側面（テーパー状の側面）に接している。また、有機化合物を含む層１０５に接しているワード線電極１０４の側面に対向するビット線１０１の側面も有機化合物を含む層１０５に接している。
【００５６】
また、図１（Ｂ）や図１（Ｃ）に示すように、有機化合物を含む層１０５を挟んで第２の絶縁層１０６ａ、１０６ｂを配置する。第２の絶縁層１０６ａ、１０６ｂは、基板面に対して垂直な膜厚０．１μｍから０．５μｍで形成する。図１（Ｂ）に示すように、有機化合物を含む層１０５に使用する有機材料は、ワード線電極１０４、ビット線１０１、及び第２の絶縁層１０６ａ、１０６ｂに四方を囲まれているため、流動性の高い材料でもよい。
【００５７】
図１（Ｂ）では、有機化合物を含む層１０５の上面形状が矩形となっているが、特に限定されず、正方形や楕円形や円であってもよい。有機化合物を含む層１０５の上面形状は成膜方法によって左右されやすく、例えば、抵抗加熱蒸着法や電子ビーム蒸着法を用いる場合、矩形状の開口を有する蒸着マスクを用いると、矩形状の有機化合物を含む層１０５を得ることができる。こうして、有機化合物を含む層１０５を各メモリセルごとに分離して形成すると、隣接する各々のメモリセル間において横方向への電界の影響を低減することができる。
【００５８】
また、工程数削減のため、同一工程でワード線電極１０４とビット線１０１とを形成することが好ましい。また、ワード線電極１０４とビット線１０１との間隔を精密に制御するため、同じフォトマスクを用いて、ワード線電極１０４とビット線１０１とをパターニングすることが好ましい。
【００５９】
同一絶縁層上に設けるワード線電極１０４とビット線１０１との間隔距離は、基板面に対して水平な長さ０．１μｍ〜０．０５μｍ、好ましくは０．０１μｍ以下が望ましい。ワード線電極１０４とビット線１０１との距離間隔を狭めることによって低電圧での書き込みを行うことができる。すなわち、低消費電力で書き込みを行うことが可能となる。
【００６０】
ワード線１０２やビット線１０１やワード線電極１０４は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、電界メッキ法、無電界メッキ法、液滴吐出法等を用いて形成する。本発明は、有機化合物を含む層１０５に用いる材料として、耐熱温度が低い材料を用いる場合に特に有効である。本発明においては、有機化合物を含む層１０５よりも先に形成するため、用いる配線の形成方法、特に成膜温度が限定されず、様々な方法を用いることができる点が長所である。
【００６１】
ワード線１０２やビット線１０１やワード線電極１０４の材料には導電性の高い元素や化合物等を用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００６２】
また、ワード線１０２とビット線１０１とワード線電極１０４は、互いに異なる材料を使用してもよい。また、ワード線１０２とビット線１０１とワード線電極１０４は、配線の形成方法も互いに異なるものとしてもよい。
【００６３】
また、パターニング時のエッチング条件を適宜調節することにより、テーパー状の側面を有するビット線１０１及びワード線電極１０４を形成することができる。同一工程で形成する場合にはビット線１０１及びワード線電極１０４は同じテーパー形状となる。テーパー形状とは、電極の側面の断面が傾斜していることである。好ましくは、基板面に対してビット線１０１及びワード線電極１０４の側面は、１０度以上８５度未満、好ましくは６０度以上８０度以下の傾斜角度を有する。
【００６４】
図１（Ａ）では、ビット線１０１は、ワード線１０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。ビット線上方にワード線を配置する場合、第１の絶縁層の開口を介してビット線と電気的に接続するビット線電極を設け、ビット線電極とワード線との間に有機化合物を含む層を配置する構成となる。
【００６５】
図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示す記憶素子は、基板面に水平な方向で有機化合物を含む層１０５に電圧が印加される構造であり、ワード線電極１０４とビット線１０１との距離間隔を狭めることによって、記憶素子の占有面積の縮小化が図れる。
【００６６】
ここで図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示す記憶素子の作製方法の一例を以下に説明する。
【００６７】
まず、基板平面上にワード線１０２を形成する。
【００６８】
次いで、ワード線１０２上に第１絶縁膜を形成する。次いで、フォトリソグラフィ法などを用いて選択的に第１絶縁膜のエッチングを行って、ワード線１０２に達する開口を形成する。ワード線を含む平行な面で切断した断面において、一方の側の絶縁膜を第１の絶縁層１０３ａとし、もう一方の側の絶縁膜を１０３ｂと表記する。なお、印刷法や液滴吐出法を用いれば、エッチング工程を行うことなく第１の絶縁層１０３ａ、第１の絶縁層１０３ｂを形成することが可能である。
【００６９】
次いで、導電膜をスパッタ法で成膜し、フォトリソグラフィ法などを用いて選択的にエッチングを行って、第１の絶縁層１０３ａ上にビット線１０１と、第１の絶縁層１０３ａ及び１０３ｂ上にワード線電極１０４とを形成する。後の工程で有機物を含む材料液を滴下するため、ビット線１０１及びワード線電極１０４の膜厚は、厚くすることが望ましい。
【００７０】
次いで、第２絶縁膜を形成する。次いで、フォトリソグラフィ法などを用いて選択的に第２絶縁膜のエッチングを行って、ビット線１０１の一方の側面と、該側面に対向するワード線電極１０４の側面とに接する第２の絶縁層１０６ａ、１０６ｂを形成する。第２の絶縁層１０６ａ、１０６ｂは、後の工程で有機物を含む材料液を滴下する位置を挟むように配置する。なお、印刷法や液滴吐出法を用いれば、エッチング工程を行うことなく第２の絶縁層１０６ａ、１０６ｂを形成することが可能である。
【００７１】
次いで、液滴吐出法を用いて、ビット線１０１と、ワード線電極１０４と、第２の絶縁層１０６ａ、１０６ｂとで四方を囲まれた領域に有機物を含む材料液を滴下する。少なくともビット線１０１とワード線電極１０４との隙間を埋めるように滴下する。滴下された有機物を含む材料液は、ビット線１０１と、ワード線電極１０４と、第２の絶縁層１０６ａ、１０６ｂとで四方を囲まれているので固定される。そして、焼成を行って有機化合物を含む層１０５が形成される。
【００７２】
最後に、ビット線１０１、ワード線電極１０４、第１の絶縁層１０３ａ、１０３ｂ、第２の絶縁層１０６ａ、１０６ｂ、及び有機化合物を含む層１０５を覆うように保護層１０７を形成する。なお、保護層１０７は必要でなければ設けなくともよい。保護層１０７は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いた絶縁膜である。ただし、保護層１０７の形成時において、有機化合物を含む層１０５にダメージを与えないようにすることが好ましい。
【００７３】
こうして得られる図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）に示す記憶素子は、有機化合物を含む層１０５を挟むワード線電極１０４及びビット線１０１を同時に形成することができ、工程短縮することができる。
【００７４】
また、図２（Ａ）、及び図２（Ｂ）に図１（Ａ）、図１（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図２（Ａ）は記憶素子の断面図であり、図２（Ｂ）は図２（Ａ）に対応する上面図である。
【００７５】
図２（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線２０２が設けられ、ワード線２０２上には第１の絶縁層２０３ａ、２０３ｂが設けられている。第１の絶縁層２０３ａ、第１の絶縁層２０３ｂは同じ材料で形成されており、ワード線２０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極２０４が設けられている。また、開口を介してワード線２０２と電気的に接続しているワード線電極２０４は、第１の絶縁層２０３ａ、２０３ｂ上に設ける。同じ層に、即ち第１の絶縁層２０３ａ上にワード線電極２０４とビット線２０１とを設けている。
【００７６】
また、ワード線電極２０４の側面、及び該側面に対向するビット線２０１の側面を除く領域を覆う第２の絶縁層２０６が設けられている。
【００７７】
図２（Ａ）に示す記憶素子は、図１（Ａ）の第２の絶縁層１０６ａ、１０６ｂに比べて第２の絶縁層２０６の占有面積が大きい構造である。
【００７８】
この第２の絶縁層２０６によって、有機化合物を含む層２０５は四方を囲まれている。即ち、第２の絶縁層２０６の膜厚を調節することによって有機化合物を含む層２０５は固定される。従って、図２（Ａ）では、図１（Ａ）の記憶素子に比べてビット線２０１、及びワード線電極２０４の膜厚を薄くすることができる。ビット線２０１、及びワード線電極２０４の膜厚を薄くすることで、成膜時間の短縮及びエッチング時間の短縮を図ることができる。
【００７９】
また、液滴滴下法によって、第２の絶縁層２０６の間の領域に滴下した場合、比較的流動性の高い材料液を用いても滴下部分にとどまらせることができる。
【００８０】
また、図２（Ｂ）に示すように、第２の絶縁層２０６によって、ワード線２０２に達する開口による凹部を平坦なものとすることができる。
【００８１】
また、図２（Ａ）に示す記憶素子において、第２の絶縁層２０６、及び有機化合物を含む層２０５を覆うように保護層を設けてもよい。
【００８２】
図２（Ａ）においても、ビット線２０１は、ワード線２０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。ビット線上方にワード線を配置する場合、第１の絶縁層の開口を介してビット線と電気的に接続するビット線電極を設け、ビット線電極とワード線との間に有機化合物を含む層を配置する構成となる。
【００８３】
（実施の形態２）
ここでは、図３（Ａ）、及び図３（Ｂ）に図１（Ａ）、図１（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図３（Ａ）は記憶素子の断面図であり、図３（Ｂ）は図３（Ａ）に対応する上面図である。
【００８４】
図３（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線３０２が設けられ、ワード線３０２上には第１の絶縁層３０３ａ、３０３ｂが設けられている。第１の絶縁層３０３ａ、第１の絶縁層３０３ｂは同じ材料で形成されており、ワード線３０２に達する開口（コンタクトホール）が設けられている。第１の絶縁層３０３ａ上にビット線３０１を設けている。
【００８５】
図３（Ａ）においては、図１（Ａ）に示すワード線電極１０４を設けない。従って、さらなる素子構造の簡素化を実現でき、メモリセルの縮小化も実現できる。図３（Ａ）においては、ワード線３０２に達する開口と、該開口に近い側面を有するビット線３０１とを覆うように有機化合物を含む層３０５を設けている。有機化合物を含む層３０５は、第２の絶縁層３０６によって、四方を囲まれている。
【００８６】
第２の絶縁層３０６は、開口に近いビット線３０１の側面を除く領域を覆っている。
【００８７】
なお、第１の絶縁層３０３ａ、３０３ｂで囲まれている開口の開口面積（基板面と水平な面で切断した面積）は、開口上端部側から開口底面側に向かって減少している。
【００８８】
ビット線３０１と開口底面との距離は、基板面に対して水平な長さ０．１μｍ〜０．０５μｍ、好ましくは０．０１μｍ以下が望ましい。ビット線３０１とワード線３０２との間に電圧を印加すると、第１の絶縁層３０３ａの側壁の曲面に沿って有機化合物を含む３０５に電流を流すこととなる。
【００８９】
また、図３（Ａ）に示す記憶素子において、第２の絶縁層３０６、及び有機化合物を含む層３０５を覆うように保護層を設けてもよい。
【００９０】
図３（Ａ）においても、ビット線３０１は、ワード線３０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【００９１】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００９２】
（実施の形態３）
ここでは、図４（Ａ）、及び図４（Ｂ）に図１（Ａ）、図（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図４（Ａ）は記憶素子の断面図であり、図４（Ｂ）は図４（Ａ）に対応する上面図である。
【００９３】
図４（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線４０２が設けられ、ワード線４０２上には第１の絶縁層４０３ａ、４０３ｂが設けられている。第１の絶縁層４０３ａ、第１の絶縁層４０３ｂは同じ材料で形成されており、ワード線４０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極４０４が設けられている。また、開口を介してワード線４０２と電気的に接続しているワード線電極４０４は、第１の絶縁層４０３ａ、４０３ｂ上に設ける。同じ層に、即ち第１の絶縁層４０３ａ上にワード線電極４０４とビット線４０１とを設けている。
【００９４】
図４（Ａ）に示す記憶素子は、有機化合物を含む層４０５がワード線電極４０４の両側面、及びビット線４０１の両側面を覆っている。
【００９５】
また、図４（Ｂ）に示すように、有機化合物を含む層４０５は、帯状（ライン状とも呼ぶ）に形成されている。また、有機化合物を含む層４０５を固定するために第２の絶縁層を形成してもよく、その場合、有機化合物を含む層４０５と平行な帯状（ライン状とも呼ぶ）に第２の絶縁層も形成する。
【００９６】
また、図４（Ｂ）では、有機化合物を含む層４０５の幅が、ワード線電極４０４の幅よりも狭い例を示しているが、特に限定されず、ワード線電極４０４の幅よりも有機化合物を含む層４０５の幅を広くしてもよい。
【００９７】
図４（Ａ）及び図４（Ｂ）に示す記憶素子は、図１（Ａ）の有機化合物を含む層１０５の上面形状とは異なる構造である。図４（Ａ）及び図４（Ｂ）に示す記憶素子は、有機化合物を含む層４０５の幅を広くできる構造であるため、有機化合物を含む層４０５の形成時における位置ズレの許容範囲を広くすることができる。
【００９８】
また、図４（Ａ）に示す記憶素子において、ビット線４０１、ワード線電極４０４、第１の絶縁層４０３ａ、４０３ｂ、及び有機化合物を含む層４０５を覆うように保護層を設けてもよい。
【００９９】
図４（Ａ）においても、ビット線４０１は、ワード線４０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１００】
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１０１】
（実施の形態４）
ここでは、図５（Ａ）、及び図５（Ｂ）に図１（Ａ）、図（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図５（Ａ）は記憶素子の断面図であり、図５（Ｂ）は図５（Ａ）に対応する上面図である。
【０１０２】
図５（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線５０２が設けられ、ワード線５０２上には第１の絶縁層５０３ａ、５０３ｂが設けられている。第１の絶縁層５０３ａ、第１の絶縁層５０３ｂは同じ材料で形成されており、ワード線５０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極５０４が設けられている。また、開口を介してワード線５０２と電気的に接続しているワード線電極５０４は、第１の絶縁層５０３ａ、５０３ｂ上に設ける。同じ層に、即ち第１の絶縁層５０３ａ上にワード線電極５０４とビット線５０１とを設けている。
【０１０３】
図５（Ａ）及び図５（Ｂ）に示す記憶素子は、図１（Ａ）の有機化合物を含む層１０５の断面形状とは異なる構造である。図１（Ａ）においては、有機化合物を含む層１０５がワード線電極１０４の側面のみに接する例であるが、図５（Ａ）においては、有機化合物を含む層５０５がワード線電極５０４の側面及びワード線電極の上面の一部（上端部）と接している。
【０１０４】
有機化合物を含む層５０５の材料として、硬化の早い材料を用いることが望ましい。硬化の早い材料を用いることによって、図１（Ｂ）に示す第２の絶縁層１０６ａ、１０６ｂを設けなくともよい。また、硬化の早い材料を用いることによって、ビット線５０１、ワード線電極５０４の膜厚を、図１（Ａ）に示すビット線１０１やワード線電極１０４の膜厚よりも薄くすることができる。
【０１０５】
また、図５（Ａ）に示す記憶素子において、ビット線５０１、ワード線電極５０４、第１の絶縁層５０３ａ、５０３ｂ、及び有機化合物を含む層５０５を覆うように保護層を設けてもよい。
【０１０６】
図５（Ａ）においても、ビット線５０１は、ワード線５０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１０７】
また、本実施の形態は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１０８】
（実施の形態５）
ここでは、図６（Ａ）、及び図６（Ｂ）に図１（Ａ）、図（Ｂ）及び図１（Ｃ）とは一部異なる記憶素子の例を示す。図６（Ａ）は記憶素子の断面図であり、図６（Ｂ）は図６（Ａ）に対応する上面図である。
【０１０９】
図６（Ａ）において、図１（Ａ）と同様に、絶縁表面を有する基板上にワード線６０２が設けられ、ワード線６０２上には第１の絶縁層６０３ａ、６０３ｂが設けられている。第１の絶縁層６０３ａ、第１の絶縁層６０３ｂは同じ材料で形成されており、ワード線６０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極６０４が設けられている。また、開口を介してワード線６０２と電気的に接続しているワード線電極６０４は、第１の絶縁層６０３ａ、６０３ｂ上に設ける。同じ層に、即ち第１の絶縁層６０３ａ上にワード線電極６０４とビット線６０１とを設けている。
【０１１０】
図６（Ａ）及び図６（Ｂ）に示す記憶素子は、図１（Ａ）の有機化合物を含む層１０５の断面形状とは異なる構造である。図１（Ａ）においては、有機化合物を含む層１０５がワード線電極１０４の側面のみに接する例であるが、図６（Ａ）においては、有機化合物を含む層６０５がワード線電極６０４の側面及び電極の上面の一部と接している。加えて、有機化合物を含む層６０５が開口を埋めている。
【０１１１】
有機化合物を含む層６０５の材料として、硬化の早い材料を用いることが望ましい。硬化の早い材料を用いることによって、図１（Ｂ）に示す第２の絶縁層１０６ａ、１０６ｂを設けなくともよい。また、硬化の早い材料を用いることによって、ビット線６０１、ワード線電極６０４の膜厚を、図１（Ａ）に示すビット線１０１やワード線電極１０４の膜厚よりも薄くすることができる。
【０１１２】
また、図６（Ａ）に示す記憶素子において、ビット線６０１、ワード線電極６０４、第１の絶縁層６０３ａ、６０３ｂ、及び有機化合物を含む層６０５を覆うように保護層を設けてもよい。
【０１１３】
図６（Ａ）においても、ビット線６０１は、ワード線６０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１１４】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、または実施の形態４と自由に組み合わせることができる。
【０１１５】
（実施の形態６）
ここでは、図７（Ａ）、及び図７（Ｂ）に図４（Ａ）及び図４（Ｂ）とは一部異なる記憶素子の例を示す。図７（Ａ）は記憶素子の断面図であり、図７（Ｂ）は図７（Ａ）に対応する上面図である。
【０１１６】
図７（Ａ）、及び図７（Ｂ）に示す記憶素子は、ビット線上方にワード線を配置する例である。
【０１１７】
図７（Ａ）において、絶縁表面を有する基板上にビット線７０２が設けられ、ビット線７０２上には第１の絶縁層７０３ａ、７０３ｂが設けられている。第１の絶縁層７０３ａ、第１の絶縁層７０３ｂは同じ材料で形成されており、ビット線７０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにビット線電極７０４が設けられている。また、開口を介してビット線７０２と電気的に接続しているビット線電極７０４は、第１の絶縁層７０３ａ、７０３ｂ上に設ける。同じ層に、即ち第１の絶縁層７０３ａ上にビット線電極７０４とワード線７０１とを設けている。
【０１１８】
また、図７（Ｂ）に示すように、有機化合物を含む層７０５は、帯状（ライン状とも呼ぶ）に形成されている。また、有機化合物を含む層７０５を固定するために第２の絶縁層を形成してもよく、その場合、有機化合物を含む層７０５と平行な帯状（ライン状とも呼ぶ）に第２の絶縁層も形成する。
【０１１９】
また、図７（Ｂ）では、有機化合物を含む層７０５の幅が、ビット線電極７０４の幅よりも狭い例を示しているが、特に限定されず、ビット線電極７０４の幅よりも有機化合物を含む層７０５の幅を広くしてもよい。
【０１２０】
図７（Ａ）及び図７（Ｂ）に示す記憶素子は、有機化合物を含む層７０５の幅を広くできる構造であるため、有機化合物を含む層７０５の形成時における位置ズレの許容範囲を広くすることができる。
【０１２１】
また、図７（Ａ）に示す記憶素子において、ワード線７０１、ビット線電極７０４、第１の絶縁層７０３ａ、７０３ｂ、及び有機化合物を含む層７０５を覆うように保護層を設けてもよい。
【０１２２】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、または実施の形態５と自由に組み合わせることができる。
【０１２３】
（実施の形態７）
ここでは、図８（Ａ）、及び図８（Ｂ）に図３（Ａ）及び図３（Ｂ）とは一部異なる記憶素子の例を示す。図８（Ａ）は記憶素子の断面図であり、図８（Ｂ）は図８（Ａ）に対応する上面図である。
【０１２４】
図８（Ａ）において、図３（Ａ）と同様に、絶縁表面を有する基板上にワード線８０２が設けられ、ワード線８０２上には第１の絶縁層８０３ａ、８０３ｂが設けられている。第１の絶縁層８０３ａ、第１の絶縁層８０３ｂは同じ材料で形成されており、ワード線８０２に達する開口（コンタクトホール）が設けられている。第１の絶縁層８０３ａ上にビット線８０１を設けている。
【０１２５】
図８（Ａ）においては、ワード線８０２に達する開口と、該開口に近い側面を有するビット線８０１とを覆うように有機化合物を含む層８０５を設けている。図８（Ａ）においては、図３（Ａ）に示す第２の絶縁層３０６を設けない。従って、さらなる素子構造の簡素化を実現でき、工程数の低減も実現できる。
【０１２６】
なお、第１の絶縁層８０３ａ、８０３ｂで囲まれている開口の開口面積（基板面と水平な面で切断した面積）は、開口上端部側から開口底面側に向かって減少している。
【０１２７】
ビット線８０１と開口底面との距離は、基板面に対して水平な長さ０．１μｍ〜０．０５μｍ、好ましくは０．０１μｍ以下が望ましい。ビット線８０１とワード線８０２との間に電圧を印加すると、第１の絶縁層８０３ａの側壁の曲面に沿って有機化合物を含む８０５に電流を流すこととなる。
【０１２８】
また、図８（Ａ）に示す記憶素子において、ビット線８０１、第１の絶縁層８０３ａ、８０３ｂ、及び有機化合物を含む層８０５を覆うように保護層を設けてもよい。
【０１２９】
図８（Ａ）において、ビット線８０１は、ワード線８０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１３０】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、または実施の形態６と自由に組み合わせることができる。
【０１３１】
（実施の形態８）
ここでは、図９（Ａ）、及び図９（Ｂ）に図５（Ａ）及び図５（Ｂ）とは一部異なる記憶素子の例を示す。図９（Ａ）は記憶素子の断面図であり、図９（Ｂ）は図９（Ａ）に対応する上面図である。
【０１３２】
図９（Ａ）において、図５（Ａ）と同様に、絶縁表面を有する基板上にワード線９０２が設けられ、ワード線９０２上には第１の絶縁層９０３ａ、９０３ｂが設けられている。第１の絶縁層９０３ａ、第１の絶縁層９０３ｂは同じ材料で形成されており、ワード線９０２に達する開口が設けられている。この開口を覆うようにワード線電極９０４が設けられている。また、開口を介してワード線９０２と電気的に接続しているワード線電極９０４は、第１の絶縁層９０３ａ、９０３ｂ上に設ける。同じ層に、即ち第１の絶縁層９０３ａ上にワード線電極９０４とビット線９０１とを設けている。
【０１３３】
図９（Ａ）及び図９（Ｂ）に示す記憶素子は、図５（Ａ）の有機化合物を含む層５０５の断面形状とは異なる構造である。図９（Ａ）においては、有機化合物を含む層９０５の表面が下方の凹凸を反映した形状となっている。
【０１３４】
また、図９（Ａ）に示す記憶素子において、ビット線９０１、ワード線電極９０４、第１の絶縁層９０３ａ、９０３ｂ、及び有機化合物を含む層９０５を覆うように保護層を設けてもよい。
【０１３５】
図９（Ａ）において、ビット線９０１は、ワード線９０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１３６】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、または実施の形態７と自由に組み合わせることができる。
【０１３７】
（実施の形態９）
ここでは、図１０（Ａ）、及び図１０（Ｂ）に図６（Ａ）及び図６（Ｂ）とは一部異なる記憶素子の例を示す。図１０（Ａ）は記憶素子の断面図であり、図１０（Ｂ）は図１０（Ａ）に対応する上面図である。
【０１３８】
図１０（Ａ）において、図６（Ａ）と同様に、絶縁表面を有する基板上にワード線１００２が設けられ、ワード線１００２上には第１の絶縁層１００３ａ、１００３ｂが設けられている。第１の絶縁層１００３ａ、第１の絶縁層１００３ｂは同じ材料で形成されており、ワード線１００２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極１００４が設けられている。また、開口を介してワード線１００２と電気的に接続しているワード線電極１００４は、第１の絶縁層１００３ａ、１００３ｂ上に設ける。同じ層に、即ち第１の絶縁層１００３ａ上にワード線電極１００４とビット線１００１とを設けている。
【０１３９】
図１０（Ａ）及び図１０（Ｂ）に示す記憶素子は、図６（Ａ）の有機化合物を含む層６０５の断面形状とは異なる構造である。図６（Ａ）においては、有機化合物を含む層６０５が開口を埋めている。一方、図１０（Ａ）においては、有機化合物を含む層１００５の表面が下方の凹凸を反映した形状となっている。
【０１４０】
また、図１０（Ａ）に示す記憶素子において、ビット線１００１、ワード線電極１００４、第１の絶縁層１００３ａ、１００３ｂ、及び有機化合物を含む層１００５を覆うように保護層を設けてもよい。
【０１４１】
図１０（Ａ）において、ビット線１００１は、ワード線１００２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１４２】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、または実施の形態８と自由に組み合わせることができる。
【０１４３】
（実施の形態１０）
ここでは、図１１（Ａ）、及び図１１（Ｂ）に図８（Ａ）及び図８（Ｂ）とは一部異なる記憶素子の例を示す。図１１（Ａ）は記憶素子の断面図であり、図１１（Ｂ）は図１１（Ａ）に対応する上面図である。
【０１４４】
図１１（Ａ）において、図８（Ａ）と同様に、絶縁表面を有する基板上にワード線１１０２が設けられ、ワード線１１０２上には第１の絶縁層１１０３ａ、１１０３ｂが設けられている。第１の絶縁層１１０３ａ、第１の絶縁層１１０３ｂは同じ材料で形成されており、ワード線１１０２に達する開口（コンタクトホール）が設けられている。第１の絶縁層１１０３ａ上にビット線１１０１を設けている。
【０１４５】
図１１（Ａ）においても、図８（Ａ）と同様に、ワード線１１０２に達する開口と、該開口に近い側面を有するビット線１１０１とを覆うように有機化合物を含む層１１０５を設けている。図１１（Ａ）においても、図８（Ａ）と同様に、第２の絶縁層を設けない。従って、さらなる素子構造の簡素化を実現でき、工程数の低減も実現できる。
【０１４６】
図１１（Ａ）及び図１１（Ｂ）に示す記憶素子は、図８（Ａ）の有機化合物を含む層８０５の断面形状とは異なる構造である。図８（Ａ）においては、有機化合物を含む層８０５が開口を埋めている。一方、図１１（Ａ）においては、有機化合物を含む層１１０５の表面が下方の凹凸を反映した形状となっている。
【０１４７】
また、図１１（Ａ）に示す記憶素子において、ビット線１１０１、第１の絶縁層１１０３ａ、１１０３ｂ、及び有機化合物を含む層１１０５を覆うように保護層を設けてもよい。
【０１４８】
図１１（Ａ）において、ビット線１１０１は、ワード線１１０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１４９】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、または実施の形態９と自由に組み合わせることができる。
【０１５０】
（実施の形態１１）
ここでは、図１２（Ａ）、及び図１２（Ｂ）に図４（Ａ）及び図４（Ｂ）とは一部異なる記憶素子の例を示す。図１２（Ａ）は記憶素子の断面図であり、図１２（Ｂ）は図１２（Ａ）に対応する上面図である。
【０１５１】
図１２（Ａ）において、図４（Ａ）と同様に、絶縁表面を有する基板上にワード線１２０２が設けられ、ワード線１２０２上には第１の絶縁層１２０３ａ、１２０３ｂが設けられている。第１の絶縁層１２０３ａ、第１の絶縁層１２０３ｂは同じ材料で形成されており、ワード線１２０２に達する開口（コンタクトホール）が設けられている。この開口を覆うようにワード線電極１２０４が設けられている。また、開口を介してワード線１２０２と電気的に接続しているワード線電極１２０４は、第１の絶縁層１２０３ａ、１２０３ｂ上に設ける。同じ層に、即ち第１の絶縁層１２０３ａ上にワード線電極１２０４とビット線１２０１とを設けている。
【０１５２】
図１２（Ａ）に示す記憶素子は、有機化合物を含む層１２０５がワード線電極１２０４の両側面、及びビット線１２０１の両側面を覆っている。
【０１５３】
また、図１２（Ｂ）に示すように、有機化合物を含む層１２０５は、帯状に形成されている。また、有機化合物を含む層１２０５を固定するために第２の絶縁層を形成してもよく、その場合、有機化合物を含む層１２０５と平行な帯状（ライン状とも呼ぶ）に第２の絶縁層も形成する。
【０１５４】
図１２（Ａ）及び図１２（Ｂ）に示す記憶素子は、図４（Ａ）の有機化合物を含む層４０５の断面形状とは異なる構造である。図４（Ａ）においては、有機化合物を含む層４０５が開口を埋めている。一方、図１２（Ａ）においては、有機化合物を含む層１２０５の表面が下方の凹凸を反映した形状となっている。
【０１５５】
また、図１２（Ａ）に示す記憶素子において、ビット線１２０１、ワード線電極１２０４、第１の絶縁層１２０３ａ、４０３ｂ、及び有機化合物を含む層１２０５を覆うように保護層を設けてもよい。
【０１５６】
図１２（Ａ）において、ビット線１２０１は、ワード線１２０２上方に設けた例を示しているが、特に形成順序は限定されず、ビット線上方にワード線を配置してもよい。
【０１５７】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、または実施の形態１０と自由に組み合わせることができる。
【０１５８】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【実施例１】
【０１５９】
本実施例では、実施の形態１乃至１１のいずれか一で形成した記憶素子を複数配置した記憶装置の構成とデータの書き込み方法について説明する。
【０１６０】
図１３（Ａ）においてワード線はＷｎ（１≦ｎ≦ｙ）、ビット線はＢｍ（１≦ｍ≦ｘ）である。
【０１６１】
図１３（Ａ）に本発明の記憶装置の構成を示す。本発明の記憶装置５００８はカラムデコーダ５００１、ローデコーダ５００２、読み出し回路５００４、書き込み回路５００５、セレクタ５００３、メモリセルアレイ２２を有する。メモリセルアレイ２２は複数のメモリセル２１を有する。
【０１６２】
メモリセル２１は、一つの記憶素子８０を有する。
【０１６３】
本発明においては、実施の形態１に示したように、ビット線（第１の導電層）と、ワード線に接続されたワード線電極（第２の導電層）とが同一平面上に形成されている。記憶素子８０は、ワード線電極と、ビット線と、ワード線電極とビット線との間に有機化合物を有する層とを有する。
【０１６４】
なお、ここで示す記憶装置５００８の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【０１６５】
カラムデコーダ５００１はメモリセルアレイの行を指定するアドレス信号を受けて、指定行のセレクタ５００３に信号を与える。セレクタ５００３はカラムデコーダ５００１の信号を受けて指定行のビット線を選択する。ローデコーダ５００２はメモリセルアレイの列を指定するアドレス信号を受けて、指定列のワード線を選択する。上記動作によりアドレス信号に対応する一つのメモリセル２１が選択される。読み出し回路５００４は選択されたメモリセルが有するデータを読み出し、増幅して出力する。書き込み回路５００５は書き込みに必要な電圧を生成し、選択されたメモリセルの記憶素子に電圧を印加することでデータの書き込みを行う。
【０１６６】
図１３（Ｂ）に本発明の記憶装置が有する書き込み回路５００５の構成を示す。書き込み回路５００５は電圧発生回路７００１、タイミング制御回路７００２、スイッチＳＷ０、ＳＷ１、出力端子Ｐｗを有する。電圧発生回路７００１は昇圧回路等で構成され、書き込みに必要な電圧Ｖ１を生成し、出力Ｐａから出力する。タイミング制御回路７００２は、書き込み制御信号（ＷＥと記載する）、データ信号（ＤＡＴＡと記載する）、クロック信号（ＣＬＫと記載する）等からスイッチＳＷ０、ＳＷ１をそれぞれ制御する信号Ｓ０、Ｓ１を生成し、それぞれ出力Ｐ０、Ｐ１から出力する。スイッチＳＷ０は接地との接続、ＳＷ１は電圧発生回路７００１の出力Ｐａとの接続を制御し、これらのスイッチによって、書き込み回路の出力Ｐｗからの出力電圧Ｖｗを切り替えることができる。
【０１６７】
次に記憶素子の導電性を変化させない初期状態を「０」とし、記憶素子の導電性を変化させる短絡状態の場合を「１」としたときの書き込み動作について説明する。まず入力信号ＷＥがＨｉになると、行を指定するアドレス信号を受けたカラムデコーダ５００１は指定行のセレクタ５００３に信号を与え、セレクタ５００３は指定行のビット線を書き込み回路の出力Ｐｗに接続される。指定されていないビット線は非接続（フローティングと記載する）状態となっており、書き込み回路の出力電圧ＶｗはＶ１となる。同様に列を指定するアドレス信号を受けたローデコーダ５００２は指定列のワード線に電圧Ｖ２を印加し、指定されていないワード線に０Ｖを印加する。上記動作によりアドレス信号に対応する一つの記憶素子８０が選択される。このときワード線電極には、０Ｖが印加される。
【０１６８】
同時に入力信号ＤＡＴＡ＝Ｈｉを受けることにより、電圧発生回路７００１は電圧Ｖ１を生成し、出力Ｐａから出力することができる。タイミング制御回路７００２は入力信号ＷＥ、ＤＡＴＡ、ＣＬＫ、電源電位（ＶＤＤ）等から、スイッチＳＷ０、ＳＷ１を制御する信号Ｓ０、Ｓ１を生成し、出力Ｐ０、Ｐ１から出力することができる。当該信号によりスイッチＳＷ０、ＳＷ１が切り替わり、書き込み回路５００５は出力Ｐｗから出力電圧Ｖｗはとして電圧Ｖ１を出力することができる。
【０１６９】
選択された記憶素子は、上記動作によりワード線に電圧Ｖ２が印加され、ビット線に電圧Ｖ１が印加され、ワード線電極に０Ｖが印加されることとなる。すると有機化合物を有する層が導通して、ビット線の電圧Ｖ１が記憶素子のビット線（第１の導電層）に印加される。その結果、記憶素子の導電性が変化し、短絡状態となり「１」が書き込まれる。
【０１７０】
また入力信号ＷＥがＬｏ（書き込み不許可となる低い電圧）になると、全てのワード線は０Ｖとなり、全てのビット線（第１の導電層）とワード線電極（第２の導電層）は フローティング状態となる。このときタイミング制御回路は信号Ｓ０、Ｓ１としてそれぞれＬｏを生成し、出力Ｐ０、Ｐ１から出力し、出力Ｐｗはフローティング状態となる。上記動作により、書き込みは行われなくなる。
【０１７１】
次に、「０」の書き込みを説明する。「０」の書き込みは記憶素子の導電性を変化させない書き込みであり、これは記憶素子に電圧を印加しない。つまり初期状態を維持することで実現される。まず「１」の書き込みと同様に入力信号ＷＥがＨｉ（書き込み許可となる高い電圧）になると、行を指定するアドレス信号を受けたカラムデコーダ５００１は指定行のセレクタ５００３に信号を与え、セレクタ５００３は指定行のビット線を書き込み回路の出力Ｐｗに接続する。このとき指定されていないビット線はフローティング状態となる。同様に列を指定するアドレス信号を受けたローデコーダ５００２は指定列のワード線に電圧Ｖ２を印加し、指定されていないワード線に０Ｖを印加する。上記動作によりアドレス信号に対応する一つの記憶素子８０が選択される。このときワード線電極には、０Ｖが印加される。
【０１７２】
同時に入力信号ＤＡＴＡ＝Ｌｏを受け、タイミング制御回路７００２はそれぞれ制御信号Ｓ０＝Ｈｉ、Ｓ１＝Ｌｏを生成し、当該制御信号を出力Ｐ０、Ｐ１からそれぞれ出力する。当該制御信号によりスイッチＳＷ０はオン、ＳＷ１はオフとなり、出力Ｐｗから出力電圧Ｖｗとして０Ｖを出力する。
【０１７３】
選択された記憶素子は、上記動作によりワード線にＶ２が印加され、ビット線とワード線電極に０Ｖが印加される。すると記憶素子には電圧が印加されず、導電性は変化しないので、初期状態である「０」を維持する。
【０１７４】
入力信号ＷＥがＬｏになると、全てのワード線は０Ｖ、全てのビット線とワード線電極は フローティング状態となる。同時にタイミング制御回路は信号Ｓ０、Ｓ１はＬｏを生成して、それぞれ出力Ｐ０、Ｐ１から出力し、出力Ｐｗはフローティング状態となる。
【０１７５】
このようにして「１」又は「０」の書き込みを行うことができる。
【０１７６】
次に、データ読み出しについて説明する。
【０１７７】
図１４においてワード線は１４である。またビット線は１６である。
【０１７８】
図１４には一つの選択セル１８ａと、他の非選択セル１８ｂが示されている。アドレス（２，２）に位置する選択セル１８ａに接続されたワード線１４は電位Ｖｓ（ワード選択電位）に設定され、ビット線１６は電位０（ビット選択電位）に設定されている。よって、選択セル１８ａにはＶｓ−０＝Ｖｓのプラスの電界が印加される。このため、上述のリード動作によって選択セル１８ａに接続されたビット線１６の電流を検出すれば上述通り、メモリの状態が１であるか０であるかを判別できる。
【０１７９】
また、実際の読み出し動作は、一本のワード線１４上の複数のメモリセルに対して同時に実施され、８ビットまたは１６ビットなどの一群のデータが同時に読み出される。
【０１８０】
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、実施の形態１０、または実施の形態１１と自由に組み合わせることができる。
【実施例２】
【０１８１】
本実施例の半導体装置の構成について、図１５を参照して説明する。図１５に示すように、本発明の半導体装置１５２０は、非接触でデータを交信する機能を有し、電源回路１５１１、クロック発生回路１５１２、データ復調／変調回路１５１３、他の回路を制御する制御回路１５１４、インターフェイス回路１５１５、記憶回路１５１６、データバス１５１７、アンテナ（アンテナコイル）１５１８、センサ１５２３ａ、センサ回路１５２３ｂを有する。
【０１８２】
電源回路１５１１は、アンテナ１５１８から入力された交流信号を基に、半導体装置１５２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１５１２は、アンテナ１５１８から入力された交流信号を基に、半導体装置１５２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１５１３は、リーダライタ１５１９と交信するデータを復調／変調する機能を有する。制御回路１５１４は、記憶回路１５１６を制御する機能を有する。アンテナ１５１８は、電波の送受信を行う機能を有する。リーダライタ１５１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１８３】
記憶回路１５１６は、外部からの電気的作用または光が照射されることにより変化する絶縁層が一対の導電層間に挟まれた記憶素子を有することを特徴とする。なお、記憶回路１５１６は、一対の導電層間に絶縁層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０１８４】
センサ１５２３ａは抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路１５２３ｂはインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１５１４に信号を出力する。
【０１８５】
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、実施の形態１０、は実施の形態１１、または実施例１と自由に組み合わせることができる。
【実施例３】
【０１８６】
本発明により無線チップとして機能する半導体装置を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１６（Ｂ）参照）、乗物類（自転車等、図１６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１６（Ｅ）、図１６（Ｆ）参照）等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１８７】
本発明の半導体装置１５２０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置１５２０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置１５２０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１８８】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１７参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１８９】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０１９０】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０１９１】
また、本発明の半導体装置は、外部からの電気的作用により変化する有機層が一対の導電層に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０１９２】
また、本発明の半導体装置が有する記憶装置は、外部からの電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【０１９３】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【０１９４】
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、実施の形態１０、は実施の形態１１、実施例１、または実施例２と自由に組み合わせることができる。
【図面の簡単な説明】
【０１９５】
【図１】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１）
【図２】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１）
【図３】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態２）
【図４】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態３）
【図５】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態４）
【図６】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態５）
【図７】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態６）
【図８】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態７）
【図９】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態８）
【図１０】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態９）
【図１１】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１０）
【図１２】本発明の半導体装置の断面図及び上面図を示す図。（実施の形態１１）
【図１３】本発明の記憶装置が有する書き込み回路を説明する図。（実施例１）
【図１４】本発明の記憶装置が有する読み出し回路を説明する図。（実施例１）
【図１５】本発明の半導体装置の構成例について説明する図。（実施例２）
【図１６】本発明の半導体装置の使用形態について説明する図。（実施例３）
【図１７】本発明の半導体装置を有する電子機器を説明する図。（実施例３）
【符号の説明】
【０１９６】
１４ ワード線
１６ ビット線
１８ａ 選択セル
１８ｂ 非選択セル
２１ メモリセル
２２ メモリセルアレイ
８０ 記憶素子
１０１ ビット線
１０２ ワード線
１０３ａ 第１の絶縁層
１０３ｂ 第１の絶縁層
１０４ ワード線電極
１０５ 有機化合物を含む層
１０６ａ 第２の絶縁層
１０６ｂ 第２の絶縁層
１０７ 保護層
２０１ ビット線
２０２ ワード線
２０３ａ 第１の絶縁層
２０３ｂ 第１の絶縁層
２０４ ワード線電極
２０５ 有機化合物を含む層
２０６ 第２の絶縁層
３０１ ビット線
３０２ ワード線
３０３ａ 第１の絶縁層
３０３ｂ 第１の絶縁層
３０６ 第２の絶縁層
４０１ ビット線
４０２ ワード線
４０３ａ 第１の絶縁層
４０３ｂ 第１の絶縁層
４０４ ワード線電極
４０５ 有機化合物を含む層
５０１ ビット線
５０２ ワード線
５０３ａ 第１の絶縁層
５０３ｂ 第１の絶縁層
５０４ ワード線電極
５０５ 有機化合物を含む層
６０１ ビット線
６０２ ワード線
６０３ａ 第１の絶縁層
６０３ｂ 第１の絶縁層
６０４ ワード線電極
６０５ 有機化合物を含む層
７０１ ワード線
７０２ ビット線
７０３ａ 第１の絶縁層
７０３ｂ 第１の絶縁層
７０４ ビット線電極
７０５ 有機化合物を含む層
８０１ ビット線
８０２ ワード線
８０３ａ 第１の絶縁層
８０３ｂ 第１の絶縁層
８０５ 有機化合物を含む層
９０１ ビット線
９０２ ワード線
９０３ａ 第１の絶縁層
９０３ｂ 第１の絶縁層
９０４ ワード線電極
９０５ 有機化合物を含む層
１００１ ビット線
１００２ ワード線
１００３ａ 第１の絶縁層
１００３ｂ 第１の絶縁層
１００４ ワード線電極
１００５ 有機化合物を含む層
１１０１ ビット線
１１０２ ワード線
１１０３ａ 第１の絶縁層
１１０３ｂ 第１の絶縁層
１１０５ 有機化合物を含む層
１２０１ ビット線
１２０２ ワード線
１２０３ａ 第１の絶縁層
１２０３ｂ 第１の絶縁層
１２０４ ワード線電極
１２０５ 有機化合物を含む層
１５１１ 電源回路
１５１２ クロック発生回路
１５１３ データ復調／変調回路
１５１４ 制御回路
１５１５ インターフェイス回路
１５１６ 記憶回路
１５１７ データバス
１５１８ アンテナ（アンテナコイル）
１５１９ リーダライタ
１５２０ 半導体装置
１５２３ａ センサ
１５２３ｂ センサ回路
２７００ 筐体
２７０１ パネル
２７０２ ハウジング
２７０３ プリント配線基板
２７０４ 操作ボタン
２７０５ バッテリ
２７０６ 筐体
２７０８ 接続フィルム
２７０９ 画素領域
５００１ カラムデコーダ
５００２ ローデコーダ
５００３ セレクタ
５００４ 読み出し回路
５００５ 書き込み回路
５００８ 記憶装置
７００１ 電圧発生回路
７００２ タイミング制御回路
【特許請求の範囲】
【請求項１】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、
前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成することを特徴とする半導体装置。
【請求項２】
請求項１において、前記電極及び前記ビット線は同じ材料であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記有機化合物を含む層は、前記電極、前記ビット線、及び前記絶縁膜上に設けられた一対の絶縁物の間に配置され、且つ、前記有機化合物を含む層は、前記一対の絶縁物と、前記電極と、前記ビット線とで周りを囲まれていることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、前記有機化合物を含む層は、前記電極の側面及びその上端部と、前記電極の側面に対向する前記ビット線の側面及びその上端部との両方を覆うことを特徴とする半導体装置。
【請求項５】
第１の方向に延在するワード線と、
ワード線を覆う第１の絶縁膜と、
前記第１の絶縁膜に前記ワード線に達する第１の開口と、
前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記第１の絶縁膜上に前記第１の開口を介して前記ワード線と電気的に接続する電極と、
前記電極の一方の側面と、該側面に対向する前記ビット線の側面との両方に達する第２の開口を有し、且つ、前記電極のもう一方の側面を覆う第２の絶縁膜と、
前記第１の絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項６】
第１の方向に延在するワード線と、
ワード線を覆う第１の絶縁膜と、
前記第１の絶縁膜に前記ワード線に達する第１の開口と、
前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記１の開口が内側に配置され、且つ、前記ビット線の一方の側面に達する第２の開口を有し、且つ、前記ビット線のもう一方の側面を覆う第２の絶縁膜と、
前記第１の絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記第１の開口を覆う有機化合物を含む層とを有し、
前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項７】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、
前記絶縁膜上に前記電極、前記ビット線、及び前記開口を覆う有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項８】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記開口を覆う有機化合物を含む層とを有し、
前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項９】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、
前記絶縁膜上に、前記電極の一方の側面、前記ビット線の一方の側面、及び前記開口を覆う有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至９のいずれか一において、前記電極の側面と、該側面に対向する前記ビット線の側面は、テーパー形状を有していることを特徴とする半導体装置。
【請求項１１】
第１の方向に延在するビット線と、
ビット線を覆う絶縁膜と、
前記絶縁膜に前記ビット線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するワード線と、
前記絶縁膜上に前記開口を介して前記ビット線と電気的に接続する電極と、
前記絶縁膜上に前記電極、前記ワード線、及び前記開口を覆う有機化合物を含む層とを有し、
前記電極と、前記ワード線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項１２】
請求項１１において、前記電極の側面と、該側面に対向する前記ワード線の側面は、テーパー形状を有していることを特徴とする半導体装置。
【請求項１３】
絶縁表面を有する基板上に、第１の方向に延在するワード線を形成し、
前記ワード線を覆う絶縁膜を形成し、
前記絶縁膜に前記ワード線に達するコンタクトホールを形成し、
前記絶縁膜上に導電膜を形成し、
前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ワード線と電気的に接続する電極とを形成し、
前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１３において、前記導電膜をエッチングする際、ビット線の側面、及び電極の側面をテーパー形状とすることを特徴とする半導体装置の作製方法。
【請求項１５】
絶縁表面を有する基板上に、第１の方向に延在するビット線を形成し、
前記ビット線を覆う絶縁膜を形成し、
前記絶縁膜に前記ビット線に達するコンタクトホールを形成し、
前記絶縁膜上に導電膜を形成し、
前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するワード線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ビット線と電気的に接続する電極とを形成し、
前記絶縁膜上に前記電極の側面と該側面に対向する前記ワード線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１５において、前記導電膜をエッチングする際、ワード線の側面及び電極の側面をテーパー形状とすることを特徴とする半導体装置の作製方法。
【請求項１】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、
前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成することを特徴とする半導体装置。
【請求項２】
請求項１において、前記電極及び前記ビット線は同じ材料であることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記有機化合物を含む層は、前記電極、前記ビット線、及び前記絶縁膜上に設けられた一対の絶縁物の間に配置され、且つ、前記有機化合物を含む層は、前記一対の絶縁物と、前記電極と、前記ビット線とで周りを囲まれていることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、前記有機化合物を含む層は、前記電極の側面及びその上端部と、前記電極の側面に対向する前記ビット線の側面及びその上端部との両方を覆うことを特徴とする半導体装置。
【請求項５】
第１の方向に延在するワード線と、
ワード線を覆う第１の絶縁膜と、
前記第１の絶縁膜に前記ワード線に達する第１の開口と、
前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記第１の絶縁膜上に前記第１の開口を介して前記ワード線と電気的に接続する電極と、
前記電極の一方の側面と、該側面に対向する前記ビット線の側面との両方に達する第２の開口を有し、且つ、前記電極のもう一方の側面を覆う第２の絶縁膜と、
前記第１の絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項６】
第１の方向に延在するワード線と、
ワード線を覆う第１の絶縁膜と、
前記第１の絶縁膜に前記ワード線に達する第１の開口と、
前記第１の絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記１の開口が内側に配置され、且つ、前記ビット線の一方の側面に達する第２の開口を有し、且つ、前記ビット線のもう一方の側面を覆う第２の絶縁膜と、
前記第１の絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記第１の開口を覆う有機化合物を含む層とを有し、
前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項７】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、
前記絶縁膜上に前記電極、前記ビット線、及び前記開口を覆う有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項８】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記ビット線の一方の側面を覆い、且つ、前記開口を覆う有機化合物を含む層とを有し、
前記ワード線と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項９】
第１の方向に延在するワード線と、
ワード線を覆う絶縁膜と、
前記絶縁膜に前記ワード線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するビット線と、
前記絶縁膜上に前記開口を介して前記ワード線と電気的に接続する電極と、
前記絶縁膜上に、前記電極の一方の側面、前記ビット線の一方の側面、及び前記開口を覆う有機化合物を含む層とを有し、
前記電極と、前記ビット線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至９のいずれか一において、前記電極の側面と、該側面に対向する前記ビット線の側面は、テーパー形状を有していることを特徴とする半導体装置。
【請求項１１】
第１の方向に延在するビット線と、
ビット線を覆う絶縁膜と、
前記絶縁膜に前記ビット線に達する開口と、
前記絶縁膜上に前記第１の方向と垂直な第２の方向に延在するワード線と、
前記絶縁膜上に前記開口を介して前記ビット線と電気的に接続する電極と、
前記絶縁膜上に前記電極、前記ワード線、及び前記開口を覆う有機化合物を含む層とを有し、
前記電極と、前記ワード線と、前記有機化合物を含む層とが一つのメモリ素子を構成し、該メモリ素子を複数有することを特徴とする半導体装置。
【請求項１２】
請求項１１において、前記電極の側面と、該側面に対向する前記ワード線の側面は、テーパー形状を有していることを特徴とする半導体装置。
【請求項１３】
絶縁表面を有する基板上に、第１の方向に延在するワード線を形成し、
前記ワード線を覆う絶縁膜を形成し、
前記絶縁膜に前記ワード線に達するコンタクトホールを形成し、
前記絶縁膜上に導電膜を形成し、
前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するビット線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ワード線と電気的に接続する電極とを形成し、
前記絶縁膜上に前記電極の側面と該側面に対向する前記ビット線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１３において、前記導電膜をエッチングする際、ビット線の側面、及び電極の側面をテーパー形状とすることを特徴とする半導体装置の作製方法。
【請求項１５】
絶縁表面を有する基板上に、第１の方向に延在するビット線を形成し、
前記ビット線を覆う絶縁膜を形成し、
前記絶縁膜に前記ビット線に達するコンタクトホールを形成し、
前記絶縁膜上に導電膜を形成し、
前記導電膜をエッチングして、前記第１の方向と垂直な第２の方向に延在するワード線と、前記絶縁膜上に前記コンタクトホールを覆い、且つ、前記ビット線と電気的に接続する電極とを形成し、
前記絶縁膜上に前記電極の側面と該側面に対向する前記ワード線の側面との間に有機化合物を含む層を形成することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１５において、前記導電膜をエッチングする際、ワード線の側面及び電極の側面をテーパー形状とすることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００７−１３１２６（Ｐ２００７−１３１２６Ａ）
【公開日】平成１９年１月１８日（２００７．１．１８）
【国際特許分類】
【出願番号】特願２００６−１４９４４０（Ｐ２００６−１４９４４０）
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１９年１月１８日（２００７．１．１８）
【国際特許分類】
【出願日】平成１８年５月３０日（２００６．５．３０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]