説明

半導体装置のシミュレーション方法及び装置

【課題】電気特性と熱特性の相互の影響を反映した電気-熱連携解析を短い計算時間で実行し、正確な解析結果を得る半導体装置のシミュレーション方法及び装置を提供する。
【解決手段】まず電気特性解析を実行する(ステップS1)。次に電流特性とチップ損失特性の平均化を実行する(ステップS2)。そしてモジュールの3次元形状モデルを作成し、第1の平均化式により得た平均化した電流値を3次元形状モデルの端面に設定してジュール損失解析を実行する(ステップS3)。そして上記ジュール損失解析と第2の平均化式で算出したチップ損失の平均値とを用いて発熱量が等しく時間ステップの長い熱解析特性データを得る(ステップS4)。温度変化が一定値以上に達した時点で電気特性解析のジャンクション温度を再設定し(ステップS5)、以降、電気特性解析から平均化、熱解析までの解析フローを繰り返して装置動作時の温度特性を得る(ステップS11〜S15)。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の設計に関わるシミュレーション方法及び装置に関し、特に、動作時の電気特性と放熱特性の相互の影響を考慮したシミュレーション方法及び装置に関する。
【背景技術】
【0002】
半導体装置は、電気的な動作によって発熱し、発熱による温度上昇によって半導体チップの電気特性が変化し、さらにジャンクション温度Tjが定格のTjmax以上に上昇すると破壊する性質を持っている。そのため半導体装置の設計では、半導体チップを過熱状態から保護する放熱機構の評価が不可欠である。
【0003】
半導体装置で生じる発熱は、半導体チップのスイッチング損失・オン損失に起因するチップ発熱と、チップから出力端子までの電流経路で発生するジュール発熱の2つに分類でき、これらの発熱に対する半導体装置の放熱特性の評価技術が従来から下記先行技術文献等において提案されてきた。すなわち、
特許文献1には、温度条件と半導体チップの電気特性および電力変換の動作条件を入力とした損失計算を行い、次にモジュールの断面構造と物性値を入力とした1次元の熱等価回路の作成を行い、これらの計算結果を利用した、プログラムによって電気特性-熱特性の解析を行う技術が報告されている。
【0004】
非特許文献1には、IGBT(Insulated Gate Bipolar Transistor)モジュールの寸法と同じ3次元形状モデルを作成し、一定の定常電流が通電する設定でのジュール発熱によるモジュール各部の温度上昇を有限要素法で解析する技術が報告されている。
【0005】
非特許文献2,3には、熱等価回路を用いた熱解析が報告されている。すなわち、図12の解析フローに示されるように、(1)初めに温度を検証する個所を決定してモジュールの熱等価回路を作成し、(2)次に電気特性解析でチップ損失を導出し、(3)最後にチップ損失を熱等価回路の熱源の発熱量に定義して熱解析を行い、半導体装置の各部の温度の検証を行っている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−227293号公報
【非特許文献】
【0007】
【非特許文献1】池田 良成 外1名「パワーモジュールの熱設計」富士時報,Vol.74,No.6,PP.42-45,2001
【非特許文献2】Dewei Xu 外5名,“Power Loss and Junction Temperature Analysis of Power Semiconductor Devices”,「IEEE Transactions on Industry Applications」, Vol.38, No.5 ,PP.1426-1431,Sep/Oct 2002
【非特許文献3】Takashi Kojima外6名,“Novel Electro-Thermal Coupling Simulation Technique for Dynamic Analysis of HV(Hybrid Vehicle) Inverter”, 「37th IEEE Power Electronics Specialist Conference」, PP.2048-2052, Jun.18-22,2006, Jeju , Korea
【発明の概要】
【発明が解決しようとする課題】
【0008】
上記非特許文献1,2,3では、チップ発熱または電流が一定の設定での熱解析を行っている。しかし実際はチップ発熱やジュール発熱によりジャンクション温度が変化し、この温度の変化で電気特性、すなわちチップ発熱やジュール発熱が変化する。そのため、より正確に熱解析を行ってモジュールを設計するためには、温度(ジャンクション温度)と電気の相互の影響を考慮した電気特性-熱特性連携解析が必要である。
【0009】
図13は、従来技術である3次元モデルを用いた電気-熱連携解析のフローを示す図である。図13においては、電気特性解析と3次元モデルでの有限要素法を用いた熱解析を連携して過渡特性を解析している。なお図13に示す電気-熱連携解析フローは、本発明を創案する過程で本発明者が検討した解析フローであって、先行技術文献等において公開されているものではない。図示していないが、図13に示す電気-熱連携解析フローを実施するために、回路解析ツール, ジュール損失解析ツール, 熱解析ツールが実装されたコンピュータがあらかじめ用意されている。
(1)回路解析ツールで半導体チップの等価回路を作成し、チップモデルパラメータのジャンクション温度に初期の温度を設定して電気特性解析を実行する(ステップS101)。
(2)ジュール損失解析ツールでモジュールの3次元形状モデルを作成し、(1)の電気特性解析で得たチップ電流の特性を3次元形状モデルのチップ端面に設定してジュール損失解析を実行する(ステップS102)。
(3)熱解析ツールで(2)と同じ形状の3次元形状モデルを作成し、(2)のジュール損失解析で得たモジュールパッケージ電流経路のジュール発熱と上記(1)の電気特性解析で得たチップ発熱をチップモデルの熱源に設定して熱解析を実行する(ステップS103)。
(4)上記(3)の熱解析でジャンクション温度の変化量が所定の値を超えた時点で電気特性解析のジャンクション温度を再設定する(ステップS104)。
(5)上記(1)〜(4)のフローを所定回数繰り返して温度解析を実行する(ステップS111〜S114)。
【0010】
以上の解析フローにより電気特性と熱特性の相互の影響を考慮した連携解析が可能である。
図14は、ジュール損失解析と熱解析におけるIGBT, FWD(Free Wheeling Diode )チップモデルでの電気特性解析結果の与え方を示す図である。図14に示すように、各チップの電流特性は、ジュール損失解析ではIGBTチップのコレクタ側とエミッタ側の両端面を入出力面としてチップの電流値を設定するとともにSi層全体を絶縁体として設定し、また、各チップの損失特性においてはSi層全体を発熱量=チップ損失として設定する。そしてジュール損失の3次元分布を熱解析にインポートして、ジュール発熱とチップ発熱を合わせた熱解析を実行する。
【0011】
ただし、電気特性と熱特性は、時定数が異なるため、過渡特性解析を単一の時間ステップで行う場合には問題が生じる。熱解析と同じ時間ステップで電気特性解析を実行する場合、時間ステップが広くなり微小時間の電気特性の影響が考慮されない。高速にスイッチングする半導体チップの電気特性は、ns(ナノ秒)単位の微小な時間で変化し、スイッチング損失とオン損失を微小な時間ステップで計算しなければ実際の発熱量と整合しないため、実測とシミュレーションの誤差が大きくなるという問題が生じる。
【0012】
一方、電気特性解析と同じ時間ステップで熱解析を実行する場合、時間ステップを狭くとりすぎるため、温度変化がほとんど生じない微小の時間ステップで熱解析を行うことになり、計算回数が増えて解析時間が膨大になるという問題が生じる。
【0013】
上記特許文献1は、チップからモジュール底面のヒートシンクまでの断面構造をモデル化した1次元熱等価回路を使用してプログラムによる計算で電気特性と熱特性の連携解析を行う。抽象度の高い熱等価回路を用いるため、チップ発熱による熱特性の解析時間は短くでき、図13の解析フローでの課題は解決できるが、断面構造をモデル化した熱等価回路ではパッケージの電流経路で発生するジュール発熱が考慮されていない。数百A(アンペア)の電流を流すパワー半導体モジュールではジュール発熱が大きく、チップの温度が上昇する原因となるため、正確に放熱特性の解析を行うためにはジュール発熱の解析が不可欠である。
【0014】
また、チップを並列に接続する半導体モジュールでは、チップ間の熱干渉が温度に影響するため、1次元モデルによる解析だけでは評価が不十分であり、モジュール内での3次元の温度分布の評価が必要である。
【0015】
そこで本発明は、電気特性と熱特性の相互の影響を反映した電気-熱連携解析を短い計算時間で実行し、正確な解析結果を得る半導体装置のシミュレーション方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【0016】
上記課題を解決するために本発明のシミュレーション方法は、所定の電気特性解析用ジャンクション温度での電気特性を回路解析ツールで解析するステップと、予め定めた期間において平均化前後のジュール損失とチップ損失の発熱量が同値になるように電流特性・チップ損失特性を平均化するステップと、平均化した電流特性に基づいてジュール損失をジュール損失解析ツールで解析するステップと、平均化したチップ損失特性とジュール損失特性に基づいて、予め定めた期間あるいは解析の初期温度からの差分が予め定めた値に達するまでの間のジャンクション温度特性を3次元熱解析ツールによる有限要素法解析で解析するステップと、熱解析結果から、次のサイクルの電気特性解析用ジャンクション温度と、次のサイクルの有限要素法解析の初期状態とする3次元の温度分布を設定するステップと、を含み、上記ステップをそれぞれ所定回数繰り返すことで半導体装置の電気特性と放熱特性を解析することを特徴とする。
【0017】
また本発明のシミュレーション方法は、上記において、電気特性解析の時間と平均化する周期を動作回路の出力電圧の1周期に設定し、平均化した1周期の電気特性を定常的に印加した有限要素法解析を行うことを特徴とする。
【0018】
また本発明のシミュレーション方法は、上記において、所定回数繰り返す熱解析の結果、得られる温度変化が所定の差より小さくなった時点で平衡状態に達したと判断してシミュレーションを終了することを特徴とする。
【0019】
また本発明のシミュレーション装置は、所定の電気特性解析用ジャンクション温度での電気特性を回路解析ツールで解析する電気特性解析手段と、予め定めた期間において平均化前後のジュール損失とチップ損失の発熱量が同値になるように電流特性・チップ損失特性を平均化する電流特性・チップ損失特性平均化手段と、平均化した電流特性に基づいてジュール損失をジュール損失解析ツールで解析するジュール損失解析手段と、平均化したチップ損失特性とジュール損失特性に基づいて、予め定めた期間あるいは解析の初期温度からの差分が予め定めた値に達するまでの間のジャンクション温度特性を3次元熱解析ツールによる有限要素法解析で解析する熱解析手段と、熱解析結果から、次のサイクルの電気特性解析用ジャンクション温度と、次のサイクルの有限要素法解析の初期状態とする3次元の温度分布を設定する次サイクル解析条件設定手段と、を備えることを特徴とする。
【0020】
上記において熱解析手段は、電気特性解析の時間と平均化する周期を動作回路の出力電圧の1周期に設定し、平均化した1周期の電気特性を定常的に印加した有限要素法解析を行うことを特徴とする。
【発明の効果】
【0021】
本発明によれば、半導体装置の電気と熱の相互の影響を考慮した電気-熱連携解析を短時間で終了させることができる。
また本発明によれば、平均化の周期を電力変換1周期とした場合は、以降の周期で同じ電気特性を繰り返すため平均化後の損失が一定値となり、定常的な発熱の設定に置き換えてさらに計算回数の少ない解析が可能となる。
【0022】
また本発明によれば、熱解析での温度変化が所定の値以下のまま所定の時間を経過した場合、熱平衡状態になったことを検知して解析フローを終了するという解析の終了条件を設定することで解析時間の短縮が可能となる。
【0023】
また本発明によれば、有限要素法でモジュール全体の温度分布を解析することで熱干渉の影響を受けた最高温の発熱部位を特定できるため、より詳細にモジュール設計を行う場合には温度分布をも考慮することができる。
【図面の簡単な説明】
【0024】
【図1】本発明による電気-熱連携解析のフローを示す図である。
【図2】一相PWMの電力変換回路の例を示す図である。
【図3】PWM出力電圧の1周期に図2のチップS1に流れる電流とチップ損失の特性を示す図である。
【図4】図3の電流とチップ損失をPWM出力電圧の1/6周期きざみで平均化した特性を示す図である。
【図5】本発明の解析から得た図2のチップS1の温度特性を示す図である。
【図6】図2の回路における3周期の出力電圧特性を示す図である。
【図7】図4と同じ時間範囲の電流とチップ損失を出力電圧の1周期きざみで平均化した特性を示す図である。
【図8】三相PWMの電力変換回路の例を示す図である。
【図9】三相PWMの出力電圧を示す図である。
【図10】図8の回路のチップS1〜S3の電流特性と平均化後の電流値並びにチップ損失特性を示す図である。
【図11】平均化を行わなかった解析と平均化を行った解析の結果に基づく温度特性の比較例を示す図である。
【図12】従来技術である熱等価回路を用いた電気-熱連携解析フローを示す図である。
【図13】従来技術である3次元モデルを用いた電気-熱連携解析のフローを示す図である。
【図14】ジュール損失解析と熱解析におけるIGBT, FWDチップモデルでの電気特性解析結果の与え方を示す図である。
【発明を実施するための形態】
【0025】
以下、本発明の実施の形態について、詳細に説明する。
【実施例1】
【0026】
図1は、本発明の実施形態に係る電気-熱連携解析を説明するためのフロー図である。図1には図示していないが、本電気-熱連携解析フローを実施するために、回路解析ツール, ジュール損失解析ツール, 熱解析ツールが実装されたコンピュータがあらかじめ用意されている。
【0027】
図1に示した本発明の実施形態に係る電気-熱連携解析フローを図2に示す一相PWMの電力変換回路を動作させた場合について説明する。図2においてS1〜S4はそれぞれIGBT(Insulated Gate Bipolar Transistor)等で構成された半導体スイッチを示し、FWD(Free Wheeling Diode )と併せて本電力変換回路では、これらS1〜S4を半導体チップまたは単にチップと称する。
【0028】
ここで図2に示す一相PWMの電力変換回路の構成および動作を簡単に説明する。図2において、1は直流電源、2〜5は半導体スイッチ、6は負荷回路を示している。負荷回路6の入力は、半導体スイッチ2及び4の接続点、および、半導体スイッチ3及び5の接続点、から得るようにしている。半導体スイッチ2と半導体スイッチ5とをオンすると負荷回路6に正の電圧が印加され、また半導体スイッチ3と半導体スイッチ4とをオンすると負の電圧が負荷回路6に印加される。正負の電圧をスイッチングにより交互に印加することで高周波の交流を負荷回路6に入力することができる。つまり、直流電源1を元に半導体スイッチ2〜5を所定の周波数でスイッチングして負荷回路6に交流を発生させて出力を取り出すようにしている。なお、図2において図示複雑化を避けるため半導体スイッチ2〜5のオン/オフを制御する制御回路は省略されている。また図示されているスナバコンデンサや配線抵抗については本来的には何がしかの役割を有するものであるが、本旨と外れることもあってその説明を省略する。
【0029】
図1に戻ってはじめにコンピュータに実装されている回路解析ツールを用いて電気特性解析を実行する(ステップS1)。具体的には図2に示す、各IGBTモデルのゲートに三角波をランプ信号と比較して得るPWM(Pulse Width Modulation)制御信号を入力し、PWM動作時の各チップの電流特性とチップ損失特性を解析する。図3は、PWM出力電圧の1周期に図2のチップS1に流れる電流とチップ損失の特性を示す図である。図示例では、電流特性を図の左部に、また、スイッチング損失とオン損失を含むチップ損失特性を図の右部に示している。
【0030】
次いで本発明の解析フローでは、電流特性とチップ損失特性の平均化を実行する(ステップS2)。この平均化のステップは、本発明者が検討した図13に示した解析フローには存在しないものであり、本発明では極めて重要な構成要素をなしている。以下ではその理由について説明する。
【0031】
一般に電気特性解析は、時間ステップが短いため、解析の結果から得るチップ電流とチップ損失の過渡特性データは時間ステップが細かいものとなる。この解析データを全ての時間ステップごとに読み込んでジュール損失解析と熱解析を実行すると計算回数が増え、解析時間が増えることとなる。本発明においては、図1に示すように電気特性解析ステップ(ステップS1)の次に電流特性とチップ損失特性を平均化するステップ(ステップS2)を加え、過渡特性のデータを一定の時間で平均化してデータの時間ステップを広げることにより、そのデータを読み込むジュール損失解析と熱解析の計算回数を減らすことにしたものである。
【0032】
この場合、平均化しても平均化前と同等の解析結果を得られるようでなければならないため、平均化後の時間ステップの間に発生する発熱量が平均化前と同じ値である必要がある。そこで、ジュール発熱とチップ発熱の2通りの発熱に対し、それぞれ以下のような平均化の式を用いるようにしている。すなわち、
ジュール損失はジュールの法則RI2(ただしRは電気抵抗)で表されるため、平均化する時間Tの間のRI2の積分値が平均化前後で同じ値になる電流Iの一定の値をI0とすると、I0は以下の(1)式で表すことができる。
【0033】
I0 =√{ (1 / T )・∫I2・dt } ・・・(1)
一方、チップ損失は、平均化する時間Tの間のWの積分値が平均化前後で同じ値になるWの一定の値をW0とすると、W0は以下の(2)式で表すことができる。
【0034】
W0 = (1 / T)・∫W・dt ・・・(2)
ジュール損失解析ツールでモジュールの3次元形状モデルを作成し、上記(1)式で算出したチップ電流の平均化した電流値を3次元形状のチップ端面に設定してジュール損失解析を実行する(ステップS3)。
【0035】
そして上記ジュール損失解析と上記(2)式で算出したチップ損失の平均値とを用いることにより、発熱量が等しく時間ステップの長い熱解析特性データを得る(ステップS4)。
【0036】
さらに、平均化の周期を電力変換1周期とした場合は、以降の周期で同じ電気特性を繰り返すため平均化後の損失が一定値となり、定常的な発熱の設定に置き換えてさらに計算回数の少ない解析が可能となる。
【0037】
また温度変化が一定値以上に達した時点、又は、所定の時間が経過した時点で電気特性解析のジャンクション温度を再設定し(ステップS5)、以降、電気特性解析から平均化、熱解析までの解析フローを繰り返して半導体装置の動作時の温度特性を得る(ステップS11〜S15)。熱解析での温度変化が所定の値以下のまま所定の時間を経過した場合、熱平衡状態になったことを検知して解析フローを終了するという解析の終了条件を設定することで解析時間の短縮が可能となる。
【0038】
3次元モデルを使用した熱解析は、熱等価回路による計算と比較してモデルが大規模になることから多くの計算時間を要するが、有限要素法でモジュール全体の温度分布を解析することで熱干渉の影響を受けた最高温の発熱部位を特定できるため、より詳細にモジュール設計を行う場合には大きな効果が望める。
【0039】
図4は、図3に示した電流とチップ損失をPWM出力電圧の1/6周期きざみで平均化した特性を示す図である。図4に示すように、平均化の前後で1周期に発生する発熱量の積分値が同じ値となるように、電流特性とチップ損失特性を任意の周期で平均化して時間ステップの長い特性データに変換する。そのうえで平均化した電流特性を用いたジュール損失解析の結果と平均化したチップ損失特性を入力して熱解析を実行する。平均化を行うことでジュール損失解析と熱解析の計算回数を少なくすることができる。
【0040】
熱解析を実行する過程で図1に示すように、温度変化が所定の値以上に達した時点、あるいは所定の時間が経過した時点で電気特性解析のジャンクション温度を再設定し、解析フローのサイクル(2周目以降)を繰り返す。
【0041】
図5は、上述した本発明の解析フローにより得られた図2のチップS1の温度特性を示す図である。図5に示すように、解析フローのサイクル(2周目以降)を繰り返すことで次第に温度差ΔTempが収束していき、所定の時間経過後の温度差ΔTempが所定の値を超えなくなれば解析を継続する意義がなくなるためその時点で解析を終了させる。
【0042】
さらに、電力変換回路の出力電圧の周期に合わせて電気特性の平均化を実行すると、以降の周期も電流およびチップ損失の平均化後の値は一定となるため、定常的な特性に置き換えることができる。そのため、電気特性解析の時間と平均化する周期を動作回路の出力電圧の1周期に設定し、平均化した1周期の電気特性を定常的に印加した有限要素法解析を行うことが可能となる。
【0043】
図6は、図3に示した一相PWMの電力変換回路における3周期の出力電圧特性を示す図である。図6に示す出力電圧3周期の時間において、出力電圧の周期に合わせて電流およびチップ損失を平均化した特性は、図7に示すようになる。図7では、電流特性を図の左部に、また、チップ損失特性を図の右部に示している。図7に示すように、平均化後の数値が一定となるため、中間のデータ点(破線の丸印)を省略することができる、すなわち中間のデータ点(破線の丸印)を含めて定常的な特性に置き換えることができるようになるため、さらに計算回数を少なくし解析時間の短縮が可能となる。
【0044】
図5に示したように、熱解析の結果、得られる温度変化が所定の差より小さくなった時点で平衡状態に達したと判断してシミュレーションを終了する。言い換えれば、サイクルの初期温度を基準とした温度変化が所定の値より小さくなった時に平衡状態に達したと判断して解析フローを終了させて、解析時間の短縮を図ることが可能となる。
【実施例2】
【0045】
上記実施例1で一相PWMの電力変換回路を動作させた場合における本発明の実施形態に係る電気-熱連携解析を説明したが、これをさらに拡張することで図1に示した本発明の実施形態に係る電気-熱連携解析フローを任意の回路構成、任意のモジュール形状の電気特性-熱特性の連携解析に適用することが可能である。
【0046】
図8は、三相PWMの電力変換回路の例を示す図である。図2に示した一相PWMの電力変換回路を動作させた場合における本発明の実施形態に係る電気-熱連携解析フローと同様に、出力電圧の1周期の電気特性解析を行い、出力電圧1周期の時間のチップS1(11)〜S6(17)の電流特性とチップ損失特性を平均化する。図9に出力電圧1周期の特性、図10にチップS1(11)〜S3(14)の電流特性と平均化後の電流値((a)〜(c))並びにチップ損失特性((d)〜(f))を示す。三相PWMの各相(U、V、W)の電気特性は、位相は1/3周期ずれているものの1周期の時間幅は変わらないため、交流の出力電圧が現れる時間を起点にして1周期の時間幅で区切り、一相の解析と同様にして各チップの電気特性の平均化を行う。平均化した電流特性を三相モジュールの各チップの3次元形状モデルに入力してジュール損失解析を実行し、ジュール損失解析結果と平均化したチップ損失特性を入力して熱解析を実行する。以降は、上述した実施例1と同様、図1に示した解析フローに従ってサイクルを繰り返して、温度上昇が小さくなり平衡状態に達するまでの電気特性と温度特性を得ることで三相PWMの電力変換回路における電気-熱連携のシミュレーション結果を得ることができる。
【0047】
図11は、平均化を行わなかった解析と平均化を行った解析の結果に基づく温度特性の比較例を示す図である。平均化を行わなかった解析は、24時間の解析で図11の左図の範囲(2.7ms)の温度特性結果しか得られなかったため、温度が平衡状態に達するまでの熱解析は、実質的に丸一日では不可能であった。しかしながら平均化を行った解析は、平衡状態に達するまでの熱解析を約1分で行うことが可能となった。解析結果は、ほぼ同等であり、本発明による解析が解析時間を短縮させる効果があることを確かめることができた。
【符号の説明】
【0048】
1,11 直流電源
2〜5,12〜17 半導体スイッチ(IGBTチップ)
6,18 負荷回路
S1,S11 電気特性解析ステップ
S2,S12 データ平均化ステップ
S3,S13 3次元電流分布解析ステップ
S4,S14 3次元熱解析ステップ
S5,S15 ジャンクション温度再設定ステップ

【特許請求の範囲】
【請求項1】
所定の電気特性解析用ジャンクション温度での電気特性を回路解析ツールで解析するステップと、
予め定めた期間において平均化前後のジュール損失とチップ損失の発熱量が同値になるように電流特性・チップ損失特性を平均化するステップと、
平均化した電流特性に基づいてジュール損失をジュール損失解析ツールで解析するステップと、
平均化したチップ損失特性とジュール損失特性に基づいて、予め定めた期間あるいは解析の初期温度からの差分が予め定めた値に達するまでの間のジャンクション温度特性を3次元熱解析ツールによる有限要素法解析で解析するステップと、
熱解析結果から、次のサイクルの電気特性解析用ジャンクション温度と、次のサイクルの有限要素法解析の初期状態とする3次元の温度分布を設定するステップと、
を含み、上記ステップをそれぞれ所定回数繰り返すことで半導体装置の電気特性と放熱特性を解析することを特徴とする半導体装置のシミュレーション方法。
【請求項2】
電気特性解析の時間と平均化する周期を動作回路の出力電圧の1周期に設定し、平均化した1周期の電気特性を定常的に印加した有限要素法解析を行うことを特徴とする請求項1記載の半導体装置のシミュレーション方法。
【請求項3】
前記所定回数繰り返す熱解析の結果、得られる温度変化が所定の差より小さくなった時点で平衡状態に達したと判断してシミュレーションを終了することを特徴とする請求項1記載の半導体装置のシミュレーション方法。
【請求項4】
所定の電気特性解析用ジャンクション温度での電気特性を回路解析ツールで解析する電気特性解析手段と、予め定めた期間において平均化前後のジュール損失とチップ損失の発熱量が同値になるように電流特性・チップ損失特性を平均化する電流特性・チップ損失特性平均化手段と、平均化した電流特性に基づいてジュール損失をジュール損失解析ツールで解析するジュール損失解析手段と、平均化したチップ損失特性とジュール損失特性に基づいて、予め定めた期間あるいは解析の初期温度からの差分が予め定めた値に達するまでの間のジャンクション温度特性を3次元熱解析ツールによる有限要素法解析で解析する熱解析手段と、熱解析結果から、次のサイクルの電気特性解析用ジャンクション温度と、次のサイクルの有限要素法解析の初期状態とする3次元の温度分布を設定する次サイクル解析条件設定手段と、を備えることを特徴とする半導体装置のシミュレーション装置。
【請求項5】
前記熱解析手段は、電気特性解析の時間と平均化する周期を動作回路の出力電圧の1周期に設定し、平均化した1周期の電気特性を定常的に印加した有限要素法解析を行うことを特徴とする請求項4記載の半導体装置のシミュレーション装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図10】
image rotate

【図14】
image rotate


【公開番号】特開2012−32849(P2012−32849A)
【公開日】平成24年2月16日(2012.2.16)
【国際特許分類】
【出願番号】特願2010−169068(P2010−169068)
【出願日】平成22年7月28日(2010.7.28)
【出願人】(000005234)富士電機株式会社 (3,146)
【Fターム(参考)】