半導体装置の実装方法および半導体装置の製造方法
【課題】半導体装置と実装基板の接続信頼性を向上する。
【解決手段】Ｎｏｎ−ＳＭＤ構造で形成される実装基板（配線基板）２０のランド（第２端子）２２の表面２２ａに表面２２ａの中央から側面２２ｂに向かって溝部２２ｃを形成する。実装工程において、表面２２ａの中央付近にフラックス（フラックス成分）２４ａを溜めることができるので、半田ボール４とフラックス２４ａの接触量が増大し、半田ボール４と溶融した半田材（半田成分）２４ｂを確実に接合させることができる。
【解決手段】Ｎｏｎ−ＳＭＤ構造で形成される実装基板（配線基板）２０のランド（第２端子）２２の表面２２ａに表面２２ａの中央から側面２２ｂに向かって溝部２２ｃを形成する。実装工程において、表面２２ａの中央付近にフラックス（フラックス成分）２４ａを溜めることができるので、半田ボール４とフラックス２４ａの接触量が増大し、半田ボール４と溶融した半田材（半田成分）２４ｂを確実に接合させることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の実装技術および半導体装置の製造技術に関し、実装基板あるいは半導体装置に形成されるランドと半田ボールを接合する工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置をマザーボードなどの実装基板上に実装する技術として、実装基板上にランドを形成し、該ランドに半導体装置に取り付けられた半田ボールを接合して電気的に接続する技術がある（例えば、特許文献１参照）。
【０００３】
また、半導体装置の裏面に形成された外部端子であるランドと半田ボールとを接合し、半田ボールを半導体装置の外部端子として用いる技術がある（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２５２６１４号公報
【特許文献２】特開２０００−４０７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に配線基板のランド形成面は、ソルダレジスト膜と呼ばれる絶縁膜で覆われ、ランドの接合面が絶縁膜に形成される開口部において露出した構造となっている。このランドの接合面を露出させる開口部の構造は、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造と呼ばれる構造と、Ｎｏｎ−ＳＭＤ構造と呼ばれる構造に大別される。ＳＭＤ構造ではランドの表面の一部および側面がソルダレジスト膜に覆われ、表面の一部が開口部から露出している。一方、Ｎｏｎ−ＳＭＤ構造ではランドの表面よりも広い面積の開口部が形成され、ランドの表面全体および側面は開口部において、ソルダレジスト膜から露出している。
【０００６】
本願発明者は、半田ボールを用いて実装基板上に形成されたＮｏｎ−ＳＭＤ構造のランドに接合する技術について検討を行い、以下の課題を見出した。
【０００７】
半田ボールと金属性のランドを接合するには、被接合対象物であるランドに対する半田の濡れ性を向上させることが重要である。半田の濡れ性を向上させる手段としては、接合箇所に予めフラックスを配置して、ランドの表面や半田ボールの表面の接合特性を向上させる技術が有効である。フラックスは半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。このフラックスは、例えばクリーム半田と呼ばれるフラックス成分と半田成分を含むペーストをランド上に配置することで同じ効果を得ることが出来る。
【０００８】
ここで、近年の半導体装置に対する高機能化、高集積化の要求に伴い、限られた実装スペース内に多くの端子を配置する技術（狭ピッチ多ピン化技術と呼ぶ）が必要となっている。このため、クリーム半田の配置量を多くすると隣り合って配置されるランドにそれぞれ配置されるクリーム半田が一体化して短絡してしまう場合がある。したがって、狭ピッチ多ピン化技術を進める場合には、少ないクリーム半田からのフラックスの量で確実に半田ボールとランドを接合する技術が必要となる。
【０００９】
ところが、Ｎｏｎ−ＳＭＤ構造のランドにおいては、加熱接合する時に溶融したフラックスがランドの側面側に流れ出てしまうため、半田ボールとランドとの接合箇所に十分な量のフラックスを供給することができず、結果として、半田ボールとランドの接合特性を十分に向上させることができないという課題が生じる。
【００１０】
特に、半田ボールを接合する際には、半田ボールの頂点がランドの中央領域に位置するように配置して接合するが、この中央領域のフラックスの量が少ないと、半田ボールとフラックスの接触量が少なくなるため、半田ボールの接合特性を向上させることができなくなる。
【００１１】
このように、半田ボールとランドの接合特性が十分に向上させることができない状態で半導体装置を実装基板に実装すると、半田ボールとランドの接合強度不足、あるいは電気的接続不良が発生する原因となる。すなわち、半導体装置と実装基板の接続信頼性が低下してしまう。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置と実装基板の接続信頼性を向上させることができる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本発明の一つの実施の形態における半導体装置の実装方法は、以下の工程を有するものである。すなわち、（ａ）半導体チップが搭載され、前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程を有している。また、（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程を有している。また、（ｃ）フラックス成分を含む接合用部材を用いて、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程を有している。ここで、前記複数の第２端子は、前記半導体装置の第２裏面と対向する表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、前記表面には、前記表面の中央から前記第２端子の側面に向かって溝部が形成されているものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
すなわち、半導体装置と実装基板の接続信頼性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施の形態である半導体装置の主面側の内部構造を示す透視平面図である。
【図２】図１に示す半導体装置の裏面側の構造を示す平面図である。
【図３】図１および図２に示す半導体装置の断面図である。
【図４】図１〜図３に示す半導体装置を実装する実装基板の主面側の一部を拡大して示す要部拡大平面図である。
【図５】図４に示す端子周辺をさらに拡大して示す要部拡大平面図である。
【図６】図５に示すＡ−Ａ線に沿った要部拡大断面図である。
【図７】図４に示すランドの表面に接合用部材を配置した状態を示す要部拡大断面図である。
【図８】図７に示すランドを拡大して示す要部拡大平面図である。
【図９】図８に示すＢ−Ｂ線に沿った要部拡大断面図である。
【図１０】図７に示す接合用材料に半田ボールを当接させた状態を示す要部拡大断面図である。
【図１１】図１０に示すランド周辺を拡大して示す要部拡大断面図である。
【図１２】図１１に示す半田ボールおよび接合用部材を加熱してフラックス成分が溶出した状態を示す要部拡大断面図である。
【図１３】図１２に示す半田ボールおよび接合用部材をさらに加熱して接合用部材中の半田成分が溶融した状態を示す要部拡大断面図である。
【図１４】図１３に示す半田ボールおよび接合用部材をさらに加熱して半田ボールが溶融した後に溶融した接合部材と接合した状態を示す要部拡大断面図である。
【図１５】図１４に示す半田材と配線基板の絶縁膜に形成された開口部の間のフラックス成分を取り除いた状態を示す要部拡大断面図である。
【図１６】ランドに形成する溝部の変形例を示す要部拡大平面図である。
【図１７】図１６に示すＢ−Ｂ線に沿った要部拡大断面図である。
【図１８】本発明の他の実施の形態である実装基板に形成されたランドの表面を示す要部拡大平面図である。
【図１９】図１８に示すＢ−Ｂ線に沿った要部拡大断面図である。
【図２０】本発明の他の実施の形態である半導体装置の全体構造を示す断面図である。
【図２１】図２０に示すランドの構造を示す要部拡大断面図である。
【図２２】図１３に示すランドの比較例であるランド周辺を示す要部拡大断面図である。
【図２３】図１４に示すランドの比較例であるランド周辺を示す要部拡大断面図である。
【発明を実施するための形態】
【００１９】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００２０】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００２１】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００２２】
（実施の形態１）
＜半導体装置＞
図１は本発明の一実施の形態である半導体装置の主面側の内部構造を示す透視平面図、図２は、図１に示す半導体装置の裏面側の構造を示す平面図、図３は図１および図２に示す半導体装置の断面図である。なお、図１では、インタポーザ基板の主面側の内部構造を示すため、封止樹脂９内に配置される半導体チップ１なども実線で示している。
【００２３】
本実施の形態の半導体装置は、配線基板上に半導体チップ１が搭載された樹脂封止型の小型の半導体パッケージであり、本実施の形態ではその一例として、図１〜図３に示すＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、半導体装置）１０を取り上げて説明する。ＢＧＡ１０は、半導体チップ１が搭載された主面（上面）２ａ、主面２ａと反対側に位置する裏面（下面）２ｂを有するインタポーザ基板（配線基板、パッケージ基板）２を有している。インタポーザ基板２の裏面２ｂには複数のランド（端子）３が形成されている。また、複数のランド３には、複数の半田ボール４がそれぞれ接合（搭載）されている。半田ボール４は、例えば、図３に示すように、裏面２ｂに行列状（マトリクス状）に配置されている。半田ボール４が接合するランド３も同様に、行列状に配置されている。つまり、ＢＧＡ１０は、外部接続端子であるランド３（半田ボール４）をインタポーザ基板２の裏面２ｂに行列状に配置する、所謂、エリアアレイ型の半導体装置である。このようなエリアアレイ型の半導体装置は、配線基板の裏面側を、端子配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、端子数が増大する半導体装置を省スペースで実装することができる。なお、図１〜図３では、見易さのため、端子数を少なく（例えば図１および図３では３６個）示しているが、端子数はこれに限定されない。
【００２４】
半導体チップ１は、例えば、シリコンなどから成り、例えば、半導体素子を含む集積回路が形成される主面１ａとその反対側に位置する裏面１ｂを有している。また、半導体チップ１の主面１ａの平面形状は四角形であり、図１に示す半導体チップ１は例えば正方形となっている。また、主面１ａには例えば複数の半導体素子とこれらを接続する配線により構成される集積回路が形成され、主面１ａ上の周縁部には集積回路と電気的に接続される複数のパッド（電極パッド）１ｃが形成されている。また、半導体チップ１は、インタポーザ基板２の主面２ａ上に、裏面１ｂと主面２ａとを対向させた状態で、図示しない接着材を介して接着固定されている。
【００２５】
また、インタポーザ基板２は半導体チップ１の搭載面である主面２ａおよび主面２ａの反対側に位置する裏面２ｂを有している。主面２ａには、半導体チップ１の周囲に主面２ａの各辺に沿って配置される複数の端子（ボンディングリード）５が形成されている。この複数の端子５は半導体チップ１の複数のパッド１ｃと、複数のワイヤ（導電性部材）６を介してそれぞれ電気的に接続されている。また、複数の端子５はインタポーザ基板２の主面２ａ、裏面２ｂおよび内部に形成された図示しない配線やビア（層間導電路）などの導電経路を介して、裏面２ｂに形成された複数のランド３と電気的に接続されている。すなわち、複数のランド３は、それぞれ半導体チップ１と電気的接続されている。
【００２６】
また、インタポーザ基板２の主面２ａおよび裏面２ｂは、それぞれ絶縁膜であるソルダレジスト膜７、８に覆われている。主面２ａを覆うソルダレジスト膜７には複数の開口部が形成され、複数の端子５はこの各開口部において、それぞれソルダレジスト膜７から露出している。また、裏面２ｂを覆うソルダレジスト膜８には、複数の開口部が形成され、複数のランド３はこの各開口部において、それぞれソルダレジスト膜８から露出している。詳しくは、本実施の形態のランド３はランド３の側面および表面の周縁部がソルダレジスト膜８により覆われている。また、ランド３は、例えば、銅（Ｃｕ）からなる金属膜であり、ソルダレジスト膜８の開口部から露出する領域の表面にニッケル（Ｎｉ）、金（Ａｕ）のめっき膜が積層された積層金属膜である。つまり、本実施の形態のランド３はＳＭＤ構造で形成されている。
【００２７】
また、インタポーザ基板２の主面２ａ側には、封止体（封止樹脂）９が形成され、半導体チップ１およびパッド１ｃに接続される複数のワイヤ６は、この封止樹脂９に封止（樹脂封止）されている。封止樹脂９は、例えば、エポキシ系の樹脂からなり、半導体チップ１の主面およびワイヤ６を樹脂封止することによりこれらを保護している。
【００２８】
また、各ランド３の表面に接合する複数の半田ボール４は、本実施の形態では例えば、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田である。鉛フリー半田は、例えば錫（Ｓｎ）のみ、Ｓｎ−ビスマス（Ｂｉ）、またはＳｎ−銀（Ａｇ）−Ｃｕなどである。ここで、鉛フリー半田とは、Ｐｂの含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
【００２９】
なお、図１〜図３では、エリアアレイ型の半導体装置の例として、１個の半導体チップ１が、所謂フェイスアップ実装方式によりインタポーザ基板２に搭載された例を示しているが、半導体チップの数や実装方式はこれに限定されない。例えば、複数枚の半導体チップを積層、あるいは並べて配置することもできる。また例えば、半導体チップ１の主面１ａをインタポーザ基板２の主面２ａと対向させた状態で搭載する、所謂フェイスダウン実装（フリップチップ接続）方式により実装することもできる。この場合、半導体チップ１は、パッド１ｃの表面に形成されたバンプ電極（突起電極）を介して、インタポーザ基板２の主面２ａ（詳しくは、半導体チップ１のパッド１ｃと対向する領域）に形成された端子（ボンディングリード）と電気的に接続する。
【００３０】
＜実装基板＞
次に、本実施の形態において、図１〜図３に示すＢＧＡ１０を搭載するための実装基板について説明する。図４は、図１〜図３に示す半導体装置を実装する実装基板の主面側の一部を拡大して示す要部拡大平面図、図５は図４に示す端子周辺をさらに拡大して示す要部拡大平面図、図６は図５に示すＡ−Ａ線に沿った要部拡大断面図である。
【００３１】
実装基板（配線基板、マザーボード）２０は、前記したＢＧＡ１０（図１参照）の搭載面である主面２０ａを有している。また、主面２０ａ上は、複数の開口部２１ａが形成された絶縁膜であるソルダレジスト膜２１に覆われている。また、主面２０ａ上には、複数の開口部２１ａにおいて、ソルダレジスト膜２１からそれぞれ露出する複数のランド（端子）２２が形成されている。
【００３２】
ランド２２は、実装基板２０とＢＧＡ１０とを電気的に接続するための端子であって、ＢＧＡ１０の端子配置（図２に示す半田ボール４の配置）に対応して、例えば半田ボール４（図２参照）と同じ数のランド２２が、行列状（マトリクス状）に配置されている。
【００３３】
また、実装基板２０は主面２０ａ上に複数の配線２３が形成され、各ランド２２は配線２３と電気的に接続されている。この配線２３は、例えば、実装基板２０の内層（主面２０ａよりも内側の配線層）に形成された配線２３を介して半導体装置搭載領域２０ｂよりも外側に引き出される。半導体装置搭載領域２０ｂの外側には、例えば外部機器（図示は省略）が搭載され、複数のランド２２は配線２３を介して該外部機器と電気的に接続される。
【００３４】
ここで、本実施の形態のランド２２は、表面２２ａおよび表面２２ａと主面２０ａとの間に位置する側面２２ｂを有している。この側面２２ｂは、開口部２１ａ内に配置され、ソルダレジスト膜２１から露出している。換言すればランド２２の表面２２ａは全体がソルダレジスト膜２１から露出している。このように、ランド２２の表面２２ａの全体をソルダレジスト膜２１から露出させるランドの構造は、Ｎｏｎ−ＳＭＤ構造と呼ばれる。Ｎｏｎ−ＳＭＤ構造は、側面２２ｂを露出させることにより、後述する実装工程において、側面２２ｂにも接合材である半田を回り込ませることができる。このため、ＳＭＤ構造と比較して接合面積が広く、接続部の内部応力を分散する機能を有するので、接合強度を向上させることができる。
【００３５】
また、本実施の形態のランド２２は、例えば銅膜からなり、銅膜を覆うめっき膜などは形成されず、銅膜が露出している。このように、銅膜が露出しているランド２２の場合、製造工程や実装工程中に表面に酸化膜が形成される場合がある。また、例えば有機皮膜等による表面保護膜を銅膜上に形成しても、銅膜の酸化膜抑制にはつながるが酸化膜形成を阻止するほどの効果は持っていないため、接合部材間での酸化膜の除去は接合には必要不可欠となる。
【００３６】
また、酸化膜を取り除いた状態で半田との接合が完了すれば、めっき膜の剥離などの不具合が発生しないため、耐久性を向上させることができる点で好ましい。
【００３７】
一方、図３に示すランド３のようなＳＭＤ構造は、多数の端子（ランド）を狭いピッチで配置する、所謂ファインピッチ接続において、よく使われる構造となる。ファインピッチの場合は端子間の短絡を抑制するために少ない接合部材の供給しか出来ないため、各々の端子表面の酸化膜を除去する効果が低減することになる。このため、例えば銅（Ｃｕ）からなる金属膜の表面にニッケル（Ｎｉ）、金（Ａｕ）のめっき膜を積層し、最表面には銅よりも酸化し難く、また、半田との接合性が良好な金からなる膜を形成している。また、半田ボール４をランド３と接合する工程では、半田ボール４の表面に酸化膜が形成されることを防止するため、窒素雰囲気中で半田ボール４を加熱溶融させて金、ニッケルからなるめっき膜と接合している。
【００３８】
なお、本実施の形態のランド２２は、図５および図６に示すように表面２２ａの中央から側面２ｂに向かって溝部２２ｃを形成している。この溝部２２ｃの詳細な構造および溝部２２ｃを形成することによる効果については、後で詳細に説明する。
【００３９】
＜半導体装置の実装方法＞
次に図１〜図３を用いて説明したＢＧＡ１０を図４〜図６に示す実装基板２０に実装する実装方法について説明する。
【００４０】
本実施の形態の半導体装置の実装方法では、図１〜図３を用いて説明したＢＧＡ１０を準備する半導体装置準備工程、および図３〜図６に示す実装基板２０を準備する実装基板準備工程を有している。また、ＢＧＡ１０の裏面２ｂと、実装基板２０の主面２０ａとを対向配置した状態で、複数のランド３と複数のランド２２を、複数の半田ボール４を介してそれぞれ電気的に接続する実装工程を有している。
【００４１】
実装工程には、ランド２２の表面にフラックス成分を含む接合用部材を配置する接合用部材配置工程が含まれる。図７は図４に示すランドの表面に接合用部材を配置した状態を示す要部拡大断面図、図８は図７に示すランドを拡大して示す要部拡大平面図、図９は図８に示すＢ−Ｂ線に沿った要部拡大断面図である。
【００４２】
この接合用部材配置工程では、複数のランド２２の表面２２ａ上に複数のクリーム半田（接合用部材）２４を配置する。このクリーム半田２４は、金属粒子（半田成分）およびフラックス成分を含むペーストであって、半田ボール４（図３参照）とランド２２を接合するための接合用部材である。
【００４３】
フラックスは半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。
【００４４】
このようにフラックス成分を含むクリーム半田２４を予めランド２２の表面２２ａに配置しておくことにより、半田ボール４（図３参照）とランド２２の接合特性を向上させることができる。また、本実施の形態のように、半田材としてＳｎ−Ｐｂ半田よりも接合特性（濡れ性）が低い鉛フリー半田を用いる場合にはフラックス成分を用いて接合特性を向上させることが重要である。
【００４５】
クリーム半田２４を配置する方法は特に限定されないが、例えば、ペースト状のクリーム半田２４を印刷法により、各ランド２２の表面２２ａ上に塗布する方法を用いることができる。
【００４６】
また、確実に半田ボール４とクリーム半田２４を接続するためには、例えば、クリーム半田２４の高さを高くすることにより、クリーム半田２４が保有している表面活性力を向上させることが望ましい。図９に示すように、本実施の形態ではクリーム半田２４の高さＨａは、ランド２２の表面２２ａからソルダレジスト膜２１の表面までの高さＨｂよりも高くなるように配置している。
【００４７】
一方、クリーム半田２４の高さＨｂを極端に高くし過ぎると、別の問題が生じる。すなわち、クリーム半田２４に含まれる半田の量が過剰に多くなって、隣に配置されるランド２２に向かって余剰の半田が流れだし、隣り合うランド２２同士が短絡してしまう問題である。特に、半導体装置の高機能化、高集積化に伴って少ない実装面積に多くの端子を配置する場合には、この問題が顕在化する。
【００４８】
上記のような観点から本実施の形態では、例えば、ランド２２の表面２２ａからソルダレジスト膜２１の表面までの高さＨｂが１０〜２０μｍ程度であるのに対して、クリーム半田２４の高さＨａは１００〜１５０μｍ程度としている。
【００４９】
次に、実装工程には、複数の半田ボール４を複数のクリーム半田２４に当接する半導体装置配置工程を有している。図１０は図７に示す接合用材料に半田ボールを当接させた状態を示す要部拡大断面図である。また、図１１は、図１０に示すランド周辺を拡大して示す要部拡大断面図である。
【００５０】
この半導体装置配置工程では、図１０に示すように、ＢＧＡ１０の裏面２ｂと、実装基板２０の主面２０ａとを対向配置した状態で、ＢＧＡ１０を実装基板２０上に配置する。ここで、実装基板２０の複数のランド２２は、ＢＧＡ１０の複数のランド３および複数の半田ボール４と厚さ方向に重なる位置にそれぞれ形成されている。このため、ＢＧＡ１０を位置合わせして実装基板２０上に配置すると、複数の半田ボール４と複数のクリーム半田２４とをそれぞれ当接させることができる。この時、各半田ボール４が確実にクリーム半田２４と接触するように、ＢＧＡ１０を実装基板２０の主面２０ａに向かって押しこむ。これにより、各半田ボール４の先端（頂点）が各クリーム半田２４に食い込んで、クリーム半田２４は半田ボール４の形状に倣って変形する。
【００５１】
次に、実装工程には、複数の半田ボール４および複数のクリーム半田２４を加熱溶融させて接合するリフロー工程が含まれる。図１２は図１１に示す半田ボールおよび接合用部材を加熱してフラックス成分が溶出した状態を示す要部拡大断面図である。また、図１３は図１２に示す半田ボールおよび接合用部材をさらに加熱して接合用部材中の半田成分が溶融した状態を示す要部拡大断面図である。また、図１４は図１３に示す半田ボールおよび接合用部材をさらに加熱して半田ボールが溶融した後に溶融した接合部材と接合した状態を示す要部拡大断面図である。また、図２２および図２３は、それぞれ本実施の形態の比較例である実装基板に形成されたランド周辺を示す要部拡大断面図であって、それぞれ図１３、図１４に対応している。
【００５２】
リフロー工程では、例えば実装基板２０を加熱炉内に配置する、あるいはヒータなどの加熱手段を備える加熱ステージ上に配置することにより、クリーム半田２４および半田ボール４を加熱する。加熱を開始すると、まず、図１２に示すようにクリーム半田２４に含まれるフラックス（フラックス成分）２４ａが溶融し、その一部がランド２２の周囲に溶出する。この時、フラックス２４ａよりも融点の高い金属粒子である半田成分は、溶融していない。また、クリーム半田２４に含まれるフラックス成分の一部が溶出するので、他の一部はクリーム半田２４中に保持されている。ランド２２は銅膜からなり、ランド２２の表面２２ａおよび側面２２ｂには銅の酸化膜が形成されているが、この酸化膜は、フラックス２４ａと反応することにより除去される。また、本実施の形態では、ランド２２の表面２２ａに表面２２ａの中央から側面２２ｂに向かって溝部２２ｃが形成されている。フラックス２４ａはこの溝部２２ｃ内にも溶出し、溝部２２ｃの内面に形成された酸化膜も除去する。
【００５３】
フラックス２４ａが溶出を開始した後もさらに加熱すると、クリーム半田２４に含まれる金属粒子、すなわち図１３に示す半田材（半田成分）２４ｂの融点に到達する。本実施の形態では、クリーム半田２４に含まれる半田材２４ｂには、半田ボール４と同様に、所謂鉛フリー半田を用いている。したがって、半田材２４ｂの融点はＳｎ−Ｐｂ半田よりも高く、例えば２２０℃程度である。
【００５４】
ここで、本願発明者の検討によれば、半田材２４ｂと半田ボール４に同じ材料を用いた場合であっても、半田ボール４よりも先に半田材２４ｂが溶融する。すなわち、図１３に示すように、半田材２４ｂが溶融し、半田ボール４はまだ溶融していない状態となる。溶融した半田材２４ｂは、表面張力の影響によりランド２２の表面２２ａの周縁部の形状に沿ってドーム状に形成される。
【００５５】
ところが、図２２に示す、比較例の実装基板４０が有するランド４１では、ランド４１の表面４１ａには、図１３に示すような溝部２２ｃは形成されず、略平坦面となっているため半楕円球形状の半田材２４ｂが表面４１ａ全体を覆うこととなる。すると、クリーム半田２４から溶出したフラックス２４ａは半田材２４ｂの表面に沿ってランド４１の側面４１ｂに向かって大部分が流れ出てしまう。この結果、半田ボール４とフラックス２４ａの接触量が少なくなるので、フラックス２４ａは半田ボール４の表面を十分に反応させることができなくなる。
【００５６】
フラックス２４ａは、前記したように、金属の表面を活性化して酸化膜を除去し、金属表面の再酸化を防止する機能を有しているが、半田ボール４とフラックス２４ａの接触量が少ない場合、半田ボール４の表面の酸化膜を除去しきれない、あるいは表面に酸化膜が形成され易くなるという問題が発生する。半田ボール４に酸化膜が形成された状態では半田ボール４を溶融させても、半田ボール４と半田材２４ｂは接合（一体化）し難い。例えば、図２３に示すように、半田ボール４と半田材２４ｂが接触していても、それぞれが別体として構成され、一体化していない場合には、半田ボール４と半田材２４ｂの接合強度は極めて低い。したがって、酸化膜が十分に除去できない場合には接合不良の原因となる。この半田ボール４に酸化膜が形成される問題は、例えば実装工程を窒素雰囲気中で行うことにより防止ないしは抑制することができるが、窒素雰囲気中で実装工程を行う場合、実装装置の複雑化、あるいは実装工程を行う作業場所に制約が発生するなど、新たな課題が生じる。
【００５７】
そこで、本実施の形態では、ランド２２の表面２２ａに表面２２ａの中央（中心）から側面２２ｂに向かって溝部２２ｃを形成している。本実施の形態では、図５に示すように、溝部２２ｃは円形の平面形状を成すように形成している。つまり、表面２２ａから主面２ａに向かって円柱形状の溝部２２ｃを表面２２ａの中央に形成している。換言すれば、ランド２２の表面２２ａは円環状を成すように形成されている。また、溝部２２ｃの周囲は、ランド２２により囲まれている。
【００５８】
このように表面２２ａの中央から側面２２ｂに向かって溝部２２ｃを形成することにより、図１３に示すように、半田材２４ｂが溶融した時に、ランド２２およびランド２２上に配置される半田材２４ｂによって周囲を囲まれた空間１１が形成され、この空間１１に溶融したフラックス２４ａを溜めることができる。また、半田ボール４は、このランド２２と溶融した半田材２４ｂとで囲まれる空間１１内に頂点が位置するように配置する。したがって、半田ボール４の頂点が位置するランド２２の中央付近に、フラックス２４ａを溜める空間１１を形成することとなる。このため、この空間１１に溜ったフラックス２４ａは溶融前の半田ボール４の表面に沿って広がり易くなる。つまり、図２２に示す比較例よりも半田ボール４とフラックス２４ａの接触量を増大させることができる。この結果、例えば、本実施の形態の実装工程を大気（空気）雰囲気中で実施した場合であっても、半田ボール４の表面に形成された酸化膜を効率的に除去することができる。また、半田ボール４の表面が再酸化することを効果的に防止ないしは抑制することができる。すなわち、半田ボール４の濡れ性（接合特性）を十分に向上させることができる。
【００５９】
このため、本実施の形態によれば、半田材２４ｂが溶融した後、半田ボール４が溶融すると、図１３に示す半田ボール４と半田材２４ｂが一体化して、図１４に示す半田材（半田ボール）２５が形成される。このように、本実施の形態によれば、半田ボール４と半田材２４ｂを確実に一体化させることができるので、図２３に示すような半田ボール４と半田材２４ｂの接合界面は形成されない。また、半田材２５とランド２２の接合界面については、フラックス２４ａが十分に供給されるため、ランド２２の表面２２ａあるいは側面２２ｂに銅が露出していても接合特性（濡れ性）を向上させることができる。したがって、図２３に示す比較例よりも接合強度を大幅に向上させることができる。
【００６０】
また、本実施の形態によれば、ランド２２およびランド２２上に配置される半田材２４ｂによって囲まれた空間１１にフラックス２４ａを溜めることができるので、図２２に示す比較例よりもランド２２の側面２２ｂ側に流れ出るフラックス２４ａの量を低減することができる。つまり、実装工程において使用するフラックス２４ａの量を低減することができる。フラックス２４ａの量を低減すれば、前記した接合用材料配置工程において配置する接合用材料、すなわちクリーム半田２４の高さを、半田ボール４と接触させる観点から必要な最低限の高さ、もしくは量に留めることができる。
【００６１】
前記したように、クリーム半田２４の高さを高くすれば、隣に配置されるランド２２と短絡してしまう可能性が上昇する。特に、端子数の増加に伴い、隣り合うランド２２の中心間距離（配置ピッチ）が短くなれば、この可能性は大幅に上昇する。しかし、本実施の形態によれば、クリーム半田２４の高さを低く抑えることができるので、これを防止することができる。すなわち、ＢＧＡ１０を実装基板２０に実装した半導体装置実装構造体の信頼性を向上することができる。
【００６２】
また、本実施の形態では、半田ボール４および半田材２４ｂとして、Ｓｎ−Ｐｂ半田と比較して酸化膜が形成され易い鉛フリー半田を用いている。しかし、本実施の形態によれば、鉛フリー半田を用いた場合であっても、フラックス２４ａと半田ボール４の接触量を増大させることができるので、例えば、大気（空気）雰囲気中で実装工程を行うことができる。このため、実装装置を短縮化することができる。また、実装工程を行う作業場所の自由度を向上させることができる。
【００６３】
また、鉛フリー半田（例えば融点は約２２０℃）はＳｎ−Ｐｂ半田（例えば融点は約１８０℃）と比較して融点が高い。リフロー工程において、半田を確実に溶融させて一体化する観点からは、複数の半田ボール４の温度のバラツキも考慮して、加熱温度（実装温度）を半田ボール４の融点よりも十分に高い温度に設定することが好ましい。しかし、ＢＧＡ１０や実装基板２０の構成部品、あるいは実装基板２０に搭載される別の部品の耐熱温度よりも高温にすることはできない。例えば、設定可能なリフロー温度は２４５℃程度である。このため、鉛フリー半田を用いる場合には、Ｓｎ−Ｐｂ半田と比較してリフロー温度と半田ボール４の融点の差が小さい。このため、大型基板、大型部品などでは、リフロー工程における温度分布発生要因となるために十分なる加熱ができないことにより適正な接続ができなくなることもある。
【００６４】
しかし、本実施の形態によれば、フラックス２４ａと半田ボール４の接触量を増大させることができるので、半田ボール４の表面を短時間で活性化することができる。この結果、図２２に示す比較例よりも低温で接続することができる。この結果、リフロー工程におけるＢＧＡ１０を実装基板２０に実装した半導体装置実装構造体の過加熱による損傷を防止し、信頼性を向上することができる。
【００６５】
なお、図１３に示すように半田ボール４が溶融し、半田材２４ｂと一体化する前に、ランド２２およびランド２２上に配置される半田材２４ｂによって囲まれた空間１１内に溜っているフラックス２４ａは、図１４に示すようにこれらが一体化して半田材２５が形成される際に、ランド２２の側面２２ｂ側に押し出される。また、一部のフラックス２４ａは、リフロー工程において加熱されることにより、気化して取り除かれる。このため、半田材２５が形成された段階では、ランド２２の溝部２２ｃには、半田材２５が埋め込まれた状態となる。
【００６６】
次に、実装工程には、図１４に示す半田材２５と実装基板２０のソルダレジスト膜２１に形成された開口部２１ａの間のフラックス２４ａを取り除く洗浄工程が含まれる。図１５は図１４に示す半田材と配線基板の絶縁膜に形成された開口部の間のフラックス成分を取り除いた状態を示す要部拡大断面図である。
【００６７】
洗浄工程では、例えば図１４に示すフラックス２４ａの残渣を溶解させる成分が含まれる洗浄液を半田材２５と開口部２１ａの隙間に供給して図１４に示すフラックス２４ａの残渣を取り除く。その後、リンス工程として隙間内に水を供給して洗浄液を洗い流すと、図１５に示すように半田材２５と実装基板２０のソルダレジスト膜２１に形成された開口部２１ａの間に隙間が形成された半導体装置実装構造体が得られる。
【００６８】
＜変形例＞
本実施の形態では、ランド２２の表面に形成する溝部２２ｃとして、表面２２ａの中央部において、表面２２ａから実装基板２０の主面２０ａに向かってランド２２を貫通する円柱形状の溝部（孔部、貫通孔）２２ｃについて説明した。このように円柱状の溝部２２ｃを形成し、その周囲をランド２２で取り囲むことにより、ランド２２および半田材２４ｂが円環状に形成される。したがって、表面２２ａの中央にフラックス２４ａを溜める観点からは、ランド２２および半田材２４ｂを円環状に形成することは特に好ましい。しかし、溝部２２ｃの形状はこれに限定されず、種々の変形例を適用することができる。以下、溝部の変形例について説明する。図１６は、本実施の形態のランドに形成する溝部の変形例を示す要部拡大平面図、図１７は図１６に示すＢ−Ｂ線に沿った要部拡大断面図である。なお、図１７では、図１６に示すランド２２の表面２２ａ上に配置した接合用部材に含まれる半田成分が溶融した状態を示している。
【００６９】
まず、図１６に示す溝部２２ｄのように、複数（図１６では３本）の溝部２２ｄをそれぞれ表面２２ａの中央から側面２２ｂ（図１７参照）に向かって延在するように形成しても良い。前記したように、クリーム半田２４に含まれる半田材２４ｂは、溶融すると表面張力の影響により、表面２２ａの形状に倣ってドーム状に形成される。したがって、ランド２２の表面２２ａの中央には、図１７に示すようにランド２２と半田材２４ｂによって囲まれた空間が形成され、該空間にクリーム半田２４から溶出したフラックス２４ａを溜めることができる。
【００７０】
このように、ランド２２の表面２２ａに形成する溝部は、表面２２ａの中央にフラックス２４ａを溜めるための空間を形成することができれば種々の変形例を適用することができる。
【００７１】
（実施の形態２）
前記実施の形態１では、ランド２２の表面２２ａに溝部２２ｃ、２２ｄを形成し、溶融した半田材２４ｂがランド２２の表面２２ａの形状に倣って変形する特性を利用して、フラックス２４ａを溜める空間を形成する構成について説明した。本実施の形態２では、ランド２２の表面２２ａの形状によりフラックス２４ａを溜める実施態様について説明する。なお、本実施の形態では、前記実施の形態１との相違点を中心に説明し、前記実施の形態１と重複する説明は原則として省略する。
【００７２】
図１８は本実施の形態２の実装基板に形成されたランドの表面を示す要部拡大平面図、図１９は図１８に示すＢ−Ｂ線に沿った要部拡大断面図である。なお、図１９では、図１８に示すランド２２の表面２２ａ上に配置した接合用部材に含まれる半田成分が溶融した状態を示している。
【００７３】
本実施の形態２の半導体装置の実装方法と前記実施の形態１で説明した半導体装置の実装方法の相違点は、実装基板に形成されるランドの形状である。まず、本実施の形態２のランド２６は、表面２６ａがすり鉢状に形成されている。つまり、ランド２６は、表面２６ａの中央（中心）の高さが最も低く、側面２６ｂに向かって徐々に高くなる斜面を有している。換言すれば、ランド２６の表面２６ａには側面２６ｂと交差する位置から中央（中心）に向かって高さが低くなるように窪んでいる。
【００７４】
前記実施の形態１で説明したように、クリーム半田２４から溶融した半田材２４ｂは、ランド２６の表面２６ａの形状に倣って形成されるので、図１９に示すように、表面２６ａの中央に窪みが形成される。つまり、本実施の形態２では、前記実施の形態１で説明した溝部２２ｃ、２２ｄに代えて、ランド２６の表面２６ａの中央に窪みを形成することにより表面２６ａの中央周辺にフラックス２４ａを溜める空間を形成している。
【００７５】
このため、本実施の形態２のランド２６においても、前記実施の形態１で説明した実装工程において、半田ボール４およびランド２６の濡れ性（接合特性）を向上させることができる。
【００７６】
また、本実施の形態２によれば、溶融した半田材２４ｂは、ランド２６の表面２６ａに倣って形成されるので、図１９に示すようにランド２６の表面２６ａは溶融した半田材２４ｂに覆われる。したがって、半田ボール４（図１３参照）と半田材２４ｂが一体化すると、フラックス２４ａを確実に側面２６ｂ側に排出することができる。したがって、ランド２６内にフラックス２４ａが残留することを確実に防止することができる。
【００７７】
ただし、フラックス２４ａを溜める空間の体積は前記実施の形態１で説明したランド２２のように、溶融した半田材２４ｂが空間を囲むように配置した方が広くなる。このため、より多くのフラックス２４ａを溜めることができる点で、前記したようにランド２２の表面２２ａの中央に溝部２２ｃ、２２ｄを形成して、その周囲をランド２２で取り囲む構造の方がより好ましい。
【００７８】
（実施の形態３）
前記実施の形態１、２では、Ｎｏｎ−ＳＭＤ構造で形成された実装基板２０に適用した場合の例について説明した。本実施の形態では、半導体装置の裏面に形成されるランドをＮｏｎ−ＳＭＤ構造で形成する場合の実施態様について説明する。図２０は本実施の形態３の半導体装置の全体構造を示す断面図、図２１は、図２０に示すランドの構造を示す要部拡大断面図である。なお、本実施の形態では、前記実施の形態１、２で説明した実装基板２０に形成されたランド２２、２６の構造を半導体装置の裏面側に適用した例であり、前記実施の形態１、２と重複する説明は原則として省略する。
【００７９】
図２０に示す本実施の形態３のＢＧＡ（半導体装置）３０と前記実施の形態１で説明したＢＧＡ１０の相違点は、裏面２ｂに形成されたランド３１の構造である。前記実施の形態１で説明したＢＧＡ１０のランド３は、ＳＭＤ構造で形成されていたが、本実施の形態３のランド３１は、Ｎｏｎ―ＳＭＤ構造で形成されている。
【００８０】
詳しくは、図２１に示すように、ＢＧＡ１０の裏面２ｂは、複数の開口部８ａが形成された絶縁膜であるソルダレジスト膜８に覆われている。また、裏面２ｂには、複数の開口部８ａにおいて、ソルダレジスト膜８からそれぞれ露出する複数のランド（端子）３１が形成されている。また、ランド３１は、表面３１ａおよび表面３１ａと裏面２ｂとの間に位置する側面３１ｂを有している。この側面３１ｂは、開口部８ａ内に配置され、ソルダレジスト膜８から露出している。換言すればランド３１の表面３１ａは全体がソルダレジスト膜８から露出している。また、ランド３１は例えば銅膜からなり、その表面には、ニッケル膜や金膜などのめっき膜は形成されず銅膜が露出している。つまり、ランド３１は前記実施の形態１で説明した実装基板２０に形成されたランド２２あるいは前記実施の形態２で説明したランド２６と同様にＮｏｎ―ＳＭＤ構造で形成されている。
【００８１】
このように、Ｎｏｎ―ＳＭＤ構造のランド３１を有するＢＧＡ３０の場合、ランド３１と、半田ボール４とを電気的に接続する、ボールマウント工程において、前記実施の形態１、２で説明した実装工程の技術を応用して適用することができる。
【００８２】
以下、本実施の形態３の半導体装置の製造方法について説明する。本実施の形態３の半導体装置の製造方法は、主面２ａ、主面２ａの反対側に位置する裏面２ｂを有するインタポーザ基板（配線基板）２を準備する基板準備工程を有している。本工程で準備するインタポーザ基板２は、主面２ａに半導体チップ１を搭載するためのチップ搭載領域を有し、このチップ搭載領域の周囲には、複数の端子（ボンディングリード）５が形成されている。また、裏面２ｂには複数のランド（端子）３１が形成され、複数のランド３１はインタポーザ基板２に形成された配線２３を介して主面２ａ上に形成された複数の端子５と電気的に接続されている。
【００８３】
また、本実施の形態３の半導体装置の製造方法は、主面１ａ、主面１ａの反対側に位置する裏面１ｂを有する半導体チップ１を準備する半導体チップ準備工程を有している。半導体チップ１の主面１ａには、例えば集積回路が形成され、主面１ａ上には集積回路と電気的に接続される複数のパッド（電極パッド）１ｃが形成されている。
【００８４】
また、本実施の形態３の半導体装置の製造方法は、半導体チップ１をインタポーザ基板２の主面２ａ上に搭載するチップ搭載工程を有している。本実施の形態３では半導体チップ１の裏面１ｂをインタポーザ基板２の主面２ａと対向させた状態で、主面２ａ上に接着固定する、所謂、フェイスアップ実装法により搭載する例を示している。
【００８５】
また、本実施の形態３の半導体装置の製造方法は、半導体チップ１の複数のパッド１ｃとインタポーザ基板２の複数の端子５を、複数のワイヤ６を介してそれぞれ電気的に接続するワイヤボンディング工程を有している。本工程により、半導体チップ１と端子５は電気的に接続されるので、半導体チップ１は、インタポーザ基板２の裏面２ｂに形成される複数のランド３１と電気的に接続される。
【００８６】
また、本実施の形態３の半導体装置の製造方法は、インタポーザ基板２の主面２ａ側に封止用の樹脂を供給し、半導体チップ１および複数のワイヤ６を樹脂封止する封止工程を有している。本工程により封止樹脂９が形成される。
【００８７】
また、本実施の形態３の半導体装置の製造方法は、複数の半田ボール４を準備して、複数のランド３１とそれぞれ電気的に接続するボールマウント工程を有している。
【００８８】
本工程には、前記実施の形態１で説明した実装工程と同様に、ランド３１の表面にフラックス成分を含む接合用部材を配置する接合用部材配置工程が含まれる。なお、接合用部材配置工程の詳細は、前記実施の形態１で説明した接合部材配置工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができるので、重複する説明は省略する。
【００８９】
次に、ボールマウント工程には、複数の半田ボール４を複数のクリーム半田２４に当接する半田ボール配置工程を有している。なお、半田ボール配置工程の詳細は、前記実施の形態１で説明した半導体装置配置工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができるので、重複する説明は省略する。
【００９０】
次に、ボールマウント工程には、複数の半田ボール４および複数のクリーム半田２４を加熱溶融させて接合するリフロー工程が含まれる。リフロー工程は前記実施の形態１で説明したリフロー工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができる。代表的な構成および効果について説明すると、ランド３１の表面３１ａに表面３１ａの中央から側面３１ｂに向かって溝部２２ｃを形成する。これより、ランド３１およびランド３１上の溶融した半田材２４ｂで囲まれた空間にフラックス２４ａを溜めることができる。換言すれば側面３１ｂ側へのフラックス２４ａの流出を抑制することができる。この結果、半田ボール４とフラックス２４ａの接触量を増大させることができるので、半田ボール４およびランド３１の接合特性を十分に向上させることができる。したがって、例えば大気（空気）雰囲気中でボールマウント工程を行った場合であっても、ランド３１と半田ボール４をしっかりと接合することができる。半田ボール４はランド３１と前記実施の形態１で説明した実装基板２０のランド２２を接続する導電性部材なので、これをしっかりと接合することにより、半導体装置（ＢＧＡ３０）と実装基板２０の接続信頼性を向上させることができる。
【００９１】
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９２】
例えば、実施の形態１で説明したランド形状と実施の形態２で説明したランド形状を組み合わせることもできる。すなわち、実施の形態１のランド２２の表面２２ａは、実装基板２０の主面２ａに沿った略平坦な面としたが、実施の形態２で説明したように、表面２２ａの中央から側面２２ｂに向かって徐々に表面２２ａの高さが高くなる斜面となるように形成することもできる。この場合、ランド２２に囲まれる空間の体積は実施の形態１と比較してさらに増大するので、より多くのフラックス２４ａを溜めることができる。
【００９３】
また、例えば、実施の形態３では、半導体装置のボールマウント工程に適用する実施態様として実施の形態１で説明した溝部２２ｃの形状を適用した例を説明したが、実施の形態１で説明した溝部２２ｄや、実施の形態２で説明したランド２６、あるいはこれらの組み合わせを適用しても良い。
【産業上の利用可能性】
【００９４】
本発明は、実装基板あるいは半導体装置に形成されるランドと半田ボールを接合する工程を有する半導体装置、あるいは半導体装置の実装構造体に利用可能である。
【符号の説明】
【００９５】
１ 半導体チップ
１ａ 主面（上面）
１ｂ 裏面（下面）
１ｃ パッド（電極パッド）
２ インタポーザ基板（配線基板、パッケージ基板）
２ａ 主面（上面）
２ｂ 裏面（下面）
３ ランド（端子）
４ 半田ボール（半田材）
５ 端子（ボンディングリード）
６ ワイヤ（導電性部材）
７、８ ソルダレジスト膜（絶縁膜）
８ａ 開口部
９ 封止樹脂（封止体）
１０、３０ ＢＧＡ（半導体装置）
１１ 空間
２０ 実装基板（配線基板、マザーボード）
２０ａ 主面（上面）
２０ｂ 半導体装置搭載領域
２１ ソルダレジスト膜（絶縁膜）
２１ａ 開口部
２２ ランド（端子）
２２ａ 表面
２２ｂ 側面
２２ｃ 溝部
２２ｄ 溝部
２３ 配線
２４ クリーム半田（接合用部材）
２４ａ フラックス（フラックス成分）
２４ｂ 半田材（半田成分）
２５ 半田材（半田ボール）
２６ ランド
２６ａ 表面
２６ｂ 側面
３１ ランド
３１ａ 表面
３１ｂ 側面
４０ 実装基板
４１ ランド
４１ａ 表面
４１ｂ 側面
【技術分野】
【０００１】
本発明は半導体装置の実装技術および半導体装置の製造技術に関し、実装基板あるいは半導体装置に形成されるランドと半田ボールを接合する工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置をマザーボードなどの実装基板上に実装する技術として、実装基板上にランドを形成し、該ランドに半導体装置に取り付けられた半田ボールを接合して電気的に接続する技術がある（例えば、特許文献１参照）。
【０００３】
また、半導体装置の裏面に形成された外部端子であるランドと半田ボールとを接合し、半田ボールを半導体装置の外部端子として用いる技術がある（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２５２６１４号公報
【特許文献２】特開２０００−４０７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に配線基板のランド形成面は、ソルダレジスト膜と呼ばれる絶縁膜で覆われ、ランドの接合面が絶縁膜に形成される開口部において露出した構造となっている。このランドの接合面を露出させる開口部の構造は、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）構造と呼ばれる構造と、Ｎｏｎ−ＳＭＤ構造と呼ばれる構造に大別される。ＳＭＤ構造ではランドの表面の一部および側面がソルダレジスト膜に覆われ、表面の一部が開口部から露出している。一方、Ｎｏｎ−ＳＭＤ構造ではランドの表面よりも広い面積の開口部が形成され、ランドの表面全体および側面は開口部において、ソルダレジスト膜から露出している。
【０００６】
本願発明者は、半田ボールを用いて実装基板上に形成されたＮｏｎ−ＳＭＤ構造のランドに接合する技術について検討を行い、以下の課題を見出した。
【０００７】
半田ボールと金属性のランドを接合するには、被接合対象物であるランドに対する半田の濡れ性を向上させることが重要である。半田の濡れ性を向上させる手段としては、接合箇所に予めフラックスを配置して、ランドの表面や半田ボールの表面の接合特性を向上させる技術が有効である。フラックスは半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。このフラックスは、例えばクリーム半田と呼ばれるフラックス成分と半田成分を含むペーストをランド上に配置することで同じ効果を得ることが出来る。
【０００８】
ここで、近年の半導体装置に対する高機能化、高集積化の要求に伴い、限られた実装スペース内に多くの端子を配置する技術（狭ピッチ多ピン化技術と呼ぶ）が必要となっている。このため、クリーム半田の配置量を多くすると隣り合って配置されるランドにそれぞれ配置されるクリーム半田が一体化して短絡してしまう場合がある。したがって、狭ピッチ多ピン化技術を進める場合には、少ないクリーム半田からのフラックスの量で確実に半田ボールとランドを接合する技術が必要となる。
【０００９】
ところが、Ｎｏｎ−ＳＭＤ構造のランドにおいては、加熱接合する時に溶融したフラックスがランドの側面側に流れ出てしまうため、半田ボールとランドとの接合箇所に十分な量のフラックスを供給することができず、結果として、半田ボールとランドの接合特性を十分に向上させることができないという課題が生じる。
【００１０】
特に、半田ボールを接合する際には、半田ボールの頂点がランドの中央領域に位置するように配置して接合するが、この中央領域のフラックスの量が少ないと、半田ボールとフラックスの接触量が少なくなるため、半田ボールの接合特性を向上させることができなくなる。
【００１１】
このように、半田ボールとランドの接合特性が十分に向上させることができない状態で半導体装置を実装基板に実装すると、半田ボールとランドの接合強度不足、あるいは電気的接続不良が発生する原因となる。すなわち、半導体装置と実装基板の接続信頼性が低下してしまう。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置と実装基板の接続信頼性を向上させることができる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本発明の一つの実施の形態における半導体装置の実装方法は、以下の工程を有するものである。すなわち、（ａ）半導体チップが搭載され、前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程を有している。また、（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程を有している。また、（ｃ）フラックス成分を含む接合用部材を用いて、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程を有している。ここで、前記複数の第２端子は、前記半導体装置の第２裏面と対向する表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、前記表面には、前記表面の中央から前記第２端子の側面に向かって溝部が形成されているものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
すなわち、半導体装置と実装基板の接続信頼性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施の形態である半導体装置の主面側の内部構造を示す透視平面図である。
【図２】図１に示す半導体装置の裏面側の構造を示す平面図である。
【図３】図１および図２に示す半導体装置の断面図である。
【図４】図１〜図３に示す半導体装置を実装する実装基板の主面側の一部を拡大して示す要部拡大平面図である。
【図５】図４に示す端子周辺をさらに拡大して示す要部拡大平面図である。
【図６】図５に示すＡ−Ａ線に沿った要部拡大断面図である。
【図７】図４に示すランドの表面に接合用部材を配置した状態を示す要部拡大断面図である。
【図８】図７に示すランドを拡大して示す要部拡大平面図である。
【図９】図８に示すＢ−Ｂ線に沿った要部拡大断面図である。
【図１０】図７に示す接合用材料に半田ボールを当接させた状態を示す要部拡大断面図である。
【図１１】図１０に示すランド周辺を拡大して示す要部拡大断面図である。
【図１２】図１１に示す半田ボールおよび接合用部材を加熱してフラックス成分が溶出した状態を示す要部拡大断面図である。
【図１３】図１２に示す半田ボールおよび接合用部材をさらに加熱して接合用部材中の半田成分が溶融した状態を示す要部拡大断面図である。
【図１４】図１３に示す半田ボールおよび接合用部材をさらに加熱して半田ボールが溶融した後に溶融した接合部材と接合した状態を示す要部拡大断面図である。
【図１５】図１４に示す半田材と配線基板の絶縁膜に形成された開口部の間のフラックス成分を取り除いた状態を示す要部拡大断面図である。
【図１６】ランドに形成する溝部の変形例を示す要部拡大平面図である。
【図１７】図１６に示すＢ−Ｂ線に沿った要部拡大断面図である。
【図１８】本発明の他の実施の形態である実装基板に形成されたランドの表面を示す要部拡大平面図である。
【図１９】図１８に示すＢ−Ｂ線に沿った要部拡大断面図である。
【図２０】本発明の他の実施の形態である半導体装置の全体構造を示す断面図である。
【図２１】図２０に示すランドの構造を示す要部拡大断面図である。
【図２２】図１３に示すランドの比較例であるランド周辺を示す要部拡大断面図である。
【図２３】図１４に示すランドの比較例であるランド周辺を示す要部拡大断面図である。
【発明を実施するための形態】
【００１９】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００２０】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００２１】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００２２】
（実施の形態１）
＜半導体装置＞
図１は本発明の一実施の形態である半導体装置の主面側の内部構造を示す透視平面図、図２は、図１に示す半導体装置の裏面側の構造を示す平面図、図３は図１および図２に示す半導体装置の断面図である。なお、図１では、インタポーザ基板の主面側の内部構造を示すため、封止樹脂９内に配置される半導体チップ１なども実線で示している。
【００２３】
本実施の形態の半導体装置は、配線基板上に半導体チップ１が搭載された樹脂封止型の小型の半導体パッケージであり、本実施の形態ではその一例として、図１〜図３に示すＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、半導体装置）１０を取り上げて説明する。ＢＧＡ１０は、半導体チップ１が搭載された主面（上面）２ａ、主面２ａと反対側に位置する裏面（下面）２ｂを有するインタポーザ基板（配線基板、パッケージ基板）２を有している。インタポーザ基板２の裏面２ｂには複数のランド（端子）３が形成されている。また、複数のランド３には、複数の半田ボール４がそれぞれ接合（搭載）されている。半田ボール４は、例えば、図３に示すように、裏面２ｂに行列状（マトリクス状）に配置されている。半田ボール４が接合するランド３も同様に、行列状に配置されている。つまり、ＢＧＡ１０は、外部接続端子であるランド３（半田ボール４）をインタポーザ基板２の裏面２ｂに行列状に配置する、所謂、エリアアレイ型の半導体装置である。このようなエリアアレイ型の半導体装置は、配線基板の裏面側を、端子配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、端子数が増大する半導体装置を省スペースで実装することができる。なお、図１〜図３では、見易さのため、端子数を少なく（例えば図１および図３では３６個）示しているが、端子数はこれに限定されない。
【００２４】
半導体チップ１は、例えば、シリコンなどから成り、例えば、半導体素子を含む集積回路が形成される主面１ａとその反対側に位置する裏面１ｂを有している。また、半導体チップ１の主面１ａの平面形状は四角形であり、図１に示す半導体チップ１は例えば正方形となっている。また、主面１ａには例えば複数の半導体素子とこれらを接続する配線により構成される集積回路が形成され、主面１ａ上の周縁部には集積回路と電気的に接続される複数のパッド（電極パッド）１ｃが形成されている。また、半導体チップ１は、インタポーザ基板２の主面２ａ上に、裏面１ｂと主面２ａとを対向させた状態で、図示しない接着材を介して接着固定されている。
【００２５】
また、インタポーザ基板２は半導体チップ１の搭載面である主面２ａおよび主面２ａの反対側に位置する裏面２ｂを有している。主面２ａには、半導体チップ１の周囲に主面２ａの各辺に沿って配置される複数の端子（ボンディングリード）５が形成されている。この複数の端子５は半導体チップ１の複数のパッド１ｃと、複数のワイヤ（導電性部材）６を介してそれぞれ電気的に接続されている。また、複数の端子５はインタポーザ基板２の主面２ａ、裏面２ｂおよび内部に形成された図示しない配線やビア（層間導電路）などの導電経路を介して、裏面２ｂに形成された複数のランド３と電気的に接続されている。すなわち、複数のランド３は、それぞれ半導体チップ１と電気的接続されている。
【００２６】
また、インタポーザ基板２の主面２ａおよび裏面２ｂは、それぞれ絶縁膜であるソルダレジスト膜７、８に覆われている。主面２ａを覆うソルダレジスト膜７には複数の開口部が形成され、複数の端子５はこの各開口部において、それぞれソルダレジスト膜７から露出している。また、裏面２ｂを覆うソルダレジスト膜８には、複数の開口部が形成され、複数のランド３はこの各開口部において、それぞれソルダレジスト膜８から露出している。詳しくは、本実施の形態のランド３はランド３の側面および表面の周縁部がソルダレジスト膜８により覆われている。また、ランド３は、例えば、銅（Ｃｕ）からなる金属膜であり、ソルダレジスト膜８の開口部から露出する領域の表面にニッケル（Ｎｉ）、金（Ａｕ）のめっき膜が積層された積層金属膜である。つまり、本実施の形態のランド３はＳＭＤ構造で形成されている。
【００２７】
また、インタポーザ基板２の主面２ａ側には、封止体（封止樹脂）９が形成され、半導体チップ１およびパッド１ｃに接続される複数のワイヤ６は、この封止樹脂９に封止（樹脂封止）されている。封止樹脂９は、例えば、エポキシ系の樹脂からなり、半導体チップ１の主面およびワイヤ６を樹脂封止することによりこれらを保護している。
【００２８】
また、各ランド３の表面に接合する複数の半田ボール４は、本実施の形態では例えば、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田である。鉛フリー半田は、例えば錫（Ｓｎ）のみ、Ｓｎ−ビスマス（Ｂｉ）、またはＳｎ−銀（Ａｇ）−Ｃｕなどである。ここで、鉛フリー半田とは、Ｐｂの含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
【００２９】
なお、図１〜図３では、エリアアレイ型の半導体装置の例として、１個の半導体チップ１が、所謂フェイスアップ実装方式によりインタポーザ基板２に搭載された例を示しているが、半導体チップの数や実装方式はこれに限定されない。例えば、複数枚の半導体チップを積層、あるいは並べて配置することもできる。また例えば、半導体チップ１の主面１ａをインタポーザ基板２の主面２ａと対向させた状態で搭載する、所謂フェイスダウン実装（フリップチップ接続）方式により実装することもできる。この場合、半導体チップ１は、パッド１ｃの表面に形成されたバンプ電極（突起電極）を介して、インタポーザ基板２の主面２ａ（詳しくは、半導体チップ１のパッド１ｃと対向する領域）に形成された端子（ボンディングリード）と電気的に接続する。
【００３０】
＜実装基板＞
次に、本実施の形態において、図１〜図３に示すＢＧＡ１０を搭載するための実装基板について説明する。図４は、図１〜図３に示す半導体装置を実装する実装基板の主面側の一部を拡大して示す要部拡大平面図、図５は図４に示す端子周辺をさらに拡大して示す要部拡大平面図、図６は図５に示すＡ−Ａ線に沿った要部拡大断面図である。
【００３１】
実装基板（配線基板、マザーボード）２０は、前記したＢＧＡ１０（図１参照）の搭載面である主面２０ａを有している。また、主面２０ａ上は、複数の開口部２１ａが形成された絶縁膜であるソルダレジスト膜２１に覆われている。また、主面２０ａ上には、複数の開口部２１ａにおいて、ソルダレジスト膜２１からそれぞれ露出する複数のランド（端子）２２が形成されている。
【００３２】
ランド２２は、実装基板２０とＢＧＡ１０とを電気的に接続するための端子であって、ＢＧＡ１０の端子配置（図２に示す半田ボール４の配置）に対応して、例えば半田ボール４（図２参照）と同じ数のランド２２が、行列状（マトリクス状）に配置されている。
【００３３】
また、実装基板２０は主面２０ａ上に複数の配線２３が形成され、各ランド２２は配線２３と電気的に接続されている。この配線２３は、例えば、実装基板２０の内層（主面２０ａよりも内側の配線層）に形成された配線２３を介して半導体装置搭載領域２０ｂよりも外側に引き出される。半導体装置搭載領域２０ｂの外側には、例えば外部機器（図示は省略）が搭載され、複数のランド２２は配線２３を介して該外部機器と電気的に接続される。
【００３４】
ここで、本実施の形態のランド２２は、表面２２ａおよび表面２２ａと主面２０ａとの間に位置する側面２２ｂを有している。この側面２２ｂは、開口部２１ａ内に配置され、ソルダレジスト膜２１から露出している。換言すればランド２２の表面２２ａは全体がソルダレジスト膜２１から露出している。このように、ランド２２の表面２２ａの全体をソルダレジスト膜２１から露出させるランドの構造は、Ｎｏｎ−ＳＭＤ構造と呼ばれる。Ｎｏｎ−ＳＭＤ構造は、側面２２ｂを露出させることにより、後述する実装工程において、側面２２ｂにも接合材である半田を回り込ませることができる。このため、ＳＭＤ構造と比較して接合面積が広く、接続部の内部応力を分散する機能を有するので、接合強度を向上させることができる。
【００３５】
また、本実施の形態のランド２２は、例えば銅膜からなり、銅膜を覆うめっき膜などは形成されず、銅膜が露出している。このように、銅膜が露出しているランド２２の場合、製造工程や実装工程中に表面に酸化膜が形成される場合がある。また、例えば有機皮膜等による表面保護膜を銅膜上に形成しても、銅膜の酸化膜抑制にはつながるが酸化膜形成を阻止するほどの効果は持っていないため、接合部材間での酸化膜の除去は接合には必要不可欠となる。
【００３６】
また、酸化膜を取り除いた状態で半田との接合が完了すれば、めっき膜の剥離などの不具合が発生しないため、耐久性を向上させることができる点で好ましい。
【００３７】
一方、図３に示すランド３のようなＳＭＤ構造は、多数の端子（ランド）を狭いピッチで配置する、所謂ファインピッチ接続において、よく使われる構造となる。ファインピッチの場合は端子間の短絡を抑制するために少ない接合部材の供給しか出来ないため、各々の端子表面の酸化膜を除去する効果が低減することになる。このため、例えば銅（Ｃｕ）からなる金属膜の表面にニッケル（Ｎｉ）、金（Ａｕ）のめっき膜を積層し、最表面には銅よりも酸化し難く、また、半田との接合性が良好な金からなる膜を形成している。また、半田ボール４をランド３と接合する工程では、半田ボール４の表面に酸化膜が形成されることを防止するため、窒素雰囲気中で半田ボール４を加熱溶融させて金、ニッケルからなるめっき膜と接合している。
【００３８】
なお、本実施の形態のランド２２は、図５および図６に示すように表面２２ａの中央から側面２ｂに向かって溝部２２ｃを形成している。この溝部２２ｃの詳細な構造および溝部２２ｃを形成することによる効果については、後で詳細に説明する。
【００３９】
＜半導体装置の実装方法＞
次に図１〜図３を用いて説明したＢＧＡ１０を図４〜図６に示す実装基板２０に実装する実装方法について説明する。
【００４０】
本実施の形態の半導体装置の実装方法では、図１〜図３を用いて説明したＢＧＡ１０を準備する半導体装置準備工程、および図３〜図６に示す実装基板２０を準備する実装基板準備工程を有している。また、ＢＧＡ１０の裏面２ｂと、実装基板２０の主面２０ａとを対向配置した状態で、複数のランド３と複数のランド２２を、複数の半田ボール４を介してそれぞれ電気的に接続する実装工程を有している。
【００４１】
実装工程には、ランド２２の表面にフラックス成分を含む接合用部材を配置する接合用部材配置工程が含まれる。図７は図４に示すランドの表面に接合用部材を配置した状態を示す要部拡大断面図、図８は図７に示すランドを拡大して示す要部拡大平面図、図９は図８に示すＢ−Ｂ線に沿った要部拡大断面図である。
【００４２】
この接合用部材配置工程では、複数のランド２２の表面２２ａ上に複数のクリーム半田（接合用部材）２４を配置する。このクリーム半田２４は、金属粒子（半田成分）およびフラックス成分を含むペーストであって、半田ボール４（図３参照）とランド２２を接合するための接合用部材である。
【００４３】
フラックスは半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。
【００４４】
このようにフラックス成分を含むクリーム半田２４を予めランド２２の表面２２ａに配置しておくことにより、半田ボール４（図３参照）とランド２２の接合特性を向上させることができる。また、本実施の形態のように、半田材としてＳｎ−Ｐｂ半田よりも接合特性（濡れ性）が低い鉛フリー半田を用いる場合にはフラックス成分を用いて接合特性を向上させることが重要である。
【００４５】
クリーム半田２４を配置する方法は特に限定されないが、例えば、ペースト状のクリーム半田２４を印刷法により、各ランド２２の表面２２ａ上に塗布する方法を用いることができる。
【００４６】
また、確実に半田ボール４とクリーム半田２４を接続するためには、例えば、クリーム半田２４の高さを高くすることにより、クリーム半田２４が保有している表面活性力を向上させることが望ましい。図９に示すように、本実施の形態ではクリーム半田２４の高さＨａは、ランド２２の表面２２ａからソルダレジスト膜２１の表面までの高さＨｂよりも高くなるように配置している。
【００４７】
一方、クリーム半田２４の高さＨｂを極端に高くし過ぎると、別の問題が生じる。すなわち、クリーム半田２４に含まれる半田の量が過剰に多くなって、隣に配置されるランド２２に向かって余剰の半田が流れだし、隣り合うランド２２同士が短絡してしまう問題である。特に、半導体装置の高機能化、高集積化に伴って少ない実装面積に多くの端子を配置する場合には、この問題が顕在化する。
【００４８】
上記のような観点から本実施の形態では、例えば、ランド２２の表面２２ａからソルダレジスト膜２１の表面までの高さＨｂが１０〜２０μｍ程度であるのに対して、クリーム半田２４の高さＨａは１００〜１５０μｍ程度としている。
【００４９】
次に、実装工程には、複数の半田ボール４を複数のクリーム半田２４に当接する半導体装置配置工程を有している。図１０は図７に示す接合用材料に半田ボールを当接させた状態を示す要部拡大断面図である。また、図１１は、図１０に示すランド周辺を拡大して示す要部拡大断面図である。
【００５０】
この半導体装置配置工程では、図１０に示すように、ＢＧＡ１０の裏面２ｂと、実装基板２０の主面２０ａとを対向配置した状態で、ＢＧＡ１０を実装基板２０上に配置する。ここで、実装基板２０の複数のランド２２は、ＢＧＡ１０の複数のランド３および複数の半田ボール４と厚さ方向に重なる位置にそれぞれ形成されている。このため、ＢＧＡ１０を位置合わせして実装基板２０上に配置すると、複数の半田ボール４と複数のクリーム半田２４とをそれぞれ当接させることができる。この時、各半田ボール４が確実にクリーム半田２４と接触するように、ＢＧＡ１０を実装基板２０の主面２０ａに向かって押しこむ。これにより、各半田ボール４の先端（頂点）が各クリーム半田２４に食い込んで、クリーム半田２４は半田ボール４の形状に倣って変形する。
【００５１】
次に、実装工程には、複数の半田ボール４および複数のクリーム半田２４を加熱溶融させて接合するリフロー工程が含まれる。図１２は図１１に示す半田ボールおよび接合用部材を加熱してフラックス成分が溶出した状態を示す要部拡大断面図である。また、図１３は図１２に示す半田ボールおよび接合用部材をさらに加熱して接合用部材中の半田成分が溶融した状態を示す要部拡大断面図である。また、図１４は図１３に示す半田ボールおよび接合用部材をさらに加熱して半田ボールが溶融した後に溶融した接合部材と接合した状態を示す要部拡大断面図である。また、図２２および図２３は、それぞれ本実施の形態の比較例である実装基板に形成されたランド周辺を示す要部拡大断面図であって、それぞれ図１３、図１４に対応している。
【００５２】
リフロー工程では、例えば実装基板２０を加熱炉内に配置する、あるいはヒータなどの加熱手段を備える加熱ステージ上に配置することにより、クリーム半田２４および半田ボール４を加熱する。加熱を開始すると、まず、図１２に示すようにクリーム半田２４に含まれるフラックス（フラックス成分）２４ａが溶融し、その一部がランド２２の周囲に溶出する。この時、フラックス２４ａよりも融点の高い金属粒子である半田成分は、溶融していない。また、クリーム半田２４に含まれるフラックス成分の一部が溶出するので、他の一部はクリーム半田２４中に保持されている。ランド２２は銅膜からなり、ランド２２の表面２２ａおよび側面２２ｂには銅の酸化膜が形成されているが、この酸化膜は、フラックス２４ａと反応することにより除去される。また、本実施の形態では、ランド２２の表面２２ａに表面２２ａの中央から側面２２ｂに向かって溝部２２ｃが形成されている。フラックス２４ａはこの溝部２２ｃ内にも溶出し、溝部２２ｃの内面に形成された酸化膜も除去する。
【００５３】
フラックス２４ａが溶出を開始した後もさらに加熱すると、クリーム半田２４に含まれる金属粒子、すなわち図１３に示す半田材（半田成分）２４ｂの融点に到達する。本実施の形態では、クリーム半田２４に含まれる半田材２４ｂには、半田ボール４と同様に、所謂鉛フリー半田を用いている。したがって、半田材２４ｂの融点はＳｎ−Ｐｂ半田よりも高く、例えば２２０℃程度である。
【００５４】
ここで、本願発明者の検討によれば、半田材２４ｂと半田ボール４に同じ材料を用いた場合であっても、半田ボール４よりも先に半田材２４ｂが溶融する。すなわち、図１３に示すように、半田材２４ｂが溶融し、半田ボール４はまだ溶融していない状態となる。溶融した半田材２４ｂは、表面張力の影響によりランド２２の表面２２ａの周縁部の形状に沿ってドーム状に形成される。
【００５５】
ところが、図２２に示す、比較例の実装基板４０が有するランド４１では、ランド４１の表面４１ａには、図１３に示すような溝部２２ｃは形成されず、略平坦面となっているため半楕円球形状の半田材２４ｂが表面４１ａ全体を覆うこととなる。すると、クリーム半田２４から溶出したフラックス２４ａは半田材２４ｂの表面に沿ってランド４１の側面４１ｂに向かって大部分が流れ出てしまう。この結果、半田ボール４とフラックス２４ａの接触量が少なくなるので、フラックス２４ａは半田ボール４の表面を十分に反応させることができなくなる。
【００５６】
フラックス２４ａは、前記したように、金属の表面を活性化して酸化膜を除去し、金属表面の再酸化を防止する機能を有しているが、半田ボール４とフラックス２４ａの接触量が少ない場合、半田ボール４の表面の酸化膜を除去しきれない、あるいは表面に酸化膜が形成され易くなるという問題が発生する。半田ボール４に酸化膜が形成された状態では半田ボール４を溶融させても、半田ボール４と半田材２４ｂは接合（一体化）し難い。例えば、図２３に示すように、半田ボール４と半田材２４ｂが接触していても、それぞれが別体として構成され、一体化していない場合には、半田ボール４と半田材２４ｂの接合強度は極めて低い。したがって、酸化膜が十分に除去できない場合には接合不良の原因となる。この半田ボール４に酸化膜が形成される問題は、例えば実装工程を窒素雰囲気中で行うことにより防止ないしは抑制することができるが、窒素雰囲気中で実装工程を行う場合、実装装置の複雑化、あるいは実装工程を行う作業場所に制約が発生するなど、新たな課題が生じる。
【００５７】
そこで、本実施の形態では、ランド２２の表面２２ａに表面２２ａの中央（中心）から側面２２ｂに向かって溝部２２ｃを形成している。本実施の形態では、図５に示すように、溝部２２ｃは円形の平面形状を成すように形成している。つまり、表面２２ａから主面２ａに向かって円柱形状の溝部２２ｃを表面２２ａの中央に形成している。換言すれば、ランド２２の表面２２ａは円環状を成すように形成されている。また、溝部２２ｃの周囲は、ランド２２により囲まれている。
【００５８】
このように表面２２ａの中央から側面２２ｂに向かって溝部２２ｃを形成することにより、図１３に示すように、半田材２４ｂが溶融した時に、ランド２２およびランド２２上に配置される半田材２４ｂによって周囲を囲まれた空間１１が形成され、この空間１１に溶融したフラックス２４ａを溜めることができる。また、半田ボール４は、このランド２２と溶融した半田材２４ｂとで囲まれる空間１１内に頂点が位置するように配置する。したがって、半田ボール４の頂点が位置するランド２２の中央付近に、フラックス２４ａを溜める空間１１を形成することとなる。このため、この空間１１に溜ったフラックス２４ａは溶融前の半田ボール４の表面に沿って広がり易くなる。つまり、図２２に示す比較例よりも半田ボール４とフラックス２４ａの接触量を増大させることができる。この結果、例えば、本実施の形態の実装工程を大気（空気）雰囲気中で実施した場合であっても、半田ボール４の表面に形成された酸化膜を効率的に除去することができる。また、半田ボール４の表面が再酸化することを効果的に防止ないしは抑制することができる。すなわち、半田ボール４の濡れ性（接合特性）を十分に向上させることができる。
【００５９】
このため、本実施の形態によれば、半田材２４ｂが溶融した後、半田ボール４が溶融すると、図１３に示す半田ボール４と半田材２４ｂが一体化して、図１４に示す半田材（半田ボール）２５が形成される。このように、本実施の形態によれば、半田ボール４と半田材２４ｂを確実に一体化させることができるので、図２３に示すような半田ボール４と半田材２４ｂの接合界面は形成されない。また、半田材２５とランド２２の接合界面については、フラックス２４ａが十分に供給されるため、ランド２２の表面２２ａあるいは側面２２ｂに銅が露出していても接合特性（濡れ性）を向上させることができる。したがって、図２３に示す比較例よりも接合強度を大幅に向上させることができる。
【００６０】
また、本実施の形態によれば、ランド２２およびランド２２上に配置される半田材２４ｂによって囲まれた空間１１にフラックス２４ａを溜めることができるので、図２２に示す比較例よりもランド２２の側面２２ｂ側に流れ出るフラックス２４ａの量を低減することができる。つまり、実装工程において使用するフラックス２４ａの量を低減することができる。フラックス２４ａの量を低減すれば、前記した接合用材料配置工程において配置する接合用材料、すなわちクリーム半田２４の高さを、半田ボール４と接触させる観点から必要な最低限の高さ、もしくは量に留めることができる。
【００６１】
前記したように、クリーム半田２４の高さを高くすれば、隣に配置されるランド２２と短絡してしまう可能性が上昇する。特に、端子数の増加に伴い、隣り合うランド２２の中心間距離（配置ピッチ）が短くなれば、この可能性は大幅に上昇する。しかし、本実施の形態によれば、クリーム半田２４の高さを低く抑えることができるので、これを防止することができる。すなわち、ＢＧＡ１０を実装基板２０に実装した半導体装置実装構造体の信頼性を向上することができる。
【００６２】
また、本実施の形態では、半田ボール４および半田材２４ｂとして、Ｓｎ−Ｐｂ半田と比較して酸化膜が形成され易い鉛フリー半田を用いている。しかし、本実施の形態によれば、鉛フリー半田を用いた場合であっても、フラックス２４ａと半田ボール４の接触量を増大させることができるので、例えば、大気（空気）雰囲気中で実装工程を行うことができる。このため、実装装置を短縮化することができる。また、実装工程を行う作業場所の自由度を向上させることができる。
【００６３】
また、鉛フリー半田（例えば融点は約２２０℃）はＳｎ−Ｐｂ半田（例えば融点は約１８０℃）と比較して融点が高い。リフロー工程において、半田を確実に溶融させて一体化する観点からは、複数の半田ボール４の温度のバラツキも考慮して、加熱温度（実装温度）を半田ボール４の融点よりも十分に高い温度に設定することが好ましい。しかし、ＢＧＡ１０や実装基板２０の構成部品、あるいは実装基板２０に搭載される別の部品の耐熱温度よりも高温にすることはできない。例えば、設定可能なリフロー温度は２４５℃程度である。このため、鉛フリー半田を用いる場合には、Ｓｎ−Ｐｂ半田と比較してリフロー温度と半田ボール４の融点の差が小さい。このため、大型基板、大型部品などでは、リフロー工程における温度分布発生要因となるために十分なる加熱ができないことにより適正な接続ができなくなることもある。
【００６４】
しかし、本実施の形態によれば、フラックス２４ａと半田ボール４の接触量を増大させることができるので、半田ボール４の表面を短時間で活性化することができる。この結果、図２２に示す比較例よりも低温で接続することができる。この結果、リフロー工程におけるＢＧＡ１０を実装基板２０に実装した半導体装置実装構造体の過加熱による損傷を防止し、信頼性を向上することができる。
【００６５】
なお、図１３に示すように半田ボール４が溶融し、半田材２４ｂと一体化する前に、ランド２２およびランド２２上に配置される半田材２４ｂによって囲まれた空間１１内に溜っているフラックス２４ａは、図１４に示すようにこれらが一体化して半田材２５が形成される際に、ランド２２の側面２２ｂ側に押し出される。また、一部のフラックス２４ａは、リフロー工程において加熱されることにより、気化して取り除かれる。このため、半田材２５が形成された段階では、ランド２２の溝部２２ｃには、半田材２５が埋め込まれた状態となる。
【００６６】
次に、実装工程には、図１４に示す半田材２５と実装基板２０のソルダレジスト膜２１に形成された開口部２１ａの間のフラックス２４ａを取り除く洗浄工程が含まれる。図１５は図１４に示す半田材と配線基板の絶縁膜に形成された開口部の間のフラックス成分を取り除いた状態を示す要部拡大断面図である。
【００６７】
洗浄工程では、例えば図１４に示すフラックス２４ａの残渣を溶解させる成分が含まれる洗浄液を半田材２５と開口部２１ａの隙間に供給して図１４に示すフラックス２４ａの残渣を取り除く。その後、リンス工程として隙間内に水を供給して洗浄液を洗い流すと、図１５に示すように半田材２５と実装基板２０のソルダレジスト膜２１に形成された開口部２１ａの間に隙間が形成された半導体装置実装構造体が得られる。
【００６８】
＜変形例＞
本実施の形態では、ランド２２の表面に形成する溝部２２ｃとして、表面２２ａの中央部において、表面２２ａから実装基板２０の主面２０ａに向かってランド２２を貫通する円柱形状の溝部（孔部、貫通孔）２２ｃについて説明した。このように円柱状の溝部２２ｃを形成し、その周囲をランド２２で取り囲むことにより、ランド２２および半田材２４ｂが円環状に形成される。したがって、表面２２ａの中央にフラックス２４ａを溜める観点からは、ランド２２および半田材２４ｂを円環状に形成することは特に好ましい。しかし、溝部２２ｃの形状はこれに限定されず、種々の変形例を適用することができる。以下、溝部の変形例について説明する。図１６は、本実施の形態のランドに形成する溝部の変形例を示す要部拡大平面図、図１７は図１６に示すＢ−Ｂ線に沿った要部拡大断面図である。なお、図１７では、図１６に示すランド２２の表面２２ａ上に配置した接合用部材に含まれる半田成分が溶融した状態を示している。
【００６９】
まず、図１６に示す溝部２２ｄのように、複数（図１６では３本）の溝部２２ｄをそれぞれ表面２２ａの中央から側面２２ｂ（図１７参照）に向かって延在するように形成しても良い。前記したように、クリーム半田２４に含まれる半田材２４ｂは、溶融すると表面張力の影響により、表面２２ａの形状に倣ってドーム状に形成される。したがって、ランド２２の表面２２ａの中央には、図１７に示すようにランド２２と半田材２４ｂによって囲まれた空間が形成され、該空間にクリーム半田２４から溶出したフラックス２４ａを溜めることができる。
【００７０】
このように、ランド２２の表面２２ａに形成する溝部は、表面２２ａの中央にフラックス２４ａを溜めるための空間を形成することができれば種々の変形例を適用することができる。
【００７１】
（実施の形態２）
前記実施の形態１では、ランド２２の表面２２ａに溝部２２ｃ、２２ｄを形成し、溶融した半田材２４ｂがランド２２の表面２２ａの形状に倣って変形する特性を利用して、フラックス２４ａを溜める空間を形成する構成について説明した。本実施の形態２では、ランド２２の表面２２ａの形状によりフラックス２４ａを溜める実施態様について説明する。なお、本実施の形態では、前記実施の形態１との相違点を中心に説明し、前記実施の形態１と重複する説明は原則として省略する。
【００７２】
図１８は本実施の形態２の実装基板に形成されたランドの表面を示す要部拡大平面図、図１９は図１８に示すＢ−Ｂ線に沿った要部拡大断面図である。なお、図１９では、図１８に示すランド２２の表面２２ａ上に配置した接合用部材に含まれる半田成分が溶融した状態を示している。
【００７３】
本実施の形態２の半導体装置の実装方法と前記実施の形態１で説明した半導体装置の実装方法の相違点は、実装基板に形成されるランドの形状である。まず、本実施の形態２のランド２６は、表面２６ａがすり鉢状に形成されている。つまり、ランド２６は、表面２６ａの中央（中心）の高さが最も低く、側面２６ｂに向かって徐々に高くなる斜面を有している。換言すれば、ランド２６の表面２６ａには側面２６ｂと交差する位置から中央（中心）に向かって高さが低くなるように窪んでいる。
【００７４】
前記実施の形態１で説明したように、クリーム半田２４から溶融した半田材２４ｂは、ランド２６の表面２６ａの形状に倣って形成されるので、図１９に示すように、表面２６ａの中央に窪みが形成される。つまり、本実施の形態２では、前記実施の形態１で説明した溝部２２ｃ、２２ｄに代えて、ランド２６の表面２６ａの中央に窪みを形成することにより表面２６ａの中央周辺にフラックス２４ａを溜める空間を形成している。
【００７５】
このため、本実施の形態２のランド２６においても、前記実施の形態１で説明した実装工程において、半田ボール４およびランド２６の濡れ性（接合特性）を向上させることができる。
【００７６】
また、本実施の形態２によれば、溶融した半田材２４ｂは、ランド２６の表面２６ａに倣って形成されるので、図１９に示すようにランド２６の表面２６ａは溶融した半田材２４ｂに覆われる。したがって、半田ボール４（図１３参照）と半田材２４ｂが一体化すると、フラックス２４ａを確実に側面２６ｂ側に排出することができる。したがって、ランド２６内にフラックス２４ａが残留することを確実に防止することができる。
【００７７】
ただし、フラックス２４ａを溜める空間の体積は前記実施の形態１で説明したランド２２のように、溶融した半田材２４ｂが空間を囲むように配置した方が広くなる。このため、より多くのフラックス２４ａを溜めることができる点で、前記したようにランド２２の表面２２ａの中央に溝部２２ｃ、２２ｄを形成して、その周囲をランド２２で取り囲む構造の方がより好ましい。
【００７８】
（実施の形態３）
前記実施の形態１、２では、Ｎｏｎ−ＳＭＤ構造で形成された実装基板２０に適用した場合の例について説明した。本実施の形態では、半導体装置の裏面に形成されるランドをＮｏｎ−ＳＭＤ構造で形成する場合の実施態様について説明する。図２０は本実施の形態３の半導体装置の全体構造を示す断面図、図２１は、図２０に示すランドの構造を示す要部拡大断面図である。なお、本実施の形態では、前記実施の形態１、２で説明した実装基板２０に形成されたランド２２、２６の構造を半導体装置の裏面側に適用した例であり、前記実施の形態１、２と重複する説明は原則として省略する。
【００７９】
図２０に示す本実施の形態３のＢＧＡ（半導体装置）３０と前記実施の形態１で説明したＢＧＡ１０の相違点は、裏面２ｂに形成されたランド３１の構造である。前記実施の形態１で説明したＢＧＡ１０のランド３は、ＳＭＤ構造で形成されていたが、本実施の形態３のランド３１は、Ｎｏｎ―ＳＭＤ構造で形成されている。
【００８０】
詳しくは、図２１に示すように、ＢＧＡ１０の裏面２ｂは、複数の開口部８ａが形成された絶縁膜であるソルダレジスト膜８に覆われている。また、裏面２ｂには、複数の開口部８ａにおいて、ソルダレジスト膜８からそれぞれ露出する複数のランド（端子）３１が形成されている。また、ランド３１は、表面３１ａおよび表面３１ａと裏面２ｂとの間に位置する側面３１ｂを有している。この側面３１ｂは、開口部８ａ内に配置され、ソルダレジスト膜８から露出している。換言すればランド３１の表面３１ａは全体がソルダレジスト膜８から露出している。また、ランド３１は例えば銅膜からなり、その表面には、ニッケル膜や金膜などのめっき膜は形成されず銅膜が露出している。つまり、ランド３１は前記実施の形態１で説明した実装基板２０に形成されたランド２２あるいは前記実施の形態２で説明したランド２６と同様にＮｏｎ―ＳＭＤ構造で形成されている。
【００８１】
このように、Ｎｏｎ―ＳＭＤ構造のランド３１を有するＢＧＡ３０の場合、ランド３１と、半田ボール４とを電気的に接続する、ボールマウント工程において、前記実施の形態１、２で説明した実装工程の技術を応用して適用することができる。
【００８２】
以下、本実施の形態３の半導体装置の製造方法について説明する。本実施の形態３の半導体装置の製造方法は、主面２ａ、主面２ａの反対側に位置する裏面２ｂを有するインタポーザ基板（配線基板）２を準備する基板準備工程を有している。本工程で準備するインタポーザ基板２は、主面２ａに半導体チップ１を搭載するためのチップ搭載領域を有し、このチップ搭載領域の周囲には、複数の端子（ボンディングリード）５が形成されている。また、裏面２ｂには複数のランド（端子）３１が形成され、複数のランド３１はインタポーザ基板２に形成された配線２３を介して主面２ａ上に形成された複数の端子５と電気的に接続されている。
【００８３】
また、本実施の形態３の半導体装置の製造方法は、主面１ａ、主面１ａの反対側に位置する裏面１ｂを有する半導体チップ１を準備する半導体チップ準備工程を有している。半導体チップ１の主面１ａには、例えば集積回路が形成され、主面１ａ上には集積回路と電気的に接続される複数のパッド（電極パッド）１ｃが形成されている。
【００８４】
また、本実施の形態３の半導体装置の製造方法は、半導体チップ１をインタポーザ基板２の主面２ａ上に搭載するチップ搭載工程を有している。本実施の形態３では半導体チップ１の裏面１ｂをインタポーザ基板２の主面２ａと対向させた状態で、主面２ａ上に接着固定する、所謂、フェイスアップ実装法により搭載する例を示している。
【００８５】
また、本実施の形態３の半導体装置の製造方法は、半導体チップ１の複数のパッド１ｃとインタポーザ基板２の複数の端子５を、複数のワイヤ６を介してそれぞれ電気的に接続するワイヤボンディング工程を有している。本工程により、半導体チップ１と端子５は電気的に接続されるので、半導体チップ１は、インタポーザ基板２の裏面２ｂに形成される複数のランド３１と電気的に接続される。
【００８６】
また、本実施の形態３の半導体装置の製造方法は、インタポーザ基板２の主面２ａ側に封止用の樹脂を供給し、半導体チップ１および複数のワイヤ６を樹脂封止する封止工程を有している。本工程により封止樹脂９が形成される。
【００８７】
また、本実施の形態３の半導体装置の製造方法は、複数の半田ボール４を準備して、複数のランド３１とそれぞれ電気的に接続するボールマウント工程を有している。
【００８８】
本工程には、前記実施の形態１で説明した実装工程と同様に、ランド３１の表面にフラックス成分を含む接合用部材を配置する接合用部材配置工程が含まれる。なお、接合用部材配置工程の詳細は、前記実施の形態１で説明した接合部材配置工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができるので、重複する説明は省略する。
【００８９】
次に、ボールマウント工程には、複数の半田ボール４を複数のクリーム半田２４に当接する半田ボール配置工程を有している。なお、半田ボール配置工程の詳細は、前記実施の形態１で説明した半導体装置配置工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができるので、重複する説明は省略する。
【００９０】
次に、ボールマウント工程には、複数の半田ボール４および複数のクリーム半田２４を加熱溶融させて接合するリフロー工程が含まれる。リフロー工程は前記実施の形態１で説明したリフロー工程において説明した、ランド２２をランド３１、表面２２ａを表面３１ａ、側面２２ｂを側面３１ｂに読み替えて適用することができる。代表的な構成および効果について説明すると、ランド３１の表面３１ａに表面３１ａの中央から側面３１ｂに向かって溝部２２ｃを形成する。これより、ランド３１およびランド３１上の溶融した半田材２４ｂで囲まれた空間にフラックス２４ａを溜めることができる。換言すれば側面３１ｂ側へのフラックス２４ａの流出を抑制することができる。この結果、半田ボール４とフラックス２４ａの接触量を増大させることができるので、半田ボール４およびランド３１の接合特性を十分に向上させることができる。したがって、例えば大気（空気）雰囲気中でボールマウント工程を行った場合であっても、ランド３１と半田ボール４をしっかりと接合することができる。半田ボール４はランド３１と前記実施の形態１で説明した実装基板２０のランド２２を接続する導電性部材なので、これをしっかりと接合することにより、半導体装置（ＢＧＡ３０）と実装基板２０の接続信頼性を向上させることができる。
【００９１】
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９２】
例えば、実施の形態１で説明したランド形状と実施の形態２で説明したランド形状を組み合わせることもできる。すなわち、実施の形態１のランド２２の表面２２ａは、実装基板２０の主面２ａに沿った略平坦な面としたが、実施の形態２で説明したように、表面２２ａの中央から側面２２ｂに向かって徐々に表面２２ａの高さが高くなる斜面となるように形成することもできる。この場合、ランド２２に囲まれる空間の体積は実施の形態１と比較してさらに増大するので、より多くのフラックス２４ａを溜めることができる。
【００９３】
また、例えば、実施の形態３では、半導体装置のボールマウント工程に適用する実施態様として実施の形態１で説明した溝部２２ｃの形状を適用した例を説明したが、実施の形態１で説明した溝部２２ｄや、実施の形態２で説明したランド２６、あるいはこれらの組み合わせを適用しても良い。
【産業上の利用可能性】
【００９４】
本発明は、実装基板あるいは半導体装置に形成されるランドと半田ボールを接合する工程を有する半導体装置、あるいは半導体装置の実装構造体に利用可能である。
【符号の説明】
【００９５】
１ 半導体チップ
１ａ 主面（上面）
１ｂ 裏面（下面）
１ｃ パッド（電極パッド）
２ インタポーザ基板（配線基板、パッケージ基板）
２ａ 主面（上面）
２ｂ 裏面（下面）
３ ランド（端子）
４ 半田ボール（半田材）
５ 端子（ボンディングリード）
６ ワイヤ（導電性部材）
７、８ ソルダレジスト膜（絶縁膜）
８ａ 開口部
９ 封止樹脂（封止体）
１０、３０ ＢＧＡ（半導体装置）
１１ 空間
２０ 実装基板（配線基板、マザーボード）
２０ａ 主面（上面）
２０ｂ 半導体装置搭載領域
２１ ソルダレジスト膜（絶縁膜）
２１ａ 開口部
２２ ランド（端子）
２２ａ 表面
２２ｂ 側面
２２ｃ 溝部
２２ｄ 溝部
２３ 配線
２４ クリーム半田（接合用部材）
２４ａ フラックス（フラックス成分）
２４ｂ 半田材（半田成分）
２５ 半田材（半田ボール）
２６ ランド
２６ａ 表面
２６ｂ 側面
３１ ランド
３１ａ 表面
３１ｂ 側面
４０ 実装基板
４１ ランド
４１ａ 表面
４１ｂ 側面
【特許請求の範囲】
【請求項１】
（ａ）半導体チップが搭載された第１主面、前記第１主面と反対側に位置する第１裏面、前記第１裏面に配置され前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程、
（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程、
（ｃ）前記半導体装置の前記第１裏面と、前記配線基板の前記第２主面とを対向配置した状態で、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程、を含み、
前記（ｃ）工程には、
（ｃ１）前記複数の第２端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｃ３）前記（ｃ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の第２端子は、前記半導体装置の第２裏面と対向する前記表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面には、前記表面の中央から前記第２端子の側面に向かって溝部が形成されていることを特徴とする半導体装置の実装方法。
【請求項２】
請求項１において、
前記（ｃ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の実装方法。
【請求項３】
請求項２において、
前記溝部の周囲は前記第２端子に囲まれていることを特徴とする半導体装置の実装方法。
【請求項４】
請求項３において、
前記（ｃ３）工程では、前記半田ボールの頂点が、前記第２端子と溶融した前記接合用部材に含まれる半田成分とで囲まれる空間内に位置するように配置されていることを特徴とする半導体装置の実装方法。
【請求項５】
請求項４において、
前記複数の第２端子は銅からなる銅膜であり、
前記（ｃ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の実装方法。
【請求項６】
請求項５において、
前記溝部は、前記第２端子の前記表面から前記配線基板の前記主面に向かって円柱状に形成されていることを特徴とする半導体装置の実装方法。
【請求項７】
請求項１において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の実装方法。
【請求項８】
（ａ）半導体チップが搭載された第１主面、前記第１主面と反対側に位置する第１裏面、前記第１裏面に配置され前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程、
（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程、
（ｃ）前記半導体装置の前記第１裏面と、前記配線基板の前記第２主面とを対向配置した状態で、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程、を含み、
前記（ｃ）工程には、
（ｃ１）前記複数の第２端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｃ３）前記（ｃ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の第２端子は、前記半導体装置の第２裏面と対向する前記表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面は、前記表面の中央の高さが最も低く、前記側面に向かって徐々に高くなる斜面となっていることを特徴とする半導体装置の実装方法。
【請求項９】
請求項８において、
前記（ｃ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の実装方法。
【請求項１０】
請求項９において、
前記（ｃ３）工程では、前記半田ボールの頂点が、前記第２端子の中央に位置するように配置されていることを特徴とする半導体装置の実装方法。
【請求項１１】
請求項１０において、
前記複数の第２端子は銅からなる銅膜であり、
前記（ｃ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の実装方法。
【請求項１２】
請求項８において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の実装方法。
【請求項１３】
（ａ）主面、前記主面と反対側に位置する裏面、前記裏面を覆うように形成され複数の開口部が形成された絶縁膜、および前記裏面に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の端子を有する配線基板の前記主面上に半導体チップを搭載し、前記複数の端子と前記半導体チップを電気的に接続する工程、
（ｂ）複数の半田ボールを準備して、前記複数の端子とそれぞれ電気的に接続する工程、を含み、
前記（ｂ）工程には、
（ｂ１）前記複数の端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｂ２）前記（ｂ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｂ３）前記（ｂ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の端子は、前記配線基板の前記裏面との対向面、前記対向面の反対側に位置する前記表面、および前記表面と前記対向面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面には、前記表面の中央から前記端子の側面に向かって溝部が形成されていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記（ｂ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４において、
前記溝部の周囲は前記端子に囲まれていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５において、
前記（ｂ３）工程では、前記半田ボールの頂点が、前記端子と溶融した前記接合用部材に含まれる半田成分とで囲まれる空間内に位置するように配置されていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６において、
前記複数の端子は銅からなる銅膜であり、
前記（ｂ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７において、
前記溝部は、前記端子の前記表面から前記配線基板の前記裏面に向かって円柱状に形成されていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１３において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の製造方法。
【請求項１】
（ａ）半導体チップが搭載された第１主面、前記第１主面と反対側に位置する第１裏面、前記第１裏面に配置され前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程、
（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程、
（ｃ）前記半導体装置の前記第１裏面と、前記配線基板の前記第２主面とを対向配置した状態で、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程、を含み、
前記（ｃ）工程には、
（ｃ１）前記複数の第２端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｃ３）前記（ｃ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の第２端子は、前記半導体装置の第２裏面と対向する前記表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面には、前記表面の中央から前記第２端子の側面に向かって溝部が形成されていることを特徴とする半導体装置の実装方法。
【請求項２】
請求項１において、
前記（ｃ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の実装方法。
【請求項３】
請求項２において、
前記溝部の周囲は前記第２端子に囲まれていることを特徴とする半導体装置の実装方法。
【請求項４】
請求項３において、
前記（ｃ３）工程では、前記半田ボールの頂点が、前記第２端子と溶融した前記接合用部材に含まれる半田成分とで囲まれる空間内に位置するように配置されていることを特徴とする半導体装置の実装方法。
【請求項５】
請求項４において、
前記複数の第２端子は銅からなる銅膜であり、
前記（ｃ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の実装方法。
【請求項６】
請求項５において、
前記溝部は、前記第２端子の前記表面から前記配線基板の前記主面に向かって円柱状に形成されていることを特徴とする半導体装置の実装方法。
【請求項７】
請求項１において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の実装方法。
【請求項８】
（ａ）半導体チップが搭載された第１主面、前記第１主面と反対側に位置する第１裏面、前記第１裏面に配置され前記半導体チップと電気的に接続される複数の第１端子、および前記複数の第１端子に接合される複数の半田ボールを有する半導体装置を準備する工程、
（ｂ）第２主面、前記第２主面を覆うように形成され複数の開口部が形成された絶縁膜、および前記第２主面上に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の第２端子、を有する配線基板を準備する工程、
（ｃ）前記半導体装置の前記第１裏面と、前記配線基板の前記第２主面とを対向配置した状態で、前記半導体装置の前記複数の第１端子と、前記配線基板の前記複数の第２端子を、前記複数の半田ボールを介してそれぞれ電気的に接続する工程、を含み、
前記（ｃ）工程には、
（ｃ１）前記複数の第２端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｃ２）前記（ｃ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｃ３）前記（ｃ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の第２端子は、前記半導体装置の第２裏面と対向する前記表面、および前記表面と前記第２主面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面は、前記表面の中央の高さが最も低く、前記側面に向かって徐々に高くなる斜面となっていることを特徴とする半導体装置の実装方法。
【請求項９】
請求項８において、
前記（ｃ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の実装方法。
【請求項１０】
請求項９において、
前記（ｃ３）工程では、前記半田ボールの頂点が、前記第２端子の中央に位置するように配置されていることを特徴とする半導体装置の実装方法。
【請求項１１】
請求項１０において、
前記複数の第２端子は銅からなる銅膜であり、
前記（ｃ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の実装方法。
【請求項１２】
請求項８において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の実装方法。
【請求項１３】
（ａ）主面、前記主面と反対側に位置する裏面、前記裏面を覆うように形成され複数の開口部が形成された絶縁膜、および前記裏面に形成され前記複数の開口部において前記絶縁膜からそれぞれ露出する複数の端子を有する配線基板の前記主面上に半導体チップを搭載し、前記複数の端子と前記半導体チップを電気的に接続する工程、
（ｂ）複数の半田ボールを準備して、前記複数の端子とそれぞれ電気的に接続する工程、を含み、
前記（ｂ）工程には、
（ｂ１）前記複数の端子の表面に、フラックス成分を含む複数の接合用部材をそれぞれ配置する工程、
（ｂ２）前記（ｂ１）工程の後、前記複数の半田ボールを前記複数の接合用部材にそれぞれ当接させる工程、
（ｂ３）前記（ｂ２）工程の後、前記複数の半田ボールおよび前記複数の接合用部材を加熱溶融させて接合する工程、が含まれ、
前記複数の端子は、前記配線基板の前記裏面との対向面、前記対向面の反対側に位置する前記表面、および前記表面と前記対向面との間に位置し前記絶縁膜から露出する側面をそれぞれ有し、
前記表面には、前記表面の中央から前記端子の側面に向かって溝部が形成されていることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記（ｂ）工程は、空気雰囲気中で行うことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４において、
前記溝部の周囲は前記端子に囲まれていることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５において、
前記（ｂ３）工程では、前記半田ボールの頂点が、前記端子と溶融した前記接合用部材に含まれる半田成分とで囲まれる空間内に位置するように配置されていることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６において、
前記複数の端子は銅からなる銅膜であり、
前記（ｂ）工程の前には、前記銅膜が露出していることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７において、
前記溝部は、前記端子の前記表面から前記配線基板の前記裏面に向かって円柱状に形成されていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１３において、
前記複数の半田ボールは、鉛フリー半田からなることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１１−７１２５９（Ｐ２０１１−７１２５９Ａ）
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願番号】特願２００９−２２０２３１（Ｐ２００９−２２０２３１）
【出願日】平成２１年９月２５日（２００９．９．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年４月７日（２０１１．４．７）
【国際特許分類】
【出願日】平成２１年９月２５日（２００９．９．２５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]