半導体装置の製造方法及び半導体装置
【課題】回路基板上にフリップチップボンディングされた半導体基板をエッチングにより薄い半導体チップに加工する際、エッチング保護膜に保護された半導体基板の端面近傍がエッチング残渣として半導体チップの裏面に残留することを防止する。
【解決手段】半導体基板２１の主面６ａに半導体チップ２０を画定する分割用溝９を形成し、この半導体基板２１を回路基板１５にフリップチップボンディングする。その後、半導体基板２１の裏面１ｂを分割用溝９が表出するまでエッチングして、分割用溝９で画定される半導体チップ２０を回路基板１５上に形成する。他方、分割用溝９より外側部分は、エッチング保護膜１４の除去により、外側部分上に残留するエッチング残渣１７と共に除去される。
【解決手段】半導体基板２１の主面６ａに半導体チップ２０を画定する分割用溝９を形成し、この半導体基板２１を回路基板１５にフリップチップボンディングする。その後、半導体基板２１の裏面１ｂを分割用溝９が表出するまでエッチングして、分割用溝９で画定される半導体チップ２０を回路基板１５上に形成する。他方、分割用溝９より外側部分は、エッチング保護膜１４の除去により、外側部分上に残留するエッチング残渣１７と共に除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上にフリップチップボンディングされた半導体基板を、裏面からエッチングすることで製造される薄い半導体チップを備えた半導体装置の製造方法及びその半導体チップに関し、とくに半導体チップ裏面の周辺に半導体基板のエッチング残渣を残留させない半導体装置の製造方法及びその半導体チップに関する。
【背景技術】
【０００２】
主面に半導体素子が形成された薄い半導体基板からなる半導体チップを、フリップチップボンディングにより回路基板上に接続した半導体装置が使用される分野がある。例えば、量子井戸型赤外検知装置あるいは薄いカードに組み込まれる集積回路である。
【０００３】
量子井戸型赤外検知装置では、半導体素子として赤外線検知素子が形成された化合物半導体基板からなる半導体チップが、信号処理回路が形成されたＳｉ回路基板上にフリップチップボンディングにより接続される。かかる接続構造を有する赤外検知装置では、赤外線は化合物半導体基板の裏面から入射される。この構造では、化合物半導体基板の裏面から素子が形成された主面まで透過する入射赤外光の減衰を小さくするために、化合物半導体基板の厚さは十分に薄くなければならない。また、赤外検知装置は冷却して使用されることが多く、熱応力による接続用金属電極（バンプ）の破壊を避けるためにも、薄い化合物半導体基板が用いられる。さらに、化合物半導体基板を薄くすることで、入射赤外線が、化合物半導体基板の主面と裏面間の反射を通して隣接する赤外検知素子に入射するクロストークを防止している。
【０００４】
薄いカードに組み込まれる集積回路では、半導体素子としてトランジスタ等の能動又は受動素子を含む回路が形成された半導体チップを、薄い配線基板（回路基板）上に搭載する。このとき、全体の厚さを薄くするために、半導体チップはフリップチップボンディングにより回路基板に接続され、その半導体チップも極めて薄いものが使用される。
【０００５】
しかし、薄い半導体チップはボンディングの際に破損し易く、薄い半導体チップをそのままフリップチップボンディングすることは極めて難しい。とくに、化合物半導体基板は破損し易く、薄い化合物半導体チップのフリップチップボンディングは難しい。
【０００６】
このような薄い半導体チップのフリップチップボンディングを回避するため、厚い半導体基板をフリップチップボンディングした後、フリップチップボンディングされている半導体基板の裏面（ボンデング面の反対側の面）をエッチングにより除去し、半導体基板を薄くして所望の薄い半導体チップとする半導体装置の製造方法が用いられている。以下、量子井戸型赤外検知装置の製造工程を例に、従来の半導体装置の製造方法を説明する。
【０００７】
図５は従来の半導体装置製造工程断面図であり、フリップチップボンディングされた薄い半導体チップを備えた半導体装置の製造工程の概要を表している。図６は従来の半導体装置平面図であり、図５を上方から見た構造を表している。
【０００８】
図５（ａ）を参照して、先ず、ＧａＡｓ基板１（第１の基板）上に素子形成層６を積層した半導体基板２１を形成する。次いで、素子形成層６に赤外線検知素子を形成する。さらに、半導体基板２１表面に、赤外線検知素子に接続するＩｎからなるバンプ１３を形成する。これとは別に、回路基板１５として、Ｓｉ基板を用いたシリコン集積回路からなるＳｉ信号処理回路（ＲＯＩＣ：Ｒｅａｄ−Ｏｕｔ ＩＣ）を形成する。
【０００９】
次いで、図５（ａ）及び図６を参照して、この半導体基板２１を回路基板１５上にフリップチップボンディングする。その結果、半導体基板２１の赤外検知素子と回路基板１５のＳｉ信号処理回路とは、バンプ１３により電気的及び機械的に接続される。
【００１０】
次いで、図５（ｂ）及び図６を参照して、ウエットエッチングにより半導体基板２１の裏面をエッチングして、半導体基板２１の裏面に位置するＧａＡｓ基板１を除去し、素子形成層６からなる半導体チップ２０を形成する。その結果、回路基板１５上に、薄い半導体チップ２０がフリップチップボンディングされた半導体装置が製造される。
【００１１】
このように、薄い半導体チップ２０をフリップチップボンディングすることなく、回路基板１５上に薄い半導体チップ２０がフリップチップボンディングされた半導体装置が製造される。
【００１２】
しかし、上述した半導体装置の製造方法では、半導体基板２１の裏面のウエットエッチングの際に、ＧａＡｓ基板１（第１の基板）のエッチング残渣が発生するという問題が生ずる。以下、詳細な製造工程に基づきその問題点を説明する。
【００１３】
図７は従来の半導体装置製造工程断面図（その１）、図８は従来の半導体装置製造工程断面図（その２）であり、量子井戸型赤外検知装置の断面を表している。
【００１４】
図７（ａ）を参照して、従来の半導体装置の製造方法では、まず、半導体基板２１に半導体素子２２、例えば量子井戸型赤外検知素子を形成する。
【００１５】
半導体基板２１は、例えばＧａＡｓ基板１（第１の基板１）と、その上にエッチング停止層２を介して形成された素子形成層６とを備える。この素子形成層６は、ＧａＡｓ基板１側から順に積層された下部コンタクト層３、光吸収層４及び上部コンタクト層５の化合物半導体からなる積層構造を有する。光吸収層４は量子井戸層のサブバンド間遷移により赤外線を吸収して電子を伝導帯に励起し、その結果、下部コンタクト層３と上部コンタクト層５の間に検出電流が流れる。
【００１６】
下部コンタクト層３を除く素子形成層６は、上部コンタクト層５及び光吸収層４を分断し、下部コンタクト層３の表面に達する素子分離溝８により、格子状に分離されている。分断された素子形成層６は、それぞれ１個の半導体素子２２（赤外検知素子）を構成し、素子形成層全体は、各半導体素子２２をＧａＡＳ基板１上面に格子状に敷きつめた二次元の赤外検知装置を構成する。
【００１７】
半導体素子２２は、各半導体素子２２ごとに独立した光吸収層４及び独立した上部コンタクト層５を有し、さらに、光吸収層４の下端に接する下部コンタクト層３を有して構成される。この下部コンタクト層３は、素子分離溝８により分離されておらず、全半導体素子２２に共通する下部コンタクト層３として機能する。
【００１８】
上部コンタクト層５の上面には回折格子７が形成され、その上面に保護膜１０（パッシベーション膜）が設けられる。通常、保護膜１０は、半導体基板２１の端面に延在して設けられる。さらに、各半導体素子２２を構成する上部コンタクト層５の上面に、上部コンタクト層５とオーミック接続する第１の電極１１が形成され、この第１の電極１１上にＩｎからなるバンプ１３が形成される。
【００１９】
かかる半導体素子２２が形成された半導体基板２１は、その後、素子形成領域を囲む分割線１８に沿って切断され、半導体チップ２０の大きさに分割される。
【００２０】
次いで、図７（ｂ）を参照して、回路基板１５上に形成された第２の電極１６にバンプ１３を当接させて、半導体基板２１を回路基板１５上にフリップチップボンディングして固定する。
【００２１】
次いで、半導体基板２１の周辺近傍に、ボンデングされた半導体基板２１と回路基板１５との隙間を埋めるエッチング保護膜１４を形成する。このエッチング保護膜１４は、半導体基板２１の端面６ｃを覆うように形成される。
【００２２】
次いで、図８（ｃ）を参照して、エッチング停止層２に対してＧａＡｓ基板１を選択的にエッチングするエッチャントを用いて、エッチング保護膜１４に被覆されていないＧａＡｓ基板１の裏面（図７の紙面上方側の面）からＧａＡｓ基板１をエッチングして除去する。このとき、エッチング停止層２はエッチングストッパとして機能する。その結果、半導体素子２２（例えば赤外検知素子）が形成された素子形成層６及びエッチング停止層２からなる半導体チップ２０が形成される。
【００２３】
次いで、図８（ｄ）を参照して、エッチング保護膜１４を除去する。これにより、回路基板１５上にフリップチップボンディングされた半導体チップを有する半導体装置が製造される。
【００２４】
上述した従来の製造方法により、回路基板上に薄い半導体チップがフリップチップボンディングされている半導体装置を製造することができる。しかし、この方法では、ＧａＡｓ基板１（第１の基板）を完全に除去することが難しく、その一部がエッチング残渣として残留することがある。
【００２５】
図８（ｃ）を参照して、ＧａＡｓ基板１（第１の基板）をエッチングする際、半導体基板１の端面６ｃは、素子形成層６の端面がエッチングされることを防止するために、エッチング保護膜１４により被覆される。このエッチング保護膜１４は、ＧａＡｓ基板１の端面をも被覆する。そのため、ＧａＡｓ基板１の端面にはエッチャントが供給されず、エッチングが進行しない。このため、エッチングはＧａＡｓ基板１の裏面からのみ進行する。その結果、ＧａＡｓ基板１の周縁部分がエッチングされずに残り、素子形成層６からなる半導体チップ２０の裏面（図８の紙面上方の面）周辺に突起状のエッチング残渣１７として残留することがある。
【００２６】
このエッチング残渣１７は、図８（ｄ）を参照して、エッチング保護膜１４を除去した後もそのまま残留する。そして、その後の工程において半導体チップ２０から剥離して異物となり、異物混入に起因する障害を引き起こすことがある。
【００２７】
とくに、量子井戸のサブバンド間遷移を利用する赤外検知装置では、半導体チップ２０を真空容器に収容し冷却して使用するため、剥離したエッチング残渣１７が真空装置内を浮遊し、赤外線の入射面である半導体チップ２０の裏面に付着して入射赤外線を遮蔽するおそれがある。このように、真空容器中で冷却されている半導体装置では、その表面に付着したエッチング残渣１７を除去することは難しく、赤外検知装置の信頼性を著しく劣化させる。
【００２８】
エッチング残渣１７を残さないために、ＧａＡｓ基板１をオーバエッチングすることも考えられる。しかし、ＧａＡｓ基板１のエッチングは、エッチング保護膜１４に被覆された端面に近い周辺部で遅く中央部で早い。このため、ＧａＡｓ基板１の周辺部にエッチング残渣１７が残らないようにオーバエッチングを行なうと、ＧａＡｓ基板１の中央部ではオーバエッチングが過剰となり、エッチング停止層２が除去されて半導体素子２２を破壊することがある。また、エッチング停止層２が除去されない場合でも、経験上、オーバエッチングは素子特性に悪影響を及ぼすことが知られている。このため、ＧａＡｓ基板１の過剰なオーバエッチングは避けなければならない。従って、エッチング残渣１７を残さずにＧａＡｓ基板１を除去することは難しい。
【００２９】
上述した下部コンタクト層３を共有する半導体装置の他に、下部コンタクト層３を含めて各赤外検知素子が分離している半導体装置が知られている（例えば、特許文献１参照。）。
【００３０】
各赤外検知素子が分離して独立している半導体装置は、図７を参照して、素子分離溝８を、下部コンタクト層３及びエッチング停止層２を貫通し、ＧａＡｓ基板１に達するように形成する。
【００３１】
次いで、図８（ｃ）を参照し、ＧａＡｓ基板１を裏面からエッチングして除去する。その結果、ＧａＡｓ基板１が除去された後の素子形成層６及びエッチング停止層２は、素子分離溝８により分断され、それぞれ分断された素子形成層６（分断されたエッチング停止層２を含む）からなる赤外検知素子２２が形成される。この分断された赤外検知素子２２は、回路基板１５上にバンプ１３により各赤外検知素子ごとにフリップチップボンディングされ固定されている。
【００３２】
続いて、図８（ｄ）を参照して、エッチング保護膜１４を除去して、回路基板１５上に個々の赤外検知素子２２が固定された半導体装置が製造される。
【００３３】
この個々の赤外検知素子が回路基板１５上にフリップチップボンディングにより固定された半導体装置でも、図８を参照して、周辺近傍の赤外検知素子上にエッチング残渣１７が残るので、使用中に剥離して異物となり半導体装置の信頼性が損なわれる。
【００３４】
上述した分離された赤外検知素子を用いる半導体装置において、エッチング残渣が残る周辺部の赤外検知素子を固定せず、エッチング保護膜の除去と同時に周辺部の赤外検知素子をエッチング残渣１７と共に除去することにより、エッチング残渣がない赤外検知素子のみを回路基板１５上に残すことも考えられる。
【００３５】
しかし、各半導体素子が半導体チップ内に一体に形成される半導体装置、例えば各半導体素子が共有する下部コンタクト層３により一体に形成される半導体チップを備える半導体装置では、エッチング残渣が残る半導体素子を分断して除去することはできない。
【特許文献１】特開２００３−１７９２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
上述したように、回路基板上にフリップチップボンディングされた薄い半導体チップを備えた半導体装置は、従来、回路基板上に半導体基板をフリップチップボンディングしたのち、半導体基板を裏面からエッチングして薄い半導体チップとすることで製造されていた。
【００３７】
しかし、この従来の半導体装置の製造方法では、半導体基板の除去が不十分になりやすく、半導体チップの裏面周辺に、エッチング残渣が残るという問題があった。このエッチング残渣は、使用中に剥離して半導体チップに再付着し、入射赤外線を遮断したり素子の誤動作を発生させることがあり、半導体素子の信頼性を損なう原因となる。
【００３８】
半導体基板のエッチングにより、半導体チップを形成する代わりに、個々の分断された半導体素子を形成する従来の半導体装置では、半導体基板周辺に形成された半導体素子を、フリップチップボンディングにより固定せず、半導体素子の裏面に残留するエッチング残渣と共に除去することでエッチング残渣の残留を回避することも考えられる。
【００３９】
しかし、半導体基板のエッチングにより半導体チップが形成され、各半導体素子が半導体チップと一体の構造をとる半導体装置では、周辺の半導体素子を分断して除去することができない。このため、かかる周辺の半導体素子をエッチング残渣と共に除去するという半導体の製造方法を適用することができない。
【００４０】
本発明は、回路基板上に半導体基板をフリップチップボンディングしたのち、半導体基板を裏面からエッチングして薄い半導体チップとすることで製造され半導体装置及びその製造方法に関し、半導体チップ上に半導体基板のエッチング残渣が残留しない半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００４１】
上記課題を解決するために、本発明の第１の構成の半導体装置の製造方法は、
半導体基板の主面に半導体素子の形成領域を囲む分割用溝を形成する工程と、半導体基板を回路基板上にフリップチップボンディングする工程と、半導体基板の外周端面にエッチング保護膜を形成する工程と、半導体基板を前記主面の反対面からエッチングして、エッチングされた前記反対面に前記分割用溝が表出するまで半導体基板を薄くする裏面エッチング工程と、エッチング保護膜を除去すると同時に、半導体基板の分割用溝の外側領域を除去し、分割用溝により画定された半導体基板の領域からなる半導体チップを形成する工程とを有する。
【００４２】
上記第１の構成では、半導体基板の主面（素子形成面）に半導体チップを画定する分割用溝が形成される。この半導体基板を回路基板にフリップチップボンディングしたのち、半導体基板を裏面（主面の反対面）から分割用溝が表出するまで裏面エッチングする。その結果、分割用溝で画定される半導体チップが回路基板上に残り半導体装置が製造される。他方、分割用溝より外側の部分は、回路基板上から除去される。
【００４３】
エッチング残渣は、分割用溝の外側に形成されるから、この部分の除去と同時にエッチング残渣も除去される。従って、本第１の構成により、エッチング残渣のない半導体装置が製造される。また、半導体チップの端面はエッチング面である分割用溝の内壁面からなるから、半導体チップの信頼性が向上する。
【００４４】
上記半導体基板として、第１の基板上に順次形成されたエッチング停止層及び素子形成層を備えた半導体基板を用いてもよい。このとき、分割用溝を、素子形成層及びエッチング停止層を貫通するように形成し、エッチング停止層をストッパとして第１の基板を裏面エッチングして除去する。
【００４５】
この構成ではエッチング停止層が、第１の基板の裏面エッチングのストッパとして機能するから、裏面エッチングのオーバエッチングによりエッチング残渣を少なくしても、素子形成層の破壊が抑制され、半導体素子の性能劣化が防止される。従ってより確実にエッチング残渣の残留を防止することができる。
【００４６】
さらに上記エッチング停止層を含む構成において、分割用溝をエッチング停止層をストッパとするエッチングにより形成し、その後、分割用溝の底に表出するエッチング停止層をエッチングして除去することもできる。これにより、分割用溝の深さを揃えることができる。このため、分割用溝の深さのバラツキにより生ずる半導体基板の実質的な厚さ（半導体基板の厚さから分割用溝の深さを減じた厚さ）の減少が回避され、フリップチップボンディングの際の半導体基板の破損を抑制することができる。
【００４７】
さらに、裏面エッチング工程の前に、分割用溝の内壁面上を被覆し、埋め込み半導体基板の主面に延在する保護膜（パッシベーション膜）を形成してもよい。半導体基板は裏面エッチングにより分割用溝から分割されて半導体チップが形成されるので、半導体チップの端面は保護膜が形成された分割用溝の内壁面から構成される。従って、半導体チップの端面は、保護膜が形成されたエッチング面からなるので、半導体チップの信頼性が向上する。
【００４８】
本発明の第２の構成の半導体装置は、主面に半導体素子が形成された半導体チップが回路基板上面にフリップチップボンディングされている半導体装置に関し、半導体チップは、フリップチップボンディングされた半導体基板の裏面をエッチングして薄くされた半導体基板からなり、半導体チップの端面はエッチング面からなることを特徴とする。
【００４９】
即ち、半導体チップはボンデングされた半導体基板の裏面エッチングにより形成され、かつ半導体チップ端面はエッチング面とされる。
【００５０】
従来、フリップチップボンディングされる半導体基板は厚いため、ダイシングソーを用いて半導体チップの大きさに切断され、回路基板上にボンディングされていた。従って、半導体基板の端面は機械的な切断面であり、ここから汚染物質が浸透するおそれがあり信頼性を劣化させる。なお、半導体基板の端面には素子形成層の端面が表出するため、素子形成層を破損することなく端面をエッチング面にすることは難しい。
【００５１】
本第２の構成では、半導体チップの端面がエッチング面であるため、従来の端面が切断面からなる半導体チップに比べて高い信頼性を有する。
【００５２】
かかる端面がエッチング面からなる半導体チップは、半導体基板の主面にエッチングにより形成した分割用溝（半導体チップを画定する溝である）の内壁面を端面とすることで実現される。
【００５３】
即ち、ボンディングされた半導体基板の裏面エッチングにより分離溝の深さより薄くされた半導体基板は、分割用溝から分割され、半導体チップとその外側部分とに２分される。その結果、半導体チップの端面は分割用溝の表面、即ちエッチング面から構成されることとなる。
【００５４】
さらに、分割用溝の内壁面を被覆する保護膜（パッシベーション膜）を設けることで、より信頼性を向上することができる。この保護膜は、半導体チップの主面上をも被覆し、半導体素子を保護するものを用いることもできる。
【００５５】
第２の構成において、第１の基板上にエッチング停止層を介して形成された素子形成層を半導体基板とし、分割用溝を、素子形成層及びエッチング停止層を貫き形成したものとすることができる。この構造は、分割用溝の深さを揃えることが容易であり、かつ第１の基板をより確実に除去することができる。
【発明の効果】
【００５６】
本発明によれば、フリップチップボンディングされている半導体基板をエッチングして薄くしたとき、半導体基板の主面に形成された分割用溝に従い半導体チップとその外側部分の半導体基板とに分離され、エッチング残渣が残る外側部分は容易に除去される。従って、エッチング残渣が残留しない信頼性の高い半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００５７】
本発明を、赤外線検知装置に関する実施形態を参照しつつ説明する。
【００５８】
図１は本発明の実施形態製造工程断面図（その１）、図２は本発明の実施形態製造工程断面図（その２）、図３は本発明の実施形態製造工程断面図（その３）であり、赤外線検知素子が二次元に配置された半導体装置を表している。
【００５９】
図１（ａ）を参照して、本発明の赤外線検知装置に関する実施形態では、まず、厚さ６００μｍの半絶縁性ＧａＡｓ基板からなる第１の基板１上に、厚さ０．３〜０．５μｍのＩｎＧａＰからなるエッチング停止層２、厚さ０．１〜０．５μｍのｎ型ＧａＡｓからなる下部コンタクト層３、厚さ０．５〜３．５μｍのｎ型光吸収層４及び厚さ０．３〜０．５μｍのｎ型ＧａＡｓからなる上部コンタクト層５をこの順にエピタキシャル成長して、第１の基板１と、その上に積層されたこれらのエピタキシャル層からなる半導体基板２１を形成する。なお、下部コンタクト層３、光吸収層４及び上部コンタクト層５から構成される素子形成層６は、通常は厚さ５μｍ以下である。
【００６０】
光吸収層４は、ＧａＡｓの井戸層とＡｌＧａＡｓの障壁層とを積層した多重量子井戸構造からなり、入射した１０μｍ近傍の赤外線を井戸層に形成されるサブバンド間の電子遷移により吸収する。その結果、上部及び下部コンタクト層５、３に検出電流が流れる。
【００６１】
次いで、図１（ｂ）を参照して、上部コンタクト層５の上面（半導体基板２１の主面６ａであり同時に素子形成層６の主面６ａでもある。）に、光結合器構造として回折格子７を形成する。この回折格子７は、第１の基板１から素子形成層６にほぼ垂直に入射された赤外線を回折し、散乱光として反射する。従って、反射した赤外光は光吸収層４に斜めに入射される。量子井戸構造からなる光吸収層４は垂直に入射する赤外線をあまり吸収しない。しかし、回折格子７により反射された赤外線は光吸収層４へ斜めに入射するので、光吸収層４による吸収が多くなり、赤外線検知素子２２（図１（ｃ）参照）の感度が向上する。
【００６２】
次いで、図１（ｃ）を参照して、ドライエッチングを用いて、上部コンタクト層５及び光吸収層４を貫通し、下部コンタクト層３の上面に達する又は下部コンタクト層３の上面を浅くエッチングする素子分離溝８を形成する。この素子分離溝８は、素子形成層６の上面（主面６）からエッチングにより、主面６内を縦横に交差する複数の平行な溝として形成され、上部コンタクト層５及び光吸収層４を格子状に分離する。その結果、素子分離溝８により分離された上部コンタクト層５及び光吸収層４と、共通電極として下部コンタクト層３とを有する赤外検知素子２２（半導体素子２２）が形成される。
【００６３】
なお、素子分離溝８を形成するためのドライエッチングに代えて、フォトレジストマスクを用いたウエットエッチングにより形成することもできる。さらに、光吸収層４と下部コンタクト層３との間、又は、上部コンタクト層３中の浅い位置に、エッチングストッパ、例えばＩｎＧａＡｓ層を挿入して、素子分離溝８形成のためのエッチングのストッパとしてもよい。これにより、深さが揃った素子分離溝８を形成することができる。
【００６４】
次いで、図１（ｄ）を参照して、分割用溝９を形成する。分割用溝９は、半導体基板２１の半導体チップ２０となる領域を画定するもので、素子分離溝７で分離された領域（赤外検知素子の形成領域）を囲むように形成される。
【００６５】
分割用溝９は、素子形成層６、即ち、上部コンタクト層５、光吸収層４及び下部コンタクト層３を貫き、さらにエッチング停止層２をも貫通して第１の基板１に達するようにエッチングにより形成される。このエッチングは、まず、以下に説明するストッパ層２をエッチングストッパとするドライエッチング又はウエットエッチングと、その後なされる分割用溝９の底面に表出するストッパ層２を除去するエッチングとの２段階のエッチングから構成される。
【００６６】
ドライエッチングとして、例えばＳｉＣｌ4 及びＣｌ2 の混合ガスをエッチングガスとするプラズマエッチングを用いることができる。このエッチングガスを用いたエッチングでは、分割用溝９（分割用溝９の上部）の底がエッチング停止層２に達すると、エッチングガスに含まれるＣｌとエッチング停止層２に含まれるＩｎとが反応してＩｎとＣｌを含む反応生成物が生成される。この反応生成物は、上部コンタクト層５、光吸収層４及び下部コンタクト層３のエッチングで生ずるＧａ又はＡｓを含む反応生成物に比べて蒸気圧が高いため、エッチング停止層２のエッチング速度を低下させる。その結果、このドライエッチングにおいて、ＩｎＧａＡｓからなるエッチング停止層２はエッチングストッパとして機能する。
【００６７】
ウエットエッチングには、例えは燐酸、過酸化水素水及び水を、２：１：３の容積比で混合したエッチャントを用いることができる。このエッチャントは、ＩｎＧａＰからなるストッパ層に対して２ＧａＡｓを主成分とする上部コンタクト層５、光吸収層４及び下部コンタクト層３は十分大きなな選択性を有する。このため、エッチング停止層２はこのエッチングストッパとして機能する。このウエットエッチングを、上述したドライエッチンの後に行い、ドライエッチングで生ずる分割用溝９壁面の欠陥を少なくしてもよい。
【００６８】
上述のドライエッチング又はウエットエッチングにより、上部コンタクト層５、光吸収層４及び下部コンタクト層３を貫き、底面にエッチング停止層２を表出する分割用溝９（分割用溝９の上部）が形成される。その後、分割用溝９（分割用溝９の上部）の底面に表出するＩｎＧａＰからなるエッチング停止層２を、エッチングして除去する。
【００６９】
このエッチング停止層２のエッチングは、例えば、ＨＣｌの膿水溶液をエッチャントとする３０秒間のウエットエッチングによりなされる。これにより、素子形成層６及びエッチング停止層２を貫通する分割用溝９が形成される。
【００７０】
上述したエッチングにより分割用溝９を形成する方法に代えて、ダイシングソーを用いて素子形成層６に溝を形成し、その後、同様の２段階エッチングにより分割用溝９を形成することもできる。これにより、迅速に分割用溝９を形成することができる。
【００７１】
次いで、図２（ｅ）を参照して、素子形成層６の主面６ａに形成された回折格子７上を被覆する、ＳｉＯ２からなる保護膜１０（パッシベーション膜）を形成する。この保護膜１０は、ＣＶＤ（化学的気相堆積法）により、素子分離溝８を埋め込み、かつ分割用溝９の内壁面を被覆するように形成される。
【００７２】
次いで、図２（ｆ）を参照して、リソグラフィーを用いて、上部コンタクト層５上を被覆する保護膜１０に、上部コンタクト層５を表出する開口１１ａを形成し、次いで、その開口を埋め込む第１の電極１１を形成する。この第１の電極１１は、上部コンタクト層５にオーミック接続されている。
【００７３】
次いで、図２（ｇ）を参照して、素子形成層６上全面に、高感度のレジスト１２ａ及び低感度のレジスト１２ｂを順次塗布し、２層レジスト１２を形成する。次いで、レジスト１２を露光、現像して、底面に第１の電極１１を表出する逆台形断面の開口１２ｃを開設する。
【００７４】
次いで、Ｔｉ／Ｐｔからなる下地層（不図示）をスパッタにより形成し、さらにＩｎを蒸着した後、レジスト１２を除去してリフトオフする。
【００７５】
その結果、図２（ｈ）を参照して、第１の電極１１上に断面台形のＩｎバンプからなるバンプ１３が形成される。以上の工程を経て、主面６（ａ）に半導体素子２２（赤外検知素子２２）及び分割用溝９が形成された半導体基板２１が製造される。
【００７６】
次いで、図３（ｉ）を参照して、半導体基板２１を、主面６ａを下にして回路基板１５上にフリップチップボンデングする。
【００７７】
回路基板１５は、Ｓｉ基板上に、赤外検知素子２２の信号を処理する信号処理回路が形成されたＳｉ集積回路からなり、その上面にＳｉ集積回路に接続する第２の電極１６が設けられている。
【００７８】
半導体基板２１は、主面６ａを回路基板１５上面に対向させ、バンプ１３を回路基盤１５上面の第２の電極１６に当接させて、回路基板１５上にフリップチップボンデングされる。
【００７９】
次いで、半導体基板２１の端面を被覆するレジストからなる保護膜１４を、半導体基板２１周辺の回路基板１５上面に形成する。この保護膜１４は、半導体基板２１の端面を被覆すると同時に、半導体基板２１と回路基板１５との隙間にエッチャントが流入することを防止する。
【００８０】
次いで、図３（ｊ）を参照して、アンモニア水及び過酸化水素水を１５：１００容積比で混合したエッチャントを用いて、第１の基板１の裏面１ｂ（半導体基板２１の裏面６ｂ）からＧａＡｓからなる第１の基板１をエッチングし除去する。このエッチングでは、ＩｎＧａＡｓからなるエッチング停止層２がエッチングストッパとして機能する。
【００８１】
しかし、厚さ０．３〜０．５μｍのエッチング停止層２によりエッチングを停止させるには、第１の基板１を完全に除去するほどの長時間のオーバエッチングを行うことができない。その結果、半導体基板２１の周辺部分に、ＧａＡｓからなる第１の基板１の一部がエッチング残差１７して残留する。
【００８２】
本発明では、このエッチング残差１７が分割用溝９の外側にのみ残留し、半導体素子２２の形成領域（即ち、半導体チップ２０として画定された領域）上には残らないように、エッチング条件及び分割用溝９の位置（半導体基板２１の端面から分割用溝９までの距離）が適切に定められる。
【００８３】
第１の基板のエッチングにより、半導体基板２１は、分割用溝９から分断され、分割用溝９により画定される半導体チップ２０と、その外側の部分（半導体基板２１の端面と分割用溝９との間の部分）とに分離する。
【００８４】
次いで、レジストからなるエッチング保護膜１４を除去する。エッチング保護膜１４の除去と同時に、半導体基板２１の分割用溝９から外側部分がその上に残留するエッチング残差１７と共に除去される。
【００８５】
その結果、図４を参照して、エッチング停止層２及び素子形成層６からなる半導体チップ２０が、回路基板１５上にバンプ１３を介してフリップチップボンデングされている半導体装置が製造される。
【００８６】
この半導体チップ２０は、第１の基板１上のエピタキシャル層からなり、通常は５μｍ以下の薄い化合物半導体である。本実施形態の製造方法によると、かかる薄い半導体チップ２０を、裏面にエッチング残差を残すことなく形成することができる。
【００８７】
さらに、半導体チップ２０の端面２０ｃは、エッチングにより形成される分割用溝９の内壁面から構成されるので、エッチング面となる。さらに、その端面２０ｃには、半導体チップ２０上面に形成された保護膜１０が延在して保護するので、半導体チップ２０の信頼性が向上する。
【００８８】
なお、各半導体素子２２（赤外検知素子）は、素子分離溝８により個々の素子に素子分離され、下部コンタクト層５を共通電極として動作する。赤外線は半導体チップ２０の裏面（紙面の上方）から入射され、半導体チップ２０内を透過して回折格子により散乱・反射されて光吸収層４に斜めに入射して吸収され、検知される。このとき、半導体チップ２０は薄いので入射赤外線の吸収は少なく、高感度の赤外検知装置が実現される。
【００８９】
本実施形態では、半導体素子２２が二次元に配置されているが、半導体素子２２が一時元に配置されていても同様に製造することがてきる。また、第１の基板１を半導体ウエーハ（例えばＧａＡｓウエーハ）とし、ウエーハ上に、図２（ｈ）に示す半導体素子２２及びバンプ１３を形成したのち、ウエーハをダイサーを用いて切断し、図２（ｈ）に示す半導体基板２１を製造してもよい。その後の工程は上述した実施形態と同様である。
【００９０】
上述した本発明の実施形態では、エピタキシャル層に形成された赤外線検知素子について説明したが、本発明はこれに限らず、エピタキシャル層に半導体回路を形成した半導体装置についても同様に適用することができる。さらに、エピタキシャル層に限らず、フエイスダウンボンデングされた半導体基板を、裏面からエッチングして薄い半導体チップとする半導体装置の製造方法に適用することができきる。
【００９１】
上述した本明細書には、以下の付記記載の発明が開示されている。
（付記１）半導体基板の主面に半導体素子を形成する工程と、
前記主面に、前記半導体素子に接続する第１の電極を形成する工程と、
前記主面に、前記半導体素子の形成領域を囲む分割用溝を形成する工程と、
回路基板上に、前記第１の電極と前記回路基板上の第２の電極とをバンプを介して接続するように前記半導体基板をフリップチップボンディングする工程と、
次いで、前記半導体基板の外周端面にエッチング保護膜を形成する工程と、
次いで、前記半導体基板を前記主面の反対面からエッチングして、エッチングされた前記反対面に前記分割用溝が表出するまで前記半導体基板を薄くする裏面エッチング工程と、
次いで，前記エッチング保護膜を除去すると同時に、前記半導体基板の前記分割用溝の外側領域を除去し、前記半導体基板の前記分割用溝により画定された領域からなる半導体チップを前記回路基板上に残す工程とを有することを特徴とする半導体装置の製造方法。
（付記２）前記半導体基板は、第１の基板上にエッチング停止層を介して形成された素子形成層を備え、
前記分割用溝は、前記素子形成層及び前記エッチング停止層を貫通して形成され、
前記裏面エッチング工程は、前記エッチング停止層をストッパとして前記第１の基板をエッチングして除去することを特徴とする付記１記載の半導体装置の製造方法。
（付記３）前記分割用溝は、前記エッチング停止層をストッパとするエッチングにより前記素子形成層に前記分割用溝を形成する工程と、
次いで、前記分割用溝の底面に表出する前記エッチング停止層をエッチング除去する工程とを有することを特徴とする付記２記載の半導体装置の製造方法。
（付記４）前記エッチング停止層上に順次、下部コンタクト層、赤外線を吸収する量子井戸構造を有する光吸収層及び上部コンタクト層が積層された前記素子形成層を形成する工程と、
前記上部コンタクト層及び前記光吸収層を格子状に分断する素子分離溝を形成して、前記下部コンタクト層を共通電極とし上部コンタクト層を他方の電極とする、前記基板上に格子状に配列された赤外検知素子を形成する工程と、
前記上部コンタクト層上に、前記第１の電極を形成する工程とを有することを特徴とする付記２又は３記載の半導体装置の製造方法。
（付記５）前記分割用溝の形成後、前記裏面エッチング工程前に、前記分割用溝の内壁面上に保護膜を形成する工程を有することを特徴とする付記１、２、３又は４記載の半導体装置の製造方法。
（付記６）前記第１の電極上にＩｎからなる前記バンプを形成する工程を有することを特徴とする付記４記載の半導体装置の製造方法。
（付記７）前記第１の基板はＧａＡｓ基板であり、前記エッチング停止層はＩｎＧａＰ層であることを特徴とする付記４又は６記載の半導体装置の製造方法。
（付記８）半導体素子が形成された主面を回路基板上面に対向させてフリップチップボンディングされた半導体チップを備えた半導体装置において、
前記半導体チップは、フリップチップボンディングされた半導体基板の前記主面の反対面である裏面のエッチングにより薄くされた前記半導体基板からなり、
前記半導体チップの端面は、エッチング面からなることを特徴とする半導体装置。
（付記９）前記半導体チップの端面は、前記半導体基板の主面にエッチングにより形成された前記半導体チップを画定する分割用溝の内壁面からなることを特徴とする付記８記載の半導体装置。
（付記１０）前記半導体チップの端面上に、保護膜が形成されていることを特徴とする付記８又は９記載の半導体装置。
（付記１１）前記保護膜は、前記主面上を被覆することを特徴とする付記９記載の半導体装置。
（付記１２）前記半導体基板は、第１の基板上にエッチング停止層を介して形成された素子形成層を有し、
前記半導体素子は、前記素子形成層に形成され、
前記分割用溝は、前記素子形成層及び前記エッチング停止層を貫き形成されていることを特徴とする付記９〜１１の何れかに記載の半導体装置。
（付記１３）前記エッチング停止層上に順次形成された、下部コンタクト層、赤外線を吸収する量子井戸構造を有する光吸収層及び上部コンタクト層を含む前記素子形成層と、
前記上部コンタクト層及び前記光吸収層を格子状に分断し、底面に前記コンタクト層を表出する前記素子分離溝と、
前記下部コンタクト層を共通電極とし、前記上部コンタクト層を他方の電極とする前記素子分離溝により素子分離された赤外検知素子と、
前記上部コンタクト層上に、前記コンタクト層とオーミック接続する第１の電極とを備えたことを特徴とする付記１２記載の半導体装置。
（付記１４）前記エッチング停止層上に順次形成された、下部コンタクト層、赤外線を吸収する量子井戸構造を有する光吸収層及び上部コンタクト層を含む前記素子形成層と、
前記上部コンタクト層及び前記光吸収層を格子状に分断し、底面に前記コンタクト層を表出する前記素子分離溝と、
前記下部コンタクト層を共通電極とし、前記上部コンタクト層を他方の電極とする前記素子分離溝により素子分離された赤外検知素子と、
前記上部コンタクト層上に、前記コンタクト層とオーミック接続する第１の電極と、
前記第１の電極上に形成されたバンプとを備えた付記９記載の半導体装置。
（付記１５）前記バンプがＩｎバンプであることを特徴とする付記１４記載の半導体装置。
（付記１６）前記回路基板は、前記赤外検知素子の信号を処理する信号処理回路が形成されたシリコン集積回路であることを特徴とする付記１０記載の半導体装置。
【産業上の利用可能性】
【００９２】
本発明は、薄い半導体チップ上に、複数の赤外検知素子が一体として形成される赤外検出装置の製造に適用して、エッチング残差のない信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施形態製造工程断面図（その１）
【図２】本発明の実施形態製造工程断面図（その２）
【図３】本発明の実施形態製造工程断面図（その３）
【図４】本発明の実施形態半導体装置断面図
【図５】従来の半導体装置製造工程断面図
【図６】従来の半導体装置平面図
【図７】従来の半導体装置製造工程断面図（その１）
【図８】従来の半導体装置製造工程断面図（その２）
【符号の説明】
【００９４】
１ 第１の基板
１ａ 上面
１ｂ、６ｂ裏面
２ エッチング停止層
３ 下部コンタクト層
４ 光吸収層
５ 上部コンタクト層
６ 素子形成層
６ａ 主面
６ｃ 端面
７ 回折格子
８ 素子分離溝
９ 分割用溝
１０ 保護膜
１１ 第１の電極
１２ レジスト
１２ａ 下層レジスト
１２ｂ 上層レジスト
１１ａ、１２ｃ 開口
１３ バンプ
１４ エッチング保護膜
１５ 回路基板
１６ 第２の電極
１７ エッチング残渣
１８ 分割線
２０ 半導体チップ
２０ｃ 端面
２１ 半導体基板
２２ 半導体素子
【技術分野】
【０００１】
本発明は、回路基板上にフリップチップボンディングされた半導体基板を、裏面からエッチングすることで製造される薄い半導体チップを備えた半導体装置の製造方法及びその半導体チップに関し、とくに半導体チップ裏面の周辺に半導体基板のエッチング残渣を残留させない半導体装置の製造方法及びその半導体チップに関する。
【背景技術】
【０００２】
主面に半導体素子が形成された薄い半導体基板からなる半導体チップを、フリップチップボンディングにより回路基板上に接続した半導体装置が使用される分野がある。例えば、量子井戸型赤外検知装置あるいは薄いカードに組み込まれる集積回路である。
【０００３】
量子井戸型赤外検知装置では、半導体素子として赤外線検知素子が形成された化合物半導体基板からなる半導体チップが、信号処理回路が形成されたＳｉ回路基板上にフリップチップボンディングにより接続される。かかる接続構造を有する赤外検知装置では、赤外線は化合物半導体基板の裏面から入射される。この構造では、化合物半導体基板の裏面から素子が形成された主面まで透過する入射赤外光の減衰を小さくするために、化合物半導体基板の厚さは十分に薄くなければならない。また、赤外検知装置は冷却して使用されることが多く、熱応力による接続用金属電極（バンプ）の破壊を避けるためにも、薄い化合物半導体基板が用いられる。さらに、化合物半導体基板を薄くすることで、入射赤外線が、化合物半導体基板の主面と裏面間の反射を通して隣接する赤外検知素子に入射するクロストークを防止している。
【０００４】
薄いカードに組み込まれる集積回路では、半導体素子としてトランジスタ等の能動又は受動素子を含む回路が形成された半導体チップを、薄い配線基板（回路基板）上に搭載する。このとき、全体の厚さを薄くするために、半導体チップはフリップチップボンディングにより回路基板に接続され、その半導体チップも極めて薄いものが使用される。
【０００５】
しかし、薄い半導体チップはボンディングの際に破損し易く、薄い半導体チップをそのままフリップチップボンディングすることは極めて難しい。とくに、化合物半導体基板は破損し易く、薄い化合物半導体チップのフリップチップボンディングは難しい。
【０００６】
このような薄い半導体チップのフリップチップボンディングを回避するため、厚い半導体基板をフリップチップボンディングした後、フリップチップボンディングされている半導体基板の裏面（ボンデング面の反対側の面）をエッチングにより除去し、半導体基板を薄くして所望の薄い半導体チップとする半導体装置の製造方法が用いられている。以下、量子井戸型赤外検知装置の製造工程を例に、従来の半導体装置の製造方法を説明する。
【０００７】
図５は従来の半導体装置製造工程断面図であり、フリップチップボンディングされた薄い半導体チップを備えた半導体装置の製造工程の概要を表している。図６は従来の半導体装置平面図であり、図５を上方から見た構造を表している。
【０００８】
図５（ａ）を参照して、先ず、ＧａＡｓ基板１（第１の基板）上に素子形成層６を積層した半導体基板２１を形成する。次いで、素子形成層６に赤外線検知素子を形成する。さらに、半導体基板２１表面に、赤外線検知素子に接続するＩｎからなるバンプ１３を形成する。これとは別に、回路基板１５として、Ｓｉ基板を用いたシリコン集積回路からなるＳｉ信号処理回路（ＲＯＩＣ：Ｒｅａｄ−Ｏｕｔ ＩＣ）を形成する。
【０００９】
次いで、図５（ａ）及び図６を参照して、この半導体基板２１を回路基板１５上にフリップチップボンディングする。その結果、半導体基板２１の赤外検知素子と回路基板１５のＳｉ信号処理回路とは、バンプ１３により電気的及び機械的に接続される。
【００１０】
次いで、図５（ｂ）及び図６を参照して、ウエットエッチングにより半導体基板２１の裏面をエッチングして、半導体基板２１の裏面に位置するＧａＡｓ基板１を除去し、素子形成層６からなる半導体チップ２０を形成する。その結果、回路基板１５上に、薄い半導体チップ２０がフリップチップボンディングされた半導体装置が製造される。
【００１１】
このように、薄い半導体チップ２０をフリップチップボンディングすることなく、回路基板１５上に薄い半導体チップ２０がフリップチップボンディングされた半導体装置が製造される。
【００１２】
しかし、上述した半導体装置の製造方法では、半導体基板２１の裏面のウエットエッチングの際に、ＧａＡｓ基板１（第１の基板）のエッチング残渣が発生するという問題が生ずる。以下、詳細な製造工程に基づきその問題点を説明する。
【００１３】
図７は従来の半導体装置製造工程断面図（その１）、図８は従来の半導体装置製造工程断面図（その２）であり、量子井戸型赤外検知装置の断面を表している。
【００１４】
図７（ａ）を参照して、従来の半導体装置の製造方法では、まず、半導体基板２１に半導体素子２２、例えば量子井戸型赤外検知素子を形成する。
【００１５】
半導体基板２１は、例えばＧａＡｓ基板１（第１の基板１）と、その上にエッチング停止層２を介して形成された素子形成層６とを備える。この素子形成層６は、ＧａＡｓ基板１側から順に積層された下部コンタクト層３、光吸収層４及び上部コンタクト層５の化合物半導体からなる積層構造を有する。光吸収層４は量子井戸層のサブバンド間遷移により赤外線を吸収して電子を伝導帯に励起し、その結果、下部コンタクト層３と上部コンタクト層５の間に検出電流が流れる。
【００１６】
下部コンタクト層３を除く素子形成層６は、上部コンタクト層５及び光吸収層４を分断し、下部コンタクト層３の表面に達する素子分離溝８により、格子状に分離されている。分断された素子形成層６は、それぞれ１個の半導体素子２２（赤外検知素子）を構成し、素子形成層全体は、各半導体素子２２をＧａＡＳ基板１上面に格子状に敷きつめた二次元の赤外検知装置を構成する。
【００１７】
半導体素子２２は、各半導体素子２２ごとに独立した光吸収層４及び独立した上部コンタクト層５を有し、さらに、光吸収層４の下端に接する下部コンタクト層３を有して構成される。この下部コンタクト層３は、素子分離溝８により分離されておらず、全半導体素子２２に共通する下部コンタクト層３として機能する。
【００１８】
上部コンタクト層５の上面には回折格子７が形成され、その上面に保護膜１０（パッシベーション膜）が設けられる。通常、保護膜１０は、半導体基板２１の端面に延在して設けられる。さらに、各半導体素子２２を構成する上部コンタクト層５の上面に、上部コンタクト層５とオーミック接続する第１の電極１１が形成され、この第１の電極１１上にＩｎからなるバンプ１３が形成される。
【００１９】
かかる半導体素子２２が形成された半導体基板２１は、その後、素子形成領域を囲む分割線１８に沿って切断され、半導体チップ２０の大きさに分割される。
【００２０】
次いで、図７（ｂ）を参照して、回路基板１５上に形成された第２の電極１６にバンプ１３を当接させて、半導体基板２１を回路基板１５上にフリップチップボンディングして固定する。
【００２１】
次いで、半導体基板２１の周辺近傍に、ボンデングされた半導体基板２１と回路基板１５との隙間を埋めるエッチング保護膜１４を形成する。このエッチング保護膜１４は、半導体基板２１の端面６ｃを覆うように形成される。
【００２２】
次いで、図８（ｃ）を参照して、エッチング停止層２に対してＧａＡｓ基板１を選択的にエッチングするエッチャントを用いて、エッチング保護膜１４に被覆されていないＧａＡｓ基板１の裏面（図７の紙面上方側の面）からＧａＡｓ基板１をエッチングして除去する。このとき、エッチング停止層２はエッチングストッパとして機能する。その結果、半導体素子２２（例えば赤外検知素子）が形成された素子形成層６及びエッチング停止層２からなる半導体チップ２０が形成される。
【００２３】
次いで、図８（ｄ）を参照して、エッチング保護膜１４を除去する。これにより、回路基板１５上にフリップチップボンディングされた半導体チップを有する半導体装置が製造される。
【００２４】
上述した従来の製造方法により、回路基板上に薄い半導体チップがフリップチップボンディングされている半導体装置を製造することができる。しかし、この方法では、ＧａＡｓ基板１（第１の基板）を完全に除去することが難しく、その一部がエッチング残渣として残留することがある。
【００２５】
図８（ｃ）を参照して、ＧａＡｓ基板１（第１の基板）をエッチングする際、半導体基板１の端面６ｃは、素子形成層６の端面がエッチングされることを防止するために、エッチング保護膜１４により被覆される。このエッチング保護膜１４は、ＧａＡｓ基板１の端面をも被覆する。そのため、ＧａＡｓ基板１の端面にはエッチャントが供給されず、エッチングが進行しない。このため、エッチングはＧａＡｓ基板１の裏面からのみ進行する。その結果、ＧａＡｓ基板１の周縁部分がエッチングされずに残り、素子形成層６からなる半導体チップ２０の裏面（図８の紙面上方の面）周辺に突起状のエッチング残渣１７として残留することがある。
【００２６】
このエッチング残渣１７は、図８（ｄ）を参照して、エッチング保護膜１４を除去した後もそのまま残留する。そして、その後の工程において半導体チップ２０から剥離して異物となり、異物混入に起因する障害を引き起こすことがある。
【００２７】
とくに、量子井戸のサブバンド間遷移を利用する赤外検知装置では、半導体チップ２０を真空容器に収容し冷却して使用するため、剥離したエッチング残渣１７が真空装置内を浮遊し、赤外線の入射面である半導体チップ２０の裏面に付着して入射赤外線を遮蔽するおそれがある。このように、真空容器中で冷却されている半導体装置では、その表面に付着したエッチング残渣１７を除去することは難しく、赤外検知装置の信頼性を著しく劣化させる。
【００２８】
エッチング残渣１７を残さないために、ＧａＡｓ基板１をオーバエッチングすることも考えられる。しかし、ＧａＡｓ基板１のエッチングは、エッチング保護膜１４に被覆された端面に近い周辺部で遅く中央部で早い。このため、ＧａＡｓ基板１の周辺部にエッチング残渣１７が残らないようにオーバエッチングを行なうと、ＧａＡｓ基板１の中央部ではオーバエッチングが過剰となり、エッチング停止層２が除去されて半導体素子２２を破壊することがある。また、エッチング停止層２が除去されない場合でも、経験上、オーバエッチングは素子特性に悪影響を及ぼすことが知られている。このため、ＧａＡｓ基板１の過剰なオーバエッチングは避けなければならない。従って、エッチング残渣１７を残さずにＧａＡｓ基板１を除去することは難しい。
【００２９】
上述した下部コンタクト層３を共有する半導体装置の他に、下部コンタクト層３を含めて各赤外検知素子が分離している半導体装置が知られている（例えば、特許文献１参照。）。
【００３０】
各赤外検知素子が分離して独立している半導体装置は、図７を参照して、素子分離溝８を、下部コンタクト層３及びエッチング停止層２を貫通し、ＧａＡｓ基板１に達するように形成する。
【００３１】
次いで、図８（ｃ）を参照し、ＧａＡｓ基板１を裏面からエッチングして除去する。その結果、ＧａＡｓ基板１が除去された後の素子形成層６及びエッチング停止層２は、素子分離溝８により分断され、それぞれ分断された素子形成層６（分断されたエッチング停止層２を含む）からなる赤外検知素子２２が形成される。この分断された赤外検知素子２２は、回路基板１５上にバンプ１３により各赤外検知素子ごとにフリップチップボンディングされ固定されている。
【００３２】
続いて、図８（ｄ）を参照して、エッチング保護膜１４を除去して、回路基板１５上に個々の赤外検知素子２２が固定された半導体装置が製造される。
【００３３】
この個々の赤外検知素子が回路基板１５上にフリップチップボンディングにより固定された半導体装置でも、図８を参照して、周辺近傍の赤外検知素子上にエッチング残渣１７が残るので、使用中に剥離して異物となり半導体装置の信頼性が損なわれる。
【００３４】
上述した分離された赤外検知素子を用いる半導体装置において、エッチング残渣が残る周辺部の赤外検知素子を固定せず、エッチング保護膜の除去と同時に周辺部の赤外検知素子をエッチング残渣１７と共に除去することにより、エッチング残渣がない赤外検知素子のみを回路基板１５上に残すことも考えられる。
【００３５】
しかし、各半導体素子が半導体チップ内に一体に形成される半導体装置、例えば各半導体素子が共有する下部コンタクト層３により一体に形成される半導体チップを備える半導体装置では、エッチング残渣が残る半導体素子を分断して除去することはできない。
【特許文献１】特開２００３−１７９２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
上述したように、回路基板上にフリップチップボンディングされた薄い半導体チップを備えた半導体装置は、従来、回路基板上に半導体基板をフリップチップボンディングしたのち、半導体基板を裏面からエッチングして薄い半導体チップとすることで製造されていた。
【００３７】
しかし、この従来の半導体装置の製造方法では、半導体基板の除去が不十分になりやすく、半導体チップの裏面周辺に、エッチング残渣が残るという問題があった。このエッチング残渣は、使用中に剥離して半導体チップに再付着し、入射赤外線を遮断したり素子の誤動作を発生させることがあり、半導体素子の信頼性を損なう原因となる。
【００３８】
半導体基板のエッチングにより、半導体チップを形成する代わりに、個々の分断された半導体素子を形成する従来の半導体装置では、半導体基板周辺に形成された半導体素子を、フリップチップボンディングにより固定せず、半導体素子の裏面に残留するエッチング残渣と共に除去することでエッチング残渣の残留を回避することも考えられる。
【００３９】
しかし、半導体基板のエッチングにより半導体チップが形成され、各半導体素子が半導体チップと一体の構造をとる半導体装置では、周辺の半導体素子を分断して除去することができない。このため、かかる周辺の半導体素子をエッチング残渣と共に除去するという半導体の製造方法を適用することができない。
【００４０】
本発明は、回路基板上に半導体基板をフリップチップボンディングしたのち、半導体基板を裏面からエッチングして薄い半導体チップとすることで製造され半導体装置及びその製造方法に関し、半導体チップ上に半導体基板のエッチング残渣が残留しない半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００４１】
上記課題を解決するために、本発明の第１の構成の半導体装置の製造方法は、
半導体基板の主面に半導体素子の形成領域を囲む分割用溝を形成する工程と、半導体基板を回路基板上にフリップチップボンディングする工程と、半導体基板の外周端面にエッチング保護膜を形成する工程と、半導体基板を前記主面の反対面からエッチングして、エッチングされた前記反対面に前記分割用溝が表出するまで半導体基板を薄くする裏面エッチング工程と、エッチング保護膜を除去すると同時に、半導体基板の分割用溝の外側領域を除去し、分割用溝により画定された半導体基板の領域からなる半導体チップを形成する工程とを有する。
【００４２】
上記第１の構成では、半導体基板の主面（素子形成面）に半導体チップを画定する分割用溝が形成される。この半導体基板を回路基板にフリップチップボンディングしたのち、半導体基板を裏面（主面の反対面）から分割用溝が表出するまで裏面エッチングする。その結果、分割用溝で画定される半導体チップが回路基板上に残り半導体装置が製造される。他方、分割用溝より外側の部分は、回路基板上から除去される。
【００４３】
エッチング残渣は、分割用溝の外側に形成されるから、この部分の除去と同時にエッチング残渣も除去される。従って、本第１の構成により、エッチング残渣のない半導体装置が製造される。また、半導体チップの端面はエッチング面である分割用溝の内壁面からなるから、半導体チップの信頼性が向上する。
【００４４】
上記半導体基板として、第１の基板上に順次形成されたエッチング停止層及び素子形成層を備えた半導体基板を用いてもよい。このとき、分割用溝を、素子形成層及びエッチング停止層を貫通するように形成し、エッチング停止層をストッパとして第１の基板を裏面エッチングして除去する。
【００４５】
この構成ではエッチング停止層が、第１の基板の裏面エッチングのストッパとして機能するから、裏面エッチングのオーバエッチングによりエッチング残渣を少なくしても、素子形成層の破壊が抑制され、半導体素子の性能劣化が防止される。従ってより確実にエッチング残渣の残留を防止することができる。
【００４６】
さらに上記エッチング停止層を含む構成において、分割用溝をエッチング停止層をストッパとするエッチングにより形成し、その後、分割用溝の底に表出するエッチング停止層をエッチングして除去することもできる。これにより、分割用溝の深さを揃えることができる。このため、分割用溝の深さのバラツキにより生ずる半導体基板の実質的な厚さ（半導体基板の厚さから分割用溝の深さを減じた厚さ）の減少が回避され、フリップチップボンディングの際の半導体基板の破損を抑制することができる。
【００４７】
さらに、裏面エッチング工程の前に、分割用溝の内壁面上を被覆し、埋め込み半導体基板の主面に延在する保護膜（パッシベーション膜）を形成してもよい。半導体基板は裏面エッチングにより分割用溝から分割されて半導体チップが形成されるので、半導体チップの端面は保護膜が形成された分割用溝の内壁面から構成される。従って、半導体チップの端面は、保護膜が形成されたエッチング面からなるので、半導体チップの信頼性が向上する。
【００４８】
本発明の第２の構成の半導体装置は、主面に半導体素子が形成された半導体チップが回路基板上面にフリップチップボンディングされている半導体装置に関し、半導体チップは、フリップチップボンディングされた半導体基板の裏面をエッチングして薄くされた半導体基板からなり、半導体チップの端面はエッチング面からなることを特徴とする。
【００４９】
即ち、半導体チップはボンデングされた半導体基板の裏面エッチングにより形成され、かつ半導体チップ端面はエッチング面とされる。
【００５０】
従来、フリップチップボンディングされる半導体基板は厚いため、ダイシングソーを用いて半導体チップの大きさに切断され、回路基板上にボンディングされていた。従って、半導体基板の端面は機械的な切断面であり、ここから汚染物質が浸透するおそれがあり信頼性を劣化させる。なお、半導体基板の端面には素子形成層の端面が表出するため、素子形成層を破損することなく端面をエッチング面にすることは難しい。
【００５１】
本第２の構成では、半導体チップの端面がエッチング面であるため、従来の端面が切断面からなる半導体チップに比べて高い信頼性を有する。
【００５２】
かかる端面がエッチング面からなる半導体チップは、半導体基板の主面にエッチングにより形成した分割用溝（半導体チップを画定する溝である）の内壁面を端面とすることで実現される。
【００５３】
即ち、ボンディングされた半導体基板の裏面エッチングにより分離溝の深さより薄くされた半導体基板は、分割用溝から分割され、半導体チップとその外側部分とに２分される。その結果、半導体チップの端面は分割用溝の表面、即ちエッチング面から構成されることとなる。
【００５４】
さらに、分割用溝の内壁面を被覆する保護膜（パッシベーション膜）を設けることで、より信頼性を向上することができる。この保護膜は、半導体チップの主面上をも被覆し、半導体素子を保護するものを用いることもできる。
【００５５】
第２の構成において、第１の基板上にエッチング停止層を介して形成された素子形成層を半導体基板とし、分割用溝を、素子形成層及びエッチング停止層を貫き形成したものとすることができる。この構造は、分割用溝の深さを揃えることが容易であり、かつ第１の基板をより確実に除去することができる。
【発明の効果】
【００５６】
本発明によれば、フリップチップボンディングされている半導体基板をエッチングして薄くしたとき、半導体基板の主面に形成された分割用溝に従い半導体チップとその外側部分の半導体基板とに分離され、エッチング残渣が残る外側部分は容易に除去される。従って、エッチング残渣が残留しない信頼性の高い半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００５７】
本発明を、赤外線検知装置に関する実施形態を参照しつつ説明する。
【００５８】
図１は本発明の実施形態製造工程断面図（その１）、図２は本発明の実施形態製造工程断面図（その２）、図３は本発明の実施形態製造工程断面図（その３）であり、赤外線検知素子が二次元に配置された半導体装置を表している。
【００５９】
図１（ａ）を参照して、本発明の赤外線検知装置に関する実施形態では、まず、厚さ６００μｍの半絶縁性ＧａＡｓ基板からなる第１の基板１上に、厚さ０．３〜０．５μｍのＩｎＧａＰからなるエッチング停止層２、厚さ０．１〜０．５μｍのｎ型ＧａＡｓからなる下部コンタクト層３、厚さ０．５〜３．５μｍのｎ型光吸収層４及び厚さ０．３〜０．５μｍのｎ型ＧａＡｓからなる上部コンタクト層５をこの順にエピタキシャル成長して、第１の基板１と、その上に積層されたこれらのエピタキシャル層からなる半導体基板２１を形成する。なお、下部コンタクト層３、光吸収層４及び上部コンタクト層５から構成される素子形成層６は、通常は厚さ５μｍ以下である。
【００６０】
光吸収層４は、ＧａＡｓの井戸層とＡｌＧａＡｓの障壁層とを積層した多重量子井戸構造からなり、入射した１０μｍ近傍の赤外線を井戸層に形成されるサブバンド間の電子遷移により吸収する。その結果、上部及び下部コンタクト層５、３に検出電流が流れる。
【００６１】
次いで、図１（ｂ）を参照して、上部コンタクト層５の上面（半導体基板２１の主面６ａであり同時に素子形成層６の主面６ａでもある。）に、光結合器構造として回折格子７を形成する。この回折格子７は、第１の基板１から素子形成層６にほぼ垂直に入射された赤外線を回折し、散乱光として反射する。従って、反射した赤外光は光吸収層４に斜めに入射される。量子井戸構造からなる光吸収層４は垂直に入射する赤外線をあまり吸収しない。しかし、回折格子７により反射された赤外線は光吸収層４へ斜めに入射するので、光吸収層４による吸収が多くなり、赤外線検知素子２２（図１（ｃ）参照）の感度が向上する。
【００６２】
次いで、図１（ｃ）を参照して、ドライエッチングを用いて、上部コンタクト層５及び光吸収層４を貫通し、下部コンタクト層３の上面に達する又は下部コンタクト層３の上面を浅くエッチングする素子分離溝８を形成する。この素子分離溝８は、素子形成層６の上面（主面６）からエッチングにより、主面６内を縦横に交差する複数の平行な溝として形成され、上部コンタクト層５及び光吸収層４を格子状に分離する。その結果、素子分離溝８により分離された上部コンタクト層５及び光吸収層４と、共通電極として下部コンタクト層３とを有する赤外検知素子２２（半導体素子２２）が形成される。
【００６３】
なお、素子分離溝８を形成するためのドライエッチングに代えて、フォトレジストマスクを用いたウエットエッチングにより形成することもできる。さらに、光吸収層４と下部コンタクト層３との間、又は、上部コンタクト層３中の浅い位置に、エッチングストッパ、例えばＩｎＧａＡｓ層を挿入して、素子分離溝８形成のためのエッチングのストッパとしてもよい。これにより、深さが揃った素子分離溝８を形成することができる。
【００６４】
次いで、図１（ｄ）を参照して、分割用溝９を形成する。分割用溝９は、半導体基板２１の半導体チップ２０となる領域を画定するもので、素子分離溝７で分離された領域（赤外検知素子の形成領域）を囲むように形成される。
【００６５】
分割用溝９は、素子形成層６、即ち、上部コンタクト層５、光吸収層４及び下部コンタクト層３を貫き、さらにエッチング停止層２をも貫通して第１の基板１に達するようにエッチングにより形成される。このエッチングは、まず、以下に説明するストッパ層２をエッチングストッパとするドライエッチング又はウエットエッチングと、その後なされる分割用溝９の底面に表出するストッパ層２を除去するエッチングとの２段階のエッチングから構成される。
【００６６】
ドライエッチングとして、例えばＳｉＣｌ4 及びＣｌ2 の混合ガスをエッチングガスとするプラズマエッチングを用いることができる。このエッチングガスを用いたエッチングでは、分割用溝９（分割用溝９の上部）の底がエッチング停止層２に達すると、エッチングガスに含まれるＣｌとエッチング停止層２に含まれるＩｎとが反応してＩｎとＣｌを含む反応生成物が生成される。この反応生成物は、上部コンタクト層５、光吸収層４及び下部コンタクト層３のエッチングで生ずるＧａ又はＡｓを含む反応生成物に比べて蒸気圧が高いため、エッチング停止層２のエッチング速度を低下させる。その結果、このドライエッチングにおいて、ＩｎＧａＡｓからなるエッチング停止層２はエッチングストッパとして機能する。
【００６７】
ウエットエッチングには、例えは燐酸、過酸化水素水及び水を、２：１：３の容積比で混合したエッチャントを用いることができる。このエッチャントは、ＩｎＧａＰからなるストッパ層に対して２ＧａＡｓを主成分とする上部コンタクト層５、光吸収層４及び下部コンタクト層３は十分大きなな選択性を有する。このため、エッチング停止層２はこのエッチングストッパとして機能する。このウエットエッチングを、上述したドライエッチンの後に行い、ドライエッチングで生ずる分割用溝９壁面の欠陥を少なくしてもよい。
【００６８】
上述のドライエッチング又はウエットエッチングにより、上部コンタクト層５、光吸収層４及び下部コンタクト層３を貫き、底面にエッチング停止層２を表出する分割用溝９（分割用溝９の上部）が形成される。その後、分割用溝９（分割用溝９の上部）の底面に表出するＩｎＧａＰからなるエッチング停止層２を、エッチングして除去する。
【００６９】
このエッチング停止層２のエッチングは、例えば、ＨＣｌの膿水溶液をエッチャントとする３０秒間のウエットエッチングによりなされる。これにより、素子形成層６及びエッチング停止層２を貫通する分割用溝９が形成される。
【００７０】
上述したエッチングにより分割用溝９を形成する方法に代えて、ダイシングソーを用いて素子形成層６に溝を形成し、その後、同様の２段階エッチングにより分割用溝９を形成することもできる。これにより、迅速に分割用溝９を形成することができる。
【００７１】
次いで、図２（ｅ）を参照して、素子形成層６の主面６ａに形成された回折格子７上を被覆する、ＳｉＯ２からなる保護膜１０（パッシベーション膜）を形成する。この保護膜１０は、ＣＶＤ（化学的気相堆積法）により、素子分離溝８を埋め込み、かつ分割用溝９の内壁面を被覆するように形成される。
【００７２】
次いで、図２（ｆ）を参照して、リソグラフィーを用いて、上部コンタクト層５上を被覆する保護膜１０に、上部コンタクト層５を表出する開口１１ａを形成し、次いで、その開口を埋め込む第１の電極１１を形成する。この第１の電極１１は、上部コンタクト層５にオーミック接続されている。
【００７３】
次いで、図２（ｇ）を参照して、素子形成層６上全面に、高感度のレジスト１２ａ及び低感度のレジスト１２ｂを順次塗布し、２層レジスト１２を形成する。次いで、レジスト１２を露光、現像して、底面に第１の電極１１を表出する逆台形断面の開口１２ｃを開設する。
【００７４】
次いで、Ｔｉ／Ｐｔからなる下地層（不図示）をスパッタにより形成し、さらにＩｎを蒸着した後、レジスト１２を除去してリフトオフする。
【００７５】
その結果、図２（ｈ）を参照して、第１の電極１１上に断面台形のＩｎバンプからなるバンプ１３が形成される。以上の工程を経て、主面６（ａ）に半導体素子２２（赤外検知素子２２）及び分割用溝９が形成された半導体基板２１が製造される。
【００７６】
次いで、図３（ｉ）を参照して、半導体基板２１を、主面６ａを下にして回路基板１５上にフリップチップボンデングする。
【００７７】
回路基板１５は、Ｓｉ基板上に、赤外検知素子２２の信号を処理する信号処理回路が形成されたＳｉ集積回路からなり、その上面にＳｉ集積回路に接続する第２の電極１６が設けられている。
【００７８】
半導体基板２１は、主面６ａを回路基板１５上面に対向させ、バンプ１３を回路基盤１５上面の第２の電極１６に当接させて、回路基板１５上にフリップチップボンデングされる。
【００７９】
次いで、半導体基板２１の端面を被覆するレジストからなる保護膜１４を、半導体基板２１周辺の回路基板１５上面に形成する。この保護膜１４は、半導体基板２１の端面を被覆すると同時に、半導体基板２１と回路基板１５との隙間にエッチャントが流入することを防止する。
【００８０】
次いで、図３（ｊ）を参照して、アンモニア水及び過酸化水素水を１５：１００容積比で混合したエッチャントを用いて、第１の基板１の裏面１ｂ（半導体基板２１の裏面６ｂ）からＧａＡｓからなる第１の基板１をエッチングし除去する。このエッチングでは、ＩｎＧａＡｓからなるエッチング停止層２がエッチングストッパとして機能する。
【００８１】
しかし、厚さ０．３〜０．５μｍのエッチング停止層２によりエッチングを停止させるには、第１の基板１を完全に除去するほどの長時間のオーバエッチングを行うことができない。その結果、半導体基板２１の周辺部分に、ＧａＡｓからなる第１の基板１の一部がエッチング残差１７して残留する。
【００８２】
本発明では、このエッチング残差１７が分割用溝９の外側にのみ残留し、半導体素子２２の形成領域（即ち、半導体チップ２０として画定された領域）上には残らないように、エッチング条件及び分割用溝９の位置（半導体基板２１の端面から分割用溝９までの距離）が適切に定められる。
【００８３】
第１の基板のエッチングにより、半導体基板２１は、分割用溝９から分断され、分割用溝９により画定される半導体チップ２０と、その外側の部分（半導体基板２１の端面と分割用溝９との間の部分）とに分離する。
【００８４】
次いで、レジストからなるエッチング保護膜１４を除去する。エッチング保護膜１４の除去と同時に、半導体基板２１の分割用溝９から外側部分がその上に残留するエッチング残差１７と共に除去される。
【００８５】
その結果、図４を参照して、エッチング停止層２及び素子形成層６からなる半導体チップ２０が、回路基板１５上にバンプ１３を介してフリップチップボンデングされている半導体装置が製造される。
【００８６】
この半導体チップ２０は、第１の基板１上のエピタキシャル層からなり、通常は５μｍ以下の薄い化合物半導体である。本実施形態の製造方法によると、かかる薄い半導体チップ２０を、裏面にエッチング残差を残すことなく形成することができる。
【００８７】
さらに、半導体チップ２０の端面２０ｃは、エッチングにより形成される分割用溝９の内壁面から構成されるので、エッチング面となる。さらに、その端面２０ｃには、半導体チップ２０上面に形成された保護膜１０が延在して保護するので、半導体チップ２０の信頼性が向上する。
【００８８】
なお、各半導体素子２２（赤外検知素子）は、素子分離溝８により個々の素子に素子分離され、下部コンタクト層５を共通電極として動作する。赤外線は半導体チップ２０の裏面（紙面の上方）から入射され、半導体チップ２０内を透過して回折格子により散乱・反射されて光吸収層４に斜めに入射して吸収され、検知される。このとき、半導体チップ２０は薄いので入射赤外線の吸収は少なく、高感度の赤外検知装置が実現される。
【００８９】
本実施形態では、半導体素子２２が二次元に配置されているが、半導体素子２２が一時元に配置されていても同様に製造することがてきる。また、第１の基板１を半導体ウエーハ（例えばＧａＡｓウエーハ）とし、ウエーハ上に、図２（ｈ）に示す半導体素子２２及びバンプ１３を形成したのち、ウエーハをダイサーを用いて切断し、図２（ｈ）に示す半導体基板２１を製造してもよい。その後の工程は上述した実施形態と同様である。
【００９０】
上述した本発明の実施形態では、エピタキシャル層に形成された赤外線検知素子について説明したが、本発明はこれに限らず、エピタキシャル層に半導体回路を形成した半導体装置についても同様に適用することができる。さらに、エピタキシャル層に限らず、フエイスダウンボンデングされた半導体基板を、裏面からエッチングして薄い半導体チップとする半導体装置の製造方法に適用することができきる。
【００９１】
上述した本明細書には、以下の付記記載の発明が開示されている。
（付記１）半導体基板の主面に半導体素子を形成する工程と、
前記主面に、前記半導体素子に接続する第１の電極を形成する工程と、
前記主面に、前記半導体素子の形成領域を囲む分割用溝を形成する工程と、
回路基板上に、前記第１の電極と前記回路基板上の第２の電極とをバンプを介して接続するように前記半導体基板をフリップチップボンディングする工程と、
次いで、前記半導体基板の外周端面にエッチング保護膜を形成する工程と、
次いで、前記半導体基板を前記主面の反対面からエッチングして、エッチングされた前記反対面に前記分割用溝が表出するまで前記半導体基板を薄くする裏面エッチング工程と、
次いで，前記エッチング保護膜を除去すると同時に、前記半導体基板の前記分割用溝の外側領域を除去し、前記半導体基板の前記分割用溝により画定された領域からなる半導体チップを前記回路基板上に残す工程とを有することを特徴とする半導体装置の製造方法。
（付記２）前記半導体基板は、第１の基板上にエッチング停止層を介して形成された素子形成層を備え、
前記分割用溝は、前記素子形成層及び前記エッチング停止層を貫通して形成され、
前記裏面エッチング工程は、前記エッチング停止層をストッパとして前記第１の基板をエッチングして除去することを特徴とする付記１記載の半導体装置の製造方法。
（付記３）前記分割用溝は、前記エッチング停止層をストッパとするエッチングにより前記素子形成層に前記分割用溝を形成する工程と、
次いで、前記分割用溝の底面に表出する前記エッチング停止層をエッチング除去する工程とを有することを特徴とする付記２記載の半導体装置の製造方法。
（付記４）前記エッチング停止層上に順次、下部コンタクト層、赤外線を吸収する量子井戸構造を有する光吸収層及び上部コンタクト層が積層された前記素子形成層を形成する工程と、
前記上部コンタクト層及び前記光吸収層を格子状に分断する素子分離溝を形成して、前記下部コンタクト層を共通電極とし上部コンタクト層を他方の電極とする、前記基板上に格子状に配列された赤外検知素子を形成する工程と、
前記上部コンタクト層上に、前記第１の電極を形成する工程とを有することを特徴とする付記２又は３記載の半導体装置の製造方法。
（付記５）前記分割用溝の形成後、前記裏面エッチング工程前に、前記分割用溝の内壁面上に保護膜を形成する工程を有することを特徴とする付記１、２、３又は４記載の半導体装置の製造方法。
（付記６）前記第１の電極上にＩｎからなる前記バンプを形成する工程を有することを特徴とする付記４記載の半導体装置の製造方法。
（付記７）前記第１の基板はＧａＡｓ基板であり、前記エッチング停止層はＩｎＧａＰ層であることを特徴とする付記４又は６記載の半導体装置の製造方法。
（付記８）半導体素子が形成された主面を回路基板上面に対向させてフリップチップボンディングされた半導体チップを備えた半導体装置において、
前記半導体チップは、フリップチップボンディングされた半導体基板の前記主面の反対面である裏面のエッチングにより薄くされた前記半導体基板からなり、
前記半導体チップの端面は、エッチング面からなることを特徴とする半導体装置。
（付記９）前記半導体チップの端面は、前記半導体基板の主面にエッチングにより形成された前記半導体チップを画定する分割用溝の内壁面からなることを特徴とする付記８記載の半導体装置。
（付記１０）前記半導体チップの端面上に、保護膜が形成されていることを特徴とする付記８又は９記載の半導体装置。
（付記１１）前記保護膜は、前記主面上を被覆することを特徴とする付記９記載の半導体装置。
（付記１２）前記半導体基板は、第１の基板上にエッチング停止層を介して形成された素子形成層を有し、
前記半導体素子は、前記素子形成層に形成され、
前記分割用溝は、前記素子形成層及び前記エッチング停止層を貫き形成されていることを特徴とする付記９〜１１の何れかに記載の半導体装置。
（付記１３）前記エッチング停止層上に順次形成された、下部コンタクト層、赤外線を吸収する量子井戸構造を有する光吸収層及び上部コンタクト層を含む前記素子形成層と、
前記上部コンタクト層及び前記光吸収層を格子状に分断し、底面に前記コンタクト層を表出する前記素子分離溝と、
前記下部コンタクト層を共通電極とし、前記上部コンタクト層を他方の電極とする前記素子分離溝により素子分離された赤外検知素子と、
前記上部コンタクト層上に、前記コンタクト層とオーミック接続する第１の電極とを備えたことを特徴とする付記１２記載の半導体装置。
（付記１４）前記エッチング停止層上に順次形成された、下部コンタクト層、赤外線を吸収する量子井戸構造を有する光吸収層及び上部コンタクト層を含む前記素子形成層と、
前記上部コンタクト層及び前記光吸収層を格子状に分断し、底面に前記コンタクト層を表出する前記素子分離溝と、
前記下部コンタクト層を共通電極とし、前記上部コンタクト層を他方の電極とする前記素子分離溝により素子分離された赤外検知素子と、
前記上部コンタクト層上に、前記コンタクト層とオーミック接続する第１の電極と、
前記第１の電極上に形成されたバンプとを備えた付記９記載の半導体装置。
（付記１５）前記バンプがＩｎバンプであることを特徴とする付記１４記載の半導体装置。
（付記１６）前記回路基板は、前記赤外検知素子の信号を処理する信号処理回路が形成されたシリコン集積回路であることを特徴とする付記１０記載の半導体装置。
【産業上の利用可能性】
【００９２】
本発明は、薄い半導体チップ上に、複数の赤外検知素子が一体として形成される赤外検出装置の製造に適用して、エッチング残差のない信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施形態製造工程断面図（その１）
【図２】本発明の実施形態製造工程断面図（その２）
【図３】本発明の実施形態製造工程断面図（その３）
【図４】本発明の実施形態半導体装置断面図
【図５】従来の半導体装置製造工程断面図
【図６】従来の半導体装置平面図
【図７】従来の半導体装置製造工程断面図（その１）
【図８】従来の半導体装置製造工程断面図（その２）
【符号の説明】
【００９４】
１ 第１の基板
１ａ 上面
１ｂ、６ｂ裏面
２ エッチング停止層
３ 下部コンタクト層
４ 光吸収層
５ 上部コンタクト層
６ 素子形成層
６ａ 主面
６ｃ 端面
７ 回折格子
８ 素子分離溝
９ 分割用溝
１０ 保護膜
１１ 第１の電極
１２ レジスト
１２ａ 下層レジスト
１２ｂ 上層レジスト
１１ａ、１２ｃ 開口
１３ バンプ
１４ エッチング保護膜
１５ 回路基板
１６ 第２の電極
１７ エッチング残渣
１８ 分割線
２０ 半導体チップ
２０ｃ 端面
２１ 半導体基板
２２ 半導体素子
【特許請求の範囲】
【請求項１】
半導体基板の主面に半導体素子を形成する工程と、
前記主面に、前記半導体素子に接続する第１の電極を形成する工程と、
前記主面に、前記半導体素子の形成領域を囲む分割用溝を形成する工程と、
回路基板上に、前記第１の電極と前記回路基板上の第２の電極とをバンプを介して接続するように前記半導体基板をフリップチップボンディングする工程と、
次いで、前記半導体基板の外周端面にエッチング保護膜を形成する工程と、
次いで、前記半導体基板を前記主面の反対面からエッチングして、エッチングされた前記反対面に前記分割用溝が表出するまで前記半導体基板を薄くする裏面エッチング工程と、
次いで，前記エッチング保護膜を除去すると同時に、前記半導体基板の前記分割用溝の外側領域を除去し、前記半導体基板の前記分割用溝により画定された領域からなる半導体チップを前記回路基板上に残す工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板は、第１の基板上にエッチング停止層を介して形成された素子形成層を備え、
前記分割用溝は、前記素子形成層及び前記エッチング停止層を貫通して形成され、
前記裏面エッチング工程は、前記エッチング停止層をストッパとして前記第１の基板をエッチングして除去することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記分割用溝は、前記エッチング停止層をストッパとするエッチングにより前記素子形成層に前記分割用溝を形成する工程と、
次いで、前記分割用溝の底面に表出する前記エッチング停止層をエッチング除去する工程とを有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記分割用溝の形成後、前記裏面エッチング工程前に、前記分割用溝の内壁面上に保護膜を形成する工程を有することを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
【請求項５】
半導体素子が形成された主面を回路基板上面に対向させてフリップチップボンディングされた半導体チップを備えた半導体装置において、
前記半導体チップは、フリップチップボンディングされた半導体基板の前記主面の反対面である裏面のエッチングにより薄くされた前記半導体基板からなり、
前記半導体チップの端面は、エッチング面からなることを特徴とする半導体装置。
【請求項１】
半導体基板の主面に半導体素子を形成する工程と、
前記主面に、前記半導体素子に接続する第１の電極を形成する工程と、
前記主面に、前記半導体素子の形成領域を囲む分割用溝を形成する工程と、
回路基板上に、前記第１の電極と前記回路基板上の第２の電極とをバンプを介して接続するように前記半導体基板をフリップチップボンディングする工程と、
次いで、前記半導体基板の外周端面にエッチング保護膜を形成する工程と、
次いで、前記半導体基板を前記主面の反対面からエッチングして、エッチングされた前記反対面に前記分割用溝が表出するまで前記半導体基板を薄くする裏面エッチング工程と、
次いで，前記エッチング保護膜を除去すると同時に、前記半導体基板の前記分割用溝の外側領域を除去し、前記半導体基板の前記分割用溝により画定された領域からなる半導体チップを前記回路基板上に残す工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板は、第１の基板上にエッチング停止層を介して形成された素子形成層を備え、
前記分割用溝は、前記素子形成層及び前記エッチング停止層を貫通して形成され、
前記裏面エッチング工程は、前記エッチング停止層をストッパとして前記第１の基板をエッチングして除去することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記分割用溝は、前記エッチング停止層をストッパとするエッチングにより前記素子形成層に前記分割用溝を形成する工程と、
次いで、前記分割用溝の底面に表出する前記エッチング停止層をエッチング除去する工程とを有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記分割用溝の形成後、前記裏面エッチング工程前に、前記分割用溝の内壁面上に保護膜を形成する工程を有することを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
【請求項５】
半導体素子が形成された主面を回路基板上面に対向させてフリップチップボンディングされた半導体チップを備えた半導体装置において、
前記半導体チップは、フリップチップボンディングされた半導体基板の前記主面の反対面である裏面のエッチングにより薄くされた前記半導体基板からなり、
前記半導体チップの端面は、エッチング面からなることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−４６４４（Ｐ２００９−４６４４Ａ）
【公開日】平成２１年１月８日（２００９．１．８）
【国際特許分類】
【出願番号】特願２００７−１６５４２８（Ｐ２００７−１６５４２８）
【出願日】平成１９年６月２２日（２００７．６．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年１月８日（２００９．１．８）
【国際特許分類】
【出願日】平成１９年６月２２日（２００７．６．２２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]