半導体装置の製造方法
【課題】振動子とシリコン基板間の絶縁分離領域を形成し、且つ製造工程の増大を抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０に固定された固定端を有する梁型の振動子２１、２２を備える半導体装置１の製造方法であって、半導体基板１０の上面に、振動子２１、２２の側面絶縁膜４０が形成される側面溝、及び振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、側面溝の表面及び分離溝の表面を熱酸化して、側面溝を酸化膜で埋め込んだ側面絶縁膜４０と分離溝を酸化膜で埋め込んだ絶縁分離領域３０を同時に形成するステップと、側面絶縁膜４０と半導体基板１０上の上面絶縁膜をマスクにした半導体基板１０のエッチング工程によって、半導体基板１０の表面に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【解決手段】半導体基板１０に固定された固定端を有する梁型の振動子２１、２２を備える半導体装置１の製造方法であって、半導体基板１０の上面に、振動子２１、２２の側面絶縁膜４０が形成される側面溝、及び振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、側面溝の表面及び分離溝の表面を熱酸化して、側面溝を酸化膜で埋め込んだ側面絶縁膜４０と分離溝を酸化膜で埋め込んだ絶縁分離領域３０を同時に形成するステップと、側面絶縁膜４０と半導体基板１０上の上面絶縁膜をマスクにした半導体基板１０のエッチング工程によって、半導体基板１０の表面に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、梁型の振動子を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
梁型の振動子を備えるＭＥＭＳ（Micro Electro Mechanical System）素子、表面弾性波（ＳＡＷ）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ）等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。例えば、２つの振動子間の静電容量の変化を検知して加速度を検出する静電容量型加速度センサ等が実用化されている。
【０００３】
自由端を有する梁型の振動子を形成するために、シリコン基板上に絶縁膜層とシリコン層を積層したＳＯＩ基板が一般的に使用されている。絶縁膜層は犠牲層として使用され、シリコン層が自由端として使用される。一方、犠牲層を用いない製造方法も提案されている（例えば、特許文献１参照。）。犠牲層を用いない製造方法では、振動子の自由端とシリコン基板に固定された振動子の固定端との間に形成したアイソレーション用トレンチに絶縁性材料を充填して、振動子の自由端とシリコン基板との間に絶縁分離領域が形成される。
【特許文献１】特表２００２−５１０１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に提案された犠牲層を用いない製造方法においては、アイソレーション用トレンチに絶縁性材料を充填して絶縁分離領域を形成する工程の後に、絶縁性材料である保護膜を振動子の側面に形成する工程が必要である。このため、製造工程が増大するという問題があった。
【０００５】
上記問題点を鑑み、本発明は、振動子とシリコン基板間の絶縁分離領域を形成し、且つ製造工程の増大を抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、半導体基板に固定された固定端を有する梁型の振動子を備える半導体装置の製造方法であって、（イ）半導体基板の上面に、振動子の側面絶縁膜が形成される側面溝、及び振動子と半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、（ロ）側面溝の表面及び分離溝の表面を熱酸化して、側面溝を酸化膜で埋め込んだ側面絶縁膜と分離溝を酸化膜で埋め込んだ絶縁分離領域を同時に形成するステップと、（ハ）側面絶縁膜と半導体基板上の上面絶縁膜をマスクにした半導体基板のエッチング工程によって、半導体基板の表面に形成された凹部内に配置された振動子を形成するステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
本発明によれば、振動子とシリコン基板間の絶縁分離領域を形成し、且つ製造工程の増大を抑制できる半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
本発明の実施の形態における半導体装置の製造方法は、図１に示すような半導体基板１０に固定された固定端を有する梁型の振動子２１、２２を備える半導体装置１の製造方法である。即ち、半導体基板１０の上面に、振動子２１、２２の側面絶縁膜４０が形成される側面溝、及び振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、側面溝の表面及び分離溝の表面を熱酸化して、側面溝を酸化膜で埋め込んだ側面絶縁膜４０と分離溝を酸化膜で埋め込んだ絶縁分離領域３０を同時に形成するステップと、側面絶縁膜４０と半導体基板１０上の上面絶縁膜をマスクにした半導体基板１０のエッチング工程によって、半導体基板１０の表面に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【００１１】
振動子２１、２２は梁型の振動子であり、半導体装置１は、振動子２１と振動子２２間の距離に依存する静電量容量の変動を用いて加速度を検出する静電容量型加速度センサである。半導体基板１０には、例えばシリコン基板を採用可能である。
【００１２】
振動子２１は、両端が半導体基板１０に固定された中心ストライプ部と、中心ストライプ部に固定された固定端と凹部１００に延伸する自由端を有する複数の梁部とからなるフィッシュボーン構造の梁型振動子である。振動子２２は、半導体基板１０に固定された固定端と凹部１００に延伸する自由端を有する複数の梁型振動子からなる。図１に示すように、振動子２１の自由端と振動子２２の自由端は交差指状に配置される。
【００１３】
図１のＩＩａ−ＩＩａ方向に沿った断面図を図２（ａ）に、ＩＩｂ−ＩＩｂ方向に沿った断面図を図２（ｂ）にそれぞれ示す。また、図１の領域Ａの斜視図を図２（ｃ）に示す。
【００１４】
図２（ａ）に示すように、振動子２１、２２の側面上に側面絶縁膜４０が形成され、振動子２１、２２の上面上に上面絶縁膜５０が形成されている。振動子２１、２２の下面は凹部１００内で露出している。なお、図１では上面絶縁膜５０の図示を省略している。
【００１５】
図２（ｂ）に示すように、振動子２２の上面上の上面絶縁膜５０の一部を除去して開口部５５が形成されている。開口部５５において振動子２２と電気的に接続する金属電極６０が、上面絶縁膜５０上に形成されている。図１では、開口部５５及び金属電極６０の図示を省略している。
【００１６】
振動子２１、２２は凹部１００内に自由端が延在する梁型振動子であり、振動子２１、２２の自由端は外部からの衝撃等の外因に応じて位置が変化する。振動子２１の自由端と振動子２２の自由端は交差指状に配置されるため、振動子２１、２２の位置が変化すると、振動子２１と振動子２２間の静電容量が変化する。半導体装置１は、振動子２１と振動子２２間の静電容量の変化に基づいて加速度を検出する。
【００１７】
半導体装置１の動作例を以下に説明する。半導体装置１に外力が加わると、外力の影響により振動子２１と振動子２２間の距離が変化する。振動子２１と振動子２２間に電圧を印加した状態で半導体装置１に外力が加わると、振動子２１と振動子２２間の距離の変化は、静電容量の変化として検知される。半導体装置１は、検知された静電容量の変化を検出信号で図示を省略する信号処理回路に伝達する。信号処理回路は、検出信号を処理して半導体装置１に生じた加速度を検出する。信号処理回路は、半導体装置１と同一チップ上に配置してもよいし、半導体装置１が配置されたチップと異なるチップ上に配置してもよい。
【００１８】
振動子２２と半導体基板１０の間に、振動子２２と半導体基板１０とを電気的に分離する絶縁分離領域３０が配置される。このため、振動子２１と振動子２２がキャパシタプレートとして機能する。振動子２２からの電気信号は、金属電極６０を介して半導体装置１の外部に出力される。振動子２１からの電気信号は、半導体基板１０を介して半導体装置１の外部に出力される。
【００１９】
図３〜図１１を参照して、本発明の実施の形態に係る半導体装置の製造方法を説明する。図３〜図１１において、図（ａ）は図１のＩＩａ−ＩＩａ方向に沿った断面図、図（ｂ）は図１のＩＩｂ−ＩＩｂ方向に沿った断面図、図（ｃ）は図１の領域Ａの斜視図である。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００２０】
（イ）図３に示すように、シリコン基板である半導体基板１０の上面を熱酸化して酸化シリコン膜１０１を形成する。
【００２１】
（ロ）フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて酸化シリコン膜１０１の一部をエッチング除去して、酸化シリコン膜１０１をパターニングする。具体的には、側面絶縁膜４０が形成される側面溝４００、及び絶縁分離領域３０が形成される分離溝３００の領域上の酸化シリコン膜１０１を除去する。次いで、パターニングされた酸化シリコン膜１０１をマスクにして半導体基板１０の上面をエッチングし、図４に示すように、側面溝４００及び分離溝３００を形成する。側面溝４００及び分離溝３００の溝幅Ｗは例えば０．５〜１μｍ程度である。側面溝４００及び分離溝３００の深さｔは例えば３０μｍ程度である。側面溝４００及び分離溝３００を形成するエッチングには、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）法等が採用可能である。その後、図５に示すように酸化シリコン膜１０１を除去する。
【００２２】
（ハ）側面溝４００の表面及び分離溝３００の表面を熱酸化して、側面溝４００を酸化膜で埋め込んだ側面絶縁膜４０と分離溝３００を酸化膜で埋め込んだ絶縁分離領域３０とを同時に形成する。このとき、図６に示すように、半導体基板１０の上面が熱酸化され、上面絶縁膜５０が形成される。上面絶縁膜５０の膜厚ｄ０は、例えば２μｍ程度である。なお、側面溝４００及び分離溝３００が酸化膜で埋め込まれると、側面溝４００及び分離溝３００の表面での熱酸化プロセスは停止する。
【００２３】
（ニ）図７に示すように、エッチバックにより振動子２１、２２上の上面絶縁膜５０の膜厚ｄ１を０．５μｍ程度にする。例えば、フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて振動子２１、２２上の上面絶縁膜５０の表面をエッチングする。
【００２４】
（ホ）図８に示すように、半導体基板１０のエッチングされる領域上の上面絶縁膜５０を除去し、凹部形成用の開口部５３を形成する。同時に、振動子２２からの電気信号を外部に出力するためのコンタクト用の開口部５５を形成する。開口部５３、５５は、フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて形成可能である。
【００２５】
（ヘ）図９に示すように、開口部５５を埋め込むように半導体基板１０の上面全体に導電体層６００を形成する。導電体層６００には、アルミニウム（Ａｌ）膜や銅（Ｃｕ）膜等が採用可能である。例えば、スパッタ法により膜厚１〜３μｍ程度のＡｌ膜を形成する。その後、必要に応じて、化学的機械的研磨（ＣＭＰ）法等によって導電体層６００の表面を平坦化する。例えば、図１０に示すように上面絶縁膜５０が露出するまで導電体層６００の表面をエッチングして平坦化する。
【００２６】
（ト）フォトリソグラフィ技術等を用いて導電体層６００をパターニングし、金属電極６０を形成する。具体的には、図１１に示すように、開口部５５において振動子２２と電気的に接続する金属電極６０が上面絶縁膜５０上に形成される。振動子２１と振動子２２間で検知された静電容量の変化は、金属電極６０を介して振動子２２の外部に出力される。その後、必要に応じて半導体基板１０の裏面を研磨し、半導体基板１０の基板厚を所望の厚みにする。
【００２７】
（チ）側面絶縁膜４０及び上面絶縁膜５０をマスクにして半導体基板１０の露出した表面をエッチング除去し、図１２に示すように振動子２１、２２の側面部を形成する。等方性エッチングによって半導体基板１０をエッチングすることにより、振動子２１、２２の側面部を形成するエッチングに連続して振動子２１、２２の下面部を形成するエッチングが行われる。上記のような半導体基板１０のエッチングによって、半導体基板１０の表面に凹部１００が形成され、振動子２１、２２が凹部１００内に配置される。半導体基板１０のエッチングには、二フッ化キセノン（ＸｅＦ2）を使用した等方性エッチャー等が使用可能である。以上により、図１、図２（ａ）〜図２（ｃ）に示す半導体装置１が完成する。
【００２８】
以上に説明したように、熱酸化によって側面溝４００を酸化膜で埋め込んだ側面絶縁膜４０及び分離溝３００を酸化膜で埋め込んだ絶縁分離領域３０が形成される。このため、側面溝４００及び分離溝３００の溝幅Ｗは１μｍ以下であることが好ましい。例えば溝幅Ｗが１μｍの場合は、熱酸化により半導体基板１０の表面に形成される上面絶縁膜５０の膜厚ｄ０は２μｍ程度に設定される。また、溝幅Ｗが０．５μｍの場合は、上面絶縁膜５０の膜厚ｄ０は１．５μｍ程度に設定される。
【００２９】
上記のように溝幅Ｗを微細にすることにより、熱酸化工程のみで側面溝４００及び分離溝３００を酸化膜で埋め込むことができる。この場合、半導体基板１０の上面に形成される上面絶縁膜５０の表面は平坦であり、側面溝４００及び分離溝３００の上方に凹凸は形成されない。したがって、平坦化工程を実施する必要がなく、半導体装置１の製造工程を短縮できる。
【００３０】
また、側面溝４００及び分離溝３００を同時に形成するため、側面絶縁膜４０と絶縁分離領域３０の位置合わせ精度が向上する。
【００３１】
振動子２１、２２の下面は絶縁膜で覆われていないため、凹部１００を形成する際に振動子２１、２２の下面が若干エッチングされる。しかし、凹部１００に露出した絶縁分離領域３０の下面と振動子２１、２２の下面はほぼ同一平面レベルにある。
【００３２】
半導体装置１では、振動子２１、２２の側面部が側面絶縁膜４０で覆われているため、側面絶縁膜４０より深い位置の半導体基板１０が厚さ方向と水平な方向にもエッチングされて、振動子２１、２２の下面部が形成される。したがって、振動子２１、２２の厚みは側面溝４００の深さｔによって決まる。つまり、振動子２１、２２の厚みはＤ−ＲＩＥ装置の性能に依存する。例えばアスペクト比が６０〜１００のＤ−ＲＩＥ装置を使用すれば、溝幅Ｗが１μｍの場合に振動子２１、２２の厚みは６０〜１００μｍまで可能である。一方、側面絶縁膜４０をＣＶＤ法で形成する場合は、側面絶縁膜４０を安定して形成できる深さは２０〜２５μｍ程度である。
【００３３】
凹部１００はＤ−ＲＩＥ法を行わずに等方性エッチングによって形成される。このため、半導体装置１の製造コストを低減でき、スループットが向上する。
【００３４】
以上に説明したように、本発明の実施の形態に係る半導体装置の製造法によれば、側面溝４００と分離溝３００を熱酸化によって酸化膜で埋め込むことにより、側面絶縁膜４０と絶縁分離領域３０が同時に形成される。また、凹部１００が等方性エッチングのみにより形成される。このため、絶縁分離領域３０を形成し、且つ製造工程の増大を抑制できる半導体装置１の製造方法を提供できる。
【００３５】
＜変形例＞
図７では、振動子２１、２２上の上面絶縁膜５０を一様の膜厚でエッチバックする例を示した。ただし、縦方向の加速度を検出する場合には、振動子２１、２２のいずれか一方について、上面絶縁膜５０の一部をエッチバックせずに半導体装置１を製造する。ここで「縦方向」とは、半導体基板１０の厚さ方向である。図１３は振動子２２上の上面絶縁膜５０（５０Ａ）をエッチバックしない例を示す。
【００３６】
振動子２１と振動子２２とで上面絶縁膜５０の膜厚が異なる場合、応力の差によって梁の反り方が異なる。図１４に、上面絶縁膜５０をエッチバックせずに振動子２２を形成した例を示す。このように振動子２２上の上面絶縁膜５０の膜厚が厚い場合は、図１５に示すように、振動子２２の自由端の上面が振動子２１の自由端の上面より高くなる。これにより、縦方向の加速度を検出することができる。
【００３７】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３８】
既に述べた実施の形態の説明においては、半導体装置１が振動子２１、２２からなる一組の振動子組を有する例を示した。しかし、図１６に示すように、二組の振動子組を用いて、Ｘ方向とＹ方向の加速度を検出する加速度センサを構成してもよい。図１６に示した例では、例えば半導体装置１がＸ方向の加速度を検出する加速度センサであり、半導体装置１ＡがＹ方向の加速度を検出する加速度センサである。図１６に示すように、Ｘ方向の加速度を検出する加速度センサとＹ方向の加速度を検出する加速度センサとでは、振動子の自由端が延伸する方向が互いに垂直である。或いは、図１６に示した加速度センサに図１３に示した縦方向（Ｚ方向）の加速度を検出する振動子組を更に追加し、３次元の加速度を検出する加速度センサを構成してもよい。
【００３９】
また、半導体装置１が加速度センサである例を示したが、半導体装置１がＭＥＭＳ素子以外の、例えばＳＡＷ素子或いはＦＢＡＲであってもよい。また、振動子を有する半導体装置であれば、加速度センサ以外の、例えばジャイロセンサ等の製造方法にも本発明は適用可能である。
【００４０】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態に係る半導体装置の製造方法で製造される半導体装置の構成を示す模式図である。
【図２】図１に示した半導体装置の断面図であり、図２（ａ）は図１のＩＩａ−ＩＩａ方向に沿った断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ方向に沿った断面図、図２（ｃ）は図１の領域Ａの斜視図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その１）。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その２）。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その３）。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その４）。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その５）。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その６）。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その７）。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その８）。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その９）。
【図１２】本発明の実施の形態に係る半導体装置の凹部を形成する方法を説明するための斜視図である。
【図１３】本発明の実施の形態の変形例に係る半導体装置の製造方法を説明するための工程断面図である。
【図１４】本発明の実施の形態の変形例に係る半導体装置の振動子を示す模式図である。
【図１５】本発明の実施の形態の変形例に係る半導体装置の構成例を示す模式図である。
【図１６】本発明のその他の実施の形態に係る半導体装置の構成を示す模式図である。
【符号の説明】
【００４２】
１…半導体装置
１０…半導体基板
２１、２２…振動子
３０…絶縁分離領域
４０…側面絶縁膜
５０…上面絶縁膜
５３、５５…開口部
６０…金属電極
１００…凹部
１０１…酸化シリコン膜
３００…分離溝
４００…側面溝
６００…導電体層
【技術分野】
【０００１】
本発明は、梁型の振動子を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
梁型の振動子を備えるＭＥＭＳ（Micro Electro Mechanical System）素子、表面弾性波（ＳＡＷ）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ）等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。例えば、２つの振動子間の静電容量の変化を検知して加速度を検出する静電容量型加速度センサ等が実用化されている。
【０００３】
自由端を有する梁型の振動子を形成するために、シリコン基板上に絶縁膜層とシリコン層を積層したＳＯＩ基板が一般的に使用されている。絶縁膜層は犠牲層として使用され、シリコン層が自由端として使用される。一方、犠牲層を用いない製造方法も提案されている（例えば、特許文献１参照。）。犠牲層を用いない製造方法では、振動子の自由端とシリコン基板に固定された振動子の固定端との間に形成したアイソレーション用トレンチに絶縁性材料を充填して、振動子の自由端とシリコン基板との間に絶縁分離領域が形成される。
【特許文献１】特表２００２−５１０１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に提案された犠牲層を用いない製造方法においては、アイソレーション用トレンチに絶縁性材料を充填して絶縁分離領域を形成する工程の後に、絶縁性材料である保護膜を振動子の側面に形成する工程が必要である。このため、製造工程が増大するという問題があった。
【０００５】
上記問題点を鑑み、本発明は、振動子とシリコン基板間の絶縁分離領域を形成し、且つ製造工程の増大を抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、半導体基板に固定された固定端を有する梁型の振動子を備える半導体装置の製造方法であって、（イ）半導体基板の上面に、振動子の側面絶縁膜が形成される側面溝、及び振動子と半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、（ロ）側面溝の表面及び分離溝の表面を熱酸化して、側面溝を酸化膜で埋め込んだ側面絶縁膜と分離溝を酸化膜で埋め込んだ絶縁分離領域を同時に形成するステップと、（ハ）側面絶縁膜と半導体基板上の上面絶縁膜をマスクにした半導体基板のエッチング工程によって、半導体基板の表面に形成された凹部内に配置された振動子を形成するステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
本発明によれば、振動子とシリコン基板間の絶縁分離領域を形成し、且つ製造工程の増大を抑制できる半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【０００９】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１０】
本発明の実施の形態における半導体装置の製造方法は、図１に示すような半導体基板１０に固定された固定端を有する梁型の振動子２１、２２を備える半導体装置１の製造方法である。即ち、半導体基板１０の上面に、振動子２１、２２の側面絶縁膜４０が形成される側面溝、及び振動子２２と半導体基板１０間の絶縁分離領域３０が形成される分離溝を形成するステップと、側面溝の表面及び分離溝の表面を熱酸化して、側面溝を酸化膜で埋め込んだ側面絶縁膜４０と分離溝を酸化膜で埋め込んだ絶縁分離領域３０を同時に形成するステップと、側面絶縁膜４０と半導体基板１０上の上面絶縁膜をマスクにした半導体基板１０のエッチング工程によって、半導体基板１０の表面に形成された凹部１００内に配置された振動子２１、２２を形成するステップとを含む。
【００１１】
振動子２１、２２は梁型の振動子であり、半導体装置１は、振動子２１と振動子２２間の距離に依存する静電量容量の変動を用いて加速度を検出する静電容量型加速度センサである。半導体基板１０には、例えばシリコン基板を採用可能である。
【００１２】
振動子２１は、両端が半導体基板１０に固定された中心ストライプ部と、中心ストライプ部に固定された固定端と凹部１００に延伸する自由端を有する複数の梁部とからなるフィッシュボーン構造の梁型振動子である。振動子２２は、半導体基板１０に固定された固定端と凹部１００に延伸する自由端を有する複数の梁型振動子からなる。図１に示すように、振動子２１の自由端と振動子２２の自由端は交差指状に配置される。
【００１３】
図１のＩＩａ−ＩＩａ方向に沿った断面図を図２（ａ）に、ＩＩｂ−ＩＩｂ方向に沿った断面図を図２（ｂ）にそれぞれ示す。また、図１の領域Ａの斜視図を図２（ｃ）に示す。
【００１４】
図２（ａ）に示すように、振動子２１、２２の側面上に側面絶縁膜４０が形成され、振動子２１、２２の上面上に上面絶縁膜５０が形成されている。振動子２１、２２の下面は凹部１００内で露出している。なお、図１では上面絶縁膜５０の図示を省略している。
【００１５】
図２（ｂ）に示すように、振動子２２の上面上の上面絶縁膜５０の一部を除去して開口部５５が形成されている。開口部５５において振動子２２と電気的に接続する金属電極６０が、上面絶縁膜５０上に形成されている。図１では、開口部５５及び金属電極６０の図示を省略している。
【００１６】
振動子２１、２２は凹部１００内に自由端が延在する梁型振動子であり、振動子２１、２２の自由端は外部からの衝撃等の外因に応じて位置が変化する。振動子２１の自由端と振動子２２の自由端は交差指状に配置されるため、振動子２１、２２の位置が変化すると、振動子２１と振動子２２間の静電容量が変化する。半導体装置１は、振動子２１と振動子２２間の静電容量の変化に基づいて加速度を検出する。
【００１７】
半導体装置１の動作例を以下に説明する。半導体装置１に外力が加わると、外力の影響により振動子２１と振動子２２間の距離が変化する。振動子２１と振動子２２間に電圧を印加した状態で半導体装置１に外力が加わると、振動子２１と振動子２２間の距離の変化は、静電容量の変化として検知される。半導体装置１は、検知された静電容量の変化を検出信号で図示を省略する信号処理回路に伝達する。信号処理回路は、検出信号を処理して半導体装置１に生じた加速度を検出する。信号処理回路は、半導体装置１と同一チップ上に配置してもよいし、半導体装置１が配置されたチップと異なるチップ上に配置してもよい。
【００１８】
振動子２２と半導体基板１０の間に、振動子２２と半導体基板１０とを電気的に分離する絶縁分離領域３０が配置される。このため、振動子２１と振動子２２がキャパシタプレートとして機能する。振動子２２からの電気信号は、金属電極６０を介して半導体装置１の外部に出力される。振動子２１からの電気信号は、半導体基板１０を介して半導体装置１の外部に出力される。
【００１９】
図３〜図１１を参照して、本発明の実施の形態に係る半導体装置の製造方法を説明する。図３〜図１１において、図（ａ）は図１のＩＩａ−ＩＩａ方向に沿った断面図、図（ｂ）は図１のＩＩｂ−ＩＩｂ方向に沿った断面図、図（ｃ）は図１の領域Ａの斜視図である。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００２０】
（イ）図３に示すように、シリコン基板である半導体基板１０の上面を熱酸化して酸化シリコン膜１０１を形成する。
【００２１】
（ロ）フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて酸化シリコン膜１０１の一部をエッチング除去して、酸化シリコン膜１０１をパターニングする。具体的には、側面絶縁膜４０が形成される側面溝４００、及び絶縁分離領域３０が形成される分離溝３００の領域上の酸化シリコン膜１０１を除去する。次いで、パターニングされた酸化シリコン膜１０１をマスクにして半導体基板１０の上面をエッチングし、図４に示すように、側面溝４００及び分離溝３００を形成する。側面溝４００及び分離溝３００の溝幅Ｗは例えば０．５〜１μｍ程度である。側面溝４００及び分離溝３００の深さｔは例えば３０μｍ程度である。側面溝４００及び分離溝３００を形成するエッチングには、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）法等が採用可能である。その後、図５に示すように酸化シリコン膜１０１を除去する。
【００２２】
（ハ）側面溝４００の表面及び分離溝３００の表面を熱酸化して、側面溝４００を酸化膜で埋め込んだ側面絶縁膜４０と分離溝３００を酸化膜で埋め込んだ絶縁分離領域３０とを同時に形成する。このとき、図６に示すように、半導体基板１０の上面が熱酸化され、上面絶縁膜５０が形成される。上面絶縁膜５０の膜厚ｄ０は、例えば２μｍ程度である。なお、側面溝４００及び分離溝３００が酸化膜で埋め込まれると、側面溝４００及び分離溝３００の表面での熱酸化プロセスは停止する。
【００２３】
（ニ）図７に示すように、エッチバックにより振動子２１、２２上の上面絶縁膜５０の膜厚ｄ１を０．５μｍ程度にする。例えば、フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて振動子２１、２２上の上面絶縁膜５０の表面をエッチングする。
【００２４】
（ホ）図８に示すように、半導体基板１０のエッチングされる領域上の上面絶縁膜５０を除去し、凹部形成用の開口部５３を形成する。同時に、振動子２２からの電気信号を外部に出力するためのコンタクト用の開口部５５を形成する。開口部５３、５５は、フォトレジスト膜をマスクにしたフォトリソグラフィ技術等を用いて形成可能である。
【００２５】
（ヘ）図９に示すように、開口部５５を埋め込むように半導体基板１０の上面全体に導電体層６００を形成する。導電体層６００には、アルミニウム（Ａｌ）膜や銅（Ｃｕ）膜等が採用可能である。例えば、スパッタ法により膜厚１〜３μｍ程度のＡｌ膜を形成する。その後、必要に応じて、化学的機械的研磨（ＣＭＰ）法等によって導電体層６００の表面を平坦化する。例えば、図１０に示すように上面絶縁膜５０が露出するまで導電体層６００の表面をエッチングして平坦化する。
【００２６】
（ト）フォトリソグラフィ技術等を用いて導電体層６００をパターニングし、金属電極６０を形成する。具体的には、図１１に示すように、開口部５５において振動子２２と電気的に接続する金属電極６０が上面絶縁膜５０上に形成される。振動子２１と振動子２２間で検知された静電容量の変化は、金属電極６０を介して振動子２２の外部に出力される。その後、必要に応じて半導体基板１０の裏面を研磨し、半導体基板１０の基板厚を所望の厚みにする。
【００２７】
（チ）側面絶縁膜４０及び上面絶縁膜５０をマスクにして半導体基板１０の露出した表面をエッチング除去し、図１２に示すように振動子２１、２２の側面部を形成する。等方性エッチングによって半導体基板１０をエッチングすることにより、振動子２１、２２の側面部を形成するエッチングに連続して振動子２１、２２の下面部を形成するエッチングが行われる。上記のような半導体基板１０のエッチングによって、半導体基板１０の表面に凹部１００が形成され、振動子２１、２２が凹部１００内に配置される。半導体基板１０のエッチングには、二フッ化キセノン（ＸｅＦ2）を使用した等方性エッチャー等が使用可能である。以上により、図１、図２（ａ）〜図２（ｃ）に示す半導体装置１が完成する。
【００２８】
以上に説明したように、熱酸化によって側面溝４００を酸化膜で埋め込んだ側面絶縁膜４０及び分離溝３００を酸化膜で埋め込んだ絶縁分離領域３０が形成される。このため、側面溝４００及び分離溝３００の溝幅Ｗは１μｍ以下であることが好ましい。例えば溝幅Ｗが１μｍの場合は、熱酸化により半導体基板１０の表面に形成される上面絶縁膜５０の膜厚ｄ０は２μｍ程度に設定される。また、溝幅Ｗが０．５μｍの場合は、上面絶縁膜５０の膜厚ｄ０は１．５μｍ程度に設定される。
【００２９】
上記のように溝幅Ｗを微細にすることにより、熱酸化工程のみで側面溝４００及び分離溝３００を酸化膜で埋め込むことができる。この場合、半導体基板１０の上面に形成される上面絶縁膜５０の表面は平坦であり、側面溝４００及び分離溝３００の上方に凹凸は形成されない。したがって、平坦化工程を実施する必要がなく、半導体装置１の製造工程を短縮できる。
【００３０】
また、側面溝４００及び分離溝３００を同時に形成するため、側面絶縁膜４０と絶縁分離領域３０の位置合わせ精度が向上する。
【００３１】
振動子２１、２２の下面は絶縁膜で覆われていないため、凹部１００を形成する際に振動子２１、２２の下面が若干エッチングされる。しかし、凹部１００に露出した絶縁分離領域３０の下面と振動子２１、２２の下面はほぼ同一平面レベルにある。
【００３２】
半導体装置１では、振動子２１、２２の側面部が側面絶縁膜４０で覆われているため、側面絶縁膜４０より深い位置の半導体基板１０が厚さ方向と水平な方向にもエッチングされて、振動子２１、２２の下面部が形成される。したがって、振動子２１、２２の厚みは側面溝４００の深さｔによって決まる。つまり、振動子２１、２２の厚みはＤ−ＲＩＥ装置の性能に依存する。例えばアスペクト比が６０〜１００のＤ−ＲＩＥ装置を使用すれば、溝幅Ｗが１μｍの場合に振動子２１、２２の厚みは６０〜１００μｍまで可能である。一方、側面絶縁膜４０をＣＶＤ法で形成する場合は、側面絶縁膜４０を安定して形成できる深さは２０〜２５μｍ程度である。
【００３３】
凹部１００はＤ−ＲＩＥ法を行わずに等方性エッチングによって形成される。このため、半導体装置１の製造コストを低減でき、スループットが向上する。
【００３４】
以上に説明したように、本発明の実施の形態に係る半導体装置の製造法によれば、側面溝４００と分離溝３００を熱酸化によって酸化膜で埋め込むことにより、側面絶縁膜４０と絶縁分離領域３０が同時に形成される。また、凹部１００が等方性エッチングのみにより形成される。このため、絶縁分離領域３０を形成し、且つ製造工程の増大を抑制できる半導体装置１の製造方法を提供できる。
【００３５】
＜変形例＞
図７では、振動子２１、２２上の上面絶縁膜５０を一様の膜厚でエッチバックする例を示した。ただし、縦方向の加速度を検出する場合には、振動子２１、２２のいずれか一方について、上面絶縁膜５０の一部をエッチバックせずに半導体装置１を製造する。ここで「縦方向」とは、半導体基板１０の厚さ方向である。図１３は振動子２２上の上面絶縁膜５０（５０Ａ）をエッチバックしない例を示す。
【００３６】
振動子２１と振動子２２とで上面絶縁膜５０の膜厚が異なる場合、応力の差によって梁の反り方が異なる。図１４に、上面絶縁膜５０をエッチバックせずに振動子２２を形成した例を示す。このように振動子２２上の上面絶縁膜５０の膜厚が厚い場合は、図１５に示すように、振動子２２の自由端の上面が振動子２１の自由端の上面より高くなる。これにより、縦方向の加速度を検出することができる。
【００３７】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３８】
既に述べた実施の形態の説明においては、半導体装置１が振動子２１、２２からなる一組の振動子組を有する例を示した。しかし、図１６に示すように、二組の振動子組を用いて、Ｘ方向とＹ方向の加速度を検出する加速度センサを構成してもよい。図１６に示した例では、例えば半導体装置１がＸ方向の加速度を検出する加速度センサであり、半導体装置１ＡがＹ方向の加速度を検出する加速度センサである。図１６に示すように、Ｘ方向の加速度を検出する加速度センサとＹ方向の加速度を検出する加速度センサとでは、振動子の自由端が延伸する方向が互いに垂直である。或いは、図１６に示した加速度センサに図１３に示した縦方向（Ｚ方向）の加速度を検出する振動子組を更に追加し、３次元の加速度を検出する加速度センサを構成してもよい。
【００３９】
また、半導体装置１が加速度センサである例を示したが、半導体装置１がＭＥＭＳ素子以外の、例えばＳＡＷ素子或いはＦＢＡＲであってもよい。また、振動子を有する半導体装置であれば、加速度センサ以外の、例えばジャイロセンサ等の製造方法にも本発明は適用可能である。
【００４０】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態に係る半導体装置の製造方法で製造される半導体装置の構成を示す模式図である。
【図２】図１に示した半導体装置の断面図であり、図２（ａ）は図１のＩＩａ−ＩＩａ方向に沿った断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ方向に沿った断面図、図２（ｃ）は図１の領域Ａの斜視図である。
【図３】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その１）。
【図４】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その２）。
【図５】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その３）。
【図６】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その４）。
【図７】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その５）。
【図８】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その６）。
【図９】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その７）。
【図１０】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その８）。
【図１１】本発明の実施の形態に係る半導体装置の製造方法を説明するための工程図である（その９）。
【図１２】本発明の実施の形態に係る半導体装置の凹部を形成する方法を説明するための斜視図である。
【図１３】本発明の実施の形態の変形例に係る半導体装置の製造方法を説明するための工程断面図である。
【図１４】本発明の実施の形態の変形例に係る半導体装置の振動子を示す模式図である。
【図１５】本発明の実施の形態の変形例に係る半導体装置の構成例を示す模式図である。
【図１６】本発明のその他の実施の形態に係る半導体装置の構成を示す模式図である。
【符号の説明】
【００４２】
１…半導体装置
１０…半導体基板
２１、２２…振動子
３０…絶縁分離領域
４０…側面絶縁膜
５０…上面絶縁膜
５３、５５…開口部
６０…金属電極
１００…凹部
１０１…酸化シリコン膜
３００…分離溝
４００…側面溝
６００…導電体層
【特許請求の範囲】
【請求項１】
半導体基板に固定された固定端を有する梁型の振動子を備える半導体装置の製造方法であって、
前記半導体基板の上面に、前記振動子の側面絶縁膜が形成される側面溝、及び前記振動子と前記半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、
前記側面溝の表面及び前記分離溝の表面を熱酸化して、前記側面溝を酸化膜で埋め込んだ前記側面絶縁膜と前記分離溝を酸化膜で埋め込んだ前記絶縁分離領域を同時に形成するステップと、
前記側面絶縁膜と前記半導体基板上の上面絶縁膜をマスクにした前記半導体基板のエッチング工程によって、前記半導体基板の表面に形成された凹部内に配置された前記振動子を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の前記振動子の側面に接する領域と下面に接する領域が、前記エッチング工程で連続してエッチングされることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記側面溝の表面及び前記分離溝の表面を熱酸化するステップにおいて、前記半導体基板上に前記上面絶縁膜が形成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板がシリコン基板であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記振動子上の前記上面絶縁膜の一部を除去して開口部を形成するステップと、
前記開口部で前記振動子と電気的に接続する金属電極を前記上面絶縁膜上に形成するステップと
を更に含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記側面溝及び前記分離溝の幅が１μｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板に固定された固定端を有する梁型の振動子を備える半導体装置の製造方法であって、
前記半導体基板の上面に、前記振動子の側面絶縁膜が形成される側面溝、及び前記振動子と前記半導体基板間の絶縁分離領域が形成される分離溝を形成するステップと、
前記側面溝の表面及び前記分離溝の表面を熱酸化して、前記側面溝を酸化膜で埋め込んだ前記側面絶縁膜と前記分離溝を酸化膜で埋め込んだ前記絶縁分離領域を同時に形成するステップと、
前記側面絶縁膜と前記半導体基板上の上面絶縁膜をマスクにした前記半導体基板のエッチング工程によって、前記半導体基板の表面に形成された凹部内に配置された前記振動子を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の前記振動子の側面に接する領域と下面に接する領域が、前記エッチング工程で連続してエッチングされることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記側面溝の表面及び前記分離溝の表面を熱酸化するステップにおいて、前記半導体基板上に前記上面絶縁膜が形成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板がシリコン基板であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記振動子上の前記上面絶縁膜の一部を除去して開口部を形成するステップと、
前記開口部で前記振動子と電気的に接続する金属電極を前記上面絶縁膜上に形成するステップと
を更に含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記側面溝及び前記分離溝の幅が１μｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−１１４２１５（Ｐ２０１０−１１４２１５Ａ）
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００８−２８４６２６（Ｐ２００８−２８４６２６）
【出願日】平成２０年１１月５日（２００８．１１．５）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願日】平成２０年１１月５日（２００８．１１．５）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]