半導体装置の製造方法
【課題】 単結晶構造の柱状構造を有する半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に単結晶の柱状構造を形成する方法であって、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成し、前記溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【解決手段】 半導体基板上に単結晶の柱状構造を形成する方法であって、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成し、前記溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、特に結晶欠陥を抑制した単結晶構造の柱状構造を有する半導体装置の製造方法に関する。
【背景技術】
【0002】
LSI技術は、微細化によってその発展を遂げてきたが、微細化が進行するにつれて加工が困難となること、また微細化しても性能向上に繋がらないこと等から、微細化はその限界に近づきつつある。この限界を打破する方法の一つが、LSIを三次元化するやり方である。三次元化の一つの方法は、通常は半導体基板の表面と平行方向に形成されるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を縦積み、すなわち半導体基板の表面と垂直方向に形成することによって、平面的な微細化によらずに、高集積化を実現することができる。
【0003】
半導体基板の表面と平行方向に構成されるMOSFET(以下、平面構造のMOSFETと称する)では、単結晶構造の半導体基板をチャネルとして用いることが可能である一方、半導体基板の表面と垂直方向に形成されるMOSFET(以下、垂直構造のMOSFETと称する)を実現しようとすると、チャネルとなる単結晶構造のシリコンあるいはシリコンゲルマニウム等の柱を形成しなければならない。
【0004】
平面構造であれば、絶縁膜上に単結晶シリコン、ゲルマニウム、あるいはシリコンゲルマニウム膜を作製する方法として、それらの膜を形成した後に融点以上の温度で熱処理することで、その降温の際の結晶化時に単結晶状態で固化させることができる方法が開示されている(非特許文献1参照。)。この方法はMOSFETを平面上に形成する場合には有効であるが、シリコン、ゲルマニウム、あるいはシリコンゲルマニウム膜が単結晶の半導体基板に接している必要があるため、2層以上に積層化することはできなかった。
【0005】
また、単結晶構造のシリコンあるいはシリコンゲルマニウムの柱構造を実現しようとしても、MOSFETのチャネルとなる領域を単結晶化することは困難である。例えば、半導体基板上に絶縁膜を形成し、その絶縁膜中に深い溝を掘りシリコンあるいはシリコンゲルマニウムを埋め込んでも、単結晶とはならず多結晶となってしまう。また、その溝の底部に単結晶シリコンを設けて、そこをシードとして単結晶を成長させようとしても、その接触部付近が単結晶化するに留まり、全体を単結晶化することはできない。また、上記の非特許文献1と同じ方法を用いたとしても、アスペクト比の高い柱状構造では結晶欠陥が生じてしまうことが問題となっていた。
【0006】
上記のように、単結晶構造の柱状構造を形成することが実現することができなかったため、垂直構造のMOSFETを形成することが困難となっている問題があった。
【先行技術文献】
【非特許文献】
【0007】
【非特許文献1】第56回応用物理学関係連合講演会 講演予稿集 30p−E−2
【発明の概要】
【発明が解決しようとする課題】
【0008】
結晶欠陥を抑制した単結晶構造の柱状構造を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様による半導体装置の製造方法は、半導体基板上に単結晶の柱状構造を形成する方法であって、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成し、前記溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする。
【0010】
また、本発明の別態様による半導体装置の製造方法は、半導体基板上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜に溝を形成し、前記第一の絶縁膜の溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、前記第一の絶縁膜の溝内部に少なくともゲルマニウムを含む第一の埋め込み膜を形成する工程と、前記埋め込み膜及び絶縁膜上に第二の絶縁膜を形成する工程と、前記第二の絶縁膜に溝を形成し、前記第二の絶縁膜の溝の底部に少なくとも前記第一の埋め込み膜の一部を露出させる工程と、前記第二の絶縁膜の溝内部に少なくともゲルマニウムを含む第二の埋め込み膜を形成する工程と、熱処理により前記第一及び第二の埋め込み膜を溶融させる工程と、溶融した前記第一及び第二の埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする。
【0011】
さらに、本発明の別態様による半導体装置の製造方法は、半導体基板上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜上にシード層を形成する工程と、前記シード層をパターニングする工程と、パターニングされた前記シード層及び前記第一の絶縁膜上に第二の絶縁膜を形成する工程と、前記第二の絶縁膜に溝を形成し、前記溝の底部に少なくとも前記シード層の一部を露出させる工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする。
【0012】
さらに、本発明の別態様による半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成する工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、前記絶縁膜上の前記埋め込み膜を除去する工程と、前記絶縁膜上の前記埋め込み膜除去後、前記埋め込み膜上にシード層を形成する工程と、前記シード層形成後、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする。
【発明の効果】
【0013】
単結晶構造の柱状構造を有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の第1の実施例に係る半導体装置を模式的に示した斜視図である。
【図2】本発明の第1の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図3】本発明の第1の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図4】本発明の第2の実施例に係る半導体装置を模式的に示した断面図である。
【図5】本発明の第3の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図6】本発明の第3の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図7】本発明の第4の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図8】本発明の第4の実施例に係る半導体装置を模式的に示した断面図である。
【図9】本発明の第5の実施例に係る半導体装置を模式的に示した断面図である。
【図10】本発明の第6の実施例に係る半導体装置を模式的に示した断面図である。
【図11】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図12】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図13】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図14】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図15】本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図16】本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図17】本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図18】本発明の第9の実施例に係る半導体装置を模式的に示した断面図である。
【図19】本発明の第9の実施例に係る半導体装置を模式的に示した断面図である。
【図20】本発明の第9の実施例に係る半導体装置の説明図である。
【発明を実施するための形態】
【0015】
以下、本発明の実施形態について図面を参照しながら説明する。
【実施例1】
【0016】
図1は本発明の第1の実施例に係る半導体装置を模式的に示した斜視図である。シリコン基板1上に形成されたSiO2膜2中に複数のゲルマニウム膜からなる柱状構造が形成されている。
【0017】
図2及び図3は本発明の第1の実施例に係る半導体装置の製造方法を模式的に示した工程図である。以後の工程図は図1に示したA−A´面で切断した断面図で表している。図2及び図3を用いて第1の実施例に係る半導体装置の製造方法について説明する。まず、公知のプロセスにより、図2(a)に示すように、単結晶シリコン基板1上に絶縁膜であるSiO2膜2を、例えば、CVD(Chemical Vapor Deposition)法等を用いて厚さ5μmで堆積する。この後、図2(b)に示すように、深さが単結晶シリコン基板1表面に到達するようにSiO2膜2に複数個の溝3を形成する。溝3の断面形状はほぼ正方形で、その一辺の長さを25nmとした。
【0018】
図2(b)で溝3の断面形状はほぼ正方形としたが、その形状が例えば円形であっても構わない。実際に5nmの径を有する溝3を形成した場合にも、同様の単結晶化が実現できた。径(正方形の場合には対角線の長さ)を大きくする場合には、溝3の深さの半分以下、例えば、溝3の深さが1μmのときは、穴の径は500nm以下であることが望ましい。
【0019】
これは、溝3の深さに対して径が大きくなりすぎると、溝3中に形成するゲルマニウムの量に対して融点の高い単結晶シリコン基板1と接している領域の割合が大きくなる。そのため、後述する単結晶化を行った際に、結晶化のスタートポイントが多数形成されてしまうため、一つの溝の中のゲルマニウムを、単一の結晶で構成することが難しくなるためと考えられる。
【0020】
続いて、図3(a)に示すように、公知のCVD法等により、溝3が埋まるように溝3内部及びSiO2膜2上にゲルマニウム膜4を堆積し、SiO2膜2上に形成された不要なゲルマニウム膜4を除去する。ここでゲルマニウム膜4の堆積は、温度400℃、ソースガスとしてGeH4を用いて成膜速度0.3nm/minで行った。堆積直後のゲルマニウム膜4は多結晶となっている。
【0021】
その後、図3(b)に示すように、窒素雰囲気中で、温度980℃で1秒間の短時間熱処理(RTA:Rapid Thermal Annealing)を行う。このRTAで、ゲルマニウム膜4を一旦溶融する。溶融後、温度が低下するとゲルマニウム膜4は再び結晶化する、この結晶化の際に、ゲルマニウム膜4は底部で接している単結晶シリコン基板1の結晶性を引継いだ単結晶ゲルマニウム膜5となる。このときシリコン基板1とゲルマニウム膜4の接している界面付近の領域においては、シリコンゲルマニウム(以下、SiGeと称する。)混晶領域6が形成される。このSiGe混晶領域6は底部ではシリコン基板1と、上部では単結晶ゲルマニウム膜5と接しており、その両方の格子定数が異なるため、欠陥を含んだ単結晶となっている。
【0022】
ここで、RTA温度は980℃としたが、温度を変化させてゲルマニウム膜4の結晶化状態を調べたところ、960℃以上が必要であること、また1300℃以上ではゲルマニウム膜4の一部が昇華して消失してしまう可能性が考えられるが、少なくともゲルマニウム膜4の融点以上かつ、単結晶シリコン基板1の融点未満であれば実施可能であると考えられる。
【0023】
ゲルマニウム膜4の堆積温度は、400℃より高くしても可能であるが、550℃以上になると、ゲルマニウム膜4形成時のカバレージが劣化し、結晶化後の単結晶ゲルマニウム膜5と溝3との間に空洞が残ってしまう可能性がある。また、400℃よりも低温化することもでき、その場合には堆積された膜はアモルファスゲルマニウム膜となるが、成膜速度が遅くなるため、実用性が低下するという問題があり、ゲルマニウム膜4の堆積温度は400℃前後であることが望ましい。
【実施例2】
【0024】
前記した実施例1では溝3に埋め込む材料として、ゲルマニウム膜4を用いたが、本実施例ではこれに代えて、図4に示すように、Siを原子数比で20%含有する混晶のシリコンゲルマニウム膜を用いた。シリコンのソースガスとしては、例えば、モノシラン(SiH4)あるいはジシラン(Si2H6)等を用いることができる。
【0025】
製造工程は前記した実施例1と一部を除き同様の工程であるのでここでは詳細な説明は省略する。SiGe膜を溝3が埋まるように溝3内部及びSiO2膜2上にゲルマニウム膜4を堆積し、SiO2膜2上に形成された不要なSiGe膜を除去する。その後、1045℃、1秒間の熱処理を行った。この処理により、実施例1と同様に、単結晶シリコン基板1の結晶性を引継いだ単結晶SiGe膜7を形成することができる。
【0026】
なお、SiGe膜中のシリコンとゲルマニウムはどの組成比でも安定な共晶状態を形成できる。ゲルマニウムの融点は938℃、シリコンの融点は1414℃であるため、シリコンとゲルマニウムの融点はこの間の温度となるが、Siの組成比が高くなるほどそのSiGe膜の融点は高くなるが、少なくともSiGe膜の融点以上かつ、単結晶シリコン基板1の融点未満であれば実施可能であると考えられる。
【実施例3】
【0027】
前記した実施例1及び実施例2では、単結晶ゲルマニウム膜5や単結晶SiGe膜7を結晶化させる場合に単結晶シリコン基板1を全ての膜のシードとして用いたが、本実施例ではそれぞれの溝にシードが形成されている。
【0028】
図5及び図6は本発明の第3の実施例に係る半導体装置の製造方法を模式的に示した工程図である。 図5及び図6を用いて第3の実施例に係る半導体装置の製造方法について説明する。
【0029】
まず、図5(a)に示すように、単結晶シリコン基板8上にSiO2膜9を、例えば、熱酸化法等を用いて形成する。この後、図5(b)に示すように、SiO2膜8上に多結晶シリコン膜10を例えば5nmの厚さで形成する。続いて、リソグラフィ等の技術を用いて多結晶シリコン膜10をパターニングする。本実施例では、パターニングにより25nm角の多結晶シリコン膜9を複数形成した。
【0030】
次に、図5(c)に示すように、SiO2膜9及びパターニングされた多結晶シリコン膜10上にSiO2膜10を例えばCVD法等を用いて厚さ5μmで堆積する。次いで、図6(a)に示すように、SiO2膜11をリソグラフィ等の技術を用いてパターニングし、SiO2膜11に複数個の溝12を形成する。ここで、SiO2膜11のパターニングにおいて形成された溝12の開口の位置及び形状は、パターニングされた多結晶シリコン膜9と対応している。
【0031】
溝12を形成後、溝12が埋まるように溝12内部及びSiO2膜11上にゲルマニウム膜を堆積し、SiO2膜11上に形成された不要なゲルマニウム膜を除去する。この後、975℃で1秒間の熱処理を行い、図6(b)に示すように、単結晶ゲルマニウム膜13を形成した。単結晶ゲルマニウム膜13の結晶状態を透過型電子顕微鏡で調べたところ、それぞれの溝の中のゲルマニウム膜は、すべて単結晶化していることが判明した。
【0032】
本実施例では前記した実施例1と異なり、個々の単結晶ゲルマニウム膜13の結晶方位は、それぞれ異なっていた。これはシードとなる多結晶シリコン膜10の結晶方位が、場所によってランダムであり、単結晶ゲルマニウムがそれを引継いで結晶化したためと考えられる。また、多結晶シリコン膜10が複数の結晶からなるにもかかわらず、ゲルマニウム膜が単結晶化したのは、多結晶シリコン膜10中の特定の一つの結晶が基点となった結晶化が起こっているためと考えられる。
【0033】
本実施例では図6(a)に示した工程においてSiO2膜11のパターニングを行って溝12を形成しているが、溝12の開口の位置及び形状はパターニングされた多結晶シリコン膜10と必ずしも一致している必要はない。このパターニングを意図的にずらしたところ、溝12の底部に少しでも多結晶シリコン膜10が露出している場合には、単結晶ゲルマニウム膜13が形成できることが確認された。また、パターニングがずれた場合は、溝12の底部に露出する多結晶シリコン膜10の面積が減少する、言い換えればシードとなる多結晶シリコン膜10の露出面積が減少する。そのため、同時に2つ以上の結晶粒がシードとなってしまう確率が低下し、結晶性の良い単結晶ゲルマニウム膜13を形成することができる。パターニングが一致している場合と比較して、3nm程度のずれがあれば、上記の効果が得られることが判明した。
【0034】
本実施例では、シードとして多結晶シリコン膜10を、溝12を埋める材料としてゲルマニウム膜を用いたが、シードとして多結晶シリコンゲルマニウム膜を、埋める材料としてシリコンゲルマニウム膜を用いても構わない。この場合には少なくとも、埋める材料が結晶化する際に、結晶化を端部のみからスタートするようにすること、すなわちシードとなる領域の融点が埋める材料と比較して相対的に高くなるようにすれば良い。具体的には、シード領域の多結晶シリコンゲルマニウム膜中のゲルマニウム濃度が、埋める材料であるシリコンゲルマニウム膜中のゲルマニウム濃度よりも低ければよい。少なくとも20%程度の濃度差があれば、融点は約100℃異なるため、容易に本実施例に記載の半導体装置の製造方法を実施することができる。
【実施例4】
【0035】
前記した実施例1〜3ではいずれも溝の形成、およびゲルマニウム膜の堆積を1回で行う方法について説明を行った。しかし、高アスペクト比の柱状構造を形成しようとした場合、溝を一括で加工することや溝の内部にカバレージ良く膜を形成することは困難である。
【0036】
そこで本実施例では、複数回に分けて溝及び埋め込み膜の形成を行っている。図7(a)に示すように、前記した実施例1と同様の工程により一層目のSiO2膜14及びゲルマニウム膜15を形成する。ただしこの時、ゲルマニウム膜15の結晶化は行わない。続いて、図7(b)に示すように、一層目のSiO2膜14及びゲルマニウム膜15上に二層目のSiO2膜16を堆積し、開口を形成する。この時、マスク等のずれによってSiO2膜16の開口とゲルマニウム膜15とが一致しない場合があるが、SiO2膜16の開口の底部に少なくともゲルマニウム膜15が露出していれば問題ない。この工程を繰り返すことにより、複数の層を積層し、アスペクト比の高い柱状構造を形成することができる。続いて、図8に示すように、全ての層を積層してから一括で熱処理を行うことにより、アスペクト比の高い溝内部に形成された埋め込み材料の結晶化を容易に行うことができる。
【0037】
また、溝の底面から結晶化が起こるように加熱条件に調整するとより結晶性の良い単結晶ゲルマニウム膜を形成することができるため望ましい。具体的な方法としては、加熱中に加熱光の波長を短くしていくことにより下層にまで光が達しなくなるため、シードに接している底面部から結晶化させるようにすることができる。例えば、波長が1μm以上のシリコンを透過しやすい光と、1μm以下のシリコンを透過しにくい光とを組み合わせると、その効果をうまく利用することが可能となる。
【実施例5】
【0038】
前記した実施例4では、積層された複数の層の中に埋め込まれる材料を組成の同じ材料としたが、本実施例では各層毎に異なる材料が埋め込まれている。
【0039】
例えば、図9に示すように、最も下層の溝には、シリコンとゲルマニウムの濃度比が50%ずつの第一のSiGe膜17が、二層目の溝にはシリコンとゲルマニウムの濃度比がそれぞれ25%と75%の第二のSiGe膜18、そして三層目の溝にはゲルマニウム膜19が埋め込まれている。このように構成することで、一括して熱処理を行い溶融する際に、すべての層に埋め込み材料が溶融する温度(本実施例の場合には、最下層のSiGe膜17の融点)とすることで、それらの膜が結晶化する際に基板に近い領域から順次固化させることができる。従って、埋め込み材料の結晶化が基板に近い側から進むことになり、途中でシード以外の部分が結晶化することなく結晶化することができる。
【0040】
なお、本実施例に記載した材料に限らず、下層から上層になるほど溝に埋め込まれている材料の融点が低くなっていれば本実施形態に記載された効果を得ることができる。例えば、シリコン、ゲルマニウム、あるいはシリコンゲルマニウムの融点を変化させるような材料であるカーボン等を添加することで、それぞれの膜の融点を調整しても構わない。
【0041】
本実施例では、前記のように下層から上層になるほど溝に埋め込まれている材料の融点が低くなっているため、各層を形成するごとに溝内の埋め込み材料を結晶化してもよい。所定の層を結晶化させる温度を、その層よりも下の層の埋め込み材料を溶融しない温度を選択することによって、埋め込み材料の結晶化が基板に近い側から進むため、アスペクト比の高い溝内部に形成された埋め込み材料の結晶化を容易に行うことができる。
【実施例6】
【0042】
前記した実施例1〜5では溝を埋めるためのゲルマニウム膜あるいはシリコンゲルマニウム膜の成膜は、各層ごとに単一の条件で行なったが、本実施例では複数の条件によって成膜を行っている。
【0043】
具体的には、図10(a)に示すように、SiO2膜20中に形成された溝21の内壁に約3nmの厚さでゲルマニウムとシリコンの組成比が50%ずつのSiGe膜21を成膜する。続いて、SiGe膜22上にゲルマニウム膜23を形成することによって溝21を埋め込む。続いて、図10(b)に示すように、熱処理を行うことによって溝21中に形成されたSiGe膜21及びゲルマニウム膜23が溶融して溝内に均一濃度の単結晶SiGe膜24が形成される。ここで、均一とはSiGe膜22及びゲルマニウム膜23を構成している元素が一様に分布していることを指しているため、シリコン基板等から拡散してくる元素に関しては省略している。
【0044】
一般的にゲルマニウム濃度が高い膜は絶縁膜上への平滑な成膜が困難であるが、前記のように、まず比較的ゲルマニウム濃度の低い膜を形成してから比較的ゲルマニウム濃度の高い膜で溝21を埋め込むことにより、比較的ゲルマニウム濃度の高い膜であっても容易に溝21内に形成することができる。またこのゲルマニウム濃度の低い膜は、ゲルマニウムを含まないシリコンだけからなる、アモルファスシリコン膜、あるいは多結晶シリコン膜でもよい。
【0045】
また、本実施例において溝21内に形成したそれぞれの膜の厚さや組成を変化させることによって、単結晶化する膜の組成を自由に変化させることができる。
【実施例7】
【0046】
図11乃至図13は本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。図11乃至図13を用いて第7の実施例に係る半導体装置の製造方法について説明する。まず、公知のプロセスにより、図11(a)に示すように、単結晶シリコン基板25上にSiO2膜26を、例えば、CVD法等を用いて厚さ5μmで堆積する。この後、図11(b)に示すように、深さが単結晶シリコン基板25表面に到達するようにSiO2膜26に複数個の溝27を形成する。溝27の断面形状はほぼ正方形で、その一辺の長さを25nmとした。
【0047】
続いて、図12(a)に示すように、溝27内部及びSiO2膜26上にGe濃度30%のSiGe膜28を堆積し、SiO2膜26上に形成された不要なSiGe膜28を除去する。ここでSiGe膜28の堆積は、温度500℃、ソースガスとしてSi2H6及びGeH4を用いて成膜速度0.3nm/minで行った。次に、図12(b)に示すように、酸素雰囲気中で、温度1025℃で1分間の熱処理を行ってSiGe膜28の表面にSiO2膜29を形成する。この酸素雰囲気中での熱処理で、SiGe膜28中のSi原子のみが選択的に酸化されるため、酸化されていない部分のGe濃度が向上する。本実施例ではGe濃度は85%程度まで凝集された。
【0048】
次いで、図13に示すように、窒素雰囲気中で、温度1050℃で1秒間の短時間熱処理(RTA)を行う。このRTAで、SiGe膜28を一旦溶融する。溶融後、温度が低下するとSiGe膜28は再び結晶化する、この結晶化の際に、SiGe膜28は底部で接している単結晶シリコン基板25の結晶性を引継いだ単結晶SiGe膜30となる。また、SiGe膜28の表面に形成されたSiO2膜29は、再結晶化の熱処理の際にSiGe膜28が凝集することを抑制する効果を有している。
【0049】
前記した実施例6に記載した通り、ゲルマニウム濃度が高い膜は絶縁膜上への平滑な成膜が困難であるが、本実施例のように、まず比較的ゲルマニウム濃度の低い膜を形成してから表面を酸化することでゲルマニウム濃度を向上させることができるため、高アスペクト比を有する溝内に容易にゲルマニウム濃度の高い膜を形成することができる。
【0050】
なお、本実施例では、SiGe膜28の酸化工程と溶融工程を別工程として行ったが、温度や加熱時間等を調整することによって酸化工程時にまとめて実施しても構わない。例えば、図12(b)の工程において、酸素雰囲気中で、温度1050℃で1分間の熱処理を行うと、SiO2膜29が形成されるとともにGe濃度が80%程度に濃縮された時点でSiGe膜28の溶融が進行する。その後、酸素熱処理の降温時に底部で接している単結晶シリコン基板25の結晶性を引継いだ単結晶SiGe膜となる。
【0051】
本実施例ではSiO2膜29を残したまま熱処理により溶融結晶化したが、SiO2膜29をエッチング除去し、その後熱処理により溶融して単結晶化してもよい。この場合には図14に示すように、溶融時に溝27内部の空洞が埋まるように流動するため、結晶化した単結晶SiGe膜30の高さは低くなる。
【実施例8】
【0052】
図15乃至図17は本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。図15乃至図17を用いて第8の実施例に係る半導体装置の製造方法について説明する。本実施例は前記した実施例3と同様に、絶縁膜上に単結晶ゲルマニウム柱を形成するものであるが絶縁膜上にシード層を形成しない点で実施例3と異なる。
【0053】
まず、図15(a)に示すように、単結晶シリコン基板31上に下層の絶縁膜となるSiO2膜32を、例えば、熱酸化法やCVD法等を用いて形成する。このSiO2膜32上にSiO2膜33を例えばCVD法等を用いて厚さ5μmで堆積する。ここで、下層の絶縁膜とその上に形成される絶縁膜は別の種類の膜であっても構わない。次いで、図15(b)に示すように、SiO2膜33をリソグラフィ等の技術を用いてパターニングし、SiO2膜33に複数個の溝34を形成する。溝34は下層の絶縁膜となるSiO2膜32の表面が露出する深さで形成する。
【0054】
なお、単結晶シリコン基板31上にSiO2膜33を直接形成し、溝34のエッチング条件を調整することによって溝34の底部にSiO2膜33の一部が残るようにしても構わない。
【0055】
溝34を形成後、図16(a)に示すように、溝34が埋まるように溝34内部及びSiO2膜33上にゲルマニウム膜35を堆積し、SiO2膜33上に形成された不要なゲルマニウム膜を除去する。続いて、SiO2膜33及びゲルマニウム膜35上に多結晶シリコン膜36を堆積する。この後、975℃で1秒間の熱処理を行い、図16(b)に示すように、単結晶ゲルマニウム膜37を形成した。
【0056】
本実施例においても前記した実施例3と同様に、個々の単結晶ゲルマニウム膜37の結晶方位は、それぞれ異なっていた。これはシードとなる多結晶シリコン膜36の結晶方位が、場所によってランダムであり、単結晶ゲルマニウムがそれを引継いで結晶化したためと考えられる。また、多結晶シリコン膜36が複数の結晶からなるにもかかわらず、ゲルマニウム膜が単結晶化したのは、多結晶シリコン膜36中の特定の一つの結晶が基点となった結晶化が起こっているためと考えられる。
【0057】
単結晶ゲルマニウム膜37を形成後、多結晶シリコン膜36を除去することによって溝34内部に単結晶ゲルマニウム膜37の柱状構造を形成することができる。本実施例では、SiO2膜33上に形成された不要なゲルマニウム膜を除去し、ゲルマニウム膜35と多結晶シリコン膜36との接触面積を溝34の開口程度に抑えることによって溝34内に単結晶ゲルマニウム膜37を形成することができる。
【0058】
なお、図17(a)に示すように、図16(a)のゲルマニウム膜除去工程においてゲルマニウム膜35の表面をエッチングしても良い。続いて、図17(b)に示すように、SiO2膜33及びゲルマニウム膜35上に多結晶シリコン膜36を形成し、SiO2膜33上に形成された多結晶シリコン膜を除去する。
【0059】
このような構造にすることにより、ゲルマニウム膜35の溶融時に溝34内部の空洞が埋まるように流動しても、多結晶シリコン膜36が溶融ゲルマニウム膜35とともに溝34内で移動することができる。
【実施例9】
【0060】
前記した実施例1〜8では溝が円柱或いは四角柱等の形状をしており、絶縁膜内の鉛直方向において一様に形成されていたが、本実施例では少なくとも溝の一部が、溝の上部開口面積よりも小さい断面積となっている。
【0061】
図18及び図19は本発明の第9の実施例に係る半導体装置を模式的に示した断面図である。図18及び図19を用いて第9の実施例に係る半導体装置について説明する。前記した実施例1〜8において、溝内部に単結晶ゲルマニウム膜、或いは単結晶SiGe膜を成長させる場合、図3(b)で示したように、その界面付近には欠陥を有するシリコンゲルマニウム(SiGe)領域が形成される。シリコン膜の上にシリコンの格子定数よりも大きい格子定数を有するゲルマニウム膜、或いはSiGe膜が形成されるため、図18に示すように、シード部から無数の結晶欠陥38が発生する可能性がある。
【0062】
この結晶欠陥38は、シードのシリコン結晶の面方向に依存して発生するものであり、シード部の表面から所定の角度の方向へ延びるように発生する。当然のことながら、結晶欠陥38が発生する領域を小さく抑えることが望ましい。本実施例では、溝の内部に、溝の上部開口面積よりも小さい断面積を有する領域が存在している。例えば、図19(a)に示すように、シードが形成されている側である溝の下部開口面積が溝の上部開口面積よりも小さく形成し、溝内の所定の高さまで溝の下部開口面積と同じ領域を形成することにより、結晶欠陥38が発生する領域を小さく抑えることができる。
【0063】
また、図19(b)に示すように、溝の所定領域に溝の上部開口面積よりも小さい断面積を有する領域を形成すると、その領域よりも上に結晶欠陥38が発生することを抑制することができる。
【0064】
図19(a)に示したように、溝の下部開口面積が溝の上部開口面積よりも小さく形成する場合は、結晶欠陥面とシリコン基板表面とがなす角をθ、溝の下部開口径をX、開口径が狭くなっている領域の高さをYとすると、Y<X・tanθ(式1)を満たす条件にすることによって結晶欠陥が発生する領域を小さく抑えることができる。例えば、図20に示すように、結晶欠陥面の面方位が(111)面、シリコン基板面に対して鉛直上向き方向を[100]方向、シリコン基板面に対して平行方向を[110]方向と定義すると、結晶欠陥面とシリコン基板表面とがなす角θは54.5度となるため、前記式1を満たすようにX及びYを設定することが望ましい。
【0065】
なお、前記した実施例1〜8ではアスペクト比が2以上のものを柱状構造として定義している。これは、アスペクト比(底面で、シードとなる単結晶と接している面の内の短編の長さと、高さとの比)を2以上とすることで、柱状構造の最上部まで到達する欠陥密度を大きく減ずることができることに起因している。すなわち、柱状構造の上部領域を結晶欠陥の少ない単結晶構造とすることができる。
【0066】
特に、3以上とすることで、最上部に到達する欠陥はほとんどなくなる。またさらに、アスペクト比を4以上とすることで、その柱状構造中で、欠陥の存在する領域は、柱状構造の下半分以下の領域にほぼ限定されることになる。従って、アスペクト比を2以上とすることにより少なくとも一部に良好な結晶性を有する単結晶の柱状構造を得ることができる。
【0067】
なお、本発明は前記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。
【符号の説明】
【0068】
1、8、25、31 単結晶シリコン基板
2、9、11、14、16、20、26、29、32、33 SiO2膜
3、12、21、27、34 溝
4、19、23、35 ゲルマニウム膜
5、13、15、37 単結晶ゲルマニウム膜
6 シリコンゲルマニウム混晶領域
7、24、30 単結晶SiGe膜
10、36 多結晶シリコン膜
17 第一のSiGe膜
18 第二のSiGe膜
22、28 SiGe膜
31 結晶欠陥
【技術分野】
【0001】
本発明は、半導体装置、特に結晶欠陥を抑制した単結晶構造の柱状構造を有する半導体装置の製造方法に関する。
【背景技術】
【0002】
LSI技術は、微細化によってその発展を遂げてきたが、微細化が進行するにつれて加工が困難となること、また微細化しても性能向上に繋がらないこと等から、微細化はその限界に近づきつつある。この限界を打破する方法の一つが、LSIを三次元化するやり方である。三次元化の一つの方法は、通常は半導体基板の表面と平行方向に形成されるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を縦積み、すなわち半導体基板の表面と垂直方向に形成することによって、平面的な微細化によらずに、高集積化を実現することができる。
【0003】
半導体基板の表面と平行方向に構成されるMOSFET(以下、平面構造のMOSFETと称する)では、単結晶構造の半導体基板をチャネルとして用いることが可能である一方、半導体基板の表面と垂直方向に形成されるMOSFET(以下、垂直構造のMOSFETと称する)を実現しようとすると、チャネルとなる単結晶構造のシリコンあるいはシリコンゲルマニウム等の柱を形成しなければならない。
【0004】
平面構造であれば、絶縁膜上に単結晶シリコン、ゲルマニウム、あるいはシリコンゲルマニウム膜を作製する方法として、それらの膜を形成した後に融点以上の温度で熱処理することで、その降温の際の結晶化時に単結晶状態で固化させることができる方法が開示されている(非特許文献1参照。)。この方法はMOSFETを平面上に形成する場合には有効であるが、シリコン、ゲルマニウム、あるいはシリコンゲルマニウム膜が単結晶の半導体基板に接している必要があるため、2層以上に積層化することはできなかった。
【0005】
また、単結晶構造のシリコンあるいはシリコンゲルマニウムの柱構造を実現しようとしても、MOSFETのチャネルとなる領域を単結晶化することは困難である。例えば、半導体基板上に絶縁膜を形成し、その絶縁膜中に深い溝を掘りシリコンあるいはシリコンゲルマニウムを埋め込んでも、単結晶とはならず多結晶となってしまう。また、その溝の底部に単結晶シリコンを設けて、そこをシードとして単結晶を成長させようとしても、その接触部付近が単結晶化するに留まり、全体を単結晶化することはできない。また、上記の非特許文献1と同じ方法を用いたとしても、アスペクト比の高い柱状構造では結晶欠陥が生じてしまうことが問題となっていた。
【0006】
上記のように、単結晶構造の柱状構造を形成することが実現することができなかったため、垂直構造のMOSFETを形成することが困難となっている問題があった。
【先行技術文献】
【非特許文献】
【0007】
【非特許文献1】第56回応用物理学関係連合講演会 講演予稿集 30p−E−2
【発明の概要】
【発明が解決しようとする課題】
【0008】
結晶欠陥を抑制した単結晶構造の柱状構造を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一態様による半導体装置の製造方法は、半導体基板上に単結晶の柱状構造を形成する方法であって、前記半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成し、前記溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする。
【0010】
また、本発明の別態様による半導体装置の製造方法は、半導体基板上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜に溝を形成し、前記第一の絶縁膜の溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、前記第一の絶縁膜の溝内部に少なくともゲルマニウムを含む第一の埋め込み膜を形成する工程と、前記埋め込み膜及び絶縁膜上に第二の絶縁膜を形成する工程と、前記第二の絶縁膜に溝を形成し、前記第二の絶縁膜の溝の底部に少なくとも前記第一の埋め込み膜の一部を露出させる工程と、前記第二の絶縁膜の溝内部に少なくともゲルマニウムを含む第二の埋め込み膜を形成する工程と、熱処理により前記第一及び第二の埋め込み膜を溶融させる工程と、溶融した前記第一及び第二の埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする。
【0011】
さらに、本発明の別態様による半導体装置の製造方法は、半導体基板上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜上にシード層を形成する工程と、前記シード層をパターニングする工程と、パターニングされた前記シード層及び前記第一の絶縁膜上に第二の絶縁膜を形成する工程と、前記第二の絶縁膜に溝を形成し、前記溝の底部に少なくとも前記シード層の一部を露出させる工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする。
【0012】
さらに、本発明の別態様による半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に溝を形成する工程と、前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、前記絶縁膜上の前記埋め込み膜を除去する工程と、前記絶縁膜上の前記埋め込み膜除去後、前記埋め込み膜上にシード層を形成する工程と、前記シード層形成後、熱処理により前記埋め込み膜を溶融させる工程と、溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする。
【発明の効果】
【0013】
単結晶構造の柱状構造を有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の第1の実施例に係る半導体装置を模式的に示した斜視図である。
【図2】本発明の第1の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図3】本発明の第1の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図4】本発明の第2の実施例に係る半導体装置を模式的に示した断面図である。
【図5】本発明の第3の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図6】本発明の第3の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図7】本発明の第4の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図8】本発明の第4の実施例に係る半導体装置を模式的に示した断面図である。
【図9】本発明の第5の実施例に係る半導体装置を模式的に示した断面図である。
【図10】本発明の第6の実施例に係る半導体装置を模式的に示した断面図である。
【図11】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図12】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図13】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図14】本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図15】本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図16】本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図17】本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。
【図18】本発明の第9の実施例に係る半導体装置を模式的に示した断面図である。
【図19】本発明の第9の実施例に係る半導体装置を模式的に示した断面図である。
【図20】本発明の第9の実施例に係る半導体装置の説明図である。
【発明を実施するための形態】
【0015】
以下、本発明の実施形態について図面を参照しながら説明する。
【実施例1】
【0016】
図1は本発明の第1の実施例に係る半導体装置を模式的に示した斜視図である。シリコン基板1上に形成されたSiO2膜2中に複数のゲルマニウム膜からなる柱状構造が形成されている。
【0017】
図2及び図3は本発明の第1の実施例に係る半導体装置の製造方法を模式的に示した工程図である。以後の工程図は図1に示したA−A´面で切断した断面図で表している。図2及び図3を用いて第1の実施例に係る半導体装置の製造方法について説明する。まず、公知のプロセスにより、図2(a)に示すように、単結晶シリコン基板1上に絶縁膜であるSiO2膜2を、例えば、CVD(Chemical Vapor Deposition)法等を用いて厚さ5μmで堆積する。この後、図2(b)に示すように、深さが単結晶シリコン基板1表面に到達するようにSiO2膜2に複数個の溝3を形成する。溝3の断面形状はほぼ正方形で、その一辺の長さを25nmとした。
【0018】
図2(b)で溝3の断面形状はほぼ正方形としたが、その形状が例えば円形であっても構わない。実際に5nmの径を有する溝3を形成した場合にも、同様の単結晶化が実現できた。径(正方形の場合には対角線の長さ)を大きくする場合には、溝3の深さの半分以下、例えば、溝3の深さが1μmのときは、穴の径は500nm以下であることが望ましい。
【0019】
これは、溝3の深さに対して径が大きくなりすぎると、溝3中に形成するゲルマニウムの量に対して融点の高い単結晶シリコン基板1と接している領域の割合が大きくなる。そのため、後述する単結晶化を行った際に、結晶化のスタートポイントが多数形成されてしまうため、一つの溝の中のゲルマニウムを、単一の結晶で構成することが難しくなるためと考えられる。
【0020】
続いて、図3(a)に示すように、公知のCVD法等により、溝3が埋まるように溝3内部及びSiO2膜2上にゲルマニウム膜4を堆積し、SiO2膜2上に形成された不要なゲルマニウム膜4を除去する。ここでゲルマニウム膜4の堆積は、温度400℃、ソースガスとしてGeH4を用いて成膜速度0.3nm/minで行った。堆積直後のゲルマニウム膜4は多結晶となっている。
【0021】
その後、図3(b)に示すように、窒素雰囲気中で、温度980℃で1秒間の短時間熱処理(RTA:Rapid Thermal Annealing)を行う。このRTAで、ゲルマニウム膜4を一旦溶融する。溶融後、温度が低下するとゲルマニウム膜4は再び結晶化する、この結晶化の際に、ゲルマニウム膜4は底部で接している単結晶シリコン基板1の結晶性を引継いだ単結晶ゲルマニウム膜5となる。このときシリコン基板1とゲルマニウム膜4の接している界面付近の領域においては、シリコンゲルマニウム(以下、SiGeと称する。)混晶領域6が形成される。このSiGe混晶領域6は底部ではシリコン基板1と、上部では単結晶ゲルマニウム膜5と接しており、その両方の格子定数が異なるため、欠陥を含んだ単結晶となっている。
【0022】
ここで、RTA温度は980℃としたが、温度を変化させてゲルマニウム膜4の結晶化状態を調べたところ、960℃以上が必要であること、また1300℃以上ではゲルマニウム膜4の一部が昇華して消失してしまう可能性が考えられるが、少なくともゲルマニウム膜4の融点以上かつ、単結晶シリコン基板1の融点未満であれば実施可能であると考えられる。
【0023】
ゲルマニウム膜4の堆積温度は、400℃より高くしても可能であるが、550℃以上になると、ゲルマニウム膜4形成時のカバレージが劣化し、結晶化後の単結晶ゲルマニウム膜5と溝3との間に空洞が残ってしまう可能性がある。また、400℃よりも低温化することもでき、その場合には堆積された膜はアモルファスゲルマニウム膜となるが、成膜速度が遅くなるため、実用性が低下するという問題があり、ゲルマニウム膜4の堆積温度は400℃前後であることが望ましい。
【実施例2】
【0024】
前記した実施例1では溝3に埋め込む材料として、ゲルマニウム膜4を用いたが、本実施例ではこれに代えて、図4に示すように、Siを原子数比で20%含有する混晶のシリコンゲルマニウム膜を用いた。シリコンのソースガスとしては、例えば、モノシラン(SiH4)あるいはジシラン(Si2H6)等を用いることができる。
【0025】
製造工程は前記した実施例1と一部を除き同様の工程であるのでここでは詳細な説明は省略する。SiGe膜を溝3が埋まるように溝3内部及びSiO2膜2上にゲルマニウム膜4を堆積し、SiO2膜2上に形成された不要なSiGe膜を除去する。その後、1045℃、1秒間の熱処理を行った。この処理により、実施例1と同様に、単結晶シリコン基板1の結晶性を引継いだ単結晶SiGe膜7を形成することができる。
【0026】
なお、SiGe膜中のシリコンとゲルマニウムはどの組成比でも安定な共晶状態を形成できる。ゲルマニウムの融点は938℃、シリコンの融点は1414℃であるため、シリコンとゲルマニウムの融点はこの間の温度となるが、Siの組成比が高くなるほどそのSiGe膜の融点は高くなるが、少なくともSiGe膜の融点以上かつ、単結晶シリコン基板1の融点未満であれば実施可能であると考えられる。
【実施例3】
【0027】
前記した実施例1及び実施例2では、単結晶ゲルマニウム膜5や単結晶SiGe膜7を結晶化させる場合に単結晶シリコン基板1を全ての膜のシードとして用いたが、本実施例ではそれぞれの溝にシードが形成されている。
【0028】
図5及び図6は本発明の第3の実施例に係る半導体装置の製造方法を模式的に示した工程図である。 図5及び図6を用いて第3の実施例に係る半導体装置の製造方法について説明する。
【0029】
まず、図5(a)に示すように、単結晶シリコン基板8上にSiO2膜9を、例えば、熱酸化法等を用いて形成する。この後、図5(b)に示すように、SiO2膜8上に多結晶シリコン膜10を例えば5nmの厚さで形成する。続いて、リソグラフィ等の技術を用いて多結晶シリコン膜10をパターニングする。本実施例では、パターニングにより25nm角の多結晶シリコン膜9を複数形成した。
【0030】
次に、図5(c)に示すように、SiO2膜9及びパターニングされた多結晶シリコン膜10上にSiO2膜10を例えばCVD法等を用いて厚さ5μmで堆積する。次いで、図6(a)に示すように、SiO2膜11をリソグラフィ等の技術を用いてパターニングし、SiO2膜11に複数個の溝12を形成する。ここで、SiO2膜11のパターニングにおいて形成された溝12の開口の位置及び形状は、パターニングされた多結晶シリコン膜9と対応している。
【0031】
溝12を形成後、溝12が埋まるように溝12内部及びSiO2膜11上にゲルマニウム膜を堆積し、SiO2膜11上に形成された不要なゲルマニウム膜を除去する。この後、975℃で1秒間の熱処理を行い、図6(b)に示すように、単結晶ゲルマニウム膜13を形成した。単結晶ゲルマニウム膜13の結晶状態を透過型電子顕微鏡で調べたところ、それぞれの溝の中のゲルマニウム膜は、すべて単結晶化していることが判明した。
【0032】
本実施例では前記した実施例1と異なり、個々の単結晶ゲルマニウム膜13の結晶方位は、それぞれ異なっていた。これはシードとなる多結晶シリコン膜10の結晶方位が、場所によってランダムであり、単結晶ゲルマニウムがそれを引継いで結晶化したためと考えられる。また、多結晶シリコン膜10が複数の結晶からなるにもかかわらず、ゲルマニウム膜が単結晶化したのは、多結晶シリコン膜10中の特定の一つの結晶が基点となった結晶化が起こっているためと考えられる。
【0033】
本実施例では図6(a)に示した工程においてSiO2膜11のパターニングを行って溝12を形成しているが、溝12の開口の位置及び形状はパターニングされた多結晶シリコン膜10と必ずしも一致している必要はない。このパターニングを意図的にずらしたところ、溝12の底部に少しでも多結晶シリコン膜10が露出している場合には、単結晶ゲルマニウム膜13が形成できることが確認された。また、パターニングがずれた場合は、溝12の底部に露出する多結晶シリコン膜10の面積が減少する、言い換えればシードとなる多結晶シリコン膜10の露出面積が減少する。そのため、同時に2つ以上の結晶粒がシードとなってしまう確率が低下し、結晶性の良い単結晶ゲルマニウム膜13を形成することができる。パターニングが一致している場合と比較して、3nm程度のずれがあれば、上記の効果が得られることが判明した。
【0034】
本実施例では、シードとして多結晶シリコン膜10を、溝12を埋める材料としてゲルマニウム膜を用いたが、シードとして多結晶シリコンゲルマニウム膜を、埋める材料としてシリコンゲルマニウム膜を用いても構わない。この場合には少なくとも、埋める材料が結晶化する際に、結晶化を端部のみからスタートするようにすること、すなわちシードとなる領域の融点が埋める材料と比較して相対的に高くなるようにすれば良い。具体的には、シード領域の多結晶シリコンゲルマニウム膜中のゲルマニウム濃度が、埋める材料であるシリコンゲルマニウム膜中のゲルマニウム濃度よりも低ければよい。少なくとも20%程度の濃度差があれば、融点は約100℃異なるため、容易に本実施例に記載の半導体装置の製造方法を実施することができる。
【実施例4】
【0035】
前記した実施例1〜3ではいずれも溝の形成、およびゲルマニウム膜の堆積を1回で行う方法について説明を行った。しかし、高アスペクト比の柱状構造を形成しようとした場合、溝を一括で加工することや溝の内部にカバレージ良く膜を形成することは困難である。
【0036】
そこで本実施例では、複数回に分けて溝及び埋め込み膜の形成を行っている。図7(a)に示すように、前記した実施例1と同様の工程により一層目のSiO2膜14及びゲルマニウム膜15を形成する。ただしこの時、ゲルマニウム膜15の結晶化は行わない。続いて、図7(b)に示すように、一層目のSiO2膜14及びゲルマニウム膜15上に二層目のSiO2膜16を堆積し、開口を形成する。この時、マスク等のずれによってSiO2膜16の開口とゲルマニウム膜15とが一致しない場合があるが、SiO2膜16の開口の底部に少なくともゲルマニウム膜15が露出していれば問題ない。この工程を繰り返すことにより、複数の層を積層し、アスペクト比の高い柱状構造を形成することができる。続いて、図8に示すように、全ての層を積層してから一括で熱処理を行うことにより、アスペクト比の高い溝内部に形成された埋め込み材料の結晶化を容易に行うことができる。
【0037】
また、溝の底面から結晶化が起こるように加熱条件に調整するとより結晶性の良い単結晶ゲルマニウム膜を形成することができるため望ましい。具体的な方法としては、加熱中に加熱光の波長を短くしていくことにより下層にまで光が達しなくなるため、シードに接している底面部から結晶化させるようにすることができる。例えば、波長が1μm以上のシリコンを透過しやすい光と、1μm以下のシリコンを透過しにくい光とを組み合わせると、その効果をうまく利用することが可能となる。
【実施例5】
【0038】
前記した実施例4では、積層された複数の層の中に埋め込まれる材料を組成の同じ材料としたが、本実施例では各層毎に異なる材料が埋め込まれている。
【0039】
例えば、図9に示すように、最も下層の溝には、シリコンとゲルマニウムの濃度比が50%ずつの第一のSiGe膜17が、二層目の溝にはシリコンとゲルマニウムの濃度比がそれぞれ25%と75%の第二のSiGe膜18、そして三層目の溝にはゲルマニウム膜19が埋め込まれている。このように構成することで、一括して熱処理を行い溶融する際に、すべての層に埋め込み材料が溶融する温度(本実施例の場合には、最下層のSiGe膜17の融点)とすることで、それらの膜が結晶化する際に基板に近い領域から順次固化させることができる。従って、埋め込み材料の結晶化が基板に近い側から進むことになり、途中でシード以外の部分が結晶化することなく結晶化することができる。
【0040】
なお、本実施例に記載した材料に限らず、下層から上層になるほど溝に埋め込まれている材料の融点が低くなっていれば本実施形態に記載された効果を得ることができる。例えば、シリコン、ゲルマニウム、あるいはシリコンゲルマニウムの融点を変化させるような材料であるカーボン等を添加することで、それぞれの膜の融点を調整しても構わない。
【0041】
本実施例では、前記のように下層から上層になるほど溝に埋め込まれている材料の融点が低くなっているため、各層を形成するごとに溝内の埋め込み材料を結晶化してもよい。所定の層を結晶化させる温度を、その層よりも下の層の埋め込み材料を溶融しない温度を選択することによって、埋め込み材料の結晶化が基板に近い側から進むため、アスペクト比の高い溝内部に形成された埋め込み材料の結晶化を容易に行うことができる。
【実施例6】
【0042】
前記した実施例1〜5では溝を埋めるためのゲルマニウム膜あるいはシリコンゲルマニウム膜の成膜は、各層ごとに単一の条件で行なったが、本実施例では複数の条件によって成膜を行っている。
【0043】
具体的には、図10(a)に示すように、SiO2膜20中に形成された溝21の内壁に約3nmの厚さでゲルマニウムとシリコンの組成比が50%ずつのSiGe膜21を成膜する。続いて、SiGe膜22上にゲルマニウム膜23を形成することによって溝21を埋め込む。続いて、図10(b)に示すように、熱処理を行うことによって溝21中に形成されたSiGe膜21及びゲルマニウム膜23が溶融して溝内に均一濃度の単結晶SiGe膜24が形成される。ここで、均一とはSiGe膜22及びゲルマニウム膜23を構成している元素が一様に分布していることを指しているため、シリコン基板等から拡散してくる元素に関しては省略している。
【0044】
一般的にゲルマニウム濃度が高い膜は絶縁膜上への平滑な成膜が困難であるが、前記のように、まず比較的ゲルマニウム濃度の低い膜を形成してから比較的ゲルマニウム濃度の高い膜で溝21を埋め込むことにより、比較的ゲルマニウム濃度の高い膜であっても容易に溝21内に形成することができる。またこのゲルマニウム濃度の低い膜は、ゲルマニウムを含まないシリコンだけからなる、アモルファスシリコン膜、あるいは多結晶シリコン膜でもよい。
【0045】
また、本実施例において溝21内に形成したそれぞれの膜の厚さや組成を変化させることによって、単結晶化する膜の組成を自由に変化させることができる。
【実施例7】
【0046】
図11乃至図13は本発明の第7の実施例に係る半導体装置の製造方法を模式的に示した工程図である。図11乃至図13を用いて第7の実施例に係る半導体装置の製造方法について説明する。まず、公知のプロセスにより、図11(a)に示すように、単結晶シリコン基板25上にSiO2膜26を、例えば、CVD法等を用いて厚さ5μmで堆積する。この後、図11(b)に示すように、深さが単結晶シリコン基板25表面に到達するようにSiO2膜26に複数個の溝27を形成する。溝27の断面形状はほぼ正方形で、その一辺の長さを25nmとした。
【0047】
続いて、図12(a)に示すように、溝27内部及びSiO2膜26上にGe濃度30%のSiGe膜28を堆積し、SiO2膜26上に形成された不要なSiGe膜28を除去する。ここでSiGe膜28の堆積は、温度500℃、ソースガスとしてSi2H6及びGeH4を用いて成膜速度0.3nm/minで行った。次に、図12(b)に示すように、酸素雰囲気中で、温度1025℃で1分間の熱処理を行ってSiGe膜28の表面にSiO2膜29を形成する。この酸素雰囲気中での熱処理で、SiGe膜28中のSi原子のみが選択的に酸化されるため、酸化されていない部分のGe濃度が向上する。本実施例ではGe濃度は85%程度まで凝集された。
【0048】
次いで、図13に示すように、窒素雰囲気中で、温度1050℃で1秒間の短時間熱処理(RTA)を行う。このRTAで、SiGe膜28を一旦溶融する。溶融後、温度が低下するとSiGe膜28は再び結晶化する、この結晶化の際に、SiGe膜28は底部で接している単結晶シリコン基板25の結晶性を引継いだ単結晶SiGe膜30となる。また、SiGe膜28の表面に形成されたSiO2膜29は、再結晶化の熱処理の際にSiGe膜28が凝集することを抑制する効果を有している。
【0049】
前記した実施例6に記載した通り、ゲルマニウム濃度が高い膜は絶縁膜上への平滑な成膜が困難であるが、本実施例のように、まず比較的ゲルマニウム濃度の低い膜を形成してから表面を酸化することでゲルマニウム濃度を向上させることができるため、高アスペクト比を有する溝内に容易にゲルマニウム濃度の高い膜を形成することができる。
【0050】
なお、本実施例では、SiGe膜28の酸化工程と溶融工程を別工程として行ったが、温度や加熱時間等を調整することによって酸化工程時にまとめて実施しても構わない。例えば、図12(b)の工程において、酸素雰囲気中で、温度1050℃で1分間の熱処理を行うと、SiO2膜29が形成されるとともにGe濃度が80%程度に濃縮された時点でSiGe膜28の溶融が進行する。その後、酸素熱処理の降温時に底部で接している単結晶シリコン基板25の結晶性を引継いだ単結晶SiGe膜となる。
【0051】
本実施例ではSiO2膜29を残したまま熱処理により溶融結晶化したが、SiO2膜29をエッチング除去し、その後熱処理により溶融して単結晶化してもよい。この場合には図14に示すように、溶融時に溝27内部の空洞が埋まるように流動するため、結晶化した単結晶SiGe膜30の高さは低くなる。
【実施例8】
【0052】
図15乃至図17は本発明の第8の実施例に係る半導体装置の製造方法を模式的に示した工程図である。図15乃至図17を用いて第8の実施例に係る半導体装置の製造方法について説明する。本実施例は前記した実施例3と同様に、絶縁膜上に単結晶ゲルマニウム柱を形成するものであるが絶縁膜上にシード層を形成しない点で実施例3と異なる。
【0053】
まず、図15(a)に示すように、単結晶シリコン基板31上に下層の絶縁膜となるSiO2膜32を、例えば、熱酸化法やCVD法等を用いて形成する。このSiO2膜32上にSiO2膜33を例えばCVD法等を用いて厚さ5μmで堆積する。ここで、下層の絶縁膜とその上に形成される絶縁膜は別の種類の膜であっても構わない。次いで、図15(b)に示すように、SiO2膜33をリソグラフィ等の技術を用いてパターニングし、SiO2膜33に複数個の溝34を形成する。溝34は下層の絶縁膜となるSiO2膜32の表面が露出する深さで形成する。
【0054】
なお、単結晶シリコン基板31上にSiO2膜33を直接形成し、溝34のエッチング条件を調整することによって溝34の底部にSiO2膜33の一部が残るようにしても構わない。
【0055】
溝34を形成後、図16(a)に示すように、溝34が埋まるように溝34内部及びSiO2膜33上にゲルマニウム膜35を堆積し、SiO2膜33上に形成された不要なゲルマニウム膜を除去する。続いて、SiO2膜33及びゲルマニウム膜35上に多結晶シリコン膜36を堆積する。この後、975℃で1秒間の熱処理を行い、図16(b)に示すように、単結晶ゲルマニウム膜37を形成した。
【0056】
本実施例においても前記した実施例3と同様に、個々の単結晶ゲルマニウム膜37の結晶方位は、それぞれ異なっていた。これはシードとなる多結晶シリコン膜36の結晶方位が、場所によってランダムであり、単結晶ゲルマニウムがそれを引継いで結晶化したためと考えられる。また、多結晶シリコン膜36が複数の結晶からなるにもかかわらず、ゲルマニウム膜が単結晶化したのは、多結晶シリコン膜36中の特定の一つの結晶が基点となった結晶化が起こっているためと考えられる。
【0057】
単結晶ゲルマニウム膜37を形成後、多結晶シリコン膜36を除去することによって溝34内部に単結晶ゲルマニウム膜37の柱状構造を形成することができる。本実施例では、SiO2膜33上に形成された不要なゲルマニウム膜を除去し、ゲルマニウム膜35と多結晶シリコン膜36との接触面積を溝34の開口程度に抑えることによって溝34内に単結晶ゲルマニウム膜37を形成することができる。
【0058】
なお、図17(a)に示すように、図16(a)のゲルマニウム膜除去工程においてゲルマニウム膜35の表面をエッチングしても良い。続いて、図17(b)に示すように、SiO2膜33及びゲルマニウム膜35上に多結晶シリコン膜36を形成し、SiO2膜33上に形成された多結晶シリコン膜を除去する。
【0059】
このような構造にすることにより、ゲルマニウム膜35の溶融時に溝34内部の空洞が埋まるように流動しても、多結晶シリコン膜36が溶融ゲルマニウム膜35とともに溝34内で移動することができる。
【実施例9】
【0060】
前記した実施例1〜8では溝が円柱或いは四角柱等の形状をしており、絶縁膜内の鉛直方向において一様に形成されていたが、本実施例では少なくとも溝の一部が、溝の上部開口面積よりも小さい断面積となっている。
【0061】
図18及び図19は本発明の第9の実施例に係る半導体装置を模式的に示した断面図である。図18及び図19を用いて第9の実施例に係る半導体装置について説明する。前記した実施例1〜8において、溝内部に単結晶ゲルマニウム膜、或いは単結晶SiGe膜を成長させる場合、図3(b)で示したように、その界面付近には欠陥を有するシリコンゲルマニウム(SiGe)領域が形成される。シリコン膜の上にシリコンの格子定数よりも大きい格子定数を有するゲルマニウム膜、或いはSiGe膜が形成されるため、図18に示すように、シード部から無数の結晶欠陥38が発生する可能性がある。
【0062】
この結晶欠陥38は、シードのシリコン結晶の面方向に依存して発生するものであり、シード部の表面から所定の角度の方向へ延びるように発生する。当然のことながら、結晶欠陥38が発生する領域を小さく抑えることが望ましい。本実施例では、溝の内部に、溝の上部開口面積よりも小さい断面積を有する領域が存在している。例えば、図19(a)に示すように、シードが形成されている側である溝の下部開口面積が溝の上部開口面積よりも小さく形成し、溝内の所定の高さまで溝の下部開口面積と同じ領域を形成することにより、結晶欠陥38が発生する領域を小さく抑えることができる。
【0063】
また、図19(b)に示すように、溝の所定領域に溝の上部開口面積よりも小さい断面積を有する領域を形成すると、その領域よりも上に結晶欠陥38が発生することを抑制することができる。
【0064】
図19(a)に示したように、溝の下部開口面積が溝の上部開口面積よりも小さく形成する場合は、結晶欠陥面とシリコン基板表面とがなす角をθ、溝の下部開口径をX、開口径が狭くなっている領域の高さをYとすると、Y<X・tanθ(式1)を満たす条件にすることによって結晶欠陥が発生する領域を小さく抑えることができる。例えば、図20に示すように、結晶欠陥面の面方位が(111)面、シリコン基板面に対して鉛直上向き方向を[100]方向、シリコン基板面に対して平行方向を[110]方向と定義すると、結晶欠陥面とシリコン基板表面とがなす角θは54.5度となるため、前記式1を満たすようにX及びYを設定することが望ましい。
【0065】
なお、前記した実施例1〜8ではアスペクト比が2以上のものを柱状構造として定義している。これは、アスペクト比(底面で、シードとなる単結晶と接している面の内の短編の長さと、高さとの比)を2以上とすることで、柱状構造の最上部まで到達する欠陥密度を大きく減ずることができることに起因している。すなわち、柱状構造の上部領域を結晶欠陥の少ない単結晶構造とすることができる。
【0066】
特に、3以上とすることで、最上部に到達する欠陥はほとんどなくなる。またさらに、アスペクト比を4以上とすることで、その柱状構造中で、欠陥の存在する領域は、柱状構造の下半分以下の領域にほぼ限定されることになる。従って、アスペクト比を2以上とすることにより少なくとも一部に良好な結晶性を有する単結晶の柱状構造を得ることができる。
【0067】
なお、本発明は前記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。
【符号の説明】
【0068】
1、8、25、31 単結晶シリコン基板
2、9、11、14、16、20、26、29、32、33 SiO2膜
3、12、21、27、34 溝
4、19、23、35 ゲルマニウム膜
5、13、15、37 単結晶ゲルマニウム膜
6 シリコンゲルマニウム混晶領域
7、24、30 単結晶SiGe膜
10、36 多結晶シリコン膜
17 第一のSiGe膜
18 第二のSiGe膜
22、28 SiGe膜
31 結晶欠陥
【特許請求の範囲】
【請求項1】
半導体基板上に単結晶の柱状構造を形成する方法であって、
前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成し、前記溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、
前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、
熱処理により前記埋め込み膜を溶融させる工程と、
溶融した前記埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記熱処理は、前記半導体基板の融点未満かつ前記埋め込み膜の融点以上の温度で加熱することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記埋め込み膜はシリコンとゲルマニウムの混晶膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記埋め込み膜を溶融させる工程において、加熱中に加熱光の波長を前記加熱光の波長よりも短波長に変化させることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記埋め込み膜を形成する工程は、第一の埋め込み膜を形成する工程と、
前記第一の埋め込み膜よりもゲルマニウム濃度の高い第一の埋め込み膜を形成する工程とを有することを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項6】
前記埋め込み膜を溶融させる工程の前に、前記埋め込み膜を酸化する工程をさらに備えることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項7】
半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜に溝を形成し、前記第一の絶縁膜の溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、
前記第一の絶縁膜の溝内部に少なくともゲルマニウムを含む第一の埋め込み膜を形成する工程と、
前記埋め込み膜及び絶縁膜上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜に溝を形成し、前記第二の絶縁膜の溝の底部に少なくとも前記第一の埋め込み膜の一部を露出させる工程と、
前記第二の絶縁膜の溝内部に少なくともゲルマニウムを含む第二の埋め込み膜を形成する工程と、
熱処理により前記第一及び第二の埋め込み膜を溶融させる工程と、
溶融した前記第一及び第二の埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項8】
前記第一及び第二の埋め込み膜を溶融させる工程は、前記第二の埋め込み膜形成後に行われることを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第一及び第二の埋め込み膜を溶融させる工程において、加熱中に加熱光の波長を前記加熱光の波長よりも短波長に変化させることを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記第一の埋め込み膜の融点は、前記第二の埋め込み膜の融点よりも高いことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項11】
半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上にシード層を形成する工程と、
前記シード層をパターニングする工程と、
パターニングされた前記シード層及び前記第一の絶縁膜上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜に溝を形成し、前記溝の底部に少なくとも前記シード層の一部を露出させる工程と、
前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、
熱処理により前記埋め込み膜を溶融させる工程と、
溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項12】
前記シード層は、多結晶シリコン膜であることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成する工程と、
前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、
前記絶縁膜上の前記埋め込み膜を除去する工程と、
前記絶縁膜上の前記埋め込み膜除去後、前記埋め込み膜上にシード層を形成する工程と、
前記シード層形成後、熱処理により前記埋め込み膜を溶融させる工程と、
溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項14】
前記絶縁膜上の前記埋め込み膜を除去する工程において、前記埋め込み膜表面の高さを前記溝の開口よりも低くし、前記シード層を形成する工程において、前記シード層を前記溝内部にのみ形成することを特徴とする半導体装置の製造方法。
【請求項15】
少なくとも前記溝の一部が、前記溝の上部開口面積よりも小さい断面積となっていることを特徴とする請求項1、7、11、13のいずれか1項に記載の半導体装置の製造方法。
【請求項16】
前記溝の断面積が、前記溝の底部から所定の高さまで前記溝の上部開口面積よりも小さいことを特徴とする請求項13に記載の半導体装置の製造方法。
【請求項1】
半導体基板上に単結晶の柱状構造を形成する方法であって、
前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成し、前記溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、
前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、
熱処理により前記埋め込み膜を溶融させる工程と、
溶融した前記埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記熱処理は、前記半導体基板の融点未満かつ前記埋め込み膜の融点以上の温度で加熱することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記埋め込み膜はシリコンとゲルマニウムの混晶膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記埋め込み膜を溶融させる工程において、加熱中に加熱光の波長を前記加熱光の波長よりも短波長に変化させることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
前記埋め込み膜を形成する工程は、第一の埋め込み膜を形成する工程と、
前記第一の埋め込み膜よりもゲルマニウム濃度の高い第一の埋め込み膜を形成する工程とを有することを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項6】
前記埋め込み膜を溶融させる工程の前に、前記埋め込み膜を酸化する工程をさらに備えることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項7】
半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜に溝を形成し、前記第一の絶縁膜の溝の底部に少なくとも前記半導体基板の一部を露出させる工程と、
前記第一の絶縁膜の溝内部に少なくともゲルマニウムを含む第一の埋め込み膜を形成する工程と、
前記埋め込み膜及び絶縁膜上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜に溝を形成し、前記第二の絶縁膜の溝の底部に少なくとも前記第一の埋め込み膜の一部を露出させる工程と、
前記第二の絶縁膜の溝内部に少なくともゲルマニウムを含む第二の埋め込み膜を形成する工程と、
熱処理により前記第一及び第二の埋め込み膜を溶融させる工程と、
溶融した前記第一及び第二の埋め込み膜を、前記半導体基板をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項8】
前記第一及び第二の埋め込み膜を溶融させる工程は、前記第二の埋め込み膜形成後に行われることを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記第一及び第二の埋め込み膜を溶融させる工程において、加熱中に加熱光の波長を前記加熱光の波長よりも短波長に変化させることを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記第一の埋め込み膜の融点は、前記第二の埋め込み膜の融点よりも高いことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項11】
半導体基板上に第一の絶縁膜を形成する工程と、
前記第一の絶縁膜上にシード層を形成する工程と、
前記シード層をパターニングする工程と、
パターニングされた前記シード層及び前記第一の絶縁膜上に第二の絶縁膜を形成する工程と、
前記第二の絶縁膜に溝を形成し、前記溝の底部に少なくとも前記シード層の一部を露出させる工程と、
前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、
熱処理により前記埋め込み膜を溶融させる工程と、
溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項12】
前記シード層は、多結晶シリコン膜であることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成する工程と、
前記溝内部に少なくともゲルマニウムを含む埋め込み膜を形成する工程と、
前記絶縁膜上の前記埋め込み膜を除去する工程と、
前記絶縁膜上の前記埋め込み膜除去後、前記埋め込み膜上にシード層を形成する工程と、
前記シード層形成後、熱処理により前記埋め込み膜を溶融させる工程と、
溶融した前記埋め込み膜を、前記シード層をシードとして単結晶化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項14】
前記絶縁膜上の前記埋め込み膜を除去する工程において、前記埋め込み膜表面の高さを前記溝の開口よりも低くし、前記シード層を形成する工程において、前記シード層を前記溝内部にのみ形成することを特徴とする半導体装置の製造方法。
【請求項15】
少なくとも前記溝の一部が、前記溝の上部開口面積よりも小さい断面積となっていることを特徴とする請求項1、7、11、13のいずれか1項に記載の半導体装置の製造方法。
【請求項16】
前記溝の断面積が、前記溝の底部から所定の高さまで前記溝の上部開口面積よりも小さいことを特徴とする請求項13に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2011−23610(P2011−23610A)
【公開日】平成23年2月3日(2011.2.3)
【国際特許分類】
【出願番号】特願2009−168221(P2009−168221)
【出願日】平成21年7月16日(2009.7.16)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成23年2月3日(2011.2.3)
【国際特許分類】
【出願日】平成21年7月16日(2009.7.16)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]