半導体装置
【課題】ＵＳＢクロックやシステムクロック等を使用する半導体装置において、汎用性を向上することができる技術を提供する。
【解決手段】複数のクロック（入力クロック１、入力クロック２）を入力とし、その複数のクロックのそれぞれを入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂで一定期間計測し、その計測結果を用いて複数のクロックのそれぞれの周波数を検出し、その検出結果に基づいて、クロックソース選択回路１０７ｂで複数のクロックのいずれかを選択し、ＰＬＬ回路２（１０８ｂ）で逓倍し、分周回路２（１０９ｂ）で分周し、ＵＳＢクロックを生成する。
【解決手段】複数のクロック（入力クロック１、入力クロック２）を入力とし、その複数のクロックのそれぞれを入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂで一定期間計測し、その計測結果を用いて複数のクロックのそれぞれの周波数を検出し、その検出結果に基づいて、クロックソース選択回路１０７ｂで複数のクロックのいずれかを選択し、ＰＬＬ回路２（１０８ｂ）で逓倍し、分周回路２（１０９ｂ）で分周し、ＵＳＢクロックを生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（以下、ＬＳＩともいう）に関し、特にその装置のクロック生成部分の構成に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば、半導体装置のＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）クロック生成部分に関しては、以下の技術が考えられる。
【０００３】
例えば、ＵＳＢモジュールを有するＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）において、ＵＳＢクロックをＬＳＩ外部端子から専用に入力して、システムクロックとは異なる外部発振子によりＵＳＢクロックを供給する方法がある。
【０００４】
また、ＬＳＩのシステムクロックのソースとして、４８ＭＨｚ系（１２ＭＨｚ、２４ＭＨｚ等）のクロックを使用し、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）からＵＳＢクロックを生成する方法がある。
【０００５】
なお、システムクロックは、ＣＰＵクロック、バスクロック等の周波数可変のクロックである。ＵＳＢクロックは、規格により周波数が定められており、周波数固定のクロックである。
【０００６】
また、このようなクロック生成技術としては、例えば、特許文献１及び２に記載される技術などが挙げられる。
【特許文献１】特開２００５−３０１５９２号公報
【特許文献２】特開２００２−２７８６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、前記のような半導体装置の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００８】
例えば、ＬＳＩのテスト機能として、ＵＳＢブートと呼ばれるテストモードがある。このＵＳＢブートは、ＬＳＩなどからなる携帯端末（携帯電話等）を、出荷時にセットとしての動作チェックをする際に使用するテストモードである。よって、ＵＳＢブートは、出荷後にエンドユーザーが使用する動作モードではない。
【０００９】
また、携帯端末でのテストモードのため、外部に繋がるインターフェイスは限られており、現在はＵＳＢインターフェイス（ＵＳＢモジュール）を使用してチェックプログラムを転送してテストすることが一般的である。
【００１０】
ＵＳＢブート時は、以下の手順で動作する。
【００１１】
（１）外部端子でテストモードに設定する。
【００１２】
（２）携帯端末の電源をオンにする。
【００１３】
（３）内蔵ＲＯＭブートが開始する。
【００１４】
（４）ＵＳＢモジュールの設定を行う。
【００１５】
（５）ＵＳＢインターフェイス経由でチェックプログラムを転送し、携帯端末の内部フラッシュメモリへ書き込む。
【００１６】
（６）フラッシュメモリに書き込まれたチェックプログラムを展開／実行し、携帯端末機能の各チェックを行う。
【００１７】
（７）チェック完了後に外部へチェック結果を出力して終了する。
【００１８】
以上のように、通常、ＵＳＢブートは内蔵ＲＯＭ（マスクＲＯＭ等）から行われる。内蔵ＲＯＭの設定は固定化されるため、携帯端末の種々のテスト仕様に応じたＬＳＩの汎用性が低下する。すなわち、携帯端末におけるＬＳＩ使用想定を事前に考慮しなければならないため、携帯端末のテスト仕様に応じて、種々の内蔵ＲＯＭが必要となる。
【００１９】
また、携帯端末のクロック仕様はさまざまであり、ノイズ対策／コスト低減のため、ＵＳＢ専用に４８ＭＨｚのクロックが供給されるか否かは、携帯端末の仕様次第である。また、システムクロックと共用する場合も考えられる。
【００２０】
そこで、本発明の目的は、ＵＳＢクロックやシステムクロック等を使用する半導体装置において、汎用性を向上することができる技術を提供することにある。
【００２１】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
すなわち、本発明による半導体装置は、複数のクロックを入力とし、前記複数のクロックのそれぞれを一定期間計測し、その計測結果を用いて前記複数のクロックのそれぞれの周波数を検出する検出部（クロック制御部）と、前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを選択し、特定周波数のクロックを生成するクロック生成部とを有するものである。
【発明の効果】
【００２４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２５】
半導体装置を組み込んだ装置の種々の製品仕様によって変化するクロック仕様に対して柔軟に対応することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、以下の説明において、特に断らない限り、端子名を表す記号は同時に配線名、信号名も兼ね、電源の場合はその電圧値も兼ねるものとする。
【００２７】
図１は本発明の一実施の形態による半導体装置の構成を示すブロック図である。
【００２８】
まず、図１により、本実施の形態による半導体装置の構成の一例を説明する。本実施の形態の半導体装置は、例えば、周知の半導体製造技術によって１つの半導体チップ上に形成されたＬＳＩ１００とされる。ＬＳＩ１００は、例えば、入力クロック１及び入力クロック２からバスクロック、ＣＰＵクロック及びＵＳＢクロック等を生成するクロック生成回路１０１と、ＵＳＢブートの設定が格納される内蔵ＲＯＭ１０２と、内蔵されるＲＯＭや図示しない外付けのメモリに格納されたプログラムを実行し種々の演算処理を行うＣＰＵ１０３と、半導体装置の外部とのＵＳＢ通信の制御を行うＵＳＢモジュール１０４などから構成されている。
【００２９】
クロック生成回路１０１は、入力クロック１及び入力クロック２からバスクロック、ＣＰＵクロック及びＵＳＢクロック等を生成するクロック生成部１０５と、入力クロック１及び入力クロック２の周波数を検出してクロック生成部１０５で生成されるクロックの設定・制御を行うクロック制御部１０６などから構成されている。
【００３０】
クロック生成部１０５は、クロック制御部１０６の設定により入力クロック１及び入力クロック２から１つのクロックソースを選択するクロックソース選択回路１０７ａ，１０７ｂと、選択されたクロックソースの周波数逓倍を行うＰＬＬ回路１（１０８ａ），ＰＬＬ回路２（１０８ｂ）と、ＰＬＬ回路１（１０８ａ），ＰＬＬ回路２（１０８ｂ）の出力から１つのクロックを選択する選択回路１０７ｃと、ＰＬＬ回路１（１０８ａ），ＰＬＬ回路２（１０８ｂ）で逓倍されたクロックの周波数分周を行う分周回路１（１０９ａ），分周回路２（１０９ｂ）などから構成されている。
【００３１】
クロック制御部１０６は、ＲＴＣクロック（基準クロック）により、入力クロック１を計測する入力クロック１カウンタ１１０ａと、入力クロック２を計測する入力クロック２カウンタ１１０ｂと、制御回路１１１などから構成されている。
【００３２】
制御回路１１１は、ＣＰＵ１０３の制御又は入力クロック１及び入力クロック２の計測結果に基づいて、クロックソース選択回路１０７ｂの選択値が設定されるレジスタ１１２ａと、ＰＬＬ回路２（１０８ｂ）の逓倍率が設定されるレジスタ１１２ｂと、分周回路２（１０９ｂ）の分周率が設定されるレジスタ１１２ｃと、ＣＰＵ１０３の制御により、クロックソース選択が設定されるレジスタ１１２ｄと、逓倍率が設定されるレジスタ１１２ｅと、分周率が設定されるレジスタ１１２ｆなどから構成されている。
【００３３】
ＬＳＩ１００の外部から供給されるクロックは、ＲＴＣクロック（３２．７６８ｋＨｚ）、入力クロック１、入力クロック２の３種類が供給される。また、ＬＳＩ１００の外部からはリセット信号が入力される。
【００３４】
分周回路１（１０９ａ）からはバスクロック及びＣＰＵクロックが出力され、分周回路２（１０９ｂ）からはＵＳＢクロック（４８ＭＨｚ／１２ＭＨｚ）が出力されている。
【００３５】
次に、ＬＳＩ１００の動作の一例を説明する。
【００３６】
ＬＳＩ１００では、ＵＳＢクロックは入力クロック１、入力クロック２のどちらかから供給されることを想定している。
【００３７】
まず、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂにおいて、ＲＴＣクロックのクロック１周期サイクルで入力クロック１、入力クロック２それぞれのクロックでカウントアップを行う。この値をもとにして、入力クロック１、入力クロック２の周波数が求められる。この２つの値をもとに、クロック制御部１０６において、どちらのクロックソースがＵＳＢクロックの４８ＭＨｚに適したクロックであるかを逓倍率／分周率から判定する。判定方法としては、例えば、ＵＳＢクロックに近い周波数のものや、周波数が整数倍のものなど作り易い方を選択するようにする。この判定されたクロックソース選択／逓倍率／分周率の設定値をレジスタ１１２ａ〜１１２ｃに保存し、クロック生成部１０５に伝える。
【００３８】
クロック生成部１０５は、この設定をもとに、クロックソース選択回路１０７ｂにおいて、入力クロック１、入力クロック２のいずれかを選択する。そして、ＰＬＬ回路２（１０８ｂ）において、選択したクロックソースをレジスタ１１２ｂからの逓倍率設定値の設定をもとに逓倍する。そして、分周回路２（１０９ｂ）において、逓倍したクロックをレジスタ１１２ｃからの分周率設定値により分周を行って４８ＭＨｚ／１２ＭＨｚのＵＳＢクロックを生成し、ＵＳＢモジュール１０４に供給する。なお、ＵＳＢクロックのクロックソース選択／逓倍設定／分周設定は、ＣＰＵ１０３からも設定可能である。
【００３９】
なお、本実施の形態では基準クロックとなるＲＴＣクロックを、外部から入力しているが、ＲＴＣクロックの代わりに、内部にリングオシレータを持たせるような構成をとっても良い。
【００４０】
また、ＣＰＵ１０３の制御によりレジスタ１１２ｄ〜１１２ｆを更新し、クロックソース選択／逓倍設定／分周設定を行うことにより、バスクロック及びＣＰＵクロックが生成される。
【００４１】
また、ＰＬＬ回路２（１０８ｂ）を使用しなくてもＰＬＬ回路１（１０８ａ）のみでＵＳＢクロックが生成できるときは、選択回路１０７ｃでクロックを切り換えて、システムクロックからＵＳＢクロックを生成することにより、消費電力を低減することができる。
【００４２】
本実施の形態による半導体装置は、以上のような構成・動作により、入力クロック１／入力クロック２のどちらにＵＳＢ用クロックが接続されていても、ＵＳＢモジュール１０４に対してＵＳＢクロックを供給することができる。例えば、入力クロック１に４８ＭＨｚを接続し、入力クロック２に何も繋がなかった場合、クロック制御部１０６において、入力クロック１カウンタ１１０ａは４８ＭＨｚでカウントした値を保持する。一方、入力クロック２カウンタ１１０ｂはクロックが供給されていないのでカウントアップしない。この結果をクロック制御部１０６が判断し、現在、入力クロック１に対して４８ＭＨｚが接続されていることを判定する。
【００４３】
そして、クロック制御部１０６は、ＰＬＬ回路２（１０８ｂ）に対して逓倍設定１逓倍、分周設定１分周を分周回路２（１０９ｂ）に伝え、ＵＳＢクロック４８ＭＨｚ／１２ＭＨｚを生成する。これにより、ユーザプログラムは、クロックソースの設定については手をふれずにＵＳＢクロックを供給して動作できるため、内蔵ＲＯＭ１０２にはクロックソース／逓倍／分周の設定のソースコードを書き込む必要がない。よって。内蔵ＲＯＭ１０２のソースコードには、純粋にＵＳＢモジュール１０４が動作するための、汎用的な設定のみを行えば良いので、クロック仕様に柔軟に対応できるハードウェア／内蔵ＲＯＭの構成にすることができる。
【００４４】
すなわち、顧客のニーズ（製品仕様）によって変化するクロック仕様に対して柔軟に対応するために、ＵＳＢクロックソースの検出をハードウェアで行い、製品共通のＵＳＢブートの動作プログラムを内蔵ＲＯＭに配置する。このように不変なソースコードを内蔵ＲＯＭに配置し、変更要素のあるクロック仕様をハードウェアで吸収することで、柔軟なチップ（ＬＳＩ）仕様を提供することができる。内蔵ＲＯＭにＵＳＢブートプログラムを配置する以上、チップが出てきてから顧客の仕様を満たすためにソフトを組む手順では間に合わない。チップ設計の段階でＵＳＢブートを行うためのハードウェア的な仕掛けが必要になる。このチップ設計段階と顧客のクロック仕様決定との間をＵＳＢクロックのクロック制御部を使用することで吸収できる。つまり、どんなクロック仕様においてもＵＳＢブートが対応できるハードウェア／内蔵ＲＯＭの構成にすることができる。
【００４５】
次に、図２及び図３により、ＬＳＩ１００の他の動作例を説明する。図２は本発明の一実施の形態による半導体装置の動作を示すフローチャート、図３は、そのタイミングチャートである。
【００４６】
図２及び図３は、ＵＳＢブートモード（テストモード）動作時におけるＵＳＢクロック検出動作を示す。また、図１には図示していないが、ＬＳＩ１００にはテストモードを設定するＵＳＢブートモード端子がある。また、ＲＴＣクロックには３２ＫＨｚ、入力クロック１には３２ＭＨｚ、入力クロック２には８０ＭＨｚのクロックが入力されているものとする。
【００４７】
まず、ＵＳＢブートモード端子がＨＩＧＨ（ハイ）に設定されることにより、ＵＳＢブートモードが選択される。そして、リセット端子がＬＯＷ（ロウ）になると、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂなどがリセットされる（ステップＳ２０１）。この時、クロック生成回路１０１及びＣＰＵ１０３の状態は、リセット状態となる。
【００４８】
そして、ＬＳＩ内部の初期化が完了したら（ステップＳ２０２）、リセット端子をＨＩＧＨにすることによりリセットが解除される（ステップＳ２０３）。
【００４９】
すると、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂが入力クロック１及び入力クロック２によりカウントアップを開始する（ステップＳ２０４）。この時、クロック生成回路１０１の状態は、クロック検出期間となる。
【００５０】
ＲＴＣクロックの１周期分、クロック１及び入力クロック２をカウントして、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂはカウントを終了する（ステップＳ２０５）。
【００５１】
入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂのカウント結果に基づいて、クロック制御部１０６で、クロック１及び入力クロック２の周波数を検出して判定を行う（ステップＳ２０６）。
【００５２】
その判定結果に基づいて、クロック設定の更新を行う（ステップＳ２０７）。具体的には、レジスタ１１２ａ〜１１２ｃの値を更新することにより、クロックソース選択回路１０７ｂの切り換えを行い、ＰＬＬ回路２（１０８ｂ）の逓倍設定を更新して引き込みし直し（再発振し）、分周回路２（１０９ｂ）の分周設定を切り換える。図３の例では、入力クロック１が選択され、逓倍設定は３逓倍、分周設定は２分周となっている（入力クロック１（３２ＭＨｚ）×３逓倍×２分周＝４８ＭＨｚ）。この時、クロック生成回路１０１の状態は、検出結果からＵＳＢクロック生成中（発振安定期間）となる。
【００５３】
クロックの設定変更が完了して（ステップＳ２０８）、ＵＳＢクロックが安定したら、ＣＰＵ１０３を起動する（ステップＳ２０９）。この時、クロック生成回路１０１の状態は、ＵＳＢクロック４８ＭＨｚ出力、ＣＰＵ１０３の状態は、ＣＰＵ動作状態（内部ＲＯＭブート）となる。
【００５４】
なお、以上では、ＵＳＢブートモード（テストモード）の例を示したが、通常のＵＳＢ動作の場合は、ＵＳＢブートモード端子をＬＯＷにすることにより、同様にして、ＵＳＢクロックが出力され、ＣＰＵ１０３が起動し、ＣＰＵ１０３が外部／内部プログラムを実行する。
【００５５】
次に、図４により、本実施の形態による半導体装置を応用した携帯電話の構成例と、その携帯電話におけるＵＳＢブート動作を説明する。図４は、本発明の一実施の形態による半導体装置を搭載した携帯電話の構成例及びＵＳＢブート動作を示すブロック図である。
【００５６】
この携帯電話１１３は、例えば、ＬＳＩ１００と、フラッシュメモリ（ＦＬＡＳＨ）１１４と、ＳＤＲＡＭ１１５と、ＲＴＣクロック発振器（ＯＳＣ）１１６と、２０ＭＨｚクロック発振器１１７と、４８ＭＨｚクロック発振器１１８などから構成されている。また、ＬＳＩ１００は、前述の構成以外に、外部メモリインターフェイス（Ｉ／Ｆ）１１９を含み、ＵＳＢモジュール１０４はバッファ（ＢＵＦ）１２０を含んで構成されている。
【００５７】
この装置において、ＵＳＢブートは以下の手順で実行される。なお、図４に、以下の動作に対応する箇所にその番号を付した。
【００５８】
（１）パワーオンリセットで、ＬＳＩ１００のリセット端子にリセット信号が入力され、ＬＳＩ１００が動作開始する。
【００５９】
（２）クロック生成回路１０１で、入力クロック２からの４８ＭＨｚを検出して、ＵＳＢモジュール１０４へ４８ＭＨｚのＵＳＢクロックを供給する。
【００６０】
（３）ＣＰＵ１０３が内蔵ＲＯＭ１０２からブートを行う。
【００６１】
（４）ＣＰＵ１０３がＵＳＢモジュール１０４の各設定を行い、ＵＳＢが外部へ接続できるようにする。
【００６２】
（５）外部からＵＳＢを接続する。
【００６３】
（６）ＵＳＢ経由で、ＢＵＦ１２０を通してＵＳＢモジュール１０４から外部メモリインターフェイス（Ｉ／Ｆ）１１９、ＦＬＡＳＨ１１４経路で、チェックプログラムをＦＬＡＳＨ１１４へ転送する。
【００６４】
（７）ＣＰＵ１０３がＦＬＡＳＨ１１４に書き込まれたチェックプログラムを実行して、携帯電話の機能チェックを行う。
【００６５】
（８）チェック結果を、ＵＳＢ経由で外部に出力し携帯電話のチェックを完了する。
【００６６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、 本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６７】
例えば、前記実施の形態においては、携帯電話に応用した場合について説明したが、これに限定されるものではなく、他の携帯端末装置についても適用可能である。
【００６８】
また、前記実施の形態においては、周波数が確定しているクロックとしてＵＳＢクロックについて説明したが、これに限定されるものではなく、周波数が確定しているクロックであれば、他のクロックについても適用可能である。
【００６９】
また、本発明は、動作周波数が確定しているＩＰを搭載している半導体製品についても適用可能である。なぜなら、固定動作周波数が必要なＩＰは、外部／内部から特定のクロック周波数を供給する必要があり、また、ＣＰＵからの制御なしに自動で動作しなければならない場合があるからである。
【００７０】
また、本発明は、ＩＰの動作周波数が決定していない場合でも、自分の動作周波数を自動設定する半導体製品にも適用可能である。なぜなら、外部クロックに何ＭＨｚの信号が接続されているかにより、ＩＰの動作可能なクロック周波数になるように、ＰＬＬを逓倍／分周してＩＰへ供給する場合があるからである。
【産業上の利用可能性】
【００７１】
本発明は、半導体装置、電子機器等の製造業において利用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施の形態による半導体装置の構成を示すブロック図である。
【図２】本発明の一実施の形態による半導体装置の動作を示すフローチャートである。
【図３】本発明の一実施の形態による半導体装置の動作を示すタイミングチャートである。
【図４】本発明の一実施の形態による半導体装置を搭載した携帯電話の構成例及びＵＳＢブート動作を示すブロック図である。
【符号の説明】
【００７３】
１００ ＬＳＩ
１０１ クロック生成回路
１０２ 内蔵ＲＯＭ
１０３ ＣＰＵ
１０４ ＵＳＢモジュール
１０５ クロック生成部
１０６ クロック制御部
１０７ａ，１０７ｂ クロックソース選択回路
１０７ｃ 選択回路
１０８ａ ＰＬＬ回路１
１０８ｂ ＰＬＬ回路２
１０９ａ 分周回路１
１０９ｂ 分周回路２
１１０ａ 入力クロック１カウンタ
１１０ｂ 入力クロック２カウンタ
１１１ 制御回路
１１２ａ〜１１２ｆ レジスタ（ＲＥＧ）
１１３ 携帯電話
１１４ フラッシュメモリ（ＦＬＡＳＨ）
１１５ ＳＤＲＡＭ
１１６ ＲＴＣクロック発振器
１１７ ２０ＭＨｚクロック発振器
１１８ ４８ＭＨｚクロック発振器
１１９ 外部メモリインターフェイス（Ｉ／Ｆ）
１２０ バッファ（ＢＵＦ）
【技術分野】
【０００１】
本発明は、半導体装置（以下、ＬＳＩともいう）に関し、特にその装置のクロック生成部分の構成に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば、半導体装置のＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）クロック生成部分に関しては、以下の技術が考えられる。
【０００３】
例えば、ＵＳＢモジュールを有するＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）において、ＵＳＢクロックをＬＳＩ外部端子から専用に入力して、システムクロックとは異なる外部発振子によりＵＳＢクロックを供給する方法がある。
【０００４】
また、ＬＳＩのシステムクロックのソースとして、４８ＭＨｚ系（１２ＭＨｚ、２４ＭＨｚ等）のクロックを使用し、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）からＵＳＢクロックを生成する方法がある。
【０００５】
なお、システムクロックは、ＣＰＵクロック、バスクロック等の周波数可変のクロックである。ＵＳＢクロックは、規格により周波数が定められており、周波数固定のクロックである。
【０００６】
また、このようなクロック生成技術としては、例えば、特許文献１及び２に記載される技術などが挙げられる。
【特許文献１】特開２００５−３０１５９２号公報
【特許文献２】特開２００２−２７８６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、前記のような半導体装置の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００８】
例えば、ＬＳＩのテスト機能として、ＵＳＢブートと呼ばれるテストモードがある。このＵＳＢブートは、ＬＳＩなどからなる携帯端末（携帯電話等）を、出荷時にセットとしての動作チェックをする際に使用するテストモードである。よって、ＵＳＢブートは、出荷後にエンドユーザーが使用する動作モードではない。
【０００９】
また、携帯端末でのテストモードのため、外部に繋がるインターフェイスは限られており、現在はＵＳＢインターフェイス（ＵＳＢモジュール）を使用してチェックプログラムを転送してテストすることが一般的である。
【００１０】
ＵＳＢブート時は、以下の手順で動作する。
【００１１】
（１）外部端子でテストモードに設定する。
【００１２】
（２）携帯端末の電源をオンにする。
【００１３】
（３）内蔵ＲＯＭブートが開始する。
【００１４】
（４）ＵＳＢモジュールの設定を行う。
【００１５】
（５）ＵＳＢインターフェイス経由でチェックプログラムを転送し、携帯端末の内部フラッシュメモリへ書き込む。
【００１６】
（６）フラッシュメモリに書き込まれたチェックプログラムを展開／実行し、携帯端末機能の各チェックを行う。
【００１７】
（７）チェック完了後に外部へチェック結果を出力して終了する。
【００１８】
以上のように、通常、ＵＳＢブートは内蔵ＲＯＭ（マスクＲＯＭ等）から行われる。内蔵ＲＯＭの設定は固定化されるため、携帯端末の種々のテスト仕様に応じたＬＳＩの汎用性が低下する。すなわち、携帯端末におけるＬＳＩ使用想定を事前に考慮しなければならないため、携帯端末のテスト仕様に応じて、種々の内蔵ＲＯＭが必要となる。
【００１９】
また、携帯端末のクロック仕様はさまざまであり、ノイズ対策／コスト低減のため、ＵＳＢ専用に４８ＭＨｚのクロックが供給されるか否かは、携帯端末の仕様次第である。また、システムクロックと共用する場合も考えられる。
【００２０】
そこで、本発明の目的は、ＵＳＢクロックやシステムクロック等を使用する半導体装置において、汎用性を向上することができる技術を提供することにある。
【００２１】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２３】
すなわち、本発明による半導体装置は、複数のクロックを入力とし、前記複数のクロックのそれぞれを一定期間計測し、その計測結果を用いて前記複数のクロックのそれぞれの周波数を検出する検出部（クロック制御部）と、前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを選択し、特定周波数のクロックを生成するクロック生成部とを有するものである。
【発明の効果】
【００２４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２５】
半導体装置を組み込んだ装置の種々の製品仕様によって変化するクロック仕様に対して柔軟に対応することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、以下の説明において、特に断らない限り、端子名を表す記号は同時に配線名、信号名も兼ね、電源の場合はその電圧値も兼ねるものとする。
【００２７】
図１は本発明の一実施の形態による半導体装置の構成を示すブロック図である。
【００２８】
まず、図１により、本実施の形態による半導体装置の構成の一例を説明する。本実施の形態の半導体装置は、例えば、周知の半導体製造技術によって１つの半導体チップ上に形成されたＬＳＩ１００とされる。ＬＳＩ１００は、例えば、入力クロック１及び入力クロック２からバスクロック、ＣＰＵクロック及びＵＳＢクロック等を生成するクロック生成回路１０１と、ＵＳＢブートの設定が格納される内蔵ＲＯＭ１０２と、内蔵されるＲＯＭや図示しない外付けのメモリに格納されたプログラムを実行し種々の演算処理を行うＣＰＵ１０３と、半導体装置の外部とのＵＳＢ通信の制御を行うＵＳＢモジュール１０４などから構成されている。
【００２９】
クロック生成回路１０１は、入力クロック１及び入力クロック２からバスクロック、ＣＰＵクロック及びＵＳＢクロック等を生成するクロック生成部１０５と、入力クロック１及び入力クロック２の周波数を検出してクロック生成部１０５で生成されるクロックの設定・制御を行うクロック制御部１０６などから構成されている。
【００３０】
クロック生成部１０５は、クロック制御部１０６の設定により入力クロック１及び入力クロック２から１つのクロックソースを選択するクロックソース選択回路１０７ａ，１０７ｂと、選択されたクロックソースの周波数逓倍を行うＰＬＬ回路１（１０８ａ），ＰＬＬ回路２（１０８ｂ）と、ＰＬＬ回路１（１０８ａ），ＰＬＬ回路２（１０８ｂ）の出力から１つのクロックを選択する選択回路１０７ｃと、ＰＬＬ回路１（１０８ａ），ＰＬＬ回路２（１０８ｂ）で逓倍されたクロックの周波数分周を行う分周回路１（１０９ａ），分周回路２（１０９ｂ）などから構成されている。
【００３１】
クロック制御部１０６は、ＲＴＣクロック（基準クロック）により、入力クロック１を計測する入力クロック１カウンタ１１０ａと、入力クロック２を計測する入力クロック２カウンタ１１０ｂと、制御回路１１１などから構成されている。
【００３２】
制御回路１１１は、ＣＰＵ１０３の制御又は入力クロック１及び入力クロック２の計測結果に基づいて、クロックソース選択回路１０７ｂの選択値が設定されるレジスタ１１２ａと、ＰＬＬ回路２（１０８ｂ）の逓倍率が設定されるレジスタ１１２ｂと、分周回路２（１０９ｂ）の分周率が設定されるレジスタ１１２ｃと、ＣＰＵ１０３の制御により、クロックソース選択が設定されるレジスタ１１２ｄと、逓倍率が設定されるレジスタ１１２ｅと、分周率が設定されるレジスタ１１２ｆなどから構成されている。
【００３３】
ＬＳＩ１００の外部から供給されるクロックは、ＲＴＣクロック（３２．７６８ｋＨｚ）、入力クロック１、入力クロック２の３種類が供給される。また、ＬＳＩ１００の外部からはリセット信号が入力される。
【００３４】
分周回路１（１０９ａ）からはバスクロック及びＣＰＵクロックが出力され、分周回路２（１０９ｂ）からはＵＳＢクロック（４８ＭＨｚ／１２ＭＨｚ）が出力されている。
【００３５】
次に、ＬＳＩ１００の動作の一例を説明する。
【００３６】
ＬＳＩ１００では、ＵＳＢクロックは入力クロック１、入力クロック２のどちらかから供給されることを想定している。
【００３７】
まず、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂにおいて、ＲＴＣクロックのクロック１周期サイクルで入力クロック１、入力クロック２それぞれのクロックでカウントアップを行う。この値をもとにして、入力クロック１、入力クロック２の周波数が求められる。この２つの値をもとに、クロック制御部１０６において、どちらのクロックソースがＵＳＢクロックの４８ＭＨｚに適したクロックであるかを逓倍率／分周率から判定する。判定方法としては、例えば、ＵＳＢクロックに近い周波数のものや、周波数が整数倍のものなど作り易い方を選択するようにする。この判定されたクロックソース選択／逓倍率／分周率の設定値をレジスタ１１２ａ〜１１２ｃに保存し、クロック生成部１０５に伝える。
【００３８】
クロック生成部１０５は、この設定をもとに、クロックソース選択回路１０７ｂにおいて、入力クロック１、入力クロック２のいずれかを選択する。そして、ＰＬＬ回路２（１０８ｂ）において、選択したクロックソースをレジスタ１１２ｂからの逓倍率設定値の設定をもとに逓倍する。そして、分周回路２（１０９ｂ）において、逓倍したクロックをレジスタ１１２ｃからの分周率設定値により分周を行って４８ＭＨｚ／１２ＭＨｚのＵＳＢクロックを生成し、ＵＳＢモジュール１０４に供給する。なお、ＵＳＢクロックのクロックソース選択／逓倍設定／分周設定は、ＣＰＵ１０３からも設定可能である。
【００３９】
なお、本実施の形態では基準クロックとなるＲＴＣクロックを、外部から入力しているが、ＲＴＣクロックの代わりに、内部にリングオシレータを持たせるような構成をとっても良い。
【００４０】
また、ＣＰＵ１０３の制御によりレジスタ１１２ｄ〜１１２ｆを更新し、クロックソース選択／逓倍設定／分周設定を行うことにより、バスクロック及びＣＰＵクロックが生成される。
【００４１】
また、ＰＬＬ回路２（１０８ｂ）を使用しなくてもＰＬＬ回路１（１０８ａ）のみでＵＳＢクロックが生成できるときは、選択回路１０７ｃでクロックを切り換えて、システムクロックからＵＳＢクロックを生成することにより、消費電力を低減することができる。
【００４２】
本実施の形態による半導体装置は、以上のような構成・動作により、入力クロック１／入力クロック２のどちらにＵＳＢ用クロックが接続されていても、ＵＳＢモジュール１０４に対してＵＳＢクロックを供給することができる。例えば、入力クロック１に４８ＭＨｚを接続し、入力クロック２に何も繋がなかった場合、クロック制御部１０６において、入力クロック１カウンタ１１０ａは４８ＭＨｚでカウントした値を保持する。一方、入力クロック２カウンタ１１０ｂはクロックが供給されていないのでカウントアップしない。この結果をクロック制御部１０６が判断し、現在、入力クロック１に対して４８ＭＨｚが接続されていることを判定する。
【００４３】
そして、クロック制御部１０６は、ＰＬＬ回路２（１０８ｂ）に対して逓倍設定１逓倍、分周設定１分周を分周回路２（１０９ｂ）に伝え、ＵＳＢクロック４８ＭＨｚ／１２ＭＨｚを生成する。これにより、ユーザプログラムは、クロックソースの設定については手をふれずにＵＳＢクロックを供給して動作できるため、内蔵ＲＯＭ１０２にはクロックソース／逓倍／分周の設定のソースコードを書き込む必要がない。よって。内蔵ＲＯＭ１０２のソースコードには、純粋にＵＳＢモジュール１０４が動作するための、汎用的な設定のみを行えば良いので、クロック仕様に柔軟に対応できるハードウェア／内蔵ＲＯＭの構成にすることができる。
【００４４】
すなわち、顧客のニーズ（製品仕様）によって変化するクロック仕様に対して柔軟に対応するために、ＵＳＢクロックソースの検出をハードウェアで行い、製品共通のＵＳＢブートの動作プログラムを内蔵ＲＯＭに配置する。このように不変なソースコードを内蔵ＲＯＭに配置し、変更要素のあるクロック仕様をハードウェアで吸収することで、柔軟なチップ（ＬＳＩ）仕様を提供することができる。内蔵ＲＯＭにＵＳＢブートプログラムを配置する以上、チップが出てきてから顧客の仕様を満たすためにソフトを組む手順では間に合わない。チップ設計の段階でＵＳＢブートを行うためのハードウェア的な仕掛けが必要になる。このチップ設計段階と顧客のクロック仕様決定との間をＵＳＢクロックのクロック制御部を使用することで吸収できる。つまり、どんなクロック仕様においてもＵＳＢブートが対応できるハードウェア／内蔵ＲＯＭの構成にすることができる。
【００４５】
次に、図２及び図３により、ＬＳＩ１００の他の動作例を説明する。図２は本発明の一実施の形態による半導体装置の動作を示すフローチャート、図３は、そのタイミングチャートである。
【００４６】
図２及び図３は、ＵＳＢブートモード（テストモード）動作時におけるＵＳＢクロック検出動作を示す。また、図１には図示していないが、ＬＳＩ１００にはテストモードを設定するＵＳＢブートモード端子がある。また、ＲＴＣクロックには３２ＫＨｚ、入力クロック１には３２ＭＨｚ、入力クロック２には８０ＭＨｚのクロックが入力されているものとする。
【００４７】
まず、ＵＳＢブートモード端子がＨＩＧＨ（ハイ）に設定されることにより、ＵＳＢブートモードが選択される。そして、リセット端子がＬＯＷ（ロウ）になると、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂなどがリセットされる（ステップＳ２０１）。この時、クロック生成回路１０１及びＣＰＵ１０３の状態は、リセット状態となる。
【００４８】
そして、ＬＳＩ内部の初期化が完了したら（ステップＳ２０２）、リセット端子をＨＩＧＨにすることによりリセットが解除される（ステップＳ２０３）。
【００４９】
すると、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂが入力クロック１及び入力クロック２によりカウントアップを開始する（ステップＳ２０４）。この時、クロック生成回路１０１の状態は、クロック検出期間となる。
【００５０】
ＲＴＣクロックの１周期分、クロック１及び入力クロック２をカウントして、入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂはカウントを終了する（ステップＳ２０５）。
【００５１】
入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂのカウント結果に基づいて、クロック制御部１０６で、クロック１及び入力クロック２の周波数を検出して判定を行う（ステップＳ２０６）。
【００５２】
その判定結果に基づいて、クロック設定の更新を行う（ステップＳ２０７）。具体的には、レジスタ１１２ａ〜１１２ｃの値を更新することにより、クロックソース選択回路１０７ｂの切り換えを行い、ＰＬＬ回路２（１０８ｂ）の逓倍設定を更新して引き込みし直し（再発振し）、分周回路２（１０９ｂ）の分周設定を切り換える。図３の例では、入力クロック１が選択され、逓倍設定は３逓倍、分周設定は２分周となっている（入力クロック１（３２ＭＨｚ）×３逓倍×２分周＝４８ＭＨｚ）。この時、クロック生成回路１０１の状態は、検出結果からＵＳＢクロック生成中（発振安定期間）となる。
【００５３】
クロックの設定変更が完了して（ステップＳ２０８）、ＵＳＢクロックが安定したら、ＣＰＵ１０３を起動する（ステップＳ２０９）。この時、クロック生成回路１０１の状態は、ＵＳＢクロック４８ＭＨｚ出力、ＣＰＵ１０３の状態は、ＣＰＵ動作状態（内部ＲＯＭブート）となる。
【００５４】
なお、以上では、ＵＳＢブートモード（テストモード）の例を示したが、通常のＵＳＢ動作の場合は、ＵＳＢブートモード端子をＬＯＷにすることにより、同様にして、ＵＳＢクロックが出力され、ＣＰＵ１０３が起動し、ＣＰＵ１０３が外部／内部プログラムを実行する。
【００５５】
次に、図４により、本実施の形態による半導体装置を応用した携帯電話の構成例と、その携帯電話におけるＵＳＢブート動作を説明する。図４は、本発明の一実施の形態による半導体装置を搭載した携帯電話の構成例及びＵＳＢブート動作を示すブロック図である。
【００５６】
この携帯電話１１３は、例えば、ＬＳＩ１００と、フラッシュメモリ（ＦＬＡＳＨ）１１４と、ＳＤＲＡＭ１１５と、ＲＴＣクロック発振器（ＯＳＣ）１１６と、２０ＭＨｚクロック発振器１１７と、４８ＭＨｚクロック発振器１１８などから構成されている。また、ＬＳＩ１００は、前述の構成以外に、外部メモリインターフェイス（Ｉ／Ｆ）１１９を含み、ＵＳＢモジュール１０４はバッファ（ＢＵＦ）１２０を含んで構成されている。
【００５７】
この装置において、ＵＳＢブートは以下の手順で実行される。なお、図４に、以下の動作に対応する箇所にその番号を付した。
【００５８】
（１）パワーオンリセットで、ＬＳＩ１００のリセット端子にリセット信号が入力され、ＬＳＩ１００が動作開始する。
【００５９】
（２）クロック生成回路１０１で、入力クロック２からの４８ＭＨｚを検出して、ＵＳＢモジュール１０４へ４８ＭＨｚのＵＳＢクロックを供給する。
【００６０】
（３）ＣＰＵ１０３が内蔵ＲＯＭ１０２からブートを行う。
【００６１】
（４）ＣＰＵ１０３がＵＳＢモジュール１０４の各設定を行い、ＵＳＢが外部へ接続できるようにする。
【００６２】
（５）外部からＵＳＢを接続する。
【００６３】
（６）ＵＳＢ経由で、ＢＵＦ１２０を通してＵＳＢモジュール１０４から外部メモリインターフェイス（Ｉ／Ｆ）１１９、ＦＬＡＳＨ１１４経路で、チェックプログラムをＦＬＡＳＨ１１４へ転送する。
【００６４】
（７）ＣＰＵ１０３がＦＬＡＳＨ１１４に書き込まれたチェックプログラムを実行して、携帯電話の機能チェックを行う。
【００６５】
（８）チェック結果を、ＵＳＢ経由で外部に出力し携帯電話のチェックを完了する。
【００６６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、 本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６７】
例えば、前記実施の形態においては、携帯電話に応用した場合について説明したが、これに限定されるものではなく、他の携帯端末装置についても適用可能である。
【００６８】
また、前記実施の形態においては、周波数が確定しているクロックとしてＵＳＢクロックについて説明したが、これに限定されるものではなく、周波数が確定しているクロックであれば、他のクロックについても適用可能である。
【００６９】
また、本発明は、動作周波数が確定しているＩＰを搭載している半導体製品についても適用可能である。なぜなら、固定動作周波数が必要なＩＰは、外部／内部から特定のクロック周波数を供給する必要があり、また、ＣＰＵからの制御なしに自動で動作しなければならない場合があるからである。
【００７０】
また、本発明は、ＩＰの動作周波数が決定していない場合でも、自分の動作周波数を自動設定する半導体製品にも適用可能である。なぜなら、外部クロックに何ＭＨｚの信号が接続されているかにより、ＩＰの動作可能なクロック周波数になるように、ＰＬＬを逓倍／分周してＩＰへ供給する場合があるからである。
【産業上の利用可能性】
【００７１】
本発明は、半導体装置、電子機器等の製造業において利用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施の形態による半導体装置の構成を示すブロック図である。
【図２】本発明の一実施の形態による半導体装置の動作を示すフローチャートである。
【図３】本発明の一実施の形態による半導体装置の動作を示すタイミングチャートである。
【図４】本発明の一実施の形態による半導体装置を搭載した携帯電話の構成例及びＵＳＢブート動作を示すブロック図である。
【符号の説明】
【００７３】
１００ ＬＳＩ
１０１ クロック生成回路
１０２ 内蔵ＲＯＭ
１０３ ＣＰＵ
１０４ ＵＳＢモジュール
１０５ クロック生成部
１０６ クロック制御部
１０７ａ，１０７ｂ クロックソース選択回路
１０７ｃ 選択回路
１０８ａ ＰＬＬ回路１
１０８ｂ ＰＬＬ回路２
１０９ａ 分周回路１
１０９ｂ 分周回路２
１１０ａ 入力クロック１カウンタ
１１０ｂ 入力クロック２カウンタ
１１１ 制御回路
１１２ａ〜１１２ｆ レジスタ（ＲＥＧ）
１１３ 携帯電話
１１４ フラッシュメモリ（ＦＬＡＳＨ）
１１５ ＳＤＲＡＭ
１１６ ＲＴＣクロック発振器
１１７ ２０ＭＨｚクロック発振器
１１８ ４８ＭＨｚクロック発振器
１１９ 外部メモリインターフェイス（Ｉ／Ｆ）
１２０ バッファ（ＢＵＦ）
【特許請求の範囲】
【請求項１】
複数のクロックを入力とし、前記複数のクロックのそれぞれを一定期間計測し、その計測結果を用いて前記複数のクロックのそれぞれの周波数を検出する検出部と、
前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを選択し、特定周波数のクロックを生成するクロック生成部とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記検出部は、カウンタを有し、
前記カウンタは、基準クロックにより前記複数のクロックのそれぞれを計測することを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記クロック生成部は、前記検出部の検出結果に基づいて、選択されたクロックの逓倍率、及び／又は分周率を設定し、前記特定周波数のクロックを生成するものであることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記クロック生成部は、選択回路と、ＰＬＬ回路と、分周回路とを有し、
前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを前記選択回路で選択し、選択されたクロックを前記ＰＬＬ回路で逓倍し、逓倍されたクロックを前記分周回路で分周し、前記特定周波数のクロックを生成することを特徴とする半導体装置。
【請求項５】
請求項３記載の半導体装置において、
ＵＳＢモジュールを有し、
前記特定周波数のクロックが、前記ＵＳＢモジュールに入力されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ＵＳＢモジュールは、バッファを有し、
テストモード時にチェックプログラムが、前記ＵＳＢモジュールにより外部から入力され、前記バッファを通して外部メモリに転送されることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
ＣＰＵを有し、
テストモード時に前記ＣＰＵは、前記チェックプログラムを前記外部メモリから読み出して実行することを特徴とする半導体装置。
【請求項８】
請求項３記載の半導体装置において、
前記クロック生成部は、第１及び第２の選択回路と、第１及び第２のＰＬＬ回路と、第１及び第２の分周回路とを有し、
前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを前記第１の選択回路で選択し、選択されたクロックを前記第１のＰＬＬ回路で逓倍し、逓倍されたクロックを前記第１の分周回路で分周し、前記特定周波数のクロックを生成し、
予め設定された条件に基づいて、前記複数のクロックのいずれかを前記第２の選択回路で選択し、選択されたクロックを前記第２のＰＬＬ回路で逓倍し、逓倍されたクロックを前記第２の分周回路で分周し、システムクロックを生成することを特徴とする半導体装置。
【請求項１】
複数のクロックを入力とし、前記複数のクロックのそれぞれを一定期間計測し、その計測結果を用いて前記複数のクロックのそれぞれの周波数を検出する検出部と、
前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを選択し、特定周波数のクロックを生成するクロック生成部とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記検出部は、カウンタを有し、
前記カウンタは、基準クロックにより前記複数のクロックのそれぞれを計測することを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記クロック生成部は、前記検出部の検出結果に基づいて、選択されたクロックの逓倍率、及び／又は分周率を設定し、前記特定周波数のクロックを生成するものであることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記クロック生成部は、選択回路と、ＰＬＬ回路と、分周回路とを有し、
前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを前記選択回路で選択し、選択されたクロックを前記ＰＬＬ回路で逓倍し、逓倍されたクロックを前記分周回路で分周し、前記特定周波数のクロックを生成することを特徴とする半導体装置。
【請求項５】
請求項３記載の半導体装置において、
ＵＳＢモジュールを有し、
前記特定周波数のクロックが、前記ＵＳＢモジュールに入力されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ＵＳＢモジュールは、バッファを有し、
テストモード時にチェックプログラムが、前記ＵＳＢモジュールにより外部から入力され、前記バッファを通して外部メモリに転送されることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
ＣＰＵを有し、
テストモード時に前記ＣＰＵは、前記チェックプログラムを前記外部メモリから読み出して実行することを特徴とする半導体装置。
【請求項８】
請求項３記載の半導体装置において、
前記クロック生成部は、第１及び第２の選択回路と、第１及び第２のＰＬＬ回路と、第１及び第２の分周回路とを有し、
前記検出部の検出結果に基づいて、前記複数のクロックのいずれかを前記第１の選択回路で選択し、選択されたクロックを前記第１のＰＬＬ回路で逓倍し、逓倍されたクロックを前記第１の分周回路で分周し、前記特定周波数のクロックを生成し、
予め設定された条件に基づいて、前記複数のクロックのいずれかを前記第２の選択回路で選択し、選択されたクロックを前記第２のＰＬＬ回路で逓倍し、逓倍されたクロックを前記第２の分周回路で分周し、システムクロックを生成することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−１８８２２０（Ｐ２００７−１８８２２０Ａ）
【公開日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願番号】特願２００６−４８３１（Ｐ２００６−４８３１）
【出願日】平成１８年１月１２日（２００６．１．１２）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【出願人】（３９２０２６６９３）株式会社エヌ・ティ・ティ・ドコモ (5,876)
【Ｆターム（参考）】
【公開日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願日】平成１８年１月１２日（２００６．１．１２）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【出願人】（３９２０２６６９３）株式会社エヌ・ティ・ティ・ドコモ (5,876)
【Ｆターム（参考）】
[ Back to top ]