半導体装置

【課題】バイポーラトランジスタのエミッタ窓における絶縁膜厚の変動をなくし、素子特性が安定した半導体装置を提供する。
【解決手段】バイポーラトランジスタを、コレクタ領域を含む基板１、基板１上にエピタキシャル成長で形成されたＳｉＧｅ層１２６、ＳｉＧｅ層１２６上にポリシリコンによって形成されたエミッタ１０８を備え、エミッタ１０８とＳｉＧｅ層１２６との界面において、ポリシリコン膜１０６とＳｉＮ膜１２７とでエミッタ窓１２０を形成し、ＳｉＮ膜１２７がＳｉＧｅ層１２６の直上に配置されるように形成する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置にかかり、特に、バイポーラトランジスタを含む半導体装置に関する。
【背景技術】
【０００２】
図７は、本発明の従来技術となるバイポーラトランジスタの構成例を示す断面図である。図示したバイポーラトランジスタは、ベース１１６がシリコンゲルマニウム（ＳｉＧｅ）層からなるヘテロ接合バイポーラトランジスタ（以下、ＳｉＧｅ−ＨＢＴと記す）である。ＳｉＧｅ−ＨＢＴは、図示しない基板上のバイポーラトランジスタが形成されるバイポーラ領域に形成されている。バイポーラ領域と図示しないＣＭＯＳ領域との間の基板には、ＳＴＩ（Shallow trench isolation）層とＤＴＩ（deep trench isolation）層が形成されている。
【０００３】
ＳｉＧｅ−ＨＢＴのエミッタ１０８はＮ型の不純物を含むポリシリコンで構成されており、ベース１１６はＰ型の不純物を含む単結晶のＳｉＧｅ層で構成されている。エミッタ窓１２０内のベース１１６上にはランプアニールによって１ｎｍ程度の極薄酸化膜（図示せず）が形成される。
また、ＳｉＧｅ−ＨＢＴのコレクタは、Ｎ型の不純物拡散層（ＳＩＣ−２層、ＳＩＣ−１層を含むＮ型不純物層１１５、ＤｅｅｐＮｗｅｌｌ層１０２、ＢｕｒｉｅｄＮ⁺層１０１、Ｎ^-Ｓｉｎｋ（Ｎ^-）層１１３及びＮ⁺層１１４）で構成されている。Ｎ^-Ｓｉｎｋ層１１３はＤｅｅｐＮｗｅｌｌ層１０２よりもＮ型不純物の濃度が高く、Ｎ⁺層１１４からＢｕｒｉｅｄＮ⁺層１０１に至る電流経路の抵抗を低減させる役割を持つ。
【０００４】
ベース１１６上にはＴＥＯＳ（Ｓｉ（ＯＣ２Ｈ５）４）を用いたＳｉＯ２膜１０７、ポリシリコン膜１０６が形成されていて、ＳｉＯ２膜１０７、ポリシリコン膜１０６にはエミッタ窓１２０が開口されている。
Ｎ^-Ｓｉｎｋ層１１３、Ｎ⁺層１１４はバイポーラトランジスタのコレクタ領域として機能する。コレクタ領域には電極１０９が形成される。ベース１１６には電極１１０が形成され、エミッタ１０８には電極１１１が形成される。このようなバイポーラトランジスタは、例えば、特許文献１、特許文献２に形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１１９８１８号公報
【特許文献２】特開２００８−０２１７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来技術のように、ベース１１６上に極薄酸化膜を形成すると、以降のアニール工程やエミッタ１０８となるポリシリコンの堆積工程においてＴＥＯＳを用いたＳｉＯ２膜１０７の脱水が起こる。脱水によって発生した水分は、ベース１１６と極薄酸化膜との界面に付着し、極薄酸化膜の厚さを厚くする現象（以下、酸化膜厚変動と記す）が発生する。
【０００７】
酸化膜厚変動が発生すると、ベース１１６からエミッタ１０８へのホール注入量が少なくなってベース電流ＩＢが減少する。バイポーラトランジスタの電流増幅率ｈｆｅは、ベース電流ＩＢとＮ^-Ｓｉｎｋ層１１３、Ｎ⁺層１１４とエミッタ１０８との間を流れるコレクタ電流ＩＣとの比（ＩＣ／ＩＢ）よって表される。したがって、酸化膜厚変動によってバイポーラトランジスタの電流増幅率ｈｆｅを変動させることになる。
【０００８】
さらに、酸化膜厚変動によってエミッタの直列抵抗が高くなる。このため、酸化膜厚変動は、バイポーラトランジスタの遮断周波数及び最大周波数（ｆｔ／ｆｍａｘ）の低下も発生させる。
本発明は、上記の点に鑑みてなされたものであり、バイポーラトランジスタのエミッタ窓における絶縁膜厚の変動をなくし、素子特性が安定した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するため、本発明の半導体装置は、バイポーラトランジスタを含む半導体装置であって、前記バイポーラトランジスタは、コレクタ領域を含む基板（例えば図１に示した基板１）と、前記基板上にエピタキシャル成長で形成されたベース領域（例えば図１に示したＳｉＧｅ層１２６）と、前記該ベース領域上にポリシリコンによって形成されたエミッタ領域（例えば図２に示したエミッタ１０８）と、を備え、前記エミッタ領域と前記ベース領域との界面において、ポリシリコン膜（例えば図１に示したポリシリコン膜１０６）とＳｉＮ膜（例えば図１に示したＳｉＮ膜１２７）とでエミッタ窓（例えば図１に示したエミッタ窓１２０）を形成し、前記ＳｉＮ膜がベース領域の直上に配置されていることを特徴とする。
また、本発明の半導体装置は、上記した発明において、前記ベース領域はＳｉＧｅ層であることが望ましい。
【発明の効果】
【００１０】
以上説明した本発明によれば、ＳｉＧｅエピタキシャル層で形成されるベース領域とエミッタポリシリコンの界面に形成される極薄酸化膜が後に厚膜化することを防ぐことができる。このため、ウェハ面内の極薄酸化膜の厚さがばらつくことによってウェハ上に形成される複数のトランジスタ間の電気的な特性がばらつくことを防ぐことができる。
このような本発明によれば、バイポーラトランジスタのエミッタ窓における絶縁膜厚の変動をなくし、素子特性が安定した半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態のバイポーラトランジスタの製造方法を説明するための断面図である。
【図２】本発明の一実施形態のバイポーラトランジスタを示した図である。
【図３】本発明の一実施形態のバイポーラトランジスタと従来のバイポーラトランジスタとで、そのコレクタ電流とベース電流とを比較して示した図である。
【図４】本発明の一実施形態のバイポーラトランジスタのＳｉＧｅ層とエミッタとの界面Ａと、従来のバイポーラトランジスタのＳｉＧｅ層とエミッタとの界面Ａ’のＴＥＭ写真である
【図５】極薄酸化膜が比較的厚い場合のバイポーラトランジスタのバンド図である。
【図６】極薄酸化膜の厚さが１ｎｍ程度である場合のバイポーラトランジスタのバンド図である。
【図７】従来のバイポーラトランジスタの構成例を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態の半導体装置及びその製造方法について説明する。
［バイポーラトランジスタ及びその製造工程］
図１（ａ）、（ｂ）、（ｃ）は、本実施形態の半導体装置であるバイポーラトランジスタ（以下、単にバイポーラトランジスタと記す）の製造方法を説明するための断面図である。
【００１３】
図１（ａ）は、エミッタ窓が形成される直前の本実施形態のバイポーラトランジスタの状態を示した断面図である。図示したように、本実施形態では、基板１のバイポーラトランジスタが形成される領域（バイポーラトランジスタ領域）に、図示しないＢｕｒｉｅｄＮ⁺層及びＤｅｅｐＮｗｅｌｌ層１０２が形成される。ＢｕｒｉｅｄＮ⁺層及びＤｅｅｐＮｗｅｌｌ層１０２の形成によってバイポーラトランジスタ領域にコレクタ領域が形成される。
【００１４】
次に、本実施形態では、周知の不純物注入工程によってＮ^-Ｓｉｎｋ層１１３、Ｎ⁺層１１４が形成される。さらに、ＤｅｅｐＮｗｅｌｌ層１０２上にＳｉＯ２膜１１８、ポリシリコン膜１１９がそれぞれ１００ｎｍ形成される。ＳｉＯ２膜１１８、ポリシリコン膜１１９は、周知の露光、エッチングによってパターニングされる。
ＳｉＯ２膜１１８、ポリシリコン膜１１９のパターニング後、パターニングされたＳｉＯ２膜１１８、ポリシリコン膜１１９上からＳｉＧｅ層１２６が８４ｎｍエピタキシャル成長される。
【００１５】
次に、本実施形態では、ＳｉＧｅ層１２６上にＴＥＯＳを用いたＳｉＯ２膜ではなく、シリコン窒化（ＳｉＮ）膜１２７が３０ｎｍ形成される。さらに、本実施形態では、ＳｉＮ膜１２７上にポリシリコン膜１０６が５０ｎｍ堆積されて形成される。ＳｉＮ膜１２７の堆積は、７８０度の環境下において、ＬＰＣＶＤ（Low Pressure CVD）法によって形成するものとした。また、ポリシリコン膜１０６の堆積は、６４０度の環境下においてＬＰＣＶＤ（low pressure CVD）によって行われる。
【００１６】
次に、本実施形態では、図１（ｂ）に示すように、エミッタ窓を形成するため、ポリシリコン膜１０６の一部をエッチングする。ポリシリコン膜１０６のエッチングによって、一辺の長さがａの矩形のパターンがポリシリコン膜１０６から除去される。なお、本実施形態では、ａの長さを０．２４μｍとした。続いて、図１（ｃ）に示すように、ＳｉＮ膜１２７から一辺の長さがａの矩形のパターンが除去される。ポリシリコン膜１０６、ＳｉＮ膜１２７のエッチングにより、エミッタ窓１２０が開口される。
【００１７】
なお、ＳｉＯ２膜のエッチングはフッ酸によって行われていたが、ＳｉＮ膜１２７のエッチングは熱燐酸によって行われる。エッチングはウェット、ドライのいずれによっても可能である。エミッタ窓１２０の開口後、ＳｉＧｅ層１２６の表面に図示されない１ｎｍ程度の極薄酸化膜がＲＴＡによって形成される。ＲＴＡは、７００度の環境下で６０秒程度行われる。その後、エミッタを形成するためにポリシリコン膜１８０を２５０ｎｍ形成し、エッチングによってパターニングする。この時、エッチングのレジストマスク上に反射防止膜（TARC:Top Anti-Reflaction Coat）を適用することで、ポリシリコン膜１８０の形状の安定化を図っている。
【００１８】
図２は、ポリシリコン膜１８０のエッチングによってエミッタ１０８が形成された状態の本実施形態のバイポーラトランジスタを示した図である。ポリシリコン膜１８０のエッチングにより、エミッタ１０８内にＳｉＮ膜１２７、ポリシリコン膜１０６が残る。
以上のように、従来技術におけるＴＥＯＳを用いたＳｉＯ２膜をＳｉＮ膜１２７に代えたことにより、ＳｉＧｅ層１２６表面の極薄酸化膜の膜厚変動が、ポリシリコン層１０６の成長や以降のアニール工程において起こらない。このため、本実施形態は、極薄酸化膜の膜厚変動による電流増幅率の変動やｆｔ／ｆｍａｘの低下を防ぐことができる。
【００１９】
［効果］
次に、以上説明した本実施形態の効果について説明する。
図３は、本実施形態のバイポーラトランジスタと従来のバイポーラトランジスタとで、そのコレクタ電流とベース電流とを比較して示した図である。このような電気的特性は、ガンメル特性とよばれる特性である。図中、ＩＣで示すのは本実施形態のバイポーラトランジスタのコレクタ電流であって、ＩＣ’で示すのは従来のバイポーラトランジスタのコレクタ電流である。
【００２０】
また、図中、ＩＢで示すのは本実施形態のバイポーラトランジスタのベース電流であって、ＩＢ’で示すのは従来のバイポーラトランジスタのベース電流である。図３の横軸はベース・エミッタ間に印加された電圧Ｖｂｅであり、縦軸は電流値である。
図３から明らかなように、本実施形態のバイポーラトランジスタによれば、コレクタ電流ＩＣとコレクタ電流ＩＣ’との間に大きな差はみられないものの、ベース電流ＩＢはベース電流ＩＢ’に比べて高いことが明らかである。図３によれば、極薄酸化膜が厚くなったことによってベース電流が制限されて電流増幅率ｈｆｅの増加（変動）を招いていることが分かる。
【００２１】
図４（ａ）、（ｂ）は、本実施形態のバイポーラトランジスタのＳｉＧｅ層とエミッタとの界面Ａと（図４（ａ））、従来のバイポーラトランジスタのＳｉＧｅ層とエミッタとの界面Ａ’のＴＥＭ（Transmission Electron Microscope）写真である（図４（ｂ））。界面Ａには視認できないほど薄い極薄酸化膜が形成されていて、極薄酸化膜には複数の「切れ目」が存在している。一方、界面Ａ’の極薄酸化膜は、視認できる程度に厚くなっていて、「切れ目」が存在していない。図４（ａ）、（ｂ）から、本実施形態のバイポーラトランジスタの界面Ａの極薄酸化膜は、従来のバイポーラトランジスタの界面Ａ’の極薄酸化膜よりも薄く、しかも「切れ目」が存在していることが分かる。
【００２２】
次に、極薄酸化膜の厚膜化によってベース電流が制限される理由を、エネルギーバンドを使って説明する。
図５は、極薄酸化膜（図中には界面酸化膜と記す）が比較的厚い場合のバイポーラトランジスタのバンド図である。図５（ａ）は電子の振る舞いを示し、図５（ｂ）はホールの振る舞いを示している。図５に示すように、エミッタとＳｉＧｅ層界面に比較的厚い（１ｎｍより厚い）極薄酸化膜があっても、エミッタからコレクタへトンネル現象によって流れる電子への影響はほとんどない。しかし、ホールからエミッタへのホールの流れが極薄酸化膜によって妨げられて、ベース電流が低下する。
【００２３】
極薄酸化膜の厚膜化は、ＴＥＯＳを用いたＳｉＯ２膜から脱水された水分によって極薄酸化膜の酸化が進むことによって起こるから、プロセス工程で制御することができず、極薄酸化膜の膜厚のばらつきが発生する。極薄酸化膜の膜厚がばらつくと、同一ウェハ上に形成された複数の素子間で電気特性のばらつきが生じることになる。
【００２４】
図６は、本実施形態のバイポーラトランジスタ、すなわち極薄酸化膜の厚さが１ｎｍ程度である場合のバイポーラトランジスタのバンド図である。図６（ａ）は電子の振る舞いを示し、図６（ｂ）はホールの振る舞いを示している。図示したように、本実施形態のバイポーラトランジスタによれば、電子、ホール共に極薄酸化膜の影響を受けずにエミッタ・ベース間を流れることができるので、ベース電流の低下が起こらない。このため、同一ウェハ上に形成された複数の素子間の電気特性のばらつきを抑えることができる。例えば、従来のｈｆｅの平均値は３００〜４５０程度、標準偏差は１００〜２００程度であったが、平均値が２２０程度で安定し、標準偏差は５０程度へ低減する。ｆｔ／ｆｍａｘは従来構造に比べて、それぞれ３ＧＨｚ／１０ＧＨｚ程度向上する。
【産業上の利用可能性】
【００２５】
以上説明した本発明は、バイポーラトランジスタを含む半導体装置のうち、特にＳｉを含む層上にポリシリコンのエミッタを設けるものに好適である。
【符号の説明】
【００２６】
１基板
１０２ＤｅｅｐＮｗｅｌｌ層
１０６、１１９、１８０ポリシリコン膜
１０８エミッタ
１１３Ｎ^-Ｓｉｎｋ層
１１４Ｎ⁺層
１１８ＳｉＮ膜
１２０エミッタ窓
１２６ＳｉＧｅ層
１２７ＳｉＮ膜

【特許請求の範囲】
【請求項１】
バイポーラトランジスタを含む半導体装置であって、
前記バイポーラトランジスタは、
コレクタ領域を含む基板と、
前記基板上にエピタキシャル成長で形成されたベース領域と、
前記該ベース領域上にポリシリコンによって形成されたエミッタ領域と、を備え、
前記エミッタ領域と前記ベース領域との界面において、ポリシリコン膜とＳｉＮ膜とでエミッタ窓を形成し、
前記ＳｉＮ膜がベース領域の直上に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記ベース領域はＳｉＧｅ層であることを特徴とする半導体装置。

【図１】