半導体装置
【課題】ＳｉＣを含む基板を用いたショットキーダイオードのショットキー界面のドリフト層に結晶欠陥が生じている場合に、逆方向漏れ電流の発生を防ぐことで、半導体装置の信頼性を向上させる。
【解決手段】半導体基板上のドリフト層２とショットキー電極４とのショットキー接合部を含むショットキーダイオードにおいて、ドリフト層２の上面に達する結晶欠陥１２の上面に、ショットキー電極４を構成する金属に応じて規定される濃度および深さで、アクセプタ不純物を導入してｐ型半導体領域３を形成し、逆方向漏れ電流の増大を防ぐ。
【解決手段】半導体基板上のドリフト層２とショットキー電極４とのショットキー接合部を含むショットキーダイオードにおいて、ドリフト層２の上面に達する結晶欠陥１２の上面に、ショットキー電極４を構成する金属に応じて規定される濃度および深さで、アクセプタ不純物を導入してｐ型半導体領域３を形成し、逆方向漏れ電流の増大を防ぐ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ショットキーダイオードに適用して有効な技術に関するものである。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界は１桁程度大きいという特徴を持つため、パワーデバイスに用いる材料として有望視されている。特に多数キャリアのみで動作するユニポーラ型整流素子のショットキーダイオードは、デバイスの構成上スイッチング動作時の逆方向電流（リカバリ電流）が流れないため、パワーモジュールの損失を低減する技術として有効である。
【０００３】
ショットキーダイオードは、金属の仕事関数と半導体の電子親和力の差によって生じるショットキー障壁を利用して整流作用を得るものである。ショットキー接合部にショットキー障壁の高さが高い金属材料を用いることで逆方向漏れ電流を小さくすることができるが、この場合、順方向バイアス時の立ち上がり電圧が高くなる。また、ショットキー接合部にショットキー障壁の高さが低い金属材料を用いることで順方向バイアス時の立ち上がり電圧を低くすることができるが、この場合は逆方向漏れ電流が大きくなる。
【０００４】
特許文献１（特開２００７−３１８０３１号公報）には、ショットキーダイオードのショットキー界面の半導体領域に結晶欠陥がある場合に、当該結晶欠陥があるショットキー界面の半導体領域の表面を選択的にｐ型化することで逆方向漏れ電流の発生を抑制することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１８０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ショットキーダイオードの逆方向特性はショットキー界面の状態に非常に影響されやすく、界面付近に結晶欠陥などが存在すると逆方向漏れ電流が急激に大きくなる問題がある。これに対し、ショットキー界面の半導体領域の結晶欠陥が存在する表面を、ショットキーダイオードの半導体領域と反対の導電型に変換し、逆方向漏れ電流を抑制する手法が提案されている。
【０００７】
しかし、ショットキー界面の欠陥部分にショットキーダイオードの半導体領域と反対の導電型の不純物を導入すれば、必ずショットキー界面の状態が改善されるわけではない。つまり、逆方向漏れ電流の抑制効果を奏するためには、ある一定値以上の前記不純物の注入深さおよびアクセプタ濃度が必要となるため、それらの数値を規定し、その数値条件を超えるように前記不純物を注入しなければ、漏れ電流の発生を抑制することができず、半導体装置の信頼性が低下する。
【０００８】
本発明の目的は、半導体装置の信頼性を向上させることにある。
【０００９】
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本願の一発明による半導体装置は、ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の（ａ）〜（ｃ）
（ａ）前記第１電極がＴｉまたはＡｌの場合
Ｎａ（ｃｍ−３）≦５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧４．７−０．１０×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｂ）前記第１電極がＭｏまたはＷの場合
Ｎａ（ｃｍ−３）≦３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧５．４−０．１２×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｃ）前記第１電極がＮｉまたはＰｔまたはＰｄの場合
Ｎａ（ｃｍ−３）≦２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧１０．５−０．２６×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧０．１０
のいずれかのＮａおよびＤの組み合わせの条件を満たしているものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
本発明によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１である半導体装置を示す平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】図１のＢ−Ｂ線における断面図である。
【図４】ショットキーダイオードの逆方向漏れ電流の電流密度と電圧との関係を示すグラフである。
【図５】半導体領域に導入したＡｌが注入された深さに対する濃度分布を示すグラフである。
【図６】半導体領域に導入した不純物の接合深さと最大アクセプタ濃度との関係を示すグラフである。
【図７】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】本発明の実施の形態２である半導体装置を示す断面図である。
【図１１】本発明の実施の形態３である半導体装置を示す平面図である。
【図１２】図１１のＣ−Ｃ線における断面図である。
【図１３】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１６】
（実施の形態１）
図１に本実施の形態の半導体装置の平面図を示し、図２および図３に図１のＡ−Ａ線およびＢ−Ｂ線における断面図をそれぞれ示す。なお、図１の平面図は当該半導体装置の主要部分の配置関係を示すものであり、平面視における構造の位置関係および寸法などを正確に示すものではない。また、図を見やすくするため、図１ではドリフト層２上の電極および層間絶縁膜などの一部の層は図示していない。つまり図１では、半導体基板上に形成されたドリフト層２と、ドリフト層２の上面に形成された半導体領域とを主に示している。
【００１７】
ここでは、ＳｉＣ基板を有するショットキーダイオードの構造として、半導体基板上のドリフト層２の上面の一部にｐ型半導体領域３が形成されている構造を示している。なお、ここではｐ型半導体領域３を一つだけ図示しているが、ｐ型半導体領域３はドリフト層２の上面に複数形成されていてもよい。
【００１８】
図１に示すように、エピタキシャル成長法で形成されたｎ型の半導体領域であるドリフト層２の上面には、ｐ型の不純物（例えばＡｌ）が注入されたｐ型半導体領域３が局所的に形成されており、ｐ型半導体領域３が形成されたドリフト層２の上面を囲むように、環状のｐ型半導体領域（ガードリング領域）８が形成されている。ガードリング領域８はｐ型半導体領域３が形成されたアクティブ領域を規定する環状の電界集中緩和構造である。図１は、例えばショットキーダイオードを有する半導体チップの中央部を示すものとする。
【００１９】
図２は、図１のＡ−Ａ線における断面図である。図２は本実施の形態における半導体装置の通電時に電流が流れるアクティブ領域（活性領域）の一部の断面構造を示している。なお、ここでいうアクティブ領域とは、半導体素子の通電時に電流が流れる領域を指すものとする。
【００２０】
本実施の形態による半導体装置は、高い濃度で第１導電型（ｎ型）の不純物（例えばＮ（窒素））が導入されたＳｉＣ（炭化珪素）を主に含むｎ＋型の半導体基板１と、半導体基板１上に形成されたｎ−型のドリフト層２とを有している。ドリフト層２は第１導電型（ｎ型）の不純物（例えばＮ（窒素））が半導体基板１よりも低い濃度で導入されたＳｉＣを主に含む半導体領域であり、その上面には第１導電型と異なる第２導電型（ｐ型）の不純物（例えばＡｌ（アルミニウム））が導入されたｐ型半導体領域３が形成されている。
【００２１】
ドリフト層２内には、ドリフト層２を半導体基板１上にエピタキシャル成長させて形成した際などに発生した結晶欠陥１２が形成されている。結晶欠陥１２はドリフト層２の上面に形成されたｐ型半導体領域３の上面に露出している。ここでは、結晶欠陥１２はドリフト層２の上面に形成されたｐ型半導体領域３の上面からドリフト層２の下面まで連続して形成されているものとする。つまり、結晶欠陥１２はドリフト層２の上面に形成されたｐ型半導体領域３の上面からドリフト層２の下面まで達しており、ドリフト層２を貫通している。ドリフト層２の上面に露出する結晶欠陥１２は平面視においてｐ型半導体領域３内に形成されており、ｐ型半導体領域３の外側の領域には形成されていない。ｐ型半導体領域３は結晶欠陥１２がショットキー電極４と接する領域に所定の深さＤで形成されている。図２では、結晶欠陥１２を破線で示している。なお、深さＤの単位はμｍである。
【００２２】
ドリフト層２上には、ドリフト層２の上面およびｐ型半導体領域３の上面に接してショットキー電極４が形成されており、半導体基板１の下部には半導体基板１の裏面に接してオーミック電極５が形成されている。本実施の形態の半導体装置は、半導体基板１、ドリフト層２、ｐ型半導体領域３、ショットキー電極４およびオーミック電極５を有するショットキーダイオードである。ショットキー電極４はアノード電極であり、オーミック電極５はカソード電極である。ショットキー電極４はドリフト層２の上面とショットキー接続されており、オーミック電極５は半導体基板１の裏面とオーミックに接続されている。なお、ｐ型半導体領域３の上面とショットキー電極４とは、ショットキー接続されていてもオーミック接続されていてもどちらでもよい。
【００２３】
図３に、図１のＢ−Ｂ線における断面図を示す。図３は本実施の形態のショットキーダイオードのアクティブ領域端部近傍に形成されたガードリング領域８を含む断面図である。図３に示すように、半導体基板１上のドリフト層２の上面には、平面視においてアクティブ領域を囲むように形成されたｐ型の不純物（例えばＡｌ（アルミニウム））を含むガードリング領域８が形成されている。図２に示すショットキー電極４は図３に示すガードリング領域８の直上で終端しており、ショットキー電極４の端部およびショットキー電極４から露出するガードリング領域８の上面を覆うように層間絶縁膜９が形成されている。層間絶縁膜９は平面視において前記アクティブ領域を囲むように形成され、その中央部にはドリフト層２の上面およびｐ型半導体領域３（図１参照）の上面を露出する開口部１０が形成されている。つまり、ここでは図１に示す環状のガードリング領域８に囲まれた領域がアクティブ領域（活性領域）である。開口部１０の内側に露出し、ドリフト層２上に形成されたショットキー電極４は、例えばその上面にボンディングワイヤなどが接続され、ショットキーダイオードを外部の素子などに前記ボンディングワイヤを介して電気的に接続するためのボンディングパッドとして機能する電極である。
【００２４】
図１の平面図では、ドリフト層２上のアクティブ領域上に形成されたショットキー電極４（図２参照）および層間絶縁膜９（図３参照）などの図示を省略しているが、層間絶縁膜９の矩形の開口部１０の位置を破線で示している。すなわち、図１の矩形の破線で示す開口部１０の内側には層間絶縁膜９は形成されておらず、破線で示す開口部１０の外側には層間絶縁膜９（図示しない）が形成されている。
【００２５】
ここで、ショットキーダイオードの動作について図２を用いて説明する。ショットキー電極４に正の電圧を印加することで、ショットキーダイオードに順方向の電圧が印加された場合、ドリフト層２とショットキー電極４との界面のショットキー接合面におけるショットキー障壁が低くなるため、電流はアノード電極であるショットキー電極４側からｎ型の半導体領域であるドリフト層２を通ってカソード電極であるオーミック電極５側へ流れる。逆に、逆方向の電圧が印加された場合には、ドリフト層２とショットキー電極４との界面のショットキー接合面におけるショットキー障壁が高くなり、空乏層が拡がるためショットキーダイオード内に電流は流れない。このような特性を利用し、ショットキーダイオードは整流作用を持つ素子として使用される。
【００２６】
次に、本実施の形態の半導体装置の効果について説明する。
【００２７】
ショットキーダイオードの逆方向特性はショットキー界面の状態に影響されやすく、ショットキー界面付近に結晶欠陥などの欠陥が存在すると逆方向漏れ電流が大きくなる問題がある。これに対し、ショットキー界面の半導体領域の結晶欠陥が存在する表面を、ショットキーダイオードの半導体領域と反対の導電型に変換することで、逆方向漏れ電流が大きくなることを防ぐことが考えられる。特に、鉄道車両などに用いられ大電流が流れるショットキーダイオードでは歩留まりが非常に低くなりやすいため、個別の素子毎に欠陥の有無を確認する。この確認作業により結晶欠陥を発見した場合には、逆方向漏れ電流の増大を防ぐ目的で、前述したようにショットキーダイオードのショットキー界面の半導体領域の欠陥部分を前記半導体領域と反対の導電型に変換することが考えられる。
【００２８】
しかし、ショットキー界面の欠陥部分にショットキーダイオードの半導体領域と反対の導電型の不純物を導入すれば必ずショットキー界面の状態が改善されるわけではなく、逆方向漏れ電流の抑制効果を奏するためには、ある一定値以上の前記不純物の注入深さおよびアクセプタ濃度が必要となることが、本発明者らの検討により分かった。つまり、図２に示すｐ型半導体領域３を、特に不純物濃度および注入深さなどを規定せずにイオン注入法を用いて形成したのでは、結晶欠陥１２に起因する逆方向漏れ電流の増大を防ぐことができない虞がある。
【００２９】
例えば、ｐ型半導体領域３の接合深さ（注入深さ）が浅い場合は、比較的高い不純物濃度が必要となり、それよりも不純物濃度が低い場合には、比較的深い接合深さが必要となる。つまり、ｐ型半導体領域３の不純物濃度および接合深さの組み合わせがそれぞれ一定の条件以上の値でなければ、ｐ型半導体領域３を形成しても逆方向漏れ電流の発生を防ぐことができない。
【００３０】
また、ショットキー電極がＮｉ（ニッケル）からなる場合は、比較的低い不純物濃度および接合深さの組み合わせでも方向漏れ電流の発生を防ぐことができるが、ショットキー電極が、Ｎｉ（ニッケル）よりも仕事関数が低いＴｉ（チタン）などからなる場合には逆方向漏れ電流が流れやすくなるため、ショットキー電極にＮｉ（ニッケル）を用いる場合に比べて不純物濃度および接合深さを大きくする必要がでてくる。つまり、ショットキー電極の部材によって逆方向漏れ電流の発生を防ぐことができるｐ型半導体領域３の不純物濃度および接合深さの組み合わせの条件も変わる。
【００３１】
そこで、本実施の形態の半導体装置では、逆方向漏れ電流の増大を防ぐことができる前記不純物の注入深さおよび濃度を、後述するようにショットキー電極を構成する金属部材の種類に応じて規定した。
【００３２】
本実施の形態では、ＳｉＣを含む半導体層と金属電極とが接するショットキー接合を備えた半導体装置を歩留まりよく提供するため、ショットキー接合領域に結晶欠陥が存在しても、逆方向漏れ電流を抑制できるよう、ドリフト層２とは反対の導電型を有するｐ型半導体領域３を必要な深さおよび濃度で形成する。この際、結晶欠陥を有するショットキー接合界面の良否を判定する逆方向漏れ電流密度Ｊｃは以下のように決定した。
【００３３】
本発明者らはまず、ｎ型の４Ｈ−ＳｉＣからなる半導体基板上に、エピタキシャル成長法により形成したｎ型の４Ｈ−ＳｉＣからなる膜厚３０μｍのドリフト層を有するショットキーダイオードを多数用意した。当該ドリフト層の単位体積当たりのドナー密度は３×１０１５ｃｍ−３としている。これらの多数のショットキーダイオードはいずれも、半導体基板の裏面全面にオーミック電極としてＡｌ（アルミニウム）層が形成されており、ドリフト層上の一部に、ドリフト層とショットキー接合しているショットキー電極が形成されている。前記ショットキー電極は、Ｔｉ（チタン）、Ｍｏ（モリブデン）、またはＮｉ（ニッケル）からなり、本発明者らはこれら三つの部材のそれぞれからなるショットキー電極を有するショットキーダイオードを複数用意した。図４に示すグラフは、前記多数のショットキーダイオードにおける逆方向電流−電圧特性を示すものである。つまり、図４に示すグラフの横軸はショットキーダイオードに印加する逆バイアスの電圧を示し、縦軸はショットキー電極に流れる電流の逆方向漏れ電流の単位面積当たりの電流密度を示している。
【００３４】
本発明者らの実験では、ショットキー電極サイズ、すなわちショットキー接合面の面積が異なるショットキーダイオードを多数測定した結果、異物等に起因した短絡に近い過度の不良を有するショットキーダイオードを除き、特定の値以上の電流密度において、電流−電圧特性がショットキー電極サイズによらずほぼ揃うことが分かった。このときの電流密度は、ショットキー電極がＴｉ（チタン）からなる場合は５×１０−６Ａ／ｃｍ２以上、Ｍｏ（モリブデン）からなる場合は１×１０−６Ａ／ｃｍ２以上、Ｎｉ（ニッケル）からなる場合は３×１０−７Ａ／ｃｍ２以上において、それぞれの部材のショットキー電極を有するショットキーダイオードにおいて電流−電圧特性がショットキー電極サイズによらず揃った。
【００３５】
これに対し、ショットキー電極がＴｉ（チタン）からなり電流密度が５×１０−６Ａ／ｃｍ２未満である場合には、ショットキー電極サイズが同一の場合でさえ、逆方向電流密度が数桁に亘ってばらついた。同様に、ショットキー電極がＭｏ（モリブデン）からなり電流密度が１×１０−６Ａ／ｃｍ２未満である場合、およびショットキー電極がＮｉ（ニッケル）からなり電流密度が３×１０−７Ａ／ｃｍ２未満である場合には、それぞれショットキー電極サイズが同一の場合でも、逆方向電流密度が数桁に亘ってばらついた。これらの結果のうち、図４は各電極材料のショットキー電極毎に、最も逆方向電流密度の低かった結果のみを示している。図４に示すように、Ｔｉ（チタン）、Ｍｏ（モリブデン）または（Ｎｉ）を材料とするショットキー電極を有する複数のショットキーダイオードのそれぞれは、ショットキー電極の部材によって異なる特定の電流密度を上限として電流−電圧特性がばらついている。本発明者らは、逆方向電流密度が高かった素子を抽出し、ショットキー電極を除去した後に電子顕微鏡を用いてドリフト層断面を観察した結果、結晶形が４Ｈ−ＳｉＣとは異なる６Ｈ−ＳｉＣを含有する結晶欠陥の存在を確認した。
【００３６】
図４に示す逆方向漏れ電流密度は、ショットキー電極とドリフト層との界面の電界によって決まると推察される。つまり、前記実験ではドナー密度３×１０１５ｃｍ−３、膜厚３０μｍの条件でエピタキシャル成長させて形成したドリフト層を有する試料を用いたが、逆方向漏れ電流密度Ｊｃの値は、エピタキシャル成長層（ドリフト層）の前記ドナー密度（濃度）および前記膜厚などに直接的には影響されないと考えられる。
【００３７】
ここで、図４のグラフにおいて電流−電圧特性がショットキー電極のサイズによらず揃う下限値、つまり電流−電圧特性がショットキー電極の面積に比例する電流密度の下限値から、以下のように、ショットキーダイオードの電流−電圧特性がばらつかない最も低い値を逆方向漏れ電流密度Ｊｂとして定めた。逆方向漏れ電流密度Ｊｂはショットキー電極の部材によって数値が異なり、逆方向漏れ電流密度Ｊｃが逆方向漏れ電流密度Ｊｂを上回ると、逆方向漏れ電流密度Ｊｃが明確に増大し、ショットキーダイオードの逆方向特性が悪化する。したがって、ショットキーダイオードの逆バイアス時の逆方向漏れ電流の増大を防ぐためには、逆方向漏れ電流密度Ｊｃを逆方向漏れ電流密度Ｊｂ以下の値にする必要がある。以下に、ショットキー電極の材料別の逆方向漏れ電流密度Ｊｂを示す。
【００３８】
本実施の形態では、ショットキー電極がＴｉ（チタン）または仕事関数が４．３ｅＶ程度でＴｉ（チタン）の仕事関数とほぼ等しいＡｌ（アルミニウム）からなる場合にはＪｂ＝５×１０−６Ａ／ｃｍ２として定義した。また同様に、ショットキー電極がＭｏ（モリブデン）または仕事関数が４．７ｅＶ程度でＭｏ（モリブデン）の仕事関数とほぼ等しいＷ（タングステン）からなる場合にはＪｂ＝１×１０−６Ａ／ｃｍ２として定義した。また同様に、ショットキー電極がＮｉ（ニッケル）、仕事関数が５．１ｅＶ程度でＮｉ（ニッケル）とほぼ等しいＰｔ（プラチナ）またはＰｄ（パラジウム）からなる場合にはＪｂ＝３×１０−７Ａ／ｃｍ２として定義した。
【００３９】
ＳｉＣ（炭化珪素）を用いた半導体装置におけるアクセプタ不純物としては、Ａｌ（アルミニウム）またはＢ（ホウ素）を用いることが考えられる。以下では、Ａｌ（アルミニウム）を用いた場合を例に説明するが、Ｂ（ホウ素）を用いた場合でも課題を解決する手段としては同じアクセプタ濃度で規定することができる。
【００４０】
図５は、本発明者らが実験により計測した結果であり、ドリフト層にＡｌ（アルミニウム）をイオン注入した際の、当該ドリフト層の上面から深さ方向にかけてのＡｌ濃度分布を示すグラフである。図５のグラフでは、横軸はドリフト層の上面から深さ方向への距離を示しており、縦軸はイオン注入されたＡｌ（アルミニウム）の濃度を示している。ここではＡｌ（アルミニウム）を注入する際に注入エネルギーを多段にし、最大アクセプタ濃度Ｎａが一定となるようにして３通りのＡｌ濃度分布を計測している。具体的には、イオン注入を五段の多段注入とし、最大アクセプタ濃度Ｎａの値を１×１０１８ｃｍ−３としている。また、Ａｌ濃度の計測の際は、結晶欠陥領域中のドリフト層の表面における２０μｍ×２０μｍの面積に対してマイクロＳＩＭＳ（Secondary Ion microprobe Mass Spectrometer：二次イオン質量分析）を用いて評価している。
【００４１】
マイクロＳＩＭＳは通常のＳＩＭＳに比較して微小領域の分析ができる反面、分析領域が狭く二次イオン強度が弱くなるため、Ａｌ濃度が１×1０１６ｃｍ−３未満になるとノイズの影響でＡｌ濃度を正確に測定できない。ただし、３×1０１６ｃｍ−３以上では再現性がよく、Ａｌ濃度の定量評価が可能であることが分かった。
【００４２】
そこで、図６に示すように、ドリフト層の上面から、アクセプタ濃度が３×1０１６ｃｍ−３となる位置までの深さ（距離）をＤとして定義し、逆方向漏れ電流密度Ｊｃを下回るＮａとＤの組み合わせを求めた。図６に示すグラフは、横軸を最大アクセプタ濃度Ｎａとし、縦軸をアクセプタ（Ａｌ）の深さＤとしたグラフである。図６のグラフにおいて、白い四角のプロットを結んだグラフはショットキー電極の部材にＴｉ（チタン）を用いた場合のグラフであり、白い丸のプロットを結んだグラフはショットキー電極の部材にＭｏ（モリブデン）を用いた場合のグラフであり、白い三角のプロットを結んだグラフはショットキー電極の部材にＮｉ（ニッケル）を用いた場合のグラフである。例えば、図５のグラフにおいて、ショットキー電極の部材にＭｏ（モリブデン）を用いた場合のアクセプタの注入深さがＤ＝０．３２μｍであるデータ点は、図６の黒い丸のプロットに相当する。
【００４３】
図６の黒い三角のプロットで示すように、ショットキー電極がＭｏ（モリブデン）からなり、Ｎａ＝１×１０１８ｃｍ−３の場合、深さＤが０．３２μｍ以上であれば逆方向漏れ電流密度Ｊｃを上述したＪｂ＝１×１０−６Ａ／ｃｍ２以下にできるが、図６の黒いひし形のプロットで示すように、深さＤが０．３２μｍ未満では逆方向漏れ電流密度ＪｃがＪｂ＝１×１０−６Ａ／ｃｍ２を超えてしまうことが分かった。同様な検討を、ショットキー電極がＴｉ（チタン）からなる場合およびＮｉ（ニッケル）からなる場合のそれぞれに関して行った結果、以下の関係を満たせば、逆方向漏れ電流密度Ｊｃが、ショットキー電極の部材毎に定義される逆方向漏れ電流密度Ｊｂの値を下回ることが判明した。このことは図６のＴｉ、Ｍｏ、Ｎｉのそれぞれの場合のグラフから読み取ることができる。
（ａ）ショットキー電極がＴｉまたはＡｌの場合
Ｎａ（ｃｍ−３）≦５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧４．７−０．１０×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｂ）ショットキー電極がＭｏまたはＷの場合
Ｎａ（ｃｍ−３）≦３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧５．４−０．１２×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｃ）ショットキー電極がＮｉまたはＰｔまたはＰｄの場合
Ｎａ（ｃｍ−３）≦２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧１０．５−０．２６×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧０．１０
以上に述べたように、本実施の形態の半導体装置は、半導体基板と、半導体基板上に順に形成されたドリフト層およびショットキー電極と、半導体基板の裏面とオーミック接続するオーミック電極を備えるショットキーダイオードを含み、ドリフト層内にショットキー電極とドリフト層とのショットキー接合部の界面にまで到達する結晶欠陥が存在するものである。当該半導体装置は、前記ショットキー電極を構成する金属部材に応じて規定される濃度および深さまで前記結晶欠陥を含む領域の導電型がｐ型化していることを特徴としている。
【００４４】
ショットキー界面の状態を改善するために結晶欠陥の形成部分にｐ型の半導体層を形成するというだけでは、ｐ型半導体領域３（図２参照）をどのような条件で形成すればよいのかが不明確であるが、上記の深さＤおよび最大アクセプタ濃度Ｎａの組み合わせを定めることにより、結晶欠陥の存在に起因して逆方向漏れ電流が増大することを防ぐために必要なｐ型半導体領域３（図２参照）の深さおよび不純物濃度の値が明確となる。
【００４５】
本実施の形態の半導体装置では、上述したように、ショットキー電極を構成する金属部材によって、最大アクセプタ濃度Ｎａに対応する不純物の注入深さ（接合深さ）Ｄの値を規定し、この規定値以上の深さまたは濃度で結晶欠陥の形成箇所にｐ型不純物（例えばＡｌ（アルミニウム））を打ち込んで結晶欠陥の形成部分の上面をｐ型化している。これにより、ショットキー界面の結晶欠陥部を介して逆方向漏れ電流が流れることを防ぐことができる。また、ショットキーダイオードの逆方向漏れ電流を低減することできるため、当該ショットキーダイオードを有する半導体装置の信頼性を向上することができる。
【００４６】
以下に、本実施の形態の半導体装置の製造工程を、図１〜３および図７〜９を用いて説明する。図７〜図９は、図１のＡ−Ａ線における断面と同じ位置における製造工程中の半導体装置の断面図である。
【００４７】
まず、図７に示すように、ＳｉＣ（炭化珪素）を主に含むｎ＋型の半導体基板１を準備し、半導体基板１上にエピタキシャル成長法を用いて低不純物濃度のｎ−型のドリフト層２を形成する。半導体基板１およびドリフト層２はいずれもｎ型の不純物（例えばＮ（窒素））を含んでおり、半導体基板１はドリフト層２よりも高い濃度のｎ型の不純物（例えばＮ（窒素））を含んでいる。
【００４８】
半導体基板１の不純物濃度は、１×１０１８〜１×１０１９ｃｍ−３程度であり、半導体基板１の主面は（０００１）面、（０００−１）面、（１１−２０）面などを用いることが考えられるが、本実施の形態では、半導体基板１のこれらの主面のいずれを選択してもよい。
【００４９】
半導体基板１上のドリフト層２の仕様は、後の工程を経て形成するショットキーダイオードについて設定する耐圧によって異なるが、ドリフト層２に含まれる不純物は半導体基板１と同一の導電型で、例えば１×１０１５〜４×１０１６ｃｍ−３程度の濃度範囲とし、ドリフト層２の厚さは３〜８０μｍ程度の範囲とする。
【００５０】
このとき、半導体基板１上にエピタキシャル成長法により形成されたドリフト層２内には、半導体基板１の上面の異物または欠陥などに起因して、ドリフト層２の上面に達する結晶欠陥１２が形成されている。ドリフト層２の上面に露出する結晶欠陥は１２は、後の工程でドリフト層２の上面にショットキー接合させたショットキー電極を設けることで形成するショットキー電極において、逆方向漏れ電流を増大させる原因となり得るものである。
【００５１】
次に、図８に示すように、結晶欠陥１２の位置を周知の光学的手法等を用いて検出し、その位置を記憶させる。その後、ＣＶＤ（Chemical Vapor Deposition）法などを用いてドリフト層２上の全面に酸化シリコン（ＳｉＯ２）からなる絶縁膜を形成した後、前記絶縁膜上にフォトレジスト膜を塗布する。続いて、電子ビームリソグラフィ法を用いて、前述した工程で検出して記憶した結晶欠陥１２の位置の直上の領域に形成された前記フォトレジスト膜を除去する。続いて、反応性イオンエッチング法を用いて前記フォトレジスト膜から露出している前記絶縁膜を除去することで前記絶縁膜をパターニングし、ドリフト層２の上面に形成された結晶欠陥１２を露出させることで、前記絶縁膜からなるマスク材料層６を形成する。このとき、ドリフト層２の上面に形成された結晶欠陥１２は、その全体がマスク材料層６から露出しているものとする。
【００５２】
次に、図９に示すように、マスク材料層６から露出するドリフト層２の上面にｐ型の不純物（例えばＡｌ（アルミニウム））をイオン注入することにより、ドリフト層２の上面にｐ型半導体領域３を形成する。ｐ型半導体領域３を形成するためのｐ型の不純物（例えばＡｌ（アルミニウム））の濃度（最大アクセプタ濃度Ｎａ）および注入深さ（深さＤ）は、図６に黒い丸で示した条件とする。つまり、後の工程でドリフト層２上に形成するショットキー電極はＭｏ（モリブデン）により形成し、ｐ型半導体領域３を形成するためのｐ型不純物の最大アクセプタ濃度Ｎａは１×１０１８ｃｍ−３程度とし、深さＤ（図２参照）は０．３２μｍ程度とする。なお、Ａｌ（アルミニウム）は比較的熱処理による拡散が少ない物質であり、イオン注入をした時点でその濃度分布（プロファイル）がほぼ決定する。
【００５３】
その後、図示は省略するが、マスク材料層６を除去した後、ｐ型半導体領域３を形成した工程と同様の手順で、平面視においてｐ型半導体領域３が形成されたアクティブ領域の周囲を囲うように、半導体チップの外周部となる領域にｐ型不純物（例えばＡｌ（アルミニウム））を注入してガードリング領域８（図３参照）を形成する。ガードリング領域８は、形成するショットキーダイオードのアクティブ領域を規定する半導体領域である。
【００５４】
次に、イオン注入した不純物の活性化を目的とした熱処理（アニール）を行った後、半導体基板１の裏面にオーミックに接するオーミック電極５を、スパッタリング法などを用いて形成する。
【００５５】
次に、ドリフト層２の上面およびｐ型半導体領域３の上面に接するように、ドリフト層２上にスパッタリング法などを用いて金属膜を形成する。その後、当該金属膜をリソグラフィ技術およびエッチング法を用いてパターニングし、当該金属膜からなるショットキー電極４を形成することで、図２に示す本実施の形態の半導体装置の主要部分が完成する。なお、ショットキー電極を構成する前記金属膜は、ここではＭｏ（モリブデン）膜であるものとする。
【００５６】
その後、半導体装置の表面保護または電極端からの放電の防止などの目的で、半導体基板１上の全面にＳｉＯ２などからなる絶縁膜を形成し、電極端子を形成するためにアクティブ領域の上部の一部の前記絶縁膜をパターニングして、ショットキー電極４の上面を露出する開口部１０（図３参照）を形成し、前記絶縁膜からなる層間絶縁膜９（図３参照）を形成することで、図１〜図３に示す本実施の形態の半導体装置が完成する。ここではショットキー電極４の端部を形成する方法として、図３に示すようにガードリング領域（ｐ型半導体領域）８上で終端するようにショットキー電極４を加工する方法を用いている。
【００５７】
ガードリング領域８は、ショットキー電極４の端部、またはショットキー電極４と層間絶縁膜９（図３参照）との境界部分に電界が集中しないように設けられている半導体領域である。上述した図３に示す構造では、ショットキー電極４の端部はガードリング領域８の直上に配置されている。なお、上述した製造工程の説明ではガードリング領域８とｐ型半導体領域３とを別工程で形成する方法について説明しているが、ガードリング領域８とｐ型半導体領域３とは同一工程で形成してもよい。
【００５８】
また、ここではショットキーダイオードの主要部分のみについて説明したが、半導体チップの周縁部には、アクティブ領域を囲むようにＦＬＲ（Field Limiting Ring）またはＪＴＥ（Junction Termination Extension）などの電界集中緩和構造を設けてもよい。このような電界集中緩和構造（チャネルストッパ）は、図７を用いて説明したドリフト層２の形成工程の後であって、注入不純物の活性化アニールの前に、周知のリソグラフィ技術、ドライエッチング法、およびイオン注入を用いてドリフト層２の上面に形成する。
【００５９】
また、本実施の形態では、マスク材料層６（図８参照）の部材にＳｉＯ２を適用したが、マスク材料層６の部材は例えば窒化シリコン膜またはフォトレジスト膜でもよく、イオン注入時のマスクとなる材料であれば、その他の材料でも適用できる。
【００６０】
上述した製造工程では、ｐ型半導体領域３における最大アクセプタ濃度Ｎａおよび深さＤとして図６にプロットした黒い丸の条件を選択したが、上述した製造工程のように、ショットキー電極をＭｏ（モリブデン）により形成する場合は、図６の実線のグラフと同じかそれよりも高い数値条件の最大アクセプタ濃度Ｎａおよび深さＤの組み合わせであれば、最大アクセプタ濃度Ｎａおよび深さＤは適宜変更することができる。また、ショットキー電極の部材をＭｏ（モリブデン）ではなくＷ（タングステン）とした場合も同様である。
【００６１】
なお、ショットキー電極の部材にＴｉ（チタン）またはＡｌ（アルミニウム）を選択した場合には図６の破線と同じかそれよりも高い条件の最大アクセプタ濃度Ｎａおよび深さＤの組み合わせを選択すればよい。また、ショットキー電極の部材にＮｉ（ニッケル）、Ｐｔ（プラチナ）またはＰｄ（パラジウム）を選択した場合には、図６の一点鎖線と同じか、それよりも高い条件の最大アクセプタ濃度Ｎａおよび深さＤの組み合わせであればよい。
【００６２】
このように、ショットキー電極を構成する金属部材によって、最大アクセプタ濃度Ｎａに対応する不純物の注入深さ（接合深さ）Ｄ（図２参照）の値を規定し、この規定値以上の深さまたは濃度で結晶欠陥の形成箇所にｐ型不純物（例えばＡｌ（アルミニウム））を打ち込んで結晶欠陥の形成部分の上面をｐ型化することにより、ショットキー界面の結晶欠陥部を介して逆方向漏れ電流が流れることを防ぐことができる。これにより、ショットキーダイオードの逆方向漏れ電流を低減することできるため、当該ショットキーダイオードを有する半導体装置の信頼性を向上することができる。
【００６３】
（実施の形態２）
前記実施の形態１では、ショットキーダイオードを有する半導体チップのアクティブ領域内において、ショットキー界面の結晶欠陥が形成されている箇所にのみｐ型半導体領域を形成する構造について説明した。これに対し、装置全体の中に上述したようなショットキーダイオードを有する半導体チップが複数存在する場合、複数の半導体チップのうちの一部の半導体チップのみに前記ｐ型半導体領域を形成したのでは、結晶欠陥を有する半導体チップと、結晶欠陥を有しない半導体チップとの間に、電流容量の差などの性能ばらつきが生じる。例えば、インバータを構成する回路では、ショットキーダイオードを有する半導体チップを６つペアで用いる場合があり、そのうちの一部の半導体チップにおいて結晶欠陥による逆方向特性の悪化を防ぐ目的でショットキー界面にｐ型半導体領域を形成すると、前記一部の半導体チップとｐ型半導体領域が形成されていない他の正常な半導体チップとの間で性能ばらつきが発生することを抑えるために、回路を調整する必要が生じる。
【００６４】
このような性能ばらつきを回路上補正する手間を省くため、本実施の形態では、結晶欠陥を有しない半導体チップにおいても、結晶欠陥を有する半導体チップに設けるｐ型半導体領域と同じ面積のダミーｐ型半導体領域３ａ（図１０参照）を設けている。
【００６５】
図１０は本実施の形態における半導体装置を構成する半導体チップに形成された、ショットキーダイオードを示す断面図である。図１０には示していないが、本実施の形態の半導体装置は、図１０に示すショットキーダイオードを含む半導体チップの他に、図２に示すような結晶欠陥と、前記実施の形態１で説明したような深さおよび不純物濃度でｐ型半導体領域３とが形成されたショットキーダイオードを含む半導体チップを有しているものとする。
【００６６】
図１０に示すショットキーダイオードは図２に示す前記実施の形態１のショットキーダイオードと同様の構造を有しているが、ドリフト層２には結晶欠陥が形成されていない。したがって、ショットキー界面の状態を改善する目的でドリフト層２の上面にｐ型半導体領域を形成する必要はないが、ここでは実施の形態１で説明したｐ型半導体領域３と同じ面積を有するダミーｐ型半導体領域３ａを設けている。ダミーｐ型半導体領域３ａの形成箇所はドリフト層２の上面の任意の箇所であり、図１０のショットキーダイオードの製造方法は前記実施の形態１と同様である。
【００６７】
本実施の形態の半導体装置では、前記実施の形態１に示した結晶欠陥を有する半導体チップと、結晶欠陥を有しない半導体チップ（図１０参照）との間に生じる電流容量の差などの性能ばらつきを、回路上の補正を行うことなく抑制することができる。これにより、複数の半導体チップ間の性能ばらつきの発生を防ぐことができるため、半導体装置の信頼性を向上させることができる。
【００６８】
（実施の形態３）
本実施の形態の半導体装置は、ショットキーダイオードを構成するドリフト層の上面に、所定の間隔で複数のｐ型半導体領域を設けたＪＢＳ（Junction Barrier Schottky）構造のダイオード（以下単にＪＢＳダイオードという）に適用したものである。つまり、本実施の形態の半導体装置は、前記実施の形態１で説明した半導体装置とほぼ同様の構造を有しているが、図１１および図１２に示すように、ドリフト層２の上面に所定の間隔で複数のｐ型半導体領域１３が形成されている点で前記実施の形態１の半導体装置と異なる。なお、図１１は本実施の形態の半導体装置を示す平面図であり、図１２は図１１のＣ−Ｃ線における断面図である。
【００６９】
接合障壁領域であるｐ型半導体領域１３は、半導体基板１の主面に沿う第１方向に延在する半導体領域であって、第１方向に直交して半導体基板の主面に沿う第２方向に複数並んだ縞状（ストライプ状）のパターンを有している。第２方向において隣り合うｐ型半導体領域１３同士の間にはドリフト層２の上面が露出し、図１２に示すように、ｐ型半導体領域１３同士の間で露出するドリフト層２の上面とショットキー電極４とがショットキー接合することでショットキーダイオードが形成されている。
【００７０】
このようなＪＢＳダイオードでは、逆方向電圧の印加時に隣り合うｐ型半導体領域１３同士の間に空乏層が形成され、ショットキー界面にかかる電界を緩和することができるため、逆方向漏れ電流を前記実施の形態１の半導体装置よりも低減することができる。しかし、結晶欠陥１２がショットキー界面に存在し、ドリフト層２の上面に露出する結晶欠陥１２にｐ型半導体領域が形成されていないと、前記実施の形態１で説明したように逆方向漏れ電流が増加する問題が発生する。
【００７１】
本実施の形態では、図１１および図１２に示す結晶欠陥１２の表面領域を、前述したように一定の値以上の深さおよび一定の値以上の濃度でｐ型化することにより、前記実施の形態１と同様に、逆方向漏れ電流を低減することができる。本実施の形態の半導体装置は、図１１および図１２に示すように、ＪＢＳダイオードのショットキー界面において、一定周期でｐ型半導体領域１３のパターンが形成されているアクティブ領域内に、前記パターン以外のｐ型半導体領域３が独立して存在する構造となっている。
【００７２】
上記したＪＢＳダイオードを形成する場合は、図７を用いて説明した工程の後に、図１３の断面図に示すように、マスク材料としての絶縁膜１４を堆積し、フォトリソグラフィ技術および反応性イオンエッチング法を用いて、絶縁膜１４を第１方向に延在する複数のパターンに加工した後、絶縁膜１４から露出するドリフト層２の上面にＡｌイオンをイオン注入することで、ドリフト層２の上面にｐ型半導体領域１３を複数形成する。ｐ型半導体領域１３を形成する工程は、図８を用いて説明した工程の後であってもよく、また、図９を用いて説明した工程の後であってもよい。その他の製造工程は前記実施の形態１と同様である。また、ｐ型半導体領域３を形成する際の最大アクセプタ濃度Ｎａおよび深さＤの選択も、前記実施の形態１と同じ条件とする。
【００７３】
これにより、ショットキー界面の電界を緩和することができるＪＢＳダイオードにおいても、前記実施の形態１で説明した半導体装置と同様の効果を得ることができる。
【００７４】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７５】
本発明の半導体装置は、ショットキーダイオードを有する半導体装置に幅広く利用されるものである。
【符号の説明】
【００７６】
１ 半導体基板
２ ドリフト層
３ ｐ型半導体領域
３ａ ダミーｐ型半導体領域
４ ショットキー電極
５ オーミック電極
６ マスク材料層
８ ガードリング領域
９ 層間絶縁膜
１０ 開口部
１２ 結晶欠陥
１３ ｐ型半導体領域
１４ 絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ショットキーダイオードに適用して有効な技術に関するものである。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界は１桁程度大きいという特徴を持つため、パワーデバイスに用いる材料として有望視されている。特に多数キャリアのみで動作するユニポーラ型整流素子のショットキーダイオードは、デバイスの構成上スイッチング動作時の逆方向電流（リカバリ電流）が流れないため、パワーモジュールの損失を低減する技術として有効である。
【０００３】
ショットキーダイオードは、金属の仕事関数と半導体の電子親和力の差によって生じるショットキー障壁を利用して整流作用を得るものである。ショットキー接合部にショットキー障壁の高さが高い金属材料を用いることで逆方向漏れ電流を小さくすることができるが、この場合、順方向バイアス時の立ち上がり電圧が高くなる。また、ショットキー接合部にショットキー障壁の高さが低い金属材料を用いることで順方向バイアス時の立ち上がり電圧を低くすることができるが、この場合は逆方向漏れ電流が大きくなる。
【０００４】
特許文献１（特開２００７−３１８０３１号公報）には、ショットキーダイオードのショットキー界面の半導体領域に結晶欠陥がある場合に、当該結晶欠陥があるショットキー界面の半導体領域の表面を選択的にｐ型化することで逆方向漏れ電流の発生を抑制することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１８０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ショットキーダイオードの逆方向特性はショットキー界面の状態に非常に影響されやすく、界面付近に結晶欠陥などが存在すると逆方向漏れ電流が急激に大きくなる問題がある。これに対し、ショットキー界面の半導体領域の結晶欠陥が存在する表面を、ショットキーダイオードの半導体領域と反対の導電型に変換し、逆方向漏れ電流を抑制する手法が提案されている。
【０００７】
しかし、ショットキー界面の欠陥部分にショットキーダイオードの半導体領域と反対の導電型の不純物を導入すれば、必ずショットキー界面の状態が改善されるわけではない。つまり、逆方向漏れ電流の抑制効果を奏するためには、ある一定値以上の前記不純物の注入深さおよびアクセプタ濃度が必要となるため、それらの数値を規定し、その数値条件を超えるように前記不純物を注入しなければ、漏れ電流の発生を抑制することができず、半導体装置の信頼性が低下する。
【０００８】
本発明の目的は、半導体装置の信頼性を向上させることにある。
【０００９】
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本願の一発明による半導体装置は、ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の（ａ）〜（ｃ）
（ａ）前記第１電極がＴｉまたはＡｌの場合
Ｎａ（ｃｍ−３）≦５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧４．７−０．１０×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｂ）前記第１電極がＭｏまたはＷの場合
Ｎａ（ｃｍ−３）≦３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧５．４−０．１２×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｃ）前記第１電極がＮｉまたはＰｔまたはＰｄの場合
Ｎａ（ｃｍ−３）≦２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧１０．５−０．２６×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧０．１０
のいずれかのＮａおよびＤの組み合わせの条件を満たしているものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
本発明によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１である半導体装置を示す平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】図１のＢ−Ｂ線における断面図である。
【図４】ショットキーダイオードの逆方向漏れ電流の電流密度と電圧との関係を示すグラフである。
【図５】半導体領域に導入したＡｌが注入された深さに対する濃度分布を示すグラフである。
【図６】半導体領域に導入した不純物の接合深さと最大アクセプタ濃度との関係を示すグラフである。
【図７】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】本発明の実施の形態２である半導体装置を示す断面図である。
【図１１】本発明の実施の形態３である半導体装置を示す平面図である。
【図１２】図１１のＣ−Ｃ線における断面図である。
【図１３】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１６】
（実施の形態１）
図１に本実施の形態の半導体装置の平面図を示し、図２および図３に図１のＡ−Ａ線およびＢ−Ｂ線における断面図をそれぞれ示す。なお、図１の平面図は当該半導体装置の主要部分の配置関係を示すものであり、平面視における構造の位置関係および寸法などを正確に示すものではない。また、図を見やすくするため、図１ではドリフト層２上の電極および層間絶縁膜などの一部の層は図示していない。つまり図１では、半導体基板上に形成されたドリフト層２と、ドリフト層２の上面に形成された半導体領域とを主に示している。
【００１７】
ここでは、ＳｉＣ基板を有するショットキーダイオードの構造として、半導体基板上のドリフト層２の上面の一部にｐ型半導体領域３が形成されている構造を示している。なお、ここではｐ型半導体領域３を一つだけ図示しているが、ｐ型半導体領域３はドリフト層２の上面に複数形成されていてもよい。
【００１８】
図１に示すように、エピタキシャル成長法で形成されたｎ型の半導体領域であるドリフト層２の上面には、ｐ型の不純物（例えばＡｌ）が注入されたｐ型半導体領域３が局所的に形成されており、ｐ型半導体領域３が形成されたドリフト層２の上面を囲むように、環状のｐ型半導体領域（ガードリング領域）８が形成されている。ガードリング領域８はｐ型半導体領域３が形成されたアクティブ領域を規定する環状の電界集中緩和構造である。図１は、例えばショットキーダイオードを有する半導体チップの中央部を示すものとする。
【００１９】
図２は、図１のＡ−Ａ線における断面図である。図２は本実施の形態における半導体装置の通電時に電流が流れるアクティブ領域（活性領域）の一部の断面構造を示している。なお、ここでいうアクティブ領域とは、半導体素子の通電時に電流が流れる領域を指すものとする。
【００２０】
本実施の形態による半導体装置は、高い濃度で第１導電型（ｎ型）の不純物（例えばＮ（窒素））が導入されたＳｉＣ（炭化珪素）を主に含むｎ＋型の半導体基板１と、半導体基板１上に形成されたｎ−型のドリフト層２とを有している。ドリフト層２は第１導電型（ｎ型）の不純物（例えばＮ（窒素））が半導体基板１よりも低い濃度で導入されたＳｉＣを主に含む半導体領域であり、その上面には第１導電型と異なる第２導電型（ｐ型）の不純物（例えばＡｌ（アルミニウム））が導入されたｐ型半導体領域３が形成されている。
【００２１】
ドリフト層２内には、ドリフト層２を半導体基板１上にエピタキシャル成長させて形成した際などに発生した結晶欠陥１２が形成されている。結晶欠陥１２はドリフト層２の上面に形成されたｐ型半導体領域３の上面に露出している。ここでは、結晶欠陥１２はドリフト層２の上面に形成されたｐ型半導体領域３の上面からドリフト層２の下面まで連続して形成されているものとする。つまり、結晶欠陥１２はドリフト層２の上面に形成されたｐ型半導体領域３の上面からドリフト層２の下面まで達しており、ドリフト層２を貫通している。ドリフト層２の上面に露出する結晶欠陥１２は平面視においてｐ型半導体領域３内に形成されており、ｐ型半導体領域３の外側の領域には形成されていない。ｐ型半導体領域３は結晶欠陥１２がショットキー電極４と接する領域に所定の深さＤで形成されている。図２では、結晶欠陥１２を破線で示している。なお、深さＤの単位はμｍである。
【００２２】
ドリフト層２上には、ドリフト層２の上面およびｐ型半導体領域３の上面に接してショットキー電極４が形成されており、半導体基板１の下部には半導体基板１の裏面に接してオーミック電極５が形成されている。本実施の形態の半導体装置は、半導体基板１、ドリフト層２、ｐ型半導体領域３、ショットキー電極４およびオーミック電極５を有するショットキーダイオードである。ショットキー電極４はアノード電極であり、オーミック電極５はカソード電極である。ショットキー電極４はドリフト層２の上面とショットキー接続されており、オーミック電極５は半導体基板１の裏面とオーミックに接続されている。なお、ｐ型半導体領域３の上面とショットキー電極４とは、ショットキー接続されていてもオーミック接続されていてもどちらでもよい。
【００２３】
図３に、図１のＢ−Ｂ線における断面図を示す。図３は本実施の形態のショットキーダイオードのアクティブ領域端部近傍に形成されたガードリング領域８を含む断面図である。図３に示すように、半導体基板１上のドリフト層２の上面には、平面視においてアクティブ領域を囲むように形成されたｐ型の不純物（例えばＡｌ（アルミニウム））を含むガードリング領域８が形成されている。図２に示すショットキー電極４は図３に示すガードリング領域８の直上で終端しており、ショットキー電極４の端部およびショットキー電極４から露出するガードリング領域８の上面を覆うように層間絶縁膜９が形成されている。層間絶縁膜９は平面視において前記アクティブ領域を囲むように形成され、その中央部にはドリフト層２の上面およびｐ型半導体領域３（図１参照）の上面を露出する開口部１０が形成されている。つまり、ここでは図１に示す環状のガードリング領域８に囲まれた領域がアクティブ領域（活性領域）である。開口部１０の内側に露出し、ドリフト層２上に形成されたショットキー電極４は、例えばその上面にボンディングワイヤなどが接続され、ショットキーダイオードを外部の素子などに前記ボンディングワイヤを介して電気的に接続するためのボンディングパッドとして機能する電極である。
【００２４】
図１の平面図では、ドリフト層２上のアクティブ領域上に形成されたショットキー電極４（図２参照）および層間絶縁膜９（図３参照）などの図示を省略しているが、層間絶縁膜９の矩形の開口部１０の位置を破線で示している。すなわち、図１の矩形の破線で示す開口部１０の内側には層間絶縁膜９は形成されておらず、破線で示す開口部１０の外側には層間絶縁膜９（図示しない）が形成されている。
【００２５】
ここで、ショットキーダイオードの動作について図２を用いて説明する。ショットキー電極４に正の電圧を印加することで、ショットキーダイオードに順方向の電圧が印加された場合、ドリフト層２とショットキー電極４との界面のショットキー接合面におけるショットキー障壁が低くなるため、電流はアノード電極であるショットキー電極４側からｎ型の半導体領域であるドリフト層２を通ってカソード電極であるオーミック電極５側へ流れる。逆に、逆方向の電圧が印加された場合には、ドリフト層２とショットキー電極４との界面のショットキー接合面におけるショットキー障壁が高くなり、空乏層が拡がるためショットキーダイオード内に電流は流れない。このような特性を利用し、ショットキーダイオードは整流作用を持つ素子として使用される。
【００２６】
次に、本実施の形態の半導体装置の効果について説明する。
【００２７】
ショットキーダイオードの逆方向特性はショットキー界面の状態に影響されやすく、ショットキー界面付近に結晶欠陥などの欠陥が存在すると逆方向漏れ電流が大きくなる問題がある。これに対し、ショットキー界面の半導体領域の結晶欠陥が存在する表面を、ショットキーダイオードの半導体領域と反対の導電型に変換することで、逆方向漏れ電流が大きくなることを防ぐことが考えられる。特に、鉄道車両などに用いられ大電流が流れるショットキーダイオードでは歩留まりが非常に低くなりやすいため、個別の素子毎に欠陥の有無を確認する。この確認作業により結晶欠陥を発見した場合には、逆方向漏れ電流の増大を防ぐ目的で、前述したようにショットキーダイオードのショットキー界面の半導体領域の欠陥部分を前記半導体領域と反対の導電型に変換することが考えられる。
【００２８】
しかし、ショットキー界面の欠陥部分にショットキーダイオードの半導体領域と反対の導電型の不純物を導入すれば必ずショットキー界面の状態が改善されるわけではなく、逆方向漏れ電流の抑制効果を奏するためには、ある一定値以上の前記不純物の注入深さおよびアクセプタ濃度が必要となることが、本発明者らの検討により分かった。つまり、図２に示すｐ型半導体領域３を、特に不純物濃度および注入深さなどを規定せずにイオン注入法を用いて形成したのでは、結晶欠陥１２に起因する逆方向漏れ電流の増大を防ぐことができない虞がある。
【００２９】
例えば、ｐ型半導体領域３の接合深さ（注入深さ）が浅い場合は、比較的高い不純物濃度が必要となり、それよりも不純物濃度が低い場合には、比較的深い接合深さが必要となる。つまり、ｐ型半導体領域３の不純物濃度および接合深さの組み合わせがそれぞれ一定の条件以上の値でなければ、ｐ型半導体領域３を形成しても逆方向漏れ電流の発生を防ぐことができない。
【００３０】
また、ショットキー電極がＮｉ（ニッケル）からなる場合は、比較的低い不純物濃度および接合深さの組み合わせでも方向漏れ電流の発生を防ぐことができるが、ショットキー電極が、Ｎｉ（ニッケル）よりも仕事関数が低いＴｉ（チタン）などからなる場合には逆方向漏れ電流が流れやすくなるため、ショットキー電極にＮｉ（ニッケル）を用いる場合に比べて不純物濃度および接合深さを大きくする必要がでてくる。つまり、ショットキー電極の部材によって逆方向漏れ電流の発生を防ぐことができるｐ型半導体領域３の不純物濃度および接合深さの組み合わせの条件も変わる。
【００３１】
そこで、本実施の形態の半導体装置では、逆方向漏れ電流の増大を防ぐことができる前記不純物の注入深さおよび濃度を、後述するようにショットキー電極を構成する金属部材の種類に応じて規定した。
【００３２】
本実施の形態では、ＳｉＣを含む半導体層と金属電極とが接するショットキー接合を備えた半導体装置を歩留まりよく提供するため、ショットキー接合領域に結晶欠陥が存在しても、逆方向漏れ電流を抑制できるよう、ドリフト層２とは反対の導電型を有するｐ型半導体領域３を必要な深さおよび濃度で形成する。この際、結晶欠陥を有するショットキー接合界面の良否を判定する逆方向漏れ電流密度Ｊｃは以下のように決定した。
【００３３】
本発明者らはまず、ｎ型の４Ｈ−ＳｉＣからなる半導体基板上に、エピタキシャル成長法により形成したｎ型の４Ｈ−ＳｉＣからなる膜厚３０μｍのドリフト層を有するショットキーダイオードを多数用意した。当該ドリフト層の単位体積当たりのドナー密度は３×１０１５ｃｍ−３としている。これらの多数のショットキーダイオードはいずれも、半導体基板の裏面全面にオーミック電極としてＡｌ（アルミニウム）層が形成されており、ドリフト層上の一部に、ドリフト層とショットキー接合しているショットキー電極が形成されている。前記ショットキー電極は、Ｔｉ（チタン）、Ｍｏ（モリブデン）、またはＮｉ（ニッケル）からなり、本発明者らはこれら三つの部材のそれぞれからなるショットキー電極を有するショットキーダイオードを複数用意した。図４に示すグラフは、前記多数のショットキーダイオードにおける逆方向電流−電圧特性を示すものである。つまり、図４に示すグラフの横軸はショットキーダイオードに印加する逆バイアスの電圧を示し、縦軸はショットキー電極に流れる電流の逆方向漏れ電流の単位面積当たりの電流密度を示している。
【００３４】
本発明者らの実験では、ショットキー電極サイズ、すなわちショットキー接合面の面積が異なるショットキーダイオードを多数測定した結果、異物等に起因した短絡に近い過度の不良を有するショットキーダイオードを除き、特定の値以上の電流密度において、電流−電圧特性がショットキー電極サイズによらずほぼ揃うことが分かった。このときの電流密度は、ショットキー電極がＴｉ（チタン）からなる場合は５×１０−６Ａ／ｃｍ２以上、Ｍｏ（モリブデン）からなる場合は１×１０−６Ａ／ｃｍ２以上、Ｎｉ（ニッケル）からなる場合は３×１０−７Ａ／ｃｍ２以上において、それぞれの部材のショットキー電極を有するショットキーダイオードにおいて電流−電圧特性がショットキー電極サイズによらず揃った。
【００３５】
これに対し、ショットキー電極がＴｉ（チタン）からなり電流密度が５×１０−６Ａ／ｃｍ２未満である場合には、ショットキー電極サイズが同一の場合でさえ、逆方向電流密度が数桁に亘ってばらついた。同様に、ショットキー電極がＭｏ（モリブデン）からなり電流密度が１×１０−６Ａ／ｃｍ２未満である場合、およびショットキー電極がＮｉ（ニッケル）からなり電流密度が３×１０−７Ａ／ｃｍ２未満である場合には、それぞれショットキー電極サイズが同一の場合でも、逆方向電流密度が数桁に亘ってばらついた。これらの結果のうち、図４は各電極材料のショットキー電極毎に、最も逆方向電流密度の低かった結果のみを示している。図４に示すように、Ｔｉ（チタン）、Ｍｏ（モリブデン）または（Ｎｉ）を材料とするショットキー電極を有する複数のショットキーダイオードのそれぞれは、ショットキー電極の部材によって異なる特定の電流密度を上限として電流−電圧特性がばらついている。本発明者らは、逆方向電流密度が高かった素子を抽出し、ショットキー電極を除去した後に電子顕微鏡を用いてドリフト層断面を観察した結果、結晶形が４Ｈ−ＳｉＣとは異なる６Ｈ−ＳｉＣを含有する結晶欠陥の存在を確認した。
【００３６】
図４に示す逆方向漏れ電流密度は、ショットキー電極とドリフト層との界面の電界によって決まると推察される。つまり、前記実験ではドナー密度３×１０１５ｃｍ−３、膜厚３０μｍの条件でエピタキシャル成長させて形成したドリフト層を有する試料を用いたが、逆方向漏れ電流密度Ｊｃの値は、エピタキシャル成長層（ドリフト層）の前記ドナー密度（濃度）および前記膜厚などに直接的には影響されないと考えられる。
【００３７】
ここで、図４のグラフにおいて電流−電圧特性がショットキー電極のサイズによらず揃う下限値、つまり電流−電圧特性がショットキー電極の面積に比例する電流密度の下限値から、以下のように、ショットキーダイオードの電流−電圧特性がばらつかない最も低い値を逆方向漏れ電流密度Ｊｂとして定めた。逆方向漏れ電流密度Ｊｂはショットキー電極の部材によって数値が異なり、逆方向漏れ電流密度Ｊｃが逆方向漏れ電流密度Ｊｂを上回ると、逆方向漏れ電流密度Ｊｃが明確に増大し、ショットキーダイオードの逆方向特性が悪化する。したがって、ショットキーダイオードの逆バイアス時の逆方向漏れ電流の増大を防ぐためには、逆方向漏れ電流密度Ｊｃを逆方向漏れ電流密度Ｊｂ以下の値にする必要がある。以下に、ショットキー電極の材料別の逆方向漏れ電流密度Ｊｂを示す。
【００３８】
本実施の形態では、ショットキー電極がＴｉ（チタン）または仕事関数が４．３ｅＶ程度でＴｉ（チタン）の仕事関数とほぼ等しいＡｌ（アルミニウム）からなる場合にはＪｂ＝５×１０−６Ａ／ｃｍ２として定義した。また同様に、ショットキー電極がＭｏ（モリブデン）または仕事関数が４．７ｅＶ程度でＭｏ（モリブデン）の仕事関数とほぼ等しいＷ（タングステン）からなる場合にはＪｂ＝１×１０−６Ａ／ｃｍ２として定義した。また同様に、ショットキー電極がＮｉ（ニッケル）、仕事関数が５．１ｅＶ程度でＮｉ（ニッケル）とほぼ等しいＰｔ（プラチナ）またはＰｄ（パラジウム）からなる場合にはＪｂ＝３×１０−７Ａ／ｃｍ２として定義した。
【００３９】
ＳｉＣ（炭化珪素）を用いた半導体装置におけるアクセプタ不純物としては、Ａｌ（アルミニウム）またはＢ（ホウ素）を用いることが考えられる。以下では、Ａｌ（アルミニウム）を用いた場合を例に説明するが、Ｂ（ホウ素）を用いた場合でも課題を解決する手段としては同じアクセプタ濃度で規定することができる。
【００４０】
図５は、本発明者らが実験により計測した結果であり、ドリフト層にＡｌ（アルミニウム）をイオン注入した際の、当該ドリフト層の上面から深さ方向にかけてのＡｌ濃度分布を示すグラフである。図５のグラフでは、横軸はドリフト層の上面から深さ方向への距離を示しており、縦軸はイオン注入されたＡｌ（アルミニウム）の濃度を示している。ここではＡｌ（アルミニウム）を注入する際に注入エネルギーを多段にし、最大アクセプタ濃度Ｎａが一定となるようにして３通りのＡｌ濃度分布を計測している。具体的には、イオン注入を五段の多段注入とし、最大アクセプタ濃度Ｎａの値を１×１０１８ｃｍ−３としている。また、Ａｌ濃度の計測の際は、結晶欠陥領域中のドリフト層の表面における２０μｍ×２０μｍの面積に対してマイクロＳＩＭＳ（Secondary Ion microprobe Mass Spectrometer：二次イオン質量分析）を用いて評価している。
【００４１】
マイクロＳＩＭＳは通常のＳＩＭＳに比較して微小領域の分析ができる反面、分析領域が狭く二次イオン強度が弱くなるため、Ａｌ濃度が１×1０１６ｃｍ−３未満になるとノイズの影響でＡｌ濃度を正確に測定できない。ただし、３×1０１６ｃｍ−３以上では再現性がよく、Ａｌ濃度の定量評価が可能であることが分かった。
【００４２】
そこで、図６に示すように、ドリフト層の上面から、アクセプタ濃度が３×1０１６ｃｍ−３となる位置までの深さ（距離）をＤとして定義し、逆方向漏れ電流密度Ｊｃを下回るＮａとＤの組み合わせを求めた。図６に示すグラフは、横軸を最大アクセプタ濃度Ｎａとし、縦軸をアクセプタ（Ａｌ）の深さＤとしたグラフである。図６のグラフにおいて、白い四角のプロットを結んだグラフはショットキー電極の部材にＴｉ（チタン）を用いた場合のグラフであり、白い丸のプロットを結んだグラフはショットキー電極の部材にＭｏ（モリブデン）を用いた場合のグラフであり、白い三角のプロットを結んだグラフはショットキー電極の部材にＮｉ（ニッケル）を用いた場合のグラフである。例えば、図５のグラフにおいて、ショットキー電極の部材にＭｏ（モリブデン）を用いた場合のアクセプタの注入深さがＤ＝０．３２μｍであるデータ点は、図６の黒い丸のプロットに相当する。
【００４３】
図６の黒い三角のプロットで示すように、ショットキー電極がＭｏ（モリブデン）からなり、Ｎａ＝１×１０１８ｃｍ−３の場合、深さＤが０．３２μｍ以上であれば逆方向漏れ電流密度Ｊｃを上述したＪｂ＝１×１０−６Ａ／ｃｍ２以下にできるが、図６の黒いひし形のプロットで示すように、深さＤが０．３２μｍ未満では逆方向漏れ電流密度ＪｃがＪｂ＝１×１０−６Ａ／ｃｍ２を超えてしまうことが分かった。同様な検討を、ショットキー電極がＴｉ（チタン）からなる場合およびＮｉ（ニッケル）からなる場合のそれぞれに関して行った結果、以下の関係を満たせば、逆方向漏れ電流密度Ｊｃが、ショットキー電極の部材毎に定義される逆方向漏れ電流密度Ｊｂの値を下回ることが判明した。このことは図６のＴｉ、Ｍｏ、Ｎｉのそれぞれの場合のグラフから読み取ることができる。
（ａ）ショットキー電極がＴｉまたはＡｌの場合
Ｎａ（ｃｍ−３）≦５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧４．７−０．１０×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞５×１０１９ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｂ）ショットキー電極がＭｏまたはＷの場合
Ｎａ（ｃｍ−３）≦３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧５．４−０．１２×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞３×１０１８ｃｍ−３の時、Ｄ（μｍ）≧０．１０
（ｃ）ショットキー電極がＮｉまたはＰｔまたはＰｄの場合
Ｎａ（ｃｍ−３）≦２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧１０．５−０．２６×ｌｎ（Ｎａ）
Ｎａ（ｃｍ−３）＞２×１０１７ｃｍ−３の時、Ｄ（μｍ）≧０．１０
以上に述べたように、本実施の形態の半導体装置は、半導体基板と、半導体基板上に順に形成されたドリフト層およびショットキー電極と、半導体基板の裏面とオーミック接続するオーミック電極を備えるショットキーダイオードを含み、ドリフト層内にショットキー電極とドリフト層とのショットキー接合部の界面にまで到達する結晶欠陥が存在するものである。当該半導体装置は、前記ショットキー電極を構成する金属部材に応じて規定される濃度および深さまで前記結晶欠陥を含む領域の導電型がｐ型化していることを特徴としている。
【００４４】
ショットキー界面の状態を改善するために結晶欠陥の形成部分にｐ型の半導体層を形成するというだけでは、ｐ型半導体領域３（図２参照）をどのような条件で形成すればよいのかが不明確であるが、上記の深さＤおよび最大アクセプタ濃度Ｎａの組み合わせを定めることにより、結晶欠陥の存在に起因して逆方向漏れ電流が増大することを防ぐために必要なｐ型半導体領域３（図２参照）の深さおよび不純物濃度の値が明確となる。
【００４５】
本実施の形態の半導体装置では、上述したように、ショットキー電極を構成する金属部材によって、最大アクセプタ濃度Ｎａに対応する不純物の注入深さ（接合深さ）Ｄの値を規定し、この規定値以上の深さまたは濃度で結晶欠陥の形成箇所にｐ型不純物（例えばＡｌ（アルミニウム））を打ち込んで結晶欠陥の形成部分の上面をｐ型化している。これにより、ショットキー界面の結晶欠陥部を介して逆方向漏れ電流が流れることを防ぐことができる。また、ショットキーダイオードの逆方向漏れ電流を低減することできるため、当該ショットキーダイオードを有する半導体装置の信頼性を向上することができる。
【００４６】
以下に、本実施の形態の半導体装置の製造工程を、図１〜３および図７〜９を用いて説明する。図７〜図９は、図１のＡ−Ａ線における断面と同じ位置における製造工程中の半導体装置の断面図である。
【００４７】
まず、図７に示すように、ＳｉＣ（炭化珪素）を主に含むｎ＋型の半導体基板１を準備し、半導体基板１上にエピタキシャル成長法を用いて低不純物濃度のｎ−型のドリフト層２を形成する。半導体基板１およびドリフト層２はいずれもｎ型の不純物（例えばＮ（窒素））を含んでおり、半導体基板１はドリフト層２よりも高い濃度のｎ型の不純物（例えばＮ（窒素））を含んでいる。
【００４８】
半導体基板１の不純物濃度は、１×１０１８〜１×１０１９ｃｍ−３程度であり、半導体基板１の主面は（０００１）面、（０００−１）面、（１１−２０）面などを用いることが考えられるが、本実施の形態では、半導体基板１のこれらの主面のいずれを選択してもよい。
【００４９】
半導体基板１上のドリフト層２の仕様は、後の工程を経て形成するショットキーダイオードについて設定する耐圧によって異なるが、ドリフト層２に含まれる不純物は半導体基板１と同一の導電型で、例えば１×１０１５〜４×１０１６ｃｍ−３程度の濃度範囲とし、ドリフト層２の厚さは３〜８０μｍ程度の範囲とする。
【００５０】
このとき、半導体基板１上にエピタキシャル成長法により形成されたドリフト層２内には、半導体基板１の上面の異物または欠陥などに起因して、ドリフト層２の上面に達する結晶欠陥１２が形成されている。ドリフト層２の上面に露出する結晶欠陥は１２は、後の工程でドリフト層２の上面にショットキー接合させたショットキー電極を設けることで形成するショットキー電極において、逆方向漏れ電流を増大させる原因となり得るものである。
【００５１】
次に、図８に示すように、結晶欠陥１２の位置を周知の光学的手法等を用いて検出し、その位置を記憶させる。その後、ＣＶＤ（Chemical Vapor Deposition）法などを用いてドリフト層２上の全面に酸化シリコン（ＳｉＯ２）からなる絶縁膜を形成した後、前記絶縁膜上にフォトレジスト膜を塗布する。続いて、電子ビームリソグラフィ法を用いて、前述した工程で検出して記憶した結晶欠陥１２の位置の直上の領域に形成された前記フォトレジスト膜を除去する。続いて、反応性イオンエッチング法を用いて前記フォトレジスト膜から露出している前記絶縁膜を除去することで前記絶縁膜をパターニングし、ドリフト層２の上面に形成された結晶欠陥１２を露出させることで、前記絶縁膜からなるマスク材料層６を形成する。このとき、ドリフト層２の上面に形成された結晶欠陥１２は、その全体がマスク材料層６から露出しているものとする。
【００５２】
次に、図９に示すように、マスク材料層６から露出するドリフト層２の上面にｐ型の不純物（例えばＡｌ（アルミニウム））をイオン注入することにより、ドリフト層２の上面にｐ型半導体領域３を形成する。ｐ型半導体領域３を形成するためのｐ型の不純物（例えばＡｌ（アルミニウム））の濃度（最大アクセプタ濃度Ｎａ）および注入深さ（深さＤ）は、図６に黒い丸で示した条件とする。つまり、後の工程でドリフト層２上に形成するショットキー電極はＭｏ（モリブデン）により形成し、ｐ型半導体領域３を形成するためのｐ型不純物の最大アクセプタ濃度Ｎａは１×１０１８ｃｍ−３程度とし、深さＤ（図２参照）は０．３２μｍ程度とする。なお、Ａｌ（アルミニウム）は比較的熱処理による拡散が少ない物質であり、イオン注入をした時点でその濃度分布（プロファイル）がほぼ決定する。
【００５３】
その後、図示は省略するが、マスク材料層６を除去した後、ｐ型半導体領域３を形成した工程と同様の手順で、平面視においてｐ型半導体領域３が形成されたアクティブ領域の周囲を囲うように、半導体チップの外周部となる領域にｐ型不純物（例えばＡｌ（アルミニウム））を注入してガードリング領域８（図３参照）を形成する。ガードリング領域８は、形成するショットキーダイオードのアクティブ領域を規定する半導体領域である。
【００５４】
次に、イオン注入した不純物の活性化を目的とした熱処理（アニール）を行った後、半導体基板１の裏面にオーミックに接するオーミック電極５を、スパッタリング法などを用いて形成する。
【００５５】
次に、ドリフト層２の上面およびｐ型半導体領域３の上面に接するように、ドリフト層２上にスパッタリング法などを用いて金属膜を形成する。その後、当該金属膜をリソグラフィ技術およびエッチング法を用いてパターニングし、当該金属膜からなるショットキー電極４を形成することで、図２に示す本実施の形態の半導体装置の主要部分が完成する。なお、ショットキー電極を構成する前記金属膜は、ここではＭｏ（モリブデン）膜であるものとする。
【００５６】
その後、半導体装置の表面保護または電極端からの放電の防止などの目的で、半導体基板１上の全面にＳｉＯ２などからなる絶縁膜を形成し、電極端子を形成するためにアクティブ領域の上部の一部の前記絶縁膜をパターニングして、ショットキー電極４の上面を露出する開口部１０（図３参照）を形成し、前記絶縁膜からなる層間絶縁膜９（図３参照）を形成することで、図１〜図３に示す本実施の形態の半導体装置が完成する。ここではショットキー電極４の端部を形成する方法として、図３に示すようにガードリング領域（ｐ型半導体領域）８上で終端するようにショットキー電極４を加工する方法を用いている。
【００５７】
ガードリング領域８は、ショットキー電極４の端部、またはショットキー電極４と層間絶縁膜９（図３参照）との境界部分に電界が集中しないように設けられている半導体領域である。上述した図３に示す構造では、ショットキー電極４の端部はガードリング領域８の直上に配置されている。なお、上述した製造工程の説明ではガードリング領域８とｐ型半導体領域３とを別工程で形成する方法について説明しているが、ガードリング領域８とｐ型半導体領域３とは同一工程で形成してもよい。
【００５８】
また、ここではショットキーダイオードの主要部分のみについて説明したが、半導体チップの周縁部には、アクティブ領域を囲むようにＦＬＲ（Field Limiting Ring）またはＪＴＥ（Junction Termination Extension）などの電界集中緩和構造を設けてもよい。このような電界集中緩和構造（チャネルストッパ）は、図７を用いて説明したドリフト層２の形成工程の後であって、注入不純物の活性化アニールの前に、周知のリソグラフィ技術、ドライエッチング法、およびイオン注入を用いてドリフト層２の上面に形成する。
【００５９】
また、本実施の形態では、マスク材料層６（図８参照）の部材にＳｉＯ２を適用したが、マスク材料層６の部材は例えば窒化シリコン膜またはフォトレジスト膜でもよく、イオン注入時のマスクとなる材料であれば、その他の材料でも適用できる。
【００６０】
上述した製造工程では、ｐ型半導体領域３における最大アクセプタ濃度Ｎａおよび深さＤとして図６にプロットした黒い丸の条件を選択したが、上述した製造工程のように、ショットキー電極をＭｏ（モリブデン）により形成する場合は、図６の実線のグラフと同じかそれよりも高い数値条件の最大アクセプタ濃度Ｎａおよび深さＤの組み合わせであれば、最大アクセプタ濃度Ｎａおよび深さＤは適宜変更することができる。また、ショットキー電極の部材をＭｏ（モリブデン）ではなくＷ（タングステン）とした場合も同様である。
【００６１】
なお、ショットキー電極の部材にＴｉ（チタン）またはＡｌ（アルミニウム）を選択した場合には図６の破線と同じかそれよりも高い条件の最大アクセプタ濃度Ｎａおよび深さＤの組み合わせを選択すればよい。また、ショットキー電極の部材にＮｉ（ニッケル）、Ｐｔ（プラチナ）またはＰｄ（パラジウム）を選択した場合には、図６の一点鎖線と同じか、それよりも高い条件の最大アクセプタ濃度Ｎａおよび深さＤの組み合わせであればよい。
【００６２】
このように、ショットキー電極を構成する金属部材によって、最大アクセプタ濃度Ｎａに対応する不純物の注入深さ（接合深さ）Ｄ（図２参照）の値を規定し、この規定値以上の深さまたは濃度で結晶欠陥の形成箇所にｐ型不純物（例えばＡｌ（アルミニウム））を打ち込んで結晶欠陥の形成部分の上面をｐ型化することにより、ショットキー界面の結晶欠陥部を介して逆方向漏れ電流が流れることを防ぐことができる。これにより、ショットキーダイオードの逆方向漏れ電流を低減することできるため、当該ショットキーダイオードを有する半導体装置の信頼性を向上することができる。
【００６３】
（実施の形態２）
前記実施の形態１では、ショットキーダイオードを有する半導体チップのアクティブ領域内において、ショットキー界面の結晶欠陥が形成されている箇所にのみｐ型半導体領域を形成する構造について説明した。これに対し、装置全体の中に上述したようなショットキーダイオードを有する半導体チップが複数存在する場合、複数の半導体チップのうちの一部の半導体チップのみに前記ｐ型半導体領域を形成したのでは、結晶欠陥を有する半導体チップと、結晶欠陥を有しない半導体チップとの間に、電流容量の差などの性能ばらつきが生じる。例えば、インバータを構成する回路では、ショットキーダイオードを有する半導体チップを６つペアで用いる場合があり、そのうちの一部の半導体チップにおいて結晶欠陥による逆方向特性の悪化を防ぐ目的でショットキー界面にｐ型半導体領域を形成すると、前記一部の半導体チップとｐ型半導体領域が形成されていない他の正常な半導体チップとの間で性能ばらつきが発生することを抑えるために、回路を調整する必要が生じる。
【００６４】
このような性能ばらつきを回路上補正する手間を省くため、本実施の形態では、結晶欠陥を有しない半導体チップにおいても、結晶欠陥を有する半導体チップに設けるｐ型半導体領域と同じ面積のダミーｐ型半導体領域３ａ（図１０参照）を設けている。
【００６５】
図１０は本実施の形態における半導体装置を構成する半導体チップに形成された、ショットキーダイオードを示す断面図である。図１０には示していないが、本実施の形態の半導体装置は、図１０に示すショットキーダイオードを含む半導体チップの他に、図２に示すような結晶欠陥と、前記実施の形態１で説明したような深さおよび不純物濃度でｐ型半導体領域３とが形成されたショットキーダイオードを含む半導体チップを有しているものとする。
【００６６】
図１０に示すショットキーダイオードは図２に示す前記実施の形態１のショットキーダイオードと同様の構造を有しているが、ドリフト層２には結晶欠陥が形成されていない。したがって、ショットキー界面の状態を改善する目的でドリフト層２の上面にｐ型半導体領域を形成する必要はないが、ここでは実施の形態１で説明したｐ型半導体領域３と同じ面積を有するダミーｐ型半導体領域３ａを設けている。ダミーｐ型半導体領域３ａの形成箇所はドリフト層２の上面の任意の箇所であり、図１０のショットキーダイオードの製造方法は前記実施の形態１と同様である。
【００６７】
本実施の形態の半導体装置では、前記実施の形態１に示した結晶欠陥を有する半導体チップと、結晶欠陥を有しない半導体チップ（図１０参照）との間に生じる電流容量の差などの性能ばらつきを、回路上の補正を行うことなく抑制することができる。これにより、複数の半導体チップ間の性能ばらつきの発生を防ぐことができるため、半導体装置の信頼性を向上させることができる。
【００６８】
（実施の形態３）
本実施の形態の半導体装置は、ショットキーダイオードを構成するドリフト層の上面に、所定の間隔で複数のｐ型半導体領域を設けたＪＢＳ（Junction Barrier Schottky）構造のダイオード（以下単にＪＢＳダイオードという）に適用したものである。つまり、本実施の形態の半導体装置は、前記実施の形態１で説明した半導体装置とほぼ同様の構造を有しているが、図１１および図１２に示すように、ドリフト層２の上面に所定の間隔で複数のｐ型半導体領域１３が形成されている点で前記実施の形態１の半導体装置と異なる。なお、図１１は本実施の形態の半導体装置を示す平面図であり、図１２は図１１のＣ−Ｃ線における断面図である。
【００６９】
接合障壁領域であるｐ型半導体領域１３は、半導体基板１の主面に沿う第１方向に延在する半導体領域であって、第１方向に直交して半導体基板の主面に沿う第２方向に複数並んだ縞状（ストライプ状）のパターンを有している。第２方向において隣り合うｐ型半導体領域１３同士の間にはドリフト層２の上面が露出し、図１２に示すように、ｐ型半導体領域１３同士の間で露出するドリフト層２の上面とショットキー電極４とがショットキー接合することでショットキーダイオードが形成されている。
【００７０】
このようなＪＢＳダイオードでは、逆方向電圧の印加時に隣り合うｐ型半導体領域１３同士の間に空乏層が形成され、ショットキー界面にかかる電界を緩和することができるため、逆方向漏れ電流を前記実施の形態１の半導体装置よりも低減することができる。しかし、結晶欠陥１２がショットキー界面に存在し、ドリフト層２の上面に露出する結晶欠陥１２にｐ型半導体領域が形成されていないと、前記実施の形態１で説明したように逆方向漏れ電流が増加する問題が発生する。
【００７１】
本実施の形態では、図１１および図１２に示す結晶欠陥１２の表面領域を、前述したように一定の値以上の深さおよび一定の値以上の濃度でｐ型化することにより、前記実施の形態１と同様に、逆方向漏れ電流を低減することができる。本実施の形態の半導体装置は、図１１および図１２に示すように、ＪＢＳダイオードのショットキー界面において、一定周期でｐ型半導体領域１３のパターンが形成されているアクティブ領域内に、前記パターン以外のｐ型半導体領域３が独立して存在する構造となっている。
【００７２】
上記したＪＢＳダイオードを形成する場合は、図７を用いて説明した工程の後に、図１３の断面図に示すように、マスク材料としての絶縁膜１４を堆積し、フォトリソグラフィ技術および反応性イオンエッチング法を用いて、絶縁膜１４を第１方向に延在する複数のパターンに加工した後、絶縁膜１４から露出するドリフト層２の上面にＡｌイオンをイオン注入することで、ドリフト層２の上面にｐ型半導体領域１３を複数形成する。ｐ型半導体領域１３を形成する工程は、図８を用いて説明した工程の後であってもよく、また、図９を用いて説明した工程の後であってもよい。その他の製造工程は前記実施の形態１と同様である。また、ｐ型半導体領域３を形成する際の最大アクセプタ濃度Ｎａおよび深さＤの選択も、前記実施の形態１と同じ条件とする。
【００７３】
これにより、ショットキー界面の電界を緩和することができるＪＢＳダイオードにおいても、前記実施の形態１で説明した半導体装置と同様の効果を得ることができる。
【００７４】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７５】
本発明の半導体装置は、ショットキーダイオードを有する半導体装置に幅広く利用されるものである。
【符号の説明】
【００７６】
１ 半導体基板
２ ドリフト層
３ ｐ型半導体領域
３ａ ダミーｐ型半導体領域
４ ショットキー電極
５ オーミック電極
６ マスク材料層
８ ガードリング領域
９ 層間絶縁膜
１０ 開口部
１２ 結晶欠陥
１３ ｐ型半導体領域
１４ 絶縁膜
【特許請求の範囲】
【請求項１】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＴｉまたはＡｌを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式１および式２
Ｎａ≦５×１０１９（ｃｍ−３） （１）
Ｄ≧４．７−０．１０×ｌｎ（Ｎａ）（μｍ） （２）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項２】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＴｉまたはＡｌを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式３および式４
Ｎａ＞５×１０１９（ｃｍ−３） （３）
Ｄ≧０．１（μｍ） （４）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項５】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項４記載の半導体装置。
【請求項７】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＭｏまたはＷを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式５および式６
Ｎａ≦３×１０１８（ｃｍ−３） （５）
Ｄ≧５．４−０．１２×ｌｎ（Ｎａ）（μｍ） （６）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項８】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項７記載の半導体装置。
【請求項１０】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＭｏまたはＷを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式７および式４
Ｎａ＞３×１０１８（ｃｍ−３） （７）
Ｄ≧０．１μｍ（μｍ） （４）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項１１】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１０記載の半導体装置。
【請求項１３】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＮｉ、ＰｔまたはＰｄを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式８および式９
Ｎａ≦２×１０１７（ｃｍ−３） （８）
Ｄ≧１０．５−０．２６×ｌｎ（Ｎａ）（μｍ） （９）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項１４】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１３記載の半導体装置。
【請求項１６】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＮｉ、ＰｔまたはＰｄを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式１０および式４
Ｎａ＞２×１０１７（ｃｍ−３） （１０）
Ｄ≧０．１（μｍ） （４）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項１７】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１６記載の半導体装置。
【請求項１８】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１６記載の半導体装置。
【請求項１】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＴｉまたはＡｌを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式１および式２
Ｎａ≦５×１０１９（ｃｍ−３） （１）
Ｄ≧４．７−０．１０×ｌｎ（Ｎａ）（μｍ） （２）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項２】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＴｉまたはＡｌを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式３および式４
Ｎａ＞５×１０１９（ｃｍ−３） （３）
Ｄ≧０．１（μｍ） （４）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項５】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項４記載の半導体装置。
【請求項７】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＭｏまたはＷを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式５および式６
Ｎａ≦３×１０１８（ｃｍ−３） （５）
Ｄ≧５．４−０．１２×ｌｎ（Ｎａ）（μｍ） （６）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項８】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項７記載の半導体装置。
【請求項１０】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＭｏまたはＷを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式７および式４
Ｎａ＞３×１０１８（ｃｍ−３） （７）
Ｄ≧０．１μｍ（μｍ） （４）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項１１】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１０記載の半導体装置。
【請求項１３】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＮｉ、ＰｔまたはＰｄを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式８および式９
Ｎａ≦２×１０１７（ｃｍ−３） （８）
Ｄ≧１０．５−０．２６×ｌｎ（Ｎａ）（μｍ） （９）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項１４】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１３記載の半導体装置。
【請求項１６】
ｎ型の導電型を有し、炭化珪素を含む第１半導体基板と、
前記第１半導体基板上に形成された、ｎ型の導電型を有する第１半導体領域と、
前記第１半導体領域の上面とショットキー接続する第１電極と、
前記第１半導体領域に存在し、前記第１半導体領域と前記第１電極との界面に達する結晶欠陥と、
前記第１半導体基板の裏面とオーミック接続する第２電極と、
前記第１半導体領域の上面の前記結晶欠陥を含む領域に形成されたｐ型の導電型を有する第２半導体領域と、
を備える半導体装置において、
前記第１電極はＮｉ、ＰｔまたはＰｄを含み、
Ｎａ＝前記第２半導体領域の最大アクセプタ密度、Ｄ＝前記第２半導体領域の接合深さとしたときに、下記の式１０および式４
Ｎａ＞２×１０１７（ｃｍ−３） （１０）
Ｄ≧０．１（μｍ） （４）
に示す条件を満たしていることを特徴とする半導体装置。
【請求項１７】
ｎ型の導電型を有し、炭化珪素を含む第２半導体基板と、
前記第２半導体基板上に形成された、ｎ型の導電型を有する第３半導体領域と、
前記第３半導体領域の上面とショットキー接続する第３電極と、
前記第２半導体基板の裏面とオーミック接続する第４電極と、
前記第３半導体領域の上面に形成されたｐ型の導電型を有するダミー半導体領域と、
を有することを特徴とする請求項１６記載の半導体装置。
【請求項１８】
前記第２半導体領域の上面に所定の間隔で形成された、ｐ型の導電型を有する複数の第４半導体領域を有することを特徴とする請求項１６記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−９８２２６（Ｐ２０１３−９８２２６Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２３７２４２（Ｐ２０１１−２３７２４２）
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]