受光素子
【課題】複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造する。
【解決手段】少なくとも４個以上のＰＮ接合ダイオードのなかで少なくとも２個以上のＰＮ接合ダイオードに電圧を印加して、エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、少なくとも４個以上のＰＮ接合ダイオードのなかで変調電位印加ダイオードと重複しない少なくとも２個以上のＰＮ接合ダイオードは、エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、少なくとも２個以上の変調電位印加ダイオードへそれぞれ印加する電圧の位相を変化させて静電ポテンシャルの勾配を制御し、光電子の少なくとも２個以上の光電子回収ダイオードへの移動を制御する。
【解決手段】少なくとも４個以上のＰＮ接合ダイオードのなかで少なくとも２個以上のＰＮ接合ダイオードに電圧を印加して、エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、少なくとも４個以上のＰＮ接合ダイオードのなかで変調電位印加ダイオードと重複しない少なくとも２個以上のＰＮ接合ダイオードは、エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、少なくとも２個以上の変調電位印加ダイオードへそれぞれ印加する電圧の位相を変化させて静電ポテンシャルの勾配を制御し、光電子の少なくとも２個以上の光電子回収ダイオードへの移動を制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子に関し、さらに詳細には、固体撮像素子などの撮像素子を構成する受光素子として用いて好適な受光素子であって、特に、半導体層により形成された受光素子に関する。
【背景技術】
【０００２】
従来より、ＴＯＦ（Ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）法（光飛行時間計測法）や蛍光寿命観察法などの原理に基づき、強度変調した光を観察対象物に照射し、当該観察対象物からの反射光や蛍光などを受光しつつ位相復調しうる撮像素子を構成するための受光素子が知られている。
【０００３】
こうした受光素子として、例えば、様々な構造の半導体素子が提案されており、具体的には、米国特許第７５６４０２２号公報に開示された受光素子などが知られている。
【０００４】
ここで、米国特許第７５６４０２２号公報に開示された受光素子について説明すると、この受光素子は、半導体基板内において、変調電位で生じる静電ポテンシャルを与えるダイオードと当該半導体基板内で生成した光電子を回収するダイオードとを一対にして設けた構造を備えている。
【０００５】
ここで、図１には、米国特許第７５６４０２２号公報に開示された受光素子の構造を説明するための断面構造説明図が示されている。
【０００６】
この図１に示す米国特許第７５６４０２２号公報に開示された受光素子１０は、Ｐ型不純物濃度が中程度の半導体基板１１上に、Ｐ型不純物濃度が非常に低いエピタキシャル層１２とＰ型不純物濃度が低い表面ドープ層１３とを順次積層して形成されている。
【０００７】
そして、表面ドープ層１３の２箇所の領域に、エピタキシャル層１２の上面に達するように通常のＮ型ウェルを形成する濃度のＮ型領域１４、１５をそれぞれ互いを分離して形成する。
【０００８】
さらに、Ｎ型領域１４、１５の表面に、電気的接続を得るための高濃度Ｎ型拡散領域１６、１７をそれぞれ形成する。
【０００９】
この高濃度Ｎ型拡散領域１６、１７は、受光素子１０の表面のＰ型の表面ドープ層１３にＰＮ接合し、ＰＮ接合ダイオードのカソードとして機能する。
【００１０】
ここで、ＰＮ接合ダイオードのアノードは、受光素子１０の表面のＰ型の表面ドープ層１３、エピタキシャル層１２および半導体基板１１であり、エピタキシャル層１２は僅かな正電位で空乏層が広がるように不純物濃度を非常に低くしておく。
【００１１】
そして、ＰＮ接合ダイオードの一方のダイオード（本明細書においては、「変調電位印加ダイオードＤ１」と称する。）の高濃度Ｎ型拡散領域１６には、パルス発振器１８を接続し、受光素子１０に変調電位で生じる静電ポテンシャルを与える。
【００１２】
なお、図１においては、パルス発振器１８により０Ｖを印加した際の変調電位で生じる静電ポテンシャルの谷を符号Ｐ１により概念的に示し、また、パルス発振器１８により５Ｖを印加した際の変調電位で生じる静電ポテンシャルの谷を符号Ｐ２により概念的に示している（図１において、符号Ｐ１、Ｐ２で示す破線の領域を参照する。）。
【００１３】
即ち、符号Ｐ１、Ｐ２ならびに後述する符号Ｐ３、Ｐ５、Ｐ６、Ｐ７、Ｐ８、Ｐ９、Ｐ１０、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６などで示す破線曲線は、静電ポテンシャルの等電位線を示すものであって、当該等電位線が変調電位印加ダイオードＤ１や後述する光電子回収ダイオードＤ２を囲む内側の領域では静電ポテンシャルが低く、静電ポテンシャルが落ち込んだ谷を形成しているものである。
【００１４】
また、ＰＮ接合ダイオードの他方のダイオード（本明細書においては、「光電子回収ダイオードＤ２」と称する。）の高濃度Ｎ型拡散領域１７には、リセットトランジスタ１９を接続する。なお、符号２１は、トランジスタ１９を駆動するためのパルス発振器であり、リセットトランジスタ１９とパルス発振器２１とにより、リセット回路が構成される。
【００１５】
このリセットトランジスタ１９により、初期値として固定された電圧（図１では２Ｖある。）を印加し、受光素子１０で発生した光電子を一定の静電ポテンシャル（図１では、この静電ポテンシャルの谷を符号Ｐ３により概念的に示している。）で吸引して回収し、高インピーダンス増幅器である増幅器２０でその信号を増幅して出力として得るようになされている（図１において、符号Ｐ３で示す破線の領域を参照する。）。
【００１６】
ここで、パルス発振器１８により変調電位として０Ｖを変調電位印加ダイオードＤ１に印加した状態では、受光素子１０内部の電子を吸引する主な力である静電ポテンシャルは弱く（符号Ｐ１を参照する。）、リセットトランジスタ１９により２Ｖの電位で初期化され、１Ｖ程度までに保たれた光電子回収ダイオードＤ２の静電ポテンシャル（符号Ｐ３を参照する。）が優位であるので、受光素子１０内で発生した光電子の大半は光電子回収ダイオードＤ２に到達する。
【００１７】
一方、パルス発振器１８により変調電位として５Ｖを変調電位印加ダイオードＤ１に印加した状態では、受光素子１０内部の電子を吸引する力である静電ポテンシャルはより強くなって広範囲に拡がり（符号Ｐ２を参照する）、光電子回収ダイオードＤ２の静電ポテンシャル（符号Ｐ３を参照する）は優位でないので、受光素子１０内で発生した光電子の大半は光電子回収ダイオードＤ２に到達できず、変調電位印加ダイオードＤ１に到達して消滅する。
【００１８】
このように、変調電位印加ダイオードＤ１に印加する電位が高いほど、光電子回収ダイオードＤ２に到達できる電子は減少し、出力信号に対する寄与は少なくなる。
【００１９】
即ち、変調電位印加ダイオードＤ１に印加する印加電圧を制御することにより、受光素子１０内部の電子を吸引する力である静電ポテンシャルの勾配を制御して、受光素子１０の光電変換効率を変調することができる。
【００２０】
ここで、この受光素子１０内にできる静電ポテンシャルは非常に高速な物理現象であるので、パルス発振器１８は非常に高周波での変調が可能である。
【００２１】
例えば、図１に示す受光素子の構造全体が１０〜２０μｍの大きさである場合には、静電ポテンシャルに従う電子の走行時間も非常に高速なため、変調周波数としては数１００ＭＨｚ程度まで印加することができる。
【００２２】
また、図１に示す受光素子１０は、構造が簡単なために高密度化が容易であり、安価に所望の画素数の撮像素子を製造することができる。
【００２３】
なお、図１に示す受光素子１０は、原理的に受光面に照射された光で生成された電子の一部を変調電位印加ダイオードＤ１に回収させて破棄するため、光の利用効率は低い。
【００２４】
従って、図１に示す受光素子１０を実装する場合には、構造が単純であることを利用して開口率（フィルファクター）を向上させるなどして、光の利用効率が低い欠点を補うようにすればよい。
【００２５】
しかしながら、この一見すると不利益と思われる一部電子の破棄は、迷走電子の減少などの効果があるので、実用上は有利な特徴となる場合もある。
【００２６】
ここで、図２には、図１に示す受光素子１０のＡ矢視図（平面構造説明図）が示されている。
【００２７】
なお、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２との２つのＰＮ接合ダイオードを構成するＮ型領域１４、１５および高濃度Ｎ型拡散領域１６、１７の平面視における形状は任意であるが、説明を簡易にして理解を容易にするために、平面視における形状が正方形であるものとして説明する。
【００２８】
また、図示を簡易にして理解を容易するために、リセットトランジスタ１９とパルス発振器２１とにより構成されるリセット回路の図示は省略した。
【００２９】
受光素子１０において、変調電位印加ダイオードＤ１への印加電位で生じる静電ポテンシャルの広がりは、印加電位とエピタキシャル層１２のＰ型不純物濃度となどに影響されるものであるが、印加電位の平方根に比例して広がる距離は長くなる。
【００３０】
こうした静電ポテンシャルは連続的であるが、図示の都合上、上記において説明したように、図２において破線で示す円（符号Ｐ１、符号Ｐ２、符号Ｐ３を参照する。）は、ある値の静電ポテンシャルの等電位線を描いたことに対応するものである。
【００３１】
また、図２における小さい破線円Ｐ１は、実際には変調電位印加ダイオードＤ１を構成するＰＮ接合ダイオードの形状に依存し、図２の例においては正方形の歪みを受けものであるが、ここでは原理説明の便宜上、単純な円形状で図示するものとする。
【００３２】
ここで、上記において説明した米国特許第７５６４０２２号公報に開示された受光素子の作動について検討すると、この受光素子は正しく動作し、かつ、ＴＯＦ画像の取得が可能であることが、本願発明者による実験によって確認された。
【００３３】
しかしながら、この米国特許第７５６４０２２号公報に開示された受光素子によれば、同時に取得できる変調光に対する復調結果が１位相であるため、複数回の走査で得られる複数の位相画像から距離の計算を行なう必要があるので、画像取得に時間がかかり、かつ、画像取得のための演算に大容量の画像メモリが必要である上、移動する被写体の測定に際しては誤差が生じるなどの問題点があった。
【００３４】
換言すれば、米国特許第７５６４０２２号公報に開示された受光素子のように、位相復調に用いられる構造が単純な従来の受光素子は、同時には単一位相の検出のみが可能であって、多位相の同時検出ができないという問題点があった。
【００３５】
一方、多位相を同時検出できる従来の受光素子は、構造が複雑となるとともに、比較的小さな撮像素子を構成する際には高解像度を得るほどの密度に実装することができないという問題点があり、さらには、安価に製造できる汎用の半導体プロセスでの製造に適さないという問題点もあった。
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】米国特許第７５６４０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００３７】
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造に適した受光素子を提供しようとするものである。
【課題を解決するための手段】
【００３８】
上記目的を達成するために、本発明は、Ｐ型半導体基板上にＰＮ接合ダイオードを形成して構成し、安価に製造できる汎用の半導体製造プロセスで容易に製造が可能な単純な構造でありながら、多位相の検出が可能な受光素子を実現したものである。
【００３９】
そして、この本発明による受光素子は、Ｐ型半導体基板上におけるＰＮ接合ダイオードの配置方法や、当該配置方法に適したＰＮ接合ダイオードの駆動方法などを示すものである。
【００４０】
即ち、本発明は、ＴＯＦ法や蛍光寿命観察法などの原理に基づき、強度変調した光を観察対象物に照射し、当該観察対象物からの反射光や蛍光などを受光しつつ位相復調しうる撮像素子を構成する際に用いて好適な受光素子の構造を開示し、また、多位相の同時復調が可能な当該受光素子の駆動方法を開示し、高感度、高解像度の高速撮像素子の製造を可能にしたものである。
【００４１】
そして、本発明による受光素子により構成された撮像素子においては、従来より計算処理が容易になり、動きのある観察対象での計測精度も向上する。
【００４２】
こうした本発明は、Ｐ型不純物濃度が１×１０１４／ｃｍ３以上の半導体基板上にＰ型不純物濃度が３×１０１２乃至５×１０１４／ｃｍ３のエピタキシャル層を４乃至３０μｍの厚さに積層し、上記エピタキシャル層上にＰ型不純物濃度が３×１０１４乃至２×１０１８／ｃｍ３の表面ドープ層を積層し、上記表面ドープ層の少なくとも４箇所以上の領域に、上記エピタキシャル層の上面に達するようにＮ型ウェルを分離して形成することにより、少なくとも４個以上のＰＮ接合ダイオードを分離して形成し、上記少なくとも４個以上のＰＮ接合ダイオードのなかで少なくとも２個以上のＰＮ接合ダイオードに電圧を印加して、上記エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、上記少なくとも４個以上のＰＮ接合ダイオードのなかで上記変調電位印加ダイオードと重複しない少なくとも２個以上のＰＮ接合ダイオードは、上記エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、上記少なくとも２個以上の変調電位印加ダイオードへそれぞれ印加する電圧の位相を変化させて上記エピタキシャル層内の静電ポテンシャルの勾配を制御し、光の照射により上記エピタキシャル層で生成された光電子の上記少なくとも２個以上の光電子回収ダイオードへの移動を制御するようにしたものである。
【００４３】
また、本発明は、上記少なくとも２個以上の光電子回収ダイオードがそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷−電圧変換を行うようにしたものである。
【００４４】
また、本発明は、上記少なくとも２個以上の変調電位印加ダイオードと上記少なくとも２個以上の光電子回収ダイオードとが、上記表面ドープ層上に対称性を有して配置されたものである。
【００４５】
また、本発明は、上記少なくとも２個以上の変調電位印加ダイオードと上記少なくとも２個以上の光電子回収ダイオードとが、上記表面ドープ層上に交互に配置されたものである。
【００４６】
また、本発明は、上記少なくとも２個以上の変調電位印加ダイオードに印加する電圧が、上記半導体基板の基板電圧を基準として、−０．６乃至＋１５Ｖの電圧範囲の直流電圧、−０．６乃至＋１５Ｖの電圧範囲のパルス電圧、−０．６乃至＋１５Ｖの電圧範囲の交流電圧であり、上記少なくとも２個以上の光電子回収ダイオードが、上記半導体基板の基板電圧を基準として、＋１乃至＋５Ｖの電圧範囲に初期化されるようにしたものである。
【００４７】
ここで、変調電位印加ダイオードに印加する電圧は、光電子回収ダイオードの初期化電圧に対して、低い側では１Ｖ以上低い電圧であり、高い側では１Ｖ以上高い電圧であることが好ましい（例えば、光電子回収ダイオードの初期化電圧が２Ｖであるとすれば、変調電位印加ダイオードの印加電圧は、低い側で０Ｖであり、高い側で４Ｖなどとすればよい。）。
【００４８】
また、本発明は、表面光照射または裏面光照射による光を受光するようにしたものである。
【発明の効果】
【００４９】
本発明は、以上説明したように構成されているので、複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造に適した受光素子を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【００５０】
【図１】図１は、米国特許第７５６４０２２号公報に開示された受光素子の構造を説明するための断面構造説明図である。
【図２】図２は、図１に示す受光素子のＡ矢視図（平面構造説明図）であり、リセット回路の図示は省略して示す。
【図３】図３は、本発明による受光素子の実施の形態の一例の平面構造説明図（図２に相当する図面であるが、パルス発振器の図示は省略している。）である。
【図４】図４は、本発明による受光素子の実施の形態の他の例の平面構造説明図（図３に相当する図面である。）である。
【図５】図５は、本発明による受光素子の動作を説明するための説明図である。
【図６】図６は、本発明による受光素子の動作を説明するための説明図である。
【図７】図７は、図３に示す本発明による受光素子の構成を基本単位として、これら基本単位が多数縦横に配列するようにした受光素子の構成例を示す説明図である。
【図８】図８は、本発明による受光素子の動作を説明するための説明図である。
【図９】図９は、本発明による受光素子の動作を説明するための説明図である。
【図１０】図１０（ａ）は、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４のうちのいずれか一つに光電子回収ダイオードの初期化電圧より１Ｖ以上高い電圧である電圧ＶＰＨのパルス電圧を印加する場合の時系列を示したタイミングチャートであり、また、図１０（ｂ）は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
【図１１】図１１は、本発明による受光素子の光感度領域の説明図である。
【図１２】図１２（ａ）は、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４のうちのいずれか一つに光電子回収ダイオードの初期化電圧より１Ｖ以上高い電圧である電圧ＶＰＨのパルス電圧を印加する場合の時系列を示したタイミングチャートであり、また、図１２（ｂ）は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
【図１３】図１３（ａ）は、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として光電子回収ダイオードの初期化電圧より１Ｖ以上高い電圧である電圧ＶＰＨの正弦波電圧を印加する場合の時系列を示したタイミングチャートであり、また、図１３（ｂ）は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
【図１４】図１４は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
【図１５】図１５は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
【図１６】図１６（ａ）は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図であり、また、図１６（ｂ）は、印加電圧の印加のタイミングと光電子回収ダイオードの受光効率とのタイミングチャートである。
【図１７】図１７（ａ）（ｂ）（ｃ）は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
【発明を実施するための形態】
【００５１】
以下、添付の図面を参照しながら、本発明による受光素子の実施の形態の一例について詳細に説明する。
【００５２】
なお、米国特許第７５６４０２２号公報においては、米国特許第７５６４０２２号公報に開示された受光素子１０のエピタキシャル層１２のＰ型不純物濃度についての示唆を開示はしているが、表面ドープ層１３のＰ型不純物濃度については具体的な開示がなされていない。
【００５３】
本願発明者は、実験や数値計算などを通じて鋭意検討を重ねた結果、表面ドープ層１３のＰ型不純物濃度について、好ましい動作が得られる好ましい濃度範囲を見出し、本発明を完成させたものである。
【００５４】
具体的には、Ｐ型ドープ領域である表面ドープ層１３が存在しない場合には、変調電圧印加ダイオードＤ１と光電子回収ダイオードＤ２との間に電子の直接移動による大きなリーク電流が生じ、電子の蓄積動作が行なえない。
【００５５】
また、Ｐ型ドープ領域である表面ドープ層１３のＰ型不純物濃度が２×１０１８／ｃｍ３以上の場合には、エピタキシャル層１２での静電ポテンシャルが十分に広がらず、所望の領域での電子移動速度が所望の速度に達しない。
【００５６】
さらに、エピタキシャル層１２のＰ型不純物濃度が５×１０１４／ｃｍ３以上の場合には、空乏層の深さが所望の深さよりも浅くなり、受光素子の用途として多用される近赤外線での感度が著しく低下する。
【００５７】
上記したような検討を重ねた結果、本願発明者は、受光素子を構成する各層のＰ型不純物濃度範囲について、エピタキシャル層１２のＰ型不純物濃度範囲は３×１０１２乃至５×１０１４／ｃｍ３であり、Ｐ型ドープ領域である表面ドープ層１３のＰ型不純物濃度範囲は３×１０１４乃至２×１０１８／ｃｍ３であり、半導体基板１１のＰ型不純物濃度範囲は１×１０１４／ｃｍ３以上であることが好ましことを見出した。
【００５８】
また、エピタキシャル層１２の厚さＴ（図１を参照する。）は、４乃至３０μｍの厚さが好ましことを見出した。
【００５９】
以下、上記した本願発明者による知見、即ち、上記したＰ型不純物濃度での実験ならびに数値計算の考察結果を元に、本発明による受光素子の詳細について説明する。
【００６０】
なお、以下の説明においては、本発明による受光素子を表面照射型素子、即ち、表面ドープ層１３側からの光の照射である表面光照射による光を受光する受光素子として構成する場合について説明する。
【００６１】
ここで、図３には、本発明による受光素子の実施の形態の一例の平面構造説明図（図２に相当する図面であるが、パルス発振器１８の図示は省略している。）が示されている。
【００６２】
なお、図３に示す本発明による受光素子１００の断面構造については、パルス発振器やリセット回路を含めて図１に示す受光素子１０の断面構造に準ずるので、その図示について図１を参照することにより省略する。
【００６３】
また、図３以降に示す各図において、図１ならびに図２に示す受光素子と同一または相当する構成については、図１ならびに図２において用いた符号と同一の符号を用いて示すことにより、その詳細な構成ならびに作用の説明は省略する。
【００６４】
本発明による受光素子１００の構造と従来の受光素子１０の構造とを比較すると、従来の受光素子１０においては一対の変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とが設けられているのに対し、本発明による受光素子１００においては、四対の変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とが、各ＰＮ接合ダイオード毎に互いに分離して設けられている点で異なる。
【００６５】
そして、本発明による受光素子１００においては、これら四対の変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを、対称的にそれぞれを交互に配置している。
【００６６】
この受光素子１００においては、半導体基板１１のＰ型不純物濃度を１×１０１４／ｃｍ３以上とし、エピタキシャル層１２のＰ型不純物濃度を３×１０１２乃至５×１０１４／ｃｍ３の範囲とし、表面ドープ層１３のＰ型不純物濃度を３×１０１４乃至２×１０１８／ｃｍ３の範囲とした。
【００６７】
上記した実施の形態においては、エピタキシャル層１２の厚さＴは、４乃至３０μｍの範囲としたが、厚さＴは、受光素子１００を近赤外線用として用いる場合には１０μｍ以上が好ましく、また、受光素子１００を可視光用として用いる場合には１０μｍ以下で十分であり、どちらの場合も不純物濃度は薄い方が感度はよい。
【００６８】
なお、半導体基板１１のＰ型不純物濃度は、接地電圧がしっかりする濃度である必要があるが、１×１０１４／ｃｍ３以上であるならば問題はない。例えば、１×１０１４／ｃｍ３乃至１×１０２０／ｃｍ３程度が好ましく、１×１０１８／ｃｍ３程度がより好ましい。
【００６９】
なお、説明の便宜上、この図３に示す受光素子１００において変調電位印加ダイオードＤ１あるいは光電子回収ダイオードＤ２として動作する８個のＰＮ接合ダイオードについて、それぞれ符号１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８を付するものとする。
【００７０】
上記した８個のＰＮ接合ダイオードのなかで、変調電位印加ダイオードＤ１として動作するのは、符号１０１、１０３、１０５、１０７で示す４個のＰＮ接合ダイオードである。
【００７１】
これら４個の変調電位印加ダイオード１０１、１０３、１０５、１０７には、それぞれ印加電圧として符号Ｖ１、Ｖ２、Ｖ３、Ｖ４で示す電圧がパルス発振器１８（図１を参照する。図３では図示せず。）から印加される。
【００７２】
なお、パルス発振器１８は、低い側の電圧ＶＰＬと高い側の電圧ＶＰＨの電圧パルスを出力し、例えば、電圧ＶＰＬは−０．６乃至＋０．５Ｖであり、また、電圧ＶＰＨは４Ｖ乃至１５Ｖである。ただし、電圧ＶＰＬ、電圧ＶＰＨは、半導体の不純物濃度や光電子回収ダイオードＤ２の初期化電圧あるいは後述する本発明による受光素子の幾何学的構造などに関連して最適値が存在するので、当該最適値に調整することが好ましい。
【００７３】
一方、上記した８個のＰＮ接合ダイオードのなかで、光電子回収ダイオードＤ２として動作するのは、符号１０２、１０４、１０６、１０８で示す４個のＰＮ接合ダイオードである。
【００７４】
これら４個の光電子回収ダイオード１０２、１０４、１０６、１０８には、それぞれ増幅器２０が接続され、それぞれの増幅器２０から符号Ｓ１、Ｓ２、Ｓ３、Ｓ４で示す出力信号が出力される。
【００７５】
なお、これらの光電子回収ダイオード１０２、１０４、１０６、１０８は、リセットトランジスタ１９により一定電圧に初期化されるものであり、この実施の形態においては、一定電圧として２Ｖに初期化されるものとする。
【００７６】
即ち、この受光素子１００においては、平面視において正方形の領域である表面ドープ層１３において、当該正方形の四隅にそれぞれ変調電位印加ダイオード１０１、１０３、１０５、１０７が配置され、当該正方形を構成する各辺に沿うようにして当該各辺の中間位置に４個の光電子回収ダイオード１０２、１０４、１０６、１０８が配置されている。
【００７７】
つまり、４個の変調電位印加ダイオード１０１、１０３、１０５、１０７と４個の光電子回収ダイオード１０２、１０４、１０６、１０８とは、正方形を構成する各辺に沿うようにして交互に配置されており、それらは点Ｃ（図３を参照する。）を対称の中心として点対称に配置されている。
【００７８】
なお、受光素子１００の寸法は、エピタキシャル層１２や表面ドープ層１３などにおけるＰ型不純物濃度と所望の動作電圧とに応じて決定されるべきであるが、実用上は、例えば、平面視において一辺の長さＬ１（図３を参照する。）が１０乃至５０μｍの正方形、即ち、１０乃至５０μｍ角であることが想定される。
【００７９】
次に、図４には、本発明による受光素子の実施の形態の他の例の平面構造説明図（図３に相当する図面である。）が示されている。
【００８０】
この受光素子２００は、受光素子１００の構造と比較すると、４個の変調電位印加ダイオードと４個の光電子回収ダイオードとの配置がそれぞれ入れ替えられており、受光素子１００における変調電位印加ダイオードならびに光電子回収ダイオードの配置と相補関係にある。
【００８１】
具体的には、受光素子２００においては、平面視において正方形の領域である表面ドープ層１３において、当該正方形の四隅にそれぞれ４個の光電子回収ダイオード１０２、１０４、１０６、１０８が配置され、当該正方形を構成する各辺に沿うようにして当該各辺の中間位置に４個の変調電位印加ダイオード１０１、１０３、１０５、１０７が配置されている。
【００８２】
つまり、４個の変調電位印加ダイオード１０１、１０３、１０５、１０７と４個の光電子回収ダイオード１０２、１０４、１０６、１０８とは、正方形を構成する各辺に沿うようにして交互に配置されており、それらは点Ｃ（図４を参照する。）を対称の中心として点対称に配置されている。
【００８３】
即ち、受光素子２００における８個のＰＮ接合ダイオード１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８の配置は、受光素子１００における８個のＰＮ接合ダイオード１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８の配置を点Ｃを中心として４５度回転させた配置に相当し、受光素子２００は受光素子２００と同様な動作を示す。
【００８４】
このため、以下の説明においては、図３に示す受光素子１００の構成および作用について説明し、図４に示す受光素子２００の構成および作用については、図３に示す受光素子１００の説明を援用してその説明を省略する。
【００８５】
以下に、図３および図５を参照しながら、図３に示す受光素子１００の動作について説明するものとする。
【００８６】
まず、受光素子１００の変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される電圧（印加電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４を全て電圧ＶＰＬとすれば、受光素子１００で発生したほぼ全ての光電子は４つの光電子回収ダイオード１０２、１０４、１０６、１０８のいずれかに到達する。
【００８７】
この場合、光電子は電離後、静電ポテンシャルの勾配に従って当該光電子に最も近い光電子回収ダイオードに到達すると考えられ、光電子回収ダイオードの位置に依存した空間解像度が得られることになる。即ち、単一の受光素子１００は、概ね４画素分の空間解像度を有することになる。
【００８８】
一方、受光素子１００の変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される電圧（印加電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４を全てＶＰＨ（５Ｖ以上）とすると、受光素子１００で発生したほぼ全ての光電子は変調電位印加ダイオード１０２、１０４、１０６、１０８のいずれかに吸収され、光電子回収ダイオードにはごく一部の光電子のみしか到達しないので光感度はほぼ無くなる。
【００８９】
また、変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される電圧（印加電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４として、全てに同じパルス状の電圧を周期的に与えるものとすると、単相の変調光復調器として動作する。なお、この動作は、図１に示した従来の受光素子１０の動作と等価である。
【００９０】
次に、図５には、図３に示す受光素子１００において、印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ２、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合の状態が示されている。
【００９１】
この場合には、印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加された変調電位印加ダイオード１０１の周囲には広い静電ポテンシャルの谷（符号Ｐ５で示す破線円を参照する。）が生成され、静電ポテンシャルの谷Ｐ５の領域たる変調電位印加ダイオード１０１からＬ２の距離にある２つの光電子回収ダイオード１０２、１０８に向う光電子を吸引する。
【００９２】
そのため、この２つの光電子回収ダイオード１０２、１０８の光電子回収率は相当に低くなる。
【００９３】
一方、変調電位印加ダイオード１０１による静電ポテンシャルの谷Ｐ５の影響は距離の２乗で減衰するので、距離Ｌ２より２．２倍程度長い変調電位印加ダイオード１０１からＬ３の距離にある２つの光電子回収ダイオード１０４、１０６に対しては、静電ポテンシャルの谷Ｐ５の影響は遥かに薄れ、２つの光電子回収ダイオード１０４、１０６のそれぞれ静電ポテンシャル（符号Ｐ６、Ｐ７でそれぞれ示す破線円を参照する。）が優位となって光電子を吸引する。
【００９４】
このため、この２つの光電子回収ダイオード１０４、１０６の光電子回収率は、光電子回収ダイオード１０２、１０８の光電子回収率の概ね５倍程度となる。
【００９５】
なお、図５において符号Ｐ８、Ｐ９、Ｐ１０でそれぞれ示す破線円は、印加電圧Ｖ２、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加された変調電位印加ダイオード１０３、１０５、１０７周辺の静電ポテンシャルの広がり示すものである。
【００９６】
上記においては印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加した場合について説明したが、この６Ｖの電圧値は本発明の理解を容易にするための便宜的に設定した電圧値であり、印加電圧Ｖ１を適切な電圧に調整することによって、Ｌ３の距離にある２つの光電子回収ダイオード１０４、１０６への静電ポテンシャルの谷Ｐ５の影響をある範囲で調整することが可能である。
【００９７】
即ち、印加電圧Ｖ１として印加する電圧値を適宜に選択することにより、受光素子１００の全範囲、即ち、一辺の長さがＬ１の正方形で囲まれた領域に照射される光線束で生じる光電子を１００％としたときに、例えば、印加電圧Ｖ１を印加した変調電位印加ダイオード１０１に約５０％の光電子が回収され、変調電位印加ダイオード１０１から距離Ｌ３にある２つの光電子回収ダイオード１０４、１０６のそれぞれに約２０％以上の光電子が回収され、変調電位印加ダイオード１０１から距離Ｌ２にある２つの光電子回収ダイオード１０２、１０８のそれぞれに約５％以下の光電子が回収されるように調整することが可能である。
【００９８】
なお、絶対値としての最適な印加電圧は製造プロセスなどに依存してバラツキがあるが、半導体層を積層して構成された受光素子１００の構造は、半導体構造において極めて安定した要素であり、各ＰＮ接合ダイオードごと、あるいは、各受光素子１００ごとでの差異は極めて少ないものとなる。
【００９９】
図５を参照しながら行った上記説明においては、受光素子１００において、印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ２、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合の状態を説明したが、印加電圧Ｖ２として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合についても、上記において説明した場合と同様である。
【０１００】
即ち、印加電圧Ｖ２として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合には、変調電位印加ダイオード１０３に静電ポテンシャルの谷が広がり、２つの光電子回収ダイオード１０２、１０４は光感度を失い、残り２つの光電子回収ダイオード１０６、１０８は光感度を有することになる。
【０１０１】
同様に、印加電圧Ｖ３として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ２、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合には、変調電位印加ダイオード１０５に静電ポテンシャルの谷が広がり、２つの光電子回収ダイオード１０４、１０６は光感度を失い、残り２つの光電子回収ダイオード１０２、１０８は光感度を有することになる。
【０１０２】
そして、印加電圧Ｖ４として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ２、Ｖ３としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合には、変調電位印加ダイオード１０７に静電ポテンシャルの谷が広がり、２つの光電子回収ダイオード１０６、１０８は光感度を失い、残り２つの光電子回収ダイオード１０２、１０４は光感度を有することになる。
【０１０３】
即ち、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として、そのいずれか一つに電圧ＶＰＨ（６Ｖ）を印加し、それ以外に電圧ＶＰＬ（０Ｖ）を印加した場合には、印加電圧として電圧ＶＰＨ（６Ｖ）を印加された変調電位印加ダイオードからＬ２の距離にある２つの光電子回収ダイオードの光感度が失われ、印加電圧として電圧ＶＰＨ（６Ｖ）を印加された変調電位印加ダイオードからＬ３の距離にある残りの２つの光電子回収ダイオードの光感度は良好となる。
【０１０４】
なお、本発明による受光素子においては、図３ならびに図４に示すように、変調電位印加ダイオードと光電子回収ダイオードとを対称性の良い配置にすることが好ましく、また、変調電位印加ダイオードならびに光電子回収ダイオード以外の他の回路要素についても、対称性の良い配置とすることが好ましい。
【０１０５】
こうした対称性の良い配置が崩れると、電子回収効率の低下や非対称、非線形な特性を有することになる恐れがあるが、そうした点が問題にならないようであれば、変調電位印加ダイオードと光電子回収ダイオードやその他の回路要素を必ずしも対称性の良い配置とするには及ばない。
【０１０６】
また、図３に示す受光素子１００ならびに図４に示す受光素子２００の中央、即ち、受光素子１００ならびに受光素子２００における対称の中心たる点Ｃの領域には、ＰＮ接合ダイオードが配置されない空間がある。
【０１０７】
この空間に別途の目的でＰＮ接合ダイオードなどを配置することも可能ではあるが、後述する図１４ならびに図１５に示すように、例えば、画素読み出し回路などを配置することが好ましい。
【０１０８】
なお、上記において説明したように光電子回収ダイオード１０２、１０４、１０６、１０８はそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷−電圧変換の機能を兼ね備えている。
【０１０９】
次に、図６には、受光素子１００において、印加電圧Ｖ１、Ｖ２として電圧ＶＰＨ（４Ｖ）の電圧を印加し、印加電圧Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加し、４つの変調電位印加ダイオードのうち２つの変調電位印加ダイオード１０１、１０３に静電ポテンシャルの谷Ｐ１１を広げた状態を示している。
【０１１０】
この場合には、印加電圧として電圧ＶＰＨ（４Ｖ）の電圧の印加された２つの変調電位印加ダイオード１０１、１０３に挟まれた光電子回収ダイオード１０２の光電子回収率は極めて低くなり、２つの変調電位印加ダイオード１０１、１０３から最も離れた対極に位置する光電子回収ダイオード１０６の光電子回収率は高く、２つの変調電位印加ダイオード１０１、１０３に対して光電子回収ダイオード１０２よりも遠く、かつ、光電子回収ダイオード１０６よりも近い中間距離に位置する２つの光電子回収ダイオード１０４、１０８は中間的な光電子回収率となる。
【０１１１】
数値でいうならば、例えば、受光素子１００の全範囲、即ち、一辺の長さがＬ１の正方形で囲まれた領域に照射される光線束で生じる光電子を１００％としたとき、印加電圧として４Ｖの電圧の印加された変調電位印加ダイオード１０１に約２５％の光電子が回収され、印加電圧として４Ｖの電圧の印加された変調電位印加ダイオード１０３に約２５％の光電子が回収され、光電子回収ダイオード１０４に約１０％の光電子が回収され、光電子回収ダイオード１０８に約１０％の光電子が回収され、光電子回収ダイオード１０６に約３０％の光電子が回収される。
【０１１２】
なお、図６において符号Ｐ１２、Ｐ１３でそれぞれ示す破線円は、印加電圧Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加された変調電位印加ダイオード１０５、１０７周辺の静電ポテンシャルの広がり示すものである。
【０１１３】
また、図６において符号Ｐ１４で示す破線円は、光電子回収ダイオード１０６の静電ポテンシャルの広がり示すものである。
【０１１４】
ここで、図５ならびに図６を参照しながら説明した変調電位印加ダイオードへの電圧の印加方法は、所望する動作モードにより選択すればよく、変調電位印加ダイオードの印加電圧たる電圧ＶＰＨおよび電圧ＶＰＬを調整することにより、光の利用効率や分別能力、即ち、光感度を失わせた光電子回収ダイオードの信号と光感度を有する光電子回収ダイオードの信号との比を最適化することが可能である。
【０１１５】
一般的には、変調電位印加ダイオードへ印加する印加電圧たる電圧ＶＰＨと電圧ＶＰＬとの差、即ち、振幅を大きめに設定すると、光利用効率は低下するが分別能力が向上する傾向となり、それとは逆に、変調電位印加ダイオードへ印加する印加電圧たる電圧ＶＰＨと電圧ＶＰＬとの差、即ち、振幅を小さめに設定すると、光利用効率は向上するが分別能力が低下する傾向になり、実験的に所望の動作モードに最適な印加電圧を求めることができる。
【０１１６】
なお、受光素子１００において、４個の変調電位印加ダイオードのなかで任意の３個の変調電位印加ダイオードに対し、高い印加電圧として電圧ＶＰＨ（例えば、４Ｖである。）を印加することも可能である。具体的には、例えば、印加電圧Ｖ１、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＨ（４Ｖ）の電圧を印加し、印加電圧Ｖ２として電圧ＶＰＬ（０Ｖ）の電圧を印加する場合などである。
【０１１７】
この場合にも、受光素子１００においては、上記に説明したと同様な光電子の回収が行われることは勿論である。
【０１１８】
次に、図７には、図３に示す受光素子１００の構成を基本単位として、これら基本単位が多数縦横に配列するようにした受光素子の構成例を示している。
【０１１９】
なお、図示を簡易化して本発明の理解を容易にするために、図７においてはＰＮ接合ダイオードにより構成される変調電位印加ダイオードＤ１（１０１、１０３、１０５、１０７）および光電子回収ダイオードＤ２（１０２、１０４、１０６、１０８）のみを簡素化して図示し、他の構成の図示は省略した。
【０１２０】
図７に示す受光素子３００において破線で囲まれた領域Ａ１内の構成が、図３に示す受光素子１００の構成と同一の構成を備えた基本単位Ｕである。
【０１２１】
そして、図７に示す受光素子３００において一点鎖線で囲まれた領域Ａ２が、反復複写配置によって受光素子３００の領域全体を構成する単位である。
【０１２２】
即ち、図７に示す受光素子３００において、一点鎖線で囲まれた領域Ａ２の右隣の一点鎖線で囲まれた領域Ａ３、一点鎖線で囲まれた領域Ａ３の下側の一点鎖線で囲まれた領域Ａ４および一点鎖線で囲まれた領域Ａ２の下側の一点鎖線で囲まれた領域Ａ５は、それぞれ一点鎖線で囲まれた領域Ａ２と同じ構成を備えている。
【０１２３】
ここで、受光素子３００の一点鎖線で囲まれた領域Ａ２には、破線で囲まれた領域Ａ１内の構成である基本単位Ｕが含まれるとともに、図７上において変調電位印加ダイオード１０３を挟んで光電子回収ダイオード１０２が左右対称配置されるように光電子回収ダイオード１０２がさらに１個配置され、図７上において変調電位印加ダイオード１０５を挟んで光電子回収ダイオード１０６が左右対称配置されるように光電子回収ダイオード１０６がさらに１個配置され、図７上において変調電位印加ダイオード１０５を挟んで光電子回収ダイオード１０４が上下対称配置されるように光電子回収ダイオード１０４がさらに１個配置され、図７上において変調電位印加ダイオード１０７を挟んで光電子回収ダイオード１０８が上下対称配置されるように光電子回収ダイオード１０８がさらに１個配置されている。
【０１２４】
従って、領域Ａ２の一部と領域Ａ３の一部とにより構成さる二点鎖線で示す領域Ａ６において、基本単位Ｕの左右鏡像配列が形成されることになる。
【０１２５】
同様に、領域Ａ２の一部と領域Ａ５の一部とにより構成さる三点鎖線で示す領域Ａ７において、基本単位Ｕの上下鏡像配列が形成されることになる。
【０１２６】
ここで、基本単位Ｕを構成する８個のＰＮダイオードを画素とすると、基本単位に隣接した領域も鏡像ではあるが画素が構成され、空間解像力は水平垂直方向それぞれ２倍になる。
【０１２７】
なお、上記したように、この図７においてはＰＮ接合ダイオード以外の増幅器や配線などの図示を省略したが、実際には、受光素子３００を構成する全ての変調電位印加ダイオード１０１は互いに直接金属配線で接続され、受光素子３００を構成する全ての変調電位印加ダイオード１０３は互いに直接金属配線で接続され、受光素子３００を構成する全ての変調電位印加ダイオード１０５は互いに直接金属配線で接続され、受光素子３００を構成する全ての変調電位印加ダイオード１０７は互いに直接金属配線で接続されていて、変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４は、それぞれ受光素子３００全体、即ち、画素全体に一斉に印加される。
【０１２８】
一方、全ての光電子回収ダイオード１０２、１０４、１０６、１０８には、それぞれ全て独立な増幅器、リセット回路、選択回路などが接続されているものであって、これにより所望の走査制御が行うことが可能な撮像素子が構成される。
【０１２９】
次に、図８には、受光素子３００において、印加電圧Ｖ１として電圧ＶＰＨの電圧を印加し、印加電圧Ｖ２、Ｖ３、Ｖ４として電圧ＶＰＬの電圧を印加した場合を示す動作の説明図が表されている。
【０１３０】
なお、図８において、符号Ｐ１５で示す破線円は印加電圧Ｖ１として電圧ＶＰＨの電圧を印加された変調電位印加ダイオード１０１周辺の静電ポテンシャルの広がり示すものである。また、黒く塗りつぶした光電子回収ダイオード１０２、１０８は光感度を持たないことを示している。
【０１３１】
また、図９には、受光素子３００において、印加電圧Ｖ２として電圧ＶＰＨの電圧を印加し、印加電圧Ｖ１、Ｖ３、Ｖ４として電圧ＶＰＬの電圧を印加した場合を示す動作説明図が表されている。
【０１３２】
なお、図９において、符号Ｐ１６で示す破線円は印加電圧Ｖ２として電圧ＶＰＨの電圧を印加された変調電位印加ダイオード１０３周辺の静電ポテンシャルの広がり示すものである。また、黒く塗りつぶした光電子回収ダイオード１０２、１０４は光感度を持たないことを示している。
【０１３３】
図８ならびに図９に示すように、電圧ＶＰＨの電圧を印加した変調電位印加ダイオードの周囲の光電子回収ダイオード（図８においては光電子回収ダイオード１０２、１０８であり、図９においては光電子回収ダイオード１０２、１０４である。）の感度が失われ、対極に位置する変調電位印加ダイオード（図８においては変調電位印加ダイオード１０５であり、図９においては変調電位印加ダイオード１０７である。）の周囲の光電子回収ダイオード（図８においては光電子回収ダイオード１０４、１０６であり、図９においては光電子回収ダイオード１０６、１０８である。）の感度は保たれることになる。
【０１３４】
なお、図示は省略するが、受光素子３００において、印加電圧Ｖ３として電圧ＶＰＨの電圧を印加するとともに印加電圧Ｖ１、Ｖ２、Ｖ４として電圧ＶＰＬの電圧を印加した場合や、印加電圧Ｖ４として電圧ＶＰＨの電圧を印加するとともに印加電圧Ｖ１、Ｖ２、Ｖ３として電圧ＶＰＬの電圧を印加した場合も、図８ならびに図９に示す場合と同様に、電圧ＶＰＨの電圧を印加した変調電位印加ダイオード周辺の光電子回収ダイオードの感度は失われる。
【０１３５】
次に、図１０（ａ）は、図５、図７、図８、図９で説明した印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４のうちのいずれか一つに電圧ＶＰＨの電圧のパルス電圧を印加する場合の時系列を示したタイミングチャートである。
【０１３６】
即ち、図１０（ａ）に示すように、印加電圧Ｖ１としてパルス電圧ＰＬ１、次に印加電圧Ｖ２としてパルス電圧ＰＬ２、次に印加電圧Ｖ３としてパルス電圧ＰＬ３、次に印加電圧Ｖ４としてパルス電圧ＰＬ４というように、パルスデューティ２５％のパルスで印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４にパルス電圧を順次に印加して、変調電位印加ダイオード１０１、１０３、１０５、１０７を順次に動作させる。
【０１３７】
その結果として、図１０（ｂ）に示すように、光電子回収ダイオード１０２、１０４、１０６、１０８の出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４として、それぞれＥ１、Ｅ２、Ｅ３、Ｅ４で示したような受光効率に従った当該時間に、当該受光素子全体に照射された光に対応する光電子が回収された結果が出力され、寄生容量あるいはその他の回路要素に含まれる容量の電圧として蓄積される。
【０１３８】
なお、光感度を持つ位相角は、光電子回収ダイオード１０２が１８０度〜０度の範囲（符号Ｅ１を参照する。）となり、光電子回収ダイオード１０４が９０度〜２７０度の範囲（符号Ｅ２を参照する。）となり、光電子回収ダイオード１０６は光電子回収ダイオード１０２の逆位相（符号Ｅ３を参照する。）となり、光電子回収ダイオード１０８は光電子回収ダイオード１０４の逆位相（符号Ｅ４を参照する。）となる。
【０１３９】
ここで、図１１には、受光素子３００における光電子回収ダイオード１０２、１０４、１０６、１０８の有効な受光領域を示し、基本単位Ｕの領域を注目する画素とするとき、光電子回収ダイオード１０２の周囲の領域Ａ８、光電子回収ダイオード１０４の周囲の領域Ａ９、光電子回収ダイオード１０６の周囲の領域Ａ１０、光電子回収ダイオード１０８の周囲の領域Ａ１１が、それぞれ光感度を持つ領域である。
【０１４０】
ここで、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として、図１０（ａ）に示したパルス列の電圧が変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加されると、基本単位Ｕにおける領域Ａ８、Ａ９、Ａ１０、Ａ１１の光感度領域は、図１１において時計回りで切り替わる。
【０１４１】
さらに詳細に説明すれば、受光素子３００への光線の侵入角度や電子の散乱などに依存した位置の不確定さにより受光領域の重なりはあるが、本発明による受光素子の時間的な感度変調と感度領域の位置依存性とは互いに従属しており独立ではない。
【０１４２】
例えば、図１１において、画素の受光領域としての基本単位Ｕの上半分の反射率が低く、かつ、下半分の反射率が高い被写体では、光電子回収ダイオード１０２に回収された光電子数と光電子回収ダイオード１０６に回収された光電子数とで評価されるべき０度と１８０度の位相差分が、光電子回収ダイオード１０６で本来より多く、また、光電子回収ダイオード１０２で本来より少なくなるため、誤った評価結果が得られることになる。この問題は、１枚の取得画像だけで解決するのは困難である。
【０１４３】
このため、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として、図１２（ａ）に示したパルス列の電圧ＰＬ５、ＰＬ６、ＰＬ７、Ｐ８を変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加すると、各光電子回収ダイオードの受光効率は、図１２（ｂ）に示すように、光電子回収ダイオード１０２が０〜１８０度（符号Ｅ５を参照する。）の位相角で高くなり、光電子回収ダイオード１０４が２７０度〜９０度（符号Ｅ６を参照する。）の位相角で高くなり、光電子回収ダイオード１０６が光電子回収ダイオード１０２の逆位相（符号Ｅ７を参照する。）の位相角で高くなり、光電子回収ダイオード１０８が光電子回収ダイオード１０４の逆位相（符号Ｅ８を参照する。）の位相角で高くなる。
【０１４４】
この図１２（ｂ）に示す４個の受光効率と上記した図１０（ｂ）に示す４個の受光効率とを比較すると、光電子回収ダイオード１０２と光電子回収ダイオード１０６との関係と、光電子回収ダイオード１０４と光電子回収ダイオード１０８との関係とが入れ替わっている。
【０１４５】
具体的には、図１０（ａ）に示す印加電圧のパルス列においては、位相角０度が光電子回収ダイオード１０６、位相角１８０度が光電子回収ダイオード１０２、位相角９０度が光電子回収ダイオード１０４、位相角２７０度が光電子回収ダイオード１０８であるが、図１２（ａ）に示す印加電圧のパルス列においては、位相角０度が光電子回収ダイオード１０２、位相角１８０度が光電子回収ダイオード１０６、位相角９０度が光電子回収ダイオード１０８、位相角２７０度が光電子回収ダイオード１０４となる。
【０１４６】
即ち、時間的な感度変調と感度領域の位置依存性とは互いに従属しているが、変調電位印加ダイオードへ印加する印加電圧のパルス列の与え方で交換が可能であり、少なくとも静止した被写体を対象とするならば、２枚の画像を加算処理することで位置依存性はほぼ完全に補償される。
【０１４７】
さらに、光電子回収ダイオード１０２と光電子回収ダイオード１０６とよりなる組と、光電子回収ダイオード１０４と光電子回収ダイオード１０８とよりなる組との位相を入れ替えたパルス列を用意すれば、さらなる完全な補償が可能になる。
【０１４８】
なお、移動被写体に関する補償については、その補償は上記において説明したほど簡単ではなく、任意な移動被写体での完全な補償は困難である。
【０１４９】
しかしながら、本発明による受光素子の構造は極めて単純であるため、本発明による受光素子を高い密度で画素として実装した小型な高解像撮像素子を実現することは容易であり、そのメリットを生かすことで高速な画面走査回路を周辺部に集積することは困難ではない。当然のことではあるが、画像取得時間が短くなるほど、移動被写体による計測誤差は減少する。
【０１５０】
次に、図１３（ａ）には、本発明による受光素子１００、２００、３００の各変調電位印加ダイオードに印加する印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として電圧ＶＰＨと電圧ＶＰＬの振幅を持つ正弦波電圧を印加する場合の時系列を示したタイミングチャートが示されており、また、図１３（ｂ）には、光電子回収ダイオードの受光効率のタイミングチャートが示されている。
【０１５１】
ここで、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４へ印加する正弦波電圧は、それぞれ波形Ｗ１、Ｗ２、Ｗ３、Ｗ４で示す４位相の正弦波電圧である。
【０１５２】
変調電位印加ダイオードの周囲にできる静電ポテンシャルの谷の深さは、変調電位印加ダイオードへの印加電圧の平方根に比例するので、光電子回収ダイオード１０２、１０４、１０６、１０８の受光効率をそれぞれ示す波形Ｗ５、Ｗ６、Ｗ７、Ｗ８は若干の歪みを呈するが、基本動作としての位相変調にはなんらの問題はない。
【０１５３】
即ち、本発明による受光素子１００、２００、３００においては、このようなに正弦波電圧での動作が可能であるため、変調電位印加ダイオードへ印加する電圧を非常に高周波にすることが可能である。
【０１５４】
なお、変調電位印加ダイオードへ印加する電圧の周波数の上限を最終的に決定する因子は、空乏層を形成するエピタキシャル層１２をポテンシャル勾配に沿って走行する電子の移動速度と考えられ、印加電圧を１Ｖとし、Ｌ１が１０μｍ程度である１０μｍ角程度の大きさの各画素を想定するならば、走行時間は６６０ｐｓｅｃであり、周波数では３００ＭＨｚ程度と想定される。
【実施例】
【０１５５】
図１４には、本発明による受光素子を集積回路とする場合のレイアウト例が示されている。
【０１５６】
図７の領域Ａ２に示したように、４つの変調電位印加ダイオード１０１、１０３、１０５、１０７と８つの光電子回収ダイオード１０２（２個）、１０４（２個）、１０６（２個）、１０８（２個）が機能的な反復配置の最小単位であり、図１４にはその機能的な反復配置の最小単位のみを示している。
【０１５７】
この機能的な反復配置の最小単位は、さらに４つのサブ領域に分割でき、サブ領域は１つの変調電位印加ダイオード１０１、隣接する２つの光電子回収ダイオード１０２、１０８、およびこれら２つの光電子回収ダイオード１０２、１０８の信号をリセット、増幅、選択するための回路要素領域４００で構成される。
【０１５８】
回路要素領域４００には、一般的な３トランジスタ型画素読み出し回路などが２組包含され、光電子回収ダイオード１０２、１０８とは金属配線４０２、４０４により接続される。
【０１５９】
こうしたサブ領域を縦横に複写し、縦２領域、横２領域をそれぞれ配列することで、レイアウト上は機能的な反復配置の最小単位全体を配置できる。
【０１６０】
こうしたレイアウトの受光素子を撮像素子として走査読み出しを行なうためには、制御線や読み出し線が必要であり、それらの金属配線は回路要素領域４００の上を通過する形式が最も効率よく配線できるので、横方向に制御線の配線４０６と縦方向に読み出し線および電源線よりなる配線４０８とは、回路要素領域４００上で交差するような配置になる。
【０１６１】
なお、制御線と読み出し線および電源線とを縦方向とするか横方向とするかは読み出し方法により任意に選択されるので、上記は便宜的な例である。
【０１６２】
変調電位印加ダイオードに接続する金属配線４１０の方向も任意であるが、図１４においては便宜的に横方向とした。
【０１６３】
なお、本来、配線は図示した領域の上下左右を貫く線であるが、このように図示すると配線下の要素が見えなくなるので、図１４においては、説明に必要な符号１０１、１０２、１０８、４００、４０２、４０４で示す各構成要素の直上の配線は適宜に除去した形で図示した。
【０１６４】
次に、図１５には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。
【０１６５】
図１５に示すレイアウトと図１４にレイアウトとを比較すると、両者はほぼ同じレイアウトを備えているが、図１５に示したレイアウトの例は、機能的な反復配置の最小単位をそのままレイアウト上の複写単位とした場合を示している。
【０１６６】
この図１５に示すレイアウトの特徴は、回路要素領域４００が、その横方向の対辺に配置された光電子回収ダイオード１０４、１０８にそれぞれ金属配線４１２、４１４されている。
【０１６７】
また、回路要素領域４００の右隣の回路要素領域４００’は、縦方向の対辺に配置された光電子回収ダイオード１０２、１０６にそれぞれ金属配線４１６、４１８されている。
【０１６８】
回路要素領域４００（４００’）の対辺に配置された光電子回収ダイオードは、逆位相の復調を担っているので、当該回路要素領域４００（４００’）ではアナログ的な演算による差分検出などを行うのに都合がよい。
【０１６９】
例えば、本願出願人による出願にかかる特開２００８−８９３４６号公報に記載された構成などを組み込むことによって、背景光の除去などの機能を組み込むことが可能となる。
【０１７０】
なお、領域Ａ２を反復配置した場合には、隣接する光電子回収ダイオードに配線する必要があるので、一部の回路要素領域４００’’、４００’’’は領域間を接続する金属配線４２０、４２２を適宜に変更配置する。
【０１７１】
次に、図１６（ａ）には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。
【０１７２】
この図１６（ａ）に示す例は、１つの画素に対して３対のＰＮ接合ダイオードを配置している。
【０１７３】
具体的には、正三角形のそれぞれの頂点に変調電位印加ダイオードＤ１（図１６（ａ）において「Ａ」、「Ｂ」、「Ｃ」でそれぞれ示す。）を配置し、正三角形の各辺の中点にそれぞれ光電子回収ダイオードＤ２（図１６（ｂ）において「１」、「２」、「３」でそれぞれ示す。）を配置している。
【０１７４】
この図１６（ａ）に示すレイアウトの撮像素子については、図１６（ｂ）に示す３位相のパルス列で各変調電位印加ダイオードＤ１を駆動すると（図１６（ｂ）における「Ａ」、「Ｂ」、「Ｃ」は、図１６（ａ）において「Ａ」、「Ｂ」、「Ｃ」でそれぞれ示す変調電位印加ダイオードＤ１の印加電圧波形を示す。）、図１６（ｂ）に示したような受光効率の変化が得られる（図１６（ｂ）における「１」、「２」、「３」は、図１６（ａ）において「１」、「２」、「３」でそれぞれ示す光電子回収ダイオードＤ２の受光効率波形をを示す。）。
【０１７５】
次に、図１７（ａ）（ｂ）（ｃ）には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。
【０１７６】
ここで、図１７（ａ）および図１７（ｂ）に示すレイアウト例は、２位相での復調を可能とするＰＮ接合ダイオードの配置例である。
【０１７７】
具体的には、図１７（ａ）に示す例は、１個の変調電位印加ダイオードＤ１に対して２個の光電子回収ダイオードＤ２を対称的に配置している。
【０１７８】
また、図１７（ｂ）に示す例は、１個の変調電位印加ダイオードＤ１に対して２個の光電子回収ダイオードＤ２を対称配置かつ交互配置して、高密度の実装を可能にしている。
【０１７９】
さらに、図１７（ｃ）に示すレイアウト例は、図１７（ａ）のレイアウトの配置法に準じた方法で配置した例であり、４位相の復調を効果的に行なう配置である。
【０１８０】
上記において説明した図３ならびに図４に示す配置では、位置と位相との従属性が問題となることがあるが、図１７（ａ）ならびに図１７（ｃ）に示す配置では、位置依存性が少なくなる。
【０１８１】
なお、上記した実施の形態や実施例は、以下の（１）乃至（７）に説明するように変形してもよい。
【０１８２】
（１）上記した説明においては、変調電位印加ダイオードＤ１と光電子回収ダイオードとをそれぞれ４個ずつ備えた場合について示したが、変調電位印加ダイオードＤ１と光電子回収ダイオードとの数はそれぞれ４個ずつに限られるものではないことは勿論である。即ち、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とは、それぞれ少なくとも２個以上を備えるようにすればよい。つまり、少なくもと２個の変調電位印加ダイオードＤ１と２個の光電子回収ダイオードＤ２とを設ければよく、変調電位印加ダイオードＤ１の個数や光電子回収ダイオードＤ２の個数は、設計条件などに応じて任意の数を選択してよい。
【０１８３】
（２）上記した説明においては、静電ポテンシャルを制御する機能を担わせるＰＮ接合ダイオードたる変調電位印加ダイオードＤ１に印加する印加電圧の例として０乃至６Ｖの電圧範囲を示したが、この電圧範囲はこれに限られるものではないことは勿論である。例えば、本願発明者による実験ならびに数値計算によれば、半導体基板１１の基板電圧を基準として、−０．６乃至＋１５Ｖの電圧範囲の直流電圧、−０．６乃至＋１５Ｖの電圧範囲のパルス電圧、−０．６乃至＋１５Ｖの電圧範囲の交流電圧を印加するようにしてもよい。
【０１８４】
（３）上記した説明においては、光電子を回収させる機能を担わせるＰＮ接合ダイオードたる光電子回収ダイオードＤ２に接続される増幅器２０の入力端の電圧は１乃至２Ｖの電圧範囲で初期化される旨を示したが、この電圧範囲はこれに限られるものではないことは勿論である。例えば、本願発明者による実験ならびに数値計算によれば、半導体基板１１の基板電圧を基準として、＋１乃至＋５Ｖの電圧範囲に初期化されるようにすればよい。
【０１８５】
なお、光電子回収ダイオードＤ２に接続される増幅器２０の入力端の電圧は、変調電位印加ダイオードＤ１への印加されるパルス電圧の中心程度の電圧に設定することが好ましい。
【０１８６】
（４）上記した説明においては、本発明による受光素子を表面照射型素子として構成した場合について説明したが、これに限られるものではないことは勿論であり、本発明による受光素子を裏面照射型素子、即ち、半導体基板１１側からの光の照射である裏面光照射による光を受光する受光素子として構成してもよい。
【０１８７】
なお、本発明による受光素子を裏面照射型素子として構成する際には、半導体基板１１以外の構造は、上記において説明した本発明による受光素子を表面照射型素子として構成する場合と同一の構造を備えるようにすればよい。
【０１８８】
ただし、裏面照射型素子における半導体基板１１は、光が透過可能なように厚さを薄く構成するととともに、Ｐ型不純物濃度を裏面照射型素子よりも濃くする。具体的には、１×１０１８乃至１×１０２２／ｃｍ３程度とすることが好ましい。
【０１８９】
（５）上記した説明においては、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際にその配置が点対称となるように配置したが、これに限られるものではないことは勿論である。即ち、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際には、その配置が対称性を有するように配置することが好ましいが、必ずしも厳密に対称性を維持するようにしなくてもよい。また、対称に配置する際にも、点対称に限られるものではなく、線対称などの対称性であってもよい。
【０１９０】
（６）上記した説明においては、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際にその配置が交互に位置するように配置したが、これに限られるものではないことは勿論である。即ち、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際には、その配置が交互に位置するように配置することが好ましいが、必ずしも厳密に交互に配置しなくてもよい。
【０１９１】
（７）上記した実施の形態、実施例ならびに上記した（１）乃至（６）に示す変形例は、適宜に組み合わせるようにしてもよいことは勿論である。
【産業上の利用可能性】
【０１９２】
本発明は、高速な応答を要求される固体撮像素子、例えば、ＴＯＦ（光飛行時間計測）型距離画像センサーなどを構成する受光素子として利用することができる。
【符号の説明】
【０１９３】
１０、１００、２００、３００ 受光素子
１１ 半導体基板
１２ エピタキシャル層
１３ 表面ドープ層
１４、１５ Ｎ型領域
１６、１７ 高濃度Ｎ型拡散領域
１８ パルス発振器
１９ リセットトランジスタ
２０ 増幅器
２１ パルス発振器
１０１、１０３、１０５、１０７ 変調電位印加ダイオード
１０２、１０４、１０６、１０８ 光電子回収ダイオード
４００、４００’、４００’’、４００’’’ 回路要素領域
４０２、４０４、４１０、４１２、４１４、４１６、４１８、４２０、４２２ 金属配線
４０６、４０８ 配線
【技術分野】
【０００１】
本発明は、受光素子に関し、さらに詳細には、固体撮像素子などの撮像素子を構成する受光素子として用いて好適な受光素子であって、特に、半導体層により形成された受光素子に関する。
【背景技術】
【０００２】
従来より、ＴＯＦ（Ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）法（光飛行時間計測法）や蛍光寿命観察法などの原理に基づき、強度変調した光を観察対象物に照射し、当該観察対象物からの反射光や蛍光などを受光しつつ位相復調しうる撮像素子を構成するための受光素子が知られている。
【０００３】
こうした受光素子として、例えば、様々な構造の半導体素子が提案されており、具体的には、米国特許第７５６４０２２号公報に開示された受光素子などが知られている。
【０００４】
ここで、米国特許第７５６４０２２号公報に開示された受光素子について説明すると、この受光素子は、半導体基板内において、変調電位で生じる静電ポテンシャルを与えるダイオードと当該半導体基板内で生成した光電子を回収するダイオードとを一対にして設けた構造を備えている。
【０００５】
ここで、図１には、米国特許第７５６４０２２号公報に開示された受光素子の構造を説明するための断面構造説明図が示されている。
【０００６】
この図１に示す米国特許第７５６４０２２号公報に開示された受光素子１０は、Ｐ型不純物濃度が中程度の半導体基板１１上に、Ｐ型不純物濃度が非常に低いエピタキシャル層１２とＰ型不純物濃度が低い表面ドープ層１３とを順次積層して形成されている。
【０００７】
そして、表面ドープ層１３の２箇所の領域に、エピタキシャル層１２の上面に達するように通常のＮ型ウェルを形成する濃度のＮ型領域１４、１５をそれぞれ互いを分離して形成する。
【０００８】
さらに、Ｎ型領域１４、１５の表面に、電気的接続を得るための高濃度Ｎ型拡散領域１６、１７をそれぞれ形成する。
【０００９】
この高濃度Ｎ型拡散領域１６、１７は、受光素子１０の表面のＰ型の表面ドープ層１３にＰＮ接合し、ＰＮ接合ダイオードのカソードとして機能する。
【００１０】
ここで、ＰＮ接合ダイオードのアノードは、受光素子１０の表面のＰ型の表面ドープ層１３、エピタキシャル層１２および半導体基板１１であり、エピタキシャル層１２は僅かな正電位で空乏層が広がるように不純物濃度を非常に低くしておく。
【００１１】
そして、ＰＮ接合ダイオードの一方のダイオード（本明細書においては、「変調電位印加ダイオードＤ１」と称する。）の高濃度Ｎ型拡散領域１６には、パルス発振器１８を接続し、受光素子１０に変調電位で生じる静電ポテンシャルを与える。
【００１２】
なお、図１においては、パルス発振器１８により０Ｖを印加した際の変調電位で生じる静電ポテンシャルの谷を符号Ｐ１により概念的に示し、また、パルス発振器１８により５Ｖを印加した際の変調電位で生じる静電ポテンシャルの谷を符号Ｐ２により概念的に示している（図１において、符号Ｐ１、Ｐ２で示す破線の領域を参照する。）。
【００１３】
即ち、符号Ｐ１、Ｐ２ならびに後述する符号Ｐ３、Ｐ５、Ｐ６、Ｐ７、Ｐ８、Ｐ９、Ｐ１０、Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６などで示す破線曲線は、静電ポテンシャルの等電位線を示すものであって、当該等電位線が変調電位印加ダイオードＤ１や後述する光電子回収ダイオードＤ２を囲む内側の領域では静電ポテンシャルが低く、静電ポテンシャルが落ち込んだ谷を形成しているものである。
【００１４】
また、ＰＮ接合ダイオードの他方のダイオード（本明細書においては、「光電子回収ダイオードＤ２」と称する。）の高濃度Ｎ型拡散領域１７には、リセットトランジスタ１９を接続する。なお、符号２１は、トランジスタ１９を駆動するためのパルス発振器であり、リセットトランジスタ１９とパルス発振器２１とにより、リセット回路が構成される。
【００１５】
このリセットトランジスタ１９により、初期値として固定された電圧（図１では２Ｖある。）を印加し、受光素子１０で発生した光電子を一定の静電ポテンシャル（図１では、この静電ポテンシャルの谷を符号Ｐ３により概念的に示している。）で吸引して回収し、高インピーダンス増幅器である増幅器２０でその信号を増幅して出力として得るようになされている（図１において、符号Ｐ３で示す破線の領域を参照する。）。
【００１６】
ここで、パルス発振器１８により変調電位として０Ｖを変調電位印加ダイオードＤ１に印加した状態では、受光素子１０内部の電子を吸引する主な力である静電ポテンシャルは弱く（符号Ｐ１を参照する。）、リセットトランジスタ１９により２Ｖの電位で初期化され、１Ｖ程度までに保たれた光電子回収ダイオードＤ２の静電ポテンシャル（符号Ｐ３を参照する。）が優位であるので、受光素子１０内で発生した光電子の大半は光電子回収ダイオードＤ２に到達する。
【００１７】
一方、パルス発振器１８により変調電位として５Ｖを変調電位印加ダイオードＤ１に印加した状態では、受光素子１０内部の電子を吸引する力である静電ポテンシャルはより強くなって広範囲に拡がり（符号Ｐ２を参照する）、光電子回収ダイオードＤ２の静電ポテンシャル（符号Ｐ３を参照する）は優位でないので、受光素子１０内で発生した光電子の大半は光電子回収ダイオードＤ２に到達できず、変調電位印加ダイオードＤ１に到達して消滅する。
【００１８】
このように、変調電位印加ダイオードＤ１に印加する電位が高いほど、光電子回収ダイオードＤ２に到達できる電子は減少し、出力信号に対する寄与は少なくなる。
【００１９】
即ち、変調電位印加ダイオードＤ１に印加する印加電圧を制御することにより、受光素子１０内部の電子を吸引する力である静電ポテンシャルの勾配を制御して、受光素子１０の光電変換効率を変調することができる。
【００２０】
ここで、この受光素子１０内にできる静電ポテンシャルは非常に高速な物理現象であるので、パルス発振器１８は非常に高周波での変調が可能である。
【００２１】
例えば、図１に示す受光素子の構造全体が１０〜２０μｍの大きさである場合には、静電ポテンシャルに従う電子の走行時間も非常に高速なため、変調周波数としては数１００ＭＨｚ程度まで印加することができる。
【００２２】
また、図１に示す受光素子１０は、構造が簡単なために高密度化が容易であり、安価に所望の画素数の撮像素子を製造することができる。
【００２３】
なお、図１に示す受光素子１０は、原理的に受光面に照射された光で生成された電子の一部を変調電位印加ダイオードＤ１に回収させて破棄するため、光の利用効率は低い。
【００２４】
従って、図１に示す受光素子１０を実装する場合には、構造が単純であることを利用して開口率（フィルファクター）を向上させるなどして、光の利用効率が低い欠点を補うようにすればよい。
【００２５】
しかしながら、この一見すると不利益と思われる一部電子の破棄は、迷走電子の減少などの効果があるので、実用上は有利な特徴となる場合もある。
【００２６】
ここで、図２には、図１に示す受光素子１０のＡ矢視図（平面構造説明図）が示されている。
【００２７】
なお、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２との２つのＰＮ接合ダイオードを構成するＮ型領域１４、１５および高濃度Ｎ型拡散領域１６、１７の平面視における形状は任意であるが、説明を簡易にして理解を容易にするために、平面視における形状が正方形であるものとして説明する。
【００２８】
また、図示を簡易にして理解を容易するために、リセットトランジスタ１９とパルス発振器２１とにより構成されるリセット回路の図示は省略した。
【００２９】
受光素子１０において、変調電位印加ダイオードＤ１への印加電位で生じる静電ポテンシャルの広がりは、印加電位とエピタキシャル層１２のＰ型不純物濃度となどに影響されるものであるが、印加電位の平方根に比例して広がる距離は長くなる。
【００３０】
こうした静電ポテンシャルは連続的であるが、図示の都合上、上記において説明したように、図２において破線で示す円（符号Ｐ１、符号Ｐ２、符号Ｐ３を参照する。）は、ある値の静電ポテンシャルの等電位線を描いたことに対応するものである。
【００３１】
また、図２における小さい破線円Ｐ１は、実際には変調電位印加ダイオードＤ１を構成するＰＮ接合ダイオードの形状に依存し、図２の例においては正方形の歪みを受けものであるが、ここでは原理説明の便宜上、単純な円形状で図示するものとする。
【００３２】
ここで、上記において説明した米国特許第７５６４０２２号公報に開示された受光素子の作動について検討すると、この受光素子は正しく動作し、かつ、ＴＯＦ画像の取得が可能であることが、本願発明者による実験によって確認された。
【００３３】
しかしながら、この米国特許第７５６４０２２号公報に開示された受光素子によれば、同時に取得できる変調光に対する復調結果が１位相であるため、複数回の走査で得られる複数の位相画像から距離の計算を行なう必要があるので、画像取得に時間がかかり、かつ、画像取得のための演算に大容量の画像メモリが必要である上、移動する被写体の測定に際しては誤差が生じるなどの問題点があった。
【００３４】
換言すれば、米国特許第７５６４０２２号公報に開示された受光素子のように、位相復調に用いられる構造が単純な従来の受光素子は、同時には単一位相の検出のみが可能であって、多位相の同時検出ができないという問題点があった。
【００３５】
一方、多位相を同時検出できる従来の受光素子は、構造が複雑となるとともに、比較的小さな撮像素子を構成する際には高解像度を得るほどの密度に実装することができないという問題点があり、さらには、安価に製造できる汎用の半導体プロセスでの製造に適さないという問題点もあった。
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】米国特許第７５６４０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００３７】
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造に適した受光素子を提供しようとするものである。
【課題を解決するための手段】
【００３８】
上記目的を達成するために、本発明は、Ｐ型半導体基板上にＰＮ接合ダイオードを形成して構成し、安価に製造できる汎用の半導体製造プロセスで容易に製造が可能な単純な構造でありながら、多位相の検出が可能な受光素子を実現したものである。
【００３９】
そして、この本発明による受光素子は、Ｐ型半導体基板上におけるＰＮ接合ダイオードの配置方法や、当該配置方法に適したＰＮ接合ダイオードの駆動方法などを示すものである。
【００４０】
即ち、本発明は、ＴＯＦ法や蛍光寿命観察法などの原理に基づき、強度変調した光を観察対象物に照射し、当該観察対象物からの反射光や蛍光などを受光しつつ位相復調しうる撮像素子を構成する際に用いて好適な受光素子の構造を開示し、また、多位相の同時復調が可能な当該受光素子の駆動方法を開示し、高感度、高解像度の高速撮像素子の製造を可能にしたものである。
【００４１】
そして、本発明による受光素子により構成された撮像素子においては、従来より計算処理が容易になり、動きのある観察対象での計測精度も向上する。
【００４２】
こうした本発明は、Ｐ型不純物濃度が１×１０１４／ｃｍ３以上の半導体基板上にＰ型不純物濃度が３×１０１２乃至５×１０１４／ｃｍ３のエピタキシャル層を４乃至３０μｍの厚さに積層し、上記エピタキシャル層上にＰ型不純物濃度が３×１０１４乃至２×１０１８／ｃｍ３の表面ドープ層を積層し、上記表面ドープ層の少なくとも４箇所以上の領域に、上記エピタキシャル層の上面に達するようにＮ型ウェルを分離して形成することにより、少なくとも４個以上のＰＮ接合ダイオードを分離して形成し、上記少なくとも４個以上のＰＮ接合ダイオードのなかで少なくとも２個以上のＰＮ接合ダイオードに電圧を印加して、上記エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、上記少なくとも４個以上のＰＮ接合ダイオードのなかで上記変調電位印加ダイオードと重複しない少なくとも２個以上のＰＮ接合ダイオードは、上記エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、上記少なくとも２個以上の変調電位印加ダイオードへそれぞれ印加する電圧の位相を変化させて上記エピタキシャル層内の静電ポテンシャルの勾配を制御し、光の照射により上記エピタキシャル層で生成された光電子の上記少なくとも２個以上の光電子回収ダイオードへの移動を制御するようにしたものである。
【００４３】
また、本発明は、上記少なくとも２個以上の光電子回収ダイオードがそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷−電圧変換を行うようにしたものである。
【００４４】
また、本発明は、上記少なくとも２個以上の変調電位印加ダイオードと上記少なくとも２個以上の光電子回収ダイオードとが、上記表面ドープ層上に対称性を有して配置されたものである。
【００４５】
また、本発明は、上記少なくとも２個以上の変調電位印加ダイオードと上記少なくとも２個以上の光電子回収ダイオードとが、上記表面ドープ層上に交互に配置されたものである。
【００４６】
また、本発明は、上記少なくとも２個以上の変調電位印加ダイオードに印加する電圧が、上記半導体基板の基板電圧を基準として、−０．６乃至＋１５Ｖの電圧範囲の直流電圧、−０．６乃至＋１５Ｖの電圧範囲のパルス電圧、−０．６乃至＋１５Ｖの電圧範囲の交流電圧であり、上記少なくとも２個以上の光電子回収ダイオードが、上記半導体基板の基板電圧を基準として、＋１乃至＋５Ｖの電圧範囲に初期化されるようにしたものである。
【００４７】
ここで、変調電位印加ダイオードに印加する電圧は、光電子回収ダイオードの初期化電圧に対して、低い側では１Ｖ以上低い電圧であり、高い側では１Ｖ以上高い電圧であることが好ましい（例えば、光電子回収ダイオードの初期化電圧が２Ｖであるとすれば、変調電位印加ダイオードの印加電圧は、低い側で０Ｖであり、高い側で４Ｖなどとすればよい。）。
【００４８】
また、本発明は、表面光照射または裏面光照射による光を受光するようにしたものである。
【発明の効果】
【００４９】
本発明は、以上説明したように構成されているので、複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造に適した受光素子を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【００５０】
【図１】図１は、米国特許第７５６４０２２号公報に開示された受光素子の構造を説明するための断面構造説明図である。
【図２】図２は、図１に示す受光素子のＡ矢視図（平面構造説明図）であり、リセット回路の図示は省略して示す。
【図３】図３は、本発明による受光素子の実施の形態の一例の平面構造説明図（図２に相当する図面であるが、パルス発振器の図示は省略している。）である。
【図４】図４は、本発明による受光素子の実施の形態の他の例の平面構造説明図（図３に相当する図面である。）である。
【図５】図５は、本発明による受光素子の動作を説明するための説明図である。
【図６】図６は、本発明による受光素子の動作を説明するための説明図である。
【図７】図７は、図３に示す本発明による受光素子の構成を基本単位として、これら基本単位が多数縦横に配列するようにした受光素子の構成例を示す説明図である。
【図８】図８は、本発明による受光素子の動作を説明するための説明図である。
【図９】図９は、本発明による受光素子の動作を説明するための説明図である。
【図１０】図１０（ａ）は、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４のうちのいずれか一つに光電子回収ダイオードの初期化電圧より１Ｖ以上高い電圧である電圧ＶＰＨのパルス電圧を印加する場合の時系列を示したタイミングチャートであり、また、図１０（ｂ）は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
【図１１】図１１は、本発明による受光素子の光感度領域の説明図である。
【図１２】図１２（ａ）は、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４のうちのいずれか一つに光電子回収ダイオードの初期化電圧より１Ｖ以上高い電圧である電圧ＶＰＨのパルス電圧を印加する場合の時系列を示したタイミングチャートであり、また、図１２（ｂ）は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
【図１３】図１３（ａ）は、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として光電子回収ダイオードの初期化電圧より１Ｖ以上高い電圧である電圧ＶＰＨの正弦波電圧を印加する場合の時系列を示したタイミングチャートであり、また、図１３（ｂ）は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
【図１４】図１４は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
【図１５】図１５は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
【図１６】図１６（ａ）は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図であり、また、図１６（ｂ）は、印加電圧の印加のタイミングと光電子回収ダイオードの受光効率とのタイミングチャートである。
【図１７】図１７（ａ）（ｂ）（ｃ）は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
【発明を実施するための形態】
【００５１】
以下、添付の図面を参照しながら、本発明による受光素子の実施の形態の一例について詳細に説明する。
【００５２】
なお、米国特許第７５６４０２２号公報においては、米国特許第７５６４０２２号公報に開示された受光素子１０のエピタキシャル層１２のＰ型不純物濃度についての示唆を開示はしているが、表面ドープ層１３のＰ型不純物濃度については具体的な開示がなされていない。
【００５３】
本願発明者は、実験や数値計算などを通じて鋭意検討を重ねた結果、表面ドープ層１３のＰ型不純物濃度について、好ましい動作が得られる好ましい濃度範囲を見出し、本発明を完成させたものである。
【００５４】
具体的には、Ｐ型ドープ領域である表面ドープ層１３が存在しない場合には、変調電圧印加ダイオードＤ１と光電子回収ダイオードＤ２との間に電子の直接移動による大きなリーク電流が生じ、電子の蓄積動作が行なえない。
【００５５】
また、Ｐ型ドープ領域である表面ドープ層１３のＰ型不純物濃度が２×１０１８／ｃｍ３以上の場合には、エピタキシャル層１２での静電ポテンシャルが十分に広がらず、所望の領域での電子移動速度が所望の速度に達しない。
【００５６】
さらに、エピタキシャル層１２のＰ型不純物濃度が５×１０１４／ｃｍ３以上の場合には、空乏層の深さが所望の深さよりも浅くなり、受光素子の用途として多用される近赤外線での感度が著しく低下する。
【００５７】
上記したような検討を重ねた結果、本願発明者は、受光素子を構成する各層のＰ型不純物濃度範囲について、エピタキシャル層１２のＰ型不純物濃度範囲は３×１０１２乃至５×１０１４／ｃｍ３であり、Ｐ型ドープ領域である表面ドープ層１３のＰ型不純物濃度範囲は３×１０１４乃至２×１０１８／ｃｍ３であり、半導体基板１１のＰ型不純物濃度範囲は１×１０１４／ｃｍ３以上であることが好ましことを見出した。
【００５８】
また、エピタキシャル層１２の厚さＴ（図１を参照する。）は、４乃至３０μｍの厚さが好ましことを見出した。
【００５９】
以下、上記した本願発明者による知見、即ち、上記したＰ型不純物濃度での実験ならびに数値計算の考察結果を元に、本発明による受光素子の詳細について説明する。
【００６０】
なお、以下の説明においては、本発明による受光素子を表面照射型素子、即ち、表面ドープ層１３側からの光の照射である表面光照射による光を受光する受光素子として構成する場合について説明する。
【００６１】
ここで、図３には、本発明による受光素子の実施の形態の一例の平面構造説明図（図２に相当する図面であるが、パルス発振器１８の図示は省略している。）が示されている。
【００６２】
なお、図３に示す本発明による受光素子１００の断面構造については、パルス発振器やリセット回路を含めて図１に示す受光素子１０の断面構造に準ずるので、その図示について図１を参照することにより省略する。
【００６３】
また、図３以降に示す各図において、図１ならびに図２に示す受光素子と同一または相当する構成については、図１ならびに図２において用いた符号と同一の符号を用いて示すことにより、その詳細な構成ならびに作用の説明は省略する。
【００６４】
本発明による受光素子１００の構造と従来の受光素子１０の構造とを比較すると、従来の受光素子１０においては一対の変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とが設けられているのに対し、本発明による受光素子１００においては、四対の変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とが、各ＰＮ接合ダイオード毎に互いに分離して設けられている点で異なる。
【００６５】
そして、本発明による受光素子１００においては、これら四対の変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを、対称的にそれぞれを交互に配置している。
【００６６】
この受光素子１００においては、半導体基板１１のＰ型不純物濃度を１×１０１４／ｃｍ３以上とし、エピタキシャル層１２のＰ型不純物濃度を３×１０１２乃至５×１０１４／ｃｍ３の範囲とし、表面ドープ層１３のＰ型不純物濃度を３×１０１４乃至２×１０１８／ｃｍ３の範囲とした。
【００６７】
上記した実施の形態においては、エピタキシャル層１２の厚さＴは、４乃至３０μｍの範囲としたが、厚さＴは、受光素子１００を近赤外線用として用いる場合には１０μｍ以上が好ましく、また、受光素子１００を可視光用として用いる場合には１０μｍ以下で十分であり、どちらの場合も不純物濃度は薄い方が感度はよい。
【００６８】
なお、半導体基板１１のＰ型不純物濃度は、接地電圧がしっかりする濃度である必要があるが、１×１０１４／ｃｍ３以上であるならば問題はない。例えば、１×１０１４／ｃｍ３乃至１×１０２０／ｃｍ３程度が好ましく、１×１０１８／ｃｍ３程度がより好ましい。
【００６９】
なお、説明の便宜上、この図３に示す受光素子１００において変調電位印加ダイオードＤ１あるいは光電子回収ダイオードＤ２として動作する８個のＰＮ接合ダイオードについて、それぞれ符号１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８を付するものとする。
【００７０】
上記した８個のＰＮ接合ダイオードのなかで、変調電位印加ダイオードＤ１として動作するのは、符号１０１、１０３、１０５、１０７で示す４個のＰＮ接合ダイオードである。
【００７１】
これら４個の変調電位印加ダイオード１０１、１０３、１０５、１０７には、それぞれ印加電圧として符号Ｖ１、Ｖ２、Ｖ３、Ｖ４で示す電圧がパルス発振器１８（図１を参照する。図３では図示せず。）から印加される。
【００７２】
なお、パルス発振器１８は、低い側の電圧ＶＰＬと高い側の電圧ＶＰＨの電圧パルスを出力し、例えば、電圧ＶＰＬは−０．６乃至＋０．５Ｖであり、また、電圧ＶＰＨは４Ｖ乃至１５Ｖである。ただし、電圧ＶＰＬ、電圧ＶＰＨは、半導体の不純物濃度や光電子回収ダイオードＤ２の初期化電圧あるいは後述する本発明による受光素子の幾何学的構造などに関連して最適値が存在するので、当該最適値に調整することが好ましい。
【００７３】
一方、上記した８個のＰＮ接合ダイオードのなかで、光電子回収ダイオードＤ２として動作するのは、符号１０２、１０４、１０６、１０８で示す４個のＰＮ接合ダイオードである。
【００７４】
これら４個の光電子回収ダイオード１０２、１０４、１０６、１０８には、それぞれ増幅器２０が接続され、それぞれの増幅器２０から符号Ｓ１、Ｓ２、Ｓ３、Ｓ４で示す出力信号が出力される。
【００７５】
なお、これらの光電子回収ダイオード１０２、１０４、１０６、１０８は、リセットトランジスタ１９により一定電圧に初期化されるものであり、この実施の形態においては、一定電圧として２Ｖに初期化されるものとする。
【００７６】
即ち、この受光素子１００においては、平面視において正方形の領域である表面ドープ層１３において、当該正方形の四隅にそれぞれ変調電位印加ダイオード１０１、１０３、１０５、１０７が配置され、当該正方形を構成する各辺に沿うようにして当該各辺の中間位置に４個の光電子回収ダイオード１０２、１０４、１０６、１０８が配置されている。
【００７７】
つまり、４個の変調電位印加ダイオード１０１、１０３、１０５、１０７と４個の光電子回収ダイオード１０２、１０４、１０６、１０８とは、正方形を構成する各辺に沿うようにして交互に配置されており、それらは点Ｃ（図３を参照する。）を対称の中心として点対称に配置されている。
【００７８】
なお、受光素子１００の寸法は、エピタキシャル層１２や表面ドープ層１３などにおけるＰ型不純物濃度と所望の動作電圧とに応じて決定されるべきであるが、実用上は、例えば、平面視において一辺の長さＬ１（図３を参照する。）が１０乃至５０μｍの正方形、即ち、１０乃至５０μｍ角であることが想定される。
【００７９】
次に、図４には、本発明による受光素子の実施の形態の他の例の平面構造説明図（図３に相当する図面である。）が示されている。
【００８０】
この受光素子２００は、受光素子１００の構造と比較すると、４個の変調電位印加ダイオードと４個の光電子回収ダイオードとの配置がそれぞれ入れ替えられており、受光素子１００における変調電位印加ダイオードならびに光電子回収ダイオードの配置と相補関係にある。
【００８１】
具体的には、受光素子２００においては、平面視において正方形の領域である表面ドープ層１３において、当該正方形の四隅にそれぞれ４個の光電子回収ダイオード１０２、１０４、１０６、１０８が配置され、当該正方形を構成する各辺に沿うようにして当該各辺の中間位置に４個の変調電位印加ダイオード１０１、１０３、１０５、１０７が配置されている。
【００８２】
つまり、４個の変調電位印加ダイオード１０１、１０３、１０５、１０７と４個の光電子回収ダイオード１０２、１０４、１０６、１０８とは、正方形を構成する各辺に沿うようにして交互に配置されており、それらは点Ｃ（図４を参照する。）を対称の中心として点対称に配置されている。
【００８３】
即ち、受光素子２００における８個のＰＮ接合ダイオード１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８の配置は、受光素子１００における８個のＰＮ接合ダイオード１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８の配置を点Ｃを中心として４５度回転させた配置に相当し、受光素子２００は受光素子２００と同様な動作を示す。
【００８４】
このため、以下の説明においては、図３に示す受光素子１００の構成および作用について説明し、図４に示す受光素子２００の構成および作用については、図３に示す受光素子１００の説明を援用してその説明を省略する。
【００８５】
以下に、図３および図５を参照しながら、図３に示す受光素子１００の動作について説明するものとする。
【００８６】
まず、受光素子１００の変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される電圧（印加電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４を全て電圧ＶＰＬとすれば、受光素子１００で発生したほぼ全ての光電子は４つの光電子回収ダイオード１０２、１０４、１０６、１０８のいずれかに到達する。
【００８７】
この場合、光電子は電離後、静電ポテンシャルの勾配に従って当該光電子に最も近い光電子回収ダイオードに到達すると考えられ、光電子回収ダイオードの位置に依存した空間解像度が得られることになる。即ち、単一の受光素子１００は、概ね４画素分の空間解像度を有することになる。
【００８８】
一方、受光素子１００の変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される電圧（印加電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４を全てＶＰＨ（５Ｖ以上）とすると、受光素子１００で発生したほぼ全ての光電子は変調電位印加ダイオード１０２、１０４、１０６、１０８のいずれかに吸収され、光電子回収ダイオードにはごく一部の光電子のみしか到達しないので光感度はほぼ無くなる。
【００８９】
また、変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される電圧（印加電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４として、全てに同じパルス状の電圧を周期的に与えるものとすると、単相の変調光復調器として動作する。なお、この動作は、図１に示した従来の受光素子１０の動作と等価である。
【００９０】
次に、図５には、図３に示す受光素子１００において、印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ２、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合の状態が示されている。
【００９１】
この場合には、印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加された変調電位印加ダイオード１０１の周囲には広い静電ポテンシャルの谷（符号Ｐ５で示す破線円を参照する。）が生成され、静電ポテンシャルの谷Ｐ５の領域たる変調電位印加ダイオード１０１からＬ２の距離にある２つの光電子回収ダイオード１０２、１０８に向う光電子を吸引する。
【００９２】
そのため、この２つの光電子回収ダイオード１０２、１０８の光電子回収率は相当に低くなる。
【００９３】
一方、変調電位印加ダイオード１０１による静電ポテンシャルの谷Ｐ５の影響は距離の２乗で減衰するので、距離Ｌ２より２．２倍程度長い変調電位印加ダイオード１０１からＬ３の距離にある２つの光電子回収ダイオード１０４、１０６に対しては、静電ポテンシャルの谷Ｐ５の影響は遥かに薄れ、２つの光電子回収ダイオード１０４、１０６のそれぞれ静電ポテンシャル（符号Ｐ６、Ｐ７でそれぞれ示す破線円を参照する。）が優位となって光電子を吸引する。
【００９４】
このため、この２つの光電子回収ダイオード１０４、１０６の光電子回収率は、光電子回収ダイオード１０２、１０８の光電子回収率の概ね５倍程度となる。
【００９５】
なお、図５において符号Ｐ８、Ｐ９、Ｐ１０でそれぞれ示す破線円は、印加電圧Ｖ２、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加された変調電位印加ダイオード１０３、１０５、１０７周辺の静電ポテンシャルの広がり示すものである。
【００９６】
上記においては印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加した場合について説明したが、この６Ｖの電圧値は本発明の理解を容易にするための便宜的に設定した電圧値であり、印加電圧Ｖ１を適切な電圧に調整することによって、Ｌ３の距離にある２つの光電子回収ダイオード１０４、１０６への静電ポテンシャルの谷Ｐ５の影響をある範囲で調整することが可能である。
【００９７】
即ち、印加電圧Ｖ１として印加する電圧値を適宜に選択することにより、受光素子１００の全範囲、即ち、一辺の長さがＬ１の正方形で囲まれた領域に照射される光線束で生じる光電子を１００％としたときに、例えば、印加電圧Ｖ１を印加した変調電位印加ダイオード１０１に約５０％の光電子が回収され、変調電位印加ダイオード１０１から距離Ｌ３にある２つの光電子回収ダイオード１０４、１０６のそれぞれに約２０％以上の光電子が回収され、変調電位印加ダイオード１０１から距離Ｌ２にある２つの光電子回収ダイオード１０２、１０８のそれぞれに約５％以下の光電子が回収されるように調整することが可能である。
【００９８】
なお、絶対値としての最適な印加電圧は製造プロセスなどに依存してバラツキがあるが、半導体層を積層して構成された受光素子１００の構造は、半導体構造において極めて安定した要素であり、各ＰＮ接合ダイオードごと、あるいは、各受光素子１００ごとでの差異は極めて少ないものとなる。
【００９９】
図５を参照しながら行った上記説明においては、受光素子１００において、印加電圧Ｖ１として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ２、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合の状態を説明したが、印加電圧Ｖ２として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合についても、上記において説明した場合と同様である。
【０１００】
即ち、印加電圧Ｖ２として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合には、変調電位印加ダイオード１０３に静電ポテンシャルの谷が広がり、２つの光電子回収ダイオード１０２、１０４は光感度を失い、残り２つの光電子回収ダイオード１０６、１０８は光感度を有することになる。
【０１０１】
同様に、印加電圧Ｖ３として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ２、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合には、変調電位印加ダイオード１０５に静電ポテンシャルの谷が広がり、２つの光電子回収ダイオード１０４、１０６は光感度を失い、残り２つの光電子回収ダイオード１０２、１０８は光感度を有することになる。
【０１０２】
そして、印加電圧Ｖ４として電圧ＶＰＨ（６Ｖ）の電圧を印加し、印加電圧Ｖ１、Ｖ２、Ｖ３としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加した場合には、変調電位印加ダイオード１０７に静電ポテンシャルの谷が広がり、２つの光電子回収ダイオード１０６、１０８は光感度を失い、残り２つの光電子回収ダイオード１０２、１０４は光感度を有することになる。
【０１０３】
即ち、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として、そのいずれか一つに電圧ＶＰＨ（６Ｖ）を印加し、それ以外に電圧ＶＰＬ（０Ｖ）を印加した場合には、印加電圧として電圧ＶＰＨ（６Ｖ）を印加された変調電位印加ダイオードからＬ２の距離にある２つの光電子回収ダイオードの光感度が失われ、印加電圧として電圧ＶＰＨ（６Ｖ）を印加された変調電位印加ダイオードからＬ３の距離にある残りの２つの光電子回収ダイオードの光感度は良好となる。
【０１０４】
なお、本発明による受光素子においては、図３ならびに図４に示すように、変調電位印加ダイオードと光電子回収ダイオードとを対称性の良い配置にすることが好ましく、また、変調電位印加ダイオードならびに光電子回収ダイオード以外の他の回路要素についても、対称性の良い配置とすることが好ましい。
【０１０５】
こうした対称性の良い配置が崩れると、電子回収効率の低下や非対称、非線形な特性を有することになる恐れがあるが、そうした点が問題にならないようであれば、変調電位印加ダイオードと光電子回収ダイオードやその他の回路要素を必ずしも対称性の良い配置とするには及ばない。
【０１０６】
また、図３に示す受光素子１００ならびに図４に示す受光素子２００の中央、即ち、受光素子１００ならびに受光素子２００における対称の中心たる点Ｃの領域には、ＰＮ接合ダイオードが配置されない空間がある。
【０１０７】
この空間に別途の目的でＰＮ接合ダイオードなどを配置することも可能ではあるが、後述する図１４ならびに図１５に示すように、例えば、画素読み出し回路などを配置することが好ましい。
【０１０８】
なお、上記において説明したように光電子回収ダイオード１０２、１０４、１０６、１０８はそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷−電圧変換の機能を兼ね備えている。
【０１０９】
次に、図６には、受光素子１００において、印加電圧Ｖ１、Ｖ２として電圧ＶＰＨ（４Ｖ）の電圧を印加し、印加電圧Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加し、４つの変調電位印加ダイオードのうち２つの変調電位印加ダイオード１０１、１０３に静電ポテンシャルの谷Ｐ１１を広げた状態を示している。
【０１１０】
この場合には、印加電圧として電圧ＶＰＨ（４Ｖ）の電圧の印加された２つの変調電位印加ダイオード１０１、１０３に挟まれた光電子回収ダイオード１０２の光電子回収率は極めて低くなり、２つの変調電位印加ダイオード１０１、１０３から最も離れた対極に位置する光電子回収ダイオード１０６の光電子回収率は高く、２つの変調電位印加ダイオード１０１、１０３に対して光電子回収ダイオード１０２よりも遠く、かつ、光電子回収ダイオード１０６よりも近い中間距離に位置する２つの光電子回収ダイオード１０４、１０８は中間的な光電子回収率となる。
【０１１１】
数値でいうならば、例えば、受光素子１００の全範囲、即ち、一辺の長さがＬ１の正方形で囲まれた領域に照射される光線束で生じる光電子を１００％としたとき、印加電圧として４Ｖの電圧の印加された変調電位印加ダイオード１０１に約２５％の光電子が回収され、印加電圧として４Ｖの電圧の印加された変調電位印加ダイオード１０３に約２５％の光電子が回収され、光電子回収ダイオード１０４に約１０％の光電子が回収され、光電子回収ダイオード１０８に約１０％の光電子が回収され、光電子回収ダイオード１０６に約３０％の光電子が回収される。
【０１１２】
なお、図６において符号Ｐ１２、Ｐ１３でそれぞれ示す破線円は、印加電圧Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＬ（０Ｖ）の電圧を印加された変調電位印加ダイオード１０５、１０７周辺の静電ポテンシャルの広がり示すものである。
【０１１３】
また、図６において符号Ｐ１４で示す破線円は、光電子回収ダイオード１０６の静電ポテンシャルの広がり示すものである。
【０１１４】
ここで、図５ならびに図６を参照しながら説明した変調電位印加ダイオードへの電圧の印加方法は、所望する動作モードにより選択すればよく、変調電位印加ダイオードの印加電圧たる電圧ＶＰＨおよび電圧ＶＰＬを調整することにより、光の利用効率や分別能力、即ち、光感度を失わせた光電子回収ダイオードの信号と光感度を有する光電子回収ダイオードの信号との比を最適化することが可能である。
【０１１５】
一般的には、変調電位印加ダイオードへ印加する印加電圧たる電圧ＶＰＨと電圧ＶＰＬとの差、即ち、振幅を大きめに設定すると、光利用効率は低下するが分別能力が向上する傾向となり、それとは逆に、変調電位印加ダイオードへ印加する印加電圧たる電圧ＶＰＨと電圧ＶＰＬとの差、即ち、振幅を小さめに設定すると、光利用効率は向上するが分別能力が低下する傾向になり、実験的に所望の動作モードに最適な印加電圧を求めることができる。
【０１１６】
なお、受光素子１００において、４個の変調電位印加ダイオードのなかで任意の３個の変調電位印加ダイオードに対し、高い印加電圧として電圧ＶＰＨ（例えば、４Ｖである。）を印加することも可能である。具体的には、例えば、印加電圧Ｖ１、Ｖ３、Ｖ４としてそれぞれ電圧ＶＰＨ（４Ｖ）の電圧を印加し、印加電圧Ｖ２として電圧ＶＰＬ（０Ｖ）の電圧を印加する場合などである。
【０１１７】
この場合にも、受光素子１００においては、上記に説明したと同様な光電子の回収が行われることは勿論である。
【０１１８】
次に、図７には、図３に示す受光素子１００の構成を基本単位として、これら基本単位が多数縦横に配列するようにした受光素子の構成例を示している。
【０１１９】
なお、図示を簡易化して本発明の理解を容易にするために、図７においてはＰＮ接合ダイオードにより構成される変調電位印加ダイオードＤ１（１０１、１０３、１０５、１０７）および光電子回収ダイオードＤ２（１０２、１０４、１０６、１０８）のみを簡素化して図示し、他の構成の図示は省略した。
【０１２０】
図７に示す受光素子３００において破線で囲まれた領域Ａ１内の構成が、図３に示す受光素子１００の構成と同一の構成を備えた基本単位Ｕである。
【０１２１】
そして、図７に示す受光素子３００において一点鎖線で囲まれた領域Ａ２が、反復複写配置によって受光素子３００の領域全体を構成する単位である。
【０１２２】
即ち、図７に示す受光素子３００において、一点鎖線で囲まれた領域Ａ２の右隣の一点鎖線で囲まれた領域Ａ３、一点鎖線で囲まれた領域Ａ３の下側の一点鎖線で囲まれた領域Ａ４および一点鎖線で囲まれた領域Ａ２の下側の一点鎖線で囲まれた領域Ａ５は、それぞれ一点鎖線で囲まれた領域Ａ２と同じ構成を備えている。
【０１２３】
ここで、受光素子３００の一点鎖線で囲まれた領域Ａ２には、破線で囲まれた領域Ａ１内の構成である基本単位Ｕが含まれるとともに、図７上において変調電位印加ダイオード１０３を挟んで光電子回収ダイオード１０２が左右対称配置されるように光電子回収ダイオード１０２がさらに１個配置され、図７上において変調電位印加ダイオード１０５を挟んで光電子回収ダイオード１０６が左右対称配置されるように光電子回収ダイオード１０６がさらに１個配置され、図７上において変調電位印加ダイオード１０５を挟んで光電子回収ダイオード１０４が上下対称配置されるように光電子回収ダイオード１０４がさらに１個配置され、図７上において変調電位印加ダイオード１０７を挟んで光電子回収ダイオード１０８が上下対称配置されるように光電子回収ダイオード１０８がさらに１個配置されている。
【０１２４】
従って、領域Ａ２の一部と領域Ａ３の一部とにより構成さる二点鎖線で示す領域Ａ６において、基本単位Ｕの左右鏡像配列が形成されることになる。
【０１２５】
同様に、領域Ａ２の一部と領域Ａ５の一部とにより構成さる三点鎖線で示す領域Ａ７において、基本単位Ｕの上下鏡像配列が形成されることになる。
【０１２６】
ここで、基本単位Ｕを構成する８個のＰＮダイオードを画素とすると、基本単位に隣接した領域も鏡像ではあるが画素が構成され、空間解像力は水平垂直方向それぞれ２倍になる。
【０１２７】
なお、上記したように、この図７においてはＰＮ接合ダイオード以外の増幅器や配線などの図示を省略したが、実際には、受光素子３００を構成する全ての変調電位印加ダイオード１０１は互いに直接金属配線で接続され、受光素子３００を構成する全ての変調電位印加ダイオード１０３は互いに直接金属配線で接続され、受光素子３００を構成する全ての変調電位印加ダイオード１０５は互いに直接金属配線で接続され、受光素子３００を構成する全ての変調電位印加ダイオード１０７は互いに直接金属配線で接続されていて、変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加される印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４は、それぞれ受光素子３００全体、即ち、画素全体に一斉に印加される。
【０１２８】
一方、全ての光電子回収ダイオード１０２、１０４、１０６、１０８には、それぞれ全て独立な増幅器、リセット回路、選択回路などが接続されているものであって、これにより所望の走査制御が行うことが可能な撮像素子が構成される。
【０１２９】
次に、図８には、受光素子３００において、印加電圧Ｖ１として電圧ＶＰＨの電圧を印加し、印加電圧Ｖ２、Ｖ３、Ｖ４として電圧ＶＰＬの電圧を印加した場合を示す動作の説明図が表されている。
【０１３０】
なお、図８において、符号Ｐ１５で示す破線円は印加電圧Ｖ１として電圧ＶＰＨの電圧を印加された変調電位印加ダイオード１０１周辺の静電ポテンシャルの広がり示すものである。また、黒く塗りつぶした光電子回収ダイオード１０２、１０８は光感度を持たないことを示している。
【０１３１】
また、図９には、受光素子３００において、印加電圧Ｖ２として電圧ＶＰＨの電圧を印加し、印加電圧Ｖ１、Ｖ３、Ｖ４として電圧ＶＰＬの電圧を印加した場合を示す動作説明図が表されている。
【０１３２】
なお、図９において、符号Ｐ１６で示す破線円は印加電圧Ｖ２として電圧ＶＰＨの電圧を印加された変調電位印加ダイオード１０３周辺の静電ポテンシャルの広がり示すものである。また、黒く塗りつぶした光電子回収ダイオード１０２、１０４は光感度を持たないことを示している。
【０１３３】
図８ならびに図９に示すように、電圧ＶＰＨの電圧を印加した変調電位印加ダイオードの周囲の光電子回収ダイオード（図８においては光電子回収ダイオード１０２、１０８であり、図９においては光電子回収ダイオード１０２、１０４である。）の感度が失われ、対極に位置する変調電位印加ダイオード（図８においては変調電位印加ダイオード１０５であり、図９においては変調電位印加ダイオード１０７である。）の周囲の光電子回収ダイオード（図８においては光電子回収ダイオード１０４、１０６であり、図９においては光電子回収ダイオード１０６、１０８である。）の感度は保たれることになる。
【０１３４】
なお、図示は省略するが、受光素子３００において、印加電圧Ｖ３として電圧ＶＰＨの電圧を印加するとともに印加電圧Ｖ１、Ｖ２、Ｖ４として電圧ＶＰＬの電圧を印加した場合や、印加電圧Ｖ４として電圧ＶＰＨの電圧を印加するとともに印加電圧Ｖ１、Ｖ２、Ｖ３として電圧ＶＰＬの電圧を印加した場合も、図８ならびに図９に示す場合と同様に、電圧ＶＰＨの電圧を印加した変調電位印加ダイオード周辺の光電子回収ダイオードの感度は失われる。
【０１３５】
次に、図１０（ａ）は、図５、図７、図８、図９で説明した印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４のうちのいずれか一つに電圧ＶＰＨの電圧のパルス電圧を印加する場合の時系列を示したタイミングチャートである。
【０１３６】
即ち、図１０（ａ）に示すように、印加電圧Ｖ１としてパルス電圧ＰＬ１、次に印加電圧Ｖ２としてパルス電圧ＰＬ２、次に印加電圧Ｖ３としてパルス電圧ＰＬ３、次に印加電圧Ｖ４としてパルス電圧ＰＬ４というように、パルスデューティ２５％のパルスで印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４にパルス電圧を順次に印加して、変調電位印加ダイオード１０１、１０３、１０５、１０７を順次に動作させる。
【０１３７】
その結果として、図１０（ｂ）に示すように、光電子回収ダイオード１０２、１０４、１０６、１０８の出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４として、それぞれＥ１、Ｅ２、Ｅ３、Ｅ４で示したような受光効率に従った当該時間に、当該受光素子全体に照射された光に対応する光電子が回収された結果が出力され、寄生容量あるいはその他の回路要素に含まれる容量の電圧として蓄積される。
【０１３８】
なお、光感度を持つ位相角は、光電子回収ダイオード１０２が１８０度〜０度の範囲（符号Ｅ１を参照する。）となり、光電子回収ダイオード１０４が９０度〜２７０度の範囲（符号Ｅ２を参照する。）となり、光電子回収ダイオード１０６は光電子回収ダイオード１０２の逆位相（符号Ｅ３を参照する。）となり、光電子回収ダイオード１０８は光電子回収ダイオード１０４の逆位相（符号Ｅ４を参照する。）となる。
【０１３９】
ここで、図１１には、受光素子３００における光電子回収ダイオード１０２、１０４、１０６、１０８の有効な受光領域を示し、基本単位Ｕの領域を注目する画素とするとき、光電子回収ダイオード１０２の周囲の領域Ａ８、光電子回収ダイオード１０４の周囲の領域Ａ９、光電子回収ダイオード１０６の周囲の領域Ａ１０、光電子回収ダイオード１０８の周囲の領域Ａ１１が、それぞれ光感度を持つ領域である。
【０１４０】
ここで、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として、図１０（ａ）に示したパルス列の電圧が変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加されると、基本単位Ｕにおける領域Ａ８、Ａ９、Ａ１０、Ａ１１の光感度領域は、図１１において時計回りで切り替わる。
【０１４１】
さらに詳細に説明すれば、受光素子３００への光線の侵入角度や電子の散乱などに依存した位置の不確定さにより受光領域の重なりはあるが、本発明による受光素子の時間的な感度変調と感度領域の位置依存性とは互いに従属しており独立ではない。
【０１４２】
例えば、図１１において、画素の受光領域としての基本単位Ｕの上半分の反射率が低く、かつ、下半分の反射率が高い被写体では、光電子回収ダイオード１０２に回収された光電子数と光電子回収ダイオード１０６に回収された光電子数とで評価されるべき０度と１８０度の位相差分が、光電子回収ダイオード１０６で本来より多く、また、光電子回収ダイオード１０２で本来より少なくなるため、誤った評価結果が得られることになる。この問題は、１枚の取得画像だけで解決するのは困難である。
【０１４３】
このため、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として、図１２（ａ）に示したパルス列の電圧ＰＬ５、ＰＬ６、ＰＬ７、Ｐ８を変調電位印加ダイオード１０１、１０３、１０５、１０７にそれぞれ印加すると、各光電子回収ダイオードの受光効率は、図１２（ｂ）に示すように、光電子回収ダイオード１０２が０〜１８０度（符号Ｅ５を参照する。）の位相角で高くなり、光電子回収ダイオード１０４が２７０度〜９０度（符号Ｅ６を参照する。）の位相角で高くなり、光電子回収ダイオード１０６が光電子回収ダイオード１０２の逆位相（符号Ｅ７を参照する。）の位相角で高くなり、光電子回収ダイオード１０８が光電子回収ダイオード１０４の逆位相（符号Ｅ８を参照する。）の位相角で高くなる。
【０１４４】
この図１２（ｂ）に示す４個の受光効率と上記した図１０（ｂ）に示す４個の受光効率とを比較すると、光電子回収ダイオード１０２と光電子回収ダイオード１０６との関係と、光電子回収ダイオード１０４と光電子回収ダイオード１０８との関係とが入れ替わっている。
【０１４５】
具体的には、図１０（ａ）に示す印加電圧のパルス列においては、位相角０度が光電子回収ダイオード１０６、位相角１８０度が光電子回収ダイオード１０２、位相角９０度が光電子回収ダイオード１０４、位相角２７０度が光電子回収ダイオード１０８であるが、図１２（ａ）に示す印加電圧のパルス列においては、位相角０度が光電子回収ダイオード１０２、位相角１８０度が光電子回収ダイオード１０６、位相角９０度が光電子回収ダイオード１０８、位相角２７０度が光電子回収ダイオード１０４となる。
【０１４６】
即ち、時間的な感度変調と感度領域の位置依存性とは互いに従属しているが、変調電位印加ダイオードへ印加する印加電圧のパルス列の与え方で交換が可能であり、少なくとも静止した被写体を対象とするならば、２枚の画像を加算処理することで位置依存性はほぼ完全に補償される。
【０１４７】
さらに、光電子回収ダイオード１０２と光電子回収ダイオード１０６とよりなる組と、光電子回収ダイオード１０４と光電子回収ダイオード１０８とよりなる組との位相を入れ替えたパルス列を用意すれば、さらなる完全な補償が可能になる。
【０１４８】
なお、移動被写体に関する補償については、その補償は上記において説明したほど簡単ではなく、任意な移動被写体での完全な補償は困難である。
【０１４９】
しかしながら、本発明による受光素子の構造は極めて単純であるため、本発明による受光素子を高い密度で画素として実装した小型な高解像撮像素子を実現することは容易であり、そのメリットを生かすことで高速な画面走査回路を周辺部に集積することは困難ではない。当然のことではあるが、画像取得時間が短くなるほど、移動被写体による計測誤差は減少する。
【０１５０】
次に、図１３（ａ）には、本発明による受光素子１００、２００、３００の各変調電位印加ダイオードに印加する印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４として電圧ＶＰＨと電圧ＶＰＬの振幅を持つ正弦波電圧を印加する場合の時系列を示したタイミングチャートが示されており、また、図１３（ｂ）には、光電子回収ダイオードの受光効率のタイミングチャートが示されている。
【０１５１】
ここで、印加電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４へ印加する正弦波電圧は、それぞれ波形Ｗ１、Ｗ２、Ｗ３、Ｗ４で示す４位相の正弦波電圧である。
【０１５２】
変調電位印加ダイオードの周囲にできる静電ポテンシャルの谷の深さは、変調電位印加ダイオードへの印加電圧の平方根に比例するので、光電子回収ダイオード１０２、１０４、１０６、１０８の受光効率をそれぞれ示す波形Ｗ５、Ｗ６、Ｗ７、Ｗ８は若干の歪みを呈するが、基本動作としての位相変調にはなんらの問題はない。
【０１５３】
即ち、本発明による受光素子１００、２００、３００においては、このようなに正弦波電圧での動作が可能であるため、変調電位印加ダイオードへ印加する電圧を非常に高周波にすることが可能である。
【０１５４】
なお、変調電位印加ダイオードへ印加する電圧の周波数の上限を最終的に決定する因子は、空乏層を形成するエピタキシャル層１２をポテンシャル勾配に沿って走行する電子の移動速度と考えられ、印加電圧を１Ｖとし、Ｌ１が１０μｍ程度である１０μｍ角程度の大きさの各画素を想定するならば、走行時間は６６０ｐｓｅｃであり、周波数では３００ＭＨｚ程度と想定される。
【実施例】
【０１５５】
図１４には、本発明による受光素子を集積回路とする場合のレイアウト例が示されている。
【０１５６】
図７の領域Ａ２に示したように、４つの変調電位印加ダイオード１０１、１０３、１０５、１０７と８つの光電子回収ダイオード１０２（２個）、１０４（２個）、１０６（２個）、１０８（２個）が機能的な反復配置の最小単位であり、図１４にはその機能的な反復配置の最小単位のみを示している。
【０１５７】
この機能的な反復配置の最小単位は、さらに４つのサブ領域に分割でき、サブ領域は１つの変調電位印加ダイオード１０１、隣接する２つの光電子回収ダイオード１０２、１０８、およびこれら２つの光電子回収ダイオード１０２、１０８の信号をリセット、増幅、選択するための回路要素領域４００で構成される。
【０１５８】
回路要素領域４００には、一般的な３トランジスタ型画素読み出し回路などが２組包含され、光電子回収ダイオード１０２、１０８とは金属配線４０２、４０４により接続される。
【０１５９】
こうしたサブ領域を縦横に複写し、縦２領域、横２領域をそれぞれ配列することで、レイアウト上は機能的な反復配置の最小単位全体を配置できる。
【０１６０】
こうしたレイアウトの受光素子を撮像素子として走査読み出しを行なうためには、制御線や読み出し線が必要であり、それらの金属配線は回路要素領域４００の上を通過する形式が最も効率よく配線できるので、横方向に制御線の配線４０６と縦方向に読み出し線および電源線よりなる配線４０８とは、回路要素領域４００上で交差するような配置になる。
【０１６１】
なお、制御線と読み出し線および電源線とを縦方向とするか横方向とするかは読み出し方法により任意に選択されるので、上記は便宜的な例である。
【０１６２】
変調電位印加ダイオードに接続する金属配線４１０の方向も任意であるが、図１４においては便宜的に横方向とした。
【０１６３】
なお、本来、配線は図示した領域の上下左右を貫く線であるが、このように図示すると配線下の要素が見えなくなるので、図１４においては、説明に必要な符号１０１、１０２、１０８、４００、４０２、４０４で示す各構成要素の直上の配線は適宜に除去した形で図示した。
【０１６４】
次に、図１５には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。
【０１６５】
図１５に示すレイアウトと図１４にレイアウトとを比較すると、両者はほぼ同じレイアウトを備えているが、図１５に示したレイアウトの例は、機能的な反復配置の最小単位をそのままレイアウト上の複写単位とした場合を示している。
【０１６６】
この図１５に示すレイアウトの特徴は、回路要素領域４００が、その横方向の対辺に配置された光電子回収ダイオード１０４、１０８にそれぞれ金属配線４１２、４１４されている。
【０１６７】
また、回路要素領域４００の右隣の回路要素領域４００’は、縦方向の対辺に配置された光電子回収ダイオード１０２、１０６にそれぞれ金属配線４１６、４１８されている。
【０１６８】
回路要素領域４００（４００’）の対辺に配置された光電子回収ダイオードは、逆位相の復調を担っているので、当該回路要素領域４００（４００’）ではアナログ的な演算による差分検出などを行うのに都合がよい。
【０１６９】
例えば、本願出願人による出願にかかる特開２００８−８９３４６号公報に記載された構成などを組み込むことによって、背景光の除去などの機能を組み込むことが可能となる。
【０１７０】
なお、領域Ａ２を反復配置した場合には、隣接する光電子回収ダイオードに配線する必要があるので、一部の回路要素領域４００’’、４００’’’は領域間を接続する金属配線４２０、４２２を適宜に変更配置する。
【０１７１】
次に、図１６（ａ）には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。
【０１７２】
この図１６（ａ）に示す例は、１つの画素に対して３対のＰＮ接合ダイオードを配置している。
【０１７３】
具体的には、正三角形のそれぞれの頂点に変調電位印加ダイオードＤ１（図１６（ａ）において「Ａ」、「Ｂ」、「Ｃ」でそれぞれ示す。）を配置し、正三角形の各辺の中点にそれぞれ光電子回収ダイオードＤ２（図１６（ｂ）において「１」、「２」、「３」でそれぞれ示す。）を配置している。
【０１７４】
この図１６（ａ）に示すレイアウトの撮像素子については、図１６（ｂ）に示す３位相のパルス列で各変調電位印加ダイオードＤ１を駆動すると（図１６（ｂ）における「Ａ」、「Ｂ」、「Ｃ」は、図１６（ａ）において「Ａ」、「Ｂ」、「Ｃ」でそれぞれ示す変調電位印加ダイオードＤ１の印加電圧波形を示す。）、図１６（ｂ）に示したような受光効率の変化が得られる（図１６（ｂ）における「１」、「２」、「３」は、図１６（ａ）において「１」、「２」、「３」でそれぞれ示す光電子回収ダイオードＤ２の受光効率波形をを示す。）。
【０１７５】
次に、図１７（ａ）（ｂ）（ｃ）には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。
【０１７６】
ここで、図１７（ａ）および図１７（ｂ）に示すレイアウト例は、２位相での復調を可能とするＰＮ接合ダイオードの配置例である。
【０１７７】
具体的には、図１７（ａ）に示す例は、１個の変調電位印加ダイオードＤ１に対して２個の光電子回収ダイオードＤ２を対称的に配置している。
【０１７８】
また、図１７（ｂ）に示す例は、１個の変調電位印加ダイオードＤ１に対して２個の光電子回収ダイオードＤ２を対称配置かつ交互配置して、高密度の実装を可能にしている。
【０１７９】
さらに、図１７（ｃ）に示すレイアウト例は、図１７（ａ）のレイアウトの配置法に準じた方法で配置した例であり、４位相の復調を効果的に行なう配置である。
【０１８０】
上記において説明した図３ならびに図４に示す配置では、位置と位相との従属性が問題となることがあるが、図１７（ａ）ならびに図１７（ｃ）に示す配置では、位置依存性が少なくなる。
【０１８１】
なお、上記した実施の形態や実施例は、以下の（１）乃至（７）に説明するように変形してもよい。
【０１８２】
（１）上記した説明においては、変調電位印加ダイオードＤ１と光電子回収ダイオードとをそれぞれ４個ずつ備えた場合について示したが、変調電位印加ダイオードＤ１と光電子回収ダイオードとの数はそれぞれ４個ずつに限られるものではないことは勿論である。即ち、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とは、それぞれ少なくとも２個以上を備えるようにすればよい。つまり、少なくもと２個の変調電位印加ダイオードＤ１と２個の光電子回収ダイオードＤ２とを設ければよく、変調電位印加ダイオードＤ１の個数や光電子回収ダイオードＤ２の個数は、設計条件などに応じて任意の数を選択してよい。
【０１８３】
（２）上記した説明においては、静電ポテンシャルを制御する機能を担わせるＰＮ接合ダイオードたる変調電位印加ダイオードＤ１に印加する印加電圧の例として０乃至６Ｖの電圧範囲を示したが、この電圧範囲はこれに限られるものではないことは勿論である。例えば、本願発明者による実験ならびに数値計算によれば、半導体基板１１の基板電圧を基準として、−０．６乃至＋１５Ｖの電圧範囲の直流電圧、−０．６乃至＋１５Ｖの電圧範囲のパルス電圧、−０．６乃至＋１５Ｖの電圧範囲の交流電圧を印加するようにしてもよい。
【０１８４】
（３）上記した説明においては、光電子を回収させる機能を担わせるＰＮ接合ダイオードたる光電子回収ダイオードＤ２に接続される増幅器２０の入力端の電圧は１乃至２Ｖの電圧範囲で初期化される旨を示したが、この電圧範囲はこれに限られるものではないことは勿論である。例えば、本願発明者による実験ならびに数値計算によれば、半導体基板１１の基板電圧を基準として、＋１乃至＋５Ｖの電圧範囲に初期化されるようにすればよい。
【０１８５】
なお、光電子回収ダイオードＤ２に接続される増幅器２０の入力端の電圧は、変調電位印加ダイオードＤ１への印加されるパルス電圧の中心程度の電圧に設定することが好ましい。
【０１８６】
（４）上記した説明においては、本発明による受光素子を表面照射型素子として構成した場合について説明したが、これに限られるものではないことは勿論であり、本発明による受光素子を裏面照射型素子、即ち、半導体基板１１側からの光の照射である裏面光照射による光を受光する受光素子として構成してもよい。
【０１８７】
なお、本発明による受光素子を裏面照射型素子として構成する際には、半導体基板１１以外の構造は、上記において説明した本発明による受光素子を表面照射型素子として構成する場合と同一の構造を備えるようにすればよい。
【０１８８】
ただし、裏面照射型素子における半導体基板１１は、光が透過可能なように厚さを薄く構成するととともに、Ｐ型不純物濃度を裏面照射型素子よりも濃くする。具体的には、１×１０１８乃至１×１０２２／ｃｍ３程度とすることが好ましい。
【０１８９】
（５）上記した説明においては、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際にその配置が点対称となるように配置したが、これに限られるものではないことは勿論である。即ち、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際には、その配置が対称性を有するように配置することが好ましいが、必ずしも厳密に対称性を維持するようにしなくてもよい。また、対称に配置する際にも、点対称に限られるものではなく、線対称などの対称性であってもよい。
【０１９０】
（６）上記した説明においては、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際にその配置が交互に位置するように配置したが、これに限られるものではないことは勿論である。即ち、変調電位印加ダイオードＤ１と光電子回収ダイオードＤ２とを配置する際には、その配置が交互に位置するように配置することが好ましいが、必ずしも厳密に交互に配置しなくてもよい。
【０１９１】
（７）上記した実施の形態、実施例ならびに上記した（１）乃至（６）に示す変形例は、適宜に組み合わせるようにしてもよいことは勿論である。
【産業上の利用可能性】
【０１９２】
本発明は、高速な応答を要求される固体撮像素子、例えば、ＴＯＦ（光飛行時間計測）型距離画像センサーなどを構成する受光素子として利用することができる。
【符号の説明】
【０１９３】
１０、１００、２００、３００ 受光素子
１１ 半導体基板
１２ エピタキシャル層
１３ 表面ドープ層
１４、１５ Ｎ型領域
１６、１７ 高濃度Ｎ型拡散領域
１８ パルス発振器
１９ リセットトランジスタ
２０ 増幅器
２１ パルス発振器
１０１、１０３、１０５、１０７ 変調電位印加ダイオード
１０２、１０４、１０６、１０８ 光電子回収ダイオード
４００、４００’、４００’’、４００’’’ 回路要素領域
４０２、４０４、４１０、４１２、４１４、４１６、４１８、４２０、４２２ 金属配線
４０６、４０８ 配線
【特許請求の範囲】
【請求項１】
Ｐ型不純物濃度が１×１０１４／ｃｍ３以上の半導体基板上にＰ型不純物濃度が３×１０１２乃至５×１０１４／ｃｍ３のエピタキシャル層を４乃至３０μｍの厚さに積層し、
前記エピタキシャル層上にＰ型不純物濃度が３×１０１４乃至２×１０１８／ｃｍ３の表面ドープ層を積層し、
前記表面ドープ層の少なくとも４箇所以上の領域に、前記エピタキシャル層の上面に達するようにＮ型ウェルを分離して形成することにより、少なくとも４個以上のＰＮ接合ダイオードを分離して形成し、
前記少なくとも４個以上のＰＮ接合ダイオードのなかで少なくとも２個以上のＰＮ接合ダイオードに電圧を印加して、前記エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、
前記少なくとも４個以上のＰＮ接合ダイオードのなかで前記変調電位印加ダイオードと重複しない少なくとも２個以上のＰＮ接合ダイオードは、前記エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、
前記少なくとも２個以上の変調電位印加ダイオードへそれぞれ印加する電圧の位相を変化させて前記エピタキシャル層内の静電ポテンシャルの勾配を制御し、光の照射により前記エピタキシャル層で生成された光電子の前記少なくとも２個以上の光電子回収ダイオードへの移動を制御する
ことを特徴とする受光素子。
【請求項２】
請求項１に記載の受光素子において、
前記少なくとも２個以上の光電子回収ダイオードはそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷−電圧変換を行う
ことを特徴とする受光素子。
【請求項３】
請求項１または２のいずれか１項に記載の受光素子において、
前記少なくとも２個以上の変調電位印加ダイオードと前記少なくとも２個以上の光電子回収ダイオードとは、前記表面ドープ層上に対称性を有して配置された
ことを特徴とする受光素子。
【請求項４】
請求項１、２または３のいずれか１項に記載の受光素子において、
前記少なくとも２個以上の変調電位印加ダイオードと前記少なくとも２個以上の光電子回収ダイオードとは、前記表面ドープ層上に交互に配置された
ことを特徴とする受光素子。
【請求項５】
請求項１、２、３または４のいずれか１項に記載の受光素子において、
前記少なくとも２個以上の変調電位印加ダイオードに印加する電圧は、前記半導体基板の基板電圧を基準として、−０．６乃至＋１５Ｖの電圧範囲の直流電圧、−０．６乃至＋１５Ｖの電圧範囲のパルス電圧、−０．６乃至＋１５Ｖの電圧範囲の交流電圧であり、
前記少なくとも２個以上の光電子回収ダイオードは、前記半導体基板の基板電圧を基準として、＋１乃至＋５Ｖの電圧範囲に初期化される
ことを特徴とする受光素子。
【請求項６】
請求項１、２、３、４または５のいずれか１項に記載の受光素子において、
表面光照射または裏面光照射による光を受光する
ことを特徴とする受光素子。
【請求項１】
Ｐ型不純物濃度が１×１０１４／ｃｍ３以上の半導体基板上にＰ型不純物濃度が３×１０１２乃至５×１０１４／ｃｍ３のエピタキシャル層を４乃至３０μｍの厚さに積層し、
前記エピタキシャル層上にＰ型不純物濃度が３×１０１４乃至２×１０１８／ｃｍ３の表面ドープ層を積層し、
前記表面ドープ層の少なくとも４箇所以上の領域に、前記エピタキシャル層の上面に達するようにＮ型ウェルを分離して形成することにより、少なくとも４個以上のＰＮ接合ダイオードを分離して形成し、
前記少なくとも４個以上のＰＮ接合ダイオードのなかで少なくとも２個以上のＰＮ接合ダイオードに電圧を印加して、前記エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、
前記少なくとも４個以上のＰＮ接合ダイオードのなかで前記変調電位印加ダイオードと重複しない少なくとも２個以上のＰＮ接合ダイオードは、前記エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、
前記少なくとも２個以上の変調電位印加ダイオードへそれぞれ印加する電圧の位相を変化させて前記エピタキシャル層内の静電ポテンシャルの勾配を制御し、光の照射により前記エピタキシャル層で生成された光電子の前記少なくとも２個以上の光電子回収ダイオードへの移動を制御する
ことを特徴とする受光素子。
【請求項２】
請求項１に記載の受光素子において、
前記少なくとも２個以上の光電子回収ダイオードはそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷−電圧変換を行う
ことを特徴とする受光素子。
【請求項３】
請求項１または２のいずれか１項に記載の受光素子において、
前記少なくとも２個以上の変調電位印加ダイオードと前記少なくとも２個以上の光電子回収ダイオードとは、前記表面ドープ層上に対称性を有して配置された
ことを特徴とする受光素子。
【請求項４】
請求項１、２または３のいずれか１項に記載の受光素子において、
前記少なくとも２個以上の変調電位印加ダイオードと前記少なくとも２個以上の光電子回収ダイオードとは、前記表面ドープ層上に交互に配置された
ことを特徴とする受光素子。
【請求項５】
請求項１、２、３または４のいずれか１項に記載の受光素子において、
前記少なくとも２個以上の変調電位印加ダイオードに印加する電圧は、前記半導体基板の基板電圧を基準として、−０．６乃至＋１５Ｖの電圧範囲の直流電圧、−０．６乃至＋１５Ｖの電圧範囲のパルス電圧、−０．６乃至＋１５Ｖの電圧範囲の交流電圧であり、
前記少なくとも２個以上の光電子回収ダイオードは、前記半導体基板の基板電圧を基準として、＋１乃至＋５Ｖの電圧範囲に初期化される
ことを特徴とする受光素子。
【請求項６】
請求項１、２、３、４または５のいずれか１項に記載の受光素子において、
表面光照射または裏面光照射による光を受光する
ことを特徴とする受光素子。
【図１０】
【図１２】
【図１３】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１１】
【図１４】
【図１５】
【図１６】
【図１７】
【図１２】
【図１３】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１１】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−８９８７３（Ｐ２０１３−８９８７３Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３０９９１（Ｐ２０１１−２３０９９１）
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（３０６０３３７１５）ブレインビジョン株式会社 (6)
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【出願人】（３１１０１５５５１）
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（３０６０３３７１５）ブレインビジョン株式会社 (6)
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【出願人】（３１１０１５５５１）
【Ｆターム（参考）】
[ Back to top ]