固体撮像装置、撮像装置および撮像方法
【課題】ＡＤ変換の処理時間を短くすることができるようにする。
【解決手段】 画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値がディジタルデータとして取得され、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値がディジタルデータとして取得される。
【解決手段】 画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値がディジタルデータとして取得され、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値がディジタルデータとして取得される。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、撮像装置および撮像方法に関し、特にＡＤ変換の処理時間を短くすることができるようにした固体撮像装置、撮像装置および撮像方法に関する。
【背景技術】
【０００２】
近年では、固体撮像装置の一例として、CCD（Charge Coupled Device ）イメージセンサーが持つ種々の問題を克服し得るMOS（Metal Oxide Semiconductor ）やCMOS（Complementary Metal-oxide Semiconductor ）型のイメージセンサーが注目を集めている。
【０００３】
例えば、CMOSイメージセンサーは、画素ごとにフローティングディフュージョンアンプなどによる増幅回路を持ち合わせており、画素信号の読出しに当たっては、アドレス制御の一例として、画素アレイ部の中のある１行を選択し、その１行分を同時にアクセスして行単位で、つまり１行分の全画素について同時並列的に、画素信号を画素アレイ部から読み出す、いわゆる列並列出力型あるいはカラム型と称される方式が多く用いられている。
【０００４】
また、固体撮像装置では、画素アレイ部から読み出されたアナログの画素信号を、アナログ−ディジタル変換装置（ＡＤ変換装置；Analog Digital Converter）にてディジタルデータに変換してから外部に出力する方式が採られることもある。
【０００５】
CMOSイメージセンサーにおいてＡＤ変換を行う際、各画素からの信号出力を、CDS(Correlated Double Sampling ；相関２重サンプリング）処理することが知られている（例えば特許文献１）。
【０００６】
図１は、CDS処理の例を示すタイミングチャートである。この例においては、時刻t1でリセット信号RSTによりＦＤ（Floating Diffusion）がリセットされる。時刻t1から時刻t4までのリセット期間内の時刻t2乃至時刻t3のAZ(Auto-Zero)期間に、AZ制御信号によりAZ動作が行なわれ、コンパレータ差動対がイコライズされる。
【０００７】
時刻t5においてＡＤ変換器のクロックを発生させることにより、DAC（Digital Analog Converter）のランプ状の参照信号DACOUTが発生される。時刻t6において画素リセットレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、両者を比較する電圧比較部のコンパレータ出力VCOが反転する。時刻t5でADC制御クロックCLKが発生されたときから、時刻t6でコンパレータ出力VCOが反転するまでの期間、ADC制御クロックCLKがカウントダウンされる。
【０００８】
時刻t8において画素転送信号TRGがONされ、フォトダイオードに溜まった電荷がＦＤに転送される。これにより、画素読み出し信号VSLの電位がＦＤに溜まった分だけ変位する。完全に電荷が転送された状態の時刻t10において、ADC制御クロックCLKが発生され、ランプ状の参照信号DACOUTが発生される。時刻t11において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。時刻t10でADC制御クロックCLKが発生されたときから、時刻t11でコンパレータ出力VCOが反転するまでの期間、ADC制御クロックCLKがカウントアップされる。
【０００９】
カウントアップ動作の初期値は、カウントダウンされたカウント値であるから、カウントアップの結果得られたカウント値Pixel Dataは、実質的に画素リセットレベルを減算した値となり、CDS（相関２重サンプリング）が行われたことになる。すなわち、カウント値Pixel DataはＦＤに溜まった電荷のＡＤ変換結果となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−３２３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
時刻t5から時刻t7までのＦＤに信号がない状態の読み出し動作をRead-Rstとする。また時刻t10から時刻t12までのＦＤに画素信号が転送された後の状態の読み出し動作をRead-Dataとする。
【００１２】
CDSのフィルタ特性から読み出し動作Read-Rstと読み出し動作Read-Dataの読み出し開始期間が短い程、1/fノイズなどのランダムノイズを低減する効果が高くなる。しかしながら、読み出し動作Read-Rstと読み出し動作Read-Dataの間には、フォトダイオードからＦＤへの信号転送に要する時間、および垂直信号線（VSL）のセトリング時間が必要である。その結果、読み出し動作Read-Rstと読み出し動作Read-Dataの間のサンプリング間隔Ｔ1を短くすることが困難であり、ＡＤ変換の処理時間が長くなる。
【００１３】
本技術は、このような状況に鑑みてなされたものであり、ＡＤ変換の処理時間を短くすることを目的とする。
【課題を解決するための手段】
【００１４】
本技術に係る固体撮像装置は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える固体撮像装置である。
【００１５】
前記第１のゲインと前記第２のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれるようにすることができる。
【００１６】
前記カウンタ部は、前記第１のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第２のカウント値を得るようにすることができる。
【００１７】
前記カウンタ部は、前記CDS読み出し処理により前記第１のカウント値を得るようにすることができる。
【００１８】
本技術に係る撮像装置は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える撮像装置である。
【００１９】
本技術に係る撮像方法は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成し、前記アナログの画素信号のレベルと前記参照信号とを比較し、前記比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得する撮像方法である。
【００２０】
本技術に係る固体撮像装置においては、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値がディジタルデータとして取得され、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値がディジタルデータとして取得される。
【発明の効果】
【００２１】
本技術によれば、ＡＤ変換の処理時間を短くすることができる。
【図面の簡単な説明】
【００２２】
【図１】従来のＡＤ変換動作を説明するタイミングチャートである。
【図２】本技術に係る固体撮像装置の一実施の形態の固体撮像装置の構成を示すブロック図である。
【図３】単位画素の一実施の形態の構成を示す図である。
【図４】カウンタ部の一実施の形態の構成を示すブロック図である。
【図５】ゲイン調整部の一実施の形態の構成を示すブロック図である。
【図６】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図７】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図８】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図９】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図１０】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図１１】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図１２】本技術に係る撮像装置の一実施の形態の構成を示す図である。
【発明を実施するための最良の形態】
【００２３】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１ 固体撮像装置の構成
２ 参照信号生成部とカラムＡＤ回路の構成
３ 画素部の構成
４ カウンタ部の構成
５ ゲイン調整部の構成
６ ＡＤ変換の動作
７ 撮像装置の構成
８ その他
【００２４】
本技術は、物理量分布検知の半導体装置の一例である固体撮像装置に関する。固体撮像装置は、例えば光や放射線などの外部から入力される電磁波に対して感応性を有する複数の単位構成要素が配列されている。そして、単位構成要素によって電気信号に変換された物理量分布がアナログの電気信号として読み出され、ディジタルデータに変換してから、外部に出力される。
【００２５】
以下、図面を参照して本技術の実施の形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、CMOS固体撮像装置をデバイスとして使用した場合を例に説明する。また、CMOS固体撮像装置は、全ての画素がNMOSよりなるものであるとして説明する。
【００２６】
ただしこれは一例であって、対象となるデバイスはMOS型の固体撮像装置に限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施の形態が同様に適用できる。
【００２７】
＜固体撮像装置の構成＞
【００２８】
図２は、本技術の固体撮像装置の一実施の形態の固体撮像装置の構成を示す図である。
【００２９】
固体撮像装置１は、入射光量に応じた信号を出力する受光素子（電荷生成部の一例）を含む複数個の画素が行および列に配列された（すなわち２次元マトリクス状の）画素部を有する。また固体撮像装置１は、各画素からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ；相関２重サンプリング）処理機能部やディジタル変換部（ADC：Analog Digital Converter）などが列並列に設けられているものである。
【００３０】
“列並列にCDS処理機能部やディジタル変換部が設けられている”とは、垂直列の垂直信号線（列信号線の一例）２２に対して実質的に並列に複数のCDS処理機能部やディジタル変換部が設けられていることを意味する。
【００３１】
複数の各機能部は、デバイスを平面視したときに、ともに画素アレイ部１１に対して列方向の一方の端縁側（図１の下側に配されている出力側）にのみ配されている形態のものであってもよい。あるいは、画素アレイ部１１に対して列方向の一方の端縁側（図１の下側に配されている出力側）とその反対側である他方の端縁側（図１の上側）に分けて配されている形態のものであってもよい。後者の場合、行方向の読出走査（水平走査）を行なう水平走査部も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。
【００３２】
例えば、列並列にCDS処理機能部やディジタル変換部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、CDS処理機能部やディジタル変換部を垂直列ごとに設け、順次出力側に読み出すカラム型のものである。また、カラム型（列並列型）に限らず、隣接する複数（例えば２つ分）の垂直信号線２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態を採ることもできる。さらに、Ｎ本おき（Ｎは正の整数；間にＮ−１本を配する）のＮ本分の垂直信号線２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態などを採ることもできる。
【００３３】
カラム型を除くものは、何れの形態も、複数の垂直信号線２２（垂直列）が１つのCDS処理機能部やディジタル変換部を共通に使用する構成となる。そこで、画素アレイ部１１側から供給される複数列分の画素信号を１つのCDS処理機能部やディジタル変換部に供給する切替回路（スイッチ）が設けられる。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が必要になる。
【００３４】
何れにしても、複数の垂直信号線２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態などを採ることができる。これにより、各画素信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化することができる。また、イメージセンサーの多画素化、小型化、低コスト化などに対応できる。
【００３５】
さらに、列並列に配された複数の信号処理部にて１行分の画素信号を同時並行処理することができるので、出力回路側やデバイスの外部で１つのCDS処理機能部やディジタル変換部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができる。そして、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサー全体の高速動作が可能となる。
【００３６】
なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイズなどの面で有利であるとともに切替回路（スイッチ）が不要である利点もある。以下の実施の形態では、特に断りのない限り、このカラム型で説明する。
【００３７】
図２に示すように、本実施の形態の固体撮像装置１は、複数の単位画素３１が行および列に配列された画素部や撮像部などとも称される画素アレイ部１１、画素アレイ部１１の単位画素３１に画素信号読出用の動作電流（読出電流）を供給する読み出し電流源部１７、垂直列ごとに配されたカラムＡＤ回路４１を有するカラム処理部１６、およびＡＤ変換用の参照信号DACOUTを生成し、カラム処理部１６に供給するDAC１４を備えている。これらの各機能部は、同一の半導体基板上に設けられている。
【００３８】
なお、参照信号DACOUTは、全体的にある傾きを持って線形に変化する波形（例えばランプ波形）を持つ信号であればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。
【００３９】
本実施の形態のカラムＡＤ回路４１は、画素読み出し信号VSLの基準レベルであるリセットレベルＳrst と信号レベルＳsig とを独立にディジタルデータに変換するＡＤ変換部の機能を備えている。また、カラムＡＤ回路４１は、差分処理部の機能を備えている。すなわち、リセットレベルＳrst のＡＤ変換結果と信号レベルＳsig のＡＤ変換結果との間で差分処理を実行することで、リセットレベルＳrst と信号レベルＳsig の差で示される信号成分のディジタルデータを取得する機能を備えている。このためカラムＡＤ回路４１は、電圧比較部５１とカウンタ部５２を有している。
【００４０】
なお、カラム処理部１６の前段または後段には、必要に応じて信号増幅機能を持つAGC(Auto Gain Control) 回路などをカラム処理部１６と同一の半導体領域に設けることも可能である。カラム処理部１６の前段でＡＧＣを行なう場合にはアナログ増幅、カラム処理部１６の後段でAGCを行なう場合にはディジタル増幅となる。ｎビットのディジタルデータを単純に増幅してしまうと、階調が損なわれてしまう可能性があるため、どちらかというとアナログにて増幅した後にディジタル変換するのが好ましいと考えられる。
【００４１】
画素アレイ部１１の信号を順次読み出すため、列アドレスや列走査を制御する水平転送部１５、行アドレスや行走査を制御する垂直駆動制御部１２、および内部クロックを生成するなどの機能を持つ主制御部１３が設けられている。
【００４２】
なお、図示を省略するが、高速クロック生成部の一例であって、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部を設けるようにしてもよい。
【００４３】
カラム処理部１６から出力されるパラレルデータをシリアルデータ化してデバイス外部に画像データDPOUTを出力することもできる。こうすることで、ＡＤ変換されたディジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。
【００４４】
図２では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３１が配置される。この単位画素３１は、典型的には、受光素子（電荷生成部）としてのフォトダイオードと、増幅用の半導体素子（例えばトランジスタ）を有する画素内アンプとから構成される。
【００４５】
画素内アンプとしては、単位画素３１の電荷生成部で生成・蓄積された信号電荷を電気信号として出力することができるものであればよく、様々な構成を採ることができるが、一般的には、フローティングディフュージョンアンプ構成のものが用いられる。例えば、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョン（ＦＤ）の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、CMOSセンサーとして汎用的な４つのトランジスタからなる構成のものを使用することができる（例えば後述の図３を参照）。
【００４６】
あるいは、特許第２７０８４５５号公報に記載のように、電荷生成部により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（DRN）に接続された増幅用トランジスタと、電荷生成部をリセットするためのリセットトランジスタと、垂直シフトレジスタより転送配線（TRF）を介して走査される読出選択用トランジスタ（転送ゲート部）を有する、３つのトランジスタからなる構成のものを使用することもできる。
【００４７】
なお、固体撮像装置１は、色分解（色分離）フィルタを使用することで、画素アレイ部１１をカラー撮像対応にすることができる。すなわち、画素アレイ部１１における各電荷生成部（フォトダイオードなど）の電磁波（本例では光）が入射される受光面に、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れかの色フィルタを、例えばいわゆるベイヤ（Bayer）配列などにして設けることで、カラー画像撮像対応とする。
【００４８】
単位画素３１は、行選択のための行駆動信号線２１を介して垂直駆動制御部１２に、また垂直信号線２２を介してカラムＡＤ回路４１が垂直列ごとに設けられているカラム処理部１６に、それぞれ接続されている。ここで、行駆動信号線２１は垂直駆動制御部１２から画素に入る配線全般を示す。
【００４９】
水平転送部１５は、カラム処理部１６からカウント値を水平信号線２３へ読み出す読出走査部の機能を持つ。
【００５０】
水平転送部１５や垂直駆動制御部１２などの各要素は、画素アレイ部１１とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像装置として構成される。
【００５１】
これらの各機能部は、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、半導体システムの一例であるCMOSイメージセンサーとして、本実施の形態の固体撮像装置１の一部をなすように構成される。
【００５２】
なお、固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよい。また、図示を省略するが、画素アレイ部１１、カラム処理部１６などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。
【００５３】
水平転送部１５や垂直駆動制御部１２は、例えばデコーダを含んで構成され、主制御部１３から与えられる水平駆動制御信号や垂直駆動制御信号に応答してシフト動作（走査）を開始するようになっている。このため、例えば、行駆動信号線２１には、単位画素３１を駆動するための種々の制御信号（例えば、画素リセット信号RST 、画素転送信号TRG 、垂直選択信号SEL など）が含まれる。
【００５４】
主制御部１３は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックを有する。また主制御部１３は、外部の主制御部から供給されるマスタークロックCLK0を受け取るとともに、外部の主制御部から供給される動作モードなどを指令するデータを受け取る。さらに主制御部１３は、固体撮像装置１の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。
【００５５】
例えば、主制御部１３は、水平アドレス信号を水平転送部１５へ、また垂直アドレス信号を垂直駆動制御部１２へ出力する。水平転送部１５と垂直駆動制御部１２は、それを受けて対応する行もしくは列を選択する。
【００５６】
単位画素３１は２次元マトリックス状に配置されているので、単位画素３１により生成され、垂直信号線２２を介して列方向に出力されるアナログの画素信号を行単位で（列並列で）アクセスし取り込む（垂直）スキャン読みが行なわれる。そしてその後に、垂直列の並び方向である行方向にアクセスし画素信号（本例ではディジタル化された画素データ）を出力側へ読み出す（水平）スキャン読みを行なうようにすることで、画素信号や画素データの読出しの高速化を図るのがよい。もちろん、スキャン読みに限らず、読み出したい単位画素３１を直接にアドレス指定することで、必要な単位画素３１の情報のみを読み出すランダムアクセスも可能である。
【００５７】
また、主制御部１３では、入力される入力クロック（マスタークロック）CLK0と同じ周波数のクロックCLK1や、それを２分周したクロックやより分周した低速のクロックをデバイス内の各部、例えば水平転送部１５、垂直駆動制御部１２、カラム処理部１６などに供給する。以下、２分周したクロックやそれ以下の周波数のクロック全般を纏めて、低速クロックCLK2とも言う。
【００５８】
垂直駆動制御部１２は、画素アレイ部１１の行を選択し、その行に必要なパルスを供給するものである。垂直駆動制御部１２は、例えば、垂直方向の読出行を規定したり（画素アレイ部１１の行を選択したり）、規定された読出アドレス上（行方向）の単位画素３１に対する行駆動信号線２１にパルスを供給して駆動する。なお、垂直駆動制御部１２は、信号を読み出す行の他に、電子シャッタ用の行なども選択する。
【００５９】
水平転送部１５は、低速クロックCLK2に同期してカラム処理部１６のカラムＡＤ回路４１を順番に選択し、その信号を水平信号線２３に導く。水平転送部１５は、例えば、水平方向の読出列を規定し（カラム処理部１６内の個々のカラムＡＤ回路４１を選択し）、規定された読出アドレスに従って、カラム処理部１６の各信号を水平信号線２３に導く。なお、水平信号線２３は、例えばカラムＡＤ回路４１が取り扱うビット数ｎ（ｎは正の整数）分、例えば１０（＝ｎ）ビットならば、そのビット数分に対応して１０本配置される。
【００６０】
このような構成の固体撮像装置１において、単位画素３１から出力された画素信号は、垂直列ごとに、垂直信号線２２を介して、カラム処理部１６のカラムＡＤ回路４１に供給される。
【００６１】
カラム処理部１６の各カラムＡＤ回路４１は、１列分の画素の画素読み出し信号VSLを受けて、その画素読み出し信号VSLを処理する。例えば、各カラムＡＤ回路４１は、アナログ信号を、例えば低速クロックCLK2を用いて、例えば１０ビットのディジタル信号に変換するADC回路を持つ。
【００６２】
カラム処理部１６におけるＡＤ変換処理としては、行単位で並列に保持されたアナログ信号を、列ごとに設けられたカラムＡＤ回路４１を使用して、行ごとに並列にＡＤ変換する方法を採る。この際には、シングルスロープ積分型（あるいはランプ信号比較型）のＡＤ変換の手法を使用する。この手法は、簡単な構成でＡＤ変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。
【００６３】
シングルスロープ積分型のＡＤ変換に当たっては、変換開始から参照信号DACOUTと処理対象信号電圧とが一致するまでの時間に基づいて、アナログの処理対象信号をディジタル信号に変換する。このための仕組みとしては、原理的には、コンパレータ（電圧比較部５１）にランプ状の参照信号DACOUTを供給するとともに、クロック信号でのカウント（計数）を開始する。そして、垂直信号線２２を介して入力されたアナログの画素信号を参照信号DACOUTと比較することによって、比較結果を示すパルス信号が得られるまでのクロック数をカウントすることでＡＤ変換を行なう。
【００６４】
また、この際、回路構成を工夫することで、ＡＤ変換とともに、いわゆるCDS処理を行うことができる。すなわち、垂直信号線２２を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベルもしくはリセットレベルと称する）と真の（受光光量に応じた）信号レベルＶsig との差分をとる処理を行なうことができる。これにより、固定パターンノイズ（FPN：Fixed Pattern Noise ）やリセットノイズと言われるノイズ信号成分を取り除くことができる。
【００６５】
＜参照信号生成部とカラムＡＤ回路の構成＞
【００６６】
DAC（Digital Analog Converter）１４は、主制御部１３からのDAC制御信号で示される初期値からカウントクロックCKdac に同期して、階段状の鋸歯状波である参照信号DACOUTを生成する。すなわちDAC１４は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号を画素データレベル読み出し時に生成する。生成された階段状の鋸歯状波の参照信号DACOUTは、カラム処理部１６の個々のカラムＡＤ回路４１に、ＡＤ変換用の参照電圧（ADC基準信号）として供給される。なお、図示を省略しているが、ノイズ防止用のフィルタを設けるとよい。
【００６７】
なお、この参照信号DACOUTは、例えば逓倍回路で生成される逓倍クロックを基に生成される高速クロックを基準とすることで、マスタークロックCLK0に基づき生成するよりも高速に変化させることができる。
【００６８】
主制御部１３からDAC１４に供給するDAC制御信号は、比較処理ごとの参照信号DACOUTが基本的には同じ傾き（変化率）となるように、時間に対するディジタルデータの変化率を同じにする情報も含んでいる。具体的には、カウントクロックCKdac に同期して、単位時間ごとに１ずつカウント値を変化させ、そのカウント値を電流加算型のＤＡ変換回路で電圧信号に変換するようにする。
【００６９】
本実施の形態のDAC１４は、主制御部１３の制御の下で参照信号DACOUTの変化特性（具体的には傾き）を変更可能になっている。
【００７０】
参照信号DACOUTの傾き調整は、例えばカウントクロックCKdac の周波数（クロック周期）を変更する手法を採ることで、高精度に調整することができる。例えば、DAC１４に供給するカウントクロックCKdac を、カウントクロックCKOと同じにしたり、カウントクロックCKOに対して２倍速、４倍速にするなど、カウントクロックCKOに対して２＾ｋ倍速にすることができる。なお、「＾」は、べき乗を表す。
【００７１】
なお、ここで示した参照信号DACOUTの傾き変更手法は一例であって、このような手法に限定されない。例えば、DAC１４に与えるカウントクロックCKdac の周期を一定にしつつ、カウンタ出力値をｘ、DAC制御信号に含まれている参照信号DACOUTの傾き（変化率）をβ、電位の初期値をαとして、次式（１）によって算出される電位ｙを出力することができる。
ｙ＝α−β＊ｘ （１）
【００７２】
また、DAC制御信号に含まれているランプ電圧の傾き（変化率）を指示する情報（すなわち、図４を参照して後述する制御信号DACGAIN）により、１つのカウントクロックCKdac ごとの電圧変化分ΔＳＬＰを調整するなど、任意の回路を用いることができる。参照信号DACOUTの傾きの調整は、例えばクロック周期を変える以外に、単位電流源の電流量を変えることによって、クロック当たりのΔＳＬＰを調整することでも実現できる。
【００７３】
カラムＡＤ回路４１は、電圧比較部５１とカウンタ部５２とを備えて構成され、ｎビットＡＤ変換機能を有している。電圧比較部５１は、DAC１４で生成される参照信号DACOUTと、行駆動信号線２１（Ｖ０，Ｖ１，…）ごとに単位画素３１から垂直信号線２２（Ｈ０，Ｈ１，…）を経由し得られるアナログの画素信号を比較する。つまり、電圧比較部５１は、アナログの画素信号のレベルと参照信号とを比較する。カウンタ部５２は、電圧比較部５１が比較処理を完了するまでの時間をカウントし、その結果を保持する。つまり、カウンタ部５２は、電圧比較部５１での比較処理と並行してカウント処理を行ない、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値をディジタルデータとして取得し、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値をディジタルデータとして取得する。
【００７４】
本実施の形態では、列ごとに配された電圧比較部５１に、DAC１４から参照信号DACOUTが共通に供給され、各電圧比較部５１が処理を担当する画素読み出し信号VSLについて、共通の参照信号DACOUTを使用して比較処理を行なうようになっている。
【００７５】
主制御部１３は、電圧比較部５１が画素信号のリセットレベルＶrst と信号成分Ｖsig の何れについて比較処理を行なっているのかに応じてカウンタ部５２におけるカウント処理のモードを切り替える制御部の機能を持つ。この主制御部１３から各カラムＡＤ回路４１のカウンタ部５２には、カウンタ部５２がダウンカウントモードで動作するのかアップカウントモードで動作するのかを指示するためのカウンタ制御信号が入力されている。
【００７６】
電圧比較部５１の一方の入力端子RAMPは、他の電圧比較部５１の入力端子RAMPと共通にされている。この入力端子RAMPには、DAC１４で生成される階段状の参照信号DACOUTが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線２２が接続され、画素アレイ部１１からの画素信号電圧が個々に入力される。電圧比較部５１の出力信号はカウンタ部５２に供給される。
【００７７】
カウンタ部５２のクロック端子ＣＫには、他のカウンタ部５２のクロック端子ＣＫと共通に、主制御部１３からカウントクロックCKdacが入力されている。
【００７８】
このカウンタ部５２は、その構成については図示を省略するが、１本のカウントクロックCKdacの入力で、内部カウントを行なうようになっている。カウントクロックCKdacも、参照信号DACOUTと同様に、逓倍回路で生成される逓倍クロック（高速クロック）を使用することができ、この場合、マスタークロックCLK0を使用するよりも高分解能にできる。
【００７９】
カウンタ部５２は、カウントモードに拘わらず共通のアップダウンカウンタを用いて、ダウンカウント動作とアップカウント動作とを切り替えてカウント処理を行なうことが可能に構成されている。
【００８０】
また、本実施の形態のカウンタ部５２としては、カウント出力値がカウントクロックCKdacに同期する同期カウンタを使用することもできるが、同期せずに出力される非同期カウンタを使用するのが好ましい。
【００８１】
カウンタ部５２には、水平転送部１５から制御線１５ａを介して制御パルスが入力される。カウンタ部５２は、カウント結果を保持するラッチ機能を有しており、制御線１５ａを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
【００８２】
個々のカラムＡＤ回路４１の出力側は、例えば、カウンタ部５２の出力を水平信号線２３に接続することができる。あるいは、図示は省略するが、カウンタ部５２の後段に、カウンタ部５２の保持したカウント結果を保持するｎビットのメモリ装置と、カウンタ部５２とそのメモリ装置との間にスイッチを配置する構成を採ることもできる。
【００８３】
水平信号線２３は、カラムＡＤ回路４１のビット幅であるｎビット幅分の信号線を有し、図示しないそれぞれの出力線に対応したｎ個のセンス回路を経由して出力回路２４に接続される。
【００８４】
このような構成において、カラムＡＤ回路４１は、水平ブランキング期間に相当する画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、電圧比較部５１では、DAC１４からのランプ波形電圧の参照信号と、垂直信号線２２を介して入力される画素信号電圧とを比較し、双方の電圧が同じになると、電圧比較部５１のコンパレート出力が反転する。例えば、電圧比較部５１は、電源電位などのＨレベルをインアクティブ状態として、画素信号電圧と参照信号DACOUTとが一致したときに、Ｌレベルのアクティブ状態へ遷移する。
【００８５】
カウンタ部５２は、DAC１４から発せられるランプ波形電圧に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始する。コンパレート出力の反転した情報がカウンタ部５２に通知されると、カウンタ部５２はカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。
【００８６】
その後、カウンタ部５２は、所定のタイミングで水平転送部１５から制御線１５ａを介して入力される水平選択信号ＣＨ（ｉ）によるシフト動作に基づいて、記憶・保持した画素データを、順次、カラム処理部１６外や画素アレイ部１１を有するチップ外へ出力する。
【００８７】
なお、本実施の形態の説明としては直接関連しないため特に図示しないが、その他の各種信号処理回路なども、固体撮像装置１の構成要素に含まれる。
【００８８】
＜画素部の構成＞
【００８９】
図３は、図２に示した単位画素３１の一実施の形態の構成を示す図である。画素アレイ部１１内の単位画素（画素セル）３１の構成は、通常のCMOSイメージセンサーと同様であり、本実施の形態では、CMOSセンサーとして汎用的な４ＴＲ構成のものを使用することができる。また例えば、特許第２７０８４５５号公報に記載のように、３つのトランジスタからなる３ＴＲ構成のものを使用することもできる。もちろん、これらの画素構成は一例であり、通常のCMOSイメージセンサーのアレイ構成であれば、何れのものでも使用できる。
【００９０】
例えば、図３に示す４ＴＲ構成の単位画素３１は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えたフォトダイオードである電荷生成部６１を有する。そして、電荷生成部６１に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ（転送トランジスタ）６３、リセットゲート部の一例であるリセットトランジスタ６６、垂直選択用トランジスタ６４、およびフローティングディフュージョン（ＦＤ）６２の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ６５を有する。
【００９１】
この単位画素３１は、電荷蓄積部の機能を備えた電荷注入部の一例であるＦＤ６２とからなるFDA（Floating Diffusion Amp）構成の画素信号生成部７０を有するものとなっている。ＦＤ６２は寄生容量を持った拡散層である。
【００９２】
読出選択用トランジスタ（第２の転送部）６３は、転送信号φＴＲＧが供給される転送駆動バッファにより転送配線６７を介して駆動されるようになっている。リセットトランジスタ６６は、リセット信号φRSTが供給されるリセット駆動バッファによりリセット配線６８を介して駆動されるようになっている。垂直選択用トランジスタ６４は、垂直選択信号φVSELが供給される選択駆動バッファにより垂直選択線（SEL）６９を介して駆動されるようになっている。各駆動バッファは、垂直駆動制御部１２によって駆動可能になっている。
【００９３】
画素信号生成部７０におけるリセットトランジスタ６６は、ソースがＦＤ６２に、ドレインが電源Ｖddにそれぞれ接続され、ゲート（リセットゲートＲＧ）には画素リセット信号RST がリセット駆動バッファから入力される。
【００９４】
垂直選択用トランジスタ６４は、一例として、ドレインが増幅用トランジスタ６５のソースに、ソースが画素線７１にそれぞれ接続され、ゲート（特に垂直選択ゲートSELVという）が垂直選択線６９に接続されている。なおこのような接続構成に限らず、ドレインが電源Ｖddに、ソースが増幅用トランジスタ６５のドレインにそれぞれ接続され、垂直選択ゲートSELVが垂直選択線６９に接続されるようにしてもよい。
【００９５】
垂直選択線６９には、垂直選択信号SELが印加される。増幅用トランジスタ６５は、ゲートがＦＤ６２に接続され、ドレインが垂直選択用トランジスタ６４を介して電源Ｖddに、ソースは画素線７１に接続され、さらに垂直信号線７２（２２）に接続されるようになっている。
【００９６】
さらに垂直信号線７２は、その一端がカラム処理部１６側に延在するとともに、その経路において、読み出し電流源部１７が接続され、増幅用トランジスタ６５との間で、略一定の動作電流（読出電流）が供給されるソースフォロワ構成が採られるようになっている。
【００９７】
具体的には、読み出し電流源部１７は、各垂直列に設けられたNMOS型のトランジスタ（特に負荷MOSトランジスタという）８３と、全垂直列に対して共用される電流生成部８１およびゲートおよびドレインが共通に接続されソースがソース線８４に接続されたNMOS型のトランジスタ８２を有する基準電流源部８５とを備えている。
【００９８】
各負荷MOSトランジスタ８３は、ドレインが対応する列の垂直信号線７２に接続され、ソースが接地線であるソース線８４に共通に接続されている。これにより、各垂直列の負荷MOSトランジスタ８３は基準電流源部８５のトランジスタ８２との間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線２２に対し電流源として機能するように接続されている。
【００９９】
ソース線８４は、水平方向の端部（図２の左右の垂直列）で基板バイアスである接地（GND）に接続され、負荷MOSトランジスタ８３の接地に対する動作電流（読出電流）が、チップの左右両端から供給されるような構成となっている。
【０１００】
電流生成部８１には、必要時にのみ所定電流を出力するようにするための負荷制御信号SFLACTが、図示しない負荷制御部から供給されるようになっている。電流生成部８１は、信号読出し時には、負荷制御信号SFLACTのアクティブ状態が入力されることで、各増幅用トランジスタ６５に接続された負荷MOSトランジスタ８３によって、予め決められた定電流を流し続けるようになっている。つまり、負荷MOSトランジスタ８３は、選択行の増幅用トランジスタ６５とソースフォロアを組んで読出電流を増幅用トランジスタ６５に供給することで垂直信号線７２への信号出力をさせる。
【０１０１】
このような４ＴＲ構成では、ＦＤ６２は増幅用トランジスタ６５のゲートに接続されている。その結果、増幅用トランジスタ６５はＦＤ６２の電位（以下ＦＤ電位という）に対応した信号を電圧モードで、画素線７１を介して垂直信号線７２（２２）に出力する。
【０１０２】
リセットトランジスタ６８は、ＦＤ６２をリセットする。読出選択用トランジスタ（転送トランジスタ）６７は、電荷生成部６１にて生成された信号電荷をＦＤ６２に転送する。垂直信号線２２には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ６４をオンする。すると選択画素のみが垂直信号線２２と接続され、垂直信号線２２には選択画素の信号が出力される。
【０１０３】
＜カウンタ部の構成＞
【０１０４】
図４は、カウンタ部５２の一実施の形態の構成を示すブロック図である。
【０１０５】
図４において横方向に示されている各垂直信号線２２は、図２において縦方向に示されている。各垂直信号線２２に対応する各列の電圧比較部５１は、画素アレイ部１１から読み出された画素読み出し信号VSLがDAC１４から供給された参照信号DACOUTと一致したとき、コンパレート出力VCOをインアクティブ状態からアクティブ状態に反転し、カウンタ部５２に出力する。
【０１０６】
カウンタ部５２は、カウンタ１０１、アンドゲート１０２，１０３、ディジタル比較器１０４、およびラッチ回路１０５を備える。
【０１０７】
カウンタ１０１は、主制御部１３が出力し、アンドゲート１０２を介して入力されるカウントクロックCKdacをカウントし、電圧比較部５１から供給されるコンパレータ出力VCOが反転したときカウント動作を停止する。アンドゲート１０２、１０３は、ラッチ回路１０５が出力する閾値比較結果であるラッチ出力DFLAGがレベルＬ（すなわち論理０）のとき非道通となり、レベルＨ（すなわち論理１）のとき導通する。アンドゲート１０２は導通したとき、カウントクロックCKdacをカウンタ１０１に供給する。アンドゲート１０３は導通したとき、主制御部１３から出力されるカウンタリセット信号CLRCNTをカウンタ１０１に供給する。
【０１０８】
ディジタル比較器１０４は、カウンタ１０１のカウント値CNTと、主制御部１３が出力するレジスタ値THR_COUNTとをディジタル的に比較し、比較結果をラッチ回路１０５に出力する。ラッチ回路１０５は、主制御部１３からラッチクロックENBMEMが入力されたとき、ディジタル比較器１０４の比較結果を記憶し、ラッチ出力DFLAGとしてアンドゲート１０２、１０３に出力するとともに、水平転送部１５に出力する。
【０１０９】
主制御部１３は、制御信号DACGAINによりDAC１４のゲイン、すなわち参照信号DACOUTの傾きを制御し、制御信号DACOFSTによりDAC１４の参照信号DACOUTの初期値を制御する。
【０１１０】
＜ゲイン調整部の構成＞
【０１１１】
図５は、ゲイン調整部１３１の一実施の形態の構成を示すブロック図である。なお、図５には出力回路２４の図示は省略されている。水平転送部１５はラッチ回路１０５から供給されたラッチ出力DFLAGをゲイン調整部１３１に出力するとともに、出力回路２４を介して画像データDPOUTをゲイン調整部１３１に出力する。
【０１１２】
ゲイン調整部１３１にはまた、主制御部１３から制御信号RATIOGAINが入力されている。制御信号RATIOGAINは、画素の読み出しを行う場合の２つのゲインの比を表している。ゲイン調整部１３１は、制御信号RATIOGAINに基づいて、画像データDPOUTのゲインを調整し、画像データDATAOUTとして出力する。
【０１１３】
＜ＡＤ変換の動作＞
【０１１４】
次にＡＤ変換動作について説明する。図６はカラムＡＤ回路における動作を説明するタイミングチャートである。図６は、低照度の画素データを読み出す場合を表している。
【０１１５】
時刻t21で主制御部１３はカウンタリセット信号CLRCNTを出力する。このときラッチ回路１０５のラッチ出力DFLAGはレベルＨになっているので、アンドゲート１０３は導通しており、カウンタリセット信号CLRCNTはカウンタ１０１に供給される。これによりカウンタ１０１のカウント値CNTはリセットされる。またこのとき、主制御部１３はDAC１４に制御信号DACGAINを出力し、２つのゲインのうち、ゲイン１を設定させる。このゲイン１は後述するゲイン２より小さいゲインである。
【０１１６】
垂直駆動制御部１２は時刻t22において、行駆動信号線２１を介してリセット信号RSTを各単位画素３１に出力し、ＦＤ６２をリセットさせる。時刻t22から時刻t25までのリセット期間内の時刻t23乃至時刻t24のAZ期間に、主制御部１３はAZ制御信号を出力し、電圧比較部５１をイコライズさせる。
【０１１７】
時刻t26において垂直駆動制御部１２は時刻t27まで画素転送信号TRGをオンし、電荷生成部６１に溜まった電荷をＦＤ６２に転送させる。これにより、画素読み出し信号VSLの電位がＦＤ６２に溜まった分だけ変位する。
【０１１８】
垂直信号線２２におけるセトリング終了を待機した後、時刻t28において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン１でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。またいまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、初期値から、カウントクロックCKdacをカウントアップする。
【０１１９】
時刻t29において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t28でカウントクロックCKdacが発生されたときから、時刻t29でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン１での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１２０】
時刻t28から所定の時間が経過した時刻t30において、つまり時刻t28から時刻t30までの読み出し動作Read_D1が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１２１】
時刻t31において主制御部１３は、ラッチクロックENBMEMを出力する。これによりラッチ回路１０５によりディジタル比較器１０４の出力がラッチされる。この例の場合、低照度の画素が読み出されているので、画素読み出し信号VSLが参照信号DACOUTと一致するまでの時間は比較的短くなる。その結果、カウンタ１０１のカウント値CNT（例えば128）は、閾値としてのレジスタ値THR_COUNT（例えば256）より小さくなり、ディジタル比較器１０４の出力はレベルＨのままであり、ラッチ回路１０５のラッチ出力DFLAGもレベルＨのままである。このため、アンドゲート１０２，１０３は導通しており、２回目のカウント動作が実行可能である。
【０１２２】
時刻t32において主制御部１３は、DAC１４に供給する制御信号DACOFSTをレベルＨにする。これによりDAC１４の出力DACOUTはその初期値が、画素読み出し信号VSLと必ず交差する（すなわち一致する）値に設定される。つまり、初期値が予想される画素読み出し信号VSLの値より小さい値に設定される。またこのとき、主制御部１３はDAC１４に制御信号DACGAINを出力し、ゲインをゲイン１より大きいゲイン２に切り替えさせる。
【０１２３】
時刻t33において主制御部１３はカウンタリセット信号CLRCNTを出力する。このカウンタリセット信号CLRCNTがアンドゲート１０３を介してカウンタ１０１に入力され、カウンタ１０１はリセットされる。つまり時刻t29で得られたゲイン１でのカウント値が消去される。
【０１２４】
時刻t34において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。またいまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t33においてリセットされた初期値から、カウントクロックCKdacをカウントアップする。
【０１２５】
時刻t35において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t34でカウントクロックCKdacが発生されたときから、時刻t35でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン２での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１２６】
時刻t34から所定の時間が経過した時刻t36において、つまり時刻t34から時刻t36までの読み出し動作Read_D2が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１２７】
次に、画素リセットレベルの読み出しが行われる。すなわち時刻t37において垂直駆動制御部１２は、行駆動信号線２１を介してリセット信号RSTを各単位画素３１に出力し、ＦＤ６２をリセットさせる。セトリングが終了する時刻t38まで待機した後、時刻t39において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。いまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t35においてカウントされたカウント値から、カウントクロックCKdacをカウントダウンする。
【０１２８】
時刻t40において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t39でカウントクロックCKdacが発生されたときから、時刻t40でコンパレータ出力VCOが反転するまでの期間、カウントダウンされたカウントクロックCKdacのカウント値が保持される。時刻t35で得られた、画素データレベルのカウント値から、画素リセットレベルの分だけカウントダウンされるので、CDS（相関２重サンプリング）が行われたことになり、ゲイン２での画素データレベルがＡＤ変換されたカウント値Pixel Dataが得られたことになる。
【０１２９】
その後、時刻t39から一定の時間が経過した時刻t41において、つまり時刻t39から時刻t41までの読み出し動作Read_P2が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止し、DAC１４は参照信号DACOUTの発生を中止する。
【０１３０】
このようにして読み出されたカウント値が、水平転送部１５により読み出され、出力回路２４を介して出力される。
【０１３１】
次に図７を参照して、高照度の画素データを読み出す場合について説明する。図７はカラムＡＤ回路における動作を説明するタイミングチャートである。
【０１３２】
図７の時刻t21から時刻t30までの処理は、図６にける時刻t21から時刻t30までの処理と同様であり、繰り返しになるのでその説明は省略する。
【０１３３】
図６における場合と同様に、時刻t28でカウントクロックCKdacが発生されたときから、時刻t29でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacの値が保持される。これにより、ゲイン１での画素データレベルがＡＤ変換されたカウント値（例えば756）が得られたことになる。
【０１３４】
時刻t28から所定の時間が経過した時刻t30において、つまり時刻t28から時刻t30までの読み出し動作Read_D1が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１３５】
時刻t31において主制御部１３は、ラッチクロックENBMEMを出力する。これによりラッチ回路１０５によりディジタル比較器１０４の出力がラッチされる。この例の場合、高照度の画素が読み出されているので、画素読み出し信号VSLが参照信号DACOUTと一致するまでの時間は比較的長くなる（少なくとも図６の例の場合より長くなる）。その結果、カウンタ１０１のカウント値CNT（例えば756）は、レジスタ値THR_COUNT（例えば128）より大きくなり、ディジタル比較器１０４の出力はレベルＬとなり、ラッチ回路１０５が出力するラッチ出力DFLAGはレベルＬとなる。このため、アンドゲート１０２，１０３は非導通となる。つまり２回目のカウント動作は実行できないようになる。
【０１３６】
時刻t32において主制御部１３は、DAC１４に供給する制御信号DACOFSTをレベルＨにする。これによりDAC１４の出力DACOUTはその初期値が、予想される画素読み出し信号VSLの値より小さい値に設定される。またこのとき、主制御部１３はDAC１４に制御信号DACGAINを出力し、ゲインをゲイン１より大きいゲイン２に切り替えさせる。
【０１３７】
時刻t33において主制御部１３はカウンタリセット信号CLRCNTを出力する。しかしアンドゲート１０３は非道通状態なので、このカウンタリセット信号CLRCNTはカウンタ１０１に入力されず、カウンタ１０１はリセットされない。つまり、時刻t29で得られたゲイン１のカウント値がそのまま保持される。
【０１３８】
時刻t34において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。しかしいまラッチ回路１０５のラッチ出力DFLAGはレベルＬなので、カウントクロックCKdacはアンドゲート１０２を通過できず、カウンタ１０１に供給されない。従ってカウンタ１０１は、時刻t29においてカウントしたゲイン１のカウント値Pixel Dataをそのまま保持する。
【０１３９】
画素データレベルとしての画素読み出し信号VSLはその値が大きいので、参照信号DACOUTと一致しない。
【０１４０】
時刻t34から所定の時間が経過した時刻t36において、つまり時刻t34から時刻t36までの読み出し動作Read_D2が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１４１】
時刻t37において垂直駆動制御部１２は、行駆動信号線２１を介してリセット信号RSTを各単位画素３１に出力し、ＦＤ６２をリセットさせる。セトリングが終了する時刻t38まで待機した後、時刻t39において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。しかしいまラッチ回路１０５のラッチ出力DFLAGはレベルＬなので、カウントクロックCKdacはアンドゲート１０２を通過できず、カウンタ１０１に供給されない。従ってカウンタ１０１は、カウントクロックCKdacをカウントしない。
【０１４２】
時刻t40において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。しかしカウンタ１０１はカウント動作をしておらず、カウンタ１０１は、時刻t29においてカウントしたカウント値Pixel Dataをそのまま保持する。
【０１４３】
このようにして読み出されたカウント値が、水平転送部１５により読み出され、出力回路２４を介して出力される。その後、ゲイン調整部１３１においてゲイン調整が行われる。
【０１４４】
図６と図７の例においては、第１回目のADCの結果がレジスタ値THR_COUNTよりも大きいか小さいかで２回目の読み出しを行なうか否かが決定される。第１回目の読み出しがレジスタ値THR_COUNTよりも小さい場合、第２回目の読み出しを行なうために、カウンタ値がリセットされる（図６の場合）。逆に第１回目の読み出しがレジスタ値THR_COUNTよりも大きい場合、画素の読み出し信号としては第１回目のADCの結果が用いられる（図７の場合）。
【０１４５】
しかし個体撮像素子全体の動作としては、他カラムが第２回目の動作を行なう可能性があり、カウンタを動作させないために、リセット動作を非アクティブにし、クロックをゲーティングするなどの制御が行なわれる。第２回目の読み出し後は、データがラッチされ、水平転送部１５がデータを水平転送する。この様に回路規模的には、比較的少ない回路増加で動作を実現できる。
【０１４６】
図６に示されるような低照度画素を読み出す場合、画素データレベルの振幅レベルが小さいために、VSLセトリング時間が最大振幅のセトリング時間に較べ大幅に減少する。このため、読み出し動作Read_D2と読み出し動作Read_P2のサンプリング間隔Ｔ2は、図１の間隔Ｔ1より短くなり、CDSのフィルタ効果によって、ランダムノイズのキャンセルの効果が高まる。
【０１４７】
一方、図７の例の場合のように、画素データレベルが比較的大きな場合、SN比の観点から低ゲインで読み出してもノイズが埋もれて見え難くなる。そのため、読み出し動作Read_D2および読み出し動作Read_P2に較べ、読み出し動作Read_D1においては、低ゲインのランプ波形電圧の参照信号DACOUTを発生させてもノイズが目立つことはない。すなわちゲイン１ではCDS読み出しを行わずとも、ノイズが目立つことはない。従って、読み出し動作Read_D1のカウント値を小さくすることが可能であり、結果的に１水平ラインの読み出し時間を従来のCDS読み出しと同等もしくはそれ以下にすることが可能である。つまり高速化が可能となる。
【０１４８】
ただし、読み出し動作Read_D1のゲインと、読み出し動作Read_D2および読み出し動作Read_P2のゲインが異なるために、それぞれの場合における実際の画素データレベルとディジタル変換後の値は、ゲイン比分だけ、データの重みが異なっている。よって後段の信号処理でゲインを合わせる必要がある。そのために第１回目のＡＤ変換時の値か、第２回目以降のCDS読み出しの結果かを判断できるように、ラッチ回路１０５のラッチ出力DFLAGが水平転送部１５からゲイン調整部１３１に供給され、ゲイン調整部１３１においてゲイン調整が行われる。
【０１４９】
具体的には、例えば第１回目のＡＤ変換のカウント値（つまり図６のカウント値）が出力された場合、そのカウント値はゲイン調整部１３１によりゲイン比倍（ゲイン２／ゲイン１倍）される。第２回目のＡＤ変換のカウント値（つまり図７のカウント値）が出力された場合には、そのままとされる（すなわちゲイン比調整は行われない）。
【０１５０】
ゲイン調整した値は高ゲイン読み出しでの分解能でディジタル変換した結果と等しくなるために、10bit以上の出力が得られることとなり、結果的に高ダイナミックレンジの効果がある。高照度画素を低ゲイン（つまりゲイン１）で読み出し（図７参照）、低照度画素を高ゲイン（つまりゲイン２）で読み出す（図６参照）と言った読み分けが行われるため、SN比を維持して広ダイナミックレンジの読み出しが可能になる。
【０１５１】
よって、本技術は読み出し動作の高速化、低ノイズ化、広ダイナミックレンジ化を実現したものとなる。
【０１５２】
ところで、図６と図７の例において参照信号DACOUTの初期値は画素リセットレベルとされている。これは読み出し動作Read_D1においては、すなわち第１回目の読み出し時の画素データレベルが、必ずAZレベルよりも信号成分を持っていることを前提としている。しかし、ノイズ成分の影響により、読み出し動作Read_D1の画素データレベルがAZレベルよりも信号量が小さい（つまりＡＤ変換結果がマイナス）の場合も可能性として充分あり得る。この場合の対処方法について、図８と図９を参照して説明する。
【０１５３】
図８と図９はカラムＡＤ回路における動作を説明するタイミングチャートである。図８は、低照度の画素データを読み出す場合を表しており、図９は、高照度の画素データを読み出す場合を表している。図８と図９の基本的な動作は、上述した図６と図７の動作と同様である。
【０１５４】
図８と図９の例においては、主制御部１３は、予めAZレベルよりも読み出し動作Read_D1の画素データレベルが高い電圧レベルになる最大のカウント値をDAC１４の初期値として設定する。つまり、参照信号DACOUTが、AZ電圧レベルよりも負電圧から始まり、カウント値CNTもマイナス値から開始するように初期値の設定が行われる。具体的には、図６と図７の例においては、ゲインの切り換えのタイミングである時刻t32に、制御信号DACOFSTがレベルＨに変更された。つまり、読み出し動作Read_D2と読み出し動作Read_P2において、出力DACOUTの初期値が予想される画素読み出し信号VSLの値より小さい値に設定されたが、読み出し動作Read_D1においては、出力DACOUTの初期値は基準値（例えば０）のままとされている。
【０１５５】
これに対して、図８と図９の例においては、時刻t26において画素転送信号TRGがオンにされた後、時刻t28からの読み出し動作Read_D1の前の時刻t27において、制御信号DACOFSTがレベルＨに変更される。つまり、出力DACOUTの初期値が予想される画素読み出し信号VSLの値より小さい値に設定される。また、カウント値の初期値も、リセット時より小さい負の値に設定される。
【０１５６】
図８の例のように、CDS読み出しが行われた結果（つまりゲイン２の読み出し）が採用される場合、出力DACOUTの初期値の増加分は相殺される。これに対して、図９に示されるように、CDS読み出しが行われない結果（つまりゲイン１の読み出し）が採用される場合、出力DACOUTの初期値の増加分は相殺されない。そこで、図９の例では（図８の例も同様であるが）、出力DACOUTの初期値の増加分による影響を軽減するために、カウント値の初期値が負の値に設定される。従って、図８と図９に示される例では、読み出し動作Read_D1のカウント値をCDSする必要がなくなる。
【０１５７】
以上のように、図６乃至図９の例においては、カウンタ部５２は、読み出し動作Read_D1で得られる第１のカウント値が閾値であるレジスタ値THR_COUNTに達していない場合、読み出し動作Read_D2と読み出し動作Read_P2によるCDS読み出し処理により第２のカウント値を得る。
【０１５８】
図６乃至図９の例においては、画素リセットレベルの読み出し動作Read_P2を、画素データレベルの読み出し動作Read_D1，Read_D2の後に行うようにしたが、前に行うこともできる。図１０と図１１は、この場合の例を表している。図１０と図１１はカラムＡＤ回路における動作を説明するタイミングチャートである。図１０は、低照度の画素データを読み出す場合を表しており、図１１は、高照度の画素データを読み出す場合を表している。
【０１５９】
最初に図１０を参照して、低照度の画素データを読み出す場合について説明する。
【０１６０】
図１０の時刻t21から時刻t25までの処理は、図６にける時刻t21から時刻t25までの処理と同様であり、繰り返しになるのでその説明は省略する。ただし、図１０の例においては、時刻t21においてゲイン１ではなく、大きいゲイン２が設定される。また、制御信号DACOFSTがレベルＨとされる。
【０１６１】
時刻t26において主制御部１３は、カウントクロックCKdacを発生する。DAC１４はゲイン２で参照信号DACOUTを出力する。時刻t27において画素リセットレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t26でカウントクロックCKdacが発生されたときから、時刻t27でコンパレータ出力VCOが反転するまでの期間、カウントダウンされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン２での画素リセットレベルがＡＤ変換されたカウント値が得られたことになる。
【０１６２】
時刻t26から一定の時間が経過した時刻t28において、つまり時刻t26から時刻t28までの読み出し動作Read_P1が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止し、DAC１４は参照信号DACOUTの出力を停止する。
【０１６３】
時刻t29において垂直駆動制御部１２は画素転送信号TRGをオンし、電荷生成部６１に溜まった電荷をＦＤ６２に転送させる。これにより、画素読み出し信号VSLの電位がＦＤ６２に溜まった分だけ変位する。
【０１６４】
セトリング終了を待機した後、時刻t31において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。いまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t2７において設定されたカウント値から、カウントクロックCKdacをカウントアップする。
【０１６５】
時刻t32において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t31でカウントクロックCKdacが発生されたときから、時刻t32でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。カウンタ１０１の初期値は、時刻t27で得られた画素リセットレベルのカウント値であるから、CDS演算が行われたことになる。これにより、ゲイン２での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１６６】
その後、時刻t31から一定の時間が経過した時刻t33において、つまり時刻t31から時刻t33までの読み出し動作Read_D1が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１６７】
時刻t34において主制御部１３は、ラッチクロックENBMEMを出力し、ディジタル比較器１０４の出力をラッチさせる。いま低照度の画素読み出しが行われており、時刻t32において得られたカウント値Pixel Dataはレジスタ値THR_COUNTより大きいので、ラッチ回路１０５はレベルＬを出力する。従ってラッチ出力DFLAGはレベルＬとなる。これによりアンドゲート１０２，１０３は、非道通状態になる。また時刻t34において、主制御部１３は、制御信号DACOFSTをレベルＬに設定する。
【０１６８】
時刻t35において主制御部１３がカウンタリセット信号CLRCNTを出力するが、アンドゲート１０２は非導通状態なので、カウンタ１０１はリセットされず、時刻t32のカウント値Pixel Dataを保持する。
【０１６９】
その後、主制御部１３は制御信号DACGAINを出力し、DAC１４の参照信号DACOUTのゲインとして小さいゲイン１を設定させる。
【０１７０】
時刻t36において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン１のランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。しかしいまラッチ回路１０５のラッチ出力DFLAGはレベルＬなので、カウントクロックCKdacはアンドゲート１０２を通過せず、カウンタ１０１はカウント動作を実行しない。
【０１７１】
時刻t37において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。しかし、カウンタ１０１はカウント動作を実行しておらず、カウント値は変化しない。
【０１７２】
その後、時刻t36から一定の時間が経過した時刻t38において、つまり時刻t36から時刻t38までの読み出し動作Read_D2が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１７３】
次に図１１を参照して、高照度の画素データを読み出す場合について説明する。
【０１７４】
図１１の時刻t21から時刻t30までの処理は、図１０にける時刻t21から時刻t30までの処理と同様であり、繰り返しになるのでその説明は省略する。
【０１７５】
時刻t31において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。またいまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t27においてカウントダウンにより得られたカウント値から、ゲイン２でカウントクロックCKdacをカウントアップする。
【０１７６】
いま高照度の画素の読み出しが行われているので、画素データレベルとしての画素読み出し信号VSLの値が大きく、時刻t31から一定の時間が経過した時刻t33になっても、参照信号DACOUTの値は画素読み出し信号VSLの値と一致しない。
【０１７７】
時刻t31から一定の時間が経過した時刻t33において、つまり時刻t31から時刻t33までの読み出し動作Read_D1が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１７８】
時刻t34において主制御部１３は、ラッチクロックENBMEMを出力し、ディジタル比較器１０４の出力をラッチさせる。いまカウンタ１０１には時刻t27で得られた画素リセットレベルのカウントダウンによるカウント値が保持されている。このカウント値は、レジスタ値THR_COUNTより小さいので、ラッチ回路１０５はレベルＨの出力を維持する。従ってラッチ出力DFLAGはレベルＨのままである。つまりアンドゲート１０２，１０３は、道通状態のままである。また時刻t34において、主制御部１３は、制御信号DACOFSTをレベルＬに設定する。
【０１７９】
時刻t35において主制御部１３はカウンタリセット信号CLRCNTを出力する。この信号がアンドゲート１０３を介して入力され、カウンタ１０１はリセットされる。つまり、時刻t27で得られたカウント値が消去される。
【０１８０】
その後、主制御部１３は制御信号DACGAINを出力し、DAC１４の参照信号DACOUTのゲインとして小さいゲイン１を設定させる。
【０１８１】
時刻t36において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン１でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。いまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t35においてリセットされたカウント値から、カウントクロックCKdacをカウントアップする。
【０１８２】
時刻t37において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t36でカウントクロックCKdacが発生されたときから、時刻t37でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacの値Pixel Dataが得られる。カウンタ１０１の初期値は、時刻t35で得られた画素リセットレベルのカウント値であるから、CDS演算が行われたことになる。これにより、ゲイン１での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１８３】
時刻t36から一定の時間が経過した時刻t38において、つまり時刻t36から時刻t38までの読み出し動作Read_D2が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１８４】
図１０と図１１の例の場合、読み出し動作Read_P1と読み出し動作Read_D1におけるゲインは高ゲイン（つまりゲイン２）であり、かつそれぞれのゲインは等しく、ＡＤ変換値がCDS演算される。読み出し動作Read_D2では低ゲイン（つまりゲイン２）で読み出しが行われ、読み出し動作Read_P2は実行されない。これらの例では、読み出し動作Read_D1でのカウント値から読み出し動作Read_P1でのカウント値を実質的に減算するCDS結果が、所定の閾値THR_COUNTに達するか否かによって、読み出し動作Read_D2のカウント値を最終的なＡＤ変換値にするか否かが決定される。
【０１８５】
すなわち、ゲイン２でのCDS結果が、所定の閾値THR_COUNTに達している場合（図１０の例の場合）、そのCDS結果が最終的なＡＤ変換値とされ、ゲイン１での読み出し動作Read_D2のカウント値は最終的なＡＤ変換値とはされない。これに対して、ゲイン２でのCDS結果が、所定の閾値THR_COUNTに達していない場合（図１１の例の場合）、そのCDS結果は最終的なＡＤ変換値とされず、ゲイン１での読み出し動作Read_D2のカウント値が最終的なＡＤ変換値とされる。
【０１８６】
ゲイン２でのCDS結果とゲイン１での読み出し動作Read_D2のカウント値では、ゲインが異なるために、上述した場合と同様に、ゲイン調整部１３１によりゲイン倍だけ調整処理が行なわれる。
【０１８７】
図１０と図１１の例の場合、カウンタ部５２は、読み出し動作Read_P1と読み出し動作Read_D1によるCDS読み出し処理により、第１のカウント値を得る。
【０１８８】
図６乃至図１１のいずれの場合においても、第１のゲインと前記第２のゲインのうち、大きい方（つまりゲイン２）の参照信号によりCDS読み出しが行なわれる。
【０１８９】
＜撮像装置の構成＞
【０１９０】
図１２は、上述の固体撮像装置１と同様の仕組みを利用した物理情報取得装置の一例である撮像装置の概略構成を示す図である。この撮像装置１４０は、可視光カラー画像を得る撮像装置になっている。
【０１９１】
上述した固体撮像装置１の仕組みは固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置としても、信号成分Ｖsig の大きさに合わせて、参照信号DACOUTの傾きを変化させるとともに、参照信号DACOUTの傾き変化に合わせてカウンタの分周動作を変化させる（より高速にしていく）。さらに、分周動作を変化させる際には、下位ビット出力を順次無効にして残りの上位ビット出力の分周動作のみを変化させる仕組みを採ることができる。これにより、参照信号DACOUTの傾き変化に伴うＡＤ変換結果に対する補正を要することなく、また実質的な変換精度を損なうことなく、ＡＤ変換を高速に実現できるようになる。
【０１９２】
参照信号DACOUTの傾き変化点や傾きの大きさの制御、並びに傾き変化を相殺するためのカウンタの分周速度の高速化の制御は、外部の主制御部において任意に指定できるようにする。すなわち、光ショットノイズと量子化ノイズとの関係に基づいてより高精度を求めるか高速性を求めるかといった目的に応じたモード切替指示を主制御部１３に対するデータ設定で任意に指定できるようにする。
【０１９３】
具体的には、撮像装置１４０は、蛍光灯などの照明装置８０１の下にある被写体Ｚの像を担持する光Ｌを撮像装置側に導光して結像させる撮影レンズ８０２、および光学ローパスフィルタ８０４を備える。また、例えばＲ，Ｇ，Ｂの色フィルタがベイヤ配列とされている色フィルタ群８１２、画素アレイ部１１、および画素アレイ部１１を駆動する主制御部１３を備える。さらに、画素アレイ部１１から出力された画素信号に対してCDS処理やＡＤ変換処理などを施すカラム処理部１６、カラム処理部１６に参照信号DACOUTを供給するDAC１４、水平転送されてきたカウント値をゲイン倍に調整するゲイン調整部１３１、およびカラム処理部１６から出力された撮像信号を処理するカメラ信号処理部８１０を備えている。
【０１９４】
光学ローパスフィルタ８０４は、折返し歪みを防ぐために、ナイキスト周波数以上の高周波成分を遮断するためのものである。また、図中に点線で示しように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。この点は、一般的な撮像装置と同様である。
【０１９５】
カラム処理部１６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置１４０の全体を制御する主制御部として機能するカメラ制御部９００とを有する。
【０１９６】
撮像信号処理部８２０は、色フィルタとして原色フィルタ以外のものが使用されているときにカラム処理部１６のＡＤ変換機能部から供給されるディジタル撮像信号をＲ（赤），Ｇ（緑），Ｂ（青）の原色信号に分離する原色分離機能を具備した信号分離部８２２を有する。また、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて色信号Ｃに関しての信号処理を行なう色信号処理部８３０を有する。
【０１９７】
また撮像信号処理部８２０は、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて輝度信号Ｙに関しての信号処理を行なう輝度信号処理部８４０と、輝度信号Ｙ／色信号Ｃに基づいて映像信号ＶＤを生成するエンコーダ部８６０とを有する。
【０１９８】
色信号処理部８３０は、図示を省略するが、例えば、ホワイトバランスアンプ、ガンマ補正部、色差マトリクス部などを有する。ホワイトバランスアンプは、図示しないホワイトバランスコントローラから供給されるゲイン信号に基づき、信号分離部８２２の原色分離機能部から供給される原色信号のゲインを調整（ホワイトバランス調整）し、ガンマ補正部および輝度信号処理部８４０に供給する。
【０１９９】
ガンマ補正部は、ホワイトバランスが調整された原色信号に基づいて、忠実な色再現のためのガンマ（γ）補正を行ない、ガンマ補正された各色用の出力信号Ｒ，Ｇ，Ｂを色差マトリクス部に入力する。色差マトリクス部は、色差マトリクス処理を行なって得た色差信号Ｒ−Ｙ，Ｂ−Ｙをエンコーダ部８６０に入力する。
【０２００】
輝度信号処理部８４０は、図示を省略するが、例えば、信号分離部８２２の原色分離機能部から供給される原色信号に基づいて比較的周波数が高い成分までをも含む輝度信号ＹＨを生成する高周波輝度信号生成部を有する。また、ホワイトバランスアンプから供給されるホワイトバランスが調整された原色信号に基づいて比較的周波数が低い成分のみを含む輝度信号ＹＬを生成する低周波輝度信号生成部と、２種類の輝度信号ＹＨ，ＹＬに基づいて輝度信号Ｙを生成しエンコーダ部８６０に供給する輝度信号生成部とを有する。
【０２０１】
エンコーダ部８６０は、色信号副搬送波に対応するディジタル信号で色差信号Ｒ−Ｙ，Ｂ−Ｙをディジタル変調した後、輝度信号処理部８４０にて生成された輝度信号Ｙと合成して、ディジタル映像信号ＶＤ（＝Ｙ＋Ｓ＋Ｃ；Ｓは同期信号、Ｃはクロマ信号）に変換する。
【０２０２】
エンコーダ部８６０から出力されたディジタル映像信号ＶＤは、さらに後段の図示を省略したカメラ信号出力部に供給され、モニター出力や記録メディアへのデータ記録などに供される。この際、必要に応じて、ＤＡ変換によってディジタル映像信号ＶＤがアナログ映像信号Ｖに変換される。
【０２０３】
本実施の形態のカメラ制御部９００は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit ）を代表例とする電子計算機の中枢をなすマイクロプロセッサ（microprocessor）９０２を有する。また読出専用の記憶部であるＲＯＭ（ReＡＤ Only Memory）９０４、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるＲＡＭ（Random Access Memory）９０６、図示を省略したその他の周辺部材を有している。マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer ）とも称する。
【０２０４】
なお、上記において“揮発性の記憶部”とは、装置の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。一方、“不揮発性の記憶部”とは、装置のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を“不揮発性”を呈するように構成するものであってもよい。
【０２０５】
また、半導体製のメモリ素子により構成することに限らず、磁気ディスクや光ディスクなどの媒体を利用して構成してもよい。例えば、ハードディスク装置を不揮発性の記憶部として利用できる。また、ＣＤ−ＲＯＭなどの記録媒体から情報を読み出す構成を採ることでも不揮発性の記憶部として利用できる。
【０２０６】
カメラ制御部９００は、システム全体を制御するものであり、特に上述のＡＤ変換処理の高速化との関係においては、DAC１４における参照信号DACOUTの傾き変化制御やカウンタ部５２における分周速度制御のための各種の制御パルスのオン／オフタイミングを調整する機能を有している。
【０２０７】
ＲＯＭ９０４にはカメラ制御部９００の制御プログラムなどが格納されているが、特に本例では、カメラ制御部９００によって、各種の制御パルスのオン／オフタイミングを設定するためのプログラムが格納されている。
【０２０８】
ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータなどが格納されている。
【０２０９】
また、カメラ制御部９００は、メモリカードなどの記録媒体９２４を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。例えば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６の他に、メモリ読出部９０７および通信Ｉ／Ｆ（インタフェース）９０８を備える。
【０２１０】
記録媒体９２４は、例えば、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）のために利用される。またDAC１４における参照信号DACOUTの傾き変化制御やカウンタ部５２における分周速度制御のための各種の制御パルスのオン／オフタイミングなど、様々な設定値などのデータを登録するなどのために利用される。
【０２１１】
メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。
【０２１２】
なお、このような撮像装置１４０は、主制御部１３およびカラム処理部１６を、画素アレイ部１１と別体にしてモジュール状のもので示しているが、固体撮像装置１について述べたように、これらが画素アレイ部１１と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置１を利用してもよいのは言うまでもない。
【０２１３】
また、撮像装置１４０は、画素アレイ部１１、主制御部１３、カラム処理部１６、DAC１４、カメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５などの光学系をも含む状態で図示されている。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。
【０２１４】
上述の固体撮像装置１におけるモジュールとの関係においては、図示のように、画素アレイ部１１（撮像部）と、ＡＤ変換機能や差分（CDS）処理機能を具備したカラム処理部１６などの画素アレイ部１１側と密接に関連した信号処理部（カラム処理部１６の後段のカメラ信号処理部は除く）が纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１の後段に、残りの信号処理部であるカメラ信号処理部８１０を設けて撮像装置１４０の全体を構成するようにしてもよい。
【０２１５】
または、図示を省略するが、画素アレイ部１１と撮影レンズ８０２などの光学系とが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１に加えて、カメラ信号処理部８１０もモジュール内に設けて、撮像装置１４０の全体を構成するようにしてもよい。
【０２１６】
また、固体撮像装置１におけるモジュールの形態として、カメラ信号処理部２００に相当するカメラ信号処理部８１０を含めてもよく、この場合には、事実上、固体撮像装置１と撮像装置１４０とが同一のものと見なすこともできる。
【０２１７】
このような撮像装置１４０は、「撮像」を行なうための、例えば、カメラや撮像機能を有する携帯機器として提供される。なお、「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。
【０２１８】
このような構成の撮像装置１４０においては、上述の固体撮像装置１の全ての機能を包含して構成されており、上述の固体撮像装置１の基本的な構成および動作と同様とすることができる。また、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なう仕組みを採ることで、参照信号DACOUTの傾き変化に伴うＡＤ変換結果に対する補正を要することなく、また実質的な変換精度を損なうことなく、ＡＤ変換を高速に実現できる。
【０２１９】
例えば、上述した処理をコンピュータに実行させるプログラムは、フラッシュメモリ、ＩＣカード、あるいはミニチュアーカードなどの不揮発性の半導体メモリカードなどの記録媒体９２４を通じて配布される。さらに、サーバなどからインターネットなどの通信網を経由して前記プログラムをダウンロードして取得する、あるいは更新してもよい。
【０２２０】
記録媒体９２４の一例としてのＩＣカードやミニチュアーカードなどの半導体メモリには、上記実施の形態で説明した固体撮像装置１（特に参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうＡＤ変換高速化処理に関わる機能）における処理の一部または全ての機能を格納することができる。したがって、プログラムや当該プログラムを格納した記憶媒体を提供することができる。例えば、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうＡＤ変換高速化処理用のプログラム、すなわちＲＡＭ９０６などにインストールされるソフトウェアは、固体撮像装置１について説明したＡＤ変換高速化処理と同様に、ＡＤ変換処理の高速化を実現するための制御パルス設定機能をソフトウェアとして備える。
【０２２１】
ソフトウェアは、ＲＡＭ９０６に読み出された後にマイクロプロセッサ９０２により実行される。例えばマイクロプロセッサ９０２は、記録媒体の一例であるＲＯＭ９０４およびＲＡＭ９０６に格納されたプログラムに基づいて制御パルス設定処理を実行することにより、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうことでＡＤ変換処理を高速化する機能をソフトウェア的に実現することができる。
【０２２２】
以上、本技術について実施の形態を用いて説明したが、本技術の技術的範囲は上記実施の形態に記載の範囲には限定されない。技術の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本技術の技術的範囲に含まれる。
【０２２３】
また、上記の実施の形態は、クレーム（請求項）に係る技術を限定するものではなく、また実施の形態の中で説明されている特徴の組合せの全てが技術の解決手段に必須であるとは限らない。上述した実施の形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が技術として抽出され得る。
【０２２４】
＜その他＞
【０２２５】
本技術は、以下のような構成もとることができる。
【０２２６】
（１）
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える固体撮像装置。
（２）
前記第１のゲインと前記第２のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれる
前記（１）に記載の固体撮像装置。
（３）
前記カウンタ部は、前記第１のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第２のカウント値を得る
前記（２）に記載の固体撮像装置。
（４）
前記カウンタ部は、前記CDS読み出し処理により前記第１のカウント値を得る
前記（２）に記載の固体撮像装置。
（５）
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える撮像装置。
（６）
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成し、
前記アナログの画素信号のレベルと前記参照信号とを比較し、
前記比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得する
撮像方法。
【符号の説明】
【０２２７】
１ 固体撮像装置， １１ 画素アレイ部， １２ 垂直駆動制御部， １４ ＤＡＣ， １５ 水平転送部， １６ カラム処理部， １７ 読み出し電流源部， ２１ 行駆動信号線， ２２ 垂直信号線， ３１ 単位画素， ４１ カラムＡＤ回路， ５１ 電圧比較部， ５２ カウンタ部， ６１ 電荷生成部， １０１ カウンタ
【技術分野】
【０００１】
本技術は、固体撮像装置、撮像装置および撮像方法に関し、特にＡＤ変換の処理時間を短くすることができるようにした固体撮像装置、撮像装置および撮像方法に関する。
【背景技術】
【０００２】
近年では、固体撮像装置の一例として、CCD（Charge Coupled Device ）イメージセンサーが持つ種々の問題を克服し得るMOS（Metal Oxide Semiconductor ）やCMOS（Complementary Metal-oxide Semiconductor ）型のイメージセンサーが注目を集めている。
【０００３】
例えば、CMOSイメージセンサーは、画素ごとにフローティングディフュージョンアンプなどによる増幅回路を持ち合わせており、画素信号の読出しに当たっては、アドレス制御の一例として、画素アレイ部の中のある１行を選択し、その１行分を同時にアクセスして行単位で、つまり１行分の全画素について同時並列的に、画素信号を画素アレイ部から読み出す、いわゆる列並列出力型あるいはカラム型と称される方式が多く用いられている。
【０００４】
また、固体撮像装置では、画素アレイ部から読み出されたアナログの画素信号を、アナログ−ディジタル変換装置（ＡＤ変換装置；Analog Digital Converter）にてディジタルデータに変換してから外部に出力する方式が採られることもある。
【０００５】
CMOSイメージセンサーにおいてＡＤ変換を行う際、各画素からの信号出力を、CDS(Correlated Double Sampling ；相関２重サンプリング）処理することが知られている（例えば特許文献１）。
【０００６】
図１は、CDS処理の例を示すタイミングチャートである。この例においては、時刻t1でリセット信号RSTによりＦＤ（Floating Diffusion）がリセットされる。時刻t1から時刻t4までのリセット期間内の時刻t2乃至時刻t3のAZ(Auto-Zero)期間に、AZ制御信号によりAZ動作が行なわれ、コンパレータ差動対がイコライズされる。
【０００７】
時刻t5においてＡＤ変換器のクロックを発生させることにより、DAC（Digital Analog Converter）のランプ状の参照信号DACOUTが発生される。時刻t6において画素リセットレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、両者を比較する電圧比較部のコンパレータ出力VCOが反転する。時刻t5でADC制御クロックCLKが発生されたときから、時刻t6でコンパレータ出力VCOが反転するまでの期間、ADC制御クロックCLKがカウントダウンされる。
【０００８】
時刻t8において画素転送信号TRGがONされ、フォトダイオードに溜まった電荷がＦＤに転送される。これにより、画素読み出し信号VSLの電位がＦＤに溜まった分だけ変位する。完全に電荷が転送された状態の時刻t10において、ADC制御クロックCLKが発生され、ランプ状の参照信号DACOUTが発生される。時刻t11において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。時刻t10でADC制御クロックCLKが発生されたときから、時刻t11でコンパレータ出力VCOが反転するまでの期間、ADC制御クロックCLKがカウントアップされる。
【０００９】
カウントアップ動作の初期値は、カウントダウンされたカウント値であるから、カウントアップの結果得られたカウント値Pixel Dataは、実質的に画素リセットレベルを減算した値となり、CDS（相関２重サンプリング）が行われたことになる。すなわち、カウント値Pixel DataはＦＤに溜まった電荷のＡＤ変換結果となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−３２３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
時刻t5から時刻t7までのＦＤに信号がない状態の読み出し動作をRead-Rstとする。また時刻t10から時刻t12までのＦＤに画素信号が転送された後の状態の読み出し動作をRead-Dataとする。
【００１２】
CDSのフィルタ特性から読み出し動作Read-Rstと読み出し動作Read-Dataの読み出し開始期間が短い程、1/fノイズなどのランダムノイズを低減する効果が高くなる。しかしながら、読み出し動作Read-Rstと読み出し動作Read-Dataの間には、フォトダイオードからＦＤへの信号転送に要する時間、および垂直信号線（VSL）のセトリング時間が必要である。その結果、読み出し動作Read-Rstと読み出し動作Read-Dataの間のサンプリング間隔Ｔ1を短くすることが困難であり、ＡＤ変換の処理時間が長くなる。
【００１３】
本技術は、このような状況に鑑みてなされたものであり、ＡＤ変換の処理時間を短くすることを目的とする。
【課題を解決するための手段】
【００１４】
本技術に係る固体撮像装置は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える固体撮像装置である。
【００１５】
前記第１のゲインと前記第２のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれるようにすることができる。
【００１６】
前記カウンタ部は、前記第１のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第２のカウント値を得るようにすることができる。
【００１７】
前記カウンタ部は、前記CDS読み出し処理により前記第１のカウント値を得るようにすることができる。
【００１８】
本技術に係る撮像装置は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部とを備える撮像装置である。
【００１９】
本技術に係る撮像方法は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成し、前記アナログの画素信号のレベルと前記参照信号とを比較し、前記比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得する撮像方法である。
【００２０】
本技術に係る固体撮像装置においては、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値がディジタルデータとして取得され、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値がディジタルデータとして取得される。
【発明の効果】
【００２１】
本技術によれば、ＡＤ変換の処理時間を短くすることができる。
【図面の簡単な説明】
【００２２】
【図１】従来のＡＤ変換動作を説明するタイミングチャートである。
【図２】本技術に係る固体撮像装置の一実施の形態の固体撮像装置の構成を示すブロック図である。
【図３】単位画素の一実施の形態の構成を示す図である。
【図４】カウンタ部の一実施の形態の構成を示すブロック図である。
【図５】ゲイン調整部の一実施の形態の構成を示すブロック図である。
【図６】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図７】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図８】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図９】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図１０】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図１１】カラムＡＤ回路における動作を説明するタイミングチャートである。
【図１２】本技術に係る撮像装置の一実施の形態の構成を示す図である。
【発明を実施するための最良の形態】
【００２３】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１ 固体撮像装置の構成
２ 参照信号生成部とカラムＡＤ回路の構成
３ 画素部の構成
４ カウンタ部の構成
５ ゲイン調整部の構成
６ ＡＤ変換の動作
７ 撮像装置の構成
８ その他
【００２４】
本技術は、物理量分布検知の半導体装置の一例である固体撮像装置に関する。固体撮像装置は、例えば光や放射線などの外部から入力される電磁波に対して感応性を有する複数の単位構成要素が配列されている。そして、単位構成要素によって電気信号に変換された物理量分布がアナログの電気信号として読み出され、ディジタルデータに変換してから、外部に出力される。
【００２５】
以下、図面を参照して本技術の実施の形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、CMOS固体撮像装置をデバイスとして使用した場合を例に説明する。また、CMOS固体撮像装置は、全ての画素がNMOSよりなるものであるとして説明する。
【００２６】
ただしこれは一例であって、対象となるデバイスはMOS型の固体撮像装置に限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施の形態が同様に適用できる。
【００２７】
＜固体撮像装置の構成＞
【００２８】
図２は、本技術の固体撮像装置の一実施の形態の固体撮像装置の構成を示す図である。
【００２９】
固体撮像装置１は、入射光量に応じた信号を出力する受光素子（電荷生成部の一例）を含む複数個の画素が行および列に配列された（すなわち２次元マトリクス状の）画素部を有する。また固体撮像装置１は、各画素からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ；相関２重サンプリング）処理機能部やディジタル変換部（ADC：Analog Digital Converter）などが列並列に設けられているものである。
【００３０】
“列並列にCDS処理機能部やディジタル変換部が設けられている”とは、垂直列の垂直信号線（列信号線の一例）２２に対して実質的に並列に複数のCDS処理機能部やディジタル変換部が設けられていることを意味する。
【００３１】
複数の各機能部は、デバイスを平面視したときに、ともに画素アレイ部１１に対して列方向の一方の端縁側（図１の下側に配されている出力側）にのみ配されている形態のものであってもよい。あるいは、画素アレイ部１１に対して列方向の一方の端縁側（図１の下側に配されている出力側）とその反対側である他方の端縁側（図１の上側）に分けて配されている形態のものであってもよい。後者の場合、行方向の読出走査（水平走査）を行なう水平走査部も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。
【００３２】
例えば、列並列にCDS処理機能部やディジタル変換部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、CDS処理機能部やディジタル変換部を垂直列ごとに設け、順次出力側に読み出すカラム型のものである。また、カラム型（列並列型）に限らず、隣接する複数（例えば２つ分）の垂直信号線２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態を採ることもできる。さらに、Ｎ本おき（Ｎは正の整数；間にＮ−１本を配する）のＮ本分の垂直信号線２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態などを採ることもできる。
【００３３】
カラム型を除くものは、何れの形態も、複数の垂直信号線２２（垂直列）が１つのCDS処理機能部やディジタル変換部を共通に使用する構成となる。そこで、画素アレイ部１１側から供給される複数列分の画素信号を１つのCDS処理機能部やディジタル変換部に供給する切替回路（スイッチ）が設けられる。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が必要になる。
【００３４】
何れにしても、複数の垂直信号線２２（垂直列）に対して１つのCDS処理機能部やディジタル変換部を割り当てる形態などを採ることができる。これにより、各画素信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化することができる。また、イメージセンサーの多画素化、小型化、低コスト化などに対応できる。
【００３５】
さらに、列並列に配された複数の信号処理部にて１行分の画素信号を同時並行処理することができるので、出力回路側やデバイスの外部で１つのCDS処理機能部やディジタル変換部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができる。そして、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサー全体の高速動作が可能となる。
【００３６】
なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイズなどの面で有利であるとともに切替回路（スイッチ）が不要である利点もある。以下の実施の形態では、特に断りのない限り、このカラム型で説明する。
【００３７】
図２に示すように、本実施の形態の固体撮像装置１は、複数の単位画素３１が行および列に配列された画素部や撮像部などとも称される画素アレイ部１１、画素アレイ部１１の単位画素３１に画素信号読出用の動作電流（読出電流）を供給する読み出し電流源部１７、垂直列ごとに配されたカラムＡＤ回路４１を有するカラム処理部１６、およびＡＤ変換用の参照信号DACOUTを生成し、カラム処理部１６に供給するDAC１４を備えている。これらの各機能部は、同一の半導体基板上に設けられている。
【００３８】
なお、参照信号DACOUTは、全体的にある傾きを持って線形に変化する波形（例えばランプ波形）を持つ信号であればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。
【００３９】
本実施の形態のカラムＡＤ回路４１は、画素読み出し信号VSLの基準レベルであるリセットレベルＳrst と信号レベルＳsig とを独立にディジタルデータに変換するＡＤ変換部の機能を備えている。また、カラムＡＤ回路４１は、差分処理部の機能を備えている。すなわち、リセットレベルＳrst のＡＤ変換結果と信号レベルＳsig のＡＤ変換結果との間で差分処理を実行することで、リセットレベルＳrst と信号レベルＳsig の差で示される信号成分のディジタルデータを取得する機能を備えている。このためカラムＡＤ回路４１は、電圧比較部５１とカウンタ部５２を有している。
【００４０】
なお、カラム処理部１６の前段または後段には、必要に応じて信号増幅機能を持つAGC(Auto Gain Control) 回路などをカラム処理部１６と同一の半導体領域に設けることも可能である。カラム処理部１６の前段でＡＧＣを行なう場合にはアナログ増幅、カラム処理部１６の後段でAGCを行なう場合にはディジタル増幅となる。ｎビットのディジタルデータを単純に増幅してしまうと、階調が損なわれてしまう可能性があるため、どちらかというとアナログにて増幅した後にディジタル変換するのが好ましいと考えられる。
【００４１】
画素アレイ部１１の信号を順次読み出すため、列アドレスや列走査を制御する水平転送部１５、行アドレスや行走査を制御する垂直駆動制御部１２、および内部クロックを生成するなどの機能を持つ主制御部１３が設けられている。
【００４２】
なお、図示を省略するが、高速クロック生成部の一例であって、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部を設けるようにしてもよい。
【００４３】
カラム処理部１６から出力されるパラレルデータをシリアルデータ化してデバイス外部に画像データDPOUTを出力することもできる。こうすることで、ＡＤ変換されたディジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。
【００４４】
図２では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３１が配置される。この単位画素３１は、典型的には、受光素子（電荷生成部）としてのフォトダイオードと、増幅用の半導体素子（例えばトランジスタ）を有する画素内アンプとから構成される。
【００４５】
画素内アンプとしては、単位画素３１の電荷生成部で生成・蓄積された信号電荷を電気信号として出力することができるものであればよく、様々な構成を採ることができるが、一般的には、フローティングディフュージョンアンプ構成のものが用いられる。例えば、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョン（ＦＤ）の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、CMOSセンサーとして汎用的な４つのトランジスタからなる構成のものを使用することができる（例えば後述の図３を参照）。
【００４６】
あるいは、特許第２７０８４５５号公報に記載のように、電荷生成部により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（DRN）に接続された増幅用トランジスタと、電荷生成部をリセットするためのリセットトランジスタと、垂直シフトレジスタより転送配線（TRF）を介して走査される読出選択用トランジスタ（転送ゲート部）を有する、３つのトランジスタからなる構成のものを使用することもできる。
【００４７】
なお、固体撮像装置１は、色分解（色分離）フィルタを使用することで、画素アレイ部１１をカラー撮像対応にすることができる。すなわち、画素アレイ部１１における各電荷生成部（フォトダイオードなど）の電磁波（本例では光）が入射される受光面に、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れかの色フィルタを、例えばいわゆるベイヤ（Bayer）配列などにして設けることで、カラー画像撮像対応とする。
【００４８】
単位画素３１は、行選択のための行駆動信号線２１を介して垂直駆動制御部１２に、また垂直信号線２２を介してカラムＡＤ回路４１が垂直列ごとに設けられているカラム処理部１６に、それぞれ接続されている。ここで、行駆動信号線２１は垂直駆動制御部１２から画素に入る配線全般を示す。
【００４９】
水平転送部１５は、カラム処理部１６からカウント値を水平信号線２３へ読み出す読出走査部の機能を持つ。
【００５０】
水平転送部１５や垂直駆動制御部１２などの各要素は、画素アレイ部１１とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像装置として構成される。
【００５１】
これらの各機能部は、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、半導体システムの一例であるCMOSイメージセンサーとして、本実施の形態の固体撮像装置１の一部をなすように構成される。
【００５２】
なお、固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよい。また、図示を省略するが、画素アレイ部１１、カラム処理部１６などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。
【００５３】
水平転送部１５や垂直駆動制御部１２は、例えばデコーダを含んで構成され、主制御部１３から与えられる水平駆動制御信号や垂直駆動制御信号に応答してシフト動作（走査）を開始するようになっている。このため、例えば、行駆動信号線２１には、単位画素３１を駆動するための種々の制御信号（例えば、画素リセット信号RST 、画素転送信号TRG 、垂直選択信号SEL など）が含まれる。
【００５４】
主制御部１３は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックを有する。また主制御部１３は、外部の主制御部から供給されるマスタークロックCLK0を受け取るとともに、外部の主制御部から供給される動作モードなどを指令するデータを受け取る。さらに主制御部１３は、固体撮像装置１の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。
【００５５】
例えば、主制御部１３は、水平アドレス信号を水平転送部１５へ、また垂直アドレス信号を垂直駆動制御部１２へ出力する。水平転送部１５と垂直駆動制御部１２は、それを受けて対応する行もしくは列を選択する。
【００５６】
単位画素３１は２次元マトリックス状に配置されているので、単位画素３１により生成され、垂直信号線２２を介して列方向に出力されるアナログの画素信号を行単位で（列並列で）アクセスし取り込む（垂直）スキャン読みが行なわれる。そしてその後に、垂直列の並び方向である行方向にアクセスし画素信号（本例ではディジタル化された画素データ）を出力側へ読み出す（水平）スキャン読みを行なうようにすることで、画素信号や画素データの読出しの高速化を図るのがよい。もちろん、スキャン読みに限らず、読み出したい単位画素３１を直接にアドレス指定することで、必要な単位画素３１の情報のみを読み出すランダムアクセスも可能である。
【００５７】
また、主制御部１３では、入力される入力クロック（マスタークロック）CLK0と同じ周波数のクロックCLK1や、それを２分周したクロックやより分周した低速のクロックをデバイス内の各部、例えば水平転送部１５、垂直駆動制御部１２、カラム処理部１６などに供給する。以下、２分周したクロックやそれ以下の周波数のクロック全般を纏めて、低速クロックCLK2とも言う。
【００５８】
垂直駆動制御部１２は、画素アレイ部１１の行を選択し、その行に必要なパルスを供給するものである。垂直駆動制御部１２は、例えば、垂直方向の読出行を規定したり（画素アレイ部１１の行を選択したり）、規定された読出アドレス上（行方向）の単位画素３１に対する行駆動信号線２１にパルスを供給して駆動する。なお、垂直駆動制御部１２は、信号を読み出す行の他に、電子シャッタ用の行なども選択する。
【００５９】
水平転送部１５は、低速クロックCLK2に同期してカラム処理部１６のカラムＡＤ回路４１を順番に選択し、その信号を水平信号線２３に導く。水平転送部１５は、例えば、水平方向の読出列を規定し（カラム処理部１６内の個々のカラムＡＤ回路４１を選択し）、規定された読出アドレスに従って、カラム処理部１６の各信号を水平信号線２３に導く。なお、水平信号線２３は、例えばカラムＡＤ回路４１が取り扱うビット数ｎ（ｎは正の整数）分、例えば１０（＝ｎ）ビットならば、そのビット数分に対応して１０本配置される。
【００６０】
このような構成の固体撮像装置１において、単位画素３１から出力された画素信号は、垂直列ごとに、垂直信号線２２を介して、カラム処理部１６のカラムＡＤ回路４１に供給される。
【００６１】
カラム処理部１６の各カラムＡＤ回路４１は、１列分の画素の画素読み出し信号VSLを受けて、その画素読み出し信号VSLを処理する。例えば、各カラムＡＤ回路４１は、アナログ信号を、例えば低速クロックCLK2を用いて、例えば１０ビットのディジタル信号に変換するADC回路を持つ。
【００６２】
カラム処理部１６におけるＡＤ変換処理としては、行単位で並列に保持されたアナログ信号を、列ごとに設けられたカラムＡＤ回路４１を使用して、行ごとに並列にＡＤ変換する方法を採る。この際には、シングルスロープ積分型（あるいはランプ信号比較型）のＡＤ変換の手法を使用する。この手法は、簡単な構成でＡＤ変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。
【００６３】
シングルスロープ積分型のＡＤ変換に当たっては、変換開始から参照信号DACOUTと処理対象信号電圧とが一致するまでの時間に基づいて、アナログの処理対象信号をディジタル信号に変換する。このための仕組みとしては、原理的には、コンパレータ（電圧比較部５１）にランプ状の参照信号DACOUTを供給するとともに、クロック信号でのカウント（計数）を開始する。そして、垂直信号線２２を介して入力されたアナログの画素信号を参照信号DACOUTと比較することによって、比較結果を示すパルス信号が得られるまでのクロック数をカウントすることでＡＤ変換を行なう。
【００６４】
また、この際、回路構成を工夫することで、ＡＤ変換とともに、いわゆるCDS処理を行うことができる。すなわち、垂直信号線２２を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベルもしくはリセットレベルと称する）と真の（受光光量に応じた）信号レベルＶsig との差分をとる処理を行なうことができる。これにより、固定パターンノイズ（FPN：Fixed Pattern Noise ）やリセットノイズと言われるノイズ信号成分を取り除くことができる。
【００６５】
＜参照信号生成部とカラムＡＤ回路の構成＞
【００６６】
DAC（Digital Analog Converter）１４は、主制御部１３からのDAC制御信号で示される初期値からカウントクロックCKdac に同期して、階段状の鋸歯状波である参照信号DACOUTを生成する。すなわちDAC１４は、画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号を画素データレベル読み出し時に生成する。生成された階段状の鋸歯状波の参照信号DACOUTは、カラム処理部１６の個々のカラムＡＤ回路４１に、ＡＤ変換用の参照電圧（ADC基準信号）として供給される。なお、図示を省略しているが、ノイズ防止用のフィルタを設けるとよい。
【００６７】
なお、この参照信号DACOUTは、例えば逓倍回路で生成される逓倍クロックを基に生成される高速クロックを基準とすることで、マスタークロックCLK0に基づき生成するよりも高速に変化させることができる。
【００６８】
主制御部１３からDAC１４に供給するDAC制御信号は、比較処理ごとの参照信号DACOUTが基本的には同じ傾き（変化率）となるように、時間に対するディジタルデータの変化率を同じにする情報も含んでいる。具体的には、カウントクロックCKdac に同期して、単位時間ごとに１ずつカウント値を変化させ、そのカウント値を電流加算型のＤＡ変換回路で電圧信号に変換するようにする。
【００６９】
本実施の形態のDAC１４は、主制御部１３の制御の下で参照信号DACOUTの変化特性（具体的には傾き）を変更可能になっている。
【００７０】
参照信号DACOUTの傾き調整は、例えばカウントクロックCKdac の周波数（クロック周期）を変更する手法を採ることで、高精度に調整することができる。例えば、DAC１４に供給するカウントクロックCKdac を、カウントクロックCKOと同じにしたり、カウントクロックCKOに対して２倍速、４倍速にするなど、カウントクロックCKOに対して２＾ｋ倍速にすることができる。なお、「＾」は、べき乗を表す。
【００７１】
なお、ここで示した参照信号DACOUTの傾き変更手法は一例であって、このような手法に限定されない。例えば、DAC１４に与えるカウントクロックCKdac の周期を一定にしつつ、カウンタ出力値をｘ、DAC制御信号に含まれている参照信号DACOUTの傾き（変化率）をβ、電位の初期値をαとして、次式（１）によって算出される電位ｙを出力することができる。
ｙ＝α−β＊ｘ （１）
【００７２】
また、DAC制御信号に含まれているランプ電圧の傾き（変化率）を指示する情報（すなわち、図４を参照して後述する制御信号DACGAIN）により、１つのカウントクロックCKdac ごとの電圧変化分ΔＳＬＰを調整するなど、任意の回路を用いることができる。参照信号DACOUTの傾きの調整は、例えばクロック周期を変える以外に、単位電流源の電流量を変えることによって、クロック当たりのΔＳＬＰを調整することでも実現できる。
【００７３】
カラムＡＤ回路４１は、電圧比較部５１とカウンタ部５２とを備えて構成され、ｎビットＡＤ変換機能を有している。電圧比較部５１は、DAC１４で生成される参照信号DACOUTと、行駆動信号線２１（Ｖ０，Ｖ１，…）ごとに単位画素３１から垂直信号線２２（Ｈ０，Ｈ１，…）を経由し得られるアナログの画素信号を比較する。つまり、電圧比較部５１は、アナログの画素信号のレベルと参照信号とを比較する。カウンタ部５２は、電圧比較部５１が比較処理を完了するまでの時間をカウントし、その結果を保持する。つまり、カウンタ部５２は、電圧比較部５１での比較処理と並行してカウント処理を行ない、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値をディジタルデータとして取得し、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値をディジタルデータとして取得する。
【００７４】
本実施の形態では、列ごとに配された電圧比較部５１に、DAC１４から参照信号DACOUTが共通に供給され、各電圧比較部５１が処理を担当する画素読み出し信号VSLについて、共通の参照信号DACOUTを使用して比較処理を行なうようになっている。
【００７５】
主制御部１３は、電圧比較部５１が画素信号のリセットレベルＶrst と信号成分Ｖsig の何れについて比較処理を行なっているのかに応じてカウンタ部５２におけるカウント処理のモードを切り替える制御部の機能を持つ。この主制御部１３から各カラムＡＤ回路４１のカウンタ部５２には、カウンタ部５２がダウンカウントモードで動作するのかアップカウントモードで動作するのかを指示するためのカウンタ制御信号が入力されている。
【００７６】
電圧比較部５１の一方の入力端子RAMPは、他の電圧比較部５１の入力端子RAMPと共通にされている。この入力端子RAMPには、DAC１４で生成される階段状の参照信号DACOUTが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線２２が接続され、画素アレイ部１１からの画素信号電圧が個々に入力される。電圧比較部５１の出力信号はカウンタ部５２に供給される。
【００７７】
カウンタ部５２のクロック端子ＣＫには、他のカウンタ部５２のクロック端子ＣＫと共通に、主制御部１３からカウントクロックCKdacが入力されている。
【００７８】
このカウンタ部５２は、その構成については図示を省略するが、１本のカウントクロックCKdacの入力で、内部カウントを行なうようになっている。カウントクロックCKdacも、参照信号DACOUTと同様に、逓倍回路で生成される逓倍クロック（高速クロック）を使用することができ、この場合、マスタークロックCLK0を使用するよりも高分解能にできる。
【００７９】
カウンタ部５２は、カウントモードに拘わらず共通のアップダウンカウンタを用いて、ダウンカウント動作とアップカウント動作とを切り替えてカウント処理を行なうことが可能に構成されている。
【００８０】
また、本実施の形態のカウンタ部５２としては、カウント出力値がカウントクロックCKdacに同期する同期カウンタを使用することもできるが、同期せずに出力される非同期カウンタを使用するのが好ましい。
【００８１】
カウンタ部５２には、水平転送部１５から制御線１５ａを介して制御パルスが入力される。カウンタ部５２は、カウント結果を保持するラッチ機能を有しており、制御線１５ａを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
【００８２】
個々のカラムＡＤ回路４１の出力側は、例えば、カウンタ部５２の出力を水平信号線２３に接続することができる。あるいは、図示は省略するが、カウンタ部５２の後段に、カウンタ部５２の保持したカウント結果を保持するｎビットのメモリ装置と、カウンタ部５２とそのメモリ装置との間にスイッチを配置する構成を採ることもできる。
【００８３】
水平信号線２３は、カラムＡＤ回路４１のビット幅であるｎビット幅分の信号線を有し、図示しないそれぞれの出力線に対応したｎ個のセンス回路を経由して出力回路２４に接続される。
【００８４】
このような構成において、カラムＡＤ回路４１は、水平ブランキング期間に相当する画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、電圧比較部５１では、DAC１４からのランプ波形電圧の参照信号と、垂直信号線２２を介して入力される画素信号電圧とを比較し、双方の電圧が同じになると、電圧比較部５１のコンパレート出力が反転する。例えば、電圧比較部５１は、電源電位などのＨレベルをインアクティブ状態として、画素信号電圧と参照信号DACOUTとが一致したときに、Ｌレベルのアクティブ状態へ遷移する。
【００８５】
カウンタ部５２は、DAC１４から発せられるランプ波形電圧に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始する。コンパレート出力の反転した情報がカウンタ部５２に通知されると、カウンタ部５２はカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する。
【００８６】
その後、カウンタ部５２は、所定のタイミングで水平転送部１５から制御線１５ａを介して入力される水平選択信号ＣＨ（ｉ）によるシフト動作に基づいて、記憶・保持した画素データを、順次、カラム処理部１６外や画素アレイ部１１を有するチップ外へ出力する。
【００８７】
なお、本実施の形態の説明としては直接関連しないため特に図示しないが、その他の各種信号処理回路なども、固体撮像装置１の構成要素に含まれる。
【００８８】
＜画素部の構成＞
【００８９】
図３は、図２に示した単位画素３１の一実施の形態の構成を示す図である。画素アレイ部１１内の単位画素（画素セル）３１の構成は、通常のCMOSイメージセンサーと同様であり、本実施の形態では、CMOSセンサーとして汎用的な４ＴＲ構成のものを使用することができる。また例えば、特許第２７０８４５５号公報に記載のように、３つのトランジスタからなる３ＴＲ構成のものを使用することもできる。もちろん、これらの画素構成は一例であり、通常のCMOSイメージセンサーのアレイ構成であれば、何れのものでも使用できる。
【００９０】
例えば、図３に示す４ＴＲ構成の単位画素３１は、光を受光して電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えたフォトダイオードである電荷生成部６１を有する。そして、電荷生成部６１に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ（転送トランジスタ）６３、リセットゲート部の一例であるリセットトランジスタ６６、垂直選択用トランジスタ６４、およびフローティングディフュージョン（ＦＤ）６２の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ６５を有する。
【００９１】
この単位画素３１は、電荷蓄積部の機能を備えた電荷注入部の一例であるＦＤ６２とからなるFDA（Floating Diffusion Amp）構成の画素信号生成部７０を有するものとなっている。ＦＤ６２は寄生容量を持った拡散層である。
【００９２】
読出選択用トランジスタ（第２の転送部）６３は、転送信号φＴＲＧが供給される転送駆動バッファにより転送配線６７を介して駆動されるようになっている。リセットトランジスタ６６は、リセット信号φRSTが供給されるリセット駆動バッファによりリセット配線６８を介して駆動されるようになっている。垂直選択用トランジスタ６４は、垂直選択信号φVSELが供給される選択駆動バッファにより垂直選択線（SEL）６９を介して駆動されるようになっている。各駆動バッファは、垂直駆動制御部１２によって駆動可能になっている。
【００９３】
画素信号生成部７０におけるリセットトランジスタ６６は、ソースがＦＤ６２に、ドレインが電源Ｖddにそれぞれ接続され、ゲート（リセットゲートＲＧ）には画素リセット信号RST がリセット駆動バッファから入力される。
【００９４】
垂直選択用トランジスタ６４は、一例として、ドレインが増幅用トランジスタ６５のソースに、ソースが画素線７１にそれぞれ接続され、ゲート（特に垂直選択ゲートSELVという）が垂直選択線６９に接続されている。なおこのような接続構成に限らず、ドレインが電源Ｖddに、ソースが増幅用トランジスタ６５のドレインにそれぞれ接続され、垂直選択ゲートSELVが垂直選択線６９に接続されるようにしてもよい。
【００９５】
垂直選択線６９には、垂直選択信号SELが印加される。増幅用トランジスタ６５は、ゲートがＦＤ６２に接続され、ドレインが垂直選択用トランジスタ６４を介して電源Ｖddに、ソースは画素線７１に接続され、さらに垂直信号線７２（２２）に接続されるようになっている。
【００９６】
さらに垂直信号線７２は、その一端がカラム処理部１６側に延在するとともに、その経路において、読み出し電流源部１７が接続され、増幅用トランジスタ６５との間で、略一定の動作電流（読出電流）が供給されるソースフォロワ構成が採られるようになっている。
【００９７】
具体的には、読み出し電流源部１７は、各垂直列に設けられたNMOS型のトランジスタ（特に負荷MOSトランジスタという）８３と、全垂直列に対して共用される電流生成部８１およびゲートおよびドレインが共通に接続されソースがソース線８４に接続されたNMOS型のトランジスタ８２を有する基準電流源部８５とを備えている。
【００９８】
各負荷MOSトランジスタ８３は、ドレインが対応する列の垂直信号線７２に接続され、ソースが接地線であるソース線８４に共通に接続されている。これにより、各垂直列の負荷MOSトランジスタ８３は基準電流源部８５のトランジスタ８２との間でゲート同士が接続されカレントミラー回路を構成し、垂直信号線２２に対し電流源として機能するように接続されている。
【００９９】
ソース線８４は、水平方向の端部（図２の左右の垂直列）で基板バイアスである接地（GND）に接続され、負荷MOSトランジスタ８３の接地に対する動作電流（読出電流）が、チップの左右両端から供給されるような構成となっている。
【０１００】
電流生成部８１には、必要時にのみ所定電流を出力するようにするための負荷制御信号SFLACTが、図示しない負荷制御部から供給されるようになっている。電流生成部８１は、信号読出し時には、負荷制御信号SFLACTのアクティブ状態が入力されることで、各増幅用トランジスタ６５に接続された負荷MOSトランジスタ８３によって、予め決められた定電流を流し続けるようになっている。つまり、負荷MOSトランジスタ８３は、選択行の増幅用トランジスタ６５とソースフォロアを組んで読出電流を増幅用トランジスタ６５に供給することで垂直信号線７２への信号出力をさせる。
【０１０１】
このような４ＴＲ構成では、ＦＤ６２は増幅用トランジスタ６５のゲートに接続されている。その結果、増幅用トランジスタ６５はＦＤ６２の電位（以下ＦＤ電位という）に対応した信号を電圧モードで、画素線７１を介して垂直信号線７２（２２）に出力する。
【０１０２】
リセットトランジスタ６８は、ＦＤ６２をリセットする。読出選択用トランジスタ（転送トランジスタ）６７は、電荷生成部６１にて生成された信号電荷をＦＤ６２に転送する。垂直信号線２２には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ６４をオンする。すると選択画素のみが垂直信号線２２と接続され、垂直信号線２２には選択画素の信号が出力される。
【０１０３】
＜カウンタ部の構成＞
【０１０４】
図４は、カウンタ部５２の一実施の形態の構成を示すブロック図である。
【０１０５】
図４において横方向に示されている各垂直信号線２２は、図２において縦方向に示されている。各垂直信号線２２に対応する各列の電圧比較部５１は、画素アレイ部１１から読み出された画素読み出し信号VSLがDAC１４から供給された参照信号DACOUTと一致したとき、コンパレート出力VCOをインアクティブ状態からアクティブ状態に反転し、カウンタ部５２に出力する。
【０１０６】
カウンタ部５２は、カウンタ１０１、アンドゲート１０２，１０３、ディジタル比較器１０４、およびラッチ回路１０５を備える。
【０１０７】
カウンタ１０１は、主制御部１３が出力し、アンドゲート１０２を介して入力されるカウントクロックCKdacをカウントし、電圧比較部５１から供給されるコンパレータ出力VCOが反転したときカウント動作を停止する。アンドゲート１０２、１０３は、ラッチ回路１０５が出力する閾値比較結果であるラッチ出力DFLAGがレベルＬ（すなわち論理０）のとき非道通となり、レベルＨ（すなわち論理１）のとき導通する。アンドゲート１０２は導通したとき、カウントクロックCKdacをカウンタ１０１に供給する。アンドゲート１０３は導通したとき、主制御部１３から出力されるカウンタリセット信号CLRCNTをカウンタ１０１に供給する。
【０１０８】
ディジタル比較器１０４は、カウンタ１０１のカウント値CNTと、主制御部１３が出力するレジスタ値THR_COUNTとをディジタル的に比較し、比較結果をラッチ回路１０５に出力する。ラッチ回路１０５は、主制御部１３からラッチクロックENBMEMが入力されたとき、ディジタル比較器１０４の比較結果を記憶し、ラッチ出力DFLAGとしてアンドゲート１０２、１０３に出力するとともに、水平転送部１５に出力する。
【０１０９】
主制御部１３は、制御信号DACGAINによりDAC１４のゲイン、すなわち参照信号DACOUTの傾きを制御し、制御信号DACOFSTによりDAC１４の参照信号DACOUTの初期値を制御する。
【０１１０】
＜ゲイン調整部の構成＞
【０１１１】
図５は、ゲイン調整部１３１の一実施の形態の構成を示すブロック図である。なお、図５には出力回路２４の図示は省略されている。水平転送部１５はラッチ回路１０５から供給されたラッチ出力DFLAGをゲイン調整部１３１に出力するとともに、出力回路２４を介して画像データDPOUTをゲイン調整部１３１に出力する。
【０１１２】
ゲイン調整部１３１にはまた、主制御部１３から制御信号RATIOGAINが入力されている。制御信号RATIOGAINは、画素の読み出しを行う場合の２つのゲインの比を表している。ゲイン調整部１３１は、制御信号RATIOGAINに基づいて、画像データDPOUTのゲインを調整し、画像データDATAOUTとして出力する。
【０１１３】
＜ＡＤ変換の動作＞
【０１１４】
次にＡＤ変換動作について説明する。図６はカラムＡＤ回路における動作を説明するタイミングチャートである。図６は、低照度の画素データを読み出す場合を表している。
【０１１５】
時刻t21で主制御部１３はカウンタリセット信号CLRCNTを出力する。このときラッチ回路１０５のラッチ出力DFLAGはレベルＨになっているので、アンドゲート１０３は導通しており、カウンタリセット信号CLRCNTはカウンタ１０１に供給される。これによりカウンタ１０１のカウント値CNTはリセットされる。またこのとき、主制御部１３はDAC１４に制御信号DACGAINを出力し、２つのゲインのうち、ゲイン１を設定させる。このゲイン１は後述するゲイン２より小さいゲインである。
【０１１６】
垂直駆動制御部１２は時刻t22において、行駆動信号線２１を介してリセット信号RSTを各単位画素３１に出力し、ＦＤ６２をリセットさせる。時刻t22から時刻t25までのリセット期間内の時刻t23乃至時刻t24のAZ期間に、主制御部１３はAZ制御信号を出力し、電圧比較部５１をイコライズさせる。
【０１１７】
時刻t26において垂直駆動制御部１２は時刻t27まで画素転送信号TRGをオンし、電荷生成部６１に溜まった電荷をＦＤ６２に転送させる。これにより、画素読み出し信号VSLの電位がＦＤ６２に溜まった分だけ変位する。
【０１１８】
垂直信号線２２におけるセトリング終了を待機した後、時刻t28において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン１でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。またいまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、初期値から、カウントクロックCKdacをカウントアップする。
【０１１９】
時刻t29において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t28でカウントクロックCKdacが発生されたときから、時刻t29でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン１での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１２０】
時刻t28から所定の時間が経過した時刻t30において、つまり時刻t28から時刻t30までの読み出し動作Read_D1が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１２１】
時刻t31において主制御部１３は、ラッチクロックENBMEMを出力する。これによりラッチ回路１０５によりディジタル比較器１０４の出力がラッチされる。この例の場合、低照度の画素が読み出されているので、画素読み出し信号VSLが参照信号DACOUTと一致するまでの時間は比較的短くなる。その結果、カウンタ１０１のカウント値CNT（例えば128）は、閾値としてのレジスタ値THR_COUNT（例えば256）より小さくなり、ディジタル比較器１０４の出力はレベルＨのままであり、ラッチ回路１０５のラッチ出力DFLAGもレベルＨのままである。このため、アンドゲート１０２，１０３は導通しており、２回目のカウント動作が実行可能である。
【０１２２】
時刻t32において主制御部１３は、DAC１４に供給する制御信号DACOFSTをレベルＨにする。これによりDAC１４の出力DACOUTはその初期値が、画素読み出し信号VSLと必ず交差する（すなわち一致する）値に設定される。つまり、初期値が予想される画素読み出し信号VSLの値より小さい値に設定される。またこのとき、主制御部１３はDAC１４に制御信号DACGAINを出力し、ゲインをゲイン１より大きいゲイン２に切り替えさせる。
【０１２３】
時刻t33において主制御部１３はカウンタリセット信号CLRCNTを出力する。このカウンタリセット信号CLRCNTがアンドゲート１０３を介してカウンタ１０１に入力され、カウンタ１０１はリセットされる。つまり時刻t29で得られたゲイン１でのカウント値が消去される。
【０１２４】
時刻t34において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。またいまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t33においてリセットされた初期値から、カウントクロックCKdacをカウントアップする。
【０１２５】
時刻t35において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t34でカウントクロックCKdacが発生されたときから、時刻t35でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン２での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１２６】
時刻t34から所定の時間が経過した時刻t36において、つまり時刻t34から時刻t36までの読み出し動作Read_D2が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１２７】
次に、画素リセットレベルの読み出しが行われる。すなわち時刻t37において垂直駆動制御部１２は、行駆動信号線２１を介してリセット信号RSTを各単位画素３１に出力し、ＦＤ６２をリセットさせる。セトリングが終了する時刻t38まで待機した後、時刻t39において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。いまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t35においてカウントされたカウント値から、カウントクロックCKdacをカウントダウンする。
【０１２８】
時刻t40において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t39でカウントクロックCKdacが発生されたときから、時刻t40でコンパレータ出力VCOが反転するまでの期間、カウントダウンされたカウントクロックCKdacのカウント値が保持される。時刻t35で得られた、画素データレベルのカウント値から、画素リセットレベルの分だけカウントダウンされるので、CDS（相関２重サンプリング）が行われたことになり、ゲイン２での画素データレベルがＡＤ変換されたカウント値Pixel Dataが得られたことになる。
【０１２９】
その後、時刻t39から一定の時間が経過した時刻t41において、つまり時刻t39から時刻t41までの読み出し動作Read_P2が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止し、DAC１４は参照信号DACOUTの発生を中止する。
【０１３０】
このようにして読み出されたカウント値が、水平転送部１５により読み出され、出力回路２４を介して出力される。
【０１３１】
次に図７を参照して、高照度の画素データを読み出す場合について説明する。図７はカラムＡＤ回路における動作を説明するタイミングチャートである。
【０１３２】
図７の時刻t21から時刻t30までの処理は、図６にける時刻t21から時刻t30までの処理と同様であり、繰り返しになるのでその説明は省略する。
【０１３３】
図６における場合と同様に、時刻t28でカウントクロックCKdacが発生されたときから、時刻t29でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacの値が保持される。これにより、ゲイン１での画素データレベルがＡＤ変換されたカウント値（例えば756）が得られたことになる。
【０１３４】
時刻t28から所定の時間が経過した時刻t30において、つまり時刻t28から時刻t30までの読み出し動作Read_D1が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１３５】
時刻t31において主制御部１３は、ラッチクロックENBMEMを出力する。これによりラッチ回路１０５によりディジタル比較器１０４の出力がラッチされる。この例の場合、高照度の画素が読み出されているので、画素読み出し信号VSLが参照信号DACOUTと一致するまでの時間は比較的長くなる（少なくとも図６の例の場合より長くなる）。その結果、カウンタ１０１のカウント値CNT（例えば756）は、レジスタ値THR_COUNT（例えば128）より大きくなり、ディジタル比較器１０４の出力はレベルＬとなり、ラッチ回路１０５が出力するラッチ出力DFLAGはレベルＬとなる。このため、アンドゲート１０２，１０３は非導通となる。つまり２回目のカウント動作は実行できないようになる。
【０１３６】
時刻t32において主制御部１３は、DAC１４に供給する制御信号DACOFSTをレベルＨにする。これによりDAC１４の出力DACOUTはその初期値が、予想される画素読み出し信号VSLの値より小さい値に設定される。またこのとき、主制御部１３はDAC１４に制御信号DACGAINを出力し、ゲインをゲイン１より大きいゲイン２に切り替えさせる。
【０１３７】
時刻t33において主制御部１３はカウンタリセット信号CLRCNTを出力する。しかしアンドゲート１０３は非道通状態なので、このカウンタリセット信号CLRCNTはカウンタ１０１に入力されず、カウンタ１０１はリセットされない。つまり、時刻t29で得られたゲイン１のカウント値がそのまま保持される。
【０１３８】
時刻t34において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。しかしいまラッチ回路１０５のラッチ出力DFLAGはレベルＬなので、カウントクロックCKdacはアンドゲート１０２を通過できず、カウンタ１０１に供給されない。従ってカウンタ１０１は、時刻t29においてカウントしたゲイン１のカウント値Pixel Dataをそのまま保持する。
【０１３９】
画素データレベルとしての画素読み出し信号VSLはその値が大きいので、参照信号DACOUTと一致しない。
【０１４０】
時刻t34から所定の時間が経過した時刻t36において、つまり時刻t34から時刻t36までの読み出し動作Read_D2が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止する。そのときDAC１４は参照信号DACOUTの出力を停止する。
【０１４１】
時刻t37において垂直駆動制御部１２は、行駆動信号線２１を介してリセット信号RSTを各単位画素３１に出力し、ＦＤ６２をリセットさせる。セトリングが終了する時刻t38まで待機した後、時刻t39において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、電圧比較部５１に供給する。しかしいまラッチ回路１０５のラッチ出力DFLAGはレベルＬなので、カウントクロックCKdacはアンドゲート１０２を通過できず、カウンタ１０１に供給されない。従ってカウンタ１０１は、カウントクロックCKdacをカウントしない。
【０１４２】
時刻t40において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。しかしカウンタ１０１はカウント動作をしておらず、カウンタ１０１は、時刻t29においてカウントしたカウント値Pixel Dataをそのまま保持する。
【０１４３】
このようにして読み出されたカウント値が、水平転送部１５により読み出され、出力回路２４を介して出力される。その後、ゲイン調整部１３１においてゲイン調整が行われる。
【０１４４】
図６と図７の例においては、第１回目のADCの結果がレジスタ値THR_COUNTよりも大きいか小さいかで２回目の読み出しを行なうか否かが決定される。第１回目の読み出しがレジスタ値THR_COUNTよりも小さい場合、第２回目の読み出しを行なうために、カウンタ値がリセットされる（図６の場合）。逆に第１回目の読み出しがレジスタ値THR_COUNTよりも大きい場合、画素の読み出し信号としては第１回目のADCの結果が用いられる（図７の場合）。
【０１４５】
しかし個体撮像素子全体の動作としては、他カラムが第２回目の動作を行なう可能性があり、カウンタを動作させないために、リセット動作を非アクティブにし、クロックをゲーティングするなどの制御が行なわれる。第２回目の読み出し後は、データがラッチされ、水平転送部１５がデータを水平転送する。この様に回路規模的には、比較的少ない回路増加で動作を実現できる。
【０１４６】
図６に示されるような低照度画素を読み出す場合、画素データレベルの振幅レベルが小さいために、VSLセトリング時間が最大振幅のセトリング時間に較べ大幅に減少する。このため、読み出し動作Read_D2と読み出し動作Read_P2のサンプリング間隔Ｔ2は、図１の間隔Ｔ1より短くなり、CDSのフィルタ効果によって、ランダムノイズのキャンセルの効果が高まる。
【０１４７】
一方、図７の例の場合のように、画素データレベルが比較的大きな場合、SN比の観点から低ゲインで読み出してもノイズが埋もれて見え難くなる。そのため、読み出し動作Read_D2および読み出し動作Read_P2に較べ、読み出し動作Read_D1においては、低ゲインのランプ波形電圧の参照信号DACOUTを発生させてもノイズが目立つことはない。すなわちゲイン１ではCDS読み出しを行わずとも、ノイズが目立つことはない。従って、読み出し動作Read_D1のカウント値を小さくすることが可能であり、結果的に１水平ラインの読み出し時間を従来のCDS読み出しと同等もしくはそれ以下にすることが可能である。つまり高速化が可能となる。
【０１４８】
ただし、読み出し動作Read_D1のゲインと、読み出し動作Read_D2および読み出し動作Read_P2のゲインが異なるために、それぞれの場合における実際の画素データレベルとディジタル変換後の値は、ゲイン比分だけ、データの重みが異なっている。よって後段の信号処理でゲインを合わせる必要がある。そのために第１回目のＡＤ変換時の値か、第２回目以降のCDS読み出しの結果かを判断できるように、ラッチ回路１０５のラッチ出力DFLAGが水平転送部１５からゲイン調整部１３１に供給され、ゲイン調整部１３１においてゲイン調整が行われる。
【０１４９】
具体的には、例えば第１回目のＡＤ変換のカウント値（つまり図６のカウント値）が出力された場合、そのカウント値はゲイン調整部１３１によりゲイン比倍（ゲイン２／ゲイン１倍）される。第２回目のＡＤ変換のカウント値（つまり図７のカウント値）が出力された場合には、そのままとされる（すなわちゲイン比調整は行われない）。
【０１５０】
ゲイン調整した値は高ゲイン読み出しでの分解能でディジタル変換した結果と等しくなるために、10bit以上の出力が得られることとなり、結果的に高ダイナミックレンジの効果がある。高照度画素を低ゲイン（つまりゲイン１）で読み出し（図７参照）、低照度画素を高ゲイン（つまりゲイン２）で読み出す（図６参照）と言った読み分けが行われるため、SN比を維持して広ダイナミックレンジの読み出しが可能になる。
【０１５１】
よって、本技術は読み出し動作の高速化、低ノイズ化、広ダイナミックレンジ化を実現したものとなる。
【０１５２】
ところで、図６と図７の例において参照信号DACOUTの初期値は画素リセットレベルとされている。これは読み出し動作Read_D1においては、すなわち第１回目の読み出し時の画素データレベルが、必ずAZレベルよりも信号成分を持っていることを前提としている。しかし、ノイズ成分の影響により、読み出し動作Read_D1の画素データレベルがAZレベルよりも信号量が小さい（つまりＡＤ変換結果がマイナス）の場合も可能性として充分あり得る。この場合の対処方法について、図８と図９を参照して説明する。
【０１５３】
図８と図９はカラムＡＤ回路における動作を説明するタイミングチャートである。図８は、低照度の画素データを読み出す場合を表しており、図９は、高照度の画素データを読み出す場合を表している。図８と図９の基本的な動作は、上述した図６と図７の動作と同様である。
【０１５４】
図８と図９の例においては、主制御部１３は、予めAZレベルよりも読み出し動作Read_D1の画素データレベルが高い電圧レベルになる最大のカウント値をDAC１４の初期値として設定する。つまり、参照信号DACOUTが、AZ電圧レベルよりも負電圧から始まり、カウント値CNTもマイナス値から開始するように初期値の設定が行われる。具体的には、図６と図７の例においては、ゲインの切り換えのタイミングである時刻t32に、制御信号DACOFSTがレベルＨに変更された。つまり、読み出し動作Read_D2と読み出し動作Read_P2において、出力DACOUTの初期値が予想される画素読み出し信号VSLの値より小さい値に設定されたが、読み出し動作Read_D1においては、出力DACOUTの初期値は基準値（例えば０）のままとされている。
【０１５５】
これに対して、図８と図９の例においては、時刻t26において画素転送信号TRGがオンにされた後、時刻t28からの読み出し動作Read_D1の前の時刻t27において、制御信号DACOFSTがレベルＨに変更される。つまり、出力DACOUTの初期値が予想される画素読み出し信号VSLの値より小さい値に設定される。また、カウント値の初期値も、リセット時より小さい負の値に設定される。
【０１５６】
図８の例のように、CDS読み出しが行われた結果（つまりゲイン２の読み出し）が採用される場合、出力DACOUTの初期値の増加分は相殺される。これに対して、図９に示されるように、CDS読み出しが行われない結果（つまりゲイン１の読み出し）が採用される場合、出力DACOUTの初期値の増加分は相殺されない。そこで、図９の例では（図８の例も同様であるが）、出力DACOUTの初期値の増加分による影響を軽減するために、カウント値の初期値が負の値に設定される。従って、図８と図９に示される例では、読み出し動作Read_D1のカウント値をCDSする必要がなくなる。
【０１５７】
以上のように、図６乃至図９の例においては、カウンタ部５２は、読み出し動作Read_D1で得られる第１のカウント値が閾値であるレジスタ値THR_COUNTに達していない場合、読み出し動作Read_D2と読み出し動作Read_P2によるCDS読み出し処理により第２のカウント値を得る。
【０１５８】
図６乃至図９の例においては、画素リセットレベルの読み出し動作Read_P2を、画素データレベルの読み出し動作Read_D1，Read_D2の後に行うようにしたが、前に行うこともできる。図１０と図１１は、この場合の例を表している。図１０と図１１はカラムＡＤ回路における動作を説明するタイミングチャートである。図１０は、低照度の画素データを読み出す場合を表しており、図１１は、高照度の画素データを読み出す場合を表している。
【０１５９】
最初に図１０を参照して、低照度の画素データを読み出す場合について説明する。
【０１６０】
図１０の時刻t21から時刻t25までの処理は、図６にける時刻t21から時刻t25までの処理と同様であり、繰り返しになるのでその説明は省略する。ただし、図１０の例においては、時刻t21においてゲイン１ではなく、大きいゲイン２が設定される。また、制御信号DACOFSTがレベルＨとされる。
【０１６１】
時刻t26において主制御部１３は、カウントクロックCKdacを発生する。DAC１４はゲイン２で参照信号DACOUTを出力する。時刻t27において画素リセットレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t26でカウントクロックCKdacが発生されたときから、時刻t27でコンパレータ出力VCOが反転するまでの期間、カウントダウンされたカウントクロックCKdacのカウント値が保持される。これにより、ゲイン２での画素リセットレベルがＡＤ変換されたカウント値が得られたことになる。
【０１６２】
時刻t26から一定の時間が経過した時刻t28において、つまり時刻t26から時刻t28までの読み出し動作Read_P1が終了したとき、主制御部１３は、カウントクロックCKdacの発生を中止し、DAC１４は参照信号DACOUTの出力を停止する。
【０１６３】
時刻t29において垂直駆動制御部１２は画素転送信号TRGをオンし、電荷生成部６１に溜まった電荷をＦＤ６２に転送させる。これにより、画素読み出し信号VSLの電位がＦＤ６２に溜まった分だけ変位する。
【０１６４】
セトリング終了を待機した後、時刻t31において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。いまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t2７において設定されたカウント値から、カウントクロックCKdacをカウントアップする。
【０１６５】
時刻t32において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t31でカウントクロックCKdacが発生されたときから、時刻t32でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacのカウント値が保持される。カウンタ１０１の初期値は、時刻t27で得られた画素リセットレベルのカウント値であるから、CDS演算が行われたことになる。これにより、ゲイン２での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１６６】
その後、時刻t31から一定の時間が経過した時刻t33において、つまり時刻t31から時刻t33までの読み出し動作Read_D1が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１６７】
時刻t34において主制御部１３は、ラッチクロックENBMEMを出力し、ディジタル比較器１０４の出力をラッチさせる。いま低照度の画素読み出しが行われており、時刻t32において得られたカウント値Pixel Dataはレジスタ値THR_COUNTより大きいので、ラッチ回路１０５はレベルＬを出力する。従ってラッチ出力DFLAGはレベルＬとなる。これによりアンドゲート１０２，１０３は、非道通状態になる。また時刻t34において、主制御部１３は、制御信号DACOFSTをレベルＬに設定する。
【０１６８】
時刻t35において主制御部１３がカウンタリセット信号CLRCNTを出力するが、アンドゲート１０２は非導通状態なので、カウンタ１０１はリセットされず、時刻t32のカウント値Pixel Dataを保持する。
【０１６９】
その後、主制御部１３は制御信号DACGAINを出力し、DAC１４の参照信号DACOUTのゲインとして小さいゲイン１を設定させる。
【０１７０】
時刻t36において主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン１のランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。しかしいまラッチ回路１０５のラッチ出力DFLAGはレベルＬなので、カウントクロックCKdacはアンドゲート１０２を通過せず、カウンタ１０１はカウント動作を実行しない。
【０１７１】
時刻t37において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転する。しかし、カウンタ１０１はカウント動作を実行しておらず、カウント値は変化しない。
【０１７２】
その後、時刻t36から一定の時間が経過した時刻t38において、つまり時刻t36から時刻t38までの読み出し動作Read_D2が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１７３】
次に図１１を参照して、高照度の画素データを読み出す場合について説明する。
【０１７４】
図１１の時刻t21から時刻t30までの処理は、図１０にける時刻t21から時刻t30までの処理と同様であり、繰り返しになるのでその説明は省略する。
【０１７５】
時刻t31において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン２でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。またいまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t27においてカウントダウンにより得られたカウント値から、ゲイン２でカウントクロックCKdacをカウントアップする。
【０１７６】
いま高照度の画素の読み出しが行われているので、画素データレベルとしての画素読み出し信号VSLの値が大きく、時刻t31から一定の時間が経過した時刻t33になっても、参照信号DACOUTの値は画素読み出し信号VSLの値と一致しない。
【０１７７】
時刻t31から一定の時間が経過した時刻t33において、つまり時刻t31から時刻t33までの読み出し動作Read_D1が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１７８】
時刻t34において主制御部１３は、ラッチクロックENBMEMを出力し、ディジタル比較器１０４の出力をラッチさせる。いまカウンタ１０１には時刻t27で得られた画素リセットレベルのカウントダウンによるカウント値が保持されている。このカウント値は、レジスタ値THR_COUNTより小さいので、ラッチ回路１０５はレベルＨの出力を維持する。従ってラッチ出力DFLAGはレベルＨのままである。つまりアンドゲート１０２，１０３は、道通状態のままである。また時刻t34において、主制御部１３は、制御信号DACOFSTをレベルＬに設定する。
【０１７９】
時刻t35において主制御部１３はカウンタリセット信号CLRCNTを出力する。この信号がアンドゲート１０３を介して入力され、カウンタ１０１はリセットされる。つまり、時刻t27で得られたカウント値が消去される。
【０１８０】
その後、主制御部１３は制御信号DACGAINを出力し、DAC１４の参照信号DACOUTのゲインとして小さいゲイン１を設定させる。
【０１８１】
時刻t36において、主制御部１３は、カウントクロックCKdacを発生する。DAC１４は、入力されたカウントクロックCKdac に基づいて、ゲイン１でランプ状の参照信号DACOUTを発生し、直流阻止コンデンサを介して電圧比較部５１に供給する。いまラッチ回路１０５のラッチ出力DFLAGはレベルＨなので、カウントクロックCKdacはアンドゲート１０２を通過して、カウンタ１０１に供給される。カウンタ１０１は、時刻t35においてリセットされたカウント値から、カウントクロックCKdacをカウントアップする。
【０１８２】
時刻t37において画素データレベルとしての画素読み出し信号VSLが参照信号DACOUTと一致すると、コンパレータ出力VCOが反転し、カウンタ１０１はカウント動作を停止する。時刻t36でカウントクロックCKdacが発生されたときから、時刻t37でコンパレータ出力VCOが反転するまでの期間、カウントアップされたカウントクロックCKdacの値Pixel Dataが得られる。カウンタ１０１の初期値は、時刻t35で得られた画素リセットレベルのカウント値であるから、CDS演算が行われたことになる。これにより、ゲイン１での画素データレベルがＡＤ変換されたカウント値が得られたことになる。
【０１８３】
時刻t36から一定の時間が経過した時刻t38において、つまり時刻t36から時刻t38までの読み出し動作Read_D2が終了したとき、主制御部１３はカウントクロックCKdacの発生を中止する。DAC１４は参照信号DACOUTの発生を中止する。
【０１８４】
図１０と図１１の例の場合、読み出し動作Read_P1と読み出し動作Read_D1におけるゲインは高ゲイン（つまりゲイン２）であり、かつそれぞれのゲインは等しく、ＡＤ変換値がCDS演算される。読み出し動作Read_D2では低ゲイン（つまりゲイン２）で読み出しが行われ、読み出し動作Read_P2は実行されない。これらの例では、読み出し動作Read_D1でのカウント値から読み出し動作Read_P1でのカウント値を実質的に減算するCDS結果が、所定の閾値THR_COUNTに達するか否かによって、読み出し動作Read_D2のカウント値を最終的なＡＤ変換値にするか否かが決定される。
【０１８５】
すなわち、ゲイン２でのCDS結果が、所定の閾値THR_COUNTに達している場合（図１０の例の場合）、そのCDS結果が最終的なＡＤ変換値とされ、ゲイン１での読み出し動作Read_D2のカウント値は最終的なＡＤ変換値とはされない。これに対して、ゲイン２でのCDS結果が、所定の閾値THR_COUNTに達していない場合（図１１の例の場合）、そのCDS結果は最終的なＡＤ変換値とされず、ゲイン１での読み出し動作Read_D2のカウント値が最終的なＡＤ変換値とされる。
【０１８６】
ゲイン２でのCDS結果とゲイン１での読み出し動作Read_D2のカウント値では、ゲインが異なるために、上述した場合と同様に、ゲイン調整部１３１によりゲイン倍だけ調整処理が行なわれる。
【０１８７】
図１０と図１１の例の場合、カウンタ部５２は、読み出し動作Read_P1と読み出し動作Read_D1によるCDS読み出し処理により、第１のカウント値を得る。
【０１８８】
図６乃至図１１のいずれの場合においても、第１のゲインと前記第２のゲインのうち、大きい方（つまりゲイン２）の参照信号によりCDS読み出しが行なわれる。
【０１８９】
＜撮像装置の構成＞
【０１９０】
図１２は、上述の固体撮像装置１と同様の仕組みを利用した物理情報取得装置の一例である撮像装置の概略構成を示す図である。この撮像装置１４０は、可視光カラー画像を得る撮像装置になっている。
【０１９１】
上述した固体撮像装置１の仕組みは固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置としても、信号成分Ｖsig の大きさに合わせて、参照信号DACOUTの傾きを変化させるとともに、参照信号DACOUTの傾き変化に合わせてカウンタの分周動作を変化させる（より高速にしていく）。さらに、分周動作を変化させる際には、下位ビット出力を順次無効にして残りの上位ビット出力の分周動作のみを変化させる仕組みを採ることができる。これにより、参照信号DACOUTの傾き変化に伴うＡＤ変換結果に対する補正を要することなく、また実質的な変換精度を損なうことなく、ＡＤ変換を高速に実現できるようになる。
【０１９２】
参照信号DACOUTの傾き変化点や傾きの大きさの制御、並びに傾き変化を相殺するためのカウンタの分周速度の高速化の制御は、外部の主制御部において任意に指定できるようにする。すなわち、光ショットノイズと量子化ノイズとの関係に基づいてより高精度を求めるか高速性を求めるかといった目的に応じたモード切替指示を主制御部１３に対するデータ設定で任意に指定できるようにする。
【０１９３】
具体的には、撮像装置１４０は、蛍光灯などの照明装置８０１の下にある被写体Ｚの像を担持する光Ｌを撮像装置側に導光して結像させる撮影レンズ８０２、および光学ローパスフィルタ８０４を備える。また、例えばＲ，Ｇ，Ｂの色フィルタがベイヤ配列とされている色フィルタ群８１２、画素アレイ部１１、および画素アレイ部１１を駆動する主制御部１３を備える。さらに、画素アレイ部１１から出力された画素信号に対してCDS処理やＡＤ変換処理などを施すカラム処理部１６、カラム処理部１６に参照信号DACOUTを供給するDAC１４、水平転送されてきたカウント値をゲイン倍に調整するゲイン調整部１３１、およびカラム処理部１６から出力された撮像信号を処理するカメラ信号処理部８１０を備えている。
【０１９４】
光学ローパスフィルタ８０４は、折返し歪みを防ぐために、ナイキスト周波数以上の高周波成分を遮断するためのものである。また、図中に点線で示しように、光学ローパスフィルタ８０４と合わせて、赤外光成分を低減させる赤外光カットフィルタ８０５を設けることもできる。この点は、一般的な撮像装置と同様である。
【０１９５】
カラム処理部１６の後段に設けられたカメラ信号処理部８１０は、撮像信号処理部８２０と、撮像装置１４０の全体を制御する主制御部として機能するカメラ制御部９００とを有する。
【０１９６】
撮像信号処理部８２０は、色フィルタとして原色フィルタ以外のものが使用されているときにカラム処理部１６のＡＤ変換機能部から供給されるディジタル撮像信号をＲ（赤），Ｇ（緑），Ｂ（青）の原色信号に分離する原色分離機能を具備した信号分離部８２２を有する。また、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて色信号Ｃに関しての信号処理を行なう色信号処理部８３０を有する。
【０１９７】
また撮像信号処理部８２０は、信号分離部８２２によって分離された原色信号Ｒ，Ｇ，Ｂに基づいて輝度信号Ｙに関しての信号処理を行なう輝度信号処理部８４０と、輝度信号Ｙ／色信号Ｃに基づいて映像信号ＶＤを生成するエンコーダ部８６０とを有する。
【０１９８】
色信号処理部８３０は、図示を省略するが、例えば、ホワイトバランスアンプ、ガンマ補正部、色差マトリクス部などを有する。ホワイトバランスアンプは、図示しないホワイトバランスコントローラから供給されるゲイン信号に基づき、信号分離部８２２の原色分離機能部から供給される原色信号のゲインを調整（ホワイトバランス調整）し、ガンマ補正部および輝度信号処理部８４０に供給する。
【０１９９】
ガンマ補正部は、ホワイトバランスが調整された原色信号に基づいて、忠実な色再現のためのガンマ（γ）補正を行ない、ガンマ補正された各色用の出力信号Ｒ，Ｇ，Ｂを色差マトリクス部に入力する。色差マトリクス部は、色差マトリクス処理を行なって得た色差信号Ｒ−Ｙ，Ｂ−Ｙをエンコーダ部８６０に入力する。
【０２００】
輝度信号処理部８４０は、図示を省略するが、例えば、信号分離部８２２の原色分離機能部から供給される原色信号に基づいて比較的周波数が高い成分までをも含む輝度信号ＹＨを生成する高周波輝度信号生成部を有する。また、ホワイトバランスアンプから供給されるホワイトバランスが調整された原色信号に基づいて比較的周波数が低い成分のみを含む輝度信号ＹＬを生成する低周波輝度信号生成部と、２種類の輝度信号ＹＨ，ＹＬに基づいて輝度信号Ｙを生成しエンコーダ部８６０に供給する輝度信号生成部とを有する。
【０２０１】
エンコーダ部８６０は、色信号副搬送波に対応するディジタル信号で色差信号Ｒ−Ｙ，Ｂ−Ｙをディジタル変調した後、輝度信号処理部８４０にて生成された輝度信号Ｙと合成して、ディジタル映像信号ＶＤ（＝Ｙ＋Ｓ＋Ｃ；Ｓは同期信号、Ｃはクロマ信号）に変換する。
【０２０２】
エンコーダ部８６０から出力されたディジタル映像信号ＶＤは、さらに後段の図示を省略したカメラ信号出力部に供給され、モニター出力や記録メディアへのデータ記録などに供される。この際、必要に応じて、ＤＡ変換によってディジタル映像信号ＶＤがアナログ映像信号Ｖに変換される。
【０２０３】
本実施の形態のカメラ制御部９００は、コンピュータが行なう演算と制御の機能を超小型の集積回路に集約させたＣＰＵ（Central Processing Unit ）を代表例とする電子計算機の中枢をなすマイクロプロセッサ（microprocessor）９０２を有する。また読出専用の記憶部であるＲＯＭ（ReＡＤ Only Memory）９０４、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるＲＡＭ（Random Access Memory）９０６、図示を省略したその他の周辺部材を有している。マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６を纏めて、マイクロコンピュータ（microcomputer ）とも称する。
【０２０４】
なお、上記において“揮発性の記憶部”とは、装置の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。一方、“不揮発性の記憶部”とは、装置のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を“不揮発性”を呈するように構成するものであってもよい。
【０２０５】
また、半導体製のメモリ素子により構成することに限らず、磁気ディスクや光ディスクなどの媒体を利用して構成してもよい。例えば、ハードディスク装置を不揮発性の記憶部として利用できる。また、ＣＤ−ＲＯＭなどの記録媒体から情報を読み出す構成を採ることでも不揮発性の記憶部として利用できる。
【０２０６】
カメラ制御部９００は、システム全体を制御するものであり、特に上述のＡＤ変換処理の高速化との関係においては、DAC１４における参照信号DACOUTの傾き変化制御やカウンタ部５２における分周速度制御のための各種の制御パルスのオン／オフタイミングを調整する機能を有している。
【０２０７】
ＲＯＭ９０４にはカメラ制御部９００の制御プログラムなどが格納されているが、特に本例では、カメラ制御部９００によって、各種の制御パルスのオン／オフタイミングを設定するためのプログラムが格納されている。
【０２０８】
ＲＡＭ９０６にはカメラ制御部９００が各種処理を行なうためのデータなどが格納されている。
【０２０９】
また、カメラ制御部９００は、メモリカードなどの記録媒体９２４を挿脱可能に構成し、またインターネットなどの通信網との接続が可能に構成している。例えば、カメラ制御部９００は、マイクロプロセッサ９０２、ＲＯＭ９０４、およびＲＡＭ９０６の他に、メモリ読出部９０７および通信Ｉ／Ｆ（インタフェース）９０８を備える。
【０２１０】
記録媒体９２４は、例えば、マイクロプロセッサ９０２にソフトウェア処理をさせるためのプログラムデータや、輝度信号処理部８４０からの輝度系信号に基づく測光データＤＬの収束範囲や露光制御処理（電子シャッタ制御を含む）のために利用される。またDAC１４における参照信号DACOUTの傾き変化制御やカウンタ部５２における分周速度制御のための各種の制御パルスのオン／オフタイミングなど、様々な設定値などのデータを登録するなどのために利用される。
【０２１１】
メモリ読出部９０７は、記録媒体９２４から読み出したデータをＲＡＭ９０６に格納（インストール）する。通信Ｉ／Ｆ９０８は、インターネットなどの通信網との間の通信データの受け渡しを仲介する。
【０２１２】
なお、このような撮像装置１４０は、主制御部１３およびカラム処理部１６を、画素アレイ部１１と別体にしてモジュール状のもので示しているが、固体撮像装置１について述べたように、これらが画素アレイ部１１と同一の半導体基板上に一体的に形成されたワンチップものの固体撮像装置１を利用してもよいのは言うまでもない。
【０２１３】
また、撮像装置１４０は、画素アレイ部１１、主制御部１３、カラム処理部１６、DAC１４、カメラ信号処理部８１０の他に、撮影レンズ８０２、光学ローパスフィルタ８０４、あるいは赤外光カットフィルタ８０５などの光学系をも含む状態で図示されている。この態様は、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態とする場合に好適である。
【０２１４】
上述の固体撮像装置１におけるモジュールとの関係においては、図示のように、画素アレイ部１１（撮像部）と、ＡＤ変換機能や差分（CDS）処理機能を具備したカラム処理部１６などの画素アレイ部１１側と密接に関連した信号処理部（カラム処理部１６の後段のカメラ信号処理部は除く）が纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１の後段に、残りの信号処理部であるカメラ信号処理部８１０を設けて撮像装置１４０の全体を構成するようにしてもよい。
【０２１５】
または、図示を省略するが、画素アレイ部１１と撮影レンズ８０２などの光学系とが纏めてパッケージングされた状態で撮像機能を有するモジュール状の形態で固体撮像装置１を提供するようにし、そのモジュール状の形態で提供された固体撮像装置１に加えて、カメラ信号処理部８１０もモジュール内に設けて、撮像装置１４０の全体を構成するようにしてもよい。
【０２１６】
また、固体撮像装置１におけるモジュールの形態として、カメラ信号処理部２００に相当するカメラ信号処理部８１０を含めてもよく、この場合には、事実上、固体撮像装置１と撮像装置１４０とが同一のものと見なすこともできる。
【０２１７】
このような撮像装置１４０は、「撮像」を行なうための、例えば、カメラや撮像機能を有する携帯機器として提供される。なお、「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。
【０２１８】
このような構成の撮像装置１４０においては、上述の固体撮像装置１の全ての機能を包含して構成されており、上述の固体撮像装置１の基本的な構成および動作と同様とすることができる。また、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なう仕組みを採ることで、参照信号DACOUTの傾き変化に伴うＡＤ変換結果に対する補正を要することなく、また実質的な変換精度を損なうことなく、ＡＤ変換を高速に実現できる。
【０２１９】
例えば、上述した処理をコンピュータに実行させるプログラムは、フラッシュメモリ、ＩＣカード、あるいはミニチュアーカードなどの不揮発性の半導体メモリカードなどの記録媒体９２４を通じて配布される。さらに、サーバなどからインターネットなどの通信網を経由して前記プログラムをダウンロードして取得する、あるいは更新してもよい。
【０２２０】
記録媒体９２４の一例としてのＩＣカードやミニチュアーカードなどの半導体メモリには、上記実施の形態で説明した固体撮像装置１（特に参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうＡＤ変換高速化処理に関わる機能）における処理の一部または全ての機能を格納することができる。したがって、プログラムや当該プログラムを格納した記憶媒体を提供することができる。例えば、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうＡＤ変換高速化処理用のプログラム、すなわちＲＡＭ９０６などにインストールされるソフトウェアは、固体撮像装置１について説明したＡＤ変換高速化処理と同様に、ＡＤ変換処理の高速化を実現するための制御パルス設定機能をソフトウェアとして備える。
【０２２１】
ソフトウェアは、ＲＡＭ９０６に読み出された後にマイクロプロセッサ９０２により実行される。例えばマイクロプロセッサ９０２は、記録媒体の一例であるＲＯＭ９０４およびＲＡＭ９０６に格納されたプログラムに基づいて制御パルス設定処理を実行することにより、参照信号DACOUTの傾き変化とカウンタ分周速度変化とを連動させた制御を行なうことでＡＤ変換処理を高速化する機能をソフトウェア的に実現することができる。
【０２２２】
以上、本技術について実施の形態を用いて説明したが、本技術の技術的範囲は上記実施の形態に記載の範囲には限定されない。技術の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本技術の技術的範囲に含まれる。
【０２２３】
また、上記の実施の形態は、クレーム（請求項）に係る技術を限定するものではなく、また実施の形態の中で説明されている特徴の組合せの全てが技術の解決手段に必須であるとは限らない。上述した実施の形態には種々の段階の技術が含まれており、開示される複数の構成要件における適宜の組合せにより種々の技術を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が技術として抽出され得る。
【０２２４】
＜その他＞
【０２２５】
本技術は、以下のような構成もとることができる。
【０２２６】
（１）
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える固体撮像装置。
（２）
前記第１のゲインと前記第２のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれる
前記（１）に記載の固体撮像装置。
（３）
前記カウンタ部は、前記第１のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第２のカウント値を得る
前記（２）に記載の固体撮像装置。
（４）
前記カウンタ部は、前記CDS読み出し処理により前記第１のカウント値を得る
前記（２）に記載の固体撮像装置。
（５）
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える撮像装置。
（６）
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成し、
前記アナログの画素信号のレベルと前記参照信号とを比較し、
前記比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得する
撮像方法。
【符号の説明】
【０２２７】
１ 固体撮像装置， １１ 画素アレイ部， １２ 垂直駆動制御部， １４ ＤＡＣ， １５ 水平転送部， １６ カラム処理部， １７ 読み出し電流源部， ２１ 行駆動信号線， ２２ 垂直信号線， ３１ 単位画素， ４１ カラムＡＤ回路， ５１ 電圧比較部， ５２ カウンタ部， ６１ 電荷生成部， １０１ カウンタ
【特許請求の範囲】
【請求項１】
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える固体撮像装置。
【請求項２】
前記第１のゲインと前記第２のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれる
請求項１に記載の固体撮像装置。
【請求項３】
前記カウンタ部は、前記第１のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第２のカウント値を得る
請求項２に記載の固体撮像装置。
【請求項４】
前記カウンタ部は、前記CDS読み出し処理により前記第１のカウント値を得る
請求項２に記載の固体撮像装置。
【請求項５】
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える撮像装置。
【請求項６】
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成し、
前記アナログの画素信号のレベルと前記参照信号とを比較し、
前記比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得する
撮像方法。
【請求項１】
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える固体撮像装置。
【請求項２】
前記第１のゲインと前記第２のゲインのうち、大きい方の前記参照信号によりCDS読み出しが行なわれる
請求項１に記載の固体撮像装置。
【請求項３】
前記カウンタ部は、前記第１のカウント値が前記閾値に達していない場合、前記CDS読み出し処理により前記第２のカウント値を得る
請求項２に記載の固体撮像装置。
【請求項４】
前記カウンタ部は、前記CDS読み出し処理により前記第１のカウント値を得る
請求項２に記載の固体撮像装置。
【請求項５】
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成する生成部と、
前記アナログの画素信号のレベルと前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得するカウンタ部と
を備える撮像装置。
【請求項６】
画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの前記参照信号と、前記第１のゲインと異なる第２のゲインの前記参照信号を画素データレベル読み出し時に生成し、
前記アナログの画素信号のレベルと前記参照信号とを比較し、
前記比較処理と並行してカウント処理を行ない、前記第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値を前記ディジタルデータとして取得し、前記第１のカウント値が予め設定されている閾値に達していない場合、前記第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値を前記ディジタルデータとして取得する
撮像方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−５１４９７（Ｐ２０１３−５１４９７Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１１−１８７５２２（Ｐ２０１１−１８７５２２）
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２３年８月３０日（２０１１．８．３０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]