多層プリント基板
【課題】
検査プローブがテストパッドに刺さってもテストパットと内部電極は短絡を起こさない多層プリント基板を提供する。
【解決手段】
電子部品１６を搭載する多層プリント基板の１層目の表面に、検査プローブによって多層プリント基板の内部に形成した電気回路や実装した電子部品１６の特性を測定するためのテストパッド２０４、２０５を形成する。そして、テストパッド２０４、２０５の真下で２層目の樹脂層の表面に非電極領域（電極を形成しない領域）を形成する。
検査プローブがテストパッドに刺さってもテストパットと内部電極は短絡を起こさない多層プリント基板を提供する。
【解決手段】
電子部品１６を搭載する多層プリント基板の１層目の表面に、検査プローブによって多層プリント基板の内部に形成した電気回路や実装した電子部品１６の特性を測定するためのテストパッド２０４、２０５を形成する。そして、テストパッド２０４、２０５の真下で２層目の樹脂層の表面に非電極領域（電極を形成しない領域）を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査プローブ用のテストパッドを有する多層プリント基板に関する。
【背景技術】
【０００２】
電子回路基板を検査プローブによって検査する際、電子回路基板のテストパッドがプローブによって押しつぶされ、変形または穴が開くなどの破損を起こすことが知られている（特許文献１）。
【特許文献１】特開平１１−１８６４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来は、検査プローブによってテストパッドが押しつぶされ変形または穴が開くなど破損が起こっても、テストパッドの破損部分に実装部品を接続しなければ特に問題は発生しなかった（特許文献１）。しかし、プリント基板が従来より多層化、薄層化されると、検査プローブによって破損したテストパッドの電極とプリント基板の内部電極が接触して短絡を起こす問題が発生するおそれがある。
【課題を解決するための手段】
【０００４】
請求項１の発明は、少なくとも第１の樹脂層と第２の樹脂層とを積層して成る多層プリント基板において、第１の樹脂層の表面には検査プローブを接触させる検査電極部が形成され、第１の樹脂層と第２の樹脂層の間には、内部電極と、内部電極が形成されていない非電極領域が形成され、非電極領域は、第１の樹脂層に対して検査電極部と対向する位置に形成されていることを特徴とする。
請求項２の発明は、請求項１に記載の多層プリント基板において、非電極領域の大きさは、検査電極部の大きさと同じ、またはそれより大きいことを特徴とする。
請求項３の発明は、請求項１または２に記載の多層プリント基板において、内部電極はグランド電極であることを特徴とする。
【発明の効果】
【０００５】
本発明によれば、検査プローブにより変形したテストパッドが内部電極と短絡することが防止される。
【発明を実施するための最良の形態】
【０００６】
図１を参照して本発明の実施形態における多層プリント基板を説明する。図１は本発明の実施形態の多層プリント基板の断面構造を示す図である。本実施形態の多層プリント基板１は、電極パターンが形成されている複数の樹脂層１１、１２、１３、１４を積層して構成される。
多層プリント基板１の表面には表面電極１５が形成されている。表面電極１５には電子部品１６が実装されている。多層プリント基板１の内部には内部電極１７、１８、１９が形成され、表面電極１５と内部電極１８はスルーホール２０、２１を介して接続されている。
【０００７】
表面電極１５の詳細を図２に示す。表面電極１５は第１〜第４の電極パターン１５Ａ〜１５Ｄを含み、これら各電極パターンはそれぞれ、電子部品１６を実装するための実装パッド２０２、２０３と、検査プローブを当てるテストパッド２０４、２０５と、表面電極と内部電極を接続するスルーホール電極パッド２０６、２０７と、それぞれのパッド同士を接続する配線部２０８、２０９、２１０、２１１から成る。
【０００８】
実装パッド２０２、２０３には、めっき処理がなされ、その上に半田が塗布される。半田が塗布された実装パッド２０２、２０３に電子部品１６の端子部が搭載され、リフロー炉で熱処理することによって電子部品１６は多層プリント基板１に固定される。
【０００９】
テストパッド２０４、２０５は、多層プリント基板１に形成された電気回路の特性を測定するため、または、多層プリント基板１に実装した電子部品１６の特性を測定するために使用される。テストパッド２０４、２０５に検査プローブに接触して、多層プリント基板１の良品、不良品の選別のための検査が行われる。また、多層プリント基板１に形成された電気回路の特性調整を行う際も、検査プローブがテストパッド２０４、２０５に強く押し付けられる。
【００１０】
樹脂層１１には、スルーホール電極パッド２０６、２０７の中心部に、内面が導体で覆われたスルーホールが形成されており、スルーホール電極パッド２０６、２０７はスルーホール２０と電気的に接続される。
【００１１】
図３により、多層プリント基板１の樹脂層１２の表面に形成されている電極パターン１７の詳細を説明する。電極パターン１７には、グランド電極３０１が形成されている。このグランド電極３０１は、表面に実装した電子部品１６や外部からの電磁波の影響が樹脂層１３、１４の電極パターン１８、１９により形成される電気回路に影響を及ぼさないようにするためのものである。グランド電極３０１は電子部品１６や外部からの電磁波をできるだけ遮蔽するため、２層目の樹脂層１２のできるだけ全面を覆うように形成される。
【００１２】
多層プリント基板１の２層目の樹脂層１２には、非電極領域（電極を形成しない領域）３０２、３０３が形成されている。この非電極領域３０２、３０３は、後述するようにテストパッド２０４または２０５に検査プローブが刺さり、穴が開くことによってテストパッド２０４または２０５とグランド電極３０１が短略することを防止するために設けられている。そのため、非電極領域３０２、３０３は１層目のテストパッド２０４、２０５と対向する位置、つまり、テストパッド２０４、２０５直下に形成される。非電極領域３０２、３０３は、テストパッドに穴が開いても短絡が生じないように、テストパッドと同じ大きさまたはそれより大きな範囲に形成される。
【００１３】
多層プリント基板１の２層目、すなわち樹脂層１２の表面には、表面電極１５と内部電極１８を接続するスルーホール２０、２１を接続するためのスルーホールパッド３０４、３０５が形成されている。樹脂層１３には、スルーホールパッド３０４、３０５の中心部に、内面が導体で覆われたスルーホール２１が形成されている。表面電極１５と樹脂層１２の表面のグランド電極３０１とは電気的に接続しないので、スルーホールパッド３０４、３０５の周りは非電極部３０４ａ、３０５ａで囲まれている。また、スルーホールパッド３０４、３０５は、図１に示すスルーホール２０と２１の位置が多少ずれても、スルーホール２０と２１の電気的接続を確保するという機能も有している。
【００１４】
図４を参照して、本発明の実施形態における多層プリント基板１による作用効果を説明する。検査プローブ４０１をテストパッド２０４に接触させたとき、検査プローブ４０１がテストパッド２０４を突き抜ける場合がある。このとき、図４に示すように、テストパッド２０４の中央部が多層プリント基板１の内部に向かって変形して、第２の樹脂層１２の表面まで達しても、その表面領域には非電極領域３０２が形成されているので、変形したテストパッド２０４がグランド電極３０１と接触することはなく、テストパッド２０４とグランド電極３０１の短絡を防止することができる。したがって、テストパッド２０４に穴が開いても良品、不良品の選別をすることができる。あるいは、検査プローブ４０１を使用した多層プリント基板１の電気的性能の調整や不良品の測定作業を続行することができる。
【００１５】
次に図５を使用して、非電極領域３０２を形成しなかった従来例について説明する。検査プローブ４０１をテストパッド２０４に押圧して接触させたとき、図５に示すように、検査プローブ４０１によりテストプパッド２０４に穴が開いたとする。この場合、テストパッド２０４は多層プリント基板の内部に向かって変形し、テストパッド２０４がグランド電極３０１に接触して短絡する。このような短絡が発生すると、良品、不良品の検査ができなくなり、検査プローブ４０１を使用した多層プリント基板に形成された電気回路の調整や不良品の再測定の作業が中断され、それまでの作業が無駄になってしまう。
【００１６】
このような多層プリント基板によれば次のような作用効果が得られる。
検査プローブがテストパッドに刺さっても内部電極と短絡を起こさない。したがって、テストパッドと内部電極の短絡による検査や特性の調整のための作業の無駄がなくなる。
【００１７】
特許請求の範囲の要素と実施形態との対応関係を説明する。
本願発明における第１の樹脂層は樹脂層１１に、第２の樹脂層は樹脂層１２にそれぞれ対応する。検査電極部はテストパッド２０４、２０５に、内部電極はグランド電極３０１に対応する。非電極領域は非電極領域３０２、３０３に対応する。
【００１８】
以上説明した多層プリント基板は、一例を示すものであり、本発明は４層のプリント基板に限定されない。また、各層の電極パターンの形成も実施の形態に限定されない。即ち、検査プローブにより変形したテストパッドが下層の電極と接触しないように下層電極パターンに非電極領域を設けるものであれば、どのような形態でもよい。よって、本願発明の実施形態では、第２の樹脂層の表面に形成される内部電極はグランド電極であったが、インダクタやキャパシタを構成する電極や、実装した電子部品や多層プリント基板内に形成した素子などを電気的に接続させるための電極でもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態における多層プリント基板の断面図である。
【図２】本発明の一実施形態における多層プリント基板の１層目に形成された電極パターン例を示す図である。
【図３】本発明の一実施形態における多層プリント基板の２層目に形成された電極パターン例を示す図である。
【図４】本発明の一実施形態における多層プリント基板において、検査プローブがテストパッドを突き抜けた状態を示す図である。
【図５】従来の多層プリント基板において、検査プローブがテストパッドを突き抜けた状態を示す図である。
【符号の説明】
【００２０】
１ 多層プリント基板
１１、１２、１３、１４ 樹脂層
１５ 表面電極
１６ 電子部品
１７、１８、１９ 内部電極
２０、２１ スルーホール
２０４、２０５ テストパッド
３０１ グランド電極
３０２、３０３ 非電極領域
４０１ 検査プローブ
【技術分野】
【０００１】
本発明は、検査プローブ用のテストパッドを有する多層プリント基板に関する。
【背景技術】
【０００２】
電子回路基板を検査プローブによって検査する際、電子回路基板のテストパッドがプローブによって押しつぶされ、変形または穴が開くなどの破損を起こすことが知られている（特許文献１）。
【特許文献１】特開平１１−１８６４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来は、検査プローブによってテストパッドが押しつぶされ変形または穴が開くなど破損が起こっても、テストパッドの破損部分に実装部品を接続しなければ特に問題は発生しなかった（特許文献１）。しかし、プリント基板が従来より多層化、薄層化されると、検査プローブによって破損したテストパッドの電極とプリント基板の内部電極が接触して短絡を起こす問題が発生するおそれがある。
【課題を解決するための手段】
【０００４】
請求項１の発明は、少なくとも第１の樹脂層と第２の樹脂層とを積層して成る多層プリント基板において、第１の樹脂層の表面には検査プローブを接触させる検査電極部が形成され、第１の樹脂層と第２の樹脂層の間には、内部電極と、内部電極が形成されていない非電極領域が形成され、非電極領域は、第１の樹脂層に対して検査電極部と対向する位置に形成されていることを特徴とする。
請求項２の発明は、請求項１に記載の多層プリント基板において、非電極領域の大きさは、検査電極部の大きさと同じ、またはそれより大きいことを特徴とする。
請求項３の発明は、請求項１または２に記載の多層プリント基板において、内部電極はグランド電極であることを特徴とする。
【発明の効果】
【０００５】
本発明によれば、検査プローブにより変形したテストパッドが内部電極と短絡することが防止される。
【発明を実施するための最良の形態】
【０００６】
図１を参照して本発明の実施形態における多層プリント基板を説明する。図１は本発明の実施形態の多層プリント基板の断面構造を示す図である。本実施形態の多層プリント基板１は、電極パターンが形成されている複数の樹脂層１１、１２、１３、１４を積層して構成される。
多層プリント基板１の表面には表面電極１５が形成されている。表面電極１５には電子部品１６が実装されている。多層プリント基板１の内部には内部電極１７、１８、１９が形成され、表面電極１５と内部電極１８はスルーホール２０、２１を介して接続されている。
【０００７】
表面電極１５の詳細を図２に示す。表面電極１５は第１〜第４の電極パターン１５Ａ〜１５Ｄを含み、これら各電極パターンはそれぞれ、電子部品１６を実装するための実装パッド２０２、２０３と、検査プローブを当てるテストパッド２０４、２０５と、表面電極と内部電極を接続するスルーホール電極パッド２０６、２０７と、それぞれのパッド同士を接続する配線部２０８、２０９、２１０、２１１から成る。
【０００８】
実装パッド２０２、２０３には、めっき処理がなされ、その上に半田が塗布される。半田が塗布された実装パッド２０２、２０３に電子部品１６の端子部が搭載され、リフロー炉で熱処理することによって電子部品１６は多層プリント基板１に固定される。
【０００９】
テストパッド２０４、２０５は、多層プリント基板１に形成された電気回路の特性を測定するため、または、多層プリント基板１に実装した電子部品１６の特性を測定するために使用される。テストパッド２０４、２０５に検査プローブに接触して、多層プリント基板１の良品、不良品の選別のための検査が行われる。また、多層プリント基板１に形成された電気回路の特性調整を行う際も、検査プローブがテストパッド２０４、２０５に強く押し付けられる。
【００１０】
樹脂層１１には、スルーホール電極パッド２０６、２０７の中心部に、内面が導体で覆われたスルーホールが形成されており、スルーホール電極パッド２０６、２０７はスルーホール２０と電気的に接続される。
【００１１】
図３により、多層プリント基板１の樹脂層１２の表面に形成されている電極パターン１７の詳細を説明する。電極パターン１７には、グランド電極３０１が形成されている。このグランド電極３０１は、表面に実装した電子部品１６や外部からの電磁波の影響が樹脂層１３、１４の電極パターン１８、１９により形成される電気回路に影響を及ぼさないようにするためのものである。グランド電極３０１は電子部品１６や外部からの電磁波をできるだけ遮蔽するため、２層目の樹脂層１２のできるだけ全面を覆うように形成される。
【００１２】
多層プリント基板１の２層目の樹脂層１２には、非電極領域（電極を形成しない領域）３０２、３０３が形成されている。この非電極領域３０２、３０３は、後述するようにテストパッド２０４または２０５に検査プローブが刺さり、穴が開くことによってテストパッド２０４または２０５とグランド電極３０１が短略することを防止するために設けられている。そのため、非電極領域３０２、３０３は１層目のテストパッド２０４、２０５と対向する位置、つまり、テストパッド２０４、２０５直下に形成される。非電極領域３０２、３０３は、テストパッドに穴が開いても短絡が生じないように、テストパッドと同じ大きさまたはそれより大きな範囲に形成される。
【００１３】
多層プリント基板１の２層目、すなわち樹脂層１２の表面には、表面電極１５と内部電極１８を接続するスルーホール２０、２１を接続するためのスルーホールパッド３０４、３０５が形成されている。樹脂層１３には、スルーホールパッド３０４、３０５の中心部に、内面が導体で覆われたスルーホール２１が形成されている。表面電極１５と樹脂層１２の表面のグランド電極３０１とは電気的に接続しないので、スルーホールパッド３０４、３０５の周りは非電極部３０４ａ、３０５ａで囲まれている。また、スルーホールパッド３０４、３０５は、図１に示すスルーホール２０と２１の位置が多少ずれても、スルーホール２０と２１の電気的接続を確保するという機能も有している。
【００１４】
図４を参照して、本発明の実施形態における多層プリント基板１による作用効果を説明する。検査プローブ４０１をテストパッド２０４に接触させたとき、検査プローブ４０１がテストパッド２０４を突き抜ける場合がある。このとき、図４に示すように、テストパッド２０４の中央部が多層プリント基板１の内部に向かって変形して、第２の樹脂層１２の表面まで達しても、その表面領域には非電極領域３０２が形成されているので、変形したテストパッド２０４がグランド電極３０１と接触することはなく、テストパッド２０４とグランド電極３０１の短絡を防止することができる。したがって、テストパッド２０４に穴が開いても良品、不良品の選別をすることができる。あるいは、検査プローブ４０１を使用した多層プリント基板１の電気的性能の調整や不良品の測定作業を続行することができる。
【００１５】
次に図５を使用して、非電極領域３０２を形成しなかった従来例について説明する。検査プローブ４０１をテストパッド２０４に押圧して接触させたとき、図５に示すように、検査プローブ４０１によりテストプパッド２０４に穴が開いたとする。この場合、テストパッド２０４は多層プリント基板の内部に向かって変形し、テストパッド２０４がグランド電極３０１に接触して短絡する。このような短絡が発生すると、良品、不良品の検査ができなくなり、検査プローブ４０１を使用した多層プリント基板に形成された電気回路の調整や不良品の再測定の作業が中断され、それまでの作業が無駄になってしまう。
【００１６】
このような多層プリント基板によれば次のような作用効果が得られる。
検査プローブがテストパッドに刺さっても内部電極と短絡を起こさない。したがって、テストパッドと内部電極の短絡による検査や特性の調整のための作業の無駄がなくなる。
【００１７】
特許請求の範囲の要素と実施形態との対応関係を説明する。
本願発明における第１の樹脂層は樹脂層１１に、第２の樹脂層は樹脂層１２にそれぞれ対応する。検査電極部はテストパッド２０４、２０５に、内部電極はグランド電極３０１に対応する。非電極領域は非電極領域３０２、３０３に対応する。
【００１８】
以上説明した多層プリント基板は、一例を示すものであり、本発明は４層のプリント基板に限定されない。また、各層の電極パターンの形成も実施の形態に限定されない。即ち、検査プローブにより変形したテストパッドが下層の電極と接触しないように下層電極パターンに非電極領域を設けるものであれば、どのような形態でもよい。よって、本願発明の実施形態では、第２の樹脂層の表面に形成される内部電極はグランド電極であったが、インダクタやキャパシタを構成する電極や、実装した電子部品や多層プリント基板内に形成した素子などを電気的に接続させるための電極でもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態における多層プリント基板の断面図である。
【図２】本発明の一実施形態における多層プリント基板の１層目に形成された電極パターン例を示す図である。
【図３】本発明の一実施形態における多層プリント基板の２層目に形成された電極パターン例を示す図である。
【図４】本発明の一実施形態における多層プリント基板において、検査プローブがテストパッドを突き抜けた状態を示す図である。
【図５】従来の多層プリント基板において、検査プローブがテストパッドを突き抜けた状態を示す図である。
【符号の説明】
【００２０】
１ 多層プリント基板
１１、１２、１３、１４ 樹脂層
１５ 表面電極
１６ 電子部品
１７、１８、１９ 内部電極
２０、２１ スルーホール
２０４、２０５ テストパッド
３０１ グランド電極
３０２、３０３ 非電極領域
４０１ 検査プローブ
【特許請求の範囲】
【請求項１】
少なくとも第１の樹脂層と第２の樹脂層とを積層して成る多層プリント基板において、
前記第１の樹脂層の表面には検査プローブを接触させる検査電極部が形成され、
前記第１の樹脂層と前記第２の樹脂層の間には、内部電極と、内部電極が形成されていない非電極領域が形成され、
前記非電極領域は、前記第１の樹脂層に対して前記検査電極部と対向する位置に形成されていることを特徴とする多層プリント基板。
【請求項２】
請求項１に記載の多層プリント基板において、
前記非電極領域の大きさは、前記検査電極部の大きさと同じ、またはそれより大きいことを特徴とする多層プリント基板。
【請求項３】
請求項１または２に記載の多層プリント基板において、
前記内部電極はグランド電極であることを特徴とする多層プリント基板。
【請求項１】
少なくとも第１の樹脂層と第２の樹脂層とを積層して成る多層プリント基板において、
前記第１の樹脂層の表面には検査プローブを接触させる検査電極部が形成され、
前記第１の樹脂層と前記第２の樹脂層の間には、内部電極と、内部電極が形成されていない非電極領域が形成され、
前記非電極領域は、前記第１の樹脂層に対して前記検査電極部と対向する位置に形成されていることを特徴とする多層プリント基板。
【請求項２】
請求項１に記載の多層プリント基板において、
前記非電極領域の大きさは、前記検査電極部の大きさと同じ、またはそれより大きいことを特徴とする多層プリント基板。
【請求項３】
請求項１または２に記載の多層プリント基板において、
前記内部電極はグランド電極であることを特徴とする多層プリント基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−４９６３４（Ｐ２００６−４９６３４Ａ）
【公開日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願番号】特願２００４−２２９６００（Ｐ２００４−２２９６００）
【出願日】平成１６年８月５日（２００４．８．５）
【出願人】（５９１１３２３３５）株式会社ザナヴィ・インフォマティクス (745)
【Ｆターム（参考）】
【公開日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願日】平成１６年８月５日（２００４．８．５）
【出願人】（５９１１３２３３５）株式会社ザナヴィ・インフォマティクス (745)
【Ｆターム（参考）】
[ Back to top ]