情報処理回路および通信装置
【課題】トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる情報処理回路および通信装置を提供する。
【解決手段】パケット判定部１１０は、トラフィック量を監視することでパケット処理ＬＳＩ １００が消費する電流を間接的に検出し、ＨＰＦ１１１は、検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成し、電源１０５は、基準電圧ＶｒｅｆにＨＰＦ１１１の出力を加えた入力電圧と、出力電圧ＶｏをフィードバックしたＶｆｂとを比較してトラフィックの増減に応じて出力電圧Ｖｏを制御する。
【解決手段】パケット判定部１１０は、トラフィック量を監視することでパケット処理ＬＳＩ １００が消費する電流を間接的に検出し、ＨＰＦ１１１は、検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成し、電源１０５は、基準電圧ＶｒｅｆにＨＰＦ１１１の出力を加えた入力電圧と、出力電圧ＶｏをフィードバックしたＶｆｂとを比較してトラフィックの増減に応じて出力電圧Ｖｏを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理回路および通信装置に係り、特に接続される電源回路に対して負荷状況を通知するパケット処理回路および通信装置に関する。
【背景技術】
【０００２】
一般的にＬＳＩ（大規模半導体集積回路）に電圧を供給する電源回路は、負荷電流の変動に対して或る応答特性を持つ。そこで、電源メーカー各社は、負荷電流の変動に対して、高速に応答して安定した電圧を供給するための技術を開発している（非特許文献１）。電源の応答特性が足りない場合、具体的には、電源の応答速度よりも早く負荷が変動した場合および電源が応答できる負荷変動量を超えて負荷が変動する場合、図１に示すように供給電圧がＬＳＩの定格電圧を超えて変動する恐れがある。図１において、横軸は時間、図１（ａ)の縦軸は負荷電流、図１（ｂ）の縦軸は供給電圧である。また、図１（ｂ）の破線は、ＬＳＩ動作電圧範囲である。図１（ａ)の負荷電流急増に対して、図１（ｂ）の供給電圧は急落し、ＬＳＩ動作電圧範囲を一時的に下回っている。一方、図１（ａ)の負荷電流急減に対して、図１（ｂ）の供給電圧は急上昇し、ＬＳＩ動作電圧範囲を一時的に上回っている。ＬＳＩ動作電圧範囲を外れると、ＬＳＩに誤動作の虞がある。
【０００３】
一方、ＬＳＩでは、低消費電力を実現するために低電源電圧化が行なわれ、ＬＳＩが動作可能な電源電圧範囲が狭くなっている。例えば、＋１.０Ｖで動作するＬＳＩの場合、定格電圧に対して許容できる電源電圧変動量は５０ｍＶ程度である。
【０００４】
更に、ＣＭＯＳプロセスを使用したＬＳＩの消費電力は、ＬＳＩの動作速度や動作率に応じて増加する。このことから、特にパケット処理ＬＳＩにおいて、パケットのトラフィック量に応じてＬＳＩの動作速度または動作率を変更して、低消費電力を実現する技術が提案されている。特許文献１に記載の技術は、パケット通信におけるトラフィック量が常時ピークにあるわけではないことから、トラフィック量が少ない場合には処理性能を低下させて低消費電力を実現する技術である。ここでトラフィック量とは、パケット処理を行なうデータ量のことを意味する。 パケット通信において伝送路は、処理すべきパケットがない場合には無効データが流れている。先に挙げた特許文献１では、伝送路中に処理すべきパケットが少ない場合は、パケットを処理する速度を最低限に落として低消費電力を実現する。つまり、特許文献１に記載の技術を適用すると、パケット処理ＬＳＩの消費電力がトラフィック量に依存し、トラフィック増減時の負荷電流の変動量を大きくする。これらＬＳＩの低消費電力化技術は、負荷変動に対する電源の応答特性への要求を益々厳しくしている。
【０００５】
一方、Ｏ／Ｅ変換器、Ｅ／Ｏ変換器であるＸＦＰ（10 Gigabit Small Form Factor Pluggable Module）においては、ＸＦＰモジュールが使用する電源に対して、動作電圧範囲を定格電圧の５％以内と規定しているのに加えて、変動量を２％以内に抑えるように規定している。このようなモジュールとパケット処理ＬＳＩが電源を共用すると、パケット処理ＬＳＩが急激な負荷変動を起こした場合の電圧変動によって、パケット処理ＬＳＩが誤動作するだけでなく、周辺素子が誤動作する虞もある。これを防ぐために、各素子ごとに電源を用意すると、価格や実装面積の面で不利である。また、負荷変動に高速に応答する電源が、電源メーカーより販売されているが、このような電源は一般の電源に比べて高価である。
【０００６】
急激な負荷変動に際しても電源電圧の変動を抑制する半導体集積回路としては、特許文献２に記載の技術がある。この技術では、ＬＳＩに入力する電源電圧を監視して、電源電圧が所定のしきい値よりも低い場合にはＬＳＩの負荷を軽減させ、電源電圧が所定のしきい値よりも高い場合にはＬＳＩの負荷を増加させ、負荷電流の変動を小さくすることで電源電圧の変動を抑制する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１４４７５３号公報
【特許文献２】特開２００８−２５８３７７号公報
【非特許文献】
【０００８】
【非特許文献１】浜田 智、「低電圧・高速応答電源の実力」トランジスタ技術、ＣＱ出版社、２００７年８月、ｐ.１７９−ｐ.１９４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献２に記載の技術では、電源電圧が所定のしきい値よりも低い場合にはＬＳＩの処理性能を低下させて負荷を軽減させ、電源電圧が所定のしきい値よりも高い場合にはＬＳＩに余剰な動作をさせて負荷を増加させ、負荷電流の変動を抑える。一般にパケット処理ＬＳＩでは各パケットを処理する速度が規定されており、負荷電流の変動を抑えるためにトラフィック増加時においてＬＳＩの処理性能を低下させると、速度規定を満たせない虞がある。また、負荷電流の変動を抑えるために、ＬＳＩに余剰な動作をさせると、本来ＬＳＩが消費する電力以上の過剰な電力を消費することになる。
【００１０】
本発明は、課題を解決し、トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる情報処理回路および通信装置を提供する。
【課題を解決するための手段】
【００１１】
ＬＳＩに電圧を供給する電源回路の構成は、図２のように表せる。図２において、電源１０５は伝達関数Ｈ（ｓ）の特性を持つ電源回路を表し、負荷ＲはＬＳＩを表している。電源１０５は、出力電圧ＶｏをフィードバックしたＶｆｂと基準電圧Ｖｒｅｆとを比較して、出力電圧Ｖｏが安定するように制御している。
【００１２】
上述した課題は、主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、外部電源から電源供給を受け、外部電源に対して微分器の出力を制御信号として供給する情報処理回路により、達成できる。
【００１３】
また、第１の主論理部と、第２の主論理部と、この第１の主論理部と第２の主論理部との負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、外部電源から電源供給を受け、外部電源に対して微分器の出力を制御信号として供給する情報処理回路により、達成できる。
【００１４】
さらに、第１の光信号を電気信号に変換するＯ／Ｅ変換器と、電気信号を低速電気信号へシリアル／パラレル変換を行なうシリアル／パラレル変換器と、このシリアル／パラレル変換器の出力についてパケット処理を行なうパケット処理部と、このパケット処理部の出力について高速電気信号へパラレル／シリアル変換を行なうパラレル／シリアル変換部と、高速電気信号を第２の光信号に変換するＥ／Ｏ変換器と、Ｏ／Ｅ変換器とシリアル／パラレル変換器とパケット処理部とパラレル／シリアル変換部とＥ／Ｏ変換器とに電源供給する電源とからなる通信装置において、パケット処理部は、主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなり、電源に対して微分器の出力を制御信号として供給する通信装置により、達成できる。
【発明の効果】
【００１５】
以上説明したように本発明の情報処理回路および通信装置では、トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【図面の簡単な説明】
【００１６】
【図１】従来の電源に対する負荷変動の影響を表す波形図である。
【図２】従来の電源の構成を表すブロック図である。
【図３】電源構成を表すブロック図である。
【図４】シミュレーションで求めた、負荷変動の影響を表す波形図である。
【図５】通信装置の構成を表すブロック図である。
【図６】本発明の第一の実施例を表すブロック図である。
【図７】本発明の第一の実施例の動作を表す波形図である。
【図８】第一の実施例において、しきい値判定部３０１を追加したブロック図である。
【図９】図８に示したブロック図の動作を表す波形図である。
【図１０】本発明の第二の実施例を表すブロック図である。
【図１１】本発明の第二の実施例の動作を表す波形図である。
【図１２】本発明の第三の実施例を表すブロック図である。
【図１３】本発明の第三の実施例の動作を表す波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、実施例を用い図面を参照しながら詳細に説明する。なお、実質同一部位には、同じ参照番号を振り説明は繰り返さない。
【００１８】
まず、図３を参照して、負荷について、電源へのフィードバックする構成を説明する。図３において、負荷Ｒの消費電流Ｉは、パケットのトラフィック量に依存する。電流検出部１０３は、パケットのトラフィック量から負荷Ｒの消費電流Ｉを検出する。微分器１０４は、伝達関数Ｆ（ｓ）の特性を持ち、電流検出部１０３が検出した消費電流から変動量を算出する。電源１０５は、基準電圧Ｖｒｅｆに微分器１０４の出力を加えた入力電圧と、出力電圧ＶｏをフィードバックしたＶｆｂとを比較して、出力電圧Ｖｏが安定するように制御する。電流検出部１０３は、パケットのトラフィックを監視して負荷Ｒの消費電流を間接的に検出する。このため、電流検出部１０３は、負荷Ｒに消費電流Ｉが流れてからＤ（ｓ）だけ遅れて負荷Ｒの消費電流を検出する。
【００１９】
ここで、図２と図３に対して、負荷Ｒに流れる電流が変動する場合、すなわちＬＳＩが消費する電流が変動する場合の出力電圧Ｖｏの変動量ΔＶｏをシミュレーションで求めた。図４を参照して、シミュレーション結果を説明する。図４において、横軸は時間、縦軸は規格化された電圧変動量である。すなわち電圧変動量０.０は、出力電圧の設定値、電圧変動量−１.０は、図２の回路での負荷電流急増時の供給電圧の落ち込み量である。すなわち、図３の回路での負荷電流急増時の供給電圧の落ち込み量は、−０.４５程度である。なお、Ｈ（ｓ）には或るＨｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ（以下、ＨＰＦ）特性を、Ｆ（ｓ）には別の或るＨＰＦ特性を仮定している。
【００２０】
図４より、図３に示したようにＬＳＩの負荷電流Ｉを検出して、微分器１０４を介して負荷電流の変動量ΔＩを電源の入力電圧に加えることで、ＬＳＩの負荷電流が変動した場合の電圧変動を抑えられることが分かる。
【００２１】
図５を参照して、通信装置の構成を説明する。図５において、通信装置９００は、Ｏ／Ｅ変換器９０２と、ＳｅｒＤｅｓ（Serializer/Deserializer）９０３と、パケット処理ＬＳＩ １００と、ＳｅｒＤｅｓ９０４と、Ｅ／Ｏ変換器９０５と、電源１０５とから構成されている。Ｏ／Ｅ変換器９０２は、伝送路としての入力ファイバ９０１が接続されている。Ｅ／Ｏ変換器９０５は、伝送路としての出力ファイバ９０６が接続されている。
【００２２】
電源１０５は、Ｏ／Ｅ変換器９０２と、ＳｅｒＤｅｓ９０３と、パケット処理ＬＳＩ １００と、ＳｅｒＤｅｓ９０４と、Ｅ／Ｏ変換器９０５とに、パケット処理ＬＳＩ １００の負荷情報に基づいて、出力電圧Ｖｏの電源を供給する。Ｏ／Ｅ変換器９０２は、光信号を電気信号へ変換する。ＳｅｒＤｅｓ９０３は、高速電気信号を低速電気信号へシリアル／パラレル変換を行なう。パケット処理ＬＳＩ １００は、各種パケット処理を行なう。パケット処理ＬＳＩ １００は、電源１０５に負荷情報を送信する。ＳｅｒＤｅｓ９０４は、低速電気信号を高速電気信号へパラレル／シリアル変換を行なう。Ｅ／Ｏ変換器９０５は、電気信号を光信号へ変換する。
【００２３】
図６を参照して、パケット処理ＬＳＩ １００と電源１０５との接続関係を説明する。図６において、パケット処理ＬＳＩ １００は、電流検出部１０３と、微分器１０４と、主論理部１０２とから、構成される。電流検出部１０３は、パケット判定部１１０を含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００は、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００に電源供給する。
【００２４】
主論理部１０２は、伝送路１０１を流れるパケットを受信し、種種のパケット処理を行なう。主論理部１０２の機能は、具体的には、受信したパケットのヘッダ情報に基づいて転送先を判断し、宛先に応じた伝送路へ転送する処理がある。パケット判定部１１０は、伝送路１０１中のパケットを監視して、主論理部１０２が動作するタイミングを検出する。
【００２５】
パケット処理ＬＳＩ １００において、消費電力は、内部の動作率に依存する。また、動作率は、パケットのトラフィック量に依存する。或る動作率の時の消費電力は、シミュレーションにより容易に算出することができる。このため、パケット判定部１１０は、トラフィック量を監視することでパケット処理ＬＳＩ １００が消費する電流を間接的に検出する。この結果、パケット判定部１１０は、電流検出部１０３として機能する。ＨＰＦ１１１は、電流検出部１０３が検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成する。この結果、ＨＰＦ１１１は、微分器１０４の役割を果たしている。
【００２６】
ＨＰＦ１１１の出力を電源１０５の基準電圧Ｖｒｅｆと加算することで、電源１０５の入力電圧は、電流の変動量に応じて上下する。電源１０５は、出力電圧ＶｏをフィードバックしたＶｆｂと入力電圧とを比較して出力電圧Ｖｏを生成する。この結果、電源１０５は、電流の変動量に応じて出力電圧Ｖｏを制御できる。すなわち、電源１０５は、負荷電流の増加するトラフィック増加時には出力電圧Ｖｏを上げ、負荷電流の減少するトラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００２７】
一般的に、パケット処理ＬＳＩ １００の内部動作クロック周波数は、数十〜数百ＭＨｚ程度である。内部動作クロック周波数は、電源１０５の応答時間より十分速い。このため、主論理部１０２の動作による負荷変動が起きてから出力電圧Ｖｏが変動するまでに、電源１０５に対して制御を掛けることができる。
【００２８】
図７を参照して、伝送路からパケットを受信した場合の動作波形を説明する。図７において、（ａ）は伝送路データ、（ｂ）はパケット判定部出力、（ｃ）はＨＰＦ出力、（ｄ）はＶｒｅｆ、（ｅ）はＶｏをそれぞれ示す。
【００２９】
図７（ａ）において、パケット判定部１１０は、パケットの先頭（ＳＯＰ：Start Of Packet）と終端（ＥＯＰ：End Of Packet）を検出する。すなわち、トラフィック増加時には主論理部１０２が動作開始するタイミングで図７（ｂ）のパケット判定部出力信号をＬからＨに変更し、トラフィック減少時には主論理部１０２が動作終了するタイミングで出力信号をＨからＬに変更する。
【００３０】
ＨＰＦ１１１は、パケット判定部１１０の出力信号のうち、高周波成分のみを通して図７（ｃ）の出力信号を生成する。図６では、基準電圧Ｖｒｅｆは、ＨＰＦ１１１の出力信号である。Ｖｒｅｆは、電源１０５に入力され、電源１０５は、入力電圧に従って図７（ｅ)の出力電圧Ｖｏを生成する。すなわち、トラフィック増加時には出力電圧Ｖｏを上げ、トラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００３１】
図８を参照して、他のパケット処理ＬＳＩ １００Ａと電源１０５の接続関係を説明する。図８において、パケット処理ＬＳＩ １００Ａは、電流検出部１０３と、微分器１０４と、主論理部１０２と、しきい値保持部３０１と、制御信号生成部３００から、構成される。電流検出部１０３は、パケット判定部１１０を含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００Ａは、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００Ａに電源供給する。
【００３２】
制御信号生成部３００は、ＨＰＦ１１１の出力信号と、しきい値保持部３０１にある所定のしきい値とを比較して、電源１０５に対して電圧制御を行なうための信号を生成する。図８に示した構成では、ＨＰＦ１１１の出力信号を、或るしきい値で振り分けるため、微小な変動を除去できるメリットがある。
【００３３】
図９を参照して、制御信号生成部３００が、２個のしきい値Ｖｔｈ１とＶｔｈ２を使用して、ＨＰＦ１１１出力信号から制御信号を生成する場合の波形図を説明する。図９において、（ａ）は伝送路データ、（ｂ）はパケット判定部出力、（ｃ）はＨＰＦ出力、（ｄ）は制御信号である。図９（ｃ）の破線は、Ｖｔｈ２、Ｖｔｈ１（Ｖｔｈ２＞Ｖｔｈ１）である。
【００３４】
制御信号生成部３００は、ＨＰＦ１１１出力信号＜Ｖｔｈ１の場合、電源１０５に対して出力電圧ＶｏをＶだけ下げるように制御信号を生成する。制御信号生成部３００は、Ｖｔｈ１＜ＨＰＦ１１１出力信号＜Ｖｔｈ２の場合、電源１０５に対して出力電圧Ｖｏを維持するように制御信号を生成する。さらに、制御信号生成部３００は、ＨＰＦ１１１出力信号＞Ｖｔｈ２の場合、電源１０５に対して出力電圧ＶｏをＶだけ上げるように制御信号を生成する。電源１０５は、受信した制御信号に応じて出力電圧Ｖｏを変更することで、急激なトラフィック増減に関わらず安定した電源電圧を供給する。
【００３５】
以上説明したように、本実施形態によるパケット処理ＬＳＩ１００Ａは、トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【００３６】
図１０を参照して、他のパケット処理ＬＳＩ １００Ｂと電源１０５の接続関係を説明する。図１０において、パケット処理ＬＳＩ １００Ｂは、電流検出部１０３Ａと、微分器１０４と、主論理部１０２とから、構成される。電流検出部１０３Ａは、パケット長検出部５００を含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００Ｂは、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００Ｂに電源供給する。
【００３７】
パケット長検出部５００は、伝送路中のパケットを監視して、受信したパケットのヘッダ情報からパケット長情報を取得し、主論理部１０２が動作するタイミングを検出する。すなわち、取得したパケット長がＸの場合、パケット長検出部５００は、パケット先頭からＸまでの間を主論理部１０２が動作していると判定する。パケット長検出部５００は、パケット長情報からトラフィック量を取得して、パケット処理ＬＳＩが消費する電流を間接的に検出することができる。このため、パケット長検出部５００は、電流検出部１０３として機能する。ＨＰＦ１１１は、電流検出部１０３が検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成し、微分器１０４の役割を果たしている。基準電圧ＶｒｅｆにＨＰＦ１１１の出力信号を加えた電圧が電源１０５に入力され、電源１０５は、入力電圧に従って出力電圧Ｖｏを生成する。すなわち、トラフィック増加時には出力電圧Ｖｏを上げ、トラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００３８】
図１１を参照して、伝送路１０１からパケットを受信した場合の動作波形を説明する。図１１において、（ａ）は伝送路データ、（ｂ）はパケット長情報、（ｃ）はパケット長検出部出力、（ｄ）はＨＰＦ出力、（ｅ）はＶｒｅｆ、（ｆ）はＶｏをそれぞれ示す。
【００３９】
パケット長検出部５００は、受信したパケットのパケット長情報から主論理部１０２が動作するタイミングを検出する。すなわち、受信したパケット長情報がＸの場合、図１１（ｃ）に示すようにパケット受信時に出力信号をＬからＨに変更し、Ｘ後に出力信号をＨからＬに変更する。ＨＰＦ１１１は、パケット長検出部５００の出力信号のうち、高周波成分のみを通して図１１（ｄ）の出力信号を生成する。図１１（ｅ)の基準電圧Ｖｒｅｆは、この場合ＨＰＦ出力と同一である。基準電圧ＶｒｅｆにＨＰＦ１１１の出力信号を加えた電圧が電源１０５に入力され、電源１０５は、入力電圧に従って図１１（ｆ）の出力電圧Ｖｏを生成する。すなわち、負荷電流の増加するトラフィック増加時には出力電圧Ｖｏを上げ、負荷電流の減少するトラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００４０】
以上説明したように、パケット処理ＬＳＩ １００Ｂは、パケットに含まれるパケット長情報からトラフィック変動量を検出し、それに応じて電源電圧値を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【００４１】
図１２を参照して、他のパケット処理ＬＳＩ １００Ｃと電源１０５の接続関係を説明する。図１２において、パケット処理ＬＳＩ １００Ｃは、電流検出部１０３Ｂと、微分器１０４と、ｎ台の主論理部７１０とから、構成される。電流検出部１０３Ｂは、パケット判定部１１０Ａを含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００Ｃは、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００Ｃに電源供給する。電流検出部１０３Ｂは、ｎ本の伝統路７００と接続されている。伝送路７００には、主論理部７１０がそれぞれ接続されている。
【００４２】
図１２において、複数の伝送路と接続するパケット処理ＬＳＩ １００Ｃは、パケット判定部１１０Ａが伝送路１から伝送路ｎ中のパケットを監視して、それぞれの主論理部７１０が動作するタイミングを検出する。すなわち、パケット判定部１１０Ａは、トラフィック量を監視することでパケット処理ＬＳＩ １００Ｃが消費する電流を検出する。この結果、パケット判定部１１０Ａは、電流検出部１０３として機能する。ＨＰＦ１１１は、電流検出部１０３が検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成し、微分器１０４の役割を果たしている。ＨＰＦ１１１の出力を電源１０５の基準電圧Ｖｒｅｆと加算することで、電源１０５の入力電圧は電流の変動量に応じて上下する。電源１０５は、出力電圧ＶｏをフィードバックしたＶｆｂと入力電圧とを比較して出力電圧Ｖｏを生成するので、電流の変動量に応じて出力電圧Ｖｏを制御できる。すなわち、負荷電流の増加するトラフィック増加時には出力電圧Ｖｏを上げ、負荷電流の減少するトラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００４３】
図１３を参照して、伝送路からパケットを受信した場合の動作波形を説明する。図１３において、（ａ）は伝送路１データ、（ｂ）は伝送路ｎデータ、（ｃ）はパケット判定部出力、（ｄ）はＨＰＦ出力、（ｅ）はＶｒｅｆ、（ｆ）はＶｏをそれぞれ示す。図１３（ｆ）の破線は、ＬＳＩ動作電圧範囲である。
【００４４】
パケット判定部１１０Ａは、伝送路１から伝送路ｎ中にあるパケットのＳＯＰとＥＯＰを検出する。すなわち、トラフィック増加時には主論理部１０２が動作開始するタイミングで出力信号をＬからＨに変更し、トラフィック減少時には主論理部１０２が動作終了するタイミングで出力信号をＨからＬに変更する。ＨＰＦ１１１は、パケット判定部１１０の出力信号のうち、高周波成分のみを通して出力信号を生成する。基準電圧ＶｒｅｆにＨＰＦ１１１の出力信号を加えた電圧が電源１０５に入力され、電源１０５は、入力電圧に従って出力電圧Ｖｏを生成する。すなわち、トラフィック増加時には出力電圧Ｖｏを上げ、トラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００４５】
以上説明したように、パケット処理ＬＳＩ １００Ｃは、複数の伝送路のトラフィック変動量を監視し、それに応じて電源電圧値を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【符号の説明】
【００４６】
１００…パケット処理ＬＳＩ、１０１…伝送路、１０２…主論理部、１０３…電流検出部、１０４…微分器、１０５…電源、１０６…基準電圧Ｖｒｅｆ、１０７…出力電圧Ｖｏ、１１０…パケット判定部、１１１…ＨＰＦ、９００…通信装置、９０１…入力ファイバ、９０２…Ｏ／Ｅ変換器、９０３…ＳｅｒＤｅｓ、９０４…ＳｅｒＤｅｓ、９０５…Ｅ／Ｏ変換器、９０６…出力ファイバ。
【技術分野】
【０００１】
本発明は、情報処理回路および通信装置に係り、特に接続される電源回路に対して負荷状況を通知するパケット処理回路および通信装置に関する。
【背景技術】
【０００２】
一般的にＬＳＩ（大規模半導体集積回路）に電圧を供給する電源回路は、負荷電流の変動に対して或る応答特性を持つ。そこで、電源メーカー各社は、負荷電流の変動に対して、高速に応答して安定した電圧を供給するための技術を開発している（非特許文献１）。電源の応答特性が足りない場合、具体的には、電源の応答速度よりも早く負荷が変動した場合および電源が応答できる負荷変動量を超えて負荷が変動する場合、図１に示すように供給電圧がＬＳＩの定格電圧を超えて変動する恐れがある。図１において、横軸は時間、図１（ａ)の縦軸は負荷電流、図１（ｂ）の縦軸は供給電圧である。また、図１（ｂ）の破線は、ＬＳＩ動作電圧範囲である。図１（ａ)の負荷電流急増に対して、図１（ｂ）の供給電圧は急落し、ＬＳＩ動作電圧範囲を一時的に下回っている。一方、図１（ａ)の負荷電流急減に対して、図１（ｂ）の供給電圧は急上昇し、ＬＳＩ動作電圧範囲を一時的に上回っている。ＬＳＩ動作電圧範囲を外れると、ＬＳＩに誤動作の虞がある。
【０００３】
一方、ＬＳＩでは、低消費電力を実現するために低電源電圧化が行なわれ、ＬＳＩが動作可能な電源電圧範囲が狭くなっている。例えば、＋１.０Ｖで動作するＬＳＩの場合、定格電圧に対して許容できる電源電圧変動量は５０ｍＶ程度である。
【０００４】
更に、ＣＭＯＳプロセスを使用したＬＳＩの消費電力は、ＬＳＩの動作速度や動作率に応じて増加する。このことから、特にパケット処理ＬＳＩにおいて、パケットのトラフィック量に応じてＬＳＩの動作速度または動作率を変更して、低消費電力を実現する技術が提案されている。特許文献１に記載の技術は、パケット通信におけるトラフィック量が常時ピークにあるわけではないことから、トラフィック量が少ない場合には処理性能を低下させて低消費電力を実現する技術である。ここでトラフィック量とは、パケット処理を行なうデータ量のことを意味する。 パケット通信において伝送路は、処理すべきパケットがない場合には無効データが流れている。先に挙げた特許文献１では、伝送路中に処理すべきパケットが少ない場合は、パケットを処理する速度を最低限に落として低消費電力を実現する。つまり、特許文献１に記載の技術を適用すると、パケット処理ＬＳＩの消費電力がトラフィック量に依存し、トラフィック増減時の負荷電流の変動量を大きくする。これらＬＳＩの低消費電力化技術は、負荷変動に対する電源の応答特性への要求を益々厳しくしている。
【０００５】
一方、Ｏ／Ｅ変換器、Ｅ／Ｏ変換器であるＸＦＰ（10 Gigabit Small Form Factor Pluggable Module）においては、ＸＦＰモジュールが使用する電源に対して、動作電圧範囲を定格電圧の５％以内と規定しているのに加えて、変動量を２％以内に抑えるように規定している。このようなモジュールとパケット処理ＬＳＩが電源を共用すると、パケット処理ＬＳＩが急激な負荷変動を起こした場合の電圧変動によって、パケット処理ＬＳＩが誤動作するだけでなく、周辺素子が誤動作する虞もある。これを防ぐために、各素子ごとに電源を用意すると、価格や実装面積の面で不利である。また、負荷変動に高速に応答する電源が、電源メーカーより販売されているが、このような電源は一般の電源に比べて高価である。
【０００６】
急激な負荷変動に際しても電源電圧の変動を抑制する半導体集積回路としては、特許文献２に記載の技術がある。この技術では、ＬＳＩに入力する電源電圧を監視して、電源電圧が所定のしきい値よりも低い場合にはＬＳＩの負荷を軽減させ、電源電圧が所定のしきい値よりも高い場合にはＬＳＩの負荷を増加させ、負荷電流の変動を小さくすることで電源電圧の変動を抑制する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１４４７５３号公報
【特許文献２】特開２００８−２５８３７７号公報
【非特許文献】
【０００８】
【非特許文献１】浜田 智、「低電圧・高速応答電源の実力」トランジスタ技術、ＣＱ出版社、２００７年８月、ｐ.１７９−ｐ.１９４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献２に記載の技術では、電源電圧が所定のしきい値よりも低い場合にはＬＳＩの処理性能を低下させて負荷を軽減させ、電源電圧が所定のしきい値よりも高い場合にはＬＳＩに余剰な動作をさせて負荷を増加させ、負荷電流の変動を抑える。一般にパケット処理ＬＳＩでは各パケットを処理する速度が規定されており、負荷電流の変動を抑えるためにトラフィック増加時においてＬＳＩの処理性能を低下させると、速度規定を満たせない虞がある。また、負荷電流の変動を抑えるために、ＬＳＩに余剰な動作をさせると、本来ＬＳＩが消費する電力以上の過剰な電力を消費することになる。
【００１０】
本発明は、課題を解決し、トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる情報処理回路および通信装置を提供する。
【課題を解決するための手段】
【００１１】
ＬＳＩに電圧を供給する電源回路の構成は、図２のように表せる。図２において、電源１０５は伝達関数Ｈ（ｓ）の特性を持つ電源回路を表し、負荷ＲはＬＳＩを表している。電源１０５は、出力電圧ＶｏをフィードバックしたＶｆｂと基準電圧Ｖｒｅｆとを比較して、出力電圧Ｖｏが安定するように制御している。
【００１２】
上述した課題は、主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、外部電源から電源供給を受け、外部電源に対して微分器の出力を制御信号として供給する情報処理回路により、達成できる。
【００１３】
また、第１の主論理部と、第２の主論理部と、この第１の主論理部と第２の主論理部との負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、外部電源から電源供給を受け、外部電源に対して微分器の出力を制御信号として供給する情報処理回路により、達成できる。
【００１４】
さらに、第１の光信号を電気信号に変換するＯ／Ｅ変換器と、電気信号を低速電気信号へシリアル／パラレル変換を行なうシリアル／パラレル変換器と、このシリアル／パラレル変換器の出力についてパケット処理を行なうパケット処理部と、このパケット処理部の出力について高速電気信号へパラレル／シリアル変換を行なうパラレル／シリアル変換部と、高速電気信号を第２の光信号に変換するＥ／Ｏ変換器と、Ｏ／Ｅ変換器とシリアル／パラレル変換器とパケット処理部とパラレル／シリアル変換部とＥ／Ｏ変換器とに電源供給する電源とからなる通信装置において、パケット処理部は、主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなり、電源に対して微分器の出力を制御信号として供給する通信装置により、達成できる。
【発明の効果】
【００１５】
以上説明したように本発明の情報処理回路および通信装置では、トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【図面の簡単な説明】
【００１６】
【図１】従来の電源に対する負荷変動の影響を表す波形図である。
【図２】従来の電源の構成を表すブロック図である。
【図３】電源構成を表すブロック図である。
【図４】シミュレーションで求めた、負荷変動の影響を表す波形図である。
【図５】通信装置の構成を表すブロック図である。
【図６】本発明の第一の実施例を表すブロック図である。
【図７】本発明の第一の実施例の動作を表す波形図である。
【図８】第一の実施例において、しきい値判定部３０１を追加したブロック図である。
【図９】図８に示したブロック図の動作を表す波形図である。
【図１０】本発明の第二の実施例を表すブロック図である。
【図１１】本発明の第二の実施例の動作を表す波形図である。
【図１２】本発明の第三の実施例を表すブロック図である。
【図１３】本発明の第三の実施例の動作を表す波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、実施例を用い図面を参照しながら詳細に説明する。なお、実質同一部位には、同じ参照番号を振り説明は繰り返さない。
【００１８】
まず、図３を参照して、負荷について、電源へのフィードバックする構成を説明する。図３において、負荷Ｒの消費電流Ｉは、パケットのトラフィック量に依存する。電流検出部１０３は、パケットのトラフィック量から負荷Ｒの消費電流Ｉを検出する。微分器１０４は、伝達関数Ｆ（ｓ）の特性を持ち、電流検出部１０３が検出した消費電流から変動量を算出する。電源１０５は、基準電圧Ｖｒｅｆに微分器１０４の出力を加えた入力電圧と、出力電圧ＶｏをフィードバックしたＶｆｂとを比較して、出力電圧Ｖｏが安定するように制御する。電流検出部１０３は、パケットのトラフィックを監視して負荷Ｒの消費電流を間接的に検出する。このため、電流検出部１０３は、負荷Ｒに消費電流Ｉが流れてからＤ（ｓ）だけ遅れて負荷Ｒの消費電流を検出する。
【００１９】
ここで、図２と図３に対して、負荷Ｒに流れる電流が変動する場合、すなわちＬＳＩが消費する電流が変動する場合の出力電圧Ｖｏの変動量ΔＶｏをシミュレーションで求めた。図４を参照して、シミュレーション結果を説明する。図４において、横軸は時間、縦軸は規格化された電圧変動量である。すなわち電圧変動量０.０は、出力電圧の設定値、電圧変動量−１.０は、図２の回路での負荷電流急増時の供給電圧の落ち込み量である。すなわち、図３の回路での負荷電流急増時の供給電圧の落ち込み量は、−０.４５程度である。なお、Ｈ（ｓ）には或るＨｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ（以下、ＨＰＦ）特性を、Ｆ（ｓ）には別の或るＨＰＦ特性を仮定している。
【００２０】
図４より、図３に示したようにＬＳＩの負荷電流Ｉを検出して、微分器１０４を介して負荷電流の変動量ΔＩを電源の入力電圧に加えることで、ＬＳＩの負荷電流が変動した場合の電圧変動を抑えられることが分かる。
【００２１】
図５を参照して、通信装置の構成を説明する。図５において、通信装置９００は、Ｏ／Ｅ変換器９０２と、ＳｅｒＤｅｓ（Serializer/Deserializer）９０３と、パケット処理ＬＳＩ １００と、ＳｅｒＤｅｓ９０４と、Ｅ／Ｏ変換器９０５と、電源１０５とから構成されている。Ｏ／Ｅ変換器９０２は、伝送路としての入力ファイバ９０１が接続されている。Ｅ／Ｏ変換器９０５は、伝送路としての出力ファイバ９０６が接続されている。
【００２２】
電源１０５は、Ｏ／Ｅ変換器９０２と、ＳｅｒＤｅｓ９０３と、パケット処理ＬＳＩ １００と、ＳｅｒＤｅｓ９０４と、Ｅ／Ｏ変換器９０５とに、パケット処理ＬＳＩ １００の負荷情報に基づいて、出力電圧Ｖｏの電源を供給する。Ｏ／Ｅ変換器９０２は、光信号を電気信号へ変換する。ＳｅｒＤｅｓ９０３は、高速電気信号を低速電気信号へシリアル／パラレル変換を行なう。パケット処理ＬＳＩ １００は、各種パケット処理を行なう。パケット処理ＬＳＩ １００は、電源１０５に負荷情報を送信する。ＳｅｒＤｅｓ９０４は、低速電気信号を高速電気信号へパラレル／シリアル変換を行なう。Ｅ／Ｏ変換器９０５は、電気信号を光信号へ変換する。
【００２３】
図６を参照して、パケット処理ＬＳＩ １００と電源１０５との接続関係を説明する。図６において、パケット処理ＬＳＩ １００は、電流検出部１０３と、微分器１０４と、主論理部１０２とから、構成される。電流検出部１０３は、パケット判定部１１０を含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００は、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００に電源供給する。
【００２４】
主論理部１０２は、伝送路１０１を流れるパケットを受信し、種種のパケット処理を行なう。主論理部１０２の機能は、具体的には、受信したパケットのヘッダ情報に基づいて転送先を判断し、宛先に応じた伝送路へ転送する処理がある。パケット判定部１１０は、伝送路１０１中のパケットを監視して、主論理部１０２が動作するタイミングを検出する。
【００２５】
パケット処理ＬＳＩ １００において、消費電力は、内部の動作率に依存する。また、動作率は、パケットのトラフィック量に依存する。或る動作率の時の消費電力は、シミュレーションにより容易に算出することができる。このため、パケット判定部１１０は、トラフィック量を監視することでパケット処理ＬＳＩ １００が消費する電流を間接的に検出する。この結果、パケット判定部１１０は、電流検出部１０３として機能する。ＨＰＦ１１１は、電流検出部１０３が検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成する。この結果、ＨＰＦ１１１は、微分器１０４の役割を果たしている。
【００２６】
ＨＰＦ１１１の出力を電源１０５の基準電圧Ｖｒｅｆと加算することで、電源１０５の入力電圧は、電流の変動量に応じて上下する。電源１０５は、出力電圧ＶｏをフィードバックしたＶｆｂと入力電圧とを比較して出力電圧Ｖｏを生成する。この結果、電源１０５は、電流の変動量に応じて出力電圧Ｖｏを制御できる。すなわち、電源１０５は、負荷電流の増加するトラフィック増加時には出力電圧Ｖｏを上げ、負荷電流の減少するトラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００２７】
一般的に、パケット処理ＬＳＩ １００の内部動作クロック周波数は、数十〜数百ＭＨｚ程度である。内部動作クロック周波数は、電源１０５の応答時間より十分速い。このため、主論理部１０２の動作による負荷変動が起きてから出力電圧Ｖｏが変動するまでに、電源１０５に対して制御を掛けることができる。
【００２８】
図７を参照して、伝送路からパケットを受信した場合の動作波形を説明する。図７において、（ａ）は伝送路データ、（ｂ）はパケット判定部出力、（ｃ）はＨＰＦ出力、（ｄ）はＶｒｅｆ、（ｅ）はＶｏをそれぞれ示す。
【００２９】
図７（ａ）において、パケット判定部１１０は、パケットの先頭（ＳＯＰ：Start Of Packet）と終端（ＥＯＰ：End Of Packet）を検出する。すなわち、トラフィック増加時には主論理部１０２が動作開始するタイミングで図７（ｂ）のパケット判定部出力信号をＬからＨに変更し、トラフィック減少時には主論理部１０２が動作終了するタイミングで出力信号をＨからＬに変更する。
【００３０】
ＨＰＦ１１１は、パケット判定部１１０の出力信号のうち、高周波成分のみを通して図７（ｃ）の出力信号を生成する。図６では、基準電圧Ｖｒｅｆは、ＨＰＦ１１１の出力信号である。Ｖｒｅｆは、電源１０５に入力され、電源１０５は、入力電圧に従って図７（ｅ)の出力電圧Ｖｏを生成する。すなわち、トラフィック増加時には出力電圧Ｖｏを上げ、トラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００３１】
図８を参照して、他のパケット処理ＬＳＩ １００Ａと電源１０５の接続関係を説明する。図８において、パケット処理ＬＳＩ １００Ａは、電流検出部１０３と、微分器１０４と、主論理部１０２と、しきい値保持部３０１と、制御信号生成部３００から、構成される。電流検出部１０３は、パケット判定部１１０を含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００Ａは、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００Ａに電源供給する。
【００３２】
制御信号生成部３００は、ＨＰＦ１１１の出力信号と、しきい値保持部３０１にある所定のしきい値とを比較して、電源１０５に対して電圧制御を行なうための信号を生成する。図８に示した構成では、ＨＰＦ１１１の出力信号を、或るしきい値で振り分けるため、微小な変動を除去できるメリットがある。
【００３３】
図９を参照して、制御信号生成部３００が、２個のしきい値Ｖｔｈ１とＶｔｈ２を使用して、ＨＰＦ１１１出力信号から制御信号を生成する場合の波形図を説明する。図９において、（ａ）は伝送路データ、（ｂ）はパケット判定部出力、（ｃ）はＨＰＦ出力、（ｄ）は制御信号である。図９（ｃ）の破線は、Ｖｔｈ２、Ｖｔｈ１（Ｖｔｈ２＞Ｖｔｈ１）である。
【００３４】
制御信号生成部３００は、ＨＰＦ１１１出力信号＜Ｖｔｈ１の場合、電源１０５に対して出力電圧ＶｏをＶだけ下げるように制御信号を生成する。制御信号生成部３００は、Ｖｔｈ１＜ＨＰＦ１１１出力信号＜Ｖｔｈ２の場合、電源１０５に対して出力電圧Ｖｏを維持するように制御信号を生成する。さらに、制御信号生成部３００は、ＨＰＦ１１１出力信号＞Ｖｔｈ２の場合、電源１０５に対して出力電圧ＶｏをＶだけ上げるように制御信号を生成する。電源１０５は、受信した制御信号に応じて出力電圧Ｖｏを変更することで、急激なトラフィック増減に関わらず安定した電源電圧を供給する。
【００３５】
以上説明したように、本実施形態によるパケット処理ＬＳＩ１００Ａは、トラフィック変動量を監視して、トラフィック変動量に応じて電源電圧を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【００３６】
図１０を参照して、他のパケット処理ＬＳＩ １００Ｂと電源１０５の接続関係を説明する。図１０において、パケット処理ＬＳＩ １００Ｂは、電流検出部１０３Ａと、微分器１０４と、主論理部１０２とから、構成される。電流検出部１０３Ａは、パケット長検出部５００を含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００Ｂは、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００Ｂに電源供給する。
【００３７】
パケット長検出部５００は、伝送路中のパケットを監視して、受信したパケットのヘッダ情報からパケット長情報を取得し、主論理部１０２が動作するタイミングを検出する。すなわち、取得したパケット長がＸの場合、パケット長検出部５００は、パケット先頭からＸまでの間を主論理部１０２が動作していると判定する。パケット長検出部５００は、パケット長情報からトラフィック量を取得して、パケット処理ＬＳＩが消費する電流を間接的に検出することができる。このため、パケット長検出部５００は、電流検出部１０３として機能する。ＨＰＦ１１１は、電流検出部１０３が検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成し、微分器１０４の役割を果たしている。基準電圧ＶｒｅｆにＨＰＦ１１１の出力信号を加えた電圧が電源１０５に入力され、電源１０５は、入力電圧に従って出力電圧Ｖｏを生成する。すなわち、トラフィック増加時には出力電圧Ｖｏを上げ、トラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００３８】
図１１を参照して、伝送路１０１からパケットを受信した場合の動作波形を説明する。図１１において、（ａ）は伝送路データ、（ｂ）はパケット長情報、（ｃ）はパケット長検出部出力、（ｄ）はＨＰＦ出力、（ｅ）はＶｒｅｆ、（ｆ）はＶｏをそれぞれ示す。
【００３９】
パケット長検出部５００は、受信したパケットのパケット長情報から主論理部１０２が動作するタイミングを検出する。すなわち、受信したパケット長情報がＸの場合、図１１（ｃ）に示すようにパケット受信時に出力信号をＬからＨに変更し、Ｘ後に出力信号をＨからＬに変更する。ＨＰＦ１１１は、パケット長検出部５００の出力信号のうち、高周波成分のみを通して図１１（ｄ）の出力信号を生成する。図１１（ｅ)の基準電圧Ｖｒｅｆは、この場合ＨＰＦ出力と同一である。基準電圧ＶｒｅｆにＨＰＦ１１１の出力信号を加えた電圧が電源１０５に入力され、電源１０５は、入力電圧に従って図１１（ｆ）の出力電圧Ｖｏを生成する。すなわち、負荷電流の増加するトラフィック増加時には出力電圧Ｖｏを上げ、負荷電流の減少するトラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００４０】
以上説明したように、パケット処理ＬＳＩ １００Ｂは、パケットに含まれるパケット長情報からトラフィック変動量を検出し、それに応じて電源電圧値を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【００４１】
図１２を参照して、他のパケット処理ＬＳＩ １００Ｃと電源１０５の接続関係を説明する。図１２において、パケット処理ＬＳＩ １００Ｃは、電流検出部１０３Ｂと、微分器１０４と、ｎ台の主論理部７１０とから、構成される。電流検出部１０３Ｂは、パケット判定部１１０Ａを含んで構成される。微分器１０４は、ＨＰＦ１１１を含んで構成される。パケット処理ＬＳＩ １００Ｃは、電源１０５にＶｒｅfを供給する。電源１０５は、パケット処理ＬＳＩ １００Ｃに電源供給する。電流検出部１０３Ｂは、ｎ本の伝統路７００と接続されている。伝送路７００には、主論理部７１０がそれぞれ接続されている。
【００４２】
図１２において、複数の伝送路と接続するパケット処理ＬＳＩ １００Ｃは、パケット判定部１１０Ａが伝送路１から伝送路ｎ中のパケットを監視して、それぞれの主論理部７１０が動作するタイミングを検出する。すなわち、パケット判定部１１０Ａは、トラフィック量を監視することでパケット処理ＬＳＩ １００Ｃが消費する電流を検出する。この結果、パケット判定部１１０Ａは、電流検出部１０３として機能する。ＨＰＦ１１１は、電流検出部１０３が検出した電流量をフィルタすることで電流の変動量に応じた出力信号を生成し、微分器１０４の役割を果たしている。ＨＰＦ１１１の出力を電源１０５の基準電圧Ｖｒｅｆと加算することで、電源１０５の入力電圧は電流の変動量に応じて上下する。電源１０５は、出力電圧ＶｏをフィードバックしたＶｆｂと入力電圧とを比較して出力電圧Ｖｏを生成するので、電流の変動量に応じて出力電圧Ｖｏを制御できる。すなわち、負荷電流の増加するトラフィック増加時には出力電圧Ｖｏを上げ、負荷電流の減少するトラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００４３】
図１３を参照して、伝送路からパケットを受信した場合の動作波形を説明する。図１３において、（ａ）は伝送路１データ、（ｂ）は伝送路ｎデータ、（ｃ）はパケット判定部出力、（ｄ）はＨＰＦ出力、（ｅ）はＶｒｅｆ、（ｆ）はＶｏをそれぞれ示す。図１３（ｆ）の破線は、ＬＳＩ動作電圧範囲である。
【００４４】
パケット判定部１１０Ａは、伝送路１から伝送路ｎ中にあるパケットのＳＯＰとＥＯＰを検出する。すなわち、トラフィック増加時には主論理部１０２が動作開始するタイミングで出力信号をＬからＨに変更し、トラフィック減少時には主論理部１０２が動作終了するタイミングで出力信号をＨからＬに変更する。ＨＰＦ１１１は、パケット判定部１１０の出力信号のうち、高周波成分のみを通して出力信号を生成する。基準電圧ＶｒｅｆにＨＰＦ１１１の出力信号を加えた電圧が電源１０５に入力され、電源１０５は、入力電圧に従って出力電圧Ｖｏを生成する。すなわち、トラフィック増加時には出力電圧Ｖｏを上げ、トラフィック減少時には出力電圧Ｖｏを下げ、急激なトラフィック増減に関わらず安定した電源電圧を供給できる。
【００４５】
以上説明したように、パケット処理ＬＳＩ １００Ｃは、複数の伝送路のトラフィック変動量を監視し、それに応じて電源電圧値を制御することで、急激なトラフィック増減に関わらず安定した電源電圧を保つことができる。
【符号の説明】
【００４６】
１００…パケット処理ＬＳＩ、１０１…伝送路、１０２…主論理部、１０３…電流検出部、１０４…微分器、１０５…電源、１０６…基準電圧Ｖｒｅｆ、１０７…出力電圧Ｖｏ、１１０…パケット判定部、１１１…ＨＰＦ、９００…通信装置、９０１…入力ファイバ、９０２…Ｏ／Ｅ変換器、９０３…ＳｅｒＤｅｓ、９０４…ＳｅｒＤｅｓ、９０５…Ｅ／Ｏ変換器、９０６…出力ファイバ。
【特許請求の範囲】
【請求項１】
主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、
外部電源から電源供給を受け、前記外部電源に対して前記微分器の出力を制御信号として供給することを特徴とする情報処理回路。
【請求項２】
請求項１に記載の情報処理回路であって、
前記主論理部は、パケット処理を実施し、
前記電流検出部は、パケットのトラフィック量を監視して、前記負荷電流を検出することを特徴とする情報処理回路。
【請求項３】
請求項１に記載の情報処理回路であって、
前記主論理部は、パケット処理を実施し、
前記電流検出部は、パケットの先頭と終端とを検出することでトラフィック量を監視して、前記負荷電流を検出することを特徴とする情報処理回路。
【請求項４】
請求項１に記載の情報処理回路であって、
前記主論理部は、パケット処理を実施し、
前記電流検出部は、パケットのヘッダ情報であるパケット長に基づいてトラフィック量を監視して、前記負荷電流を検出することを特徴とする情報処理回路。
【請求項５】
第１の主論理部と、第２の主論理部と、この第１の主論理部と第２の主論理部との負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、
外部電源から電源供給を受け、前記外部電源に対して前記微分器の出力を制御信号として供給することを特徴とする情報処理回路。
【請求項６】
第１の光信号を電気信号に変換するＯ／Ｅ変換器と、前記電気信号を低速電気信号へシリアル／パラレル変換を行なうシリアル／パラレル変換器と、このシリアル／パラレル変換器の出力についてパケット処理を行なうパケット処理部と、このパケット処理部の出力について高速電気信号へパラレル／シリアル変換を行なうパラレル／シリアル変換部と、前記高速電気信号を第２の光信号に変換するＥ／Ｏ変換器と、前記Ｏ／Ｅ変換器と前記シリアル／パラレル変換器と前記パケット処理部と前記パラレル／シリアル変換部と前記Ｅ／Ｏ変換器とに電源供給する電源とからなる通信装置において、
前記パケット処理部は、主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなり、前記電源に対して前記微分器の出力を制御信号として供給することを特徴とする通信装置。
【請求項１】
主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、
外部電源から電源供給を受け、前記外部電源に対して前記微分器の出力を制御信号として供給することを特徴とする情報処理回路。
【請求項２】
請求項１に記載の情報処理回路であって、
前記主論理部は、パケット処理を実施し、
前記電流検出部は、パケットのトラフィック量を監視して、前記負荷電流を検出することを特徴とする情報処理回路。
【請求項３】
請求項１に記載の情報処理回路であって、
前記主論理部は、パケット処理を実施し、
前記電流検出部は、パケットの先頭と終端とを検出することでトラフィック量を監視して、前記負荷電流を検出することを特徴とする情報処理回路。
【請求項４】
請求項１に記載の情報処理回路であって、
前記主論理部は、パケット処理を実施し、
前記電流検出部は、パケットのヘッダ情報であるパケット長に基づいてトラフィック量を監視して、前記負荷電流を検出することを特徴とする情報処理回路。
【請求項５】
第１の主論理部と、第２の主論理部と、この第１の主論理部と第２の主論理部との負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなる情報処理回路であって、
外部電源から電源供給を受け、前記外部電源に対して前記微分器の出力を制御信号として供給することを特徴とする情報処理回路。
【請求項６】
第１の光信号を電気信号に変換するＯ／Ｅ変換器と、前記電気信号を低速電気信号へシリアル／パラレル変換を行なうシリアル／パラレル変換器と、このシリアル／パラレル変換器の出力についてパケット処理を行なうパケット処理部と、このパケット処理部の出力について高速電気信号へパラレル／シリアル変換を行なうパラレル／シリアル変換部と、前記高速電気信号を第２の光信号に変換するＥ／Ｏ変換器と、前記Ｏ／Ｅ変換器と前記シリアル／パラレル変換器と前記パケット処理部と前記パラレル／シリアル変換部と前記Ｅ／Ｏ変換器とに電源供給する電源とからなる通信装置において、
前記パケット処理部は、主論理部と、この主論理部の負荷電流を検出する電流検出部と、この電流検出部が検出した負荷電流を微分する微分器とからなり、前記電源に対して前記微分器の出力を制御信号として供給することを特徴とする通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１４２５６７（Ｐ２０１１−１４２５６７Ａ）
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願番号】特願２０１０−２９９３（Ｐ２０１０−２９９３）
【出願日】平成２２年１月８日（２０１０．１．８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願日】平成２２年１月８日（２０１０．１．８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]