成膜マスク、及び成膜マスクの製造方法
【課題】単結晶半導体基板を分割して得られた成膜マスクであって、分割時に生じるバリ等で表面の平滑性が損われない成膜マスク。
【解決手段】支持基板３０と支持基板３０に取り付けられた複数のチップ２０とからなり、被成膜基板４２に対向する第１表面１１と膜材料源に対向する第２表面１２とを有する成膜マスク１０であって、チップ２０は、単結晶半導体基板７に枠状の溝１６を第１表面１１側から形成後、溝１６に外力を加えて破断分割して得られたチップ２０であり、チップ２０の側面部は溝１６の一部である平滑面１９と破断分割時に生じた破断面１８とを有しており、破断面１８は第１表面１１側には形成されていないことを特徴とする成膜マスク。
【解決手段】支持基板３０と支持基板３０に取り付けられた複数のチップ２０とからなり、被成膜基板４２に対向する第１表面１１と膜材料源に対向する第２表面１２とを有する成膜マスク１０であって、チップ２０は、単結晶半導体基板７に枠状の溝１６を第１表面１１側から形成後、溝１６に外力を加えて破断分割して得られたチップ２０であり、チップ２０の側面部は溝１６の一部である平滑面１９と破断分割時に生じた破断面１８とを有しており、破断面１８は第１表面１１側には形成されていないことを特徴とする成膜マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成膜マスク、及び成膜マスクの製造方法に関する。
【背景技術】
【０００２】
近年、大画面のＦＰＤ（フラットパネルディスプレイ）に用いる表示装置として、有機ＥＬ（エレクトロルミネッセンス）装置が注目されている。有機ＥＬ装置は、一般的に陽極と少なくとも有機ＥＬ層を含む発光機能層と陰極とを積層してなる有機ＥＬ素子を、基板上に規則的に配置して形成されている。
有機ＥＬ装置をカラー化する手法としては、白色光を射出する有機ＥＬ素子とカラーフィルターとを組み合わせる手法と、赤色光を射出する有機ＥＬ素子と緑色光を射出する有機ＥＬ素子と青色光を射出する有機ＥＬ素子の３種類の有機ＥＬ素子を規則的に配置する手法がある。後者の手法では、３種類の有機ＥＬ素子毎に異なる材料を含む有機ＥＬ層を形成することが必要となる。そのため、上述の基板に、各々の有機ＥＬ素子の画素領域に対応する開口部を有するマスクを被せて、該マスク越しに有機ＥＬ材料を堆積させるマスク蒸着法（あるいはマスクスパッタ法）が研究されている。
【０００３】
かかるマスク（成膜マスク）の形成材料としては、単結晶シリコン（珪素）が好適である。単結晶シリコンは面方位によりエッチングレートが大きく異なるため、上述の開口部を高い精度で形成できる。また、シリコンは熱膨張係数がガラスと略同一であるため、成膜時の熱膨張によるパターン精度の低下を抑制できる。ここで、単結晶シリコンのインゴットの直径は現行では最大で３００ｍｍであるため、そのままでは有機ＥＬ装置の大画面化に対応することが困難である。そのため、単結晶シリコン基板を用いて形成されたチップと単結晶シリコンを除く他の材料を用いて形成された支持体とを組み合わせて大面積の成膜マスクを形成する手法が紹介されている（特許文献１）。
上述のチップは、単結晶シリコン基板に、規則的に並ぶ一群の開口部と将来的にチップと成る複数の領域間を区画するミシン目を形成後、該ミシン目に外力を加えて単結晶シリコン基板を破断分割（以下、単に「分割」と称する。）することで得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７６４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述の手法で形成された成膜マスクは、上述の分割時の屑等により、被成膜基板との密着が損われる可能性があるという問題がある。ミシン目とは、直線状に連続して形成された、基板の表面と裏面との間を貫通する孔（あるいはスリット）であるため、隣り合う該孔間の部分も基板の表面から裏面まで存在している。かかる部分は単結晶シリコン基板をチップごとに分割する際にバリ等となり得るため、チップ表面の平滑性を損い得る。その結果、被成膜基板に形成される有機ＥＬ層のパターン精度が低下し得ることとなる。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例にかかる成膜マスクは、支持基板と該支持基板に取り付けられた複数のチップとからなり、被成膜基板に対向する第１表面と膜材料源に対向する第２表面とを有する成膜マスクであって、上記チップは、単結晶半導体基板に枠状の溝を上記第１表面側から形成後、該溝に外力を加えて破断分割して得られたチップであり、上記チップの側面部は上記溝の一部である平滑面と上記破断分割時に生じた破断面とを有しており、上記破断面は上記第１表面側には形成されていないことを特徴とする。
【０００８】
このような構成によれば、上記第１表面側におけるバリ等の発生を抑制できる。したがって、かかる成膜マスクを用いることで、被成膜基板に形成されるパターンの精度を向上できる。
【０００９】
［適用例２］上述の成膜マスクであって、上記チップは、上記第２表面まで達する貫通溝と該第２表面まで達しない堀溝とが混在する上記溝を形成後に該溝に外力を加えて破断分割して得られたチップであることを特徴とする成膜マスク。
【００１０】
このような構成によれば、上記チップの側面部における上記平滑面が占める割合を増加させることができる。したがって、上記第１表面側におけるバリ等の発生をより一層抑制できる。
【００１１】
［適用例３］上述の成膜マスクであって、上記単結晶半導体基板は面方位を（１１０）面とする単結晶半導体基板であり、上記チップは平面視で矩形であって、該矩形を形成する相対向する２対の辺の内の一対の辺における上記側面部の面方位は（１１１）面であり、上記堀溝は該（１１１）面にのみ形成されていることを特徴とする成膜マスク。
【００１２】
このような構成によれば、上記破断面が形成される面の面方位を（１１１）面に限定できる。したがって、上記第１表面側におけるバリ等の発生をより一層抑制できる。
【００１３】
［適用例４］本適用例にかかる成膜マスクの製造方法は、支持基板と、該支持基板に取り付けられた単結晶半導体基板を分割して得られた複数のチップと、からなる成膜マスクの製造方法であって、面方位が（１１０）面である上記単結晶半導体基板の第１表面側に将来的にチップとなる領域を囲む平面視略矩形の枠状の溝を形成する第１の工程と、上記溝に外力を加えることにより上記単結晶半導体基板を破断分割してチップとする第２の工程と、上記チップを上記第１表面が被成膜基板側を向くように上記支持基板に取り付ける第３の工程と、を有することを特徴とする。
【００１４】
このような製造方法であれば、被成膜基板と破断面とが接触しない成膜マスクを得ることができる。かかる成膜マスクを用いることで、被成膜基板の表面に高精細な材料パターンを形成できる。
【００１５】
［適用例５］上述の成膜マスクの製造方法であって、上記第１の工程は、上記枠状の溝を、該枠状の溝を構成する相対向する２対の溝の内の一対の溝が、上記単結晶半導体基板の基板面における結晶線の方向に沿って延在するように形成する工程であることを特徴とする成膜マスクの製造方法。
【００１６】
このような製造方法であれば、上記一対の溝において形成される破断面の面方位を（１１１）面とすることができる。したがって、バリ等の発生が低減された成膜マスクを得ることができる。
【００１７】
［適用例６］上述の成膜マスクの製造方法であって、上記第２の工程を実施する前に、上記枠状の溝の一部を、上記第１表面から該第１表面の反対側の面である第２表面までを貫通する貫通溝とする第４の工程をさらに実施することを特徴とする成膜マスクの製造方法。
【００１８】
このような製造方法であれば、破断分割後の上記チップの周囲に占める破断面の割合を低減できる。したがって、バリ等の発生がより一層低減された成膜マスクを得ることができる。なお、上述したように、貫通溝とならない領域は堀溝となる。
【００１９】
［適用例７］上述の成膜マスクの製造方法であって、上記第４の工程は、上記単結晶半導体基板の基板面における結晶線の方向に対して角度をもって形成された方の一対の溝の全てを上記貫通溝とする工程であることを特徴とする成膜マスクの製造方法。
【００２０】
このような製造方法であれば、（１１１）面以外の面が上記破断面となることを回避できる。したがって、バリ等の発生がより一層低減された成膜マスクを得ることができる。
【００２１】
［適用例８］上述の成膜マスクの製造方法であって、上記第４の工程は上記単結晶半導体基板を上記第２表面側からエッチングする工程であることを特徴とする成膜マスクの製造方法。
【００２２】
このような製造方法であれば、上記貫通溝と上記堀溝とを同時に形成できる。したがって、バリ等の発生がより一層低減された成膜マスクを、製造コストの増加を抑制しつつ得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明にかかる成膜マスクの対象となる有機ＥＬ装置の模式断面図。
【図２】画素領域と陰極配線の配置の態様を示す図。
【図３】本発明にかかる成膜マスクの構成を模式的に示す斜視図。
【図４】チップの構成を模式的に示す斜視図。
【図５】単結晶シリコン基板とチップとを示す図。
【図６】単結晶シリコン基板を分割してチップとするために形成される溝を示す図。
【図７】第２の実施形態にかかる、分割前のチップの溝等を示す図。
【図８】第３の実施形態にかかるチップの形成工程を示す工程断面図。
【発明を実施するための形態】
【００２４】
以下、本発明の各実施形態について図面に従って述べる。有機ＥＬ装置の発光機能層の形成には蒸着法が多用されるため、以下、成膜マスクとしての蒸着マスクについて述べる。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。
【００２５】
（第１の実施形態）
図１は、本発明にかかる成膜マスクとしての蒸着マスクを用いて製造される有機ＥＬ装置の模式断面図である。有機ＥＬ装置は被成膜基板である素子基板４２の一方の側の面に形成された赤色有機ＥＬ素子４６Ｒと緑色有機ＥＬ素子４６Ｇと青色有機ＥＬ素子４６Ｂとの３種類の有機ＥＬ素子４６と、該有機ＥＬ素子を駆動するＴＦＴ（薄膜トランジスター）４４等からなる。かかる３原色に対応する有機ＥＬ素子４６により、カラー画像の表示が可能とされている。なお、本図においては、各有機ＥＬ素子４６を覆う封止層、接着層、及び対向基板等は図示を省略している。
【００２６】
上述のＲ，Ｇ，Ｂは各有機ＥＬ素子４６（Ｒ，Ｇ，Ｂ）が射出する光の色を示している。該アルファベットを省略して「有機ＥＬ素子４６」と記載した場合、総称を意味するものとする。後述する有機ＥＬ層５６についても同様である。なお、上述の有機ＥＬ素子４６が形成されている側の面を、以下、「上面」と称する。有機ＥＬ素子４６とＴＦＴ４４、及び図示を省略した保持容量等で１つの画素が形成される。各画素が光を射出する領域が画素領域である。
【００２７】
有機ＥＬ素子４６は、素子基板４２の上面に順に積層（形成）された画素電極（陽極）５２と正孔注入輸送層５４と有機ＥＬ層５６（Ｒ，Ｇ，Ｂ）と電子注入輸送層５８と陰極６０と、からなる。画素電極５２と陰極６０との間の通電により、有機ＥＬ層５６内で光が生じて射出される。かかる（上述の）要素のうち、有機ＥＬ層５６（Ｒ，Ｇ，Ｂ）のみが３種類の有機ＥＬ素子４６（Ｒ，Ｇ，Ｂ）毎に夫々異なる材料で形成されており、他の要素は同一の材料からなる。画素電極５２はＩＴＯ（酸化インジウム・すず合金）からなり、島状にパターニングされている。そして、ドレイン電極４８を介してＴＦＴ４４と導通している。隣り合う画素電極５２間は隔壁６４で区画されている。有機ＥＬ層５６は、該隔壁で囲まれた凹部内に局所的に形成されており、異なる色に対応する有機ＥＬ層５６同士が重なり合うことが抑制されている。
【００２８】
上述したように、有機ＥＬ層５６は、各色に対応する光を射出可能な材料により形成される。単独の材料で各色に対応する光を射出することが困難である場合は、ホスト材料に蛍光色素をドーピングして有機ＥＬ層５６を形成し、蛍光色素からのルミネッセンスを発光色として取り出すこともできる。このようなホスト材料とドーパント材料の組み合わせとしては、例えば、トリス（８−キノリラート）アルミニウムとクマリン誘導体との組み合わせ、アントラセン誘導体とスチリルアミン誘導体との組み合わせ、アントラセン誘導体とナフタセン誘導体との組み合わせ、トリス（８−キノリラート）アルミニウムとジシアノピラン誘導体との組み合わせ、ナフタセン誘導体とジインデノペリレンとの組み合わせなどがある。
【００２９】
図１に示す有機ＥＬ装置はトップエミッション型であり、有機ＥＬ層５６内で生じた光は、直接、あるいは反射板５０で反射されて、矢印の方向すなわち陰極６０側に射出される。したがって、陰極６０は少なくとも半透明性を有することが必要とされる。しかし、仕事関数等の観点より、陰極６０を上述のＩＴＯで形成することは困難である。そのため、陰極６０は層厚が数ｎｍないし十数ｎｍのＡｌ（アルミニウム）あるいはＭｇＡｇ（マグネシウム・銀）合金等で形成されている。かかる薄い層厚の陰極６０を用いた場合、陰極６０としての面抵抗が増大して表示品質を低下させ得る。そのため、隔壁６４の上面には陰極配線６２が形成されている。隔壁６４の形成領域は光を射出する領域（すなわち画素領域）ではないため、半透明性を要しない。したがって、局所的に厚く上述のＡｌ等を堆積させて陰極配線６２を形成し、陰極６０としての面抵抗を低減している。
【００３０】
図２は、図１に示す有機ＥＬ装置において画像が表示される領域である表示領域の一部を拡大して示す図であり、上述の画素領域と陰極配線６２の配置の態様を示す図である。図示するように、複数の陰極配線６２が互いに平行にＸ方向に延在している。陰極配線６２の間に規則的に配置された矩形の領域が画素領域であり、アルファベットは射出する光の色を示している。画素領域間には上述したように隔壁６４（図１参照）が形成されている。有機ＥＬ層５６は、同色の画素領域間には隔壁６４を跨ぐように形成できる。したがって、３原色に対応する３種類の有機ＥＬ層５６は、陰極配線６２と同様にＸ方向に延在する帯状の領域として形成できる。本発明の蒸着マスクは、かかる帯状の有機ＥＬ層５６と陰極配線６２を、フォトリソグラフィー法によらずに形成するために用いられるものである。
【００３１】
具体的には、隔壁６４等が形成された素子基板４２に帯状の開口部を有する蒸着マスクを被せ、蒸着源、すなわち加熱源を備えたるつぼから上述の有機ＥＬ層５６等の形成材料の粒子を飛翔させることにより、局所的に材料層（有機ＥＬ層５６）を形成する。なお、正孔注入輸送層５４、及び電子注入輸送層５８も該蒸着マスクを用いて形成することもできる。
【００３２】
図３は、本発明にかかる蒸着マスク１０の構成を模式的に示す斜視図である。図示するように、蒸着マスク１０は、ベース基板をなす矩形の支持基板３０に、単結晶半導体基板としての単結晶シリコン基板を分割して形成されたチップ２０を複数、取り付けた構成を有している。各々のチップ２０は、アライメントされて支持基板３０に陽極接合や紫外線硬化型接着剤などにより接合されている。
【００３３】
図４は、チップ２０の構成を模式的に示す斜視図である。チップ２０には、蒸着パターンすなわち上述の図２に示す有機ＥＬ層５６及び陰極配線６２の平面視形状に対応する長孔形状の複数の開口部２２が一定間隔で並列するように形成されている。そして各々の開口部２２の間には、梁部２７が形成されている。後述するように、開口部２２の形成領域の周囲には外枠部２５が形成されており、かかる外枠部２５が支持基板３０に接合されている。
【００３４】
チップ２０の、該外枠部が形成されている側の面、すなわち支持基板３０に対向する側の面が第２表面１２（図６参照）であり、該第２表面の反対側の表面が第１表面１１（図６参照）である。チップ２０、そして蒸着マスク１０は、上述の蒸着時に、該第１表面が素子基板４２に対向するように配置される。
【００３５】
支持基板３０には、長方形の貫通穴からなる複数の開口領域３２が平行、かつ一定間隔で設けられており、複数のチップ２０は、支持基板３０の開口領域３２を塞ぐように支持基板３０上に固定されている。支持基板３０には、アライメントマーク３９（図３参照）が形成されており、アライメントマーク３９は蒸着工程において蒸着マスク１０の位置合わせを行うためのものである。なお、チップ２０の外枠部２５にアライメントマーク３９を形成してもよい。支持基板３０の構成材料は、チップ２０の構成材料の熱膨張係数と同一又は近い熱膨張係数を有するものが好ましい。チップ２０の構成材料は単結晶シリコンであるので、シリコンの熱膨張係数と同等の熱膨張係数をもつ材料で支持基板３０を構成する。このようにすることにより、支持基板３０とチップ２０との熱膨張量の違いによる「歪み」及び「撓み」の発生を抑制できる。本実施形態では、支持基板３０としては、無アルカリガラス、ホウケイ酸ガラス、ソーダガラス、石英ガラスなどからなる透明基板が用いられている。
【００３６】
複数のチップ２０の各々において、外枠部２５の下面にはアライメントマーク２４（図３参照）が少なくとも２ヶ所形成されている。これらのアライメントマーク２４と、複数の開口領域３２の外周に一定間隔に形成されたアライメントマーク３４（図３参照）とを重ね合わせることにより、支持基板３０に対するチップ２０の位置合わせを行うことができる。アライメントマーク２４，３４は、フォトリソグラフィー法またはエッチング法等により形成される。
【００３７】
上述したように、チップ２０は単結晶シリコンからなる。具体的には、面方位（１１０）を有する単結晶シリコン基板にフォトリソグラフィー法により開口部２２を形成し、分割することにより製造される。かかる態様を図５に示す。単結晶シリコン基板７はオリフラ８を有し、チップ２０を分割するために形成される溝１６（図６参照）は該オリフラに平行及び垂直な方向に形成されている。すなわち、チップ２０は溝１６により碁盤状に区切られた単結晶シリコン基板７の一部である。面方位（１１０）の単結晶シリコン基板の場合、結晶線９は面上で交差するように位置している。オリフラ８は、一方の結晶線９と平行となるように形成されている。そして、開口部２２は、長軸方向がオリフラ８に平行となるように形成されている。
【００３８】
面方位（１１０）の単結晶シリコン基板７を用いる理由は、開口部２２の幅方向（短軸方向）の加工精度を向上させるためである。結晶線９を含み、かつ基板面に垂直な面は（１１１）面となる。かかる面は、他の面に比べてエッチングレートが遅いため、本来は等方的にエッチングが進行するウェットエッチング工程において、異方性エッチングが可能となる。したがって、開口部２２を、上述の長軸方向がオリフラ８と平行となるように形成する場合、幅方向（短軸方向）にはエッチングが殆んど進行しないため、高い精度で形成できる。
【００３９】
上述したように、本発明にかかる蒸着マスク１０の蒸着対象は帯状のパターンである。開口部２２の幅方向の寸法精度を向上させることで、図２においてＹ方向に隣り合う有機ＥＬ層５６等を、所定の幅で、かつ、互いに重なり合うことが無いように形成できる。
【００４０】
そして、本発明にかかる蒸着マスク１０は、溝１６を結晶線９に合せ、かつ第１表面１１（図６参照）側から形成することで、分割時におけるバリ等の発生を抑制して、第１表面１１の平滑性を向上させている。そして、被成膜基板である素子基板４２の上面に形成される有機ＥＬ層５６等のパターン精度を向上させている。以下、その態様を示す。なお、第１表面１１（及び第２表面１２）は、チップ２０において定義される面であるため、チップ２０の前段階である単結晶シリコン基板７においても適用される。
【００４１】
図６は、単結晶シリコン基板７を分割してチップ２０とするために形成される溝１６等を示す図である。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ’線において分割した状態を示す図、すなわちオリフラ８に平行方向の溝１６の断面を示す図である。
【００４２】
図示するように、溝１６は貫通溝１５と堀溝１４との２種類の溝からなる。貫通溝１５は第１表面１１から第２表面１２まで貫通している溝であり、堀溝１４は第１表面１１から所定の深さまで掘られている溝である。オリフラ８（図５参照）に水平方向に延在する溝１６は貫通溝１５のみであり、オリフラ８に垂直方向に延在する溝１６は、貫通溝１５と堀溝１４とが交互に形成されている。
【００４３】
チップ２０の形成すなわち単結晶シリコン基板７の分割は、堀溝１４と平面視で重なる部分の単結晶シリコン基板７を折ること、すなわち破断させることでなされる。かかる破断により形成される面が、図６（ｂ）に示す破断面１８である。そして、堀溝１４の側面であった面、及び貫通溝１５の側面であった面が平滑面１９である。上述したバリ等は、かかる破断時に生成される。しかし、堀溝１４は結晶線９に沿った方向にのみ形成されるため、破断面１８は（１１１）面となる。結晶線９に沿った方向に破断されるため、バリ等の発生は他の線あるいは面で行われる場合に比べると抑制されている。
【００４４】
また、堀溝１４が第１表面１１側から形成されているため、破断面１８は第２表面１２寄りに形成される。したがって、第１表面１１と対向する素子基板４２に対する影響は抑制される。さらに、オリフラ８に垂直な方向の溝１６は全て貫通溝１５であるため、分割時には平滑面１９のみが生じ、バリ等の発生は有り得ない。したがって、本発明にかかる蒸着マスク１０は、構成要素であるチップ２０が単結晶シリコン基板７を分割して形成されてるにもかかわらず、被成膜基板である素子基板４２に対する影響、すなわち正孔注入輸送層５４等に与える損傷が極めて抑制されている。したがって、本発明にかかる蒸着マスク１０を用いることで、表示品質の低下が抑制された有機ＥＬ装置を得ることができる。
【００４５】
（第２の実施形態）
続いて本発明の第２の実施形態の蒸着マスクについて述べる。本実施形態の蒸着マスクは、第１の実施形態の蒸着マスクと類似した構成を有しており、チップ２０の形成時における溝１６の形状のみが異なっている。そこで、上述の第１の実施形態の図６に対応する図のみ示し、他の要素についての記載は省略する。
【００４６】
図７は、本実施形態にかかる、分割前のチップ２０の溝１６等を示す図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＢ−Ｂ’線において分割した状態を示す図、すなわちオリフラ８に平行方向の溝１６の断面を示す図である。
【００４７】
図示するように、本実施形態にかかる分割前のチップ２０は、オリフラ８に平行な溝が全て堀溝１４で構成されている。オリフラ８に垂直な溝は、上述の第１の実施形態と同様に、全て貫通溝１５で構成されている。２組の対辺のうちの一組の辺の溝が全て堀溝１４であるため、分割前の単結晶シリコン基板７が安定的に保持される。また、上述の第１の実施形態と同様に堀溝１４は、第１表面１１側から形成されており、かつ結晶線９と平行であるため、分割時におけるバリ等の発生は抑制される。したがって、第１の実施形態にかかる蒸着マスク１０と同様に、被成膜基板である素子基板４２に対する影響、すなわち正孔注入輸送層５４等に与える損傷が極めて抑制される。
【００４８】
すなわち、本発明にかかる蒸着マスクは、分割前の段階において安定的に保持できるという利点があり、かつ、第１の実施形態にかかる蒸着マスク１０を用いた場合と同等の有機ＥＬ装置を得ることができる。
【００４９】
（第３の実施形態）
続いて本発明の第３の実施形態として、蒸着マスク１０の製造方法、具体的には単結晶シリコン基板７を分割してチップ２０とする工程を示す。
図８（ａ）〜（ｄ）は、本実施形態にかかるチップ２０の形成工程を示す工程断面図である。図４に示すように、開口部２２の長手方向と外枠部２５の長手方向とは互いに直交している。また、外枠部２５の延在方向と堀溝１４の延在方向も互いに直交している。そのため、開口部２２と外枠部２５と堀溝１４との３要素の全ての断面を示す切断線を引くことはできない。したがって、図８（ａ）〜（ｄ）は、上記３要素全ての長手方向に直交する断面を仮想的に示す模式断面図である。以下、工程順に述べる。
【００５０】
まず、図８（ａ）に示すように、単結晶シリコン基板７の全面、すなわち第１表面１１と第２表面１２の双方の面に、耐エッチングマスク材料となる酸化シリコン膜６を熱酸化法により形成する。該酸化シリコン膜は熱酸化でなく、ＣＶＤ法等で形成してもよい。また、耐エッチングマスク材料は酸化シリコンに限定されるものではなく、例えば窒化シリコンを用いることもできる。
【００５１】
次に、図８（ｂ）に示すように、第１表面１１と第２表面１２の双方の面において、酸化シリコン膜６をパターニングする。該パターニングは通常のフォトリソグラフィー法で行なう。第１表面１１側においては、将来的に開口部２２が形成される領域と将来的に堀溝１４が形成される領域、そして図示はされないが将来的に貫通溝１５が形成される領域の酸化シリコン膜６が除去される。第２表面１２側においては、将来的に１つのチップ２０内の全ての開口部２２を平面視で含む凹部２６が形成される領域の酸化シリコン膜６が除去される。同時に、図示されてはいないが、将来的に貫通溝１５が形成される領域の酸化シリコン膜６が除去される。
【００５２】
次に、図８（ｃ）に示すように、単結晶シリコン基板７を第１表面１１と第２表面１２の双方の面からエッチングして、酸化シリコン膜６で覆われていない領域の単結晶シリコン基板７を所定の深さまで（具体的には単結晶シリコン基板７の厚さ方向の略中間を若干超えるまで）除去する。かかる工程が第１の工程及び第４の工程である。第１の工程と第４の工程は同時に実施される。エッチングは、８０℃に加熱した３５重量％の水酸化カリウム水溶液を用いて行なう。かかる液によるウェットエッチングであれば結晶異方性エッチングが可能であり、また両面から同時にエッチングできる。かかる工程により、堀溝１４と開口部２２と凹部２６、及び図示しない貫通溝１５が形成される。
【００５３】
将来的に開口部２２が形成される領域は、平面視で上述の凹部２６が形成される領域に含まれている。したがって、上述の将来的に開口部２２が形成される領域は、第１表面１１と第２表面１２との双方からエッチングされる。その結果、凹部２６の形成領域において第１表面１１と第２表面１２とを貫通する開口部２２が形成される。凹部２６は、マスク蒸着工程において、有機ＥＬ層５６等の材料の粒子を効率的に素子基板４２上に堆積させるために形成される。すなわち、開口部２２は凹部２６の底部で開口するため、開口部２２が形成された領域では単結晶シリコン基板７の厚さが薄くなっており、斜め方向に進行する材料の粒子も開口部２２を通過しやすくなっている。したがって、蒸着源と被成膜基板である素子基板４２との間隔が同一の場合でも、効率よく材料層（例えば有機ＥＬ層５６）を形成できる。
【００５４】
堀溝１４と開口部２２の短軸方向に直交する面の面方位は（１１１）面であるためエッチングレートが遅い。したがって、略深さ方向にのみエッチングが進行して、幅方向の寸法精度が優れた開口部２２が形成される。また、図示されてはいないが、本工程で第１表面１１と第２表面１２とを貫通する貫通溝１５も形成される。
【００５５】
次に、図８（ｄ）に示すように、単結晶シリコン基板７の全面から酸化シリコン膜６を除去した後、第２の工程として該単結晶シリコン基板を堀溝１４の位置で分割して、チップ２０を形成する。これにより、開口部２２の形成領域が外枠部２５で挟まれたチップ２０が形成される。かかるチップ２０を、第３の工程として支持基板３０（図３参照）に取り付けることで蒸着マスク１０（図３参照）が形成される。
【００５６】
堀溝１４の側面（側壁）であった部分が平滑面１９となり、単結晶シリコン基板７の分割によって生じた面が破断面１８となる。堀溝１４は第１表面１１側から形成されているため、素子基板４２に対向する該第１表面側には破断面１８は形成されていない。したがって、上述の分割時に生じ得るバリ等が素子基板４２の表面にすでに形成されている他の材料層（例えば正孔注入輸送層５４）を損傷させることを抑制できる。したがって、このような工程で形成されたチップ２０及び該チップを備える蒸着マスク１０を用いることで、表示品質の低下が抑制された有機ＥＬ装置を得ることができる。
【符号の説明】
【００５７】
６…酸化シリコン膜、７…単結晶半導体基板としての単結晶シリコン基板、８…オリフラ、９…結晶線、１０…成膜マスクとしての蒸着マスク、１１…第１表面、１２…第２表面、１４…堀溝、１５…貫通溝、１６…溝、１８…破断面、１９…平滑面、２０…チップ、２２…開口部、２４…アライメントマーク、２５…外枠部、２６…凹部、２７…梁部、３０…支持基板、３２…開口領域、３４…アライメントマーク、３９…アライメントマーク、４２…被成膜基板としての素子基板、４４…ＴＦＴ、４６…有機ＥＬ素子、４８…ドレイン電極、５０…反射板、５２…画素電極、５４…正孔注入輸送層、５６…有機ＥＬ層、５８…電子注入輸送層、６０…陰極、６２…陰極配線、６４…隔壁。
【技術分野】
【０００１】
本発明は、成膜マスク、及び成膜マスクの製造方法に関する。
【背景技術】
【０００２】
近年、大画面のＦＰＤ（フラットパネルディスプレイ）に用いる表示装置として、有機ＥＬ（エレクトロルミネッセンス）装置が注目されている。有機ＥＬ装置は、一般的に陽極と少なくとも有機ＥＬ層を含む発光機能層と陰極とを積層してなる有機ＥＬ素子を、基板上に規則的に配置して形成されている。
有機ＥＬ装置をカラー化する手法としては、白色光を射出する有機ＥＬ素子とカラーフィルターとを組み合わせる手法と、赤色光を射出する有機ＥＬ素子と緑色光を射出する有機ＥＬ素子と青色光を射出する有機ＥＬ素子の３種類の有機ＥＬ素子を規則的に配置する手法がある。後者の手法では、３種類の有機ＥＬ素子毎に異なる材料を含む有機ＥＬ層を形成することが必要となる。そのため、上述の基板に、各々の有機ＥＬ素子の画素領域に対応する開口部を有するマスクを被せて、該マスク越しに有機ＥＬ材料を堆積させるマスク蒸着法（あるいはマスクスパッタ法）が研究されている。
【０００３】
かかるマスク（成膜マスク）の形成材料としては、単結晶シリコン（珪素）が好適である。単結晶シリコンは面方位によりエッチングレートが大きく異なるため、上述の開口部を高い精度で形成できる。また、シリコンは熱膨張係数がガラスと略同一であるため、成膜時の熱膨張によるパターン精度の低下を抑制できる。ここで、単結晶シリコンのインゴットの直径は現行では最大で３００ｍｍであるため、そのままでは有機ＥＬ装置の大画面化に対応することが困難である。そのため、単結晶シリコン基板を用いて形成されたチップと単結晶シリコンを除く他の材料を用いて形成された支持体とを組み合わせて大面積の成膜マスクを形成する手法が紹介されている（特許文献１）。
上述のチップは、単結晶シリコン基板に、規則的に並ぶ一群の開口部と将来的にチップと成る複数の領域間を区画するミシン目を形成後、該ミシン目に外力を加えて単結晶シリコン基板を破断分割（以下、単に「分割」と称する。）することで得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２７６４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述の手法で形成された成膜マスクは、上述の分割時の屑等により、被成膜基板との密着が損われる可能性があるという問題がある。ミシン目とは、直線状に連続して形成された、基板の表面と裏面との間を貫通する孔（あるいはスリット）であるため、隣り合う該孔間の部分も基板の表面から裏面まで存在している。かかる部分は単結晶シリコン基板をチップごとに分割する際にバリ等となり得るため、チップ表面の平滑性を損い得る。その結果、被成膜基板に形成される有機ＥＬ層のパターン精度が低下し得ることとなる。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例にかかる成膜マスクは、支持基板と該支持基板に取り付けられた複数のチップとからなり、被成膜基板に対向する第１表面と膜材料源に対向する第２表面とを有する成膜マスクであって、上記チップは、単結晶半導体基板に枠状の溝を上記第１表面側から形成後、該溝に外力を加えて破断分割して得られたチップであり、上記チップの側面部は上記溝の一部である平滑面と上記破断分割時に生じた破断面とを有しており、上記破断面は上記第１表面側には形成されていないことを特徴とする。
【０００８】
このような構成によれば、上記第１表面側におけるバリ等の発生を抑制できる。したがって、かかる成膜マスクを用いることで、被成膜基板に形成されるパターンの精度を向上できる。
【０００９】
［適用例２］上述の成膜マスクであって、上記チップは、上記第２表面まで達する貫通溝と該第２表面まで達しない堀溝とが混在する上記溝を形成後に該溝に外力を加えて破断分割して得られたチップであることを特徴とする成膜マスク。
【００１０】
このような構成によれば、上記チップの側面部における上記平滑面が占める割合を増加させることができる。したがって、上記第１表面側におけるバリ等の発生をより一層抑制できる。
【００１１】
［適用例３］上述の成膜マスクであって、上記単結晶半導体基板は面方位を（１１０）面とする単結晶半導体基板であり、上記チップは平面視で矩形であって、該矩形を形成する相対向する２対の辺の内の一対の辺における上記側面部の面方位は（１１１）面であり、上記堀溝は該（１１１）面にのみ形成されていることを特徴とする成膜マスク。
【００１２】
このような構成によれば、上記破断面が形成される面の面方位を（１１１）面に限定できる。したがって、上記第１表面側におけるバリ等の発生をより一層抑制できる。
【００１３】
［適用例４］本適用例にかかる成膜マスクの製造方法は、支持基板と、該支持基板に取り付けられた単結晶半導体基板を分割して得られた複数のチップと、からなる成膜マスクの製造方法であって、面方位が（１１０）面である上記単結晶半導体基板の第１表面側に将来的にチップとなる領域を囲む平面視略矩形の枠状の溝を形成する第１の工程と、上記溝に外力を加えることにより上記単結晶半導体基板を破断分割してチップとする第２の工程と、上記チップを上記第１表面が被成膜基板側を向くように上記支持基板に取り付ける第３の工程と、を有することを特徴とする。
【００１４】
このような製造方法であれば、被成膜基板と破断面とが接触しない成膜マスクを得ることができる。かかる成膜マスクを用いることで、被成膜基板の表面に高精細な材料パターンを形成できる。
【００１５】
［適用例５］上述の成膜マスクの製造方法であって、上記第１の工程は、上記枠状の溝を、該枠状の溝を構成する相対向する２対の溝の内の一対の溝が、上記単結晶半導体基板の基板面における結晶線の方向に沿って延在するように形成する工程であることを特徴とする成膜マスクの製造方法。
【００１６】
このような製造方法であれば、上記一対の溝において形成される破断面の面方位を（１１１）面とすることができる。したがって、バリ等の発生が低減された成膜マスクを得ることができる。
【００１７】
［適用例６］上述の成膜マスクの製造方法であって、上記第２の工程を実施する前に、上記枠状の溝の一部を、上記第１表面から該第１表面の反対側の面である第２表面までを貫通する貫通溝とする第４の工程をさらに実施することを特徴とする成膜マスクの製造方法。
【００１８】
このような製造方法であれば、破断分割後の上記チップの周囲に占める破断面の割合を低減できる。したがって、バリ等の発生がより一層低減された成膜マスクを得ることができる。なお、上述したように、貫通溝とならない領域は堀溝となる。
【００１９】
［適用例７］上述の成膜マスクの製造方法であって、上記第４の工程は、上記単結晶半導体基板の基板面における結晶線の方向に対して角度をもって形成された方の一対の溝の全てを上記貫通溝とする工程であることを特徴とする成膜マスクの製造方法。
【００２０】
このような製造方法であれば、（１１１）面以外の面が上記破断面となることを回避できる。したがって、バリ等の発生がより一層低減された成膜マスクを得ることができる。
【００２１】
［適用例８］上述の成膜マスクの製造方法であって、上記第４の工程は上記単結晶半導体基板を上記第２表面側からエッチングする工程であることを特徴とする成膜マスクの製造方法。
【００２２】
このような製造方法であれば、上記貫通溝と上記堀溝とを同時に形成できる。したがって、バリ等の発生がより一層低減された成膜マスクを、製造コストの増加を抑制しつつ得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明にかかる成膜マスクの対象となる有機ＥＬ装置の模式断面図。
【図２】画素領域と陰極配線の配置の態様を示す図。
【図３】本発明にかかる成膜マスクの構成を模式的に示す斜視図。
【図４】チップの構成を模式的に示す斜視図。
【図５】単結晶シリコン基板とチップとを示す図。
【図６】単結晶シリコン基板を分割してチップとするために形成される溝を示す図。
【図７】第２の実施形態にかかる、分割前のチップの溝等を示す図。
【図８】第３の実施形態にかかるチップの形成工程を示す工程断面図。
【発明を実施するための形態】
【００２４】
以下、本発明の各実施形態について図面に従って述べる。有機ＥＬ装置の発光機能層の形成には蒸着法が多用されるため、以下、成膜マスクとしての蒸着マスクについて述べる。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。
【００２５】
（第１の実施形態）
図１は、本発明にかかる成膜マスクとしての蒸着マスクを用いて製造される有機ＥＬ装置の模式断面図である。有機ＥＬ装置は被成膜基板である素子基板４２の一方の側の面に形成された赤色有機ＥＬ素子４６Ｒと緑色有機ＥＬ素子４６Ｇと青色有機ＥＬ素子４６Ｂとの３種類の有機ＥＬ素子４６と、該有機ＥＬ素子を駆動するＴＦＴ（薄膜トランジスター）４４等からなる。かかる３原色に対応する有機ＥＬ素子４６により、カラー画像の表示が可能とされている。なお、本図においては、各有機ＥＬ素子４６を覆う封止層、接着層、及び対向基板等は図示を省略している。
【００２６】
上述のＲ，Ｇ，Ｂは各有機ＥＬ素子４６（Ｒ，Ｇ，Ｂ）が射出する光の色を示している。該アルファベットを省略して「有機ＥＬ素子４６」と記載した場合、総称を意味するものとする。後述する有機ＥＬ層５６についても同様である。なお、上述の有機ＥＬ素子４６が形成されている側の面を、以下、「上面」と称する。有機ＥＬ素子４６とＴＦＴ４４、及び図示を省略した保持容量等で１つの画素が形成される。各画素が光を射出する領域が画素領域である。
【００２７】
有機ＥＬ素子４６は、素子基板４２の上面に順に積層（形成）された画素電極（陽極）５２と正孔注入輸送層５４と有機ＥＬ層５６（Ｒ，Ｇ，Ｂ）と電子注入輸送層５８と陰極６０と、からなる。画素電極５２と陰極６０との間の通電により、有機ＥＬ層５６内で光が生じて射出される。かかる（上述の）要素のうち、有機ＥＬ層５６（Ｒ，Ｇ，Ｂ）のみが３種類の有機ＥＬ素子４６（Ｒ，Ｇ，Ｂ）毎に夫々異なる材料で形成されており、他の要素は同一の材料からなる。画素電極５２はＩＴＯ（酸化インジウム・すず合金）からなり、島状にパターニングされている。そして、ドレイン電極４８を介してＴＦＴ４４と導通している。隣り合う画素電極５２間は隔壁６４で区画されている。有機ＥＬ層５６は、該隔壁で囲まれた凹部内に局所的に形成されており、異なる色に対応する有機ＥＬ層５６同士が重なり合うことが抑制されている。
【００２８】
上述したように、有機ＥＬ層５６は、各色に対応する光を射出可能な材料により形成される。単独の材料で各色に対応する光を射出することが困難である場合は、ホスト材料に蛍光色素をドーピングして有機ＥＬ層５６を形成し、蛍光色素からのルミネッセンスを発光色として取り出すこともできる。このようなホスト材料とドーパント材料の組み合わせとしては、例えば、トリス（８−キノリラート）アルミニウムとクマリン誘導体との組み合わせ、アントラセン誘導体とスチリルアミン誘導体との組み合わせ、アントラセン誘導体とナフタセン誘導体との組み合わせ、トリス（８−キノリラート）アルミニウムとジシアノピラン誘導体との組み合わせ、ナフタセン誘導体とジインデノペリレンとの組み合わせなどがある。
【００２９】
図１に示す有機ＥＬ装置はトップエミッション型であり、有機ＥＬ層５６内で生じた光は、直接、あるいは反射板５０で反射されて、矢印の方向すなわち陰極６０側に射出される。したがって、陰極６０は少なくとも半透明性を有することが必要とされる。しかし、仕事関数等の観点より、陰極６０を上述のＩＴＯで形成することは困難である。そのため、陰極６０は層厚が数ｎｍないし十数ｎｍのＡｌ（アルミニウム）あるいはＭｇＡｇ（マグネシウム・銀）合金等で形成されている。かかる薄い層厚の陰極６０を用いた場合、陰極６０としての面抵抗が増大して表示品質を低下させ得る。そのため、隔壁６４の上面には陰極配線６２が形成されている。隔壁６４の形成領域は光を射出する領域（すなわち画素領域）ではないため、半透明性を要しない。したがって、局所的に厚く上述のＡｌ等を堆積させて陰極配線６２を形成し、陰極６０としての面抵抗を低減している。
【００３０】
図２は、図１に示す有機ＥＬ装置において画像が表示される領域である表示領域の一部を拡大して示す図であり、上述の画素領域と陰極配線６２の配置の態様を示す図である。図示するように、複数の陰極配線６２が互いに平行にＸ方向に延在している。陰極配線６２の間に規則的に配置された矩形の領域が画素領域であり、アルファベットは射出する光の色を示している。画素領域間には上述したように隔壁６４（図１参照）が形成されている。有機ＥＬ層５６は、同色の画素領域間には隔壁６４を跨ぐように形成できる。したがって、３原色に対応する３種類の有機ＥＬ層５６は、陰極配線６２と同様にＸ方向に延在する帯状の領域として形成できる。本発明の蒸着マスクは、かかる帯状の有機ＥＬ層５６と陰極配線６２を、フォトリソグラフィー法によらずに形成するために用いられるものである。
【００３１】
具体的には、隔壁６４等が形成された素子基板４２に帯状の開口部を有する蒸着マスクを被せ、蒸着源、すなわち加熱源を備えたるつぼから上述の有機ＥＬ層５６等の形成材料の粒子を飛翔させることにより、局所的に材料層（有機ＥＬ層５６）を形成する。なお、正孔注入輸送層５４、及び電子注入輸送層５８も該蒸着マスクを用いて形成することもできる。
【００３２】
図３は、本発明にかかる蒸着マスク１０の構成を模式的に示す斜視図である。図示するように、蒸着マスク１０は、ベース基板をなす矩形の支持基板３０に、単結晶半導体基板としての単結晶シリコン基板を分割して形成されたチップ２０を複数、取り付けた構成を有している。各々のチップ２０は、アライメントされて支持基板３０に陽極接合や紫外線硬化型接着剤などにより接合されている。
【００３３】
図４は、チップ２０の構成を模式的に示す斜視図である。チップ２０には、蒸着パターンすなわち上述の図２に示す有機ＥＬ層５６及び陰極配線６２の平面視形状に対応する長孔形状の複数の開口部２２が一定間隔で並列するように形成されている。そして各々の開口部２２の間には、梁部２７が形成されている。後述するように、開口部２２の形成領域の周囲には外枠部２５が形成されており、かかる外枠部２５が支持基板３０に接合されている。
【００３４】
チップ２０の、該外枠部が形成されている側の面、すなわち支持基板３０に対向する側の面が第２表面１２（図６参照）であり、該第２表面の反対側の表面が第１表面１１（図６参照）である。チップ２０、そして蒸着マスク１０は、上述の蒸着時に、該第１表面が素子基板４２に対向するように配置される。
【００３５】
支持基板３０には、長方形の貫通穴からなる複数の開口領域３２が平行、かつ一定間隔で設けられており、複数のチップ２０は、支持基板３０の開口領域３２を塞ぐように支持基板３０上に固定されている。支持基板３０には、アライメントマーク３９（図３参照）が形成されており、アライメントマーク３９は蒸着工程において蒸着マスク１０の位置合わせを行うためのものである。なお、チップ２０の外枠部２５にアライメントマーク３９を形成してもよい。支持基板３０の構成材料は、チップ２０の構成材料の熱膨張係数と同一又は近い熱膨張係数を有するものが好ましい。チップ２０の構成材料は単結晶シリコンであるので、シリコンの熱膨張係数と同等の熱膨張係数をもつ材料で支持基板３０を構成する。このようにすることにより、支持基板３０とチップ２０との熱膨張量の違いによる「歪み」及び「撓み」の発生を抑制できる。本実施形態では、支持基板３０としては、無アルカリガラス、ホウケイ酸ガラス、ソーダガラス、石英ガラスなどからなる透明基板が用いられている。
【００３６】
複数のチップ２０の各々において、外枠部２５の下面にはアライメントマーク２４（図３参照）が少なくとも２ヶ所形成されている。これらのアライメントマーク２４と、複数の開口領域３２の外周に一定間隔に形成されたアライメントマーク３４（図３参照）とを重ね合わせることにより、支持基板３０に対するチップ２０の位置合わせを行うことができる。アライメントマーク２４，３４は、フォトリソグラフィー法またはエッチング法等により形成される。
【００３７】
上述したように、チップ２０は単結晶シリコンからなる。具体的には、面方位（１１０）を有する単結晶シリコン基板にフォトリソグラフィー法により開口部２２を形成し、分割することにより製造される。かかる態様を図５に示す。単結晶シリコン基板７はオリフラ８を有し、チップ２０を分割するために形成される溝１６（図６参照）は該オリフラに平行及び垂直な方向に形成されている。すなわち、チップ２０は溝１６により碁盤状に区切られた単結晶シリコン基板７の一部である。面方位（１１０）の単結晶シリコン基板の場合、結晶線９は面上で交差するように位置している。オリフラ８は、一方の結晶線９と平行となるように形成されている。そして、開口部２２は、長軸方向がオリフラ８に平行となるように形成されている。
【００３８】
面方位（１１０）の単結晶シリコン基板７を用いる理由は、開口部２２の幅方向（短軸方向）の加工精度を向上させるためである。結晶線９を含み、かつ基板面に垂直な面は（１１１）面となる。かかる面は、他の面に比べてエッチングレートが遅いため、本来は等方的にエッチングが進行するウェットエッチング工程において、異方性エッチングが可能となる。したがって、開口部２２を、上述の長軸方向がオリフラ８と平行となるように形成する場合、幅方向（短軸方向）にはエッチングが殆んど進行しないため、高い精度で形成できる。
【００３９】
上述したように、本発明にかかる蒸着マスク１０の蒸着対象は帯状のパターンである。開口部２２の幅方向の寸法精度を向上させることで、図２においてＹ方向に隣り合う有機ＥＬ層５６等を、所定の幅で、かつ、互いに重なり合うことが無いように形成できる。
【００４０】
そして、本発明にかかる蒸着マスク１０は、溝１６を結晶線９に合せ、かつ第１表面１１（図６参照）側から形成することで、分割時におけるバリ等の発生を抑制して、第１表面１１の平滑性を向上させている。そして、被成膜基板である素子基板４２の上面に形成される有機ＥＬ層５６等のパターン精度を向上させている。以下、その態様を示す。なお、第１表面１１（及び第２表面１２）は、チップ２０において定義される面であるため、チップ２０の前段階である単結晶シリコン基板７においても適用される。
【００４１】
図６は、単結晶シリコン基板７を分割してチップ２０とするために形成される溝１６等を示す図である。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ’線において分割した状態を示す図、すなわちオリフラ８に平行方向の溝１６の断面を示す図である。
【００４２】
図示するように、溝１６は貫通溝１５と堀溝１４との２種類の溝からなる。貫通溝１５は第１表面１１から第２表面１２まで貫通している溝であり、堀溝１４は第１表面１１から所定の深さまで掘られている溝である。オリフラ８（図５参照）に水平方向に延在する溝１６は貫通溝１５のみであり、オリフラ８に垂直方向に延在する溝１６は、貫通溝１５と堀溝１４とが交互に形成されている。
【００４３】
チップ２０の形成すなわち単結晶シリコン基板７の分割は、堀溝１４と平面視で重なる部分の単結晶シリコン基板７を折ること、すなわち破断させることでなされる。かかる破断により形成される面が、図６（ｂ）に示す破断面１８である。そして、堀溝１４の側面であった面、及び貫通溝１５の側面であった面が平滑面１９である。上述したバリ等は、かかる破断時に生成される。しかし、堀溝１４は結晶線９に沿った方向にのみ形成されるため、破断面１８は（１１１）面となる。結晶線９に沿った方向に破断されるため、バリ等の発生は他の線あるいは面で行われる場合に比べると抑制されている。
【００４４】
また、堀溝１４が第１表面１１側から形成されているため、破断面１８は第２表面１２寄りに形成される。したがって、第１表面１１と対向する素子基板４２に対する影響は抑制される。さらに、オリフラ８に垂直な方向の溝１６は全て貫通溝１５であるため、分割時には平滑面１９のみが生じ、バリ等の発生は有り得ない。したがって、本発明にかかる蒸着マスク１０は、構成要素であるチップ２０が単結晶シリコン基板７を分割して形成されてるにもかかわらず、被成膜基板である素子基板４２に対する影響、すなわち正孔注入輸送層５４等に与える損傷が極めて抑制されている。したがって、本発明にかかる蒸着マスク１０を用いることで、表示品質の低下が抑制された有機ＥＬ装置を得ることができる。
【００４５】
（第２の実施形態）
続いて本発明の第２の実施形態の蒸着マスクについて述べる。本実施形態の蒸着マスクは、第１の実施形態の蒸着マスクと類似した構成を有しており、チップ２０の形成時における溝１６の形状のみが異なっている。そこで、上述の第１の実施形態の図６に対応する図のみ示し、他の要素についての記載は省略する。
【００４６】
図７は、本実施形態にかかる、分割前のチップ２０の溝１６等を示す図である。図７（ａ）は平面図であり、図７（ｂ）は図７（ａ）のＢ−Ｂ’線において分割した状態を示す図、すなわちオリフラ８に平行方向の溝１６の断面を示す図である。
【００４７】
図示するように、本実施形態にかかる分割前のチップ２０は、オリフラ８に平行な溝が全て堀溝１４で構成されている。オリフラ８に垂直な溝は、上述の第１の実施形態と同様に、全て貫通溝１５で構成されている。２組の対辺のうちの一組の辺の溝が全て堀溝１４であるため、分割前の単結晶シリコン基板７が安定的に保持される。また、上述の第１の実施形態と同様に堀溝１４は、第１表面１１側から形成されており、かつ結晶線９と平行であるため、分割時におけるバリ等の発生は抑制される。したがって、第１の実施形態にかかる蒸着マスク１０と同様に、被成膜基板である素子基板４２に対する影響、すなわち正孔注入輸送層５４等に与える損傷が極めて抑制される。
【００４８】
すなわち、本発明にかかる蒸着マスクは、分割前の段階において安定的に保持できるという利点があり、かつ、第１の実施形態にかかる蒸着マスク１０を用いた場合と同等の有機ＥＬ装置を得ることができる。
【００４９】
（第３の実施形態）
続いて本発明の第３の実施形態として、蒸着マスク１０の製造方法、具体的には単結晶シリコン基板７を分割してチップ２０とする工程を示す。
図８（ａ）〜（ｄ）は、本実施形態にかかるチップ２０の形成工程を示す工程断面図である。図４に示すように、開口部２２の長手方向と外枠部２５の長手方向とは互いに直交している。また、外枠部２５の延在方向と堀溝１４の延在方向も互いに直交している。そのため、開口部２２と外枠部２５と堀溝１４との３要素の全ての断面を示す切断線を引くことはできない。したがって、図８（ａ）〜（ｄ）は、上記３要素全ての長手方向に直交する断面を仮想的に示す模式断面図である。以下、工程順に述べる。
【００５０】
まず、図８（ａ）に示すように、単結晶シリコン基板７の全面、すなわち第１表面１１と第２表面１２の双方の面に、耐エッチングマスク材料となる酸化シリコン膜６を熱酸化法により形成する。該酸化シリコン膜は熱酸化でなく、ＣＶＤ法等で形成してもよい。また、耐エッチングマスク材料は酸化シリコンに限定されるものではなく、例えば窒化シリコンを用いることもできる。
【００５１】
次に、図８（ｂ）に示すように、第１表面１１と第２表面１２の双方の面において、酸化シリコン膜６をパターニングする。該パターニングは通常のフォトリソグラフィー法で行なう。第１表面１１側においては、将来的に開口部２２が形成される領域と将来的に堀溝１４が形成される領域、そして図示はされないが将来的に貫通溝１５が形成される領域の酸化シリコン膜６が除去される。第２表面１２側においては、将来的に１つのチップ２０内の全ての開口部２２を平面視で含む凹部２６が形成される領域の酸化シリコン膜６が除去される。同時に、図示されてはいないが、将来的に貫通溝１５が形成される領域の酸化シリコン膜６が除去される。
【００５２】
次に、図８（ｃ）に示すように、単結晶シリコン基板７を第１表面１１と第２表面１２の双方の面からエッチングして、酸化シリコン膜６で覆われていない領域の単結晶シリコン基板７を所定の深さまで（具体的には単結晶シリコン基板７の厚さ方向の略中間を若干超えるまで）除去する。かかる工程が第１の工程及び第４の工程である。第１の工程と第４の工程は同時に実施される。エッチングは、８０℃に加熱した３５重量％の水酸化カリウム水溶液を用いて行なう。かかる液によるウェットエッチングであれば結晶異方性エッチングが可能であり、また両面から同時にエッチングできる。かかる工程により、堀溝１４と開口部２２と凹部２６、及び図示しない貫通溝１５が形成される。
【００５３】
将来的に開口部２２が形成される領域は、平面視で上述の凹部２６が形成される領域に含まれている。したがって、上述の将来的に開口部２２が形成される領域は、第１表面１１と第２表面１２との双方からエッチングされる。その結果、凹部２６の形成領域において第１表面１１と第２表面１２とを貫通する開口部２２が形成される。凹部２６は、マスク蒸着工程において、有機ＥＬ層５６等の材料の粒子を効率的に素子基板４２上に堆積させるために形成される。すなわち、開口部２２は凹部２６の底部で開口するため、開口部２２が形成された領域では単結晶シリコン基板７の厚さが薄くなっており、斜め方向に進行する材料の粒子も開口部２２を通過しやすくなっている。したがって、蒸着源と被成膜基板である素子基板４２との間隔が同一の場合でも、効率よく材料層（例えば有機ＥＬ層５６）を形成できる。
【００５４】
堀溝１４と開口部２２の短軸方向に直交する面の面方位は（１１１）面であるためエッチングレートが遅い。したがって、略深さ方向にのみエッチングが進行して、幅方向の寸法精度が優れた開口部２２が形成される。また、図示されてはいないが、本工程で第１表面１１と第２表面１２とを貫通する貫通溝１５も形成される。
【００５５】
次に、図８（ｄ）に示すように、単結晶シリコン基板７の全面から酸化シリコン膜６を除去した後、第２の工程として該単結晶シリコン基板を堀溝１４の位置で分割して、チップ２０を形成する。これにより、開口部２２の形成領域が外枠部２５で挟まれたチップ２０が形成される。かかるチップ２０を、第３の工程として支持基板３０（図３参照）に取り付けることで蒸着マスク１０（図３参照）が形成される。
【００５６】
堀溝１４の側面（側壁）であった部分が平滑面１９となり、単結晶シリコン基板７の分割によって生じた面が破断面１８となる。堀溝１４は第１表面１１側から形成されているため、素子基板４２に対向する該第１表面側には破断面１８は形成されていない。したがって、上述の分割時に生じ得るバリ等が素子基板４２の表面にすでに形成されている他の材料層（例えば正孔注入輸送層５４）を損傷させることを抑制できる。したがって、このような工程で形成されたチップ２０及び該チップを備える蒸着マスク１０を用いることで、表示品質の低下が抑制された有機ＥＬ装置を得ることができる。
【符号の説明】
【００５７】
６…酸化シリコン膜、７…単結晶半導体基板としての単結晶シリコン基板、８…オリフラ、９…結晶線、１０…成膜マスクとしての蒸着マスク、１１…第１表面、１２…第２表面、１４…堀溝、１５…貫通溝、１６…溝、１８…破断面、１９…平滑面、２０…チップ、２２…開口部、２４…アライメントマーク、２５…外枠部、２６…凹部、２７…梁部、３０…支持基板、３２…開口領域、３４…アライメントマーク、３９…アライメントマーク、４２…被成膜基板としての素子基板、４４…ＴＦＴ、４６…有機ＥＬ素子、４８…ドレイン電極、５０…反射板、５２…画素電極、５４…正孔注入輸送層、５６…有機ＥＬ層、５８…電子注入輸送層、６０…陰極、６２…陰極配線、６４…隔壁。
【特許請求の範囲】
【請求項１】
支持基板と該支持基板に取り付けられた複数のチップとからなり、被成膜基板に対向する第１表面と膜材料源に対向する第２表面とを有する成膜マスクであって、
前記チップは、単結晶半導体基板に枠状の溝を前記第１表面側から形成後、該溝に外力を加えて破断分割して得られたチップであり、
前記チップの側面部は前記溝の一部である平滑面と前記破断分割時に生じた破断面とを有しており、
前記破断面は前記第１表面側には形成されていないことを特徴とする成膜マスク。
【請求項２】
請求項１に記載の成膜マスクであって、
前記チップは、前記第２表面まで達する貫通溝と該第２表面まで達しない堀溝とが混在する前記溝を形成後に該溝に外力を加えて破断分割して得られたチップであることを特徴とする成膜マスク。
【請求項３】
請求項２に記載の成膜マスクであって、
前記単結晶半導体基板は面方位を（１１０）面とする単結晶半導体基板であり、
前記チップは平面視で矩形であって、該矩形を形成する相対向する２対の辺の内の一対の辺における前記側面部の面方位は（１１１）面であり、
前記堀溝は該（１１１）面にのみ形成されていることを特徴とする成膜マスク。
【請求項４】
支持基板と、該支持基板に取り付けられた単結晶半導体基板を分割して得られた複数のチップと、からなる成膜マスクの製造方法であって、
面方位が（１１０）面である前記単結晶半導体基板の第１表面側に将来的にチップとなる領域を囲む平面視略矩形の枠状の溝を形成する第１の工程と、
前記溝に外力を加えることにより前記単結晶半導体基板を破断分割してチップとする第２の工程と、
前記チップを前記第１表面が被成膜基板側を向くように前記支持基板に取り付ける第３の工程と、
を有することを特徴とする成膜マスクの製造方法。
【請求項５】
請求項４に記載の成膜マスクの製造方法であって、
前記第１の工程は、前記枠状の溝を、該枠状の溝を構成する相対向する２対の溝の内の一対の溝が、前記単結晶半導体基板の基板面における結晶線の方向に沿って延在するように形成する工程であることを特徴とする成膜マスクの製造方法。
【請求項６】
請求項５に記載の成膜マスクの製造方法であって、
前記第２の工程を実施する前に、前記枠状の溝の一部を、前記第１表面から該第１表面の反対側の面である第２表面までを貫通する貫通溝とする第４の工程をさらに実施することを特徴とする成膜マスクの製造方法。
【請求項７】
請求項６に記載の成膜マスクの製造方法であって、
前記第４の工程は、前記単結晶半導体基板の基板面における結晶線の方向に対して角度をもって形成された方の一対の溝の全てを前記貫通溝とする工程であることを特徴とする成膜マスクの製造方法。
【請求項８】
請求項７に記載の成膜マスクの製造方法であって、
前記第４の工程は前記単結晶半導体基板を前記第２表面側からエッチングする工程であることを特徴とする成膜マスクの製造方法。
【請求項１】
支持基板と該支持基板に取り付けられた複数のチップとからなり、被成膜基板に対向する第１表面と膜材料源に対向する第２表面とを有する成膜マスクであって、
前記チップは、単結晶半導体基板に枠状の溝を前記第１表面側から形成後、該溝に外力を加えて破断分割して得られたチップであり、
前記チップの側面部は前記溝の一部である平滑面と前記破断分割時に生じた破断面とを有しており、
前記破断面は前記第１表面側には形成されていないことを特徴とする成膜マスク。
【請求項２】
請求項１に記載の成膜マスクであって、
前記チップは、前記第２表面まで達する貫通溝と該第２表面まで達しない堀溝とが混在する前記溝を形成後に該溝に外力を加えて破断分割して得られたチップであることを特徴とする成膜マスク。
【請求項３】
請求項２に記載の成膜マスクであって、
前記単結晶半導体基板は面方位を（１１０）面とする単結晶半導体基板であり、
前記チップは平面視で矩形であって、該矩形を形成する相対向する２対の辺の内の一対の辺における前記側面部の面方位は（１１１）面であり、
前記堀溝は該（１１１）面にのみ形成されていることを特徴とする成膜マスク。
【請求項４】
支持基板と、該支持基板に取り付けられた単結晶半導体基板を分割して得られた複数のチップと、からなる成膜マスクの製造方法であって、
面方位が（１１０）面である前記単結晶半導体基板の第１表面側に将来的にチップとなる領域を囲む平面視略矩形の枠状の溝を形成する第１の工程と、
前記溝に外力を加えることにより前記単結晶半導体基板を破断分割してチップとする第２の工程と、
前記チップを前記第１表面が被成膜基板側を向くように前記支持基板に取り付ける第３の工程と、
を有することを特徴とする成膜マスクの製造方法。
【請求項５】
請求項４に記載の成膜マスクの製造方法であって、
前記第１の工程は、前記枠状の溝を、該枠状の溝を構成する相対向する２対の溝の内の一対の溝が、前記単結晶半導体基板の基板面における結晶線の方向に沿って延在するように形成する工程であることを特徴とする成膜マスクの製造方法。
【請求項６】
請求項５に記載の成膜マスクの製造方法であって、
前記第２の工程を実施する前に、前記枠状の溝の一部を、前記第１表面から該第１表面の反対側の面である第２表面までを貫通する貫通溝とする第４の工程をさらに実施することを特徴とする成膜マスクの製造方法。
【請求項７】
請求項６に記載の成膜マスクの製造方法であって、
前記第４の工程は、前記単結晶半導体基板の基板面における結晶線の方向に対して角度をもって形成された方の一対の溝の全てを前記貫通溝とする工程であることを特徴とする成膜マスクの製造方法。
【請求項８】
請求項７に記載の成膜マスクの製造方法であって、
前記第４の工程は前記単結晶半導体基板を前記第２表面側からエッチングする工程であることを特徴とする成膜マスクの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−２７５５９９（Ｐ２０１０−２７５５９９Ａ）
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２００９−１３００８４（Ｐ２００９−１３００８４）
【出願日】平成２１年５月２９日（２００９．５．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２１年５月２９日（２００９．５．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]