極低電圧検出回路
【課題】環境発電装置において2次電池への損傷を避けるために0.3V以下の極低電圧を検出して誤動作を防止する。
【解決手段】太陽電池などの再生可能なエネルギー源を単一セルで使用する事を可能にする、極低電圧を確実に所定の温度係数で検出する回路U73を実現する。単一セルで使用することによる、太陽電池では部分影、他の自然エネルギー源では過放電等による故障で発電停止を防止することが可能になり、コスト削減と利便性と安全性が向上する。
【解決手段】太陽電池などの再生可能なエネルギー源を単一セルで使用する事を可能にする、極低電圧を確実に所定の温度係数で検出する回路U73を実現する。単一セルで使用することによる、太陽電池では部分影、他の自然エネルギー源では過放電等による故障で発電停止を防止することが可能になり、コスト削減と利便性と安全性が向上する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、単一セルもしくは並列セルの太陽電池や燃料電池などの環境発電に必要な極低電源電圧検出回路もしくは低電圧リセット回路に関するものである。
【背景技術】
【0002】
非炭素エネルギー利用を促進することは非常に重要な課題である。太陽光発電、熱発電、電波発電、振動発電、風力発電などの再生可能な非炭素エネルギー源から電力を発生する環境発電が大きな研究テーマとしてとりあげられている。発電したエネルギーは電力として配電されもしくはリチューム電池などの2次電池に充電されて蓄えられて利用される。
【0003】
充電に際して充電電流と充電電圧は正確に管理される必要がある。2次電池は異常な充電電流や充電電圧で発火、破壊などの障害を起こす。
【0004】
環境発電源は非常に低い電圧した出力しないものがほとんどである。
例えば単一セル太陽電池の発生するエネルギーは最大電力を出力する最大電力点を有することが知られている。
【0005】
この最大電力点の電圧は0.25V〜0.45V程度で非常に低く通常の製造工程では正常に動作する回路を集積回路に実現することは不可能であった。そのために太陽電池を直列に接続して発電電圧を高くする必要があった。
【0006】
そのため太陽電池をレーザーでカットしてそれを配線で接続する加工工程が必要になり太陽電池パネルのコストを増加させる要因になっている。
【0007】
また直列接続された太陽電池は直列セルの一つでも影に隠れると発電しなくなる。部分影対策が必要になってくる。
【0008】
この問題を回避する追加の制御回路が必要となりやはりコスト増加の要因になっていた。ここにコスト面と利便性から単一セルの極低電圧から動作する回路の必要性が重要となって来ていた。
【0009】
太陽電池はCO2を排出しないエネルギー源として広く利用されているが、携帯機器(例えば携帯電話や携帯パソコン)にはその出力エネルギーを効率よく充電する技術がコスト増加になりまた充電のために消費電流が増加するので携帯機器には広く利用されるにはいたっていない。
【0010】
ちなみに20億台の携帯電話と20億台のノートPCが稼動しているとすると1000万KWの電力が消費されている計算になり、これは火力発電所10機の発電量に相当する大きな量である。
【0011】
本発明はあらゆる電子装置に使われる充電器にCO2を発生しないエネルギーから充電することで地球のエネルギー節減に貢献しようとするものである。
【0012】
単一セルの太陽電池で利用する様々な提案がなされている。しかしながら起動時に起動用の高い電圧源が別途必要だったり、高価な製造工程が必要だったり完全に単一セルで起動し動作する提案は見出せなかった。
【0013】
本発明は通常の製造工程で製造可能であり、太陽電池パネルの製造コストをまったく増加させることなく、単一セルの太陽電池からエネルギーを取り出すために極低電圧を正確に検出する回路構成を実現するものである。
【0014】
極低電圧動作を実現する先行技術は以下の特許文献のような例がある。これらはある程度の動作を実現していて有効性が認められる。ところがアナログ回路の場合VTH以下の動作をさせると動作点や出力の大きな温度変動は避けられず、幅広く利用されるにはいたっていない。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】US 7349190B1、Cypress。
【特許文献2】US 6147521、SGT。
【特許文献3】US 6834670MICROCHIP
【特許文献4】特許公報3128522、SII。
【特許文献5】特許公報3343168、DVE。
【特許文献6】特許公報 平4-65546、松浦。
【特許文献7】特許公報 4223041、NTT。
【特許文献8】US 485477、Philips。
【発明の概要】
【発明が解決しようとする課題】
【0016】
環境発電素子例えば太陽電池や燃料電池は単一セルでは出力電圧が0.3Vから0.6Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が0.3V以下での極低電圧領域で誤動作する問題を防止しないと2次電池例えばリチューム電池などは発火もしくは破壊して復活しなくなる危険がある。また燃料電池は過放電である電圧以下に放電すると復帰することが出来なくなるので極低電圧を検出して昇圧充電回路の誤動作を防止することは必須命題である。
【0017】
従来の方法でも単に低い電圧を検出することは検出回路の印加電圧が高ければ可能であったが検出回路電源が0.3V以下の電源電圧を検出する電圧検出回路は実現されていなかった。従来技術の延長線上ではVTHを非常に低いトランジスタを利用しても動作点や出力の温度変動が大きく出るので実用化するには別途温度感応素子で温度変動を吸収して温度安定度を補正する必要があった。
【0018】
本発明が解決しようとする課題は、特殊な製造工程を用いずに温度センサー無しに温度による特性変動が少ない、0.3V以下の極低電圧で確実に動作する電圧検出回路構成を実現することである。
【発明の開示】
【課題を解決するための手段】
【0019】
上記課題を解決するため、平坦な温度係数を有する比較器と負の温度係数を有する基準電圧発生器と負の温度係数を有する電源電圧検出器とからなり、二つの負温度係数の差で負の温度係数と平坦な温度係数をFET素子のチャンネル長を調整することによって発生する極低電圧で電源電圧検出回路を実現する。
【0020】
本発明の一形態によれば、(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U73と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器73は第1型の第1FET素子(M1)と第1型の第2のFET素子(M2)とからなり、第1FET素子(M1)のソース端子は第1の電源端子(VSS)にゲート端子は第2の電源端子(VDD)にドレイン端子は電源電圧検出器U71の出力端子(FB)接続され、第2FET素子(M2)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U73の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域と反比例する領域を有し前記2つの領域の間で前記出力(FB)電圧は頂点を有し該頂点の出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有するものである。
本発明の第2形態によれば、(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U74と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器74は第2型の第1FET素子(P9)と第2型の第2のFET素子(P7)と第1型の第3のFET素子(ND3)とからなり、第1FET素子(P9)のドレイン端子とゲート端子は第1の電源端子(VSS)にソース端子と基盤端子は電源電圧検出器U74の出力端子(FB)接続され、第2FET素子(P7)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続される、第3FET素子(ND3)のドレイン端子は第2の電源端子(VDD)に接続され、ゲート端子は第2の電源端子(VDD)にソース端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U74の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して非直線的に比例する出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有するものである。
【発明を実施するための最良の形態】
【0021】
以下、図面を参照して、本発明を詳細に説明する。図面を通じて、同様な要素には同様な参照符号が付されている。
【0022】
説明の便宜上、本発明の適用対象である従来の電圧検出回路の具体例についてまず説明する。
【0023】
図1は従来の電源電圧検出回路の具体例を示す。
図1において、従来例に係る電源電圧検出回路はは電源端子VDD、VSSを有する。電源端子VDDとVSS間には、電源電圧と基準グランドが接続される。
VSSが基準グランドの場合にはVDDは正の電位、VDDが基準グランドの場合にはVSSには負の電位が供給される。
【0024】
従来例の電源電圧検出回路は、比較器U1、分圧抵抗R1とR2、基準電圧器U2から構成される。分圧抵抗R1とR2で分圧した電圧FBと基準電圧発生器U2の出力VRと比較してFB>VRの時に出力VDoutが変化して電源電圧検出が行われる。
【0025】
比較回路U1のトランジスタ素子回路図は図2に例示される。FET素子が3段直列に構成さされるのでP型FET P1とP2の閾値をVTp、N型FET N1〜N3の閾値をVtnとすると最低動作電圧はVtp+2*Vtnで決まるので極低電圧例えば0.2Vで動作させるためには、
おおむねVtp+Vtn<0.2Vにする必要がある。
【0026】
図4は従来例の動作波形図を示す。図4において、横軸は電源電圧を示す。41,42,43は温度90度、30度、−20度時のR1とR2の分圧電圧、基準電圧発生器U2の出力電圧VR、42は検出出力電圧をそれぞれ示す。温度によって変化しないで重なり合っているので一つしか表示されない。従来の電源電圧検出回路では温度係数は平坦になるもののFETのVTHを0.15V程度まで下げても電源電圧が0.8V程度まで上昇しないと動作は困難であることが理解できる。
【0027】
図5はシリコン単結晶太陽電池の電流電圧特性の一例を示す。横軸は発電電圧を縦軸は出力電流をそれぞれ示す。
特性曲線50,51、52は温度が0度、30度、60度の時の発電特性を、特性曲線53,54、55は温度が0度、30度、60度の時の発電効率特性を示す。
【0028】
太陽電池パネルはその温度によって発電電圧と最大発電動作点が低下する。
太陽電池はP−Nダイオードなので−2mV/度で電圧が低下する。したがって検出電圧を同様な温度係数で下げてやれば発電領域を温度によらず広く確保できる。したがって単一セルの太陽電池では0.2V程度の極低電圧でマイナスの温度係数で電源電圧を検出して誤動作を防止することは非常に重要である。
また図示しないが太陽電池パネルに照射される光量が減少しても温度ほどではないが出力電圧が低下する傾向がある。
【0029】
太陽電池パネルの出力電圧は昇圧回路の入力電圧に供給されて2次電池に充電される。昇圧回路に限らず電子回路は極低電圧では誤動作もしくは異常動作状態になることがあるので誤動作防止することが必須である。しかし極低電圧を検出しないことには誤動作防止は実現しないので、極低電圧を検出することも必須である。
【0030】
したがって太陽電池パネルの出力と動作点が一定値以下例えば図5の例では200mV以下で電圧検出して昇圧回路や充電制御にその状態を知らせてやる事が必須になってくる。ここに0.3V以下の極低電圧で確実に動作する極低電圧検出回路が必要であることが理解される。
【0031】
参考文献に1,2、3にはその低電圧検出に関する具体的提案がされているが、電源電圧範囲は、文献1においては0.9〜2V、文献2においては2.5V程度、文献3においては2V程度の検出電圧が明示されている。しかし単一太陽電池セルに必要な0.3V以下の極低電圧には利用が出来ない。
【0032】
図6は文献1の実施例の直流特性を再現したシミュレーション波形図を示し、横軸は電源電圧、縦軸は電圧を表す。
図中60と61は温度90度と−20度電源電圧検出回路の出力波形をそれぞれ示す。62と63は温度90度と−20度時の基準電圧回路の出力波形をそれぞれ示す。64と65は温度90度と−20度時の比較回路の出力波形をそれぞれ示す。1.0〜1.2Vで電源電圧が検出されていることがわかる。
60と62交点で出力VDO64が反転している、61と63交点で出力VDO65が反転している、ことがグラフから読み取れる。
【0033】
図6において曲線62と63からも理解できるように電源電圧が0.7V以上でないと基準電圧が一定値にならない。これはMOSFETに共通の特性でありソースドレイン間の電圧がある電圧以上にならないと定電流特性が現れる飽和領域にならないことによるものである。この性質はFET素子の閾値VTHを下げても同様であり、デプレションかエンハンスメントかによっても同じであり飽和領域はソースドレイン間の電圧がある電圧以上である必要がある。したがって飽和領域を利用する従来の電圧検出回路は0.3V以下の極低電圧には適用することはMOSFETの基本的物理特性から不可能であった。
【0034】
参考文献に4,5,6においては基準電圧の温度係数を限りなく平坦に近づけるための提案がされているが、電源電圧が0.3Vの極低電圧では電源電圧対出力電圧も温度係数を一定には出来ないことも示されている。
参考文献に7においては極低電圧を検出して昇圧回路を制御することが記載されているが極低電圧を検出する具体的方策が明示はされていない。
【0035】
本発明の第1の側面によれば、極低電圧で確実に電源電圧検出動作を保証しかつ温度による出力変動を平坦にもしくは負に設定することが可能な極低電源電圧検出回路が提供される。これについて、図7−図17を参照して説明する。
【0036】
図7は本発明の第1の実施形態に係る極低電圧検出のブロック構成図を示したもので、電源電圧検出器U73と比較器U71と基準電圧発生器U72からなる。
電源電圧検出器U73は図9に示すようにNチャンネルエンハンスメントMOSFET(M2)とNチャンネルデプレションMOSFET(M1)とからなる。
【0037】
この電源電圧検出器U73の出力特性は常に一定の電圧を出力するのでなく電源電圧が極低電圧の時に図14の1,2,3に示すように山型の曲線を出力する。電源電圧検出器U73は温度が上昇すると頂点の出力電圧は低下する負の温度係数を有する。基準電圧発生器U72は従来例図3と同様な回路であるが利用する領域は一定電圧を出力する領域ではなく、負の温度係数を有する非飽和領域を利用している。図14にそのDC解析波形を示す。図14において4,5,6は基準電圧発生器U72の出力を示す。1と4は温度90度、2と5は温度30度、3と6は温度−20度をそれぞれ示し、それぞれの交点が検出電圧として7,8,9にVDO電圧として比較器U71から出力される。出力VDOは負の温度係数を有し電源電圧170mVから220mVの極低電圧で検出動作をしていることが示されている。
【0038】
図11は比較器のトランジスタ回路図を示す。
P10〜P16はPチャンネルエンハンスメントMOSFET
N10〜N17はNチャンネルエンハンスメントMOSFET
ND4とND5はNチャンネルデプレションMOSFETを示す。
【0039】
図2の従来の比較回路ではP1、P2、N1、N2とN3から構成される差動回路部に0.3V以下の極低電圧では十分な動作電流を流すことが出来ないので、安定な動作は保証されない問題があった。本発明にかかわる比較器ではP10,P11,N10,N11,N17からなる差動回路部にND4とND5が極低電圧で十分な動作電流を流すために追加されている。ND5はN17が電源電圧上昇に伴うバイアス電流上昇を抑制し、ND4は極低電圧以下でもバイアス電流が確保できるように追加されている。
【0040】
図15に従来の比較器と本発明にかかわる比較器の動作を比較するためのDC解析波形を示す。曲線70は比較器のIP入力波形、曲線71はIN入力波形、72と73は従来例と本発明にかかわるVDO出力電圧波形、曲線74と75は従来例と本発明にかかわるバイアス電流をそれぞれ示す。曲線74のバイアス電流が十分でなく出力72が本発明の出力73に比べて半分以下に低下していることが読み取れる。
【0041】
極低電圧から動作する従来例として文献8がある。差動回路の入力FETとバイアス電流を決めるFETをデプレション型として入力がゼロ電位からでも動作するとき明示されている。図17には文献8の差動回路を利用した比較器の回路を示す。
【0042】
図16は文献8の差動回路(図17)と本発明にかかわる比較器(図11)に含まれる差動回路のDC解析波形を示す。直線80は入力IPに印加される基準電圧波形、直線81は入力IPに印加される電圧波形、82〜83は文献8の差動回路の出力波形、85〜87は本発明にかかわる比較器の出力波形をそれぞれ示す。
【0043】
曲線85〜87は重なっていて一つの波形に見えている。82と85は温度が−20度、83と86は温度30度、84と87は温度が90度の時の出力波形をそれぞれ示す。従来文献8の比較器出力はオフセットがあり温度で大きく変動していることがわかる。これは入力FETがデプレッション型の為に入力範囲はゼロボルトまで広がるが動作点の温度係数が負荷FETであるP20,P21の温度係数と乖離するのでオフセットの温度係数が大きく現れる。
【0044】
図12のFET特性において所定のゲート入力電圧に対してドレイン電流ID1とID2の交点の左側は温度上昇でドレイン電流が増加する正の温度係数、右側は温度上昇でドレイン電流が減少するので負の温度係数を有する。別の観点から表現すると、所定のドレイン電流に対応するゲート入力電圧はドレイン電流ID1とID2の交点の左側は温度上昇でゲート電圧が減少する負の温度係数の領域、右側は温度上昇でゲート電圧が増加するので正の温度係数領域を有する。これ以降はこの表現方法に統一する。
【0045】
図12はN型エンハンスメントFETでゲート酸化膜厚TOX=14nm、閾値Vth0=150mV、チャンネル長L=1u、チャンネル幅W=10uの例であるが、デプレションでもP型でも同様の傾向を示す。図16は文献8の差動回路(図17)においてオフセットの温度変動が大きいのは、図17のND20とND21正の温度係数領域、負荷MOSであるP20とP21が負の温度係数領域で動作することによるものと理解される。
本発明にかかわる比較器の差動部は負荷MOSであるP10とP11と入力FETであるN10とN11を閾値Vth以下サブスレショルド領域の負の温度係数領域で動作させて極低電圧でもオフセットの少ない特性を実現するものである。
【0046】
FET素子はサブスレショルド領域では増幅度gmが低くて使用を避けるのが通例であった。本発明ではチャンネル幅Wを大きくして必要なgmを確保している。さらに図13と図14に見られるように比較器U71の入力電位差は非常に小さいものである。曲線6と3の例では0mVから10mV程度しかないので、ばらつきで逆転する可能性がある。
【0047】
この問題を回避するために本発明では電源電圧検出器U73と基準電圧発生器U72の電位差がなくても比較器U71の出力が反転しないように、電源電圧検出器U73の出力が接続されるIP入力に負のオフセットを付加している。IP入力とIN入力が同電位であってもVDO出力はハイレベルを出力するようにN10のgmをN11のgmよりも高くしてある。もしくはP11のgmをP10のgmよりも高くしてある。つまりN11のチャンネル長をN10のチャンネル長よりも大きくしてある。もしくはP10のチャンネル長LをP11のチャンネル長よりも大きくしてある。このようにして極低電圧において電圧を有効に利用する工夫をしている。
【0048】
本発明の第2の実施形態に係る極低電圧検出のブロック構成図を図8に示す。
図8において電源電圧検出器U83と比較器U81と基準電圧発生器U82からなる。電源電圧検出器U83は図10に示すようにPチャンネルエンハンスメントMOSFET P7とNチャンネルデプレションMOSFET ND3とPチャンネルエンハンスメントMOSFET P9とからなり、P9の基板端子はVDDでもVSSでもなく出力端子FBに接続される点が通常の接続と異なる。
【0049】
この電源電圧検出器U83の出力特性は山型の電圧を出力するのでなく電源電圧が極低電圧の時に図13の11,12,13に示すように電源電源電圧に非直線に比例する電圧を出力する。
【0050】
図13において14,15,16は基準電圧発生器U82の出力を示す。図13において11と14は温度90度、12と15は温度30度、13と16は温度−20度をそれぞれ示し、それぞれの交点が検出電圧として19,18,17にVDO出力電圧として比較器U81から出力される。出力VDOは電源電圧250mVの極低電圧で温度係数が平坦な検出動作をしていることが示されている。負温度係数の基準電圧発生器U82の出力VRと、負温度係数の電源電圧検出器U83の出力電圧FBを比較器に入力して温度係数が平坦な検出出力を得ている。
【0051】
本発明の1形態によれば、0.3V以下の極低電源電圧を確実に検出することが出来その温度係数をトランジスタのサイズ比で決めることが出来るので、環境発電に用いられる発電素子から昇圧する回路の誤動作を防止する制御信号を出力することができる。
【0052】
本発明の実施例はN型FETでを示したが、同様の作用をP型FETで実現できることは容易に推察される範疇である。また図8、9、10の例示回路においてFETのチャンル長を変化させると諸特性が調整できるのでポリシリコンフューズをレーザーで切断する機能を付加することも容易に推察される範疇である。
【図面の簡単な説明】
【0053】
【図1】従来の電源電圧検出器のブロック図を示す。
【図2】従来の電源電圧比較器の回路図を示す。
【図3】従来の基準電圧発生器の回路図を示す。
【図4】従来の電源電圧検出器動作解析波形図を示す。
【図5】太陽電池の温度による発電特性を示す。
【図6】従来例文献3の電源電圧検出器動作解析波形図を示す。
【図7】本発明の第1実施例のブロック図を示す。
【図8】本発明の第2実施例のブロック図を示す。
【図9】本発明の第1実施例にかかわる電源電圧検出器の回路図を示す。
【図10】本発明の第2実施例にかかわる電源電圧検出器の回路図を示す。
【図11】本発明にかかわる比較器の回路図を示す。
【図12】N型FETのドレイン電流と増幅度−ゲート電圧特性を示す。
【図13】本発明の第2実施例のDC動作解析波形を示す。
【図14】本発明の第1実施例のDC動作解析波形を示す。
【図15】本発明にかかわる比較器と従来例における比較器のDC動作解析波形を示す。
【図16】本発明にかかわる比較器と文献8従来例における比較器のDC動作解析波形を示す。
【図17】文献8従来例における比較器の回路図を示す。
【符号の説明】
【0054】
VDD,VSS: 入力端子
VDOもしくはVDout:出力端子
VR:基準電圧
FB:電源電圧検出出力
U1: 比較器
U2: 基準電圧発生器
U71: 比較器
U72: 基準電圧発生器
U73: 電源電圧検出器
U74: 電源電圧検出器
M1〜M13: MOSFET
N1〜N25:NMOSエンハンスメントFET
P1〜P25:PMOSエンハンスメントFET
NE1: NMOSエンハンスメントFET
ND1〜ND5: NMOSデプレションFET
ND20〜ND24: NMOSデプレションFET
R1、R2:抵抗体
【技術分野】
【0001】
本発明は、単一セルもしくは並列セルの太陽電池や燃料電池などの環境発電に必要な極低電源電圧検出回路もしくは低電圧リセット回路に関するものである。
【背景技術】
【0002】
非炭素エネルギー利用を促進することは非常に重要な課題である。太陽光発電、熱発電、電波発電、振動発電、風力発電などの再生可能な非炭素エネルギー源から電力を発生する環境発電が大きな研究テーマとしてとりあげられている。発電したエネルギーは電力として配電されもしくはリチューム電池などの2次電池に充電されて蓄えられて利用される。
【0003】
充電に際して充電電流と充電電圧は正確に管理される必要がある。2次電池は異常な充電電流や充電電圧で発火、破壊などの障害を起こす。
【0004】
環境発電源は非常に低い電圧した出力しないものがほとんどである。
例えば単一セル太陽電池の発生するエネルギーは最大電力を出力する最大電力点を有することが知られている。
【0005】
この最大電力点の電圧は0.25V〜0.45V程度で非常に低く通常の製造工程では正常に動作する回路を集積回路に実現することは不可能であった。そのために太陽電池を直列に接続して発電電圧を高くする必要があった。
【0006】
そのため太陽電池をレーザーでカットしてそれを配線で接続する加工工程が必要になり太陽電池パネルのコストを増加させる要因になっている。
【0007】
また直列接続された太陽電池は直列セルの一つでも影に隠れると発電しなくなる。部分影対策が必要になってくる。
【0008】
この問題を回避する追加の制御回路が必要となりやはりコスト増加の要因になっていた。ここにコスト面と利便性から単一セルの極低電圧から動作する回路の必要性が重要となって来ていた。
【0009】
太陽電池はCO2を排出しないエネルギー源として広く利用されているが、携帯機器(例えば携帯電話や携帯パソコン)にはその出力エネルギーを効率よく充電する技術がコスト増加になりまた充電のために消費電流が増加するので携帯機器には広く利用されるにはいたっていない。
【0010】
ちなみに20億台の携帯電話と20億台のノートPCが稼動しているとすると1000万KWの電力が消費されている計算になり、これは火力発電所10機の発電量に相当する大きな量である。
【0011】
本発明はあらゆる電子装置に使われる充電器にCO2を発生しないエネルギーから充電することで地球のエネルギー節減に貢献しようとするものである。
【0012】
単一セルの太陽電池で利用する様々な提案がなされている。しかしながら起動時に起動用の高い電圧源が別途必要だったり、高価な製造工程が必要だったり完全に単一セルで起動し動作する提案は見出せなかった。
【0013】
本発明は通常の製造工程で製造可能であり、太陽電池パネルの製造コストをまったく増加させることなく、単一セルの太陽電池からエネルギーを取り出すために極低電圧を正確に検出する回路構成を実現するものである。
【0014】
極低電圧動作を実現する先行技術は以下の特許文献のような例がある。これらはある程度の動作を実現していて有効性が認められる。ところがアナログ回路の場合VTH以下の動作をさせると動作点や出力の大きな温度変動は避けられず、幅広く利用されるにはいたっていない。
【先行技術文献】
【特許文献】
【0015】
【特許文献1】US 7349190B1、Cypress。
【特許文献2】US 6147521、SGT。
【特許文献3】US 6834670MICROCHIP
【特許文献4】特許公報3128522、SII。
【特許文献5】特許公報3343168、DVE。
【特許文献6】特許公報 平4-65546、松浦。
【特許文献7】特許公報 4223041、NTT。
【特許文献8】US 485477、Philips。
【発明の概要】
【発明が解決しようとする課題】
【0016】
環境発電素子例えば太陽電池や燃料電池は単一セルでは出力電圧が0.3Vから0.6Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が0.3V以下での極低電圧領域で誤動作する問題を防止しないと2次電池例えばリチューム電池などは発火もしくは破壊して復活しなくなる危険がある。また燃料電池は過放電である電圧以下に放電すると復帰することが出来なくなるので極低電圧を検出して昇圧充電回路の誤動作を防止することは必須命題である。
【0017】
従来の方法でも単に低い電圧を検出することは検出回路の印加電圧が高ければ可能であったが検出回路電源が0.3V以下の電源電圧を検出する電圧検出回路は実現されていなかった。従来技術の延長線上ではVTHを非常に低いトランジスタを利用しても動作点や出力の温度変動が大きく出るので実用化するには別途温度感応素子で温度変動を吸収して温度安定度を補正する必要があった。
【0018】
本発明が解決しようとする課題は、特殊な製造工程を用いずに温度センサー無しに温度による特性変動が少ない、0.3V以下の極低電圧で確実に動作する電圧検出回路構成を実現することである。
【発明の開示】
【課題を解決するための手段】
【0019】
上記課題を解決するため、平坦な温度係数を有する比較器と負の温度係数を有する基準電圧発生器と負の温度係数を有する電源電圧検出器とからなり、二つの負温度係数の差で負の温度係数と平坦な温度係数をFET素子のチャンネル長を調整することによって発生する極低電圧で電源電圧検出回路を実現する。
【0020】
本発明の一形態によれば、(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U73と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器73は第1型の第1FET素子(M1)と第1型の第2のFET素子(M2)とからなり、第1FET素子(M1)のソース端子は第1の電源端子(VSS)にゲート端子は第2の電源端子(VDD)にドレイン端子は電源電圧検出器U71の出力端子(FB)接続され、第2FET素子(M2)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U73の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域と反比例する領域を有し前記2つの領域の間で前記出力(FB)電圧は頂点を有し該頂点の出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有するものである。
本発明の第2形態によれば、(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U74と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器74は第2型の第1FET素子(P9)と第2型の第2のFET素子(P7)と第1型の第3のFET素子(ND3)とからなり、第1FET素子(P9)のドレイン端子とゲート端子は第1の電源端子(VSS)にソース端子と基盤端子は電源電圧検出器U74の出力端子(FB)接続され、第2FET素子(P7)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続される、第3FET素子(ND3)のドレイン端子は第2の電源端子(VDD)に接続され、ゲート端子は第2の電源端子(VDD)にソース端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U74の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して非直線的に比例する出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有するものである。
【発明を実施するための最良の形態】
【0021】
以下、図面を参照して、本発明を詳細に説明する。図面を通じて、同様な要素には同様な参照符号が付されている。
【0022】
説明の便宜上、本発明の適用対象である従来の電圧検出回路の具体例についてまず説明する。
【0023】
図1は従来の電源電圧検出回路の具体例を示す。
図1において、従来例に係る電源電圧検出回路はは電源端子VDD、VSSを有する。電源端子VDDとVSS間には、電源電圧と基準グランドが接続される。
VSSが基準グランドの場合にはVDDは正の電位、VDDが基準グランドの場合にはVSSには負の電位が供給される。
【0024】
従来例の電源電圧検出回路は、比較器U1、分圧抵抗R1とR2、基準電圧器U2から構成される。分圧抵抗R1とR2で分圧した電圧FBと基準電圧発生器U2の出力VRと比較してFB>VRの時に出力VDoutが変化して電源電圧検出が行われる。
【0025】
比較回路U1のトランジスタ素子回路図は図2に例示される。FET素子が3段直列に構成さされるのでP型FET P1とP2の閾値をVTp、N型FET N1〜N3の閾値をVtnとすると最低動作電圧はVtp+2*Vtnで決まるので極低電圧例えば0.2Vで動作させるためには、
おおむねVtp+Vtn<0.2Vにする必要がある。
【0026】
図4は従来例の動作波形図を示す。図4において、横軸は電源電圧を示す。41,42,43は温度90度、30度、−20度時のR1とR2の分圧電圧、基準電圧発生器U2の出力電圧VR、42は検出出力電圧をそれぞれ示す。温度によって変化しないで重なり合っているので一つしか表示されない。従来の電源電圧検出回路では温度係数は平坦になるもののFETのVTHを0.15V程度まで下げても電源電圧が0.8V程度まで上昇しないと動作は困難であることが理解できる。
【0027】
図5はシリコン単結晶太陽電池の電流電圧特性の一例を示す。横軸は発電電圧を縦軸は出力電流をそれぞれ示す。
特性曲線50,51、52は温度が0度、30度、60度の時の発電特性を、特性曲線53,54、55は温度が0度、30度、60度の時の発電効率特性を示す。
【0028】
太陽電池パネルはその温度によって発電電圧と最大発電動作点が低下する。
太陽電池はP−Nダイオードなので−2mV/度で電圧が低下する。したがって検出電圧を同様な温度係数で下げてやれば発電領域を温度によらず広く確保できる。したがって単一セルの太陽電池では0.2V程度の極低電圧でマイナスの温度係数で電源電圧を検出して誤動作を防止することは非常に重要である。
また図示しないが太陽電池パネルに照射される光量が減少しても温度ほどではないが出力電圧が低下する傾向がある。
【0029】
太陽電池パネルの出力電圧は昇圧回路の入力電圧に供給されて2次電池に充電される。昇圧回路に限らず電子回路は極低電圧では誤動作もしくは異常動作状態になることがあるので誤動作防止することが必須である。しかし極低電圧を検出しないことには誤動作防止は実現しないので、極低電圧を検出することも必須である。
【0030】
したがって太陽電池パネルの出力と動作点が一定値以下例えば図5の例では200mV以下で電圧検出して昇圧回路や充電制御にその状態を知らせてやる事が必須になってくる。ここに0.3V以下の極低電圧で確実に動作する極低電圧検出回路が必要であることが理解される。
【0031】
参考文献に1,2、3にはその低電圧検出に関する具体的提案がされているが、電源電圧範囲は、文献1においては0.9〜2V、文献2においては2.5V程度、文献3においては2V程度の検出電圧が明示されている。しかし単一太陽電池セルに必要な0.3V以下の極低電圧には利用が出来ない。
【0032】
図6は文献1の実施例の直流特性を再現したシミュレーション波形図を示し、横軸は電源電圧、縦軸は電圧を表す。
図中60と61は温度90度と−20度電源電圧検出回路の出力波形をそれぞれ示す。62と63は温度90度と−20度時の基準電圧回路の出力波形をそれぞれ示す。64と65は温度90度と−20度時の比較回路の出力波形をそれぞれ示す。1.0〜1.2Vで電源電圧が検出されていることがわかる。
60と62交点で出力VDO64が反転している、61と63交点で出力VDO65が反転している、ことがグラフから読み取れる。
【0033】
図6において曲線62と63からも理解できるように電源電圧が0.7V以上でないと基準電圧が一定値にならない。これはMOSFETに共通の特性でありソースドレイン間の電圧がある電圧以上にならないと定電流特性が現れる飽和領域にならないことによるものである。この性質はFET素子の閾値VTHを下げても同様であり、デプレションかエンハンスメントかによっても同じであり飽和領域はソースドレイン間の電圧がある電圧以上である必要がある。したがって飽和領域を利用する従来の電圧検出回路は0.3V以下の極低電圧には適用することはMOSFETの基本的物理特性から不可能であった。
【0034】
参考文献に4,5,6においては基準電圧の温度係数を限りなく平坦に近づけるための提案がされているが、電源電圧が0.3Vの極低電圧では電源電圧対出力電圧も温度係数を一定には出来ないことも示されている。
参考文献に7においては極低電圧を検出して昇圧回路を制御することが記載されているが極低電圧を検出する具体的方策が明示はされていない。
【0035】
本発明の第1の側面によれば、極低電圧で確実に電源電圧検出動作を保証しかつ温度による出力変動を平坦にもしくは負に設定することが可能な極低電源電圧検出回路が提供される。これについて、図7−図17を参照して説明する。
【0036】
図7は本発明の第1の実施形態に係る極低電圧検出のブロック構成図を示したもので、電源電圧検出器U73と比較器U71と基準電圧発生器U72からなる。
電源電圧検出器U73は図9に示すようにNチャンネルエンハンスメントMOSFET(M2)とNチャンネルデプレションMOSFET(M1)とからなる。
【0037】
この電源電圧検出器U73の出力特性は常に一定の電圧を出力するのでなく電源電圧が極低電圧の時に図14の1,2,3に示すように山型の曲線を出力する。電源電圧検出器U73は温度が上昇すると頂点の出力電圧は低下する負の温度係数を有する。基準電圧発生器U72は従来例図3と同様な回路であるが利用する領域は一定電圧を出力する領域ではなく、負の温度係数を有する非飽和領域を利用している。図14にそのDC解析波形を示す。図14において4,5,6は基準電圧発生器U72の出力を示す。1と4は温度90度、2と5は温度30度、3と6は温度−20度をそれぞれ示し、それぞれの交点が検出電圧として7,8,9にVDO電圧として比較器U71から出力される。出力VDOは負の温度係数を有し電源電圧170mVから220mVの極低電圧で検出動作をしていることが示されている。
【0038】
図11は比較器のトランジスタ回路図を示す。
P10〜P16はPチャンネルエンハンスメントMOSFET
N10〜N17はNチャンネルエンハンスメントMOSFET
ND4とND5はNチャンネルデプレションMOSFETを示す。
【0039】
図2の従来の比較回路ではP1、P2、N1、N2とN3から構成される差動回路部に0.3V以下の極低電圧では十分な動作電流を流すことが出来ないので、安定な動作は保証されない問題があった。本発明にかかわる比較器ではP10,P11,N10,N11,N17からなる差動回路部にND4とND5が極低電圧で十分な動作電流を流すために追加されている。ND5はN17が電源電圧上昇に伴うバイアス電流上昇を抑制し、ND4は極低電圧以下でもバイアス電流が確保できるように追加されている。
【0040】
図15に従来の比較器と本発明にかかわる比較器の動作を比較するためのDC解析波形を示す。曲線70は比較器のIP入力波形、曲線71はIN入力波形、72と73は従来例と本発明にかかわるVDO出力電圧波形、曲線74と75は従来例と本発明にかかわるバイアス電流をそれぞれ示す。曲線74のバイアス電流が十分でなく出力72が本発明の出力73に比べて半分以下に低下していることが読み取れる。
【0041】
極低電圧から動作する従来例として文献8がある。差動回路の入力FETとバイアス電流を決めるFETをデプレション型として入力がゼロ電位からでも動作するとき明示されている。図17には文献8の差動回路を利用した比較器の回路を示す。
【0042】
図16は文献8の差動回路(図17)と本発明にかかわる比較器(図11)に含まれる差動回路のDC解析波形を示す。直線80は入力IPに印加される基準電圧波形、直線81は入力IPに印加される電圧波形、82〜83は文献8の差動回路の出力波形、85〜87は本発明にかかわる比較器の出力波形をそれぞれ示す。
【0043】
曲線85〜87は重なっていて一つの波形に見えている。82と85は温度が−20度、83と86は温度30度、84と87は温度が90度の時の出力波形をそれぞれ示す。従来文献8の比較器出力はオフセットがあり温度で大きく変動していることがわかる。これは入力FETがデプレッション型の為に入力範囲はゼロボルトまで広がるが動作点の温度係数が負荷FETであるP20,P21の温度係数と乖離するのでオフセットの温度係数が大きく現れる。
【0044】
図12のFET特性において所定のゲート入力電圧に対してドレイン電流ID1とID2の交点の左側は温度上昇でドレイン電流が増加する正の温度係数、右側は温度上昇でドレイン電流が減少するので負の温度係数を有する。別の観点から表現すると、所定のドレイン電流に対応するゲート入力電圧はドレイン電流ID1とID2の交点の左側は温度上昇でゲート電圧が減少する負の温度係数の領域、右側は温度上昇でゲート電圧が増加するので正の温度係数領域を有する。これ以降はこの表現方法に統一する。
【0045】
図12はN型エンハンスメントFETでゲート酸化膜厚TOX=14nm、閾値Vth0=150mV、チャンネル長L=1u、チャンネル幅W=10uの例であるが、デプレションでもP型でも同様の傾向を示す。図16は文献8の差動回路(図17)においてオフセットの温度変動が大きいのは、図17のND20とND21正の温度係数領域、負荷MOSであるP20とP21が負の温度係数領域で動作することによるものと理解される。
本発明にかかわる比較器の差動部は負荷MOSであるP10とP11と入力FETであるN10とN11を閾値Vth以下サブスレショルド領域の負の温度係数領域で動作させて極低電圧でもオフセットの少ない特性を実現するものである。
【0046】
FET素子はサブスレショルド領域では増幅度gmが低くて使用を避けるのが通例であった。本発明ではチャンネル幅Wを大きくして必要なgmを確保している。さらに図13と図14に見られるように比較器U71の入力電位差は非常に小さいものである。曲線6と3の例では0mVから10mV程度しかないので、ばらつきで逆転する可能性がある。
【0047】
この問題を回避するために本発明では電源電圧検出器U73と基準電圧発生器U72の電位差がなくても比較器U71の出力が反転しないように、電源電圧検出器U73の出力が接続されるIP入力に負のオフセットを付加している。IP入力とIN入力が同電位であってもVDO出力はハイレベルを出力するようにN10のgmをN11のgmよりも高くしてある。もしくはP11のgmをP10のgmよりも高くしてある。つまりN11のチャンネル長をN10のチャンネル長よりも大きくしてある。もしくはP10のチャンネル長LをP11のチャンネル長よりも大きくしてある。このようにして極低電圧において電圧を有効に利用する工夫をしている。
【0048】
本発明の第2の実施形態に係る極低電圧検出のブロック構成図を図8に示す。
図8において電源電圧検出器U83と比較器U81と基準電圧発生器U82からなる。電源電圧検出器U83は図10に示すようにPチャンネルエンハンスメントMOSFET P7とNチャンネルデプレションMOSFET ND3とPチャンネルエンハンスメントMOSFET P9とからなり、P9の基板端子はVDDでもVSSでもなく出力端子FBに接続される点が通常の接続と異なる。
【0049】
この電源電圧検出器U83の出力特性は山型の電圧を出力するのでなく電源電圧が極低電圧の時に図13の11,12,13に示すように電源電源電圧に非直線に比例する電圧を出力する。
【0050】
図13において14,15,16は基準電圧発生器U82の出力を示す。図13において11と14は温度90度、12と15は温度30度、13と16は温度−20度をそれぞれ示し、それぞれの交点が検出電圧として19,18,17にVDO出力電圧として比較器U81から出力される。出力VDOは電源電圧250mVの極低電圧で温度係数が平坦な検出動作をしていることが示されている。負温度係数の基準電圧発生器U82の出力VRと、負温度係数の電源電圧検出器U83の出力電圧FBを比較器に入力して温度係数が平坦な検出出力を得ている。
【0051】
本発明の1形態によれば、0.3V以下の極低電源電圧を確実に検出することが出来その温度係数をトランジスタのサイズ比で決めることが出来るので、環境発電に用いられる発電素子から昇圧する回路の誤動作を防止する制御信号を出力することができる。
【0052】
本発明の実施例はN型FETでを示したが、同様の作用をP型FETで実現できることは容易に推察される範疇である。また図8、9、10の例示回路においてFETのチャンル長を変化させると諸特性が調整できるのでポリシリコンフューズをレーザーで切断する機能を付加することも容易に推察される範疇である。
【図面の簡単な説明】
【0053】
【図1】従来の電源電圧検出器のブロック図を示す。
【図2】従来の電源電圧比較器の回路図を示す。
【図3】従来の基準電圧発生器の回路図を示す。
【図4】従来の電源電圧検出器動作解析波形図を示す。
【図5】太陽電池の温度による発電特性を示す。
【図6】従来例文献3の電源電圧検出器動作解析波形図を示す。
【図7】本発明の第1実施例のブロック図を示す。
【図8】本発明の第2実施例のブロック図を示す。
【図9】本発明の第1実施例にかかわる電源電圧検出器の回路図を示す。
【図10】本発明の第2実施例にかかわる電源電圧検出器の回路図を示す。
【図11】本発明にかかわる比較器の回路図を示す。
【図12】N型FETのドレイン電流と増幅度−ゲート電圧特性を示す。
【図13】本発明の第2実施例のDC動作解析波形を示す。
【図14】本発明の第1実施例のDC動作解析波形を示す。
【図15】本発明にかかわる比較器と従来例における比較器のDC動作解析波形を示す。
【図16】本発明にかかわる比較器と文献8従来例における比較器のDC動作解析波形を示す。
【図17】文献8従来例における比較器の回路図を示す。
【符号の説明】
【0054】
VDD,VSS: 入力端子
VDOもしくはVDout:出力端子
VR:基準電圧
FB:電源電圧検出出力
U1: 比較器
U2: 基準電圧発生器
U71: 比較器
U72: 基準電圧発生器
U73: 電源電圧検出器
U74: 電源電圧検出器
M1〜M13: MOSFET
N1〜N25:NMOSエンハンスメントFET
P1〜P25:PMOSエンハンスメントFET
NE1: NMOSエンハンスメントFET
ND1〜ND5: NMOSデプレションFET
ND20〜ND24: NMOSデプレションFET
R1、R2:抵抗体
【特許請求の範囲】
【請求項1】
(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U73と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器U73は第1型の第1FET素子(M1)と第1型の第2のFET素子(M2)とからなり、第1FET素子(M1)のソース端子は第1の電源端子(VSS)にゲート端子は第2の電源端子(VDD)にドレイン端子は電源電圧検出器U71の出力端子(FB)接続され、第2FET素子(M2)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U73の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域と反比例する領域を有し前記2つの領域の間で前記出力(FB)電圧は頂点を有し該頂点の出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器U72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有する極低電圧検出回路。
【請求項2】
(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U74と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器U74は第2型の第1FET素子(P9)と第2型の第2のFET素子(P7)と第1型の第3のFET素子(ND3)とからなり、第1FET素子(P9)のドレイン端子とゲート端子は第1の電源端子(VSS)にソース端子と基盤端子は電源電圧検出器U74の出力端子(FB)接続され、第2FET素子(P7)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続される、第3FET素子(ND3)のドレイン端子は第2の電源端子(VDD)に接続され、ゲート端子は第2の電源端子(VDD)にソース端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U74の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して非直線的に比例する出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器U72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有する極低電圧検出回路。
【請求項1】
(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U73と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器U73は第1型の第1FET素子(M1)と第1型の第2のFET素子(M2)とからなり、第1FET素子(M1)のソース端子は第1の電源端子(VSS)にゲート端子は第2の電源端子(VDD)にドレイン端子は電源電圧検出器U71の出力端子(FB)接続され、第2FET素子(M2)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U73の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域と反比例する領域を有し前記2つの領域の間で前記出力(FB)電圧は頂点を有し該頂点の出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器U72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有する極低電圧検出回路。
【請求項2】
(a)太陽電池などの再生可能エネルギー源が接続される第一の電源端子(VSS)と第二の電源端子(VDD)とを有し、第一の電源端子と第二の電源端子と間に接続される、(b)出力端子(FB)を有する非直線分圧電圧を発生する電源電圧検出器U74と、(c)出力端子(VR)を有する基準電圧発生器U72と、(d)第1の有し入力端子(IP)と第2の有し入力端子(IN)と出力端子(VDO)を有する比較器U71からなる極低電圧検出回路であって、
前記電源電圧検出器U74は第2型の第1FET素子(P9)と第2型の第2のFET素子(P7)と第1型の第3のFET素子(ND3)とからなり、第1FET素子(P9)のドレイン端子とゲート端子は第1の電源端子(VSS)にソース端子と基盤端子は電源電圧検出器U74の出力端子(FB)接続され、第2FET素子(P7)のソース端子は第2の電源端子(VDD)に、ゲート端子は第1の電源端子(VSS)にドレイン端子は電源電圧検出器の出力端子(FB)に接続される、第3FET素子(ND3)のドレイン端子は第2の電源端子(VDD)に接続され、ゲート端子は第2の電源端子(VDD)にソース端子は電源電圧検出器の出力端子(FB)に接続され、電源電圧検出器U74の出力端子(FB)電圧は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して非直線的に比例する出力端子(FB)電圧は負の温度係数を有し、
前記基準電圧発生器U72は第1型の第1FET素子(NE1)と第1型の第2のFET素子(ND1)とからなり、第1FET素子(NE1)のソース端子は第1の電源端子(VSS)にゲート端子とドレイン端子は出力端子(VR)接続され、第2FET素子(ND1)のソース端子は第2の電源端子(VDD)に、ゲート端子とドレイン端子は出力(VR)に接続され、出力電圧(VR)は第一の電源端子(VSS)と第二の電源端子(VDD)との電位差に対して比例する領域とを有し出力端子(VR)電圧は負の温度係数を有し、
前記比較器U71は第2型の第3FET素子(P10)と第2型の第4のFET素子(P11)と第1型の第5FET素子(N10)と第1型の第6のFET素子(N11)とからなり、第1型の第7のFET素子(N17)とからなり、第1型でデプレション型の第8のFET素子(ND5)と第1型でデプレション型の第9のFET素子(ND4)とからなり、差動増幅部を形成しているバッファー部に接続され、
FET素子のチャンネル長をL、チャンネル幅をWとすると、
P10とP11の(W/L)>100
N10とN11の(W/L)>100
P10とP11のサイズ比KP=(W11/L11)/(W10/L10)
N10とN11のサイズ比KN=(W11/L11)/(W10/L10)
とすると、
KP=1の場合KN=0.8〜1.01
KN=1の場合KP=1.01〜1.2
であることに特徴を有する極低電圧検出回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2011−146584(P2011−146584A)
【公開日】平成23年7月28日(2011.7.28)
【国際特許分類】
【出願番号】特願2010−7005(P2010−7005)
【出願日】平成22年1月15日(2010.1.15)
【出願人】(510015419)ノーベルパワーソーラー株式会社 (5)
【Fターム(参考)】
【公開日】平成23年7月28日(2011.7.28)
【国際特許分類】
【出願日】平成22年1月15日(2010.1.15)
【出願人】(510015419)ノーベルパワーソーラー株式会社 (5)
【Fターム(参考)】
[ Back to top ]