液体吐出ヘッド、液体吐出ヘッドの製造方法
【課題】 簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供する。
【解決手段】 液体吐出ヘッドは、液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第１のトランジスタを有する、エネルギー発生素子を駆動するためのドライバ部と、を備えた第１の半導体基板を有する。また、第２のトランジスタを有し、電気接点を介してシリアル伝送された信号を受信するための受信部と、第３のトランジスタを有し、信号をパラレル変換して、ドライバ部を制御するための信号を生成する展開部と、を備えた第２の半導体基板を有する。ここで、第１のトランジスタのゲート酸化膜は、第２のトランジスタのゲート酸化膜及び第３のトランジスタのゲート酸化膜よりも、厚さが厚い。
【解決手段】 液体吐出ヘッドは、液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第１のトランジスタを有する、エネルギー発生素子を駆動するためのドライバ部と、を備えた第１の半導体基板を有する。また、第２のトランジスタを有し、電気接点を介してシリアル伝送された信号を受信するための受信部と、第３のトランジスタを有し、信号をパラレル変換して、ドライバ部を制御するための信号を生成する展開部と、を備えた第２の半導体基板を有する。ここで、第１のトランジスタのゲート酸化膜は、第２のトランジスタのゲート酸化膜及び第３のトランジスタのゲート酸化膜よりも、厚さが厚い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体を吐出する液体吐出ヘッド及びその製造方法に関する。
【背景技術】
【０００２】
インクジェット記録装置（以下、記録装置と記載）は、液体吐出ヘッドとして代表的なインクジェット記録ヘッド（以下、記録ヘッドと記載）を用いてインクを吐出し、記録媒体に記録を行う装置である。
【０００３】
この記録装置の性能向上において、記録速度を向上させるために、記録ヘッドのインク吐出口の数の増加や記録周波数の向上が図られてきている。また、画像品位の安定化のために、記録装置本体に設けられた本体制御部と記録ヘッドに設けられた記録素子を駆動するための記録素子駆動部とで制御信号を授受し、インク吐出状態の制御を行っている。この制御の内容としては、例えば、記録ヘッドの温度を監視し、これに基づくより適した条件で記録ヘッドを駆動すること、または記録ヘッドやインクを所定の温度に調整すること、によってインク吐出量の安定化を図ることなどが挙げられる。
【０００４】
このような記録装置の進化によって、記録装置に設けられた本体制御部から記録ヘッドに伝送されるデータ量は増加することとなり、データ伝送を行う配線数も必然的に増やす必要が生じる。これにより、本体制御部との電気的接続のための、記録ヘッドの接点端子の数が増えると、記録ヘッドの大型化を招いてしまう。
【０００５】
ここで、記録ヘッドの大型化を避けるために配線を高密度に配置すると、配線にノイズが発生しやすくなってしまい、記録ヘッドの安定駆動に影響を及ぼす懸念を生じていた。このような問題を解決する手段として、特許文献１に記載の記録装置のように、高速のシリアルデータ伝送が可能である低電圧差動伝送方式を採用した構成が有効である。この低電圧差動伝送方式を利用することで、配線の数を削減すること、ノイズの発生を低減すること、およびノイズが信号伝送に与える影響を低減することが可能となり、伝送速度の高速化が達成できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３２６３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１３は、一般的な記録装置本体と記録ヘッドの記録素子基板との制御構成の例を示すブロック図である。記録素子基板には、記録素子と、記録素子を駆動するためのドライバ部と、を含む記録素子駆動部５６、そして記録装置本体からデータを受信して記録素子駆動部に送る受信部・展開部５７が備えられている。本体制御部からシリアル伝送されたデータを受信部・展開部５７で、パラレル変換して記録素子駆動部５６に伝送することで、記録装置本体と記録ヘッドとを接続する接点端子の数を少なくすることができる。
【０００８】
上述の構成においてデータ伝送の高速化を図るためには、受信部におけるシリアルデータの受信処理や、展開部におけるパラレル変換処理を高速で行うことが求められる。これらの処理を高速化するためには、受信部及び展開部を構成するトランジスタの動作速度をより高速化することが重要となる。受信部及び展開部を構成するトランジスタは、例えばエンハンスメント型ＮＭＯＳトランジスタである。このトランジスタの動作速度を上げるためには、ゲート酸化膜の厚さを薄くすることにより、トランジスタの動作閾値電圧を低下させることが有効である。
【０００９】
一方、これらのトランジスタと同様の構成を有するトランジスタが、記録素子駆動部５６のドライバ部を構成するトランジスタにも用いられる。しかし、記録素子を駆動するためのドライバ部を構成するトランジスタは、印加電圧が受信部・展開部５７を構成するトランジスタよりも大幅に高く、ドライバ部のトランジスタには、より高い印加電圧に対する耐圧性を確保することが求められる。耐圧性を向上させるためには、ゲート酸化膜の厚さを厚くすることが有効である。
【００１０】
すなわち、データ伝送速度の高速化と耐圧性の向上とで、要求されるトランジスタのゲート酸化膜の厚さが異なる。一つの半導体基板に対して、各回路を構成するトランジスタのゲート酸化膜の厚さを異ならせると、製造工程が複雑化し、コストが高くなる恐れがある。一方で、各回路を構成するトランジスタのゲート酸化膜を、半導体を製造する際の同じ成膜工程で記録素子基板に形成すると、通常はゲート酸化膜が同じ厚さで形成される。このため、データ伝送速度の高速化及び耐圧性の向上という二つの性能を十分に両立させることができない恐れがあった。
【００１１】
そこで、本発明は、簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の液体吐出ヘッドは、液体吐出装置と電気的に接続される電気接点と、液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第１のトランジスタを有する、前記エネルギー発生素子を駆動するためのドライバ部と、を備えた第１の半導体基板と、第２のトランジスタを有し、前記電気接点を介してシリアル伝送された信号を受信する受信部と、第３のトランジスタを有し、前記受信部で受信された前記信号をパラレル変換して、前記ドライバ部を制御するための信号を生成する展開部と、を備えた、前記第１の半導体基板とは別体の第２の半導体基板と、を有し、前記第１のトランジスタのゲート酸化膜は、前記第２のトランジスタのゲート酸化膜及び前記第３のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする。
【発明の効果】
【００１３】
本発明によると、簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明を適用可能な記録ヘッドの配線と接点端子の接続を示す図である。
【図２】本発明を適用可能な記録ヘッドを搭載した記録装置の全体構成を示す図である。
【図３】本発明を適用可能な記録ヘッドと記録装置本体の制御構成を示すブロック図である。
【図４】本発明を適用可能な記録ヘッドにおいて、差動伝送方式を用いたデータ伝送を説明するための図である。
【図５】本発明を適用可能な記録ヘッドの記録素子基板の回路構成を示す図である。
【図６】本発明に係る第一の実施形態の記録ヘッドの構成を示す図である。
【図７】本発明に係る第一の実施形態の記録ヘッドを搭載した記録装置のキャリッジ部の構成を示す。
【図８】本発明に係る第二の実施形態の記録ヘッドの構成を示す外観図である。
【図９】本発明に係る第二の実施形態の記録ヘッドの構成を示す分解図である。
【図１０】本発明に係る第三の実施形態の記録ヘッドの構成を示す外観図である。
【図１１】（ａ）は制御基板に設けられたトランジスタの構造を示す図であり、（ｂ）は記録素子基板に設けられたトランジスタの構造を示す図である。
【図１２】制御基板の内部回路の構成を示すブロック図である。
【図１３】従来の記録装置と記録ヘッドとの制御構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
まず、図２を用いて本発明を適用可能な液体吐出ヘッドとしてのインクジェット記録ヘッド１（以下、記録ヘッド１と記載）が装着される、液体吐出装置としてのインクジェット記録装置１００（以下、記録装置と記載）の主要な構成を説明する。
【００１６】
記録ヘッド１は、インクを吐出する複数の吐出口からなる吐出口列を有する。この記録ヘッド１が装着されるキャリッジ２は、シャフト１２に勘合されており、記録媒体１５が搬送される方向に対して直交する方向に走査される。キャリッジ２は、ベルト１３を介してモータ１４から駆動力を受けることにより走査される。キャリッジ位置センサ（不図示）によって、キャリッジエンコーダ１６を検知することで、キャリッジ２の位置を検出する。
【００１７】
記録動作が始まると、紙などの記録媒体１５は、紙送りモータ８によって駆動される紙送りローラ６によって搬送される。紙送りモータ８に同期して回転する紙送りエンコーダ１０に記されたスリットを、センサ１１によって検知することで、記録媒体１５の位置を検出する。
【００１８】
記録ヘッド１から吐出されたインクによって記録された記録媒体は、排紙ローラ３の回転に伴って記録装置１００の外へ搬送される。
【００１９】
記録ヘッド１の吐出口からインクを吐出する記録ヘッド１の駆動と、キャリッジ２の走査と、記録媒体１５の搬送の夫々のタイミングが制御されることによって、記録媒体１５の所定の位置にインクが吐出される。
【００２０】
図３は、記録ヘッド１が装着される記録装置１００本体と、記録ヘッド１との制御系の構成を示すブロック図である。
【００２１】
記録装置１００本体の本体制御部２８で生成された信号に基づいて記録ヘッド１が駆動される。記録ヘッド１は、第１の半導体基板としての記録素子基板２１と第２の半導体基板としての制御基板２５を有しており、それらは別体として設けられた半導体集積回路チップである。
【００２２】
記録素子基板２１は、記録ヘッド１の吐出口からインクを吐出するためのエネルギーを発生するエネルギー発生素子としての記録素子２３を有する。記録素子基板２１上に設けられた記録素子駆動部２４は、記録素子２３と、記録素子２３を駆動するためのトランジスタ２４ａを含む回路である。記録素子２３としては、ヒータやピエゾ素子を用いることもできる。
【００２３】
制御基板２５の内部回路の構成を示すブロック図を図１２に示す。制御基板２５は、本体制御部２８から差動信号送信部２９を介して低電圧差動伝送方式でシリアル伝送された信号を受信する差動信号受信部２７と、受信した信号をパラレル変換し、記録素子基板２１に伝送する信号を生成する第１データ展開部２６と、を有する。第１データ展開部２６は、信号のパラレル変換を行う変換部５２と、変換された信号に基づきシリアル信号を生成する生成部５３という、役割の異なる回路を含んでいる。
【００２４】
ここで、低電圧差動伝送方式で制御基板２５に伝送される信号は、クロック信号（ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐ）とデータ信号（ＤＴ＿Ｎ、ＤＴ＿Ｐ）である。差動信号送信部２９と差動信号受信部２７とは、図４のように接続されている。記録素子基板２１に接続される配線のうち、電源（ＶＨ）配線やグランド（ＧＮＤＨ）配線、またはデータ信号よりも長い時間単位で制御される素子用の配線は、差動信号送信部２９や制御基板２５を介さずに記録素子基板２１に電気的に接続されている（図１参照）。
【００２５】
クロック信号（ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐ）は、記録装置１００と記録ヘッド１とのシリアル伝送の同期をとるだけでなく、制御基板２５内の差動信号受信部２７及び第１データ展開部２６におけるデータ処理の同期をとるためにも使用される。この様な構成とすることで、記録ヘッド１の記録素子基板２１上にクロックを生成する発信子や発信器を備える必要がなく、ノイズの低減やコストダウンにつながる。
【００２６】
なお、制御基板２５の内部回路で行われる具体的なデータ処理の内容については後に説明する。
【００２７】
図１は、記録ヘッド１が有する端子と記録ヘッド１に設けられた配線を示す。
【００２８】
記録ヘッド１には記録装置１００本体から電力や信号が電気接点としての接点端子４０を介して供給される。記録ヘッド１は、記録装置１００のキャリッジ２に対して着脱可能となっており、記録ヘッド１がキャリッジ２に装着された状態で、記録装置１００と記録ヘッド１とが、記録ヘッド１に設けられた接点端子４０を介して電気的に接続される。接点端子４０、制御基板２５、記録素子基板２１のそれぞれは、配線部材３３内の配線によって互いに電気的に接続される。本実施形態では配線部材３３としてフレキシブル配線部材が用いられているが、特にこれに限定されるものではない。
【００２９】
接点端子４０の端子Ｄｉ＿Ａから端子ＶＳＳまでは、それぞれが対応する記録素子基板２１の端子に接続されている。端子Ｄｉ＿Ａ、端子Ｄｉ＿Ｋは、記録素子基板２１内の温度検出部と記録素子基板２１の温度をモニタするための端子である。温度検出部には温度センサとしてダイオードが備えられている。端子ＶＨ、端子ＧＮＤＨは記録素子基板２１に設けられた記録素子２３に電圧を印加するための電源用の端子とこれに対応するグランド用の端子である。端子ＶＤＤ１、端子ＶＳＳは、記録素子基板２１内部で用いられるロジック信号の電源用の端子と、これに対応するグランド用の端子である。
【００３０】
接点端子４０の端子ＶＤＤ２から端子ＲＳＴまでは、それぞれ対応する制御基板２５の端子に接続されている。
【００３１】
端子ＣＬＫ＿Ｎ、端子ＣＬＫ＿Ｐ、端子ＤＴ＿Ｎ、端子ＤＴ＿Ｐは前述した低電圧差動伝送に用いられる端子で、端子ＣＬＫ＿Ｎ、端子ＣＬＫ＿Ｐはクロック信号を、端子ＤＴ＿Ｎ、端子ＤＴ＿Ｐはデータ信号を制御基板２５に送り込む。端子ＲＳＴは制御基板２５内のデータをリセットする信号を受信するための端子である。端子ＶＤＤ２は制御基板２５内で用いられるロジック信号の電源用の端子である。これに対応するグランドは、端子ＶＳＳを用いる。
【００３２】
制御基板２５に設けられた端子ＣＬＫ、ＬＴ、ＤＡＴＡ、ＨＥは、記録素子基板２１と接続されている。
【００３３】
端子ＣＬＫは、端子ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐを介して受信したクロック信号を分周して生成されるクロック信号を記録素子基板２１に伝送するための端子である。このクロック信号は、端子ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐを介して伝送されるクロック信号よりも周波数が低くなる。
【００３４】
端子ＤＡＴＡは、端子ＤＴ＿Ｎ、ＤＴ＿Ｐを介して受信したデータ信号をパラレル変換することで生成される複数のデータ信号を伝送するための端子である。したがって、記録素子基板２１側の端子ＤＡＴＡの数は、制御基板２５側の端子ＤＴ＿Ｎ、ＤＴ＿Ｐの総数よりも多くなる。
【００３５】
端子ＬＴは、端子ＤＡＴＡを介して記録素子基板２１内に伝送されたデータ信号をさらにデコードして分割する際に、データを一時的に記憶・保持するためのラッチ信号を伝送するための端子である。
【００３６】
端子ＨＥは、記録素子２３にエネルギーを印加する時間を決定するヒートイネーブル信号を伝送するための端子である。
【００３７】
次に、制御基板２５の内部回路で行われるデータ処理について図１２を参照して説明する。
【００３８】
まず、差動信号受信部２７は、低電圧差動伝送方式で伝送されたデータ信号（ＤＴ＿Ｎ、ＤＴ＿Ｐ）を分離処理する。すなわち、クロックの立ち上がりで転送されるデータ信号と、クロックの立ち下がりで転送されるデータ信号とを、別の信号線で出力する。また、差動信号受信部２７は、低電圧の振幅（例えば２００ｍＶ）で受信したデータ信号を制御基板２５内で用いられる信号レベル（例えば３．３Ｖ）に変換処理し、変換部５２にデータ信号を伝送する。２本の信号線に出力されたデータ信号は、変換部５２でｎ１個のデータ信号にパラレル変換される。その後、生成部５３で、変換部５２から送られたデータ信号から、記録素子基板２１内のフォーマットに従った複数のシリアルデータを再生成し、記録素子基板２１の第２データ展開部３２（ロジック部）へ伝送する。この処理によって、記録素子基板２１の内部回路におけるデータ処理の同期をとるためのクロック信号（ＣＬＫ）、記録素子基板２１内のラッチ回路に伝送されるラッチ信号ＬＴも生成される。これらの内部回路の間におけるデータ信号を伝送するための信号線の本数は、差動信号受信部２７と変換部５２との間が２本、変換部５２と生成部５３との間がｎ１本、生成部５３と第２データ展開部２６との間がｎ２本であり、２＜ｎ２＜ｎ１の関係を満たす。
【００３９】
図５は記録素子基板２１に設けられた内部回路の構成を示す。記録素子基板２１には、複数の記録素子２３とそれぞれの記録素子２３に対応して設けられた記録素子２３を駆動するためのドライバ部を構成するトランジスタ２４ａ（第１のトランジスタ）とを含む記録素子駆動部２４と、第２データ展開部３２が設けられている。トランジスタ２４ａは、記録素子２３への電圧印加を制御するスイッチである。第２データ展開部３２は、シフトレジスタ回路５４とラッチ回路５５という、役割の異なる回路を含んでいる。制御基板２５の第１データ展開部２６の生成部５３からＣＬＫ、ＬＡＴ、ＤＡＴＡ、ＨＥの各端子を介して受信したロジック信号は第２データ展開部３２に伝送される。
【００４０】
ＶＤＤおよびＶＳＳはそれらロジック信号の電源およびグランドであり、記録装置１００から制御基板２５を介さずに供給される。ＶＨおよびＧＮＤＨは記録素子２３を駆動するための電源およびグランドであり、こちらも記録装置１００から制御基板２５を介さずに供給される。ここでロジック電源の電圧は例えば３．３Ｖ、記録素子駆動電源の電圧は２４Ｖである。
【００４１】
次に、第２データ展開部３２における記録素子２３を駆動するための信号を生成する流れについて説明する。
【００４２】
第１データ展開部２６の生成部５３から端子ＤＡＴＡを介して受信されたシリアルデータは、端子ＣＬＫを介して伝送されたクロック信号（ＣＬＫ）に同期してシフトレジスタ回路５４に転送される。シフトレジスタ回路５４に入力されたデータは、ラッチ信号の入力に基づいて、ラッチ回路５５に格納される。この格納されたデータと第１データ展開部２６の生成部５３で生成されたヒートイネーブル信号とを合成処理することで、トランジスタ２４ａに入力されるパルス信号が生成される。トランジスタ２４ａは、このパルス信号に基づき、記録素子２３への電圧印加を制御する。記録素子２３への電圧印加時間は、第２データ展開部３２で生成されたパルス信号のパルス幅によって制御される。記録素子２３への電圧の印加によって、記録素子２３が駆動され、記録ヘッド１内にインクを吐出するためのエネルギーが発生され、インク吐出、すなわち画像記録が行われる。
【００４３】
記録素子基板２１が複数色の記録に対応する場合は、色ごとに記録素子２３のグループを分け、それぞれのグループごとに異なるＤＡＴＡ端子を設ける。
【００４４】
上述したように、本実施形態の記録ヘッド１において、差動信号を受信する差動信号受信部２７と受信したデータをパラレル変換する第１データ展開部２６とを有する制御基板２５と、記録素子駆動部２４を有する記録素子基板２１とは、別体の半導体基板である。
【００４５】
ここで、差動信号受信部２７を構成するトランジスタ２７ａ（第２のトランジスタ）と、第１データ展開部２６を構成するトランジスタ２６ａ（第３のトランジスタ）とは、それぞれのゲート酸化膜が同じ成膜工程で形成されている。図１２に示したように、第１データ展開部２６は、変換部５２と生成部５３という役割の異なる回路を有している。したがって、第１データ展開部２６を構成するトランジスタ２６ａとは、異なる回路に設けられた別々のトランジスタをまとめて称したものであり、ここでは、変換部５２を構成するトランジスタ５２ａと、生成部５３を構成するトランジスタ５３ａとを意味する。
【００４６】
また、記録素子駆動部２４のドライバ部を構成するトランジスタ２４ａ（第１のトランジスタ）と、第２データ展開部３２を構成するトランジスタ３２ａ（第４のトランジスタ）とは、それぞれのゲート酸化膜が同じ成膜工程で形成されている。上述したように、本実施形態では、第２データ展開部３２は、シフトレジスタ回路５４とラッチ回路５５という役割の異なる回路を有している。したがって、第２データ展開部３２を構成するトランジスタ３２ａとは、異なる回路に設けられた別々のトランジスタをまとめて称したものである。ここでは、第２データ展開部３２を構成するトランジスタ３２ａは、シフトレジスタ回路５４を構成するシフトレジスタ回路トランジスタ５４ａと、ラッチ回路５５を構成するラッチ回路トランジスタ５５ａとを意味する。
【００４７】
このように一つの半導体基板上において同じ成膜工程でゲート酸化膜を形成することで、製造工程の複雑化を防ぎ、低コスト化を図ることができる。
【００４８】
制御基板２５と記録素子基板２１とは、どちらもエンハンスメント型ＮＭＯＳトランジスタが用いられている。図１１（ａ）に、制御基板２５に設けられた、差動信号受信部２７を構成するトランジスタ２７ａ、変換部５２を構成するトランジスタ５２ａ、生成部５３を構成するトランジスタ５３ａの構造を示す。これらは３つの異なる回路に設けられたトランジスタであるが、それぞれ同じ構成であってよいので、図１１（ａ）において一つの図で示してある。
【００４９】
図１１（ｂ）に、記録素子基板２１に設けられた、記録素子駆動部２４のドライバ部を構成するトランジスタ２４ａ、シフトレジスタ回路トランジスタ５４ａ、ラッチ回路トランジスタ５５ａの構造を示す。これらは３つの異なる回路に設けられたトランジスタであるが、それぞれ同じ構成であってよいので、図１１（ｂ）において一つの図で示してある。制御基板２５上に形成されたトランジスタは、同じ成膜工程でゲート酸化膜が形成されているので、制御基板２５内のトランジスタ２７ａ、５２ａ、５３ａのゲート酸化膜の厚さはそれぞれ等しい。また、記録素子基板２１上に形成されたトランジスタは、同じ成膜工程でゲート酸化膜が形成されているので、記録素子基板２１内のトランジスタ２４ａ、５４ａ、５５ａのゲート酸化膜の厚さはそれぞれ等しい。
【００５０】
ここで、図１１に示すように、記録素子基板２１内のトランジスタ２４ａ、３２ａ（５４ａ、５５ａ）のゲート酸化膜の厚さは、制御基板２５内のトランジスタ２７ａ、２６ａ（５２ａ、５３ａ）のゲート酸化膜の厚さよりも厚い。この理由について以下で説明する。
【００５１】
制御基板２５内でのデータ処理は、端子ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐから伝送されたクロック信号に同期して、非常に高速に行われる。一方で、記録素子基板２１内でのデータ処理は、制御基板２５に設けられた端子ＣＬＫを介して伝送されるクロック信号に同期して行われ、制御基板２５内よりも数段階低い速度で行われる。制御基板２５内で行われるデータ受信、展開処理におけるベースクロックの周波数は、例えば１００ＭＨｚ程度であり、それに対して、記録素子基板２１内で行われるデータ処理におけるベースクロックの周波数は、例えば１０ＭＨｚ程度である。
【００５２】
データ信号処理の速度を高めるには、トランジスタの動作速度を高める必要があり、トランジスタの動作速度を高めるためには、ゲート酸化膜を薄くすることで、トランジスタの動作閾値電圧を低くすることが望ましい。例えば、動作周波数１００ＭＨｚでのデータ受信、展開処理に対応する制御基板２５内のトランジスタのゲート酸化膜厚は７５Å程度で、動作周波数１０ＭＨｚでのデータ処理に対応する記録素子基板２１内のトランジスタのゲート酸化膜厚は６００Å程度である。
【００５３】
一方で、耐圧性の観点から、トランジスタに印加される電圧が高い場合には、ゲート酸化膜は厚い方が望ましい。ここで、記録素子基板２１に設けられた記録素子駆動部２４に印加される電圧は、制御基板２５に設けられた差動信号受信部２７及び第１データ展開部２６に印加される電圧よりも大幅に高い。例えば、差動信号受信部２７及び第１データ展開部２６に印加される電圧は３．３Ｖであり、記録素子駆動部２４に印加される電圧は２０Ｖ以上である。
【００５４】
本実施形態の記録ヘッド１は、制御基板２５と記録素子基板２１とを別体の半導体基板として設けている。これにより、それぞれの半導体基板でトランジスタのゲート酸化膜を同じ成膜工程で形成した場合であっても、それぞれの半導体基板に設けられた回路の要求に合ったトランジスタのゲート酸化膜を形成することができる。具体的には、制御基板２５内のトランジスタ２７ａ、５２ａ、５３ａはデータ処理速度の高速化を優先してゲート酸化膜を薄くすることができる。また、記録素子基板２１内の記録素子駆動部２４を構成するトランジスタ２４ａは高い電圧に対する耐圧性の確保を優先してゲート酸化膜を厚い構成とすることができる。特に、制御基板２５に設けられたトランジスタのゲート酸化膜を薄くすることができるので、低電圧差動方式を用いて高速にデータ伝送を行う場合に、その性能を十分に生かして高速のデータ処理を行うことが可能となる。
【００５５】
なお、記録素子基板２１内でのデータ処理をより低い動作周波数でも間に合うようにするために、制御基板２５に設けられた第１データ展開部２６では、記録素子基板２１に入力されるデータ信号を所定の本数以上に分割している。このデータ分割のレベルは、記録素子２３の数や記録素子２３の駆動周波数、記録素子基板２１内のトランジスタのゲート酸化膜の厚さなどを考慮して、最適化すればよい。
【００５６】
以上のような構成によって、記録装置１００の本体制御部２８と制御基板２５間でロジック信号を低電圧差動伝送方式によって高速シリアル伝送することができる。また、制御基板２５と記録素子基板２１との間の伝送は分周したクロックで同期をとり、かつパラレル変換によってデータ線の本数を増やすことで、低速伝送にてデータを送受することができる。これにより、記録素子基板２１内のトランジスタの耐圧性を確保しつつ、より高速なデータ伝送が実現できる。
【００５７】
上述の構成のように、記録装置１００と記録ヘッド１とのデータ伝送に低電圧差動伝送方式を用いることで、データ伝送を高速化してもノイズ発生を少なく抑え、また、ノイズが発生した場合でもその影響が信号伝送の信頼性低下につながりにくくなる。このため、記録装置１００と記録ヘッド１間のデータ伝送速度を接点端子の数を増加することなく高速化できる。接点端子の数を増加させないので、結果として小型の記録ヘッド１を提供することができる。
【００５８】
また、記録素子２３としてヒータ等の発熱素子を用いた場合には、記録素子基板２１の温度が上昇するが、これにより、トランジスタの最大伝送速度が低下し、伝送速度の上限を低下する恐れがあった。したがって、上述の構成のように、記録素子基板２１と制御基板２５とを別体の構成とすることで、記録素子２３による制御基板２５への温度の影響を低減でき、高速なデータ伝送を行うことができる。
【００５９】
なお、上述では、記録装置１００から端子ＤＴ＿Ｎ、ＤＴ＿Ｐを介して伝送されたデータからヒートイネーブル信号を第１データ展開部２６で生成する構成であったが、これを第２データ展開部３２で生成する構成であっても良い。制御基板２５、記録素子基板２１内のデータ処理速度のバランスを考慮して、第１データ展開部２６および第２データ展開部３２でのデータ展開レベルの分け方を最適化すればよい。
【００６０】
（第一の実施形態）
本発明に係る第一の実施形態の記録ヘッド１について説明する。図６（ａ）は記録装置１００から取り外した状態の記録ヘッド１の外観を示し、図６（ｂ）は、筐体４１から取り外した状態の、記録ヘッド１の分解図を示す。図７（ａ）は、キャリッジ２に搭載された状態の記録ヘッド１の下面図、（ｂ）はそのＡ−Ａ断面図を示す。
【００６１】
記録装置１００との電気的接続を行うための接点端子４０は、配線部材３３内の配線と一体的に形成され、記録ヘッド１の外側の露出する面に設けられる。また、制御基板２５は、配線部材３３の筐体４１側に設けられており、記録ヘッド１の内側に収容され、外部に露出されないように設けられている。制御基板２５は配線部材３３内の配線に電気的に接続されており、また、記録ヘッド１の鉛直下面（底面）に設けられた記録素子基板２１も配線部材３３内の配線に電気的に接続されている。
【００６２】
ここで、配線部材３３の配線層は単層構造でも複数層構造でも構わないが、複数層構造にすることで、制御基板２５と記録素子基板２１を接続する配線において、端子の並び順の自由度が増し、電気的により適した配置とすることができる。
【００６３】
図７に示すように、記録ヘッド１はキャリッジ２に着脱可能に装着され、装着された状態ではヘッド固定部材１７によってキャリッジ２に固定される。記録ヘッド１がキャリッジ２に装着、固定されると、記録ヘッド１の外部に露出する側の一面に設けられた接点端子４０と、キャリッジ２に設けられたコンタクトピン２０とが接触して、記録ヘッド１と記録装置１００との間の電気接続がなされる。コンタクトピン２０はフレキシブルケーブル１９を介して記録装置１００の本体制御部２８と接続されている。
【００６４】
記録素子基板２１は、支持部材３４の上に固定されている。接点端子４０と記録素子基板２１とは、配線部材３３および配線部材３３に設けられたリード３５を介して電気接続されている。インクタンク１８は記録ヘッド１対して着脱可能であり、装着された状態において記録素子基板２１に設けられた吐出口にインクを供給することができる。
【００６５】
制御基板２５を配線部材３３の接点端子４０が設けられた面の裏面に設けることにより、配線部材３３の記録装置１００との電気接続部を小型化することができる。更に、制御基板２５を高機能化あるいは多機能化することにより制御基板２５のサイズが大きくなった場合でも、配線部材３３の記録装置１００との電気接続部が大型化する恐れを低減することができる。
【００６６】
（第二の実施形態）
本発明に係る第二の実施形態の記録ヘッド１について説明する。図８は、記録装置から取り外した状態の記録ヘッド１の外観を示す。また、図９は、記録ヘッド１から筐体４１を取り外した状態の、記録ヘッド１の分解図を示す。
【００６７】
本実施形態は、フレキシブル配線部材である配線部材３３よりも剛性の高いリジッド基板からなるコンタクト基板４２上に、接点端子４０および制御基板２５が設けられている。キャリッジ２のコンタクトピン２０と接続される側の、コンタクト基板４２の面に接点端子４０を設け、接点端子４０が設けられた面の裏面に制御基板２５が設けられている。
【００６８】
コンタクト基板４２と配線部材３３は電気接続部４３で電気的に接続され、コンタクト基板４２と記録ヘッド１の鉛直下面（底面）に設けられた記録素子基板２１とは配線部材３３を介して電気接続される。
【００６９】
コンタクト基板４２は、配線層が複数積層されており、接点端子４０と制御基板２５、及び接点端子４０と電気接続部４３とを接続する配線は、平面的な配線レイアウトとコンタクト基板４２内に設けられたスルーホールとを組み合わせて３次元的に配線される。
【００７０】
記録ヘッド１の筐体４１の、制御基板２５に対応する部分には凹部が設けられおり、この凹部は、制御基板２５を収納するための空間となる。コンタクト基板４２を筐体４１に固定した状態で、制御基板２５は筐体４１及びコンタクト基板４２で囲われた状態となる。
【００７１】
コンタクト基板４２の接点端子４０が設けられた面の裏面に、制御基板２５を設けることにより、コンタクト基板４２を小型化することができる。更に、制御基板２５を高機能化あるいは多機能化することにより制御基板２５のサイズが大きくなった場合でも、コンタクト基板４２が大型化する恐れを低減することができる。
【００７２】
剛性の高いリジッド基板であるコンタクト基板４２に制御基板２５を設けるため、コンタクト基板４２と制御基板２５との電気接続部が容易に変形する恐れを低減でき、電気的信頼性を向上することが可能である。また、制御基板２５を外部に露出させずに記録ヘッド１の内部に設けることで、記録中のインクミストなどが制御基板２５の電気接続部に付着する恐れを低減することができ、記録ヘッド１の電気的信頼性を向上することができる。
【００７３】
制御基板２５を設ける位置に関しては、コンタクト基板４２の中心位置に対して制御基板２５の中心位置が電気接続部４３から離れる側にずれるように制御基板２５を設けることが望ましい。これにより、制御基板２５と電気接続部４３との間のスペースが大きくなるため、制御基板２５の端子の並び順と電気接続部４３の並び順とが異なる場合であっても、配線抵抗の増大を抑制することができる。
【００７４】
（第三の実施形態）
本発明に係る第三の実施形態について説明する。図１０に示す吐出口の配設方向（記録媒体搬送方向に直交する方向）に関して記録素子基板２１を複数配設したラインタイプの記録ヘッドにも、上述の実施形態を適用することができる。記録ヘッド１はコネクタ４４を介して本体制御部２８と電気的に接続される。
【００７５】
一般的に、吐出口数が多い記録ヘッドではデータ数も増加するため、データ伝送速度の高速化に対する要求が高く、低電圧差動伝送方式を導入することによる効果が大きい。また、複数の記録素子基板２１を１つの制御基板２５で制御することができるため、記録素子基板２１内に制御基板２５を設けた場合よりもコストを抑制することができる。
【００７６】
上述の実施形態では、制御基板２５を記録ヘッド１の外部に露出しない位置に設けた構成であったが、制御基板２５を設ける位置に関しては特にこれに限定されない。
【符号の説明】
【００７７】
１ 記録ヘッド（液体吐出ヘッド）
２１ 記録素子基板（第１の半導体基板）
２３ 記録素子（エネルギー発生素子）
２５ 制御基板（第２の半導体基板）
２６ 第１のデータ展開部（展開部）
２６ａ トランジスタ（第３のトランジスタ）
２７ 差動信号受信部（受信部）
２７ａ トランジスタ（第２のトランジスタ）
２４ａ トランジスタ（第１のトランジスタ）
４０ 接点端子（電気接点）
１００ 記録装置（液体吐出装置）
【技術分野】
【０００１】
本発明は、液体を吐出する液体吐出ヘッド及びその製造方法に関する。
【背景技術】
【０００２】
インクジェット記録装置（以下、記録装置と記載）は、液体吐出ヘッドとして代表的なインクジェット記録ヘッド（以下、記録ヘッドと記載）を用いてインクを吐出し、記録媒体に記録を行う装置である。
【０００３】
この記録装置の性能向上において、記録速度を向上させるために、記録ヘッドのインク吐出口の数の増加や記録周波数の向上が図られてきている。また、画像品位の安定化のために、記録装置本体に設けられた本体制御部と記録ヘッドに設けられた記録素子を駆動するための記録素子駆動部とで制御信号を授受し、インク吐出状態の制御を行っている。この制御の内容としては、例えば、記録ヘッドの温度を監視し、これに基づくより適した条件で記録ヘッドを駆動すること、または記録ヘッドやインクを所定の温度に調整すること、によってインク吐出量の安定化を図ることなどが挙げられる。
【０００４】
このような記録装置の進化によって、記録装置に設けられた本体制御部から記録ヘッドに伝送されるデータ量は増加することとなり、データ伝送を行う配線数も必然的に増やす必要が生じる。これにより、本体制御部との電気的接続のための、記録ヘッドの接点端子の数が増えると、記録ヘッドの大型化を招いてしまう。
【０００５】
ここで、記録ヘッドの大型化を避けるために配線を高密度に配置すると、配線にノイズが発生しやすくなってしまい、記録ヘッドの安定駆動に影響を及ぼす懸念を生じていた。このような問題を解決する手段として、特許文献１に記載の記録装置のように、高速のシリアルデータ伝送が可能である低電圧差動伝送方式を採用した構成が有効である。この低電圧差動伝送方式を利用することで、配線の数を削減すること、ノイズの発生を低減すること、およびノイズが信号伝送に与える影響を低減することが可能となり、伝送速度の高速化が達成できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３２６３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１３は、一般的な記録装置本体と記録ヘッドの記録素子基板との制御構成の例を示すブロック図である。記録素子基板には、記録素子と、記録素子を駆動するためのドライバ部と、を含む記録素子駆動部５６、そして記録装置本体からデータを受信して記録素子駆動部に送る受信部・展開部５７が備えられている。本体制御部からシリアル伝送されたデータを受信部・展開部５７で、パラレル変換して記録素子駆動部５６に伝送することで、記録装置本体と記録ヘッドとを接続する接点端子の数を少なくすることができる。
【０００８】
上述の構成においてデータ伝送の高速化を図るためには、受信部におけるシリアルデータの受信処理や、展開部におけるパラレル変換処理を高速で行うことが求められる。これらの処理を高速化するためには、受信部及び展開部を構成するトランジスタの動作速度をより高速化することが重要となる。受信部及び展開部を構成するトランジスタは、例えばエンハンスメント型ＮＭＯＳトランジスタである。このトランジスタの動作速度を上げるためには、ゲート酸化膜の厚さを薄くすることにより、トランジスタの動作閾値電圧を低下させることが有効である。
【０００９】
一方、これらのトランジスタと同様の構成を有するトランジスタが、記録素子駆動部５６のドライバ部を構成するトランジスタにも用いられる。しかし、記録素子を駆動するためのドライバ部を構成するトランジスタは、印加電圧が受信部・展開部５７を構成するトランジスタよりも大幅に高く、ドライバ部のトランジスタには、より高い印加電圧に対する耐圧性を確保することが求められる。耐圧性を向上させるためには、ゲート酸化膜の厚さを厚くすることが有効である。
【００１０】
すなわち、データ伝送速度の高速化と耐圧性の向上とで、要求されるトランジスタのゲート酸化膜の厚さが異なる。一つの半導体基板に対して、各回路を構成するトランジスタのゲート酸化膜の厚さを異ならせると、製造工程が複雑化し、コストが高くなる恐れがある。一方で、各回路を構成するトランジスタのゲート酸化膜を、半導体を製造する際の同じ成膜工程で記録素子基板に形成すると、通常はゲート酸化膜が同じ厚さで形成される。このため、データ伝送速度の高速化及び耐圧性の向上という二つの性能を十分に両立させることができない恐れがあった。
【００１１】
そこで、本発明は、簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の液体吐出ヘッドは、液体吐出装置と電気的に接続される電気接点と、液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第１のトランジスタを有する、前記エネルギー発生素子を駆動するためのドライバ部と、を備えた第１の半導体基板と、第２のトランジスタを有し、前記電気接点を介してシリアル伝送された信号を受信する受信部と、第３のトランジスタを有し、前記受信部で受信された前記信号をパラレル変換して、前記ドライバ部を制御するための信号を生成する展開部と、を備えた、前記第１の半導体基板とは別体の第２の半導体基板と、を有し、前記第１のトランジスタのゲート酸化膜は、前記第２のトランジスタのゲート酸化膜及び前記第３のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする。
【発明の効果】
【００１３】
本発明によると、簡易に製造することができ、しかもデータ伝送速度の高速化と耐圧性の向上とを両立させた液体吐出ヘッドを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明を適用可能な記録ヘッドの配線と接点端子の接続を示す図である。
【図２】本発明を適用可能な記録ヘッドを搭載した記録装置の全体構成を示す図である。
【図３】本発明を適用可能な記録ヘッドと記録装置本体の制御構成を示すブロック図である。
【図４】本発明を適用可能な記録ヘッドにおいて、差動伝送方式を用いたデータ伝送を説明するための図である。
【図５】本発明を適用可能な記録ヘッドの記録素子基板の回路構成を示す図である。
【図６】本発明に係る第一の実施形態の記録ヘッドの構成を示す図である。
【図７】本発明に係る第一の実施形態の記録ヘッドを搭載した記録装置のキャリッジ部の構成を示す。
【図８】本発明に係る第二の実施形態の記録ヘッドの構成を示す外観図である。
【図９】本発明に係る第二の実施形態の記録ヘッドの構成を示す分解図である。
【図１０】本発明に係る第三の実施形態の記録ヘッドの構成を示す外観図である。
【図１１】（ａ）は制御基板に設けられたトランジスタの構造を示す図であり、（ｂ）は記録素子基板に設けられたトランジスタの構造を示す図である。
【図１２】制御基板の内部回路の構成を示すブロック図である。
【図１３】従来の記録装置と記録ヘッドとの制御構成を示すブロック図である。
【発明を実施するための形態】
【００１５】
まず、図２を用いて本発明を適用可能な液体吐出ヘッドとしてのインクジェット記録ヘッド１（以下、記録ヘッド１と記載）が装着される、液体吐出装置としてのインクジェット記録装置１００（以下、記録装置と記載）の主要な構成を説明する。
【００１６】
記録ヘッド１は、インクを吐出する複数の吐出口からなる吐出口列を有する。この記録ヘッド１が装着されるキャリッジ２は、シャフト１２に勘合されており、記録媒体１５が搬送される方向に対して直交する方向に走査される。キャリッジ２は、ベルト１３を介してモータ１４から駆動力を受けることにより走査される。キャリッジ位置センサ（不図示）によって、キャリッジエンコーダ１６を検知することで、キャリッジ２の位置を検出する。
【００１７】
記録動作が始まると、紙などの記録媒体１５は、紙送りモータ８によって駆動される紙送りローラ６によって搬送される。紙送りモータ８に同期して回転する紙送りエンコーダ１０に記されたスリットを、センサ１１によって検知することで、記録媒体１５の位置を検出する。
【００１８】
記録ヘッド１から吐出されたインクによって記録された記録媒体は、排紙ローラ３の回転に伴って記録装置１００の外へ搬送される。
【００１９】
記録ヘッド１の吐出口からインクを吐出する記録ヘッド１の駆動と、キャリッジ２の走査と、記録媒体１５の搬送の夫々のタイミングが制御されることによって、記録媒体１５の所定の位置にインクが吐出される。
【００２０】
図３は、記録ヘッド１が装着される記録装置１００本体と、記録ヘッド１との制御系の構成を示すブロック図である。
【００２１】
記録装置１００本体の本体制御部２８で生成された信号に基づいて記録ヘッド１が駆動される。記録ヘッド１は、第１の半導体基板としての記録素子基板２１と第２の半導体基板としての制御基板２５を有しており、それらは別体として設けられた半導体集積回路チップである。
【００２２】
記録素子基板２１は、記録ヘッド１の吐出口からインクを吐出するためのエネルギーを発生するエネルギー発生素子としての記録素子２３を有する。記録素子基板２１上に設けられた記録素子駆動部２４は、記録素子２３と、記録素子２３を駆動するためのトランジスタ２４ａを含む回路である。記録素子２３としては、ヒータやピエゾ素子を用いることもできる。
【００２３】
制御基板２５の内部回路の構成を示すブロック図を図１２に示す。制御基板２５は、本体制御部２８から差動信号送信部２９を介して低電圧差動伝送方式でシリアル伝送された信号を受信する差動信号受信部２７と、受信した信号をパラレル変換し、記録素子基板２１に伝送する信号を生成する第１データ展開部２６と、を有する。第１データ展開部２６は、信号のパラレル変換を行う変換部５２と、変換された信号に基づきシリアル信号を生成する生成部５３という、役割の異なる回路を含んでいる。
【００２４】
ここで、低電圧差動伝送方式で制御基板２５に伝送される信号は、クロック信号（ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐ）とデータ信号（ＤＴ＿Ｎ、ＤＴ＿Ｐ）である。差動信号送信部２９と差動信号受信部２７とは、図４のように接続されている。記録素子基板２１に接続される配線のうち、電源（ＶＨ）配線やグランド（ＧＮＤＨ）配線、またはデータ信号よりも長い時間単位で制御される素子用の配線は、差動信号送信部２９や制御基板２５を介さずに記録素子基板２１に電気的に接続されている（図１参照）。
【００２５】
クロック信号（ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐ）は、記録装置１００と記録ヘッド１とのシリアル伝送の同期をとるだけでなく、制御基板２５内の差動信号受信部２７及び第１データ展開部２６におけるデータ処理の同期をとるためにも使用される。この様な構成とすることで、記録ヘッド１の記録素子基板２１上にクロックを生成する発信子や発信器を備える必要がなく、ノイズの低減やコストダウンにつながる。
【００２６】
なお、制御基板２５の内部回路で行われる具体的なデータ処理の内容については後に説明する。
【００２７】
図１は、記録ヘッド１が有する端子と記録ヘッド１に設けられた配線を示す。
【００２８】
記録ヘッド１には記録装置１００本体から電力や信号が電気接点としての接点端子４０を介して供給される。記録ヘッド１は、記録装置１００のキャリッジ２に対して着脱可能となっており、記録ヘッド１がキャリッジ２に装着された状態で、記録装置１００と記録ヘッド１とが、記録ヘッド１に設けられた接点端子４０を介して電気的に接続される。接点端子４０、制御基板２５、記録素子基板２１のそれぞれは、配線部材３３内の配線によって互いに電気的に接続される。本実施形態では配線部材３３としてフレキシブル配線部材が用いられているが、特にこれに限定されるものではない。
【００２９】
接点端子４０の端子Ｄｉ＿Ａから端子ＶＳＳまでは、それぞれが対応する記録素子基板２１の端子に接続されている。端子Ｄｉ＿Ａ、端子Ｄｉ＿Ｋは、記録素子基板２１内の温度検出部と記録素子基板２１の温度をモニタするための端子である。温度検出部には温度センサとしてダイオードが備えられている。端子ＶＨ、端子ＧＮＤＨは記録素子基板２１に設けられた記録素子２３に電圧を印加するための電源用の端子とこれに対応するグランド用の端子である。端子ＶＤＤ１、端子ＶＳＳは、記録素子基板２１内部で用いられるロジック信号の電源用の端子と、これに対応するグランド用の端子である。
【００３０】
接点端子４０の端子ＶＤＤ２から端子ＲＳＴまでは、それぞれ対応する制御基板２５の端子に接続されている。
【００３１】
端子ＣＬＫ＿Ｎ、端子ＣＬＫ＿Ｐ、端子ＤＴ＿Ｎ、端子ＤＴ＿Ｐは前述した低電圧差動伝送に用いられる端子で、端子ＣＬＫ＿Ｎ、端子ＣＬＫ＿Ｐはクロック信号を、端子ＤＴ＿Ｎ、端子ＤＴ＿Ｐはデータ信号を制御基板２５に送り込む。端子ＲＳＴは制御基板２５内のデータをリセットする信号を受信するための端子である。端子ＶＤＤ２は制御基板２５内で用いられるロジック信号の電源用の端子である。これに対応するグランドは、端子ＶＳＳを用いる。
【００３２】
制御基板２５に設けられた端子ＣＬＫ、ＬＴ、ＤＡＴＡ、ＨＥは、記録素子基板２１と接続されている。
【００３３】
端子ＣＬＫは、端子ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐを介して受信したクロック信号を分周して生成されるクロック信号を記録素子基板２１に伝送するための端子である。このクロック信号は、端子ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐを介して伝送されるクロック信号よりも周波数が低くなる。
【００３４】
端子ＤＡＴＡは、端子ＤＴ＿Ｎ、ＤＴ＿Ｐを介して受信したデータ信号をパラレル変換することで生成される複数のデータ信号を伝送するための端子である。したがって、記録素子基板２１側の端子ＤＡＴＡの数は、制御基板２５側の端子ＤＴ＿Ｎ、ＤＴ＿Ｐの総数よりも多くなる。
【００３５】
端子ＬＴは、端子ＤＡＴＡを介して記録素子基板２１内に伝送されたデータ信号をさらにデコードして分割する際に、データを一時的に記憶・保持するためのラッチ信号を伝送するための端子である。
【００３６】
端子ＨＥは、記録素子２３にエネルギーを印加する時間を決定するヒートイネーブル信号を伝送するための端子である。
【００３７】
次に、制御基板２５の内部回路で行われるデータ処理について図１２を参照して説明する。
【００３８】
まず、差動信号受信部２７は、低電圧差動伝送方式で伝送されたデータ信号（ＤＴ＿Ｎ、ＤＴ＿Ｐ）を分離処理する。すなわち、クロックの立ち上がりで転送されるデータ信号と、クロックの立ち下がりで転送されるデータ信号とを、別の信号線で出力する。また、差動信号受信部２７は、低電圧の振幅（例えば２００ｍＶ）で受信したデータ信号を制御基板２５内で用いられる信号レベル（例えば３．３Ｖ）に変換処理し、変換部５２にデータ信号を伝送する。２本の信号線に出力されたデータ信号は、変換部５２でｎ１個のデータ信号にパラレル変換される。その後、生成部５３で、変換部５２から送られたデータ信号から、記録素子基板２１内のフォーマットに従った複数のシリアルデータを再生成し、記録素子基板２１の第２データ展開部３２（ロジック部）へ伝送する。この処理によって、記録素子基板２１の内部回路におけるデータ処理の同期をとるためのクロック信号（ＣＬＫ）、記録素子基板２１内のラッチ回路に伝送されるラッチ信号ＬＴも生成される。これらの内部回路の間におけるデータ信号を伝送するための信号線の本数は、差動信号受信部２７と変換部５２との間が２本、変換部５２と生成部５３との間がｎ１本、生成部５３と第２データ展開部２６との間がｎ２本であり、２＜ｎ２＜ｎ１の関係を満たす。
【００３９】
図５は記録素子基板２１に設けられた内部回路の構成を示す。記録素子基板２１には、複数の記録素子２３とそれぞれの記録素子２３に対応して設けられた記録素子２３を駆動するためのドライバ部を構成するトランジスタ２４ａ（第１のトランジスタ）とを含む記録素子駆動部２４と、第２データ展開部３２が設けられている。トランジスタ２４ａは、記録素子２３への電圧印加を制御するスイッチである。第２データ展開部３２は、シフトレジスタ回路５４とラッチ回路５５という、役割の異なる回路を含んでいる。制御基板２５の第１データ展開部２６の生成部５３からＣＬＫ、ＬＡＴ、ＤＡＴＡ、ＨＥの各端子を介して受信したロジック信号は第２データ展開部３２に伝送される。
【００４０】
ＶＤＤおよびＶＳＳはそれらロジック信号の電源およびグランドであり、記録装置１００から制御基板２５を介さずに供給される。ＶＨおよびＧＮＤＨは記録素子２３を駆動するための電源およびグランドであり、こちらも記録装置１００から制御基板２５を介さずに供給される。ここでロジック電源の電圧は例えば３．３Ｖ、記録素子駆動電源の電圧は２４Ｖである。
【００４１】
次に、第２データ展開部３２における記録素子２３を駆動するための信号を生成する流れについて説明する。
【００４２】
第１データ展開部２６の生成部５３から端子ＤＡＴＡを介して受信されたシリアルデータは、端子ＣＬＫを介して伝送されたクロック信号（ＣＬＫ）に同期してシフトレジスタ回路５４に転送される。シフトレジスタ回路５４に入力されたデータは、ラッチ信号の入力に基づいて、ラッチ回路５５に格納される。この格納されたデータと第１データ展開部２６の生成部５３で生成されたヒートイネーブル信号とを合成処理することで、トランジスタ２４ａに入力されるパルス信号が生成される。トランジスタ２４ａは、このパルス信号に基づき、記録素子２３への電圧印加を制御する。記録素子２３への電圧印加時間は、第２データ展開部３２で生成されたパルス信号のパルス幅によって制御される。記録素子２３への電圧の印加によって、記録素子２３が駆動され、記録ヘッド１内にインクを吐出するためのエネルギーが発生され、インク吐出、すなわち画像記録が行われる。
【００４３】
記録素子基板２１が複数色の記録に対応する場合は、色ごとに記録素子２３のグループを分け、それぞれのグループごとに異なるＤＡＴＡ端子を設ける。
【００４４】
上述したように、本実施形態の記録ヘッド１において、差動信号を受信する差動信号受信部２７と受信したデータをパラレル変換する第１データ展開部２６とを有する制御基板２５と、記録素子駆動部２４を有する記録素子基板２１とは、別体の半導体基板である。
【００４５】
ここで、差動信号受信部２７を構成するトランジスタ２７ａ（第２のトランジスタ）と、第１データ展開部２６を構成するトランジスタ２６ａ（第３のトランジスタ）とは、それぞれのゲート酸化膜が同じ成膜工程で形成されている。図１２に示したように、第１データ展開部２６は、変換部５２と生成部５３という役割の異なる回路を有している。したがって、第１データ展開部２６を構成するトランジスタ２６ａとは、異なる回路に設けられた別々のトランジスタをまとめて称したものであり、ここでは、変換部５２を構成するトランジスタ５２ａと、生成部５３を構成するトランジスタ５３ａとを意味する。
【００４６】
また、記録素子駆動部２４のドライバ部を構成するトランジスタ２４ａ（第１のトランジスタ）と、第２データ展開部３２を構成するトランジスタ３２ａ（第４のトランジスタ）とは、それぞれのゲート酸化膜が同じ成膜工程で形成されている。上述したように、本実施形態では、第２データ展開部３２は、シフトレジスタ回路５４とラッチ回路５５という役割の異なる回路を有している。したがって、第２データ展開部３２を構成するトランジスタ３２ａとは、異なる回路に設けられた別々のトランジスタをまとめて称したものである。ここでは、第２データ展開部３２を構成するトランジスタ３２ａは、シフトレジスタ回路５４を構成するシフトレジスタ回路トランジスタ５４ａと、ラッチ回路５５を構成するラッチ回路トランジスタ５５ａとを意味する。
【００４７】
このように一つの半導体基板上において同じ成膜工程でゲート酸化膜を形成することで、製造工程の複雑化を防ぎ、低コスト化を図ることができる。
【００４８】
制御基板２５と記録素子基板２１とは、どちらもエンハンスメント型ＮＭＯＳトランジスタが用いられている。図１１（ａ）に、制御基板２５に設けられた、差動信号受信部２７を構成するトランジスタ２７ａ、変換部５２を構成するトランジスタ５２ａ、生成部５３を構成するトランジスタ５３ａの構造を示す。これらは３つの異なる回路に設けられたトランジスタであるが、それぞれ同じ構成であってよいので、図１１（ａ）において一つの図で示してある。
【００４９】
図１１（ｂ）に、記録素子基板２１に設けられた、記録素子駆動部２４のドライバ部を構成するトランジスタ２４ａ、シフトレジスタ回路トランジスタ５４ａ、ラッチ回路トランジスタ５５ａの構造を示す。これらは３つの異なる回路に設けられたトランジスタであるが、それぞれ同じ構成であってよいので、図１１（ｂ）において一つの図で示してある。制御基板２５上に形成されたトランジスタは、同じ成膜工程でゲート酸化膜が形成されているので、制御基板２５内のトランジスタ２７ａ、５２ａ、５３ａのゲート酸化膜の厚さはそれぞれ等しい。また、記録素子基板２１上に形成されたトランジスタは、同じ成膜工程でゲート酸化膜が形成されているので、記録素子基板２１内のトランジスタ２４ａ、５４ａ、５５ａのゲート酸化膜の厚さはそれぞれ等しい。
【００５０】
ここで、図１１に示すように、記録素子基板２１内のトランジスタ２４ａ、３２ａ（５４ａ、５５ａ）のゲート酸化膜の厚さは、制御基板２５内のトランジスタ２７ａ、２６ａ（５２ａ、５３ａ）のゲート酸化膜の厚さよりも厚い。この理由について以下で説明する。
【００５１】
制御基板２５内でのデータ処理は、端子ＣＬＫ＿Ｎ、ＣＬＫ＿Ｐから伝送されたクロック信号に同期して、非常に高速に行われる。一方で、記録素子基板２１内でのデータ処理は、制御基板２５に設けられた端子ＣＬＫを介して伝送されるクロック信号に同期して行われ、制御基板２５内よりも数段階低い速度で行われる。制御基板２５内で行われるデータ受信、展開処理におけるベースクロックの周波数は、例えば１００ＭＨｚ程度であり、それに対して、記録素子基板２１内で行われるデータ処理におけるベースクロックの周波数は、例えば１０ＭＨｚ程度である。
【００５２】
データ信号処理の速度を高めるには、トランジスタの動作速度を高める必要があり、トランジスタの動作速度を高めるためには、ゲート酸化膜を薄くすることで、トランジスタの動作閾値電圧を低くすることが望ましい。例えば、動作周波数１００ＭＨｚでのデータ受信、展開処理に対応する制御基板２５内のトランジスタのゲート酸化膜厚は７５Å程度で、動作周波数１０ＭＨｚでのデータ処理に対応する記録素子基板２１内のトランジスタのゲート酸化膜厚は６００Å程度である。
【００５３】
一方で、耐圧性の観点から、トランジスタに印加される電圧が高い場合には、ゲート酸化膜は厚い方が望ましい。ここで、記録素子基板２１に設けられた記録素子駆動部２４に印加される電圧は、制御基板２５に設けられた差動信号受信部２７及び第１データ展開部２６に印加される電圧よりも大幅に高い。例えば、差動信号受信部２７及び第１データ展開部２６に印加される電圧は３．３Ｖであり、記録素子駆動部２４に印加される電圧は２０Ｖ以上である。
【００５４】
本実施形態の記録ヘッド１は、制御基板２５と記録素子基板２１とを別体の半導体基板として設けている。これにより、それぞれの半導体基板でトランジスタのゲート酸化膜を同じ成膜工程で形成した場合であっても、それぞれの半導体基板に設けられた回路の要求に合ったトランジスタのゲート酸化膜を形成することができる。具体的には、制御基板２５内のトランジスタ２７ａ、５２ａ、５３ａはデータ処理速度の高速化を優先してゲート酸化膜を薄くすることができる。また、記録素子基板２１内の記録素子駆動部２４を構成するトランジスタ２４ａは高い電圧に対する耐圧性の確保を優先してゲート酸化膜を厚い構成とすることができる。特に、制御基板２５に設けられたトランジスタのゲート酸化膜を薄くすることができるので、低電圧差動方式を用いて高速にデータ伝送を行う場合に、その性能を十分に生かして高速のデータ処理を行うことが可能となる。
【００５５】
なお、記録素子基板２１内でのデータ処理をより低い動作周波数でも間に合うようにするために、制御基板２５に設けられた第１データ展開部２６では、記録素子基板２１に入力されるデータ信号を所定の本数以上に分割している。このデータ分割のレベルは、記録素子２３の数や記録素子２３の駆動周波数、記録素子基板２１内のトランジスタのゲート酸化膜の厚さなどを考慮して、最適化すればよい。
【００５６】
以上のような構成によって、記録装置１００の本体制御部２８と制御基板２５間でロジック信号を低電圧差動伝送方式によって高速シリアル伝送することができる。また、制御基板２５と記録素子基板２１との間の伝送は分周したクロックで同期をとり、かつパラレル変換によってデータ線の本数を増やすことで、低速伝送にてデータを送受することができる。これにより、記録素子基板２１内のトランジスタの耐圧性を確保しつつ、より高速なデータ伝送が実現できる。
【００５７】
上述の構成のように、記録装置１００と記録ヘッド１とのデータ伝送に低電圧差動伝送方式を用いることで、データ伝送を高速化してもノイズ発生を少なく抑え、また、ノイズが発生した場合でもその影響が信号伝送の信頼性低下につながりにくくなる。このため、記録装置１００と記録ヘッド１間のデータ伝送速度を接点端子の数を増加することなく高速化できる。接点端子の数を増加させないので、結果として小型の記録ヘッド１を提供することができる。
【００５８】
また、記録素子２３としてヒータ等の発熱素子を用いた場合には、記録素子基板２１の温度が上昇するが、これにより、トランジスタの最大伝送速度が低下し、伝送速度の上限を低下する恐れがあった。したがって、上述の構成のように、記録素子基板２１と制御基板２５とを別体の構成とすることで、記録素子２３による制御基板２５への温度の影響を低減でき、高速なデータ伝送を行うことができる。
【００５９】
なお、上述では、記録装置１００から端子ＤＴ＿Ｎ、ＤＴ＿Ｐを介して伝送されたデータからヒートイネーブル信号を第１データ展開部２６で生成する構成であったが、これを第２データ展開部３２で生成する構成であっても良い。制御基板２５、記録素子基板２１内のデータ処理速度のバランスを考慮して、第１データ展開部２６および第２データ展開部３２でのデータ展開レベルの分け方を最適化すればよい。
【００６０】
（第一の実施形態）
本発明に係る第一の実施形態の記録ヘッド１について説明する。図６（ａ）は記録装置１００から取り外した状態の記録ヘッド１の外観を示し、図６（ｂ）は、筐体４１から取り外した状態の、記録ヘッド１の分解図を示す。図７（ａ）は、キャリッジ２に搭載された状態の記録ヘッド１の下面図、（ｂ）はそのＡ−Ａ断面図を示す。
【００６１】
記録装置１００との電気的接続を行うための接点端子４０は、配線部材３３内の配線と一体的に形成され、記録ヘッド１の外側の露出する面に設けられる。また、制御基板２５は、配線部材３３の筐体４１側に設けられており、記録ヘッド１の内側に収容され、外部に露出されないように設けられている。制御基板２５は配線部材３３内の配線に電気的に接続されており、また、記録ヘッド１の鉛直下面（底面）に設けられた記録素子基板２１も配線部材３３内の配線に電気的に接続されている。
【００６２】
ここで、配線部材３３の配線層は単層構造でも複数層構造でも構わないが、複数層構造にすることで、制御基板２５と記録素子基板２１を接続する配線において、端子の並び順の自由度が増し、電気的により適した配置とすることができる。
【００６３】
図７に示すように、記録ヘッド１はキャリッジ２に着脱可能に装着され、装着された状態ではヘッド固定部材１７によってキャリッジ２に固定される。記録ヘッド１がキャリッジ２に装着、固定されると、記録ヘッド１の外部に露出する側の一面に設けられた接点端子４０と、キャリッジ２に設けられたコンタクトピン２０とが接触して、記録ヘッド１と記録装置１００との間の電気接続がなされる。コンタクトピン２０はフレキシブルケーブル１９を介して記録装置１００の本体制御部２８と接続されている。
【００６４】
記録素子基板２１は、支持部材３４の上に固定されている。接点端子４０と記録素子基板２１とは、配線部材３３および配線部材３３に設けられたリード３５を介して電気接続されている。インクタンク１８は記録ヘッド１対して着脱可能であり、装着された状態において記録素子基板２１に設けられた吐出口にインクを供給することができる。
【００６５】
制御基板２５を配線部材３３の接点端子４０が設けられた面の裏面に設けることにより、配線部材３３の記録装置１００との電気接続部を小型化することができる。更に、制御基板２５を高機能化あるいは多機能化することにより制御基板２５のサイズが大きくなった場合でも、配線部材３３の記録装置１００との電気接続部が大型化する恐れを低減することができる。
【００６６】
（第二の実施形態）
本発明に係る第二の実施形態の記録ヘッド１について説明する。図８は、記録装置から取り外した状態の記録ヘッド１の外観を示す。また、図９は、記録ヘッド１から筐体４１を取り外した状態の、記録ヘッド１の分解図を示す。
【００６７】
本実施形態は、フレキシブル配線部材である配線部材３３よりも剛性の高いリジッド基板からなるコンタクト基板４２上に、接点端子４０および制御基板２５が設けられている。キャリッジ２のコンタクトピン２０と接続される側の、コンタクト基板４２の面に接点端子４０を設け、接点端子４０が設けられた面の裏面に制御基板２５が設けられている。
【００６８】
コンタクト基板４２と配線部材３３は電気接続部４３で電気的に接続され、コンタクト基板４２と記録ヘッド１の鉛直下面（底面）に設けられた記録素子基板２１とは配線部材３３を介して電気接続される。
【００６９】
コンタクト基板４２は、配線層が複数積層されており、接点端子４０と制御基板２５、及び接点端子４０と電気接続部４３とを接続する配線は、平面的な配線レイアウトとコンタクト基板４２内に設けられたスルーホールとを組み合わせて３次元的に配線される。
【００７０】
記録ヘッド１の筐体４１の、制御基板２５に対応する部分には凹部が設けられおり、この凹部は、制御基板２５を収納するための空間となる。コンタクト基板４２を筐体４１に固定した状態で、制御基板２５は筐体４１及びコンタクト基板４２で囲われた状態となる。
【００７１】
コンタクト基板４２の接点端子４０が設けられた面の裏面に、制御基板２５を設けることにより、コンタクト基板４２を小型化することができる。更に、制御基板２５を高機能化あるいは多機能化することにより制御基板２５のサイズが大きくなった場合でも、コンタクト基板４２が大型化する恐れを低減することができる。
【００７２】
剛性の高いリジッド基板であるコンタクト基板４２に制御基板２５を設けるため、コンタクト基板４２と制御基板２５との電気接続部が容易に変形する恐れを低減でき、電気的信頼性を向上することが可能である。また、制御基板２５を外部に露出させずに記録ヘッド１の内部に設けることで、記録中のインクミストなどが制御基板２５の電気接続部に付着する恐れを低減することができ、記録ヘッド１の電気的信頼性を向上することができる。
【００７３】
制御基板２５を設ける位置に関しては、コンタクト基板４２の中心位置に対して制御基板２５の中心位置が電気接続部４３から離れる側にずれるように制御基板２５を設けることが望ましい。これにより、制御基板２５と電気接続部４３との間のスペースが大きくなるため、制御基板２５の端子の並び順と電気接続部４３の並び順とが異なる場合であっても、配線抵抗の増大を抑制することができる。
【００７４】
（第三の実施形態）
本発明に係る第三の実施形態について説明する。図１０に示す吐出口の配設方向（記録媒体搬送方向に直交する方向）に関して記録素子基板２１を複数配設したラインタイプの記録ヘッドにも、上述の実施形態を適用することができる。記録ヘッド１はコネクタ４４を介して本体制御部２８と電気的に接続される。
【００７５】
一般的に、吐出口数が多い記録ヘッドではデータ数も増加するため、データ伝送速度の高速化に対する要求が高く、低電圧差動伝送方式を導入することによる効果が大きい。また、複数の記録素子基板２１を１つの制御基板２５で制御することができるため、記録素子基板２１内に制御基板２５を設けた場合よりもコストを抑制することができる。
【００７６】
上述の実施形態では、制御基板２５を記録ヘッド１の外部に露出しない位置に設けた構成であったが、制御基板２５を設ける位置に関しては特にこれに限定されない。
【符号の説明】
【００７７】
１ 記録ヘッド（液体吐出ヘッド）
２１ 記録素子基板（第１の半導体基板）
２３ 記録素子（エネルギー発生素子）
２５ 制御基板（第２の半導体基板）
２６ 第１のデータ展開部（展開部）
２６ａ トランジスタ（第３のトランジスタ）
２７ 差動信号受信部（受信部）
２７ａ トランジスタ（第２のトランジスタ）
２４ａ トランジスタ（第１のトランジスタ）
４０ 接点端子（電気接点）
１００ 記録装置（液体吐出装置）
【特許請求の範囲】
【請求項１】
液体吐出装置と電気的に接続される電気接点と、
液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第１のトランジスタを有する、前記エネルギー発生素子を駆動するためのドライバ部と、を備えた第１の半導体基板と、
第２のトランジスタを有し、前記電気接点を介してシリアル伝送された信号を受信する受信部と、第３のトランジスタを有し、前記受信部で受信された前記信号をパラレル変換して、前記ドライバ部を制御するための信号を生成する展開部と、を備えた、前記第１の半導体基板とは別体の第２の半導体基板と、
を有し、
前記第１のトランジスタのゲート酸化膜は、前記第２のトランジスタのゲート酸化膜及び前記第３のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする液体吐出ヘッド。
【請求項２】
前記受信部は、低電圧差動伝送方式で伝送された信号を受信することを特徴とする請求項１に記載の液体吐出ヘッド。
【請求項３】
前記第１の半導体基板は、第４のトランジスタを有し、前記展開部から伝送された信号に基づき、前記ドライバ部を制御するための信号を生成するロジック部を備えており、
前記第４のトランジスタのゲート酸化膜は、前記第２のトランジスタのゲート酸化膜及び前記第３のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする請求項２に記載の液体吐出ヘッド。
【請求項４】
前記第２の半導体基板は、外部に露出しない位置に設けられていることを特徴とする請求項１乃至請求項３のいずれか一項に記載の液体吐出ヘッド。
【請求項５】
前記電気接点と前記第２の半導体基板とが設けられたコンタクト基板と、
該コンタクト基板と前記第１の半導体基板とを電気的に接続する配線部材と、
を有し、
前記コンタクト基板は、前記配線部材より剛性が高いことを特徴とする請求項１乃至請求項４のいずれか一項に記載の液体吐出ヘッド。
【請求項６】
前記第２の半導体基板を収納するための凹部を備え、前記コンタクト基板が固定される筐体を有し、
前記第２の半導体基板は、前記コンタクト基板の、前記筐体に固定される側の面に設けられており、前記コンタクト基板と前記筐体とで囲われていることを特徴とする請求項５に記載の液体吐出ヘッド。
【請求項７】
前記第２のトランジスタのゲート酸化膜と前記第３のトランジスタのゲート酸化膜とが、前記第２の半導体基板に同じ成膜工程で形成されていることを特徴とする請求項１乃至請求項６のいずれか一項に記載の液体吐出ヘッド。
【請求項８】
前記第１のトランジスタのゲート酸化膜と前記第４のトランジスタのゲート酸化膜とが、前記第１の半導体基板に同じ成膜工程で形成されていることを特徴とする請求項３に記載の液体吐出ヘッド。
【請求項９】
請求項１乃至請求項６のいずれか一項に記載の液体吐出ヘッドの製造方法であって、
前記第２のトランジスタのゲート酸化膜と前記第３のトランジスタのゲート酸化膜とが、前記第２の半導体基板に同じ成膜工程で形成されることを特徴とする液体吐出ヘッドの製造方法。
【請求項１】
液体吐出装置と電気的に接続される電気接点と、
液体を吐出するためのエネルギーを発生するエネルギー発生素子と、第１のトランジスタを有する、前記エネルギー発生素子を駆動するためのドライバ部と、を備えた第１の半導体基板と、
第２のトランジスタを有し、前記電気接点を介してシリアル伝送された信号を受信する受信部と、第３のトランジスタを有し、前記受信部で受信された前記信号をパラレル変換して、前記ドライバ部を制御するための信号を生成する展開部と、を備えた、前記第１の半導体基板とは別体の第２の半導体基板と、
を有し、
前記第１のトランジスタのゲート酸化膜は、前記第２のトランジスタのゲート酸化膜及び前記第３のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする液体吐出ヘッド。
【請求項２】
前記受信部は、低電圧差動伝送方式で伝送された信号を受信することを特徴とする請求項１に記載の液体吐出ヘッド。
【請求項３】
前記第１の半導体基板は、第４のトランジスタを有し、前記展開部から伝送された信号に基づき、前記ドライバ部を制御するための信号を生成するロジック部を備えており、
前記第４のトランジスタのゲート酸化膜は、前記第２のトランジスタのゲート酸化膜及び前記第３のトランジスタのゲート酸化膜よりも、厚さが厚いことを特徴とする請求項２に記載の液体吐出ヘッド。
【請求項４】
前記第２の半導体基板は、外部に露出しない位置に設けられていることを特徴とする請求項１乃至請求項３のいずれか一項に記載の液体吐出ヘッド。
【請求項５】
前記電気接点と前記第２の半導体基板とが設けられたコンタクト基板と、
該コンタクト基板と前記第１の半導体基板とを電気的に接続する配線部材と、
を有し、
前記コンタクト基板は、前記配線部材より剛性が高いことを特徴とする請求項１乃至請求項４のいずれか一項に記載の液体吐出ヘッド。
【請求項６】
前記第２の半導体基板を収納するための凹部を備え、前記コンタクト基板が固定される筐体を有し、
前記第２の半導体基板は、前記コンタクト基板の、前記筐体に固定される側の面に設けられており、前記コンタクト基板と前記筐体とで囲われていることを特徴とする請求項５に記載の液体吐出ヘッド。
【請求項７】
前記第２のトランジスタのゲート酸化膜と前記第３のトランジスタのゲート酸化膜とが、前記第２の半導体基板に同じ成膜工程で形成されていることを特徴とする請求項１乃至請求項６のいずれか一項に記載の液体吐出ヘッド。
【請求項８】
前記第１のトランジスタのゲート酸化膜と前記第４のトランジスタのゲート酸化膜とが、前記第１の半導体基板に同じ成膜工程で形成されていることを特徴とする請求項３に記載の液体吐出ヘッド。
【請求項９】
請求項１乃至請求項６のいずれか一項に記載の液体吐出ヘッドの製造方法であって、
前記第２のトランジスタのゲート酸化膜と前記第３のトランジスタのゲート酸化膜とが、前記第２の半導体基板に同じ成膜工程で形成されることを特徴とする液体吐出ヘッドの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−１３９９６０（Ｐ２０１２−１３９９６０Ａ）
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願番号】特願２０１１−６３８（Ｐ２０１１−６３８）
【出願日】平成２３年１月５日（２０１１．１．５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年７月２６日（２０１２．７．２６）
【国際特許分類】
【出願日】平成２３年１月５日（２０１１．１．５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]