液晶表示装置用薄膜トランジスタ基板
【課題】 本発明は、視認性に優れた多重ドメイン液晶表示装置及びそれに用いられるトランジスタ基板を提供することを目的とする。
【解決手段】 絶縁基板、絶縁基板上に第１方向に形成されている第１信号線、絶縁基板上に第２方向に形成されていて第１信号線と絶縁されて交差している第２信号線、第１信号線及び第２信号線に連結されている第１薄膜トランジスタ、第１薄膜トランジスタが連結されている第１信号線及び第２信号線に連結されている第２薄膜トランジスタ、第１薄膜トランジスタに連結されている第１画素電極、第２薄膜トランジスタに連結されている第２画素電極を含み、第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量、第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量が互いに異なる薄膜トランジスタ基板を提供する。
【解決手段】 絶縁基板、絶縁基板上に第１方向に形成されている第１信号線、絶縁基板上に第２方向に形成されていて第１信号線と絶縁されて交差している第２信号線、第１信号線及び第２信号線に連結されている第１薄膜トランジスタ、第１薄膜トランジスタが連結されている第１信号線及び第２信号線に連結されている第２薄膜トランジスタ、第１薄膜トランジスタに連結されている第１画素電極、第２薄膜トランジスタに連結されている第２画素電極を含み、第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量、第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量が互いに異なる薄膜トランジスタ基板を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びそれに用いられる基板に関し、特に視野角が改善された液晶表示装置及びそれに用いられる基板に関するものである。
【背景技術】
【０００２】
一般に液晶表示装置は、基準電極と色フィルターなどが形成されている上部基板と、画素電極及び薄膜トランジスタなどが形成されている下部基板との間に液晶物質を注入する。そして、基準電極と画素電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更させ、これによって光の透過率を調節することで画像を表現する装置である。ところが液晶表示装置は、視野角及び側面視認性が悪いことが大きな短所である。このような短所を解決するために、視野角を広くするための様々な方案が開発されているが、その中でも液晶分子を上下基板に対し垂直に配向して画素電極とその対向電極である基準電極とに一定の切開パターンを形成する方法や、突起を形成する方法が有力視されている。
【０００３】
切開パターンを形成する方法は、画素電極と基準電極とにそれぞれ切開パターンを形成し、これらの切開パターンによって形成されるフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を利用して液晶の傾斜方向を４方向に均等に分散させることで視野角を確保する方法である。突起を形成する方法は、上下基板上に形成されている画素電極と基準電極上にそれぞれ突起を形成して、その突起によって歪曲される電場を利用して液晶分子の横たわる方向を調節する方式である。
【０００４】
そして、切開パターンや突起によって分割されるドメインは、液晶の横たわる方向によっていくつかの種類に分類される。一般には４方向それぞれに対して一種類ずつ４種類に分けられる。この場合、下部基板と傾斜した液晶の長軸とがなす角度を傾斜角（ｔｉｌｔ ａｎｇｌｅ）とすれば、同一な印加電圧に対して互いに異なるドメインの液晶分子の傾斜角は同一であるので、ドメインの光学的特性の補償率が低く、側面視認性に問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前記の問題を解決するために視認性に優れた多重ドメイン液晶表示装置及びそれに用いられるトランジスタ基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するために本発明の薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に第１方向に形成されている第１信号線と、前記絶縁基板上に第２方向に形成されて前記第１信号線と絶縁されて交差している第２信号線と、前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタ、前記第１薄膜トランジスタに連結されている第１画素電極、及び前記第２薄膜トランジスタに連結されている第２画素電極とを含み、前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とは互いに異なる。また、前記目的を達成するために本発明の液晶表示装置は、前記薄膜トランジスタ基板と、前記薄膜トランジスタ基板と対向する基準電極基板と、前記基準電極基板上に形成されている基準電極、及び前記薄膜トランジスタ基板と前記基準電極基板の間に注入されている液晶物質を含む。
【０００７】
さらに、前記目的を達成するために本発明の液晶表示装置用薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に横方向に形成されるゲート線と前記ゲート線に連結されているゲート電極を含むゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート電極上部の前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜上に縦方向に形成されているデータ線と、前記データ線と連結されて前記半導体層上にまで延びているソース電極と、前記半導体層上に前記ソース電極と対向している第１及び第２ドレーン電極を含むデータ配線と、前記データ配線上に形成されて前記第１及び第２ドレーン電極の一部をそれぞれ露出させる第１及び第２接触孔を有する保護膜と、前記保護膜上に形成されて前記第１接触孔を通じて前記第１ドレーン電極と連結される第１画素電極と、前記保護膜上に形成されて前記第２接触孔を通じて前記第２ドレーン電極と連結される第２画素電極とを含み、前記ゲート電極及び前記第１ドレーン電極が重なる面積と前記ゲート電極及び前記第２ドレーン電極が重なる面積が互いに異なるように形成されている。そして、前記ソース電極は第１及び第２ソース電極に分離して形成されている。
【発明の効果】
【０００８】
本発明による液晶表示装置用トランジスタ基板は、サブ画素領域間にキックバック現象による電圧下落値を互いに異ならせることによって、サブ画素領域間に差別電圧の印加を可能にし、視野角を改善することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付した図面を参照して本発明による好ましい一実施例を詳細に説明する。図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２R>２は図１のＩＩ-ＩＩ’線による断面図であり、図３は図１の薄膜トランジスタ基板を適用した液晶表示装置の等価回路図である。
【００１０】
図１及び図２に示されるように、ガラスなどの透明な絶縁基板１１０上にゲート配線１２１、１２３と維持電極線１３１が形成されている。ゲート配線１２１、１２３は横方向に延びているゲート線１２１を含み、ゲート線１２１にゲート電極１２３が連結されている。
【００１１】
維持電極線１３１はゲート線１２１と並んで形成されており、図示していないが枝線を有することもできる。ゲート配線１２１、１２３と維持電極線１３１は、ゲート絶縁膜１４０で覆われており、ゲート絶縁膜１４０上には非晶質シリコンで構成される半導体層１５０が形成されている。半導体層１５０は、ゲート電極１２３と重なって薄膜トランジスタのチャンネル部を形成する。半導体層１５０の上には、リンなどのＮ型不純物が高濃度にドーピングされた非晶質シリコンで構成される抵抗性接触層１６３、１６５ａ、１６５ｂが形成されている。
【００１２】
前記接触層１６３、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、データ配線１７１、１７３、１７５ａ、１７５ｂが形成されている。データ配線１７１、１７３、１７５ａ、１７５ｂは、データ線１７１とこれに連結されたソース電極１７３及びこれらと分離された第１及び第２ドレーン電極１７５ａ、１７５ｂを含む。ソース電極１７３は、ゲート電極１２３上部にデータ線１７１から突出しており、第１及び第２ドレーン電極１７５ａ、１７５ｂは、ソース電極１７３の両側にそれぞれ配置されて、それぞれの一端はゲート線１２１を中心に両側に位置する第１及び第２画素領域（Ｐａ、Ｐｂ）の内側に延びている。ここで、抵抗性接触層１６３、１６５ａ、１６５ｂは、半導体層１５０とデータ配線１７１、１７３、１７５ａ、１７５ｂが重なる部分にのみ形成されている。
【００１３】
前記ゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂの間には静電容量が形成される。この静電容量は、ゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂが重なる面積とほぼ比例して増減する。
【００１４】
本発明の実施例では、第１ドレーン電極１７５ａとゲート線１２１が重なる面積が第２ドレーン電極１７５ｂとゲート線１２１が重なる面積に比べて大きくなるように調節することによって、ゲート線１２１と第１ドレーン電極１７５ａの間に形成される静電容量がゲート線１２１と第２ドレーン電極１７５ｂとの間で形成される静電容量に比べて大きくなるように調節できる。これは、後述する第１のサブ画素領域に印加される電界を、第２のサブ画素領域に印加される電界より所定値分低くするためのものである。
【００１５】
データ配線１７１、１７３、１７５ａ、１７５ｂの上には、保護膜１８０が形成されている。前記保護膜１８０は、第１及び第２ドレーン電極１７５ａ、１７５ｂの一端をそれぞれ露出する第１及び第２接触孔１８１、１８２を有する。
【００１６】
保護膜１８０の上には、第１接触孔１８１と第２接触孔１８２を通じて第１ドレーン電極１７５ａ及び第２ドレーン電極１７５ｂとそれぞれ連結されている第１及び第２画素電極１９０ａ、１９０ｂが形成されている。画素電極１９０ａ、１９０ｂは、ＩＴＯまたはＩＺＯなどの透明な導電物質で構成される。そして、維持電極線１３１には、画素電極１９０ａ、１９０ｂと対向する基準電極の電位が印加されるのが普通である。従って、第１画素電極１９０ａが形成された領域を第１のサブ画素領域（Ｐａ）とし、第２の画素電極１９０ｂが形成された領域を第２サブ画素領域（Ｐｂ）とすれば、一つの画素領域は２つのサブ画素領域から構成されることになる。
【００１７】
このような薄膜トランジスタ基板を使用する液晶表示装置は、次のような構造を有する。このような薄膜トランジスタ基板に対向して基準電極基板が、所定の間隔を置いて配置されており、薄膜トランジスタ基板と基準電極基板との間には液晶物質が注入されている。そして、基準電極基板には、薄膜トランジスタ基板の画素電極との間で液晶容量を形成する基準電極が形成されている。その他にも、基準電極基板上には補償フィルムが付着されており、二つの偏光板が薄膜トランジスタ基板と基準電極基板の外側に配置されている。
【００１８】
以上のように本発明では、一つの画素領域当り一つのソース電極１７３と２つのドレーン電極１７５ａ、１７５ｂが形成されており、一つの画素領域当り画素電極１９０ａ、１９０ｂが２つずつ形成されている。ところが、二つのドレーン電極１７５ａ、１７５ｂがゲート線１２１と重なる面積が異なることによって一つの画素領域内に位置する二つの画素電極１９０ａ、１９０ｂに印加される電圧の間に少しの差が生ずる。このような差は、画素電極電圧のキックバック現象によって発生し、液晶表示装置の視認性を改善する効果がある。以下、キックバック現象と視認性改善効果について詳細に検討する。
【００１９】
データ線を通じて第１、２サブ画素領域（Ｐａ、Ｐｂ）に印加される電圧にはキックバック現象が発生する。図４に示すように、キックバック現象とは、データ線を通じて第１、２サブ画素領域（Ｐａ、Ｐｂ）に印加されたデータ電圧（Ｖｄ）が時間経過につれてゆっくり下落する場合、データ電圧の印加初期に発生する急激な電圧下落現象をいう。図４の△Ｖｐがキックバック現象による電圧下落値を示している。このようなキックバック現象は、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂとの間に形成された寄生容量によって発生する。従って、第１、２サブ画素領域（Ｐａ、Ｐｂ）には、初期データ電圧と△Ｖｐの差に該当する電圧のみが印加される。
【００２０】
図３のＣｌｃａは、第１画素電極１９０ａと基準電極との間に形成される液晶容量、Ｃｓｔａは維持電極線と第１画素電極１９０ａとの間で形成される保持容量、Ｃｌｃｂは第２画素電極１９０ｂと基準電極との間で形成される液晶容量、Ｃｓｔｂは維持電極線と第２画素電極１９０ｂとの間で形成される保持容量、Ｃｇｄａはゲート電極１２３と第１ドレーン電極１７５ａとの間で形成される寄生容量、Ｃｇｄｂはゲート電極１２３と第２ドレーン電極１７５ｂとの間で形成される寄生容量を示す。ここで、キックバック現象によって下落する電圧値は次式のようである。
【００２１】
【数１】
数式（１）の△Ｖｐａは、第１サブ画素領域（Ｐａ）に印加される電圧のキックバック現象による電圧下落値をいう。Ｖｇはゲート線１２１に印加される電圧を意味する。
【００２２】
【数２】
数式２の△Ｖｐｂは、第２サブ画素領域（Ｐｂ）に印加される電圧のキックバック現象による電圧下落値をいう。数式（１）及び（２）に示すように、キックバック現象による電圧下落値はＣｇｄａまたはＣｇｄｂによって調整可能である。このようなＣｇｄａまたはＣｇｄｂは、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂとの重畳面積によって決まる。
【００２３】
図２に示すように、ゲート電極１２３とソース電極１７３が重なる幅をｄ１、ゲート電極１２３と第１ドレーン電極１７５ａが重なる幅をｄ２ａ、ゲート電極１２３と第２ドレーン電極１７５ｂが重なる幅をｄ２ｂと定義する。ＣｇｄａまたはＣｇｄｂは、ｄ２ａ、ｄ２ｂを調節することによって変更できる。静電容量は二つの電極の重畳面積に比例するので、ｄ２ａを増やせばＣｇｄａが増加し、ｄ２ｂを増やせばＣｇｄｂが増加する。
【００２４】
そして、数式（１）及び（２）のように、Ｃｇｄａの増加によって△Ｖｐａが増加し、Ｃｇｄｂの増加によって△Ｖｐｂが増加する。従って、ｄ２ａ、ｄ２ｂを調節することによって、第１サブ画素領域（Ｐａ）に印加される電圧と第２サブ画素領域（Ｐｂ）に印加される電圧を互いに異ならせることができる。つまり、ｄ２ａ、ｄ２ｂを調節してＣｇｄａをＣｇｄｂより大きくすれば、キックバック現象による電圧下落値である△Ｖｐａと△Ｖｐｂの間には△Ｖｐａ＞△Ｖｐｂの関係が成立する。従って、第１サブ画素領域Ｐａには第２サブ画素領域Ｐｂより低い電圧が印加される。
【００２５】
このようなキックバック現象による電圧下落値である△Ｖｐａと△Ｖｐｂは、残像やフリッカー現象を発生させるので最少化するのが好ましい。シミュレーションの結果、データ電圧が１０Ｖの時、キックバック現象による電圧下落値は０．８乃至０．９Ｖであり、実際測定した結果は０．５乃至１．０Ｖであった。
【００２６】
このように、第１サブ画素領域（Ｐａ）に第２サブ画素領域（Ｐｂ）より低い電圧が印加されれば、視野角側面にどんな現象が発生するかについてＶＡ（Ｖｅｒｔｉｃａｌ ａｌｉｇｎｅｄ）モードを例に検討する。第１サブ画素領域（Ｐａ）と第２サブ画素領域（Ｐｂ）との間には印加される電圧が異なるので、二つのサブ画素領域（Ｐａ、Ｐｂ）間に位置する液晶分子の傾斜角が互いに異なる。従って、図５に示すように、印加された電圧に対する透過率の関係曲線、つまりＶ-Ｔ曲線は互いに異なる。これで、二つの領域（Ｐａ、Ｐｂ）の光学的特性が互いに効果的に補償されて視野角が広くなる。つまり、２つのサブ画素領域に印加する電圧を異ならせることで光透過特性を異ならせる。さらに、キックバック電圧を積極的に活用して同一のサブ画素領域でも反転時と非反転時で光透過特性を異ならせ、視認性の視角依存性を軽減する。特に、視野角の限界点付近で有効である。
【００２７】
より具体的には、二つのサブ画素領域（Ｐａ、Ｐｂ）間に位置する液晶分子の傾斜角が互いに異なることで視野角が改善される。ＶＡモードを例に挙げて説明すると、印加電圧がなければ、液晶分子の液晶軸が画面に対して垂直になり印加電圧が小さければ、僅かながら液晶軸の平行成分が発生して垂直成分が減少し、印加電圧が大きければ、更に画面に対する平行成分が多く垂直成分が少なくなる。よって、両サブ画素領域の一方は印加電圧が小さく傾斜角が大きいが、他方は印加電圧が大きく傾斜角が小さくなる。そのため、隣接した第１および第２サブ画素領域に互いに異なる電圧が印加されると、高輝度のサブ画素領域と低輝度のサブ画素領域とが組み合わされ、両サブ画素領域の位相（またはRetardation）が互いに補償されて液晶パネルの正面から見る光の量と正面から外れた地点から見る光の量との差が減少し、視野角が向上する。
【００２８】
ＴＮモードの場合も同様に両サブ画素領域の位相が互いに補償されて視野角が向上する。ＴＮモードでは、特に視野角限界付近での階調特性劣化については、特定の視角での入力電圧変化に対する輝度変化特性の急速な劣化が軽減される。つまり、特定視角で輝度反転を生じる限界輝度では、高輝度サブ画素領域が輝度反転になっても、低輝度サブ画素領域は正しく動作し、低輝度サブ画素領域が反転を生じる視角になって初めて全面的に輝度反転になり、結果的に視野角が広がる。
【００２９】
これは、ＶＡモードだけでなくＴＮ（Ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）モードやＯＣＢ（Ｏｐｔｉｃａｌ ｃｏｍｐｅｎｓａｔｅｄ ｂｅｎｄ）モードなどにも同じように適用される。また、ドット反転方式だけでなくライン反転方式にも適用できる。さらに、画素領域の分割方法も縦方向の分割のみならず、差流分割や斜め分割にも適用可能である。
【００３０】
次は、本発明の第２実施例による液晶表示装置について説明する。本発明の第２実施例による液晶表示装置用トランジスタ基板が図６に示されている。ここで、前記図面と同じ符号となっているものは同じ機能の同じ部材である。
【００３１】
図６は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図７は図６のＶＩＩ-ＶＩＩ’線による断面図であり、図８は図６の薄膜トランジスタ基板を適用した液晶表示装置の等価回路図である。図６及び図７に示すように、接触層１６３、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂが形成されている。データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂは、データ線１７１とこれに連結された第１及び第２ソース電極１７３ａ、１７３ｂとこれらと分離された第１及び第２ドレーン電極１７５ａ、１７５ｂを含む。第１及び第２ソース電極１７３ａ、１７３ｂは、互いに所定間隔を置いてゲート電極１２３上部にデータ線１７１から突出しており、第１及び第２ドレーン電極１７５ａ、１７５ｂの一側端はそれぞれ第１及び第２ソース電極１７３ａ、１７３ｂの一側に配置されて、それぞれの他側端はゲート線１２１を中心にして両側に位置する第１及び第２画素領域（Ｐａ、Ｐｂ）の内側に延びている。
【００３２】
このように第１薄膜トランジスタは、ゲート電極１２３と、第１ソース電極１７３ａ及び第１ドレーン電極１７５ａから構成されて、第２薄膜トランジスタはゲート電極１２３と、第２ソース電極１７３ｂ及び第２ドレーン電極１７５ｂから構成される。ここで、抵抗性接触層１６３、１６５ａ、１６５ｂは、半導体層１５０とデータ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂが重なる部分にのみ形成されている。ここで、ゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂとの間には静電容量が形成される。この静電容量はゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂが重なる面積にほぼ比例して増減する。本発明の実施例では、第１ドレーン電極１７５ａとゲート線１２１が重なる面積が、第２ドレーン電極１７５ｂとゲート線１２１が重なる面積に比べて大きくすることによって、ゲート線１２１と第１ドレーン電極１７５ａとの間で形成される静電容量が、ゲート線１２１と第２ドレーン電極１７５ｂとの間に形成される静電容量より大きくなるように調節できる。これは、後述するように、第１サブ画素領域に印加される電界を第２サブ画素領域に印加される電界に比べて所定値分低くするためである。
【００３３】
保護膜１８０の上には、第１接触孔１８１と第２接触孔１８２を通じて、第１ドレーン電極１７５ａ及び第２ドレーン電極１７５ｂとそれぞれ連結されている第１及び第２画素電極１９０ａ、１９０ｂが形成されている。第１及び第２薄膜トランジスタには、それぞれ第１画素電極１９０ａと第２画素電極１９０ｂが連結されている。従って、第１画素電極１９０ａが形成された領域を第１サブ画素領域（Ｐａ）とし、第２画素電極１９０ｂが形成された領域を第２サブ画素領域（Ｐｂ）とすれば、一つの画素領域は２つのサブ画素領域から構成されることになる。
【００３４】
前記のように、本発明による第２実施例の液晶表示装置用薄膜トランジスタ基板には、一つの画素領域当り２つの画素電極１９０ａ、１９０ｂと２つの薄膜トランジスタが形成されている。ところが、２つの薄膜トランジスタのそれぞれのドレーン電極１７５ａ、１７５ｂがゲート線１２１と重なる面積を異ならせることによって、一つの画素領域内に位置する二つの画素電極１９０ａ、１９０ｂに印加される電圧の間には少しの差が発生する。このような差は、画素電極電圧のキックバック現象によって発生し、液晶表示装置の視認性を改善する効果がある。以下、キックバック現象と視認性改善効果について詳細に検討する。
【００３５】
一つのデータ線１７１を基準にするとき、一つのゲート線１２１がＯＮになれば二つの薄膜トランジスタ（ＴＦＴ）チャンネルがＯＮになり、これを通じて第１及び第２画素電極１９０ａ、１９０ｂに電圧が印加される。しかし、データ線１７１を通じて第１、２サブ画素領域（Ｐａ、Ｐｂ）に印加される電圧にはキックバック現象が発生する。このようなキックバック現象は、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂの間に形成された寄生容量によって発生する。従って、第１、２サブ画素領域（Ｐａ、Ｐｂ）には初期データ電圧と△Ｖｐの差の分の電圧のみが実際に印加される。
【００３６】
図８でＣｌｃａは、第１画素電極１９０ａと基準電極の間に形成される液晶容量、Ｃｓｔａは維持電極線と第１画素電極１９０ａの間に形成される保持容量、Ｃｌｃｂは第２画素電極１９０ｂと基準電極の間に形成される液晶容量、Ｃｓｔｂは維持電極線と第２画素電極１９０ｂの間に形成される保持容量、Ｃｇｄａ'とのゲート電極１２３と第１ドレーン電極１７５ａとの間に形成される寄生容量、Ｃｇｄｂ'はゲート電極１２３と第２ドレーン電極１７５ｂとの間に形成される寄生容量を示す。ここで、キックバック現象によって下落する電圧値は次の通りである。
【００３７】
【数３】
数式（３）の△Ｖｐａ'は、第１サブ画素領域（Ｐａ）に印加される電圧のキックバック現象による電圧下落値をいう。Ｖｇはゲート線に印加される電圧を意味する。
【００３８】
【数４】
数式（４）の△Ｖｐｂ'は、第２サブ画素領域（Ｐｂ）に印加される電圧のキックバック現象による電圧下落値をいう。数式（３）及び（４）に示すように、キックバック現象による電圧下落値はＣｇｄａ’またはＣｇｄｂ’によって調整可能である。このようなＣｇｄａ’またはＣｇｄｂ’は、ゲート電極１２３及び第１、２ドレーン電極１７５ａ、１７５ｂとの重なる面積によって決定される。
【００３９】
図７に示すように、ゲート電極１２３と第１ソース電極１７３ａが重なる幅をｄ１ａ、ゲート電極１２３と第２ソース電極１７３ｂが重なる幅をｄ１ｂ、ゲート電極１２３と第１ドレーン電極１７５ａが重なる幅をｄ２ａ、ゲート電極１２３と第２ドレーン電極１７５ｂが重なる幅をｄ２ｂと定義する。Ｃｇｄａ’及びＣｇｄｂ’はｄ２ａ、ｄ２ｂを調節することによって変更できる。二つの電極間の静電容量は重なる面積に比例するので、ｄ２ａを増やせばＣｇｄａ’が増加し、ｄ２ｂを増やせばＣｇｄｂ’が増加する。
【００４０】
そして、数式（３）及び（４）に示すように、Ｃｇｄａ’の増加によって△Ｖｐａ’が増加し、Ｃｇｄｂ’の増加によって△Ｖｐｂ’が増加する。従って、ｄ２ａ、ｄ２ｂを調節することによって第１サブ画素領域（Ｐａ）に印加される電圧と第２サブ画素領域（Ｐｂ）に印加される電圧を互いに異ならせることができる。つまり、ｄ２ａ、ｄ２ｂを調節してＣｇｄａ’をＣｇｄｂ’より大きくすれば、キックバック現象による電圧下落値である△Ｖｐａ’と△Ｖｐｂ’との間に△Ｖｐａ’＞△Ｖｐｂ’の関係が成立する。よって、第１サブ画素領域（Ｐａ）には第２サブ画素領域（Ｐｂ）より低い電圧が印加される。
【００４１】
このように、第１サブ画素領域（Ｐａ）に第２サブ画素領域（Ｐｂ）より低い電圧が印加される際に視野角側面にどんな現象が発生するかについて検討する。第１サブ画素領域（Ｐａ）と第２サブ画素領域（Ｐｂ）との間には、印加される電圧が異なるので二つのサブ画素領域（Ｐａ、Ｐｂ）内に位置する液晶分子の傾斜角が互いに異なる。従って、図５に示すように、印加された電圧に対する透過率の関係曲線、つまりＶ-Ｔ曲線は互いに異なる。これによって、二つの領域（Ｐａ、Ｐｂ）の光学的特性が互いに効果的に補償されて視野角が広くなる。
【００４２】
添付した図面に示される一実施例を参照して本発明について説明したが、これは例に過ぎず、当該技術分野における通常の知識を有する者ならば様々な変形や均等な他の実施例を実施することができる。従って、本発明の保護範囲は添付の請求範囲によって決まるべきである。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２】図１のＩＩ-ＩＩ’線による断面図である。
【図３】図１の薄膜トランジスタ基板を適用した液晶表示装置用トランジスタ基板の等価回路図である。
【図４】キックバック現象によるデータ電圧の下落を示すものである。
【図５】印加された電圧に対する透過率の関係曲線である。
【図６】本発明の第２実施例による液晶表示装置用トランジスタ基板の配置図である。
【図７】図６のＶＩＩ-ＶＩＩ’線による断面図である。
【図８】図６の薄膜トランジスタ基板を適用した液晶表示装置用トランジスタ基板の等価回路図である。
【符号の説明】
【００４４】
１２３ ゲート電極
１７３ａ 第１ソース電極
１７３ｂ 第２ソース電極
１７５ａ 第１ドレーン電極
１７５ｂ 第２ドレーン電極
１９０ａ 第１画素電極
１９０ｂ 第２画素電極
【技術分野】
【０００１】
本発明は、液晶表示装置及びそれに用いられる基板に関し、特に視野角が改善された液晶表示装置及びそれに用いられる基板に関するものである。
【背景技術】
【０００２】
一般に液晶表示装置は、基準電極と色フィルターなどが形成されている上部基板と、画素電極及び薄膜トランジスタなどが形成されている下部基板との間に液晶物質を注入する。そして、基準電極と画素電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更させ、これによって光の透過率を調節することで画像を表現する装置である。ところが液晶表示装置は、視野角及び側面視認性が悪いことが大きな短所である。このような短所を解決するために、視野角を広くするための様々な方案が開発されているが、その中でも液晶分子を上下基板に対し垂直に配向して画素電極とその対向電極である基準電極とに一定の切開パターンを形成する方法や、突起を形成する方法が有力視されている。
【０００３】
切開パターンを形成する方法は、画素電極と基準電極とにそれぞれ切開パターンを形成し、これらの切開パターンによって形成されるフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を利用して液晶の傾斜方向を４方向に均等に分散させることで視野角を確保する方法である。突起を形成する方法は、上下基板上に形成されている画素電極と基準電極上にそれぞれ突起を形成して、その突起によって歪曲される電場を利用して液晶分子の横たわる方向を調節する方式である。
【０００４】
そして、切開パターンや突起によって分割されるドメインは、液晶の横たわる方向によっていくつかの種類に分類される。一般には４方向それぞれに対して一種類ずつ４種類に分けられる。この場合、下部基板と傾斜した液晶の長軸とがなす角度を傾斜角（ｔｉｌｔ ａｎｇｌｅ）とすれば、同一な印加電圧に対して互いに異なるドメインの液晶分子の傾斜角は同一であるので、ドメインの光学的特性の補償率が低く、側面視認性に問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前記の問題を解決するために視認性に優れた多重ドメイン液晶表示装置及びそれに用いられるトランジスタ基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するために本発明の薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に第１方向に形成されている第１信号線と、前記絶縁基板上に第２方向に形成されて前記第１信号線と絶縁されて交差している第２信号線と、前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタ、前記第１薄膜トランジスタに連結されている第１画素電極、及び前記第２薄膜トランジスタに連結されている第２画素電極とを含み、前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とは互いに異なる。また、前記目的を達成するために本発明の液晶表示装置は、前記薄膜トランジスタ基板と、前記薄膜トランジスタ基板と対向する基準電極基板と、前記基準電極基板上に形成されている基準電極、及び前記薄膜トランジスタ基板と前記基準電極基板の間に注入されている液晶物質を含む。
【０００７】
さらに、前記目的を達成するために本発明の液晶表示装置用薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に横方向に形成されるゲート線と前記ゲート線に連結されているゲート電極を含むゲート配線と、前記ゲート配線を覆うゲート絶縁膜と、前記ゲート電極上部の前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜上に縦方向に形成されているデータ線と、前記データ線と連結されて前記半導体層上にまで延びているソース電極と、前記半導体層上に前記ソース電極と対向している第１及び第２ドレーン電極を含むデータ配線と、前記データ配線上に形成されて前記第１及び第２ドレーン電極の一部をそれぞれ露出させる第１及び第２接触孔を有する保護膜と、前記保護膜上に形成されて前記第１接触孔を通じて前記第１ドレーン電極と連結される第１画素電極と、前記保護膜上に形成されて前記第２接触孔を通じて前記第２ドレーン電極と連結される第２画素電極とを含み、前記ゲート電極及び前記第１ドレーン電極が重なる面積と前記ゲート電極及び前記第２ドレーン電極が重なる面積が互いに異なるように形成されている。そして、前記ソース電極は第１及び第２ソース電極に分離して形成されている。
【発明の効果】
【０００８】
本発明による液晶表示装置用トランジスタ基板は、サブ画素領域間にキックバック現象による電圧下落値を互いに異ならせることによって、サブ画素領域間に差別電圧の印加を可能にし、視野角を改善することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付した図面を参照して本発明による好ましい一実施例を詳細に説明する。図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２R>２は図１のＩＩ-ＩＩ’線による断面図であり、図３は図１の薄膜トランジスタ基板を適用した液晶表示装置の等価回路図である。
【００１０】
図１及び図２に示されるように、ガラスなどの透明な絶縁基板１１０上にゲート配線１２１、１２３と維持電極線１３１が形成されている。ゲート配線１２１、１２３は横方向に延びているゲート線１２１を含み、ゲート線１２１にゲート電極１２３が連結されている。
【００１１】
維持電極線１３１はゲート線１２１と並んで形成されており、図示していないが枝線を有することもできる。ゲート配線１２１、１２３と維持電極線１３１は、ゲート絶縁膜１４０で覆われており、ゲート絶縁膜１４０上には非晶質シリコンで構成される半導体層１５０が形成されている。半導体層１５０は、ゲート電極１２３と重なって薄膜トランジスタのチャンネル部を形成する。半導体層１５０の上には、リンなどのＮ型不純物が高濃度にドーピングされた非晶質シリコンで構成される抵抗性接触層１６３、１６５ａ、１６５ｂが形成されている。
【００１２】
前記接触層１６３、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、データ配線１７１、１７３、１７５ａ、１７５ｂが形成されている。データ配線１７１、１７３、１７５ａ、１７５ｂは、データ線１７１とこれに連結されたソース電極１７３及びこれらと分離された第１及び第２ドレーン電極１７５ａ、１７５ｂを含む。ソース電極１７３は、ゲート電極１２３上部にデータ線１７１から突出しており、第１及び第２ドレーン電極１７５ａ、１７５ｂは、ソース電極１７３の両側にそれぞれ配置されて、それぞれの一端はゲート線１２１を中心に両側に位置する第１及び第２画素領域（Ｐａ、Ｐｂ）の内側に延びている。ここで、抵抗性接触層１６３、１６５ａ、１６５ｂは、半導体層１５０とデータ配線１７１、１７３、１７５ａ、１７５ｂが重なる部分にのみ形成されている。
【００１３】
前記ゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂの間には静電容量が形成される。この静電容量は、ゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂが重なる面積とほぼ比例して増減する。
【００１４】
本発明の実施例では、第１ドレーン電極１７５ａとゲート線１２１が重なる面積が第２ドレーン電極１７５ｂとゲート線１２１が重なる面積に比べて大きくなるように調節することによって、ゲート線１２１と第１ドレーン電極１７５ａの間に形成される静電容量がゲート線１２１と第２ドレーン電極１７５ｂとの間で形成される静電容量に比べて大きくなるように調節できる。これは、後述する第１のサブ画素領域に印加される電界を、第２のサブ画素領域に印加される電界より所定値分低くするためのものである。
【００１５】
データ配線１７１、１７３、１７５ａ、１７５ｂの上には、保護膜１８０が形成されている。前記保護膜１８０は、第１及び第２ドレーン電極１７５ａ、１７５ｂの一端をそれぞれ露出する第１及び第２接触孔１８１、１８２を有する。
【００１６】
保護膜１８０の上には、第１接触孔１８１と第２接触孔１８２を通じて第１ドレーン電極１７５ａ及び第２ドレーン電極１７５ｂとそれぞれ連結されている第１及び第２画素電極１９０ａ、１９０ｂが形成されている。画素電極１９０ａ、１９０ｂは、ＩＴＯまたはＩＺＯなどの透明な導電物質で構成される。そして、維持電極線１３１には、画素電極１９０ａ、１９０ｂと対向する基準電極の電位が印加されるのが普通である。従って、第１画素電極１９０ａが形成された領域を第１のサブ画素領域（Ｐａ）とし、第２の画素電極１９０ｂが形成された領域を第２サブ画素領域（Ｐｂ）とすれば、一つの画素領域は２つのサブ画素領域から構成されることになる。
【００１７】
このような薄膜トランジスタ基板を使用する液晶表示装置は、次のような構造を有する。このような薄膜トランジスタ基板に対向して基準電極基板が、所定の間隔を置いて配置されており、薄膜トランジスタ基板と基準電極基板との間には液晶物質が注入されている。そして、基準電極基板には、薄膜トランジスタ基板の画素電極との間で液晶容量を形成する基準電極が形成されている。その他にも、基準電極基板上には補償フィルムが付着されており、二つの偏光板が薄膜トランジスタ基板と基準電極基板の外側に配置されている。
【００１８】
以上のように本発明では、一つの画素領域当り一つのソース電極１７３と２つのドレーン電極１７５ａ、１７５ｂが形成されており、一つの画素領域当り画素電極１９０ａ、１９０ｂが２つずつ形成されている。ところが、二つのドレーン電極１７５ａ、１７５ｂがゲート線１２１と重なる面積が異なることによって一つの画素領域内に位置する二つの画素電極１９０ａ、１９０ｂに印加される電圧の間に少しの差が生ずる。このような差は、画素電極電圧のキックバック現象によって発生し、液晶表示装置の視認性を改善する効果がある。以下、キックバック現象と視認性改善効果について詳細に検討する。
【００１９】
データ線を通じて第１、２サブ画素領域（Ｐａ、Ｐｂ）に印加される電圧にはキックバック現象が発生する。図４に示すように、キックバック現象とは、データ線を通じて第１、２サブ画素領域（Ｐａ、Ｐｂ）に印加されたデータ電圧（Ｖｄ）が時間経過につれてゆっくり下落する場合、データ電圧の印加初期に発生する急激な電圧下落現象をいう。図４の△Ｖｐがキックバック現象による電圧下落値を示している。このようなキックバック現象は、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂとの間に形成された寄生容量によって発生する。従って、第１、２サブ画素領域（Ｐａ、Ｐｂ）には、初期データ電圧と△Ｖｐの差に該当する電圧のみが印加される。
【００２０】
図３のＣｌｃａは、第１画素電極１９０ａと基準電極との間に形成される液晶容量、Ｃｓｔａは維持電極線と第１画素電極１９０ａとの間で形成される保持容量、Ｃｌｃｂは第２画素電極１９０ｂと基準電極との間で形成される液晶容量、Ｃｓｔｂは維持電極線と第２画素電極１９０ｂとの間で形成される保持容量、Ｃｇｄａはゲート電極１２３と第１ドレーン電極１７５ａとの間で形成される寄生容量、Ｃｇｄｂはゲート電極１２３と第２ドレーン電極１７５ｂとの間で形成される寄生容量を示す。ここで、キックバック現象によって下落する電圧値は次式のようである。
【００２１】
【数１】
数式（１）の△Ｖｐａは、第１サブ画素領域（Ｐａ）に印加される電圧のキックバック現象による電圧下落値をいう。Ｖｇはゲート線１２１に印加される電圧を意味する。
【００２２】
【数２】
数式２の△Ｖｐｂは、第２サブ画素領域（Ｐｂ）に印加される電圧のキックバック現象による電圧下落値をいう。数式（１）及び（２）に示すように、キックバック現象による電圧下落値はＣｇｄａまたはＣｇｄｂによって調整可能である。このようなＣｇｄａまたはＣｇｄｂは、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂとの重畳面積によって決まる。
【００２３】
図２に示すように、ゲート電極１２３とソース電極１７３が重なる幅をｄ１、ゲート電極１２３と第１ドレーン電極１７５ａが重なる幅をｄ２ａ、ゲート電極１２３と第２ドレーン電極１７５ｂが重なる幅をｄ２ｂと定義する。ＣｇｄａまたはＣｇｄｂは、ｄ２ａ、ｄ２ｂを調節することによって変更できる。静電容量は二つの電極の重畳面積に比例するので、ｄ２ａを増やせばＣｇｄａが増加し、ｄ２ｂを増やせばＣｇｄｂが増加する。
【００２４】
そして、数式（１）及び（２）のように、Ｃｇｄａの増加によって△Ｖｐａが増加し、Ｃｇｄｂの増加によって△Ｖｐｂが増加する。従って、ｄ２ａ、ｄ２ｂを調節することによって、第１サブ画素領域（Ｐａ）に印加される電圧と第２サブ画素領域（Ｐｂ）に印加される電圧を互いに異ならせることができる。つまり、ｄ２ａ、ｄ２ｂを調節してＣｇｄａをＣｇｄｂより大きくすれば、キックバック現象による電圧下落値である△Ｖｐａと△Ｖｐｂの間には△Ｖｐａ＞△Ｖｐｂの関係が成立する。従って、第１サブ画素領域Ｐａには第２サブ画素領域Ｐｂより低い電圧が印加される。
【００２５】
このようなキックバック現象による電圧下落値である△Ｖｐａと△Ｖｐｂは、残像やフリッカー現象を発生させるので最少化するのが好ましい。シミュレーションの結果、データ電圧が１０Ｖの時、キックバック現象による電圧下落値は０．８乃至０．９Ｖであり、実際測定した結果は０．５乃至１．０Ｖであった。
【００２６】
このように、第１サブ画素領域（Ｐａ）に第２サブ画素領域（Ｐｂ）より低い電圧が印加されれば、視野角側面にどんな現象が発生するかについてＶＡ（Ｖｅｒｔｉｃａｌ ａｌｉｇｎｅｄ）モードを例に検討する。第１サブ画素領域（Ｐａ）と第２サブ画素領域（Ｐｂ）との間には印加される電圧が異なるので、二つのサブ画素領域（Ｐａ、Ｐｂ）間に位置する液晶分子の傾斜角が互いに異なる。従って、図５に示すように、印加された電圧に対する透過率の関係曲線、つまりＶ-Ｔ曲線は互いに異なる。これで、二つの領域（Ｐａ、Ｐｂ）の光学的特性が互いに効果的に補償されて視野角が広くなる。つまり、２つのサブ画素領域に印加する電圧を異ならせることで光透過特性を異ならせる。さらに、キックバック電圧を積極的に活用して同一のサブ画素領域でも反転時と非反転時で光透過特性を異ならせ、視認性の視角依存性を軽減する。特に、視野角の限界点付近で有効である。
【００２７】
より具体的には、二つのサブ画素領域（Ｐａ、Ｐｂ）間に位置する液晶分子の傾斜角が互いに異なることで視野角が改善される。ＶＡモードを例に挙げて説明すると、印加電圧がなければ、液晶分子の液晶軸が画面に対して垂直になり印加電圧が小さければ、僅かながら液晶軸の平行成分が発生して垂直成分が減少し、印加電圧が大きければ、更に画面に対する平行成分が多く垂直成分が少なくなる。よって、両サブ画素領域の一方は印加電圧が小さく傾斜角が大きいが、他方は印加電圧が大きく傾斜角が小さくなる。そのため、隣接した第１および第２サブ画素領域に互いに異なる電圧が印加されると、高輝度のサブ画素領域と低輝度のサブ画素領域とが組み合わされ、両サブ画素領域の位相（またはRetardation）が互いに補償されて液晶パネルの正面から見る光の量と正面から外れた地点から見る光の量との差が減少し、視野角が向上する。
【００２８】
ＴＮモードの場合も同様に両サブ画素領域の位相が互いに補償されて視野角が向上する。ＴＮモードでは、特に視野角限界付近での階調特性劣化については、特定の視角での入力電圧変化に対する輝度変化特性の急速な劣化が軽減される。つまり、特定視角で輝度反転を生じる限界輝度では、高輝度サブ画素領域が輝度反転になっても、低輝度サブ画素領域は正しく動作し、低輝度サブ画素領域が反転を生じる視角になって初めて全面的に輝度反転になり、結果的に視野角が広がる。
【００２９】
これは、ＶＡモードだけでなくＴＮ（Ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）モードやＯＣＢ（Ｏｐｔｉｃａｌ ｃｏｍｐｅｎｓａｔｅｄ ｂｅｎｄ）モードなどにも同じように適用される。また、ドット反転方式だけでなくライン反転方式にも適用できる。さらに、画素領域の分割方法も縦方向の分割のみならず、差流分割や斜め分割にも適用可能である。
【００３０】
次は、本発明の第２実施例による液晶表示装置について説明する。本発明の第２実施例による液晶表示装置用トランジスタ基板が図６に示されている。ここで、前記図面と同じ符号となっているものは同じ機能の同じ部材である。
【００３１】
図６は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図７は図６のＶＩＩ-ＶＩＩ’線による断面図であり、図８は図６の薄膜トランジスタ基板を適用した液晶表示装置の等価回路図である。図６及び図７に示すように、接触層１６３、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂが形成されている。データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂは、データ線１７１とこれに連結された第１及び第２ソース電極１７３ａ、１７３ｂとこれらと分離された第１及び第２ドレーン電極１７５ａ、１７５ｂを含む。第１及び第２ソース電極１７３ａ、１７３ｂは、互いに所定間隔を置いてゲート電極１２３上部にデータ線１７１から突出しており、第１及び第２ドレーン電極１７５ａ、１７５ｂの一側端はそれぞれ第１及び第２ソース電極１７３ａ、１７３ｂの一側に配置されて、それぞれの他側端はゲート線１２１を中心にして両側に位置する第１及び第２画素領域（Ｐａ、Ｐｂ）の内側に延びている。
【００３２】
このように第１薄膜トランジスタは、ゲート電極１２３と、第１ソース電極１７３ａ及び第１ドレーン電極１７５ａから構成されて、第２薄膜トランジスタはゲート電極１２３と、第２ソース電極１７３ｂ及び第２ドレーン電極１７５ｂから構成される。ここで、抵抗性接触層１６３、１６５ａ、１６５ｂは、半導体層１５０とデータ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂが重なる部分にのみ形成されている。ここで、ゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂとの間には静電容量が形成される。この静電容量はゲート線１２１と第１及び第２ドレーン電極１７５ａ、１７５ｂが重なる面積にほぼ比例して増減する。本発明の実施例では、第１ドレーン電極１７５ａとゲート線１２１が重なる面積が、第２ドレーン電極１７５ｂとゲート線１２１が重なる面積に比べて大きくすることによって、ゲート線１２１と第１ドレーン電極１７５ａとの間で形成される静電容量が、ゲート線１２１と第２ドレーン電極１７５ｂとの間に形成される静電容量より大きくなるように調節できる。これは、後述するように、第１サブ画素領域に印加される電界を第２サブ画素領域に印加される電界に比べて所定値分低くするためである。
【００３３】
保護膜１８０の上には、第１接触孔１８１と第２接触孔１８２を通じて、第１ドレーン電極１７５ａ及び第２ドレーン電極１７５ｂとそれぞれ連結されている第１及び第２画素電極１９０ａ、１９０ｂが形成されている。第１及び第２薄膜トランジスタには、それぞれ第１画素電極１９０ａと第２画素電極１９０ｂが連結されている。従って、第１画素電極１９０ａが形成された領域を第１サブ画素領域（Ｐａ）とし、第２画素電極１９０ｂが形成された領域を第２サブ画素領域（Ｐｂ）とすれば、一つの画素領域は２つのサブ画素領域から構成されることになる。
【００３４】
前記のように、本発明による第２実施例の液晶表示装置用薄膜トランジスタ基板には、一つの画素領域当り２つの画素電極１９０ａ、１９０ｂと２つの薄膜トランジスタが形成されている。ところが、２つの薄膜トランジスタのそれぞれのドレーン電極１７５ａ、１７５ｂがゲート線１２１と重なる面積を異ならせることによって、一つの画素領域内に位置する二つの画素電極１９０ａ、１９０ｂに印加される電圧の間には少しの差が発生する。このような差は、画素電極電圧のキックバック現象によって発生し、液晶表示装置の視認性を改善する効果がある。以下、キックバック現象と視認性改善効果について詳細に検討する。
【００３５】
一つのデータ線１７１を基準にするとき、一つのゲート線１２１がＯＮになれば二つの薄膜トランジスタ（ＴＦＴ）チャンネルがＯＮになり、これを通じて第１及び第２画素電極１９０ａ、１９０ｂに電圧が印加される。しかし、データ線１７１を通じて第１、２サブ画素領域（Ｐａ、Ｐｂ）に印加される電圧にはキックバック現象が発生する。このようなキックバック現象は、ゲート電極１２３と第１、２ドレーン電極１７５ａ、１７５ｂの間に形成された寄生容量によって発生する。従って、第１、２サブ画素領域（Ｐａ、Ｐｂ）には初期データ電圧と△Ｖｐの差の分の電圧のみが実際に印加される。
【００３６】
図８でＣｌｃａは、第１画素電極１９０ａと基準電極の間に形成される液晶容量、Ｃｓｔａは維持電極線と第１画素電極１９０ａの間に形成される保持容量、Ｃｌｃｂは第２画素電極１９０ｂと基準電極の間に形成される液晶容量、Ｃｓｔｂは維持電極線と第２画素電極１９０ｂの間に形成される保持容量、Ｃｇｄａ'とのゲート電極１２３と第１ドレーン電極１７５ａとの間に形成される寄生容量、Ｃｇｄｂ'はゲート電極１２３と第２ドレーン電極１７５ｂとの間に形成される寄生容量を示す。ここで、キックバック現象によって下落する電圧値は次の通りである。
【００３７】
【数３】
数式（３）の△Ｖｐａ'は、第１サブ画素領域（Ｐａ）に印加される電圧のキックバック現象による電圧下落値をいう。Ｖｇはゲート線に印加される電圧を意味する。
【００３８】
【数４】
数式（４）の△Ｖｐｂ'は、第２サブ画素領域（Ｐｂ）に印加される電圧のキックバック現象による電圧下落値をいう。数式（３）及び（４）に示すように、キックバック現象による電圧下落値はＣｇｄａ’またはＣｇｄｂ’によって調整可能である。このようなＣｇｄａ’またはＣｇｄｂ’は、ゲート電極１２３及び第１、２ドレーン電極１７５ａ、１７５ｂとの重なる面積によって決定される。
【００３９】
図７に示すように、ゲート電極１２３と第１ソース電極１７３ａが重なる幅をｄ１ａ、ゲート電極１２３と第２ソース電極１７３ｂが重なる幅をｄ１ｂ、ゲート電極１２３と第１ドレーン電極１７５ａが重なる幅をｄ２ａ、ゲート電極１２３と第２ドレーン電極１７５ｂが重なる幅をｄ２ｂと定義する。Ｃｇｄａ’及びＣｇｄｂ’はｄ２ａ、ｄ２ｂを調節することによって変更できる。二つの電極間の静電容量は重なる面積に比例するので、ｄ２ａを増やせばＣｇｄａ’が増加し、ｄ２ｂを増やせばＣｇｄｂ’が増加する。
【００４０】
そして、数式（３）及び（４）に示すように、Ｃｇｄａ’の増加によって△Ｖｐａ’が増加し、Ｃｇｄｂ’の増加によって△Ｖｐｂ’が増加する。従って、ｄ２ａ、ｄ２ｂを調節することによって第１サブ画素領域（Ｐａ）に印加される電圧と第２サブ画素領域（Ｐｂ）に印加される電圧を互いに異ならせることができる。つまり、ｄ２ａ、ｄ２ｂを調節してＣｇｄａ’をＣｇｄｂ’より大きくすれば、キックバック現象による電圧下落値である△Ｖｐａ’と△Ｖｐｂ’との間に△Ｖｐａ’＞△Ｖｐｂ’の関係が成立する。よって、第１サブ画素領域（Ｐａ）には第２サブ画素領域（Ｐｂ）より低い電圧が印加される。
【００４１】
このように、第１サブ画素領域（Ｐａ）に第２サブ画素領域（Ｐｂ）より低い電圧が印加される際に視野角側面にどんな現象が発生するかについて検討する。第１サブ画素領域（Ｐａ）と第２サブ画素領域（Ｐｂ）との間には、印加される電圧が異なるので二つのサブ画素領域（Ｐａ、Ｐｂ）内に位置する液晶分子の傾斜角が互いに異なる。従って、図５に示すように、印加された電圧に対する透過率の関係曲線、つまりＶ-Ｔ曲線は互いに異なる。これによって、二つの領域（Ｐａ、Ｐｂ）の光学的特性が互いに効果的に補償されて視野角が広くなる。
【００４２】
添付した図面に示される一実施例を参照して本発明について説明したが、これは例に過ぎず、当該技術分野における通常の知識を有する者ならば様々な変形や均等な他の実施例を実施することができる。従って、本発明の保護範囲は添付の請求範囲によって決まるべきである。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２】図１のＩＩ-ＩＩ’線による断面図である。
【図３】図１の薄膜トランジスタ基板を適用した液晶表示装置用トランジスタ基板の等価回路図である。
【図４】キックバック現象によるデータ電圧の下落を示すものである。
【図５】印加された電圧に対する透過率の関係曲線である。
【図６】本発明の第２実施例による液晶表示装置用トランジスタ基板の配置図である。
【図７】図６のＶＩＩ-ＶＩＩ’線による断面図である。
【図８】図６の薄膜トランジスタ基板を適用した液晶表示装置用トランジスタ基板の等価回路図である。
【符号の説明】
【００４４】
１２３ ゲート電極
１７３ａ 第１ソース電極
１７３ｂ 第２ソース電極
１７５ａ 第１ドレーン電極
１７５ｂ 第２ドレーン電極
１９０ａ 第１画素電極
１９０ｂ 第２画素電極
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に第１方向に形成されている第１信号線と、
前記絶縁基板上に第２方向に形成されて、前記第１信号線と絶縁されて交差している第２信号線と、
前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、
前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタと、
前記第１薄膜トランジスタに連結されている第１画素電極と、
前記第２薄膜トランジスタに連結されている第２画素電極とを含み、
前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とが互いに異なる薄膜トランジスタ基板。
【請求項２】
請求項１に記載の薄膜トランジスタ基板と、
前記薄膜トランジスタ基板と対向する基準電極基板と、
前記基準電極基板上に形成されている基準電極と、
前記薄膜トランジスタ基板と前記基準電極基板との間に注入されている液晶物質とを含む液晶表示装置。
【請求項３】
絶縁基板と、
前記絶縁基板上に横方向に形成されているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート電極上部の前記ゲート絶縁膜上に形成されている半導体層と、
前記ゲート絶縁膜上に縦方向に形成されているデータ線、前記データ線と連結されて前記半導体層上にまで延びているソース電極、前記半導体層上に前記ソース電極と対向している第１及び第２ドレーン電極とを含むデータ配線と、
前記データ配線上に形成されて前記第１及び第２ドレーン電極の一部をそれぞれ露出する第１及び第２接触孔を有する保護膜と、
前記保護膜上に形成されて前記第１接触孔を通じて前記第１ドレーン電極と連結される第１画素電極と、
前記保護膜上に形成されて前記第２接触孔を通じて前記第２ドレーン電極と連結される第２画素電極とを含み、
前記ゲート電極及び前記第１ドレーン電極が重なる面積と前記ゲート電極及び前記第２ドレーン電極が重なる面積とが互いに異なるように形成されている液晶表示装置用薄膜トランジスタ基板。
【請求項４】
前記ソース電極は、第１及び第２ソース電極に分離されて形成されている請求項３に記載の液晶表示装置用薄膜トランジスタ基板。
【請求項１】
絶縁基板と、
前記絶縁基板上に第１方向に形成されている第１信号線と、
前記絶縁基板上に第２方向に形成されて、前記第１信号線と絶縁されて交差している第２信号線と、
前記第１信号線及び前記第２信号線に連結されている第１薄膜トランジスタと、
前記第１薄膜トランジスタが連結されている前記第１信号線及び前記第２信号線に連結されている第２薄膜トランジスタと、
前記第１薄膜トランジスタに連結されている第１画素電極と、
前記第２薄膜トランジスタに連結されている第２画素電極とを含み、
前記第１薄膜トランジスタの第１ドレーン電極及びゲート電極の間に形成される第１静電容量と、前記第２薄膜トランジスタの第２ドレーン電極及びゲート電極の間に形成される第２静電容量とが互いに異なる薄膜トランジスタ基板。
【請求項２】
請求項１に記載の薄膜トランジスタ基板と、
前記薄膜トランジスタ基板と対向する基準電極基板と、
前記基準電極基板上に形成されている基準電極と、
前記薄膜トランジスタ基板と前記基準電極基板との間に注入されている液晶物質とを含む液晶表示装置。
【請求項３】
絶縁基板と、
前記絶縁基板上に横方向に形成されているゲート線及び前記ゲート線に連結されているゲート電極を含むゲート配線と、
前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート電極上部の前記ゲート絶縁膜上に形成されている半導体層と、
前記ゲート絶縁膜上に縦方向に形成されているデータ線、前記データ線と連結されて前記半導体層上にまで延びているソース電極、前記半導体層上に前記ソース電極と対向している第１及び第２ドレーン電極とを含むデータ配線と、
前記データ配線上に形成されて前記第１及び第２ドレーン電極の一部をそれぞれ露出する第１及び第２接触孔を有する保護膜と、
前記保護膜上に形成されて前記第１接触孔を通じて前記第１ドレーン電極と連結される第１画素電極と、
前記保護膜上に形成されて前記第２接触孔を通じて前記第２ドレーン電極と連結される第２画素電極とを含み、
前記ゲート電極及び前記第１ドレーン電極が重なる面積と前記ゲート電極及び前記第２ドレーン電極が重なる面積とが互いに異なるように形成されている液晶表示装置用薄膜トランジスタ基板。
【請求項４】
前記ソース電極は、第１及び第２ソース電極に分離されて形成されている請求項３に記載の液晶表示装置用薄膜トランジスタ基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００４−１６３９４３（Ｐ２００４−１６３９４３Ａ）
【公開日】平成１６年６月１０日（２００４．６．１０）
【国際特許分類】
【出願番号】特願２００３−３８０２４７（Ｐ２００３−３８０２４７）
【出願日】平成１５年１１月１０日（２００３．１１．１０）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【Ｆターム（参考）】
【公開日】平成１６年６月１０日（２００４．６．１０）
【国際特許分類】
【出願日】平成１５年１１月１０日（２００３．１１．１０）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【Ｆターム（参考）】
[ Back to top ]