液晶表示装置
【課題】接触検出機能を兼ね備えた液晶表示装置を低コストで提供することを目的とする。
【解決手段】絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した第1検出要素と、第1方向に交差する第2方向に延在する第2検出要素と、前記第1検出要素と前記第2検出要素との間に介在する絶縁膜と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第1検出要素と前記第2検出要素との間の静電容量の変化を検出する検出回路と、を備えたことを特徴とする液晶表示装置。
【解決手段】絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した第1検出要素と、第1方向に交差する第2方向に延在する第2検出要素と、前記第1検出要素と前記第2検出要素との間に介在する絶縁膜と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第1検出要素と前記第2検出要素との間の静電容量の変化を検出する検出回路と、を備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、液晶表示装置に関する。
【背景技術】
【0002】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。
【0003】
例えば、特許文献1によれば、第1ポラライザー及び第2ポラライザーと、第1ポラライザーと第2ポラライザーとの間に配置された第1基板及び第2基板と、第1基板と第2基板との間にではなく第1ポラライザーと第2ポラライザーとの間に配置されたタッチ感知要素とを備えた液晶ディスプレイ・タッチ・スクリーンが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−199093号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
この発明の目的は、接触検出機能を兼ね備えた液晶表示装置を低コストで提供することにある。
【課題を解決するための手段】
【0006】
この発明の一態様によれば、
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した配線と、前記配線を覆う第1絶縁膜と、前記第1絶縁膜の上に配置され第1方向に交差する第2方向に延在するとともに前記配線の直上の一部に第1方向に延在するスリットが形成された容量線と、前記容量線を覆う第2絶縁膜と、前記第2絶縁膜の上において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、を備えたことを特徴とする液晶表示装置が提供される。
【0007】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した容量線と、前記容量線を覆う絶縁膜と、前記絶縁膜の上方において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、前記絶縁膜の上方において前記画素電極の間に配置され第1方向に交差する第2方向に延在した配線と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、を備えたことを特徴とする液晶表示装置が提供される。
【0008】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した第1検出要素と、第1方向に交差する第2方向に延在する第2検出要素と、前記第1検出要素と前記第2検出要素との間に介在する絶縁膜と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第1検出要素と前記第2検出要素との間の静電容量の変化を検出する検出回路と、を備え、前記第1検出要素及び前記第2検出要素の少なくとも一方は、前記液晶層の駆動に必要な液晶駆動要素であることを特徴とする液晶表示装置が提供される。
【発明の効果】
【0009】
この発明によれば、接触検出機能を兼ね備えた液晶表示装置を低コストで提供することができる。
【図面の簡単な説明】
【0010】
【図1】図1は、この発明の一実施の形態における液晶表示装置の構成を概略的に示す図である。
【図2】図2は、図1に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図3】図3は、図2に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図4】図4は、図3に示した画素をA−B線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図5】図5は、図3に示した画素をC−D線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図6】図6は、図2に示したアレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図7】図7は、図6に示した画素をE−F線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図8】図8は、画素表示モードにおける画像信号の書き込みを説明するための図である。
【図9】図9は、検出モードにおける検出信号の書き込み及び検出動作を説明するための図である。
【図10】図10は、画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図である。
【図11】図11は、図3に示した画素をC−D線で切断した液晶表示パネルの他の断面構造を概略的に示す図である。
【図12】図12は、図11に示したシールド電極を概略的に示す平面図である。
【図13】図13は、図2に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。
【図14】図14は、図2に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。
【図15】図15は、図14に示した容量線と補強容量線との接続状態を概略的に示す平面図である。
【図16】図16は、図2に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。
【図17】図17は、図16に示した容量線と補強容量線との接続状態を概略的に示す平面図である。
【図18】図18は、アレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図19】図19は、図18に示した画素をE−F線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図20】図20は、アレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図21】図21は、図18に示した画素をE−F線で切断した液晶表示パネルの他の断面構造を概略的に示す図である。
【図22】図22は、図18に示した画素をE−F線で切断した液晶表示パネルLPNの他の断面構造を概略的に示す図である。
【図23】図23は、TNモードの液晶表示パネルを構成するアレイ基板の画素の構造を対向基板の側から見た概略平面図である。
【図24】図24は、図23に示した画素をG−H線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【発明を実施するための形態】
【0011】
以下、本発明の一態様について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0012】
図1は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【0013】
すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3、液晶表示パネルLPNを照明するバックライト4などを備えている。
【0014】
液晶表示パネルLPNは、アレイ基板(第1基板)ARと、アレイ基板ARに対向して配置された対向基板(第2基板)CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数)。
【0015】
バックライト4は、図示した例では、アレイ基板ARの背面側に配置されている。このような場合、対向基板CTの側に表示面及び接触を検出する検出面が形成されるが、バックライト4が対向基板CTの側に配置された場合には、アレイ基板ARの側に表示面及び検出面が形成される。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【0016】
図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。
【0017】
アレイ基板ARは、アクティブエリアACTにおいて、X方向に沿ってそれぞれ延出したn本のゲート配線G(G1〜Gn)及びn本の容量線C(C1〜Cn)、X方向に交差するY方向に沿ってそれぞれ延出したm本のソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたm×n個のスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続されたm×n個の画素電極PE、容量線Cの一部であり前記画素電極PEと向かい合う対向電極CEなどを備えている。保持容量Csは、容量線Cと画素電極PEとの間に形成される。液晶層LQは、画素電極PEと対向電極CEとの間に介在する。
【0018】
各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、第3駆動回路CDに接続されている。これらの第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDは、アレイ基板ARに形成され、駆動ICチップ2と接続されている。
【0019】
図示した例では、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARの上に実装されている。なお、フレキシブル配線基板の図示は省略しており、アレイ基板ARには、フレキシブル配線基板を接続するための端子Tが形成されている。これらの端子Tは、各種配線を介して駆動ICチップ2に接続されている。
【0020】
本実施形態において、駆動ICチップ2は、アクティブエリアACTに画像を表示する画像表示モードにおいて各画素PXの画素電極PEに画像信号を書き込むのに必要な制御を行う画像信号書込回路2Aと、検出面において物体の接触を検出する検出モードにおいて容量線Cとソース配線Sとの間の静電容量の変化を検出する検出回路2Bと、を備えている。詳細については後述する。
【0021】
また、図示した例の液晶表示パネルLPNは、アレイ基板ARに画素電極PE及び対向電極CEを備え、これらの間に形成される横電界(すなわち、基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングするFringe Field Switching(FFS)モードを適用している。
【0022】
まず、本実施形態における第1構成例の液晶表示パネルLPNについて説明する。
【0023】
図3は、図2に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。
【0024】
ゲート配線GはX方向に延在している。ソース配線SはY方向に延在している。スイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置され、例えば、薄膜トランジスタ(TFT)によって構成されている。このスイッチング素子SWは、半導体層SCを備えている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。
【0025】
スイッチング素子SWのゲート電極WGは、半導体層SCの直上に位置し、ゲート配線Gに電気的に接続されている(図示した例では、ゲート電極WGは、ゲート配線Gと一体的に形成されている)。スイッチング素子SWのソース電極WSは、ソース配線Sに電気的に接続されている(図示した例では、ソース電極WSは、ソース配線Sと一体的に形成されている)。スイッチング素子SWのドレイン電極WDは、画素電極PEに電気的に接続されている。
【0026】
容量線Cは、X方向に延在している。すなわち、容量線Cは、各画素PXに配置されるとともにソース配線Sの上方に延在し、X方向に隣接する各画素PXに共通である。この容量線Cは、各画素PXに対応して形成された対向電極CEを含んでいる。各対向電極CEは、一体的に形成され、ソース配線Sの上方で互いに電気的に接続されている。図示した例では、容量線Cは、Y方向に隣接する2つのゲート配線Gの間においてX方向に並んだ1行分の複数の画素PXに対して共通である。
【0027】
このような容量線Cのうち、ソース配線Sの直上の一部には、Y方向に延在するスリットCSLが形成されている。図示した例では、スリットCSLは、同一ソース配線Sの直上において、2箇所に形成されている。これらの各スリットCSLは、隣接する2本のゲート配線Gのそれぞれの近傍から、これらのゲート配線Gの間の略中央に向かってそれぞれ延在している。換言すると、X方向に隣接する各対向電極CEは、隣接する2本のゲート配線Gの間の略中央において、ソース配線Sの上方で接続されている。
【0028】
各画素PXの画素電極PEは、対向電極CEの上方に配置されている。各画素電極PEは、各画素PXにおいて画素形状に対応した島状、例えば、略四角形に形成されている。これらの画素電極PEは、各々スイッチング素子SWのドレイン電極WDに接続されている。このような各画素電極PEには、スリットPSLが形成されている。図示した例では、1画素電極PEにつき、4本のスリットPSLがY方向に延在している。勿論、これらのスリットPSLは、対向電極CEの上方に形成されている。
【0029】
図4は、図3に示した画素PXをA−B線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0030】
すなわち、アレイ基板ARは、ガラス板などの光透過性を有する絶縁基板20を用いて形成されている。このアレイ基板ARは、絶縁基板20の内面(すなわち液晶層LQに対向する面)にスイッチング素子SWを備えている。ここに示したスイッチング素子SWは、トップゲート型の薄膜トランジスタである。半導体層SCは、絶縁基板20の上に配置されている。このような半導体層SCは、ゲート絶縁膜21によって覆われている。また、ゲート絶縁膜21は、絶縁基板20の上にも配置されている。
【0031】
スイッチング素子SWのゲート電極WGは、ゲート絶縁膜21の上に配置され、半導体層SCの直上に位置している。このようなゲート電極WGは、第1層間絶縁膜22によって覆われている。また、第1層間絶縁膜22は、ゲート絶縁膜21の上にも配置されている。これらのゲート絶縁膜21及び第1層間絶縁膜22は、例えば窒化シリコン(SiN)などの無機系材料によって形成されている。
【0032】
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜22の上に配置されている。これらのソース電極WS及びドレイン電極WDは、ゲート絶縁膜21及び第1層間絶縁膜22を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。これらのゲート電極WG、ソース電極WS、及び、ドレイン電極WDは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【0033】
ソース電極WS及びドレイン電極WDは、有機絶縁膜23によって覆われている。また、この有機絶縁膜23は、第1層間絶縁膜22の上にも配置されている。
【0034】
容量線Cあるいは対向電極CEは、有機絶縁膜23の上に配置されている。容量線Cあるいは対向電極CEは、第2層間絶縁膜24によって覆われている。また、この第2層間絶縁膜24は、有機絶縁膜23の上にも配置されている。
【0035】
画素電極PEは、第2層間絶縁膜24の上に配置さている。この画素電極PEは、有機絶縁膜23及び第2層間絶縁膜24を貫通するコンタクトホールを介してドレイン電極WDに接続されている。この画素電極PEには、スリットPSLが形成されている。容量線Cあるいは対向電極CEと、画素電極PEとは、ともに光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。第2層間絶縁膜24を介して向かい合う画素電極PEと対向電極CEとは保持容量CSを形成する。画素電極PEは、配向膜25によって覆われている。この配向膜25は、アレイ基板ARの液晶層LQに接する面に配置されている。
【0036】
一方、対向基板CTは、ガラス板などの光透過性を有する絶縁基板30を用いて形成されている。この対向基板CTは、絶縁基板30の内面(すなわち液晶層LQに対向する面)に、各画素PXを区画するブラックマトリクス31及びカラーフィルタ32を備えている。
【0037】
ブラックマトリクス31は、絶縁基板30上において、アレイ基板ARに設けられたゲート配線Gやソース配線S、さらにはスイッチング素子SWなどの配線部に対向するように配置されている。このブラックマトリクス31は、例えば黒色に着色された樹脂材料やクロム(Cr)などの遮光性の金属材料によって形成されている。
【0038】
カラーフィルタ32は、絶縁基板30の上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【0039】
上述したような横電界を利用した液晶モードにおいては、対向基板CTの液晶層LQに接する面が平坦であることが望ましく、対向基板CTは、さらに、ブラックマトリクス31及びカラーフィルタ32の表面の凹凸を平坦化するオーバーコート層33を備えている。図示した例では、オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に配置されている。オーバーコート層33は、配向膜34によって覆われている。配向膜34は、対向基板CTの液晶層LQに接する面に配置されている。配向膜25及び34は、例えばポリイミドによって形成されている。
【0040】
上述したようなアレイ基板ARと対向基板CTとは、それぞれの配向膜25及び配向膜34が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ)が配置され、これにより、所定のギャップが形成される。アレイ基板ARと対向基板CTとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
【0041】
液晶層LQは、これらのアレイ基板ARの配向膜25と対向基板CTの配向膜34との間に形成されたギャップに封入された液晶組成物によって構成されている。
【0042】
液晶表示パネルLPNの一方の外面、すなわちアレイ基板ARを構成する絶縁基板20の外面には、偏光板PL1が配置されている。また、液晶表示パネルLPNの他方の外面、すなわち対向基板CTを構成する絶縁基板30の外面には、偏光板PL2が配置されている。特に、図示した例では、絶縁基板30と偏光板PL2との間には、シールド電極は介在していない。
【0043】
図5は、図3に示した画素PXをC−D線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。なお、図4を参照して説明した構成と同一構成については同一の参照符号を付して詳細な説明を省略する。
【0044】
ソース配線Sは、第1層間絶縁膜22の上に配置されている。上述したように、ソース配線Sは、図示しないソース電極と一体的に形成されており、ソース電極と同一層に配置されている。ソース配線Sは、ソース電極と同様に、有機絶縁膜23によって覆われている。
【0045】
対向電極CEは、隣接する2本のソース配線Sの間に配置されている。これらのソース配線Sの直上には、容量線Cに形成されたスリットCSLが位置している。スリットCSLが形成された位置では、有機絶縁膜23の上に第2層間絶縁膜24が配置されている。画素電極PEは、第2層間絶縁膜24の上において対向電極CEと向かい合っている。画素電極PEのスリットPSLは、例えば5〜6μmのピッチで形成されている。
【0046】
アレイ基板ARと対向基板CTとの間のギャップ、つまり、配向膜25と配向膜34との間の液晶層LQの層厚は、例えば、3μmである。
【0047】
また、対向基板CTのブラックマトリクス31は、ソース配線Sの直上であって、容量線CのスリットCSLの上方に位置している。
【0048】
図5に示した例においては、偏光板PL1と向かい合う側に、図示しないバックライトが配置され、偏光板PL2の表面が検出面となる。また、この図5に示した例においては、有機絶縁膜23はソース配線Sを覆うとともに容量線Cの下地となる第1絶縁膜に相当し、第2層間絶縁膜24は容量線Cを覆うとともに画素電極PEの下地となる第2絶縁膜に相当する。また、ソース配線S及び容量線Cはそれぞれ液晶層LQの駆動に必要な液晶駆動要素に相当するとともに物体の検出に必要な検出要素に相当し、第2層間絶縁膜24は2つの検出要素の間に介在する絶縁膜に相当する。
【0049】
図6は、図2に示した液晶表示パネルLPNの他の断面構造を概略的に示す図である。この図6に示した例では、スイッチング素子SWがアモルファスシリコンの半導体層SCを具備した点と、容量線Cにスリットが形成されていない点とで図3に示した例と相違している。
【0050】
ゲート配線Gの一部は、スイッチング素子SWのゲート電極WGをなしている。アモルファスシリコンからなる半導体層SCは、ゲート電極WGの直上に位置している。容量線Cは、X方向に延在し、帯状に形成されている。すなわち、この容量線Cには、スリットが形成されていない。この容量線Cは、各画素PXに対応して形成された対向電極CEを含んでいる。なお、他の構成については、図3に示した例と同一である。
【0051】
図7は、図6に示した画素PXをE−F線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0052】
アレイ基板ARにおいて、対向電極CEを含む容量線Cは、絶縁基板20の上に配置され、第1層間絶縁膜21によって覆われている。ソース配線Sは、第1層間絶縁膜21の上に配置され、有機絶縁膜23によって覆われている。ソース配線Sの直下の容量線Cには、スリットは形成されていない。画素電極PEは、有機絶縁膜23の上に配置されている。アレイ基板ARの他の構成や対向基板CTの構成については、図5に示した例と同一である。
【0053】
次に、上述した構成の液晶表示パネルLPNを備えた液晶表示装置における画像表示モード及び検出モードについて説明する。
【0054】
図8は、画素表示モードにおける画像信号の書き込みを説明するための図である。
【0055】
画像信号書込回路2Aは、第1駆動回路GDを制御して各ゲート配線Gに対して図示しないスイッチング素子SWをオン状態とする制御信号を出力する。また、画像信号書込回路2Aは、第2駆動回路SDを制御して各ソース配線Sに対して画像信号を出力する。ソース配線Sに出力された画像信号は、オン状態のスイッチング素子SWを介して図示しない画素電極PEに書き込まれる。一方で、画像信号書込回路2Aは、第3駆動回路CDを制御して各容量線Cに対してコモン電圧を印加する。
【0056】
これにより、画素電極PEと容量線Cの対向電極CEとの間の液晶層LQに対し、画像信号相当の電圧が印加される。液晶層LQでは、印加された電圧に応じて液晶分子が配向し、液晶層LQを透過する光に対する変調率が変化する。このため、バックライトから出射され液晶表示パネルLPNに入射したバックライト光は、画素電極PE−対向電極CE間の電圧に依存して選択的に偏光板PL2を透過する。これにより、表示面に画像信号に対応した画像が表示される。
【0057】
図9は、検出モードにおける検出信号の書き込み及び検出動作を説明するための図である。なお、検出モードにおいては、画素電極PEはフローティングの状態にある。
【0058】
検出回路2Bは、第3駆動回路CDを制御して容量線Cに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。このとき、第3駆動回路CDは、複数の容量線C、図示した例では、隣り合う4本の容量線Cに対して同時に検出信号を書き込む。これは、容量線Cを複数本ずつ束ねてブロックを形成し、これらの容量線Cを検出要素として利用するものである。詳述しないが、第3駆動回路CDは、例えば、各容量線Cに接続された1以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせて容量線Cにコモン電圧を印加するのに対して、検出モードにおいては複数本の容量線Cに接続さえたスイッチを同時にオンさせて検出信号を書き込む。
【0059】
一方で、検出回路2Bは、第2駆動回路SDを制御して各ソース配線Sをプリチャージする。容量線Cには交流の検出信号が書き込まれるため、ソース配線Sの電位が変動する。検出回路2Bは、このときのソース配線Sの電位変動を読み取る。検出面に物体が接近または接触した場合には、容量線Cとソース配線Sとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Sの電位変動も変化する。このため、検出回路2Bでは、ソース配線Sの電位変動の変化もしくは電流値の変化をモニタすることにより、容量線Cとソース配線Sとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。
【0060】
なお、第2駆動回路SDは、複数のソース配線S、図示した例では、隣り合う12本のソース配線Sから同時に電位変動もしくは電流値変動を読み取る。これは、ソース配線Sを複数本ずつ束ねてブロックを形成し、これらのソース配線Sを検出要素として利用するものである。詳述しないが、第2駆動回路SDは、例えば、各ソース配線Sに接続された1以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせてソース配線Sに画像信号を書き込むのに対して、検出モードにおいては複数本のソース配線Sに接続さえたスイッチを同時にオンさせてプリチャージした後に電位変動もしくは電流値変動を読み取る。
【0061】
なお、図示した例では、容量線Cに検出信号を書き込み、ソース配線Sから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Sに検出信号を書き込み、容量線Cから静電容量の変化に伴った電位変動を読み取っても良い。また、検出モードにおいて、容量線C及びソース配線Sを束ねる本数については必要な検出感度に応じて適宜設定される。
【0062】
また、この検出モードにおいて、検出要素である容量線Cやソース配線Sの束ねる組み合わせをタイミング毎に変えても良い。例えば、第1のタイミングでは、隣り合った複数本の検出要素(容量線Cやソース配線S)を束ね、第2のタイミングでは、適度に束ねる組み合わせを変えることで、検出の精度を改善する事ができる。たとえば、最初に束ねた複数本と隣接する複数本から半分ずつの検出要素を束ねたり、1本おきの検出要素を束ねたり、2本おきの検出要素を束ねるなどしても良い。このような束ねる組み合わせは、各検出要素に接続されたスイッチの組み合わせで自在に変更可能である。
【0063】
図10は、画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図である。
【0064】
フレーム周波数が60Hzの場合、1フレーム期間は約16.6msである。1フレームは、画像信号書込期間と、これに続く検出期間とを含んでいる。検出期間は、例えば、次フレームの画像信号書込期間までのブランキング期間である。検出期間においては、上述したように、ソース配線S及び容量線Cを検出要素として用い、検出要素に検出信号を書き込み、ソース配線Sと容量線Cとの間の静電容量の変化を検出する。
【0065】
この検出期間では、容量線Cのブロック毎に順次ソース配線Sの各ブロックの検出動作を行う。
【0066】
なお、次フレームでの表示画像への影響を低減するため、容量線Cの電位は、書き込んだ検出信号相当の電位から、検出信号を書き込む前の元の電位に戻しておくことが望ましい。また、容量線Cの交流信号平均電位は、元の電位と同じであることが望ましい。
【0067】
上述した本実施形態の第1構成例によれば、液晶表示パネルLPNを構成するソース配線S及び容量線Cを検出要素として利用したことにより、検出面での物体を検出するための専用の検出要素を必要とせず、検出機能を兼ね備えた液晶表示装置を低コストで提供することが可能となる。
【0068】
また、複数のソース配線S及び複数の容量線Cに対して同時に検出信号を書き込んだり、これらから同時に静電容量の変化を読み取ったりすることにより、検出感度を向上することが可能となる。
【0069】
さらに、検出要素を内蔵した液晶表示パネルLPNのアレイ基板ARに対して、画像信号書込回路2Aと検出回路2Bとが一体的に形成された駆動ICチップ2が実装されるため、更なる外付けの素子が不要であり、小型化に有利である。
【0070】
なお、偏光板PL2の表面が検出面となり、この検出面での物体の検出のための検出要素としてアレイ基板ARのソース配線S及び容量線Cを利用するため、検出面から検出要素まで間に全面ベタに形成されるシールド電極は配置されていない。つまり、対向基板CTを構成する絶縁基板30の外面には偏光板PL2が接着されている。
【0071】
図11に示した例は、絶縁基板30の外面にメッシュタイプのシールド電極SEを配置した点で図5に示した例と相違している。図12は、図10に示したシールド電極SEを概略的に示す平面図である。
【0072】
すなわち、このシールド電極SEは、光透過性を有する導電材料によって形成されている。また、シールド電極SEには、複数の開口APが形成されており、少なくとも検出領域上が切りかかれている。なお、開口APの形状及びレイアウトは図示した例に限らない。例えば、開口APは、画素PXの直上に形成されても良い。この場合、ブラックマトリクス31の直上にシールド電極SEが形成される。
【0073】
このようなシールド電極SEは、画像表示モードにおいて外部環境からの静電気などの液晶分子を駆動するのに不要な電気的要素をシールドする。このため、不所望な電界の液晶層LQへの進入を抑制することが可能である。
【0074】
なお、図示を省略するが、図11のシールド電極SEに代えて偏光板PL2を絶縁基板30の外面に接着するための導電性糊を配置しても良い。
【0075】
図13に示した例は、容量線Cに形成されるスリットCSLが図3に示した例と相違している。
【0076】
すなわち、図13に示した例では、容量線Cは、X方向に隣接する各画素PXに対応して形成された対向電極CEを含んでおり、Y方向に隣接する2つのゲート配線Gの間に配置されている。スリットCSLは、同一ソース配線Sの直上において、1箇所に形成されている。このスリットCSLは、隣接する2本のゲート配線Gの間の略中央に形成され、Y方向に延在している。換言すると、X方向に隣接する各対向電極CEは、隣接する2本のゲート配線Gの近傍において、ソース配線Sの上方で接続されている。
【0077】
ソース配線Sの直上のスリットCSLは、検出感度向上の観点から、できるだけ大きな面積にわたって形成されることが望ましい。しかしながら、その一方で、容量線Cにおいて、スリットCSLの面積を拡大すると、隣接する対向電極CEを電気的に接続する部分の面積が小さくなってしまうため、容量線Cとしての抵抗が増大する傾向にある。
【0078】
図14に示した例は、容量線Cと電気的に接続された補強容量線CRを配置した点で図13に示した例と相違している。図15は、図14に示した容量線Cと補強容量線CRとの接続状態を概略的に示す平面図である。
【0079】
すなわち、補強容量線CRは、X方向に延在している。この補強容量線CRは、例えば容量線Cよりも下層に配置され、ここではソース配線Sよりも下層であってゲート配線Gと同一層に配置されている。また、この補強容量線CRは、ゲート配線Gと同一材料を用いて同一工程で形成可能である。このような補強容量線CRと容量線Cとは、各画素PXに形成されたコンタクトホールCHを介して電気的に接続されている。補強容量線CRには、接続される容量線Cと同電位が印加されている。
【0080】
図16に示した例は、容量線Cと電気的に接続された補強容量線CRをゲート線Gとは別工程で形成した点で図14に示した例と相違している。図17は、図16に示した容量線Cと補強容量線CRとの接続状態を概略的に示す平面図である。
【0081】
補強容量線CRは、容量線CのスリットCSL以外の部分にX方向に延在している。この補強容量線CRは、例えば容量線Cと同一層に形成されており、補強容量線CRと容量線Cとは、直接電気的に接続されている。補強容量線CRには、接続される容量線Cと同電位が印加されている。
【0082】
補強容量線CRと容量線Cは層間絶縁膜を介して異なる層に配置されても良い。その場合はコンタクトホールを介して補強容量線CRと容量線Cは電気的に接続させる。
【0083】
このような構成によれば、スリットCSLの形成による容量線Cの高抵抗化を抑制することが可能となる。
【0084】
次に、本実施形態における第2構成例の液晶表示パネルLPNについて説明する。
【0085】
図18は、アレイ基板ARにおける画素PXの他の構造を対向基板CTの側から見た概略平面図である。なお、第1構成例と同一の構成については、同一の参照符号を付して詳細な説明を省略する。
【0086】
ゲート配線GはX方向に延在している。ソース配線SはY方向に延在している。スイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置されている。
【0087】
容量線Cは、X方向に延在し、帯状に形成されている。すなわち、この容量線Cには、第1構成例で説明したようなスリットは形成されていない。この容量線Cは、各画素PXに対応して形成された対向電極CEを含んでいる。各対向電極CEは、一体的に形成され、ソース配線Sの上方で互いに電気的に接続されている。図示した例では、容量線Cは、Y方向に隣接する2つのゲート配線Gの間においてX方向に並んだ1行分の複数の画素PXに対して共通である。
【0088】
各画素PXの画素電極PEは、対向電極CEの上方に配置され、スイッチング素子SWに電気的に接続されている。
【0089】
また、この第2構成例においては、X方向に隣接する画素電極PEの間に検出配線Dが配置された点で図3などに示した第1構成例と相違している。つまり、第2構成例においては、ソース配線Sを検出要素として利用する代わりに検出配線Dを検出要素として利用する。この検出配線Dは、Y方向に延在している。図示した例では、検出配線Dは、ソース配線Sの上方に配置されている。
【0090】
図19は、図18に示した画素PXをE−F線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0091】
すなわち、アレイ基板ARを構成する絶縁基板20の内面は、ゲート絶縁膜21によって覆われている。ゲート絶縁膜21の上には、第1層間絶縁膜22が配置されている。ソース配線Sは、第1層間絶縁膜22の上に配置されている。このソース配線Sは、有機絶縁膜23によって覆われている。
【0092】
容量線Cあるいは対向電極CEは、有機絶縁膜23の上に配置されている。容量線Cあるいは対向電極CEは、第2層間絶縁膜24によって覆われている。また、この第2層間絶縁膜24は、有機絶縁膜23の上にも配置されている。
【0093】
画素電極PEは、第2層間絶縁膜24の上に配置さている。また、検出配線Dも、第2層間絶縁膜24の上に配置され、画素電極PEと同一層に配置されている。この検出配線Dは、ソース配線Sの直上であり、しかも、容量線Cの上方に位置している。これらの画素電極PE及び検出配線Dは、配向膜25によって覆われている。
【0094】
一方、対向基板CTを構成する絶縁基板30の内面には、ブラックマトリクス31及びカラーフィルタ32が配置されている。ブラックマトリクス31は、ソース配線S及び検出配線Dの直上に位置している。オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に配置されている。オーバーコート層33は、配向膜34によって覆われている。
【0095】
液晶層LQは、アレイ基板ARの配向膜25と対向基板CTの配向膜34との間に保持されている。
【0096】
液晶表示パネルLPNの一方の外面、すなわちアレイ基板ARを構成する絶縁基板20の外面には、偏光板PL1が配置されている。また、液晶表示パネルLPNの他方の外面、すなわち対向基板CTを構成する絶縁基板30の外面には、偏光板PL2が配置されている。特に、図示した例では、絶縁基板30と偏光板PL2との間には、シールド電極は介在していないが、図11に示したようなメッシュタイプのシールド電極SEが配置されても良いし、偏光板PL2を絶縁基板30に接着するための導電性糊が介在していても良い。
【0097】
図19に示した例においては、偏光板PL1と向かい合う側に、図示しないバックライトが配置され、偏光板PL2の表面が検出面となる。また、この図19に示した例においては、第2層間絶縁膜24は容量線Cを覆うとともに画素電極PEの下地となる絶縁膜に相当する。また、容量線Cは液晶駆動要素に相当し、また、検出配線D及び容量線Cはそれぞれ検出要素に相当し、第2層間絶縁膜24は2つの検出要素の間に介在する絶縁膜に相当する。
【0098】
この第2構成例において、画像表示モードは第1構成例で説明した通りであり、検出モードについてはソース配線Sの役割を検出配線Dに置き換えることで実現できる。
【0099】
このような第2構成例によれば、液晶表示パネルLPNのアレイ基板ARに備えられた容量線C及び検出配線Dを検出要素として利用したことにより、検出機能を兼ね備えた液晶表示装置を低コストで提供することが可能となる。
【0100】
また、容量線Cにスリットを形成する必要がないため、補強容量線などを必要とすることなく、容量線Cの高抵抗化を抑制することが可能となる。
【0101】
図18などに示した例では、検出配線Dは、各ソース配線Sの直上に配置(つまり、アクティブエリアACTに配置されたソース配線Sの本数と同数の検出配線Dが配置)されたが、この例に限定されない。例えば、検出配線Dは間引いて配置されても良い。
【0102】
図20は、アレイ基板ARにおける画素PXの他の構造を対向基板CTの側から見た概略平面図である。ここでは、X方向に並んだ6個の画素PXが図示されている。
【0103】
検出配線Dは、X方向に並んだ3個の画素PXにつき1本の割合で配置されている。より具体的には、検出配線D1は、画素電極PE1とこれに隣接する画素電極PE2との間に配置され、ソース配線Sの上方に位置している。なお、画素電極PE2とこれに隣接する画素電極PE3との間には検出配線Dが配置されていない。また、検出配線D2は、画素電極PE4とこれに隣接する画素電極PE5との間に配置され、ソース配線Sの上方に位置している。なお、画素電極PE5とこれに隣接する画素電極PE6との間には検出配線Dが配置されていない。また、画素電極PE3と画素電極PE4との間にも検出配線Dが配置されていない。
【0104】
換言すると、X方向に隣接する2本の検出配線D1−D2の間には、3個の画素電極PE2、PE3、及び、PE4が配置されている。図示した例では、検出配線Dは、3画素置きに配置されているが、これに限らず、複数画素置きに配置されても良い。つまり、隣接する検出配線Dの間に、複数の画素電極PEが配置されても良い。
【0105】
図19に示した例では、検出配線Dと画素電極PEとが同一層に配置されたが、検出配線Dと画素電極PEとが層間絶縁膜を介して異なる層に配置されも良い。
【0106】
図21は、図18に示した画素PXをE−F線で切断した液晶表示パネルLPNの他の断面構造を概略的に示す図である。
【0107】
検出配線Dは、第2層間絶縁膜24の上に配置されている。この検出配線Dは、ソース配線Sの上方に位置している。対向電極CEを含む容量線Cにはスリットが形成されていないため、ソース配線Sと検出配線Dとの間には、容量線Cが位置している。このような検出配線Dは、第3層間絶縁膜26によって覆われている。この第3層間絶縁膜26は、第2層間絶縁膜24の上にも配置されている。
【0108】
画素電極PEは、第3層間絶縁膜26の上に配置されている。この画素電極PEは、第2層間絶縁膜24及び第3層間絶縁膜26を挟んで、対向電極CEの上方に位置している。このような画素電極PEには、スリットPSLが形成されている。また、画素電極PEは、配向膜25によって覆われている。
【0109】
なお、アレイ基板ARの他の構成や対向基板CTの構成については、図19に示した例と同一である。
【0110】
また、検出配線D及び画素電極PEの位置関係は、図21に示した例に限らず、両者の位置関係を逆にしても良い。つまり、画素電極PEが第2層間絶縁膜24の上に配置される一方で、検出配線Dが第3層間絶縁膜26の上に配置されても良い。
【0111】
図22は、図18に示した画素PXをE−F線で切断した液晶表示パネルLPNの他の断面構造を概略的に示す図である。
【0112】
対向電極CEを含む容量線Cは、第2層間絶縁膜24によって覆われている。この第2層間絶縁膜24は、隣接する2本のソース配線Sの間の領域に凹部24Aを有するとともにソース配線Sの直上に凸部24Bを有している。このような第2層間絶縁膜24は単層構造であっても良いが、複数層を積層した構造であっても良い。
【0113】
検出配線D及び画素電極PEは、図19に示した例と同様に、第2層間絶縁膜24の上に配置されている。但し、画素電極PEは第2層間絶縁膜24の凹部24Aに配置され、検出配線Dは第2層間絶縁膜24の凸部24Bに配置されている。
【0114】
ソース配線Sの上方には有機絶縁膜23を挟んで容量線Cが配置されており、さらに上方には容量線Cとの間に第2層間絶縁膜24を挟んで検出配線Dが配置されている。一方で、対向電極CEの上方には第2層間絶縁膜24を挟んでスリットPSLが形成された画素電極PEが配置されている。これらの検出配線D及び画素電極PEは、配向膜25によって覆われている。
【0115】
なお、アレイ基板ARの他の構成や対向基板CTの構成については、図19に示した例と同一である。
【0116】
また、検出配線D及び画素電極PEの位置関係は、図22に示した例に限らず、両者の位置関係を逆にしても良い。つまり、画素電極PEが第2層間絶縁膜24の凸部24Bに配置される一方で、検出配線Dが第2層間絶縁膜24の凹部24Aに配置されても良い。
【0117】
以上説明した実施形態においては、液晶表示パネルLPNがFFSモードを適用した構成について述べたが、他の液晶モードの液晶表示パネルを適用しても良い。
【0118】
図23は、ツイステッド・ネマティック(TN)モードの液晶表示パネルを構成するアレイ基板ARの画素PXの構造を対向基板CTの側から見た概略平面図である。
【0119】
ゲート配線GはX方向に延在している。ソース配線SはY方向に延在している。半導体層SCを備えたスイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置されている。
【0120】
スイッチング素子SWのゲート電極WGは、半導体層SCの直上に位置し、ゲート配線Gに電気的に接続されている。スイッチング素子SWのソース電極WSは、ソース配線Sに電気的に接続されている。スイッチング素子SWのドレイン電極WDは、画素電極PEに電気的に接続されている。容量線Cは、X方向に延在している。各画素PXの画素電極PEは、容量線Cの上方に配置されている。
【0121】
図24は、図23に示した画素PXをG−H線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0122】
すなわち、アレイ基板ARを構成する絶縁基板20の内面には、容量線Cが形成されている。この容量線Cは、層間絶縁膜27によって覆われている。スイッチング素子SWの半導体層SCは、層間絶縁膜27の上に配置されている。このような半導体層SCは、ゲート絶縁膜21によって覆われている。また、ゲート絶縁膜21は、層間絶縁膜27の上にも配置されている。
【0123】
スイッチング素子SWのゲート電極WGは、ゲート絶縁膜21の上に配置され、半導体層SCの直上に位置している。このようなゲート電極WGは、第1層間絶縁膜22によって覆われている。また、第1層間絶縁膜22は、ゲート絶縁膜21の上にも配置されている。
【0124】
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜22の上に配置されている。これらのソース電極WS及びドレイン電極WDは、ゲート絶縁膜21及び第1層間絶縁膜22を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。また、ソース配線Sも、第1層間絶縁膜22の上に配置さている。
【0125】
ソース電極WS、ドレイン電極WD、及び、ソース配線Sは、有機絶縁膜23によって覆われている。また、この有機絶縁膜23は、第1層間絶縁膜22の上にも配置されている。
【0126】
画素電極PEは、有機絶縁膜23の上に配置されている。この画素電極PEは、有機絶縁膜23を貫通するコンタクトホールを介してドレイン電極WDに接続されている。画素電極PEは、配向膜25によって覆われている。
【0127】
一方、対向基板CTを構成する絶縁基板30の内面には、ブラックマトリクス31及びカラーフィルタ32が配置されている。オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に配置されている。オーバーコート層33の上には、対向電極CEが配置されている。対向電極CEは、配向膜34によって覆われている。
【0128】
液晶層LQは、アレイ基板ARの配向膜25と対向基板CTの配向膜34との間に保持されている。
【0129】
アレイ基板ARを構成する絶縁基板20の外面には、偏光板PL1が配置されている。また、対向基板CTを構成する絶縁基板30の外面には、偏光板PL2が配置されている。
【0130】
図24に示した例においては、偏光板PL2と向かい合う側に、図示しないバックライトが配置され、偏光板PL1の表面が表示面及び検出面となる。また、この図24に示した例においては、ソース配線S及び容量線Cはそれぞれ液晶層LQの駆動に必要な液晶駆動要素に相当するとともに物体の検出に必要な検出要素に相当し、層間絶縁膜27、ゲート絶縁膜21、及び、第1層間絶縁膜22は2つの検出要素の間に介在する絶縁膜に相当する。
【0131】
このようなTNモードの液晶表示パネルLPNを利用しても、上述したFFSモードの液晶表示パネルLPNを適用した場合と同様の効果が得られる。
【0132】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【0133】
1…液晶表示装置
2…駆動ICチップ 2A…画像信号書込回路 2B…検出回路
LPN…液晶表示パネル AR…アレイ基板 CT…対向基板 LQ…液晶層
ACT…アクティブエリア PX…画素
G…ゲート配線 S…ソース配線
PE…画素電極 PSL…スリット
C…容量線 CE…対向電極 CSL…スリット CR…補強容量線
SE…シールド電極 AP…開口
D…検出配線
【技術分野】
【0001】
この発明は、液晶表示装置に関する。
【背景技術】
【0002】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。
【0003】
例えば、特許文献1によれば、第1ポラライザー及び第2ポラライザーと、第1ポラライザーと第2ポラライザーとの間に配置された第1基板及び第2基板と、第1基板と第2基板との間にではなく第1ポラライザーと第2ポラライザーとの間に配置されたタッチ感知要素とを備えた液晶ディスプレイ・タッチ・スクリーンが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2009−199093号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
この発明の目的は、接触検出機能を兼ね備えた液晶表示装置を低コストで提供することにある。
【課題を解決するための手段】
【0006】
この発明の一態様によれば、
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した配線と、前記配線を覆う第1絶縁膜と、前記第1絶縁膜の上に配置され第1方向に交差する第2方向に延在するとともに前記配線の直上の一部に第1方向に延在するスリットが形成された容量線と、前記容量線を覆う第2絶縁膜と、前記第2絶縁膜の上において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、を備えたことを特徴とする液晶表示装置が提供される。
【0007】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した容量線と、前記容量線を覆う絶縁膜と、前記絶縁膜の上方において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、前記絶縁膜の上方において前記画素電極の間に配置され第1方向に交差する第2方向に延在した配線と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、を備えたことを特徴とする液晶表示装置が提供される。
【0008】
この発明の他の態様によれば、
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した第1検出要素と、第1方向に交差する第2方向に延在する第2検出要素と、前記第1検出要素と前記第2検出要素との間に介在する絶縁膜と、を備えた第1基板と、前記第1基板に対向した第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第1検出要素と前記第2検出要素との間の静電容量の変化を検出する検出回路と、を備え、前記第1検出要素及び前記第2検出要素の少なくとも一方は、前記液晶層の駆動に必要な液晶駆動要素であることを特徴とする液晶表示装置が提供される。
【発明の効果】
【0009】
この発明によれば、接触検出機能を兼ね備えた液晶表示装置を低コストで提供することができる。
【図面の簡単な説明】
【0010】
【図1】図1は、この発明の一実施の形態における液晶表示装置の構成を概略的に示す図である。
【図2】図2は、図1に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図3】図3は、図2に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図4】図4は、図3に示した画素をA−B線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図5】図5は、図3に示した画素をC−D線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図6】図6は、図2に示したアレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図7】図7は、図6に示した画素をE−F線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図8】図8は、画素表示モードにおける画像信号の書き込みを説明するための図である。
【図9】図9は、検出モードにおける検出信号の書き込み及び検出動作を説明するための図である。
【図10】図10は、画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図である。
【図11】図11は、図3に示した画素をC−D線で切断した液晶表示パネルの他の断面構造を概略的に示す図である。
【図12】図12は、図11に示したシールド電極を概略的に示す平面図である。
【図13】図13は、図2に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。
【図14】図14は、図2に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。
【図15】図15は、図14に示した容量線と補強容量線との接続状態を概略的に示す平面図である。
【図16】図16は、図2に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。
【図17】図17は、図16に示した容量線と補強容量線との接続状態を概略的に示す平面図である。
【図18】図18は、アレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図19】図19は、図18に示した画素をE−F線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図20】図20は、アレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。
【図21】図21は、図18に示した画素をE−F線で切断した液晶表示パネルの他の断面構造を概略的に示す図である。
【図22】図22は、図18に示した画素をE−F線で切断した液晶表示パネルLPNの他の断面構造を概略的に示す図である。
【図23】図23は、TNモードの液晶表示パネルを構成するアレイ基板の画素の構造を対向基板の側から見た概略平面図である。
【図24】図24は、図23に示した画素をG−H線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【発明を実施するための形態】
【0011】
以下、本発明の一態様について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【0012】
図1は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【0013】
すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3、液晶表示パネルLPNを照明するバックライト4などを備えている。
【0014】
液晶表示パネルLPNは、アレイ基板(第1基板)ARと、アレイ基板ARに対向して配置された対向基板(第2基板)CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数)。
【0015】
バックライト4は、図示した例では、アレイ基板ARの背面側に配置されている。このような場合、対向基板CTの側に表示面及び接触を検出する検出面が形成されるが、バックライト4が対向基板CTの側に配置された場合には、アレイ基板ARの側に表示面及び検出面が形成される。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【0016】
図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。
【0017】
アレイ基板ARは、アクティブエリアACTにおいて、X方向に沿ってそれぞれ延出したn本のゲート配線G(G1〜Gn)及びn本の容量線C(C1〜Cn)、X方向に交差するY方向に沿ってそれぞれ延出したm本のソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたm×n個のスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続されたm×n個の画素電極PE、容量線Cの一部であり前記画素電極PEと向かい合う対向電極CEなどを備えている。保持容量Csは、容量線Cと画素電極PEとの間に形成される。液晶層LQは、画素電極PEと対向電極CEとの間に介在する。
【0018】
各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、第3駆動回路CDに接続されている。これらの第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDは、アレイ基板ARに形成され、駆動ICチップ2と接続されている。
【0019】
図示した例では、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARの上に実装されている。なお、フレキシブル配線基板の図示は省略しており、アレイ基板ARには、フレキシブル配線基板を接続するための端子Tが形成されている。これらの端子Tは、各種配線を介して駆動ICチップ2に接続されている。
【0020】
本実施形態において、駆動ICチップ2は、アクティブエリアACTに画像を表示する画像表示モードにおいて各画素PXの画素電極PEに画像信号を書き込むのに必要な制御を行う画像信号書込回路2Aと、検出面において物体の接触を検出する検出モードにおいて容量線Cとソース配線Sとの間の静電容量の変化を検出する検出回路2Bと、を備えている。詳細については後述する。
【0021】
また、図示した例の液晶表示パネルLPNは、アレイ基板ARに画素電極PE及び対向電極CEを備え、これらの間に形成される横電界(すなわち、基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングするFringe Field Switching(FFS)モードを適用している。
【0022】
まず、本実施形態における第1構成例の液晶表示パネルLPNについて説明する。
【0023】
図3は、図2に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。
【0024】
ゲート配線GはX方向に延在している。ソース配線SはY方向に延在している。スイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置され、例えば、薄膜トランジスタ(TFT)によって構成されている。このスイッチング素子SWは、半導体層SCを備えている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。
【0025】
スイッチング素子SWのゲート電極WGは、半導体層SCの直上に位置し、ゲート配線Gに電気的に接続されている(図示した例では、ゲート電極WGは、ゲート配線Gと一体的に形成されている)。スイッチング素子SWのソース電極WSは、ソース配線Sに電気的に接続されている(図示した例では、ソース電極WSは、ソース配線Sと一体的に形成されている)。スイッチング素子SWのドレイン電極WDは、画素電極PEに電気的に接続されている。
【0026】
容量線Cは、X方向に延在している。すなわち、容量線Cは、各画素PXに配置されるとともにソース配線Sの上方に延在し、X方向に隣接する各画素PXに共通である。この容量線Cは、各画素PXに対応して形成された対向電極CEを含んでいる。各対向電極CEは、一体的に形成され、ソース配線Sの上方で互いに電気的に接続されている。図示した例では、容量線Cは、Y方向に隣接する2つのゲート配線Gの間においてX方向に並んだ1行分の複数の画素PXに対して共通である。
【0027】
このような容量線Cのうち、ソース配線Sの直上の一部には、Y方向に延在するスリットCSLが形成されている。図示した例では、スリットCSLは、同一ソース配線Sの直上において、2箇所に形成されている。これらの各スリットCSLは、隣接する2本のゲート配線Gのそれぞれの近傍から、これらのゲート配線Gの間の略中央に向かってそれぞれ延在している。換言すると、X方向に隣接する各対向電極CEは、隣接する2本のゲート配線Gの間の略中央において、ソース配線Sの上方で接続されている。
【0028】
各画素PXの画素電極PEは、対向電極CEの上方に配置されている。各画素電極PEは、各画素PXにおいて画素形状に対応した島状、例えば、略四角形に形成されている。これらの画素電極PEは、各々スイッチング素子SWのドレイン電極WDに接続されている。このような各画素電極PEには、スリットPSLが形成されている。図示した例では、1画素電極PEにつき、4本のスリットPSLがY方向に延在している。勿論、これらのスリットPSLは、対向電極CEの上方に形成されている。
【0029】
図4は、図3に示した画素PXをA−B線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0030】
すなわち、アレイ基板ARは、ガラス板などの光透過性を有する絶縁基板20を用いて形成されている。このアレイ基板ARは、絶縁基板20の内面(すなわち液晶層LQに対向する面)にスイッチング素子SWを備えている。ここに示したスイッチング素子SWは、トップゲート型の薄膜トランジスタである。半導体層SCは、絶縁基板20の上に配置されている。このような半導体層SCは、ゲート絶縁膜21によって覆われている。また、ゲート絶縁膜21は、絶縁基板20の上にも配置されている。
【0031】
スイッチング素子SWのゲート電極WGは、ゲート絶縁膜21の上に配置され、半導体層SCの直上に位置している。このようなゲート電極WGは、第1層間絶縁膜22によって覆われている。また、第1層間絶縁膜22は、ゲート絶縁膜21の上にも配置されている。これらのゲート絶縁膜21及び第1層間絶縁膜22は、例えば窒化シリコン(SiN)などの無機系材料によって形成されている。
【0032】
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜22の上に配置されている。これらのソース電極WS及びドレイン電極WDは、ゲート絶縁膜21及び第1層間絶縁膜22を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。これらのゲート電極WG、ソース電極WS、及び、ドレイン電極WDは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【0033】
ソース電極WS及びドレイン電極WDは、有機絶縁膜23によって覆われている。また、この有機絶縁膜23は、第1層間絶縁膜22の上にも配置されている。
【0034】
容量線Cあるいは対向電極CEは、有機絶縁膜23の上に配置されている。容量線Cあるいは対向電極CEは、第2層間絶縁膜24によって覆われている。また、この第2層間絶縁膜24は、有機絶縁膜23の上にも配置されている。
【0035】
画素電極PEは、第2層間絶縁膜24の上に配置さている。この画素電極PEは、有機絶縁膜23及び第2層間絶縁膜24を貫通するコンタクトホールを介してドレイン電極WDに接続されている。この画素電極PEには、スリットPSLが形成されている。容量線Cあるいは対向電極CEと、画素電極PEとは、ともに光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。第2層間絶縁膜24を介して向かい合う画素電極PEと対向電極CEとは保持容量CSを形成する。画素電極PEは、配向膜25によって覆われている。この配向膜25は、アレイ基板ARの液晶層LQに接する面に配置されている。
【0036】
一方、対向基板CTは、ガラス板などの光透過性を有する絶縁基板30を用いて形成されている。この対向基板CTは、絶縁基板30の内面(すなわち液晶層LQに対向する面)に、各画素PXを区画するブラックマトリクス31及びカラーフィルタ32を備えている。
【0037】
ブラックマトリクス31は、絶縁基板30上において、アレイ基板ARに設けられたゲート配線Gやソース配線S、さらにはスイッチング素子SWなどの配線部に対向するように配置されている。このブラックマトリクス31は、例えば黒色に着色された樹脂材料やクロム(Cr)などの遮光性の金属材料によって形成されている。
【0038】
カラーフィルタ32は、絶縁基板30の上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【0039】
上述したような横電界を利用した液晶モードにおいては、対向基板CTの液晶層LQに接する面が平坦であることが望ましく、対向基板CTは、さらに、ブラックマトリクス31及びカラーフィルタ32の表面の凹凸を平坦化するオーバーコート層33を備えている。図示した例では、オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に配置されている。オーバーコート層33は、配向膜34によって覆われている。配向膜34は、対向基板CTの液晶層LQに接する面に配置されている。配向膜25及び34は、例えばポリイミドによって形成されている。
【0040】
上述したようなアレイ基板ARと対向基板CTとは、それぞれの配向膜25及び配向膜34が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ)が配置され、これにより、所定のギャップが形成される。アレイ基板ARと対向基板CTとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。
【0041】
液晶層LQは、これらのアレイ基板ARの配向膜25と対向基板CTの配向膜34との間に形成されたギャップに封入された液晶組成物によって構成されている。
【0042】
液晶表示パネルLPNの一方の外面、すなわちアレイ基板ARを構成する絶縁基板20の外面には、偏光板PL1が配置されている。また、液晶表示パネルLPNの他方の外面、すなわち対向基板CTを構成する絶縁基板30の外面には、偏光板PL2が配置されている。特に、図示した例では、絶縁基板30と偏光板PL2との間には、シールド電極は介在していない。
【0043】
図5は、図3に示した画素PXをC−D線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。なお、図4を参照して説明した構成と同一構成については同一の参照符号を付して詳細な説明を省略する。
【0044】
ソース配線Sは、第1層間絶縁膜22の上に配置されている。上述したように、ソース配線Sは、図示しないソース電極と一体的に形成されており、ソース電極と同一層に配置されている。ソース配線Sは、ソース電極と同様に、有機絶縁膜23によって覆われている。
【0045】
対向電極CEは、隣接する2本のソース配線Sの間に配置されている。これらのソース配線Sの直上には、容量線Cに形成されたスリットCSLが位置している。スリットCSLが形成された位置では、有機絶縁膜23の上に第2層間絶縁膜24が配置されている。画素電極PEは、第2層間絶縁膜24の上において対向電極CEと向かい合っている。画素電極PEのスリットPSLは、例えば5〜6μmのピッチで形成されている。
【0046】
アレイ基板ARと対向基板CTとの間のギャップ、つまり、配向膜25と配向膜34との間の液晶層LQの層厚は、例えば、3μmである。
【0047】
また、対向基板CTのブラックマトリクス31は、ソース配線Sの直上であって、容量線CのスリットCSLの上方に位置している。
【0048】
図5に示した例においては、偏光板PL1と向かい合う側に、図示しないバックライトが配置され、偏光板PL2の表面が検出面となる。また、この図5に示した例においては、有機絶縁膜23はソース配線Sを覆うとともに容量線Cの下地となる第1絶縁膜に相当し、第2層間絶縁膜24は容量線Cを覆うとともに画素電極PEの下地となる第2絶縁膜に相当する。また、ソース配線S及び容量線Cはそれぞれ液晶層LQの駆動に必要な液晶駆動要素に相当するとともに物体の検出に必要な検出要素に相当し、第2層間絶縁膜24は2つの検出要素の間に介在する絶縁膜に相当する。
【0049】
図6は、図2に示した液晶表示パネルLPNの他の断面構造を概略的に示す図である。この図6に示した例では、スイッチング素子SWがアモルファスシリコンの半導体層SCを具備した点と、容量線Cにスリットが形成されていない点とで図3に示した例と相違している。
【0050】
ゲート配線Gの一部は、スイッチング素子SWのゲート電極WGをなしている。アモルファスシリコンからなる半導体層SCは、ゲート電極WGの直上に位置している。容量線Cは、X方向に延在し、帯状に形成されている。すなわち、この容量線Cには、スリットが形成されていない。この容量線Cは、各画素PXに対応して形成された対向電極CEを含んでいる。なお、他の構成については、図3に示した例と同一である。
【0051】
図7は、図6に示した画素PXをE−F線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0052】
アレイ基板ARにおいて、対向電極CEを含む容量線Cは、絶縁基板20の上に配置され、第1層間絶縁膜21によって覆われている。ソース配線Sは、第1層間絶縁膜21の上に配置され、有機絶縁膜23によって覆われている。ソース配線Sの直下の容量線Cには、スリットは形成されていない。画素電極PEは、有機絶縁膜23の上に配置されている。アレイ基板ARの他の構成や対向基板CTの構成については、図5に示した例と同一である。
【0053】
次に、上述した構成の液晶表示パネルLPNを備えた液晶表示装置における画像表示モード及び検出モードについて説明する。
【0054】
図8は、画素表示モードにおける画像信号の書き込みを説明するための図である。
【0055】
画像信号書込回路2Aは、第1駆動回路GDを制御して各ゲート配線Gに対して図示しないスイッチング素子SWをオン状態とする制御信号を出力する。また、画像信号書込回路2Aは、第2駆動回路SDを制御して各ソース配線Sに対して画像信号を出力する。ソース配線Sに出力された画像信号は、オン状態のスイッチング素子SWを介して図示しない画素電極PEに書き込まれる。一方で、画像信号書込回路2Aは、第3駆動回路CDを制御して各容量線Cに対してコモン電圧を印加する。
【0056】
これにより、画素電極PEと容量線Cの対向電極CEとの間の液晶層LQに対し、画像信号相当の電圧が印加される。液晶層LQでは、印加された電圧に応じて液晶分子が配向し、液晶層LQを透過する光に対する変調率が変化する。このため、バックライトから出射され液晶表示パネルLPNに入射したバックライト光は、画素電極PE−対向電極CE間の電圧に依存して選択的に偏光板PL2を透過する。これにより、表示面に画像信号に対応した画像が表示される。
【0057】
図9は、検出モードにおける検出信号の書き込み及び検出動作を説明するための図である。なお、検出モードにおいては、画素電極PEはフローティングの状態にある。
【0058】
検出回路2Bは、第3駆動回路CDを制御して容量線Cに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。このとき、第3駆動回路CDは、複数の容量線C、図示した例では、隣り合う4本の容量線Cに対して同時に検出信号を書き込む。これは、容量線Cを複数本ずつ束ねてブロックを形成し、これらの容量線Cを検出要素として利用するものである。詳述しないが、第3駆動回路CDは、例えば、各容量線Cに接続された1以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせて容量線Cにコモン電圧を印加するのに対して、検出モードにおいては複数本の容量線Cに接続さえたスイッチを同時にオンさせて検出信号を書き込む。
【0059】
一方で、検出回路2Bは、第2駆動回路SDを制御して各ソース配線Sをプリチャージする。容量線Cには交流の検出信号が書き込まれるため、ソース配線Sの電位が変動する。検出回路2Bは、このときのソース配線Sの電位変動を読み取る。検出面に物体が接近または接触した場合には、容量線Cとソース配線Sとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Sの電位変動も変化する。このため、検出回路2Bでは、ソース配線Sの電位変動の変化もしくは電流値の変化をモニタすることにより、容量線Cとソース配線Sとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。
【0060】
なお、第2駆動回路SDは、複数のソース配線S、図示した例では、隣り合う12本のソース配線Sから同時に電位変動もしくは電流値変動を読み取る。これは、ソース配線Sを複数本ずつ束ねてブロックを形成し、これらのソース配線Sを検出要素として利用するものである。詳述しないが、第2駆動回路SDは、例えば、各ソース配線Sに接続された1以上のスイッチを含み、画像表示モードにおいては順次スイッチをオンさせてソース配線Sに画像信号を書き込むのに対して、検出モードにおいては複数本のソース配線Sに接続さえたスイッチを同時にオンさせてプリチャージした後に電位変動もしくは電流値変動を読み取る。
【0061】
なお、図示した例では、容量線Cに検出信号を書き込み、ソース配線Sから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Sに検出信号を書き込み、容量線Cから静電容量の変化に伴った電位変動を読み取っても良い。また、検出モードにおいて、容量線C及びソース配線Sを束ねる本数については必要な検出感度に応じて適宜設定される。
【0062】
また、この検出モードにおいて、検出要素である容量線Cやソース配線Sの束ねる組み合わせをタイミング毎に変えても良い。例えば、第1のタイミングでは、隣り合った複数本の検出要素(容量線Cやソース配線S)を束ね、第2のタイミングでは、適度に束ねる組み合わせを変えることで、検出の精度を改善する事ができる。たとえば、最初に束ねた複数本と隣接する複数本から半分ずつの検出要素を束ねたり、1本おきの検出要素を束ねたり、2本おきの検出要素を束ねるなどしても良い。このような束ねる組み合わせは、各検出要素に接続されたスイッチの組み合わせで自在に変更可能である。
【0063】
図10は、画像表示モードを行う画像信号書込期間と、検出モードを行う検出期間との関係を説明するための図である。
【0064】
フレーム周波数が60Hzの場合、1フレーム期間は約16.6msである。1フレームは、画像信号書込期間と、これに続く検出期間とを含んでいる。検出期間は、例えば、次フレームの画像信号書込期間までのブランキング期間である。検出期間においては、上述したように、ソース配線S及び容量線Cを検出要素として用い、検出要素に検出信号を書き込み、ソース配線Sと容量線Cとの間の静電容量の変化を検出する。
【0065】
この検出期間では、容量線Cのブロック毎に順次ソース配線Sの各ブロックの検出動作を行う。
【0066】
なお、次フレームでの表示画像への影響を低減するため、容量線Cの電位は、書き込んだ検出信号相当の電位から、検出信号を書き込む前の元の電位に戻しておくことが望ましい。また、容量線Cの交流信号平均電位は、元の電位と同じであることが望ましい。
【0067】
上述した本実施形態の第1構成例によれば、液晶表示パネルLPNを構成するソース配線S及び容量線Cを検出要素として利用したことにより、検出面での物体を検出するための専用の検出要素を必要とせず、検出機能を兼ね備えた液晶表示装置を低コストで提供することが可能となる。
【0068】
また、複数のソース配線S及び複数の容量線Cに対して同時に検出信号を書き込んだり、これらから同時に静電容量の変化を読み取ったりすることにより、検出感度を向上することが可能となる。
【0069】
さらに、検出要素を内蔵した液晶表示パネルLPNのアレイ基板ARに対して、画像信号書込回路2Aと検出回路2Bとが一体的に形成された駆動ICチップ2が実装されるため、更なる外付けの素子が不要であり、小型化に有利である。
【0070】
なお、偏光板PL2の表面が検出面となり、この検出面での物体の検出のための検出要素としてアレイ基板ARのソース配線S及び容量線Cを利用するため、検出面から検出要素まで間に全面ベタに形成されるシールド電極は配置されていない。つまり、対向基板CTを構成する絶縁基板30の外面には偏光板PL2が接着されている。
【0071】
図11に示した例は、絶縁基板30の外面にメッシュタイプのシールド電極SEを配置した点で図5に示した例と相違している。図12は、図10に示したシールド電極SEを概略的に示す平面図である。
【0072】
すなわち、このシールド電極SEは、光透過性を有する導電材料によって形成されている。また、シールド電極SEには、複数の開口APが形成されており、少なくとも検出領域上が切りかかれている。なお、開口APの形状及びレイアウトは図示した例に限らない。例えば、開口APは、画素PXの直上に形成されても良い。この場合、ブラックマトリクス31の直上にシールド電極SEが形成される。
【0073】
このようなシールド電極SEは、画像表示モードにおいて外部環境からの静電気などの液晶分子を駆動するのに不要な電気的要素をシールドする。このため、不所望な電界の液晶層LQへの進入を抑制することが可能である。
【0074】
なお、図示を省略するが、図11のシールド電極SEに代えて偏光板PL2を絶縁基板30の外面に接着するための導電性糊を配置しても良い。
【0075】
図13に示した例は、容量線Cに形成されるスリットCSLが図3に示した例と相違している。
【0076】
すなわち、図13に示した例では、容量線Cは、X方向に隣接する各画素PXに対応して形成された対向電極CEを含んでおり、Y方向に隣接する2つのゲート配線Gの間に配置されている。スリットCSLは、同一ソース配線Sの直上において、1箇所に形成されている。このスリットCSLは、隣接する2本のゲート配線Gの間の略中央に形成され、Y方向に延在している。換言すると、X方向に隣接する各対向電極CEは、隣接する2本のゲート配線Gの近傍において、ソース配線Sの上方で接続されている。
【0077】
ソース配線Sの直上のスリットCSLは、検出感度向上の観点から、できるだけ大きな面積にわたって形成されることが望ましい。しかしながら、その一方で、容量線Cにおいて、スリットCSLの面積を拡大すると、隣接する対向電極CEを電気的に接続する部分の面積が小さくなってしまうため、容量線Cとしての抵抗が増大する傾向にある。
【0078】
図14に示した例は、容量線Cと電気的に接続された補強容量線CRを配置した点で図13に示した例と相違している。図15は、図14に示した容量線Cと補強容量線CRとの接続状態を概略的に示す平面図である。
【0079】
すなわち、補強容量線CRは、X方向に延在している。この補強容量線CRは、例えば容量線Cよりも下層に配置され、ここではソース配線Sよりも下層であってゲート配線Gと同一層に配置されている。また、この補強容量線CRは、ゲート配線Gと同一材料を用いて同一工程で形成可能である。このような補強容量線CRと容量線Cとは、各画素PXに形成されたコンタクトホールCHを介して電気的に接続されている。補強容量線CRには、接続される容量線Cと同電位が印加されている。
【0080】
図16に示した例は、容量線Cと電気的に接続された補強容量線CRをゲート線Gとは別工程で形成した点で図14に示した例と相違している。図17は、図16に示した容量線Cと補強容量線CRとの接続状態を概略的に示す平面図である。
【0081】
補強容量線CRは、容量線CのスリットCSL以外の部分にX方向に延在している。この補強容量線CRは、例えば容量線Cと同一層に形成されており、補強容量線CRと容量線Cとは、直接電気的に接続されている。補強容量線CRには、接続される容量線Cと同電位が印加されている。
【0082】
補強容量線CRと容量線Cは層間絶縁膜を介して異なる層に配置されても良い。その場合はコンタクトホールを介して補強容量線CRと容量線Cは電気的に接続させる。
【0083】
このような構成によれば、スリットCSLの形成による容量線Cの高抵抗化を抑制することが可能となる。
【0084】
次に、本実施形態における第2構成例の液晶表示パネルLPNについて説明する。
【0085】
図18は、アレイ基板ARにおける画素PXの他の構造を対向基板CTの側から見た概略平面図である。なお、第1構成例と同一の構成については、同一の参照符号を付して詳細な説明を省略する。
【0086】
ゲート配線GはX方向に延在している。ソース配線SはY方向に延在している。スイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置されている。
【0087】
容量線Cは、X方向に延在し、帯状に形成されている。すなわち、この容量線Cには、第1構成例で説明したようなスリットは形成されていない。この容量線Cは、各画素PXに対応して形成された対向電極CEを含んでいる。各対向電極CEは、一体的に形成され、ソース配線Sの上方で互いに電気的に接続されている。図示した例では、容量線Cは、Y方向に隣接する2つのゲート配線Gの間においてX方向に並んだ1行分の複数の画素PXに対して共通である。
【0088】
各画素PXの画素電極PEは、対向電極CEの上方に配置され、スイッチング素子SWに電気的に接続されている。
【0089】
また、この第2構成例においては、X方向に隣接する画素電極PEの間に検出配線Dが配置された点で図3などに示した第1構成例と相違している。つまり、第2構成例においては、ソース配線Sを検出要素として利用する代わりに検出配線Dを検出要素として利用する。この検出配線Dは、Y方向に延在している。図示した例では、検出配線Dは、ソース配線Sの上方に配置されている。
【0090】
図19は、図18に示した画素PXをE−F線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0091】
すなわち、アレイ基板ARを構成する絶縁基板20の内面は、ゲート絶縁膜21によって覆われている。ゲート絶縁膜21の上には、第1層間絶縁膜22が配置されている。ソース配線Sは、第1層間絶縁膜22の上に配置されている。このソース配線Sは、有機絶縁膜23によって覆われている。
【0092】
容量線Cあるいは対向電極CEは、有機絶縁膜23の上に配置されている。容量線Cあるいは対向電極CEは、第2層間絶縁膜24によって覆われている。また、この第2層間絶縁膜24は、有機絶縁膜23の上にも配置されている。
【0093】
画素電極PEは、第2層間絶縁膜24の上に配置さている。また、検出配線Dも、第2層間絶縁膜24の上に配置され、画素電極PEと同一層に配置されている。この検出配線Dは、ソース配線Sの直上であり、しかも、容量線Cの上方に位置している。これらの画素電極PE及び検出配線Dは、配向膜25によって覆われている。
【0094】
一方、対向基板CTを構成する絶縁基板30の内面には、ブラックマトリクス31及びカラーフィルタ32が配置されている。ブラックマトリクス31は、ソース配線S及び検出配線Dの直上に位置している。オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に配置されている。オーバーコート層33は、配向膜34によって覆われている。
【0095】
液晶層LQは、アレイ基板ARの配向膜25と対向基板CTの配向膜34との間に保持されている。
【0096】
液晶表示パネルLPNの一方の外面、すなわちアレイ基板ARを構成する絶縁基板20の外面には、偏光板PL1が配置されている。また、液晶表示パネルLPNの他方の外面、すなわち対向基板CTを構成する絶縁基板30の外面には、偏光板PL2が配置されている。特に、図示した例では、絶縁基板30と偏光板PL2との間には、シールド電極は介在していないが、図11に示したようなメッシュタイプのシールド電極SEが配置されても良いし、偏光板PL2を絶縁基板30に接着するための導電性糊が介在していても良い。
【0097】
図19に示した例においては、偏光板PL1と向かい合う側に、図示しないバックライトが配置され、偏光板PL2の表面が検出面となる。また、この図19に示した例においては、第2層間絶縁膜24は容量線Cを覆うとともに画素電極PEの下地となる絶縁膜に相当する。また、容量線Cは液晶駆動要素に相当し、また、検出配線D及び容量線Cはそれぞれ検出要素に相当し、第2層間絶縁膜24は2つの検出要素の間に介在する絶縁膜に相当する。
【0098】
この第2構成例において、画像表示モードは第1構成例で説明した通りであり、検出モードについてはソース配線Sの役割を検出配線Dに置き換えることで実現できる。
【0099】
このような第2構成例によれば、液晶表示パネルLPNのアレイ基板ARに備えられた容量線C及び検出配線Dを検出要素として利用したことにより、検出機能を兼ね備えた液晶表示装置を低コストで提供することが可能となる。
【0100】
また、容量線Cにスリットを形成する必要がないため、補強容量線などを必要とすることなく、容量線Cの高抵抗化を抑制することが可能となる。
【0101】
図18などに示した例では、検出配線Dは、各ソース配線Sの直上に配置(つまり、アクティブエリアACTに配置されたソース配線Sの本数と同数の検出配線Dが配置)されたが、この例に限定されない。例えば、検出配線Dは間引いて配置されても良い。
【0102】
図20は、アレイ基板ARにおける画素PXの他の構造を対向基板CTの側から見た概略平面図である。ここでは、X方向に並んだ6個の画素PXが図示されている。
【0103】
検出配線Dは、X方向に並んだ3個の画素PXにつき1本の割合で配置されている。より具体的には、検出配線D1は、画素電極PE1とこれに隣接する画素電極PE2との間に配置され、ソース配線Sの上方に位置している。なお、画素電極PE2とこれに隣接する画素電極PE3との間には検出配線Dが配置されていない。また、検出配線D2は、画素電極PE4とこれに隣接する画素電極PE5との間に配置され、ソース配線Sの上方に位置している。なお、画素電極PE5とこれに隣接する画素電極PE6との間には検出配線Dが配置されていない。また、画素電極PE3と画素電極PE4との間にも検出配線Dが配置されていない。
【0104】
換言すると、X方向に隣接する2本の検出配線D1−D2の間には、3個の画素電極PE2、PE3、及び、PE4が配置されている。図示した例では、検出配線Dは、3画素置きに配置されているが、これに限らず、複数画素置きに配置されても良い。つまり、隣接する検出配線Dの間に、複数の画素電極PEが配置されても良い。
【0105】
図19に示した例では、検出配線Dと画素電極PEとが同一層に配置されたが、検出配線Dと画素電極PEとが層間絶縁膜を介して異なる層に配置されも良い。
【0106】
図21は、図18に示した画素PXをE−F線で切断した液晶表示パネルLPNの他の断面構造を概略的に示す図である。
【0107】
検出配線Dは、第2層間絶縁膜24の上に配置されている。この検出配線Dは、ソース配線Sの上方に位置している。対向電極CEを含む容量線Cにはスリットが形成されていないため、ソース配線Sと検出配線Dとの間には、容量線Cが位置している。このような検出配線Dは、第3層間絶縁膜26によって覆われている。この第3層間絶縁膜26は、第2層間絶縁膜24の上にも配置されている。
【0108】
画素電極PEは、第3層間絶縁膜26の上に配置されている。この画素電極PEは、第2層間絶縁膜24及び第3層間絶縁膜26を挟んで、対向電極CEの上方に位置している。このような画素電極PEには、スリットPSLが形成されている。また、画素電極PEは、配向膜25によって覆われている。
【0109】
なお、アレイ基板ARの他の構成や対向基板CTの構成については、図19に示した例と同一である。
【0110】
また、検出配線D及び画素電極PEの位置関係は、図21に示した例に限らず、両者の位置関係を逆にしても良い。つまり、画素電極PEが第2層間絶縁膜24の上に配置される一方で、検出配線Dが第3層間絶縁膜26の上に配置されても良い。
【0111】
図22は、図18に示した画素PXをE−F線で切断した液晶表示パネルLPNの他の断面構造を概略的に示す図である。
【0112】
対向電極CEを含む容量線Cは、第2層間絶縁膜24によって覆われている。この第2層間絶縁膜24は、隣接する2本のソース配線Sの間の領域に凹部24Aを有するとともにソース配線Sの直上に凸部24Bを有している。このような第2層間絶縁膜24は単層構造であっても良いが、複数層を積層した構造であっても良い。
【0113】
検出配線D及び画素電極PEは、図19に示した例と同様に、第2層間絶縁膜24の上に配置されている。但し、画素電極PEは第2層間絶縁膜24の凹部24Aに配置され、検出配線Dは第2層間絶縁膜24の凸部24Bに配置されている。
【0114】
ソース配線Sの上方には有機絶縁膜23を挟んで容量線Cが配置されており、さらに上方には容量線Cとの間に第2層間絶縁膜24を挟んで検出配線Dが配置されている。一方で、対向電極CEの上方には第2層間絶縁膜24を挟んでスリットPSLが形成された画素電極PEが配置されている。これらの検出配線D及び画素電極PEは、配向膜25によって覆われている。
【0115】
なお、アレイ基板ARの他の構成や対向基板CTの構成については、図19に示した例と同一である。
【0116】
また、検出配線D及び画素電極PEの位置関係は、図22に示した例に限らず、両者の位置関係を逆にしても良い。つまり、画素電極PEが第2層間絶縁膜24の凸部24Bに配置される一方で、検出配線Dが第2層間絶縁膜24の凹部24Aに配置されても良い。
【0117】
以上説明した実施形態においては、液晶表示パネルLPNがFFSモードを適用した構成について述べたが、他の液晶モードの液晶表示パネルを適用しても良い。
【0118】
図23は、ツイステッド・ネマティック(TN)モードの液晶表示パネルを構成するアレイ基板ARの画素PXの構造を対向基板CTの側から見た概略平面図である。
【0119】
ゲート配線GはX方向に延在している。ソース配線SはY方向に延在している。半導体層SCを備えたスイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置されている。
【0120】
スイッチング素子SWのゲート電極WGは、半導体層SCの直上に位置し、ゲート配線Gに電気的に接続されている。スイッチング素子SWのソース電極WSは、ソース配線Sに電気的に接続されている。スイッチング素子SWのドレイン電極WDは、画素電極PEに電気的に接続されている。容量線Cは、X方向に延在している。各画素PXの画素電極PEは、容量線Cの上方に配置されている。
【0121】
図24は、図23に示した画素PXをG−H線で切断した液晶表示パネルLPNの断面構造を概略的に示す図である。
【0122】
すなわち、アレイ基板ARを構成する絶縁基板20の内面には、容量線Cが形成されている。この容量線Cは、層間絶縁膜27によって覆われている。スイッチング素子SWの半導体層SCは、層間絶縁膜27の上に配置されている。このような半導体層SCは、ゲート絶縁膜21によって覆われている。また、ゲート絶縁膜21は、層間絶縁膜27の上にも配置されている。
【0123】
スイッチング素子SWのゲート電極WGは、ゲート絶縁膜21の上に配置され、半導体層SCの直上に位置している。このようなゲート電極WGは、第1層間絶縁膜22によって覆われている。また、第1層間絶縁膜22は、ゲート絶縁膜21の上にも配置されている。
【0124】
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第1層間絶縁膜22の上に配置されている。これらのソース電極WS及びドレイン電極WDは、ゲート絶縁膜21及び第1層間絶縁膜22を貫通するコンタクトホールを介して半導体層SCにコンタクトしている。また、ソース配線Sも、第1層間絶縁膜22の上に配置さている。
【0125】
ソース電極WS、ドレイン電極WD、及び、ソース配線Sは、有機絶縁膜23によって覆われている。また、この有機絶縁膜23は、第1層間絶縁膜22の上にも配置されている。
【0126】
画素電極PEは、有機絶縁膜23の上に配置されている。この画素電極PEは、有機絶縁膜23を貫通するコンタクトホールを介してドレイン電極WDに接続されている。画素電極PEは、配向膜25によって覆われている。
【0127】
一方、対向基板CTを構成する絶縁基板30の内面には、ブラックマトリクス31及びカラーフィルタ32が配置されている。オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32の上に配置されている。オーバーコート層33の上には、対向電極CEが配置されている。対向電極CEは、配向膜34によって覆われている。
【0128】
液晶層LQは、アレイ基板ARの配向膜25と対向基板CTの配向膜34との間に保持されている。
【0129】
アレイ基板ARを構成する絶縁基板20の外面には、偏光板PL1が配置されている。また、対向基板CTを構成する絶縁基板30の外面には、偏光板PL2が配置されている。
【0130】
図24に示した例においては、偏光板PL2と向かい合う側に、図示しないバックライトが配置され、偏光板PL1の表面が表示面及び検出面となる。また、この図24に示した例においては、ソース配線S及び容量線Cはそれぞれ液晶層LQの駆動に必要な液晶駆動要素に相当するとともに物体の検出に必要な検出要素に相当し、層間絶縁膜27、ゲート絶縁膜21、及び、第1層間絶縁膜22は2つの検出要素の間に介在する絶縁膜に相当する。
【0131】
このようなTNモードの液晶表示パネルLPNを利用しても、上述したFFSモードの液晶表示パネルLPNを適用した場合と同様の効果が得られる。
【0132】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【0133】
1…液晶表示装置
2…駆動ICチップ 2A…画像信号書込回路 2B…検出回路
LPN…液晶表示パネル AR…アレイ基板 CT…対向基板 LQ…液晶層
ACT…アクティブエリア PX…画素
G…ゲート配線 S…ソース配線
PE…画素電極 PSL…スリット
C…容量線 CE…対向電極 CSL…スリット CR…補強容量線
SE…シールド電極 AP…開口
D…検出配線
【特許請求の範囲】
【請求項1】
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した配線と、前記配線を覆う第1絶縁膜と、前記第1絶縁膜の上に配置され第1方向に交差する第2方向に延在するとともに前記配線の直上の一部に第1方向に延在するスリットが形成された容量線と、前記容量線を覆う第2絶縁膜と、前記第2絶縁膜の上において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、
前記第1基板に対向した第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、
を備えたことを特徴とする液晶表示装置。
【請求項2】
さらに、第2方向に延在したゲート配線と、前記配線と前記ゲート配線とに電気的に接続されるとともに前記画素電極と電気的に接続されたスイッチング素子と、を備えたことを特徴とする請求項1に記載の液晶表示装置。
【請求項3】
さらに、第2方向に延在し前記容量線と電気的に接続された補強容量配線を備えたことを特徴とする請求項1に記載の液晶表示装置。
【請求項4】
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した容量線と、前記容量線を覆う絶縁膜と、前記絶縁膜の上方において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、前記絶縁膜の上方において前記画素電極の間に配置され第1方向に交差する第2方向に延在した配線と、を備えた第1基板と、
前記第1基板に対向した第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、
を備えたことを特徴とする液晶表示装置。
【請求項5】
さらに、第1方向に延在したゲート配線と、第2方向に延在したソース配線と、前記ゲート配線と前記ソース配線とに電気的に接続されるとともに前記画素電極と電気的に接続されたスイッチング素子と、を備え、
前記配線は、前記ソース配線の上方に配置されたことを特徴とする請求項4に記載の液晶表示装置。
【請求項6】
第1方向に隣接する前記配線の間に、複数の前記画素電極が配置されたことを特徴とする請求項4に記載の液晶表示装置。
【請求項7】
前記配線及び前記画素電極がともに前記絶縁膜の上の同一層に配置されている、あるいは、前記配線と前記画素電極とが層間絶縁膜を介して異なる層に配置されていることを特徴とする請求項4に記載の液晶表示装置。
【請求項8】
さらに、前記第2基板の前記第1基板と対向する側とは反対側の表面に接着された偏光板を備えたことを特徴とする請求項1または4に記載の液晶表示装置。
【請求項9】
さらに、前記第2基板の前記第1基板と対向する側とは反対側の表面に配置された光透過性を有するメッシュタイプのシールド電極または導電性糊と、前記シールド電極または前記導電性糊を介して配置された偏光板と、を備えたことを特徴とする請求項1または4に記載の液晶表示装置。
【請求項10】
さらに、前記画素電極に画像信号を書き込む画像信号書込回路と前記検出回路とを一体的に備えた駆動ICチップを備えたことを特徴とする請求項1または4に記載の液晶表示装置。
【請求項11】
前記検出回路は、前記画素電極に画像信号を書き込む画像信号書込期間に続く検出期間において、前記配線及び前記容量線のうちの一方から検出信号を書き込み、前記配線と前記容量線との間の静電容量の変化を検出することを特徴とする請求項1または4に記載の液晶表示装置。
【請求項12】
前記検出信号の書き込みは、複数の前記配線または複数の前記容量線に対して同時に行われることを特徴とする請求項11に記載の液晶表示装置。
【請求項13】
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した第1検出要素と、第1方向に交差する第2方向に延在する第2検出要素と、前記第1検出要素と前記第2検出要素との間に介在する絶縁膜と、を備えた第1基板と、
前記第1基板に対向した第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記第1検出要素と前記第2検出要素との間の静電容量の変化を検出する検出回路と、
を備え、
前記第1検出要素及び前記第2検出要素の少なくとも一方は、前記液晶層の駆動に必要な液晶駆動要素であることを特徴とする液晶表示装置。
【請求項1】
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した配線と、前記配線を覆う第1絶縁膜と、前記第1絶縁膜の上に配置され第1方向に交差する第2方向に延在するとともに前記配線の直上の一部に第1方向に延在するスリットが形成された容量線と、前記容量線を覆う第2絶縁膜と、前記第2絶縁膜の上において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、
前記第1基板に対向した第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、
を備えたことを特徴とする液晶表示装置。
【請求項2】
さらに、第2方向に延在したゲート配線と、前記配線と前記ゲート配線とに電気的に接続されるとともに前記画素電極と電気的に接続されたスイッチング素子と、を備えたことを特徴とする請求項1に記載の液晶表示装置。
【請求項3】
さらに、第2方向に延在し前記容量線と電気的に接続された補強容量配線を備えたことを特徴とする請求項1に記載の液晶表示装置。
【請求項4】
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した容量線と、前記容量線を覆う絶縁膜と、前記絶縁膜の上方において画素毎に配置され前記容量線と向かい合うとともにスリットが形成された画素電極と、前記絶縁膜の上方において前記画素電極の間に配置され第1方向に交差する第2方向に延在した配線と、を備えた第1基板と、
前記第1基板に対向した第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記配線と前記容量線との間の静電容量の変化を検出する検出回路と、
を備えたことを特徴とする液晶表示装置。
【請求項5】
さらに、第1方向に延在したゲート配線と、第2方向に延在したソース配線と、前記ゲート配線と前記ソース配線とに電気的に接続されるとともに前記画素電極と電気的に接続されたスイッチング素子と、を備え、
前記配線は、前記ソース配線の上方に配置されたことを特徴とする請求項4に記載の液晶表示装置。
【請求項6】
第1方向に隣接する前記配線の間に、複数の前記画素電極が配置されたことを特徴とする請求項4に記載の液晶表示装置。
【請求項7】
前記配線及び前記画素電極がともに前記絶縁膜の上の同一層に配置されている、あるいは、前記配線と前記画素電極とが層間絶縁膜を介して異なる層に配置されていることを特徴とする請求項4に記載の液晶表示装置。
【請求項8】
さらに、前記第2基板の前記第1基板と対向する側とは反対側の表面に接着された偏光板を備えたことを特徴とする請求項1または4に記載の液晶表示装置。
【請求項9】
さらに、前記第2基板の前記第1基板と対向する側とは反対側の表面に配置された光透過性を有するメッシュタイプのシールド電極または導電性糊と、前記シールド電極または前記導電性糊を介して配置された偏光板と、を備えたことを特徴とする請求項1または4に記載の液晶表示装置。
【請求項10】
さらに、前記画素電極に画像信号を書き込む画像信号書込回路と前記検出回路とを一体的に備えた駆動ICチップを備えたことを特徴とする請求項1または4に記載の液晶表示装置。
【請求項11】
前記検出回路は、前記画素電極に画像信号を書き込む画像信号書込期間に続く検出期間において、前記配線及び前記容量線のうちの一方から検出信号を書き込み、前記配線と前記容量線との間の静電容量の変化を検出することを特徴とする請求項1または4に記載の液晶表示装置。
【請求項12】
前記検出信号の書き込みは、複数の前記配線または複数の前記容量線に対して同時に行われることを特徴とする請求項11に記載の液晶表示装置。
【請求項13】
絶縁基板と、前記絶縁基板の上方に配置され第1方向に延在した第1検出要素と、第1方向に交差する第2方向に延在する第2検出要素と、前記第1検出要素と前記第2検出要素との間に介在する絶縁膜と、を備えた第1基板と、
前記第1基板に対向した第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記第1検出要素と前記第2検出要素との間の静電容量の変化を検出する検出回路と、
を備え、
前記第1検出要素及び前記第2検出要素の少なくとも一方は、前記液晶層の駆動に必要な液晶駆動要素であることを特徴とする液晶表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2011−137882(P2011−137882A)
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【出願番号】特願2009−296252(P2009−296252)
【出願日】平成21年12月25日(2009.12.25)
【出願人】(302020207)東芝モバイルディスプレイ株式会社 (2,170)
【Fターム(参考)】
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【出願日】平成21年12月25日(2009.12.25)
【出願人】(302020207)東芝モバイルディスプレイ株式会社 (2,170)
【Fターム(参考)】
[ Back to top ]