液晶表示装置
【課題】 １つの画素が２つのスイッチング素子および２つの画素電極を有する液晶表示装置において、駆動回路の発熱量を低く抑え、かつ、画質の劣化を防ぐ。
【解決手段】 第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する画素の集合により表示領域が設定されている液晶表示装置であって、１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、１フレーム期間中の、１つの画素の前記第１の画素電極に加わる信号の電位と対向電極に加わる信号の電位との関係と、当該１つの画素の前記第２の画素電極に加わる信号の電位と対向電極に加わる信号の電位との関係とは、一方が正極性の関係であり、他方が負極性の関係である液晶表示装置。
【解決手段】 第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する画素の集合により表示領域が設定されている液晶表示装置であって、１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、１フレーム期間中の、１つの画素の前記第１の画素電極に加わる信号の電位と対向電極に加わる信号の電位との関係と、当該１つの画素の前記第２の画素電極に加わる信号の電位と対向電極に加わる信号の電位との関係とは、一方が正極性の関係であり、他方が負極性の関係である液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、１つの画素が異なる映像信号線に接続された２つの画素電極を有する液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置には、表示領域が、ＴＦＴ素子などのスイッチング素子および画素電極を有する画素の集合により設定されているものがあり、そのような液晶表示装置には、ＶＡ方式（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ方式）と呼ばれるものがある。
【０００３】
ＶＡ方式の液晶表示装置に用いられる液晶表示パネルは、たとえば、液晶材料を挟持する２枚の基板のうちの一方の基板に、複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極が形成され、前記２枚の基板のうちの他方の基板に、対向電極（共通電極と呼ぶこともある。）が形成されている。
【０００４】
また、ＶＡ方式の液晶表示パネルにおいて、１つの画素の階調（輝度）の制御に用いられるスイッチング素子および画素電極の数は、通常、それぞれ１つずつである。
【０００５】
しかしながら、近年、視認性を向上させるために、たとえば、１つの画素の階調（輝度）の制御に用いられるスイッチング素子および画素電極の数を、それぞれ２つずつにしたＶＡ方式の液晶表示装置が提案されている（たとえば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３０９２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、１つの画素に対して２本の映像信号線を設け、当該１つの画素が有する２つの画素電極を、スイッチング素子を介してそれぞれ異なる映像信号線に接続している。そして、当該１つの画素が有する２つの画素電極のそれぞれに、別個のデータ電圧を印加することで、視認性を向上させている。
【０００８】
しかしながら、前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、１フレーム期間中に１つの画素が有する２つの画素電極に加わる信号が、同じ極性である。なお、前記極性というのは、画素電極に加わった信号の電位と対向電極との電位の関係であり、一般に、画素電極に加わった信号の電位が対向電極の電位よりも高い場合は正極性といい、対向電極の電位よりも低い場合は負極性という。
【０００９】
また、前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、ドット反転と呼ばれる、１フレーム期間中の各画素の画素電極の極性の関係が市松格子状の関係になる駆動方法で映像や画像を表示することにより、たとえば、フリッカと呼ばれる現象や縦スメアと呼ばれる現象の発生を抑え、画質の劣化を防ぐことができる。
【００１０】
しかしながら、前記特許文献１に記載されたような構成およびデータ電圧（映像信号）の印加方法でドット反転駆動をさせる場合、各映像信号線に加える映像信号を生成する段階で、映像信号がドット反転している必要がある。そのため、映像信号を生成する駆動回路の発熱量が高くなり、駆動回路の誤動作あるいは故障が起こりやすいという問題がある。
【００１１】
また、前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、カラム反転と呼ばれる、１フレーム期間中の各画素の画素電極の極性の関係が縦縞状の関係になる駆動方法で映像や画像を表示することも可能であり、カラム反転で駆動させることで、映像信号を生成する駆動回路の発熱量を低く抑えることができる。
【００１２】
しかしながら、前記特許文献１に記載されたような構成およびデータ電圧（映像信号）の印加方法でカラム反転駆動をさせる場合、たとえば、フリッカ（縦筋流れ）と呼ばれる現象や縦スメアと呼ばれる現象が発生し、画質が劣化しやすいという問題がある。
【００１３】
本発明の目的は、１つの画素が２つのスイッチング素子および２つの画素電極を有する液晶表示装置において、駆動回路の発熱量を低く抑え、かつ、画質の劣化を防ぐことが可能な技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１６】
（１）複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極を有する第１の基板と、対向電極を有する第２の基板と、前記第１の基板と前記第２の基板との間に挟持された液晶材料とを有し、第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する画素の集合により表示領域が設定されている液晶表示装置であって、１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、１フレーム期間中の、１つの画素の前記第１の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係と、当該１つの画素の前記第２の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係とは、一方が正極性の関係であり、他方が負極性の関係である液晶表示装置。
【００１７】
（２）前記（１）の液晶表示装置において、１フレーム期間中の、１つの画素の前記第１の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係と、走査信号線または映像信号線を挟んで当該１つの画素に隣接する別の１つの画素の前記第１の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係とは、一方が正極性の関係であり、他方が負極性の関係である液晶表示装置。
【００１８】
（３）複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極を有する第１の基板と、対向電極を有する第２の基板と、前記第１の基板と前記第２の基板との間に挟持された液晶材料とを有し、第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する画素の集合により表示領域が設定されている液晶表示装置であって、１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、前記映像信号線の延在方向には、前記第１のスイッチング素子が第１の映像信号線に接続し、前記第２のスイッチング素子が第２の映像信号線に接続している画素と、前記第２のスイッチング素子が前記第１の映像信号線に接続し、前記第１のスイッチング素子が前記第２の映像信号線に接続している画素とが交互に並んでいる液晶表示装置。
【００１９】
（４）前記（３）の液晶表示装置において、前記第１の映像信号線と前記第２の映像信号線とは、各映像信号線に接続しているスイッチング素子を有する画素を挟んで配置され、かつ、前記走査信号線の延在方向に並んで隣接している２つの画素の間には、当該２つの画素のうちの一方の画素に対する前記第２の映像信号線と、当該２つの画素のうちの他方の画素に対する前記第１の映像信号線とが配置されている液晶表示装置。
【００２０】
（５）前記（３）または（４）の液晶表示装置において、１フレーム期間中の、前記第１の映像信号線に加わる信号の電位と前記対向電極の電位との関係、および前記第２の映像信号線に加わる信号の電位と前記対向電極の電位との関係は、それぞれ、常に正極性の関係または常に負極性の関係のいずれかであり、かつ、一方の関係が常に正極性の関係であるときに、他方の関係が常に負極性の関係である液晶表示装置。
【００２１】
（６）前記（３）乃至（５）のいずれかの液晶表示装置において、前記第１の画素電極と前記第２の画素電極のうちの一方の画素電極は、その平面形状が、他方の画素電極を囲む閉じた環状である液晶表示装置。
【００２２】
（７）前記（３）乃至（６）のいずれかの表示装置において、前記スイッチング素子は、ＴＦＴ素子である液晶表示装置。
【発明の効果】
【００２３】
本発明の液晶表示装置によれば、１つの画素が２つのスイッチング素子および２つの画素電極を有するＶＡ方式の液晶表示装置で映像や画像を表示するときに、カラム反転駆動に対応した映像信号を生成しつつ、液晶表示パネルの各画素をドット反転で駆動させることができる。そのため、映像信号を生成する駆動回路の発熱量を低く抑えることができるとともに、フリッカなどの発生による画質の劣化を防ぐことができる。
【図面の簡単な説明】
【００２４】
【図１（ａ）】液晶表示パネルの概略構成を示す模式平面図である。
【図１（ｂ）】図１（ａ）のＡ−Ａ’線断面図である。
【図２】本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一構成例を示す模式回路図である。
【図３（ａ）】本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一具体例を示す模式平面図である。
【図３（ｂ）】図３（ａ）のＢ−Ｂ’線断面図である。
【図３（ｃ）】図３（ａ）のＣ−Ｃ’線断面図である。
【図４（ａ）】本発明に関わる液晶表示パネルの従来の構成および駆動方法の一例を示す模式図である。
【図４（ｂ）】本発明に関わる液晶表示パネルの従来の構成および駆動方法の別の一例を示す模式図である。
【図５】本発明による実施例１の液晶表示パネルの一構成例を示す模式図である。
【図６】実施例１の液晶表示パネルの変形例を示す模式図である。
【図７（ａ）】実施例１の液晶表示パネルにおいて１つの画素に生じる寄生容量の一例を示す模式回路図である。
【図７（ｂ）】寄生容量に着目して映像信号線の延在方向に並んだ画素の構成を示した模式図である。
【図７（ｃ）】図７（ｂ）に示した映像信号線に加わる映像信号と画素電極の電位の変化を示す模式チャート図である。
【図８】本発明による実施例２の液晶表示パネルの一構成例を示す模式回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２６】
図１（ａ）および図１（ｂ）、図２、図３（ａ）乃至図３（ｃ）は、それぞれ、本発明に関わる液晶表示装置の概略構成を示す模式図である。
図１（ａ）は、液晶表示パネルの概略構成を示す模式平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’線断面図である。
図２は、本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一構成例を示す模式回路図である。
図３（ａ）は、本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一具体例を示す模式平面図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ’線断面図である。図３（ｃ）は、図３（ａ）のＣ−Ｃ’線断面図である。
【００２７】
本発明は、液晶表示装置のうちの、ＶＡ方式と呼ばれる液晶表示装置に関し、特に、表示領域を構成する各画素が、２つのスイッチング素子および２つの画素電極を有する液晶表示装置の液晶表示パネルの構成および駆動方法に関する。
【００２８】
液晶表示パネルは、たとえば、図１（ａ）および図１（ｂ）に示すように、第１の基板１、第２の基板２、液晶材料３、シール材４、下偏光板５Ａ、および上偏光板５Ｂを有する。
【００２９】
第１の基板１は、複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、複数個の画素電極などを有する基板である。また、スイッチング素子がＴＦＴ素子である場合、第１の基板１は、ＴＦＴ基板と呼ばれる。以下、第１の基板１のことをＴＦＴ基板１と呼ぶ。
【００３０】
第２の基板２は、対向電極（共通電極と呼ぶこともある。）や表示領域ＤＡを画素領域ごとに分割する遮光膜（ブラックマトリクスと呼ぶこともある。）などを有する基板であり、対向基板と呼ばれる。以下、第２の基板２のことを対向基板と呼ぶ。また、液晶表示装置がテレビやＰＣのディスプレイなどのカラー液晶表示装置の場合、対向基板２には、カラーフィルタなども有する。
【００３１】
また、ＴＦＴ基板１と対向基板２とは、たとえば、表示領域ＤＡの外側に環状に設けられたシール材４で接着されており、液晶材料３は、ＴＦＴ基板１、対向基板２、およびシール材４で囲まれた空間に挟持（封入）されている。
【００３２】
また、液晶表示パネルが透過型または半透過型である場合は、ＴＦＴ基板１の外側を向いた面に下偏光板５Ａが設けられ、対向基板２の外側を向いた面に上偏光板５Ｂが設けられる。また、図示はしていないが、たとえば、ＴＦＴ基板１と下偏光板５Ａとの間、および対向基板２と上偏光板５Ｂとの間には、それぞれ、１層乃至複数層の位相差板が設けられていることもある。
【００３３】
なお、液晶表示パネルが反射型である場合は、通常、下偏光板５Ａが不要であり、たとえば、上偏光板５Ｂ、および対向基板２と上偏光板５Ｂとの間の位相差板のみが設けられている。
【００３４】
ところで、ＴＦＴ基板１の表示領域を構成する各画素において、液晶材料３中の液晶分子を駆動させる電界を発生させるために必要なＴＦＴ素子および画素電極は、通常、それぞれ１つずつである。しかしながら、本発明に関わる液晶表示パネルのＴＦＴ基板１では、１つの画素が、たとえば、図２に示すように、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２の２つのＴＦＴ素子と、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２の２つの画素電極とを有する。なお、図２における１つの画素は、２本の隣接する走査信号線ＧＬｎ，ＧＬｎ＋１（ｎは任意の自然数）と、２本の隣接する映像信号線ＤＬ１ｍ，ＤＬ２ｍ（ｍは任意の自然数）とで囲まれた領域に相当する。
【００３５】
このとき、第１の画素電極ＰＸ１は、第１のＴＦＴ素子Ｔｒ１のソースに接続しており、第１のＴＦＴ素子Ｔｒ１のドレインは、たとえば、第１の映像信号線ＤＬ１ｍに接続している。また、第２の画素電極ＰＸ２は、第２のＴＦＴ素子Ｔｒ２のソースに接続しており、第２のＴＦＴ素子Ｔｒ２のドレインは、たとえば、第２の映像信号線ＤＬ２ｍに接続している。また、第１のＴＦＴ素子Ｔｒ１のゲートおよび第２のＴＦＴ素子Ｔｒ２のゲートは、ともに走査信号線ＧＬｎ＋１に接続している。
【００３６】
また、図２において、第１の映像信号線ＤＬ１ｍの左側にある信号線ＤＬ２ｍ−１は、図２に示した画素の左隣に位置する画素に対する第２の映像信号線であり、第２の映像信号線ＤＬ２ｍの右側にある信号線ＤＬ１ｍ＋１は、図２に示した画素の右隣に位置する画素に対する第１の映像信号線である。
【００３７】
このような構成の液晶表示パネルでは、１フレーム期間中の、１つの画素の階調（輝度）を表現するときに、第１の映像信号線ＤＬ１ｍから第１の画素電極ＰＸ１に加えられた信号の電位と対向電極の電位との関係、および第２の映像信号線ＤＬ２ｍから第２の画素電極ＰＸ２に加えられた信号の電位と対向電極の電位との関係により液晶分子を駆動させて表現する。そのため、第１の画素電極ＰＸ１に加わる信号の電位と第２の画素電極ＰＸ２に加わる信号の電位を制御することで、視認性を向上させることができる。
【００３８】
また、１つの画素の回路構成が、図２に示したような回路構成であるＴＦＴ基板１における、実際の１つの画素の構成は、たとえば、図３（ａ）乃至図３（ｃ）に示したような構成になっている。
【００３９】
まず、ガラス基板などの絶縁基板ＳＵＢの表面には、走査信号線ＧＬｎ，ＧＬｎ＋１を含む複数本の走査信号線ＧＬと、保持容量（補助容量と呼ぶこともある。）を形成するための保持容量線ＳＬとが設けられている。保持容量線ＳＬは、２本の隣接する走査信号線ＧＬの間ごとに設けられており、各保持容量線ＳＬは、たとえば、表示領域ＤＡの外側に設けられるバスラインなどで電気的に接続されている。
【００４０】
走査信号線ＧＬなどの上には、ＴＦＴ素子のゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１が設けられている。なお、第１の絶縁層ＰＡＳ１は、たとえば、シリコン酸化膜などを成膜して形成するので、走査信号線ＧＬや保持容量線ＳＬの上だけではなく、絶縁基板ＳＵＢの表面全域に設けられている。
【００４１】
第１の絶縁層ＰＡＳ１の上には、ＴＦＴ素子の半導体層ＳＣ、第１の映像信号線ＤＬ１ｍおよび第２の映像信号線ＤＬ２ｍを含む複数本の映像信号線ＤＬ、ＴＦＴ素子のドレイン電極ＳＤ１およびソース電極ＳＤ２などが設けられている。このとき、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２のソース電極ＳＤ２は、それぞれ、半導体層ＳＣの上から保持容量線ＳＬの方向に延在しており、保持容量線ＳＬと重畳する領域を有する。
【００４２】
また、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２のソース電極ＳＤ２は、それぞれ、第１の映像信号線ＤＬ１ｍおよび第２の映像信号線ＤＬ２ｍと一体形成されている。
【００４３】
映像信号線ＤＬなどの上には、第２の絶縁層ＰＡＳ２が設けられ、第２の絶縁層ＰＡＳ２の上には、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２が設けられている。第２の絶縁層ＰＡＳ２は、絶縁基板ＳＵＢ（第１の絶縁層ＰＡＳ１）の表面全域に設けられており、たとえば、図３（ｂ）および図３（ｃ）に示したように、表面（画素電極が形成される面）が平坦になるように形成されている。なお、第２の絶縁層ＰＡＳ２は、各領域における厚さが均一になるように形成されていることもある。
【００４４】
また、第２の絶縁層ＰＡＳ２の上に設けられた第１の画素電極ＰＸ１は、スルーホールＴＨ１により第１のＴＦＴ素子Ｔｒ１のソース電極ＳＤ２と接続している。また、第２の絶縁層ＰＡＳ２の上に設けられた第２の画素電極ＰＸ２は、スルーホールＴＨ２により第２のＴＦＴ素子Ｔｒ２のソース電極ＳＤ２と接続している。
【００４５】
また、１つの画素に対して配置される第１の映像信号線ＤＬ１ｍと第２の映像信号線ＤＬ２ｍとは、たとえば、図３（ａ）に示すように、当該画素の２つの画素電極ＰＸ１，ＰＸ２を挟んで配置される。また、走査信号線ＧＬの延在方向に隣接して並んでいる２つの画素の間には、たとえば、図３（ａ）に示すように、一方の画素に対する第２の映像信号線と、他方の画素に対する第１の映像信号線とが配置されている。
【００４６】
なお、図３（ａ）乃至図３（ｃ）に示した構成は、１つの画素の構成の一例であり、保持容量線ＳＬの位置、各ＴＦＴ素子のドレイン電極ＳＤ１およびソース電極ＳＤ２の平面形状、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２の平面形状などが適宜変更可能であることはもちろんである。
【００４７】
図４（ａ）は、本発明に関わる液晶表示パネルの従来の構成および駆動方法の一例を示す模式図である。図４（ｂ）は、本発明に関わる液晶表示パネルの従来の構成および駆動方法の別の一例を示す模式図である。
なお、図４（ａ）および図４（ｂ）では、ＴＦＴ素子（スイッチング素子）を省略している。また、図４（ａ）および図４（ｂ）において、各画素電極ＰＸ１，ＰＸ２に記した＋の記号は、当該画素電極に加えられた信号の電位が対向電極に加えられた信号の電位よりも高い（正極性である）ことを意味し、各画素電極ＰＸ１，ＰＸ２に記した−の記号は、当該画素電極に加えられた信号の電位が対向電極に加えられた信号の電位よりも低い（負極性である）ことを意味する。
【００４８】
表示領域を構成する各画素の構成が、たとえば、図２に示したような構成の液晶表示パネルにおいて、各画素の第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、第１の映像信号線ＤＬ１および第２の映像信号線ＤＬ２との関係は、たとえば、図４（ａ）に示すような関係になっている。すなわち、映像信号線の延在方向に並んでいる画素は、すべて、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続しており、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している。
【００４９】
このような液晶表示パネルで映像や画像を表示するときには、たとえば、図４（ａ）に示したように、走査信号線ＧＬを挟んで隣接する２つの画素の画素電極の極性、および映像信号線ＤＬ１，ＤＬ２を挟んで隣接する２つの画素の画素電極の極性が、ともに反対の極性になるように、液晶表示パネルをドット反転駆動させる方法がある。
【００５０】
しかしながら、ドット反転駆動をさせる場合、１フレーム期間に映像信号線に加える映像信号は、たとえば、図４（ａ）に示したように、正極性（＋）の信号と負極性（−）の信号とが交互になるようにする必要がある。そのため、映像信号線に加える映像信号を生成する駆動回路における処理（負荷）が増大し、当該駆動回路の発熱量が高くなる。
【００５１】
また、このような液晶表示パネルで映像や画像を表示するときには、たとえば、図４（ｂ）に示すように、走査信号線ＧＬを挟んで隣接する２つの画素の画素電極の極性は同じ極性で、映像信号線ＤＬ１，ＤＬ２を挟んで隣接する２つの画素の画素電極の極性は反対の極性になるように、液晶表示パネルをカラム反転駆動させる方法がある。
【００５２】
しかしながら、カラム反転駆動をさせる場合、１フレーム期間における各画素の画素電極の極性は、たとえば、図４（ｂ）に示したように、映像信号線の延在方向に並んだ複数個の画素の画素電極の極性がすべて正極性である列（カラム）と、すべて負極性である列（カラム）とが走査信号線の延在方向に交互に並んだ状態になる。そのため、フリッカ（縦筋流れ）や縦スメアが発生し、画質が劣化しやすい。
【００５３】
以下、上記のような構成の液晶表示パネルをもとにして、映像信号を生成する駆動回路の発熱量を低く抑え、かつ、フリッカなどによる画質の劣化を防ぐ液晶表示パネルの構成の一例について説明する。
【実施例１】
【００５４】
図５は、本発明による実施例１の液晶表示パネルの一構成例を示す模式図である。
なお、図５では、ＴＦＴ素子（スイッチング素子）を省略している。また、図５において、各画素電極ＰＸ１，ＰＸ２に記した＋の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも高い（正極性である）ことを意味し、各画素電極ＰＸ１，ＰＸ２に記した−の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも低い（負極性である）ことを意味する。
【００５５】
実施例１の液晶表示パネルは、たとえば、図５に示すように、１つの画素が、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２の２つの画素電極を有し、各画素の２つの画素電極は、それぞれ、第１の映像信号線ＤＬ１と第２の映像信号線ＤＬ２で挟まれおり、当該第１の映像信号線ＤＬ１または第２の映像信号線ＤＬ２とＴＦＴ素子（図示しない）を介して接続している。
【００５６】
また、実施例１の液晶表示パネルでは、映像信号線ＤＬ１，ＤＬ２の延在方向に並んだ複数個の画素に着目すると、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続し、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している画素と、第２の画素電極ＰＸ２が第１の映像信号線ＤＬ１に接続し、第１の画素電極ＰＸ１が第２の映像信号線ＤＬ２に接続している画素とが、交互に配置されている。
【００５７】
また、実施例１の液晶表示パネルでは、走査信号線ＧＬの延在方向に並んだ複数個の画素に着目すると、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続し、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している画素のみ、あるいは第２の画素電極ＰＸ２が第１の映像信号線ＤＬ１に接続し、第１の画素電極ＰＸ１が第２の映像信号線ＤＬ２に接続している画素のみが配置されている。
【００５８】
また、実施例１の液晶表示パネルでは、１フレーム期間中に、一対の第１の映像信号線ＤＬ１と第２の映像信号線ＤＬ２に加わる映像信号の極性は、常に正極性または常に負極性のいずれかであり、かつ、一方の映像信号線に加わる映像信号が常に正極性であれば、他方の映像信号線に加わる映像信号は常に負極性である。
【００５９】
またさらに、実施例１の液晶表示パネルでは、１フレーム期間中に、走査信号線ＧＬの延在方向で隣接する２つの画素の間に配置された２本の映像信号線ＤＬ２，ＤＬ１に加わる映像信号線の極性は、同じ極性である。
【００６０】
液晶表示パネルの構成、および各映像信号線に加わる映像信号の極性を上記のようにすると、１フレーム期間に、各画素の画素電極ＰＸ１，ＰＸ２に加わる信号の電位と対向電極の電位との関係（極性）は、図５に示したような関係になる。まず、１つの画素に着目した場合、第１の画素電極ＰＸ１の極性と、第２の画素電極ＰＸ２の極性は、必ず反対の極性になる。
【００６１】
また、走査信号線ＧＬまたは映像信号線ＤＬ１，ＤＬ２を挟んで隣接する２つの画素に着目した場合、一方の画素の第１の画素電極ＰＸ１の極性と他方の画素の第１の画素電極ＰＸ１の極性、および一方の画素の第２の画素電極ＰＸ２の極性と他方の画素の第２の画素電極ＰＸ２の極性は、それぞれ、必ず反対の極性になる。
【００６２】
すなわち、実施例１の液晶表示パネルを有する液晶表示装置では、駆動回路において映像信号を生成するときには、カラム反転駆動に対応した生成方法で各映像信号線に加える映像信号を生成することができ、各映像信号線に加えられた映像信号に基づいて液晶表示パネルを駆動させるときには、ドット反転駆動をさせることができる。
【００６３】
したがって、実施例１の液晶表示パネルを有する液晶表示装置は、映像信号を生成する駆動回路の発熱量を低く抑えることができ、かつ、フリッカなどによる画質の劣化を防ぐことができる。
【００６４】
なお、図示は省略するが、図５に示したような構成のＴＦＴ基板１を製造するときには、１つの画素が、たとえば、図３（ａ）乃至図３（ｂ）に示したような構成であり、かつ、走査信号線ＧＬを挟んで隣接する２つの画素の平面レイアウトが、図３（ａ）に示した平面レイアウトと、図３（ａ）を左右反転させた平面レイアウトになるようにすればよい。
【００６５】
図６は、実施例１の液晶表示パネルの変形例を示す模式図である。
なお、図６では、ＴＦＴ素子（スイッチング素子）を省略している。また、図６において、各画素電極ＰＸ１，ＰＸ２に記した＋の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも高い（正極性である）ことを意味し、各画素電極ＰＸ１，ＰＸ２に記した−の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも低い（負極性である）ことを意味する。
【００６６】
実施例１の液晶表示パネルの構成を説明するにあたり、図５では、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続し、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している画素と、第２の画素電極ＰＸ２が第１の映像信号線ＤＬ１に接続し、第１の画素電極ＰＸ１が第２の映像信号線ＤＬ２に接続している画素とで、画素電極の向きが左右反転している場合を例に挙げている。
【００６７】
しかしながら、実施例１の液晶表示パネルでは、走査信号線ＧＬを挟んで隣接する２つの画素について、各画素電極ＰＸ１，ＰＸ２が接続している映像信号線の関係が、上記の条件を満たしていればよい。そのため、たとえば、図６に示すように、走査信号線ＧＬを挟んで隣接する２つの画素の各画素電極ＰＸ１，ＰＸ２が同じ向きで配置されていてもよい。
【実施例２】
【００６８】
図７（ａ）乃至図７（ｃ）は、実施例１の液晶表示パネルにおいて発生する可能性がある問題点の一例を説明するための模式図である。
図７（ａ）は、実施例１の液晶表示パネルにおいて１つの画素に生じる寄生容量の一例を示す模式回路図である。図７（ｂ）は、寄生容量に着目して映像信号線の延在方向に並んだ画素の構成を示した模式図である。図７（ｃ）は、図７（ｂ）に示した映像信号線に加わる映像信号と画素電極の電位の変化を示す模式チャート図である。
なお、図７（ｂ）では、ＴＦＴ素子（スイッチング素子）を省略している。
【００６９】
実施例１の液晶表示パネルのＴＦＴ基板１における１つの画素の回路構成は、たとえば、図７（ａ）に示したような構成になっている。
【００７０】
ところで、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、たとえば、図３（ｃ）に示したように、映像信号線ＤＬ１，ＤＬ２などが形成された面の上に、第２の絶縁層ＰＡＳ２を介して形成されている。そのため、たとえば、図７（ａ）に示すように、第１の画素電極ＰＸ１と第１の映像信号線ＤＬ１との間には第１の寄生容量Ｃｄｓ１が形成され、第２の画素電極ＰＸ２と第２の映像信号線ＤＬ２との間には第２の寄生容量Ｃｄｓ２が形成される。また、実際には、第２の画素電極ＰＸ２と第１の映像信号線ＤＬ１との間に第３の寄生容量Ｃｄｓ３が形成されるが、第３の寄生容量Ｃｄｓ３は、第１の寄生容量Ｃｄｓ１および第２の寄生容量Ｃｄｓ２に比べて非常に小さいので、本構成では無視する。
【００７１】
このような画素電極と映像信号線の間に形成される寄生容量に着目して、実施例１の液晶表示パネルにおける、映像信号線の延在方向に並んだ複数個の画素の構成を模式的に示すと、たとえば、図７（ｂ）のように表すことができる。
【００７２】
また、１フレーム期間に、図７（ｂ）に示した各画素の画素電極ＰＸ１，ＰＸ２が接続している第１の映像信号線ＤＬ１に加わる第１の映像信号ＤＡＴＡ１と、第２の映像信号線ＤＬ２に加わる第２の映像信号ＤＡＴＡ２は、たとえば、図７（ｃ）に示したような信号である。
【００７３】
このとき、図７（ｂ）に示した第１の画素電極ＰＸ１ａおよび第２の画素電極ＰＸ２ａには、それぞれ、たとえば、図７（ｃ）に示した時刻ｔ３からｔ４までの期間Δｔ３に第１の映像信号線ＤＬ１に加わる第１の映像信号ＤＡＴＡ１および第２の映像信号線ＤＬ２に加わる第２の映像信号ＤＡＴＡ２が書き込まれる。同様に、図７（ｂ）に示した第１の画素電極ＰＸ１ｂおよび第２の画素電極ＰＸ２ｂには、それぞれ、たとえば、図７（ｃ）に示した時刻ｔ４からｔ５までの期間Δｔ４に第１の映像信号線ＤＬ１に加わる第１の映像信号ＤＡＴＡ１および第２の映像信号線ＤＬ２に加わる第２の映像信号ＤＡＴＡ２が書き込まれる。なお、図７（ｃ）において、Ｖｐ１ａは第１の画素電極ＰＸ１ａの電位、Ｖｐ２ａは第２の画素電極ＰＸ２ａの電位、Ｖｐ１ｂは第１の画素電極ＰＸ１ｂの電位、Ｖｐ２ｂは第２の画素電極ＰＸ２ｂの電位である。また、図７（ｃ）において、Ｖｇａは走査信号線ＧＬａに加わる走査信号の電位、Ｖｇｂは走査信号線ＧＬｂに加わる走査信号の電位である。
【００７４】
第１の画素電極ＰＸ１ａ，ＰＸ１ｂおよび第２の画素電極ＰＸ２ａ，ＰＸ２ｂに映像信号が書き込まれるときには、書き込みが終了する時点において電位が若干変動するが、その後は、通常、次のフレーム期間の映像信号の書き込みを行うまで、書き込まれた信号の電位が保持される。
【００７５】
しかしながら、第１の画素電極ＰＸ１ａ，ＰＸ１ｂおよび第２の画素電極ＰＸ２ａ，ＰＸ２ｂに映像信号を書き込んだ後の、同じフレーム期間の第１の映像信号ＤＡＴＡ１および第２の映像信号ＤＡＴＡ２には、たとえば、図７（ｃ）に示した期間Δｔ１９とΔｔ２０の境界または期間Δｔ２２とΔｔ２３の境界のように、階調が大きく変化するような映像信号が含まれていることがある。
【００７６】
そうすると、第１の画素電極ＰＸ１ａ，ＰＸ１ｂおよび第２の画素電極ＰＸ２ａ，ＰＸ２ｂに書き込まれた映像信号の電位は、たとえば、期間Δｔ２０〜Δｔ２２の間だけ変動し、カップリングスメアと呼ばれる現象が発生する。そのため、実施例１の液晶表示パネルを有する液晶表示装置では、カップリングスメアにより画質が劣化する可能性がある。
【００７７】
図８は、本発明による実施例２の液晶表示パネルの一構成例を示す模式回路図である。
【００７８】
上記カップリングスメアの発生は、１つの画素における第１の画素電極ＰＸ１および第２の画素電極ＰＸ２が、それぞれ、第１の映像信号線ＤＬ１のみ、または第２の映像信号線ＤＬ２のみとの間で寄生容量を形成することと関係している。
【００７９】
そのため、実施例２の液晶表示パネルでは、たとえば、図８に示すように、第２の画素電極ＰＸ２の平面形状を、第１の画素電極ＰＸ１を囲む閉じた環状にする。このようにすると、平面で見たときに、第１の画素電極ＰＸ１と第１の映像信号線ＤＬ１との間に第２の画素電極ＰＸ２が延在し、第１の画素電極ＰＸ１と第２の映像信号線ＤＬ２との間にも第２の画素電極ＰＸ２が延在する。
【００８０】
したがって、実施例２の液晶表示パネルでは、第２の画素電極ＰＸ２と第１の映像信号線ＤＬ１との間に第１の寄生容量Ｃｄｓ１が形成され、第２の画素電極ＰＸ２と第２の映像信号線ＤＬ２との間に第２の寄生容量Ｃｄｓ２が形成され、第１の画素電極ＰＸ１と第１の映像信号線ＤＬ１との間、および第１の画素電極ＰＸ１と第２の映像信号線ＤＬ２との間には寄生容量が形成されない。
【００８１】
このような構成にすると、第１の画素電極ＰＸ１に書き込まれた信号には、映像信号線ＤＬ１，ＤＬ２との寄生容量による電位の変動が生じない。また、第２の画素電極ＰＸ２に書き込まれた信号には、映像信号線ＤＬ１，ＤＬ２との間に形成される寄生容量による電位の変動が生じるものの、その寄生容量は、第２の画素電極ＰＸ２を挟んで配置される２本の映像信号線ＤＬ１，ＤＬ２との間に形成される。そのため、第２の画素電極ＰＸ２に書き込まれた信号の電位の変動にはかたよりがなく、カップリングスメアの発生を防ぐことができる。
【００８２】
なお、図８に示した例では、第２の画素電極ＰＸ２の平面形状を閉じた環状にしているが、逆に、第１の画素電極ＰＸ１の平面形状を第２の画素電極ＰＸ２を囲む閉じた環状にしてもよいことはもちろんである。
【００８３】
また、図８に示した例では、第２の画素電極ＰＸ２の平面形状を閉じた環状にしているが、これに限らず、たとえば、第２の画素電極ＰＸ２の平面形状が、第１の画素電極ＰＸ１を囲み、かつ、走査信号線ＧＬと平行に延在する部分が開いた環状、あるいはコの字型であってもよい。
【００８４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【符号の説明】
【００８５】
１…ＴＦＴ基板
２…対向基板
３…液晶材料
４…シール材
５Ａ…下偏光板
５Ｂ…上偏光板
ＧＬ，ＧＬｎ，ＧＬｎ＋１，ＧＬａ，ＧＬｂ…走査信号線
ＤＬ１，ＤＬ１ｍ，ＤＬ１ｍ＋１…第１の映像信号線
ＤＬ２，ＤＬ２ｍ−１，ＤＬ２ｍ…第２の映像信号線
Ｔｒ１…第１のＴＦＴ素子
Ｔｒ２…第２のＴＦＴ素子
ＰＸ１，ＰＸ１ａ，ＰＸ１ｂ…第１の画素電極
ＰＸ２，ＰＸ２ａ，ＰＸ２ｂ…第２の画素電極
ＳＵＢ…絶縁基板
ＳＬ…保持容量線
ＰＡＳ１…第１の絶縁層
ＳＣ…半導体層
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＰＡＳ２…第２の絶縁層
Ｃｄｓ１…第１の寄生容量
Ｃｄｓ２…第２の寄生容量
Ｃｄｓ３…第３の寄生容量
ＤＡＴＡ１…第１の映像信号
ＤＡＴＡ２…第２の映像信号
Ｖｐ１ａ，Ｖｐ１ｂ…第１の画素電極の電位
Ｖｐ２ａ，Ｖｐ２ｂ…第２の画素電極の電位
Ｖｇａ，Ｖｇｂ…走査信号の電位
ＤＡ…表示領域
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、１つの画素が異なる映像信号線に接続された２つの画素電極を有する液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置には、表示領域が、ＴＦＴ素子などのスイッチング素子および画素電極を有する画素の集合により設定されているものがあり、そのような液晶表示装置には、ＶＡ方式（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ方式）と呼ばれるものがある。
【０００３】
ＶＡ方式の液晶表示装置に用いられる液晶表示パネルは、たとえば、液晶材料を挟持する２枚の基板のうちの一方の基板に、複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極が形成され、前記２枚の基板のうちの他方の基板に、対向電極（共通電極と呼ぶこともある。）が形成されている。
【０００４】
また、ＶＡ方式の液晶表示パネルにおいて、１つの画素の階調（輝度）の制御に用いられるスイッチング素子および画素電極の数は、通常、それぞれ１つずつである。
【０００５】
しかしながら、近年、視認性を向上させるために、たとえば、１つの画素の階調（輝度）の制御に用いられるスイッチング素子および画素電極の数を、それぞれ２つずつにしたＶＡ方式の液晶表示装置が提案されている（たとえば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３０９２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、１つの画素に対して２本の映像信号線を設け、当該１つの画素が有する２つの画素電極を、スイッチング素子を介してそれぞれ異なる映像信号線に接続している。そして、当該１つの画素が有する２つの画素電極のそれぞれに、別個のデータ電圧を印加することで、視認性を向上させている。
【０００８】
しかしながら、前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、１フレーム期間中に１つの画素が有する２つの画素電極に加わる信号が、同じ極性である。なお、前記極性というのは、画素電極に加わった信号の電位と対向電極との電位の関係であり、一般に、画素電極に加わった信号の電位が対向電極の電位よりも高い場合は正極性といい、対向電極の電位よりも低い場合は負極性という。
【０００９】
また、前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、ドット反転と呼ばれる、１フレーム期間中の各画素の画素電極の極性の関係が市松格子状の関係になる駆動方法で映像や画像を表示することにより、たとえば、フリッカと呼ばれる現象や縦スメアと呼ばれる現象の発生を抑え、画質の劣化を防ぐことができる。
【００１０】
しかしながら、前記特許文献１に記載されたような構成およびデータ電圧（映像信号）の印加方法でドット反転駆動をさせる場合、各映像信号線に加える映像信号を生成する段階で、映像信号がドット反転している必要がある。そのため、映像信号を生成する駆動回路の発熱量が高くなり、駆動回路の誤動作あるいは故障が起こりやすいという問題がある。
【００１１】
また、前記特許文献１に記載されたような構成のＶＡ方式の液晶表示装置では、たとえば、カラム反転と呼ばれる、１フレーム期間中の各画素の画素電極の極性の関係が縦縞状の関係になる駆動方法で映像や画像を表示することも可能であり、カラム反転で駆動させることで、映像信号を生成する駆動回路の発熱量を低く抑えることができる。
【００１２】
しかしながら、前記特許文献１に記載されたような構成およびデータ電圧（映像信号）の印加方法でカラム反転駆動をさせる場合、たとえば、フリッカ（縦筋流れ）と呼ばれる現象や縦スメアと呼ばれる現象が発生し、画質が劣化しやすいという問題がある。
【００１３】
本発明の目的は、１つの画素が２つのスイッチング素子および２つの画素電極を有する液晶表示装置において、駆動回路の発熱量を低く抑え、かつ、画質の劣化を防ぐことが可能な技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００１６】
（１）複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極を有する第１の基板と、対向電極を有する第２の基板と、前記第１の基板と前記第２の基板との間に挟持された液晶材料とを有し、第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する画素の集合により表示領域が設定されている液晶表示装置であって、１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、１フレーム期間中の、１つの画素の前記第１の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係と、当該１つの画素の前記第２の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係とは、一方が正極性の関係であり、他方が負極性の関係である液晶表示装置。
【００１７】
（２）前記（１）の液晶表示装置において、１フレーム期間中の、１つの画素の前記第１の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係と、走査信号線または映像信号線を挟んで当該１つの画素に隣接する別の１つの画素の前記第１の画素電極に加わる信号の電位と前記対向電極に加わる信号の電位との関係とは、一方が正極性の関係であり、他方が負極性の関係である液晶表示装置。
【００１８】
（３）複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極を有する第１の基板と、対向電極を有する第２の基板と、前記第１の基板と前記第２の基板との間に挟持された液晶材料とを有し、第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する画素の集合により表示領域が設定されている液晶表示装置であって、１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、前記映像信号線の延在方向には、前記第１のスイッチング素子が第１の映像信号線に接続し、前記第２のスイッチング素子が第２の映像信号線に接続している画素と、前記第２のスイッチング素子が前記第１の映像信号線に接続し、前記第１のスイッチング素子が前記第２の映像信号線に接続している画素とが交互に並んでいる液晶表示装置。
【００１９】
（４）前記（３）の液晶表示装置において、前記第１の映像信号線と前記第２の映像信号線とは、各映像信号線に接続しているスイッチング素子を有する画素を挟んで配置され、かつ、前記走査信号線の延在方向に並んで隣接している２つの画素の間には、当該２つの画素のうちの一方の画素に対する前記第２の映像信号線と、当該２つの画素のうちの他方の画素に対する前記第１の映像信号線とが配置されている液晶表示装置。
【００２０】
（５）前記（３）または（４）の液晶表示装置において、１フレーム期間中の、前記第１の映像信号線に加わる信号の電位と前記対向電極の電位との関係、および前記第２の映像信号線に加わる信号の電位と前記対向電極の電位との関係は、それぞれ、常に正極性の関係または常に負極性の関係のいずれかであり、かつ、一方の関係が常に正極性の関係であるときに、他方の関係が常に負極性の関係である液晶表示装置。
【００２１】
（６）前記（３）乃至（５）のいずれかの液晶表示装置において、前記第１の画素電極と前記第２の画素電極のうちの一方の画素電極は、その平面形状が、他方の画素電極を囲む閉じた環状である液晶表示装置。
【００２２】
（７）前記（３）乃至（６）のいずれかの表示装置において、前記スイッチング素子は、ＴＦＴ素子である液晶表示装置。
【発明の効果】
【００２３】
本発明の液晶表示装置によれば、１つの画素が２つのスイッチング素子および２つの画素電極を有するＶＡ方式の液晶表示装置で映像や画像を表示するときに、カラム反転駆動に対応した映像信号を生成しつつ、液晶表示パネルの各画素をドット反転で駆動させることができる。そのため、映像信号を生成する駆動回路の発熱量を低く抑えることができるとともに、フリッカなどの発生による画質の劣化を防ぐことができる。
【図面の簡単な説明】
【００２４】
【図１（ａ）】液晶表示パネルの概略構成を示す模式平面図である。
【図１（ｂ）】図１（ａ）のＡ−Ａ’線断面図である。
【図２】本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一構成例を示す模式回路図である。
【図３（ａ）】本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一具体例を示す模式平面図である。
【図３（ｂ）】図３（ａ）のＢ−Ｂ’線断面図である。
【図３（ｃ）】図３（ａ）のＣ−Ｃ’線断面図である。
【図４（ａ）】本発明に関わる液晶表示パネルの従来の構成および駆動方法の一例を示す模式図である。
【図４（ｂ）】本発明に関わる液晶表示パネルの従来の構成および駆動方法の別の一例を示す模式図である。
【図５】本発明による実施例１の液晶表示パネルの一構成例を示す模式図である。
【図６】実施例１の液晶表示パネルの変形例を示す模式図である。
【図７（ａ）】実施例１の液晶表示パネルにおいて１つの画素に生じる寄生容量の一例を示す模式回路図である。
【図７（ｂ）】寄生容量に着目して映像信号線の延在方向に並んだ画素の構成を示した模式図である。
【図７（ｃ）】図７（ｂ）に示した映像信号線に加わる映像信号と画素電極の電位の変化を示す模式チャート図である。
【図８】本発明による実施例２の液晶表示パネルの一構成例を示す模式回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２６】
図１（ａ）および図１（ｂ）、図２、図３（ａ）乃至図３（ｃ）は、それぞれ、本発明に関わる液晶表示装置の概略構成を示す模式図である。
図１（ａ）は、液晶表示パネルの概略構成を示す模式平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’線断面図である。
図２は、本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一構成例を示す模式回路図である。
図３（ａ）は、本発明に関わる液晶表示パネルのＴＦＴ基板における１つの画素の一具体例を示す模式平面図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ’線断面図である。図３（ｃ）は、図３（ａ）のＣ−Ｃ’線断面図である。
【００２７】
本発明は、液晶表示装置のうちの、ＶＡ方式と呼ばれる液晶表示装置に関し、特に、表示領域を構成する各画素が、２つのスイッチング素子および２つの画素電極を有する液晶表示装置の液晶表示パネルの構成および駆動方法に関する。
【００２８】
液晶表示パネルは、たとえば、図１（ａ）および図１（ｂ）に示すように、第１の基板１、第２の基板２、液晶材料３、シール材４、下偏光板５Ａ、および上偏光板５Ｂを有する。
【００２９】
第１の基板１は、複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、複数個の画素電極などを有する基板である。また、スイッチング素子がＴＦＴ素子である場合、第１の基板１は、ＴＦＴ基板と呼ばれる。以下、第１の基板１のことをＴＦＴ基板１と呼ぶ。
【００３０】
第２の基板２は、対向電極（共通電極と呼ぶこともある。）や表示領域ＤＡを画素領域ごとに分割する遮光膜（ブラックマトリクスと呼ぶこともある。）などを有する基板であり、対向基板と呼ばれる。以下、第２の基板２のことを対向基板と呼ぶ。また、液晶表示装置がテレビやＰＣのディスプレイなどのカラー液晶表示装置の場合、対向基板２には、カラーフィルタなども有する。
【００３１】
また、ＴＦＴ基板１と対向基板２とは、たとえば、表示領域ＤＡの外側に環状に設けられたシール材４で接着されており、液晶材料３は、ＴＦＴ基板１、対向基板２、およびシール材４で囲まれた空間に挟持（封入）されている。
【００３２】
また、液晶表示パネルが透過型または半透過型である場合は、ＴＦＴ基板１の外側を向いた面に下偏光板５Ａが設けられ、対向基板２の外側を向いた面に上偏光板５Ｂが設けられる。また、図示はしていないが、たとえば、ＴＦＴ基板１と下偏光板５Ａとの間、および対向基板２と上偏光板５Ｂとの間には、それぞれ、１層乃至複数層の位相差板が設けられていることもある。
【００３３】
なお、液晶表示パネルが反射型である場合は、通常、下偏光板５Ａが不要であり、たとえば、上偏光板５Ｂ、および対向基板２と上偏光板５Ｂとの間の位相差板のみが設けられている。
【００３４】
ところで、ＴＦＴ基板１の表示領域を構成する各画素において、液晶材料３中の液晶分子を駆動させる電界を発生させるために必要なＴＦＴ素子および画素電極は、通常、それぞれ１つずつである。しかしながら、本発明に関わる液晶表示パネルのＴＦＴ基板１では、１つの画素が、たとえば、図２に示すように、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２の２つのＴＦＴ素子と、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２の２つの画素電極とを有する。なお、図２における１つの画素は、２本の隣接する走査信号線ＧＬｎ，ＧＬｎ＋１（ｎは任意の自然数）と、２本の隣接する映像信号線ＤＬ１ｍ，ＤＬ２ｍ（ｍは任意の自然数）とで囲まれた領域に相当する。
【００３５】
このとき、第１の画素電極ＰＸ１は、第１のＴＦＴ素子Ｔｒ１のソースに接続しており、第１のＴＦＴ素子Ｔｒ１のドレインは、たとえば、第１の映像信号線ＤＬ１ｍに接続している。また、第２の画素電極ＰＸ２は、第２のＴＦＴ素子Ｔｒ２のソースに接続しており、第２のＴＦＴ素子Ｔｒ２のドレインは、たとえば、第２の映像信号線ＤＬ２ｍに接続している。また、第１のＴＦＴ素子Ｔｒ１のゲートおよび第２のＴＦＴ素子Ｔｒ２のゲートは、ともに走査信号線ＧＬｎ＋１に接続している。
【００３６】
また、図２において、第１の映像信号線ＤＬ１ｍの左側にある信号線ＤＬ２ｍ−１は、図２に示した画素の左隣に位置する画素に対する第２の映像信号線であり、第２の映像信号線ＤＬ２ｍの右側にある信号線ＤＬ１ｍ＋１は、図２に示した画素の右隣に位置する画素に対する第１の映像信号線である。
【００３７】
このような構成の液晶表示パネルでは、１フレーム期間中の、１つの画素の階調（輝度）を表現するときに、第１の映像信号線ＤＬ１ｍから第１の画素電極ＰＸ１に加えられた信号の電位と対向電極の電位との関係、および第２の映像信号線ＤＬ２ｍから第２の画素電極ＰＸ２に加えられた信号の電位と対向電極の電位との関係により液晶分子を駆動させて表現する。そのため、第１の画素電極ＰＸ１に加わる信号の電位と第２の画素電極ＰＸ２に加わる信号の電位を制御することで、視認性を向上させることができる。
【００３８】
また、１つの画素の回路構成が、図２に示したような回路構成であるＴＦＴ基板１における、実際の１つの画素の構成は、たとえば、図３（ａ）乃至図３（ｃ）に示したような構成になっている。
【００３９】
まず、ガラス基板などの絶縁基板ＳＵＢの表面には、走査信号線ＧＬｎ，ＧＬｎ＋１を含む複数本の走査信号線ＧＬと、保持容量（補助容量と呼ぶこともある。）を形成するための保持容量線ＳＬとが設けられている。保持容量線ＳＬは、２本の隣接する走査信号線ＧＬの間ごとに設けられており、各保持容量線ＳＬは、たとえば、表示領域ＤＡの外側に設けられるバスラインなどで電気的に接続されている。
【００４０】
走査信号線ＧＬなどの上には、ＴＦＴ素子のゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１が設けられている。なお、第１の絶縁層ＰＡＳ１は、たとえば、シリコン酸化膜などを成膜して形成するので、走査信号線ＧＬや保持容量線ＳＬの上だけではなく、絶縁基板ＳＵＢの表面全域に設けられている。
【００４１】
第１の絶縁層ＰＡＳ１の上には、ＴＦＴ素子の半導体層ＳＣ、第１の映像信号線ＤＬ１ｍおよび第２の映像信号線ＤＬ２ｍを含む複数本の映像信号線ＤＬ、ＴＦＴ素子のドレイン電極ＳＤ１およびソース電極ＳＤ２などが設けられている。このとき、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２のソース電極ＳＤ２は、それぞれ、半導体層ＳＣの上から保持容量線ＳＬの方向に延在しており、保持容量線ＳＬと重畳する領域を有する。
【００４２】
また、第１のＴＦＴ素子Ｔｒ１および第２のＴＦＴ素子Ｔｒ２のソース電極ＳＤ２は、それぞれ、第１の映像信号線ＤＬ１ｍおよび第２の映像信号線ＤＬ２ｍと一体形成されている。
【００４３】
映像信号線ＤＬなどの上には、第２の絶縁層ＰＡＳ２が設けられ、第２の絶縁層ＰＡＳ２の上には、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２が設けられている。第２の絶縁層ＰＡＳ２は、絶縁基板ＳＵＢ（第１の絶縁層ＰＡＳ１）の表面全域に設けられており、たとえば、図３（ｂ）および図３（ｃ）に示したように、表面（画素電極が形成される面）が平坦になるように形成されている。なお、第２の絶縁層ＰＡＳ２は、各領域における厚さが均一になるように形成されていることもある。
【００４４】
また、第２の絶縁層ＰＡＳ２の上に設けられた第１の画素電極ＰＸ１は、スルーホールＴＨ１により第１のＴＦＴ素子Ｔｒ１のソース電極ＳＤ２と接続している。また、第２の絶縁層ＰＡＳ２の上に設けられた第２の画素電極ＰＸ２は、スルーホールＴＨ２により第２のＴＦＴ素子Ｔｒ２のソース電極ＳＤ２と接続している。
【００４５】
また、１つの画素に対して配置される第１の映像信号線ＤＬ１ｍと第２の映像信号線ＤＬ２ｍとは、たとえば、図３（ａ）に示すように、当該画素の２つの画素電極ＰＸ１，ＰＸ２を挟んで配置される。また、走査信号線ＧＬの延在方向に隣接して並んでいる２つの画素の間には、たとえば、図３（ａ）に示すように、一方の画素に対する第２の映像信号線と、他方の画素に対する第１の映像信号線とが配置されている。
【００４６】
なお、図３（ａ）乃至図３（ｃ）に示した構成は、１つの画素の構成の一例であり、保持容量線ＳＬの位置、各ＴＦＴ素子のドレイン電極ＳＤ１およびソース電極ＳＤ２の平面形状、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２の平面形状などが適宜変更可能であることはもちろんである。
【００４７】
図４（ａ）は、本発明に関わる液晶表示パネルの従来の構成および駆動方法の一例を示す模式図である。図４（ｂ）は、本発明に関わる液晶表示パネルの従来の構成および駆動方法の別の一例を示す模式図である。
なお、図４（ａ）および図４（ｂ）では、ＴＦＴ素子（スイッチング素子）を省略している。また、図４（ａ）および図４（ｂ）において、各画素電極ＰＸ１，ＰＸ２に記した＋の記号は、当該画素電極に加えられた信号の電位が対向電極に加えられた信号の電位よりも高い（正極性である）ことを意味し、各画素電極ＰＸ１，ＰＸ２に記した−の記号は、当該画素電極に加えられた信号の電位が対向電極に加えられた信号の電位よりも低い（負極性である）ことを意味する。
【００４８】
表示領域を構成する各画素の構成が、たとえば、図２に示したような構成の液晶表示パネルにおいて、各画素の第１の画素電極ＰＸ１および第２の画素電極ＰＸ２と、第１の映像信号線ＤＬ１および第２の映像信号線ＤＬ２との関係は、たとえば、図４（ａ）に示すような関係になっている。すなわち、映像信号線の延在方向に並んでいる画素は、すべて、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続しており、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している。
【００４９】
このような液晶表示パネルで映像や画像を表示するときには、たとえば、図４（ａ）に示したように、走査信号線ＧＬを挟んで隣接する２つの画素の画素電極の極性、および映像信号線ＤＬ１，ＤＬ２を挟んで隣接する２つの画素の画素電極の極性が、ともに反対の極性になるように、液晶表示パネルをドット反転駆動させる方法がある。
【００５０】
しかしながら、ドット反転駆動をさせる場合、１フレーム期間に映像信号線に加える映像信号は、たとえば、図４（ａ）に示したように、正極性（＋）の信号と負極性（−）の信号とが交互になるようにする必要がある。そのため、映像信号線に加える映像信号を生成する駆動回路における処理（負荷）が増大し、当該駆動回路の発熱量が高くなる。
【００５１】
また、このような液晶表示パネルで映像や画像を表示するときには、たとえば、図４（ｂ）に示すように、走査信号線ＧＬを挟んで隣接する２つの画素の画素電極の極性は同じ極性で、映像信号線ＤＬ１，ＤＬ２を挟んで隣接する２つの画素の画素電極の極性は反対の極性になるように、液晶表示パネルをカラム反転駆動させる方法がある。
【００５２】
しかしながら、カラム反転駆動をさせる場合、１フレーム期間における各画素の画素電極の極性は、たとえば、図４（ｂ）に示したように、映像信号線の延在方向に並んだ複数個の画素の画素電極の極性がすべて正極性である列（カラム）と、すべて負極性である列（カラム）とが走査信号線の延在方向に交互に並んだ状態になる。そのため、フリッカ（縦筋流れ）や縦スメアが発生し、画質が劣化しやすい。
【００５３】
以下、上記のような構成の液晶表示パネルをもとにして、映像信号を生成する駆動回路の発熱量を低く抑え、かつ、フリッカなどによる画質の劣化を防ぐ液晶表示パネルの構成の一例について説明する。
【実施例１】
【００５４】
図５は、本発明による実施例１の液晶表示パネルの一構成例を示す模式図である。
なお、図５では、ＴＦＴ素子（スイッチング素子）を省略している。また、図５において、各画素電極ＰＸ１，ＰＸ２に記した＋の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも高い（正極性である）ことを意味し、各画素電極ＰＸ１，ＰＸ２に記した−の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも低い（負極性である）ことを意味する。
【００５５】
実施例１の液晶表示パネルは、たとえば、図５に示すように、１つの画素が、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２の２つの画素電極を有し、各画素の２つの画素電極は、それぞれ、第１の映像信号線ＤＬ１と第２の映像信号線ＤＬ２で挟まれおり、当該第１の映像信号線ＤＬ１または第２の映像信号線ＤＬ２とＴＦＴ素子（図示しない）を介して接続している。
【００５６】
また、実施例１の液晶表示パネルでは、映像信号線ＤＬ１，ＤＬ２の延在方向に並んだ複数個の画素に着目すると、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続し、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している画素と、第２の画素電極ＰＸ２が第１の映像信号線ＤＬ１に接続し、第１の画素電極ＰＸ１が第２の映像信号線ＤＬ２に接続している画素とが、交互に配置されている。
【００５７】
また、実施例１の液晶表示パネルでは、走査信号線ＧＬの延在方向に並んだ複数個の画素に着目すると、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続し、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している画素のみ、あるいは第２の画素電極ＰＸ２が第１の映像信号線ＤＬ１に接続し、第１の画素電極ＰＸ１が第２の映像信号線ＤＬ２に接続している画素のみが配置されている。
【００５８】
また、実施例１の液晶表示パネルでは、１フレーム期間中に、一対の第１の映像信号線ＤＬ１と第２の映像信号線ＤＬ２に加わる映像信号の極性は、常に正極性または常に負極性のいずれかであり、かつ、一方の映像信号線に加わる映像信号が常に正極性であれば、他方の映像信号線に加わる映像信号は常に負極性である。
【００５９】
またさらに、実施例１の液晶表示パネルでは、１フレーム期間中に、走査信号線ＧＬの延在方向で隣接する２つの画素の間に配置された２本の映像信号線ＤＬ２，ＤＬ１に加わる映像信号線の極性は、同じ極性である。
【００６０】
液晶表示パネルの構成、および各映像信号線に加わる映像信号の極性を上記のようにすると、１フレーム期間に、各画素の画素電極ＰＸ１，ＰＸ２に加わる信号の電位と対向電極の電位との関係（極性）は、図５に示したような関係になる。まず、１つの画素に着目した場合、第１の画素電極ＰＸ１の極性と、第２の画素電極ＰＸ２の極性は、必ず反対の極性になる。
【００６１】
また、走査信号線ＧＬまたは映像信号線ＤＬ１，ＤＬ２を挟んで隣接する２つの画素に着目した場合、一方の画素の第１の画素電極ＰＸ１の極性と他方の画素の第１の画素電極ＰＸ１の極性、および一方の画素の第２の画素電極ＰＸ２の極性と他方の画素の第２の画素電極ＰＸ２の極性は、それぞれ、必ず反対の極性になる。
【００６２】
すなわち、実施例１の液晶表示パネルを有する液晶表示装置では、駆動回路において映像信号を生成するときには、カラム反転駆動に対応した生成方法で各映像信号線に加える映像信号を生成することができ、各映像信号線に加えられた映像信号に基づいて液晶表示パネルを駆動させるときには、ドット反転駆動をさせることができる。
【００６３】
したがって、実施例１の液晶表示パネルを有する液晶表示装置は、映像信号を生成する駆動回路の発熱量を低く抑えることができ、かつ、フリッカなどによる画質の劣化を防ぐことができる。
【００６４】
なお、図示は省略するが、図５に示したような構成のＴＦＴ基板１を製造するときには、１つの画素が、たとえば、図３（ａ）乃至図３（ｂ）に示したような構成であり、かつ、走査信号線ＧＬを挟んで隣接する２つの画素の平面レイアウトが、図３（ａ）に示した平面レイアウトと、図３（ａ）を左右反転させた平面レイアウトになるようにすればよい。
【００６５】
図６は、実施例１の液晶表示パネルの変形例を示す模式図である。
なお、図６では、ＴＦＴ素子（スイッチング素子）を省略している。また、図６において、各画素電極ＰＸ１，ＰＸ２に記した＋の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも高い（正極性である）ことを意味し、各画素電極ＰＸ１，ＰＸ２に記した−の記号は、当該画素電極に加えられた信号の電位が対向電極の電位よりも低い（負極性である）ことを意味する。
【００６６】
実施例１の液晶表示パネルの構成を説明するにあたり、図５では、第１の画素電極ＰＸ１が第１の映像信号線ＤＬ１に接続し、第２の画素電極ＰＸ２が第２の映像信号線ＤＬ２に接続している画素と、第２の画素電極ＰＸ２が第１の映像信号線ＤＬ１に接続し、第１の画素電極ＰＸ１が第２の映像信号線ＤＬ２に接続している画素とで、画素電極の向きが左右反転している場合を例に挙げている。
【００６７】
しかしながら、実施例１の液晶表示パネルでは、走査信号線ＧＬを挟んで隣接する２つの画素について、各画素電極ＰＸ１，ＰＸ２が接続している映像信号線の関係が、上記の条件を満たしていればよい。そのため、たとえば、図６に示すように、走査信号線ＧＬを挟んで隣接する２つの画素の各画素電極ＰＸ１，ＰＸ２が同じ向きで配置されていてもよい。
【実施例２】
【００６８】
図７（ａ）乃至図７（ｃ）は、実施例１の液晶表示パネルにおいて発生する可能性がある問題点の一例を説明するための模式図である。
図７（ａ）は、実施例１の液晶表示パネルにおいて１つの画素に生じる寄生容量の一例を示す模式回路図である。図７（ｂ）は、寄生容量に着目して映像信号線の延在方向に並んだ画素の構成を示した模式図である。図７（ｃ）は、図７（ｂ）に示した映像信号線に加わる映像信号と画素電極の電位の変化を示す模式チャート図である。
なお、図７（ｂ）では、ＴＦＴ素子（スイッチング素子）を省略している。
【００６９】
実施例１の液晶表示パネルのＴＦＴ基板１における１つの画素の回路構成は、たとえば、図７（ａ）に示したような構成になっている。
【００７０】
ところで、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２は、たとえば、図３（ｃ）に示したように、映像信号線ＤＬ１，ＤＬ２などが形成された面の上に、第２の絶縁層ＰＡＳ２を介して形成されている。そのため、たとえば、図７（ａ）に示すように、第１の画素電極ＰＸ１と第１の映像信号線ＤＬ１との間には第１の寄生容量Ｃｄｓ１が形成され、第２の画素電極ＰＸ２と第２の映像信号線ＤＬ２との間には第２の寄生容量Ｃｄｓ２が形成される。また、実際には、第２の画素電極ＰＸ２と第１の映像信号線ＤＬ１との間に第３の寄生容量Ｃｄｓ３が形成されるが、第３の寄生容量Ｃｄｓ３は、第１の寄生容量Ｃｄｓ１および第２の寄生容量Ｃｄｓ２に比べて非常に小さいので、本構成では無視する。
【００７１】
このような画素電極と映像信号線の間に形成される寄生容量に着目して、実施例１の液晶表示パネルにおける、映像信号線の延在方向に並んだ複数個の画素の構成を模式的に示すと、たとえば、図７（ｂ）のように表すことができる。
【００７２】
また、１フレーム期間に、図７（ｂ）に示した各画素の画素電極ＰＸ１，ＰＸ２が接続している第１の映像信号線ＤＬ１に加わる第１の映像信号ＤＡＴＡ１と、第２の映像信号線ＤＬ２に加わる第２の映像信号ＤＡＴＡ２は、たとえば、図７（ｃ）に示したような信号である。
【００７３】
このとき、図７（ｂ）に示した第１の画素電極ＰＸ１ａおよび第２の画素電極ＰＸ２ａには、それぞれ、たとえば、図７（ｃ）に示した時刻ｔ３からｔ４までの期間Δｔ３に第１の映像信号線ＤＬ１に加わる第１の映像信号ＤＡＴＡ１および第２の映像信号線ＤＬ２に加わる第２の映像信号ＤＡＴＡ２が書き込まれる。同様に、図７（ｂ）に示した第１の画素電極ＰＸ１ｂおよび第２の画素電極ＰＸ２ｂには、それぞれ、たとえば、図７（ｃ）に示した時刻ｔ４からｔ５までの期間Δｔ４に第１の映像信号線ＤＬ１に加わる第１の映像信号ＤＡＴＡ１および第２の映像信号線ＤＬ２に加わる第２の映像信号ＤＡＴＡ２が書き込まれる。なお、図７（ｃ）において、Ｖｐ１ａは第１の画素電極ＰＸ１ａの電位、Ｖｐ２ａは第２の画素電極ＰＸ２ａの電位、Ｖｐ１ｂは第１の画素電極ＰＸ１ｂの電位、Ｖｐ２ｂは第２の画素電極ＰＸ２ｂの電位である。また、図７（ｃ）において、Ｖｇａは走査信号線ＧＬａに加わる走査信号の電位、Ｖｇｂは走査信号線ＧＬｂに加わる走査信号の電位である。
【００７４】
第１の画素電極ＰＸ１ａ，ＰＸ１ｂおよび第２の画素電極ＰＸ２ａ，ＰＸ２ｂに映像信号が書き込まれるときには、書き込みが終了する時点において電位が若干変動するが、その後は、通常、次のフレーム期間の映像信号の書き込みを行うまで、書き込まれた信号の電位が保持される。
【００７５】
しかしながら、第１の画素電極ＰＸ１ａ，ＰＸ１ｂおよび第２の画素電極ＰＸ２ａ，ＰＸ２ｂに映像信号を書き込んだ後の、同じフレーム期間の第１の映像信号ＤＡＴＡ１および第２の映像信号ＤＡＴＡ２には、たとえば、図７（ｃ）に示した期間Δｔ１９とΔｔ２０の境界または期間Δｔ２２とΔｔ２３の境界のように、階調が大きく変化するような映像信号が含まれていることがある。
【００７６】
そうすると、第１の画素電極ＰＸ１ａ，ＰＸ１ｂおよび第２の画素電極ＰＸ２ａ，ＰＸ２ｂに書き込まれた映像信号の電位は、たとえば、期間Δｔ２０〜Δｔ２２の間だけ変動し、カップリングスメアと呼ばれる現象が発生する。そのため、実施例１の液晶表示パネルを有する液晶表示装置では、カップリングスメアにより画質が劣化する可能性がある。
【００７７】
図８は、本発明による実施例２の液晶表示パネルの一構成例を示す模式回路図である。
【００７８】
上記カップリングスメアの発生は、１つの画素における第１の画素電極ＰＸ１および第２の画素電極ＰＸ２が、それぞれ、第１の映像信号線ＤＬ１のみ、または第２の映像信号線ＤＬ２のみとの間で寄生容量を形成することと関係している。
【００７９】
そのため、実施例２の液晶表示パネルでは、たとえば、図８に示すように、第２の画素電極ＰＸ２の平面形状を、第１の画素電極ＰＸ１を囲む閉じた環状にする。このようにすると、平面で見たときに、第１の画素電極ＰＸ１と第１の映像信号線ＤＬ１との間に第２の画素電極ＰＸ２が延在し、第１の画素電極ＰＸ１と第２の映像信号線ＤＬ２との間にも第２の画素電極ＰＸ２が延在する。
【００８０】
したがって、実施例２の液晶表示パネルでは、第２の画素電極ＰＸ２と第１の映像信号線ＤＬ１との間に第１の寄生容量Ｃｄｓ１が形成され、第２の画素電極ＰＸ２と第２の映像信号線ＤＬ２との間に第２の寄生容量Ｃｄｓ２が形成され、第１の画素電極ＰＸ１と第１の映像信号線ＤＬ１との間、および第１の画素電極ＰＸ１と第２の映像信号線ＤＬ２との間には寄生容量が形成されない。
【００８１】
このような構成にすると、第１の画素電極ＰＸ１に書き込まれた信号には、映像信号線ＤＬ１，ＤＬ２との寄生容量による電位の変動が生じない。また、第２の画素電極ＰＸ２に書き込まれた信号には、映像信号線ＤＬ１，ＤＬ２との間に形成される寄生容量による電位の変動が生じるものの、その寄生容量は、第２の画素電極ＰＸ２を挟んで配置される２本の映像信号線ＤＬ１，ＤＬ２との間に形成される。そのため、第２の画素電極ＰＸ２に書き込まれた信号の電位の変動にはかたよりがなく、カップリングスメアの発生を防ぐことができる。
【００８２】
なお、図８に示した例では、第２の画素電極ＰＸ２の平面形状を閉じた環状にしているが、逆に、第１の画素電極ＰＸ１の平面形状を第２の画素電極ＰＸ２を囲む閉じた環状にしてもよいことはもちろんである。
【００８３】
また、図８に示した例では、第２の画素電極ＰＸ２の平面形状を閉じた環状にしているが、これに限らず、たとえば、第２の画素電極ＰＸ２の平面形状が、第１の画素電極ＰＸ１を囲み、かつ、走査信号線ＧＬと平行に延在する部分が開いた環状、あるいはコの字型であってもよい。
【００８４】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【符号の説明】
【００８５】
１…ＴＦＴ基板
２…対向基板
３…液晶材料
４…シール材
５Ａ…下偏光板
５Ｂ…上偏光板
ＧＬ，ＧＬｎ，ＧＬｎ＋１，ＧＬａ，ＧＬｂ…走査信号線
ＤＬ１，ＤＬ１ｍ，ＤＬ１ｍ＋１…第１の映像信号線
ＤＬ２，ＤＬ２ｍ−１，ＤＬ２ｍ…第２の映像信号線
Ｔｒ１…第１のＴＦＴ素子
Ｔｒ２…第２のＴＦＴ素子
ＰＸ１，ＰＸ１ａ，ＰＸ１ｂ…第１の画素電極
ＰＸ２，ＰＸ２ａ，ＰＸ２ｂ…第２の画素電極
ＳＵＢ…絶縁基板
ＳＬ…保持容量線
ＰＡＳ１…第１の絶縁層
ＳＣ…半導体層
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＰＡＳ２…第２の絶縁層
Ｃｄｓ１…第１の寄生容量
Ｃｄｓ２…第２の寄生容量
Ｃｄｓ３…第３の寄生容量
ＤＡＴＡ１…第１の映像信号
ＤＡＴＡ２…第２の映像信号
Ｖｐ１ａ，Ｖｐ１ｂ…第１の画素電極の電位
Ｖｐ２ａ，Ｖｐ２ｂ…第２の画素電極の電位
Ｖｇａ，Ｖｇｂ…走査信号の電位
ＤＡ…表示領域
【特許請求の範囲】
【請求項１】
複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極を有する第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶材料とを有し、
前記第１の基板は、一対の前記走査信号線と一対の前記映像信号線で囲まれた複数の画素を有し、
前記画素の間には、隣接して２本の前記映像信号線が配置され、
前記画素のそれぞれには、第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する液晶表示装置であって、
１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、
前記映像信号線の延在方向には、前記第１のスイッチング素子が第１の映像信号線に接続し、前記第２のスイッチング素子が第２の映像信号線に接続している画素と、前記第２のスイッチング素子が前記第１の映像信号線に接続し、前記第１のスイッチング素子が前記第２の映像信号線に接続している画素とが交互に並んでいることを特徴とする液晶表示装置。
【請求項２】
前記第１の映像信号線と前記第２の映像信号線とは、各映像信号線に接続しているスイッチング素子を有する画素を挟んで配置され、かつ、前記走査信号線の延在方向に並んで隣接している２つの画素の間には、当該２つの画素のうちの一方の画素に対する前記第２の映像信号線と、当該２つの画素のうちの他方の画素に対する前記第１の映像信号線とが配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
１フレーム期間中の、前記第１の映像信号線に加わる信号の電位と前記対向電極の電位との関係、および前記第２の映像信号線に加わる信号の電位と前記対向電極の電位との関係は、それぞれ、常に正極性の関係または常に負極性の関係のいずれかであり、かつ、一方の関係が常に正極性の関係であるときに、他方の関係が常に負極性の関係であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１の画素電極と前記第２の画素電極のうちの一方の画素電極は、その平面形状が、他方の画素電極を囲む閉じた環状であることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記スイッチング素子は、ＴＦＴ素子であることを特徴とする請求項１に記載の液晶表示装置。
【請求項１】
複数本の走査信号線、複数本の映像信号線、複数個のスイッチング素子、および複数個の画素電極を有する第１の基板と、
対向電極を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶材料とを有し、
前記第１の基板は、一対の前記走査信号線と一対の前記映像信号線で囲まれた複数の画素を有し、
前記画素の間には、隣接して２本の前記映像信号線が配置され、
前記画素のそれぞれには、第１のスイッチング素子および前記第１のスイッチング素子に接続された第１の画素電極と、第２のスイッチング素子および前記第２のスイッチング素子に接続された第２の画素電極とを有する液晶表示装置であって、
１つの画素における前記第１のスイッチング素子と前記第２のスイッチング素子とは、それぞれ、異なる映像信号線に接続されており、
前記映像信号線の延在方向には、前記第１のスイッチング素子が第１の映像信号線に接続し、前記第２のスイッチング素子が第２の映像信号線に接続している画素と、前記第２のスイッチング素子が前記第１の映像信号線に接続し、前記第１のスイッチング素子が前記第２の映像信号線に接続している画素とが交互に並んでいることを特徴とする液晶表示装置。
【請求項２】
前記第１の映像信号線と前記第２の映像信号線とは、各映像信号線に接続しているスイッチング素子を有する画素を挟んで配置され、かつ、前記走査信号線の延在方向に並んで隣接している２つの画素の間には、当該２つの画素のうちの一方の画素に対する前記第２の映像信号線と、当該２つの画素のうちの他方の画素に対する前記第１の映像信号線とが配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
１フレーム期間中の、前記第１の映像信号線に加わる信号の電位と前記対向電極の電位との関係、および前記第２の映像信号線に加わる信号の電位と前記対向電極の電位との関係は、それぞれ、常に正極性の関係または常に負極性の関係のいずれかであり、かつ、一方の関係が常に正極性の関係であるときに、他方の関係が常に負極性の関係であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１の画素電極と前記第２の画素電極のうちの一方の画素電極は、その平面形状が、他方の画素電極を囲む閉じた環状であることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記スイッチング素子は、ＴＦＴ素子であることを特徴とする請求項１に記載の液晶表示装置。
【図１（ａ）】
【図１（ｂ）】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図３（ｃ）】
【図４（ａ）】
【図４（ｂ）】
【図５】
【図６】
【図７（ａ）】
【図７（ｂ）】
【図７（ｃ）】
【図８】
【図１（ｂ）】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図３（ｃ）】
【図４（ａ）】
【図４（ｂ）】
【図５】
【図６】
【図７（ａ）】
【図７（ｂ）】
【図７（ｃ）】
【図８】
【公開番号】特開２０１２−１４５９５０（Ｐ２０１２−１４５９５０Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１２−３４６７２（Ｐ２０１２−３４６７２）
【出願日】平成２４年２月２１日（２０１２．２．２１）
【分割の表示】特願２００７−１３０６２４（Ｐ２００７−１３０６２４）の分割
【原出願日】平成１９年５月１６日（２００７．５．１６）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２４年２月２１日（２０１２．２．２１）
【分割の表示】特願２００７−１３０６２４（Ｐ２００７−１３０６２４）の分割
【原出願日】平成１９年５月１６日（２００７．５．１６）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【出願人】（５０６０８７８１９）パナソニック液晶ディスプレイ株式会社 (443)
【Ｆターム（参考）】
[ Back to top ]