液晶表示装置
【課題】 タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供する。
【解決手段】 画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、絶縁基板を備えた第２基板と、前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記光学素子上において前記アクティブエリアに配置された導電層と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、備えた液晶表示装置。
【解決手段】 画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、絶縁基板を備えた第２基板と、前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記光学素子上において前記アクティブエリアに配置された導電層と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、備えた液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
近年では、画像を表示する液晶表示パネルにタッチセンシング機能を兼ね備えた構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３１７７３号公報
【特許文献２】特開２０１１−０５４１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、絶縁基板を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記光学素子上において前記アクティブエリアに配置された導電層と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する内面とは反対側の外面において前記アクティブエリアに配置された導電層と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記導電層上において前記アクティブエリアに配置されるとともに前記導電層の一部を露出し、偏光板を含む光学素子と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図３】図３は、図２に示した画素をＡ−Ｂ線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図４】図４は、図１に示した液晶表示パネルの構成を概略的に示す平面図である。
【図５】図５は、図４に示した液晶表示パネルのパッドを含む断面を概略的に示す断面図である。
【図６】図６は、本実施形態の液晶表示装置における他の液晶表示パネルの構成を概略的に示す平面図である。
【図７】図７は、図６に示した液晶表示パネルのパッドを含む断面を概略的に示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１２】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量Ｃｓは、容量線Ｃと画素電極ＰＥとの間に形成される。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１４】
本実施形態において、駆動ＩＣチップ２は、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う画像信号書込回路２Ａと、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量（ここに示した例では、容量線Ｃとソース配線Ｓとの間の静電容量）の変化を検出する検出回路２Ｂと、を備えている。
【００１５】
また、図示した例の液晶表示パネルＬＰＮは、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備え、これらの間に形成される横電界（特に、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングするＦｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードを適用している。
【００１６】
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。
【００１７】
ゲート配線Ｇは、第１方向Ｘに沿って延出している。ソース配線Ｓは、第２方向Ｙに沿って延出している。スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓとの交差部近傍に配置され、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、半導体層ＳＣを備えている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。
【００１８】
スイッチング素子ＳＷのゲート電極ＷＧは、半導体層ＳＣの直上に位置し、ゲート配線Ｇに電気的に接続されている（図示した例では、ゲート電極ＷＧは、ゲート配線Ｇと一体的に形成されている）。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓに電気的に接続されている（図示した例では、ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている）。スイッチング素子ＳＷのドレイン電極ＷＤは、画素電極ＰＥに電気的に接続されている。
【００１９】
容量線Ｃは、第１方向Ｘに沿って延在している。すなわち、容量線Ｃは、各画素ＰＸに配置されるとともにソース配線Ｓの上方に延在し、第１方向Ｘに隣接する複数の画素ＰＸ亘って共通に形成されている。この容量線Ｃは、各画素ＰＸに対応して形成された共通電極ＣＥを含んでいる。
【００２０】
各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、各画素ＰＸにおいて画素形状に対応した島状、例えば、略四角形に形成されている。このような各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。
【００２１】
図３は、図２に示した画素ＰＸをＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００２２】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板２０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板２０の内面（すなわち対向基板ＣＴに対向する面）にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。半導体層ＳＣは、第１絶縁基板２０の上に形成されている。このような半導体層ＳＣは、ゲート絶縁膜２１によって覆われている。また、ゲート絶縁膜２１は、第１絶縁基板２０の上にも配置されている。
【００２３】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート絶縁膜２１の上に形成され、半導体層ＳＣの直上に位置している。このようなゲート電極ＷＧは、第１層間絶縁膜２２によって覆われている。また、第１層間絶縁膜２２は、ゲート絶縁膜２１の上にも配置されている。
【００２４】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜２２の上に形成されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、ゲート絶縁膜２１及び第１層間絶縁膜２２を貫通するコンタクトホールを介して半導体層ＳＣにコンタクトしている。ソース電極ＷＳ及びドレイン電極ＷＤは、第２層間絶縁膜２３によって覆われている。また、この第２層間絶縁膜２３は、第１層間絶縁膜２２の上にも配置されている。
【００２５】
容量線Ｃあるいは共通電極ＣＥは、第２層間絶縁膜２３の上に形成されている。容量線Ｃあるいは共通電極ＣＥは、第３層間絶縁膜２４によって覆われている。また、この第３層間絶縁膜２４は、第２層間絶縁膜２３の上にも配置されている。
【００２６】
画素電極ＰＥは、第３層間絶縁膜２４の上に形成さている。この画素電極ＰＥは、第２層間絶縁膜２３及び第３層間絶縁膜２４を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。容量線Ｃあるいは共通電極ＣＥと、画素電極ＰＥとは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。第３層間絶縁膜２４を介して向かい合う画素電極ＰＥと共通電極ＣＥとは保持容量ＣＳを形成する。また、この画素電極ＰＥには、スリットＰＳＬが形成されている。スリットＰＳＬは、共通電極ＣＥの直上に位置している。画素電極ＰＥは、第１配向膜２５によって覆われている。この第１配向膜２５は、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２７】
なお、ソース配線Ｓは、第１層間絶縁膜２２の上に形成され、第２層間絶縁膜２３によって覆われている。ソース配線Ｓの直上には、容量線Ｃが位置している。
【００２８】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する面）に、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。
【００２９】
ブラックマトリクス３１は、第２絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。カラーフィルタ３２は、第２絶縁基板３０の上に形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【００３０】
オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の上に形成されている。このオーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。オーバーコート層３３は、第２配向膜３４によって覆われている。この第２配向膜３４は、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００３１】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜２５及び第２配向膜３４が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの配向膜２５と対向基板ＣＴの配向膜３４との間に形成されたギャップに封入された液晶組成物によって構成されている。
【００３２】
このような構成の液晶表示パネルＬＰＮに対して、その背面側にはバックライトＢＬが配置されている。液晶表示パネルＬＰＮの一方の外面、すなわちアレイ基板ＡＲを構成する第１絶縁基板２０の外面には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、液晶表示パネルＬＰＮの他方の外面、すなわち対向基板ＣＴを構成する第２絶縁基板３０の外面には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。図示した例においては、第１光学素子ＯＤ１の上方に配置されたカバーガラスＣＧの表面が検出面となる。なお、第２絶縁基板３０と第２光学素子ＯＤ２との間、あるいは、第２光学素子ＯＤ２とカバーガラスＣＧとの間には、後述する導電層が介在しているが、ここではその図示を省略している。
【００３３】
次に、上述した構成の液晶表示パネルＬＰＮを備えた液晶表示装置における画像表示モード及びタッチセンシングモードの一例について簡単に説明する。
【００３４】
画素表示モードでは、画像信号書込回路２Ａは、第１駆動回路ＧＤを制御して各ゲート配線Ｇに対して各画素ＰＸのスイッチング素子ＳＷをオン状態とする制御信号を出力する。また、画像信号書込回路２Ａは、第２駆動回路ＳＤを制御して各ソース配線Ｓに対して画像信号を出力する。ソース配線Ｓに出力された画像信号は、オン状態のスイッチング素子ＳＷを介して画素電極ＰＥに書き込まれる。一方で、画像信号書込回路２Ａは、第３駆動回路ＣＤを制御して各容量線Ｃに対してコモン電圧を印加する。
【００３５】
これにより、画素電極ＰＥと容量線Ｃの共通電極ＣＥとの間の液晶層ＬＱに対し、画像信号相当の電圧が印加される。液晶層ＬＱでは、印加された電圧に応じて液晶分子が配向し、液晶層ＬＱを透過する光に対する変調率が変化する。すなわち、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態では、液晶分子は、第１配向膜２５及び第２配向膜３４の配向規制力により、基板主面と略平行な面内の所定の方位に初期配向している。画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態では、液晶分子は、基板主面と略平行な面内で初期配向とは異なる方位に配向する。液晶層ＬＱを透過する光に対する変調率は、このような液晶分子の配向方位によって変化する。このため、バックライトＢＬから出射され液晶表示パネルＬＰＮに入射したバックライト光は、画素電極ＰＥ−共通電極ＣＥ間の電圧に依存して選択的に偏光板ＰＬ２を透過する。これにより、表示面に画像信号に対応した画像が表示される。
【００３６】
本実施形態では、タッチセンシングモードの一例として、容量線Ｃとソース配線Ｓとを静電容量タッチセンシング用配線として利用している。すなわち、タッチセンシングモードでは、検出回路２Ｂは、第３駆動回路ＣＤを制御して容量線Ｃに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。一方で、検出回路２Ｂは、第２駆動回路ＳＤを制御して各ソース配線Ｓをプリチャージする。容量線Ｃには交流の検出信号が書き込まれるため、ソース配線Ｓの電位が変動する。検出回路２Ｂは、このときのソース配線Ｓの電位変動を読み取る。検出面に物体が接近または接触した場合には、容量線Ｃとソース配線Ｓとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Ｓの電位変動も変化する。このため、検出回路２Ｂでは、ソース配線Ｓの電位変動の変化もしくは電流値の変化をモニタすることにより、容量線Ｃとソース配線Ｓとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。
【００３７】
なお、ここでは、容量線Ｃに検出信号を書き込み、ソース配線Ｓから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Ｓに検出信号を書き込み、容量線Ｃから静電容量の変化に伴った電位変動を読み取っても良い。また、タッチセンシングモードにおいて、複数本の容量線Ｃに同時に検出信号を書き込んで、複数本の容量線Ｃからなる静電容量タッチセンシング用配線のブロックを形成しても良いし、複数本のソース配線Ｓから同時に電位変動もしくは電流値変動を読み取り、複数本のソース配線Ｓからなる静電容量タッチセンシング用配線のブロックを形成してもよい。また、ここでは、静電容量タッチセンシング用配線として、容量線Ｃ及びソース配線Ｓを利用したが、この組み合わせに限られるものではなく、液晶表示パネルＬＰＮを構成する他の配線を利用しても良いし、静電容量タッチセンシング用配線として他の配線を設けても良い。
【００３８】
図４は、図１に示した液晶表示パネルＬＰＮの構成を概略的に示す平面図である。
【００３９】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲは、対向基板ＣＴの端部ＣＴＥよりも外方に延在した延在部ＡＲＥを有している。この延在部ＡＲＥには、駆動ＩＣチップ２やフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などが実装されている。また、この延在部ＡＲＥには、接地電位のパッドＰＤが形成されている。このパッドＰＤは、詳述しないが、駆動ＩＣチップ２やＦＰＣ基板３などを介して接地されている。
【００４０】
第２光学素子ＯＤ２は、対向基板ＣＴの外面においてアクティブエリアＡＣＴの全体に亘って配置されている。このような第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズは、対向基板ＣＴのＸ−Ｙ平面内でのサイズよりも小さい場合が多い。この場合、第２光学素子ＯＤ２の端部ＯＤＥは、対向基板ＣＴの端部ＣＴＥの直上には重ならず、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置している。図示した例では、Ｘ−Ｙ平面において四角形状の第２光学素子ＯＤ２の端部ＯＤＥは、その四方で対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置している。つまり、対向基板ＣＴの四方の端部近傍は、第２光学素子ＯＤ２から露出している。
【００４１】
導電層ＣＤＦは、第２光学素子ＯＤ２の上においてアクティブエリアＡＣＴの全体に亘って配置されている。図示した例では、導電層ＣＤＦは、第２光学素子ＯＤ２の表面の略全面に亘って形成されている。つまり、第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズが導電層ＣＤＦのＸ−Ｙ平面内でのサイズと同等である。図示した例の場合、導電層ＣＤＦの端部ＣＤＦＥは、第２光学素子ＯＤ２の端部ＯＤＥの直上に位置し、且つ、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置している。
【００４２】
なお、導電層ＣＤＦのＸ−Ｙ平面内でのサイズが第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズよりも小さい場合もあり得る。この場合には、導電層ＣＤＦの端部ＣＤＦＥは、第２光学素子ＯＤ２の端部ＯＤＥよりもアクティブエリアＡＣＴ側に位置し、且つ、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置する。
【００４３】
このような導電層ＣＤＦは、接続部材ＰＳＴによりパッドＰＤと電気的に接続されている。
【００４４】
図５は、図４に示した液晶表示パネルＬＰＮのパッドＰＤを含む断面を概略的に示す断面図である。
【００４５】
アレイ基板ＡＲについて、対向基板ＣＴと向かい合う内面側の構造については詳細な説明を省略するが、延在部ＡＲＥにおいては、パッドＰＤが形成されている。アレイ基板ＡＲを構成する第１絶縁基板２０の外面には、第１光学素子ＯＤ１が接着されている。なお、第１光学素子ＯＤ１を第１絶縁基板２０に接着するための接着剤の図示は省略している。
【００４６】
対向基板ＣＴについて、アレイ基板ＡＲと向かい合う内面側の構造については詳細な説明を省略するが、第２絶縁基板３０の周辺にはアクティブエリアＡＣＴを囲む枠状の周辺遮光層ＳＨＤが形成されている。この周辺遮光層ＳＨＤは、例えば、上記したブラックマトリクスＢＭと同一材料によって形成されている。また、対向基板ＣＴを構成する第２絶縁基板３０の内面３０Ａとは反対側の外面３０Ｂには、第２光学素子ＯＤ２が接着されている。なお、第２光学素子ＯＤ２を第２絶縁基板３０に接着するための接着剤の図示は省略している。
【００４７】
これらのアレイ基板ＡＲと対向基板ＣＴとはシール材ＳＥによって貼り合わせされており、これらの間に液晶層ＬＱが保持されている。
【００４８】
導電層ＣＤＦは、第２光学素子ＯＤ２の外面ＯＤＢにおいてアクティブエリアＡＣＴの全体に亘って配置されている。このような導電層ＣＤＦは、画像を表示するアクティブエリアＡＣＴと重なるため、透明な導電材料、例えば、ＩＴＯやＩＺＯなどの酸化物導電材料、有機導電材料によって形成されている。また、このような導電層ＣＤＦは、その表面抵抗値が例えば７００ＭΩ／□以下の材料によって形成されることが望ましい。
【００４９】
導電層ＣＤＦとパッドＰＤとを接続する接続部材ＰＳＴは、例えば、銀などの導電粒子を含む導電ペーストや、導電性シールなどによって形成されている。
【００５０】
このような構成によれば、カバーガラスＣＧの表面で放電が生じた際に、侵入した電荷は、導電層ＣＤＦにおいてアクティブエリアＡＣＴの面内に拡散し、接続部材ＰＳＴを介して接地電位のパッドＰＤに流れ込む。このため、液晶表示パネルＬＰＮへの電荷の侵入を抑制することが可能となる。
【００５１】
本実施形態で説明したＦＦＳモードなど対向基板ＣＴ側に電極などの導電膜が形成されていない構成では、不所望な電荷が液晶表示パネルＬＰＮに入り込みやすい。電荷の侵入により液晶層ＬＱに不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。
【００５２】
本実施形態によれば、液晶表示パネルＬＰＮの前面側に配置される第２光学素子ＯＤ２の表面に導電層ＣＤＦが形成されているため、外部から液晶表示パネルＬＰＮに向かって侵入してきた電荷が導電層ＣＤＦによってある程度シールドされる、あるいは、たとえ液晶表示パネルＬＰＮの内部に電荷が侵入したとしても導電層ＣＤＦを介して放電されるため、視認される表示ムラを短時間で解消することが可能となる。
【００５３】
また、本実施形態によれば、導電層ＣＤＦは、比較的高抵抗である。すなわち、ＦＦＳモードの液晶表示パネルＬＰＮに対しては、外部電界に対するシールド機能を確保する上で、液晶表示パネルＬＰＮの前面に導電層ＣＤＦを配置することが有効であるが、本実施形態のように、アクティブエリアＡＣＴにおいて静電容量の変化を利用してタッチセンシングを行う機能を兼ね備えた液晶表示パネルＬＰＮでは、十分な感度を維持することが要求される。このため、アクティブエリアＡＣＴを覆う導電層ＣＤＦは、高抵抗であることが望ましい。
【００５４】
発明者は以下の検討を行った。すなわち、表面抵抗値の異なる複数の導電材料を用いて導電層ＣＤＦを形成したサンプルを用意し、それぞれのサンプルについて、カバーガラスの表面で放電を生じさせ、表示ムラが解消するまでの時間を測定した。なお、このような測定は、特に表示ムラが顕著に発生する黒表示を行った場合と、低階調のグレー表示を行った場合とでそれぞれ行った。
【００５５】
表面抵抗値が７００ＭΩ／□以下の材料を用いて導電層ＣＤＦを形成したサンプルについては、表示ムラ解消時間が１秒以内であることを要求される仕様に対応できることが確認された。
【００５６】
このような知見から、本実施形態によれば、導電層ＣＤＦの表面抵抗値は、外部電界に対するシールド機能を確保するとともに、静電容量タッチセンシング機能の感度を維持する観点からその上限値を７００ＭΩ／□とした。
【００５７】
本実施形態では、導電層ＣＤＦの配置位置は、図４及び図５に示したような例に限定されるものではない。
【００５８】
図６は、本実施形態の液晶表示装置における他の液晶表示パネルＬＰＮの構成を概略的に示す平面図である。
【００５９】
図６に示した例では、導電層ＣＤＦが対向基板ＣＴの上においてアクティブエリアＡＣＴの全体に亘って配置されている点で、図４に示した例と相違している。なお、図４に示した例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００６０】
図示した例では、導電層ＣＤＦは、対向基板ＣＴの表面の略全面に亘って形成されている。つまり、対向基板ＣＴのＸ−Ｙ平面内でのサイズが導電層ＣＤＦのＸ−Ｙ平面内でのサイズと同等である。
【００６１】
第２光学素子ＯＤ２は、導電層ＣＤＦの上においてアクティブエリアＡＣＴの全体に亘って配置されている。また、この第２光学素子ＯＤ２は、導電層ＣＤＦの一部を露出している。すなわち、このような第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズは、導電層ＣＤＦのＸ−Ｙ平面内でのサイズよりも小さい。この場合、第２光学素子ＯＤ２の端部ＯＤＥは、導電層ＣＤＦの端部ＣＤＦＥの直上には重ならず、導電層ＣＤＦの端部ＣＤＦＥよりもアクティブエリアＡＣＴ側に位置している。図示した例では、Ｘ−Ｙ平面において四角形状の第２光学素子ＯＤ２の端部ＯＤＥは、その四方で導電層ＣＤＦの端部ＣＤＦＥよりもアクティブエリアＡＣＴ側に位置している。つまり、導電層ＣＤＦの端部ＣＤＦＥの四方の端部近傍は、第２光学素子ＯＤ２から露出している。
【００６２】
また、図示した例の場合、導電層ＣＤＦの端部ＣＤＦＥは、対向基板ＣＴの端部ＣＴＥの直上に位置し、且つ、第２光学素子ＯＤ２の端部ＯＤＥよりも対向基板ＣＴの端部ＣＴＥ側に位置している。
【００６３】
なお、導電層ＣＤＦのＸ−Ｙ平面内でのサイズが対向基板ＣＴのＸ−Ｙ平面内でのサイズよりも小さい場合もあり得る。この場合には、導電層ＣＤＦの端部ＣＤＦＥは、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置し、且つ、第２光学素子ＯＤ２の端部ＯＤＥよりも対向基板ＣＴの端部ＣＴＥ側に位置する。
【００６４】
導電層ＣＤＦのうち、第２光学素子ＯＤ２から露出した部分は、接続部材ＰＳＴによりパッドＰＤと電気的に接続されている。
【００６５】
図７は、図６に示した液晶表示パネルＬＰＮのパッドＰＤを含む断面を概略的に示す断面図である。
【００６６】
対向基板ＣＴを構成する第２絶縁基板３０の外面３０Ｂにおいては、アクティブエリアＡＣＴの全体に亘って導電層ＣＤＦが形成されている。このような導電層ＣＤＦを形成するための材料については図５を参照しながら説明したとおりである。第２光学素子ＯＤ２は、導電層ＣＤＦに接着されている。なお、第２光学素子ＯＤ２を導電層ＣＤＦに接着するための接着剤の図示は省略している。
【００６７】
アクティブエリアＡＣＴの外側において、導電層ＣＤＦは、第２光学素子ＯＤ２から露出している。このように第２光学素子ＯＤ２から露出した導電層ＣＤＦとパッドＰＤとは、接続部材ＰＳＴによって接続されている。
【００６８】
このような構成例においても、上記の構成例と同様の効果が得られる。
【００６９】
以上説明したように、本実施形態によれば、タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供することができる。
【００７０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＡＣＴ…アクティブエリア ＰＸ…画素
ＰＥ…画素電極 ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層
ＯＤ１…第１光学素子 ＯＤ２…第２光学素子
ＰＤ…パッド ＰＳＴ…接続部材
ＣＤＦ…導電層
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
近年では、画像を表示する液晶表示パネルにタッチセンシング機能を兼ね備えた構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３１７７３号公報
【特許文献２】特開２０１１−０５４１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、絶縁基板を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、前記光学素子上において前記アクティブエリアに配置された導電層と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置が提供される。
【０００７】
本実施形態によれば、
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する内面とは反対側の外面において前記アクティブエリアに配置された導電層と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記導電層上において前記アクティブエリアに配置されるとともに前記導電層の一部を露出し、偏光板を含む光学素子と、前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、を備えたことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図３】図３は、図２に示した画素をＡ−Ｂ線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図４】図４は、図１に示した液晶表示パネルの構成を概略的に示す平面図である。
【図５】図５は、図４に示した液晶表示パネルのパッドを含む断面を概略的に示す断面図である。
【図６】図６は、本実施形態の液晶表示装置における他の液晶表示パネルの構成を概略的に示す平面図である。
【図７】図７は、図６に示した液晶表示パネルのパッドを含む断面を概略的に示す断面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１１】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１２】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量Ｃｓは、容量線Ｃと画素電極ＰＥとの間に形成される。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１４】
本実施形態において、駆動ＩＣチップ２は、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う画像信号書込回路２Ａと、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量（ここに示した例では、容量線Ｃとソース配線Ｓとの間の静電容量）の変化を検出する検出回路２Ｂと、を備えている。
【００１５】
また、図示した例の液晶表示パネルＬＰＮは、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備え、これらの間に形成される横電界（特に、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングするＦｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードを適用している。
【００１６】
図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。
【００１７】
ゲート配線Ｇは、第１方向Ｘに沿って延出している。ソース配線Ｓは、第２方向Ｙに沿って延出している。スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓとの交差部近傍に配置され、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、半導体層ＳＣを備えている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。
【００１８】
スイッチング素子ＳＷのゲート電極ＷＧは、半導体層ＳＣの直上に位置し、ゲート配線Ｇに電気的に接続されている（図示した例では、ゲート電極ＷＧは、ゲート配線Ｇと一体的に形成されている）。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓに電気的に接続されている（図示した例では、ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている）。スイッチング素子ＳＷのドレイン電極ＷＤは、画素電極ＰＥに電気的に接続されている。
【００１９】
容量線Ｃは、第１方向Ｘに沿って延在している。すなわち、容量線Ｃは、各画素ＰＸに配置されるとともにソース配線Ｓの上方に延在し、第１方向Ｘに隣接する複数の画素ＰＸ亘って共通に形成されている。この容量線Ｃは、各画素ＰＸに対応して形成された共通電極ＣＥを含んでいる。
【００２０】
各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、各画素ＰＸにおいて画素形状に対応した島状、例えば、略四角形に形成されている。このような各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。
【００２１】
図３は、図２に示した画素ＰＸをＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００２２】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板２０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板２０の内面（すなわち対向基板ＣＴに対向する面）にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。半導体層ＳＣは、第１絶縁基板２０の上に形成されている。このような半導体層ＳＣは、ゲート絶縁膜２１によって覆われている。また、ゲート絶縁膜２１は、第１絶縁基板２０の上にも配置されている。
【００２３】
スイッチング素子ＳＷのゲート電極ＷＧは、ゲート絶縁膜２１の上に形成され、半導体層ＳＣの直上に位置している。このようなゲート電極ＷＧは、第１層間絶縁膜２２によって覆われている。また、第１層間絶縁膜２２は、ゲート絶縁膜２１の上にも配置されている。
【００２４】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜２２の上に形成されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、ゲート絶縁膜２１及び第１層間絶縁膜２２を貫通するコンタクトホールを介して半導体層ＳＣにコンタクトしている。ソース電極ＷＳ及びドレイン電極ＷＤは、第２層間絶縁膜２３によって覆われている。また、この第２層間絶縁膜２３は、第１層間絶縁膜２２の上にも配置されている。
【００２５】
容量線Ｃあるいは共通電極ＣＥは、第２層間絶縁膜２３の上に形成されている。容量線Ｃあるいは共通電極ＣＥは、第３層間絶縁膜２４によって覆われている。また、この第３層間絶縁膜２４は、第２層間絶縁膜２３の上にも配置されている。
【００２６】
画素電極ＰＥは、第３層間絶縁膜２４の上に形成さている。この画素電極ＰＥは、第２層間絶縁膜２３及び第３層間絶縁膜２４を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。容量線Ｃあるいは共通電極ＣＥと、画素電極ＰＥとは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。第３層間絶縁膜２４を介して向かい合う画素電極ＰＥと共通電極ＣＥとは保持容量ＣＳを形成する。また、この画素電極ＰＥには、スリットＰＳＬが形成されている。スリットＰＳＬは、共通電極ＣＥの直上に位置している。画素電極ＰＥは、第１配向膜２５によって覆われている。この第１配向膜２５は、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２７】
なお、ソース配線Ｓは、第１層間絶縁膜２２の上に形成され、第２層間絶縁膜２３によって覆われている。ソース配線Ｓの直上には、容量線Ｃが位置している。
【００２８】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する面）に、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。
【００２９】
ブラックマトリクス３１は、第２絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。カラーフィルタ３２は、第２絶縁基板３０の上に形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【００３０】
オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の上に形成されている。このオーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。オーバーコート層３３は、第２配向膜３４によって覆われている。この第２配向膜３４は、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００３１】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜２５及び第２配向膜３４が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの配向膜２５と対向基板ＣＴの配向膜３４との間に形成されたギャップに封入された液晶組成物によって構成されている。
【００３２】
このような構成の液晶表示パネルＬＰＮに対して、その背面側にはバックライトＢＬが配置されている。液晶表示パネルＬＰＮの一方の外面、すなわちアレイ基板ＡＲを構成する第１絶縁基板２０の外面には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、液晶表示パネルＬＰＮの他方の外面、すなわち対向基板ＣＴを構成する第２絶縁基板３０の外面には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。図示した例においては、第１光学素子ＯＤ１の上方に配置されたカバーガラスＣＧの表面が検出面となる。なお、第２絶縁基板３０と第２光学素子ＯＤ２との間、あるいは、第２光学素子ＯＤ２とカバーガラスＣＧとの間には、後述する導電層が介在しているが、ここではその図示を省略している。
【００３３】
次に、上述した構成の液晶表示パネルＬＰＮを備えた液晶表示装置における画像表示モード及びタッチセンシングモードの一例について簡単に説明する。
【００３４】
画素表示モードでは、画像信号書込回路２Ａは、第１駆動回路ＧＤを制御して各ゲート配線Ｇに対して各画素ＰＸのスイッチング素子ＳＷをオン状態とする制御信号を出力する。また、画像信号書込回路２Ａは、第２駆動回路ＳＤを制御して各ソース配線Ｓに対して画像信号を出力する。ソース配線Ｓに出力された画像信号は、オン状態のスイッチング素子ＳＷを介して画素電極ＰＥに書き込まれる。一方で、画像信号書込回路２Ａは、第３駆動回路ＣＤを制御して各容量線Ｃに対してコモン電圧を印加する。
【００３５】
これにより、画素電極ＰＥと容量線Ｃの共通電極ＣＥとの間の液晶層ＬＱに対し、画像信号相当の電圧が印加される。液晶層ＬＱでは、印加された電圧に応じて液晶分子が配向し、液晶層ＬＱを透過する光に対する変調率が変化する。すなわち、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態では、液晶分子は、第１配向膜２５及び第２配向膜３４の配向規制力により、基板主面と略平行な面内の所定の方位に初期配向している。画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態では、液晶分子は、基板主面と略平行な面内で初期配向とは異なる方位に配向する。液晶層ＬＱを透過する光に対する変調率は、このような液晶分子の配向方位によって変化する。このため、バックライトＢＬから出射され液晶表示パネルＬＰＮに入射したバックライト光は、画素電極ＰＥ−共通電極ＣＥ間の電圧に依存して選択的に偏光板ＰＬ２を透過する。これにより、表示面に画像信号に対応した画像が表示される。
【００３６】
本実施形態では、タッチセンシングモードの一例として、容量線Ｃとソース配線Ｓとを静電容量タッチセンシング用配線として利用している。すなわち、タッチセンシングモードでは、検出回路２Ｂは、第３駆動回路ＣＤを制御して容量線Ｃに対して検出信号を書き込む。ここでは、検出信号は、例えば交流信号である。一方で、検出回路２Ｂは、第２駆動回路ＳＤを制御して各ソース配線Ｓをプリチャージする。容量線Ｃには交流の検出信号が書き込まれるため、ソース配線Ｓの電位が変動する。検出回路２Ｂは、このときのソース配線Ｓの電位変動を読み取る。検出面に物体が接近または接触した場合には、容量線Ｃとソース配線Ｓとの間の静電容量が変化する。このような静電容量の変化に伴って、ソース配線Ｓの電位変動も変化する。このため、検出回路２Ｂでは、ソース配線Ｓの電位変動の変化もしくは電流値の変化をモニタすることにより、容量線Ｃとソース配線Ｓとの間の静電容量の変化、つまり、検出面への物体の接近または接触が検出される。
【００３７】
なお、ここでは、容量線Ｃに検出信号を書き込み、ソース配線Ｓから静電容量の変化に伴った電位変動を読み取ったが、ソース配線Ｓに検出信号を書き込み、容量線Ｃから静電容量の変化に伴った電位変動を読み取っても良い。また、タッチセンシングモードにおいて、複数本の容量線Ｃに同時に検出信号を書き込んで、複数本の容量線Ｃからなる静電容量タッチセンシング用配線のブロックを形成しても良いし、複数本のソース配線Ｓから同時に電位変動もしくは電流値変動を読み取り、複数本のソース配線Ｓからなる静電容量タッチセンシング用配線のブロックを形成してもよい。また、ここでは、静電容量タッチセンシング用配線として、容量線Ｃ及びソース配線Ｓを利用したが、この組み合わせに限られるものではなく、液晶表示パネルＬＰＮを構成する他の配線を利用しても良いし、静電容量タッチセンシング用配線として他の配線を設けても良い。
【００３８】
図４は、図１に示した液晶表示パネルＬＰＮの構成を概略的に示す平面図である。
【００３９】
液晶表示パネルＬＰＮを構成するアレイ基板ＡＲは、対向基板ＣＴの端部ＣＴＥよりも外方に延在した延在部ＡＲＥを有している。この延在部ＡＲＥには、駆動ＩＣチップ２やフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などが実装されている。また、この延在部ＡＲＥには、接地電位のパッドＰＤが形成されている。このパッドＰＤは、詳述しないが、駆動ＩＣチップ２やＦＰＣ基板３などを介して接地されている。
【００４０】
第２光学素子ＯＤ２は、対向基板ＣＴの外面においてアクティブエリアＡＣＴの全体に亘って配置されている。このような第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズは、対向基板ＣＴのＸ−Ｙ平面内でのサイズよりも小さい場合が多い。この場合、第２光学素子ＯＤ２の端部ＯＤＥは、対向基板ＣＴの端部ＣＴＥの直上には重ならず、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置している。図示した例では、Ｘ−Ｙ平面において四角形状の第２光学素子ＯＤ２の端部ＯＤＥは、その四方で対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置している。つまり、対向基板ＣＴの四方の端部近傍は、第２光学素子ＯＤ２から露出している。
【００４１】
導電層ＣＤＦは、第２光学素子ＯＤ２の上においてアクティブエリアＡＣＴの全体に亘って配置されている。図示した例では、導電層ＣＤＦは、第２光学素子ＯＤ２の表面の略全面に亘って形成されている。つまり、第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズが導電層ＣＤＦのＸ−Ｙ平面内でのサイズと同等である。図示した例の場合、導電層ＣＤＦの端部ＣＤＦＥは、第２光学素子ＯＤ２の端部ＯＤＥの直上に位置し、且つ、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置している。
【００４２】
なお、導電層ＣＤＦのＸ−Ｙ平面内でのサイズが第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズよりも小さい場合もあり得る。この場合には、導電層ＣＤＦの端部ＣＤＦＥは、第２光学素子ＯＤ２の端部ＯＤＥよりもアクティブエリアＡＣＴ側に位置し、且つ、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置する。
【００４３】
このような導電層ＣＤＦは、接続部材ＰＳＴによりパッドＰＤと電気的に接続されている。
【００４４】
図５は、図４に示した液晶表示パネルＬＰＮのパッドＰＤを含む断面を概略的に示す断面図である。
【００４５】
アレイ基板ＡＲについて、対向基板ＣＴと向かい合う内面側の構造については詳細な説明を省略するが、延在部ＡＲＥにおいては、パッドＰＤが形成されている。アレイ基板ＡＲを構成する第１絶縁基板２０の外面には、第１光学素子ＯＤ１が接着されている。なお、第１光学素子ＯＤ１を第１絶縁基板２０に接着するための接着剤の図示は省略している。
【００４６】
対向基板ＣＴについて、アレイ基板ＡＲと向かい合う内面側の構造については詳細な説明を省略するが、第２絶縁基板３０の周辺にはアクティブエリアＡＣＴを囲む枠状の周辺遮光層ＳＨＤが形成されている。この周辺遮光層ＳＨＤは、例えば、上記したブラックマトリクスＢＭと同一材料によって形成されている。また、対向基板ＣＴを構成する第２絶縁基板３０の内面３０Ａとは反対側の外面３０Ｂには、第２光学素子ＯＤ２が接着されている。なお、第２光学素子ＯＤ２を第２絶縁基板３０に接着するための接着剤の図示は省略している。
【００４７】
これらのアレイ基板ＡＲと対向基板ＣＴとはシール材ＳＥによって貼り合わせされており、これらの間に液晶層ＬＱが保持されている。
【００４８】
導電層ＣＤＦは、第２光学素子ＯＤ２の外面ＯＤＢにおいてアクティブエリアＡＣＴの全体に亘って配置されている。このような導電層ＣＤＦは、画像を表示するアクティブエリアＡＣＴと重なるため、透明な導電材料、例えば、ＩＴＯやＩＺＯなどの酸化物導電材料、有機導電材料によって形成されている。また、このような導電層ＣＤＦは、その表面抵抗値が例えば７００ＭΩ／□以下の材料によって形成されることが望ましい。
【００４９】
導電層ＣＤＦとパッドＰＤとを接続する接続部材ＰＳＴは、例えば、銀などの導電粒子を含む導電ペーストや、導電性シールなどによって形成されている。
【００５０】
このような構成によれば、カバーガラスＣＧの表面で放電が生じた際に、侵入した電荷は、導電層ＣＤＦにおいてアクティブエリアＡＣＴの面内に拡散し、接続部材ＰＳＴを介して接地電位のパッドＰＤに流れ込む。このため、液晶表示パネルＬＰＮへの電荷の侵入を抑制することが可能となる。
【００５１】
本実施形態で説明したＦＦＳモードなど対向基板ＣＴ側に電極などの導電膜が形成されていない構成では、不所望な電荷が液晶表示パネルＬＰＮに入り込みやすい。電荷の侵入により液晶層ＬＱに不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。
【００５２】
本実施形態によれば、液晶表示パネルＬＰＮの前面側に配置される第２光学素子ＯＤ２の表面に導電層ＣＤＦが形成されているため、外部から液晶表示パネルＬＰＮに向かって侵入してきた電荷が導電層ＣＤＦによってある程度シールドされる、あるいは、たとえ液晶表示パネルＬＰＮの内部に電荷が侵入したとしても導電層ＣＤＦを介して放電されるため、視認される表示ムラを短時間で解消することが可能となる。
【００５３】
また、本実施形態によれば、導電層ＣＤＦは、比較的高抵抗である。すなわち、ＦＦＳモードの液晶表示パネルＬＰＮに対しては、外部電界に対するシールド機能を確保する上で、液晶表示パネルＬＰＮの前面に導電層ＣＤＦを配置することが有効であるが、本実施形態のように、アクティブエリアＡＣＴにおいて静電容量の変化を利用してタッチセンシングを行う機能を兼ね備えた液晶表示パネルＬＰＮでは、十分な感度を維持することが要求される。このため、アクティブエリアＡＣＴを覆う導電層ＣＤＦは、高抵抗であることが望ましい。
【００５４】
発明者は以下の検討を行った。すなわち、表面抵抗値の異なる複数の導電材料を用いて導電層ＣＤＦを形成したサンプルを用意し、それぞれのサンプルについて、カバーガラスの表面で放電を生じさせ、表示ムラが解消するまでの時間を測定した。なお、このような測定は、特に表示ムラが顕著に発生する黒表示を行った場合と、低階調のグレー表示を行った場合とでそれぞれ行った。
【００５５】
表面抵抗値が７００ＭΩ／□以下の材料を用いて導電層ＣＤＦを形成したサンプルについては、表示ムラ解消時間が１秒以内であることを要求される仕様に対応できることが確認された。
【００５６】
このような知見から、本実施形態によれば、導電層ＣＤＦの表面抵抗値は、外部電界に対するシールド機能を確保するとともに、静電容量タッチセンシング機能の感度を維持する観点からその上限値を７００ＭΩ／□とした。
【００５７】
本実施形態では、導電層ＣＤＦの配置位置は、図４及び図５に示したような例に限定されるものではない。
【００５８】
図６は、本実施形態の液晶表示装置における他の液晶表示パネルＬＰＮの構成を概略的に示す平面図である。
【００５９】
図６に示した例では、導電層ＣＤＦが対向基板ＣＴの上においてアクティブエリアＡＣＴの全体に亘って配置されている点で、図４に示した例と相違している。なお、図４に示した例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００６０】
図示した例では、導電層ＣＤＦは、対向基板ＣＴの表面の略全面に亘って形成されている。つまり、対向基板ＣＴのＸ−Ｙ平面内でのサイズが導電層ＣＤＦのＸ−Ｙ平面内でのサイズと同等である。
【００６１】
第２光学素子ＯＤ２は、導電層ＣＤＦの上においてアクティブエリアＡＣＴの全体に亘って配置されている。また、この第２光学素子ＯＤ２は、導電層ＣＤＦの一部を露出している。すなわち、このような第２光学素子ＯＤ２のＸ−Ｙ平面内でのサイズは、導電層ＣＤＦのＸ−Ｙ平面内でのサイズよりも小さい。この場合、第２光学素子ＯＤ２の端部ＯＤＥは、導電層ＣＤＦの端部ＣＤＦＥの直上には重ならず、導電層ＣＤＦの端部ＣＤＦＥよりもアクティブエリアＡＣＴ側に位置している。図示した例では、Ｘ−Ｙ平面において四角形状の第２光学素子ＯＤ２の端部ＯＤＥは、その四方で導電層ＣＤＦの端部ＣＤＦＥよりもアクティブエリアＡＣＴ側に位置している。つまり、導電層ＣＤＦの端部ＣＤＦＥの四方の端部近傍は、第２光学素子ＯＤ２から露出している。
【００６２】
また、図示した例の場合、導電層ＣＤＦの端部ＣＤＦＥは、対向基板ＣＴの端部ＣＴＥの直上に位置し、且つ、第２光学素子ＯＤ２の端部ＯＤＥよりも対向基板ＣＴの端部ＣＴＥ側に位置している。
【００６３】
なお、導電層ＣＤＦのＸ−Ｙ平面内でのサイズが対向基板ＣＴのＸ−Ｙ平面内でのサイズよりも小さい場合もあり得る。この場合には、導電層ＣＤＦの端部ＣＤＦＥは、対向基板ＣＴの端部ＣＴＥよりもアクティブエリアＡＣＴ側に位置し、且つ、第２光学素子ＯＤ２の端部ＯＤＥよりも対向基板ＣＴの端部ＣＴＥ側に位置する。
【００６４】
導電層ＣＤＦのうち、第２光学素子ＯＤ２から露出した部分は、接続部材ＰＳＴによりパッドＰＤと電気的に接続されている。
【００６５】
図７は、図６に示した液晶表示パネルＬＰＮのパッドＰＤを含む断面を概略的に示す断面図である。
【００６６】
対向基板ＣＴを構成する第２絶縁基板３０の外面３０Ｂにおいては、アクティブエリアＡＣＴの全体に亘って導電層ＣＤＦが形成されている。このような導電層ＣＤＦを形成するための材料については図５を参照しながら説明したとおりである。第２光学素子ＯＤ２は、導電層ＣＤＦに接着されている。なお、第２光学素子ＯＤ２を導電層ＣＤＦに接着するための接着剤の図示は省略している。
【００６７】
アクティブエリアＡＣＴの外側において、導電層ＣＤＦは、第２光学素子ＯＤ２から露出している。このように第２光学素子ＯＤ２から露出した導電層ＣＤＦとパッドＰＤとは、接続部材ＰＳＴによって接続されている。
【００６８】
このような構成例においても、上記の構成例と同様の効果が得られる。
【００６９】
以上説明したように、本実施形態によれば、タッチセンシング機能と外部電界に対するシールド機能とを兼ね備えた液晶表示装置を提供することができる。
【００７０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＡＣＴ…アクティブエリア ＰＸ…画素
ＰＥ…画素電極 ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層
ＯＤ１…第１光学素子 ＯＤ２…第２光学素子
ＰＤ…パッド ＰＳＴ…接続部材
ＣＤＦ…導電層
【特許請求の範囲】
【請求項１】
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、
絶縁基板を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、
前記光学素子上において前記アクティブエリアに配置された導電層と、
前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、
前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記導電層の端部は、前記光学素子の端部の直上もしくは前記光学素子の端部よりも前記アクティブエリア側に位置し、且つ、前記第２基板の端部よりも前記アクティブエリア側に位置することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、
絶縁基板と、前記絶縁基板の前記第１基板と対向する内面とは反対側の外面において前記アクティブエリアに配置された導電層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
前記導電層上において前記アクティブエリアに配置されるとともに前記導電層の一部を露出し、偏光板を含む光学素子と、
前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、
前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、
を備えたことを特徴とする液晶表示装置。
【請求項４】
前記導電層の端部は、前記第２基板の端部の直上もしくは前記第２基板の端部よりも前記アクティブエリア側に位置し、且つ、前記光学素子の端部よりも前記第２基板の端部側に位置することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記導電層は、透明な導電材料によって形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記導電層の表面抵抗値は、７００ＭΩ／□以下であることを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項１】
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、
絶縁基板を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
前記絶縁基板上において前記アクティブエリアに配置された偏光板を含む光学素子と、
前記光学素子上において前記アクティブエリアに配置された導電層と、
前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、
前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記導電層の端部は、前記光学素子の端部の直上もしくは前記光学素子の端部よりも前記アクティブエリア側に位置し、且つ、前記第２基板の端部よりも前記アクティブエリア側に位置することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
画像を表示するアクティブエリアにおいて、複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、静電容量タッチセンシング用配線と、を備えた第１基板と、
絶縁基板と、前記絶縁基板の前記第１基板と対向する内面とは反対側の外面において前記アクティブエリアに配置された導電層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
前記導電層上において前記アクティブエリアに配置されるとともに前記導電層の一部を露出し、偏光板を含む光学素子と、
前記第２基板の端部よりも外方に延在した前記第１基板の延在部に形成された接地電位のパッドと、
前記光学素子から露出した前記導電層と前記パッドとを電気的に接続する接続部材と、
を備えたことを特徴とする液晶表示装置。
【請求項４】
前記導電層の端部は、前記第２基板の端部の直上もしくは前記第２基板の端部よりも前記アクティブエリア側に位置し、且つ、前記光学素子の端部よりも前記第２基板の端部側に位置することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記導電層は、透明な導電材料によって形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記導電層の表面抵抗値は、７００ＭΩ／□以下であることを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２４７５４２（Ｐ２０１２−２４７５４２Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１１７９０９（Ｐ２０１１−１１７９０９）
【出願日】平成２３年５月２６日（２０１１．５．２６）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月２６日（２０１１．５．２６）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]