画像処理装置
【課題】コストを抑えて補正の分解能を向上させる。
【解決手段】スクリーン処理部５は、画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部５１と、画像のずれに応じてアドレス算出部５１により算出されたアドレスを補正するアドレス補正部５２１、５２２と、同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、補正されたアドレスに対応する２×１画素の閾値を出力する２つのメモリー５３１、５３２と、２つのメモリー５３１、５３２からそれぞれ出力された閾値を、画像のずれに応じて副走査方向の配置を入れ替えて出力する閾値調整部５４と、出力された２×１画素の閾値を用いて、画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部５５１、５５２とを備える。
【解決手段】スクリーン処理部５は、画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部５１と、画像のずれに応じてアドレス算出部５１により算出されたアドレスを補正するアドレス補正部５２１、５２２と、同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、補正されたアドレスに対応する２×１画素の閾値を出力する２つのメモリー５３１、５３２と、２つのメモリー５３１、５３２からそれぞれ出力された閾値を、画像のずれに応じて副走査方向の配置を入れ替えて出力する閾値調整部５４と、出力された２×１画素の閾値を用いて、画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部５５１、５５２とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置に関する。
【背景技術】
【０００２】
プリンターや複写機では、用紙の歪みや搬送時の傾き、印刷ヘッド自体の傾き等によって、スキューやボウと呼ばれる画像のずれが生じることがある。このようなずれに対し、画像データを補正処理し、画像のずれと逆方向に画像をシフトすることが一般的である（例えば、特許文献１参照）。印刷を経て生じる画像のずれによって、シフトされた画像の位置が元に戻り、ずれが補正された画像が得られる。
【０００３】
スクリーン処理後に上記の補正処理が行われる場合、画像のずれは補正されるが、スクリーン処理によって形成される周期的なパターンがずれて変形する。上記特許文献１によれば、周期的なパターンを形成する閾値マトリクスをシフトしてシフトにより生じるパターンのずれと画像のずれを一致させ、補正処理によって画像とともに周期的なパターンのずれを補正することが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９３１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
閾値マトリクスは、閾値マトリクス内の画素の位置を示すアドレスに対応付けて閾値が設定されている。一般に１画素分の閾値に１アドレスが付されるが、２×２画素分の閾値に１アドレスを付してメモリーに保存する方法もある。１アドレスで２×２画素分の閾値を読み出せるので、２×２画素単位でスクリーン処理することができ、スクリーン処理を高速化できる。
【０００６】
しかしながら、２×２画素単位でアドレスが付された場合、画像のずれに応じて閾値マトリクスをシフトしようとすると、２×２画素単位でしかシフトできない。結果、画像のずれも２×２画素単位で補正しなければならず、補正の分解能が低下する。
１画素単位でずれを補正し、補正の分解能を上げるためには１画素分の閾値に１アドレスを付してメモリーに保存すればよいが、スクリーン処理も１画素単位となるため、処理速度が低下する。２×２画素単位でスクリーン処理していたときと同じ処理速度を維持するには、２×２画素の閾値をそれぞれ保存する４つのメモリーと、２×２画素の画素値を閾値処理する４つの閾値処理部が必要となり、コストが上昇する。また、個々のメモリーにコントローラーが備え付けられるため、回路規模も拡大する。
【０００７】
本発明の課題は、コストを抑えて補正の分解能を向上させることである。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明によれば、
２×２画素単位でアドレスが付された閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理するスクリーン処理部と、
スクリーン処理された前記画像データを補正処理し、画像のずれを補正する補正処理部と、を備え、
前記スクリーン処理部は、
前記画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部と、
前記画像のずれに応じて前記アドレス算出部により算出されたアドレスを補正し、画像のずれと一致するようにシフトされた閾値マトリクスのアドレスを出力するアドレス補正部と、
同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、前記アドレス補正部から出力されたアドレスに対応する２×１画素の閾値を出力する２つのメモリーと、
２つの前記メモリーからそれぞれ出力された閾値を、前記画像のずれに応じて副走査方向の配置を入れ替えて２つの閾値処理部にそれぞれ出力する閾値調整部と、
前記閾値調整部から出力された２×１画素の閾値を用いて、前記画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部と、
を備える画像処理装置が提供される。
【０００９】
請求項２に記載の発明によれば、
前記アドレス補正部は、前記アドレス算出部により算出されたアドレスに補正値を加算して補正し、前記画像のずれが副走査方向の上側か下側かによって、さらにずれの回数によってアドレスに加算する補正値を切り替える請求項１に記載の画像処理装置が提供される。
【００１０】
請求項３に記載の発明によれば、
前記閾値調整部は、前記画像のずれの回数によって２×１画素の前記閾値の副走査方向の配置を入れ替える請求項１又は２に記載の画像処理装置が提供される。
【発明の効果】
【００１１】
本発明によれば、２×２画素の各画素値を、画素毎ではなく２×１画素毎に２つのメモリーと２つの閾値処理部によってスクリーン処理するので、コストを抑えることができる。また、アドレスの補正と閾値の配置の入れ替えによって副走査方向に１画素単位で閾値マトリクスをシフトさせることができる。これにより、画像のずれも副走査方向に１画素単位で補正することができ、副走査方向の補正の分解能を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に係る画像処理装置の構成図である。
【図２】閾値マトリクスの一例を示す図である。
【図３】スクリーン処理部の構成図である。
【図４】２つのメモリーに保存される２×１画素の閾値を説明する図である。
【図５】シフトが無い閾値マトリクスの閾値の配列を示す図である。
【図６】閾値の副走査方向の配置の入れ替えを説明する図である。
【図７】図５の閾値マトリクスがシフトされたときの閾値の配列を示す図である。
【図８】一定のシフト間隔でシフトされた閾値マトリクスの例を示す図である。
【図９】シフトされた閾値マトリクスにより形成された周期的なパターンの補正例を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明に係る画像処理装置の実施の形態について説明する。
【００１４】
図１は、本実施の形態に係る画像処理装置１を示す。
画像処理装置１は、入力された画像データをスクリーン処理し、スクリーン処理後の画像データを出力する。プリンターやコピー機、ＭＦＰｓ（Multi-Functional Peripherals）等の印刷処理を行う印刷装置に、画像処理装置１を搭載することができる。
画像処理装置１は、図１に示すように、ずれ検出部２、記憶部３、補正制御部４、スクリーン処理部５、補正処理部６を備える。
【００１５】
ずれ検出部２は、画像データの印刷処理によって用紙に印刷された画像のずれを検出する。ずれ検出のため、トンボ等の検出パターンを用いてもよい。ずれ検出部２は、用紙をスキャンして得られた画像データと元の画像データとを比較し、検出パターンの位置からずれが生じた方向とずれ量を検出する。検出された画像のずれの方向とずれ量は、補正制御部４に出力される。
【００１６】
画像のずれは印刷装置によって略一定であるから、ずれ検出部２により検出された画像のずれの特性値を記憶部３に保存し、補正制御部４が記憶部３から当該特性値を読み出して利用してもよい。記憶部３は、ずれ検出部２により検出された画像のずれの方向とずれ量を特性値として記憶する。
また、ずれ検出部２により画像のずれを検出するのではなく、別途デジタイザーのような位置測定器を用いて画像のずれ量を測定してもよい。
【００１７】
補正制御部４は、ずれ検出部２から出力されたずれの方向とずれ量に応じて、ずれの補正値を算出する。例えば、印刷処理後の画像にスキューが生じ、画像が緩やかに右上に傾いている場合、補正制御部４はその傾きから主走査方向に１４画素単位で副走査方向に１画素ずつ下に画像をシフトさせる補正値を算出する。算出された補正値は補正処理部６に出力される。
【００１８】
補正制御部４は、画像のずれに応じて閾値マトリクスをシフトさせるシフト信号Ｖｓ[９：１] 、Ｖｓ[０]を生成し、画像のずれが生じる位置でシフト信号Ｖｓ[９：１]、Ｖｓ[０]をスクリーン処理部５に出力する。
シフト信号Ｖｓ[９：１]は９ビットのバイナリー信号である。シフト信号Ｖｓ[９：１]の最上位ビットはシフト方向を示し、シフト方向が副走査方向の上側であれば０、下側であれば１である。ここでは、便宜上、最上位ビットの０を＋に、１を−に置き換えて、シフト信号Ｖｓ[９：１]を表す。シフト信号Ｖｓ[９：１]の最上位ビットより下位の８ビットはシフト量を示し、副走査方向に１画素シフトさせる毎に信号値が１ずつ加算されていく。例えば、副走査方向の上側に１画素シフトさせる場合、Ｖｓ[９：１]＝＋０００００００１が出力され、さらに上に１画素シフトさせる場合、Ｖｓ[９：１]＝＋００００００１０が出力される。副走査方向の下側にシフトさせる場合は最上位ビットが＋から−に切り替えられる。
シフト信号Ｖｓ[０]は、９ビットのシフト信号Ｖｓ[９：１]のうち最下位の０ビット目が抽出された信号である。よって、シフト信号Ｖｓ[０]は０又は１である。
【００１９】
スクリーン処理部５は、閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理する。
図２は、閾値マトリクスの一例を示す。
閾値マトリクスは６×４画素からなり、各画素に閾値が設定されている。図２に示すように、閾値マトリクスは主走査方向に６画素、副走査方向に４画素の単位でシフトされて、画像データの各画素と繰り返し照合される。閾値マトリクスには閾値マトリクス上の位置を示すアドレス０〜５が２×２画素単位で設定されている。つまり、２×２画素の４つの閾値に１つのアドレスが付されている。
【００２０】
図３は、スクリーン処理部５の構成図である。
スクリーン処理部５は、図３に示すようにアドレス算出部５１、アドレス補正部５２１、５２２、メモリー５３１、５３２、閾値調整部５４、閾値処理部５５１、５５２を備えている。補正制御部４から出力されたシフト信号Ｖｓ[９：１]はアドレス補正部５２１、５２２に出力され、シフト信号Ｖｓ[０]は閾値調整部５４に出力される。画像データは２×２画素単位でスクリーン処理部５に入力され、入力された２×２画素の画素値Ｃは閾値処理部５５１、５５２に出力される。
【００２１】
アドレス算出部５１は、画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出し、出力する。
アドレス算出部５１は、２×２画素のうち何れかの画素、例えば左上の画素の画像データ上の主走査方向及び副走査方向の位置座標（ｉ，ｊ）を元に、閾値マトリクス上の画素の位置座標（ｓａｉ，ｓａｊ）を、下記式により算出する。式中、Ｍは閾値マトリクスの主走査方向の画素数、Ｎは閾値マトリクスの副走査方向の画素数であり、図２に示される閾値マトリクスであればＭ＝６、Ｎ＝４が入力される。
ｓａｉ＝ｉ％Ｍ
ｓａｊ＝ｊ％Ｎ
式中、％は剰余を求める演算子である。
【００２２】
アドレス算出部５１は、位置座標（ｓａｉ，ｓａｊ）に対応するアドレスを出力する変換テーブルを備えている。変換テーブルは、例えば（ｓａｉ，ｓａｊ）＝（０，２）にアドレス３を対応付けている。アドレス算出部５１は、変換テーブルによって上記式から求めた位置座標（ｓａｉ，ｓａｊ）に対応するアドレスを出力する。
【００２３】
例えば、図２に示される閾値マトリクスにおいて、（ｉ，ｊ）＝（６，２）が入力された場合、アドレス算出部５１は上記式から（ｓａｉ，ｓａｊ）＝（０，２）を算出し変換テーブルによりアドレス３を得て出力する。
【００２４】
アドレス補正部５２１、５２２は、画像のずれを示すシフト信号Ｖｓ[９：１]に応じてアドレス算出部５１により算出されたアドレスを補正し、画像のずれに一致するようにシフトされた閾値マトリクスのアドレスを出力する。
【００２５】
アドレス補正部５２１、５２２は、アドレス算出部５１から出力されたアドレスに、シフト信号Ｖｓ[９：１]に応じたアドレスの補正値を加算し、アドレスを補正する。
図２に示すように、閾値マトリクス内の上段に０、１、２、下段に３、４、５のアドレスが位置している。よって、アドレスを３加算すれば、副走査方向に２画素シフトした位置のアドレスに変更することができる。
【００２６】
アドレス補正部５２１、５２２は画像のずれに応じて閾値マトリクスがシフトされる方向が副走査方向の上側か下側か、さらにずれの回数によって、アドレスに加算する２つの補正値０と補正値３を切り替える。なお、アドレスの値域は０〜５であるので、補正値の加算によってアドレスが５を超えると、アドレス補正部５２１、５２２は６を減じる。シフト方向はシフト信号Ｖｓ[９：１]の最上位ビットによって判断することができ、ずれの回数はシフト信号Ｖｓ[９：１]の下位８ビットによって判断することができる。
【００２７】
アドレス補正部５２１はメモリー５３１に出力されるアドレスを補正する。
閾値マトリクスが副走査方向上側にシフトされる場合、アドレス補正部５２１はずれの回数が奇数のときに補正値０と補正値３を切り替える。つまり、アドレス補正部５２１は、最上位ビットが＋であり、下位８ビットが偶数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。最初のシフト信号Ｖｓ[９：１]＝＋０００００００１が入力されるまでは補正値０が用いられる。アドレス補正部５２１は入力されたアドレスに補正値０を加算して出力する。最初のシフト信号Ｖｓ[９：１]＝＋０００００００１は奇数であるので、このシフト信号Ｖｓ[９：１]に応じて、アドレス補正部５２１は補正値を０から３に切り替え、入力されたアドレスに補正値３を加算する。次のシフト信号Ｖｓ[９：１]＝＋００００００１０は偶数であるので、アドレス補正部５２１は同じ補正値３を加算する。以降も同様に補正値が切り替えられ、シフト信号Ｖｓ[９：１]＝＋００００００１１の入力後は補正値が３から０に切り替えられて補正値０が加算され、シフト信号Ｖｓ[９：１]＝＋０００００１００の入力後は補正値０が加算される。つまり、補正値はシフト信号Ｖｓ[９：１]の入力毎に０→３→３→０の順に繰り返し切り替えられる。
【００２８】
副走査方向下側に閾値マトリクスをシフトする場合、アドレス補正部５２１はずれの回数が偶数のときに補正値０と補正値３を切り替える。つまり、アドレス補正部５２１は最上位ビットが−であり、下位８ビットが奇数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。最初のシフト信号Ｖｓ[９：１]＝−０００００００１が入力されるまでは補正値０が用いられる。アドレス補正部５２１は入力されたアドレスに補正値０を加算して出力する。最初に入力されるシフト信号Ｖｓ[９：１]＝−０００００００１は奇数であるので、アドレス補正部５２１は同じ補正値０をアドレスに加算する。次のシフト信号Ｖｓ[９：１]＝−００００００１０は偶数であるので、アドレス補正部５２１は補正値を０から３に切り替えて補正値３をアドレスに加算する。以降も同様に補正値が切り替えられ、シフト信号Ｖｓ[９：１]＝−００００００１１の入力後は補正値３、シフト信号Ｖｓ[９：１]＝−０００００１００の入力後は補正値０が加算される。つまり、補正値はシフト信号Ｖｓ[９：１]の入力毎に０→０→３→３の順に繰り返し切り替えられる。
【００２９】
アドレス補正部５２２はメモリー５３２に出力されるアドレスを補正する。
閾値マトリクスを副走査方向上側にシフトする場合、アドレス補正部５２２はずれの回数が偶数のときに補正値０と補正値３を切り替える。つまり、アドレス補正部５２２は最上位ビットが＋であり、下位８ビットが偶数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。これにより、補正値は最上位ビットが＋のシフト信号Ｖｓ[９：１]の入力毎に０→０→３→３の順に繰り返し切り替えられる。
また、閾値マトリクスを副走査方向下側にシフトする場合、アドレス補正部５２２はずれの回数が奇数のときに２つの補正値を切り替える。つまり、アドレス補正部５２２は最上位ビットが−であり、下位８ビットが奇数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。これにより、補正値は最上位ビットが−のシフト信号Ｖｓ[９：１]の入力毎に０→３→３→０の順に繰り返し切り替えられる。
【００３０】
副走査方向の一方向にシフトを続けた後、逆方向にシフト方向が切り替えられる場合、最上位ビットが切り替えられたシフト信号Ｖｓ[９：１]が入力される。例えば、シフト方向が上方向から下方向に切り替えられれば、最上位ビットは＋から−に切り替わる。アドレス補正部５２１、５２２は、最上位ビットが切り替えられた時点で、補正値の切り替え順をそれまでと逆順にすればよい。
【００３１】
上記補正値は、図２に示される閾値マトリクスに対応する補正値である。閾値マトリクスのサイズや閾値マトリクス内のアドレスの付し方が異なれば、その閾値マトリクスをシフトするためのアドレスの補正値も異なる。よって、用いられる閾値マトリクス毎にシフトのためのアドレスの補正値を求めてアドレス補正部５２１、５２２に設定すればよい。
【００３２】
メモリー５３１、５３２は、閾値マトリクスに設定された閾値を閾値マトリクスのアドレスに対応付けて記憶する。メモリー５３１、５３２としては例えばＲＡＭ（Random Access Memory）等を用いることができる。
【００３３】
メモリー５３１、５３２は、同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶する。
例えば、図４に示すように、アドレス０が付された２×２画素のそれぞれに閾値が設定されている。この２×２画素が副走査方向に２分割されて得られた上下の２×１画素の閾値のうち、上に位置する２×１画素の２つの閾値はメモリー５３１に保存され、下に位置する２×１画素の２つの閾値はメモリー５３２に保存される。
【００３４】
以下、メモリー５３１に保存された２×１画素の閾値をその閾値のアドレスの数字とＵの組み合わせで示し、メモリー５３２に保存された２×１画素の閾値をその閾値のアドレスの数字とＬの組み合わせで示す。図４において、「０Ｕ」はメモリー５３１に保存されたアドレス０の２×１画素の閾値を示し、「０Ｌ」はメモリー５３２に保存されたアドレス０の２×１画素の閾値を示している。
【００３５】
メモリー５３１は、アドレス補正部５２１から出力されたアドレスに対応する２×１画素の閾値を出力する。メモリー５３２は、アドレス補正部５２２から出力されたアドレスに対応する２×１画素の閾値を出力する。
【００３６】
閾値調整部５４は、２つのメモリー５３１、５３２からそれぞれ出力された２×１画素の閾値を、画像のずれを示すシフト信号Ｖｓ[０]に応じて副走査方向の配置を入れ替え、閾値処理部５５１、５５２に出力する。
閾値調整部５４はセレクタ５４１、５４２を備えている。セレクタ５４１、５４２は、メモリー５３１、５３２の双方から２×１画素の閾値を入力し、シフト信号Ｖｓ[０]によって何れかの２×１画素の閾値を選択する。セレクタ５４１は選択された２×１画素の閾値を閾値処理部５５１に出力し、セレクタ５４２は選択された２×１画素の閾値を閾値処理部５５２に出力する。
【００３７】
シフト信号Ｖｓ[０]＝０のとき、つまりずれの回数が偶数のとき、セレクタ５４１はメモリー５３１から入力された２×１画素の閾値を選択し、セレクタ５４２はメモリー５３２から入力された２×１画素の閾値を選択する。シフト信号Ｖｓ[０]＝１のとき、つまりずれの回数が奇数のとき、セレクタ５４１はメモリー５３２から入力された２×１画素の閾値を選択し、セレクタ５４２はメモリー５３１から入力された２×１画素の閾値を選択する。これにより、シフト信号Ｖｓ[０]＝１のとき、２×１画素の閾値の副走査方向の配置が上下入れ替えられる。
【００３８】
閾値処理部５５１、５５２は、画像データの２×２画素が副走査方向に分割された２×１画素の画素値Ｃをそれぞれ閾値処理する。閾値処理部５５１は分割された上側の２×１画素の画素値Ｃを閾値処理し、閾値処理部５５２は分割された下側の２×１画素の画素値Ｃを閾値処理して、２値化又は多値化する。閾値処理において、閾値処理部５５１はセレクタ５４１から出力された閾値を用い、閾値処理部５５２はセレクタ５４２から出力された閾値を用いる。
【００３９】
画素値Ｃの最小値が０、最大値が２５５であるとすると、２値化の場合、閾値処理部５５１、５５２は画素値Ｃが閾値より小さければ０、閾値より大きければ２５５の画素値を出力する。多値化の場合、閾値処理部５５１、５５２は閾値に所定値を加算して大小２つの閾値を取得する。閾値処理部５５１、５５２は画素値Ｃが小さい方の閾値より小さければ０、大きい方の閾値より大きければ２５５の画素値を出力する。画素値Ｃが２つの閾値の間にあれば、閾値処理部５５１、５５２は２つの閾値の１次補間関数に画素値Ｃを入力して得られる中間調の画素値を出力する。
【００４０】
図５〜図８を参照して、上記スクリーン処理部５の閾値マトリクスのシフト方法を説明する。
上記スクリーン処理部５は、スクリーン処理時、補正制御部４から出力されるシフト信号Ｖｓ[９：１]に応じて閾値マトリクス内の閾値の配列を変え、閾値マトリクスをシフトさせる。これにより、スクリーン処理後、閾値マトリクスにより形成されるパターンのずれと画像のずれが一致する。
【００４１】
図５は、シフトが無い通常の閾値マトリクスの閾値の配列を示す。
アドレス算出部５１から出力されるアドレスは、図５に示すように副走査方向の０、１、４、５ラインにおいて０→１→２の順に循環し、副走査方向の２、３、６、７ラインにおいて３→４→５の順に循環する。画像のずれが無ければシフト信号Ｖｓ[９：１]の入力が無いので、アドレス補正部５２１、５２２による補正値は０であり、アドレス算出部５１により算出されたアドレスは補正されずにそのまま各メモリー５３１、５３２に出力される。
【００４２】
その結果、副走査方向の０、１、４、５ラインにおいて、メモリー５３１から出力される２×１画素の閾値は閾値０Ｕ→閾値１Ｕ→閾値２Ｕの順に循環し、メモリー５３２から出力される２×１画素の閾値は閾値０Ｌ→閾値１Ｌ→閾値２Ｌの順に循環する。同様に、副走査方向の２、３、６、７ラインにおいて、メモリー５３１から出力される２×１画素の閾値は閾値３Ｕ→閾値４Ｕ→閾値５Ｕの順に循環し、メモリー５３２から出力される２×１画素の閾値は閾値３Ｌ→閾値４Ｌ→閾値５Ｌの順に循環する。
【００４３】
閾値調整部５４にはＶｓ[０]＝０が入力されるので、メモリー５３１、５３２から出力された閾値に対し、上下の配置の入れ替えは行われず、メモリー５３１から出力された閾値は閾値処理部５５１に出力され、メモリー５３２から出力された閾値は閾値処理部５５２に出力される。
以上のようにして、図５に示される閾値の配列が得られる。
【００４４】
画像のずれが有り、補正される場合、図５に示される閾値の配列が変更されて閾値マトリクスがシフトされる。
画像が緩やかに右上に傾斜するずれが生じており、主走査方向の４、５ライン目において副走査方向に１画素下に画像をシフトする補正が補正処理部６によって行われる場合、４、５ライン目の画素をスクリーン処理するタイミングに合わせて、補正制御部４からシフト信号Ｖｓ[９：１]＝＋０００００００１が出力される。このシフト信号Ｖｓ[９：１]に応じて、アドレス補正部５２１、アドレス補正部５２２によりメモリー５３１、５３２に出力されるアドレスが補正される。
【００４５】
図５の主走査方向の４、５ライン目、副走査方向の０、１ライン目の２×２画素に注目すると、当該２×２画素に対しアドレス算出部５１から出力されるアドレスは２である。Ｖｓ[９：１]＝＋０００００００１に応じて、アドレス補正部５２１により加算される補正値は３、アドレス補正部５２２により加算される補正値は０である。よって、アドレス補正部５２１からメモリー５３１にアドレス５が出力され、アドレス補正部５２２からメモリー５３２にアドレス２が出力される。
【００４６】
メモリー５３１からは入力されたアドレス５に対応する２×１画素の閾値５Ｕが出力される。メモリー５３２からは入力されたアドレス２に対応する２×１画素の閾値２Ｌが出力される。閾値調整部５４にはシフト信号Ｖｓ[０]＝１が入力されるので、メモリー５３１、５３２から出力された閾値５Ｕ、２Ｌに対し、配置の入れ替えが行われる。その結果、図６に示すように閾値２Ｌが閾値処理部５５１に出力され、閾値５Ｕは閾値処理部５５２に出力される。
【００４７】
以上のようにして閾値が出力される結果、図７に示す閾値の配列の閾値マトリクスが得られる。
主走査方向の４、５ライン、副走査方向の０、１ラインに位置する２×２画素の閾値は、画像のずれが無ければ、本来図５に示すように２×１画素の閾値２Ｕ、閾値２Ｌが上下に配置される。シフト信号Ｖｓ[９：１]に応じてアドレスが補正され、閾値の配値が上下で入れ替えられた結果、図７に示すように閾値２Ｕに代えて閾値２Ｌが、閾値２Ｌに代えて閾値５Ｕが配置されている。このように閾値マトリクス内の閾値の配置が変更されたことによって、図７に示すように、主走査方向の４、５ライン目以降の閾値マトリクスが副走査方向上側に１画素分シフトされている。
【００４８】
図８は、一定のシフト間隔でシフトされた閾値マトリクスの例を示している。シフト間隔は、主走査方向に４画素すすむ毎に副走査方向上側に１画素シフトする間隔である。
図８に示すように、シフト信号Ｖｓ[９：１]＝＋０００００００１が出力されるまでは、アドレスの補正も行われず、閾値の上下の配置の入れ替えも無いので、閾値マトリクスの閾値の配列に変更は無い。シフト信号Ｖｓ[９：１]＝＋０００００００１が出力されてから次のシフト信号Ｖｓ＝＋００００００１０が出力されるまでは、メモリー５３１に出力されるアドレスが補正されて補正値３が加算されている。メモリー５３２に出力されるアドレスは補正されない（加算される補正値が０）。また、メモリー５３１、５３２から出力された閾値の配置が上下逆に入れ替えられている。
【００４９】
シフト信号Ｖｓ[９：１]＝＋００００００１０が出力されてからシフト信号Ｖｓ[９：１]＝＋００００００１１が出力されるまでは、メモリー５３１だけでなく、メモリー５３２に対するアドレスも補正され、算出された元のアドレスに補正値３が加算されている。また、メモリー５３１、５３２から出力された閾値の上下の入れ替えが行われず、元の配置に戻っている。
【００５０】
シフト信号Ｖｓ[９：１]＝＋００００００１１が出力されてから次のシフト信号Ｖｓ[９：１]＝＋０００００１００が入力されるまでは、メモリー５３１に対するアドレスは補正されず（加算される補正値が０）、メモリー５３２に対するアドレスは補正値３が加算されて補正されている。メモリー５３１、５３２から出力された閾値の配置は上下逆に入れ替えられている。
【００５１】
以上のようにしてシフトされた閾値マトリクスによりスクリーン処理された画像データは、補正処理部６に出力される。
【００５２】
補正処理部６は、補正制御部４から出力された補正値に応じて、スクリーン処理部５から出力された画像データを補正処理し、補正処理後の画像データを出力する。例えば、補正値が、主走査方向に１４画素進む毎に副走査方向に１画素下にずらす補正値であった場合、補正処理部６は主走査方向の１４画素単位で、スクリーン処理後の画像を副走査方向の１画素単位を下にシフトさせる。シフトによって画像のずれとともに、シフトされた閾値マトリクスにより形成された周期的なパターンのずれが補正される。
【００５３】
図９は、閾値マトリクスにより形成されたパターンを示す。
シフトされた閾値マトリクスを用いて画像データがスクリーン処理されると、図９に示すように、副走査方向にずれが生じた周期的なパターンｇ１が得られる。パターンｇ１は、主走査方向の１４画素毎に副走査方向上側に１画素ずつずれている。このパターンｇ１のずれは画像のずれと一致している。
【００５４】
このパターンｇ１が補正処理部６によって補正処理されると、主走査方向の１４画素単位で画像を副走査方向下側に１画素分シフトされ、図９に示すようにずれが補正されたパターンｇ２が得られる。補正処理によって、画像のずれとともにパターンｇ１のずれも補正されている。
【００５５】
以上のように、本実施の形態に係る画像処理装置１は、２×２画素単位でアドレスが付された閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理するスクリーン処理部５と、スクリーン処理された画像データを補正処理し、画像のずれを補正する補正処理部６と、を備える。スクリーン処理部５は、画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部５１と、画像のずれに応じてアドレス算出部５１により算出されたアドレスを補正し、画像のずれと一致するようにシフトされた閾値マトリクスのアドレスを出力するアドレス補正部５２１、５２２と、同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、アドレス補正部５２１、５２２から出力されたアドレスに対応する２×１画素の閾値を出力する２つのメモリー５３１、５３２と、２つのメモリー５３１、５３２からそれぞれ出力された２×１画素の閾値を、画像のずれに応じて副走査方向の配置を入れ替えて２つの閾値処理部にそれぞれ出力する閾値調整部５４と、閾値調整部５４から出力された２×１画素の閾値を用いて、画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部５５１、５５２と、を備える。
【００５６】
スクリーン処理を２×２画素単位で行うので、１画素単位で行うよりもスクリーン処理を高速化できる。２×２画素の閾値を１画素毎に４つのメモリーに保存して４つの閾値処理部で閾値処理するのではなく、２×１画素毎に２つのメモリー５３１、５３２に保存して２つの閾値処理部５５１、５５２で閾値処理するので、メモリーと閾値処理部の数を削減することができ、コストを抑えることができる。各メモリー５３１、５３２に保存される閾値は、２×２画素の閾値が副走査方向の１画素単位で分割された２×１画素の閾値であるので、この２×１画素の閾値の配置を上下で入れ替え、アドレスを補正することで、１画素単位で副走査方向に閾値マトリクスをシフトさせることができる。これにより、副走査方向の画像のずれを１画素単位で補正することができる。従って、スクリーン処理の高速な処理速度を維持しながら、コストを抑えて副走査方向の補正の分解能を向上させることができる。
【００５７】
なお、上述した実施の形態は本発明の好適な一例であり、上記実施の形態の内容に限定されない。本発明の主旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５８】
１ 画像処理装置
２ ずれ検出部
３ 記憶部
４ 補正制御部
５ スクリーン処理部
５２ アドレス算出部
５２１、５２２ アドレス補正部
５３１、５３２ メモリー
５４ 閾値調整部
５５１、５５２ 閾値処理部
６ 補正処理部
【技術分野】
【０００１】
本発明は、画像処理装置に関する。
【背景技術】
【０００２】
プリンターや複写機では、用紙の歪みや搬送時の傾き、印刷ヘッド自体の傾き等によって、スキューやボウと呼ばれる画像のずれが生じることがある。このようなずれに対し、画像データを補正処理し、画像のずれと逆方向に画像をシフトすることが一般的である（例えば、特許文献１参照）。印刷を経て生じる画像のずれによって、シフトされた画像の位置が元に戻り、ずれが補正された画像が得られる。
【０００３】
スクリーン処理後に上記の補正処理が行われる場合、画像のずれは補正されるが、スクリーン処理によって形成される周期的なパターンがずれて変形する。上記特許文献１によれば、周期的なパターンを形成する閾値マトリクスをシフトしてシフトにより生じるパターンのずれと画像のずれを一致させ、補正処理によって画像とともに周期的なパターンのずれを補正することが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９３１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
閾値マトリクスは、閾値マトリクス内の画素の位置を示すアドレスに対応付けて閾値が設定されている。一般に１画素分の閾値に１アドレスが付されるが、２×２画素分の閾値に１アドレスを付してメモリーに保存する方法もある。１アドレスで２×２画素分の閾値を読み出せるので、２×２画素単位でスクリーン処理することができ、スクリーン処理を高速化できる。
【０００６】
しかしながら、２×２画素単位でアドレスが付された場合、画像のずれに応じて閾値マトリクスをシフトしようとすると、２×２画素単位でしかシフトできない。結果、画像のずれも２×２画素単位で補正しなければならず、補正の分解能が低下する。
１画素単位でずれを補正し、補正の分解能を上げるためには１画素分の閾値に１アドレスを付してメモリーに保存すればよいが、スクリーン処理も１画素単位となるため、処理速度が低下する。２×２画素単位でスクリーン処理していたときと同じ処理速度を維持するには、２×２画素の閾値をそれぞれ保存する４つのメモリーと、２×２画素の画素値を閾値処理する４つの閾値処理部が必要となり、コストが上昇する。また、個々のメモリーにコントローラーが備え付けられるため、回路規模も拡大する。
【０００７】
本発明の課題は、コストを抑えて補正の分解能を向上させることである。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明によれば、
２×２画素単位でアドレスが付された閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理するスクリーン処理部と、
スクリーン処理された前記画像データを補正処理し、画像のずれを補正する補正処理部と、を備え、
前記スクリーン処理部は、
前記画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部と、
前記画像のずれに応じて前記アドレス算出部により算出されたアドレスを補正し、画像のずれと一致するようにシフトされた閾値マトリクスのアドレスを出力するアドレス補正部と、
同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、前記アドレス補正部から出力されたアドレスに対応する２×１画素の閾値を出力する２つのメモリーと、
２つの前記メモリーからそれぞれ出力された閾値を、前記画像のずれに応じて副走査方向の配置を入れ替えて２つの閾値処理部にそれぞれ出力する閾値調整部と、
前記閾値調整部から出力された２×１画素の閾値を用いて、前記画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部と、
を備える画像処理装置が提供される。
【０００９】
請求項２に記載の発明によれば、
前記アドレス補正部は、前記アドレス算出部により算出されたアドレスに補正値を加算して補正し、前記画像のずれが副走査方向の上側か下側かによって、さらにずれの回数によってアドレスに加算する補正値を切り替える請求項１に記載の画像処理装置が提供される。
【００１０】
請求項３に記載の発明によれば、
前記閾値調整部は、前記画像のずれの回数によって２×１画素の前記閾値の副走査方向の配置を入れ替える請求項１又は２に記載の画像処理装置が提供される。
【発明の効果】
【００１１】
本発明によれば、２×２画素の各画素値を、画素毎ではなく２×１画素毎に２つのメモリーと２つの閾値処理部によってスクリーン処理するので、コストを抑えることができる。また、アドレスの補正と閾値の配置の入れ替えによって副走査方向に１画素単位で閾値マトリクスをシフトさせることができる。これにより、画像のずれも副走査方向に１画素単位で補正することができ、副走査方向の補正の分解能を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に係る画像処理装置の構成図である。
【図２】閾値マトリクスの一例を示す図である。
【図３】スクリーン処理部の構成図である。
【図４】２つのメモリーに保存される２×１画素の閾値を説明する図である。
【図５】シフトが無い閾値マトリクスの閾値の配列を示す図である。
【図６】閾値の副走査方向の配置の入れ替えを説明する図である。
【図７】図５の閾値マトリクスがシフトされたときの閾値の配列を示す図である。
【図８】一定のシフト間隔でシフトされた閾値マトリクスの例を示す図である。
【図９】シフトされた閾値マトリクスにより形成された周期的なパターンの補正例を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明に係る画像処理装置の実施の形態について説明する。
【００１４】
図１は、本実施の形態に係る画像処理装置１を示す。
画像処理装置１は、入力された画像データをスクリーン処理し、スクリーン処理後の画像データを出力する。プリンターやコピー機、ＭＦＰｓ（Multi-Functional Peripherals）等の印刷処理を行う印刷装置に、画像処理装置１を搭載することができる。
画像処理装置１は、図１に示すように、ずれ検出部２、記憶部３、補正制御部４、スクリーン処理部５、補正処理部６を備える。
【００１５】
ずれ検出部２は、画像データの印刷処理によって用紙に印刷された画像のずれを検出する。ずれ検出のため、トンボ等の検出パターンを用いてもよい。ずれ検出部２は、用紙をスキャンして得られた画像データと元の画像データとを比較し、検出パターンの位置からずれが生じた方向とずれ量を検出する。検出された画像のずれの方向とずれ量は、補正制御部４に出力される。
【００１６】
画像のずれは印刷装置によって略一定であるから、ずれ検出部２により検出された画像のずれの特性値を記憶部３に保存し、補正制御部４が記憶部３から当該特性値を読み出して利用してもよい。記憶部３は、ずれ検出部２により検出された画像のずれの方向とずれ量を特性値として記憶する。
また、ずれ検出部２により画像のずれを検出するのではなく、別途デジタイザーのような位置測定器を用いて画像のずれ量を測定してもよい。
【００１７】
補正制御部４は、ずれ検出部２から出力されたずれの方向とずれ量に応じて、ずれの補正値を算出する。例えば、印刷処理後の画像にスキューが生じ、画像が緩やかに右上に傾いている場合、補正制御部４はその傾きから主走査方向に１４画素単位で副走査方向に１画素ずつ下に画像をシフトさせる補正値を算出する。算出された補正値は補正処理部６に出力される。
【００１８】
補正制御部４は、画像のずれに応じて閾値マトリクスをシフトさせるシフト信号Ｖｓ[９：１] 、Ｖｓ[０]を生成し、画像のずれが生じる位置でシフト信号Ｖｓ[９：１]、Ｖｓ[０]をスクリーン処理部５に出力する。
シフト信号Ｖｓ[９：１]は９ビットのバイナリー信号である。シフト信号Ｖｓ[９：１]の最上位ビットはシフト方向を示し、シフト方向が副走査方向の上側であれば０、下側であれば１である。ここでは、便宜上、最上位ビットの０を＋に、１を−に置き換えて、シフト信号Ｖｓ[９：１]を表す。シフト信号Ｖｓ[９：１]の最上位ビットより下位の８ビットはシフト量を示し、副走査方向に１画素シフトさせる毎に信号値が１ずつ加算されていく。例えば、副走査方向の上側に１画素シフトさせる場合、Ｖｓ[９：１]＝＋０００００００１が出力され、さらに上に１画素シフトさせる場合、Ｖｓ[９：１]＝＋００００００１０が出力される。副走査方向の下側にシフトさせる場合は最上位ビットが＋から−に切り替えられる。
シフト信号Ｖｓ[０]は、９ビットのシフト信号Ｖｓ[９：１]のうち最下位の０ビット目が抽出された信号である。よって、シフト信号Ｖｓ[０]は０又は１である。
【００１９】
スクリーン処理部５は、閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理する。
図２は、閾値マトリクスの一例を示す。
閾値マトリクスは６×４画素からなり、各画素に閾値が設定されている。図２に示すように、閾値マトリクスは主走査方向に６画素、副走査方向に４画素の単位でシフトされて、画像データの各画素と繰り返し照合される。閾値マトリクスには閾値マトリクス上の位置を示すアドレス０〜５が２×２画素単位で設定されている。つまり、２×２画素の４つの閾値に１つのアドレスが付されている。
【００２０】
図３は、スクリーン処理部５の構成図である。
スクリーン処理部５は、図３に示すようにアドレス算出部５１、アドレス補正部５２１、５２２、メモリー５３１、５３２、閾値調整部５４、閾値処理部５５１、５５２を備えている。補正制御部４から出力されたシフト信号Ｖｓ[９：１]はアドレス補正部５２１、５２２に出力され、シフト信号Ｖｓ[０]は閾値調整部５４に出力される。画像データは２×２画素単位でスクリーン処理部５に入力され、入力された２×２画素の画素値Ｃは閾値処理部５５１、５５２に出力される。
【００２１】
アドレス算出部５１は、画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出し、出力する。
アドレス算出部５１は、２×２画素のうち何れかの画素、例えば左上の画素の画像データ上の主走査方向及び副走査方向の位置座標（ｉ，ｊ）を元に、閾値マトリクス上の画素の位置座標（ｓａｉ，ｓａｊ）を、下記式により算出する。式中、Ｍは閾値マトリクスの主走査方向の画素数、Ｎは閾値マトリクスの副走査方向の画素数であり、図２に示される閾値マトリクスであればＭ＝６、Ｎ＝４が入力される。
ｓａｉ＝ｉ％Ｍ
ｓａｊ＝ｊ％Ｎ
式中、％は剰余を求める演算子である。
【００２２】
アドレス算出部５１は、位置座標（ｓａｉ，ｓａｊ）に対応するアドレスを出力する変換テーブルを備えている。変換テーブルは、例えば（ｓａｉ，ｓａｊ）＝（０，２）にアドレス３を対応付けている。アドレス算出部５１は、変換テーブルによって上記式から求めた位置座標（ｓａｉ，ｓａｊ）に対応するアドレスを出力する。
【００２３】
例えば、図２に示される閾値マトリクスにおいて、（ｉ，ｊ）＝（６，２）が入力された場合、アドレス算出部５１は上記式から（ｓａｉ，ｓａｊ）＝（０，２）を算出し変換テーブルによりアドレス３を得て出力する。
【００２４】
アドレス補正部５２１、５２２は、画像のずれを示すシフト信号Ｖｓ[９：１]に応じてアドレス算出部５１により算出されたアドレスを補正し、画像のずれに一致するようにシフトされた閾値マトリクスのアドレスを出力する。
【００２５】
アドレス補正部５２１、５２２は、アドレス算出部５１から出力されたアドレスに、シフト信号Ｖｓ[９：１]に応じたアドレスの補正値を加算し、アドレスを補正する。
図２に示すように、閾値マトリクス内の上段に０、１、２、下段に３、４、５のアドレスが位置している。よって、アドレスを３加算すれば、副走査方向に２画素シフトした位置のアドレスに変更することができる。
【００２６】
アドレス補正部５２１、５２２は画像のずれに応じて閾値マトリクスがシフトされる方向が副走査方向の上側か下側か、さらにずれの回数によって、アドレスに加算する２つの補正値０と補正値３を切り替える。なお、アドレスの値域は０〜５であるので、補正値の加算によってアドレスが５を超えると、アドレス補正部５２１、５２２は６を減じる。シフト方向はシフト信号Ｖｓ[９：１]の最上位ビットによって判断することができ、ずれの回数はシフト信号Ｖｓ[９：１]の下位８ビットによって判断することができる。
【００２７】
アドレス補正部５２１はメモリー５３１に出力されるアドレスを補正する。
閾値マトリクスが副走査方向上側にシフトされる場合、アドレス補正部５２１はずれの回数が奇数のときに補正値０と補正値３を切り替える。つまり、アドレス補正部５２１は、最上位ビットが＋であり、下位８ビットが偶数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。最初のシフト信号Ｖｓ[９：１]＝＋０００００００１が入力されるまでは補正値０が用いられる。アドレス補正部５２１は入力されたアドレスに補正値０を加算して出力する。最初のシフト信号Ｖｓ[９：１]＝＋０００００００１は奇数であるので、このシフト信号Ｖｓ[９：１]に応じて、アドレス補正部５２１は補正値を０から３に切り替え、入力されたアドレスに補正値３を加算する。次のシフト信号Ｖｓ[９：１]＝＋００００００１０は偶数であるので、アドレス補正部５２１は同じ補正値３を加算する。以降も同様に補正値が切り替えられ、シフト信号Ｖｓ[９：１]＝＋００００００１１の入力後は補正値が３から０に切り替えられて補正値０が加算され、シフト信号Ｖｓ[９：１]＝＋０００００１００の入力後は補正値０が加算される。つまり、補正値はシフト信号Ｖｓ[９：１]の入力毎に０→３→３→０の順に繰り返し切り替えられる。
【００２８】
副走査方向下側に閾値マトリクスをシフトする場合、アドレス補正部５２１はずれの回数が偶数のときに補正値０と補正値３を切り替える。つまり、アドレス補正部５２１は最上位ビットが−であり、下位８ビットが奇数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。最初のシフト信号Ｖｓ[９：１]＝−０００００００１が入力されるまでは補正値０が用いられる。アドレス補正部５２１は入力されたアドレスに補正値０を加算して出力する。最初に入力されるシフト信号Ｖｓ[９：１]＝−０００００００１は奇数であるので、アドレス補正部５２１は同じ補正値０をアドレスに加算する。次のシフト信号Ｖｓ[９：１]＝−００００００１０は偶数であるので、アドレス補正部５２１は補正値を０から３に切り替えて補正値３をアドレスに加算する。以降も同様に補正値が切り替えられ、シフト信号Ｖｓ[９：１]＝−００００００１１の入力後は補正値３、シフト信号Ｖｓ[９：１]＝−０００００１００の入力後は補正値０が加算される。つまり、補正値はシフト信号Ｖｓ[９：１]の入力毎に０→０→３→３の順に繰り返し切り替えられる。
【００２９】
アドレス補正部５２２はメモリー５３２に出力されるアドレスを補正する。
閾値マトリクスを副走査方向上側にシフトする場合、アドレス補正部５２２はずれの回数が偶数のときに補正値０と補正値３を切り替える。つまり、アドレス補正部５２２は最上位ビットが＋であり、下位８ビットが偶数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。これにより、補正値は最上位ビットが＋のシフト信号Ｖｓ[９：１]の入力毎に０→０→３→３の順に繰り返し切り替えられる。
また、閾値マトリクスを副走査方向下側にシフトする場合、アドレス補正部５２２はずれの回数が奇数のときに２つの補正値を切り替える。つまり、アドレス補正部５２２は最上位ビットが−であり、下位８ビットが奇数のシフト信号Ｖｓ[９：１]が入力されたタイミングで補正値０と補正値３を切り替える。これにより、補正値は最上位ビットが−のシフト信号Ｖｓ[９：１]の入力毎に０→３→３→０の順に繰り返し切り替えられる。
【００３０】
副走査方向の一方向にシフトを続けた後、逆方向にシフト方向が切り替えられる場合、最上位ビットが切り替えられたシフト信号Ｖｓ[９：１]が入力される。例えば、シフト方向が上方向から下方向に切り替えられれば、最上位ビットは＋から−に切り替わる。アドレス補正部５２１、５２２は、最上位ビットが切り替えられた時点で、補正値の切り替え順をそれまでと逆順にすればよい。
【００３１】
上記補正値は、図２に示される閾値マトリクスに対応する補正値である。閾値マトリクスのサイズや閾値マトリクス内のアドレスの付し方が異なれば、その閾値マトリクスをシフトするためのアドレスの補正値も異なる。よって、用いられる閾値マトリクス毎にシフトのためのアドレスの補正値を求めてアドレス補正部５２１、５２２に設定すればよい。
【００３２】
メモリー５３１、５３２は、閾値マトリクスに設定された閾値を閾値マトリクスのアドレスに対応付けて記憶する。メモリー５３１、５３２としては例えばＲＡＭ（Random Access Memory）等を用いることができる。
【００３３】
メモリー５３１、５３２は、同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶する。
例えば、図４に示すように、アドレス０が付された２×２画素のそれぞれに閾値が設定されている。この２×２画素が副走査方向に２分割されて得られた上下の２×１画素の閾値のうち、上に位置する２×１画素の２つの閾値はメモリー５３１に保存され、下に位置する２×１画素の２つの閾値はメモリー５３２に保存される。
【００３４】
以下、メモリー５３１に保存された２×１画素の閾値をその閾値のアドレスの数字とＵの組み合わせで示し、メモリー５３２に保存された２×１画素の閾値をその閾値のアドレスの数字とＬの組み合わせで示す。図４において、「０Ｕ」はメモリー５３１に保存されたアドレス０の２×１画素の閾値を示し、「０Ｌ」はメモリー５３２に保存されたアドレス０の２×１画素の閾値を示している。
【００３５】
メモリー５３１は、アドレス補正部５２１から出力されたアドレスに対応する２×１画素の閾値を出力する。メモリー５３２は、アドレス補正部５２２から出力されたアドレスに対応する２×１画素の閾値を出力する。
【００３６】
閾値調整部５４は、２つのメモリー５３１、５３２からそれぞれ出力された２×１画素の閾値を、画像のずれを示すシフト信号Ｖｓ[０]に応じて副走査方向の配置を入れ替え、閾値処理部５５１、５５２に出力する。
閾値調整部５４はセレクタ５４１、５４２を備えている。セレクタ５４１、５４２は、メモリー５３１、５３２の双方から２×１画素の閾値を入力し、シフト信号Ｖｓ[０]によって何れかの２×１画素の閾値を選択する。セレクタ５４１は選択された２×１画素の閾値を閾値処理部５５１に出力し、セレクタ５４２は選択された２×１画素の閾値を閾値処理部５５２に出力する。
【００３７】
シフト信号Ｖｓ[０]＝０のとき、つまりずれの回数が偶数のとき、セレクタ５４１はメモリー５３１から入力された２×１画素の閾値を選択し、セレクタ５４２はメモリー５３２から入力された２×１画素の閾値を選択する。シフト信号Ｖｓ[０]＝１のとき、つまりずれの回数が奇数のとき、セレクタ５４１はメモリー５３２から入力された２×１画素の閾値を選択し、セレクタ５４２はメモリー５３１から入力された２×１画素の閾値を選択する。これにより、シフト信号Ｖｓ[０]＝１のとき、２×１画素の閾値の副走査方向の配置が上下入れ替えられる。
【００３８】
閾値処理部５５１、５５２は、画像データの２×２画素が副走査方向に分割された２×１画素の画素値Ｃをそれぞれ閾値処理する。閾値処理部５５１は分割された上側の２×１画素の画素値Ｃを閾値処理し、閾値処理部５５２は分割された下側の２×１画素の画素値Ｃを閾値処理して、２値化又は多値化する。閾値処理において、閾値処理部５５１はセレクタ５４１から出力された閾値を用い、閾値処理部５５２はセレクタ５４２から出力された閾値を用いる。
【００３９】
画素値Ｃの最小値が０、最大値が２５５であるとすると、２値化の場合、閾値処理部５５１、５５２は画素値Ｃが閾値より小さければ０、閾値より大きければ２５５の画素値を出力する。多値化の場合、閾値処理部５５１、５５２は閾値に所定値を加算して大小２つの閾値を取得する。閾値処理部５５１、５５２は画素値Ｃが小さい方の閾値より小さければ０、大きい方の閾値より大きければ２５５の画素値を出力する。画素値Ｃが２つの閾値の間にあれば、閾値処理部５５１、５５２は２つの閾値の１次補間関数に画素値Ｃを入力して得られる中間調の画素値を出力する。
【００４０】
図５〜図８を参照して、上記スクリーン処理部５の閾値マトリクスのシフト方法を説明する。
上記スクリーン処理部５は、スクリーン処理時、補正制御部４から出力されるシフト信号Ｖｓ[９：１]に応じて閾値マトリクス内の閾値の配列を変え、閾値マトリクスをシフトさせる。これにより、スクリーン処理後、閾値マトリクスにより形成されるパターンのずれと画像のずれが一致する。
【００４１】
図５は、シフトが無い通常の閾値マトリクスの閾値の配列を示す。
アドレス算出部５１から出力されるアドレスは、図５に示すように副走査方向の０、１、４、５ラインにおいて０→１→２の順に循環し、副走査方向の２、３、６、７ラインにおいて３→４→５の順に循環する。画像のずれが無ければシフト信号Ｖｓ[９：１]の入力が無いので、アドレス補正部５２１、５２２による補正値は０であり、アドレス算出部５１により算出されたアドレスは補正されずにそのまま各メモリー５３１、５３２に出力される。
【００４２】
その結果、副走査方向の０、１、４、５ラインにおいて、メモリー５３１から出力される２×１画素の閾値は閾値０Ｕ→閾値１Ｕ→閾値２Ｕの順に循環し、メモリー５３２から出力される２×１画素の閾値は閾値０Ｌ→閾値１Ｌ→閾値２Ｌの順に循環する。同様に、副走査方向の２、３、６、７ラインにおいて、メモリー５３１から出力される２×１画素の閾値は閾値３Ｕ→閾値４Ｕ→閾値５Ｕの順に循環し、メモリー５３２から出力される２×１画素の閾値は閾値３Ｌ→閾値４Ｌ→閾値５Ｌの順に循環する。
【００４３】
閾値調整部５４にはＶｓ[０]＝０が入力されるので、メモリー５３１、５３２から出力された閾値に対し、上下の配置の入れ替えは行われず、メモリー５３１から出力された閾値は閾値処理部５５１に出力され、メモリー５３２から出力された閾値は閾値処理部５５２に出力される。
以上のようにして、図５に示される閾値の配列が得られる。
【００４４】
画像のずれが有り、補正される場合、図５に示される閾値の配列が変更されて閾値マトリクスがシフトされる。
画像が緩やかに右上に傾斜するずれが生じており、主走査方向の４、５ライン目において副走査方向に１画素下に画像をシフトする補正が補正処理部６によって行われる場合、４、５ライン目の画素をスクリーン処理するタイミングに合わせて、補正制御部４からシフト信号Ｖｓ[９：１]＝＋０００００００１が出力される。このシフト信号Ｖｓ[９：１]に応じて、アドレス補正部５２１、アドレス補正部５２２によりメモリー５３１、５３２に出力されるアドレスが補正される。
【００４５】
図５の主走査方向の４、５ライン目、副走査方向の０、１ライン目の２×２画素に注目すると、当該２×２画素に対しアドレス算出部５１から出力されるアドレスは２である。Ｖｓ[９：１]＝＋０００００００１に応じて、アドレス補正部５２１により加算される補正値は３、アドレス補正部５２２により加算される補正値は０である。よって、アドレス補正部５２１からメモリー５３１にアドレス５が出力され、アドレス補正部５２２からメモリー５３２にアドレス２が出力される。
【００４６】
メモリー５３１からは入力されたアドレス５に対応する２×１画素の閾値５Ｕが出力される。メモリー５３２からは入力されたアドレス２に対応する２×１画素の閾値２Ｌが出力される。閾値調整部５４にはシフト信号Ｖｓ[０]＝１が入力されるので、メモリー５３１、５３２から出力された閾値５Ｕ、２Ｌに対し、配置の入れ替えが行われる。その結果、図６に示すように閾値２Ｌが閾値処理部５５１に出力され、閾値５Ｕは閾値処理部５５２に出力される。
【００４７】
以上のようにして閾値が出力される結果、図７に示す閾値の配列の閾値マトリクスが得られる。
主走査方向の４、５ライン、副走査方向の０、１ラインに位置する２×２画素の閾値は、画像のずれが無ければ、本来図５に示すように２×１画素の閾値２Ｕ、閾値２Ｌが上下に配置される。シフト信号Ｖｓ[９：１]に応じてアドレスが補正され、閾値の配値が上下で入れ替えられた結果、図７に示すように閾値２Ｕに代えて閾値２Ｌが、閾値２Ｌに代えて閾値５Ｕが配置されている。このように閾値マトリクス内の閾値の配置が変更されたことによって、図７に示すように、主走査方向の４、５ライン目以降の閾値マトリクスが副走査方向上側に１画素分シフトされている。
【００４８】
図８は、一定のシフト間隔でシフトされた閾値マトリクスの例を示している。シフト間隔は、主走査方向に４画素すすむ毎に副走査方向上側に１画素シフトする間隔である。
図８に示すように、シフト信号Ｖｓ[９：１]＝＋０００００００１が出力されるまでは、アドレスの補正も行われず、閾値の上下の配置の入れ替えも無いので、閾値マトリクスの閾値の配列に変更は無い。シフト信号Ｖｓ[９：１]＝＋０００００００１が出力されてから次のシフト信号Ｖｓ＝＋００００００１０が出力されるまでは、メモリー５３１に出力されるアドレスが補正されて補正値３が加算されている。メモリー５３２に出力されるアドレスは補正されない（加算される補正値が０）。また、メモリー５３１、５３２から出力された閾値の配置が上下逆に入れ替えられている。
【００４９】
シフト信号Ｖｓ[９：１]＝＋００００００１０が出力されてからシフト信号Ｖｓ[９：１]＝＋００００００１１が出力されるまでは、メモリー５３１だけでなく、メモリー５３２に対するアドレスも補正され、算出された元のアドレスに補正値３が加算されている。また、メモリー５３１、５３２から出力された閾値の上下の入れ替えが行われず、元の配置に戻っている。
【００５０】
シフト信号Ｖｓ[９：１]＝＋００００００１１が出力されてから次のシフト信号Ｖｓ[９：１]＝＋０００００１００が入力されるまでは、メモリー５３１に対するアドレスは補正されず（加算される補正値が０）、メモリー５３２に対するアドレスは補正値３が加算されて補正されている。メモリー５３１、５３２から出力された閾値の配置は上下逆に入れ替えられている。
【００５１】
以上のようにしてシフトされた閾値マトリクスによりスクリーン処理された画像データは、補正処理部６に出力される。
【００５２】
補正処理部６は、補正制御部４から出力された補正値に応じて、スクリーン処理部５から出力された画像データを補正処理し、補正処理後の画像データを出力する。例えば、補正値が、主走査方向に１４画素進む毎に副走査方向に１画素下にずらす補正値であった場合、補正処理部６は主走査方向の１４画素単位で、スクリーン処理後の画像を副走査方向の１画素単位を下にシフトさせる。シフトによって画像のずれとともに、シフトされた閾値マトリクスにより形成された周期的なパターンのずれが補正される。
【００５３】
図９は、閾値マトリクスにより形成されたパターンを示す。
シフトされた閾値マトリクスを用いて画像データがスクリーン処理されると、図９に示すように、副走査方向にずれが生じた周期的なパターンｇ１が得られる。パターンｇ１は、主走査方向の１４画素毎に副走査方向上側に１画素ずつずれている。このパターンｇ１のずれは画像のずれと一致している。
【００５４】
このパターンｇ１が補正処理部６によって補正処理されると、主走査方向の１４画素単位で画像を副走査方向下側に１画素分シフトされ、図９に示すようにずれが補正されたパターンｇ２が得られる。補正処理によって、画像のずれとともにパターンｇ１のずれも補正されている。
【００５５】
以上のように、本実施の形態に係る画像処理装置１は、２×２画素単位でアドレスが付された閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理するスクリーン処理部５と、スクリーン処理された画像データを補正処理し、画像のずれを補正する補正処理部６と、を備える。スクリーン処理部５は、画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部５１と、画像のずれに応じてアドレス算出部５１により算出されたアドレスを補正し、画像のずれと一致するようにシフトされた閾値マトリクスのアドレスを出力するアドレス補正部５２１、５２２と、同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、アドレス補正部５２１、５２２から出力されたアドレスに対応する２×１画素の閾値を出力する２つのメモリー５３１、５３２と、２つのメモリー５３１、５３２からそれぞれ出力された２×１画素の閾値を、画像のずれに応じて副走査方向の配置を入れ替えて２つの閾値処理部にそれぞれ出力する閾値調整部５４と、閾値調整部５４から出力された２×１画素の閾値を用いて、画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部５５１、５５２と、を備える。
【００５６】
スクリーン処理を２×２画素単位で行うので、１画素単位で行うよりもスクリーン処理を高速化できる。２×２画素の閾値を１画素毎に４つのメモリーに保存して４つの閾値処理部で閾値処理するのではなく、２×１画素毎に２つのメモリー５３１、５３２に保存して２つの閾値処理部５５１、５５２で閾値処理するので、メモリーと閾値処理部の数を削減することができ、コストを抑えることができる。各メモリー５３１、５３２に保存される閾値は、２×２画素の閾値が副走査方向の１画素単位で分割された２×１画素の閾値であるので、この２×１画素の閾値の配置を上下で入れ替え、アドレスを補正することで、１画素単位で副走査方向に閾値マトリクスをシフトさせることができる。これにより、副走査方向の画像のずれを１画素単位で補正することができる。従って、スクリーン処理の高速な処理速度を維持しながら、コストを抑えて副走査方向の補正の分解能を向上させることができる。
【００５７】
なお、上述した実施の形態は本発明の好適な一例であり、上記実施の形態の内容に限定されない。本発明の主旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００５８】
１ 画像処理装置
２ ずれ検出部
３ 記憶部
４ 補正制御部
５ スクリーン処理部
５２ アドレス算出部
５２１、５２２ アドレス補正部
５３１、５３２ メモリー
５４ 閾値調整部
５５１、５５２ 閾値処理部
６ 補正処理部
【特許請求の範囲】
【請求項１】
２×２画素単位でアドレスが付された閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理するスクリーン処理部と、
スクリーン処理された前記画像データを補正処理し、画像のずれを補正する補正処理部と、を備え、
前記スクリーン処理部は、
前記画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部と、
前記画像のずれに応じて前記アドレス算出部により算出されたアドレスを補正し、画像のずれと一致するようにシフトされた閾値マトリクスのアドレスを出力するアドレス補正部と、
同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、前記アドレス補正部から出力されたアドレスに対応する２×１画素の閾値を出力する２つのメモリーと、
２つの前記メモリーからそれぞれ出力された２×１画素の閾値を、前記画像のずれに応じて副走査方向の配置を入れ替えて２つの閾値処理部にそれぞれ出力する閾値調整部と、
前記閾値調整部から出力された２×１画素の閾値を用いて、前記画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部と、
を備える画像処理装置。
【請求項２】
前記アドレス補正部は、前記アドレス算出部により算出されたアドレスに補正値を加算して補正し、前記画像のずれが副走査方向の上側か下側かによって、さらにずれの回数によってアドレスに加算する補正値を切り替える請求項１に記載の画像処理装置。
【請求項３】
前記閾値調整部は、前記画像のずれの回数によって２×１画素の前記閾値の副走査方向の配置を入れ替える請求項１又は２に記載の画像処理装置。
【請求項１】
２×２画素単位でアドレスが付された閾値マトリクスを用いて、入力された画像データを２×２画素単位でスクリーン処理するスクリーン処理部と、
スクリーン処理された前記画像データを補正処理し、画像のずれを補正する補正処理部と、を備え、
前記スクリーン処理部は、
前記画像データの２×２画素が位置する閾値マトリクス上のアドレスを算出するアドレス算出部と、
前記画像のずれに応じて前記アドレス算出部により算出されたアドレスを補正し、画像のずれと一致するようにシフトされた閾値マトリクスのアドレスを出力するアドレス補正部と、
同一のアドレスが付された２×２画素の閾値を副走査方向に２分割して得られた２×１画素の閾値をそれぞれ記憶し、前記アドレス補正部から出力されたアドレスに対応する２×１画素の閾値を出力する２つのメモリーと、
２つの前記メモリーからそれぞれ出力された２×１画素の閾値を、前記画像のずれに応じて副走査方向の配置を入れ替えて２つの閾値処理部にそれぞれ出力する閾値調整部と、
前記閾値調整部から出力された２×１画素の閾値を用いて、前記画像データの２×２画素が副走査方向に２分割された２×１画素の画素値をそれぞれ閾値処理する２つの閾値処理部と、
を備える画像処理装置。
【請求項２】
前記アドレス補正部は、前記アドレス算出部により算出されたアドレスに補正値を加算して補正し、前記画像のずれが副走査方向の上側か下側かによって、さらにずれの回数によってアドレスに加算する補正値を切り替える請求項１に記載の画像処理装置。
【請求項３】
前記閾値調整部は、前記画像のずれの回数によって２×１画素の前記閾値の副走査方向の配置を入れ替える請求項１又は２に記載の画像処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−６２６３３（Ｐ２０１３−６２６３３Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９８９４４（Ｐ２０１１−１９８９４４）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（３０３０００３７２）コニカミノルタビジネステクノロジーズ株式会社 (12,802)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（３０３０００３７２）コニカミノルタビジネステクノロジーズ株式会社 (12,802)
【Ｆターム（参考）】
[ Back to top ]