発光装置及びその製造方法並びに電子機器
【課題】品質や信頼性の高い発光装置及びその製造方法、並びに、電子機器を提供する。
【解決手段】回路基板に適用される接続端子１０は、絶縁性の基板１１上に設けられた矩形状の平面形状を有する透明電極層１２と、当該透明電極層１２の縁辺部に沿って設けられた金属配線層１３と、を有している。すなわち、透明電極層１２は、高い透光性を有する導電層により形成されている。金属配線層１３は、透明電極層１２の全周に渡る縁辺部を被覆し、当該縁辺部に沿って枠状の平面形状を有するように設けられている。また、金属配線層１３は、上述した透明電極層１２に比較して高い導電性を有するとともに、高い遮光性を有する導電層により形成されている。
【解決手段】回路基板に適用される接続端子１０は、絶縁性の基板１１上に設けられた矩形状の平面形状を有する透明電極層１２と、当該透明電極層１２の縁辺部に沿って設けられた金属配線層１３と、を有している。すなわち、透明電極層１２は、高い透光性を有する導電層により形成されている。金属配線層１３は、透明電極層１２の全周に渡る縁辺部を被覆し、当該縁辺部に沿って枠状の平面形状を有するように設けられている。また、金属配線層１３は、上述した透明電極層１２に比較して高い導電性を有するとともに、高い遮光性を有する導電層により形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置及びその製造方法並びに電子機器に関し、特に、基板上に電気的な接続を行うための端子パッドを備えた発光装置及びその製造方法、並びに、該発光装置を実装した電子機器に関する。
【背景技術】
【０００２】
近年、薄型テレビジョンやパーソナルコンピュータのモニタとして、また、携帯電話や携帯音楽プレーヤの表示デバイスとして、薄型かつ軽量で、省電力の液晶表示装置や有機エレクトロルミネッセンス（以下、「有機ＥＬ」と略記する）表示装置等の普及が著しい。これらの表示装置においては、一般に表示特性に優れたアクティブマトリクス駆動方式が採用されている。
【０００３】
アクティブマトリクス駆動方式に対応した液晶表示パネルや有機ＥＬ表示パネルは、周知のように、絶縁性の基板上に複数の画素がマトリクス状に配列され、各画素に画像データ（例えば階調電圧）の書き込み動作を制御するためのスイッチング素子が設けられている。スイッチング素子としては、一般に、薄膜トランジスタ（ＴＦＴ）が適用されている。
【０００４】
また、このような表示パネルにおいては、各画素を駆動するための制御信号や動作電圧を供給するドライバチップや外部電源、その他の外部装置が接続される接続端子（端子パッド）が設けられている。例えば特許文献１には、金属材料からなる配線層と、当該配線層を被覆する透明電極膜と、からなる接続端子の構造が記載されている。このような接続端子の構造については、後述する実施形態において詳しく説明する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０７２０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、表示パネルに設けられた接続端子は、上述したドライバチップや外部装置等との接続に用いられるだけでなく、当該表示パネルの製造時において、電気的な機能検査を行うための検査装置（プローバー）の検査針を接触させる検査用接続端子としても用いられる。この検査装置を用いた機能検査においては、検査装置や顕微鏡のモニタに映し出された基板の画像に対して、視覚を頼りにして検査用接続端子に検査針を位置合わせ（アライメント）して接触させる作業を行っている。このとき、上述したように、金属材料からなる配線層と透明電極膜からなる接続端子は、不透明であるため、検査装置や顕微鏡のモニタには黒く表示されてしまい、検査用接続端子と検査針との位置関係や双方の接触状態を視認し難いという問題を有していた。そのため、検査用接続端子と検査針との位置ずれや接触不良が生じて適切な機能検査が行われなかった場合には、製品の品質や信頼性が低下する可能性があった。
【０００７】
そこで、本発明は、上述した問題点に鑑み、品質や信頼性の高い発光装置及びその製造方法、並びに、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、複数の画素が配列されたパネル基板を備えた発光装置において、前記パネル基板は、基板上に設けられ、所定の平面形状を有する第１の導電層と、第１の導電層上に設けられ、前記第１の導電層の一部が露出するような開口部が形成された第２の導電層と、を有する接続端子を備え、前記第１の導電層は、前記第２の導電層よりも高い光透過率を有することを特徴とする。
【０００９】
請求項２記載の発明は、請求項１に記載の発光装置において、前記第２の導電層は、前記第１の導電層と前記第１の導電層の縁辺部のみで重なっていることを特徴とする。
請求項３記載の発明は、請求項１又は２に記載の発光装置において、前記第１の導電層は、透明電極材料からなり、前記第２の導電層は、遮光性を有する金属材料からなることを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれか一項に記載の発光装置において、前記複数の画素は、各々、発光素子と、前記発光素子を所定の輝度階調で発光動作させる画素回路と、を備え、前記第１の導電層は、前記発光素子を構成する透明電極層と同層に設けられ、前記第２の導電層は、前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に設けられていることを特徴とする。
請求項５記載の発明は、請求項１乃至４のいずれか一項に記載の発光装置において、前記発光装置は前記複数の画素が配列された表示エリアに、少なくとも、前記表示エリアの行方向に配設された複数の選択ラインと、前記表示エリアの列方向に配設された複数のデータラインと、を備え、少なくとも、前記選択ラインに選択信号を印加して、前記選択ラインに接続された前記画素を選択状態に設定する選択駆動回路、及び、画像データに基づく階調信号を生成して、前記データラインを介して前記選択状態に設定された前記画素に供給するデータ駆動回路が、前記接続端子を介して前記パネル基板に電気的に接続されていることを特徴とする。
請求項６記載の発明は、請求項１乃至５のいずれか一項に記載の発光装置において、前記第２の導電層は２層以上の積層構造を備えることを特徴とする。
請求項７記載の発明に係る電子機器は、請求項１乃至６のいずれか一項に記載の発光装置が実装されてなることを特徴とする。
【００１０】
請求項８記載の発明は、発光素子と画素回路とを有する複数の画素が配列された発光パネルを備えた発光装置の製造方法において、前記発光素子を構成する透明電極層と同層に、所定の平面形状を有する第１の導電層を形成する工程と、前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に、前記第１の導電層の縁辺部のみで前記第１の導電層と重なっている第２の導電層を形成する工程と、少なくとも前記第２の導電層を被覆するとともに、前記第１の導電層が露出する開口部を有する保護絶縁膜を形成する工程と、を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、発光装置や電子機器の品質や信頼性を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る発光装置に適用される回路基板の一構成例を示す概略図である。
【図２】本発明に係る発光装置に適用される回路基板の他の構成例を示す概略図である。
【図３】比較対象となる回路基板の一例を示す概略図である。
【図４】本発明に係る表示装置の一例を示す概略構成図である。
【図５】本実施形態に係る表示装置の端子部を示す要部構成図である。
【図６】本実施形態に係る表示装置に適用される画素の回路構成例を示す等価回路図である。
【図７】本実施形態に係る表示装置に適用される画素の一例を示す平面レイアウト図である。
【図８】本実施形態に係る表示装置に適用されるパネル基板の要部断面図（その１）である。
【図９】本実施形態に係る表示装置に適用されるパネル基板の要部断面図（その２）である。
【図１０】本実施形態に係る表示装置の製造方法を示す工程断面図（その１）である。
【図１１】本実施形態に係る表示装置の製造方法を示す工程断面図（その２）である。
【図１２】本実施形態に係る表示装置の製造方法を示す工程断面図（その３）である。
【図１３】本実施形態に係る表示装置の製造方法を示す工程断面図（その４）である。
【図１４】本実施形態に係る表示装置の製造方法を示す工程断面図（その５）である。
【図１５】本実施形態に係る表示装置の製造方法を示す工程断面図（その６）である。
【図１６】本実施形態に係る表示装置の製造方法を示す工程断面図（その７）である。
【図１７】本発明に係る発光装置を適用したデジタルカメラの構成例を示す斜視図である。
【図１８】本発明に係る発光装置を適用した薄型テレビジョンの構成例を示す斜視図である。
【図１９】本発明に係る発光装置を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図である。
【図２０】本発明に係る発光装置を適用した携帯電話の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係る発光装置及びその製造方法並びに電子機器について、実施形態を示して詳しく説明する。ここでは、まず、本発明に係る発光装置に適用される回路基板について説明し、その後、当該回路基板を発光パネルに適用した場合の実施形態について説明する。
【００１４】
＜回路基板＞
図１は、本発明に係る発光装置に適用される回路基板の一構成例を示す概略図である。ここで、図１（ａ）は、本構成例に係る回路基板に適用される接続端子の概略平面図であり、図１（ｂ）は、図１（ａ）に示した平面図におけるＩＡ−ＩＡ線（本明細書においては図１中に示したローマ数字の「１」に対応する記号として便宜的に「Ｉ」を用いる）に沿った断面を示す概略断面図である。また、図２は、本発明に係る発光装置に適用される回路基板の他の構成例を示す概略図である。図２（ａ）は、本構成例に係る回路基板に適用される接続端子の概略平面図であり、図２（ｂ）は、図２（ａ）に示した平面図におけるIIＢ−IIＢ線（本明細書においては図２中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる）に沿った断面を示す概略断面図である。なお、図１（ａ）、図２（ａ）においては、接続端子の構成を明瞭にするために、最上層の保護絶縁膜の図示を便宜的に省略した。
【００１５】
図１（ａ）、（ｂ）に示すように、本発明に係る発光装置に適用可能な回路基板に設けられる接続端子１０は、ガラス基板等の絶縁性の基板１１上に設けられた矩形状の平面形状を有する透明電極層（第１の導電層）１２と、当該透明電極層１２の縁辺部に沿って縁取るように設けられた金属配線層（第２の導電層）１３と、保護絶縁膜（オーバーコート絶縁膜）２１と、を有している。
【００１６】
透明電極層１２は、図１（ｂ）に示すように、基板１１上に直接、又は、図示を省略した絶縁膜等を介して設けられている。透明電極層１２は、例えば錫ドープ酸化インジウム（Indium Tin Oxide；ＩＴＯ）や亜鉛ドープ酸化インジウム（Indium
Zinc Oxide）等の透明電極材料により形成されている。すなわち、透明電極層１２は、高い透光性を有する導電層により形成されている。ここで、透明電極層１２として錫ドープ酸化インジウム（ＩＴＯ）を適用する場合には、例えば５０ｎｍの膜厚で形成される。
【００１７】
金属配線層１３は、図１（ａ）、（ｂ）に示すように、少なくとも矩形状の透明電極層１２の全周に渡る縁辺部を被覆し、当該縁辺部に沿って枠状の平面形状を有するように設けられている。また、接続端子１０の枠状部分の金属配線層１３から外方（例えば、図１（ａ）上方）に延在するように、接続配線Ｌｘが金属配線層１３と一体的に設けられている。金属配線層１３（接続配線Ｌｘを含む）は、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）等の金属単体、又は、アルミニウム−チタン（ＡｌＴｉ）やアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）、モリブデン−ニオブ（ＭｏＮｂ）等の合金材料により形成されている。すなわち、金属配線層１３は、上述した透明電極層１２に比較して高い導電性（又は、低い配線抵抗）を有するとともに、高い遮光性を有する導電層により形成されている。ここで、金属配線層１３としてアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）を適用する場合には、例えば４００ｎｍの膜厚で形成され、また、モリブデン−ニオブ（ＭｏＮｂ）を適用する場合には、例えば１８０ｎｍの膜厚で形成される。
【００１８】
保護絶縁膜２１は、図１（ｂ）に示すように、少なくとも上記接続端子１０の金属配線層１３を被覆するように、基板１１上に形成されている。当該保護絶縁膜２１には、上記接続端子１０の透明電極層１２が露出するように開口部２１ｈが設けられている。保護絶縁膜２１は、例えばシリコン酸化膜やシリコン窒化膜からなり、例えばシリコン窒化膜を適用する場合には、４００ｎｍの膜厚で形成される。
【００１９】
また、本発明に係る発光装置に適用可能な回路基板に設けられる接続端子１０の他の構成例は、図２（ａ）、（ｂ）に示すように、図１に示した金属配線層１３が、複数の導電層を積層した構成を有している。具体的には、図２（ａ）、（ｂ）に示すように、少なくとも矩形状の透明電極層１２の全周に渡る縁辺部を被覆し、当該縁辺部に沿って枠状の平面形状を有するように、積層された２層の金属層１３ａ、１３ｂからなる金属配線層１３が設けられている。ここで、金属配線層１３（金属層１３ａ、１３ｂ）は、例えばアルミニウム−チタン（ＡｌＴｉ）やアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等のアルミニウム合金層と、クロム（Ｃｒ）等の遷移金属層からなる積層配線構造を適用することができる。また、金属配線層１３と一体的に形成される接続配線Ｌｘも、２層の金属層１３ａ、１３ｂを積層した構造を有している。
【００２０】
そして、図１、図２に示したような構造を有する接続端子１０において、検査装置（プローバー）のステージ上で、検査針と回路基板上に設けられた検査用の接続端子１０とのアライメントを行った後、例えば図１（ａ）、（ｂ）に示すように、検査針３１を接続端子１０のコンタクト部（保護絶縁膜２１の開口部２１ｈ内に露出する透明電極層１２部分）に接触させることにより、所定の機能検査が実行される。ここで、図１（ａ）、（ｂ）では、図示の都合上、検査針３１の接続端子１０への接触方向を便宜的に変更して示した。また、基板１１にドライバチップ（ＩＣチップ）を搭載したり、フィルム基板（ＦＰＣ）を介して外部装置に接続したりする場合には、例えばコンタクト部に塗布された異方導電性接着剤（ＡＣＦ）を介して、接続端子１０とドライバチップ又はフィルム基板が電気的に接続される。
【００２１】
なお、図１、図２に示したような構造を有する接続端子１０において、上記各構成例に係る回路基板を、例えば有機ＥＬ表示パネルや液晶表示パネルに適用する場合には、透明電極層１２は、画素電極と同時に形成することができ、また、金属配線層１３は、各画素を駆動するための薄膜トランジスタのソース、ドレイン電極と同時に形成することができる。詳しくは後述する。
【００２２】
（作用効果の検証）
次に、上述した各構成例に示した接続端子を有する回路基板における作用効果について、比較例を示して詳しく説明する。
【００２３】
図３は、上述した各構成例の比較対象となる回路基板の一例（以下、「比較例」と記す）を示す概略図である。ここで、図３（ａ）は、比較例の回路基板に適用される接続端子の概略平面図であり、図３（ｂ）は、図３（ａ）に示した平面図におけるIIIＣ−IIIＣ線（本明細書においては図３中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる）に沿った断面を示す概略断面図である。ここで、上述した各構成例と同等の構成については説明を簡略化する。
【００２４】
図３（ａ）、（ｂ）に示すように、比較例の回路基板に適用される接続端子５０は、絶縁性の基板５１上に設けられた矩形状の平面形状を有する金属配線層５２と、当該金属配線層５２上に被覆形成された透明電極層５３と、を有している。また、基板５１上には保護絶縁膜６１が被覆形成され、当該保護絶縁膜２１には、上記接続端子５０の透明電極層５３が露出するように開口部６１ｈが設けられている。なお、金属配線層５２には、接続端子５０の矩形状部分から外方（例えば、図３（ａ）上方）に延在するように、接続配線Ｌｐが一体的に設けられている。このような金属配線層上に透明電極層が積層された構造の接続端子は、例えば上述した特許文献１等にも記載されている。
【００２５】
ここで、比較例の接続端子５０において、保護絶縁膜６１の開口部６１ｈ内に露出するコンタクト部に金属配線層５２が設けられているのは、接触抵抗（コンタクト抵抗）を低減するためである。また、当該金属配線層５２上に透明電極層５３が被覆形成されているのは、金属配線層５２におけるピンホールの発生や酸化膜の形成（腐食）を防止するためである。
【００２６】
このような比較例の接続端子５０においては、保護絶縁膜６１の開口部６１ｈ内のコンタクト部に遮光性の高い導電層である金属配線層５２が設けられている。そのため、回路基板の機能検査において、検査装置の検査針と検査用の接続端子５０とのアライメントを行う際に、検査針が接触するコンタクト部が遮光されて、コンタクト部と検査針との位置関係を正確に把握することができないという問題を有している。また、比較例の接続端子５０においては、コンタクト部が不透明であるため、検査針がコンタクト部に接触しているかどうかを正確に判断することができないという問題も有している。
【００２７】
これに対して、上述した一構成例（図１参照）に示した接続端子１０によれば、検査針と接続端子１０とのアライメントを行う際に、検査針が接触するコンタクト部（保護絶縁膜２１の開口部２１ｈ内に露出する透明電極層１２部分）と、その周辺の金属配線層１３との透光性（すなわち、光透過率）が異なるので、両者のコントラスト比からアライメントを迅速かつ精度良く行うことができる。すなわち、コンタクト部が透明で（高い透光性を有し）、かつ、その周辺が不透明として（高い遮光性を有して）視認されるので、コンタクト部を識別しやすく、かつ、コンタクト部を透視して検査針の位置を正確に把握することができる。また、上述した一構成例に示した接続端子１０によれば、コンタクト部が透明であるので、検査針がコンタクト部に接触しているかどうかを正確に判断することができる。さらに、このような接続端子１０によれば、コンタクト部となる透明電極層１２の縁辺部に金属配線層１３が接続されているので、接触抵抗を低減することができる。
【００２８】
また、上述した他の構成例（図２参照）に示した接続端子１０によれば、図１に示した一構成例と同等の作用効果を得ることができるとともに、金属配線層１３が２層の金属層１３ａ、１３ｂにより形成されているので、配線抵抗を低減することができるとともに、マイグレーションを低減することができる。
【００２９】
＜発光装置＞
次に、上述した各構成例に示した接続端子を備えた回路基板を適用可能な発光装置について説明する。ここでは、発光装置として、本発明の回路基板を有機ＥＬ表示装置に適用した場合について説明する。なお、本発明はこの適用例に限定されるものではなく、液晶表示装置等、他の表示装置に適用するものであってもよい。
【００３０】
（表示装置）
図４は、本発明に係る表示装置の一例を示す概略構成図であり、図５は、図４に示された表示装置の端子部を示す要部構成図である。
【００３１】
図４に示すように、上述した各構成例に示した接続端子を備えた回路基板が適用される表示装置（発光装置）１００は、概略、パネル基板（回路基板）１１０上に、表示エリア（表示領域）１２０と、ドライバ機能を備えたＩＣチップ（以下、「ドライバチップ」と記す）１３０が設けられた構成を有している。また、表示装置１００は、例えばフィルム基板（フレキシブルプリント基板；ＦＰＣ）１４０を介して、外部に設けられたコントローラや電源装置（いずれも図示を省略）に接続されるように構成されている。
【００３２】
パネル基板１１０は、ガラス等の絶縁性の基板からなり、図４に示すように、表示エリア１２０に、有機ＥＬ素子を有する複数の画素ＰＩＸが２次元配列された画素アレイが設けられている。各画素ＰＩＸはドライバチップ１３０から供給される駆動信号及び画像データに基づいて、所定の輝度階調で発光動作し、これにより、表示エリア１２０に画像情報が表示される。なお、表示エリア１２０に配列される画素ＰＩＸの具体例については後述する。
【００３３】
また、パネル基板１１０には、図５に示すように、少なくとも、ドライバチップ１３０の搭載領域Ｒdrにチップ接続端子１０ａ、１０ｂが配列され、また、フィルム基板１４０の接続領域Ｒfpに外部接続端子１０ｃが配列されている。チップ接続端子１０ａは、パネル基板１１０に配設された引き出し配線Ｌｒを介して、表示エリア１２０の各画素ＰＩＸに接続されている。また、チップ接続端子１０ｂは、接続配線Ｌｑを介して、パネル基板１１０の端部に配列された外部接続端子１０ｃに接続されている。外部接続端子１０ｃは、フィルム基板１４０を介して、パネル基板１１０の外部に設けられたコントローラや電源装置に接続されている。ここで、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃは、上述した各構成例に示した接続端子１０と同等の構造が適用される。
【００３４】
ドライバチップ１３０は、パネル基板１１０の搭載領域Ｒdrに設けられたチップ接続端子１０ａ、１０ｂに対して、ドライバチップ１３０の底面（パネル基板１１０に対向する面）に配列された端子部１３０Ｐが１対１で対応するように位置合わせして接続される。ここで、パネル基板１１０へのドライバチップ１３０の搭載の際には、チップ接続端子１０ａ、１０ｂとドライバチップ１３０の端子部１３０Ｐとが、例えば異方導電性接着剤（Anisotropic Conductive Paste or Film；ＡＣＰあるいはＡＣＦ）を介して電気的に接続される。
【００３５】
また、ドライバチップ１３０は、パネル基板１１０の外部に設けられたコントローラから供給される制御信号に基づいて、表示エリア１２０の各画素ＰＩＸに供給する駆動信号及び画像データを生成する。ドライバチップ１３０は、例えば、画素ＰＩＸを選択状態に設定するための選択ドライバ部（選択駆動回路）と、選択状態に設定された画素ＰＩＸに画像データに応じた階調信号を供給するデータドライバ部（データ駆動回路）と、各画素ＰＩＸを発光駆動するための電源電圧を供給する電源ドライバ部と、を備えている。
【００３６】
（画素）
次に、上述した表示装置１００の表示エリア１２０に配列される画素について、図面を参照して説明する。
図６は、本実施形態に係る表示装置に適用される画素の回路構成例を示す等価回路図である。
【００３７】
上述したパネル基板１１０の表示エリア１２０に配列される各画素ＰＩＸは、例えば図６（ａ）、（ｂ）に示すように、発光駆動回路（画素回路）ＤＣと、電流駆動型の発光素子である有機ＥＬ素子ＯＥＬと、を備えている。発光駆動回路ＤＣは、１乃至複数のトランジスタ（機能素子）及びキャパシタを備えた回路構成を有している。また、発光駆動回路ＤＣは、画像データに応じた電流値の発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する。有機ＥＬ素子ＯＥＬは、発光駆動回路ＤＣから供給される発光駆動電流に基づいて、画像データに応じた輝度階調で発光する。
【００３８】
発光駆動回路ＤＣの一例は、例えば図６（ａ）に示すように、トランジスタＴｒ１１、Ｔｒ１２と、キャパシタＣｓと、を備えている。トランジスタＴｒ１１は、ゲート端子が選択ラインＬｓに接続され、ドレイン端子がデータラインＬｄに接続され、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。ここで、電源ラインＬａは、所定の高電位電源（電源電圧Ｖsa）に接続されている。
【００３９】
また、有機ＥＬ素子ＯＥＬは、アノード（後述するアノード電極となる画素電極）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（後述するカソード電極となる対向電極）が所定の低電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続されている。
【００４０】
ここで、図６（ａ）に示したトランジスタＴｒ１１及びＴｒ１２は、例えばｎチャネル型のアモルファスシリコン薄膜トランジスタやポリシリコン薄膜トランジスタを適用することができる。また、キャパシタＣｓは、トランジスタＴｒ１２のゲート・ソース間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間に別個の容量素子を並列に接続したものであってもよい。
【００４１】
そして、図６（ａ）に示したような回路構成を有する画素ＰＩＸにおける駆動制御動作は、まず、所定の選択期間に、図４に示したドライバチップ１３０に設けられた選択ドライバ部から引き出し配線Ｌｒを介して選択ラインＬｓに対して、選択レベル（ハイレベル）の選択電圧Ｖselが印加される。これにより、トランジスタＴｒ１１がオン動作して、画素ＰＩＸが選択状態に設定される。そして、このタイミングに同期して、ドライバチップ１３０に設けられたデータドライバ部から引き出し配線Ｌｒを介してデータラインＬｄに、画像データに応じた階調電圧Ｖdataが印加される。これにより、トランジスタＴｒ１１を介して接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に階調電圧Ｖdataに応じた電位が印加される。
【００４２】
ここで、トランジスタＴｒ１２のドレイン・ソース間電流（すなわち、有機ＥＬ素子ＯＥＬに流れる発光駆動電流）の電流値は、ドレイン・ソース間及びゲート・ソース間の電位差によって決定される。すなわち、図６（ａ）に示した発光駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン・ソース間に流れる電流の電流値は、階調電圧Ｖdataによって制御される。
【００４３】
したがって、トランジスタＴｒ１２が接点Ｎ１１の電位（すなわち、階調電圧Ｖdata）に応じた導通状態でオン動作して、高電位側の電源電圧Ｖsaが印加された電源ラインＬａからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して、低電位側の基準電圧Ｖsc（接地電位Ｖgnd）に所定の電流値を有する発光駆動電流が流れる。これにより、有機ＥＬ素子ＯＥＬが階調電圧Ｖdata（すなわち画像データ）に応じた輝度階調で発光する。また、このとき、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて、トランジスタＴｒ１２のゲート・ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００４４】
次いで、上記選択期間終了後の非選択期間においては、ドライバチップ１３０の選択ドライバ部から選択ラインＬｓに非選択レベル（ローレベル）の選択電圧Ｖselが印加される。これにより、トランジスタＴｒ１１がオフ動作して画素ＰＩＸが非選択状態に設定される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート・ソース間の電位差が保持され、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）に階調電圧Ｖdataに相当する電圧が印加される。
【００４５】
したがって、上記選択状態と同様に、電源ラインＬａからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに発光動作状態と同程度の電流値の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の画像データに応じた階調電圧Ｖdataが書き込まれるまで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示エリア１２０に２次元配列された全ての画素ＰＩＸについて、各行ごとに順次実行することにより、表示エリア１２０に所望の画像情報が表示される。
【００４６】
また、発光駆動回路ＤＣの他の例は、例えば図６（ｂ）に示すように、トランジスタＴｒ２１、Ｔｒ２２と、トランジスタＴｒ２３と、キャパシタＣｓと、を備えている。トランジスタＴｒ２１は、ゲート端子が選択ラインＬｓに接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ２１に接続されている。トランジスタＴｒ２２は、ゲート端子が選択ラインＬｓに接続され、ソース端子がデータラインＬｄに接続され、ドレイン端子が接点Ｎ２２に接続されている。トランジスタＴｒ２３は、ゲート端子が接点Ｎ２１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ２２に接続されている。キャパシタＣｓは、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）及びソース端子（接点Ｎ２２）間に接続されている。
【００４７】
また、有機ＥＬ素子ＯＥＬは、図６（ａ）に示した画素ＰＩＸと同様に、アノード（アノード電極となる画素電極）が上記発光駆動回路ＤＣの接点Ｎ２２に接続され、カソード（カソード電極となる対向電極）が所定の低電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続されている。
【００４８】
そして、このような回路構成を有する画素ＰＩＸにおける駆動制御動作は、まず、画素ＰＩＸへの書込動作（選択期間）において、ドライバチップ１３０の選択ドライバ部から選択ラインＬｓに選択レベル（ハイレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸが選択状態に設定される。このとき、ドライバチップ１３０に設けられた電源ドライバ部から引き出し配線Ｌｒを介して電源ラインＬａに非発光レベル（基準電圧Ｖsc以下の電圧レベル；例えば負電圧）の電源電圧Ｖsaが印加されている。そして、この状態で、ドライバチップ１３０のデータドライバ部からデータラインＬｄに画像データに応じた負の電圧値に設定された階調電圧Ｖdataが供給される。これにより、トランジスタＴｒ２１〜Ｔｒ２３がオン動作して、トランジスタＴｒ２３のゲート・ソース間に生じた電位差に応じた書込電流が、電源ラインＬａからトランジスタＴｒ２３、接点Ｎ２２、トランジスタＴｒ２２を介してデータラインＬｄ方向に流れる。
【００４９】
このとき、キャパシタＣｓには、接点Ｎ２１及びＮ２２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源ラインＬａには、基準電圧Ｖsc以下の、非発光レベルの電源電圧Ｖsaが印加され、さらに、書込電流が画素ＰＩＸからデータラインＬｄ方向に流れるように設定されている。これにより、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ２２）に印加される電位は、カソードの電位（基準電圧Ｖsc）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず、有機ＥＬ素子ＯＥＬは発光しない（非発光動作）。そして、このような書込動作を、表示エリア１２０に２次元配列された全ての画素ＰＩＸについて、各行ごとに順次実行する。
【００５０】
次いで、書込動作終了後の発光動作（非選択期間）において、ドライバチップ１３０の選択ドライバ部から選択ラインＬｓに非選択レベル（ローレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸを非選択状態に設定する。これにより、トランジスタＴｒ１１及びＴｒ１２がオフ動作する。このとき、キャパシタＣｓには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタＴｒ２３はオン状態を維持する。そして、ドライバチップ１３０の電源ドライバ部から電源ラインＬａに発光レベル（基準電圧Ｖscよりも高い電圧レベル）の電源電圧Ｖsaが印加されることにより、電源ラインＬａからトランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れる。
【００５１】
このとき、キャパシタＣｓにより保持される電圧成分は、トランジスタＴｒ２３において階調電圧Ｖdataに対応する書込電流を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、当該書込電流と略同等の電流値となる。これにより、各画素ＰＩＸの有機ＥＬ素子ＯＥＬは、書込動作時に書き込まれた画像データ（階調電圧Ｖdata）に応じた輝度階調で発光するので、表示エリア１２０に所望の画像情報が表示される。
【００５２】
なお、図６（ａ）、（ｂ）に示した画素回路（発光駆動回路ＤＣ）は、画像データに応じた電圧値の階調電圧Ｖdataを印加することにより、各画素ＰＩＸの発光素子に画像データに応じた発光駆動電流を流して、所望の輝度階調で発光動作（表示動作）させる電圧指定型の階調制御方式に対応した回路構成を備えた場合について説明した。本発明に適用可能な画素回路は、これに限定されるものではなく、例えば、画像データに応じた電流値の階調電流を供給することにより、各画素に設けられた発光素子に画像データに応じた発光駆動電流を流して、所望の輝度階調で発光動作させる電流指定型の階調制御方式に対応した回路構成を備えたものであってもよい。
【００５３】
（画素のデバイス構造）
次いで、上述したような回路構成を有する画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。なお、ここでは、図６（ａ）に示した発光駆動回路ＤＣを備えた画素ＰＩＸのデバイス構造について説明するが、図６（ｂ）に示した発光駆動回路ＤＣを備えた画素ＰＩＸの場合も略同等のデバイス構造を適用することができる。また、ここでは、有機ＥＬ素子ＯＥＬの有機ＥＬ層において発光した光が、透明な基板を透過して視野側（基板の他面側）に出射されるボトムエミッション型の発光構造を有する有機ＥＬ表示パネルについて示す。
【００５４】
図７は、本実施形態に係る表示装置に適用される画素の一例を示す平面レイアウト図である。なお、図７においては、図６（ａ）に示した発光駆動回路ＤＣの各トランジスタ及び配線等が形成された層を主に示し、各トランジスタの電極及び各配線層を明瞭にするために、便宜的にハッチングを施して示した。ここで、同じハッチングを施した電極及び配線層は同層に設けられている。
【００５５】
また、図８、図９は、本実施形態に係る表示装置に適用されるパネル基板の要部断面図である。ここで、図８（ａ）、（ｂ）、図９（ａ）は、各々、図７に示す平面レイアウトを有する画素におけるVIIIＤ−VIIIＤ線（本明細書においては図７中に示したローマ数字の「８」に対応する記号として便宜的に「VIII」を用いる。以下同じ）、VIIIＥ−VIIIＥ線、及び、IXＦ−IXＦ線（本明細書においては図７中に示したローマ数字の「９」に対応する記号として便宜的に「IX」を用いる。以下同じ）に沿った断面を示す概略断面図である。また、図９（ｂ）は、図５に示した要部構成図におけるIXＧ−IXＧ線に沿った断面を示す概略断面図である。
【００５６】
図７に示した画素ＰＩＸは、具体的には、図８（ａ）、（ｂ）に示すように、ガラス等の絶縁性の基板１１１の一面側（図面上面側）に設定された画素形成領域Ｒpxごとに設けられている。この画素形成領域Ｒpxには、有機ＥＬ素子ＯＥＬの形成領域（ＥＬ素子形成領域）Ｒelと、隣接する画素ＰＩＸとの間の境界領域と、が設定されている。
【００５７】
図７に示した画素ＰＩＸにおいて、画素形成領域Ｒpxの図面上方及び下方の縁辺領域には、各々、行方向（図面左右方向）に延在するように選択ラインＬｓ及び電源ラインＬａが配設されている。一方、画素形成領域Ｒpxの図面右方の縁辺領域には、列方向（図面上下方向）に延在するようにデータラインＬｄが配設されている。すなわち、上記選択ラインＬｓ及び電源ラインＬａと、データラインＬｄは直交するように配設されている。
【００５８】
また、図７に示した画素ＰＩＸにおいては、画素形成領域Ｒpxの左右の縁辺領域に、列方向（図面上下方向）に延在するように隔壁層１１４が設けられている。すなわち、図４に示した表示エリア１２０において、行方向（図面左右方向）に隣接して配列される各画素ＰＩＸ間の境界領域に、図７、図８（ａ）、図９（ａ）に示すように、基板１１１表面から連続的に突出する隔壁層１１４が設けられている。一方、画素形成領域Ｒpxの上下の縁辺領域には、列方向（図面上下方向）に隣接して配列される各画素ＰＩＸ間の境界領域に、図７、図８（ｂ）に示すように、選択ラインＬｓ及び電源ラインＬａを被覆するように絶縁膜１１３が設けられている。そして、この隔壁層１１４及び絶縁膜１１３に囲まれ、かつ、画素電極１１５が露出した領域がＥＬ素子形成領域Ｒelとして画定されている。なお、図７に示した画素ＰＩＸの平面レイアウトにおいては、隔壁層１１４が、表示エリア１２０の列方向にのみ延在して設けられた構成について説明したが、本発明はこれに限定されるものではない。本発明は、例えば、行方向及び列方向に隣接して配列される各画素ＰＩＸ間の境界領域に設けられ（すなわち、各画素ＰＩＸの画素電極１１５の四方を取り囲むように設けられ）、画素電極１１５のみが露出するように構成されたものであってもよい。
【００５９】
データラインＬｄは、例えば図７、図８、図９（ａ）に示すように、選択ラインＬｓ及び電源ラインＬａよりも下層側（基板１１側）に設けられている。データラインＬｄは、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同じ工程で一括して形成される。また、データラインＬｄは、ゲート絶縁膜１１２に設けられたコンタクトホールＨＬ２を介して、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに直接接続されている。
【００６０】
また、選択ラインＬｓ及び電源ラインＬａは、例えば図７、図８（ｂ）に示すように、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同層に設けられている。選択ラインＬｓ及び電源ラインＬａは、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同じ工程で一括して形成される。そして、選択ラインＬｓは、図７に示すように、下層のゲート絶縁膜１１２に設けられたコンタクトホールＨＬ１を介して、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに直接接続されている。
【００６１】
また、図７に示した画素ＰＩＸにおいては、発光駆動回路ＤＣに設けられるトランジスタＴｒ１１、Ｔｒ１２が、例えば、データラインＬｄに沿って列方向（図面上下方向）に延在するように配置されている。具体的には、トランジスタＴｒ１１、Ｔｒ１２のチャネルの幅方向が、データラインＬｄに平行に延在するように設定されている。
【００６２】
トランジスタＴｒ１１は、図７、図８（ａ）に示すように、基板１１１上に形成されたゲート電極Ｔｒ１１ｇに対応する領域に半導体層ＳＭＣが設けられている。また、半導体層ＳＭＣに形成されるチャネル領域を挟んで対向するようにソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄが設けられている。ゲート電極Ｔｒ１１ｇと半導体層ＳＭＣの間には、ゲート絶縁膜１１２が設けられている。なお、ソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄと半導体層ＳＭＣとの間には不純物層ＯＨＭが設けられ、これにより、半導体層ＳＭＣとソース電極Ｔｒ１１ｓ又はドレイン電極Ｔｒ１１ｄがオーミック接続している。
【００６３】
そして、図６（ａ）に示した発光駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、ゲート電極Ｔｒ１１ｇがゲート絶縁膜１１２に設けられたコンタクトホールＨＬ１を介して選択ラインＬｓに直接接続されている。また、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、図８（ａ）に示すように、ゲート絶縁膜１１２に設けられたコンタクトホールＨＬ２を介してデータラインＬｄに直接接続されている。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、図８（ａ）に示すように、ゲート絶縁膜１１２に設けられたコンタクトホールＨＬ３を介して、後述するキャパシタＣｓの下部電極Ｅcaに直接接続されている。ここで、下部電極Ｅcaは、図７に示すように、トランジスタＴｒ１２のゲート電極Ｔｒ１２ｇにも直接接続されている。これにより、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、下部電極Ｅcaを介して、トランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに電気的に接続される。ここで、コンタクトホールＨＬ１は、図６（ａ）に示した発光駆動回路ＤＣの接点Ｎ１１に対応する。
【００６４】
また、トランジスタＴｒ１２は、図７、図９（ａ）に示すように、基板１１１上に形成されたゲート電極Ｔｒ１２ｇに対応する領域に半導体層ＳＭＣが設けられている。また、半導体層ＳＭＣに形成されるチャネル領域を挟んで対向するようにソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄが設けられている。ゲート電極Ｔｒ１２ｇと半導体層ＳＭＣの間には、ゲート絶縁膜１１２が設けられている。なお、ソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄと半導体層ＳＭＣとの間には不純物層ＯＨＭが設けられ、これにより、半導体層ＳＭＣとソース電極Ｔｒ１２ｓ又はドレイン電極Ｔｒ１２ｄがオーミック接続している。
【００６５】
そして、図６（ａ）に示した発光駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１２は、ゲート電極Ｔｒ１２ｇがキャパシタＣｓの下部電極Ｅcaに直接接続されている。また、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄは、図７に示すように、電源ラインＬａと一体的に形成されている。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、図７、図９（ａ）に示すように、キャパシタＣｓの上部電極Ｅcbを兼ねる画素電極１１５に直接接続されている。
【００６６】
キャパシタＣｓは、図７、図８、図９（ａ）に示すように、透明電極材料からなる下部電極Ｅcaと、該下部電極Ｅcaに対向する透明電極材料からなる上部電極Ｅcbと、下部電極Ｅca及び上部電極Ｅcb間に介在するゲート絶縁膜１１２と、を有している。ここで、ゲート絶縁膜１１２は、キャパシタＣｓの誘電体層として兼用されている。また、上部電極Ｅcbは、後述する有機ＥＬ素子ＯＥＬの画素電極１１５が兼用されている。すなわち、キャパシタＣｓは、有機ＥＬ素子ＯＥＬの下層側（基板１１１側）に、当該有機ＥＬ素子ＯＥＬと一体的に設けられている。
【００６７】
有機ＥＬ素子ＯＥＬは、図７、図８、図９（ａ）に示すように、上記キャパシタＣｓの上部電極Ｅcbを兼ねる画素電極（アノード電極）１１５と、有機ＥＬ層（発光機能層）１６と、対向電極（カソード電極）１１７と、を順次積層した素子構造を有している。ここで、本実施形態においては、有機ＥＬ素子ＯＥＬは、ボトムエミッション型の発光構造を有しているので、画素電極１１５は、錫ドープ酸化インジウム（ＩＴＯ）等の透光性（光透過率）の高い透明な電極材料により形成されている。一方、対向電極１１７は、アルミニウム単体やアルミニウム合金等の光反射率の高い電極材料を含んで形成されている。
【００６８】
画素電極１１５は、図９（ａ）に示すように、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに直接接続されている。そして、画素電極１１５には、上記発光駆動回路ＤＣから所定の発光駆動電流が供給される。有機ＥＬ層１１６は、図８、図９（ａ）に示すように、基板１１１上に連続的に突出して形成された隔壁層１１４の側壁１１４ｅ及び絶縁膜１１３により画定されたＥＬ素子形成領域Ｒelに露出する画素電極１１５上に形成される。有機ＥＬ層１１６は、例えば正孔注入層（又は、正孔注入層を含む正孔輸送層）１１６ａ及び電子輸送性発光層１１６ｂから形成される。
【００６９】
対向電極１１７は、基板１１１上に２次元配列された各画素ＰＩＸの画素電極１５に対して、共通に対向するように設けられている。対向電極１１７は、例えば図４に示した表示エリア１２０の略全域に、単一の電極層（べた電極）により形成されている。また、対向電極１１７は、図８、図９（ａ）に示すように、各画素ＰＩＸのＥＬ素子形成領域Ｒelだけでなく、当該ＥＬ素子形成領域Ｒelを画定する隔壁層１１４や絶縁膜１１３上にも延在するように設けられている。さらに、対向電極１１７は、表示エリア１２０外の基板１１１上にまで一部が延在するように設けられ、図示を省略したコンタクト部や引き出し配線を介して、ドライバチップ１３０や外部接続端子１０ｃに電気的に接続されている。
【００７０】
隔壁層１１４は、図７、図８（ａ）、図９（ａ）に示すように、少なくとも、表示エリア１２０に２次元配列される複数の画素ＰＩＸ相互の境界領域に、基板１１１表面から連続的に突出するように設けられている。ここで、隔壁層１１４は、例えばドライエッチング法を用いてパターニングが可能な絶縁材料、例えば感光性の絶縁材料であるポリイミド系の樹脂材料により形成される。
【００７１】
そして、上述した発光駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ絶縁膜１１３及び隔壁層１１４が形成された基板１１１の一面側には、封止層としての保護絶縁膜１１８が形成されている。ここで、図９（ｂ）に示すように、保護絶縁膜１１８には、少なくとも、パネル基板１１０（基板１１１）のドライバチップ１３０の搭載領域Ｒdrに配列されるチップ接続端子１０ａ、１０ｂ、及び、フィルム基板１４０の接続領域Ｒfpに配列される外部接続端子１０ｃが露出するように開口部１１８ｈが設けられている。なお、パネル基板１１０の表示エリア１２０は、上記保護絶縁膜１１８に加えて、又は、保護絶縁膜１１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を貼り合わせた封止構造が適用されるものであってもよい。
【００７２】
また、本実施形態においては、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃは、いずれも上述した各構成例に示した接続端子１０と同等の構造を有している（図１参照）。例えばチップ接続端子１０ａについて説明すると、図９（ｂ）に示すように、コンタクト部となる矩形状の平面形状を有する透明電極層（第１の導電層）１１５ｐと、その縁辺部に沿って枠状に設けられた金属配線層（第２の導電層）ＳＤＰとからなる構成を有している。ここで、透明電極層１１５Ｐは、上述した構成例に示した透明電極層１２に対応し、金属配線層ＳＤＰは、上述した構成例に示した金属配線層１３に対応する。透明電極層１１５Ｐは、例えば、後述する有機ＥＬ素子ＯＥＬの画素電極１１５を形成するための錫ドープ酸化インジウム（ＩＴＯ）等の透明電極膜をパターニングすることにより、画素電極１１５と同じ工程で一括して形成される。また、金属配線層ＳＤＰは、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同じ工程で一括して形成される。
【００７３】
なお、図９（ｂ）においては、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃが、基板１１１上に直接設けられた構成を示したが、本発明はこれに限定されるものではなく、例えばゲート絶縁膜１１２上に設けられているものであってもよい。また、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃは、透明電極層１１５Ｐが画素電極１１５を形成するための錫ドープ酸化インジウム（ＩＴＯ）等の透明電極膜からなり、金属配線層ＳＤＰがソース、ドレインメタル層からなる場合について説明したが、本発明はこれに限定されるものではない。例えば、透明電極層１１５ＰがキャパシタＣｓの下部電極Ｅcaを形成するための錫ドープ酸化インジウム（ＩＴＯ）等の透明電極膜からなり、金属配線層ＳＤＰがトランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層からなるものであってもよい。
【００７４】
以上説明したようなデバイス構造を有する表示パネルにおいて、画像データ（階調電圧Ｖdata）に応じた所定の電流値の発光駆動電流がトランジスタＴｒ１２のドレイン・ソース間に流れて画素電極１１５に供給されることにより、有機ＥＬ素子ＯＥＬが当該画像データに応じた所定の輝度階調で発光動作する。
【００７５】
このとき、有機ＥＬ素子ＯＥＬの画素電極１１５が高い光透過率を有し、対向電極１１７が高い光反射率を有することにより、各画素ＰＩＸの有機ＥＬ層１１６において発光した光は、画素電極１１５を直接透過して、あるいは、対向電極１１７で反射した後、基板１１１を透過して、視野側である基板１１の他面側（図８、図９の図面下方側）に出射される。
【００７６】
＜発光装置の製造方法＞
次に、本実施形態に係る表示パネルを備えた表示装置の製造方法について説明する。
図１０〜図１６は、本実施形態に係る表示装置の製造方法を示す工程断面図である。ここでは、図示の都合上、図８、図９に示したパネル基板１１０の各部の断面のうち、一部を抜き出して、便宜的に隣接するように配置して示した。図中、（VIIIＤ−VIIIＤ断面）、（IXＦ−IXＦ断面）、（IXＧ−IXＧ断面）は、各々図８、図９に示した各断面構造における工程断面を示す。
【００７７】
上述した表示装置１００の製造方法は、まず、図１０（ａ）〜図１２（ｂ）に示すように、ガラス基板等の基板１１１の一面側（図面上面側）に、上述した発光駆動回路ＤＣ（図６（ａ）、図７参照）を構成するトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、選択ラインＬｓ、電源ラインＬａ、データラインＬｄが形成される。
【００７８】
具体的には、まず、図７、図１０（ａ）に示すように、透明な基板１１１の一面側に設定された各画素ＰＩＸのＥＬ素子形成領域Ｒelに対応する領域ごとに、キャパシタＣｓの下部電極Ｅcaが形成される。ここで、下部電極Ｅcaは、基板１１１上に錫ドープ酸化インジウム（ＩＴＯ）等の透明な電極材料からなる透明電極膜を成膜後、フォトリソグラフィ法を用いてパターニングすることにより形成される。
【００７９】
次いで、図７、図１０（ｂ）に示すように、基板１１１上に成膜されたゲートメタル層を、フォトリソグラフィ法を用いてパターニングすることにより、表示エリア１２０の各画素ＰＩＸの画素形成領域Ｒpx内に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄが同時に形成される。なお、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄを形成するためのゲートメタル層は、例えばアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）合金、もしくは、モリブデン−ニオブ（ＭｏＮｂ）合金をターゲットとして用いたスパッタリング法等により形成される。
【００８０】
次いで、図１０（ｃ）に示すように、基板１１１上に窒化シリコン等からなるゲート絶縁膜１１２、真性アモルファスシリコン等からなる半導体膜ＳＭＣｘ、窒化シリコン等からなる絶縁膜を連続的に成膜する。その後、最上層の窒化シリコン等の絶縁膜を、フォトリソグラフィ法を用いてパターニングすることにより、図１０（ｃ）に示すように、半導体膜ＳＭＣｘ上であって、ゲート電極Ｔｒ１１ｇ及びＴｒ１２ｇに対応する各領域に、チャネル保護層ＢＬを形成する。
【００８１】
次いで、図１１（ａ）に示すように、基板１１１上にｎ型アモルファスシリコン等からなる不純物層ＯＨＭｘを成膜する。その後、図１１（ｂ）に示すように、フォトリソグラフィ法を用いて、不純物層ＯＨＭｘ及び半導体膜ＳＭＣｘを一括してパターニングすることにより、後述するトランジスタＴｒ１１及びＴｒ１２の形成領域（デバイスエリア）を画定する。
【００８２】
次いで、図７、図１１（ｃ）に示すように、トランジスタＴｒ１１のソース、ドレインとなる領域の不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１１２を一括してパターニングすることにより、ゲート絶縁膜１１２の下層の下部電極Ｅca及びデータラインＬｄの所定の位置の上面が露出するコンタクトホールＨＬ３及びＨＬ２を形成する。また、このとき、少なくともパネル基板１１０のドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpを含む、表示エリア１２０以外の所定の領域の不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１１２を一括してパターニングすることにより、基板１１１を露出させる。
【００８３】
次いで、図７、図１２（ａ）に示すように、基板１１１上に錫ドープ酸化インジウム（ＩＴＯ）等からなる透明電極膜を例えば５０ｎｍの膜厚で成膜後、フォトリソグラフィ法を用いてパターニングすることにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelの絶縁膜１１２上に、例えば矩形状の平面形状を有する画素電極１１５を形成する。これにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelにおいて、ゲート絶縁膜１１２を介して、下部電極Ｅcaと画素電極１１５とが対向して配置されたキャパシタＣｓが形成される。すなわち、画素電極１１５は、有機ＥＬ素子ＯＥＬのアノード電極であるとともに、下部電極Ｅcaに対向する上部電極Ｅcbとして兼用され、また、ゲート絶縁膜１１２は、誘電体層として兼用される。また、このとき、ドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの基板１１１上に、例えば矩形状の平面形状を有する透明電極層１１５Ｐを同時に形成する。
【００８４】
次いで、基板１１１上にソース、ドレインメタル層を成膜後、フォトリソグラフィ法を用いて、当該ソース、ドレインメタル層をパターニングする。これにより、図１２（ｂ）に示すように、少なくともトランジスタＴｒ１１、Ｔｒ１２の各半導体層ＳＭＣの両端部上に、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが形成される。ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄは、チャネル保護層ＢＬを挟んで対向するとともに、オーミック接続のための不純物層ＯＨＭを介して、各半導体層ＳＭＣ上に形成される。これにより、基板１１１上に、トランジスタＴｒ１１、Ｔｒ１２が形成される。ここで、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、上述したコンタクトホールＨＬ３を介して下部電極Ｅcaに直接接続され、ドレイン電極Ｔｒ１１ｄは、コンタクトホールＨＬ２を介して、データラインＬｄに直接接続される。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、その一部が画素電極１１５上に延在して直接接続される。
【００８５】
また、このソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する工程においては、選択ラインＬｓ、及び、電源ラインＬａも同時に形成される。ここで、選択ラインＬｓは、図７に示したように、上述したコンタクトホールＨＬ１を介してトランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに直接接続される。また、電源ラインＬａは、図７に示したように、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄと一体的に形成される。なお、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、選択ラインＬｓ、電源ラインＬａを形成するためのソース、ドレインメタル層は、ゲートメタル層と同様に、例えばアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）合金、もしくは、モリブデン−ニオブ（ＭｏＮｂ）合金をターゲットとして用いたスパッタリング法等により形成される。ソース、ドレインメタル層として、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）合金を用いる場合には、例えば４００ｎｍの膜厚で形成し、また、モリブデン−ニオブ（ＭｏＮｂ）合金を用いる場合には、例えば１８０ｎｍの膜厚で形成する。また、このとき、パネル基板１１０のドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの基板１１１上に形成された透明電極層１１５Ｐの縁辺部に沿って、例えば枠状の平面形状を有し、かつ、当該透明電極層１１５Ｐに電気的に接続する金属配線層ＳＤＰも同時に形成される。また、図５に示したように、金属配線層ＳＤＰと一体的に形成される引き出し配線Ｌｒや接続配線Ｌｑも同時に形成される。
【００８６】
次いで、基板１１１上に、窒化シリコン等からなる絶縁膜１１３を形成する。その後、当該絶縁膜１１３をパターニングして、図１３（ａ）に示すように、上記画素電極１１５が露出する開口部を形成する。このとき、ドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの絶縁膜１１３を同時に除去し、少なくとも透明電極層１１５Ｐを露出させる。
【００８７】
次いで、基板１１１上に、例えばポリイミド系やアクリル系等の感光性の有機樹脂材料を塗布して樹脂層を形成した後、当該樹脂層をパターニングすることにより、図１３（ｂ）に示すように、少なくとも表示エリア１２０に隔壁層１１４を形成する。ここで、隔壁層１１４は、基板１１１の一面側に連続的に突出するとともに、各画素ＰＩＸの画素電極１１５が露出する開口部を有している。これにより、各画素形成領域Ｒpxにおいて、隔壁層１１４に形成された開口部、すなわち図７、図８に示したように、隔壁層１１４の側壁１１４ｅ及び絶縁膜１１３により囲まれ、画素電極１１５が露出する領域が各画素ＰＩＸのＥＬ素子形成領域Ｒelとして画定される。
【００８８】
次いで、基板１１１を純水で洗浄した後、例えば酸素プラズマ処理又はＵＶオゾン処理等を施すことにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１１５の表面を、後述する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する処理を施す。このように、隔壁層１１４及び絶縁膜１１３により有機化合物含有液を塗布する領域（ＥＬ素子形成領域Ｒel）を画定し、加えて、各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素電極１１５表面を親液化することにより、後述するように、有機化合物含有液をノズルプリンティング法やインクジェット法を用いて塗布し、有機ＥＬ層１１６の発光層（電子輸送性発光層１１６ｂ）を形成する場合であっても、隣接して配置される異なる色の画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを抑制することができる。したがって、カラー表示に対応したパネル基板１１０を製造する場合であっても、隣接画素相互の混色を防止して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料の塗り分けを良好に行うことができる。
【００８９】
次いで、図１４に示すように、表示エリア１２０の各画素ＰＩＸのＥＬ素子形成領域Ｒelに露出する画素電極１１５上に、例えば正孔輸送層（担体輸送層）１１６ａ及び電子輸送性発光層（担体輸送層）１１６ｂが積層形成された有機ＥＬ層（発光機能層）１１６を形成する。
【００９０】
まず、各画素ＰＩＸのＥＬ素子形成領域Ｒelに対して、連続した溶液（液流）を吐出するノズルプリンティング（又はノズルコート）法、又は、互いに分離した不連続の複数の液滴を所定位置に吐出するインクジェット法等を用いて、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて画素電極１１５上に正孔輸送層１１６ａを形成する。
【００９１】
具体的には、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、ＥＬ素子形成領域Ｒelに塗布する。その後、基板１１１が載置されているステージを１００℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１１５上にのみ有機高分子系の正孔輸送材料を定着させて、正孔輸送層１１６ａを形成する。
【００９２】
次いで、各ＥＬ素子形成領域Ｒelに形成された正孔輸送層１１６ａ上に、ノズルプリンティング法又はインクジェット法等を用いて、電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（担体輸送層）１１６ｂを形成する。
【００９３】
具体的には、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した０．１ｗｔ％〜５ｗｔ％の溶液を、上記正孔輸送層１１６ａ上に塗布する。その後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層１１６ａ上に有機高分子系の電子輸送性発光材料を定着させて、電子輸送性発光層１１６ｂを形成する。
【００９４】
次いで、図１５に示すように、上記隔壁層１１４及び有機ＥＬ層１１６（正孔輸送層１１６ａ及び電子輸送性発光層１１６ｂ）が形成された表示エリア１２０を含む領域に、光反射特性を有し、各画素ＰＩＸの有機ＥＬ層１１６を介して画素電極１１５に対向する、共通の対向電極（カソード電極）１１７を形成する。ここで、対向電極１１７は、例えば真空蒸着法を用いて、蒸着マスクを介して純アルミニウムからなる電極層を基板１１１上に成膜することにより形成される。
【００９５】
次いで、図１６に示すように、上記対向電極１１７が形成された基板１１１上に、例えばシリコン酸化膜やシリコン窒化膜等からなり、封止層となる保護絶縁膜（オーバーコート膜）１１８を例えば４００ｎｍの膜厚で成膜する。その後、少なくともドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの保護絶縁膜１１８をパターニングして、透明電極層１１５Ｐを露出させる開口部１１８ｈを形成する。これにより、搭載領域Ｒdrに配列されるチップ接続端子１０ａ、１０ｂ、及び、接続領域Ｒfpに配列される外部接続端子１０ｃが形成される。これにより、図４〜図９に示した表示装置１００（パネル基板１１０）が完成する。なお、パネル基板１１０の表示エリア１２０は、上記保護絶縁膜１１８に加えて、又は、保護絶縁膜１１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を基板１１１に対向して接合するものであってもよい。
【００９６】
このように、本実施形態においては、ドライバチップ１３０の搭載領域Ｒdrに配列されるチップ接続端子１０ａ、１０ｂや、フィルム基板１４０の接続領域Ｒfpに配列される外部接続端子１０ｃが、例えば発光駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２や有機ＥＬ素子ＯＥＬを構成する各層を形成する際の製造プロセスにおいて同時に形成される。すなわち、本実施形態によれば、製造工程の大幅な変更や工程数の増加を伴うことなく、図１、図２に示した接続端子と同等の構造を有するチップ接続端子１０ａ、１０ｂや外部接続端子１０ｃを作製することができる。
【００９７】
したがって、本実施形態に係る表示装置（発光装置）によれば、パネル基板１１０の機能検査の際に、検査装置の検査針とチップ接続端子１０ａ、１０ｂや外部接続端子１０ｃとのアライメントを行う際に、検査針が接触するコンタクト部（保護絶縁膜１１８の開口部１１８ｈ内に露出する透明電極層１１５Ｐ部分）と、その周辺の金属配線層ＳＤＰとの透光性（光透過率）が異なるので、両者のコントラスト比からコンタクト部を識別しやすく、かつ、コンタクト部を透視して検査針の位置を正確に把握することができる。これにより、本実施形態によれば、アライメントを迅速かつ精度良く行うことができる。また、本実施形態によれば、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃのコンタクト部が透明であるので、検査針がコンタクト部に接触しているかどうかを正確に判断することができる。さらに、本実施形態によれば、コンタクト部となる透明電極層１１５Ｐの縁辺部に金属配線層ＳＤＰが接続されているので、接触抵抗を低減することができる。
【００９８】
なお、上述した実施形態においては、選択ラインＬｓ及び電源ラインＬａを単層の金属配線層により形成した場合について説明したが、本発明はこれに限定されるものではない。本発明は、例えば選択ラインＬｓ及び電源ラインＬａを、２層以上の金属配線層が積層形成、又は、平行して配設された配線構造を有するものであってもよい。この場合、選択ラインＬｓ及び電源ラインＬａの下層側の金属配線層を形成する際に、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃの透明電極層１１５Ｐの縁辺部に設けられる金属配線層ＳＤＰ及び引き出し配線Ｌｒ、接続配線Ｌｑを同時に形成し、選択ラインＬｓ及び電源ラインＬａの上層側の金属配線層を形成する際に、上記金属配線層ＳＤＰ及び引き出し配線Ｌｒ、接続配線Ｌｑ上にさらに金属層（図２に示した金属層１３ｂに相当する）を同時に積層形成することにより、図２に示した接続端子１０と同等の構造を有するチップ接続端子１０ａ、１０ｂや外部接続端子１０ｃを作製することができる。これにより、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃ、引き出し配線Ｌｒ、接続配線Ｌｑにおける配線抵抗を低減することができるとともに、マイグレーションを低減することができる。
【００９９】
また、本実施形態においては、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃを構成する透明電極層１１５Ｐを、有機ＥＬ素子ＯＥＬの画素電極１１５と同時に形成し、また、金属配線層ＳＤＰを、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同時に形成する場合について説明した。本発明はこれに限定されるものではなく、例えば透明電極層１１５Ｐを、キャパシタＣｓの下部電極Ｅcaと同時に形成し、また、金属配線層ＳＤＰを、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同時に形成するものであってもよい。
【０１００】
＜電子機器＞
次に、上述した実施形態に係る表示装置（本発明に係る回路基板を備えた発光装置）を適用した電子機器について図面を参照して説明する。
【０１０１】
上述した実施形態に示したように、有機ＥＬ素子ＯＥＬを有する各画素ＰＩＸが２次元配列されたパネル基板１１０を備える表示装置１００は、例えばデジタルカメラや薄型テレビジョン、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器の表示デバイスとして良好に適用できるものである。
【０１０２】
図１７は、本発明に係る発光装置を適用したデジタルカメラの構成例を示す斜視図であり、図１８は、本発明に係る発光装置を適用した薄型テレビジョンの構成例を示す斜視図であり、図１９は、本発明に係る発光装置を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図２０は、本発明に係る発光装置を適用した携帯電話の構成例を示す図である。
【０１０３】
図１７において、デジタルカメラ２１０は、大別して、本体部２１１と、レンズ部２１２と、操作部２１３と、上述した各実施形態に示した表示装置１００を備える表示部２１４と、シャッターボタン２１５とを備えている。これによれば、表示部２１４における機能検査を適切に行うことができるので、製品の品質や信頼性が高いデジタルカメラ２１０を適用することができる。
【０１０４】
また、図１８において、薄型テレビジョン２２０は、大別して、本体部２２１と、上述した実施形態に示した表示装置１００を備える表示部２２２と、操作用コントローラ（リモコン）２２３と、を備えている。これによれば、表示部２２２における機能検査を適切に行うことができるので、製品の品質や信頼性が高い薄型テレビジョン２２０を適用することができる。
【０１０５】
また、図１９において、パーソナルコンピュータ２３０は、大別して、本体部２３１と、キーボード２３２と、上述した実施形態に示した表示装置１００を備える表示部２３３とを備えている。この場合においても、表示部２３３における機能検査を適切に行うことができるので、製品の品質や信頼性が高いパーソナルコンピュータ２３０を適用することができる。
【０１０６】
また、図２０において、携帯電話２４０は、大別して、操作部２４１と、受話口２４２と、送話口２４３と、上述した実施形態に示した表示装置１００を備える表示部２４４とを備えている。この場合においても、表示部２４４における機能検査を適切に行うことができるので、製品の品質や信頼性が高い携帯電話２４０を適用することができる。
【０１０７】
なお、上述した各電子機器においては、本発明に係る回路基板を適用したパネル基板を、表示装置に適用した場合について詳しく説明したが、本発明はこれに限定されるものではない。本発明に係る回路基板及び発光装置は、例えば発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用するものであってもよい。
【符号の説明】
【０１０８】
１０ 接続端子
１０ａ、１０ｂ チップ接続端子
１０ｃ 外部接続端子
１１ 基板
１２ 透明電極層
１３ 金属配線層
１３ａ、１３ｂ 金属層
２１ 保護絶縁膜
１００ 表示装置
１１０ パネル基板
１２０ 表示エリア
１３０ ドライバチップ
１４０ フィルム基板
ＰＩＸ 画素
Ｒpx 画素形成領域
Ｒel ＥＬ素子形成領域
ＯＥＬ 有機ＥＬ素子
Ｔｒ１１、Ｔｒ１２、Ｔｒ２１〜Ｔｒ２３ トランジスタ
Ｃｓ キャパシタ
Ｌｓ 選択ライン
Ｌａ 電源ライン
Ｌｄ データライン
【技術分野】
【０００１】
本発明は、発光装置及びその製造方法並びに電子機器に関し、特に、基板上に電気的な接続を行うための端子パッドを備えた発光装置及びその製造方法、並びに、該発光装置を実装した電子機器に関する。
【背景技術】
【０００２】
近年、薄型テレビジョンやパーソナルコンピュータのモニタとして、また、携帯電話や携帯音楽プレーヤの表示デバイスとして、薄型かつ軽量で、省電力の液晶表示装置や有機エレクトロルミネッセンス（以下、「有機ＥＬ」と略記する）表示装置等の普及が著しい。これらの表示装置においては、一般に表示特性に優れたアクティブマトリクス駆動方式が採用されている。
【０００３】
アクティブマトリクス駆動方式に対応した液晶表示パネルや有機ＥＬ表示パネルは、周知のように、絶縁性の基板上に複数の画素がマトリクス状に配列され、各画素に画像データ（例えば階調電圧）の書き込み動作を制御するためのスイッチング素子が設けられている。スイッチング素子としては、一般に、薄膜トランジスタ（ＴＦＴ）が適用されている。
【０００４】
また、このような表示パネルにおいては、各画素を駆動するための制御信号や動作電圧を供給するドライバチップや外部電源、その他の外部装置が接続される接続端子（端子パッド）が設けられている。例えば特許文献１には、金属材料からなる配線層と、当該配線層を被覆する透明電極膜と、からなる接続端子の構造が記載されている。このような接続端子の構造については、後述する実施形態において詳しく説明する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−０７２０３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、表示パネルに設けられた接続端子は、上述したドライバチップや外部装置等との接続に用いられるだけでなく、当該表示パネルの製造時において、電気的な機能検査を行うための検査装置（プローバー）の検査針を接触させる検査用接続端子としても用いられる。この検査装置を用いた機能検査においては、検査装置や顕微鏡のモニタに映し出された基板の画像に対して、視覚を頼りにして検査用接続端子に検査針を位置合わせ（アライメント）して接触させる作業を行っている。このとき、上述したように、金属材料からなる配線層と透明電極膜からなる接続端子は、不透明であるため、検査装置や顕微鏡のモニタには黒く表示されてしまい、検査用接続端子と検査針との位置関係や双方の接触状態を視認し難いという問題を有していた。そのため、検査用接続端子と検査針との位置ずれや接触不良が生じて適切な機能検査が行われなかった場合には、製品の品質や信頼性が低下する可能性があった。
【０００７】
そこで、本発明は、上述した問題点に鑑み、品質や信頼性の高い発光装置及びその製造方法、並びに、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、複数の画素が配列されたパネル基板を備えた発光装置において、前記パネル基板は、基板上に設けられ、所定の平面形状を有する第１の導電層と、第１の導電層上に設けられ、前記第１の導電層の一部が露出するような開口部が形成された第２の導電層と、を有する接続端子を備え、前記第１の導電層は、前記第２の導電層よりも高い光透過率を有することを特徴とする。
【０００９】
請求項２記載の発明は、請求項１に記載の発光装置において、前記第２の導電層は、前記第１の導電層と前記第１の導電層の縁辺部のみで重なっていることを特徴とする。
請求項３記載の発明は、請求項１又は２に記載の発光装置において、前記第１の導電層は、透明電極材料からなり、前記第２の導電層は、遮光性を有する金属材料からなることを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれか一項に記載の発光装置において、前記複数の画素は、各々、発光素子と、前記発光素子を所定の輝度階調で発光動作させる画素回路と、を備え、前記第１の導電層は、前記発光素子を構成する透明電極層と同層に設けられ、前記第２の導電層は、前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に設けられていることを特徴とする。
請求項５記載の発明は、請求項１乃至４のいずれか一項に記載の発光装置において、前記発光装置は前記複数の画素が配列された表示エリアに、少なくとも、前記表示エリアの行方向に配設された複数の選択ラインと、前記表示エリアの列方向に配設された複数のデータラインと、を備え、少なくとも、前記選択ラインに選択信号を印加して、前記選択ラインに接続された前記画素を選択状態に設定する選択駆動回路、及び、画像データに基づく階調信号を生成して、前記データラインを介して前記選択状態に設定された前記画素に供給するデータ駆動回路が、前記接続端子を介して前記パネル基板に電気的に接続されていることを特徴とする。
請求項６記載の発明は、請求項１乃至５のいずれか一項に記載の発光装置において、前記第２の導電層は２層以上の積層構造を備えることを特徴とする。
請求項７記載の発明に係る電子機器は、請求項１乃至６のいずれか一項に記載の発光装置が実装されてなることを特徴とする。
【００１０】
請求項８記載の発明は、発光素子と画素回路とを有する複数の画素が配列された発光パネルを備えた発光装置の製造方法において、前記発光素子を構成する透明電極層と同層に、所定の平面形状を有する第１の導電層を形成する工程と、前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に、前記第１の導電層の縁辺部のみで前記第１の導電層と重なっている第２の導電層を形成する工程と、少なくとも前記第２の導電層を被覆するとともに、前記第１の導電層が露出する開口部を有する保護絶縁膜を形成する工程と、を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、発光装置や電子機器の品質や信頼性を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る発光装置に適用される回路基板の一構成例を示す概略図である。
【図２】本発明に係る発光装置に適用される回路基板の他の構成例を示す概略図である。
【図３】比較対象となる回路基板の一例を示す概略図である。
【図４】本発明に係る表示装置の一例を示す概略構成図である。
【図５】本実施形態に係る表示装置の端子部を示す要部構成図である。
【図６】本実施形態に係る表示装置に適用される画素の回路構成例を示す等価回路図である。
【図７】本実施形態に係る表示装置に適用される画素の一例を示す平面レイアウト図である。
【図８】本実施形態に係る表示装置に適用されるパネル基板の要部断面図（その１）である。
【図９】本実施形態に係る表示装置に適用されるパネル基板の要部断面図（その２）である。
【図１０】本実施形態に係る表示装置の製造方法を示す工程断面図（その１）である。
【図１１】本実施形態に係る表示装置の製造方法を示す工程断面図（その２）である。
【図１２】本実施形態に係る表示装置の製造方法を示す工程断面図（その３）である。
【図１３】本実施形態に係る表示装置の製造方法を示す工程断面図（その４）である。
【図１４】本実施形態に係る表示装置の製造方法を示す工程断面図（その５）である。
【図１５】本実施形態に係る表示装置の製造方法を示す工程断面図（その６）である。
【図１６】本実施形態に係る表示装置の製造方法を示す工程断面図（その７）である。
【図１７】本発明に係る発光装置を適用したデジタルカメラの構成例を示す斜視図である。
【図１８】本発明に係る発光装置を適用した薄型テレビジョンの構成例を示す斜視図である。
【図１９】本発明に係る発光装置を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図である。
【図２０】本発明に係る発光装置を適用した携帯電話の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係る発光装置及びその製造方法並びに電子機器について、実施形態を示して詳しく説明する。ここでは、まず、本発明に係る発光装置に適用される回路基板について説明し、その後、当該回路基板を発光パネルに適用した場合の実施形態について説明する。
【００１４】
＜回路基板＞
図１は、本発明に係る発光装置に適用される回路基板の一構成例を示す概略図である。ここで、図１（ａ）は、本構成例に係る回路基板に適用される接続端子の概略平面図であり、図１（ｂ）は、図１（ａ）に示した平面図におけるＩＡ−ＩＡ線（本明細書においては図１中に示したローマ数字の「１」に対応する記号として便宜的に「Ｉ」を用いる）に沿った断面を示す概略断面図である。また、図２は、本発明に係る発光装置に適用される回路基板の他の構成例を示す概略図である。図２（ａ）は、本構成例に係る回路基板に適用される接続端子の概略平面図であり、図２（ｂ）は、図２（ａ）に示した平面図におけるIIＢ−IIＢ線（本明細書においては図２中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる）に沿った断面を示す概略断面図である。なお、図１（ａ）、図２（ａ）においては、接続端子の構成を明瞭にするために、最上層の保護絶縁膜の図示を便宜的に省略した。
【００１５】
図１（ａ）、（ｂ）に示すように、本発明に係る発光装置に適用可能な回路基板に設けられる接続端子１０は、ガラス基板等の絶縁性の基板１１上に設けられた矩形状の平面形状を有する透明電極層（第１の導電層）１２と、当該透明電極層１２の縁辺部に沿って縁取るように設けられた金属配線層（第２の導電層）１３と、保護絶縁膜（オーバーコート絶縁膜）２１と、を有している。
【００１６】
透明電極層１２は、図１（ｂ）に示すように、基板１１上に直接、又は、図示を省略した絶縁膜等を介して設けられている。透明電極層１２は、例えば錫ドープ酸化インジウム（Indium Tin Oxide；ＩＴＯ）や亜鉛ドープ酸化インジウム（Indium
Zinc Oxide）等の透明電極材料により形成されている。すなわち、透明電極層１２は、高い透光性を有する導電層により形成されている。ここで、透明電極層１２として錫ドープ酸化インジウム（ＩＴＯ）を適用する場合には、例えば５０ｎｍの膜厚で形成される。
【００１７】
金属配線層１３は、図１（ａ）、（ｂ）に示すように、少なくとも矩形状の透明電極層１２の全周に渡る縁辺部を被覆し、当該縁辺部に沿って枠状の平面形状を有するように設けられている。また、接続端子１０の枠状部分の金属配線層１３から外方（例えば、図１（ａ）上方）に延在するように、接続配線Ｌｘが金属配線層１３と一体的に設けられている。金属配線層１３（接続配線Ｌｘを含む）は、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）等の金属単体、又は、アルミニウム−チタン（ＡｌＴｉ）やアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）、モリブデン−ニオブ（ＭｏＮｂ）等の合金材料により形成されている。すなわち、金属配線層１３は、上述した透明電極層１２に比較して高い導電性（又は、低い配線抵抗）を有するとともに、高い遮光性を有する導電層により形成されている。ここで、金属配線層１３としてアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）を適用する場合には、例えば４００ｎｍの膜厚で形成され、また、モリブデン−ニオブ（ＭｏＮｂ）を適用する場合には、例えば１８０ｎｍの膜厚で形成される。
【００１８】
保護絶縁膜２１は、図１（ｂ）に示すように、少なくとも上記接続端子１０の金属配線層１３を被覆するように、基板１１上に形成されている。当該保護絶縁膜２１には、上記接続端子１０の透明電極層１２が露出するように開口部２１ｈが設けられている。保護絶縁膜２１は、例えばシリコン酸化膜やシリコン窒化膜からなり、例えばシリコン窒化膜を適用する場合には、４００ｎｍの膜厚で形成される。
【００１９】
また、本発明に係る発光装置に適用可能な回路基板に設けられる接続端子１０の他の構成例は、図２（ａ）、（ｂ）に示すように、図１に示した金属配線層１３が、複数の導電層を積層した構成を有している。具体的には、図２（ａ）、（ｂ）に示すように、少なくとも矩形状の透明電極層１２の全周に渡る縁辺部を被覆し、当該縁辺部に沿って枠状の平面形状を有するように、積層された２層の金属層１３ａ、１３ｂからなる金属配線層１３が設けられている。ここで、金属配線層１３（金属層１３ａ、１３ｂ）は、例えばアルミニウム−チタン（ＡｌＴｉ）やアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等のアルミニウム合金層と、クロム（Ｃｒ）等の遷移金属層からなる積層配線構造を適用することができる。また、金属配線層１３と一体的に形成される接続配線Ｌｘも、２層の金属層１３ａ、１３ｂを積層した構造を有している。
【００２０】
そして、図１、図２に示したような構造を有する接続端子１０において、検査装置（プローバー）のステージ上で、検査針と回路基板上に設けられた検査用の接続端子１０とのアライメントを行った後、例えば図１（ａ）、（ｂ）に示すように、検査針３１を接続端子１０のコンタクト部（保護絶縁膜２１の開口部２１ｈ内に露出する透明電極層１２部分）に接触させることにより、所定の機能検査が実行される。ここで、図１（ａ）、（ｂ）では、図示の都合上、検査針３１の接続端子１０への接触方向を便宜的に変更して示した。また、基板１１にドライバチップ（ＩＣチップ）を搭載したり、フィルム基板（ＦＰＣ）を介して外部装置に接続したりする場合には、例えばコンタクト部に塗布された異方導電性接着剤（ＡＣＦ）を介して、接続端子１０とドライバチップ又はフィルム基板が電気的に接続される。
【００２１】
なお、図１、図２に示したような構造を有する接続端子１０において、上記各構成例に係る回路基板を、例えば有機ＥＬ表示パネルや液晶表示パネルに適用する場合には、透明電極層１２は、画素電極と同時に形成することができ、また、金属配線層１３は、各画素を駆動するための薄膜トランジスタのソース、ドレイン電極と同時に形成することができる。詳しくは後述する。
【００２２】
（作用効果の検証）
次に、上述した各構成例に示した接続端子を有する回路基板における作用効果について、比較例を示して詳しく説明する。
【００２３】
図３は、上述した各構成例の比較対象となる回路基板の一例（以下、「比較例」と記す）を示す概略図である。ここで、図３（ａ）は、比較例の回路基板に適用される接続端子の概略平面図であり、図３（ｂ）は、図３（ａ）に示した平面図におけるIIIＣ−IIIＣ線（本明細書においては図３中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる）に沿った断面を示す概略断面図である。ここで、上述した各構成例と同等の構成については説明を簡略化する。
【００２４】
図３（ａ）、（ｂ）に示すように、比較例の回路基板に適用される接続端子５０は、絶縁性の基板５１上に設けられた矩形状の平面形状を有する金属配線層５２と、当該金属配線層５２上に被覆形成された透明電極層５３と、を有している。また、基板５１上には保護絶縁膜６１が被覆形成され、当該保護絶縁膜２１には、上記接続端子５０の透明電極層５３が露出するように開口部６１ｈが設けられている。なお、金属配線層５２には、接続端子５０の矩形状部分から外方（例えば、図３（ａ）上方）に延在するように、接続配線Ｌｐが一体的に設けられている。このような金属配線層上に透明電極層が積層された構造の接続端子は、例えば上述した特許文献１等にも記載されている。
【００２５】
ここで、比較例の接続端子５０において、保護絶縁膜６１の開口部６１ｈ内に露出するコンタクト部に金属配線層５２が設けられているのは、接触抵抗（コンタクト抵抗）を低減するためである。また、当該金属配線層５２上に透明電極層５３が被覆形成されているのは、金属配線層５２におけるピンホールの発生や酸化膜の形成（腐食）を防止するためである。
【００２６】
このような比較例の接続端子５０においては、保護絶縁膜６１の開口部６１ｈ内のコンタクト部に遮光性の高い導電層である金属配線層５２が設けられている。そのため、回路基板の機能検査において、検査装置の検査針と検査用の接続端子５０とのアライメントを行う際に、検査針が接触するコンタクト部が遮光されて、コンタクト部と検査針との位置関係を正確に把握することができないという問題を有している。また、比較例の接続端子５０においては、コンタクト部が不透明であるため、検査針がコンタクト部に接触しているかどうかを正確に判断することができないという問題も有している。
【００２７】
これに対して、上述した一構成例（図１参照）に示した接続端子１０によれば、検査針と接続端子１０とのアライメントを行う際に、検査針が接触するコンタクト部（保護絶縁膜２１の開口部２１ｈ内に露出する透明電極層１２部分）と、その周辺の金属配線層１３との透光性（すなわち、光透過率）が異なるので、両者のコントラスト比からアライメントを迅速かつ精度良く行うことができる。すなわち、コンタクト部が透明で（高い透光性を有し）、かつ、その周辺が不透明として（高い遮光性を有して）視認されるので、コンタクト部を識別しやすく、かつ、コンタクト部を透視して検査針の位置を正確に把握することができる。また、上述した一構成例に示した接続端子１０によれば、コンタクト部が透明であるので、検査針がコンタクト部に接触しているかどうかを正確に判断することができる。さらに、このような接続端子１０によれば、コンタクト部となる透明電極層１２の縁辺部に金属配線層１３が接続されているので、接触抵抗を低減することができる。
【００２８】
また、上述した他の構成例（図２参照）に示した接続端子１０によれば、図１に示した一構成例と同等の作用効果を得ることができるとともに、金属配線層１３が２層の金属層１３ａ、１３ｂにより形成されているので、配線抵抗を低減することができるとともに、マイグレーションを低減することができる。
【００２９】
＜発光装置＞
次に、上述した各構成例に示した接続端子を備えた回路基板を適用可能な発光装置について説明する。ここでは、発光装置として、本発明の回路基板を有機ＥＬ表示装置に適用した場合について説明する。なお、本発明はこの適用例に限定されるものではなく、液晶表示装置等、他の表示装置に適用するものであってもよい。
【００３０】
（表示装置）
図４は、本発明に係る表示装置の一例を示す概略構成図であり、図５は、図４に示された表示装置の端子部を示す要部構成図である。
【００３１】
図４に示すように、上述した各構成例に示した接続端子を備えた回路基板が適用される表示装置（発光装置）１００は、概略、パネル基板（回路基板）１１０上に、表示エリア（表示領域）１２０と、ドライバ機能を備えたＩＣチップ（以下、「ドライバチップ」と記す）１３０が設けられた構成を有している。また、表示装置１００は、例えばフィルム基板（フレキシブルプリント基板；ＦＰＣ）１４０を介して、外部に設けられたコントローラや電源装置（いずれも図示を省略）に接続されるように構成されている。
【００３２】
パネル基板１１０は、ガラス等の絶縁性の基板からなり、図４に示すように、表示エリア１２０に、有機ＥＬ素子を有する複数の画素ＰＩＸが２次元配列された画素アレイが設けられている。各画素ＰＩＸはドライバチップ１３０から供給される駆動信号及び画像データに基づいて、所定の輝度階調で発光動作し、これにより、表示エリア１２０に画像情報が表示される。なお、表示エリア１２０に配列される画素ＰＩＸの具体例については後述する。
【００３３】
また、パネル基板１１０には、図５に示すように、少なくとも、ドライバチップ１３０の搭載領域Ｒdrにチップ接続端子１０ａ、１０ｂが配列され、また、フィルム基板１４０の接続領域Ｒfpに外部接続端子１０ｃが配列されている。チップ接続端子１０ａは、パネル基板１１０に配設された引き出し配線Ｌｒを介して、表示エリア１２０の各画素ＰＩＸに接続されている。また、チップ接続端子１０ｂは、接続配線Ｌｑを介して、パネル基板１１０の端部に配列された外部接続端子１０ｃに接続されている。外部接続端子１０ｃは、フィルム基板１４０を介して、パネル基板１１０の外部に設けられたコントローラや電源装置に接続されている。ここで、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃは、上述した各構成例に示した接続端子１０と同等の構造が適用される。
【００３４】
ドライバチップ１３０は、パネル基板１１０の搭載領域Ｒdrに設けられたチップ接続端子１０ａ、１０ｂに対して、ドライバチップ１３０の底面（パネル基板１１０に対向する面）に配列された端子部１３０Ｐが１対１で対応するように位置合わせして接続される。ここで、パネル基板１１０へのドライバチップ１３０の搭載の際には、チップ接続端子１０ａ、１０ｂとドライバチップ１３０の端子部１３０Ｐとが、例えば異方導電性接着剤（Anisotropic Conductive Paste or Film；ＡＣＰあるいはＡＣＦ）を介して電気的に接続される。
【００３５】
また、ドライバチップ１３０は、パネル基板１１０の外部に設けられたコントローラから供給される制御信号に基づいて、表示エリア１２０の各画素ＰＩＸに供給する駆動信号及び画像データを生成する。ドライバチップ１３０は、例えば、画素ＰＩＸを選択状態に設定するための選択ドライバ部（選択駆動回路）と、選択状態に設定された画素ＰＩＸに画像データに応じた階調信号を供給するデータドライバ部（データ駆動回路）と、各画素ＰＩＸを発光駆動するための電源電圧を供給する電源ドライバ部と、を備えている。
【００３６】
（画素）
次に、上述した表示装置１００の表示エリア１２０に配列される画素について、図面を参照して説明する。
図６は、本実施形態に係る表示装置に適用される画素の回路構成例を示す等価回路図である。
【００３７】
上述したパネル基板１１０の表示エリア１２０に配列される各画素ＰＩＸは、例えば図６（ａ）、（ｂ）に示すように、発光駆動回路（画素回路）ＤＣと、電流駆動型の発光素子である有機ＥＬ素子ＯＥＬと、を備えている。発光駆動回路ＤＣは、１乃至複数のトランジスタ（機能素子）及びキャパシタを備えた回路構成を有している。また、発光駆動回路ＤＣは、画像データに応じた電流値の発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する。有機ＥＬ素子ＯＥＬは、発光駆動回路ＤＣから供給される発光駆動電流に基づいて、画像データに応じた輝度階調で発光する。
【００３８】
発光駆動回路ＤＣの一例は、例えば図６（ａ）に示すように、トランジスタＴｒ１１、Ｔｒ１２と、キャパシタＣｓと、を備えている。トランジスタＴｒ１１は、ゲート端子が選択ラインＬｓに接続され、ドレイン端子がデータラインＬｄに接続され、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。ここで、電源ラインＬａは、所定の高電位電源（電源電圧Ｖsa）に接続されている。
【００３９】
また、有機ＥＬ素子ＯＥＬは、アノード（後述するアノード電極となる画素電極）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（後述するカソード電極となる対向電極）が所定の低電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続されている。
【００４０】
ここで、図６（ａ）に示したトランジスタＴｒ１１及びＴｒ１２は、例えばｎチャネル型のアモルファスシリコン薄膜トランジスタやポリシリコン薄膜トランジスタを適用することができる。また、キャパシタＣｓは、トランジスタＴｒ１２のゲート・ソース間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間に別個の容量素子を並列に接続したものであってもよい。
【００４１】
そして、図６（ａ）に示したような回路構成を有する画素ＰＩＸにおける駆動制御動作は、まず、所定の選択期間に、図４に示したドライバチップ１３０に設けられた選択ドライバ部から引き出し配線Ｌｒを介して選択ラインＬｓに対して、選択レベル（ハイレベル）の選択電圧Ｖselが印加される。これにより、トランジスタＴｒ１１がオン動作して、画素ＰＩＸが選択状態に設定される。そして、このタイミングに同期して、ドライバチップ１３０に設けられたデータドライバ部から引き出し配線Ｌｒを介してデータラインＬｄに、画像データに応じた階調電圧Ｖdataが印加される。これにより、トランジスタＴｒ１１を介して接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）に階調電圧Ｖdataに応じた電位が印加される。
【００４２】
ここで、トランジスタＴｒ１２のドレイン・ソース間電流（すなわち、有機ＥＬ素子ＯＥＬに流れる発光駆動電流）の電流値は、ドレイン・ソース間及びゲート・ソース間の電位差によって決定される。すなわち、図６（ａ）に示した発光駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン・ソース間に流れる電流の電流値は、階調電圧Ｖdataによって制御される。
【００４３】
したがって、トランジスタＴｒ１２が接点Ｎ１１の電位（すなわち、階調電圧Ｖdata）に応じた導通状態でオン動作して、高電位側の電源電圧Ｖsaが印加された電源ラインＬａからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して、低電位側の基準電圧Ｖsc（接地電位Ｖgnd）に所定の電流値を有する発光駆動電流が流れる。これにより、有機ＥＬ素子ＯＥＬが階調電圧Ｖdata（すなわち画像データ）に応じた輝度階調で発光する。また、このとき、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて、トランジスタＴｒ１２のゲート・ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００４４】
次いで、上記選択期間終了後の非選択期間においては、ドライバチップ１３０の選択ドライバ部から選択ラインＬｓに非選択レベル（ローレベル）の選択電圧Ｖselが印加される。これにより、トランジスタＴｒ１１がオフ動作して画素ＰＩＸが非選択状態に設定される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート・ソース間の電位差が保持され、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）に階調電圧Ｖdataに相当する電圧が印加される。
【００４５】
したがって、上記選択状態と同様に、電源ラインＬａからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに発光動作状態と同程度の電流値の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の画像データに応じた階調電圧Ｖdataが書き込まれるまで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示エリア１２０に２次元配列された全ての画素ＰＩＸについて、各行ごとに順次実行することにより、表示エリア１２０に所望の画像情報が表示される。
【００４６】
また、発光駆動回路ＤＣの他の例は、例えば図６（ｂ）に示すように、トランジスタＴｒ２１、Ｔｒ２２と、トランジスタＴｒ２３と、キャパシタＣｓと、を備えている。トランジスタＴｒ２１は、ゲート端子が選択ラインＬｓに接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ２１に接続されている。トランジスタＴｒ２２は、ゲート端子が選択ラインＬｓに接続され、ソース端子がデータラインＬｄに接続され、ドレイン端子が接点Ｎ２２に接続されている。トランジスタＴｒ２３は、ゲート端子が接点Ｎ２１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ２２に接続されている。キャパシタＣｓは、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）及びソース端子（接点Ｎ２２）間に接続されている。
【００４７】
また、有機ＥＬ素子ＯＥＬは、図６（ａ）に示した画素ＰＩＸと同様に、アノード（アノード電極となる画素電極）が上記発光駆動回路ＤＣの接点Ｎ２２に接続され、カソード（カソード電極となる対向電極）が所定の低電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続されている。
【００４８】
そして、このような回路構成を有する画素ＰＩＸにおける駆動制御動作は、まず、画素ＰＩＸへの書込動作（選択期間）において、ドライバチップ１３０の選択ドライバ部から選択ラインＬｓに選択レベル（ハイレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸが選択状態に設定される。このとき、ドライバチップ１３０に設けられた電源ドライバ部から引き出し配線Ｌｒを介して電源ラインＬａに非発光レベル（基準電圧Ｖsc以下の電圧レベル；例えば負電圧）の電源電圧Ｖsaが印加されている。そして、この状態で、ドライバチップ１３０のデータドライバ部からデータラインＬｄに画像データに応じた負の電圧値に設定された階調電圧Ｖdataが供給される。これにより、トランジスタＴｒ２１〜Ｔｒ２３がオン動作して、トランジスタＴｒ２３のゲート・ソース間に生じた電位差に応じた書込電流が、電源ラインＬａからトランジスタＴｒ２３、接点Ｎ２２、トランジスタＴｒ２２を介してデータラインＬｄ方向に流れる。
【００４９】
このとき、キャパシタＣｓには、接点Ｎ２１及びＮ２２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源ラインＬａには、基準電圧Ｖsc以下の、非発光レベルの電源電圧Ｖsaが印加され、さらに、書込電流が画素ＰＩＸからデータラインＬｄ方向に流れるように設定されている。これにより、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ２２）に印加される電位は、カソードの電位（基準電圧Ｖsc）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず、有機ＥＬ素子ＯＥＬは発光しない（非発光動作）。そして、このような書込動作を、表示エリア１２０に２次元配列された全ての画素ＰＩＸについて、各行ごとに順次実行する。
【００５０】
次いで、書込動作終了後の発光動作（非選択期間）において、ドライバチップ１３０の選択ドライバ部から選択ラインＬｓに非選択レベル（ローレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸを非選択状態に設定する。これにより、トランジスタＴｒ１１及びＴｒ１２がオフ動作する。このとき、キャパシタＣｓには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタＴｒ２３はオン状態を維持する。そして、ドライバチップ１３０の電源ドライバ部から電源ラインＬａに発光レベル（基準電圧Ｖscよりも高い電圧レベル）の電源電圧Ｖsaが印加されることにより、電源ラインＬａからトランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れる。
【００５１】
このとき、キャパシタＣｓにより保持される電圧成分は、トランジスタＴｒ２３において階調電圧Ｖdataに対応する書込電流を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、当該書込電流と略同等の電流値となる。これにより、各画素ＰＩＸの有機ＥＬ素子ＯＥＬは、書込動作時に書き込まれた画像データ（階調電圧Ｖdata）に応じた輝度階調で発光するので、表示エリア１２０に所望の画像情報が表示される。
【００５２】
なお、図６（ａ）、（ｂ）に示した画素回路（発光駆動回路ＤＣ）は、画像データに応じた電圧値の階調電圧Ｖdataを印加することにより、各画素ＰＩＸの発光素子に画像データに応じた発光駆動電流を流して、所望の輝度階調で発光動作（表示動作）させる電圧指定型の階調制御方式に対応した回路構成を備えた場合について説明した。本発明に適用可能な画素回路は、これに限定されるものではなく、例えば、画像データに応じた電流値の階調電流を供給することにより、各画素に設けられた発光素子に画像データに応じた発光駆動電流を流して、所望の輝度階調で発光動作させる電流指定型の階調制御方式に対応した回路構成を備えたものであってもよい。
【００５３】
（画素のデバイス構造）
次いで、上述したような回路構成を有する画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。なお、ここでは、図６（ａ）に示した発光駆動回路ＤＣを備えた画素ＰＩＸのデバイス構造について説明するが、図６（ｂ）に示した発光駆動回路ＤＣを備えた画素ＰＩＸの場合も略同等のデバイス構造を適用することができる。また、ここでは、有機ＥＬ素子ＯＥＬの有機ＥＬ層において発光した光が、透明な基板を透過して視野側（基板の他面側）に出射されるボトムエミッション型の発光構造を有する有機ＥＬ表示パネルについて示す。
【００５４】
図７は、本実施形態に係る表示装置に適用される画素の一例を示す平面レイアウト図である。なお、図７においては、図６（ａ）に示した発光駆動回路ＤＣの各トランジスタ及び配線等が形成された層を主に示し、各トランジスタの電極及び各配線層を明瞭にするために、便宜的にハッチングを施して示した。ここで、同じハッチングを施した電極及び配線層は同層に設けられている。
【００５５】
また、図８、図９は、本実施形態に係る表示装置に適用されるパネル基板の要部断面図である。ここで、図８（ａ）、（ｂ）、図９（ａ）は、各々、図７に示す平面レイアウトを有する画素におけるVIIIＤ−VIIIＤ線（本明細書においては図７中に示したローマ数字の「８」に対応する記号として便宜的に「VIII」を用いる。以下同じ）、VIIIＥ−VIIIＥ線、及び、IXＦ−IXＦ線（本明細書においては図７中に示したローマ数字の「９」に対応する記号として便宜的に「IX」を用いる。以下同じ）に沿った断面を示す概略断面図である。また、図９（ｂ）は、図５に示した要部構成図におけるIXＧ−IXＧ線に沿った断面を示す概略断面図である。
【００５６】
図７に示した画素ＰＩＸは、具体的には、図８（ａ）、（ｂ）に示すように、ガラス等の絶縁性の基板１１１の一面側（図面上面側）に設定された画素形成領域Ｒpxごとに設けられている。この画素形成領域Ｒpxには、有機ＥＬ素子ＯＥＬの形成領域（ＥＬ素子形成領域）Ｒelと、隣接する画素ＰＩＸとの間の境界領域と、が設定されている。
【００５７】
図７に示した画素ＰＩＸにおいて、画素形成領域Ｒpxの図面上方及び下方の縁辺領域には、各々、行方向（図面左右方向）に延在するように選択ラインＬｓ及び電源ラインＬａが配設されている。一方、画素形成領域Ｒpxの図面右方の縁辺領域には、列方向（図面上下方向）に延在するようにデータラインＬｄが配設されている。すなわち、上記選択ラインＬｓ及び電源ラインＬａと、データラインＬｄは直交するように配設されている。
【００５８】
また、図７に示した画素ＰＩＸにおいては、画素形成領域Ｒpxの左右の縁辺領域に、列方向（図面上下方向）に延在するように隔壁層１１４が設けられている。すなわち、図４に示した表示エリア１２０において、行方向（図面左右方向）に隣接して配列される各画素ＰＩＸ間の境界領域に、図７、図８（ａ）、図９（ａ）に示すように、基板１１１表面から連続的に突出する隔壁層１１４が設けられている。一方、画素形成領域Ｒpxの上下の縁辺領域には、列方向（図面上下方向）に隣接して配列される各画素ＰＩＸ間の境界領域に、図７、図８（ｂ）に示すように、選択ラインＬｓ及び電源ラインＬａを被覆するように絶縁膜１１３が設けられている。そして、この隔壁層１１４及び絶縁膜１１３に囲まれ、かつ、画素電極１１５が露出した領域がＥＬ素子形成領域Ｒelとして画定されている。なお、図７に示した画素ＰＩＸの平面レイアウトにおいては、隔壁層１１４が、表示エリア１２０の列方向にのみ延在して設けられた構成について説明したが、本発明はこれに限定されるものではない。本発明は、例えば、行方向及び列方向に隣接して配列される各画素ＰＩＸ間の境界領域に設けられ（すなわち、各画素ＰＩＸの画素電極１１５の四方を取り囲むように設けられ）、画素電極１１５のみが露出するように構成されたものであってもよい。
【００５９】
データラインＬｄは、例えば図７、図８、図９（ａ）に示すように、選択ラインＬｓ及び電源ラインＬａよりも下層側（基板１１側）に設けられている。データラインＬｄは、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同じ工程で一括して形成される。また、データラインＬｄは、ゲート絶縁膜１１２に設けられたコンタクトホールＨＬ２を介して、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに直接接続されている。
【００６０】
また、選択ラインＬｓ及び電源ラインＬａは、例えば図７、図８（ｂ）に示すように、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同層に設けられている。選択ラインＬｓ及び電源ラインＬａは、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同じ工程で一括して形成される。そして、選択ラインＬｓは、図７に示すように、下層のゲート絶縁膜１１２に設けられたコンタクトホールＨＬ１を介して、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに直接接続されている。
【００６１】
また、図７に示した画素ＰＩＸにおいては、発光駆動回路ＤＣに設けられるトランジスタＴｒ１１、Ｔｒ１２が、例えば、データラインＬｄに沿って列方向（図面上下方向）に延在するように配置されている。具体的には、トランジスタＴｒ１１、Ｔｒ１２のチャネルの幅方向が、データラインＬｄに平行に延在するように設定されている。
【００６２】
トランジスタＴｒ１１は、図７、図８（ａ）に示すように、基板１１１上に形成されたゲート電極Ｔｒ１１ｇに対応する領域に半導体層ＳＭＣが設けられている。また、半導体層ＳＭＣに形成されるチャネル領域を挟んで対向するようにソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄが設けられている。ゲート電極Ｔｒ１１ｇと半導体層ＳＭＣの間には、ゲート絶縁膜１１２が設けられている。なお、ソース電極Ｔｒ１１ｓ及びドレイン電極Ｔｒ１１ｄと半導体層ＳＭＣとの間には不純物層ＯＨＭが設けられ、これにより、半導体層ＳＭＣとソース電極Ｔｒ１１ｓ又はドレイン電極Ｔｒ１１ｄがオーミック接続している。
【００６３】
そして、図６（ａ）に示した発光駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、ゲート電極Ｔｒ１１ｇがゲート絶縁膜１１２に設けられたコンタクトホールＨＬ１を介して選択ラインＬｓに直接接続されている。また、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、図８（ａ）に示すように、ゲート絶縁膜１１２に設けられたコンタクトホールＨＬ２を介してデータラインＬｄに直接接続されている。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、図８（ａ）に示すように、ゲート絶縁膜１１２に設けられたコンタクトホールＨＬ３を介して、後述するキャパシタＣｓの下部電極Ｅcaに直接接続されている。ここで、下部電極Ｅcaは、図７に示すように、トランジスタＴｒ１２のゲート電極Ｔｒ１２ｇにも直接接続されている。これにより、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、下部電極Ｅcaを介して、トランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに電気的に接続される。ここで、コンタクトホールＨＬ１は、図６（ａ）に示した発光駆動回路ＤＣの接点Ｎ１１に対応する。
【００６４】
また、トランジスタＴｒ１２は、図７、図９（ａ）に示すように、基板１１１上に形成されたゲート電極Ｔｒ１２ｇに対応する領域に半導体層ＳＭＣが設けられている。また、半導体層ＳＭＣに形成されるチャネル領域を挟んで対向するようにソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄが設けられている。ゲート電極Ｔｒ１２ｇと半導体層ＳＭＣの間には、ゲート絶縁膜１１２が設けられている。なお、ソース電極Ｔｒ１２ｓ及びドレイン電極Ｔｒ１２ｄと半導体層ＳＭＣとの間には不純物層ＯＨＭが設けられ、これにより、半導体層ＳＭＣとソース電極Ｔｒ１２ｓ又はドレイン電極Ｔｒ１２ｄがオーミック接続している。
【００６５】
そして、図６（ａ）に示した発光駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１２は、ゲート電極Ｔｒ１２ｇがキャパシタＣｓの下部電極Ｅcaに直接接続されている。また、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄは、図７に示すように、電源ラインＬａと一体的に形成されている。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、図７、図９（ａ）に示すように、キャパシタＣｓの上部電極Ｅcbを兼ねる画素電極１１５に直接接続されている。
【００６６】
キャパシタＣｓは、図７、図８、図９（ａ）に示すように、透明電極材料からなる下部電極Ｅcaと、該下部電極Ｅcaに対向する透明電極材料からなる上部電極Ｅcbと、下部電極Ｅca及び上部電極Ｅcb間に介在するゲート絶縁膜１１２と、を有している。ここで、ゲート絶縁膜１１２は、キャパシタＣｓの誘電体層として兼用されている。また、上部電極Ｅcbは、後述する有機ＥＬ素子ＯＥＬの画素電極１１５が兼用されている。すなわち、キャパシタＣｓは、有機ＥＬ素子ＯＥＬの下層側（基板１１１側）に、当該有機ＥＬ素子ＯＥＬと一体的に設けられている。
【００６７】
有機ＥＬ素子ＯＥＬは、図７、図８、図９（ａ）に示すように、上記キャパシタＣｓの上部電極Ｅcbを兼ねる画素電極（アノード電極）１１５と、有機ＥＬ層（発光機能層）１６と、対向電極（カソード電極）１１７と、を順次積層した素子構造を有している。ここで、本実施形態においては、有機ＥＬ素子ＯＥＬは、ボトムエミッション型の発光構造を有しているので、画素電極１１５は、錫ドープ酸化インジウム（ＩＴＯ）等の透光性（光透過率）の高い透明な電極材料により形成されている。一方、対向電極１１７は、アルミニウム単体やアルミニウム合金等の光反射率の高い電極材料を含んで形成されている。
【００６８】
画素電極１１５は、図９（ａ）に示すように、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに直接接続されている。そして、画素電極１１５には、上記発光駆動回路ＤＣから所定の発光駆動電流が供給される。有機ＥＬ層１１６は、図８、図９（ａ）に示すように、基板１１１上に連続的に突出して形成された隔壁層１１４の側壁１１４ｅ及び絶縁膜１１３により画定されたＥＬ素子形成領域Ｒelに露出する画素電極１１５上に形成される。有機ＥＬ層１１６は、例えば正孔注入層（又は、正孔注入層を含む正孔輸送層）１１６ａ及び電子輸送性発光層１１６ｂから形成される。
【００６９】
対向電極１１７は、基板１１１上に２次元配列された各画素ＰＩＸの画素電極１５に対して、共通に対向するように設けられている。対向電極１１７は、例えば図４に示した表示エリア１２０の略全域に、単一の電極層（べた電極）により形成されている。また、対向電極１１７は、図８、図９（ａ）に示すように、各画素ＰＩＸのＥＬ素子形成領域Ｒelだけでなく、当該ＥＬ素子形成領域Ｒelを画定する隔壁層１１４や絶縁膜１１３上にも延在するように設けられている。さらに、対向電極１１７は、表示エリア１２０外の基板１１１上にまで一部が延在するように設けられ、図示を省略したコンタクト部や引き出し配線を介して、ドライバチップ１３０や外部接続端子１０ｃに電気的に接続されている。
【００７０】
隔壁層１１４は、図７、図８（ａ）、図９（ａ）に示すように、少なくとも、表示エリア１２０に２次元配列される複数の画素ＰＩＸ相互の境界領域に、基板１１１表面から連続的に突出するように設けられている。ここで、隔壁層１１４は、例えばドライエッチング法を用いてパターニングが可能な絶縁材料、例えば感光性の絶縁材料であるポリイミド系の樹脂材料により形成される。
【００７１】
そして、上述した発光駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ絶縁膜１１３及び隔壁層１１４が形成された基板１１１の一面側には、封止層としての保護絶縁膜１１８が形成されている。ここで、図９（ｂ）に示すように、保護絶縁膜１１８には、少なくとも、パネル基板１１０（基板１１１）のドライバチップ１３０の搭載領域Ｒdrに配列されるチップ接続端子１０ａ、１０ｂ、及び、フィルム基板１４０の接続領域Ｒfpに配列される外部接続端子１０ｃが露出するように開口部１１８ｈが設けられている。なお、パネル基板１１０の表示エリア１２０は、上記保護絶縁膜１１８に加えて、又は、保護絶縁膜１１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を貼り合わせた封止構造が適用されるものであってもよい。
【００７２】
また、本実施形態においては、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃは、いずれも上述した各構成例に示した接続端子１０と同等の構造を有している（図１参照）。例えばチップ接続端子１０ａについて説明すると、図９（ｂ）に示すように、コンタクト部となる矩形状の平面形状を有する透明電極層（第１の導電層）１１５ｐと、その縁辺部に沿って枠状に設けられた金属配線層（第２の導電層）ＳＤＰとからなる構成を有している。ここで、透明電極層１１５Ｐは、上述した構成例に示した透明電極層１２に対応し、金属配線層ＳＤＰは、上述した構成例に示した金属配線層１３に対応する。透明電極層１１５Ｐは、例えば、後述する有機ＥＬ素子ＯＥＬの画素電極１１５を形成するための錫ドープ酸化インジウム（ＩＴＯ）等の透明電極膜をパターニングすることにより、画素電極１１５と同じ工程で一括して形成される。また、金属配線層ＳＤＰは、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成するためのソース、ドレインメタル層をパターニングすることによって、当該ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同じ工程で一括して形成される。
【００７３】
なお、図９（ｂ）においては、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃが、基板１１１上に直接設けられた構成を示したが、本発明はこれに限定されるものではなく、例えばゲート絶縁膜１１２上に設けられているものであってもよい。また、チップ接続端子１０ａ、１０ｂ及び外部接続端子１０ｃは、透明電極層１１５Ｐが画素電極１１５を形成するための錫ドープ酸化インジウム（ＩＴＯ）等の透明電極膜からなり、金属配線層ＳＤＰがソース、ドレインメタル層からなる場合について説明したが、本発明はこれに限定されるものではない。例えば、透明電極層１１５ＰがキャパシタＣｓの下部電極Ｅcaを形成するための錫ドープ酸化インジウム（ＩＴＯ）等の透明電極膜からなり、金属配線層ＳＤＰがトランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層からなるものであってもよい。
【００７４】
以上説明したようなデバイス構造を有する表示パネルにおいて、画像データ（階調電圧Ｖdata）に応じた所定の電流値の発光駆動電流がトランジスタＴｒ１２のドレイン・ソース間に流れて画素電極１１５に供給されることにより、有機ＥＬ素子ＯＥＬが当該画像データに応じた所定の輝度階調で発光動作する。
【００７５】
このとき、有機ＥＬ素子ＯＥＬの画素電極１１５が高い光透過率を有し、対向電極１１７が高い光反射率を有することにより、各画素ＰＩＸの有機ＥＬ層１１６において発光した光は、画素電極１１５を直接透過して、あるいは、対向電極１１７で反射した後、基板１１１を透過して、視野側である基板１１の他面側（図８、図９の図面下方側）に出射される。
【００７６】
＜発光装置の製造方法＞
次に、本実施形態に係る表示パネルを備えた表示装置の製造方法について説明する。
図１０〜図１６は、本実施形態に係る表示装置の製造方法を示す工程断面図である。ここでは、図示の都合上、図８、図９に示したパネル基板１１０の各部の断面のうち、一部を抜き出して、便宜的に隣接するように配置して示した。図中、（VIIIＤ−VIIIＤ断面）、（IXＦ−IXＦ断面）、（IXＧ−IXＧ断面）は、各々図８、図９に示した各断面構造における工程断面を示す。
【００７７】
上述した表示装置１００の製造方法は、まず、図１０（ａ）〜図１２（ｂ）に示すように、ガラス基板等の基板１１１の一面側（図面上面側）に、上述した発光駆動回路ＤＣ（図６（ａ）、図７参照）を構成するトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、選択ラインＬｓ、電源ラインＬａ、データラインＬｄが形成される。
【００７８】
具体的には、まず、図７、図１０（ａ）に示すように、透明な基板１１１の一面側に設定された各画素ＰＩＸのＥＬ素子形成領域Ｒelに対応する領域ごとに、キャパシタＣｓの下部電極Ｅcaが形成される。ここで、下部電極Ｅcaは、基板１１１上に錫ドープ酸化インジウム（ＩＴＯ）等の透明な電極材料からなる透明電極膜を成膜後、フォトリソグラフィ法を用いてパターニングすることにより形成される。
【００７９】
次いで、図７、図１０（ｂ）に示すように、基板１１１上に成膜されたゲートメタル層を、フォトリソグラフィ法を用いてパターニングすることにより、表示エリア１２０の各画素ＰＩＸの画素形成領域Ｒpx内に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄが同時に形成される。なお、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄを形成するためのゲートメタル層は、例えばアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）合金、もしくは、モリブデン−ニオブ（ＭｏＮｂ）合金をターゲットとして用いたスパッタリング法等により形成される。
【００８０】
次いで、図１０（ｃ）に示すように、基板１１１上に窒化シリコン等からなるゲート絶縁膜１１２、真性アモルファスシリコン等からなる半導体膜ＳＭＣｘ、窒化シリコン等からなる絶縁膜を連続的に成膜する。その後、最上層の窒化シリコン等の絶縁膜を、フォトリソグラフィ法を用いてパターニングすることにより、図１０（ｃ）に示すように、半導体膜ＳＭＣｘ上であって、ゲート電極Ｔｒ１１ｇ及びＴｒ１２ｇに対応する各領域に、チャネル保護層ＢＬを形成する。
【００８１】
次いで、図１１（ａ）に示すように、基板１１１上にｎ型アモルファスシリコン等からなる不純物層ＯＨＭｘを成膜する。その後、図１１（ｂ）に示すように、フォトリソグラフィ法を用いて、不純物層ＯＨＭｘ及び半導体膜ＳＭＣｘを一括してパターニングすることにより、後述するトランジスタＴｒ１１及びＴｒ１２の形成領域（デバイスエリア）を画定する。
【００８２】
次いで、図７、図１１（ｃ）に示すように、トランジスタＴｒ１１のソース、ドレインとなる領域の不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１１２を一括してパターニングすることにより、ゲート絶縁膜１１２の下層の下部電極Ｅca及びデータラインＬｄの所定の位置の上面が露出するコンタクトホールＨＬ３及びＨＬ２を形成する。また、このとき、少なくともパネル基板１１０のドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpを含む、表示エリア１２０以外の所定の領域の不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１１２を一括してパターニングすることにより、基板１１１を露出させる。
【００８３】
次いで、図７、図１２（ａ）に示すように、基板１１１上に錫ドープ酸化インジウム（ＩＴＯ）等からなる透明電極膜を例えば５０ｎｍの膜厚で成膜後、フォトリソグラフィ法を用いてパターニングすることにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelの絶縁膜１１２上に、例えば矩形状の平面形状を有する画素電極１１５を形成する。これにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelにおいて、ゲート絶縁膜１１２を介して、下部電極Ｅcaと画素電極１１５とが対向して配置されたキャパシタＣｓが形成される。すなわち、画素電極１１５は、有機ＥＬ素子ＯＥＬのアノード電極であるとともに、下部電極Ｅcaに対向する上部電極Ｅcbとして兼用され、また、ゲート絶縁膜１１２は、誘電体層として兼用される。また、このとき、ドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの基板１１１上に、例えば矩形状の平面形状を有する透明電極層１１５Ｐを同時に形成する。
【００８４】
次いで、基板１１１上にソース、ドレインメタル層を成膜後、フォトリソグラフィ法を用いて、当該ソース、ドレインメタル層をパターニングする。これにより、図１２（ｂ）に示すように、少なくともトランジスタＴｒ１１、Ｔｒ１２の各半導体層ＳＭＣの両端部上に、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが形成される。ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄは、チャネル保護層ＢＬを挟んで対向するとともに、オーミック接続のための不純物層ＯＨＭを介して、各半導体層ＳＭＣ上に形成される。これにより、基板１１１上に、トランジスタＴｒ１１、Ｔｒ１２が形成される。ここで、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、上述したコンタクトホールＨＬ３を介して下部電極Ｅcaに直接接続され、ドレイン電極Ｔｒ１１ｄは、コンタクトホールＨＬ２を介して、データラインＬｄに直接接続される。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、その一部が画素電極１１５上に延在して直接接続される。
【００８５】
また、このソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する工程においては、選択ラインＬｓ、及び、電源ラインＬａも同時に形成される。ここで、選択ラインＬｓは、図７に示したように、上述したコンタクトホールＨＬ１を介してトランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに直接接続される。また、電源ラインＬａは、図７に示したように、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄと一体的に形成される。なお、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、選択ラインＬｓ、電源ラインＬａを形成するためのソース、ドレインメタル層は、ゲートメタル層と同様に、例えばアルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）合金、もしくは、モリブデン−ニオブ（ＭｏＮｂ）合金をターゲットとして用いたスパッタリング法等により形成される。ソース、ドレインメタル層として、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）合金を用いる場合には、例えば４００ｎｍの膜厚で形成し、また、モリブデン−ニオブ（ＭｏＮｂ）合金を用いる場合には、例えば１８０ｎｍの膜厚で形成する。また、このとき、パネル基板１１０のドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの基板１１１上に形成された透明電極層１１５Ｐの縁辺部に沿って、例えば枠状の平面形状を有し、かつ、当該透明電極層１１５Ｐに電気的に接続する金属配線層ＳＤＰも同時に形成される。また、図５に示したように、金属配線層ＳＤＰと一体的に形成される引き出し配線Ｌｒや接続配線Ｌｑも同時に形成される。
【００８６】
次いで、基板１１１上に、窒化シリコン等からなる絶縁膜１１３を形成する。その後、当該絶縁膜１１３をパターニングして、図１３（ａ）に示すように、上記画素電極１１５が露出する開口部を形成する。このとき、ドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの絶縁膜１１３を同時に除去し、少なくとも透明電極層１１５Ｐを露出させる。
【００８７】
次いで、基板１１１上に、例えばポリイミド系やアクリル系等の感光性の有機樹脂材料を塗布して樹脂層を形成した後、当該樹脂層をパターニングすることにより、図１３（ｂ）に示すように、少なくとも表示エリア１２０に隔壁層１１４を形成する。ここで、隔壁層１１４は、基板１１１の一面側に連続的に突出するとともに、各画素ＰＩＸの画素電極１１５が露出する開口部を有している。これにより、各画素形成領域Ｒpxにおいて、隔壁層１１４に形成された開口部、すなわち図７、図８に示したように、隔壁層１１４の側壁１１４ｅ及び絶縁膜１１３により囲まれ、画素電極１１５が露出する領域が各画素ＰＩＸのＥＬ素子形成領域Ｒelとして画定される。
【００８８】
次いで、基板１１１を純水で洗浄した後、例えば酸素プラズマ処理又はＵＶオゾン処理等を施すことにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１１５の表面を、後述する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する処理を施す。このように、隔壁層１１４及び絶縁膜１１３により有機化合物含有液を塗布する領域（ＥＬ素子形成領域Ｒel）を画定し、加えて、各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素電極１１５表面を親液化することにより、後述するように、有機化合物含有液をノズルプリンティング法やインクジェット法を用いて塗布し、有機ＥＬ層１１６の発光層（電子輸送性発光層１１６ｂ）を形成する場合であっても、隣接して配置される異なる色の画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを抑制することができる。したがって、カラー表示に対応したパネル基板１１０を製造する場合であっても、隣接画素相互の混色を防止して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料の塗り分けを良好に行うことができる。
【００８９】
次いで、図１４に示すように、表示エリア１２０の各画素ＰＩＸのＥＬ素子形成領域Ｒelに露出する画素電極１１５上に、例えば正孔輸送層（担体輸送層）１１６ａ及び電子輸送性発光層（担体輸送層）１１６ｂが積層形成された有機ＥＬ層（発光機能層）１１６を形成する。
【００９０】
まず、各画素ＰＩＸのＥＬ素子形成領域Ｒelに対して、連続した溶液（液流）を吐出するノズルプリンティング（又はノズルコート）法、又は、互いに分離した不連続の複数の液滴を所定位置に吐出するインクジェット法等を用いて、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて画素電極１１５上に正孔輸送層１１６ａを形成する。
【００９１】
具体的には、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、ＥＬ素子形成領域Ｒelに塗布する。その後、基板１１１が載置されているステージを１００℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１１５上にのみ有機高分子系の正孔輸送材料を定着させて、正孔輸送層１１６ａを形成する。
【００９２】
次いで、各ＥＬ素子形成領域Ｒelに形成された正孔輸送層１１６ａ上に、ノズルプリンティング法又はインクジェット法等を用いて、電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（担体輸送層）１１６ｂを形成する。
【００９３】
具体的には、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した０．１ｗｔ％〜５ｗｔ％の溶液を、上記正孔輸送層１１６ａ上に塗布する。その後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層１１６ａ上に有機高分子系の電子輸送性発光材料を定着させて、電子輸送性発光層１１６ｂを形成する。
【００９４】
次いで、図１５に示すように、上記隔壁層１１４及び有機ＥＬ層１１６（正孔輸送層１１６ａ及び電子輸送性発光層１１６ｂ）が形成された表示エリア１２０を含む領域に、光反射特性を有し、各画素ＰＩＸの有機ＥＬ層１１６を介して画素電極１１５に対向する、共通の対向電極（カソード電極）１１７を形成する。ここで、対向電極１１７は、例えば真空蒸着法を用いて、蒸着マスクを介して純アルミニウムからなる電極層を基板１１１上に成膜することにより形成される。
【００９５】
次いで、図１６に示すように、上記対向電極１１７が形成された基板１１１上に、例えばシリコン酸化膜やシリコン窒化膜等からなり、封止層となる保護絶縁膜（オーバーコート膜）１１８を例えば４００ｎｍの膜厚で成膜する。その後、少なくともドライバチップ１３０の搭載領域Ｒdr及びフィルム基板１４０の接続領域Ｒfpの保護絶縁膜１１８をパターニングして、透明電極層１１５Ｐを露出させる開口部１１８ｈを形成する。これにより、搭載領域Ｒdrに配列されるチップ接続端子１０ａ、１０ｂ、及び、接続領域Ｒfpに配列される外部接続端子１０ｃが形成される。これにより、図４〜図９に示した表示装置１００（パネル基板１１０）が完成する。なお、パネル基板１１０の表示エリア１２０は、上記保護絶縁膜１１８に加えて、又は、保護絶縁膜１１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を基板１１１に対向して接合するものであってもよい。
【００９６】
このように、本実施形態においては、ドライバチップ１３０の搭載領域Ｒdrに配列されるチップ接続端子１０ａ、１０ｂや、フィルム基板１４０の接続領域Ｒfpに配列される外部接続端子１０ｃが、例えば発光駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２や有機ＥＬ素子ＯＥＬを構成する各層を形成する際の製造プロセスにおいて同時に形成される。すなわち、本実施形態によれば、製造工程の大幅な変更や工程数の増加を伴うことなく、図１、図２に示した接続端子と同等の構造を有するチップ接続端子１０ａ、１０ｂや外部接続端子１０ｃを作製することができる。
【００９７】
したがって、本実施形態に係る表示装置（発光装置）によれば、パネル基板１１０の機能検査の際に、検査装置の検査針とチップ接続端子１０ａ、１０ｂや外部接続端子１０ｃとのアライメントを行う際に、検査針が接触するコンタクト部（保護絶縁膜１１８の開口部１１８ｈ内に露出する透明電極層１１５Ｐ部分）と、その周辺の金属配線層ＳＤＰとの透光性（光透過率）が異なるので、両者のコントラスト比からコンタクト部を識別しやすく、かつ、コンタクト部を透視して検査針の位置を正確に把握することができる。これにより、本実施形態によれば、アライメントを迅速かつ精度良く行うことができる。また、本実施形態によれば、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃのコンタクト部が透明であるので、検査針がコンタクト部に接触しているかどうかを正確に判断することができる。さらに、本実施形態によれば、コンタクト部となる透明電極層１１５Ｐの縁辺部に金属配線層ＳＤＰが接続されているので、接触抵抗を低減することができる。
【００９８】
なお、上述した実施形態においては、選択ラインＬｓ及び電源ラインＬａを単層の金属配線層により形成した場合について説明したが、本発明はこれに限定されるものではない。本発明は、例えば選択ラインＬｓ及び電源ラインＬａを、２層以上の金属配線層が積層形成、又は、平行して配設された配線構造を有するものであってもよい。この場合、選択ラインＬｓ及び電源ラインＬａの下層側の金属配線層を形成する際に、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃの透明電極層１１５Ｐの縁辺部に設けられる金属配線層ＳＤＰ及び引き出し配線Ｌｒ、接続配線Ｌｑを同時に形成し、選択ラインＬｓ及び電源ラインＬａの上層側の金属配線層を形成する際に、上記金属配線層ＳＤＰ及び引き出し配線Ｌｒ、接続配線Ｌｑ上にさらに金属層（図２に示した金属層１３ｂに相当する）を同時に積層形成することにより、図２に示した接続端子１０と同等の構造を有するチップ接続端子１０ａ、１０ｂや外部接続端子１０ｃを作製することができる。これにより、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃ、引き出し配線Ｌｒ、接続配線Ｌｑにおける配線抵抗を低減することができるとともに、マイグレーションを低減することができる。
【００９９】
また、本実施形態においては、チップ接続端子１０ａ、１０ｂや外部接続端子１０ｃを構成する透明電極層１１５Ｐを、有機ＥＬ素子ＯＥＬの画素電極１１５と同時に形成し、また、金属配線層ＳＤＰを、トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと同時に形成する場合について説明した。本発明はこれに限定されるものではなく、例えば透明電極層１１５Ｐを、キャパシタＣｓの下部電極Ｅcaと同時に形成し、また、金属配線層ＳＤＰを、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同時に形成するものであってもよい。
【０１００】
＜電子機器＞
次に、上述した実施形態に係る表示装置（本発明に係る回路基板を備えた発光装置）を適用した電子機器について図面を参照して説明する。
【０１０１】
上述した実施形態に示したように、有機ＥＬ素子ＯＥＬを有する各画素ＰＩＸが２次元配列されたパネル基板１１０を備える表示装置１００は、例えばデジタルカメラや薄型テレビジョン、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器の表示デバイスとして良好に適用できるものである。
【０１０２】
図１７は、本発明に係る発光装置を適用したデジタルカメラの構成例を示す斜視図であり、図１８は、本発明に係る発光装置を適用した薄型テレビジョンの構成例を示す斜視図であり、図１９は、本発明に係る発光装置を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図２０は、本発明に係る発光装置を適用した携帯電話の構成例を示す図である。
【０１０３】
図１７において、デジタルカメラ２１０は、大別して、本体部２１１と、レンズ部２１２と、操作部２１３と、上述した各実施形態に示した表示装置１００を備える表示部２１４と、シャッターボタン２１５とを備えている。これによれば、表示部２１４における機能検査を適切に行うことができるので、製品の品質や信頼性が高いデジタルカメラ２１０を適用することができる。
【０１０４】
また、図１８において、薄型テレビジョン２２０は、大別して、本体部２２１と、上述した実施形態に示した表示装置１００を備える表示部２２２と、操作用コントローラ（リモコン）２２３と、を備えている。これによれば、表示部２２２における機能検査を適切に行うことができるので、製品の品質や信頼性が高い薄型テレビジョン２２０を適用することができる。
【０１０５】
また、図１９において、パーソナルコンピュータ２３０は、大別して、本体部２３１と、キーボード２３２と、上述した実施形態に示した表示装置１００を備える表示部２３３とを備えている。この場合においても、表示部２３３における機能検査を適切に行うことができるので、製品の品質や信頼性が高いパーソナルコンピュータ２３０を適用することができる。
【０１０６】
また、図２０において、携帯電話２４０は、大別して、操作部２４１と、受話口２４２と、送話口２４３と、上述した実施形態に示した表示装置１００を備える表示部２４４とを備えている。この場合においても、表示部２４４における機能検査を適切に行うことができるので、製品の品質や信頼性が高い携帯電話２４０を適用することができる。
【０１０７】
なお、上述した各電子機器においては、本発明に係る回路基板を適用したパネル基板を、表示装置に適用した場合について詳しく説明したが、本発明はこれに限定されるものではない。本発明に係る回路基板及び発光装置は、例えば発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用するものであってもよい。
【符号の説明】
【０１０８】
１０ 接続端子
１０ａ、１０ｂ チップ接続端子
１０ｃ 外部接続端子
１１ 基板
１２ 透明電極層
１３ 金属配線層
１３ａ、１３ｂ 金属層
２１ 保護絶縁膜
１００ 表示装置
１１０ パネル基板
１２０ 表示エリア
１３０ ドライバチップ
１４０ フィルム基板
ＰＩＸ 画素
Ｒpx 画素形成領域
Ｒel ＥＬ素子形成領域
ＯＥＬ 有機ＥＬ素子
Ｔｒ１１、Ｔｒ１２、Ｔｒ２１〜Ｔｒ２３ トランジスタ
Ｃｓ キャパシタ
Ｌｓ 選択ライン
Ｌａ 電源ライン
Ｌｄ データライン
【特許請求の範囲】
【請求項１】
複数の画素が配列されたパネル基板を備えた発光装置において、
前記パネル基板は、基板上に設けられ、所定の平面形状を有する第１の導電層と、第１の導電層上に設けられ、前記第１の導電層の一部が露出するような開口部が形成された第２の導電層と、を有する接続端子を備え、
前記第１の導電層は、前記第２の導電層よりも高い光透過率を有することを特徴とする発光装置。
【請求項２】
前記第２の導電層は、前記第１の導電層と前記第１の導電層の縁辺部のみで重なっていることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記第１の導電層は、透明電極材料からなり、前記第２の導電層は、遮光性を有する金属材料からなることを特徴とする請求項１又は２に記載の発光装置。
【請求項４】
前記複数の画素は、各々、発光素子と、前記発光素子を所定の輝度階調で発光動作させる画素回路と、を備え、
前記第１の導電層は、前記発光素子を構成する透明電極層と同層に設けられ、前記第２の導電層は、前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に設けられていることを特徴とする請求項１乃至３のいずれか一項に記載の発光装置。
【請求項５】
前記発光装置は前記複数の画素が配列された表示エリアに、少なくとも、
前記表示エリアの行方向に配設された複数の選択ラインと、
前記表示エリアの列方向に配設された複数のデータラインと、
を備え、
少なくとも、前記選択ラインに選択信号を印加して、前記選択ラインに接続された前記画素を選択状態に設定する選択駆動回路、及び、画像データに基づく階調信号を生成して、前記データラインを介して前記選択状態に設定された前記画素に供給するデータ駆動回路が、前記接続端子を介して前記パネル基板に電気的に接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の発光装置。
【請求項６】
前記第２の導電層は２層以上の積層構造を備えることを特徴とする請求項１乃至５のいずれか一項に記載の発光装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の発光装置が実装されてなることを特徴とする電子機器。
【請求項８】
発光素子と画素回路とを有する複数の画素が配列された発光パネルを備えた発光装置の製造方法において、
前記発光素子を構成する透明電極層と同層に、所定の平面形状を有する第１の導電層を形成する工程と、
前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に、前記第１の導電層の縁辺部のみで前記第１の導電層と重なっている第２の導電層を形成する工程と、
少なくとも前記第２の導電層を被覆するとともに、前記第１の導電層が露出する開口部を有する保護絶縁膜を形成する工程と、
を有することを特徴とする発光装置の製造方法。
【請求項１】
複数の画素が配列されたパネル基板を備えた発光装置において、
前記パネル基板は、基板上に設けられ、所定の平面形状を有する第１の導電層と、第１の導電層上に設けられ、前記第１の導電層の一部が露出するような開口部が形成された第２の導電層と、を有する接続端子を備え、
前記第１の導電層は、前記第２の導電層よりも高い光透過率を有することを特徴とする発光装置。
【請求項２】
前記第２の導電層は、前記第１の導電層と前記第１の導電層の縁辺部のみで重なっていることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記第１の導電層は、透明電極材料からなり、前記第２の導電層は、遮光性を有する金属材料からなることを特徴とする請求項１又は２に記載の発光装置。
【請求項４】
前記複数の画素は、各々、発光素子と、前記発光素子を所定の輝度階調で発光動作させる画素回路と、を備え、
前記第１の導電層は、前記発光素子を構成する透明電極層と同層に設けられ、前記第２の導電層は、前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に設けられていることを特徴とする請求項１乃至３のいずれか一項に記載の発光装置。
【請求項５】
前記発光装置は前記複数の画素が配列された表示エリアに、少なくとも、
前記表示エリアの行方向に配設された複数の選択ラインと、
前記表示エリアの列方向に配設された複数のデータラインと、
を備え、
少なくとも、前記選択ラインに選択信号を印加して、前記選択ラインに接続された前記画素を選択状態に設定する選択駆動回路、及び、画像データに基づく階調信号を生成して、前記データラインを介して前記選択状態に設定された前記画素に供給するデータ駆動回路が、前記接続端子を介して前記パネル基板に電気的に接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の発光装置。
【請求項６】
前記第２の導電層は２層以上の積層構造を備えることを特徴とする請求項１乃至５のいずれか一項に記載の発光装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の発光装置が実装されてなることを特徴とする電子機器。
【請求項８】
発光素子と画素回路とを有する複数の画素が配列された発光パネルを備えた発光装置の製造方法において、
前記発光素子を構成する透明電極層と同層に、所定の平面形状を有する第１の導電層を形成する工程と、
前記画素回路に設けられる薄膜トランジスタを構成する金属電極層と同層に、前記第１の導電層の縁辺部のみで前記第１の導電層と重なっている第２の導電層を形成する工程と、
少なくとも前記第２の導電層を被覆するとともに、前記第１の導電層が露出する開口部を有する保護絶縁膜を形成する工程と、
を有することを特徴とする発光装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１１−１９１６０６（Ｐ２０１１−１９１６０６Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５８９２５（Ｐ２０１０−５８９２５）
【出願日】平成２２年３月１６日（２０１０．３．１６）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１６日（２０１０．３．１６）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]