直列接続された電圧駆動型半導体素子の駆動装置
【課題】 直列接続された素子を備えた電力変換装置において、素子をばらつきなく同時にオン・オフさせるために、これら素子のゲート線をコアにより磁気結合させてスイッチングタイミングをバランスさせる方法において、コアを励磁したエネルギーを如何に高速にリセットする。
【解決手段】 直列接続された電圧駆動型半導体素子３、４と、これらの電圧駆動型半導体素子をオン・オフするためのゲート駆動回路１、２と、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコア５で磁気結合した半導体スイッチ回路において、各電圧駆動型半導体素子をターンオンまたはターンオフする時のゲート駆動回路のゲート抵抗値１５、１７、２５、２７を、これらが定常状態になった後、より大きな抵抗値１６、１８、２６、２８を用いるように切替える抵抗値切替え手段を備え、前記コアの消磁を短時間に行う。
【解決手段】 直列接続された電圧駆動型半導体素子３、４と、これらの電圧駆動型半導体素子をオン・オフするためのゲート駆動回路１、２と、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコア５で磁気結合した半導体スイッチ回路において、各電圧駆動型半導体素子をターンオンまたはターンオフする時のゲート駆動回路のゲート抵抗値１５、１７、２５、２７を、これらが定常状態になった後、より大きな抵抗値１６、１８、２６、２８を用いるように切替える抵抗値切替え手段を備え、前記コアの消磁を短時間に行う。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数個直列接続された電圧駆動型半導体素子（以下、素子と略する）の素子電圧をバランスさせるためにゲートに磁気結合用磁性体を有する場合の駆動方式に関する。
【背景技術】
【０００２】
直列接続された素子を備えた電力変換装置において、素子をばらつきなく同時にオン・オフさせるために、これら素子のゲート線をコアにより磁気結合させてスイッチングタイミングをバランスさせる方法がある（特許文献1参照）。この方法を適用した時の動作を、図５に示すように素子が２個直列接続されている半導体スイッチ回路を例に説明する。
この回路において、３、４がＩＧＢＴで、直列接続されている。また、１Ａ、２Ａは、それぞれＩＧＢＴ３、４のゲート駆動回路であり、お互いのゲート線は、コア５によって磁気結合されている。磁気結合させるには、図６の例のようにそれぞれのゲート線を同じコアに巻き付ける方法が知られている。これにより、ＩＧＢＴ３のゲート電流Ｉｇ１が流れるとコア５にはΦ１の磁束が発生し、これがゲート駆動回路２ＡとＩＧＢＴ４間のゲート線を横切る。同様に、ゲート電流Ｉｇ２が流れるとΦ２の磁束が発生し、これがゲート駆動回路１ＡとＩＧＢＴ３間のゲート線を横切る。これらの動作によって各ゲート線が磁気結合される。この時、コア５へのゲート線の巻数Ｎ１、Ｎ２を等しくしてＩｇ１＝Ｉｇ２の時に|Φ１|＝|Φ２|となるようにし、Ｉｇ１とＩｇ２が同極性の時に、Φ１とΦ２が逆極性となるように巻き方向を決める。
【０００３】
このような構成におけるターンオフ時の回路動作例を、図８に基づいて説明する。
図８（ａ）がＩＧＢＴ３と４のターンオフのタイミングが同時の場合の動作波形である。それぞれのゲート（Ｇ）−ミッタ（Ｅ）間電圧波形ＶＧＥ（３），ＶＧＥ（４）はほぼ等しくなる。ＩＧＢＴのＧ−Ｅ間は図７に示すように等価的にコンデンサＣｉｅｓと見なすことができるため、図８（ａ）のようにＩｇ１、Ｉｇ２には同波形で過渡的にＣｉｅｓの放電電流が流れる。この時、コア５の巻線Ｎ１に流れる電流Ｉｇ１と巻線Ｎ２に流れる電流Ｉｇ２の極性とレベルが同じとなり、磁束Φ１とΦ２は同レベルで逆極性となるためコアに発生する磁束はΦ１とΦ２が互いに打ち消しあい零となる。そのため、磁気結合はせず、電流Ｉｇ１とＩｇ２はそれぞれのＣｉｅｓから放電電流として流れ続ける。
次に、図８（ｂ）に示すようにＩＧＢＴ３と４のターンオフタイミングがアンバランスした時（この場合、素子３が先にターンオフ）、すなわち電流Ｉｇ１がＩｇ２よりも先に流れ出した時、|Φ１|＞|Φ２|となるため、磁性体には |Φ１−Φ２|の磁束が発生し、コア５が励磁されてゲート線が磁気結合され、コア５の端子間には図９に示す向きに電圧Vc1、Vc2が発生する。この電圧は、ゲート電流Ｉｇ１に対しては減少する方向に、Ｉｇ２に対しては増加する方向に印加され、Ｉｇ１＝Ｉｇ２となるように動作する。
【０００４】
以上の方法により、ＩＧＢＴ３と４のターンオフタイミングのゲート電流を一致させる方向にコア５が動作して、スイッチングタイミングをバランスさせることができる。これは、ターンオンタイミングのばらつき抑制に対しても同様に有効に動作する。
【特許文献１】特開２００２−２０４５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の方法によってスイッチングタイミングをバランスさせた場合の問題点は、ゲート駆動回路１Ａと２Ａの回路モードが同じになった時に、コア５を励磁したエネルギーを如何に高速にリセットするかである。即ちリセット電流の振動が減衰してリセットが終了するまでにかかる時間を如何に短縮するかである。ここで、コアを磁気リセットする際の回路動作について説明する。
図９にターンオフ動作時のコアのリセット時におけるゲート駆動回路内部の回路を含めた等価回路を、図１０に各部波形例を示す。
この回路では簡単化のため、コアの漏れインダクタンスは無視する。ここで、１Ａ、２Ａはゲート駆動回路、１０Ａ、２０Ａはパルス分配回路、１１，２１はゲート駆動回路の順バイアス用トランジスタ、１３および２３が逆バイアス用トランジスタ、１５、２５がオン用ゲート抵抗、１７、２７がオフ用ゲート抵抗、１９Ｆ、２９Ｆが順バイアス用電源、１９Ｒ、２９Ｒが逆バイアス用電源、Lmがコアの励磁インダクタンス、Ｃｉｅｓ１及びＣｉｅｓ２がＩＧＢＴ３及び４の入力容量である。ゲート駆動回路１Ａが２Ａより先に逆バイアス状態、即ちトランジスタ１３がトランジスタ２３より先にオンすると、図１１に示すように励磁電流Ｉｍが流れてコアが励磁され、Ｖｃ１、Ｖｃ２の電圧が印加される。
次にゲート駆動回路２Ａが逆バイアス状態となりゲート駆動回路１Ａと２Ａの回路モードが同じになると、コアがリセット動作に入る。この時、図１２のように励磁電流Ｉｍの経路は経路１と経路２に分流する。等価回路は図１３のようになり、励磁インダクタンスＬｍとＩＧＢＴ３、４の入力容量Ｃｉｅｓ１、Ｃｉｅｓ２によって振動して、それぞれのゲート抵抗１７、２７によって減衰する。しかし通常ゲート抵抗は数Ω程度であるため、振動が減衰するまで長い時間がかかってしまう。即ち、コアがリセットされるまで長い時間がかかることとなり、素子のスイッチング周波数が高くなると、コアがリセットされる前に励磁され、電圧バランス効果の低下や、コアの飽和といった可能性がある。
【０００６】
従って、この発明の課題は、コアに励磁されたエネルギーを、短時間でリセットすることである。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、請求項１の発明では、直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためのゲート駆動回路と、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、各電圧駆動型半導体素子をターンオンまたはターンオフする時のゲート抵抗値を、これらが定常状態になった後、より大きな抵抗値に切替える抵抗値切替え手段を備え、前記コアの消磁を短時間に行うようにする。
請求項２の発明においては、前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチを交互に切替える方式である。
また、請求項３の発明においては、前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチの同時オンと選択的オンを切替える方式である。
【発明の効果】
【０００８】
本発明によれば、電圧駆動型半導体素子を多数個直列接続し、これらの素子の電圧アンバランスを抑制するために、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、スイッチング終了後にゲート抵抗値を切替える回路を付加することでコアのリセットを短時間で行え、スイッチング周波数の高い変換回路においても、コアを飽和させることなく動作させることができ、直列素子の電圧アンバランスの生じない直列接続を実現できる。
【発明を実施するための最良の形態】
【０００９】
本発明の要点は、電圧駆動型半導体素子を多数個直列接続し、これらの素子の電圧アンバランスを抑制するために、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、ターンオンあるいはターンオフ時のゲート抵抗値をスイッチング終了後に抵抗値の大きな抵抗に切替え、コアのリセットを短時間で行うようにした点である。
【実施例１】
【００１０】
本発明の第１の実施例を図１〜図３に示す。図１の回路構成は、図９に示す従来のゲート駆動回路に、新たにトランジスタと抵抗の直列回路を付加したものである。即ち、ゲート駆動回路１においては、従来のトランジスタ１１と抵抗１５の直列回路と並列にトランジスタ１２と抵抗１６の直列回路を、従来のトランジスタ１３と抵抗１７の直列回路と並列にトランジスタ１４と抵抗１８の直列回路を、各々接続し、ゲート駆動回路２においては、従来のトランジスタ２１と抵抗２５の直列回路と並列にトランジスタ２２と抵抗２６の直列回路を、従来のトランジスタ２３と抵抗２７の直列回路と並列にトランジスタ２４と抵抗２８の直列回路を、各々接続した回路構成である。ここで、抵抗１６、２６の抵抗値は抵抗１５、２５の抵抗値に比べ各々十分大きく選定する。また、抵抗１８、２８の抵抗値は抵抗１７、２７の抵抗値に比べ各々十分大きく選定する。
【００１１】
この回路の等価回路を図２に、各部動作を図３に示す。ＩＧＢＴのオフ動作時を例に、ゲート駆動回路１を用いて回路動作を説明する。図３に示すように、オフ用トランジスタ１３、１４がオンする時の動作を３つのモード（モード１〜モード３）に分けて説明する。モード１は各ゲート信号のタイミングにアンバランスが発生している期間、モード２はモード１の後、各ＩＧＢＴが定常状態になるまでの期間、モード３はゲート抵抗を切替えてコアをリセットする期間である。モード１ではゲートタイミングを同調するように、コア５の巻線に電圧Ｖｃ１、Ｖｃ２が発生する。その後、モード２になるとコアがリセット動作を始める。
従来技術で説明したように、この回路の状態ではリセットの経路で振動が継続するため、ＩＧＢＴが定常状態になった後、トランジスタ１３をオフ、トランジスタ１４をオンとする。抵抗１８はコアのリセット経路において、振動が継続しないような十分大きな抵抗値とすることで、コア５の巻線端子電圧Ｖｃ１、Ｖｃ２は図３の実線波形のように急速に減衰し、短時間でコアをリセットすることができる。オン動作の場合も同様にトランジスタ１１、１２を切替えることでコアのリセットを短時間に行うことができる。また、ゲート駆動回路２についても同様の動作となる。
【実施例２】
【００１２】
図４は本発明の第２の実施例を示す動作波形である。第１の実施例と回路構成は同じであるが、トランジスタの制御動作が異なる。
図４に回路動作を示す。第１の実施例では、抵抗値を切替える場合、二つのトランジスタ１３、１４を選択的に動作させているが、本実施例では、二つのトランジスタの同時オンで小さな抵抗値を、選択的オンで大きな抵抗値を作り出している。抵抗値の小さな抵抗は一般には電力用であり、小電力用で抵抗値の小さな抵抗はメーカの標準系列品からは選択しにくいという課題があるが、本方式を適用することにより、解決できる。
図４の動作例は、オン動作からオフ動作へ移行する時にはトランジスタ１３と１４を同時にオンさせ、ＩＧＢＴが定常状態になった後、トランジスタ１３をオフさせる方式である。即ち、抵抗１７と１８を並列接続して小さな抵抗値を作り出している。
【産業上の利用可能性】
【００１３】
本発明は、電圧駆動型スイッチング素子を直列接続や並列接続して、電力変換回路を構成する高圧の変換装置や大容量の変換装置への適用が可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例を示す回路構成
【図２】図１の等価回路
【図３】図２の第１の動作例
【図４】図２の第２の動作例
【図５】従来例を示す回路図
【図６】磁気結合を実現する構造例
【図７】ＩＧＢＴのゲート・エミッタ間等価回路
【図８】ターンオフ時の回路動作例
【図９】図５の等価回路
【図１０】コアリセット時の動作波形
【図１１】ゲート駆動回路１Ａが逆バイアス状態となった時の回路動作
【図１２】ゲート駆動回路１Ａ、２Ａが共に逆バイアス状態となった時の回路動作
【図１３】図１２の等価回路
【符号の説明】
【００１５】
１、２、１Ａ、２Ａ・・・ゲート駆動回路 ３、４・・・ＩＧＢＴ
５・・・コア １０、２０、１０Ａ、２０Ａ・・・パルス分配回路
１１〜１４、２１〜２４・・・トランジスタ
１５〜１８、２５〜２８・・・抵抗 １９、２９・・・ゲート駆動電源
１９Ｆ、２９Ｆ・・・順バイアス用電源
１９Ｒ、２９Ｒ・・・逆バイアス用電源
【技術分野】
【０００１】
この発明は、複数個直列接続された電圧駆動型半導体素子（以下、素子と略する）の素子電圧をバランスさせるためにゲートに磁気結合用磁性体を有する場合の駆動方式に関する。
【背景技術】
【０００２】
直列接続された素子を備えた電力変換装置において、素子をばらつきなく同時にオン・オフさせるために、これら素子のゲート線をコアにより磁気結合させてスイッチングタイミングをバランスさせる方法がある（特許文献1参照）。この方法を適用した時の動作を、図５に示すように素子が２個直列接続されている半導体スイッチ回路を例に説明する。
この回路において、３、４がＩＧＢＴで、直列接続されている。また、１Ａ、２Ａは、それぞれＩＧＢＴ３、４のゲート駆動回路であり、お互いのゲート線は、コア５によって磁気結合されている。磁気結合させるには、図６の例のようにそれぞれのゲート線を同じコアに巻き付ける方法が知られている。これにより、ＩＧＢＴ３のゲート電流Ｉｇ１が流れるとコア５にはΦ１の磁束が発生し、これがゲート駆動回路２ＡとＩＧＢＴ４間のゲート線を横切る。同様に、ゲート電流Ｉｇ２が流れるとΦ２の磁束が発生し、これがゲート駆動回路１ＡとＩＧＢＴ３間のゲート線を横切る。これらの動作によって各ゲート線が磁気結合される。この時、コア５へのゲート線の巻数Ｎ１、Ｎ２を等しくしてＩｇ１＝Ｉｇ２の時に|Φ１|＝|Φ２|となるようにし、Ｉｇ１とＩｇ２が同極性の時に、Φ１とΦ２が逆極性となるように巻き方向を決める。
【０００３】
このような構成におけるターンオフ時の回路動作例を、図８に基づいて説明する。
図８（ａ）がＩＧＢＴ３と４のターンオフのタイミングが同時の場合の動作波形である。それぞれのゲート（Ｇ）−ミッタ（Ｅ）間電圧波形ＶＧＥ（３），ＶＧＥ（４）はほぼ等しくなる。ＩＧＢＴのＧ−Ｅ間は図７に示すように等価的にコンデンサＣｉｅｓと見なすことができるため、図８（ａ）のようにＩｇ１、Ｉｇ２には同波形で過渡的にＣｉｅｓの放電電流が流れる。この時、コア５の巻線Ｎ１に流れる電流Ｉｇ１と巻線Ｎ２に流れる電流Ｉｇ２の極性とレベルが同じとなり、磁束Φ１とΦ２は同レベルで逆極性となるためコアに発生する磁束はΦ１とΦ２が互いに打ち消しあい零となる。そのため、磁気結合はせず、電流Ｉｇ１とＩｇ２はそれぞれのＣｉｅｓから放電電流として流れ続ける。
次に、図８（ｂ）に示すようにＩＧＢＴ３と４のターンオフタイミングがアンバランスした時（この場合、素子３が先にターンオフ）、すなわち電流Ｉｇ１がＩｇ２よりも先に流れ出した時、|Φ１|＞|Φ２|となるため、磁性体には |Φ１−Φ２|の磁束が発生し、コア５が励磁されてゲート線が磁気結合され、コア５の端子間には図９に示す向きに電圧Vc1、Vc2が発生する。この電圧は、ゲート電流Ｉｇ１に対しては減少する方向に、Ｉｇ２に対しては増加する方向に印加され、Ｉｇ１＝Ｉｇ２となるように動作する。
【０００４】
以上の方法により、ＩＧＢＴ３と４のターンオフタイミングのゲート電流を一致させる方向にコア５が動作して、スイッチングタイミングをバランスさせることができる。これは、ターンオンタイミングのばらつき抑制に対しても同様に有効に動作する。
【特許文献１】特開２００２−２０４５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の方法によってスイッチングタイミングをバランスさせた場合の問題点は、ゲート駆動回路１Ａと２Ａの回路モードが同じになった時に、コア５を励磁したエネルギーを如何に高速にリセットするかである。即ちリセット電流の振動が減衰してリセットが終了するまでにかかる時間を如何に短縮するかである。ここで、コアを磁気リセットする際の回路動作について説明する。
図９にターンオフ動作時のコアのリセット時におけるゲート駆動回路内部の回路を含めた等価回路を、図１０に各部波形例を示す。
この回路では簡単化のため、コアの漏れインダクタンスは無視する。ここで、１Ａ、２Ａはゲート駆動回路、１０Ａ、２０Ａはパルス分配回路、１１，２１はゲート駆動回路の順バイアス用トランジスタ、１３および２３が逆バイアス用トランジスタ、１５、２５がオン用ゲート抵抗、１７、２７がオフ用ゲート抵抗、１９Ｆ、２９Ｆが順バイアス用電源、１９Ｒ、２９Ｒが逆バイアス用電源、Lmがコアの励磁インダクタンス、Ｃｉｅｓ１及びＣｉｅｓ２がＩＧＢＴ３及び４の入力容量である。ゲート駆動回路１Ａが２Ａより先に逆バイアス状態、即ちトランジスタ１３がトランジスタ２３より先にオンすると、図１１に示すように励磁電流Ｉｍが流れてコアが励磁され、Ｖｃ１、Ｖｃ２の電圧が印加される。
次にゲート駆動回路２Ａが逆バイアス状態となりゲート駆動回路１Ａと２Ａの回路モードが同じになると、コアがリセット動作に入る。この時、図１２のように励磁電流Ｉｍの経路は経路１と経路２に分流する。等価回路は図１３のようになり、励磁インダクタンスＬｍとＩＧＢＴ３、４の入力容量Ｃｉｅｓ１、Ｃｉｅｓ２によって振動して、それぞれのゲート抵抗１７、２７によって減衰する。しかし通常ゲート抵抗は数Ω程度であるため、振動が減衰するまで長い時間がかかってしまう。即ち、コアがリセットされるまで長い時間がかかることとなり、素子のスイッチング周波数が高くなると、コアがリセットされる前に励磁され、電圧バランス効果の低下や、コアの飽和といった可能性がある。
【０００６】
従って、この発明の課題は、コアに励磁されたエネルギーを、短時間でリセットすることである。
【課題を解決するための手段】
【０００７】
上述の課題を解決するため、請求項１の発明では、直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためのゲート駆動回路と、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、各電圧駆動型半導体素子をターンオンまたはターンオフする時のゲート抵抗値を、これらが定常状態になった後、より大きな抵抗値に切替える抵抗値切替え手段を備え、前記コアの消磁を短時間に行うようにする。
請求項２の発明においては、前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチを交互に切替える方式である。
また、請求項３の発明においては、前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチの同時オンと選択的オンを切替える方式である。
【発明の効果】
【０００８】
本発明によれば、電圧駆動型半導体素子を多数個直列接続し、これらの素子の電圧アンバランスを抑制するために、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、スイッチング終了後にゲート抵抗値を切替える回路を付加することでコアのリセットを短時間で行え、スイッチング周波数の高い変換回路においても、コアを飽和させることなく動作させることができ、直列素子の電圧アンバランスの生じない直列接続を実現できる。
【発明を実施するための最良の形態】
【０００９】
本発明の要点は、電圧駆動型半導体素子を多数個直列接続し、これらの素子の電圧アンバランスを抑制するために、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、ターンオンあるいはターンオフ時のゲート抵抗値をスイッチング終了後に抵抗値の大きな抵抗に切替え、コアのリセットを短時間で行うようにした点である。
【実施例１】
【００１０】
本発明の第１の実施例を図１〜図３に示す。図１の回路構成は、図９に示す従来のゲート駆動回路に、新たにトランジスタと抵抗の直列回路を付加したものである。即ち、ゲート駆動回路１においては、従来のトランジスタ１１と抵抗１５の直列回路と並列にトランジスタ１２と抵抗１６の直列回路を、従来のトランジスタ１３と抵抗１７の直列回路と並列にトランジスタ１４と抵抗１８の直列回路を、各々接続し、ゲート駆動回路２においては、従来のトランジスタ２１と抵抗２５の直列回路と並列にトランジスタ２２と抵抗２６の直列回路を、従来のトランジスタ２３と抵抗２７の直列回路と並列にトランジスタ２４と抵抗２８の直列回路を、各々接続した回路構成である。ここで、抵抗１６、２６の抵抗値は抵抗１５、２５の抵抗値に比べ各々十分大きく選定する。また、抵抗１８、２８の抵抗値は抵抗１７、２７の抵抗値に比べ各々十分大きく選定する。
【００１１】
この回路の等価回路を図２に、各部動作を図３に示す。ＩＧＢＴのオフ動作時を例に、ゲート駆動回路１を用いて回路動作を説明する。図３に示すように、オフ用トランジスタ１３、１４がオンする時の動作を３つのモード（モード１〜モード３）に分けて説明する。モード１は各ゲート信号のタイミングにアンバランスが発生している期間、モード２はモード１の後、各ＩＧＢＴが定常状態になるまでの期間、モード３はゲート抵抗を切替えてコアをリセットする期間である。モード１ではゲートタイミングを同調するように、コア５の巻線に電圧Ｖｃ１、Ｖｃ２が発生する。その後、モード２になるとコアがリセット動作を始める。
従来技術で説明したように、この回路の状態ではリセットの経路で振動が継続するため、ＩＧＢＴが定常状態になった後、トランジスタ１３をオフ、トランジスタ１４をオンとする。抵抗１８はコアのリセット経路において、振動が継続しないような十分大きな抵抗値とすることで、コア５の巻線端子電圧Ｖｃ１、Ｖｃ２は図３の実線波形のように急速に減衰し、短時間でコアをリセットすることができる。オン動作の場合も同様にトランジスタ１１、１２を切替えることでコアのリセットを短時間に行うことができる。また、ゲート駆動回路２についても同様の動作となる。
【実施例２】
【００１２】
図４は本発明の第２の実施例を示す動作波形である。第１の実施例と回路構成は同じであるが、トランジスタの制御動作が異なる。
図４に回路動作を示す。第１の実施例では、抵抗値を切替える場合、二つのトランジスタ１３、１４を選択的に動作させているが、本実施例では、二つのトランジスタの同時オンで小さな抵抗値を、選択的オンで大きな抵抗値を作り出している。抵抗値の小さな抵抗は一般には電力用であり、小電力用で抵抗値の小さな抵抗はメーカの標準系列品からは選択しにくいという課題があるが、本方式を適用することにより、解決できる。
図４の動作例は、オン動作からオフ動作へ移行する時にはトランジスタ１３と１４を同時にオンさせ、ＩＧＢＴが定常状態になった後、トランジスタ１３をオフさせる方式である。即ち、抵抗１７と１８を並列接続して小さな抵抗値を作り出している。
【産業上の利用可能性】
【００１３】
本発明は、電圧駆動型スイッチング素子を直列接続や並列接続して、電力変換回路を構成する高圧の変換装置や大容量の変換装置への適用が可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例を示す回路構成
【図２】図１の等価回路
【図３】図２の第１の動作例
【図４】図２の第２の動作例
【図５】従来例を示す回路図
【図６】磁気結合を実現する構造例
【図７】ＩＧＢＴのゲート・エミッタ間等価回路
【図８】ターンオフ時の回路動作例
【図９】図５の等価回路
【図１０】コアリセット時の動作波形
【図１１】ゲート駆動回路１Ａが逆バイアス状態となった時の回路動作
【図１２】ゲート駆動回路１Ａ、２Ａが共に逆バイアス状態となった時の回路動作
【図１３】図１２の等価回路
【符号の説明】
【００１５】
１、２、１Ａ、２Ａ・・・ゲート駆動回路 ３、４・・・ＩＧＢＴ
５・・・コア １０、２０、１０Ａ、２０Ａ・・・パルス分配回路
１１〜１４、２１〜２４・・・トランジスタ
１５〜１８、２５〜２８・・・抵抗 １９、２９・・・ゲート駆動電源
１９Ｆ、２９Ｆ・・・順バイアス用電源
１９Ｒ、２９Ｒ・・・逆バイアス用電源
【特許請求の範囲】
【請求項１】
直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためのゲート駆動回路と、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、各電圧駆動型半導体素子をターンオンまたはターンオフする時のゲート抵抗値を、これらが定常状態になった後、より大きな抵抗値に切替える抵抗値切替え手段を備え、前記コアの消磁を短時間に行うことを特徴とする、直列接続された電圧駆動型半導体素子の駆動回路。
【請求項２】
前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチを交互に切替える方式であることを特徴とする、請求項1に記載の直列接続された電圧駆動型半導体素子の駆動回路。
【請求項３】
前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチの同時オンと選択的オンを切替える方式であることを特徴とする、請求項1に記載の直列接続された電圧駆動型半導体素子の駆動回路。
【請求項１】
直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするためのゲート駆動回路と、各ゲート駆動回路からの信号を同調するためにゲート線を互いにコアで磁気結合した半導体スイッチ回路において、各電圧駆動型半導体素子をターンオンまたはターンオフする時のゲート抵抗値を、これらが定常状態になった後、より大きな抵抗値に切替える抵抗値切替え手段を備え、前記コアの消磁を短時間に行うことを特徴とする、直列接続された電圧駆動型半導体素子の駆動回路。
【請求項２】
前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチを交互に切替える方式であることを特徴とする、請求項1に記載の直列接続された電圧駆動型半導体素子の駆動回路。
【請求項３】
前記抵抗値切替え手段は、半導体スイッチと抵抗の直列回路を並列接続し、半導体スイッチの同時オンと選択的オンを切替える方式であることを特徴とする、請求項1に記載の直列接続された電圧駆動型半導体素子の駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００７−２８７０５（Ｐ２００７−２８７０５Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−２０３０７４（Ｐ２００５−２０３０７４）
【出願日】平成１７年７月１２日（２００５．７．１２）
【出願人】（０００００５２３４）富士電機ホールディングス株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１７年７月１２日（２００５．７．１２）
【出願人】（０００００５２３４）富士電機ホールディングス株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]