磁気−デジタル変換器、回転センサ及び回転角センサ
【課題】磁気抵抗の変化を従来技術に比較して小規模な回路で高精度なデジタル値として得ることができる磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサを提供する。
【解決手段】磁気−デジタル変換器は、接地された接続点で互い接続された1対の磁気抵抗素子であって、上記接続点に接続された各第1の端子と、接地されない各第2の端子とを有し、磁界の変化を示す1対の信号を各第2の端子から出力する1対の磁気抵抗素子と、上記1対の磁気抵抗素子からそれぞれ出力される1対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段と、上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタとを備えて構成される。
【解決手段】磁気−デジタル変換器は、接地された接続点で互い接続された1対の磁気抵抗素子であって、上記接続点に接続された各第1の端子と、接地されない各第2の端子とを有し、磁界の変化を示す1対の信号を各第2の端子から出力する1対の磁気抵抗素子と、上記1対の磁気抵抗素子からそれぞれ出力される1対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段と、上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタとを備えて構成される。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、例えば相補型金属酸化膜半導体(Complementary Metal Oxide Semiconductor;以下、CMOSという。)集積回路(Integrated Circuit;以下、ICという。)と磁気抵抗素子を用いたICチップにおいて、磁界の変化をデジタル値として出力する磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサに関する。
【背景技術】
【0002】
車載センサは、物理量を検知するセンサ素子と、センサ用特性用途用IC(Application Specific Integrated Circuit;以下、ASICという。)を中心とした部品とを備えて構成される。例えば、自動車などの回転を検出する回転センサ素子には、レゾルバを用いたもの、磁気抵抗素子を用いたものや、光エンコーダを用いたものなど、様々な方式がある。
【0003】
このセンサ素子を制御し、出力を検知して変換するセンサASICは、計装アンプなどの増幅器や帯域制限フィルタ、バッファ、発振器、A/D変換器及びコンパレータを備えて構成される。このようなASICは回路規模が大きく、チップ単価が高くなる傾向がある。このASICの用いられる環境は、車両用エンジンの側に配置されることもあり、広い温度範囲と大きな電磁ノイズにさらされた上で動作することが求められる。また、車載センサではコスト低減の要求が厳しく、このような広い温度範囲で動作し、ノイズに強く、検出感度が高いセンサASICが望まれている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3331709号公報
【特許文献2】米国特許第6362618号明細書
【特許文献3】米国特許第7358880号明細書
【非特許文献】
【0005】
【非特許文献1】アナログデバイセズ社,「低価格低消費電力の計装アンプ−AD620データシート」,2004年。
【発明の概要】
【発明が解決しようとする課題】
【0006】
例えば、特許文献1においては、簡単な構成にて、増幅したセンサ信号の振幅を許容範囲内にすることができるセンサ信号処理装置(以下、第1の従来例という。)が開示されている。当該センサ信号処理装置は、主として、磁気抵抗センサ素子部、バッファ、増幅器、オフセット電圧補正回路及び信号処理回路を備えて構成される。ここで、ギヤに対向配置された1対の磁気抵抗素子を有し、ギヤの回転に伴って1対の磁気抵抗素子の中点の電圧が変化して回転角センサから信号が出力される。回転角センサからの信号は増幅器に入力される。増幅器の出力端子は第1及び第2のコンパレータにそれぞれ接続され、増幅器からの出力信号は第1及び第2のコンパレータにてそれぞれ3.8V及び0.2Vと比較される。増幅器の出力信号が3.8Vあるいは0.2Vから外れると、1対のMOSトランジスタがオンしてコンデンサが充電又は放電される。この充放電によるコンデンサの電位の変化に伴いオペアンプを介して増幅器の基準電圧が変更される。以上のように構成された第1の従来例では、歯車がセンサの前を通過する情報を2値化して出力する回路では、回転方向の情報を出力できない一方で、オペアンプが5つも使用されており、回路規模が大きいという問題点があった。
【0007】
また、例えば、非特許文献1においては、アナログデバイセズ社製のAD620型計装アンプを用いて構成された5V単電源で動作する圧力モニタ回路(以下、第2の従来例という。)が開示されている。この回路は、一般の抵抗性センサ素子用フロントエンド回路の一例であって、センサ素子で抵抗ブリッジを構成して、外部の力の変化に応じた抵抗値の変化を電圧に変換する。その電圧は計装アンプを介してA/D変換器に入力される。以上のように構成された第2の従来例では、このアンプとA/D変換器の間には、帯域制限や利得の向上のためにバッファやフィルタを挿入することも多く、当該センサ素子のためのフロントエンド回路の規模は大きくなることが多いという問題点があった。
【0008】
さらに、例えば、特許文献2においては、磁気センサの1つである、ホールセンサのセンサフロントエンド回路(以下、第3の従来例という。)が開示されている。このセンサは、磁気フィールドを測定するためにブリッジ接続された4個のホール素子を備えて構成され、ホールプレートを有する。ホールプレートは4つの端子を持ち、2つの端子は電流供給に、2つの端子はホール電圧の取り出しに用いる。ホールセンサの後段に縦続接続された2段のアンプが接続され、その後段にA/D変換器が設けられる。ここで、初段のアンプは、ホール素子の電圧を差動電流に変換するトランスコンダクタンスアンプ(Operational Transconductance Amplifier;以下、OTAという。)であり、2段目のアンプは、OTAやオペアンプと同じ構成をしており、差動のキャパシタを並列に備えており、差動電流を積分する。作成された電圧は、A/D変換器にてデジタイズされて、測定値としてのホール素子の電圧のデジタル値となる。このデジタル値は、D/A変換器により反対側に戻す信号となる。D/A変換器の電流は、ホールプレートの内部の抵抗を反対方向に戻す電圧となる。その結果、アンプの入力でのホール電圧測定系では、決まった時間を超えて0Vとなる。さらに、反対側に戻す信号はホール電圧を補填するので、ΔΣの原理によりA/D変換器のデジタル出力はホール電圧となる。
【0009】
以上のように構成された第3の従来例では、ホールセンサのブリッジの電圧(ホールプレートの2つの端子の電圧)を増幅器で増幅し、積分した後、量子化器で信号を量子化する。量子化した信号はD/A変換器で増幅器の前で加算する。この第3の従来例の構成の特徴は、センサ素子をΔΣ変調器の制御ループの中に組み込んだことにあるが、ホールセンサ素子の出力電圧を別の増幅器で積分する。従って、ホールセンサ素子の出力電圧に対する利得を制御しやすい反面、増幅器の数が増えて冗長な構成を有するという問題点があった。
【0010】
またさらに、例えば、特許文献3においては、磁気センサインターフェイス回路のフロントエンド回路(以下、第4の従来例という。)が開示されている。ホールセンサにはバイアス電流が供給され、当該ホールセンサは他の磁気抵抗素子と置き換え可能である。当該ホールセンサからの出力電圧は増幅器に入力され、その増幅器はオフセット電圧と1/fノイズを除去できるチョッパアンプもしくは通常の増幅器である。当該増幅器からの出力電圧はループフィルタ及び量子化器を介して出力されてA/D変換結果を得る。量子化器からの出力電圧はD/A変換器により電流に変換された後、磁気的帰還電流ループコイルに帰還される。ここで、ループコイルの軸は、ホールセンサの磁界の感知軸に軸あわせされる。上記量子化器はノイズシェイピングの波形を生成するので、ホールセンサの磁界は、ホールセンサの出力電圧の変化に対応する変化を生じる。このようにして、当該回路はループコイルの磁界とホールセンサの磁界との間で誘導結合を有するΔΣ変調器ループ回路を構成する。
【0011】
第4の従来例において、もし強磁性素材や常磁性素材がループコイルの近辺に無ければ、ループコイルの磁界特性は線形であるので、このような閉ループ変換回路は、ホールセンサの磁界強度での変化から量子化器の出力電圧の変化までを良く定義された伝達関数を有する。D/A変換器により示される帰還動作とループコイルより、量子化器の出力電圧の平均値は、ホールセンサの外部の磁界を反映し、ループコイルで生じるその磁界とホールセンサのオフセットは、ΔΣ変調器ループの動作によりキャンセルされる。量子化器の出力電圧はデジタルデシメーションフィルタにより間引きとフィルタがされて、ホールセンサの外部磁界の大きさと等しいデジタル値が得られる。
【0012】
以上のように構成された第4の従来例では、ブリッジ接続されたホールセンサからの出力電圧を増幅器で増幅した後ループフィルタに入力するように構成されているので、やはり回路規模が大きくなる。さらに、帰還回路のためのループコイルのサイズも大きく、このループコイルを駆動するD/A変換器のサイズも大きくなる。従って、このような磁気抵抗変化の検出回路においては、増幅器やフィルタといった回路規模が大きいアナログ回路を多数集積する必要があった。このようなアナログ回路はオフセット電圧を生じるために、高精度に磁気抵抗変化を検出するには補正回路を必要とし、さらに回路規模が大きくなるという問題点もあった。
【0013】
本発明の目的は以上の問題点を解決し、磁気抵抗の変化を従来技術に比較して小規模な回路で高精度なデジタル値として得ることができる磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサを提供することにある。
【課題を解決するための手段】
【0014】
本発明に係る磁気−デジタル変換器は、
接地された接続点で互いに接続された1対の磁気抵抗素子であって、上記接続点に接続された各第1の端子と、接地されない各第2の端子とを有し、磁界の変化を示す1対の信号を出力する1対の第1の磁気抵抗素子と、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段と、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタとを備えたことを特徴とする。
【発明の効果】
【0015】
従って、本発明によれば、1対の磁気抵抗素子の各抵抗の変化を直接にデジタル信号に変換するために、デジタル信号処理を用いることにより、トランジスタ、抵抗及び容量の製造誤差、温度変化や電源ノイズの影響のない磁気−デジタル変換器を実現できる。また、従来例のように磁気抵抗素子をブリッジ構成にする必要がないため、磁気抵抗素子自身の消費電力も低減できる。さらに、磁気抵抗素子の出力信号の精度を向上させるには、このΔΣ変調手段のクロックの周波数を向上させることとで実現できる。またさらに、磁気抵抗素子として、通常の磁気抵抗素子ではなく、巨大磁気抵抗素子、もしくはトンネル磁気抵抗素子で構成することにより、さらに高精度な磁気−デジタル変換器を実現できる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施の形態1に係る磁気−デジタル変換器の構成を示す回路図である。
【図2】本発明の実施の形態2に係る磁気−デジタル変換器の構成を示す回路図である。
【図3】本発明の実施の形態3に係る高精度型磁気−デジタル変換器の構成を示す回路図である。
【図4】本発明の実施の形態4に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。
【図5】図4の低歪み型磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図6】本発明の実施の形態4の変形例に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。
【図7】本発明の実施の形態5に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図8】本発明の実施の形態5の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図9】本発明の実施の形態6に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図10】本発明の実施の形態6の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図11】本発明の実施の形態7に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図12】本発明の実施の形態7の変形例に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図13】図11及び図12の磁気センサからの正回転出力信号50aを示す信号波形図である。
【図14】図11及び図12の磁気センサからの逆回転出力信号50bを示す信号波形図である。
【図15】図11及び図12の磁気センサからの出力信号において正回転出力信号50aから逆回転出力信号50bに変化したときの信号波形図である。
【図16】本発明の実施の形態8に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図17】図16の磁気センサを用いた回転センサの構成を示すブロック図である。
【図18】図17の磁気センサを用いた回転センサにおいて正回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図である。
【図19】図17の磁気センサを用いた回転センサにおいて逆回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図である。
【図20】本発明の実施の形態9に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。
【図21】本発明の実施の形態9の変形例に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。
【図22】図20及び図21の磁気センサからの出力信号を示す信号波形図である。
【図23】本発明の実施の形態10に係る磁気センサを用いた回転角センサの構成を示す斜視図である。
【図24】図23の磁気センサを用いた回転センサの構成を示すブロック図である。
【図25】図24の回転センサにおける各磁気センサ71,72からの出力信号S71,S72を示す信号波形図である。
【発明を実施するための形態】
【0017】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【0018】
実施の形態1.
図1は本発明の実施の形態1に係る磁気−デジタル変換器の構成を示す回路図である。図1において、互いに直列に接続されかつ当該接続点が接地された磁気抵抗素子41,42にて構成される1対の磁気抵抗素子対31からの2つの出力電流信号に対して1次のΔΣ変調器20によりΔΣ変調を行った後、デジタルフィルタ6によりPDM(Pulse Density Modulation)変調信号(ΔΣ変調信号ともいう。)から必要な周波数帯域成分だけを抜き出し、最終的に必要な分解能のデジタル出力信号に変換して出力することを特徴としている。ここで、ΔΣ変調器20は、積分キャパシタCLP1,CLN1と、差動増幅器1と、量子化コンパレータ2と、1対の1ビットD/A変換器3,4と、相補スイッチS1P〜S4P,S1N〜S4N及びサンプリングキャパシタC1P,C1Nからなるスイッチトキャパシタ回路5とを備えて構成される。
【0019】
図1において、磁気変化を検出してそれを示す1対の信号を出力する磁気抵抗素子は41,42それぞれ磁気変化に応答して変化する抵抗値Rvp1,Rvn1を有し、磁気抵抗素子41,42はそれらの一方の端子で互いに接続されかつ接地される。磁気抵抗素子41の非接地側の他方の端子は差動増幅器1の反転入力端子に接続され、磁気抵抗素子42の他方の端子は差動増幅器1の非反転入力端子に接続される。差動増幅器1からの差動出力電圧信号は量子化コンパレータ2により所定の複数のしきい値電圧を用いて量子化された後、量子化後の差動デジタル信号(上記PDM変調信号又はΔΣ変調信号である。)がデジタルフィルタ6に出力されるとともに、1対の1ビットD/A変換器3,4を介してスイッチトキャパシタ回路5に出力される。スイッチトキャパシタ回路5は公知の通りスイッチトキャパシタ(スイッチドキャパシタフィルタともいう。)の処理を行うことにより等価的な抵抗を実現し、差動増幅器1とともにいわゆる積分器11を構成する。ここで、スイッチ回路5は互いに反転関係を有する1対のクロック信号に応答して公知の通り動作し、スイッチS1P,S3P,S1N,S3Nがオフする一方、スイッチS2P,S4P,S2N,S4Nがオンする第1の期間において、1ビットD/A変換器3,4からの各電圧信号の電荷がそれぞれキャパシタC1P,C1Nに充電された後、次いで、スイッチS1P,S3P,S1N,S3Nがオンする一方、スイッチS2P,S4P,S2N,S4Nがオフする第2の期間において、キャパシタC1P,C1Nに充電された電荷による各電流がそれぞれ差動増幅器1の非反転入力端子及び反転入力端子に流れて、磁気抵抗素子41,42からの各電流から減算される。デジタルフィルタ6は入力されるPDM変調信号から必要な周波数帯域成分だけを抜き出し、最終的に必要な分解能のデジタル出力信号(磁界の変化を示す)に変換して出力する。
【0020】
上述の第1乃至第4の従来例に係るセンサインターフェイス回路では4個の磁気抵抗素子をブリッジ構成にし、ブリッジ構成からなる磁気センサからの出力電圧を用いて磁界変化のデジタル値を得ていた。これに対して、図1の回路では、1対の磁気抵抗素子41,42の他方の各端子はそれぞれ、差動増幅器1の反転入力端子及び非反転入力端子に接続されることにより、抵抗値変化を示す電流が当該差動増幅器1の仮想接地点Vmp1・Vmn1に入力される。
【0021】
以上のように構成された磁気−デジタル変換器の回路の動作について以下に説明する。
【0022】
図1の差動増幅器1の仮想接地点Vmp1,Vmn1(反転入力端子及び非反転入力端子)では、磁気抵抗素子41,42の抵抗値Rvp1,Rvn1の変化に応じて流れ込む電流が変化する。これらの抵抗値Rvp1,Rvn1の変化による電流の増加又は減少は、D/A変換器3,4及びスイッチトキャパシタ回路5によって転送される電荷だけ減少されて、差動増幅器1の仮想接地点Vmp1,Vmn1の各電位は接地電圧(=(Vdd−Vss)/2)に戻される(ここで、Vddは増幅器トランジスタのドレイン側の電源正電圧であり、Vssはそのソース側の電源負電圧である)。このスイッチトキャパシタ回路5の動作に必要なPDM変調信号はコンパレータ2より量子化されてスイッチトキャパシタ回路5に入力される。この一連の回路の動作はノイズシェイピング動作を行うことになり、このPDM変調信号は磁気抵抗素子41,42の抵抗値Rvp1,Rvn1の変化を示している。このPDM変調信号にはその周波数成分のうち高域成分にノイズシェイピング動作で移動した量子化雑音があるため、デジタルフィルタ6でこれらの雑音を除去することで、磁気抵抗素子41,42の抵抗値Rvp1,Rvn1の変化に対応する所望の磁界変化を示す信号を取り出し、所望精度の磁界変化のデジタル値を得ることができる。
【0023】
以上のように構成された磁気−デジタル変換器においては、磁気抵抗素子41,42以外に抵抗を用いず、相補スイッチS1P〜S4P,S1N〜S4NとサンプリングキャパシタC1P,C1Nを備えて構成されたスイッチドキャパシタ回路5により他のアナログ回路ブロックが構成されているため、アナログ回路ブロックのサイズが小さくできる。さらに、キャパシタは相対的な製造ばらつきが小さいので、従来技術に比較して高精度で磁界の変化を直接にデジタル値に変換することができる磁気−デジタル変換器(およびそれを用いて磁気センサ)を実現することができる。
【0024】
以上の実施の形態において、図1のコンパレータ2と1対の1ビットD/A変換器3,4との回路を用いて構成しているが、本発明はこれに限らず、例えば2ビット又は3ビットなどの数ビットのA/D変換器及びD/A変換器との回路を用いて構成してもよい。その場合、磁気変化を検知するΔΣ変調器20の磁気検出能力を高めることができるとともに、積分器11を構成するスイッチドキャパシタ回路5の個数を増やさなくても高精度化することもできる。また、スイッチトキャパシタ回路5に供給するクロックの周波数を高くすることにより、オーバサンプリング比が大きくなり、磁界の変化をさらに高精度で測定することができる。
【0025】
また、以上の実施の形態において、磁気抵抗素子41,42を用いているが、本発明はこれに限らず、巨大磁気抵抗素子(GMR素子)もしくはトンネル磁気抵抗素子(TMR素子)を用いてもよい。これにより、磁気変化の検出能力(より大きな磁気変化を検出する能力)を、磁気抵抗素子41,42を用いた場合に比較して高くすることができる。また、製造プロセスの都合上、CMOS−ICの上に磁気抵抗膜を形成できない場合は、別途、別のチップに磁気抵抗膜を積層してPADを設け、CMOS−ICとワイヤボンディングを介して接続してもよい。
【0026】
実施の形態2.
図2は本発明の実施の形態2に係る磁気−デジタル変換器の構成を示す回路図である。実施の形態2に係る磁気−デジタル変換器は、図1の実施の形態1に係る磁気−デジタル変換器に比較して、スイッチトキャパシタ回路5に代えて、入力信号を減衰させる抵抗Rfp,Rfnを備えたことを特徴とし、差動増幅器1とコンパレータ2と1対のD/A変換器3,4と抵抗Rfp,Rfnとを備えてΔΣ変調器20Aを構成している。ここで、D/A変換器3からのアナログ信号電圧は抵抗Rfnを介して差動増幅器1の非反転入力端子に印加され、D/A変換器4からのアナログ信号電圧は抵抗Rfpを介して差動増幅器1の反転入力端子に印加される。
【0027】
以上のように構成された本実施の形態によれば、主要なアナログ回路ブロックである差動増幅器1及びコンパレータ2を1つずつ用いることになる。さらに、磁気抵抗素子41,42以外にフィードバック部分に一対の抵抗Rfp,Rfnを用いているため、製造ばらつきによる測定精度に関しては実施の形態1より劣るが、相補スイッチS1P〜S4P・S1N〜S4NとサンプリングキャパシタC1P,C1Nを備えて構成されるスイッチトキャパシタ回路5により他のアナログ回路ブロックも構成されているため、アナログ回路ブロックのサイズが小さい、磁界の変化を直接にデジタル値に変換する磁気−デジタル変換器を実現することができる。なお、実施の形態1に係る磁気−デジタル変換器では、ΔΣ変調器20のクロックが遅いと、スイッチトキャパシタ回路5を用いて磁気抵抗素子41,42の電流変化を制御できない可能性があったが、実施の形態2に係る磁気−デジタル変換器の回路では、抵抗Rfp,Rfnを用いることで、実施の形態1に比較して低い動作クロックでも動作できる変換器となっている。
【0028】
実施の形態3.
図3は本発明の実施の形態3に係る高精度型磁気−デジタル変換器の構成を示す回路図である。実施の形態3に係る磁気−デジタル変換器は、図1の実施の形態1に係る磁気−デジタル変換器に比較して、差動増幅器1とコンパレータ2との間に積分器12をさらに備えたことを特徴とする。ここで、積分器12は、
(a)差動増幅器1とコンパレータ2との間にそれぞれ設けられた、スイッチトキャパシタ回路5と同様の回路を有するスイッチトキャパシタ回路5a、及び、積分キャパシタCLP2,CLN2と、差動増幅器1aと、
(b)D/A変換器3,4と増幅器1aとの間に設けられ、スイッチトキャパシタ回路5と同様の回路を有するスイッチトキャパシタ回路5cと
を備えて構成される。
ここで、積分器11,12と、コンパレータ2と、1対のD/A変換器3,4とを備えてΔΣ変調器20Bを構成している。
【0029】
以上のように構成された本実施の形態によれば、主要なアナログ回路ブロックにおいて、2個の差動増幅器1,1aと1個のコンパレータ2を備えて構成される。さらに、磁気抵抗素子41,42以外に抵抗を用いず、相補スイッチS1P〜S4P,S1N〜S4NとサンプリングキャパシタC1P,C1Nにより他のアナログ回路ブロックも構成されている。また、3個のスイッチドキャパシタ回路5,5a,5cを用いることにより2次のΔΣ変調器20Bを構成することにより、ノイズシェイピング動作が向上して、高域に移動する量子化雑音が増えるため、2次ΔΣ変調器20Bの構造を有する回路としてはアナログ回路ブロックが小さく、製造ばらつきに強く、高精度で磁界の変化を直接デジタル値に変換することができる磁気−デジタル変換器を実現することができる。
【0030】
実施の形態4.
図4は本発明の実施の形態4に係る低歪み型磁気−デジタル変換器の構成を示す回路図であり、図5は図4の低歪み型磁気−デジタル変換器における磁気センサの配置を示す斜視図である。実施の形態4に係る磁気−デジタル変換器は、図3の実施の形態3に係る磁気−デジタル変換器に比較して、別の1対の磁気抵抗素子43,44からなる磁気抵抗素子対32を備えたことを特徴とし、その非接地側の各他方の端子はそれぞれ差動増幅器1aの反転入力端子及び非反転入力端子に接続される。ここで、スイッチトキャパシタ回路5a及び差動増幅器1aとにより積分器12を構成する。また、差動増幅器1,1aとスイッチトキャパシタ回路5,5aとコンパレータ2と1対のD/A変換器3,4とを備えてΔΣ変調器20Bを構成している。
【0031】
図5において、半導体基板上に形成されたCMOS−IC(CMOSプロセスで製造された集積回路(IC)チップ又は集積半導体回路装置をいう。)10のおもて表面上に、4個の磁気抵抗素子41〜44が所定の検出方向で磁界の変化を検出可能に並置されて形成されている。ここで、磁気抵抗素子41は電極端子41a,41bを有し、磁気抵抗素子42は電極端子42a,42bを有し、磁気抵抗素子43は電極端子43a,43bを有し、磁気抵抗素子44は電極端子44a,44bを有する。ここで、電極端子41bは電極端子42aに接続されて接地され、電極端子43bは電極端子44aに接続されて接地される。磁気抵抗素子41は例えば電極端子41bから電極端子41aに向う方向が磁界変化の検出方向であり、磁気抵抗素子42は例えば電極端子42bから電極端子42aに向う方向が磁界変化の検出方向であり、磁気抵抗素子43は例えば電極端子43bから電極端子43aに向う方向が磁界変化の検出方向であり、磁気抵抗素子44は例えば電極端子44bから電極端子44aに向う方向が磁界変化の検出方向である。そして、各磁気抵抗素子41〜44の各検出方向が所定の方向に互いに平行となるように、各磁気抵抗素子41〜44が並置して形成される。
【0032】
図6は本発明の実施の形態4の変形例に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。実施の形態4の変形例に係る磁気−デジタル変換器は、図4の実施の形態4に係る磁気−デジタル変換器に比較して、差動増幅器1aとコンパレータ2との間に、別のスイッチトキャパシタ回路5bを備えるとともに、磁気抵抗素子43,44の非接地側の各他方の端子はそれぞれコンパレータ2の反転入力端子及び非反転入力端子に接続される。ここで、差動増幅器1,1aとスイッチトキャパシタ回路5,5a,5bとコンパレータ2と1対のD/A変換器3,4とを備えてΔΣ変調器20Cを構成している。
【0033】
以上のように構成された本実施の形態及びその変形例によれば、別の磁気抵抗素子43,44が接続された差動増幅器1a(実施の形態4)又はコンパレータ2(実施の形態4の変形例)より入力側の積分器12では、磁気抵抗素子由来の信号が生じず量子化雑音のみが積分される。従って、実施の形態1及び2の作用効果に加えて、各積分器11,12の線形性が緩和されるだけでなく、磁気−デジタル変換器自体の線形性が向上し、信号対雑音比(以下、S/N比という。)も向上できる。
【0034】
実施の形態5.
図7は本発明の実施の形態5に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図7において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31の上部に磁石22が配置され、磁石22が上下方向61で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0035】
図8は本発明の実施の形態5の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図8において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31及びCMOS−IC10の下部に磁石22が配置され、磁石22が上下方向62で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0036】
以上のように構成された実施の形態5及びその変形例によれば、磁気−デジタル変換器を搭載した上部もしくは下部の磁石22と、CMOS−IC10との間の距離と磁界(すなわちデジタル値)との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて上下方向の距離を高精度でかつ低コストで測定できる。
【0037】
実施の形態6.
図9は本発明の実施の形態6に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図9において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31の上部に磁石22が配置され、磁石22が左右方向63で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0038】
図10は本発明の実施の形態6の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図10において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31及びCMOS−IC10の下部に磁石22が配置され、磁石22が左右方向64で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0039】
以上のように構成された実施の形態6及びその変形例によれば、磁気−デジタル変換器を搭載したCMOS−IC10の上部もしくは下部の磁石22と、CMOS−IC10との間の距離と磁界(すなわちデジタル値)との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて左右方向の距離を高精度でかつ低コストで測定できる。
【0040】
実施の形態7.
図11は本発明の実施の形態7に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図11において、磁気−デジタル変換器を搭載したCMOS−IC10の裏面に(少なくとも下部であればよい。)磁石22が形成される一方、そのおもて面上に1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31が形成される。磁気抵抗素子対31の上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車25(磁性体歯25aを有する)が磁気抵抗素子対31と磁気的に結合可能であるように所定の間隔だけあけて配置されて、当該歯車25がCMOS−IC10の平面に対して平行な回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対31を備えた磁気−デジタル変換器により検出して歯車25の回転角度を検出し、回転角度に対応するデジタル信号を出力する。
【0041】
図12は本発明の実施の形態7の変形例に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図12において、磁気−デジタル変換器を搭載したCMOS−IC10のおもて面上に1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31が形成される。磁気抵抗素子対31の上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車25が磁気抵抗素子対31と磁気的に結合可能であるように所定の間隔だけあけて配置される。ここで、歯車25の外周には例えば22.5度などの所定の角度毎にS極又はN磁極の磁性体の磁極歯26,27が交互に設けられ、当該歯車25がCMOS−IC10の平面に対して平行な回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対31を備えた磁気−デジタル変換器により検出して歯車25の回転角度を検出し、回転角度に対応するデジタル信号を出力する。
【0042】
次いで、実施の形態7とその変形例の動作について以下に説明する。
【0043】
図13は図11及び図12の磁気センサからの正回転出力信号50aを示す信号波形図である。歯車25の回転が正回転である場合、磁気抵抗素子41,42に交互に歯車25が近づくため、磁気センサの出力信号は、図13に示すように正弦波状の波形となる。
【0044】
図14は図11及び図12の磁気センサからの逆回転出力信号50bを示す信号波形図である。歯車25が逆回転した場合は、図14に示すように磁気センサの出力信号の位相が図13の出力信号に比較して反転する。
【0045】
図15は図11及び図12の磁気センサからの出力信号において正回転出力信号50aから逆回転出力信号50bに変化したときの信号波形図である。すなわち、歯車25が正回転しているときに時刻t1で逆回転が発生した場合、図15に示すように、正弦波が途中で折り返したような波形となる。このように磁気センサは歯車の回転を検出することができる。このような構成によれば、低コストに高精度な回転センサを実現できる。
【0046】
実施の形態8.
図16は本発明の実施の形態8に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図16において、磁気−デジタル変換器を搭載したCMOS−IC10の裏面に磁石22が形成される一方、そのおもて面上に、1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31を備えた磁気センサ51と、別の1対の磁気抵抗素子41A,42Aにてなる磁気抵抗素子対31Aが左右方向で並置して形成される。磁気抵抗素子対31,31Aの上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車25が磁気抵抗素子対31,31Aと磁気的に結合可能であるように所定の間隔だけあけて配置されて、当該歯車25が回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対31,31Aをそれぞれ備えた磁気センサ51,52により検出する。
【0047】
図17は図16の磁気センサを用いた回転センサの構成を示すブロック図である。図17において、歯車25の位相を検知するために位相検知回路53を備える。位相検知回路53は、磁気センサ51からの出力信号S51と、磁気センサ52からの出力信号S52(互いに所定の位相差を有する。)とに基づいて、出力信号S51を最大振幅値で正規化した後の信号値の逆正接値と、出力信号S52を最大振幅値で正規化した後の信号値の逆正接値とを計算して、それらの差を計算することにより、各出力信号S51とS52の位相差として歯車25の回転角度を計算できる。
【0048】
図18は図17の磁気センサを用いた回転センサにおいて正回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図であり、図19は図17の磁気センサを用いた回転センサにおいて逆回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図である。図18に示すように、正回転時は、磁気センサ52からの出力信号S52の波形より磁気センサ51からの出力信号S51の波形がより位相が進んでいるが、逆回転時では、図19に示すように、磁気センサ51からの出力信号S51の波形より磁気センサ52からの出力信号S52の波形の位相が進んでいる。このように、2つの出力信号S51,S52の逆正接値を計算することで、2つの出力信号S51,S52の位相とともに、2つの位相に基づいて回転方向を検出することができる。すなわち、
(a)(出力信号S51の位相(360度表示))−(出力信号S52の位相(360度表示))≧0であれば正回転と判断する。
(b)(出力信号S51の位相(360度表示))−(出力信号S52の位相(360度表示))<0であれば正回転と判断する。
【0049】
以上のように回転センサを構成することで、低コストに高精度な回転方向を検知できる回転センサを実現できる。
【0050】
実施の形態9.
図20は本発明の実施の形態9に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。図20において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31の上部に、長手方向の両端にそれぞれN極及びS極を有する磁石22bが配置され、磁石22bがCMOS−IC10の面に対して垂直な回転軸で矢印81のごとく時計回り又は反時計回りで回転したとき、磁気抵抗素子対31を含む磁気センサを備えた磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0051】
図21は、本発明の実施の形態9の変形例に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。図21において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31及びCMOS−IC10の下部に、長手方向の両端にそれぞれN極及びS極を有する磁石22bが配置され、磁石22bがCMOS−IC10の面に対して垂直な回転軸で矢印82のごとく時計回り又は反時計回りで回転したとき、磁気抵抗素子対31を含む磁気センサを備えた磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0052】
図22は図20及び図21の磁気センサからの出力信号を示す信号波形図である。例えば、磁気抵抗素子対31の各磁気抵抗素子がMR素子又はGMR素子である場合、波形に歪みが生じるが、TMR素子を用いた場合、図22に示すように、正弦波に近い波形が得られる。
【0053】
以上のように構成された実施の形態9及びその変形例によれば、磁気−デジタル変換器を搭載したCMOS−IC10の上部もしくは下部の磁石22bを回転したときのデジタル値と正弦値との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて正弦値を高精度でかつ低コストで出力できる。
【0054】
実施の形態10.
図23は本発明の実施の形態10に係る磁気センサを用いた回転角センサの構成を示す斜視図である。図23において、磁気−デジタル変換器を搭載したCMOS−IC10の裏面に(少なくとも下部であればよい。)磁石22bが形成される一方、そのおもて面上に、それぞれ1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31,31Aが形成される。磁気抵抗素子対31,31Aの各素子自体の磁化方向(例えば長手方向)を互いに直交するようにしておく。磁気抵抗素子対31,31Aの上部に、車輪などの回転軸に取り付けられた磁石22bが磁気抵抗素子対31,31Aと磁気的に結合可能であるように所定の間隔だけあけて配置されて、磁石22bがCMOS−IC10の平面に対して垂直な回転軸を中心として回転する。
【0055】
図24は図23の磁気センサを用いた回転センサの構成を示すブロック図である。図24から明らかなように、上記の磁界の変化を磁気抵抗素子対31,31Aを備えた磁気センサの磁気−デジタル変換器により検出したとき、磁気センサ71からのデジタル出力信号S71は正弦値(sinθ)で変化する一方、磁気センサ72からのデジタル出力信号S72は余弦値(cosθ)で変化する。このとき、回転角検知回路73は、入力されるデジタル出力信号S71,72に基づいて次式を用いて逆正接値を計算することにより回転角θを計算し、回転角θを示すデジタル信号を出力する。
【0056】
θ=tan−1(sinθ/cosθ) (1)
【0057】
図25は図24の回転センサにおける各磁気センサ71,72からの出力信号S71,S72を示す信号波形図である。図25から明らかなように、2つの磁気センサ71,72から正弦値(sinθ)及び余弦値(cosθ)をそれぞれ示すデジタル出力信号S71,S72が出力されている。ここで、磁気抵抗素子対31,31Aの磁化方向が互いに直交しているときのみ、90°の位相差が生じ、図24の位相検知回路73は2つの磁気センサ71,72からのデジタル出力信号S71,S72に基づいて磁石22bの回転角θを算出することができる。
【0058】
以上のように構成された実施の形態9及びその変形例によれば、磁気−デジタル変換器を搭載したCMOS−IC10の上部もしくは下部の磁石31、31aと、CMOS−IC10の出力値の逆正接値を計算することにより、磁気−デジタル変換器からのデジタル値に基づいた磁石22bの回転角を高精度でかつ低コストで測定できる。
【産業上の利用可能性】
【0059】
以上説明したように、本発明によれば、1対の磁気抵抗素子の各抵抗の変化を直接にデジタル信号に変換するために、デジタル信号処理を用いることにより、トランジスタ、抵抗及び容量の製造誤差、温度変化や電源ノイズの影響のない磁気−デジタル変換器を実現できる。また、従来例のように磁気抵抗素子をブリッジ構成にする必要がないため、磁気抵抗素子自身の消費電力も低減できる。さらに、磁気抵抗素子の出力信号の精度を向上させるには、このΔΣ変調手段のクロックの周波数を向上させることとで実現できる。またさらに、磁気抵抗素子として、通常の磁気抵抗素子ではなく、巨大磁気抵抗素子、もしくはトンネル磁気抵抗素子で構成することにより、さらに高精度な磁気−デジタル変換器を実現できる。
【符号の説明】
【0060】
1,1a 差動増幅器、2 コンパレータ、3,4 D/A変換器、5,5a,5c スイッチドキャパシタ回路、6 デジタルフィルタ、10 CMOS−IC、11,12 積分器、20,20A,20B,20C ΔΣ変調器、21 磁気抵抗膜、22,22b 磁石、25 歯車、25a 磁性体歯、26,27 磁極歯、31,32,31A 磁気抵抗素子対、41,42,43,44,41A,42A 磁気抵抗素子、41a,41b,42a,42b,43a,43b,44a,44b 電極端子、51,52,71,72 磁気センサ、53 位相検知回路、73 回転角検知回路、C1P,C1N,CLP1,CLN1,CLP2,CLN2 キャパシタ、Rfn,Rfp 抵抗、S1P〜S4P,S1N〜S4N スイッチ。
【技術分野】
【0001】
この発明は、例えば相補型金属酸化膜半導体(Complementary Metal Oxide Semiconductor;以下、CMOSという。)集積回路(Integrated Circuit;以下、ICという。)と磁気抵抗素子を用いたICチップにおいて、磁界の変化をデジタル値として出力する磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサに関する。
【背景技術】
【0002】
車載センサは、物理量を検知するセンサ素子と、センサ用特性用途用IC(Application Specific Integrated Circuit;以下、ASICという。)を中心とした部品とを備えて構成される。例えば、自動車などの回転を検出する回転センサ素子には、レゾルバを用いたもの、磁気抵抗素子を用いたものや、光エンコーダを用いたものなど、様々な方式がある。
【0003】
このセンサ素子を制御し、出力を検知して変換するセンサASICは、計装アンプなどの増幅器や帯域制限フィルタ、バッファ、発振器、A/D変換器及びコンパレータを備えて構成される。このようなASICは回路規模が大きく、チップ単価が高くなる傾向がある。このASICの用いられる環境は、車両用エンジンの側に配置されることもあり、広い温度範囲と大きな電磁ノイズにさらされた上で動作することが求められる。また、車載センサではコスト低減の要求が厳しく、このような広い温度範囲で動作し、ノイズに強く、検出感度が高いセンサASICが望まれている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第3331709号公報
【特許文献2】米国特許第6362618号明細書
【特許文献3】米国特許第7358880号明細書
【非特許文献】
【0005】
【非特許文献1】アナログデバイセズ社,「低価格低消費電力の計装アンプ−AD620データシート」,2004年。
【発明の概要】
【発明が解決しようとする課題】
【0006】
例えば、特許文献1においては、簡単な構成にて、増幅したセンサ信号の振幅を許容範囲内にすることができるセンサ信号処理装置(以下、第1の従来例という。)が開示されている。当該センサ信号処理装置は、主として、磁気抵抗センサ素子部、バッファ、増幅器、オフセット電圧補正回路及び信号処理回路を備えて構成される。ここで、ギヤに対向配置された1対の磁気抵抗素子を有し、ギヤの回転に伴って1対の磁気抵抗素子の中点の電圧が変化して回転角センサから信号が出力される。回転角センサからの信号は増幅器に入力される。増幅器の出力端子は第1及び第2のコンパレータにそれぞれ接続され、増幅器からの出力信号は第1及び第2のコンパレータにてそれぞれ3.8V及び0.2Vと比較される。増幅器の出力信号が3.8Vあるいは0.2Vから外れると、1対のMOSトランジスタがオンしてコンデンサが充電又は放電される。この充放電によるコンデンサの電位の変化に伴いオペアンプを介して増幅器の基準電圧が変更される。以上のように構成された第1の従来例では、歯車がセンサの前を通過する情報を2値化して出力する回路では、回転方向の情報を出力できない一方で、オペアンプが5つも使用されており、回路規模が大きいという問題点があった。
【0007】
また、例えば、非特許文献1においては、アナログデバイセズ社製のAD620型計装アンプを用いて構成された5V単電源で動作する圧力モニタ回路(以下、第2の従来例という。)が開示されている。この回路は、一般の抵抗性センサ素子用フロントエンド回路の一例であって、センサ素子で抵抗ブリッジを構成して、外部の力の変化に応じた抵抗値の変化を電圧に変換する。その電圧は計装アンプを介してA/D変換器に入力される。以上のように構成された第2の従来例では、このアンプとA/D変換器の間には、帯域制限や利得の向上のためにバッファやフィルタを挿入することも多く、当該センサ素子のためのフロントエンド回路の規模は大きくなることが多いという問題点があった。
【0008】
さらに、例えば、特許文献2においては、磁気センサの1つである、ホールセンサのセンサフロントエンド回路(以下、第3の従来例という。)が開示されている。このセンサは、磁気フィールドを測定するためにブリッジ接続された4個のホール素子を備えて構成され、ホールプレートを有する。ホールプレートは4つの端子を持ち、2つの端子は電流供給に、2つの端子はホール電圧の取り出しに用いる。ホールセンサの後段に縦続接続された2段のアンプが接続され、その後段にA/D変換器が設けられる。ここで、初段のアンプは、ホール素子の電圧を差動電流に変換するトランスコンダクタンスアンプ(Operational Transconductance Amplifier;以下、OTAという。)であり、2段目のアンプは、OTAやオペアンプと同じ構成をしており、差動のキャパシタを並列に備えており、差動電流を積分する。作成された電圧は、A/D変換器にてデジタイズされて、測定値としてのホール素子の電圧のデジタル値となる。このデジタル値は、D/A変換器により反対側に戻す信号となる。D/A変換器の電流は、ホールプレートの内部の抵抗を反対方向に戻す電圧となる。その結果、アンプの入力でのホール電圧測定系では、決まった時間を超えて0Vとなる。さらに、反対側に戻す信号はホール電圧を補填するので、ΔΣの原理によりA/D変換器のデジタル出力はホール電圧となる。
【0009】
以上のように構成された第3の従来例では、ホールセンサのブリッジの電圧(ホールプレートの2つの端子の電圧)を増幅器で増幅し、積分した後、量子化器で信号を量子化する。量子化した信号はD/A変換器で増幅器の前で加算する。この第3の従来例の構成の特徴は、センサ素子をΔΣ変調器の制御ループの中に組み込んだことにあるが、ホールセンサ素子の出力電圧を別の増幅器で積分する。従って、ホールセンサ素子の出力電圧に対する利得を制御しやすい反面、増幅器の数が増えて冗長な構成を有するという問題点があった。
【0010】
またさらに、例えば、特許文献3においては、磁気センサインターフェイス回路のフロントエンド回路(以下、第4の従来例という。)が開示されている。ホールセンサにはバイアス電流が供給され、当該ホールセンサは他の磁気抵抗素子と置き換え可能である。当該ホールセンサからの出力電圧は増幅器に入力され、その増幅器はオフセット電圧と1/fノイズを除去できるチョッパアンプもしくは通常の増幅器である。当該増幅器からの出力電圧はループフィルタ及び量子化器を介して出力されてA/D変換結果を得る。量子化器からの出力電圧はD/A変換器により電流に変換された後、磁気的帰還電流ループコイルに帰還される。ここで、ループコイルの軸は、ホールセンサの磁界の感知軸に軸あわせされる。上記量子化器はノイズシェイピングの波形を生成するので、ホールセンサの磁界は、ホールセンサの出力電圧の変化に対応する変化を生じる。このようにして、当該回路はループコイルの磁界とホールセンサの磁界との間で誘導結合を有するΔΣ変調器ループ回路を構成する。
【0011】
第4の従来例において、もし強磁性素材や常磁性素材がループコイルの近辺に無ければ、ループコイルの磁界特性は線形であるので、このような閉ループ変換回路は、ホールセンサの磁界強度での変化から量子化器の出力電圧の変化までを良く定義された伝達関数を有する。D/A変換器により示される帰還動作とループコイルより、量子化器の出力電圧の平均値は、ホールセンサの外部の磁界を反映し、ループコイルで生じるその磁界とホールセンサのオフセットは、ΔΣ変調器ループの動作によりキャンセルされる。量子化器の出力電圧はデジタルデシメーションフィルタにより間引きとフィルタがされて、ホールセンサの外部磁界の大きさと等しいデジタル値が得られる。
【0012】
以上のように構成された第4の従来例では、ブリッジ接続されたホールセンサからの出力電圧を増幅器で増幅した後ループフィルタに入力するように構成されているので、やはり回路規模が大きくなる。さらに、帰還回路のためのループコイルのサイズも大きく、このループコイルを駆動するD/A変換器のサイズも大きくなる。従って、このような磁気抵抗変化の検出回路においては、増幅器やフィルタといった回路規模が大きいアナログ回路を多数集積する必要があった。このようなアナログ回路はオフセット電圧を生じるために、高精度に磁気抵抗変化を検出するには補正回路を必要とし、さらに回路規模が大きくなるという問題点もあった。
【0013】
本発明の目的は以上の問題点を解決し、磁気抵抗の変化を従来技術に比較して小規模な回路で高精度なデジタル値として得ることができる磁気−デジタル変換器並びにそれを用いた回転センサ及び回転角センサを提供することにある。
【課題を解決するための手段】
【0014】
本発明に係る磁気−デジタル変換器は、
接地された接続点で互いに接続された1対の磁気抵抗素子であって、上記接続点に接続された各第1の端子と、接地されない各第2の端子とを有し、磁界の変化を示す1対の信号を出力する1対の第1の磁気抵抗素子と、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段と、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタとを備えたことを特徴とする。
【発明の効果】
【0015】
従って、本発明によれば、1対の磁気抵抗素子の各抵抗の変化を直接にデジタル信号に変換するために、デジタル信号処理を用いることにより、トランジスタ、抵抗及び容量の製造誤差、温度変化や電源ノイズの影響のない磁気−デジタル変換器を実現できる。また、従来例のように磁気抵抗素子をブリッジ構成にする必要がないため、磁気抵抗素子自身の消費電力も低減できる。さらに、磁気抵抗素子の出力信号の精度を向上させるには、このΔΣ変調手段のクロックの周波数を向上させることとで実現できる。またさらに、磁気抵抗素子として、通常の磁気抵抗素子ではなく、巨大磁気抵抗素子、もしくはトンネル磁気抵抗素子で構成することにより、さらに高精度な磁気−デジタル変換器を実現できる。
【図面の簡単な説明】
【0016】
【図1】本発明の実施の形態1に係る磁気−デジタル変換器の構成を示す回路図である。
【図2】本発明の実施の形態2に係る磁気−デジタル変換器の構成を示す回路図である。
【図3】本発明の実施の形態3に係る高精度型磁気−デジタル変換器の構成を示す回路図である。
【図4】本発明の実施の形態4に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。
【図5】図4の低歪み型磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図6】本発明の実施の形態4の変形例に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。
【図7】本発明の実施の形態5に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図8】本発明の実施の形態5の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図9】本発明の実施の形態6に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図10】本発明の実施の形態6の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。
【図11】本発明の実施の形態7に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図12】本発明の実施の形態7の変形例に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図13】図11及び図12の磁気センサからの正回転出力信号50aを示す信号波形図である。
【図14】図11及び図12の磁気センサからの逆回転出力信号50bを示す信号波形図である。
【図15】図11及び図12の磁気センサからの出力信号において正回転出力信号50aから逆回転出力信号50bに変化したときの信号波形図である。
【図16】本発明の実施の形態8に係る磁気センサを用いた回転センサの構成を示す縦断面図である。
【図17】図16の磁気センサを用いた回転センサの構成を示すブロック図である。
【図18】図17の磁気センサを用いた回転センサにおいて正回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図である。
【図19】図17の磁気センサを用いた回転センサにおいて逆回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図である。
【図20】本発明の実施の形態9に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。
【図21】本発明の実施の形態9の変形例に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。
【図22】図20及び図21の磁気センサからの出力信号を示す信号波形図である。
【図23】本発明の実施の形態10に係る磁気センサを用いた回転角センサの構成を示す斜視図である。
【図24】図23の磁気センサを用いた回転センサの構成を示すブロック図である。
【図25】図24の回転センサにおける各磁気センサ71,72からの出力信号S71,S72を示す信号波形図である。
【発明を実施するための形態】
【0017】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【0018】
実施の形態1.
図1は本発明の実施の形態1に係る磁気−デジタル変換器の構成を示す回路図である。図1において、互いに直列に接続されかつ当該接続点が接地された磁気抵抗素子41,42にて構成される1対の磁気抵抗素子対31からの2つの出力電流信号に対して1次のΔΣ変調器20によりΔΣ変調を行った後、デジタルフィルタ6によりPDM(Pulse Density Modulation)変調信号(ΔΣ変調信号ともいう。)から必要な周波数帯域成分だけを抜き出し、最終的に必要な分解能のデジタル出力信号に変換して出力することを特徴としている。ここで、ΔΣ変調器20は、積分キャパシタCLP1,CLN1と、差動増幅器1と、量子化コンパレータ2と、1対の1ビットD/A変換器3,4と、相補スイッチS1P〜S4P,S1N〜S4N及びサンプリングキャパシタC1P,C1Nからなるスイッチトキャパシタ回路5とを備えて構成される。
【0019】
図1において、磁気変化を検出してそれを示す1対の信号を出力する磁気抵抗素子は41,42それぞれ磁気変化に応答して変化する抵抗値Rvp1,Rvn1を有し、磁気抵抗素子41,42はそれらの一方の端子で互いに接続されかつ接地される。磁気抵抗素子41の非接地側の他方の端子は差動増幅器1の反転入力端子に接続され、磁気抵抗素子42の他方の端子は差動増幅器1の非反転入力端子に接続される。差動増幅器1からの差動出力電圧信号は量子化コンパレータ2により所定の複数のしきい値電圧を用いて量子化された後、量子化後の差動デジタル信号(上記PDM変調信号又はΔΣ変調信号である。)がデジタルフィルタ6に出力されるとともに、1対の1ビットD/A変換器3,4を介してスイッチトキャパシタ回路5に出力される。スイッチトキャパシタ回路5は公知の通りスイッチトキャパシタ(スイッチドキャパシタフィルタともいう。)の処理を行うことにより等価的な抵抗を実現し、差動増幅器1とともにいわゆる積分器11を構成する。ここで、スイッチ回路5は互いに反転関係を有する1対のクロック信号に応答して公知の通り動作し、スイッチS1P,S3P,S1N,S3Nがオフする一方、スイッチS2P,S4P,S2N,S4Nがオンする第1の期間において、1ビットD/A変換器3,4からの各電圧信号の電荷がそれぞれキャパシタC1P,C1Nに充電された後、次いで、スイッチS1P,S3P,S1N,S3Nがオンする一方、スイッチS2P,S4P,S2N,S4Nがオフする第2の期間において、キャパシタC1P,C1Nに充電された電荷による各電流がそれぞれ差動増幅器1の非反転入力端子及び反転入力端子に流れて、磁気抵抗素子41,42からの各電流から減算される。デジタルフィルタ6は入力されるPDM変調信号から必要な周波数帯域成分だけを抜き出し、最終的に必要な分解能のデジタル出力信号(磁界の変化を示す)に変換して出力する。
【0020】
上述の第1乃至第4の従来例に係るセンサインターフェイス回路では4個の磁気抵抗素子をブリッジ構成にし、ブリッジ構成からなる磁気センサからの出力電圧を用いて磁界変化のデジタル値を得ていた。これに対して、図1の回路では、1対の磁気抵抗素子41,42の他方の各端子はそれぞれ、差動増幅器1の反転入力端子及び非反転入力端子に接続されることにより、抵抗値変化を示す電流が当該差動増幅器1の仮想接地点Vmp1・Vmn1に入力される。
【0021】
以上のように構成された磁気−デジタル変換器の回路の動作について以下に説明する。
【0022】
図1の差動増幅器1の仮想接地点Vmp1,Vmn1(反転入力端子及び非反転入力端子)では、磁気抵抗素子41,42の抵抗値Rvp1,Rvn1の変化に応じて流れ込む電流が変化する。これらの抵抗値Rvp1,Rvn1の変化による電流の増加又は減少は、D/A変換器3,4及びスイッチトキャパシタ回路5によって転送される電荷だけ減少されて、差動増幅器1の仮想接地点Vmp1,Vmn1の各電位は接地電圧(=(Vdd−Vss)/2)に戻される(ここで、Vddは増幅器トランジスタのドレイン側の電源正電圧であり、Vssはそのソース側の電源負電圧である)。このスイッチトキャパシタ回路5の動作に必要なPDM変調信号はコンパレータ2より量子化されてスイッチトキャパシタ回路5に入力される。この一連の回路の動作はノイズシェイピング動作を行うことになり、このPDM変調信号は磁気抵抗素子41,42の抵抗値Rvp1,Rvn1の変化を示している。このPDM変調信号にはその周波数成分のうち高域成分にノイズシェイピング動作で移動した量子化雑音があるため、デジタルフィルタ6でこれらの雑音を除去することで、磁気抵抗素子41,42の抵抗値Rvp1,Rvn1の変化に対応する所望の磁界変化を示す信号を取り出し、所望精度の磁界変化のデジタル値を得ることができる。
【0023】
以上のように構成された磁気−デジタル変換器においては、磁気抵抗素子41,42以外に抵抗を用いず、相補スイッチS1P〜S4P,S1N〜S4NとサンプリングキャパシタC1P,C1Nを備えて構成されたスイッチドキャパシタ回路5により他のアナログ回路ブロックが構成されているため、アナログ回路ブロックのサイズが小さくできる。さらに、キャパシタは相対的な製造ばらつきが小さいので、従来技術に比較して高精度で磁界の変化を直接にデジタル値に変換することができる磁気−デジタル変換器(およびそれを用いて磁気センサ)を実現することができる。
【0024】
以上の実施の形態において、図1のコンパレータ2と1対の1ビットD/A変換器3,4との回路を用いて構成しているが、本発明はこれに限らず、例えば2ビット又は3ビットなどの数ビットのA/D変換器及びD/A変換器との回路を用いて構成してもよい。その場合、磁気変化を検知するΔΣ変調器20の磁気検出能力を高めることができるとともに、積分器11を構成するスイッチドキャパシタ回路5の個数を増やさなくても高精度化することもできる。また、スイッチトキャパシタ回路5に供給するクロックの周波数を高くすることにより、オーバサンプリング比が大きくなり、磁界の変化をさらに高精度で測定することができる。
【0025】
また、以上の実施の形態において、磁気抵抗素子41,42を用いているが、本発明はこれに限らず、巨大磁気抵抗素子(GMR素子)もしくはトンネル磁気抵抗素子(TMR素子)を用いてもよい。これにより、磁気変化の検出能力(より大きな磁気変化を検出する能力)を、磁気抵抗素子41,42を用いた場合に比較して高くすることができる。また、製造プロセスの都合上、CMOS−ICの上に磁気抵抗膜を形成できない場合は、別途、別のチップに磁気抵抗膜を積層してPADを設け、CMOS−ICとワイヤボンディングを介して接続してもよい。
【0026】
実施の形態2.
図2は本発明の実施の形態2に係る磁気−デジタル変換器の構成を示す回路図である。実施の形態2に係る磁気−デジタル変換器は、図1の実施の形態1に係る磁気−デジタル変換器に比較して、スイッチトキャパシタ回路5に代えて、入力信号を減衰させる抵抗Rfp,Rfnを備えたことを特徴とし、差動増幅器1とコンパレータ2と1対のD/A変換器3,4と抵抗Rfp,Rfnとを備えてΔΣ変調器20Aを構成している。ここで、D/A変換器3からのアナログ信号電圧は抵抗Rfnを介して差動増幅器1の非反転入力端子に印加され、D/A変換器4からのアナログ信号電圧は抵抗Rfpを介して差動増幅器1の反転入力端子に印加される。
【0027】
以上のように構成された本実施の形態によれば、主要なアナログ回路ブロックである差動増幅器1及びコンパレータ2を1つずつ用いることになる。さらに、磁気抵抗素子41,42以外にフィードバック部分に一対の抵抗Rfp,Rfnを用いているため、製造ばらつきによる測定精度に関しては実施の形態1より劣るが、相補スイッチS1P〜S4P・S1N〜S4NとサンプリングキャパシタC1P,C1Nを備えて構成されるスイッチトキャパシタ回路5により他のアナログ回路ブロックも構成されているため、アナログ回路ブロックのサイズが小さい、磁界の変化を直接にデジタル値に変換する磁気−デジタル変換器を実現することができる。なお、実施の形態1に係る磁気−デジタル変換器では、ΔΣ変調器20のクロックが遅いと、スイッチトキャパシタ回路5を用いて磁気抵抗素子41,42の電流変化を制御できない可能性があったが、実施の形態2に係る磁気−デジタル変換器の回路では、抵抗Rfp,Rfnを用いることで、実施の形態1に比較して低い動作クロックでも動作できる変換器となっている。
【0028】
実施の形態3.
図3は本発明の実施の形態3に係る高精度型磁気−デジタル変換器の構成を示す回路図である。実施の形態3に係る磁気−デジタル変換器は、図1の実施の形態1に係る磁気−デジタル変換器に比較して、差動増幅器1とコンパレータ2との間に積分器12をさらに備えたことを特徴とする。ここで、積分器12は、
(a)差動増幅器1とコンパレータ2との間にそれぞれ設けられた、スイッチトキャパシタ回路5と同様の回路を有するスイッチトキャパシタ回路5a、及び、積分キャパシタCLP2,CLN2と、差動増幅器1aと、
(b)D/A変換器3,4と増幅器1aとの間に設けられ、スイッチトキャパシタ回路5と同様の回路を有するスイッチトキャパシタ回路5cと
を備えて構成される。
ここで、積分器11,12と、コンパレータ2と、1対のD/A変換器3,4とを備えてΔΣ変調器20Bを構成している。
【0029】
以上のように構成された本実施の形態によれば、主要なアナログ回路ブロックにおいて、2個の差動増幅器1,1aと1個のコンパレータ2を備えて構成される。さらに、磁気抵抗素子41,42以外に抵抗を用いず、相補スイッチS1P〜S4P,S1N〜S4NとサンプリングキャパシタC1P,C1Nにより他のアナログ回路ブロックも構成されている。また、3個のスイッチドキャパシタ回路5,5a,5cを用いることにより2次のΔΣ変調器20Bを構成することにより、ノイズシェイピング動作が向上して、高域に移動する量子化雑音が増えるため、2次ΔΣ変調器20Bの構造を有する回路としてはアナログ回路ブロックが小さく、製造ばらつきに強く、高精度で磁界の変化を直接デジタル値に変換することができる磁気−デジタル変換器を実現することができる。
【0030】
実施の形態4.
図4は本発明の実施の形態4に係る低歪み型磁気−デジタル変換器の構成を示す回路図であり、図5は図4の低歪み型磁気−デジタル変換器における磁気センサの配置を示す斜視図である。実施の形態4に係る磁気−デジタル変換器は、図3の実施の形態3に係る磁気−デジタル変換器に比較して、別の1対の磁気抵抗素子43,44からなる磁気抵抗素子対32を備えたことを特徴とし、その非接地側の各他方の端子はそれぞれ差動増幅器1aの反転入力端子及び非反転入力端子に接続される。ここで、スイッチトキャパシタ回路5a及び差動増幅器1aとにより積分器12を構成する。また、差動増幅器1,1aとスイッチトキャパシタ回路5,5aとコンパレータ2と1対のD/A変換器3,4とを備えてΔΣ変調器20Bを構成している。
【0031】
図5において、半導体基板上に形成されたCMOS−IC(CMOSプロセスで製造された集積回路(IC)チップ又は集積半導体回路装置をいう。)10のおもて表面上に、4個の磁気抵抗素子41〜44が所定の検出方向で磁界の変化を検出可能に並置されて形成されている。ここで、磁気抵抗素子41は電極端子41a,41bを有し、磁気抵抗素子42は電極端子42a,42bを有し、磁気抵抗素子43は電極端子43a,43bを有し、磁気抵抗素子44は電極端子44a,44bを有する。ここで、電極端子41bは電極端子42aに接続されて接地され、電極端子43bは電極端子44aに接続されて接地される。磁気抵抗素子41は例えば電極端子41bから電極端子41aに向う方向が磁界変化の検出方向であり、磁気抵抗素子42は例えば電極端子42bから電極端子42aに向う方向が磁界変化の検出方向であり、磁気抵抗素子43は例えば電極端子43bから電極端子43aに向う方向が磁界変化の検出方向であり、磁気抵抗素子44は例えば電極端子44bから電極端子44aに向う方向が磁界変化の検出方向である。そして、各磁気抵抗素子41〜44の各検出方向が所定の方向に互いに平行となるように、各磁気抵抗素子41〜44が並置して形成される。
【0032】
図6は本発明の実施の形態4の変形例に係る低歪み型磁気−デジタル変換器の構成を示す回路図である。実施の形態4の変形例に係る磁気−デジタル変換器は、図4の実施の形態4に係る磁気−デジタル変換器に比較して、差動増幅器1aとコンパレータ2との間に、別のスイッチトキャパシタ回路5bを備えるとともに、磁気抵抗素子43,44の非接地側の各他方の端子はそれぞれコンパレータ2の反転入力端子及び非反転入力端子に接続される。ここで、差動増幅器1,1aとスイッチトキャパシタ回路5,5a,5bとコンパレータ2と1対のD/A変換器3,4とを備えてΔΣ変調器20Cを構成している。
【0033】
以上のように構成された本実施の形態及びその変形例によれば、別の磁気抵抗素子43,44が接続された差動増幅器1a(実施の形態4)又はコンパレータ2(実施の形態4の変形例)より入力側の積分器12では、磁気抵抗素子由来の信号が生じず量子化雑音のみが積分される。従って、実施の形態1及び2の作用効果に加えて、各積分器11,12の線形性が緩和されるだけでなく、磁気−デジタル変換器自体の線形性が向上し、信号対雑音比(以下、S/N比という。)も向上できる。
【0034】
実施の形態5.
図7は本発明の実施の形態5に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図7において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31の上部に磁石22が配置され、磁石22が上下方向61で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0035】
図8は本発明の実施の形態5の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図8において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31及びCMOS−IC10の下部に磁石22が配置され、磁石22が上下方向62で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0036】
以上のように構成された実施の形態5及びその変形例によれば、磁気−デジタル変換器を搭載した上部もしくは下部の磁石22と、CMOS−IC10との間の距離と磁界(すなわちデジタル値)との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて上下方向の距離を高精度でかつ低コストで測定できる。
【0037】
実施の形態6.
図9は本発明の実施の形態6に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図9において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31の上部に磁石22が配置され、磁石22が左右方向63で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0038】
図10は本発明の実施の形態6の変形例に係る磁気−デジタル変換器における磁気センサの配置を示す斜視図である。図10において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31及びCMOS−IC10の下部に磁石22が配置され、磁石22が左右方向64で移動したとき、磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0039】
以上のように構成された実施の形態6及びその変形例によれば、磁気−デジタル変換器を搭載したCMOS−IC10の上部もしくは下部の磁石22と、CMOS−IC10との間の距離と磁界(すなわちデジタル値)との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて左右方向の距離を高精度でかつ低コストで測定できる。
【0040】
実施の形態7.
図11は本発明の実施の形態7に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図11において、磁気−デジタル変換器を搭載したCMOS−IC10の裏面に(少なくとも下部であればよい。)磁石22が形成される一方、そのおもて面上に1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31が形成される。磁気抵抗素子対31の上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車25(磁性体歯25aを有する)が磁気抵抗素子対31と磁気的に結合可能であるように所定の間隔だけあけて配置されて、当該歯車25がCMOS−IC10の平面に対して平行な回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対31を備えた磁気−デジタル変換器により検出して歯車25の回転角度を検出し、回転角度に対応するデジタル信号を出力する。
【0041】
図12は本発明の実施の形態7の変形例に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図12において、磁気−デジタル変換器を搭載したCMOS−IC10のおもて面上に1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31が形成される。磁気抵抗素子対31の上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車25が磁気抵抗素子対31と磁気的に結合可能であるように所定の間隔だけあけて配置される。ここで、歯車25の外周には例えば22.5度などの所定の角度毎にS極又はN磁極の磁性体の磁極歯26,27が交互に設けられ、当該歯車25がCMOS−IC10の平面に対して平行な回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対31を備えた磁気−デジタル変換器により検出して歯車25の回転角度を検出し、回転角度に対応するデジタル信号を出力する。
【0042】
次いで、実施の形態7とその変形例の動作について以下に説明する。
【0043】
図13は図11及び図12の磁気センサからの正回転出力信号50aを示す信号波形図である。歯車25の回転が正回転である場合、磁気抵抗素子41,42に交互に歯車25が近づくため、磁気センサの出力信号は、図13に示すように正弦波状の波形となる。
【0044】
図14は図11及び図12の磁気センサからの逆回転出力信号50bを示す信号波形図である。歯車25が逆回転した場合は、図14に示すように磁気センサの出力信号の位相が図13の出力信号に比較して反転する。
【0045】
図15は図11及び図12の磁気センサからの出力信号において正回転出力信号50aから逆回転出力信号50bに変化したときの信号波形図である。すなわち、歯車25が正回転しているときに時刻t1で逆回転が発生した場合、図15に示すように、正弦波が途中で折り返したような波形となる。このように磁気センサは歯車の回転を検出することができる。このような構成によれば、低コストに高精度な回転センサを実現できる。
【0046】
実施の形態8.
図16は本発明の実施の形態8に係る磁気センサを用いた回転センサの構成を示す縦断面図である。図16において、磁気−デジタル変換器を搭載したCMOS−IC10の裏面に磁石22が形成される一方、そのおもて面上に、1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31を備えた磁気センサ51と、別の1対の磁気抵抗素子41A,42Aにてなる磁気抵抗素子対31Aが左右方向で並置して形成される。磁気抵抗素子対31,31Aの上部に、車輪などの回転軸に取り付けられた強磁性体である例えば鉄などにてなる歯車25が磁気抵抗素子対31,31Aと磁気的に結合可能であるように所定の間隔だけあけて配置されて、当該歯車25が回転軸を中心として回転する。このときの磁界の変化を磁気抵抗素子対31,31Aをそれぞれ備えた磁気センサ51,52により検出する。
【0047】
図17は図16の磁気センサを用いた回転センサの構成を示すブロック図である。図17において、歯車25の位相を検知するために位相検知回路53を備える。位相検知回路53は、磁気センサ51からの出力信号S51と、磁気センサ52からの出力信号S52(互いに所定の位相差を有する。)とに基づいて、出力信号S51を最大振幅値で正規化した後の信号値の逆正接値と、出力信号S52を最大振幅値で正規化した後の信号値の逆正接値とを計算して、それらの差を計算することにより、各出力信号S51とS52の位相差として歯車25の回転角度を計算できる。
【0048】
図18は図17の磁気センサを用いた回転センサにおいて正回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図であり、図19は図17の磁気センサを用いた回転センサにおいて逆回転時の各磁気センサ51,52からの各出力信号S51,S52を示す信号波形図である。図18に示すように、正回転時は、磁気センサ52からの出力信号S52の波形より磁気センサ51からの出力信号S51の波形がより位相が進んでいるが、逆回転時では、図19に示すように、磁気センサ51からの出力信号S51の波形より磁気センサ52からの出力信号S52の波形の位相が進んでいる。このように、2つの出力信号S51,S52の逆正接値を計算することで、2つの出力信号S51,S52の位相とともに、2つの位相に基づいて回転方向を検出することができる。すなわち、
(a)(出力信号S51の位相(360度表示))−(出力信号S52の位相(360度表示))≧0であれば正回転と判断する。
(b)(出力信号S51の位相(360度表示))−(出力信号S52の位相(360度表示))<0であれば正回転と判断する。
【0049】
以上のように回転センサを構成することで、低コストに高精度な回転方向を検知できる回転センサを実現できる。
【0050】
実施の形態9.
図20は本発明の実施の形態9に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。図20において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31の上部に、長手方向の両端にそれぞれN極及びS極を有する磁石22bが配置され、磁石22bがCMOS−IC10の面に対して垂直な回転軸で矢印81のごとく時計回り又は反時計回りで回転したとき、磁気抵抗素子対31を含む磁気センサを備えた磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0051】
図21は、本発明の実施の形態9の変形例に係る磁気−デジタル変換器における磁気センサの構成を示す斜視図である。図21において、半導体基板上に実施の形態1〜4のうちのいずれかの磁気−デジタル変換器が形成されてなるCMOS−IC10のおもて面上に磁気抵抗素子対31が形成され(実施の形態4では、磁気抵抗素子対32も形成される。)、磁気抵抗素子対31及びCMOS−IC10の下部に、長手方向の両端にそれぞれN極及びS極を有する磁石22bが配置され、磁石22bがCMOS−IC10の面に対して垂直な回転軸で矢印82のごとく時計回り又は反時計回りで回転したとき、磁気抵抗素子対31を含む磁気センサを備えた磁気−デジタル変換器は磁界の変化を表すデジタル値を出力する。
【0052】
図22は図20及び図21の磁気センサからの出力信号を示す信号波形図である。例えば、磁気抵抗素子対31の各磁気抵抗素子がMR素子又はGMR素子である場合、波形に歪みが生じるが、TMR素子を用いた場合、図22に示すように、正弦波に近い波形が得られる。
【0053】
以上のように構成された実施の形態9及びその変形例によれば、磁気−デジタル変換器を搭載したCMOS−IC10の上部もしくは下部の磁石22bを回転したときのデジタル値と正弦値との関係を予め測定して当該関係を例えばテーブルメモリに記憶もしくは近似式で記憶することにより、磁気−デジタル変換器からのデジタル値に基づいて正弦値を高精度でかつ低コストで出力できる。
【0054】
実施の形態10.
図23は本発明の実施の形態10に係る磁気センサを用いた回転角センサの構成を示す斜視図である。図23において、磁気−デジタル変換器を搭載したCMOS−IC10の裏面に(少なくとも下部であればよい。)磁石22bが形成される一方、そのおもて面上に、それぞれ1対の磁気抵抗素子41,42にてなる磁気抵抗素子対31,31Aが形成される。磁気抵抗素子対31,31Aの各素子自体の磁化方向(例えば長手方向)を互いに直交するようにしておく。磁気抵抗素子対31,31Aの上部に、車輪などの回転軸に取り付けられた磁石22bが磁気抵抗素子対31,31Aと磁気的に結合可能であるように所定の間隔だけあけて配置されて、磁石22bがCMOS−IC10の平面に対して垂直な回転軸を中心として回転する。
【0055】
図24は図23の磁気センサを用いた回転センサの構成を示すブロック図である。図24から明らかなように、上記の磁界の変化を磁気抵抗素子対31,31Aを備えた磁気センサの磁気−デジタル変換器により検出したとき、磁気センサ71からのデジタル出力信号S71は正弦値(sinθ)で変化する一方、磁気センサ72からのデジタル出力信号S72は余弦値(cosθ)で変化する。このとき、回転角検知回路73は、入力されるデジタル出力信号S71,72に基づいて次式を用いて逆正接値を計算することにより回転角θを計算し、回転角θを示すデジタル信号を出力する。
【0056】
θ=tan−1(sinθ/cosθ) (1)
【0057】
図25は図24の回転センサにおける各磁気センサ71,72からの出力信号S71,S72を示す信号波形図である。図25から明らかなように、2つの磁気センサ71,72から正弦値(sinθ)及び余弦値(cosθ)をそれぞれ示すデジタル出力信号S71,S72が出力されている。ここで、磁気抵抗素子対31,31Aの磁化方向が互いに直交しているときのみ、90°の位相差が生じ、図24の位相検知回路73は2つの磁気センサ71,72からのデジタル出力信号S71,S72に基づいて磁石22bの回転角θを算出することができる。
【0058】
以上のように構成された実施の形態9及びその変形例によれば、磁気−デジタル変換器を搭載したCMOS−IC10の上部もしくは下部の磁石31、31aと、CMOS−IC10の出力値の逆正接値を計算することにより、磁気−デジタル変換器からのデジタル値に基づいた磁石22bの回転角を高精度でかつ低コストで測定できる。
【産業上の利用可能性】
【0059】
以上説明したように、本発明によれば、1対の磁気抵抗素子の各抵抗の変化を直接にデジタル信号に変換するために、デジタル信号処理を用いることにより、トランジスタ、抵抗及び容量の製造誤差、温度変化や電源ノイズの影響のない磁気−デジタル変換器を実現できる。また、従来例のように磁気抵抗素子をブリッジ構成にする必要がないため、磁気抵抗素子自身の消費電力も低減できる。さらに、磁気抵抗素子の出力信号の精度を向上させるには、このΔΣ変調手段のクロックの周波数を向上させることとで実現できる。またさらに、磁気抵抗素子として、通常の磁気抵抗素子ではなく、巨大磁気抵抗素子、もしくはトンネル磁気抵抗素子で構成することにより、さらに高精度な磁気−デジタル変換器を実現できる。
【符号の説明】
【0060】
1,1a 差動増幅器、2 コンパレータ、3,4 D/A変換器、5,5a,5c スイッチドキャパシタ回路、6 デジタルフィルタ、10 CMOS−IC、11,12 積分器、20,20A,20B,20C ΔΣ変調器、21 磁気抵抗膜、22,22b 磁石、25 歯車、25a 磁性体歯、26,27 磁極歯、31,32,31A 磁気抵抗素子対、41,42,43,44,41A,42A 磁気抵抗素子、41a,41b,42a,42b,43a,43b,44a,44b 電極端子、51,52,71,72 磁気センサ、53 位相検知回路、73 回転角検知回路、C1P,C1N,CLP1,CLN1,CLP2,CLN2 キャパシタ、Rfn,Rfp 抵抗、S1P〜S4P,S1N〜S4N スイッチ。
【特許請求の範囲】
【請求項1】
接地された接続点で互いに接続された1対の磁気抵抗素子であって、上記接続点に接続された各第1の端子と、接地されない各第2の端子とを有し、磁界の変化を示す1対の信号を上記各第2の端子から出力する1対の第1の磁気抵抗素子と、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段と、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタとを備えたことを特徴とする磁気−デジタル変換器。
【請求項2】
上記ΔΣ変調手段は、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第1の差動増幅器と、
上記第1の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にD/A変換するD/A変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第1の差動増幅器に出力する第1のスイッチトキャパシタ回路とを備えたことを特徴とする請求項1記載の磁気−デジタル変換器。
【請求項3】
上記ΔΣ変調手段は、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第1の差動増幅器と、
上記第1の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にD/A変換するD/A変換器と、
上記差動アナログ信号に対して所定の減衰処理を実行して処理後の差動アナログ信号を上記第1の差動増幅器に出力する1対の抵抗とを備えたことを特徴とする請求項1記載の磁気−デジタル変換器。
【請求項4】
上記ΔΣ変調手段は、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第1の差動増幅器と、
上記第1の差動増幅器からの差動信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動信号を出力する第2のスイッチトキャパシタ回路と、
上記第2のスイッチトキャパシタ回路から出力される差動信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第2の差動増幅器と、
上記第2の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にD/A変換するD/A変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第1の差動増幅器に出力する第1のスイッチトキャパシタ回路とを備え、
上記ΔΣ変調手段は2次のΔΣ変調器を構成したことを特徴とする請求項1記載の磁気−デジタル変換器。
【請求項5】
上記磁気−デジタル変換器は、
接地された接続点で互いに直列に接続された1対の磁気抵抗素子であって、上記接続点に接続された各第3の端子と、接地されない各第4の端子とを有し、磁界の変化を示す1対の信号を上記第2の差動増幅器に出力する1対の第2の磁気抵抗素子をさらに備えたことを特徴とする請求項4記載の磁気−デジタル変換器。
【請求項6】
請求項1乃至5のうちのいずれか1つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置された回転可能な歯車と、
上記半導体回路装置の下部に配置された移動可能な磁石とを備え、
上記歯車が回転したとき、上記磁気−デジタル変換器は歯車の回転角度に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項7】
請求項1乃至5のうちのいずれか1つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置され、歯車の外周に所定の角度毎に交互に設けられたN極の磁極歯及びS極の磁極歯とを有する回転可能な歯車とを備え、
上記歯車が回転したとき、上記磁気−デジタル変換器は歯車の回転角度に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項8】
請求項6又は7記載の2個の回転センサと、
上記2個の回転センサからそれぞれ出力される各デジタル信号の位相差を計算して出力する位相検知回路とを備えたことを特徴とする回転センサ。
【請求項9】
請求項1乃至5のうちのいずれか1つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置され、上記半導体回路装置に垂直な回転軸を有する磁石とを備え、
上記磁石が回転したとき、上記磁気−デジタル変換器は上記磁石の回転角に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項10】
請求項9記載の2個の回転センサと、
回転角検知回路とを備えた回転角センサであって、
上記2個の回転センサのうち、一方の回転センサの1対の磁気抵抗素子と、他方の回転センサの1対の磁気抵抗素子との各磁化方向が互いに直交するように上記2個の回転センサが設けられ、
上記回転角検知回路は、一方の回転センサから出力されかつ上記磁石の回転角θに対応する正弦値(sinθ)を示すデジタル信号と、他方の回転センサから出力されかつ上記磁石の回転角θに対応する余弦値(cosθ)を示すデジタル信号とに基づいて、所定の三角関数の公式を用いて逆正接値を計算することにより回転角θを計算し、計算された回転角θを示すデジタル信号を出力することを特徴とする回転角センサ。
【請求項1】
接地された接続点で互いに接続された1対の磁気抵抗素子であって、上記接続点に接続された各第1の端子と、接地されない各第2の端子とを有し、磁界の変化を示す1対の信号を上記各第2の端子から出力する1対の第1の磁気抵抗素子と、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号をΔΣ変調して差動ΔΣ変調信号を出力するΔΣ変調手段と、
上記ΔΣ変調手段からのΔΣ変調信号から上記磁界の変化を示すデジタル信号を取り出して出力するデジタルフィルタとを備えたことを特徴とする磁気−デジタル変換器。
【請求項2】
上記ΔΣ変調手段は、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第1の差動増幅器と、
上記第1の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にD/A変換するD/A変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第1の差動増幅器に出力する第1のスイッチトキャパシタ回路とを備えたことを特徴とする請求項1記載の磁気−デジタル変換器。
【請求項3】
上記ΔΣ変調手段は、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第1の差動増幅器と、
上記第1の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にD/A変換するD/A変換器と、
上記差動アナログ信号に対して所定の減衰処理を実行して処理後の差動アナログ信号を上記第1の差動増幅器に出力する1対の抵抗とを備えたことを特徴とする請求項1記載の磁気−デジタル変換器。
【請求項4】
上記ΔΣ変調手段は、
上記1対の第1の磁気抵抗素子からそれぞれ出力される1対の信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第1の差動増幅器と、
上記第1の差動増幅器からの差動信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動信号を出力する第2のスイッチトキャパシタ回路と、
上記第2のスイッチトキャパシタ回路から出力される差動信号を1対のキャパシタを用いて積分して、積分後の差動信号を出力する第2の差動増幅器と、
上記第2の差動増幅器からの差動信号を所定の複数のしきい値電圧と比較することにより量子化して量子化後の差動デジタル信号を出力するコンパレータと、
上記コンパレータからの差動デジタル信号を差動アナログ信号にD/A変換するD/A変換器と、
上記差動アナログ信号に対して所定のスイッチトキャパシタの処理を実行して処理後の差動アナログ信号を上記第1の差動増幅器に出力する第1のスイッチトキャパシタ回路とを備え、
上記ΔΣ変調手段は2次のΔΣ変調器を構成したことを特徴とする請求項1記載の磁気−デジタル変換器。
【請求項5】
上記磁気−デジタル変換器は、
接地された接続点で互いに直列に接続された1対の磁気抵抗素子であって、上記接続点に接続された各第3の端子と、接地されない各第4の端子とを有し、磁界の変化を示す1対の信号を上記第2の差動増幅器に出力する1対の第2の磁気抵抗素子をさらに備えたことを特徴とする請求項4記載の磁気−デジタル変換器。
【請求項6】
請求項1乃至5のうちのいずれか1つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置された回転可能な歯車と、
上記半導体回路装置の下部に配置された移動可能な磁石とを備え、
上記歯車が回転したとき、上記磁気−デジタル変換器は歯車の回転角度に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項7】
請求項1乃至5のうちのいずれか1つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置され、歯車の外周に所定の角度毎に交互に設けられたN極の磁極歯及びS極の磁極歯とを有する回転可能な歯車とを備え、
上記歯車が回転したとき、上記磁気−デジタル変換器は歯車の回転角度に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項8】
請求項6又は7記載の2個の回転センサと、
上記2個の回転センサからそれぞれ出力される各デジタル信号の位相差を計算して出力する位相検知回路とを備えたことを特徴とする回転センサ。
【請求項9】
請求項1乃至5のうちのいずれか1つに記載の磁気−デジタル変換器を備えた半導体回路装置と、
上記半導体回路装置の上部に配置され、上記半導体回路装置に垂直な回転軸を有する磁石とを備え、
上記磁石が回転したとき、上記磁気−デジタル変換器は上記磁石の回転角に対応するデジタル信号を出力することを特徴とする回転センサ。
【請求項10】
請求項9記載の2個の回転センサと、
回転角検知回路とを備えた回転角センサであって、
上記2個の回転センサのうち、一方の回転センサの1対の磁気抵抗素子と、他方の回転センサの1対の磁気抵抗素子との各磁化方向が互いに直交するように上記2個の回転センサが設けられ、
上記回転角検知回路は、一方の回転センサから出力されかつ上記磁石の回転角θに対応する正弦値(sinθ)を示すデジタル信号と、他方の回転センサから出力されかつ上記磁石の回転角θに対応する余弦値(cosθ)を示すデジタル信号とに基づいて、所定の三角関数の公式を用いて逆正接値を計算することにより回転角θを計算し、計算された回転角θを示すデジタル信号を出力することを特徴とする回転角センサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2012−225723(P2012−225723A)
【公開日】平成24年11月15日(2012.11.15)
【国際特許分類】
【出願番号】特願2011−92646(P2011−92646)
【出願日】平成23年4月19日(2011.4.19)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成24年11月15日(2012.11.15)
【国際特許分類】
【出願日】平成23年4月19日(2011.4.19)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]