積層コンデンサ
【課題】製品間における静電容量のばらつきの低減が図られた積層コンデンサを提供する。
【解決手段】積層コンデンサは、内部電極層が第１の内部電極２０と第２の内部電極３０とを含み、中間内部電極層が、第１の端面１ａと第２の端面１ｂとの対面方向に延在し、かつ、第１の内部電極２０および第２の内部電極３０の幅ｗ１よりも幅狭の形状を有し、両端部４０ａ、４０ｂの幅ｗ２より狭い均一幅ｗ３を有する中央部４０ｃを含む第３の内部電極４０を含み、中央部４０ｃが第１の内部電極２０の一部および第２の内部電極３０の一部と重畳している。
【解決手段】積層コンデンサは、内部電極層が第１の内部電極２０と第２の内部電極３０とを含み、中間内部電極層が、第１の端面１ａと第２の端面１ｂとの対面方向に延在し、かつ、第１の内部電極２０および第２の内部電極３０の幅ｗ１よりも幅狭の形状を有し、両端部４０ａ、４０ｂの幅ｗ２より狭い均一幅ｗ３を有する中央部４０ｃを含む第３の内部電極４０を含み、中央部４０ｃが第１の内部電極２０の一部および第２の内部電極３０の一部と重畳している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層コンデンサに関する。
【背景技術】
【０００２】
従来、電極パターンが設けられた複数の誘電体層を積層して形成される積層コンデンサが知られており、たとえば下記特許文献１に開示されている。特許文献１に開示された積層コンデンサは、内部電極層とフロート電極層とが誘電体層を介して交互に積層された素体を有しており、内部電極とフロート電極とにより直列コンデンサ成分が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−１３５１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のような積層コンデンサを作製する際、電極パターンが形成された誘電体層を積層する工程において、積層方向に直交する方向における位置ズレ（積層ズレ）が上下に重なる誘電体層間で生じることがある。このような積層ズレは、積層コンデンサの製品間での静電容量のばらつきにつながる。特に、近年の数ギガヘルツ帯の高周波フィルタに用いられる小さい静電容量（たとえば１０ｐＦ程度）の積層コンデンサにおいては、その静電容量のばらつきの低減が、非常に重要な技術的課題となっている。
【０００５】
本発明は、上述の課題を解決するためになされたものであり、製品間における静電容量のばらつきの低減が図られた積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層コンデンサは、内部電極層と中間内部電極層とが誘電体層を介して交互に積層された素体を備える積層コンデンサであって、素体の互いに対面する第１の端面および第２の端面には、第１の端子電極および第２の端子電極がそれぞれ設けられ、内部電極層は、第１の端子電極と電気的に接続されるとともに第１の端面の側から第２の端面方向に延びる第１の内部電極と、第２の端子電極と電気的に接続されるとともに第２の端面の側から第１の端面方向に延びる第２の内部電極とを含み、中間内部電極層は、第１の端子電極および第２の端子電極のいずれとも接続されず、第１の内部電極および第２の内部電極との間で直列に接続された複数の容量成分を形成する第３の内部電極を含み、第３の内部電極は、第１の端面と第２の端面との対面方向に延在し、かつ、第１の内部電極および第２の内部電極の幅よりも幅狭の形状を有し、両端部の幅より狭い均一幅を有する中央部を含み、中央部が第１の内部電極の一部および第２の内部電極の一部と重畳している。
【０００７】
この積層コンデンサにおいては、内部電極層と中間内部電極層との間に、第３の内部電極の幅方向に関する積層ズレが生じた場合、第１の内部電極および第２の内部電極の幅よりも第３の内部電極が幅狭の形状を有するため、第３の内部電極の幅方向に関する積層ズレに起因する静電容量の変化を抑えることができる。また、内部電極層と中間内部電極層との間に、第３の内部電極の延在方向（すなわち、第１の端面と第２の端面との対面方向）に関する積層ズレが生じた場合でも、均一幅の中央部が第１の内部電極の一部および第２の内部電極の一部と重畳するように延びているため、第３の内部電極の延在方向に関する積層ズレに起因する静電容量の変化も抑えることができる。特に、第３の内部電極の中央部が両端部に比べて幅狭になっているため、中央部が幅狭化されていない場合に比べて、第３の内部電極の延在方向に関する積層ズレの際に、第１の内部電極と第３の内部電極との対向面積の変化および第２の内部電極と第３の内部電極との対向面積の変化が低減され、その結果、第１の内部電極、第２の内部電極および第３の内部電極で形成される、直列に接続された複数の容量成分の合成容量の変化が低減される。このように、本発明に係る積層コンデンサは、積層ズレが生じた場合であっても、静電容量の変化を抑えることができるため、製品間における静電容量のばらつきの低減が実現される。
【０００８】
また、第３の内部電極の中央部が、第１の端面と第２の端面との対面方向に沿って複数に分割されている態様であってもよい。この場合、複数に分割された中央部の一つが断線した場合でも、第３の内部電極の導通状態を維持することができる。
【０００９】
また、第１の内部電極および第２の内部電極の幅方向における端部位置と、第３の内部電極の端部の幅方向における端部位置との差が、第１の内部電極または第２の内部電極の延在方向における端部位置と、第３の内部電極の端部の延在方向における中央部側の端部位置との差よりも大きい態様であってもよい。この場合、第３の内部電極の延在方向における積層ズレに比べて、幅方向における積層ズレに起因する静電容量の変化を効果的に抑えることができる。
【００１０】
また、複数の内部電極層のうち、素体の積層方向における最も外側に位置する内部電極層が、中間内部電極層よりも素体の積層方向における外側に位置する態様であってもよい。中間内部電極層が、内部電極層よりも素体の積層方向における外側に位置する場合には、第１の端子電極および第２の端子電極と中間内部電極層の第３の内部電極との間で浮遊容量が生じてしまうが、上記態様にすることにより、この浮遊容量の発生を回避することができる。
【発明の効果】
【００１１】
本発明によれば、製品間における静電容量のばらつきの低減が図られた積層コンデンサが提供される。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施形態に係る積層コンデンサを示す斜視図である。
【図２】図２は、図１に示す積層コンデンサのＩＩ−ＩＩ線に沿った断面図である。
【図３】図３は、図２に示す積層コンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図４は、図１の積層コンデンサの素体を誘電体層ごとに展開した展開図である。
【図５】図５は、内部電極層の第１の内部電極および第２の内部電極と中間内部電極層の第３の内部電極とを積層方向から見た図である。
【図６】図６は、従来技術に係る積層コンデンサの内部電極層を積層方向から見た図である。
【図７】図７は、図５とは異なる形状の第３の内部電極を示した図である。
【図８】図８は、図５とは異なる形状の第３の内部電極を示した図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１４】
図１〜４を参照しつつ、本発明の実施形態に係る積層コンデンサ１００の構成について説明する。図１は、積層コンデンサ１００を示す斜視図である。図２は、図１に示す積層コンデンサ１００のＩＩ−ＩＩ線に沿った断面図である。図３は、図２に示す積層コンデンサ１００のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、積層コンデンサ１００の素体１を誘電体層ごとに展開した展開図である。
【００１５】
図１に示すように、積層コンデンサ１００は、複数の長方形板状の誘電体層を積層して一体化することによって略直方体形状に構成された素体１と、第１の端子電極２および第２の端子電極３を備えている。積層コンデンサ１００は、長さ０．４〜５．７ｍｍ、幅０．２〜５．０ｍｍ、厚さ０．２〜３．２ｍｍ程度である。
【００１６】
第１の端子電極２は、素体１の長手方向（図のＸ方向）の第１の端面１ａに形成された外部電極であり、素体１の第１の端面１ａを覆うと共に、当該端面に隣接する４つの側面の一部を一体的に覆うように形成されている。また、第２の端子電極３は、第１の端面１ａに対面する反対側の端面（第２の端面）１ｂに形成された外部電極であり、素体１の第２の端面１ｂを覆うと共に、当該端面に隣接する４つの側面の一部を一体的に覆うように形成されている。
【００１７】
第１の端子電極２および第２の端子電極３は、素体１にめっき形成される。具体的には、素体１の外面にＣｕやＮｉ、あるいはＡｇ、Ｐｄ等を主成分とする導電性ペーストをディップなどによって付着させた後に所定温度（例えば、７００℃程度）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、Ｎｉ、Ｓｎ等を用いることができる。第１の端子電極２および第２の端子電極３の厚さは、２０〜７００μｍ程度に設定される。
【００１８】
素体１は、図２および図３に示すように、複数の長方形板状の誘電体層６と、複数の内部電極層７および複数の中間内部電極層８とが積層された積層体として構成されている。内部電極層７と中間内部電極層８とは、素体１内において誘電体層６の積層方向（図のＺ方向）（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されており、少なくとも一層の誘電体層６を挟むように対向配置されている。素体１においては、内部電極層７と中間内部電極層８とは誘電体層６を介して交互に積層されている。
【００１９】
実際には、積層コンデンサ１００の素体１における複数の誘電体層６は、互いの間の境界が視認できない程度に一体化されている。素体１は、図４に示すように、１０枚のセラミックグリーシートを重ね合わせて焼成して一体化することによって形成される。具体的には、１０枚のセラミックグリーンシートは、上から順に、電極パターンが形成されていないシート１０、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１で構成されている。
【００２０】
各シート１０〜１２は、ＢａＴｉＯ３、ＣａＺｒＯ３などを主成分として構成され、その厚さ、すなわち焼成後の誘電体層６の厚さは、６〜６０μｍとされている。各シート１１〜１２の電極パターンはＮｉやＮｉ合金などの導電材を含んでおり、当該導電性材料を含む導電性ペーストの焼結体として構成される。
【００２１】
次に、内部電極層７の電極パターンおよび中間内部電極層８の電極パターンについて、図５を参照しつつ説明する。
【００２２】
図５に示すように、内部電極層７の電極パターンは、一対の内部電極２０、３０（第１の内部電極２０および第２の内部電極３０）によって構成されている。これらの内部電極２０、３０は、いずれも幅ｗ１の矩形形状を有しており、所定長さだけ離間された状態で、シート１１上において第１の端面１ａと第２の端面１ｂとの対面方向に直交する方向（図のＹ方向）（以下、「幅方向」と称す。）に横断する中心線に関して線対称に配置されている。
【００２３】
第１の内部電極２０は、素体１の第１の端面１ａ側に位置し、第１の端子電極２と電気的に接続されるとともに第１の端面１ａから第２の端面１ｂ側に延びている。第２の内部電極３０は、素体１の第２の端面１ｂ側に位置し、第２の端子電極３と電気的に接続されるとともに第２の端面１ｂから第１の端面１ａ側に延びている。
【００２４】
中間内部電極層８の電極パターンは、シート１２の中央に配置された第３の内部電極４０によって構成されている。第３の内部電極４０は、第１の端子電極２および第２の端子電極３とは接続されておらず、これらの電極２、３のいずれとも電気的絶縁が図られている。また、第３の内部電極４０は、Ｉ型の形状を有し、第１の端面１ａと第２の端面１ｂとの対面方向に延びている。この第３の内部電極４０は、幅ｗ２である幅広の両端部４０ａ、４０ｂと、幅ｗ３（ｗ３＜ｗ２）である幅狭の中央部４０ｃとで構成されている。
【００２５】
この第３の内部電極４０の中央部４０ｃは、均一な幅となっており、その延在方向における長さは、第１の内部電極２０の一部および第２の内部電極３０の一部に掛かる長さに設計されている。そのため、第３の内部電極４０の中央部４０ｃは、第１の内部電極２０の一部および第２の内部電極３０の一部と重畳する。また、第３の内部電極４０の両端部４０ａ、４０ｂも、第１の内部電極２０および第２の内部電極３０と重畳する。
【００２６】
それにより、第３の内部電極４０は、第１の内部電極２０および第２の内部電極３０との間で直列に接続された２つ容量成分を形成する。具体的には、第３の内部電極４０は、第１の内部電極２０と対向する対向領域において静電容量Ｃ１の容量成分を形成し、第２の内部電極３０と対向する対向領域において静電容量Ｃ２の容量成分を形成し、これらの容量成分が直列に接続されて合成容量Ｃ（＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２））を形成する。
【００２７】
また、第３の内部電極４０の位置および寸法は、第１の内部電極２０および第２の内部電極３０の位置および寸法に対して、第１の内部電極２０および第２の内部電極３０の幅方向における端部位置と、第３の内部電極４０の端部の幅方向における端部位置との差ｄ１が、第１の内部電極２０（または第２の内部電極３０）の延在方向における端部位置と、第３の内部電極４０の端部４０ｂ（または端部４０ａ）の延在方向における中央部４０ｃ側の端部位置との差ｄ２よりも大きく（すなわち、ｄ１＞ｄ２）設計されている。
【００２８】
以上で説明した構成を有する積層コンデンサ１００においては、内部電極層７と中間内部電極層８との間に幅方向（Ｙ方向）に関する積層ズレが生じた場合、第３の内部電極４０の端部４０ａ、４０ｂが第１の内部電極２０および第２の内部電極３０の幅ｗ１よりも幅狭の形状（幅ｗ２）を有するため、幅方向における端部位置の差ｄ１の分だけ積層ズレを許容することができ、第３の内部電極４０の幅方向に関する積層ズレに起因する静電容量の変化を抑えることができる。
【００２９】
一方、図６に示す従来技術のように、第１の内部電極２０’および第２の内部電極３０’と、第３の内部電極４０’とにおいて、幅方向における端部位置が一致する場合には、上記積層ズレも許容することができず、その結果、積層ズレに伴う対向面積の減少が生じて静電容量が大きく低減してしまう。
【００３０】
また、内部電極層７と中間内部電極層８との間に延在方向（Ｘ方向）に関する積層ズレが生じた場合でも、均一幅の中央部４０ｃが第１の内部電極２０の一部および第２の内部電極３０の一部と重畳するように延びているため、第３の内部電極４０の延在方向に関する積層ズレに起因する静電容量の変化も抑えることができる。すなわち、延在方向に関する積層ズレにより、第１の内部電極２０および第２の内部電極３０のいずれか一方に、第３の内部電極４０との対向面積の減少が生じた場合でも、他方の内部電極ではその減少した面積の分だけ対向面積が増加（補償）するため、静電容量の変化が効果的に抑制されている。
【００３１】
特に、第３の内部電極４０の中央部４０ｃが両端部４０ａ、４０ｂに比べて幅狭になっているため、第３の内部電極４０の延在方向に関する積層ズレの際に、第１の内部電極２０と第３の内部電極４０との対向面積および第２の内部電極３０と第３の内部電極４０との対向面積の変化が低減される。すなわち、第３の内部電極４０の中央部４０ｃの幅ｗ３を両端部４０ａ、４０ｂの幅ｗ２に対して幅狭化（ｗ３＜ｗ２）することで、積層ズレ（たとえばΔｌのズレ量）による対向面積の変化量（Δｌ×ｗ３）が、幅狭化されていないときの対向面積の変化量（Δｌ×ｗ２）に比べて効果的に低減されている。そのため、第１の内部電極２０と第３の内部電極４０とで形成される静電容量Ｃ１の変化量が低減されるとともに、第２の内部電極３０と第３の内部電極４０とで形成される静電容量Ｃ２の変化量が低減され、結果として、これらの合成容量Ｃの変化量も低減される。
【００３２】
なお、図６に示す従来技術のように、第３の内部電極４０’が延在方向に亘って均一幅である場合には、第３の内部電極４０’の延在方向に関する積層ズレの際、両端部４０ａ、４０ｂに比べて中央部４０ｃが狭小化されている上記態様に比べて対向面積の変化量が大きくなり、それにより合成容量Ｃが大きく変化してしまう。
【００３３】
以上で詳細に説明したように、積層コンデンサ１００においては、積層ズレが生じた場合であっても、静電容量の変化を抑えることができるため、製品間における静電容量のばらつき低減が実現されている。
【００３４】
また、図５に示すように、第１の内部電極２０（または第２の内部電極３０）と第３の内部電極４０との位置関係に関し、幅方向に関する端部位置の差ｄ１が、延在方向に関する端部位置との差ｄ２よりも大きいため、第３の内部電極４０の延在方向における積層ズレに比べて、幅方向における積層ズレに起因する静電容量の変化を効果的に抑えることができる。上述したとおり、延在方向に関する積層ズレは、第１の内部電極２０および第２の内部電極３０との間で対向面積が相互補償されるが、幅方向に関する積層ズレは、そのような対向面積の相互補償がないため、幅方向に関する積層ズレに対する許容長さ（ｄ１）を長くすることが好ましい。
【００３５】
ここで、積層コンデンサ１００の素体１の端面１ａ、１ｂに形成される端子電極２、３は、素体１内に形成された内部電極との間に、浮遊容量を形成する。特に、素体１の側面に回り込んだ部分の端子電極２、３と、第３の内部電極４０との間で、浮遊容量が生じやすい。そのため、中間内部電極層８が、内部電極層７よりも素体１の積層方向における外側に位置する場合には、第１の端子電極２および第２の端子電極３と中間内部電極層８の第３の内部電極４０との間で浮遊容量が生じてしまう。
【００３６】
そこで、積層コンデンサ１００においては、内部電極層７を、素体１の最上層および最下層に配置し、複数の内部電極層７のうち、素体１の積層方向における最も外側に位置する内部電極層７を中間内部電極層８よりも外側に位置させることで、上記浮遊容量の抑制が図られている。すなわち、内部電極層７の内部電極２０、３０は、同じ極性の端子電極２、３と電気的に接続されているため、端子電極２、３との間に浮遊容量を生じさせず、より一層の製品間における静電容量ばらつきの低減が図られている。特に、第１の内部電極２０および第２の内部電極３０の幅ｗ１が、第３の内部電極４０の幅ｗ２よりも広く設計されているため、端子電極２、３と第３の内部電極４０との間に浮遊容量が生じる事態が効果的に抑制されている。
【００３７】
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。
【００３８】
図７に示す第３の内部電極４０Ａは、開口４１により中央部４０ｃの幅狭化を図っている点において、上述した第３の内部電極４０と異なる。開口４１は、中央部４０ｃの真ん中において延在方向に沿って延びる矩形形状であり、中央部４０ｃが延在方向に沿って２つに分割されている、この第３の内部電極４０Ａにおいても、両端部４０ａ、４０ｂの幅ｗ２に比べて２つの中央部４０ｃ（幅ｗ４）の幅の総和のほうが狭く設計されている。
【００３９】
図８に示す第３の内部電極４０Ｂは、さらに幅方向からくびれさせた点において、上述した第３の内部電極４０Ａと異なる。この第３の内部電極４０Ｂにおいても、両端部４０ａ、４０ｂの幅ｗ２に比べて２つの中央部４０ｃ（幅ｗ５）の幅の総和のほうが狭く設計されている。
【００４０】
図７や図８に示した第３の内部電極４０Ａ、４０Ｂを採用した積層コンデンサでも、第３の内部電極４０を採用した積層コンデンサ１００と同一または同等の効果を奏する。また、図７の第３の内部電極４０Ａの中央部４０ｃの幅ｗ４に対する、図８の第３の内部電極４０Ｂの中央部４０ｃの幅ｗ５のように、より中央部４０ｃを幅狭化することにより、より効果的に静電容量の変化を抑えることができる。さらに、第３の内部電極４０Ａや第３の内部電極４０Ｂのように、中央部４０ｃを複数に分割することで、その一つが断線した場合でも、第３の内部電極の導通状態を維持することができ、積層コンデンサの信頼性を有意に向上することができる。
【符号の説明】
【００４１】
１００…積層コンデンサ、１…素体、１ａ…第１の端面、１ｂ…第２の端面、２…第１の端子電極、３…第２の端子電極、６…誘電体層、７…内部電極層、８…中間内部電極層、２０…第１の内部電極、３０…第２の内部電極、４０、４０Ａ、４０Ｂ…第３の内部電極、４０ａ、４０ｂ…端部、４０ｃ…中央部。
【技術分野】
【０００１】
本発明は積層コンデンサに関する。
【背景技術】
【０００２】
従来、電極パターンが設けられた複数の誘電体層を積層して形成される積層コンデンサが知られており、たとえば下記特許文献１に開示されている。特許文献１に開示された積層コンデンサは、内部電極層とフロート電極層とが誘電体層を介して交互に積層された素体を有しており、内部電極とフロート電極とにより直列コンデンサ成分が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−１３５１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のような積層コンデンサを作製する際、電極パターンが形成された誘電体層を積層する工程において、積層方向に直交する方向における位置ズレ（積層ズレ）が上下に重なる誘電体層間で生じることがある。このような積層ズレは、積層コンデンサの製品間での静電容量のばらつきにつながる。特に、近年の数ギガヘルツ帯の高周波フィルタに用いられる小さい静電容量（たとえば１０ｐＦ程度）の積層コンデンサにおいては、その静電容量のばらつきの低減が、非常に重要な技術的課題となっている。
【０００５】
本発明は、上述の課題を解決するためになされたものであり、製品間における静電容量のばらつきの低減が図られた積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層コンデンサは、内部電極層と中間内部電極層とが誘電体層を介して交互に積層された素体を備える積層コンデンサであって、素体の互いに対面する第１の端面および第２の端面には、第１の端子電極および第２の端子電極がそれぞれ設けられ、内部電極層は、第１の端子電極と電気的に接続されるとともに第１の端面の側から第２の端面方向に延びる第１の内部電極と、第２の端子電極と電気的に接続されるとともに第２の端面の側から第１の端面方向に延びる第２の内部電極とを含み、中間内部電極層は、第１の端子電極および第２の端子電極のいずれとも接続されず、第１の内部電極および第２の内部電極との間で直列に接続された複数の容量成分を形成する第３の内部電極を含み、第３の内部電極は、第１の端面と第２の端面との対面方向に延在し、かつ、第１の内部電極および第２の内部電極の幅よりも幅狭の形状を有し、両端部の幅より狭い均一幅を有する中央部を含み、中央部が第１の内部電極の一部および第２の内部電極の一部と重畳している。
【０００７】
この積層コンデンサにおいては、内部電極層と中間内部電極層との間に、第３の内部電極の幅方向に関する積層ズレが生じた場合、第１の内部電極および第２の内部電極の幅よりも第３の内部電極が幅狭の形状を有するため、第３の内部電極の幅方向に関する積層ズレに起因する静電容量の変化を抑えることができる。また、内部電極層と中間内部電極層との間に、第３の内部電極の延在方向（すなわち、第１の端面と第２の端面との対面方向）に関する積層ズレが生じた場合でも、均一幅の中央部が第１の内部電極の一部および第２の内部電極の一部と重畳するように延びているため、第３の内部電極の延在方向に関する積層ズレに起因する静電容量の変化も抑えることができる。特に、第３の内部電極の中央部が両端部に比べて幅狭になっているため、中央部が幅狭化されていない場合に比べて、第３の内部電極の延在方向に関する積層ズレの際に、第１の内部電極と第３の内部電極との対向面積の変化および第２の内部電極と第３の内部電極との対向面積の変化が低減され、その結果、第１の内部電極、第２の内部電極および第３の内部電極で形成される、直列に接続された複数の容量成分の合成容量の変化が低減される。このように、本発明に係る積層コンデンサは、積層ズレが生じた場合であっても、静電容量の変化を抑えることができるため、製品間における静電容量のばらつきの低減が実現される。
【０００８】
また、第３の内部電極の中央部が、第１の端面と第２の端面との対面方向に沿って複数に分割されている態様であってもよい。この場合、複数に分割された中央部の一つが断線した場合でも、第３の内部電極の導通状態を維持することができる。
【０００９】
また、第１の内部電極および第２の内部電極の幅方向における端部位置と、第３の内部電極の端部の幅方向における端部位置との差が、第１の内部電極または第２の内部電極の延在方向における端部位置と、第３の内部電極の端部の延在方向における中央部側の端部位置との差よりも大きい態様であってもよい。この場合、第３の内部電極の延在方向における積層ズレに比べて、幅方向における積層ズレに起因する静電容量の変化を効果的に抑えることができる。
【００１０】
また、複数の内部電極層のうち、素体の積層方向における最も外側に位置する内部電極層が、中間内部電極層よりも素体の積層方向における外側に位置する態様であってもよい。中間内部電極層が、内部電極層よりも素体の積層方向における外側に位置する場合には、第１の端子電極および第２の端子電極と中間内部電極層の第３の内部電極との間で浮遊容量が生じてしまうが、上記態様にすることにより、この浮遊容量の発生を回避することができる。
【発明の効果】
【００１１】
本発明によれば、製品間における静電容量のばらつきの低減が図られた積層コンデンサが提供される。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施形態に係る積層コンデンサを示す斜視図である。
【図２】図２は、図１に示す積層コンデンサのＩＩ−ＩＩ線に沿った断面図である。
【図３】図３は、図２に示す積層コンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図４は、図１の積層コンデンサの素体を誘電体層ごとに展開した展開図である。
【図５】図５は、内部電極層の第１の内部電極および第２の内部電極と中間内部電極層の第３の内部電極とを積層方向から見た図である。
【図６】図６は、従来技術に係る積層コンデンサの内部電極層を積層方向から見た図である。
【図７】図７は、図５とは異なる形状の第３の内部電極を示した図である。
【図８】図８は、図５とは異なる形状の第３の内部電極を示した図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１４】
図１〜４を参照しつつ、本発明の実施形態に係る積層コンデンサ１００の構成について説明する。図１は、積層コンデンサ１００を示す斜視図である。図２は、図１に示す積層コンデンサ１００のＩＩ−ＩＩ線に沿った断面図である。図３は、図２に示す積層コンデンサ１００のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、積層コンデンサ１００の素体１を誘電体層ごとに展開した展開図である。
【００１５】
図１に示すように、積層コンデンサ１００は、複数の長方形板状の誘電体層を積層して一体化することによって略直方体形状に構成された素体１と、第１の端子電極２および第２の端子電極３を備えている。積層コンデンサ１００は、長さ０．４〜５．７ｍｍ、幅０．２〜５．０ｍｍ、厚さ０．２〜３．２ｍｍ程度である。
【００１６】
第１の端子電極２は、素体１の長手方向（図のＸ方向）の第１の端面１ａに形成された外部電極であり、素体１の第１の端面１ａを覆うと共に、当該端面に隣接する４つの側面の一部を一体的に覆うように形成されている。また、第２の端子電極３は、第１の端面１ａに対面する反対側の端面（第２の端面）１ｂに形成された外部電極であり、素体１の第２の端面１ｂを覆うと共に、当該端面に隣接する４つの側面の一部を一体的に覆うように形成されている。
【００１７】
第１の端子電極２および第２の端子電極３は、素体１にめっき形成される。具体的には、素体１の外面にＣｕやＮｉ、あるいはＡｇ、Ｐｄ等を主成分とする導電性ペーストをディップなどによって付着させた後に所定温度（例えば、７００℃程度）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、Ｎｉ、Ｓｎ等を用いることができる。第１の端子電極２および第２の端子電極３の厚さは、２０〜７００μｍ程度に設定される。
【００１８】
素体１は、図２および図３に示すように、複数の長方形板状の誘電体層６と、複数の内部電極層７および複数の中間内部電極層８とが積層された積層体として構成されている。内部電極層７と中間内部電極層８とは、素体１内において誘電体層６の積層方向（図のＺ方向）（以下、単に「積層方向」と称する。）に沿ってそれぞれ一層ずつ配置されており、少なくとも一層の誘電体層６を挟むように対向配置されている。素体１においては、内部電極層７と中間内部電極層８とは誘電体層６を介して交互に積層されている。
【００１９】
実際には、積層コンデンサ１００の素体１における複数の誘電体層６は、互いの間の境界が視認できない程度に一体化されている。素体１は、図４に示すように、１０枚のセラミックグリーシートを重ね合わせて焼成して一体化することによって形成される。具体的には、１０枚のセラミックグリーンシートは、上から順に、電極パターンが形成されていないシート１０、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１、中間内部電極層８の電極パターンが形成されたシート１２、内部電極層７の電極パターンが形成されたシート１１で構成されている。
【００２０】
各シート１０〜１２は、ＢａＴｉＯ３、ＣａＺｒＯ３などを主成分として構成され、その厚さ、すなわち焼成後の誘電体層６の厚さは、６〜６０μｍとされている。各シート１１〜１２の電極パターンはＮｉやＮｉ合金などの導電材を含んでおり、当該導電性材料を含む導電性ペーストの焼結体として構成される。
【００２１】
次に、内部電極層７の電極パターンおよび中間内部電極層８の電極パターンについて、図５を参照しつつ説明する。
【００２２】
図５に示すように、内部電極層７の電極パターンは、一対の内部電極２０、３０（第１の内部電極２０および第２の内部電極３０）によって構成されている。これらの内部電極２０、３０は、いずれも幅ｗ１の矩形形状を有しており、所定長さだけ離間された状態で、シート１１上において第１の端面１ａと第２の端面１ｂとの対面方向に直交する方向（図のＹ方向）（以下、「幅方向」と称す。）に横断する中心線に関して線対称に配置されている。
【００２３】
第１の内部電極２０は、素体１の第１の端面１ａ側に位置し、第１の端子電極２と電気的に接続されるとともに第１の端面１ａから第２の端面１ｂ側に延びている。第２の内部電極３０は、素体１の第２の端面１ｂ側に位置し、第２の端子電極３と電気的に接続されるとともに第２の端面１ｂから第１の端面１ａ側に延びている。
【００２４】
中間内部電極層８の電極パターンは、シート１２の中央に配置された第３の内部電極４０によって構成されている。第３の内部電極４０は、第１の端子電極２および第２の端子電極３とは接続されておらず、これらの電極２、３のいずれとも電気的絶縁が図られている。また、第３の内部電極４０は、Ｉ型の形状を有し、第１の端面１ａと第２の端面１ｂとの対面方向に延びている。この第３の内部電極４０は、幅ｗ２である幅広の両端部４０ａ、４０ｂと、幅ｗ３（ｗ３＜ｗ２）である幅狭の中央部４０ｃとで構成されている。
【００２５】
この第３の内部電極４０の中央部４０ｃは、均一な幅となっており、その延在方向における長さは、第１の内部電極２０の一部および第２の内部電極３０の一部に掛かる長さに設計されている。そのため、第３の内部電極４０の中央部４０ｃは、第１の内部電極２０の一部および第２の内部電極３０の一部と重畳する。また、第３の内部電極４０の両端部４０ａ、４０ｂも、第１の内部電極２０および第２の内部電極３０と重畳する。
【００２６】
それにより、第３の内部電極４０は、第１の内部電極２０および第２の内部電極３０との間で直列に接続された２つ容量成分を形成する。具体的には、第３の内部電極４０は、第１の内部電極２０と対向する対向領域において静電容量Ｃ１の容量成分を形成し、第２の内部電極３０と対向する対向領域において静電容量Ｃ２の容量成分を形成し、これらの容量成分が直列に接続されて合成容量Ｃ（＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２））を形成する。
【００２７】
また、第３の内部電極４０の位置および寸法は、第１の内部電極２０および第２の内部電極３０の位置および寸法に対して、第１の内部電極２０および第２の内部電極３０の幅方向における端部位置と、第３の内部電極４０の端部の幅方向における端部位置との差ｄ１が、第１の内部電極２０（または第２の内部電極３０）の延在方向における端部位置と、第３の内部電極４０の端部４０ｂ（または端部４０ａ）の延在方向における中央部４０ｃ側の端部位置との差ｄ２よりも大きく（すなわち、ｄ１＞ｄ２）設計されている。
【００２８】
以上で説明した構成を有する積層コンデンサ１００においては、内部電極層７と中間内部電極層８との間に幅方向（Ｙ方向）に関する積層ズレが生じた場合、第３の内部電極４０の端部４０ａ、４０ｂが第１の内部電極２０および第２の内部電極３０の幅ｗ１よりも幅狭の形状（幅ｗ２）を有するため、幅方向における端部位置の差ｄ１の分だけ積層ズレを許容することができ、第３の内部電極４０の幅方向に関する積層ズレに起因する静電容量の変化を抑えることができる。
【００２９】
一方、図６に示す従来技術のように、第１の内部電極２０’および第２の内部電極３０’と、第３の内部電極４０’とにおいて、幅方向における端部位置が一致する場合には、上記積層ズレも許容することができず、その結果、積層ズレに伴う対向面積の減少が生じて静電容量が大きく低減してしまう。
【００３０】
また、内部電極層７と中間内部電極層８との間に延在方向（Ｘ方向）に関する積層ズレが生じた場合でも、均一幅の中央部４０ｃが第１の内部電極２０の一部および第２の内部電極３０の一部と重畳するように延びているため、第３の内部電極４０の延在方向に関する積層ズレに起因する静電容量の変化も抑えることができる。すなわち、延在方向に関する積層ズレにより、第１の内部電極２０および第２の内部電極３０のいずれか一方に、第３の内部電極４０との対向面積の減少が生じた場合でも、他方の内部電極ではその減少した面積の分だけ対向面積が増加（補償）するため、静電容量の変化が効果的に抑制されている。
【００３１】
特に、第３の内部電極４０の中央部４０ｃが両端部４０ａ、４０ｂに比べて幅狭になっているため、第３の内部電極４０の延在方向に関する積層ズレの際に、第１の内部電極２０と第３の内部電極４０との対向面積および第２の内部電極３０と第３の内部電極４０との対向面積の変化が低減される。すなわち、第３の内部電極４０の中央部４０ｃの幅ｗ３を両端部４０ａ、４０ｂの幅ｗ２に対して幅狭化（ｗ３＜ｗ２）することで、積層ズレ（たとえばΔｌのズレ量）による対向面積の変化量（Δｌ×ｗ３）が、幅狭化されていないときの対向面積の変化量（Δｌ×ｗ２）に比べて効果的に低減されている。そのため、第１の内部電極２０と第３の内部電極４０とで形成される静電容量Ｃ１の変化量が低減されるとともに、第２の内部電極３０と第３の内部電極４０とで形成される静電容量Ｃ２の変化量が低減され、結果として、これらの合成容量Ｃの変化量も低減される。
【００３２】
なお、図６に示す従来技術のように、第３の内部電極４０’が延在方向に亘って均一幅である場合には、第３の内部電極４０’の延在方向に関する積層ズレの際、両端部４０ａ、４０ｂに比べて中央部４０ｃが狭小化されている上記態様に比べて対向面積の変化量が大きくなり、それにより合成容量Ｃが大きく変化してしまう。
【００３３】
以上で詳細に説明したように、積層コンデンサ１００においては、積層ズレが生じた場合であっても、静電容量の変化を抑えることができるため、製品間における静電容量のばらつき低減が実現されている。
【００３４】
また、図５に示すように、第１の内部電極２０（または第２の内部電極３０）と第３の内部電極４０との位置関係に関し、幅方向に関する端部位置の差ｄ１が、延在方向に関する端部位置との差ｄ２よりも大きいため、第３の内部電極４０の延在方向における積層ズレに比べて、幅方向における積層ズレに起因する静電容量の変化を効果的に抑えることができる。上述したとおり、延在方向に関する積層ズレは、第１の内部電極２０および第２の内部電極３０との間で対向面積が相互補償されるが、幅方向に関する積層ズレは、そのような対向面積の相互補償がないため、幅方向に関する積層ズレに対する許容長さ（ｄ１）を長くすることが好ましい。
【００３５】
ここで、積層コンデンサ１００の素体１の端面１ａ、１ｂに形成される端子電極２、３は、素体１内に形成された内部電極との間に、浮遊容量を形成する。特に、素体１の側面に回り込んだ部分の端子電極２、３と、第３の内部電極４０との間で、浮遊容量が生じやすい。そのため、中間内部電極層８が、内部電極層７よりも素体１の積層方向における外側に位置する場合には、第１の端子電極２および第２の端子電極３と中間内部電極層８の第３の内部電極４０との間で浮遊容量が生じてしまう。
【００３６】
そこで、積層コンデンサ１００においては、内部電極層７を、素体１の最上層および最下層に配置し、複数の内部電極層７のうち、素体１の積層方向における最も外側に位置する内部電極層７を中間内部電極層８よりも外側に位置させることで、上記浮遊容量の抑制が図られている。すなわち、内部電極層７の内部電極２０、３０は、同じ極性の端子電極２、３と電気的に接続されているため、端子電極２、３との間に浮遊容量を生じさせず、より一層の製品間における静電容量ばらつきの低減が図られている。特に、第１の内部電極２０および第２の内部電極３０の幅ｗ１が、第３の内部電極４０の幅ｗ２よりも広く設計されているため、端子電極２、３と第３の内部電極４０との間に浮遊容量が生じる事態が効果的に抑制されている。
【００３７】
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。
【００３８】
図７に示す第３の内部電極４０Ａは、開口４１により中央部４０ｃの幅狭化を図っている点において、上述した第３の内部電極４０と異なる。開口４１は、中央部４０ｃの真ん中において延在方向に沿って延びる矩形形状であり、中央部４０ｃが延在方向に沿って２つに分割されている、この第３の内部電極４０Ａにおいても、両端部４０ａ、４０ｂの幅ｗ２に比べて２つの中央部４０ｃ（幅ｗ４）の幅の総和のほうが狭く設計されている。
【００３９】
図８に示す第３の内部電極４０Ｂは、さらに幅方向からくびれさせた点において、上述した第３の内部電極４０Ａと異なる。この第３の内部電極４０Ｂにおいても、両端部４０ａ、４０ｂの幅ｗ２に比べて２つの中央部４０ｃ（幅ｗ５）の幅の総和のほうが狭く設計されている。
【００４０】
図７や図８に示した第３の内部電極４０Ａ、４０Ｂを採用した積層コンデンサでも、第３の内部電極４０を採用した積層コンデンサ１００と同一または同等の効果を奏する。また、図７の第３の内部電極４０Ａの中央部４０ｃの幅ｗ４に対する、図８の第３の内部電極４０Ｂの中央部４０ｃの幅ｗ５のように、より中央部４０ｃを幅狭化することにより、より効果的に静電容量の変化を抑えることができる。さらに、第３の内部電極４０Ａや第３の内部電極４０Ｂのように、中央部４０ｃを複数に分割することで、その一つが断線した場合でも、第３の内部電極の導通状態を維持することができ、積層コンデンサの信頼性を有意に向上することができる。
【符号の説明】
【００４１】
１００…積層コンデンサ、１…素体、１ａ…第１の端面、１ｂ…第２の端面、２…第１の端子電極、３…第２の端子電極、６…誘電体層、７…内部電極層、８…中間内部電極層、２０…第１の内部電極、３０…第２の内部電極、４０、４０Ａ、４０Ｂ…第３の内部電極、４０ａ、４０ｂ…端部、４０ｃ…中央部。
【特許請求の範囲】
【請求項１】
内部電極層と中間内部電極層とが誘電体層を介して交互に積層された素体を備える積層コンデンサであって、
前記素体の互いに対面する第１の端面および第２の端面には、第１の端子電極および第２の端子電極がそれぞれ設けられ、
前記内部電極層は、前記第１の端子電極と電気的に接続されるとともに前記第１の端面の側から前記第２の端面方向に延びる第１の内部電極と、前記第２の端子電極と電気的に接続されるとともに前記第２の端面の側から前記第１の端面方向に延びる第２の内部電極とを含み、
前記中間内部電極層は、前記第１の端子電極および前記第２の端子電極のいずれとも接続されず、前記第１の内部電極および前記第２の内部電極との間で直列に接続された複数の容量成分を形成する第３の内部電極を含み、
前記第３の内部電極は、前記第１の端面と前記第２の端面との対面方向に延在し、かつ、前記第１の内部電極および前記第２の内部電極の幅よりも幅狭の形状を有し、両端部の幅より狭い均一幅を有する中央部を含み、前記中央部が前記第１の内部電極の一部および前記第２の内部電極の一部と重畳している、積層コンデンサ。
【請求項２】
前記第３の内部電極の中央部が、前記第１の端面と前記第２の端面との対面方向に沿って複数に分割されている、請求項１に記載の積層コンデンサ。
【請求項３】
前記第１の内部電極および前記第２の内部電極の幅方向における端部位置と、前記第３の内部電極の端部の幅方向における端部位置との差が、
前記第１の内部電極または前記第２の内部電極の延在方向における端部位置と、前記第３の内部電極の端部の延在方向における中央部側の端部位置との差よりも大きい、請求項１又は２に記載の積層コンデンサ。
【請求項４】
複数の前記内部電極層のうち、前記素体の積層方向における最も外側に位置する前記内部電極層が、前記中間内部電極層よりも前記素体の積層方向における外側に位置する、請求項１−３のいずれか一項に記載の積層コンデンサ。
【請求項１】
内部電極層と中間内部電極層とが誘電体層を介して交互に積層された素体を備える積層コンデンサであって、
前記素体の互いに対面する第１の端面および第２の端面には、第１の端子電極および第２の端子電極がそれぞれ設けられ、
前記内部電極層は、前記第１の端子電極と電気的に接続されるとともに前記第１の端面の側から前記第２の端面方向に延びる第１の内部電極と、前記第２の端子電極と電気的に接続されるとともに前記第２の端面の側から前記第１の端面方向に延びる第２の内部電極とを含み、
前記中間内部電極層は、前記第１の端子電極および前記第２の端子電極のいずれとも接続されず、前記第１の内部電極および前記第２の内部電極との間で直列に接続された複数の容量成分を形成する第３の内部電極を含み、
前記第３の内部電極は、前記第１の端面と前記第２の端面との対面方向に延在し、かつ、前記第１の内部電極および前記第２の内部電極の幅よりも幅狭の形状を有し、両端部の幅より狭い均一幅を有する中央部を含み、前記中央部が前記第１の内部電極の一部および前記第２の内部電極の一部と重畳している、積層コンデンサ。
【請求項２】
前記第３の内部電極の中央部が、前記第１の端面と前記第２の端面との対面方向に沿って複数に分割されている、請求項１に記載の積層コンデンサ。
【請求項３】
前記第１の内部電極および前記第２の内部電極の幅方向における端部位置と、前記第３の内部電極の端部の幅方向における端部位置との差が、
前記第１の内部電極または前記第２の内部電極の延在方向における端部位置と、前記第３の内部電極の端部の延在方向における中央部側の端部位置との差よりも大きい、請求項１又は２に記載の積層コンデンサ。
【請求項４】
複数の前記内部電極層のうち、前記素体の積層方向における最も外側に位置する前記内部電極層が、前記中間内部電極層よりも前記素体の積層方向における外側に位置する、請求項１−３のいずれか一項に記載の積層コンデンサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２０９４９５（Ｐ２０１２−２０９４９５Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７５３６５（Ｐ２０１１−７５３６５）
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]