積層型光起電力素子
【課題】低コストでありながら信頼性が高く、かつ光電変換効率の高い積層型光起電力素子を提供する。
【解決手段】シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、
光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、
前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、
前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることを特徴とする積層型光起電力素子。
【解決手段】シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、
光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、
前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、
前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることを特徴とする積層型光起電力素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を少なくとも３構成素子以上積層して形成される太陽電池、センサー等の積層型光起電力素子に関する。
【背景技術】
【０００２】
太陽光を電気エネルギーに変換する光電変換素子である光起電力素子は、電卓、腕時計などの民生用の小電力用電源として広く応用されており、将来、石油や石炭などのいわゆる化石燃料の代替用電力として実用可能な技術として注目されている。
【０００３】
光起電力素子は、半導体のｐｎ接合の光起電力を利用した技術であり、シリコンなどの半導体が太陽光を吸収して電子と正孔との光キャリヤーを生成し、光キャリヤーをｐｎ接合部の内部電界によりドリフトさせて外部に取り出すものである。
【０００４】
このような光起電力素子の作製は、主に半導体製造プロセスを用いることにより行われている。具体的には、ＣＺ法などの結晶成長法によりｐ型またはｎ型に価電子制御したシリコンの単結晶を作製し、この単結晶をスライスして約３００μｍの厚さのシリコンウエハーを作製する。さらに、ウエハーと反対の導電型となるように価電子制御剤を拡散させるなどして、異種の導電型の層を積層することによりｐｎ接合を作製するものである。
【０００５】
ところで現在、信頼性や光電変換効率の観点から、実用化されている主な光起電力素子には単結晶シリコンが採用されているが、上述のように光起電力素子の作製には半導体製造プロセスを用いるため、製造コストが増大している。
【０００６】
単結晶シリコン光起電力素子の他の欠点は、単結晶シリコンが間接遷移であるため光吸収係数が小さく、より多くの太陽光を吸収するために少なくとも５０μｍの厚さに作成しなければならないことや、バンドギャップが約１．１ｅＶであり、光起電力素子として好適な１．５ｅＶよりも狭いため短波長成分を有効利用することができないことである。
【０００７】
仮に、多結晶シリコンを用いて製造コストを低減したとしても、間接遷移の問題は残り、光起電力素子の厚さを減少させることはできない。また、多結晶シリコンは、粒界その他の問題をも併せ持っている。
【０００８】
さらに、結晶質であるがゆえに面積の大きなウエハーを製造することができず、大面積化が困難であり、大電力を取り出すには単位素子を直列化あるいは並列化をするための配線を行なわなければならないことや、又、屋外で使用する際に光起電力素子を様々な気象条件によりもたらされる機械的損傷から保護するため、高価な実装が必要になることなどから、単位発電量に対する製造コストが既存の発電方法に比べて割高になってしまうという問題がある。
【０００９】
このような事情から、光起電力素子の電力用としての実用化を進めるに当たって、低コスト化および大面積化が重要な技術的課題であり、様々な検討がなされており、低コストの材料、光電変換効率の高い材料などの材料探求が行なわれている。
【００１０】
このような光起電力素子の材料としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質炭化珪素などのテトラヘドラル系の非晶質半導体や、ＣｄＳ、Ｃｕ2ＳなどのＩＩ、ＶＩ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ、Ｖ族の化合物半導体等が挙げられる。とりわけ、非晶質半導体を光起電力発生層に用いた薄膜光起電力素子は、単結晶光起電力素子に比較して大面積の膜を作成することができることや、膜厚が薄くて済むこと、任意の基板材料に堆積することができることなどの長所があり有望視されている。
【００１１】
しかしながら、上記の非晶質半導体を用いた光起電力素子は、電力用素子としては光電変換効率の向上、信頼性の向上の面で問題が残っている。
【００１２】
非晶質半導体を用いた光起電力素子の光電変換効率の向上の手段としては、例えば、バンドギャップを狭くして長波長の光に対する感度を増加することが行われている。すなわち、非晶質シリコンは、バンドギャップが約１．７ｅＶ位であって７００ｎｍ以上の長波長の光を吸収することができず、有効利用することができないため、長波長光に感度のあるバンドギャップが狭い材料を採用することが検討されている。
【００１３】
このような材料としては、成膜時のシリコン原料ガスとゲルマニウム原料ガスとの比を変えることで、容易にバンドギャップを１．３ｅＶ位から１．７ｅＶ位まで任意に変化させることができる非晶質シリコンゲルマニウムが挙げられる。
【００１４】
また、光起電力素子の光電変換効率を向上させる他の方法として、単位素子構造の光起電力素子を複数積層するいわゆるスタックセルを用いることが特許文献１に開示されている。このスタックセルにはｐｎ接合結晶半導体が用いられているが、その思想は非晶質あるいは結晶質いずれにも共通するものであり、太陽光スペクトルを異なるバンドギャップの光起電力素子により効率よく吸収させ、Ｖｏｃを増大させることにより発電効率を向上させるものである。
【００１５】
スタックセルは、異なるバンドギャップの構成素子を複数積層し、太陽光線のスペクトルの各部分を効率よく吸収することにより変換効率を向上させるものであり、積層する構成素子の光入射側に位置するいわゆるトップ層のバンドギャップよりもその下に位置するいわゆるボトム層のバンドギャップが狭くなるように設計される。
【００１６】
これにより、太陽光線のスペクトルを十分に吸収し光電変換効率が飛躍的に改善された（非特許文献１）。
【００１７】
【特許文献１】米国特許２９４９４９８号明細書
【非特許文献１】Ｋ．Ｍｉｙａｃｈｉ・ｅｔ．ａｌ．，Ｐｒｏｃ．１１ｔｈ Ｅ．Ｃ．Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｏｌａｒ・Ｅｎｅｒｇｙ・Ｃｏｎｆ．Ｍｏｎｔｒｅｕｘ，Ｓｗｉｔｚｅｒｌａｎｄ，８８，１９９２），（Ｋ．Ｎｏｍｏｔｏｅｔ．ａｌ．，”ａ−Ｓｉ・Ａｌｌｏｙ・Ｔｒｅｅ−Ｓｔａｃｋｅｄ・Ｓｏｌａｒ・Ｃｅｌｌｓ・ｗｉｔｈ・Ｈｉｇｈ・Ｓｔａｂｉｌｉｚｅｄ−Ｅｆｆｉｃｉｅｎｃｙ”，７ｔｈ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｃｉｅｎｃｅ・ａｎｄ・Ｅｎｇｉｎｅｅｒｉｎｇ・Ｃｏｎｆ．Ｎａｇｏｙａ，２７５，１９９３
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで、上記の光起電力素子はｉ型層の全てに非晶質半導体を用いた素子であるために、光照射により光電変換効率が低下する、いわゆる光劣化の低減には限界があった。これは、非晶質シリコンおよび非晶質シリコンゲルマニウムは光照射により膜質が低下してしまい、キャリヤの走行性が悪くなることにより引き起こされるものであり、結晶系には見られない非晶質半導体特有の現象である。そのため、電力用途に用いる場合、信頼性に劣り、実用化の障害となっているのが実状である。
【００１９】
また近年、非晶質系／非晶質系のみならず、非晶質系／結晶質系のスタックセルについても研究が行なわれ、光起電力素子の光電変換効率の向上が報告されている（Ｈａｍａｋａｗａ，Ｙ・ｅｔｃ．”Ｄｅｖｉｃｅ・Ｐｈｙｓｉｃｓ・ａｎｄ・Ｏｐｔｉｍｕｍ・Ｄｅｓｉｇｎ・ｏｆ・ａ−Ｓｉ／Ｐｏｌｙ・Ｓｉ・Ｔａｎｄｅｍ・Ｓｏｌａｒ・Ｃｅｌｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ・ｏｆ・４ｔｈ・Ｉｎｔｅｒｎａｔｉｏｎａｌ・ＰＶＳＥＣ，ｐｐ．４０３−４０８，Ｆｅｂ．１９８９．），（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔｃ．，”Ｉｎｔｒｉｎｓｉｃ・Ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｓ・Ｓｉｌｉｃｏｎ（μｃ−Ｓｉ：Ｈ）−Ａ・Ｐｒｏｍｉｓｉｎｇ・Ｎｅｗ・Ｔｈｉｎ・Ｆｉｌｍ・Ｓｏｌａｒ・Ｃｅｌｌ・Ｍａｔｅｒｉａｌ”ＩＥＥＥ・Ｆｉｒｓｔ・Ｗｏｒｌｄ・Ｃｏｎｆｅｒｅｎｃｅ・ｏｎ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｅｎｅｒｇｙ・Ｃｏｎｖｅｒｓｉｏｎ，ｐｐ．４０９−４１２，Ｄｅｃ．１９９４），（Ｍｉｔｃｈｅｌｌ，Ｒ．Ｌ．ｅｔｃ．，”Ｔｈｅ・ＤＯＥ／ＳＥＲＩ・Ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ・Ｔｈｉｎ・Ｆｉｌｍ・Ｓｕｂｃｏｎｔｒａｃｔ・Ｐｒｏｇｒａｍ，”Ｐｒｏｃｅｅｄｉｎｇｓ・ｏｆ・２０ｔｈ・ＩＥＥＥ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｐｅｃｉａｌｉｓｔｓ・Ｃｏｎｆｅｒｅｎｃｅ，ＰＰ．１４６９−１４７６，Ｓｅｐｔ．１９８８）。
【００２０】
しかしながら、スタックセルの光発電電流のバランスを考慮すると、光入射側（バンドギャップの広い側）のセルの層厚を厚くしなければならず、光劣化という観点からは十分に満足しうるものではなかった。
【００２１】
したがって、非晶質光起電力素子の光劣化の更なる低減と、光劣化後の光電変換効率を向上させることが要望されている。さらに、電力用途に用いるためには、光電変換効率の更なる向上が求められている。
【００２２】
本発明は、実用性のある低コストでありながら信頼性が高く、かつ光電変換効率の高い積層型光起電力素子を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記の目的を達成すべく、本発明は、シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であるものである。
【００２４】
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚は、０．５μｍ以上１．５μｍ以下の範囲であることが好ましい。
【００２５】
一方、第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚は、１．５μｍ以上３．５μｍ以下の範囲であることが好ましい。
【００２６】
さらに、第二のｐｉｎ接合の構成素子のｎ型層が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることが好ましい。
【００２７】
一方、第三のｐｉｎ接合の構成素子のｎ型層が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることが好ましい。
【００２８】
また、第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンが、マイクロ波プラズマＣＶＤ法により形成されていることが好ましい。
【００２９】
一方、第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンも、マイクロ波プラズマＣＶＤ法により形成されていることが好ましい。
【００３０】
さらに、本発明の積層型光起電力素子は、一対のロール間に長尺基板を掛け渡して搬送しながら前記ｐｉｎ接合の構成素子を積層するロール・ツー・ロール法により形成されることが好ましい。
【００３１】
上記のように、本発明は新規な積層型光起電力素子に係るものであり、本発明の構成および作用を以下に更に説明する。
【００３２】
本発明者等は、上述した課題を克服し、光劣化が少なく、かつ光電変換効率の高い積層型光起電力素子を鋭意検討した結果、以下のような知見を得た。
【００３３】
高い光電変換効率を維持しながら、光劣化率を低下させ、光劣化後の光電変換効率を向上させるには、積層型光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いる積層型光起電力素子、すなわち、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子が適している。
【００３４】
また、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を従来好適であると考えられてきた膜厚を外れて薄くすることによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を従来好適であると考えられてきた膜厚を外れて薄くすることによって、スタック型の光起電力素子の中でもさらに光劣化を抑制し、光劣化後の変換効率を向上させることができる。
【００３５】
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、積層型光起電力素子の中でも光劣化をさらに抑制することができ、高い光電変換効率を維持ることができる。
【００３６】
そして、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンが速い堆積速度で、しかも良質の微結晶シリコンを形成することができ、光劣化を抑制することができるとともに、高い光電変換効率を維持することができる。
【００３７】
また、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることによって、微結晶シリコンの膜厚を薄くした場合でも高い光電変換効率を維持することができる。
【００３８】
さらに、微結晶シリコンの堆積手段として、原料ガスのガス分解効率が高く、高真空度でも放電維持可能なマイクロ波（０．１〜１０ＧＨｚ）ＣＶＤ法を用い、特に堆積初期のプラズマ状態を制御することによって、局在準位密度を抑制し、良好な膜質を維持して、上記のトリプル型の光起電力素子の光劣化後の光電変換効率をより高めることができる。
【００３９】
具体的には、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用ることによって、非晶質系スタック型の光起電力素子において光劣化が大きかった半導体層の改善が行なわれ、スタック型の光起電力素子の中でも光劣化をさらに抑制することができる。
【００４０】
また、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いることによって、これまで光吸収することが比較的困難だった長波長光をも光吸収することができ、スタック型の光起電力素子の中でもより高い短絡電流を有することができ、かつ高い光電変換効率を維持することができる。
【００４１】
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ型層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でも光劣化をより抑制することができる。
【００４２】
そして、第二のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下に設定することによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下に設定することによって、微結晶シリコン及びその微結晶の成長を阻害することがなく、又、光発電時のホールの走行性を改善することによって、光劣化を抑制し、かつ高い光電変換効率を維持することができる。
【００４３】
また、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の少ない良質の微結晶シリコンが形成され、光劣化の少ない高い光電変換効率を維持することができる。
【００４４】
さらに、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることによって、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることができ、光照射によるｉ型層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でも光劣化をより抑制することができる。そして、これまで光吸収することが比較的困難であった長波長の光をも吸収することができ、スタック型の光起電力素子の中でもより高い光電変換効率を維持することができる。
【００４５】
また、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法により形成されることによって、大量に水素希釈された原料ガスを効率良く分解し活性化することができ、速い堆積速度であっても欠陥密度の低い良質の微結晶シリコンを得ることができる。
【００４６】
さらに、ロール・ツー・ロール法により本発明の積層型光起電力素子を形成すれば、生産性を極めて向上させることができる。
【００４７】
以上のような本発明の積層型光起電力素子によって、光劣化が抑制され、高い光電変換効率を維持しながら光劣化率を低下させ、光劣化後の光電変換効率を向上させることができるものである。
【発明の効果】
【００４８】
本発明によれば、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用ることによって、非晶質系の積層型光起電力素子において光劣化が大きかった半導体層の改善が行なわれ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。
【００４９】
また、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いることによって、これまで光吸収することが比較的困難だった長波長光も光吸収することができ、スタック型の光起電力素子の中でもより高い短絡電流及び開放端電圧を有しており、かつ高い光電変換効率を維持することができる。
【００５０】
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ型層中での局在準位の増加を抑制することができ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。
【００５１】
そして、第二のｐｉｎ接合のｉ層である微結晶シリコン中にボロンを含有し、その含有量を８ｐｐｍ以下にすること、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコン中にボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、微結晶シリコン及びその微結晶の成長を阻害することがなく、また光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができる。
【００５２】
また、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層より形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層より形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンまたは微結晶が速い堆積速度で形成され、不純物の少ない良質の微結晶シリコンを形成することができ、光劣化を少なくして、高い光電変換効率を維持することができる。
【００５３】
さらに、第二、第三のｐｉｎ接合のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法によって形成され、ｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上としたことによって、第二、第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることにより、光照射によるｉ型層中での局在準位の増加を抑制することができ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。また、これまで光吸収することが比較的困難であった長波長の光をも吸収することができ、積層型光起電力素子の中でも、より高い光電変換効率を維持することができる。
【００５４】
そして、ロール・ツー・ロール法により本発明の積層型光起電力素子を形成すれば、生産性を極めて向上させることができる。
【００５５】
このように本発明の積層型光起電力素子によれば、光劣化が抑制され、高い光電変換効率を維持しながら光劣化率を低下させ、光劣化後の変換効率を向上させることができる。それによって、実用に適した低いコストでありながら信頼性が高く、かつ光電変換効率の高い光起電力素子を提供することができる。
【００５６】
また、本発明によれば、第二のｐｉｎ接合のｉ型層に微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層に微結晶シリコンを用いたことによって、光起電力素子の全体の耐電圧、耐熱劣化、および製造行程の歩留まりが向上し、光起電力素子の利用形態の柔軟性を向上させることができる。
【発明を実施するための最良の形態】
【００５７】
以下に、本発明の積層型光起電力素子の好適な実施形態を説明するが、本発明はこの実施形態に限るものではない。
【００５８】
本発明者等は、非単結晶シリコン系の光起電力素子の光電変換効率をさらに向上させ、光劣化を防止して、非単結晶シリコン系の光起電力素子の信頼性を高めるために、以下のような検討を行った。
【００５９】
まず、光劣化を低減するには、光起電力素子をスタック型に構成することが有効であることは周知の如くである。しかしながら、光劣化の低減は未だ充分とは言えず、本発明者等はスタック型の光起電力素子の構成の検討を進めてきた結果、以下のような知見を得た。
【００６０】
すなわち、スタック型の光起電力素子の中でも、ｐｉｎ接合を２つ積層したダブル型の光起電力素子よりも、ｐｉｎ接合を３つ積層したトリプル型の光起電力素子の方が、より光劣化を低減できるということである。これは、同じ種類の半導体材料を用いた場合、ダブル型よりもトリプル型の方が１つあたりのｐｉｎ接合で発生する光発電電流が少なくなり、非晶質半導体の光劣化の原因となる正孔と電子の再結合が減少するからであると考えられる。
【００６１】
また、トリプル型の光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ層として微結晶シリコンを用いる積層型光起電力素子、すなわち、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子が光劣化の低減に最も適しているという知見を得た。これは、第二および第三ののｐｉｎ接合のｉ型層として微結晶シリコンを用い、９５０ｎｍの光吸収係数が２００ｃｍ-1以上である微結晶シリコンを用いることで、これまでの非単結晶シリコン系トリプル型光起電力素子よりも光劣化をより低減することができるからである。
【００６２】
そこで、本発明者等は、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子について、さらに検討を進めた。その結果、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子の光電変換効率を最も高くするには、第一のｐｉｎ接合のｉ型層である非晶質シリコンのバンドギャップを１．６０ｅＶ以上、１．９０ｅＶ以下にし、第二のｐｉｎ接合のｉ型層である微結晶シリコンの層厚を０．５μｍ以上１．５μｍ以下にし、第三のｐｉｎ接合のｉ型層である微結晶シリコンの層厚を１．５μｍ以上３．５以下にすることが、好適であることが分かった。
【００６３】
このとき、第二のｐｉｎ接合のｉ型層である、非晶質シリコンの膜厚は、５００〜２５００オングストロームが好ましく、より好ましくは７００〜１５００オングストロームであることが分かった。
【００６４】
また、第二および第三のｐｉｎ接合のｉ型層である、微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることが分かった。（以下、第一のｐｉｎ接合を「トップセル」、第二のｐｉｎ接合を「ミドルセル」、第三のｐｉｎ接合を「ボトムセル」と略記する。）
【００６５】
さらに、本発明者等は検討を進め、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子の光電変換効率と光劣化率の両方を考慮し、高い光電変換効率を維持しながら光劣化率を低減すること、すなわち光劣化による光電変換効率の低下が飽和した後の光電変換効率（以下、「安定化変換効率」と記す。）を最大にすることを検討した。
【００６６】
スタック型の光起電力素子は、複数のｐｉｎ接合を直列接続した構成であるので、それぞれのｐｉｎ接合で発生する電流値ができる限り大きく、かつそれぞれの電流値が近いものでなければ、高い光電変換効率は得られない。
【００６７】
したがって、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子のミドルセルのｉ型層である微結晶シリコンの層厚を０．５μｍより薄くすれば、光により発生する電流が少な過ぎてトリプルセルとしての光電変換効率が低下してしまう。一方、その層厚が１．５μｍより厚ければ、ミドルセルの電流は十分であるが、ボトムセルに入り込む光量が減るためにボトムセルの発生する電流が少な過ぎて、トリプルセルとしての光電変換効率は低下してしまう。
【００６８】
また、ボトムセルのｉ型層である微結晶シリコンの層厚を１．５μｍより薄くすれば、光により発生する電流が少な過ぎてトリプルセルとしての光電変換効率は低下してしまう。一方、その層厚が３．５μｍより厚ければ、光発電時のキャリアーの走光性にも悪影響を与え、ボトムセルのＦＦ（曲線因子）を低下させ、トリプルセルとしての光電変換効率は低下してしまう。
【００６９】
このような検討を繰り返した結果、ミドルセルのｉ型層としての微結晶シリコンの層厚は、０．５μｍ以上１．５μｍ以下、より好ましくは０．６μｍ以上１．２μｍ以下にすることが望ましいことが分かった。
【００７０】
また、ボトムセルのｉ型層としての微結晶シリコンの層厚は、１．５μｍ以上３．５μｍ以下、より好ましくは１．７μｍ以上３．３μｍ以下にすることが望ましいことが分かった。
【００７１】
さらに、ミドルセルのｉ型層である微結晶シリコン中に含まれるボロンの含有量を８ｐｐｍ以下にしたことにより、微結晶シリコンの微結晶の成長を阻害することなく、また過剰な不活性なボロンによる膜質の低下を抑制し、さらに光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができた。
【００７２】
加えて、ボトムセルのｉ型層である微結晶シリコンも同様に、微結晶シリコン中に含まれるボロンの含有量を８ｐｐｍ以下にしたことにより、微結晶シリコンの微結晶の成長を阻害することなく、また過剰な不活性なボロンによる膜質の低下を抑制し、さらに光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができた。
【００７３】
また、ミドルセルのｎ型層が微結晶シリコン、あるいはミドルセルのｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層で形成されることにより、
ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の混入を極力抑制して良質の微結晶シリコンを形成することができること、
ｎ型層上に形成されるｉ型層の微結晶シリコンが堆積初期から非晶質成分の少ない良質の微結晶シリコンとして形成されること、
ｉ型層の微結晶シリコンをこれまで検討されてきた堆積基板温度よりも比較的高い温度で堆積することが可能となり、より良質の微結晶シリコンが形成できること、
ｉ型層の微結晶シリコンの堆積初期の水素イオン等によるｎ型層へのダメージを軽減することができること、
等によって、光劣化の少ない高い光電変換効率を維持することができた。
【００７４】
さらに、ボトムセルのｎ型層が微結晶シリコン、あるいはボトムセルのｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンと二層で形成されることにより、
ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の混入を極力抑制して良質の微結晶シリコンを形成することができること、
ｎ型層上に形成されるｉ型層の微結晶シリコンを堆積初期から非晶質成分の少ない良質の微結晶シリコンとして形成されること、
ｉ型層の微結晶シリコンをこれまで検討されてきた堆積基板温度よりも比較的高い温度で堆積することが可能となり、より良質の微結晶シリコンを形成することができること、
ｉ型層の微結晶シリコンの堆積初期の水素イオン等によるｎ型層へのダメージを軽減することができること、
等によって、光劣化の少ない高い光電変換効率を維持することができた。
【００７５】
また、ボトムのｉ型層である微結晶シリコンの膜厚を上記のような値にまで薄くした場合であっても、微結晶シリコンの光吸収係数を大きくすることによって、ボトムで発生する電流値を維持することができることが分かった。
【００７６】
さらに、ボトムのｉ型層である微結晶シリコンの膜厚を上記のような値にまで薄くした場合であっても、微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上にすることによって、ボトムで発生する電流値を維持することができることが分かった。
【００７７】
具体的には、ボトムのｉ型層である微結晶シリコンの堆積基板温度を高温にしたり、水素希釈率を変えたりすることによって、ボトムで発生する電流値を維持することができることが分かった。
【００７８】
また、ミドルとボトムのｉ型層に微結晶シリコンを用いることで、これまで問題となっていた開放端電圧（Ｖｏｃ）を比較的大きくすることができ、高い光電変換効率を維持することができた。
【００７９】
さらに、ミドルセル、ボトムセルのｐ層と微結晶シリコン層との間に非晶質シリコン層、あるいは非晶質シリコンカーボン層を配置することで、主に光起電力素子の開放端電圧（Ｖｏｃ）を向上させる働きを有する。これは、非晶質シリコン層、あるいは非晶質シリコンカーボン層によって、ｐｉｎ接合の拡散電位が大きくなるためと考えられる。また、微結晶シリコン中で光により発生した電子が、ｐ層に拡散するのを防止する障壁を形成していることも考えられる。
【００８０】
非晶質シリコン層、あるいは非晶質シリコンカーボン層の膜厚は、３０オングストローム〜４５０オングストローム、より好ましくは５０オングストローム〜３５０オングストロームが望ましい。また、この程度の膜厚の非晶質シリコン層、あるいは非晶質シリコンカーボン層を配置しても、光起電力素子の光劣化率は殆ど増大することはなかった。
【００８１】
さらに、本発明者等は鋭意研究の結果、マイクロ波（０．１〜１０ＧＨｚ）プラズマＣＶＤ法によって微結晶シリコンを形成し、さらに形成条件を最適化することによって、欠陥密度が少ない良質の微結晶シリコンを得ることができた。その結果、微結晶シリコンをｉ型層に用いた光起電力素子の光電変換効率を向上させることができ、光劣化率も低下した。したがって、安定化効率を向上させることができた。
【００８２】
これは、従来は殆どＲＦプラズマＣＶＤ法を用いて微結晶シリコンを形成していたのに対し、マイクロ波プラズマＣＶＤ法によって微結晶シリコンを形成し、さらに形成条件を最適化することによって達成できたものである。その理由は、マイクロ波を用いることで原料ガスの分解効率が高いこと、特に堆積速度を上げるべく大流量原料ガスを導入した際の分解効率が高いこと、および水素大量希釈下における水素の分解効率が高く活性化し易いこと等により、堆積している薄膜の成長表面におけるプリカーサーの移動度が増大したため、良質な微結晶シリコンを形成することができたと考えられる。
【００８３】
また、マイクロ波プラズマＣＶＤ法によって微結晶シリコンを形成する場合、ＲＦプラズマＣＶＤ法を用いた場合に比べて、高速成膜が可能となるため基板温度も高くすることができ、膜質の良い微結晶シリコンを形成することができたと考えられる。
【００８４】
さらに、ポトムセルのｉ型層にマイクロ波プラズマＣＶＤ法によって作成した比較的高温の良質の微結晶シリコンを用いたことで、本発明によるミドルセルにｉ型層として微結晶シリコンを用いても、ミドルセル作製中の熱的ダメージを最小限に抑制することができ、トリプルセルとして高い光電変換効率を維持しながら光劣化率を少なくすること、すなわち安定化変換効率を向上させることができた。
【００８５】
また、帯状基板を連続的に搬送しながら基板表面に薄膜を形成する、いわゆるロールツーロール法と上記のマイクロ波プラズマＣＶＤ法とを組み合わせることにより、複数の半導体層の界面近傍における局在準位を減少させ、光起電力素子の光電変換効率を向上させることができた。
【００８６】
図１は、本発明の積層型光起電力素子の断面を模式的に示す概略図である。図１において、本発明の積層型光起電力素子は、基板１２０上に３つのｐｉｎ接合の構成素子が積層された構造をしており、１５０は光入射側から数えて第一のｐｉｎ接合、１４０は第二のｐｉｎ接合、１３０は第三のｐｉｎ接合である。
【００８７】
これら３つのｐｉｎ接合は、基体１００上に形成された金属層１０１および透明導電層１０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極１１５と集電電極１１６が形成されて、スタック型の光起電力素子を形成している。
【００８８】
そして、それぞれのｐｉｎ接合は、ｎ型層１１２、ｎ型微結晶半導体層１０３、１０８、ｉ型層１０６、１１３、ｉ型微結晶半導体層１０５、１１０、ｐ型層１０７、１１１、１１４からなる。
【００８９】
また、本発明では、第一のｐｉｎ接合のｉ型層１１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層１１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層１０５として微結晶シリコンを用いている。
【００９０】
図２は、本発明の積層型光起電力素子の他の断面構造を模式的に示す概略図である。図２において、本発明の積層型光起電力素子は、基板２２０上に３つのｐｉｎ接合の構成素子が積層された構造をしており、２５０は光入射側から数えて第一のｐｉｎ接合、２４０は第二のｐｉｎ接合、２３０は第三のｐｉｎ接合である。
【００９１】
これら３つのｐｉｎ接合は、基体２００上に形成された金属層２０１および透明導電層２０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極２１５と集電電極２１６が形成されて、スタック型の光起電力素子を形成している。
【００９２】
そして、それぞれのｐｉｎ接合は、ｎ型層２０８、２１２、ｎ型微結晶半導体層２０３、２０９、ｉ型層２０６、２１３、ｉ型微結晶半導体層２０５、２１０、ｐ型層２０７、２１１、２１４からなる。
【００９３】
また、本発明では、第一のｐｉｎ接合のｉ型層２１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層２１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層２０５として微結晶シリコンを用いている。
【００９４】
図３は、本発明の積層型光起電力素子の別の断面構造を模式的に示す概略図である。図３において、本発明の積層型光起電力素子は、基板３２０上に３つのｐｉｎ接合が積層された構造をしており、３５０は光入射側から数えて第一のｐｉｎ接合、３４０は第二のｐｉｎ接合、３３０は第三のｐｉｎ接合である。
【００９５】
これら３つのｐｉｎ接合は、基体３００上に形成された金属層３０１および透明導電層３０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極３１５と集電電極３１６が形成されて、スタック型の光起電力素子を形成している。
【００９６】
そして、それぞれのｐｉｎ接合は、ｎ型層３１７、３１２、ｎ型微結晶半導体層３０３、３０８、ｉ型層３０６、３１３、ｉ型微結晶半導体層３０５、３１０、ｐ型層３０７、３１１、３１４からなる。
【００９７】
また、本発明では、第一のｐｉｎ接合のｉ型層３１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層３１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層３０５として微結晶シリコンを用いている。
【００９８】
なお、図１ないし図３の積層型光起電力素子においては、ｐｉｎ接合のｎ型層とｐ型層とを入れ換えた構成をとることもできる。
【００９９】
以下、本発明の積層型光起電力素子の各構成要素を図１に基づいて更に詳しく説明する。
【０１００】
（基板）
半導体層１０３〜１１４は、高々５μｍ程度の薄膜であるため、適当な基板上に堆積される。このような基板１００としては、単結晶質もしくは非単結晶質のものであってもよく、また導電性のものであってもよく、さらに電気絶縁性のものであってもよい。また、これらは、透光性のものであっても、また非透光性のものであってもよいが、変形や歪みが少なく、所望の強度を有するものであることが好ましい。
【０１０１】
具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属、もしくはこれらの合金、例えば真鍮、ステンレス鋼等の薄板もしくはその複合体、またはポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムもしくはシート、またはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、またはこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜または／およびＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3，ＡｌＮ等の絶縁性薄膜をスパッタリング法、蒸着法、鍍金法等により表面コーティング処理を施したもの、またはガラス、セラミックスなどが挙げられる。
【０１０２】
光起電力素子用の基板として用いるには、帯状基板が金属等の導電体である場合には直接電流取り出し用の電極としても良いし、合成樹脂等の絶縁体である場合には堆積膜の形成される側の表面にＡｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス鋼、真鍮、ニクロム、ＳｎＯ2、Ｉｎ2Ｏ3、ＺｎＯ、ＩＴＯ等のいわゆる金属単体もしくは合金、または透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタリング等の方法で予め表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。
【０１０３】
勿論、帯状基板が金属等の導電体であっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を基板上の堆積膜が形成される側に設けても良い。また、基板が比較的透明であって、基板の側から光入射を行う層構成の光起電力素子とする場合には、透明導電性酸化物や金属薄膜等の導電性薄膜を予め堆積形成しておくことが望ましい。
【０１０４】
基板の表面性は、いわゆる平滑面であっても、微小の凹凸面であっても良い。微小の凹凸面とする場合には、その凹凸形状は球状、円錐状、角錐状等であって、かつその最大高さ（Ｒｍａｘ）を好ましくは０．０５μｍ乃至２μｍとすることにより、該表面での光反射が乱反射となり、反射光の光路長の増大をもたらす。基板の形状は用途により平滑表面、或は凸凹表面の板状、長尺ベルト状、円筒状等に構成することができ、その厚さは所望通りの光起電力素子を形成し得るように適宜決定するが、光起電力素子として可撓性が要求されるされる場合、または基板の側より光入射がなされる場合には、基板としての機能が充分発揮される範囲内で可能な限り薄くすることができる。
【０１０５】
しかしながら、基板の製造上および取扱い上、機械的強度等の点から、通常は１０μｍ以上とされる。
【０１０６】
（裏面電極、光反射層）
本発明に用いられる裏面電極は光入射方向に対し半導体層の裏面に配される電極である。したがって、図１の１０１の位置か、あるいは基板１００が透光性で基板の方向から光を入射させる場合には１１５の位置に配置される。
【０１０７】
裏面電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属、またはステンレス鋼等の合金が挙げられる。
【０１０８】
なかでも、アルミニウム、銅、銀、金などの反射率の高い金属が特に好ましい。反射率の高い金属を用いる場合には、裏面電極に半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層の役割を兼ねさせることができる。
【０１０９】
また、裏面電極の形状は、平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差がＲｍａｘで０．２μｍから２．０μｍであることが望ましい。
【０１１０】
ただし、基板が裏面電極を兼ねる場合には、裏面電極の形成を必要としない場合もある。
【０１１１】
また、裏面電極の形成には、蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。さらに、裏面電極を光を散乱する凹凸形状に形成する場合には、形成した金属あるいは合金の膜をドライエッチングするか、もしくはウエットエッチングするか、またはサンドブラストするか、あるいは加熱すること等によって形成される。また、基板を加熱しながら上記の金属あるいは合金を蒸着することにより、光を散乱する凹凸形状を形成することもできる。
【０１１２】
裏面電極１０１とｎ型微結晶半導体層１０３との間には、導電性酸化亜鉛等の拡散防止層１０２を設けても良い。拡散防止層の効果としては、下部電極１０１を構成する金属元素がｎ型微結晶半導体層中へ拡散するのを防止するのみならず、若千の抵抗値をもたせることで半導体層を挟んで設けられた裏面電極１０１と透明電極１１５との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を光起電力素子内に閉じ込める等の効果を挙げることができる。
【０１１３】
（ｉ型層：真性半導体層）
特に、ＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体材料を用いた光起電力素子において、ｐｉｎ接合に用いるｉ型層は照射光に対してキャリアを発生輸送する重要な層である。
【０１１４】
ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用することができる。
【０１１５】
ＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体材料には、水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）が含有され、これが重要な働きを有する。ｉ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダングリングボンド）を補償する働きをし、ｉ型層でのキァリアの移動度と寿命の積を向上させるものである。また、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補償する働きをし、光起電力素子の光起電力、光電流そして光応答性を向上させる効果のあるものである。
【０１１６】
ｉ型層に含有される水素原子または／およびハロゲン原子は、１〜４０ａｔ％が最適な含有量として挙げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍の範囲が好ましい範囲として挙げられる。さらに、シリコン原子の含有量に対応して、水素原子または／およびハロゲン原子の含有量が変化していることが好ましいものである。
【０１１７】
本発明の光起電力素子において、第一のｐｉｎ接合１５０のｉ型層１１３を構成する半導体材料としては非晶質シリコンが用いられ、本発明の第二のｐｉｎ接合１４０のｉ型層１１０を構成する半導体材料としては微結晶シリコンが用いられ、第三のｐｉｎ接合１３０のｉ型層１０５を構成する半導体材料としては微結晶シリコンが用いられる。
【０１１８】
非晶質シリコン、微結晶シリコンは、ダングリングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ等と表記される。
【０１１９】
具体的には、例えば、本発明の積層型光起電力素子に好適な第一のｐｉｎ接合１５０のｉ型層１１３としては、ｉ型の水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）が挙げられ、その特性としては、光学的バンドギャップ（Ｅｇ）が１．６０ｅＶ〜１．９０ｅＶ、水素原子の含有量（ＣＨ）が１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽光照射下の光電導度（σｐ）が１．０×１０-5Ｓ／ｃｍ以上、暗電導度（σｄ）が１．０×１０-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下、局在準位密度は１０17／ｃｍ3以下のものが好適に用いられる。
【０１２０】
本発明の光起電力素子の第二のｐｉｎ接合１４０のｉ型層１１０を構成する微結晶シリコンの膜厚は０．５μｍ以上１．５μｍ以下の範囲である。また、第二のｐｉｎ接合のｉ型層を構成する微結晶シリコンはボロンを含有しており、そのボロン含有量は８ｐｐｍ以下である。さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数は２００ｃｍ-1以上である。そして、第二のｐｉｎ接合のｉ型層である微結晶シリコンは、マイクロ波プラズマＣＶＤ法により形成されているものである。
【０１２１】
また、本発明の光起電力素子の第三のｐｉｎ接合１３０のｉ型層１０５を構成する微結晶シリコン膜厚は１．５μｍ以上３．５μｍ以下の範囲である。また、第三のｐｉｎ接合のｉ型層である微結晶シリコンはボロンを含有しており、そのボロン含有量は８ｐｐｍ以下である。さらに、第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数は２００ｃｍ-1以上である。そして、第三のｐｉｎ接合のｉ型層である微結晶シリコンは、マイクロ波プラズマＣＶＤ法により形成されているものである。
【０１２２】
（ｐ型層またはｎ型層）
ｐ型層またはｎ型層も、本発明の積層型光起電力装置の特性を左右する重要な層である。
【０１２３】
ｐ型層またはｎ型層の非晶質材料（「ａ−」と略記する。）、微結晶材料（「μｃ−」と略記する）としては、例えば、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子：Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。
【０１２４】
多結晶材料（「ｐｏｌｙ−」と略記する）としては、例えばｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌｙ−ＳｉＧｅ等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子：Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。
【０１２５】
特に、光入射側のｐ型層またはｎ型層には、光吸収の少ない結晶性の半導体層かバンドギャップの広い非晶質半導体層が適している。
【０１２６】
ｐ型層への周期率表第ＩＩＩ族原子の添加量、およびｎ型層への周期率表第Ｖ族原子の添加量は、０．１〜５０ａｔ％が最適量として挙げられる。
【０１２７】
また、ｐ型層またはｎ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをし、ｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子は、０．１〜４０ａｔ％が最適量として挙げられる。特に、ｐ型層またはｎ型層が結晶性の場合、水素原子またはハロゲン原子は０．１〜８ａｔ％が最適量として挙げられる。
【０１２８】
さらに、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍の範囲が好ましい範囲として挙げられる。
【０１２９】
このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハロゲン原子の含有量を多くすることによって、該界面近傍の欠陥準位や機械的歪を減少させることができ、本発明の積層型光起電力素子の光起電力や光電流を増加させることができる。
【０１３０】
光起電力素子のｐ型層またはｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また非抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。さらに、ｐ型層またはｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍが最適である。
【０１３１】
（半導体層の形成方法）
本発明の積層型光起電力装置の半導体層として、好適なＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体層を形成するために最も好適な製造方法は、マイクロ波プラズマＣＶＤ法であり、次に好適な製造方法はＲＦプラズマＣＶＤ法である。
【０１３２】
マイクロ波プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チャンバー）に原料ガス、希釈ガスなどの材料ガスを導入し、真空ポンプによって排気しつつ、堆積室の内圧を一定にして、マイクロ波電源によって発振されたマイクロ波を導波管または同軸ケーブルによって導き、誘電体窓（アルミナセラミックス等）、または電気的に堆積室より絶縁された導電体（Ｎｉ、Ｗ、ステンレス鋼等の棒）を介して堆積室に導入して、材料ガスのプラズマを生起させて分解し、堆積室内に配置された基板上に所望の堆積膜を形成する方法であり、広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。
【０１３３】
本発明の積層型光起電力素子の半導体層をマイクロ波プラズマＣＶＤ法により堆積する場合、堆積室内の基板温度は２５０〜５００℃、内圧は０．５〜２５０ｍＴｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．１〜１０ＧＨｚが好ましい範囲として挙げられる。
【０１３４】
また、ＲＦプラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０ｔｏｒｒ、ＲＦパワーは０．０１〜５．０Ｗ／ｃｍ2、堆積速度は０．１〜１５Ａ／ｓｅｃが好適な条件として挙げられる。
【０１３５】
また、本発明の積層型光起電力素子の半導体層の形成に適した堆積膜形成方法として、ロール・ツー・ロール（Ｒｏｌｌ・ｔｏ・Ｒｏｌｌ）方式によるものがある。この堆積膜形成方法は、複数のグロー放電領域を順次貫通する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で堆積形成しつつ、帯状の基板をその長手方向に連続的に搬送させるものであり、これによって所望の半導体接合を有する光起電力素子を連続的に形成することができる。
【０１３６】
本発明の積層型光起電力装置に好適なＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体層の堆積に適した原料ガスとしては、シリコン原子を含有したガス化し得る化合物、ゲルマニウム原子を含有したガス化し得る化合物、炭素原子を含有したガス化し得る化合物、窒素原子を含有したガス化し得る化合物、酸素原子を含有したガス化し得る化合物等、およびこれらの化合物の混合ガスを挙げることができる。
【０１３７】
シリコン原子を含有するガス化し得る化合物としては、鎖状または環状シラン化合物が用いられ、例えば、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＦＨ3、ＳｉＦ2Ｈ2、ＳｉＦ3Ｈ、Ｓｉ3Ｈ8、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、Ｓｉ2Ｄ3Ｈ3、（ＳｉＦ2）5、（ＳｉＦ2）6、（ＳｉＦ2）4、Ｓｉ2Ｆ6、Ｓｉ3Ｆ8、Ｓｉ2Ｈ2Ｆ4、Ｓｉ2Ｈ3Ｆ3、ＳｉＣｌ4、（ＳｉＣｌ2）5、ＳｉＢｒ4、（ＳｉＢｒ2）5、Ｓｉ2Ｃｌ6、ＳｉＨＣｌ3、ＳｉＨ2Ｂｒ2、ＳｉＨ2Ｃｌ2、Ｓｉ2Ｃｌ3Ｆ3などのガス状態のもの、または容易にガス化し得るものが挙げられる。
【０１３８】
ゲルマニウム原子を含有するガス化し得る化合物としては、ＧｅＨ4、ＧｅＤ4、ＧｅＦ4、ＧｅＦＨ3、ＧｅＦ2Ｈ2、ＧｅＦ3Ｈ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、Ｇｅ2Ｈ6、Ｇｅ2Ｄ6などが挙げられる。
【０１３９】
炭素原子を含有するガス化し得る化合物としては、ＣＨ4、ＣＤ4、ＣnＨ2n+2（ｎは整数）、ＣnＨ2n（ｎは整数）、Ｃ2Ｈ2、Ｃ6Ｈ6、ＣＯ2、ＣＯなどが挙げられる。
【０１４０】
窒素含有ガスとしては、Ｎ2、ＮＨ3、ＮＤ3、ＮＯ、ＮＯ2、Ｎ2Ｏなどが挙げられる。
【０１４１】
酸素含有ガスとしては、Ｏ2、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2、Ｎ2Ｏ、ＣＨ3ＣＨ2ＯＨ、ＣＨ3ＯＨなどが挙げられる。
【０１４２】
また、価電子制御するためにｐ型層またはｎ型層に導入される物質としては、周期率表第ＩＩＩ族原子及び第Ｖ族原子が挙げられる。
【０１４３】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、例えばボロン原子導入用として、Ｂ2Ｈ6、Ｂ4Ｈ10、Ｂ5Ｈ9、Ｂ5Ｈ11、Ｂ6Ｈ10、Ｂ6Ｈ12、Ｂ6Ｈ14などの水素化ボロン、ＢＦ3、ＢＣｌ3等のハロゲン化ボロン等を挙げることができ、この他にＡｌＣｌ3、ＧａＣｌ3、ＩｎＣｌ3、ＴｌＣｌ3なども挙げることができ、特にＢ2Ｈ6、ＢＦ3が適している。
【０１４４】
第Ｖ族原子導入用の出発物質として有効に使用されるのは、例えば燐原子導入用としてＰＨ3、Ｐ2Ｈ4などの水素化燐、ＰＨ4Ｉ、ＰＦ3、ＰＦ5、ＰＣｌ3、ＰＣｌ5、ＰＢｒ3、ＰＢｒ5、ＰＩ3などのハロゲン化燐が挙げられ、その他にＡｓＨ3、ＡｓＦ3、ＡｓＣｌ3、ＡｓＢｒ3、ＡｓＦ5、ＳｂＨ3、ＳｂＦ3、ＳｂＦ5、ＳｂＣｌ3、ＳｂＣｌ5、ＢｉＨ3、ＢｉＣｌ3、ＢｉＢｒ3なども挙げることができ、特にＰＨ3、ＰＦ3が適している。
【０１４５】
また、上記のガス化し得る化合物をＨ2、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどのガスで適宜希釈して堆積室に導入しても良い。
【０１４６】
特に、微結晶半導体やａ−ＳｉＣ：Ｈ等の光吸収の少ないか、バンドギァプの広い層を堆積する場合は、水素ガスで２〜１００倍に原料ガスを希釈して、マイクロ波パワーあるいはＲＦパワーを比較的高いパワーで導入することが好ましい。
【０１４７】
（透明電極）
本発明において、透明電極１１５は光を透過する光入射側の電極であるとともに、その膜厚を最適化することによって反射防止膜としての役割も兼ねている。透明電極１１５には半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは、５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。
【０１４８】
また、透明電極の抵抗率は、好ましくは５×１０-3Ωｃｍ以下、より好ましくは１×１０-3Ωｃｍ以下であることが望ましい。
【０１４９】
透明電極の材料としては、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）、ＺｎＯ、ＣｄＯ、Ｃｄ2ＳｎＯ4、ＴｉＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ3、ＭｏＯ3、ＮａｘＷＯ3等の導電性酸化物、あるいはこれらを混合したものが好適に用いられる。
【０１５０】
また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加してもよい。導電率を変化させる元素（ドーパント）としては、例えば透明電極１０３がＺｎＯの場合にはＡｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆなどが、またＩｎ2Ｏ3の場合にはＳｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂなどが、さらにＳｎＯ2の場合にはＦ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【０１５１】
また、透明電極の形成方法としては、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デップ法などが好適に用いられる。
【０１５２】
（集電電極）
本発明において、集電電極１１６は、透明電極１１５の抵抗率が充分低くできない場合に必要に応じて透明電極１１５上の一部分に形成され、電極の抵抗率を下げ、光起電力素子の直列抵抗を下げる働きをする。
【０１５３】
集電電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウムなどの金属、またはステンレス鋼などの合金、あるいは粉末状金属を用いた導電ペーストなどが挙げられる。そして、その形状は、できるだけ半導体層への入射光を遮らないように、櫛状に形成される。
【０１５４】
また、光起電力素子の全体の面積の中で集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、最適には５％以下が望ましい。
【０１５５】
集電電極のパターンの形成にはマスクを用い、形成方法としては蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。
【０１５６】
なお、本発明の積層型光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を製造する場合には、本発明の積層型光起電力素子を直列あるいは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等が取り付けられる。また、本発明の積層型光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことがある。
【実施例】
【０１５７】
以下に、本発明の好適な実施例を説明するが、本発明はこれらの実施例に何ら限定されるものではない。
【０１５８】
《実施例１》
図４に示す堆積装置を用いて、図１に示す積層型光起電力素子を作製した。堆積装置４００は、ＭＷＰＣＶＤ法とＲＦＰＣＶＤ法の双方を実施することができる。この堆積装置４００を用いて、光反射層１０１、１０２を有する基板４９０上に各半導体層を形成した。
【０１５９】
堆積装置には、不図示の原料ガスボンベがガス導入管を通して接続されでいる。原料ガスボンベはいずれも超高純度に精製されたもので、ＳｉＨ4ガスボンベ、ＣＨ4ガスボンベ、ＧｅＨ4ガスボンベ、Ｓｉ2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（希釈度：２．０％）ガスボンベ、Ｂ2Ｈ6／Ｈ2（希釈度：２．０％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＳｉＣｌ2Ｈ2ガスポンベ、ＳｉＨ4／Ｈ2（希釈度：２．０％）ガスボンベを接続した。
【０１６０】
次に、金属層１０１、透明導電層１０２が形成されている基板４９０をロードチャンバー４０１内の基板搬送用レール４１３上に配置し、不図示の真空排気ポンプによリロードチャンバー４０１内を圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６１】
さらに、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及び堆積チャンバー４１７内ヘゲートバルブ４０６を開けて搬送した。基板４９０の裏面を基板加熱用ヒーター４１０に密着させて加熱し、堆積チャンバー４１７内を不図示の真空排気ボンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６２】
以上のようにして成膜の準備が完了した後、Ｈ2ガスを堆積チャンバー４１７内にガス導入管４２９を通して導入し、Ｈ2ガス流量が３００ｓｃｃｍになるようにバルブ４４１、４３１、４３０を開け、マスフローコントローラー４３６で調整した。堆積チャンバー４１７内の圧力が１．０Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。基板４９０の温度が３５０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、μｃ−Ｓｉからなる第３のＲＦｎ型層１０３を形成した。
【０１６３】
μｃ−Ｓｉからなる第３のＲＦｎ型層１０３を形成するには、堆積チャンバー４１７内にＳｉＨ4ガス、ＰＨ3／Ｈ2ガスをバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
【０１６４】
このとき、ＳｉＨ4ガスの流量が０．４ｓｃｃｍ、Ｈ2ガスの流量が９０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が０．５ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．０Ｔｏｒｒとなるように調整した。
【０１６５】
高周波（以下「ＲＦ」と略記する。）電源４２２の電力を０．５５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入し、グロー放電を生起させ、基板上に第３のＲＦｎ型層の形成を開始し、層厚１０ｎｍの第３のＲＦｎ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第３のＲＦｎ型層１０３の形成を終えた。堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ２ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１６６】
次に、μｃ−Ｓｉからなる第３のＭＷｉ型層１０５、ａ−Ｓｉからなる第３のＲＦｉ型層１０６を順次形成した。
【０１６７】
まず、不図示の真空排気ポンプにより予め真空引きレておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０７を開けて基板４９０を搬送した。基板４９０の裏面を基板加熱用ヒーター４１１に密着させて加熱し、ｉ型層堆積チャンバー４１８内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６８】
μｃ−Ｓｉからなる第３のＭＷｉ型層を作製するには、基板４９０の温度が３００℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０１６９】
このとき、ＳｉＨ4ガスの流量が８０ｓｃｃｍ、Ｈ2ガスの流量が２４００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、５０ｍＴｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。ＲＦ電源４２４を０．２２Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。
【０１７０】
その後、不図示のマイクロ波電源（２．４５ＧＨｚ）の電力を０．１２Ｗ／ｃｍ3に設定し、導波管４２６及びマイクロ波導入用窓４２５を通じてｉ型層堆積チャンバー４１８内にμＷ電力を導入してグロー放電を生起させ、シャッター４２７を開けることで第３のＲＦｎ型層上に第３のＭＷｉ型層の作製を開始し、層厚３．０μｍのｉ型層を作製したところでμＷグロー放電を止め、バイアス電源４２４の出力を切り、第３のＭＷｉ型層１０５の作製を終えた。
【０１７１】
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１７２】
第３のＲＦｉ型層１０６を作製するには、基板４９０の温度が３００℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６４、４５４、４５０、４６３、４５３を徐々に開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０１７３】
このとき、Ｓｉ2Ｈ6ガスの流量が３．８ｓｃｃｍ、Ｈ2ガスの流量が１００ｓｃｃｍとなるように各々のマスフローコントローラー４５９、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．８Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０１７４】
次に、ＲＦ電源４２４を０．００８８Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加してグロー放電を生起させ、シャッター４２７を開けることで第３のＭＷｉ型層上に第３のＲＦｉ型層の作製を開始し、層厚２３ｎｍのｉ型層を作製したところでＲＦグロー放電を止め、ＲＦ電源４２４の出力を切り、第３のＲＦｉ型層１０６の作製を終えた。
【０１７５】
バルブ４６４、４５４、４５３、４５０を閉じて、ｉ型層堆積チャンバー４１８内へのＳ2Ｈ6ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１７６】
次に、ＳｉＣからなる第３のＲＦｐ型層１０７を形成するには、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０４及びｐ型層堆積チャンバー４１９内ヘゲートバルブ４０８を開けて、基板４９０を搬送した。基板４９０の裏面を基板加熱用ヒーター４１２に密着させて加熱し、ｐ型層堆積チャンバー４１９内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１７７】
基板４９０の温度が３００℃になるように基板加熱用ヒーター４１２を設定し、基板温度が安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、Ｂ2Ｈ6／Ｈ2ガス、ＣＨ4ガスを堆積チャンバー４１９内にバルブ４８１、４７１、４７０、４８２、４７２、４８３、４７３、４８４、４７４を操作してガス導入管４６９を通して導入した。
【０１７８】
このとき、Ｈ2ガスの流量が７５ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が９ｓｃｃｍ、ＣＨ4ガスの流量が０．１ｓｃｃｍとなるようにマスフローコントローラー４７６、４７７、４７８、４７９、で調整した。堆積チャンバー４１９内の圧力は、１．８Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０１７９】
ＲＦ電源４２３の電力を０．０９Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力を導入してグロー放電を生起させ、ｉ型層上に第３のＲＦｐ型層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第３のＲＦｐ型層１０７の形成を終えた。
【０１８０】
バルブ４７２、４８２、４７３、４８３、４７４、４８４、４７１、４８１、４７０を閉じてｐ型層堆積チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、Ｂ2Ｈ6／Ｈ2ガス，ＣＨ4ガス、Ｈ2ガスの流入を止め、ｐ型層堆積チャンバー４１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１８１】
μｃ−Ｓｉからなる第２のＲＦｎ型層１０９の形成は、まず、不図示の真空排気ボンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
【０１８２】
基板４９０の裏面を基板加熱用ヒーター４１０に密着させて加熱し、ｎ型層堆積チャンバー４１７内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温度が３２０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内にバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
【０１８３】
このとき、ＳｉＨ4ガスの流量が０．６ｓｃｃｍ、Ｈ2ガスの流量が１５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が３ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．２Ｔｏｒｒとなるように調整した。
【０１８４】
ＲＦ電源４２２の電力を０．０７Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入してグロー放電を生起させ、基板上に第２のＲＦｎ型層の形成を開始し、層厚１００ｎｍの第２のＲＦｎ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第２のＲＦｎ型層１０８の形成を終えた。
【０１８５】
堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１８６】
μｃ−Ｓｉからなる第２のｉ型層１１０を形成するには、まず、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
【０１８７】
基板４９０の温度が２９０℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０１８８】
このとき、ＳｉＨ4ガスの流量が４５ｓｃｃｍ、Ｈ2ガスの流量が１５００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．０４Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０１８９】
次に、ＲＦ電源４２４を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。その後、不図示のマイクロ波電源（０．５ＧＨｚ）の電力を０．１０Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入しグロー放電を生起させ、第２のＲＦｎ型層上に第２のｉ型層の作製を開始し、層厚０．８μｍに達したところでグロー放電を止め、バイアス電源４２４の出力を切り、第２のｉ型層１１０の作製を終えた。
【０１９０】
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１９１】
ＳｉＣからなる第２のＲＦｐ型層１１１の形成は、第３のＲＦｐ型層１０７の作製と同様な方法で搬送をした後、Ｈ2ガスの流量が８０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が９ｓｃｃｍ、ＣＨ4ガスの流量が０．２ｓｃｃｍとなるようにマスフローコントローラーで調整し、基板温度２６０℃で行った。その他は、第３のＲＦｐ型層と同様に作製した。
【０１９２】
ａ−Ｓｉからなる第１のＲＦｎ型層１１２の形成は、まず、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
【０１９３】
ＳｉＨ4ガスの流量が１．１ｓｃｃｍ、Ｈ2ガスの流量が４５ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が９ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力が１．０５Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。基板４９０の温度が２３０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、ａ−Ｓｉからなる第３のＲＦｎ型層１０３を形成した。
【０１９４】
ａ−Ｓｉからなる第１のＲＦｉ型層１１３の形成は、第３のＲＦｉ型層１０４の作製と同様な方法で搬送をした後、基板温度１９５℃、Ｓｉ2Ｈ6ガスの流量が２ｓｃｃｍ、Ｈ2ガスの流量が２００ｓｃｃｍとなるようにマスフローコントローラー４６４、４６３で調整し、堆積チャンバー４１７内の圧力は０．７５Ｔｏｒｒとなるように調整した。ＲＦ電力０．００７Ｗ／ｃｍ3で膜厚０．１μｍのＲＦｉ型層を作製した。
【０１９５】
ＳｉＣからなる第１のＲＦｐ型層１１４の形成は、第３のＲＦｐ型層１０７の作製と同様な方法で搬送をした後、Ｈ2ガスの流量が９０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が８ｓｃｃｍ、ＣＨ4ガスの流量が０．４ｓｃｃｍとなるようにマスフローコントローラーで調整し、基板温度１７０℃で行った。その他は、第３のＲＦｐ型層と同様に作製した。
【０１９６】
次に、不図示の真空排気ボンプにより予め真空引きしておいたアンロードチャンバー４０５内ヘゲートバルブ４０９を開けて基板４９０を搬送し、不図示のリークバルブを開けてアンロードチャンバー４０５をリークした。
【０１９７】
次に、第１のＲＦｐ型層１１４上に、透明導電層１１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。
【０１９８】
次に、透明導電層１１５上に櫛型の穴が開いたマスクを載せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極１１６を真空蒸着法により真空蒸着した。
【０１９９】
このようにして積層型光起電力素子の作製を終えた。この光起電力素子をＳＣ実１と呼ぶこととする。
【０２００】
＜比較例１＞
実施例１において、第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にμｃ−Ｓｉ、第２のｉ型層にａ−ＳｉをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比１と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は実施例１と同様に行った。表１１は、ガス流量を示すものである。
【０２０１】
【表１１】
【０２０２】
ＳＣ実１及びＳＣ比１はそれぞれ５個ずつ作製し、初期効率に対する４５℃でＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に３０００時間おいたときの効率の減少分（以下、「光劣化率」と略記する。）、安定化後の光電変換効率（安定化変換効率）、温度８５℃、湿度８５％の暗所に２１００時間おいた後の効率（以下、「耐熱劣化率」と略記する。）、およびセル耐電圧、歩留りについて測定を行った。
【０２０３】
初期変換効率及び安定化後の光電変換効率の測定は、作製した光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射下に設置して、Ｖ−Ｉ特性を測定することにより得られる。測定の結果、ＳＣ実１に対してＳＣ比１の特性は、表１に示すようになった。
【０２０４】
【表１】
【０２０５】
以上のように、本発明の積層型光起電力素子（ＳＣ実１）が、従来の積層型光起電力素子（ＳＣ比１）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れていることが分かった。
【０２０６】
《実施例２》
実施例１におけるμｃ−Ｓｉからなる第３のｉ層１０５をマイクロ波の周波数を０．１ＧＨｚに変えて形成し、同様の光起電力素子を作製した。
【０２０７】
基板４９０の温度が３３０℃になるように基板加熱用ヒーター４１１を設定し、基板４９０が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０２０８】
このとき、ＳｉＨ4ガスの流量が６０ｓｃｃｍ、Ｈ2ガスの流量が２４００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．２Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０２０９】
次に、不図示のマイクロ波電源（０．１ＧＨｚ）の電力を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加してグロー放電を生起させ、第３のＲＦｎ型層上に第３のｉ型層の作製を開始し、層厚２．５μｍのｉ型層を作製したところでグロー放電を止め、第３のｉ型層１０５の作製を終えた。
【０２１０】
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。この積層型光起電力素子をＳＣ実２と呼ぶこととする。
【０２１１】
＜比較例２＞
実施例１における第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にａ−Ｓｉ、第２のｉ型層にａ−ｓｉＧｅをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比２と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は実施例１と同様に行った。表２１は、ガス流量を示すものである。
【０２１２】
【表２１】
【０２１３】
ＳＣ実２及びＳＣ比２はそれぞれ４個ずつ作製し、安定化後の光電変換効率（安定化変換効率）、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を行ない、それぞれの平均値を算出した。
【０２１４】
測定の結果、ＳＣ実２に対してＳＣ比２の特性は表２に示すようになった。
【０２１５】
【表２】
【０２１６】
以上のように本発明の積層型光起電力素子（ＳＣ実２）が、従来の積層型光起電力素子（ＳＣ比２）よりも光起電力素子の安定化後の光電変換効率（安定化変換効率）、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れている分かった。
【０２１７】
《実施例３》
実施例１におけるμｃ−Ｓｉからなる第２のｉ型層１１０の形成するのに、ＳｉＨ4ガスの流量が７０ｓｃｃｍ、Ｈ2ガスの流量が２１００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、ｉ型層堆積チャンバー４１８内の圧力は、０．０５Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０２１８】
次に、ＲＦ電源４２４を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。その後、不図示のマイクロ波電源（０．５ＧＨｚ）の電力を０．１２Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入してグロー放電を生起させ、第２のＲＦｎ型層上に第２のｉ型層の作製を開始し、層厚１．０μｍのｉ型層を作製したところでグロー放電を止め、バイアス電源４２４の出力を切り、第２のｉ型層１１０の作製を終えた。
【０２１９】
同様に上記のμｃ−Ｓｉからなる第２のｉ型層１１０を膜厚のみを０．３〜２．０μｍの間で変化させたものを８個作製し、初期変換効率、曲線因子、光劣化率について測定を行った。その測定結果を表３に示す。
【０２２０】
【表３】
【０２２１】
初期変換効率、曲線因子、光劣化率については０．５〜１．５μｍの間で実用上十分なものが得られた。
【０２２２】
本発明の積層型光起電力素子において、μｃ−Ｓｉからなる第２のｉ型層１１０の膜厚が０．５μｍ以上１．５μｍ以下の範囲で、優れた特性を示すものが得られた。
【０２２３】
《実施例４》
実施例１におけるμｃ−Ｓｉからなる第３のｉ型層１０５の形成するのに、ＳｉＨ4ガスの流量が８０ｓｃｃｍ、Ｈ2ガスの流量が３２００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、ｉ型層堆積チャンバー４１８内の圧力は０．２Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０２２４】
次に、不図示のマイクロ波電源（０．１ＧＨｚ）の電力を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入してグロー放電を生起させ、第３のＲＦｎ型層上に第３のｉ型層の作製を開始し、層厚３．０μｍのｉ型層を作製したところでグロー放電を止め、バイアス電源４２４の出力を切り、第３のｉ型層１０５の作製を終えた。
【０２２５】
同様に上記のμｃ−Ｓｉからなる第３のｉ型層１０５を膜厚のみを１．０〜４．０μｍの間で変化させたものを８個作製し、初期変換効率、曲線因子、光劣化率について測定を行った。その測定結果を表４に示す。
【０２２６】
【表４】
【０２２７】
初期変換効率、曲線因子、光劣化率については１．５〜３．５μｍの間で実用上十分なものが得られた。
【０２２８】
本発明の積層型光起電力素子において、μｃ−Ｓｉからなる第三のｉ型層１０５の膜厚は１．５μｍ以上３．５μｍ以下の範囲で、優れた特性を示すものが得られた。
【０２２９】
《実施例５》
実施例１における第２のｎ型層１０８の形成は同様に行い、μｃ−Ｓｉからなる第２のｉ型層１１０の形成するのに、ＳｉＨ4ガスの流量が５５ｓｃｃｍ、Ｈ2ガス流量が１５００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、さらにＢ2Ｈ6／Ｈ2ガスの流量をマスフローコントローラー４６０で第２のｉ型層１１０である微結晶シリコン中に含まれるボロンの含有量が０〜１０．０ｐｐｍとなるよう調整して積層型光起電力素子を作製した。上記以外のｎ型層、ｉ型層、ｐ型層は実施例１と同様に作製した。
【０２３０】
なお、第２のｉ型層１１０中のボロンの含有量の測定には、ＣＡＭＥＣＡ社製のｉｍｆ−４ｆを用いた。
【０２３１】
シリコン中に含まれるボロンの含有量が８．０ｐｐｍ以下の第２のｉ型層１１０において、初期変換効率、安定化変換効率、光劣化率、および熱劣化率の全てに優れた特性が得られた。その測定結果を表５に示す。
【０２３２】
【表５】
【０２３３】
《実施例６》
実施例１における第３のｎ型層１０３の形成は同様に行い、μｃ−Ｓｉからなる第３のｉ型層１０５の形成するのに、ＳｉＨ4ガスの流量が４５ｓｃｃｍ、Ｈ2ガスの流量が１５５０ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、さらにＢ2Ｈ6／Ｈ2ガスの流量をマスフローコントローラー４６０で第３のｉ型層１０５である微結晶シリコン中に含まれるボロンの含有量が０〜１０．０ｐｐｍとなるよう調整し積層型光起電力素子を作製した。上記以外のｎ型層、ｉ型層、ｐ型層は、実施例１と同様に作製した。
【０２３４】
なお、第３のｉ型層１０５中のボロンの含有量の測定には、ＣＡＭＥＣＡ社製のｉｍｆ−４ｆを用いた。
【０２３５】
シリコン中に含まれるボロンの含有量が８．０ｐｐｍ以下の第３のｉ型層１０５において、初期変換効率、安定化変換効率、光劣化率、および熱劣化率の全てに優れた特性が得られた。その測定結果を表６に示す。
【０２３６】
【表６】
【０２３７】
《実施例７》
実施例１において、新たに１０７、１０８の間にａ−Ｓｉからなる第２ＲＦｎ型層を有する積層型光起電力素子を作製した。図２は、この積層型光起電力素子の断面構造を示すものである。
【０２３８】
ａ−Ｓｉからなる第２ＲＦｎ型層を形成するには、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内にバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
【０２３９】
このとき、ＳｉＨ4ガスの流量が３ｓｃｃｍ、Ｈ2ガスの流量が８０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が５ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．０Ｔｏｒｒとなるように調整した。
【０２４０】
ＲＦ電源４２２の電力を０．０３Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入してグロー放電を生起させ、第３のｐ型層２０７層上にかＳｉからなるＲＦｎ型層２０８の形成を開始し、層厚１０ｎｍの第２のＲＦｎ型層を形成したところでＲＦ電源を切って、グロー放電を止め、第２のａ−ＳｉからなるＲＦｎ型層２０８の形成を終えた。
【０２４１】
堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。さらに、μｃ−Ｓｉからなるｎ型層２０９を実施例１と同様に層厚１０ｎｍ形成した。
【０２４２】
その他の堆積層は実施例１と同じ方法で行い、図２に示すような積層型光起電力素子を得た。この光起電力素子をＳＣ実７と呼ぶこととする。
【０２４３】
＜比較例７＞
実施例１における第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にａ−Ｓｉ、第２のｉ型層にａ−ＳｉをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比７と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は、実施例１と同様に行った。表７１は、ガス流量を示すものである。
【０２４４】
【表７１】
【０２４５】
ＳＣ実７及びＳＣ比７はそれぞれ６個ずつ作製し、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を比較例１と同様に行ない、平均値を算出した。測定の結果、ＳＣ実７に対してＳＣ比７の特性は、表７に示すようになった。
【０２４６】
【表７】
【０２４７】
このように本発明の積層型光起電力素子（ＳＣ実７）が、従来の積層型光起電力素子（ＳＣ比７）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れていることが分かった。
【０２４８】
《実施例８》
実施例１における第二のｐｉｎ接合のｉ層１１０のμｃ−Ｓｉ層の作製と同様な方法で、予め水素希釈率、基板温度等を変更することによって、９５０ｎｍの光吸収係数が異なる作製条件を検討した後、実施例１における第二のｐｉｎ接合のｉ型層１１０のμｃ−Ｓｉ層の作製時に上記の作製条件を用いて、９５０ｎｍの光吸収係数が異なる積層型光起電力素子を４個作製した。そして、実施例１と同様な評価を行った。その評価結果を表８に示す。
【０２４９】
【表８】
【０２５０】
このように本発明の積層型光起電力素子（ＳＣ実８）の第二のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上とすることにより、初期変換効率、安定化変換効率、光劣化率、および耐熱劣化率の全てにおいて優れた特性を有していることが分かった。
【０２５１】
《実施例９》
実施例１における第三のｐｉｎ接合のｉ層１０５のμｃ−Ｓｉ層の作製と同様な方法で、予め水素希釈率、基板温度等を変更することによって、９５０ｎｍの光吸収係数が異なる作製条件を検討した後、実施例１における第三のｐｉｎ接合のｉ型層１０５のμｃ−Ｓｉ層の作製時に上記の作製条件を用いて、９５０ｎｍの光吸収係数が異なる光起電力素子を４個作製した。そして、実施例１と同様な評価を行った。その評価結果を表９に示す。
【０２５２】
【表９】
【０２５３】
このように本発明の積層型光起電力素子（ＳＣ実９）の第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上とすることにより、初期変換効率、安定化変換効率、光劣化率、および耐熱劣化率の全てにおいて優れた特性を有していることが分かった。
【０２５４】
《実施例１０》
図５に示すようなロール・ツー・ロール法を用いた堆積装置を使用して、図３に示すトリプル型の光起電力素子を作製した。図５において、５０１０はロード室、５４００はロード室に配置されるロール状の基板であり、５１５０はアンロード室、５０４２はアンロード室に配置される巻き取り治具である。
【０２５５】
５１２０は第一のｎ型層堆積室、５１３０は第一のＲＦ−ｉ型層（ｐ／ｉ）堆積室、５１４０は第一のｐ型層堆積室である。また、５０７０は第二のｎ型層堆積室、５０９０は第二のＭＷ−ｉ型層堆積室、５１１０は第二のｐ型層堆積室である。さらに、５０２０、５０３０は第三のｎ型層堆積室、５０４０は第三のＭＷ−ｉ型層堆積室、５０５０は第三のＲＦ−ｉ型層（ｐ／ｉ）堆積室、５０６０は第三のｐ型層堆積室である。
【０２５６】
５０１１、５０２１、５０３１、５０４１、５０５１、５０６１、５０７１、５０９１、５１１１、５１２１、５１３１、５１４１、５１５１は排気管であり、５０１２、５０２２、５０３２、５０４２、５０５２、５０６２、５０７２、５０９２、５１１２、５１２２、５１３２、５１４２、５１５２は排気管に接続された排気ポンプである。
【０２５７】
５２０１〜５２１４はガスゲートであり、５３０１〜５３１４はガス供給管である。また、５０２５、５０３５、５０４５、５０５５、５０６５、５０７５、５０９５、５１１５、５１２５、５１３５、５１４５は原料ガス供給管であり、５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６は原料ガスのミキシング装置である。
【０２５８】
５０２４、５０３４、５０５４、５０６４、５０７４、５１１４、５１２４、５１３４、５１４４はＲＦ電源であり、５０２３、５０３３、５０５３、５０６３、５０７３、５１１３、５１２３、５１３３、５１４３はＲＦ供給用の同軸ケーブルである。また、５０４４、５０９４はＭＷ電源であり、５０４３、５０９３はＭＷ導入用の導波管である。
【０２５９】
基板は、長さ３００ｍ、幅３０ｃｍ、厚さ０．２ｍｍの帯状の光反射層を有するシート状基板を用いた。
【０２６０】
次に、図５に示すロール・ツー・ロール方式の光起電力素子形成装置を用いて、図３に示すトリプル型光起電力素子を形成した光反射層を有するシート状基板をシート状基板導入用のロード室５０１０にセットした。表１０１は、トリプル型光起電力素子の形成条件を示している。
【０２６１】
【表１０１】
【０２６２】
シート状基板を全堆積室内と全ガスゲートを通してアンロード室５１５０のシート巻き取り治具に接続した。各堆積室を不図示の排気装置で１０-3Ｔｏｒｒ以下に排気した。各堆積膜形成用のミキシング装置５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６から所望の原料ガスを各堆積室に供給した。そして、各ガスゲート５２０１〜５２１４に各ゲートガス供給装置からガスを供給した。
【０２６３】
各堆積装置の基板加熱用ヒーターで基板を加熱し、各排気装置の排気バルブの開閉度を調節して真空度に調節し、基板温度及び真空度が安定した後、シート状基板の搬送を始め、各堆積室にプラズマ発生用のＲＦ電力、マイクロ波（周波数：０．５ＧＨｚ、２．４５ＧＨｚ）電力を供給した。
【０２６４】
以上のようにしてシート状基板１００ｍ上に図３のｐｉｎ構造を３つ積層したトリプル型光起電力素子を作製した。また、第２のｉ型層の形成にはマイクロ波（０．５ＧＨｚ）を使用し、第３のｉ型層の形成にはマイクロ波（２．４５ＧＨｚ）を使用した。
【０２６５】
次に、ＲＦｐ型層１１４上に、透明導電層１１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。
【０２６６】
そして、透明導電層１１５上に櫛型の穴が開いたマスクを載せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極１１６を真空蒸着法で真空蒸着した。以上で、積層型光起電力素子の作製を終えた。この光起電力素子をＳＣ実１０と呼ぶこととする。
【０２６７】
＜比較例１０＞
実施例１０と同じ条件で光反射層を作製した基板上に、比較例１と同様に、第３のＲＦｎ型層、ｉ型層、ＭＷｉ型層、ＲＦｉ型層、ｐ型層、第２のＲＦｎ型層、ｉ型層、ｐ型層、第１のＲＦｎ型層、ｉ型層、およびｐ型層を作製し、第２のＲＦｎ型層にａ−Ｓｉ、第２のｉ型層にａ−Ｓｉを用いた積層型光起電力素子を作製した。この光起電力素子をＳＣ比１０と呼ぶこととする。
【０２６８】
ＳＣ実１０及びＳＣ比１０はそれぞれ８個ずつ作製し、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を行い、平均値を算出した。測定の結果、ＳＣ実１０に対してＳＣ比１０の特性は、表１０に示すようになった。
【０２６９】
【表１０】
【０２７０】
このように本発明の積層型光起電力素子（ＳＣ実１０）が、従来の積層型光起電力素子（ＳＣ比１０）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れた特性を有することが分かった。
【図面の簡単な説明】
【０２７１】
【図１】本発明の積層型光起電力素子の断面構造を模式的に示す概略図である。
【図２】本発明の積層型光起電力素子の他の断面構造を模式的に示す概略図である。
【図３】本発明の積層型光起電力素子の別の断面構造を模式的に示す概略図である。
【図４】本発明の積層型光起電力素子を連続的に形成するのに好適な製造装置を示す模式図である。
【図５】本発明の積層型光起電力素子を長尺基板上に連続的に形成するのに好適な製造装置を示す模式図である。
【符号の説明】
【０２７２】
１００ 基体
１０１ 金属層
１０２ 透明導電層
１０３ ｎ型層
１０４ ｉ型バッファー層
１０５ ｉ型微結晶シリコン層
１０６ ｉ型バッファー層
１０７ ｐ型層
１０８ ｎ型層
１１０ ｉ型微結晶シリコン層
１１１ ｐ型層
１１２ ｎ型層
１１３ ｉ型アモルファスシリコン層
１１４ ｐ型層
１１５ 透明電極
１１６ 集電電極
１２０ 基板
１３０ 第三のｐｉｎ接合（ボトムセル）
１４０ 第二のｐｉｎ接合（ミドルセル）
１５０ 第一のｐｉｎ接合（トップセル）
２００ 基体
２０１ 金属層
２０２ 透明導電層
２０３ ｎ型層
２０４ ｉ型バッファー層
２０５ ｉ型微結晶シリコン層
２０６ ｉ型バッファー層
２０７ ｐ型層
２０８、２０９ ｎ型層
２１０ ｉ型微結晶シリコン層
２１１ ｐ型層
２１２ ｎ型層
２１３ ｉ型アモルファスシリコン層
２１４ ｐ型層
２１５ 透明電極
２１６ 集電電極
２２０ 基板
２３０ 第三のｐｉｎ接合（ボトムセル）
２４０ 第二のｐｉｎ接合（ミドルセル）
２５０ 第一のｐｉｎ接合（トップセル）
３００ 基体
３０１ 金属層
３０２ 透明導電層
３０３，３１７ ｎ型層
３０５ ｉ型微結晶シリコン層
３０６ ｉ型バッファー層
３０７ ｐ型層
３０８ ｎ型層
３１０ ｉ型微結晶シリコン層
３１１ ｐ型層
３１２ ｎ型層
３１３ ｉ型アモルファスシリコン層
３１４ ｐ型層
３１５ 透明電極
３１６ 集電電極
３２０ 基板
３３０ 第三のｐｉｎ接合（ボトムセル）
３４０ 第二のｐｉｎ接合（ミドルセル）
３５０ 第一のｐｉｎ接合（トップセル）
４００ 堆積装置
４０１ ロードチャンバー
４０２、４０３、４０４ 搬送チャンバー
４０５ アンロードチャンバー
４０６、４０７、４０８、４０９ ゲートバルブ
４１０、４１１、４１２ 基板加熱用ヒーター
４１３ 基板搬送用レール
４１７ ｎ型層堆積チャンバー
４１８ ｉ型層堆積チャンバー
４１９ ｐ型層堆積チャンバー
４２０、４２１ プラズマ形成用カップ
４２２、４２３、４２４ ＲＦ電源
４２５ マイクロ波導入用窓
４２６ 導波管
４２７ シャッター
４２８ バイアス棒
４２９、４４９、４６９ ガス導入管
４３０〜４３４、４４１〜４４４、４５０〜４５５、４６１〜４６５、４７０〜４７４、４８１〜４８４ バルブ
４３６〜４３９、４５６〜４６０、４７６〜４７９ マスフローコントローラー
４９０ 基板
５０１０ ロード室
５０１１、５０２１、５０３１、５０４１、５０５１、５０６１、５０７１、５０９１、５１１１、５１２１、５１３１、５１４１、５１５１ 排気管
５０１２、５０２２、５０３２、５０４２、５０５２、５０６２、５０７２、５０９２、５１１２、５１２２、５１３２、５１４２、５１５２ 排気ポンプ
５２０１〜５２１４ ガスゲート
５３０１〜５３１４ ガス供給管
５０２０、５０３０ 第三のｎ型層堆積室
５０２３、５０３３、５０５３、５０６３、５０７３、５１１３、５１２３、５１３３、５１４３ ＲＦ供給用同軸ケーブル
５０２４、５０３４、５０５４、５０６４、５０７４、５１１４、５１２４、５１３４、５１４４ ＲＦ電源
５０２５、５０３５、５０４５、５０５５、５０６５、５０７５、５０９５、５１１５、５１２５、５１３５、５１４５ 原料ガス供給管
５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６ ミキシング装置
５０４０ 第三のＭＷ−ｉ型層堆積室
５０４３、５０９３ ＭＷ導入用導波管
５０４４、５０９４ ＭＷ電源
５０５０ 第三のＲＦ−ｉ型層（ｐ／ｉ）堆積室
５０６０ 第三のｐ型層堆積室
５０７０ 第二のｎ型層堆積室
５０９０ 第二のＭＷ−ｉ型層堆積室
５１１０ 第二のｐ型層堆積室
５１２０ 第一のｎ型層堆積室
５１３０ 第一のＲＦ−ｉ型層（ｐ／ｉ）堆積室
５１４０ 第一のｐ型層堆積室
５１５０ アンロード室
５４００ ロール状の基板
５０４２ 巻き取り治具
【技術分野】
【０００１】
本発明は、シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を少なくとも３構成素子以上積層して形成される太陽電池、センサー等の積層型光起電力素子に関する。
【背景技術】
【０００２】
太陽光を電気エネルギーに変換する光電変換素子である光起電力素子は、電卓、腕時計などの民生用の小電力用電源として広く応用されており、将来、石油や石炭などのいわゆる化石燃料の代替用電力として実用可能な技術として注目されている。
【０００３】
光起電力素子は、半導体のｐｎ接合の光起電力を利用した技術であり、シリコンなどの半導体が太陽光を吸収して電子と正孔との光キャリヤーを生成し、光キャリヤーをｐｎ接合部の内部電界によりドリフトさせて外部に取り出すものである。
【０００４】
このような光起電力素子の作製は、主に半導体製造プロセスを用いることにより行われている。具体的には、ＣＺ法などの結晶成長法によりｐ型またはｎ型に価電子制御したシリコンの単結晶を作製し、この単結晶をスライスして約３００μｍの厚さのシリコンウエハーを作製する。さらに、ウエハーと反対の導電型となるように価電子制御剤を拡散させるなどして、異種の導電型の層を積層することによりｐｎ接合を作製するものである。
【０００５】
ところで現在、信頼性や光電変換効率の観点から、実用化されている主な光起電力素子には単結晶シリコンが採用されているが、上述のように光起電力素子の作製には半導体製造プロセスを用いるため、製造コストが増大している。
【０００６】
単結晶シリコン光起電力素子の他の欠点は、単結晶シリコンが間接遷移であるため光吸収係数が小さく、より多くの太陽光を吸収するために少なくとも５０μｍの厚さに作成しなければならないことや、バンドギャップが約１．１ｅＶであり、光起電力素子として好適な１．５ｅＶよりも狭いため短波長成分を有効利用することができないことである。
【０００７】
仮に、多結晶シリコンを用いて製造コストを低減したとしても、間接遷移の問題は残り、光起電力素子の厚さを減少させることはできない。また、多結晶シリコンは、粒界その他の問題をも併せ持っている。
【０００８】
さらに、結晶質であるがゆえに面積の大きなウエハーを製造することができず、大面積化が困難であり、大電力を取り出すには単位素子を直列化あるいは並列化をするための配線を行なわなければならないことや、又、屋外で使用する際に光起電力素子を様々な気象条件によりもたらされる機械的損傷から保護するため、高価な実装が必要になることなどから、単位発電量に対する製造コストが既存の発電方法に比べて割高になってしまうという問題がある。
【０００９】
このような事情から、光起電力素子の電力用としての実用化を進めるに当たって、低コスト化および大面積化が重要な技術的課題であり、様々な検討がなされており、低コストの材料、光電変換効率の高い材料などの材料探求が行なわれている。
【００１０】
このような光起電力素子の材料としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質炭化珪素などのテトラヘドラル系の非晶質半導体や、ＣｄＳ、Ｃｕ2ＳなどのＩＩ、ＶＩ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ、Ｖ族の化合物半導体等が挙げられる。とりわけ、非晶質半導体を光起電力発生層に用いた薄膜光起電力素子は、単結晶光起電力素子に比較して大面積の膜を作成することができることや、膜厚が薄くて済むこと、任意の基板材料に堆積することができることなどの長所があり有望視されている。
【００１１】
しかしながら、上記の非晶質半導体を用いた光起電力素子は、電力用素子としては光電変換効率の向上、信頼性の向上の面で問題が残っている。
【００１２】
非晶質半導体を用いた光起電力素子の光電変換効率の向上の手段としては、例えば、バンドギャップを狭くして長波長の光に対する感度を増加することが行われている。すなわち、非晶質シリコンは、バンドギャップが約１．７ｅＶ位であって７００ｎｍ以上の長波長の光を吸収することができず、有効利用することができないため、長波長光に感度のあるバンドギャップが狭い材料を採用することが検討されている。
【００１３】
このような材料としては、成膜時のシリコン原料ガスとゲルマニウム原料ガスとの比を変えることで、容易にバンドギャップを１．３ｅＶ位から１．７ｅＶ位まで任意に変化させることができる非晶質シリコンゲルマニウムが挙げられる。
【００１４】
また、光起電力素子の光電変換効率を向上させる他の方法として、単位素子構造の光起電力素子を複数積層するいわゆるスタックセルを用いることが特許文献１に開示されている。このスタックセルにはｐｎ接合結晶半導体が用いられているが、その思想は非晶質あるいは結晶質いずれにも共通するものであり、太陽光スペクトルを異なるバンドギャップの光起電力素子により効率よく吸収させ、Ｖｏｃを増大させることにより発電効率を向上させるものである。
【００１５】
スタックセルは、異なるバンドギャップの構成素子を複数積層し、太陽光線のスペクトルの各部分を効率よく吸収することにより変換効率を向上させるものであり、積層する構成素子の光入射側に位置するいわゆるトップ層のバンドギャップよりもその下に位置するいわゆるボトム層のバンドギャップが狭くなるように設計される。
【００１６】
これにより、太陽光線のスペクトルを十分に吸収し光電変換効率が飛躍的に改善された（非特許文献１）。
【００１７】
【特許文献１】米国特許２９４９４９８号明細書
【非特許文献１】Ｋ．Ｍｉｙａｃｈｉ・ｅｔ．ａｌ．，Ｐｒｏｃ．１１ｔｈ Ｅ．Ｃ．Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｏｌａｒ・Ｅｎｅｒｇｙ・Ｃｏｎｆ．Ｍｏｎｔｒｅｕｘ，Ｓｗｉｔｚｅｒｌａｎｄ，８８，１９９２），（Ｋ．Ｎｏｍｏｔｏｅｔ．ａｌ．，”ａ−Ｓｉ・Ａｌｌｏｙ・Ｔｒｅｅ−Ｓｔａｃｋｅｄ・Ｓｏｌａｒ・Ｃｅｌｌｓ・ｗｉｔｈ・Ｈｉｇｈ・Ｓｔａｂｉｌｉｚｅｄ−Ｅｆｆｉｃｉｅｎｃｙ”，７ｔｈ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｃｉｅｎｃｅ・ａｎｄ・Ｅｎｇｉｎｅｅｒｉｎｇ・Ｃｏｎｆ．Ｎａｇｏｙａ，２７５，１９９３
【発明の開示】
【発明が解決しようとする課題】
【００１８】
ところで、上記の光起電力素子はｉ型層の全てに非晶質半導体を用いた素子であるために、光照射により光電変換効率が低下する、いわゆる光劣化の低減には限界があった。これは、非晶質シリコンおよび非晶質シリコンゲルマニウムは光照射により膜質が低下してしまい、キャリヤの走行性が悪くなることにより引き起こされるものであり、結晶系には見られない非晶質半導体特有の現象である。そのため、電力用途に用いる場合、信頼性に劣り、実用化の障害となっているのが実状である。
【００１９】
また近年、非晶質系／非晶質系のみならず、非晶質系／結晶質系のスタックセルについても研究が行なわれ、光起電力素子の光電変換効率の向上が報告されている（Ｈａｍａｋａｗａ，Ｙ・ｅｔｃ．”Ｄｅｖｉｃｅ・Ｐｈｙｓｉｃｓ・ａｎｄ・Ｏｐｔｉｍｕｍ・Ｄｅｓｉｇｎ・ｏｆ・ａ−Ｓｉ／Ｐｏｌｙ・Ｓｉ・Ｔａｎｄｅｍ・Ｓｏｌａｒ・Ｃｅｌｌｓ”，Ｐｒｏｃｅｅｄｉｎｇｓ・ｏｆ・４ｔｈ・Ｉｎｔｅｒｎａｔｉｏｎａｌ・ＰＶＳＥＣ，ｐｐ．４０３−４０８，Ｆｅｂ．１９８９．），（Ａ．Ｓｈａｈ，Ｈ．Ｋｅｐｐｎｅｒ，ｅｔｃ．，”Ｉｎｔｒｉｎｓｉｃ・Ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｓ・Ｓｉｌｉｃｏｎ（μｃ−Ｓｉ：Ｈ）−Ａ・Ｐｒｏｍｉｓｉｎｇ・Ｎｅｗ・Ｔｈｉｎ・Ｆｉｌｍ・Ｓｏｌａｒ・Ｃｅｌｌ・Ｍａｔｅｒｉａｌ”ＩＥＥＥ・Ｆｉｒｓｔ・Ｗｏｒｌｄ・Ｃｏｎｆｅｒｅｎｃｅ・ｏｎ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｅｎｅｒｇｙ・Ｃｏｎｖｅｒｓｉｏｎ，ｐｐ．４０９−４１２，Ｄｅｃ．１９９４），（Ｍｉｔｃｈｅｌｌ，Ｒ．Ｌ．ｅｔｃ．，”Ｔｈｅ・ＤＯＥ／ＳＥＲＩ・Ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ・Ｔｈｉｎ・Ｆｉｌｍ・Ｓｕｂｃｏｎｔｒａｃｔ・Ｐｒｏｇｒａｍ，”Ｐｒｏｃｅｅｄｉｎｇｓ・ｏｆ・２０ｔｈ・ＩＥＥＥ・Ｐｈｏｔｏｖｏｌｔａｉｃ・Ｓｐｅｃｉａｌｉｓｔｓ・Ｃｏｎｆｅｒｅｎｃｅ，ＰＰ．１４６９−１４７６，Ｓｅｐｔ．１９８８）。
【００２０】
しかしながら、スタックセルの光発電電流のバランスを考慮すると、光入射側（バンドギャップの広い側）のセルの層厚を厚くしなければならず、光劣化という観点からは十分に満足しうるものではなかった。
【００２１】
したがって、非晶質光起電力素子の光劣化の更なる低減と、光劣化後の光電変換効率を向上させることが要望されている。さらに、電力用途に用いるためには、光電変換効率の更なる向上が求められている。
【００２２】
本発明は、実用性のある低コストでありながら信頼性が高く、かつ光電変換効率の高い積層型光起電力素子を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記の目的を達成すべく、本発明は、シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であるものである。
【００２４】
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚は、０．５μｍ以上１．５μｍ以下の範囲であることが好ましい。
【００２５】
一方、第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚は、１．５μｍ以上３．５μｍ以下の範囲であることが好ましい。
【００２６】
さらに、第二のｐｉｎ接合の構成素子のｎ型層が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることが好ましい。
【００２７】
一方、第三のｐｉｎ接合の構成素子のｎ型層が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることが好ましい。
【００２８】
また、第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンが、マイクロ波プラズマＣＶＤ法により形成されていることが好ましい。
【００２９】
一方、第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンも、マイクロ波プラズマＣＶＤ法により形成されていることが好ましい。
【００３０】
さらに、本発明の積層型光起電力素子は、一対のロール間に長尺基板を掛け渡して搬送しながら前記ｐｉｎ接合の構成素子を積層するロール・ツー・ロール法により形成されることが好ましい。
【００３１】
上記のように、本発明は新規な積層型光起電力素子に係るものであり、本発明の構成および作用を以下に更に説明する。
【００３２】
本発明者等は、上述した課題を克服し、光劣化が少なく、かつ光電変換効率の高い積層型光起電力素子を鋭意検討した結果、以下のような知見を得た。
【００３３】
高い光電変換効率を維持しながら、光劣化率を低下させ、光劣化後の光電変換効率を向上させるには、積層型光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いる積層型光起電力素子、すなわち、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子が適している。
【００３４】
また、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を従来好適であると考えられてきた膜厚を外れて薄くすることによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を従来好適であると考えられてきた膜厚を外れて薄くすることによって、スタック型の光起電力素子の中でもさらに光劣化を抑制し、光劣化後の変換効率を向上させることができる。
【００３５】
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、積層型光起電力素子の中でも光劣化をさらに抑制することができ、高い光電変換効率を維持ることができる。
【００３６】
そして、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンが速い堆積速度で、しかも良質の微結晶シリコンを形成することができ、光劣化を抑制することができるとともに、高い光電変換効率を維持することができる。
【００３７】
また、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることによって、微結晶シリコンの膜厚を薄くした場合でも高い光電変換効率を維持することができる。
【００３８】
さらに、微結晶シリコンの堆積手段として、原料ガスのガス分解効率が高く、高真空度でも放電維持可能なマイクロ波（０．１〜１０ＧＨｚ）ＣＶＤ法を用い、特に堆積初期のプラズマ状態を制御することによって、局在準位密度を抑制し、良好な膜質を維持して、上記のトリプル型の光起電力素子の光劣化後の光電変換効率をより高めることができる。
【００３９】
具体的には、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用ることによって、非晶質系スタック型の光起電力素子において光劣化が大きかった半導体層の改善が行なわれ、スタック型の光起電力素子の中でも光劣化をさらに抑制することができる。
【００４０】
また、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いることによって、これまで光吸収することが比較的困難だった長波長光をも光吸収することができ、スタック型の光起電力素子の中でもより高い短絡電流を有することができ、かつ高い光電変換効率を維持することができる。
【００４１】
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ型層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でも光劣化をより抑制することができる。
【００４２】
そして、第二のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下に設定することによって、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンがボロンを含有し、その含有量を８ｐｐｍ以下に設定することによって、微結晶シリコン及びその微結晶の成長を阻害することがなく、又、光発電時のホールの走行性を改善することによって、光劣化を抑制し、かつ高い光電変換効率を維持することができる。
【００４３】
また、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層により形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の少ない良質の微結晶シリコンが形成され、光劣化の少ない高い光電変換効率を維持することができる。
【００４４】
さらに、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることによって、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることができ、光照射によるｉ型層中での局在準位の増加を抑制することができ、スタック型の光起電力素子の中でも光劣化をより抑制することができる。そして、これまで光吸収することが比較的困難であった長波長の光をも吸収することができ、スタック型の光起電力素子の中でもより高い光電変換効率を維持することができる。
【００４５】
また、第二および第三のｐｉｎ接合のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法により形成されることによって、大量に水素希釈された原料ガスを効率良く分解し活性化することができ、速い堆積速度であっても欠陥密度の低い良質の微結晶シリコンを得ることができる。
【００４６】
さらに、ロール・ツー・ロール法により本発明の積層型光起電力素子を形成すれば、生産性を極めて向上させることができる。
【００４７】
以上のような本発明の積層型光起電力素子によって、光劣化が抑制され、高い光電変換効率を維持しながら光劣化率を低下させ、光劣化後の光電変換効率を向上させることができるものである。
【発明の効果】
【００４８】
本発明によれば、第二のｐｉｎ接合のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用ることによって、非晶質系の積層型光起電力素子において光劣化が大きかった半導体層の改善が行なわれ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。
【００４９】
また、第三のｐｉｎ接合のｉ型層として微結晶シリコンを用いることによって、これまで光吸収することが比較的困難だった長波長光も光吸収することができ、スタック型の光起電力素子の中でもより高い短絡電流及び開放端電圧を有しており、かつ高い光電変換効率を維持することができる。
【００５０】
さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることによって、光照射によるｉ型層中での局在準位の増加を抑制することができ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。
【００５１】
そして、第二のｐｉｎ接合のｉ層である微結晶シリコン中にボロンを含有し、その含有量を８ｐｐｍ以下にすること、または／および第三のｐｉｎ接合のｉ型層である微結晶シリコン中にボロンを含有し、その含有量を８ｐｐｍ以下にすることによって、微結晶シリコン及びその微結晶の成長を阻害することがなく、また光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができる。
【００５２】
また、第二のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第二のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層より形成されることによって、または／および第三のｐｉｎ接合のｎ型層が微結晶シリコン、あるいは第三のｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層より形成されることによって、ｎ型層上に形成されるｉ型層の微結晶シリコンまたは微結晶が速い堆積速度で形成され、不純物の少ない良質の微結晶シリコンを形成することができ、光劣化を少なくして、高い光電変換効率を維持することができる。
【００５３】
さらに、第二、第三のｐｉｎ接合のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法によって形成され、ｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上としたことによって、第二、第三のｐｉｎ接合のｉ型層である微結晶シリコンの膜厚を、従来好適であると考えられてきた膜厚を外れて薄くすることにより、光照射によるｉ型層中での局在準位の増加を抑制することができ、積層型光起電力素子の中でも、とりわけ光劣化を抑制することができる。また、これまで光吸収することが比較的困難であった長波長の光をも吸収することができ、積層型光起電力素子の中でも、より高い光電変換効率を維持することができる。
【００５４】
そして、ロール・ツー・ロール法により本発明の積層型光起電力素子を形成すれば、生産性を極めて向上させることができる。
【００５５】
このように本発明の積層型光起電力素子によれば、光劣化が抑制され、高い光電変換効率を維持しながら光劣化率を低下させ、光劣化後の変換効率を向上させることができる。それによって、実用に適した低いコストでありながら信頼性が高く、かつ光電変換効率の高い光起電力素子を提供することができる。
【００５６】
また、本発明によれば、第二のｐｉｎ接合のｉ型層に微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層に微結晶シリコンを用いたことによって、光起電力素子の全体の耐電圧、耐熱劣化、および製造行程の歩留まりが向上し、光起電力素子の利用形態の柔軟性を向上させることができる。
【発明を実施するための最良の形態】
【００５７】
以下に、本発明の積層型光起電力素子の好適な実施形態を説明するが、本発明はこの実施形態に限るものではない。
【００５８】
本発明者等は、非単結晶シリコン系の光起電力素子の光電変換効率をさらに向上させ、光劣化を防止して、非単結晶シリコン系の光起電力素子の信頼性を高めるために、以下のような検討を行った。
【００５９】
まず、光劣化を低減するには、光起電力素子をスタック型に構成することが有効であることは周知の如くである。しかしながら、光劣化の低減は未だ充分とは言えず、本発明者等はスタック型の光起電力素子の構成の検討を進めてきた結果、以下のような知見を得た。
【００６０】
すなわち、スタック型の光起電力素子の中でも、ｐｉｎ接合を２つ積層したダブル型の光起電力素子よりも、ｐｉｎ接合を３つ積層したトリプル型の光起電力素子の方が、より光劣化を低減できるということである。これは、同じ種類の半導体材料を用いた場合、ダブル型よりもトリプル型の方が１つあたりのｐｉｎ接合で発生する光発電電流が少なくなり、非晶質半導体の光劣化の原因となる正孔と電子の再結合が減少するからであると考えられる。
【００６１】
また、トリプル型の光起電力素子の中でも、光入射側から数えて第一のｐｉｎ接合のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合のｉ層として微結晶シリコンを用い、第三のｐｉｎ接合のｉ層として微結晶シリコンを用いる積層型光起電力素子、すなわち、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子が光劣化の低減に最も適しているという知見を得た。これは、第二および第三ののｐｉｎ接合のｉ型層として微結晶シリコンを用い、９５０ｎｍの光吸収係数が２００ｃｍ-1以上である微結晶シリコンを用いることで、これまでの非単結晶シリコン系トリプル型光起電力素子よりも光劣化をより低減することができるからである。
【００６２】
そこで、本発明者等は、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子について、さらに検討を進めた。その結果、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子の光電変換効率を最も高くするには、第一のｐｉｎ接合のｉ型層である非晶質シリコンのバンドギャップを１．６０ｅＶ以上、１．９０ｅＶ以下にし、第二のｐｉｎ接合のｉ型層である微結晶シリコンの層厚を０．５μｍ以上１．５μｍ以下にし、第三のｐｉｎ接合のｉ型層である微結晶シリコンの層厚を１．５μｍ以上３．５以下にすることが、好適であることが分かった。
【００６３】
このとき、第二のｐｉｎ接合のｉ型層である、非晶質シリコンの膜厚は、５００〜２５００オングストロームが好ましく、より好ましくは７００〜１５００オングストロームであることが分かった。
【００６４】
また、第二および第三のｐｉｎ接合のｉ型層である、微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることが分かった。（以下、第一のｐｉｎ接合を「トップセル」、第二のｐｉｎ接合を「ミドルセル」、第三のｐｉｎ接合を「ボトムセル」と略記する。）
【００６５】
さらに、本発明者等は検討を進め、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子の光電変換効率と光劣化率の両方を考慮し、高い光電変換効率を維持しながら光劣化率を低減すること、すなわち光劣化による光電変換効率の低下が飽和した後の光電変換効率（以下、「安定化変換効率」と記す。）を最大にすることを検討した。
【００６６】
スタック型の光起電力素子は、複数のｐｉｎ接合を直列接続した構成であるので、それぞれのｐｉｎ接合で発生する電流値ができる限り大きく、かつそれぞれの電流値が近いものでなければ、高い光電変換効率は得られない。
【００６７】
したがって、ａ−Ｓｉ／μｃ−Ｓｉ／μｃ−Ｓｉのトリプル型の光起電力素子のミドルセルのｉ型層である微結晶シリコンの層厚を０．５μｍより薄くすれば、光により発生する電流が少な過ぎてトリプルセルとしての光電変換効率が低下してしまう。一方、その層厚が１．５μｍより厚ければ、ミドルセルの電流は十分であるが、ボトムセルに入り込む光量が減るためにボトムセルの発生する電流が少な過ぎて、トリプルセルとしての光電変換効率は低下してしまう。
【００６８】
また、ボトムセルのｉ型層である微結晶シリコンの層厚を１．５μｍより薄くすれば、光により発生する電流が少な過ぎてトリプルセルとしての光電変換効率は低下してしまう。一方、その層厚が３．５μｍより厚ければ、光発電時のキャリアーの走光性にも悪影響を与え、ボトムセルのＦＦ（曲線因子）を低下させ、トリプルセルとしての光電変換効率は低下してしまう。
【００６９】
このような検討を繰り返した結果、ミドルセルのｉ型層としての微結晶シリコンの層厚は、０．５μｍ以上１．５μｍ以下、より好ましくは０．６μｍ以上１．２μｍ以下にすることが望ましいことが分かった。
【００７０】
また、ボトムセルのｉ型層としての微結晶シリコンの層厚は、１．５μｍ以上３．５μｍ以下、より好ましくは１．７μｍ以上３．３μｍ以下にすることが望ましいことが分かった。
【００７１】
さらに、ミドルセルのｉ型層である微結晶シリコン中に含まれるボロンの含有量を８ｐｐｍ以下にしたことにより、微結晶シリコンの微結晶の成長を阻害することなく、また過剰な不活性なボロンによる膜質の低下を抑制し、さらに光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができた。
【００７２】
加えて、ボトムセルのｉ型層である微結晶シリコンも同様に、微結晶シリコン中に含まれるボロンの含有量を８ｐｐｍ以下にしたことにより、微結晶シリコンの微結晶の成長を阻害することなく、また過剰な不活性なボロンによる膜質の低下を抑制し、さらに光発電時のホールの走行性を改善することによって、光劣化を抑制しながら高い光電変換効率を維持することができた。
【００７３】
また、ミドルセルのｎ型層が微結晶シリコン、あるいはミドルセルのｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンとの二層で形成されることにより、
ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の混入を極力抑制して良質の微結晶シリコンを形成することができること、
ｎ型層上に形成されるｉ型層の微結晶シリコンが堆積初期から非晶質成分の少ない良質の微結晶シリコンとして形成されること、
ｉ型層の微結晶シリコンをこれまで検討されてきた堆積基板温度よりも比較的高い温度で堆積することが可能となり、より良質の微結晶シリコンが形成できること、
ｉ型層の微結晶シリコンの堆積初期の水素イオン等によるｎ型層へのダメージを軽減することができること、
等によって、光劣化の少ない高い光電変換効率を維持することができた。
【００７４】
さらに、ボトムセルのｎ型層が微結晶シリコン、あるいはボトムセルのｐｉｎ接合のｉ型層と接する側に微結晶シリコンを有する微結晶シリコンと非晶質シリコンと二層で形成されることにより、
ｎ型層上に形成されるｉ型層の微結晶シリコンを速い堆積速度で形成することができ、不純物の混入を極力抑制して良質の微結晶シリコンを形成することができること、
ｎ型層上に形成されるｉ型層の微結晶シリコンを堆積初期から非晶質成分の少ない良質の微結晶シリコンとして形成されること、
ｉ型層の微結晶シリコンをこれまで検討されてきた堆積基板温度よりも比較的高い温度で堆積することが可能となり、より良質の微結晶シリコンを形成することができること、
ｉ型層の微結晶シリコンの堆積初期の水素イオン等によるｎ型層へのダメージを軽減することができること、
等によって、光劣化の少ない高い光電変換効率を維持することができた。
【００７５】
また、ボトムのｉ型層である微結晶シリコンの膜厚を上記のような値にまで薄くした場合であっても、微結晶シリコンの光吸収係数を大きくすることによって、ボトムで発生する電流値を維持することができることが分かった。
【００７６】
さらに、ボトムのｉ型層である微結晶シリコンの膜厚を上記のような値にまで薄くした場合であっても、微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上にすることによって、ボトムで発生する電流値を維持することができることが分かった。
【００７７】
具体的には、ボトムのｉ型層である微結晶シリコンの堆積基板温度を高温にしたり、水素希釈率を変えたりすることによって、ボトムで発生する電流値を維持することができることが分かった。
【００７８】
また、ミドルとボトムのｉ型層に微結晶シリコンを用いることで、これまで問題となっていた開放端電圧（Ｖｏｃ）を比較的大きくすることができ、高い光電変換効率を維持することができた。
【００７９】
さらに、ミドルセル、ボトムセルのｐ層と微結晶シリコン層との間に非晶質シリコン層、あるいは非晶質シリコンカーボン層を配置することで、主に光起電力素子の開放端電圧（Ｖｏｃ）を向上させる働きを有する。これは、非晶質シリコン層、あるいは非晶質シリコンカーボン層によって、ｐｉｎ接合の拡散電位が大きくなるためと考えられる。また、微結晶シリコン中で光により発生した電子が、ｐ層に拡散するのを防止する障壁を形成していることも考えられる。
【００８０】
非晶質シリコン層、あるいは非晶質シリコンカーボン層の膜厚は、３０オングストローム〜４５０オングストローム、より好ましくは５０オングストローム〜３５０オングストロームが望ましい。また、この程度の膜厚の非晶質シリコン層、あるいは非晶質シリコンカーボン層を配置しても、光起電力素子の光劣化率は殆ど増大することはなかった。
【００８１】
さらに、本発明者等は鋭意研究の結果、マイクロ波（０．１〜１０ＧＨｚ）プラズマＣＶＤ法によって微結晶シリコンを形成し、さらに形成条件を最適化することによって、欠陥密度が少ない良質の微結晶シリコンを得ることができた。その結果、微結晶シリコンをｉ型層に用いた光起電力素子の光電変換効率を向上させることができ、光劣化率も低下した。したがって、安定化効率を向上させることができた。
【００８２】
これは、従来は殆どＲＦプラズマＣＶＤ法を用いて微結晶シリコンを形成していたのに対し、マイクロ波プラズマＣＶＤ法によって微結晶シリコンを形成し、さらに形成条件を最適化することによって達成できたものである。その理由は、マイクロ波を用いることで原料ガスの分解効率が高いこと、特に堆積速度を上げるべく大流量原料ガスを導入した際の分解効率が高いこと、および水素大量希釈下における水素の分解効率が高く活性化し易いこと等により、堆積している薄膜の成長表面におけるプリカーサーの移動度が増大したため、良質な微結晶シリコンを形成することができたと考えられる。
【００８３】
また、マイクロ波プラズマＣＶＤ法によって微結晶シリコンを形成する場合、ＲＦプラズマＣＶＤ法を用いた場合に比べて、高速成膜が可能となるため基板温度も高くすることができ、膜質の良い微結晶シリコンを形成することができたと考えられる。
【００８４】
さらに、ポトムセルのｉ型層にマイクロ波プラズマＣＶＤ法によって作成した比較的高温の良質の微結晶シリコンを用いたことで、本発明によるミドルセルにｉ型層として微結晶シリコンを用いても、ミドルセル作製中の熱的ダメージを最小限に抑制することができ、トリプルセルとして高い光電変換効率を維持しながら光劣化率を少なくすること、すなわち安定化変換効率を向上させることができた。
【００８５】
また、帯状基板を連続的に搬送しながら基板表面に薄膜を形成する、いわゆるロールツーロール法と上記のマイクロ波プラズマＣＶＤ法とを組み合わせることにより、複数の半導体層の界面近傍における局在準位を減少させ、光起電力素子の光電変換効率を向上させることができた。
【００８６】
図１は、本発明の積層型光起電力素子の断面を模式的に示す概略図である。図１において、本発明の積層型光起電力素子は、基板１２０上に３つのｐｉｎ接合の構成素子が積層された構造をしており、１５０は光入射側から数えて第一のｐｉｎ接合、１４０は第二のｐｉｎ接合、１３０は第三のｐｉｎ接合である。
【００８７】
これら３つのｐｉｎ接合は、基体１００上に形成された金属層１０１および透明導電層１０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極１１５と集電電極１１６が形成されて、スタック型の光起電力素子を形成している。
【００８８】
そして、それぞれのｐｉｎ接合は、ｎ型層１１２、ｎ型微結晶半導体層１０３、１０８、ｉ型層１０６、１１３、ｉ型微結晶半導体層１０５、１１０、ｐ型層１０７、１１１、１１４からなる。
【００８９】
また、本発明では、第一のｐｉｎ接合のｉ型層１１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層１１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層１０５として微結晶シリコンを用いている。
【００９０】
図２は、本発明の積層型光起電力素子の他の断面構造を模式的に示す概略図である。図２において、本発明の積層型光起電力素子は、基板２２０上に３つのｐｉｎ接合の構成素子が積層された構造をしており、２５０は光入射側から数えて第一のｐｉｎ接合、２４０は第二のｐｉｎ接合、２３０は第三のｐｉｎ接合である。
【００９１】
これら３つのｐｉｎ接合は、基体２００上に形成された金属層２０１および透明導電層２０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極２１５と集電電極２１６が形成されて、スタック型の光起電力素子を形成している。
【００９２】
そして、それぞれのｐｉｎ接合は、ｎ型層２０８、２１２、ｎ型微結晶半導体層２０３、２０９、ｉ型層２０６、２１３、ｉ型微結晶半導体層２０５、２１０、ｐ型層２０７、２１１、２１４からなる。
【００９３】
また、本発明では、第一のｐｉｎ接合のｉ型層２１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層２１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層２０５として微結晶シリコンを用いている。
【００９４】
図３は、本発明の積層型光起電力素子の別の断面構造を模式的に示す概略図である。図３において、本発明の積層型光起電力素子は、基板３２０上に３つのｐｉｎ接合が積層された構造をしており、３５０は光入射側から数えて第一のｐｉｎ接合、３４０は第二のｐｉｎ接合、３３０は第三のｐｉｎ接合である。
【００９５】
これら３つのｐｉｎ接合は、基体３００上に形成された金属層３０１および透明導電層３０２上に積層されたものであり、３つのｐｉｎ接合の最上部に透明電極３１５と集電電極３１６が形成されて、スタック型の光起電力素子を形成している。
【００９６】
そして、それぞれのｐｉｎ接合は、ｎ型層３１７、３１２、ｎ型微結晶半導体層３０３、３０８、ｉ型層３０６、３１３、ｉ型微結晶半導体層３０５、３１０、ｐ型層３０７、３１１、３１４からなる。
【００９７】
また、本発明では、第一のｐｉｎ接合のｉ型層３１３として非晶質シリコンを用い、第二のｐｉｎ接合のｉ型層３１０として微結晶シリコンを用い、第三のｐｉｎ接合のｉ型層３０５として微結晶シリコンを用いている。
【００９８】
なお、図１ないし図３の積層型光起電力素子においては、ｐｉｎ接合のｎ型層とｐ型層とを入れ換えた構成をとることもできる。
【００９９】
以下、本発明の積層型光起電力素子の各構成要素を図１に基づいて更に詳しく説明する。
【０１００】
（基板）
半導体層１０３〜１１４は、高々５μｍ程度の薄膜であるため、適当な基板上に堆積される。このような基板１００としては、単結晶質もしくは非単結晶質のものであってもよく、また導電性のものであってもよく、さらに電気絶縁性のものであってもよい。また、これらは、透光性のものであっても、また非透光性のものであってもよいが、変形や歪みが少なく、所望の強度を有するものであることが好ましい。
【０１０１】
具体的には、Ｆｅ、Ｎｉ、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ等の金属、もしくはこれらの合金、例えば真鍮、ステンレス鋼等の薄板もしくはその複合体、またはポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、エポキシ等の耐熱性合成樹脂のフィルムもしくはシート、またはこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体、またはこれらの金属の薄板、樹脂シート等の表面に異種材質の金属薄膜または／およびＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3，ＡｌＮ等の絶縁性薄膜をスパッタリング法、蒸着法、鍍金法等により表面コーティング処理を施したもの、またはガラス、セラミックスなどが挙げられる。
【０１０２】
光起電力素子用の基板として用いるには、帯状基板が金属等の導電体である場合には直接電流取り出し用の電極としても良いし、合成樹脂等の絶縁体である場合には堆積膜の形成される側の表面にＡｌ、Ａｇ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｖ、Ｃｒ、Ｃｕ、ステンレス鋼、真鍮、ニクロム、ＳｎＯ2、Ｉｎ2Ｏ3、ＺｎＯ、ＩＴＯ等のいわゆる金属単体もしくは合金、または透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタリング等の方法で予め表面処理を行って電流取り出し用の電極を形成しておくことが望ましい。
【０１０３】
勿論、帯状基板が金属等の導電体であっても、長波長光の基板表面上での反射率を向上させたり、基板材質と堆積膜との間での構成元素の相互拡散を防止する等の目的で異種の金属層等を基板上の堆積膜が形成される側に設けても良い。また、基板が比較的透明であって、基板の側から光入射を行う層構成の光起電力素子とする場合には、透明導電性酸化物や金属薄膜等の導電性薄膜を予め堆積形成しておくことが望ましい。
【０１０４】
基板の表面性は、いわゆる平滑面であっても、微小の凹凸面であっても良い。微小の凹凸面とする場合には、その凹凸形状は球状、円錐状、角錐状等であって、かつその最大高さ（Ｒｍａｘ）を好ましくは０．０５μｍ乃至２μｍとすることにより、該表面での光反射が乱反射となり、反射光の光路長の増大をもたらす。基板の形状は用途により平滑表面、或は凸凹表面の板状、長尺ベルト状、円筒状等に構成することができ、その厚さは所望通りの光起電力素子を形成し得るように適宜決定するが、光起電力素子として可撓性が要求されるされる場合、または基板の側より光入射がなされる場合には、基板としての機能が充分発揮される範囲内で可能な限り薄くすることができる。
【０１０５】
しかしながら、基板の製造上および取扱い上、機械的強度等の点から、通常は１０μｍ以上とされる。
【０１０６】
（裏面電極、光反射層）
本発明に用いられる裏面電極は光入射方向に対し半導体層の裏面に配される電極である。したがって、図１の１０１の位置か、あるいは基板１００が透光性で基板の方向から光を入射させる場合には１１５の位置に配置される。
【０１０７】
裏面電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属、またはステンレス鋼等の合金が挙げられる。
【０１０８】
なかでも、アルミニウム、銅、銀、金などの反射率の高い金属が特に好ましい。反射率の高い金属を用いる場合には、裏面電極に半導体層で吸収しきれなかった光を再び半導体層に反射する光反射層の役割を兼ねさせることができる。
【０１０９】
また、裏面電極の形状は、平坦であっても良いが、光を散乱する凹凸形状を有することがより好ましい。光を散乱する凹凸形状を有することによって、半導体層で吸収しきれなかった長波長光を散乱させて半導体層内での光路長を延ばし、光起電力素子の長波長感度を向上させて短絡電流を増大させ、光電変換効率を向上させることができる。光を散乱する凹凸形状は、凹凸の山と谷の高さの差がＲｍａｘで０．２μｍから２．０μｍであることが望ましい。
【０１１０】
ただし、基板が裏面電極を兼ねる場合には、裏面電極の形成を必要としない場合もある。
【０１１１】
また、裏面電極の形成には、蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。さらに、裏面電極を光を散乱する凹凸形状に形成する場合には、形成した金属あるいは合金の膜をドライエッチングするか、もしくはウエットエッチングするか、またはサンドブラストするか、あるいは加熱すること等によって形成される。また、基板を加熱しながら上記の金属あるいは合金を蒸着することにより、光を散乱する凹凸形状を形成することもできる。
【０１１２】
裏面電極１０１とｎ型微結晶半導体層１０３との間には、導電性酸化亜鉛等の拡散防止層１０２を設けても良い。拡散防止層の効果としては、下部電極１０１を構成する金属元素がｎ型微結晶半導体層中へ拡散するのを防止するのみならず、若千の抵抗値をもたせることで半導体層を挟んで設けられた裏面電極１０１と透明電極１１５との間にピンホール等の欠陥で発生するショートを防止すること、及び薄膜による多重干渉を発生させ入射された光を光起電力素子内に閉じ込める等の効果を挙げることができる。
【０１１３】
（ｉ型層：真性半導体層）
特に、ＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体材料を用いた光起電力素子において、ｐｉｎ接合に用いるｉ型層は照射光に対してキャリアを発生輸送する重要な層である。
【０１１４】
ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用することができる。
【０１１５】
ＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体材料には、水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）が含有され、これが重要な働きを有する。ｉ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダングリングボンド）を補償する働きをし、ｉ型層でのキァリアの移動度と寿命の積を向上させるものである。また、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補償する働きをし、光起電力素子の光起電力、光電流そして光応答性を向上させる効果のあるものである。
【０１１６】
ｉ型層に含有される水素原子または／およびハロゲン原子は、１〜４０ａｔ％が最適な含有量として挙げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍の範囲が好ましい範囲として挙げられる。さらに、シリコン原子の含有量に対応して、水素原子または／およびハロゲン原子の含有量が変化していることが好ましいものである。
【０１１７】
本発明の光起電力素子において、第一のｐｉｎ接合１５０のｉ型層１１３を構成する半導体材料としては非晶質シリコンが用いられ、本発明の第二のｐｉｎ接合１４０のｉ型層１１０を構成する半導体材料としては微結晶シリコンが用いられ、第三のｐｉｎ接合１３０のｉ型層１０５を構成する半導体材料としては微結晶シリコンが用いられる。
【０１１８】
非晶質シリコン、微結晶シリコンは、ダングリングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、μｃ−Ｓｉ：Ｈ、μｃ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ等と表記される。
【０１１９】
具体的には、例えば、本発明の積層型光起電力素子に好適な第一のｐｉｎ接合１５０のｉ型層１１３としては、ｉ型の水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）が挙げられ、その特性としては、光学的バンドギャップ（Ｅｇ）が１．６０ｅＶ〜１．９０ｅＶ、水素原子の含有量（ＣＨ）が１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽光照射下の光電導度（σｐ）が１．０×１０-5Ｓ／ｃｍ以上、暗電導度（σｄ）が１．０×１０-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ以下、局在準位密度は１０17／ｃｍ3以下のものが好適に用いられる。
【０１２０】
本発明の光起電力素子の第二のｐｉｎ接合１４０のｉ型層１１０を構成する微結晶シリコンの膜厚は０．５μｍ以上１．５μｍ以下の範囲である。また、第二のｐｉｎ接合のｉ型層を構成する微結晶シリコンはボロンを含有しており、そのボロン含有量は８ｐｐｍ以下である。さらに、第二のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数は２００ｃｍ-1以上である。そして、第二のｐｉｎ接合のｉ型層である微結晶シリコンは、マイクロ波プラズマＣＶＤ法により形成されているものである。
【０１２１】
また、本発明の光起電力素子の第三のｐｉｎ接合１３０のｉ型層１０５を構成する微結晶シリコン膜厚は１．５μｍ以上３．５μｍ以下の範囲である。また、第三のｐｉｎ接合のｉ型層である微結晶シリコンはボロンを含有しており、そのボロン含有量は８ｐｐｍ以下である。さらに、第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数は２００ｃｍ-1以上である。そして、第三のｐｉｎ接合のｉ型層である微結晶シリコンは、マイクロ波プラズマＣＶＤ法により形成されているものである。
【０１２２】
（ｐ型層またはｎ型層）
ｐ型層またはｎ型層も、本発明の積層型光起電力装置の特性を左右する重要な層である。
【０１２３】
ｐ型層またはｎ型層の非晶質材料（「ａ−」と略記する。）、微結晶材料（「μｃ−」と略記する）としては、例えば、ａ−Ｓｉ：Ｈ、ａ−Ｓｉ：ＨＸ、ａ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：ＨＸ、ａ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅＣ：Ｈ、ａ−ＳｉＯ：Ｈ、ａ−ＳｉＮ：Ｈ、ａ−ＳｉＯＮ：ＨＸ、ａ−ＳｉＯＣＮ：ＨＸ、μｃ−Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−Ｓｉ：ＨＸ、μｃ−ＳｉＣ：ＨＸ、μｃ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＯ：Ｈ、μｃ−ＳｉＧｅＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ−ＳｉＯＮ：ＨＸ、μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子：Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。
【０１２４】
多結晶材料（「ｐｏｌｙ−」と略記する）としては、例えばｐｏｌｙ−Ｓｉ：Ｈ、ｐｏｌｙ−Ｓｉ：ＨＸ、ｐｏｌｙ−ＳｉＣ：Ｈ、ｐｏｌｙ−ＳｉＣ：ＨＸ、ｐｏｌｙ−ＳｉＧｅ：Ｈ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−ＳｉＣ、ｐｏｌｙ−ＳｉＧｅ等にｐ型の価電子制御剤（周期率表第ＩＩＩ族原子：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子：Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を高濃度に添加した材料が挙げられる。
【０１２５】
特に、光入射側のｐ型層またはｎ型層には、光吸収の少ない結晶性の半導体層かバンドギャップの広い非晶質半導体層が適している。
【０１２６】
ｐ型層への周期率表第ＩＩＩ族原子の添加量、およびｎ型層への周期率表第Ｖ族原子の添加量は、０．１〜５０ａｔ％が最適量として挙げられる。
【０１２７】
また、ｐ型層またはｎ型層に含有される水素原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型層の未結合手を補償する働きをし、ｐ型層またはｎ型層のドーピング効率を向上させるものである。ｐ型層またはｎ型層へ添加される水素原子またはハロゲン原子は、０．１〜４０ａｔ％が最適量として挙げられる。特に、ｐ型層またはｎ型層が結晶性の場合、水素原子またはハロゲン原子は０．１〜８ａｔ％が最適量として挙げられる。
【０１２８】
さらに、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子または／およびハロゲン原子の含有量が多く分布しているものが好ましい分布形態として挙げられ、該界面近傍での水素原子または／およびハロゲン原子の含有量はバルク内の含有量の１．０５〜２倍の範囲が好ましい範囲として挙げられる。
【０１２９】
このようにｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハロゲン原子の含有量を多くすることによって、該界面近傍の欠陥準位や機械的歪を減少させることができ、本発明の積層型光起電力素子の光起電力や光電流を増加させることができる。
【０１３０】
光起電力素子のｐ型層またはｎ型層の電気特性としては、活性化エネルギーが０．２ｅＶ以下のものが好ましく、０．１ｅＶ以下のものが最適である。また非抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最適である。さらに、ｐ型層またはｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍが最適である。
【０１３１】
（半導体層の形成方法）
本発明の積層型光起電力装置の半導体層として、好適なＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体層を形成するために最も好適な製造方法は、マイクロ波プラズマＣＶＤ法であり、次に好適な製造方法はＲＦプラズマＣＶＤ法である。
【０１３２】
マイクロ波プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チャンバー）に原料ガス、希釈ガスなどの材料ガスを導入し、真空ポンプによって排気しつつ、堆積室の内圧を一定にして、マイクロ波電源によって発振されたマイクロ波を導波管または同軸ケーブルによって導き、誘電体窓（アルミナセラミックス等）、または電気的に堆積室より絶縁された導電体（Ｎｉ、Ｗ、ステンレス鋼等の棒）を介して堆積室に導入して、材料ガスのプラズマを生起させて分解し、堆積室内に配置された基板上に所望の堆積膜を形成する方法であり、広い堆積条件で光起電力素子に適用可能な堆積膜を形成することができる。
【０１３３】
本発明の積層型光起電力素子の半導体層をマイクロ波プラズマＣＶＤ法により堆積する場合、堆積室内の基板温度は２５０〜５００℃、内圧は０．５〜２５０ｍＴｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．１〜１０ＧＨｚが好ましい範囲として挙げられる。
【０１３４】
また、ＲＦプラズマＣＶＤ法で堆積する場合、堆積室内の基板温度は１００〜３５０℃、内圧は０．１〜１０ｔｏｒｒ、ＲＦパワーは０．０１〜５．０Ｗ／ｃｍ2、堆積速度は０．１〜１５Ａ／ｓｅｃが好適な条件として挙げられる。
【０１３５】
また、本発明の積層型光起電力素子の半導体層の形成に適した堆積膜形成方法として、ロール・ツー・ロール（Ｒｏｌｌ・ｔｏ・Ｒｏｌｌ）方式によるものがある。この堆積膜形成方法は、複数のグロー放電領域を順次貫通する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で堆積形成しつつ、帯状の基板をその長手方向に連続的に搬送させるものであり、これによって所望の半導体接合を有する光起電力素子を連続的に形成することができる。
【０１３６】
本発明の積層型光起電力装置に好適なＩＶ−ＩＶ族及びＩＩＩ−Ｖ族合金系非晶質半導体層の堆積に適した原料ガスとしては、シリコン原子を含有したガス化し得る化合物、ゲルマニウム原子を含有したガス化し得る化合物、炭素原子を含有したガス化し得る化合物、窒素原子を含有したガス化し得る化合物、酸素原子を含有したガス化し得る化合物等、およびこれらの化合物の混合ガスを挙げることができる。
【０１３７】
シリコン原子を含有するガス化し得る化合物としては、鎖状または環状シラン化合物が用いられ、例えば、ＳｉＨ4、Ｓｉ2Ｈ6、ＳｉＦ4、ＳｉＦＨ3、ＳｉＦ2Ｈ2、ＳｉＦ3Ｈ、Ｓｉ3Ｈ8、ＳｉＤ4、ＳｉＨＤ3、ＳｉＨ2Ｄ2、ＳｉＨ3Ｄ、ＳｉＦＤ3、ＳｉＦ2Ｄ2、Ｓｉ2Ｄ3Ｈ3、（ＳｉＦ2）5、（ＳｉＦ2）6、（ＳｉＦ2）4、Ｓｉ2Ｆ6、Ｓｉ3Ｆ8、Ｓｉ2Ｈ2Ｆ4、Ｓｉ2Ｈ3Ｆ3、ＳｉＣｌ4、（ＳｉＣｌ2）5、ＳｉＢｒ4、（ＳｉＢｒ2）5、Ｓｉ2Ｃｌ6、ＳｉＨＣｌ3、ＳｉＨ2Ｂｒ2、ＳｉＨ2Ｃｌ2、Ｓｉ2Ｃｌ3Ｆ3などのガス状態のもの、または容易にガス化し得るものが挙げられる。
【０１３８】
ゲルマニウム原子を含有するガス化し得る化合物としては、ＧｅＨ4、ＧｅＤ4、ＧｅＦ4、ＧｅＦＨ3、ＧｅＦ2Ｈ2、ＧｅＦ3Ｈ、ＧｅＨＤ3、ＧｅＨ2Ｄ2、ＧｅＨ3Ｄ、Ｇｅ2Ｈ6、Ｇｅ2Ｄ6などが挙げられる。
【０１３９】
炭素原子を含有するガス化し得る化合物としては、ＣＨ4、ＣＤ4、ＣnＨ2n+2（ｎは整数）、ＣnＨ2n（ｎは整数）、Ｃ2Ｈ2、Ｃ6Ｈ6、ＣＯ2、ＣＯなどが挙げられる。
【０１４０】
窒素含有ガスとしては、Ｎ2、ＮＨ3、ＮＤ3、ＮＯ、ＮＯ2、Ｎ2Ｏなどが挙げられる。
【０１４１】
酸素含有ガスとしては、Ｏ2、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2、Ｎ2Ｏ、ＣＨ3ＣＨ2ＯＨ、ＣＨ3ＯＨなどが挙げられる。
【０１４２】
また、価電子制御するためにｐ型層またはｎ型層に導入される物質としては、周期率表第ＩＩＩ族原子及び第Ｖ族原子が挙げられる。
【０１４３】
第ＩＩＩ族原子導入用の出発物質として有効に使用されるものとしては、例えばボロン原子導入用として、Ｂ2Ｈ6、Ｂ4Ｈ10、Ｂ5Ｈ9、Ｂ5Ｈ11、Ｂ6Ｈ10、Ｂ6Ｈ12、Ｂ6Ｈ14などの水素化ボロン、ＢＦ3、ＢＣｌ3等のハロゲン化ボロン等を挙げることができ、この他にＡｌＣｌ3、ＧａＣｌ3、ＩｎＣｌ3、ＴｌＣｌ3なども挙げることができ、特にＢ2Ｈ6、ＢＦ3が適している。
【０１４４】
第Ｖ族原子導入用の出発物質として有効に使用されるのは、例えば燐原子導入用としてＰＨ3、Ｐ2Ｈ4などの水素化燐、ＰＨ4Ｉ、ＰＦ3、ＰＦ5、ＰＣｌ3、ＰＣｌ5、ＰＢｒ3、ＰＢｒ5、ＰＩ3などのハロゲン化燐が挙げられ、その他にＡｓＨ3、ＡｓＦ3、ＡｓＣｌ3、ＡｓＢｒ3、ＡｓＦ5、ＳｂＨ3、ＳｂＦ3、ＳｂＦ5、ＳｂＣｌ3、ＳｂＣｌ5、ＢｉＨ3、ＢｉＣｌ3、ＢｉＢｒ3なども挙げることができ、特にＰＨ3、ＰＦ3が適している。
【０１４５】
また、上記のガス化し得る化合物をＨ2、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどのガスで適宜希釈して堆積室に導入しても良い。
【０１４６】
特に、微結晶半導体やａ−ＳｉＣ：Ｈ等の光吸収の少ないか、バンドギァプの広い層を堆積する場合は、水素ガスで２〜１００倍に原料ガスを希釈して、マイクロ波パワーあるいはＲＦパワーを比較的高いパワーで導入することが好ましい。
【０１４７】
（透明電極）
本発明において、透明電極１１５は光を透過する光入射側の電極であるとともに、その膜厚を最適化することによって反射防止膜としての役割も兼ねている。透明電極１１５には半導体層の吸収可能な波長領域において高い透過率を有することと、抵抗率が低いことが要求される。好ましくは、５５０ｎｍにおける透過率が８０％以上、より好ましくは８５％以上であることが望ましい。
【０１４８】
また、透明電極の抵抗率は、好ましくは５×１０-3Ωｃｍ以下、より好ましくは１×１０-3Ωｃｍ以下であることが望ましい。
【０１４９】
透明電極の材料としては、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）、ＺｎＯ、ＣｄＯ、Ｃｄ2ＳｎＯ4、ＴｉＯ2、Ｔａ2Ｏ5、Ｂｉ2Ｏ3、ＭｏＯ3、ＮａｘＷＯ3等の導電性酸化物、あるいはこれらを混合したものが好適に用いられる。
【０１５０】
また、これらの化合物に、導電率を変化させる元素（ドーパント）を添加してもよい。導電率を変化させる元素（ドーパント）としては、例えば透明電極１０３がＺｎＯの場合にはＡｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆなどが、またＩｎ2Ｏ3の場合にはＳｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂなどが、さらにＳｎＯ2の場合にはＦ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【０１５１】
また、透明電極の形成方法としては、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デップ法などが好適に用いられる。
【０１５２】
（集電電極）
本発明において、集電電極１１６は、透明電極１１５の抵抗率が充分低くできない場合に必要に応じて透明電極１１５上の一部分に形成され、電極の抵抗率を下げ、光起電力素子の直列抵抗を下げる働きをする。
【０１５３】
集電電極の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウムなどの金属、またはステンレス鋼などの合金、あるいは粉末状金属を用いた導電ペーストなどが挙げられる。そして、その形状は、できるだけ半導体層への入射光を遮らないように、櫛状に形成される。
【０１５４】
また、光起電力素子の全体の面積の中で集電電極の占める面積は、好ましくは１５％以下、より好ましくは１０％以下、最適には５％以下が望ましい。
【０１５５】
集電電極のパターンの形成にはマスクを用い、形成方法としては蒸着法、スパッタリング法、メッキ法、印刷法などが用いられる。
【０１５６】
なお、本発明の積層型光起電力素子を用いて、所望の出力電圧、出力電流の光起電力装置を製造する場合には、本発明の積層型光起電力素子を直列あるいは並列に接続し、表面と裏面に保護層を形成し、出力の取り出し電極等が取り付けられる。また、本発明の積層型光起電力素子を直列接続する場合、逆流防止用のダイオードを組み込むことがある。
【実施例】
【０１５７】
以下に、本発明の好適な実施例を説明するが、本発明はこれらの実施例に何ら限定されるものではない。
【０１５８】
《実施例１》
図４に示す堆積装置を用いて、図１に示す積層型光起電力素子を作製した。堆積装置４００は、ＭＷＰＣＶＤ法とＲＦＰＣＶＤ法の双方を実施することができる。この堆積装置４００を用いて、光反射層１０１、１０２を有する基板４９０上に各半導体層を形成した。
【０１５９】
堆積装置には、不図示の原料ガスボンベがガス導入管を通して接続されでいる。原料ガスボンベはいずれも超高純度に精製されたもので、ＳｉＨ4ガスボンベ、ＣＨ4ガスボンベ、ＧｅＨ4ガスボンベ、Ｓｉ2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（希釈度：２．０％）ガスボンベ、Ｂ2Ｈ6／Ｈ2（希釈度：２．０％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＳｉＣｌ2Ｈ2ガスポンベ、ＳｉＨ4／Ｈ2（希釈度：２．０％）ガスボンベを接続した。
【０１６０】
次に、金属層１０１、透明導電層１０２が形成されている基板４９０をロードチャンバー４０１内の基板搬送用レール４１３上に配置し、不図示の真空排気ポンプによリロードチャンバー４０１内を圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６１】
さらに、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及び堆積チャンバー４１７内ヘゲートバルブ４０６を開けて搬送した。基板４９０の裏面を基板加熱用ヒーター４１０に密着させて加熱し、堆積チャンバー４１７内を不図示の真空排気ボンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６２】
以上のようにして成膜の準備が完了した後、Ｈ2ガスを堆積チャンバー４１７内にガス導入管４２９を通して導入し、Ｈ2ガス流量が３００ｓｃｃｍになるようにバルブ４４１、４３１、４３０を開け、マスフローコントローラー４３６で調整した。堆積チャンバー４１７内の圧力が１．０Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。基板４９０の温度が３５０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、μｃ−Ｓｉからなる第３のＲＦｎ型層１０３を形成した。
【０１６３】
μｃ−Ｓｉからなる第３のＲＦｎ型層１０３を形成するには、堆積チャンバー４１７内にＳｉＨ4ガス、ＰＨ3／Ｈ2ガスをバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
【０１６４】
このとき、ＳｉＨ4ガスの流量が０．４ｓｃｃｍ、Ｈ2ガスの流量が９０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が０．５ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．０Ｔｏｒｒとなるように調整した。
【０１６５】
高周波（以下「ＲＦ」と略記する。）電源４２２の電力を０．５５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入し、グロー放電を生起させ、基板上に第３のＲＦｎ型層の形成を開始し、層厚１０ｎｍの第３のＲＦｎ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第３のＲＦｎ型層１０３の形成を終えた。堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ２ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１６６】
次に、μｃ−Ｓｉからなる第３のＭＷｉ型層１０５、ａ−Ｓｉからなる第３のＲＦｉ型層１０６を順次形成した。
【０１６７】
まず、不図示の真空排気ポンプにより予め真空引きレておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０７を開けて基板４９０を搬送した。基板４９０の裏面を基板加熱用ヒーター４１１に密着させて加熱し、ｉ型層堆積チャンバー４１８内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６８】
μｃ−Ｓｉからなる第３のＭＷｉ型層を作製するには、基板４９０の温度が３００℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０１６９】
このとき、ＳｉＨ4ガスの流量が８０ｓｃｃｍ、Ｈ2ガスの流量が２４００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、５０ｍＴｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。ＲＦ電源４２４を０．２２Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。
【０１７０】
その後、不図示のマイクロ波電源（２．４５ＧＨｚ）の電力を０．１２Ｗ／ｃｍ3に設定し、導波管４２６及びマイクロ波導入用窓４２５を通じてｉ型層堆積チャンバー４１８内にμＷ電力を導入してグロー放電を生起させ、シャッター４２７を開けることで第３のＲＦｎ型層上に第３のＭＷｉ型層の作製を開始し、層厚３．０μｍのｉ型層を作製したところでμＷグロー放電を止め、バイアス電源４２４の出力を切り、第３のＭＷｉ型層１０５の作製を終えた。
【０１７１】
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１７２】
第３のＲＦｉ型層１０６を作製するには、基板４９０の温度が３００℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６４、４５４、４５０、４６３、４５３を徐々に開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０１７３】
このとき、Ｓｉ2Ｈ6ガスの流量が３．８ｓｃｃｍ、Ｈ2ガスの流量が１００ｓｃｃｍとなるように各々のマスフローコントローラー４５９、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．８Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０１７４】
次に、ＲＦ電源４２４を０．００８８Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加してグロー放電を生起させ、シャッター４２７を開けることで第３のＭＷｉ型層上に第３のＲＦｉ型層の作製を開始し、層厚２３ｎｍのｉ型層を作製したところでＲＦグロー放電を止め、ＲＦ電源４２４の出力を切り、第３のＲＦｉ型層１０６の作製を終えた。
【０１７５】
バルブ４６４、４５４、４５３、４５０を閉じて、ｉ型層堆積チャンバー４１８内へのＳ2Ｈ6ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１７６】
次に、ＳｉＣからなる第３のＲＦｐ型層１０７を形成するには、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０４及びｐ型層堆積チャンバー４１９内ヘゲートバルブ４０８を開けて、基板４９０を搬送した。基板４９０の裏面を基板加熱用ヒーター４１２に密着させて加熱し、ｐ型層堆積チャンバー４１９内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１７７】
基板４９０の温度が３００℃になるように基板加熱用ヒーター４１２を設定し、基板温度が安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、Ｂ2Ｈ6／Ｈ2ガス、ＣＨ4ガスを堆積チャンバー４１９内にバルブ４８１、４７１、４７０、４８２、４７２、４８３、４７３、４８４、４７４を操作してガス導入管４６９を通して導入した。
【０１７８】
このとき、Ｈ2ガスの流量が７５ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が９ｓｃｃｍ、ＣＨ4ガスの流量が０．１ｓｃｃｍとなるようにマスフローコントローラー４７６、４７７、４７８、４７９、で調整した。堆積チャンバー４１９内の圧力は、１．８Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０１７９】
ＲＦ電源４２３の電力を０．０９Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力を導入してグロー放電を生起させ、ｉ型層上に第３のＲＦｐ型層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第３のＲＦｐ型層１０７の形成を終えた。
【０１８０】
バルブ４７２、４８２、４７３、４８３、４７４、４８４、４７１、４８１、４７０を閉じてｐ型層堆積チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、Ｂ2Ｈ6／Ｈ2ガス，ＣＨ4ガス、Ｈ2ガスの流入を止め、ｐ型層堆積チャンバー４１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１８１】
μｃ−Ｓｉからなる第２のＲＦｎ型層１０９の形成は、まず、不図示の真空排気ボンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
【０１８２】
基板４９０の裏面を基板加熱用ヒーター４１０に密着させて加熱し、ｎ型層堆積チャンバー４１７内を不図示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温度が３２０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内にバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
【０１８３】
このとき、ＳｉＨ4ガスの流量が０．６ｓｃｃｍ、Ｈ2ガスの流量が１５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が３ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．２Ｔｏｒｒとなるように調整した。
【０１８４】
ＲＦ電源４２２の電力を０．０７Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入してグロー放電を生起させ、基板上に第２のＲＦｎ型層の形成を開始し、層厚１００ｎｍの第２のＲＦｎ型層を形成したところでＲＦ電源を切ってグロー放電を止め、第２のＲＦｎ型層１０８の形成を終えた。
【０１８５】
堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１８６】
μｃ−Ｓｉからなる第２のｉ型層１１０を形成するには、まず、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
【０１８７】
基板４９０の温度が２９０℃になるように基板加熱用ヒーター４１１を設定し、基板が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０１８８】
このとき、ＳｉＨ4ガスの流量が４５ｓｃｃｍ、Ｈ2ガスの流量が１５００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．０４Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０１８９】
次に、ＲＦ電源４２４を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。その後、不図示のマイクロ波電源（０．５ＧＨｚ）の電力を０．１０Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入しグロー放電を生起させ、第２のＲＦｎ型層上に第２のｉ型層の作製を開始し、層厚０．８μｍに達したところでグロー放電を止め、バイアス電源４２４の出力を切り、第２のｉ型層１１０の作製を終えた。
【０１９０】
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１９１】
ＳｉＣからなる第２のＲＦｐ型層１１１の形成は、第３のＲＦｐ型層１０７の作製と同様な方法で搬送をした後、Ｈ2ガスの流量が８０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が９ｓｃｃｍ、ＣＨ4ガスの流量が０．２ｓｃｃｍとなるようにマスフローコントローラーで調整し、基板温度２６０℃で行った。その他は、第３のＲＦｐ型層と同様に作製した。
【０１９２】
ａ−Ｓｉからなる第１のＲＦｎ型層１１２の形成は、まず、不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０３及びｉ型層堆積チャンバー４１８内ヘゲートバルブ４０８を開けて基板４９０を搬送し、さらに不図示の真空排気ポンプにより予め真空引きしておいた搬送チャンバー４０２及びｎ型層堆積チャンバー４１７内ヘゲートバルブ４０７を開けて基板４９０を搬送した。
【０１９３】
ＳｉＨ4ガスの流量が１．１ｓｃｃｍ、Ｈ2ガスの流量が４５ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が９ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力が１．０５Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。基板４９０の温度が２３０℃になるように基板加熱用ヒーター４１０を設定し、基板温度が安定したところで、ａ−Ｓｉからなる第３のＲＦｎ型層１０３を形成した。
【０１９４】
ａ−Ｓｉからなる第１のＲＦｉ型層１１３の形成は、第３のＲＦｉ型層１０４の作製と同様な方法で搬送をした後、基板温度１９５℃、Ｓｉ2Ｈ6ガスの流量が２ｓｃｃｍ、Ｈ2ガスの流量が２００ｓｃｃｍとなるようにマスフローコントローラー４６４、４６３で調整し、堆積チャンバー４１７内の圧力は０．７５Ｔｏｒｒとなるように調整した。ＲＦ電力０．００７Ｗ／ｃｍ3で膜厚０．１μｍのＲＦｉ型層を作製した。
【０１９５】
ＳｉＣからなる第１のＲＦｐ型層１１４の形成は、第３のＲＦｐ型層１０７の作製と同様な方法で搬送をした後、Ｈ2ガスの流量が９０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスの流量が３ｓｃｃｍ、Ｂ2Ｈ6／Ｈ2ガスの流量が８ｓｃｃｍ、ＣＨ4ガスの流量が０．４ｓｃｃｍとなるようにマスフローコントローラーで調整し、基板温度１７０℃で行った。その他は、第３のＲＦｐ型層と同様に作製した。
【０１９６】
次に、不図示の真空排気ボンプにより予め真空引きしておいたアンロードチャンバー４０５内ヘゲートバルブ４０９を開けて基板４９０を搬送し、不図示のリークバルブを開けてアンロードチャンバー４０５をリークした。
【０１９７】
次に、第１のＲＦｐ型層１１４上に、透明導電層１１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。
【０１９８】
次に、透明導電層１１５上に櫛型の穴が開いたマスクを載せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極１１６を真空蒸着法により真空蒸着した。
【０１９９】
このようにして積層型光起電力素子の作製を終えた。この光起電力素子をＳＣ実１と呼ぶこととする。
【０２００】
＜比較例１＞
実施例１において、第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にμｃ−Ｓｉ、第２のｉ型層にａ−ＳｉをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比１と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は実施例１と同様に行った。表１１は、ガス流量を示すものである。
【０２０１】
【表１１】
【０２０２】
ＳＣ実１及びＳＣ比１はそれぞれ５個ずつ作製し、初期効率に対する４５℃でＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に３０００時間おいたときの効率の減少分（以下、「光劣化率」と略記する。）、安定化後の光電変換効率（安定化変換効率）、温度８５℃、湿度８５％の暗所に２１００時間おいた後の効率（以下、「耐熱劣化率」と略記する。）、およびセル耐電圧、歩留りについて測定を行った。
【０２０３】
初期変換効率及び安定化後の光電変換効率の測定は、作製した光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射下に設置して、Ｖ−Ｉ特性を測定することにより得られる。測定の結果、ＳＣ実１に対してＳＣ比１の特性は、表１に示すようになった。
【０２０４】
【表１】
【０２０５】
以上のように、本発明の積層型光起電力素子（ＳＣ実１）が、従来の積層型光起電力素子（ＳＣ比１）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れていることが分かった。
【０２０６】
《実施例２》
実施例１におけるμｃ−Ｓｉからなる第３のｉ層１０５をマイクロ波の周波数を０．１ＧＨｚに変えて形成し、同様の光起電力素子を作製した。
【０２０７】
基板４９０の温度が３３０℃になるように基板加熱用ヒーター４１１を設定し、基板４９０が十分加熱されたところでバルブ４６１、４５１、４５０、４６３、４５３を徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通してｉ型層堆積チャンバー４１８内に流入させた。
【０２０８】
このとき、ＳｉＨ4ガスの流量が６０ｓｃｃｍ、Ｈ2ガスの流量が２４００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整した。ｉ型層堆積チャンバー４１８内の圧力は、０．２Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０２０９】
次に、不図示のマイクロ波電源（０．１ＧＨｚ）の電力を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加してグロー放電を生起させ、第３のＲＦｎ型層上に第３のｉ型層の作製を開始し、層厚２．５μｍのｉ型層を作製したところでグロー放電を止め、第３のｉ型層１０５の作製を終えた。
【０２１０】
バルブ４５１、４５３を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガス、Ｈ2ガスの流入を止め、ｉ型層堆積チャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。この積層型光起電力素子をＳＣ実２と呼ぶこととする。
【０２１１】
＜比較例２＞
実施例１における第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にａ−Ｓｉ、第２のｉ型層にａ−ｓｉＧｅをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比２と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は実施例１と同様に行った。表２１は、ガス流量を示すものである。
【０２１２】
【表２１】
【０２１３】
ＳＣ実２及びＳＣ比２はそれぞれ４個ずつ作製し、安定化後の光電変換効率（安定化変換効率）、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を行ない、それぞれの平均値を算出した。
【０２１４】
測定の結果、ＳＣ実２に対してＳＣ比２の特性は表２に示すようになった。
【０２１５】
【表２】
【０２１６】
以上のように本発明の積層型光起電力素子（ＳＣ実２）が、従来の積層型光起電力素子（ＳＣ比２）よりも光起電力素子の安定化後の光電変換効率（安定化変換効率）、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れている分かった。
【０２１７】
《実施例３》
実施例１におけるμｃ−Ｓｉからなる第２のｉ型層１１０の形成するのに、ＳｉＨ4ガスの流量が７０ｓｃｃｍ、Ｈ2ガスの流量が２１００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、ｉ型層堆積チャンバー４１８内の圧力は、０．０５Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０２１８】
次に、ＲＦ電源４２４を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８に印加した。その後、不図示のマイクロ波電源（０．５ＧＨｚ）の電力を０．１２Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入してグロー放電を生起させ、第２のＲＦｎ型層上に第２のｉ型層の作製を開始し、層厚１．０μｍのｉ型層を作製したところでグロー放電を止め、バイアス電源４２４の出力を切り、第２のｉ型層１１０の作製を終えた。
【０２１９】
同様に上記のμｃ−Ｓｉからなる第２のｉ型層１１０を膜厚のみを０．３〜２．０μｍの間で変化させたものを８個作製し、初期変換効率、曲線因子、光劣化率について測定を行った。その測定結果を表３に示す。
【０２２０】
【表３】
【０２２１】
初期変換効率、曲線因子、光劣化率については０．５〜１．５μｍの間で実用上十分なものが得られた。
【０２２２】
本発明の積層型光起電力素子において、μｃ−Ｓｉからなる第２のｉ型層１１０の膜厚が０．５μｍ以上１．５μｍ以下の範囲で、優れた特性を示すものが得られた。
【０２２３】
《実施例４》
実施例１におけるμｃ−Ｓｉからなる第３のｉ型層１０５の形成するのに、ＳｉＨ4ガスの流量が８０ｓｃｃｍ、Ｈ2ガスの流量が３２００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、ｉ型層堆積チャンバー４１８内の圧力は０．２Ｔｏｒｒとなるように不図示のコンダクタンスバルブの開口を調整した。
【０２２４】
次に、不図示のマイクロ波電源（０．１ＧＨｚ）の電力を０．１５Ｗ／ｃｍ3に設定し、バイアス棒４２８を通じてｉ型層堆積チャンバー４１８内にマイクロ波電力導入してグロー放電を生起させ、第３のＲＦｎ型層上に第３のｉ型層の作製を開始し、層厚３．０μｍのｉ型層を作製したところでグロー放電を止め、バイアス電源４２４の出力を切り、第３のｉ型層１０５の作製を終えた。
【０２２５】
同様に上記のμｃ−Ｓｉからなる第３のｉ型層１０５を膜厚のみを１．０〜４．０μｍの間で変化させたものを８個作製し、初期変換効率、曲線因子、光劣化率について測定を行った。その測定結果を表４に示す。
【０２２６】
【表４】
【０２２７】
初期変換効率、曲線因子、光劣化率については１．５〜３．５μｍの間で実用上十分なものが得られた。
【０２２８】
本発明の積層型光起電力素子において、μｃ−Ｓｉからなる第三のｉ型層１０５の膜厚は１．５μｍ以上３．５μｍ以下の範囲で、優れた特性を示すものが得られた。
【０２２９】
《実施例５》
実施例１における第２のｎ型層１０８の形成は同様に行い、μｃ−Ｓｉからなる第２のｉ型層１１０の形成するのに、ＳｉＨ4ガスの流量が５５ｓｃｃｍ、Ｈ2ガス流量が１５００ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、さらにＢ2Ｈ6／Ｈ2ガスの流量をマスフローコントローラー４６０で第２のｉ型層１１０である微結晶シリコン中に含まれるボロンの含有量が０〜１０．０ｐｐｍとなるよう調整して積層型光起電力素子を作製した。上記以外のｎ型層、ｉ型層、ｐ型層は実施例１と同様に作製した。
【０２３０】
なお、第２のｉ型層１１０中のボロンの含有量の測定には、ＣＡＭＥＣＡ社製のｉｍｆ−４ｆを用いた。
【０２３１】
シリコン中に含まれるボロンの含有量が８．０ｐｐｍ以下の第２のｉ型層１１０において、初期変換効率、安定化変換効率、光劣化率、および熱劣化率の全てに優れた特性が得られた。その測定結果を表５に示す。
【０２３２】
【表５】
【０２３３】
《実施例６》
実施例１における第３のｎ型層１０３の形成は同様に行い、μｃ−Ｓｉからなる第３のｉ型層１０５の形成するのに、ＳｉＨ4ガスの流量が４５ｓｃｃｍ、Ｈ2ガスの流量が１５５０ｓｃｃｍとなるように各々のマスフローコントローラー４５６、４５８で調整し、さらにＢ2Ｈ6／Ｈ2ガスの流量をマスフローコントローラー４６０で第３のｉ型層１０５である微結晶シリコン中に含まれるボロンの含有量が０〜１０．０ｐｐｍとなるよう調整し積層型光起電力素子を作製した。上記以外のｎ型層、ｉ型層、ｐ型層は、実施例１と同様に作製した。
【０２３４】
なお、第３のｉ型層１０５中のボロンの含有量の測定には、ＣＡＭＥＣＡ社製のｉｍｆ−４ｆを用いた。
【０２３５】
シリコン中に含まれるボロンの含有量が８．０ｐｐｍ以下の第３のｉ型層１０５において、初期変換効率、安定化変換効率、光劣化率、および熱劣化率の全てに優れた特性が得られた。その測定結果を表６に示す。
【０２３６】
【表６】
【０２３７】
《実施例７》
実施例１において、新たに１０７、１０８の間にａ−Ｓｉからなる第２ＲＦｎ型層を有する積層型光起電力素子を作製した。図２は、この積層型光起電力素子の断面構造を示すものである。
【０２３８】
ａ−Ｓｉからなる第２ＲＦｎ型層を形成するには、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内にバルブ４４３、４３３、４４４、４３４を操作してガス導入管４２９を通して導入した。
【０２３９】
このとき、ＳｉＨ4ガスの流量が３ｓｃｃｍ、Ｈ2ガスの流量が８０ｓｃｃｍ、ＰＨ3／Ｈ2ガスの流量が５ｓｃｃｍとなるようにマスフローコントローラー４３８、４３６、４３９で調整し、堆積チャンバー４１７内の圧力は１．０Ｔｏｒｒとなるように調整した。
【０２４０】
ＲＦ電源４２２の電力を０．０３Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２０にＲＦ電力を導入してグロー放電を生起させ、第３のｐ型層２０７層上にかＳｉからなるＲＦｎ型層２０８の形成を開始し、層厚１０ｎｍの第２のＲＦｎ型層を形成したところでＲＦ電源を切って、グロー放電を止め、第２のａ−ＳｉからなるＲＦｎ型層２０８の形成を終えた。
【０２４１】
堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｈ2ガスの流入を止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。さらに、μｃ−Ｓｉからなるｎ型層２０９を実施例１と同様に層厚１０ｎｍ形成した。
【０２４２】
その他の堆積層は実施例１と同じ方法で行い、図２に示すような積層型光起電力素子を得た。この光起電力素子をＳＣ実７と呼ぶこととする。
【０２４３】
＜比較例７＞
実施例１における第３のｎ型層にａ−Ｓｉ、第３のｉ型層にａ−ＳｉＧｅ、第２のｎ型層にａ−Ｓｉ、第２のｉ型層にａ−ＳｉをそれぞれＲＦを用いて積層型光起電力素子を作製した。この光起電力素子をＳＣ比７と呼ぶこととする。上記以外のｐ型層、ｉ型層、ｎ型層の作製は、実施例１と同様に行った。表７１は、ガス流量を示すものである。
【０２４４】
【表７１】
【０２４５】
ＳＣ実７及びＳＣ比７はそれぞれ６個ずつ作製し、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を比較例１と同様に行ない、平均値を算出した。測定の結果、ＳＣ実７に対してＳＣ比７の特性は、表７に示すようになった。
【０２４６】
【表７】
【０２４７】
このように本発明の積層型光起電力素子（ＳＣ実７）が、従来の積層型光起電力素子（ＳＣ比７）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れていることが分かった。
【０２４８】
《実施例８》
実施例１における第二のｐｉｎ接合のｉ層１１０のμｃ−Ｓｉ層の作製と同様な方法で、予め水素希釈率、基板温度等を変更することによって、９５０ｎｍの光吸収係数が異なる作製条件を検討した後、実施例１における第二のｐｉｎ接合のｉ型層１１０のμｃ−Ｓｉ層の作製時に上記の作製条件を用いて、９５０ｎｍの光吸収係数が異なる積層型光起電力素子を４個作製した。そして、実施例１と同様な評価を行った。その評価結果を表８に示す。
【０２４９】
【表８】
【０２５０】
このように本発明の積層型光起電力素子（ＳＣ実８）の第二のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上とすることにより、初期変換効率、安定化変換効率、光劣化率、および耐熱劣化率の全てにおいて優れた特性を有していることが分かった。
【０２５１】
《実施例９》
実施例１における第三のｐｉｎ接合のｉ層１０５のμｃ−Ｓｉ層の作製と同様な方法で、予め水素希釈率、基板温度等を変更することによって、９５０ｎｍの光吸収係数が異なる作製条件を検討した後、実施例１における第三のｐｉｎ接合のｉ型層１０５のμｃ−Ｓｉ層の作製時に上記の作製条件を用いて、９５０ｎｍの光吸収係数が異なる光起電力素子を４個作製した。そして、実施例１と同様な評価を行った。その評価結果を表９に示す。
【０２５２】
【表９】
【０２５３】
このように本発明の積層型光起電力素子（ＳＣ実９）の第三のｐｉｎ接合のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数を２００ｃｍ-1以上とすることにより、初期変換効率、安定化変換効率、光劣化率、および耐熱劣化率の全てにおいて優れた特性を有していることが分かった。
【０２５４】
《実施例１０》
図５に示すようなロール・ツー・ロール法を用いた堆積装置を使用して、図３に示すトリプル型の光起電力素子を作製した。図５において、５０１０はロード室、５４００はロード室に配置されるロール状の基板であり、５１５０はアンロード室、５０４２はアンロード室に配置される巻き取り治具である。
【０２５５】
５１２０は第一のｎ型層堆積室、５１３０は第一のＲＦ−ｉ型層（ｐ／ｉ）堆積室、５１４０は第一のｐ型層堆積室である。また、５０７０は第二のｎ型層堆積室、５０９０は第二のＭＷ−ｉ型層堆積室、５１１０は第二のｐ型層堆積室である。さらに、５０２０、５０３０は第三のｎ型層堆積室、５０４０は第三のＭＷ−ｉ型層堆積室、５０５０は第三のＲＦ−ｉ型層（ｐ／ｉ）堆積室、５０６０は第三のｐ型層堆積室である。
【０２５６】
５０１１、５０２１、５０３１、５０４１、５０５１、５０６１、５０７１、５０９１、５１１１、５１２１、５１３１、５１４１、５１５１は排気管であり、５０１２、５０２２、５０３２、５０４２、５０５２、５０６２、５０７２、５０９２、５１１２、５１２２、５１３２、５１４２、５１５２は排気管に接続された排気ポンプである。
【０２５７】
５２０１〜５２１４はガスゲートであり、５３０１〜５３１４はガス供給管である。また、５０２５、５０３５、５０４５、５０５５、５０６５、５０７５、５０９５、５１１５、５１２５、５１３５、５１４５は原料ガス供給管であり、５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６は原料ガスのミキシング装置である。
【０２５８】
５０２４、５０３４、５０５４、５０６４、５０７４、５１１４、５１２４、５１３４、５１４４はＲＦ電源であり、５０２３、５０３３、５０５３、５０６３、５０７３、５１１３、５１２３、５１３３、５１４３はＲＦ供給用の同軸ケーブルである。また、５０４４、５０９４はＭＷ電源であり、５０４３、５０９３はＭＷ導入用の導波管である。
【０２５９】
基板は、長さ３００ｍ、幅３０ｃｍ、厚さ０．２ｍｍの帯状の光反射層を有するシート状基板を用いた。
【０２６０】
次に、図５に示すロール・ツー・ロール方式の光起電力素子形成装置を用いて、図３に示すトリプル型光起電力素子を形成した光反射層を有するシート状基板をシート状基板導入用のロード室５０１０にセットした。表１０１は、トリプル型光起電力素子の形成条件を示している。
【０２６１】
【表１０１】
【０２６２】
シート状基板を全堆積室内と全ガスゲートを通してアンロード室５１５０のシート巻き取り治具に接続した。各堆積室を不図示の排気装置で１０-3Ｔｏｒｒ以下に排気した。各堆積膜形成用のミキシング装置５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６から所望の原料ガスを各堆積室に供給した。そして、各ガスゲート５２０１〜５２１４に各ゲートガス供給装置からガスを供給した。
【０２６３】
各堆積装置の基板加熱用ヒーターで基板を加熱し、各排気装置の排気バルブの開閉度を調節して真空度に調節し、基板温度及び真空度が安定した後、シート状基板の搬送を始め、各堆積室にプラズマ発生用のＲＦ電力、マイクロ波（周波数：０．５ＧＨｚ、２．４５ＧＨｚ）電力を供給した。
【０２６４】
以上のようにしてシート状基板１００ｍ上に図３のｐｉｎ構造を３つ積層したトリプル型光起電力素子を作製した。また、第２のｉ型層の形成にはマイクロ波（０．５ＧＨｚ）を使用し、第３のｉ型層の形成にはマイクロ波（２．４５ＧＨｚ）を使用した。
【０２６５】
次に、ＲＦｐ型層１１４上に、透明導電層１１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。
【０２６６】
そして、透明導電層１１５上に櫛型の穴が開いたマスクを載せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極１１６を真空蒸着法で真空蒸着した。以上で、積層型光起電力素子の作製を終えた。この光起電力素子をＳＣ実１０と呼ぶこととする。
【０２６７】
＜比較例１０＞
実施例１０と同じ条件で光反射層を作製した基板上に、比較例１と同様に、第３のＲＦｎ型層、ｉ型層、ＭＷｉ型層、ＲＦｉ型層、ｐ型層、第２のＲＦｎ型層、ｉ型層、ｐ型層、第１のＲＦｎ型層、ｉ型層、およびｐ型層を作製し、第２のＲＦｎ型層にａ−Ｓｉ、第２のｉ型層にａ−Ｓｉを用いた積層型光起電力素子を作製した。この光起電力素子をＳＣ比１０と呼ぶこととする。
【０２６８】
ＳＣ実１０及びＳＣ比１０はそれぞれ８個ずつ作製し、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りの測定を行い、平均値を算出した。測定の結果、ＳＣ実１０に対してＳＣ比１０の特性は、表１０に示すようになった。
【０２６９】
【表１０】
【０２７０】
このように本発明の積層型光起電力素子（ＳＣ実１０）が、従来の積層型光起電力素子（ＳＣ比１０）よりも、安定化変換効率、光劣化率、耐熱劣化率、セル耐電圧、および歩留りにおいて優れた特性を有することが分かった。
【図面の簡単な説明】
【０２７１】
【図１】本発明の積層型光起電力素子の断面構造を模式的に示す概略図である。
【図２】本発明の積層型光起電力素子の他の断面構造を模式的に示す概略図である。
【図３】本発明の積層型光起電力素子の別の断面構造を模式的に示す概略図である。
【図４】本発明の積層型光起電力素子を連続的に形成するのに好適な製造装置を示す模式図である。
【図５】本発明の積層型光起電力素子を長尺基板上に連続的に形成するのに好適な製造装置を示す模式図である。
【符号の説明】
【０２７２】
１００ 基体
１０１ 金属層
１０２ 透明導電層
１０３ ｎ型層
１０４ ｉ型バッファー層
１０５ ｉ型微結晶シリコン層
１０６ ｉ型バッファー層
１０７ ｐ型層
１０８ ｎ型層
１１０ ｉ型微結晶シリコン層
１１１ ｐ型層
１１２ ｎ型層
１１３ ｉ型アモルファスシリコン層
１１４ ｐ型層
１１５ 透明電極
１１６ 集電電極
１２０ 基板
１３０ 第三のｐｉｎ接合（ボトムセル）
１４０ 第二のｐｉｎ接合（ミドルセル）
１５０ 第一のｐｉｎ接合（トップセル）
２００ 基体
２０１ 金属層
２０２ 透明導電層
２０３ ｎ型層
２０４ ｉ型バッファー層
２０５ ｉ型微結晶シリコン層
２０６ ｉ型バッファー層
２０７ ｐ型層
２０８、２０９ ｎ型層
２１０ ｉ型微結晶シリコン層
２１１ ｐ型層
２１２ ｎ型層
２１３ ｉ型アモルファスシリコン層
２１４ ｐ型層
２１５ 透明電極
２１６ 集電電極
２２０ 基板
２３０ 第三のｐｉｎ接合（ボトムセル）
２４０ 第二のｐｉｎ接合（ミドルセル）
２５０ 第一のｐｉｎ接合（トップセル）
３００ 基体
３０１ 金属層
３０２ 透明導電層
３０３，３１７ ｎ型層
３０５ ｉ型微結晶シリコン層
３０６ ｉ型バッファー層
３０７ ｐ型層
３０８ ｎ型層
３１０ ｉ型微結晶シリコン層
３１１ ｐ型層
３１２ ｎ型層
３１３ ｉ型アモルファスシリコン層
３１４ ｐ型層
３１５ 透明電極
３１６ 集電電極
３２０ 基板
３３０ 第三のｐｉｎ接合（ボトムセル）
３４０ 第二のｐｉｎ接合（ミドルセル）
３５０ 第一のｐｉｎ接合（トップセル）
４００ 堆積装置
４０１ ロードチャンバー
４０２、４０３、４０４ 搬送チャンバー
４０５ アンロードチャンバー
４０６、４０７、４０８、４０９ ゲートバルブ
４１０、４１１、４１２ 基板加熱用ヒーター
４１３ 基板搬送用レール
４１７ ｎ型層堆積チャンバー
４１８ ｉ型層堆積チャンバー
４１９ ｐ型層堆積チャンバー
４２０、４２１ プラズマ形成用カップ
４２２、４２３、４２４ ＲＦ電源
４２５ マイクロ波導入用窓
４２６ 導波管
４２７ シャッター
４２８ バイアス棒
４２９、４４９、４６９ ガス導入管
４３０〜４３４、４４１〜４４４、４５０〜４５５、４６１〜４６５、４７０〜４７４、４８１〜４８４ バルブ
４３６〜４３９、４５６〜４６０、４７６〜４７９ マスフローコントローラー
４９０ 基板
５０１０ ロード室
５０１１、５０２１、５０３１、５０４１、５０５１、５０６１、５０７１、５０９１、５１１１、５１２１、５１３１、５１４１、５１５１ 排気管
５０１２、５０２２、５０３２、５０４２、５０５２、５０６２、５０７２、５０９２、５１１２、５１２２、５１３２、５１４２、５１５２ 排気ポンプ
５２０１〜５２１４ ガスゲート
５３０１〜５３１４ ガス供給管
５０２０、５０３０ 第三のｎ型層堆積室
５０２３、５０３３、５０５３、５０６３、５０７３、５１１３、５１２３、５１３３、５１４３ ＲＦ供給用同軸ケーブル
５０２４、５０３４、５０５４、５０６４、５０７４、５１１４、５１２４、５１３４、５１４４ ＲＦ電源
５０２５、５０３５、５０４５、５０５５、５０６５、５０７５、５０９５、５１１５、５１２５、５１３５、５１４５ 原料ガス供給管
５０２６、５０３６、５０４６、５０５６、５０６６、５０７６、５０９６、５１１６、５１２６、５１３６、５１４６ ミキシング装置
５０４０ 第三のＭＷ−ｉ型層堆積室
５０４３、５０９３ ＭＷ導入用導波管
５０４４、５０９４ ＭＷ電源
５０５０ 第三のＲＦ−ｉ型層（ｐ／ｉ）堆積室
５０６０ 第三のｐ型層堆積室
５０７０ 第二のｎ型層堆積室
５０９０ 第二のＭＷ−ｉ型層堆積室
５１１０ 第二のｐ型層堆積室
５１２０ 第一のｎ型層堆積室
５１３０ 第一のＲＦ−ｉ型層（ｐ／ｉ）堆積室
５１４０ 第一のｐ型層堆積室
５１５０ アンロード室
５４００ ロール状の基板
５０４２ 巻き取り治具
【特許請求の範囲】
【請求項１】
シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、
光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、
前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、
前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることを特徴とする積層型光起電力素子。
【請求項２】
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚が、０．５μｍ以上１．５μｍ以下の範囲であることを特徴とする請求項１に記載の積層型光起電力素子。
【請求項３】
第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚が、１．５μｍ以上３．５μｍ以下の範囲であることを特徴とする請求項１または２に記載の積層型光起電力素子。
【請求項４】
前記ｐｉｎ接合の構成素子は、ｎ型層、ｉ型層、ｐ型層の順に形成され、前記第二のｐｉｎ接合の構成素子のｎ型層、前記第三のｐｉｎ接合の構成素子のｎ型層の少なくとも一方が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることを特徴とする請求項１〜３のいずれかに記載の積層型光起電力素子。
【請求項５】
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンまたは第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法により形成されていることを特徴とする請求項１〜４のいずれかに記載の積層型光起電力素子。
【請求項６】
一対のロール間に長尺基板を掛け渡して搬送しながら前記ｐｉｎ接合の構成素子を積層するロール・ツー・ロール法により形成される請求項１〜５のいずれかに記載の積層型光起電力素子。
【請求項１】
シリコン系非単結晶半導体からなるｐ型層、ｉ型層、ｎ型層を有するｐｉｎ接合の構成素子を複数積層した積層型光起電力素子において、
光入射側から第一のｐｉｎ接合の構成素子のｉ型層として非晶質シリコンを用い、第二のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用い、第三のｐｉｎ接合の構成素子のｉ型層として微結晶シリコンを用いており、
前記第一のｐｉｎ接合の構成素子のｉ型層である非晶質シリコンのバンドギャップが１．６０ｅＶ以上、１．９０ｅＶ以下であり、
前記第二および第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの９５０ｎｍの光吸収係数が２００ｃｍ-1以上であることを特徴とする積層型光起電力素子。
【請求項２】
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚が、０．５μｍ以上１．５μｍ以下の範囲であることを特徴とする請求項１に記載の積層型光起電力素子。
【請求項３】
第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンの膜厚が、１．５μｍ以上３．５μｍ以下の範囲であることを特徴とする請求項１または２に記載の積層型光起電力素子。
【請求項４】
前記ｐｉｎ接合の構成素子は、ｎ型層、ｉ型層、ｐ型層の順に形成され、前記第二のｐｉｎ接合の構成素子のｎ型層、前記第三のｐｉｎ接合の構成素子のｎ型層の少なくとも一方が、微結晶シリコン層、またはｉ型層と接する側に微結晶シリコン層を有する微結晶シリコン層と非晶質シリコン層との二層からなる層であることを特徴とする請求項１〜３のいずれかに記載の積層型光起電力素子。
【請求項５】
第二のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンまたは第三のｐｉｎ接合の構成素子のｉ型層である微結晶シリコンがマイクロ波プラズマＣＶＤ法により形成されていることを特徴とする請求項１〜４のいずれかに記載の積層型光起電力素子。
【請求項６】
一対のロール間に長尺基板を掛け渡して搬送しながら前記ｐｉｎ接合の構成素子を積層するロール・ツー・ロール法により形成される請求項１〜５のいずれかに記載の積層型光起電力素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−１８９２６６（Ｐ２００７−１８９２６６Ａ）
【公開日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願番号】特願２００７−１１２７６１（Ｐ２００７−１１２７６１）
【出願日】平成１９年４月２３日（２００７．４．２３）
【分割の表示】特願平１０−４４７３１の分割
【原出願日】平成１０年２月２６日（１９９８．２．２６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願日】平成１９年４月２３日（２００７．４．２３）
【分割の表示】特願平１０−４４７３１の分割
【原出願日】平成１０年２月２６日（１９９８．２．２６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]