積層型半導体パッケージ
【課題】接合用電極端子による接合の信頼性を高め、各層半導体パッケージの半導体素子間の発熱の影響を小さくする。
【解決手段】積層型半導体パッケージ１１は、プリント配線基板２、及びプリント配線基板２に実装された半導体素子１を有する半導体パッケージ４を備えている。また、積層型半導体パッケージ１１は、プリント配線基板６、及びプリント配線基板６に実装された半導体素子５を有する半導体パッケージ８を備え、半導体パッケージ４，８が積み重ねられて３次元実装される。半導体パッケージ８は、互いに対向する２つのプリント配線基板２，６を接合する複数の接合用電極端子７を有する。そして、２つのプリント配線基板２，６で挟まれた領域Ｒのうち、複数の接合用電極端子７の間隙を含む領域Ｒ１に、２つのプリント配線基板２，６間に介在する半導体素子１と非接触状態でアンダーフィル材９が充填されている。
【解決手段】積層型半導体パッケージ１１は、プリント配線基板２、及びプリント配線基板２に実装された半導体素子１を有する半導体パッケージ４を備えている。また、積層型半導体パッケージ１１は、プリント配線基板６、及びプリント配線基板６に実装された半導体素子５を有する半導体パッケージ８を備え、半導体パッケージ４，８が積み重ねられて３次元実装される。半導体パッケージ８は、互いに対向する２つのプリント配線基板２，６を接合する複数の接合用電極端子７を有する。そして、２つのプリント配線基板２，６で挟まれた領域Ｒのうち、複数の接合用電極端子７の間隙を含む領域Ｒ１に、２つのプリント配線基板２，６間に介在する半導体素子１と非接触状態でアンダーフィル材９が充填されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体パッケージが積み重ねられて３次元実装されている積層型半導体パッケージに関するものである。
【背景技術】
【０００２】
携帯電話、デジタルカメラ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）等の携帯用電子製品は高機能化、高性能化、軽薄短小化が年々進んでいる。このような市場動向に対応するために、その製品で使用される半導体パッケージについても同様の方向性が要求される。
【０００３】
電子製品の高機能化により半導体パッケージの電極端子数は今後増える傾向にある。一方、電子製品の小型化により半導体パッケージの大きさは小型化が要求される。そこで両方の要求を満たすには電極端子間隔を狭くする必要がある。
【０００４】
電極端子間隔が狭くなるとＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のように半田接合の電極端子の場合は使用半田ボール径の小型化により接合面積が小さくなる。
【０００５】
半導体パッケージは線膨張係数に大きな差がある半導体素子（シリコン：約３ｐｐｍ／℃）とプリント配線基板（ガラスエポキシ材：１０〜１５ｐｐｍ／℃）から構成されているため、動作時発熱による温度変動でひずみが生じる。
【０００６】
そのひずみは半導体素子とそれを搭載しているプリント配線基板との接合箇所である電極端子に応力としてかかるが、接合面積が小さくなっているため、従来と比較すると接合強度が低下し、接合信頼性が低下するという問題が発生する。
【０００７】
そこで、半導体素子とプリント配線基板との間に封止樹脂材としてアンダーフィル材を注入して、半導体素子全体で応力を受けて緩和するという補強方法が知られている（特許文献１参照）。
【０００８】
図７は、従来の半導体パッケージを示す説明図である。図７（Ａ）に示すように、半導体パッケージ１００Ａは、半導体素子１０１Ａと、プリント配線基板１０２Ａとを備え、半導体素子１０１Ａとプリント配線基板１０２Ａとを電極端子１０３Ａで接合して構成されている。この半導体素子１０１Ａとプリント配線基板１０２Ａとの間には、アンダーフィル材１０４が充填され、電極端子１０３Ａによる接合を補強している。この半導体パッケージ１００Ａは、図７（Ｂ）に示すように、プリント配線基板１０２Ａに設けた接合用電極端子１０５Ａにより、マザーボード１０６の配線パターンに接合される。そして、プリント配線基板１０２Ａとマザーボード１０６との間にもアンダーフィル材１０７が充填され、接合用電極端子１０５Ａによる接合を補強している。
【０００９】
また、半導体パッケージの形態のひとつとして、半導体パッケージ上に半導体パッケージを搭載したＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）技術を採用した積層型半導体パッケージが知られている（特許文献２参照）。
【００１０】
図８は、従来の積層型半導体パッケージを示す説明図である。積層型半導体パッケージ２００は、半導体パッケージ１００Ａと、半導体パッケージ１００Ａの上方に配置される半導体パッケージ１００Ｂと、を備えている。半導体パッケージ１００Ｂは、半導体素子１０１Ｂと、半導体素子１０１Ｂが実装されるプリント配線基板１０２Ｂとを有している。そして、プリント配線基板１０２Ｂの下面に形成された接合用電極端子１０５Ｂをプリント配線基板１０２Ａの配線パターンに接合することで、3次元実装がなされている。
【００１１】
このＰｏＰ技術により、実装面積割合を小さくすることができるため、高密度実装が可能であり、プリント配線基板を小型化できる。また、平面的に並べて実装するよりも信号配線間距離を短くすることが可能であり、高速伝送に適している。
【００１２】
【特許文献１】特開２０００−２６０９１２号公報
【特許文献２】特開平０６−０１３５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
今後、上述した積層型半導体パッケージにおいても、多ピン化、小型化が進むことが予想され、その際には半導体パッケージ間の接合用電極端子が小型化して接合面積が小さくなるので、従来と同様に、接合用電極端子の接合強度が低下すると考えられる。そこで、半導体パッケージ間にアンダーフィル材を注入して補強することが考えられる。
【００１４】
ところで、半導体素子は、動作により発熱するが、ある一定の温度を超えると動作不安定や特性劣化等の現象が発生する可能性が高くなる。半導体素子をプリント配線基板に平面的に搭載する場合には、半導体素子間の距離は数ｍｍ〜数十ｍｍ程度であり、放熱するには十分な距離があるため、他の半導体素子の熱による影響はほとんどなく、主に各自の半導体素子の発熱について留意すればよい。
【００１５】
これに対し、上述した積層型半導体パッケージでは、各半導体パッケージが積層されており、半導体素子間の距離が１ｍｍ以下程度まで接近するため、各自の半導体素子の発熱以外にも、他の半導体素子から伝導する熱による温度上昇の影響も考慮する必要がある。したがって、互いに半導体素子の発熱の影響を小さくするには、積層型半導体パッケージの各半導体素子間を断熱させることが望ましい。
【００１６】
しかしながら、一般にアンダーフィル材としてよく使用されるエポキシ樹脂の熱伝導率は０．２〜０．５Ｗ／ｍＫであり、空気の熱伝導率（約０．０２Ｗ／ｍＫ）と比較して高い。そのため、各半導体パッケージ間にアンダーフィル材を注入することにより、半導体素子の熱がアンダーフィル材を通じて他の半導体素子へ伝導し易くなり、互いに発熱の影響を受ける可能性が大きくなるという問題が発生する。
【００１７】
そして、今後、携帯用電子製品の高機能化、高性能化、軽薄短小化による積層型半導体パッケージの需要はますます高くなると考えられるため、積層型半導体パッケージ内の断熱及び接合強度の両方の対策が重要となる。
【００１８】
そこで本発明の目的は、接合用電極端子による接合の信頼性を高め、各層半導体パッケージの半導体素子間の発熱の影響を小さくすることができる積層型半導体パッケージを提供することである。
【課題を解決するための手段】
【００１９】
本発明は、配線基板と、前記配線基板に実装された半導体素子と、を有する半導体パッケージを複数備え、前記複数の半導体パッケージが積み重ねられて３次元実装される積層型半導体パッケージにおいて、互いに対向する２つの配線基板を接合する複数の接合用電極端子を有し、前記２つの配線基板で挟まれた領域のうち、前記複数の接合用電極端子の間隙を含む領域に、前記２つの配線基板間に介在する半導体素子と非接触状態で封止樹脂材が充填されている、ことを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、複数の接合用電極端子の間隙が封止樹脂材で充填されるので、接合用電極端子にかかる応力を緩和させることができる。これにより配線基板同士の接合の信頼性が向上する。更に、２つの配線基板に介在する半導体素子は、充填された封止樹脂材に非接触であるので、他の半導体素子と高い断熱状態を維持することができる。したがって、各半導体素子は、他の半導体素子の発熱による影響が小さくなるので、熱による動作不安定や特性劣化等の現象が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための最良の形態を図面を参照しながら詳細に説明する。
【００２２】
［第１実施形態］
図１は、本発明に係る第１実施形態の積層型半導体パッケージ１１を示す断面図である。
【００２３】
本第１実施形態の積層型半導体パッケージ１１は、第１の半導体パッケージ４と、第１の半導体パッケージ４の上方に配置される第２の半導体パッケージ８と、を備え、２つの半導体パッケージ４，８が積み重ねられて３次元実装されている。
【００２４】
第１の半導体パッケージ４は、第１の半導体素子１、配線基板としての第１のプリント配線基板２、及び半田バンプ等の複数の第１の接合用電極端子３を有している。
【００２５】
第１の半導体素子１は、第１のプリント配線基板２の上面の略中央に実装されている。第１の接合用電極端子３は、第１のプリント配線基板２の下面に設けられており、不図示のマザーボード等の配線基板に半田で接合することができる。
【００２６】
第２の半導体パッケージ８は、第２の半導体素子５、配線基板としての第２のプリント配線基板６、及び半田バンプ等の複数の第２の接合用電極端子７を有している。
【００２７】
第２の半導体素子５は、第２のプリント配線基板６の上面の略中央に実装されている。第２の接合用電極端子７は、第２のプリント配線基板６の下面に設けられている。そして、第２の接合用電極端子７は、第２のプリント配線基板６を第１のプリント配線基板２に積み重ねた際に第１の半導体素子１に接触しないように配置され、第１のプリント配線基板２の上面に形成された配線パターンに半田で接合することができる。
【００２８】
つまり、互いに対向する２つのプリント配線基板２，６が、複数の第２の接合用電極端子で機械的・電気的に半田接合される。
【００２９】
これにより、第１のプリント配線基板２と第２のプリント配線基板６との間（２つの配線基板間）には、第１の半導体素子１が介在することとなる。
【００３０】
第１の半導体パッケージ４は、第１の半導体素子１が例えばＣＰＵ等であるロジック系の半導体パッケージである。
【００３１】
第１の半導体素子１は、１辺が約５〜８ｍｍの平面視略四角形状で、厚さが０．１〜０．２ｍｍである。第１のプリント配線基板２は、１辺が１０〜１５ｍｍの平面視略四角形状で、厚さが０．５〜０．８ｍｍである。半田バンプである第１の接合用電極端子３は、半田バンプ径が０．２５〜０．４ｍｍであり、第１の接合用電極端子３同士の間隙が０．３〜０．５ｍｍである。
【００３２】
第２の半導体パッケージ８は、第２の半導体素子５が例えばメモリ等であるメモリ系半導体パッケージである。
【００３３】
第２の半導体素子５は、１辺が約５〜８ｍｍの平面視略四角形状で、厚さが０．１〜０．２ｍｍである。第２のプリント配線基板６は、１辺が１０〜１５ｍｍの平面視略四角形状で、厚さが０．５〜０．８ｍｍである。半田バンプである第２の接合用電極端子７は、半田バンプ径が０．２５〜０．４ｍｍであり、第２の接合用電極端子７同士の間隙は０．３〜０．５ｍｍである。
【００３４】
そして、積層型半導体パッケージ１１は、高さが１〜２ｍｍである。第２の接合用電極端子７により接合された２つのプリント配線基板２，６の間隔は、０．１〜０．４ｍｍである。
【００３５】
なお、本第１実施形態では外形状の寸法を上記の如く設定したが、本発明はそれに限定するものではない。また、上下のプリント配線基板２，６間の接合方法を半田接合としているが、接合方法は半田接合に限ったものではない。
【００３６】
ところで、積層型半導体パッケージ１１が不図示のマザーボードに実装されて動作する際、第１の半導体素子１又は第２の半導体素子５の発熱によりプリント配線基板２，６間の第２の接合用電極端子７に応力がかかる。
【００３７】
そこで、本第１実施形態では、第１のプリント配線基板２と、第２のプリント配線基板６との２つの配線基板で挟まれた領域Ｒのうち、複数の第２の接合用電極端子７の間隙を含む領域Ｒ１に、封止樹脂材としてアンダーフィル材９が充填されている。このアンダーフィル材９が第２の接合用電極端子７の接合強度を補強する応力緩衝材としての役割を果たす。
【００３８】
このアンダーフィル材９は、例えばエポキシ系の樹脂であり、その熱伝導率（０．２〜０．５Ｗ／ｍＫ）は、空気の熱伝導率（約０．０２Ｗ／ｍＫ）よりも高い。
【００３９】
つまり、アンダーフィル材９は空気よりも熱伝導率が高いため、仮に第１の半導体素子１に接触させてしまうと断熱の効果が下がる。したがって、アンダーフィル材９は、２つのプリント配線基板２，６間に介在する半導体素子としての第１の半導体素子１に非接触状態で充填される。
【００４０】
ここで、積層型半導体パッケージ１１は、複数の第２の接合用電極端子７の間隙を含む領域Ｒ１と、２つのプリント配線基板２，６間に介在する第１の半導体素子１の近傍を含む領域Ｒ２とを仕切る仕切り部１５を備えている。
【００４１】
仕切り部１５は、第１の半導体素子１を囲うように、領域Ｒ内に設けられている。この仕切り部１５は、第１のプリント配線基板２の上面にレジストで形成されているダム１３と、第２のプリント配線基板６の下面にレジストで形成されているダム１４と、からなり、ダム１３，１４が互いに対向して形成されている。ダム１３，１４は、高さ３０〜５０μｍのレジストで形成されている。
【００４２】
図２は、第２の接合用電極端子７の位置で水平に切断した場合の積層型半導体パッケージ１１の平面図である。
【００４３】
第２の接合用電極端子７は、図２に示すように、１０行×１０列で４辺のそれぞれに２列ずつ配置され、第１の半導体素子１が、仕切り部１５を介して複数の第２の接合用電極端子７で囲われている。
【００４４】
このように仕切り部１５で領域Ｒ１と領域Ｒ２とが仕切られることにより、２つのプリント配線基板２，６間に介在する第１の半導体素子１の周り（領域Ｒ２）には、空隙（空気層）が形成される。このように形成された空隙により、第１の半導体素子１で生じた熱が第２の半導体素子５に熱伝導するのを抑制することができ、第２の半導体素子５で生じた熱が第１の半導体素子１に熱伝導するのを抑制することができる。これにより、各半導体素子１，５の温度を一定以下に抑えることができるため、電気的に安定した動作が得られる。
【００４５】
次に、積層型半導体パッケージ１１の製造方法について説明する。
【００４６】
まず、アンダーフィル材９を充填する前に、２つのプリント配線基板２，６を複数の接合用電極端子７で接合する。
【００４７】
これにより、第１のプリント配線基板２の上面に形成されたダム１３と、第２のプリント配線基板６の下面に形成されたダム１４とが対向して仕切り部１５が形成され、第１の半導体素子１と第２の接合用電極端子７とが仕切り部１５で隔てられる。
【００４８】
その後、アンダーフィル材９を領域Ｒ１の外側から注入して領域Ｒ１に充填するが、アンダーフィル材９が仕切り部１５で堰き止められるので、アンダーフィル材９が領域Ｒ２に流れ込むのを防止することができる。これにより、第１の半導体素子１は、領域Ｒ１に注入したアンダーフィル材９と非接触状態となり、第１の半導体素子１の周りには空隙が形成されるので、空隙内の空気により断熱効果が高められる。したがって、第１の半導体素子１と第２の半導体素子５とが互いの発熱による影響を受けにくくなり、熱による動作不安定や特性劣化等が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【００４９】
なお、アンダーフィル材９で第２の接合用電極端子７の間隙全体を覆うと、領域Ｒ２が密閉されるため、温度上昇により領域Ｒ２の空気が膨張して第１の半導体素子１に応力がかかる可能性もあるので、不図示の空気抜きの通路を設けてもよい。
【００５０】
［第２実施形態］
次に第２実施形態の積層型半導体パッケージについて説明する。なお、本第２実施形態において、上記第１実施形態と同一の構成については、同一符号を付して説明を省略する。
【００５１】
図３は、本発明に係る第２実施形態の積層型半導体パッケージ１１Ａを示す断面図であり、図４は、第２の接合用電極端子７の位置で水平に切断した場合の積層型半導体パッケージ１１Ａの平面図である。ここで、第２の半導体パッケージ８の多ピン化等により第１の半導体素子１が空気層と接するのが困難な場合がある。
【００５２】
本第２実施形態の積層型半導体パッケージ１１Ａは、２つのプリント配線基板２，６間に介在する第１の半導体素子１を覆う、アンダーフィル材９よりも熱伝導率の低い低熱伝導性樹脂材１０を備えている。
【００５３】
低熱伝導性樹脂材１０は、多孔性の材料からなり、例えばウレタン樹脂である。このウレタン樹脂は熱伝導率が約０．０３Ｗ／ｍＫとアンダーフィル材９のエポキシ系樹脂の熱伝導率（０．２〜０．５Ｗ／ｍＫ）と比較して低いため、断熱効果は高い。
【００５４】
低熱伝導性樹脂材１０は、最大の断熱効果を得るために、第１の半導体素子１の基板側の面以外の周面を全て覆っている。なお、低熱伝導性樹脂材１０は、第２のプリント配線基板６と接触していても接触していなくてもいずれであってもよい。
【００５５】
これにより、第１の半導体素子１と第２のプリント配線基板６との間隙には、アンダーフィル材９よりも断熱効果の高い低熱伝導性樹脂材１０が充填されるので、第１の半導体素子１と第２の半導体素子５とは、互いの発熱による影響が小さくなる。
【００５６】
次に、積層型半導体パッケージ１１Ａ製造方法について説明する。
【００５７】
まず、２つのプリント配線基板２，６を接合用電極端子７で接合する前に、低熱伝導性樹脂材１０を予め第１の半導体素子１に塗布しておく。つまり、領域Ｒ２に低熱伝導性樹脂材１０を充填しておく。この状態で２つのプリント配線基板２，６を接合用電極端子７で接合し、その後、アンダーフィル材９を領域Ｒ１に注入する。
【００５８】
これにより、第１の半導体素子１は、領域Ｒ１に注入したアンダーフィル材９と非接触状態となり、第１の半導体素子１の周りには低熱伝導性樹脂材１０が設けられているので、低熱伝導性樹脂材１０により断熱効果が高められる。したがって、第１の半導体素子１と第２の半導体素子５とが互いの発熱による影響を受けにくくなり、熱による動作不安定や特性劣化等が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【００５９】
また、第１の半導体素子１を覆っている低熱伝導性樹脂材１０を多孔性の材料にすることにより、断熱効果を高めることができる。
【００６０】
［第３実施形態］
次に、第３実施形態の積層型半導体パッケージについて説明する。なお、本第３実施形態において、上記第１実施形態と同一の構成については、同一符号を付して説明を省略する。
【００６１】
図５は、本発明に係る第３実施形態の積層型半導体パッケージ１１Ｂを示す平面図であるが、第２の半導体パッケージの第２の半導体素子及び第２のプリント配線基板の図示を省略している。
【００６２】
積層型半導体パッケージ１１Ｂの複数の接合用電極端子７は、プリント配線基板２の４辺の内の対向する２辺の近傍に２列で配置されている。そして、仕切り部１５の一対のダムが、２辺に平行に設けられて半導体素子１の両側に配置される。
【００６３】
このように仕切り部１５を配置することにより、アンダーフィル材９を領域Ｒ１に注入充填しても、半導体素子１はアンダーフィル材９と非接触状態に保たれる。
【００６４】
そして、複数の接合用電極端子７がプリント配線基板２の２辺近傍にのみ配置されているため、半導体素子１は、アンダーフィル材９を充填していない領域Ｒ２を通じて外気と接触可能である。したがって、半導体素子１の周囲の空気が熱膨張しても、空気が領域Ｒ２から抜けるので、半導体素子１に応力がかかるのを抑制することができる。
【００６５】
また、領域Ｒ２自体が空気抜きの通路となるため、別途、空気抜き通路を設ける必要が無く、製造が容易となる。
【００６６】
なお、複数の接合用電極端子７を略コ字形状に配列する場合等、領域Ｒ２が外気と接していれば複数の接合用電極端子７の配置は任意でよく、この場合も同様の効果を奏する。
【００６７】
［第４実施形態］
次に、第４実施形態の積層型半導体パッケージについて説明する。なお、本第３実施形態において、上記第３実施形態と同一の構成については、同一符号を付して説明を省略する。
【００６８】
図６は、本発明に係る第４実施形態の積層型半導体パッケージ１１Ｃを示す平面図であるが、第２の半導体パッケージの第２の半導体素子及び第２のプリント配線基板の図示を省略している。
【００６９】
図６に示す積層型半導体パッケージ１１Ｃは、上記第３実施形態の積層型半導体パッケージ１１Ｂの半導体素子１に、上述した低熱伝導性樹脂材１０を塗布したものである。半導体素子は、領域Ｒ１に注入したアンダーフィル材９と非接触状態となり、半導体素子の周りには低熱伝導性樹脂材１０が設けられているので、低熱伝導性樹脂材１０により断熱効果が高められる。したがって、各半導体素子が互いの発熱による影響を受けにくくなり、熱による動作不安定や特性劣化等が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【００７０】
また、半導体素子を覆っている低熱伝導性樹脂材１０を多孔性の材料にすることにより、断熱効果を高めることができる。
【００７１】
なお、上記第１〜第４実施形態に基づいて本発明を説明したが、本発明はこれに限定されるものではない。
【００７２】
上記第１〜第４実施形態では、積層型半導体パッケージが半導体パッケージを２つ備える場合について説明したが、本発明はこの個数に限定するものではなく、積層型半導体パッケージが、半導体パッケージを複数備える（２以上備える）場合に適用可能である。この場合、複数の配線基板のうち、対向する２つの配線基板が複数の接合用電極端子で接合される。そして、接合用電極端子間に封止樹脂材としてアンダーフィル材が充填される。
【００７３】
また、上記第１〜第４実施形態では、各配線基板に１つの半導体素子が実装される場合について説明したが、本発明はこれに限定するものではなく、各配線基板に複数の半導体素子が実装される場合であってもよい。
【００７４】
また、上記第１〜第４実施形態では、配線基板の上面に半導体素子が実装され、この半導体素子がこの配線基板と対向する他の配線基板との間に介在する場合について説明したが、本発明はこれに限定するものではない。すなわち、配線基板の下面に半導体素子が実装され、この配線基板と対向する他の配線基板との間に半導体素子が介在する場合であってもよい。
【００７５】
また、上記第１〜第４実施形態では、複数の接合用電極端子の間隙全体がアンダーフィル材で完全に充填されている場合について説明したが、本発明はこれに限定するものではない。複数の接合用電極端子の間隙全体がアンダーフィル材で完全に充填されている場合には、接合補強の効果が最大となるので好ましいが、所望の条件を満たしていれば完全に充填されていなくてもよく、一部に空隙がある場合でもよい。
【００７６】
上記第１及び第２実施形態では、接合用電極端子を、１０行×１０列で４辺に２列ずつ配置した場合について、上記第３及び第４実施形態では、接合用電極端子を、２辺に２列ずつ配置した場合について説明したが、これに限定するものではない。すなわち、接合用電極端子の配置、配列は任意に設定することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る第１実施形態の積層型半導体パッケージを示す断面図である。
【図２】第２の接合用電極端子の位置で水平に切断した場合の積層型半導体パッケージの平面図である。
【図３】本発明に係る第２実施形態の積層型半導体パッケージを示す断面図である。
【図４】第２の接合用電極端子の位置で水平に切断した場合の積層型半導体パッケージの平面図である。
【図５】本発明に係る第３実施形態の積層型半導体パッケージを示す平面図である。
【図６】本発明に係る第４実施形態の積層型半導体パッケージを示す平面図である。
【図７】従来の半導体パッケージを示す説明図である。
【図８】従来の積層型半導体パッケージを示す説明図である。
【符号の説明】
【００７８】
１ 第１の半導体素子（半導体素子）
２ 第１のプリント配線基板（配線基板）
３ 第１の接合用電極端子
４ 第１の半導体パッケージ
５ 第２の半導体素子
６ 第２のプリント配線基板（配線基板）
７ 第２の接合用電極端子（接合用電極端子）
８ 第２の半導体パッケージ
９ アンダーフィル材（封止樹脂材）
１０ 低熱伝導性樹脂材
１１，１１Ａ，１１Ｂ，１１Ｃ 積層型半導体パッケージ
【技術分野】
【０００１】
本発明は、複数の半導体パッケージが積み重ねられて３次元実装されている積層型半導体パッケージに関するものである。
【背景技術】
【０００２】
携帯電話、デジタルカメラ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）等の携帯用電子製品は高機能化、高性能化、軽薄短小化が年々進んでいる。このような市場動向に対応するために、その製品で使用される半導体パッケージについても同様の方向性が要求される。
【０００３】
電子製品の高機能化により半導体パッケージの電極端子数は今後増える傾向にある。一方、電子製品の小型化により半導体パッケージの大きさは小型化が要求される。そこで両方の要求を満たすには電極端子間隔を狭くする必要がある。
【０００４】
電極端子間隔が狭くなるとＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のように半田接合の電極端子の場合は使用半田ボール径の小型化により接合面積が小さくなる。
【０００５】
半導体パッケージは線膨張係数に大きな差がある半導体素子（シリコン：約３ｐｐｍ／℃）とプリント配線基板（ガラスエポキシ材：１０〜１５ｐｐｍ／℃）から構成されているため、動作時発熱による温度変動でひずみが生じる。
【０００６】
そのひずみは半導体素子とそれを搭載しているプリント配線基板との接合箇所である電極端子に応力としてかかるが、接合面積が小さくなっているため、従来と比較すると接合強度が低下し、接合信頼性が低下するという問題が発生する。
【０００７】
そこで、半導体素子とプリント配線基板との間に封止樹脂材としてアンダーフィル材を注入して、半導体素子全体で応力を受けて緩和するという補強方法が知られている（特許文献１参照）。
【０００８】
図７は、従来の半導体パッケージを示す説明図である。図７（Ａ）に示すように、半導体パッケージ１００Ａは、半導体素子１０１Ａと、プリント配線基板１０２Ａとを備え、半導体素子１０１Ａとプリント配線基板１０２Ａとを電極端子１０３Ａで接合して構成されている。この半導体素子１０１Ａとプリント配線基板１０２Ａとの間には、アンダーフィル材１０４が充填され、電極端子１０３Ａによる接合を補強している。この半導体パッケージ１００Ａは、図７（Ｂ）に示すように、プリント配線基板１０２Ａに設けた接合用電極端子１０５Ａにより、マザーボード１０６の配線パターンに接合される。そして、プリント配線基板１０２Ａとマザーボード１０６との間にもアンダーフィル材１０７が充填され、接合用電極端子１０５Ａによる接合を補強している。
【０００９】
また、半導体パッケージの形態のひとつとして、半導体パッケージ上に半導体パッケージを搭載したＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）技術を採用した積層型半導体パッケージが知られている（特許文献２参照）。
【００１０】
図８は、従来の積層型半導体パッケージを示す説明図である。積層型半導体パッケージ２００は、半導体パッケージ１００Ａと、半導体パッケージ１００Ａの上方に配置される半導体パッケージ１００Ｂと、を備えている。半導体パッケージ１００Ｂは、半導体素子１０１Ｂと、半導体素子１０１Ｂが実装されるプリント配線基板１０２Ｂとを有している。そして、プリント配線基板１０２Ｂの下面に形成された接合用電極端子１０５Ｂをプリント配線基板１０２Ａの配線パターンに接合することで、3次元実装がなされている。
【００１１】
このＰｏＰ技術により、実装面積割合を小さくすることができるため、高密度実装が可能であり、プリント配線基板を小型化できる。また、平面的に並べて実装するよりも信号配線間距離を短くすることが可能であり、高速伝送に適している。
【００１２】
【特許文献１】特開２０００−２６０９１２号公報
【特許文献２】特開平０６−０１３５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
今後、上述した積層型半導体パッケージにおいても、多ピン化、小型化が進むことが予想され、その際には半導体パッケージ間の接合用電極端子が小型化して接合面積が小さくなるので、従来と同様に、接合用電極端子の接合強度が低下すると考えられる。そこで、半導体パッケージ間にアンダーフィル材を注入して補強することが考えられる。
【００１４】
ところで、半導体素子は、動作により発熱するが、ある一定の温度を超えると動作不安定や特性劣化等の現象が発生する可能性が高くなる。半導体素子をプリント配線基板に平面的に搭載する場合には、半導体素子間の距離は数ｍｍ〜数十ｍｍ程度であり、放熱するには十分な距離があるため、他の半導体素子の熱による影響はほとんどなく、主に各自の半導体素子の発熱について留意すればよい。
【００１５】
これに対し、上述した積層型半導体パッケージでは、各半導体パッケージが積層されており、半導体素子間の距離が１ｍｍ以下程度まで接近するため、各自の半導体素子の発熱以外にも、他の半導体素子から伝導する熱による温度上昇の影響も考慮する必要がある。したがって、互いに半導体素子の発熱の影響を小さくするには、積層型半導体パッケージの各半導体素子間を断熱させることが望ましい。
【００１６】
しかしながら、一般にアンダーフィル材としてよく使用されるエポキシ樹脂の熱伝導率は０．２〜０．５Ｗ／ｍＫであり、空気の熱伝導率（約０．０２Ｗ／ｍＫ）と比較して高い。そのため、各半導体パッケージ間にアンダーフィル材を注入することにより、半導体素子の熱がアンダーフィル材を通じて他の半導体素子へ伝導し易くなり、互いに発熱の影響を受ける可能性が大きくなるという問題が発生する。
【００１７】
そして、今後、携帯用電子製品の高機能化、高性能化、軽薄短小化による積層型半導体パッケージの需要はますます高くなると考えられるため、積層型半導体パッケージ内の断熱及び接合強度の両方の対策が重要となる。
【００１８】
そこで本発明の目的は、接合用電極端子による接合の信頼性を高め、各層半導体パッケージの半導体素子間の発熱の影響を小さくすることができる積層型半導体パッケージを提供することである。
【課題を解決するための手段】
【００１９】
本発明は、配線基板と、前記配線基板に実装された半導体素子と、を有する半導体パッケージを複数備え、前記複数の半導体パッケージが積み重ねられて３次元実装される積層型半導体パッケージにおいて、互いに対向する２つの配線基板を接合する複数の接合用電極端子を有し、前記２つの配線基板で挟まれた領域のうち、前記複数の接合用電極端子の間隙を含む領域に、前記２つの配線基板間に介在する半導体素子と非接触状態で封止樹脂材が充填されている、ことを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、複数の接合用電極端子の間隙が封止樹脂材で充填されるので、接合用電極端子にかかる応力を緩和させることができる。これにより配線基板同士の接合の信頼性が向上する。更に、２つの配線基板に介在する半導体素子は、充填された封止樹脂材に非接触であるので、他の半導体素子と高い断熱状態を維持することができる。したがって、各半導体素子は、他の半導体素子の発熱による影響が小さくなるので、熱による動作不安定や特性劣化等の現象が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための最良の形態を図面を参照しながら詳細に説明する。
【００２２】
［第１実施形態］
図１は、本発明に係る第１実施形態の積層型半導体パッケージ１１を示す断面図である。
【００２３】
本第１実施形態の積層型半導体パッケージ１１は、第１の半導体パッケージ４と、第１の半導体パッケージ４の上方に配置される第２の半導体パッケージ８と、を備え、２つの半導体パッケージ４，８が積み重ねられて３次元実装されている。
【００２４】
第１の半導体パッケージ４は、第１の半導体素子１、配線基板としての第１のプリント配線基板２、及び半田バンプ等の複数の第１の接合用電極端子３を有している。
【００２５】
第１の半導体素子１は、第１のプリント配線基板２の上面の略中央に実装されている。第１の接合用電極端子３は、第１のプリント配線基板２の下面に設けられており、不図示のマザーボード等の配線基板に半田で接合することができる。
【００２６】
第２の半導体パッケージ８は、第２の半導体素子５、配線基板としての第２のプリント配線基板６、及び半田バンプ等の複数の第２の接合用電極端子７を有している。
【００２７】
第２の半導体素子５は、第２のプリント配線基板６の上面の略中央に実装されている。第２の接合用電極端子７は、第２のプリント配線基板６の下面に設けられている。そして、第２の接合用電極端子７は、第２のプリント配線基板６を第１のプリント配線基板２に積み重ねた際に第１の半導体素子１に接触しないように配置され、第１のプリント配線基板２の上面に形成された配線パターンに半田で接合することができる。
【００２８】
つまり、互いに対向する２つのプリント配線基板２，６が、複数の第２の接合用電極端子で機械的・電気的に半田接合される。
【００２９】
これにより、第１のプリント配線基板２と第２のプリント配線基板６との間（２つの配線基板間）には、第１の半導体素子１が介在することとなる。
【００３０】
第１の半導体パッケージ４は、第１の半導体素子１が例えばＣＰＵ等であるロジック系の半導体パッケージである。
【００３１】
第１の半導体素子１は、１辺が約５〜８ｍｍの平面視略四角形状で、厚さが０．１〜０．２ｍｍである。第１のプリント配線基板２は、１辺が１０〜１５ｍｍの平面視略四角形状で、厚さが０．５〜０．８ｍｍである。半田バンプである第１の接合用電極端子３は、半田バンプ径が０．２５〜０．４ｍｍであり、第１の接合用電極端子３同士の間隙が０．３〜０．５ｍｍである。
【００３２】
第２の半導体パッケージ８は、第２の半導体素子５が例えばメモリ等であるメモリ系半導体パッケージである。
【００３３】
第２の半導体素子５は、１辺が約５〜８ｍｍの平面視略四角形状で、厚さが０．１〜０．２ｍｍである。第２のプリント配線基板６は、１辺が１０〜１５ｍｍの平面視略四角形状で、厚さが０．５〜０．８ｍｍである。半田バンプである第２の接合用電極端子７は、半田バンプ径が０．２５〜０．４ｍｍであり、第２の接合用電極端子７同士の間隙は０．３〜０．５ｍｍである。
【００３４】
そして、積層型半導体パッケージ１１は、高さが１〜２ｍｍである。第２の接合用電極端子７により接合された２つのプリント配線基板２，６の間隔は、０．１〜０．４ｍｍである。
【００３５】
なお、本第１実施形態では外形状の寸法を上記の如く設定したが、本発明はそれに限定するものではない。また、上下のプリント配線基板２，６間の接合方法を半田接合としているが、接合方法は半田接合に限ったものではない。
【００３６】
ところで、積層型半導体パッケージ１１が不図示のマザーボードに実装されて動作する際、第１の半導体素子１又は第２の半導体素子５の発熱によりプリント配線基板２，６間の第２の接合用電極端子７に応力がかかる。
【００３７】
そこで、本第１実施形態では、第１のプリント配線基板２と、第２のプリント配線基板６との２つの配線基板で挟まれた領域Ｒのうち、複数の第２の接合用電極端子７の間隙を含む領域Ｒ１に、封止樹脂材としてアンダーフィル材９が充填されている。このアンダーフィル材９が第２の接合用電極端子７の接合強度を補強する応力緩衝材としての役割を果たす。
【００３８】
このアンダーフィル材９は、例えばエポキシ系の樹脂であり、その熱伝導率（０．２〜０．５Ｗ／ｍＫ）は、空気の熱伝導率（約０．０２Ｗ／ｍＫ）よりも高い。
【００３９】
つまり、アンダーフィル材９は空気よりも熱伝導率が高いため、仮に第１の半導体素子１に接触させてしまうと断熱の効果が下がる。したがって、アンダーフィル材９は、２つのプリント配線基板２，６間に介在する半導体素子としての第１の半導体素子１に非接触状態で充填される。
【００４０】
ここで、積層型半導体パッケージ１１は、複数の第２の接合用電極端子７の間隙を含む領域Ｒ１と、２つのプリント配線基板２，６間に介在する第１の半導体素子１の近傍を含む領域Ｒ２とを仕切る仕切り部１５を備えている。
【００４１】
仕切り部１５は、第１の半導体素子１を囲うように、領域Ｒ内に設けられている。この仕切り部１５は、第１のプリント配線基板２の上面にレジストで形成されているダム１３と、第２のプリント配線基板６の下面にレジストで形成されているダム１４と、からなり、ダム１３，１４が互いに対向して形成されている。ダム１３，１４は、高さ３０〜５０μｍのレジストで形成されている。
【００４２】
図２は、第２の接合用電極端子７の位置で水平に切断した場合の積層型半導体パッケージ１１の平面図である。
【００４３】
第２の接合用電極端子７は、図２に示すように、１０行×１０列で４辺のそれぞれに２列ずつ配置され、第１の半導体素子１が、仕切り部１５を介して複数の第２の接合用電極端子７で囲われている。
【００４４】
このように仕切り部１５で領域Ｒ１と領域Ｒ２とが仕切られることにより、２つのプリント配線基板２，６間に介在する第１の半導体素子１の周り（領域Ｒ２）には、空隙（空気層）が形成される。このように形成された空隙により、第１の半導体素子１で生じた熱が第２の半導体素子５に熱伝導するのを抑制することができ、第２の半導体素子５で生じた熱が第１の半導体素子１に熱伝導するのを抑制することができる。これにより、各半導体素子１，５の温度を一定以下に抑えることができるため、電気的に安定した動作が得られる。
【００４５】
次に、積層型半導体パッケージ１１の製造方法について説明する。
【００４６】
まず、アンダーフィル材９を充填する前に、２つのプリント配線基板２，６を複数の接合用電極端子７で接合する。
【００４７】
これにより、第１のプリント配線基板２の上面に形成されたダム１３と、第２のプリント配線基板６の下面に形成されたダム１４とが対向して仕切り部１５が形成され、第１の半導体素子１と第２の接合用電極端子７とが仕切り部１５で隔てられる。
【００４８】
その後、アンダーフィル材９を領域Ｒ１の外側から注入して領域Ｒ１に充填するが、アンダーフィル材９が仕切り部１５で堰き止められるので、アンダーフィル材９が領域Ｒ２に流れ込むのを防止することができる。これにより、第１の半導体素子１は、領域Ｒ１に注入したアンダーフィル材９と非接触状態となり、第１の半導体素子１の周りには空隙が形成されるので、空隙内の空気により断熱効果が高められる。したがって、第１の半導体素子１と第２の半導体素子５とが互いの発熱による影響を受けにくくなり、熱による動作不安定や特性劣化等が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【００４９】
なお、アンダーフィル材９で第２の接合用電極端子７の間隙全体を覆うと、領域Ｒ２が密閉されるため、温度上昇により領域Ｒ２の空気が膨張して第１の半導体素子１に応力がかかる可能性もあるので、不図示の空気抜きの通路を設けてもよい。
【００５０】
［第２実施形態］
次に第２実施形態の積層型半導体パッケージについて説明する。なお、本第２実施形態において、上記第１実施形態と同一の構成については、同一符号を付して説明を省略する。
【００５１】
図３は、本発明に係る第２実施形態の積層型半導体パッケージ１１Ａを示す断面図であり、図４は、第２の接合用電極端子７の位置で水平に切断した場合の積層型半導体パッケージ１１Ａの平面図である。ここで、第２の半導体パッケージ８の多ピン化等により第１の半導体素子１が空気層と接するのが困難な場合がある。
【００５２】
本第２実施形態の積層型半導体パッケージ１１Ａは、２つのプリント配線基板２，６間に介在する第１の半導体素子１を覆う、アンダーフィル材９よりも熱伝導率の低い低熱伝導性樹脂材１０を備えている。
【００５３】
低熱伝導性樹脂材１０は、多孔性の材料からなり、例えばウレタン樹脂である。このウレタン樹脂は熱伝導率が約０．０３Ｗ／ｍＫとアンダーフィル材９のエポキシ系樹脂の熱伝導率（０．２〜０．５Ｗ／ｍＫ）と比較して低いため、断熱効果は高い。
【００５４】
低熱伝導性樹脂材１０は、最大の断熱効果を得るために、第１の半導体素子１の基板側の面以外の周面を全て覆っている。なお、低熱伝導性樹脂材１０は、第２のプリント配線基板６と接触していても接触していなくてもいずれであってもよい。
【００５５】
これにより、第１の半導体素子１と第２のプリント配線基板６との間隙には、アンダーフィル材９よりも断熱効果の高い低熱伝導性樹脂材１０が充填されるので、第１の半導体素子１と第２の半導体素子５とは、互いの発熱による影響が小さくなる。
【００５６】
次に、積層型半導体パッケージ１１Ａ製造方法について説明する。
【００５７】
まず、２つのプリント配線基板２，６を接合用電極端子７で接合する前に、低熱伝導性樹脂材１０を予め第１の半導体素子１に塗布しておく。つまり、領域Ｒ２に低熱伝導性樹脂材１０を充填しておく。この状態で２つのプリント配線基板２，６を接合用電極端子７で接合し、その後、アンダーフィル材９を領域Ｒ１に注入する。
【００５８】
これにより、第１の半導体素子１は、領域Ｒ１に注入したアンダーフィル材９と非接触状態となり、第１の半導体素子１の周りには低熱伝導性樹脂材１０が設けられているので、低熱伝導性樹脂材１０により断熱効果が高められる。したがって、第１の半導体素子１と第２の半導体素子５とが互いの発熱による影響を受けにくくなり、熱による動作不安定や特性劣化等が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【００５９】
また、第１の半導体素子１を覆っている低熱伝導性樹脂材１０を多孔性の材料にすることにより、断熱効果を高めることができる。
【００６０】
［第３実施形態］
次に、第３実施形態の積層型半導体パッケージについて説明する。なお、本第３実施形態において、上記第１実施形態と同一の構成については、同一符号を付して説明を省略する。
【００６１】
図５は、本発明に係る第３実施形態の積層型半導体パッケージ１１Ｂを示す平面図であるが、第２の半導体パッケージの第２の半導体素子及び第２のプリント配線基板の図示を省略している。
【００６２】
積層型半導体パッケージ１１Ｂの複数の接合用電極端子７は、プリント配線基板２の４辺の内の対向する２辺の近傍に２列で配置されている。そして、仕切り部１５の一対のダムが、２辺に平行に設けられて半導体素子１の両側に配置される。
【００６３】
このように仕切り部１５を配置することにより、アンダーフィル材９を領域Ｒ１に注入充填しても、半導体素子１はアンダーフィル材９と非接触状態に保たれる。
【００６４】
そして、複数の接合用電極端子７がプリント配線基板２の２辺近傍にのみ配置されているため、半導体素子１は、アンダーフィル材９を充填していない領域Ｒ２を通じて外気と接触可能である。したがって、半導体素子１の周囲の空気が熱膨張しても、空気が領域Ｒ２から抜けるので、半導体素子１に応力がかかるのを抑制することができる。
【００６５】
また、領域Ｒ２自体が空気抜きの通路となるため、別途、空気抜き通路を設ける必要が無く、製造が容易となる。
【００６６】
なお、複数の接合用電極端子７を略コ字形状に配列する場合等、領域Ｒ２が外気と接していれば複数の接合用電極端子７の配置は任意でよく、この場合も同様の効果を奏する。
【００６７】
［第４実施形態］
次に、第４実施形態の積層型半導体パッケージについて説明する。なお、本第３実施形態において、上記第３実施形態と同一の構成については、同一符号を付して説明を省略する。
【００６８】
図６は、本発明に係る第４実施形態の積層型半導体パッケージ１１Ｃを示す平面図であるが、第２の半導体パッケージの第２の半導体素子及び第２のプリント配線基板の図示を省略している。
【００６９】
図６に示す積層型半導体パッケージ１１Ｃは、上記第３実施形態の積層型半導体パッケージ１１Ｂの半導体素子１に、上述した低熱伝導性樹脂材１０を塗布したものである。半導体素子は、領域Ｒ１に注入したアンダーフィル材９と非接触状態となり、半導体素子の周りには低熱伝導性樹脂材１０が設けられているので、低熱伝導性樹脂材１０により断熱効果が高められる。したがって、各半導体素子が互いの発熱による影響を受けにくくなり、熱による動作不安定や特性劣化等が発生する可能性が低くなり、電気的に高い信頼性を維持することができる。
【００７０】
また、半導体素子を覆っている低熱伝導性樹脂材１０を多孔性の材料にすることにより、断熱効果を高めることができる。
【００７１】
なお、上記第１〜第４実施形態に基づいて本発明を説明したが、本発明はこれに限定されるものではない。
【００７２】
上記第１〜第４実施形態では、積層型半導体パッケージが半導体パッケージを２つ備える場合について説明したが、本発明はこの個数に限定するものではなく、積層型半導体パッケージが、半導体パッケージを複数備える（２以上備える）場合に適用可能である。この場合、複数の配線基板のうち、対向する２つの配線基板が複数の接合用電極端子で接合される。そして、接合用電極端子間に封止樹脂材としてアンダーフィル材が充填される。
【００７３】
また、上記第１〜第４実施形態では、各配線基板に１つの半導体素子が実装される場合について説明したが、本発明はこれに限定するものではなく、各配線基板に複数の半導体素子が実装される場合であってもよい。
【００７４】
また、上記第１〜第４実施形態では、配線基板の上面に半導体素子が実装され、この半導体素子がこの配線基板と対向する他の配線基板との間に介在する場合について説明したが、本発明はこれに限定するものではない。すなわち、配線基板の下面に半導体素子が実装され、この配線基板と対向する他の配線基板との間に半導体素子が介在する場合であってもよい。
【００７５】
また、上記第１〜第４実施形態では、複数の接合用電極端子の間隙全体がアンダーフィル材で完全に充填されている場合について説明したが、本発明はこれに限定するものではない。複数の接合用電極端子の間隙全体がアンダーフィル材で完全に充填されている場合には、接合補強の効果が最大となるので好ましいが、所望の条件を満たしていれば完全に充填されていなくてもよく、一部に空隙がある場合でもよい。
【００７６】
上記第１及び第２実施形態では、接合用電極端子を、１０行×１０列で４辺に２列ずつ配置した場合について、上記第３及び第４実施形態では、接合用電極端子を、２辺に２列ずつ配置した場合について説明したが、これに限定するものではない。すなわち、接合用電極端子の配置、配列は任意に設定することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る第１実施形態の積層型半導体パッケージを示す断面図である。
【図２】第２の接合用電極端子の位置で水平に切断した場合の積層型半導体パッケージの平面図である。
【図３】本発明に係る第２実施形態の積層型半導体パッケージを示す断面図である。
【図４】第２の接合用電極端子の位置で水平に切断した場合の積層型半導体パッケージの平面図である。
【図５】本発明に係る第３実施形態の積層型半導体パッケージを示す平面図である。
【図６】本発明に係る第４実施形態の積層型半導体パッケージを示す平面図である。
【図７】従来の半導体パッケージを示す説明図である。
【図８】従来の積層型半導体パッケージを示す説明図である。
【符号の説明】
【００７８】
１ 第１の半導体素子（半導体素子）
２ 第１のプリント配線基板（配線基板）
３ 第１の接合用電極端子
４ 第１の半導体パッケージ
５ 第２の半導体素子
６ 第２のプリント配線基板（配線基板）
７ 第２の接合用電極端子（接合用電極端子）
８ 第２の半導体パッケージ
９ アンダーフィル材（封止樹脂材）
１０ 低熱伝導性樹脂材
１１，１１Ａ，１１Ｂ，１１Ｃ 積層型半導体パッケージ
【特許請求の範囲】
【請求項１】
配線基板と、前記配線基板に実装された半導体素子と、を有する半導体パッケージを複数備え、前記複数の半導体パッケージが積み重ねられて３次元実装される積層型半導体パッケージにおいて、
互いに対向する２つの配線基板を接合する複数の接合用電極端子を有し、
前記２つの配線基板で挟まれた領域のうち、前記複数の接合用電極端子の間隙を含む領域に、前記２つの配線基板間に介在する半導体素子と非接触状態で封止樹脂材が充填されている、
ことを特徴とする積層型半導体パッケージ。
【請求項２】
前記２つの配線基板間に介在する半導体素子の周りに空隙が形成されている、
ことを特徴とする請求項１に記載の積層型半導体パッケージ。
【請求項３】
前記２つの配線基板間に介在する半導体素子が、前記封止樹脂材よりも熱伝導率の低い低熱伝導性樹脂材で覆われている、
ことを特徴とする請求項１に記載の積層型半導体パッケージ。
【請求項４】
前記低熱伝導性樹脂材は、多孔性の材料である、
ことを特徴とする請求項３に記載の積層型半導体パッケージ。
【請求項１】
配線基板と、前記配線基板に実装された半導体素子と、を有する半導体パッケージを複数備え、前記複数の半導体パッケージが積み重ねられて３次元実装される積層型半導体パッケージにおいて、
互いに対向する２つの配線基板を接合する複数の接合用電極端子を有し、
前記２つの配線基板で挟まれた領域のうち、前記複数の接合用電極端子の間隙を含む領域に、前記２つの配線基板間に介在する半導体素子と非接触状態で封止樹脂材が充填されている、
ことを特徴とする積層型半導体パッケージ。
【請求項２】
前記２つの配線基板間に介在する半導体素子の周りに空隙が形成されている、
ことを特徴とする請求項１に記載の積層型半導体パッケージ。
【請求項３】
前記２つの配線基板間に介在する半導体素子が、前記封止樹脂材よりも熱伝導率の低い低熱伝導性樹脂材で覆われている、
ことを特徴とする請求項１に記載の積層型半導体パッケージ。
【請求項４】
前記低熱伝導性樹脂材は、多孔性の材料である、
ことを特徴とする請求項３に記載の積層型半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−１５３６５１（Ｐ２０１０−１５３６５１Ａ）
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願番号】特願２００８−３３１１９４（Ｐ２００８−３３１１９４）
【出願日】平成２０年１２月２５日（２００８．１２．２５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願日】平成２０年１２月２５日（２００８．１２．２５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]