素子内信号積算機能を持つ超高速撮像素子
【課題】再現性のある現象を低照明下で超高速度撮影できる「映像信号積算素子」の画素内の折り畳みＣＣＤメモリーを微細ＣＭＯＳプロセス（１層のシリサイドしか提供されていない）で作る。
【解決手段】従来技術では２層のポリシリコン（またはシリサイド）を交差させて作っていた電極を１層のポリシリコンで作る。駆動電圧送付のためのバスラインも１層の金属層で作る。電極を逆Ｚ字型とする。逆Ｚ字の上辺（左辺）と下辺（右辺）をつなぐ縦のつなぎ部分がＣＣＤのチャンネルストップと重なるように置く。この部分にコンタクトポイント１２６をペアにして置く。コンタクトポイントを通して駆動電圧を送るための金属バスライン１３３〜１３６を波形にする。
【解決手段】従来技術では２層のポリシリコン（またはシリサイド）を交差させて作っていた電極を１層のポリシリコンで作る。駆動電圧送付のためのバスラインも１層の金属層で作る。電極を逆Ｚ字型とする。逆Ｚ字の上辺（左辺）と下辺（右辺）をつなぐ縦のつなぎ部分がＣＣＤのチャンネルストップと重なるように置く。この部分にコンタクトポイント１２６をペアにして置く。コンタクトポイントを通して駆動電圧を送るための金属バスライン１３３〜１３６を波形にする。
【発明の詳細な説明】
【技術分野】
【０００１】
再現性のある高速度現象で、１回の撮影では速度に対応した十分な光量が得られない場合の撮影に好適である。
【背景技術】
【０００２】
本発明の発明者らは「映像信号積算素子（Ｉｍａｇｅ Ｓｉｇｎａｌ Ａｃｃｕｍｕｌａｔｉｏｎ Ｓｅｎｓｏｒ、以下「ＩＳＡＳ」と呼ぶ）」を発案した（非特許文献１）。ＩＳＡＳの２行２列の４個の画素１００を図１に示している。
【０００３】
【非特許文献１】Ｔａｋｅｈａｒｕ Ｇｏｊｉ Ｅｔｏｈ，Ｄａｏ Ｖｕ Ｔｒｕｏｎｇ Ｓｏｎ，Ｔｏｓｈｉａｋｉ Ｋｏｉｋｅ Ａｋｉｎｏ，Ｔｏｓｈｉｒｏ Ａｋｉｎｏ，Ｋｅｎｊｉ Ｎｉｓｈｉ，Ｍａｓａｔｏｓｈｉ Ｋｕｒｅｔａ，Ｍａｓａｔｏｓｈｉ Ａｒａｉ，Ｕｌｔｒａ−ｈｉｇｈ−Ｓｐｅｅｄ Ｉｍａｇｅ Ｓｉｇｎａｌ Ａｃｃｕｍｕｌａｔｉｏｎ Ｓｅｎｓｏｒ，Ｓｅｎｓｏｒｓ，ＩＳＳＮ １４２４−８２２０，Ｖｏｌ．１０，４１００−４１１３，２０１０．
【０００４】
ＩＳＡＳでは全画素の画素内に、撮影した多数の連続画像信号をその場記録するために、アナログメモリーとして使うＣＣＤを折りたたんで作り込んでいる。全画素で一斉にこのメモリーＣＣＤに画像信号を並列記録するので、究極の超高速度撮像素子を作ることができる。これについて説明する。
【０００５】
この撮像素子は裏面照射型である。裏面に入射した光により生成した光電子が、表側に作られた各画素回路の電荷収集ゲート１０１に集まる。これが信号電荷（画像信号）となる。ここからインプットゲート１０２を通して、ＣＣＤ１０３のインプットゲートに隣接するＣＣＤエレメント１０４に送られる。ＣＣＤ１０３がアナログのＣＣＤメモリーである。
【０００６】
次の時間ステップでは、ＣＣＤ上の信号電荷は下方へ１ＣＣＤエレメントだけ移動すると同時に、その時間ステップで生成した２番目の信号電荷がインプットゲートに隣接するＣＣＤエレメントに送られる。
【０００７】
これを繰り返すと、図１の例では折りたたまれたＣＣＤエレメントの数は８６であるから、連続的に撮影された８６個の画像信号が各画素内で全画素一斉にその場記録される。すなわち８６フレーム分の連続画像が撮影できる。
【０００８】
このときインプットゲートに隣接するＣＣＤエレメントがＣＣＤメモリーの始端１０４となり、その直上のＣＣＤエレメントが末端１０５となる。このとき末端エレメントに１枚目の画像信号が記録されており、始端エレメントには最後の８６枚目の画像信号が記録されている。
【０００９】
次に積算機能について説明する。１度目の撮影が終わった後、この撮像素子から画像信号を呼び出さないで、そのまま２度目の撮影を開始する。２度目の撮影の最初の画像信号が始端エレメント１０４に入るとき、１度目の撮影の最初の画像信号が末端エレメント１０５から始端エレメント１０４に降りてくる。これにより１度目と２度目の撮影における１フレーム目の画像信号が始端エレメント１０４で自動的に加算されて記録される。この過程を８６回繰り返す。これにより２回の撮影で得られた８６フレーム分の画像信号が加算されて記録される。さらに３度目、４度目と撮影を継続すれば、撮影回数分だけ加算された８６フレーム分の画像信号が記録される。
【００１０】
その後、記録された画像信号が１回の読み出し操作で撮像素子から外部のバッファメモリーに読み出され、連続した映像として再生される。
【００１１】
全画素がその周辺にその場記録（Ｉｎ−ｓｉｔｕ Ｓｔｏｒａｇｅ）のためのＣＣＤメモリーを持っているという点で、ＩＳＡＳは、本発明の発明者らが発明した「画素周辺記録型撮像素子（Ｉｎ−ｓｉｔｕ Ｓｔｏｒａｇｅ Ｉｍａｇｅ Ｓｅｎｏｒ、以下「ＩＳＩＳ」と呼ぶ）」と同じである（特許文献１、非特許文献２、図２参照）。これにより最高１００万フレーム／秒の撮影速度を持つビデオカメラの開発に成功した。図２に示すように既に発明したＩＳＩＳでは折り畳みＣＣＤではなく、「斜行直線ＣＣＤ（Ｓｌａｎｔｅｄ Ｌｉｎｅａｒ ＣＣＤ）１０６」を画素周辺記録デバイスとして用いた。したがってこの素子を以後ＳＬ−ＩＳＩＳと呼ぶ。
【００１２】
ＩＳＡＳは、その場記録のためのＣＣＤを折りたたんで画素内に入れているという点ではＩＳＩＳの一種である。ＣＣＤメモリーの始端と末端の要素が直接接続されていることに特徴がある。
【００１３】
【特許文献１】出願番号２００１−９２３１３、武藤秀樹、江藤剛治、高速撮像素子及び高速撮影装置
【００１４】
【非特許文献２】Ｅｔｏｈ，Ｔ．Ｇ．，Ｐｏｇｇｅｍｍａｎ，Ｄ．，Ｋｒｅｉｄｅｒ，Ｇ．，Ｍｕｔｏｈ，Ｈ．，Ｔｈｅｕｗｉｓｓｅｎ，Ａ．Ｊ．Ｐ．，Ｒｕｃｋｅｌｓｈａｕｓｅｎ，Ａ．，Ｋｏｎｄｏ，Ｙ．，Ｍａｒｕｎｏ，Ｈ．，Ｔａｋｕｂｏ，Ｋ．，Ｓｏｙａ，Ｈ．，Ｔａｋｅｈａｒａ，Ｋ．，Ｏｋｉｎａｋａ，Ｔ．，Ｔａｋａｎｏ，Ｙ．，Ａｎ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｈｉｃｈ ｃａｐｔｕｒｅｓ １００ ｃｏｎｓｅｃｕｔｉｖｅ ｆｒａｍｅｓ ａｔ １，０００，０００ｆｒａｍｅ／ｓ．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，２００３，Ｖｏｌ．５０，ｐｐ．１４４−１５１．
【００１５】
ＩＳＡＳの特徴である多数回の撮影で得られた画像信号を加算するという方法は、通常のビデオカメラでも、再現性の高い現象を厳しい光量不足の条件下で撮影する場合に対して使われてきた。たとえば脳科学の実験で、同じ場所を刺激すれば、刺激は脳表面を同じように伝わる。これを映像として捉える場合には、微弱な蛍光を高速で撮影する必要がある。繰り返し撮影し、映像データを加算することにより刺激の伝播を可視化することができる。
【００１６】
このような場合、これまでは同じ現象を多数回繰り返し撮影し、各回の撮影の都度画像信号を撮像素子外に読み出し、ＡＤコンバータでデジタル化し、外部のメモリー（バッファメモリー）に記録して、加算していた。これにより、読み出し信号レベルＳは加算回数に比例して増大する。ただし、読み出しの度ごとに読み出しノイズ（離散化ノイズ含む）も信号に加算される。しかし読み出しノイズのレベルＮは加算回数の平方根に比例して増大するので、ＳＮ比は加算回数の平方根に比例して改善する。したがって１回の撮影実験では、信号レベルが読み出し雑音レベルに比べて十分大きくない場合でも、繰り返し実験により意味のある変化を、積算された信号から検出することができる。
【００１７】
ビデオ撮影システムの最も大きなノイズ源は読み出しノイズである。とくに並列高速読み出しを使う通常の高速度ビデオカメラでは、撮影速度が速いほど読み出し速度も速くなり、読み出しノイズが高くなる。
【００１８】
これに対して、ＣＣＤメモリーによる画素内映像信号積算方式を用い、冷却することにより、ほぼノイズレスで信号積算することができる。さらに、画素内映像信号積算方式では、読み出しノイズの介入はただ１度の読み出し時のみである。しかも撮影後、ゆっくりと読み出すことができるので、読み出しノイズは撮影速度に無関係に低くできる。これらの相乗効果で、ＣＣＤメモリーによる画素内積算するＩＳＡＳでは、高速連続読み出し素子に比べて、読み出しノイズを激減させることができ、ＳＮ比を劇的に改善することができる。
【００１９】
このように、ＩＳＡＳはＩＳＩＳの一種であるが、映像信号積算機能という科学技術計測においては非常に有効な特徴を持つ。
【００２０】
ただしＳＬ−ＩＳＩＳの直線ＣＣＤメモリーは、これ以上単純化できない最も単純なＣＣＤメモリー構造である。基本性能は単純な構造ほど良い。したがって映像信号積算機能が不要な場合にはＳＬ−ＩＳＩＳはＩＳＡＳより優れている。
【００２１】
ＳＬ−ＩＳＩＳとＩＳＡＳに共通の課題として、各画素に対して多数のメモリー要素を作り込むので、画素サイズが大きくなり、同じ受光面積に対しては、画素数が少なくなるという課題がある。１画素当たりに作り込むメモリー要素の数を減らせば画素サイズが小さくなるが連続撮影枚数が少なくなる。すなわち、画素数と連続撮影枚数が競合する。
【００２２】
ＩＳＡＳでは、ＣＣＤを無理なく折りたたむ技術の開発が必要になる。２相駆動ＣＣＤであれば簡単に折り畳むことができる（非特許文献１参照）。しかし２相駆動ＣＣＤは取り扱い信号容量が低い。取り扱い信号容量の大きい４相駆動ＣＣＤでは、図３（ａ）に示すように、ＣＣＤ上の隣接する駆動電極をチャンネルストップ１１１上で交差させることで、隣接するＣＣＤ上の転送方向を逆向きにすることができる。
【００２３】
図３（ａ）では、４相駆動の４つの電極Ａ１、Ａ２、Ａ３、Ａ４（１０７から１１０）が示されている。チャンネルストップ１１１上でＡ１とＡ２、Ａ３とＡ４を交差させると、転送方向が逆向きとなる。
【００２４】
図１と図３の関係について補足する。図３は図１のＣＣＤメモリー部の拡大図である。図１では１個のＣＣＤメモリーエレメントが１個の小さな枠で示されている。４相駆動ＣＣＤの１エレメントは、チャンネル上の４個の連続する電極で構成される。したがって図１の１個のＣＣＤエレメントは、図３の連続する４個の電極からなる。
【００２５】
３相駆動でも、３つの電極のうち、隣り合う２つを交差させることで隣接するＣＣＤの転送方向を逆向きにすることができる。
【００２６】
また、図３（ｂ）に示すように、隣接するＣＣＤ間のチャンネルストップ１１２を１電極分取り除いて水平の転送路１１３とし、その下に水平方向にチャンネルストップ１１４を置くとともに、このチャンネルストップ上で隣接する電極１１５、１１６を交差させることにより、ＣＣＤを折り曲げ、信号電荷を水平方向に転送して、下向きの転送方向のＣＣＤから、上向きの転送方向のＣＣＤに信号電荷の転送方向を１８０°転向させることができる。このようにしてＣＣＤを無理なく折りたたむことができる。
【００２７】
水平方向で見ると、チャンネルストップを挟んで上のＣＣＤでは左向きに、下のＣＣＤでは右向きに信号が転送される。すなわち水平方向にも逆方向の信号転送になっている。
【００２８】
本発明との関係で重要な点を指摘する。図３（ａ）、図３（ｂ）に示すＩＳＡＳの電極構造では、チャンネルストップ上で電極が交差しているので、この部分で上下に重なった２層の電極を用いなければならない。後術するが、この点を改善することが本発明の主目的である。
【００２９】
最近は微細ＣＭＯＳ加工技術により、１層の多結晶シリコン（以後「ポリシリコン」と呼ぶ）のエッチングにより、０．２ミクロン程度のギャップを作り、電極を電気的に分離することによりＣＣＤを作ることができる。ギャップの幅については最大０．４ミクロンが限界であることが示されている（非特許文献３）。
【００３０】
【非特許文献３】Ｐ．Ｒ．Ｒａｏ，Ｘ．Ｗａｎｇ，Ａ．Ｊ．Ｐ．Ｔｈｅｕｗｉｓｓｅｎ，ＣＣＤ ｓｔｒｕｃｔｕｒｅｓ ｉｍｐｌｅｍｅｎｔｅｄ ｉｎ ｓｔａｎｄａｒｄ ０．１８μｍ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．４４，Ｎｏ．８，１０ Ａｐｒｉｌ ２００８．
【００３１】
ギャップの幅が０．２ミクロン程度以下であれば問題なく転送することができる。０．３ミクロン程度でもプロセスのばらつきが少なければ問題ない。また、もう少しデザインルールが大きい古いプロセスであって、ギャップが０．４ミクロン程度であっても、ギャップに適切な濃度の不純物をドープすることにより、ポテンシャルの凹部を浅くすることによりＣＣＤを作ることができる。
【００３２】
微細ＣＭＯＳプロセスでは電極としてポリシリコンのかわりに金属ケイ化物（以後「シリサイド」と呼ぶ）を用いることが多いが、この場合も同様である。以下、ポリシリコン電極の場合を例として説明するが、シリサイドを用いる場合の説明も含んでいることにする。
【００３３】
微細ＣＭＯＳプロセスを使うことによりＣＣＤメモリー要素のサイズを小さくし、同じ連続撮影枚数に対しては画素サイズを小さくすることができる。これにより画素数と連続撮影枚数の競合関係を緩和することができる。
【００３４】
また機能性ＣＭＯＳ回路を撮像素子の受光面内、もしくは受光面外に作り込むことにより、純ＣＣＤ撮像素子では作れない様々の機能、例えば列並列ＡＤコンバータによる高速度読み出し機能等を持つ素子を作ることができる。
【００３５】
ただし最近の微細ＣＭＯＳプロセスでは、ポリシリコン層は１層である。その上に多くの金属層が乗る構造となっている。電極は加工が容易なポリシリコンで作ることが多い。図３の電極の交差部を作るには２層のポリシリコン層が必要である。ポリシリコン層が１層の微細ＣＭＯＳプロセスで、図３の折り畳みＣＣＤを作ることはできない。
【００３６】
図１のＩＳＡＳ、図２のＩＳＩＳでは、各画素のメモリーだけでなく、撮影後の信号の読み出し時にも、垂直読み出しＣＣＤ１１７、１１８を使って信号を受光面外に置かれた水平読み出しＣＣＤ１１９、１２０に読み出し、さらに読み出しアンプ１２１、１２２まで転送している。ＣＣＤを使うとノイズは少ないが、信号を順次手渡しで送るので、受光面内の一番調べたい領域の信号だけを高速で読み出す等の柔軟な信号読み出し機能を作り込むことが難しい。
【００３７】
最近のＣＭＯＳ撮像素子では、各画素で得られた画像信号を、ＣＭＯＳ読み出しに付随するノイズレベル以上になるように増幅してから読み出し回路に転送することにより、低ノイズと柔軟な信号読み出しの両方を実現することができる。
【００３８】
ＣＣＤを一切使わず、画素内メモリー部もＣＭＯＳ構造とし、多数のキャパシタをメモリーとし、電荷収集ゲートからＣＭＯＳスイッチで画像信号を順次キャパシタに送る方法もある。ＣＭＯＳキャパシタに信号を送るときにトランジスターで発生するノイズに対してＳＮ比を上げるためには、信号を増幅してからキャパシタに送る必要がある。そうすると画素内メモリーとして使うキャパシタのサイズが大きくなる。したがって同じフレーム数（画素内メモリーエレメントの数）を確保しようとすれば、画素内メモリー領域のサイズが大きくなるので画素サイズが大きくなる。したがって画素内メモリーはＣＣＤにする方が有利である。撮影後の信号の読み出し時には、信号は撮像素子外に読み出され、空間的に十分余裕のある外部のバッファメモリーに記録されるので、増幅してから読み出せば良い。
【００３９】
ＣＭＯＳ読み出し回路については多くの書物で解説されている。またＩＳＡＳにおけるＣＣＤメモリーとＣＭＯＳ読み出し回路の配置については、非特許文献１にも例が示されている。
【発明の開示】
【発明が解決しようとする課題】
【００４０】
既に述べてきたように、折り畳みＣＣＤをメモリーとするＩＳＡＳには以下の課題がある。
【００４１】
画素サイズが大きいので、画素数が一般の撮像素子に比べて小さくなる。また同じ受光面積に対しては、画素数を大きくすると連続撮影枚数が少なくなる。微細ＣＭＯＳプロセスで画素内ＣＣＤメモリーを作るとこの課題はある程度緩和される。しかし信号転送容量の大きい３相駆動ＣＣＤや４相駆動ＣＣＤをメモリーとするＩＳＡＳを作るには、電極を交差させる必要があった。しかし微細ＣＭＯＳプロセスでは微細加工が容易なポリシリコン層は１層しか提供されていないので、２層ポリシリコン電極を用いて電極を交差させることができない。
【００４２】
以上より、微細ＣＭＯＳプロセスで提供されている１層のポリシリコン（またはシリサイド）電極を用いて、電気的に見て実質的に電極が交差していることと同じ効果を持つ３相もしくは４相駆動の折り畳みＣＣＤを作る技術を提供することが課題である。これにより、折り畳みＣＣＤを画素内メモリーとするＩＳＡＳを微細ＣＭＯＳプロセスで作ることができ、同じ受光面積に対しては、画素数が同じであれば連続撮影枚数を増加させることができ、同じ連続撮影枚数であれば画素数を増やすことができる。
【００４３】
また読み出しをＣＭＯＳ回路にすることができるので、ＣＣＤを画素内メモリーとし、読み出しをＣＭＯＳ回路とする、低ノイズ（ＣＣＤメモリー）と柔軟な読み出し機能（ＣＭＯＳ読み出し）を備えた超高速度撮像素子を提供することができる。
【課題を解決するための手段】
【００４４】
電荷結合素子（以下ＣＣＤと呼ぶ）であって、チャンネルストップで隔てられて隣接する２本の転送路のそれぞれの上に、転送路の延在方向に０．４ミクロン以下の距離を隔てて配置されている２個の電極の組を少なくとも一組備え、該２個の電極のうち、第１の電極は、第２の転送路上では第１の転送路上で第２の電極が置かれている位置に置かれ、第２の電極は、第２の転送路上では第１の転送路上で第１の電極が置かれている位置に置かれており、かつ第１の電極はチャンネルストップ上で接続しており、一方、第２の電極は第１の電極の接続部により隔てられていることを特徴とするとともに、該第１の電極と第２の電極がともに絶縁層の直上に配置された第１の導電層からなることを特徴とするＣＣＤにより、 微細ＬＳＩで一般的に使われている微細加工の容易なポリシリコン等からなる第１の導電層をエッチングするだけで、０．４ミクロン以下のギャップを持つ第１の電極と第２の電極を同時に作成することにより、２層のポリシリコン等を使うことなく電荷転送可能な滑らかな電位分布を持つＣＣＤを作ることができ、第１電極と第２電極がチャンネルストップ上で交互に入れ替わる位置にある（いわゆる千鳥配置になっている）ことにより、隣接する転送路上ではＣＣＤの転送方向が逆になっており、これによりＣＣＤを無駄なスペースなく折りたたんで画素の中に配置し、こうして折りたたんで作成したメモリーＣＣＤの始端と末端を接合することにより、撮像素子内で映像信号積算ができるので、再現性の高い現象に対して、微弱光下でも非常に高いＳＮ比で撮影できる超高速映像信号積算素子を提供する。
【００５５】
辺ＡＢと辺ＤＣが平行の平行四辺形ＡＢＣＤと合同の平行四辺形Ａ’Ｂ’Ｃ’Ｄ’を、平行四辺形ＡＢＣＤの位置から、該２個の並行四辺形が重ならない位置までＤからＡに向かう方向に平行移動し、線分Ａ’Ｄ’を延長した直線が辺ＡＢと交点Ｅを持つという条件を満たす範囲でＡからＢに向かう方向に平行移動し、線分ＣＢを延長した直線と辺Ｄ’Ｃ’の交点をＥ’とするとき、ＡＥＡ’Ｂ’Ｃ’Ｅ’ＣＤで囲まれる８辺形と類似の形状を持つ電極を少なくとも１個備えるＣＣＤにより、
この電極を隣接する転送路と直角方向に重ならないように多数配置することにより、隣接する転送路上で電荷の転送方向が列または行ごとに交互に変わるＣＣＤの電極配置に無駄がなくなり、電極密度を高くすることができ、これにより、より高画素の映像信号積算素子を提供する。
【００５６】
この場合、各電極形状はステップ状になる。この場合、ステップの立ち上がり部分は垂直とは限らない。例えば負の角度であればＺ型となる。またステップが立ち下がりであれば逆Ｚ型となる。
【００５７】
この技術を水平方向の転送に適用することにより、転送方向を１８０度に近い角度で転換することができる。
【００５８】
さらに、各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントがチャンネルストップ上に配置されていることを特徴とするＣＣＤにより、
転送路上にコンタクトポイントを作ることによるダメージや、ショットキー効果による駆動電圧のシフトなどによる信号の不完全転送のリスクが減る。
【００５９】
電極形状がステップ型であるので、立ち上がり、もしくは立ち下がり部をチャンネルストップと一致させ、水平部がチャンネル上になるように配置すると、立ち上がり部（立ち下がり部）にコンタクトポイントを置くことができる。
【００６０】
さらに各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントが、電極１個につき２個以上配置されていることを特徴とするＣＣＤにより、コンタクト不良の確率が無視できる程度に小さい素子を提供する。
【００６１】
通常の電極形状のように、水平の１枚の電極があり、これとチャンネルストップの交点にコンタクトポイントを作る場合は、１個の交点に２個のコンタクトポイントを作ることは難しい。本発明の場合は、ステップ型の電極の、縦に長い立ち上がり部（立ち下がり部）にコンタクトポイントを作るので、２個のコンタクトポイントを作るのは容易である。
【００６２】
該電極は通常多結晶シリコンまたは金属ケイ化物からなる。
【００６３】
さらに、受光面外部から電極に駆動電圧を送付する金属線が、ＣＣＤピッチを周期とする周期的に屈曲する形状であることを特徴とするＣＣＤにより、本発明の電極配置に対して、１層の金属配線で駆動電圧を送ることができる。
【００６４】
本発明の撮像素子を備える撮影装置により、再現性の強い現象に対し、非常に弱い照明条件でも超高速連続撮影でき、かつ多画素の撮像素子、およびこれを用いた高速撮影装置を提供する。
【実施例】
【第１実施例】
【００６５】
ＣＣＤの駆動原理については多くの書物で解説されているのでここでの説明は割愛する。またＣＣＤをメモリーとするＩＳＩＳやＩＳＡＳの駆動方法等は特許文献１等で詳述している。したがって本実施例の説明では、本特許の新規性を示すための折り畳みＣＣＤの電極構造、配線構造について説明する。
【００６６】
本発明のＩＳＡＳの第１実施例の平面図を図４〜図１０に示す。本実施例のメモリーＣＣＤは４相駆動である。これらの図は、図１のＩＳＡＳの平面図におけるＣＣＤメモリー領域のみを拡大して示している。
【００６７】
まず通常の撮像素子プロセスと同様に、基盤への注入によりｐ−ｗｅｌｌを作り、その中にＣＣＤチャンネル、チャンネルストップを形成する。図４はこうして作ったチャンネル１２４とチャンネルストップ１２５である。
【００６８】
その後、基盤表面の酸化により絶縁膜を作り、その上にポリシリコン層を載せる。これをエッチングして図５に示す電極を作る。こうして１層のポリシリコンで４層駆動のための４種類の電極Ａ１、Ａ２、Ａ３、Ａ４（１０７、１０８、１０９、１１０）を作る。この場合、各電極は逆Ｚ字状である。図５にはコンタクトポイント１２６も示されている。以下、詳しく説明する。
【００６９】
図６は図４、図５のＣＣＤメモリーのうち、画素の中央の水平チャンネルストップ１２７に沿う方向転換部のチャンネルとチャンネルストップの拡大図である。
【００７０】
この上に図７の電極が乗る。図６と図７を重ねて示したものが図８である。このようにすると、一層のポリシリコン電極で図３（ｂ）に示す転送方向転換を実現できる。
【００７１】
各電極の左辺（上辺）と右辺（下辺）を結ぶ立ち下がり部１２８はチャンネルストップ１２５上に位置している。また幅の狭い横長の長方形の通常のＣＣＤ電極と異なり、立ち上がり部の長さが長いので、この部分に縦に２個が１組になったコンタクトポイントを作った。
【００７２】
ここで１本のチャンネルストップに注目すると、その上のコンタクトポイントは、２個を１組として、第１相駆動電極用１２９、第３相駆動電極用１３１、第１相駆動電極用、第３相駆動電極用というように交互に並んでいる。隣のチャンネルストップ上では、第２相駆動電極用１３０、第４相駆動電極用１３２、第２相駆動電極用、第４相駆動電極用というように交互に並んでいる。
【００７３】
これらのコンタクトポイントを通して、金属バスラインから受光面内の電極に駆動電圧を送付する。コンタクトポイントが交互に並んでいるために、図９、図１０に示す第１相から第４相までのＡ１、Ａ２、Ａ３、Ａ４電極の駆動電圧送付用の金属バスライン１３３、１３４、１３５、１３６は、ＣＣＤピッチを周期として屈曲、または波状になっている。この形状は一見複雑に見えるが、このことにより、１層の金属配線により４相全ての駆動電圧を送ることができる。
【００７４】
また金属バスラインは１層で良いので、上層の金属層は、金属バスラインに低抵抗で駆動電圧を送るための太いバスラインや、各画素からの信号読み出しのための金属配線等に当てることができる。
【第２実施例】
【００７５】
図１１〜図１４の電極構造は、３相駆動ＣＣＤでＣＣＤメモリー部を作った場合を示している。この場合第１電極のコンタクトポイント１３９をチャンネル上に置いた。これにより、チャンネルへのダメージおよびショットキー効果による駆動電圧のバイアスのリスクはあるが、金属配線構造は単純化できる。
【００７６】
第１相電極１４２がＺ型ではなく、通常の幅の狭い長方形であるので、縦方向にはコンタクトポイント１３９を１個しか作れない。しかし第２相電極１４０と第３相電極１４２が切れ切れになっているのに対し、第１相電極は横につながっているので、飛び飛びに多数のコンタクトポイントを持っている。したがってコンタクトポイントがつながらないリスクはない。
【００７７】
図１４に示すように金属配線１４２、１４３、１４４が１層で全て直線になっていることは歩留まり率を上げる上で大きな効果がある。
【その他の実施例】
【００７８】
本発明の電極と金属線の配置については他にも様々な配置がある。たとえば金属バスラインは水平方向に配置しても良い。
【００７９】
１組の電極の一方が連続ステップ型（パルス型）で、他の一方が、チャンネル上だけに置かれた切れ切れの台形電極でも良い。この場合は、切れ切れの電極の方は、金属層でブリッジして電気的に接合する必要がある。この場合は、ポリシリコン層は１層だけであるが、ブリッジのための層と、駆動電圧を送るための層と併せて、最低２層の金属層が必要である。
【００８０】
また２層の金属層によるバスラインから電極に駆動電圧を送る場合は、上層の金属層からは、下層の金属配線の間を縫って、しかも下層の金属層を利用して駆動電圧を送る必要がある。したがって立体構造が複雑になるとともに、上層の金属層から駆動電圧を受ける電極と、下層の金属層から駆動電圧を受ける電極との間の電気的バランスが悪くなる。
【図面の簡単な説明】
【００８１】
【図１】２行×２列の映像信号積算素子（ＩＳＡＳ）の画素
【図２】３行×３列の斜行直線画素周辺記録型撮像素子（ＩＳＩＳ）
【図３】転送方向転換のための交差する電極ペアを持つ４相駆動ＣＣＤ
【図４】ＩＳＡＳの１画素のＣＣＤメモリー部のチャンネルとチャンネルストップ（４相駆動）
【図５】ＩＳＡＳの１画素のＣＣＤメモリー部の電極形状と配置（４相駆動）
【図６】ＣＣＤメモリー部のチャンネルとチャンネルストップの拡大図（４相駆動）
【図７】ＣＣＤメモリー部の電極とコンタクトポイント（４相駆動）
【図８】ＣＣＤメモリー部のチャンネル、チャンネルストップ、電極とコンタクトポイント（４相駆動）
【図９】ＣＣＤメモリー部の金属バスライン（４相駆動）
【図１０】ＣＣＤメモリー部の電極、コンタクトポイントと金属配線（４相駆動）
【図１１】ＣＣＤメモリー部のチャンネルとチャンネルストップの拡大図（３相駆動）
【図１２】ＣＣＤメモリー部の電極とコンタクトポイント（３相駆動）
【図１３】ＣＣＤメモリー部のチャンネル、チャンネルストップ、電極とコンタクトポイント（３相駆動）
【図１４】ＣＣＤメモリー部の電極、コンタクトポイントと金属配線（３相駆動）
【符号の説明】
【００８２】
１００ ＩＳＡＳの画素
１０１ 電荷収集ゲート
１０２ インプットゲート
１０３ ＣＣＤメモリー
１０４ ＣＣＤメモリーの始端（インプットゲートに隣接するＣＣＤエレメント）
１０５ ＣＣＤメモリーの末端
１０６ 斜行直線ＣＣＤ
１０７、１０８、１０９、１１０ ４相駆動ＣＣＤの４つの電極Ａ１、Ａ２、Ａ３、Ａ４
１１１、１１２ チャンネルストップ
１１３ ＣＣＤの方向転換のための局所水平転送路
１１４ 水平のチャンネルストップ
１１５、１１６ 交差する電極
１１７、１１８ 垂直読み出しＣＣＤ
１１９、１２０ 水平読み出しＣＣＤ
１２１、１２２ 読み出しアンプ
１２３ ＩＳＡＳのＣＣＤメモリー領域
１２４ チャンネル
１２５ チャンネルストップ
１２６ コンタクトポイント
１２７ 画素の中央の水平チャンネルストップ
１２８ Ｚ型電極の立ち上がり部（上辺と下辺の繋ぎ部分）
１２９、１３０、１３１、１３２ 第１、第２、第３、第４相駆動電極のためのコンタクトポイント
１３３、１３４、１３５、１３６ 第１、第２、第３、第４相駆動電圧送付のための金属バスライン
１３８ ３相駆動ＣＣＤでメモリー部を作る場合の第１相電極のコンタクト
１４０、１４１、１４２ ３相駆動ＣＣＤでメモリー部を作る場合の第１、第２、第３相電極
１４３、１４４、１４５ ３相駆動ＣＣＤでメモリー部を作る場合の第１、第２、第３相金属配線
【技術分野】
【０００１】
再現性のある高速度現象で、１回の撮影では速度に対応した十分な光量が得られない場合の撮影に好適である。
【背景技術】
【０００２】
本発明の発明者らは「映像信号積算素子（Ｉｍａｇｅ Ｓｉｇｎａｌ Ａｃｃｕｍｕｌａｔｉｏｎ Ｓｅｎｓｏｒ、以下「ＩＳＡＳ」と呼ぶ）」を発案した（非特許文献１）。ＩＳＡＳの２行２列の４個の画素１００を図１に示している。
【０００３】
【非特許文献１】Ｔａｋｅｈａｒｕ Ｇｏｊｉ Ｅｔｏｈ，Ｄａｏ Ｖｕ Ｔｒｕｏｎｇ Ｓｏｎ，Ｔｏｓｈｉａｋｉ Ｋｏｉｋｅ Ａｋｉｎｏ，Ｔｏｓｈｉｒｏ Ａｋｉｎｏ，Ｋｅｎｊｉ Ｎｉｓｈｉ，Ｍａｓａｔｏｓｈｉ Ｋｕｒｅｔａ，Ｍａｓａｔｏｓｈｉ Ａｒａｉ，Ｕｌｔｒａ−ｈｉｇｈ−Ｓｐｅｅｄ Ｉｍａｇｅ Ｓｉｇｎａｌ Ａｃｃｕｍｕｌａｔｉｏｎ Ｓｅｎｓｏｒ，Ｓｅｎｓｏｒｓ，ＩＳＳＮ １４２４−８２２０，Ｖｏｌ．１０，４１００−４１１３，２０１０．
【０００４】
ＩＳＡＳでは全画素の画素内に、撮影した多数の連続画像信号をその場記録するために、アナログメモリーとして使うＣＣＤを折りたたんで作り込んでいる。全画素で一斉にこのメモリーＣＣＤに画像信号を並列記録するので、究極の超高速度撮像素子を作ることができる。これについて説明する。
【０００５】
この撮像素子は裏面照射型である。裏面に入射した光により生成した光電子が、表側に作られた各画素回路の電荷収集ゲート１０１に集まる。これが信号電荷（画像信号）となる。ここからインプットゲート１０２を通して、ＣＣＤ１０３のインプットゲートに隣接するＣＣＤエレメント１０４に送られる。ＣＣＤ１０３がアナログのＣＣＤメモリーである。
【０００６】
次の時間ステップでは、ＣＣＤ上の信号電荷は下方へ１ＣＣＤエレメントだけ移動すると同時に、その時間ステップで生成した２番目の信号電荷がインプットゲートに隣接するＣＣＤエレメントに送られる。
【０００７】
これを繰り返すと、図１の例では折りたたまれたＣＣＤエレメントの数は８６であるから、連続的に撮影された８６個の画像信号が各画素内で全画素一斉にその場記録される。すなわち８６フレーム分の連続画像が撮影できる。
【０００８】
このときインプットゲートに隣接するＣＣＤエレメントがＣＣＤメモリーの始端１０４となり、その直上のＣＣＤエレメントが末端１０５となる。このとき末端エレメントに１枚目の画像信号が記録されており、始端エレメントには最後の８６枚目の画像信号が記録されている。
【０００９】
次に積算機能について説明する。１度目の撮影が終わった後、この撮像素子から画像信号を呼び出さないで、そのまま２度目の撮影を開始する。２度目の撮影の最初の画像信号が始端エレメント１０４に入るとき、１度目の撮影の最初の画像信号が末端エレメント１０５から始端エレメント１０４に降りてくる。これにより１度目と２度目の撮影における１フレーム目の画像信号が始端エレメント１０４で自動的に加算されて記録される。この過程を８６回繰り返す。これにより２回の撮影で得られた８６フレーム分の画像信号が加算されて記録される。さらに３度目、４度目と撮影を継続すれば、撮影回数分だけ加算された８６フレーム分の画像信号が記録される。
【００１０】
その後、記録された画像信号が１回の読み出し操作で撮像素子から外部のバッファメモリーに読み出され、連続した映像として再生される。
【００１１】
全画素がその周辺にその場記録（Ｉｎ−ｓｉｔｕ Ｓｔｏｒａｇｅ）のためのＣＣＤメモリーを持っているという点で、ＩＳＡＳは、本発明の発明者らが発明した「画素周辺記録型撮像素子（Ｉｎ−ｓｉｔｕ Ｓｔｏｒａｇｅ Ｉｍａｇｅ Ｓｅｎｏｒ、以下「ＩＳＩＳ」と呼ぶ）」と同じである（特許文献１、非特許文献２、図２参照）。これにより最高１００万フレーム／秒の撮影速度を持つビデオカメラの開発に成功した。図２に示すように既に発明したＩＳＩＳでは折り畳みＣＣＤではなく、「斜行直線ＣＣＤ（Ｓｌａｎｔｅｄ Ｌｉｎｅａｒ ＣＣＤ）１０６」を画素周辺記録デバイスとして用いた。したがってこの素子を以後ＳＬ−ＩＳＩＳと呼ぶ。
【００１２】
ＩＳＡＳは、その場記録のためのＣＣＤを折りたたんで画素内に入れているという点ではＩＳＩＳの一種である。ＣＣＤメモリーの始端と末端の要素が直接接続されていることに特徴がある。
【００１３】
【特許文献１】出願番号２００１−９２３１３、武藤秀樹、江藤剛治、高速撮像素子及び高速撮影装置
【００１４】
【非特許文献２】Ｅｔｏｈ，Ｔ．Ｇ．，Ｐｏｇｇｅｍｍａｎ，Ｄ．，Ｋｒｅｉｄｅｒ，Ｇ．，Ｍｕｔｏｈ，Ｈ．，Ｔｈｅｕｗｉｓｓｅｎ，Ａ．Ｊ．Ｐ．，Ｒｕｃｋｅｌｓｈａｕｓｅｎ，Ａ．，Ｋｏｎｄｏ，Ｙ．，Ｍａｒｕｎｏ，Ｈ．，Ｔａｋｕｂｏ，Ｋ．，Ｓｏｙａ，Ｈ．，Ｔａｋｅｈａｒａ，Ｋ．，Ｏｋｉｎａｋａ，Ｔ．，Ｔａｋａｎｏ，Ｙ．，Ａｎ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｈｉｃｈ ｃａｐｔｕｒｅｓ １００ ｃｏｎｓｅｃｕｔｉｖｅ ｆｒａｍｅｓ ａｔ １，０００，０００ｆｒａｍｅ／ｓ．ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，２００３，Ｖｏｌ．５０，ｐｐ．１４４−１５１．
【００１５】
ＩＳＡＳの特徴である多数回の撮影で得られた画像信号を加算するという方法は、通常のビデオカメラでも、再現性の高い現象を厳しい光量不足の条件下で撮影する場合に対して使われてきた。たとえば脳科学の実験で、同じ場所を刺激すれば、刺激は脳表面を同じように伝わる。これを映像として捉える場合には、微弱な蛍光を高速で撮影する必要がある。繰り返し撮影し、映像データを加算することにより刺激の伝播を可視化することができる。
【００１６】
このような場合、これまでは同じ現象を多数回繰り返し撮影し、各回の撮影の都度画像信号を撮像素子外に読み出し、ＡＤコンバータでデジタル化し、外部のメモリー（バッファメモリー）に記録して、加算していた。これにより、読み出し信号レベルＳは加算回数に比例して増大する。ただし、読み出しの度ごとに読み出しノイズ（離散化ノイズ含む）も信号に加算される。しかし読み出しノイズのレベルＮは加算回数の平方根に比例して増大するので、ＳＮ比は加算回数の平方根に比例して改善する。したがって１回の撮影実験では、信号レベルが読み出し雑音レベルに比べて十分大きくない場合でも、繰り返し実験により意味のある変化を、積算された信号から検出することができる。
【００１７】
ビデオ撮影システムの最も大きなノイズ源は読み出しノイズである。とくに並列高速読み出しを使う通常の高速度ビデオカメラでは、撮影速度が速いほど読み出し速度も速くなり、読み出しノイズが高くなる。
【００１８】
これに対して、ＣＣＤメモリーによる画素内映像信号積算方式を用い、冷却することにより、ほぼノイズレスで信号積算することができる。さらに、画素内映像信号積算方式では、読み出しノイズの介入はただ１度の読み出し時のみである。しかも撮影後、ゆっくりと読み出すことができるので、読み出しノイズは撮影速度に無関係に低くできる。これらの相乗効果で、ＣＣＤメモリーによる画素内積算するＩＳＡＳでは、高速連続読み出し素子に比べて、読み出しノイズを激減させることができ、ＳＮ比を劇的に改善することができる。
【００１９】
このように、ＩＳＡＳはＩＳＩＳの一種であるが、映像信号積算機能という科学技術計測においては非常に有効な特徴を持つ。
【００２０】
ただしＳＬ−ＩＳＩＳの直線ＣＣＤメモリーは、これ以上単純化できない最も単純なＣＣＤメモリー構造である。基本性能は単純な構造ほど良い。したがって映像信号積算機能が不要な場合にはＳＬ−ＩＳＩＳはＩＳＡＳより優れている。
【００２１】
ＳＬ−ＩＳＩＳとＩＳＡＳに共通の課題として、各画素に対して多数のメモリー要素を作り込むので、画素サイズが大きくなり、同じ受光面積に対しては、画素数が少なくなるという課題がある。１画素当たりに作り込むメモリー要素の数を減らせば画素サイズが小さくなるが連続撮影枚数が少なくなる。すなわち、画素数と連続撮影枚数が競合する。
【００２２】
ＩＳＡＳでは、ＣＣＤを無理なく折りたたむ技術の開発が必要になる。２相駆動ＣＣＤであれば簡単に折り畳むことができる（非特許文献１参照）。しかし２相駆動ＣＣＤは取り扱い信号容量が低い。取り扱い信号容量の大きい４相駆動ＣＣＤでは、図３（ａ）に示すように、ＣＣＤ上の隣接する駆動電極をチャンネルストップ１１１上で交差させることで、隣接するＣＣＤ上の転送方向を逆向きにすることができる。
【００２３】
図３（ａ）では、４相駆動の４つの電極Ａ１、Ａ２、Ａ３、Ａ４（１０７から１１０）が示されている。チャンネルストップ１１１上でＡ１とＡ２、Ａ３とＡ４を交差させると、転送方向が逆向きとなる。
【００２４】
図１と図３の関係について補足する。図３は図１のＣＣＤメモリー部の拡大図である。図１では１個のＣＣＤメモリーエレメントが１個の小さな枠で示されている。４相駆動ＣＣＤの１エレメントは、チャンネル上の４個の連続する電極で構成される。したがって図１の１個のＣＣＤエレメントは、図３の連続する４個の電極からなる。
【００２５】
３相駆動でも、３つの電極のうち、隣り合う２つを交差させることで隣接するＣＣＤの転送方向を逆向きにすることができる。
【００２６】
また、図３（ｂ）に示すように、隣接するＣＣＤ間のチャンネルストップ１１２を１電極分取り除いて水平の転送路１１３とし、その下に水平方向にチャンネルストップ１１４を置くとともに、このチャンネルストップ上で隣接する電極１１５、１１６を交差させることにより、ＣＣＤを折り曲げ、信号電荷を水平方向に転送して、下向きの転送方向のＣＣＤから、上向きの転送方向のＣＣＤに信号電荷の転送方向を１８０°転向させることができる。このようにしてＣＣＤを無理なく折りたたむことができる。
【００２７】
水平方向で見ると、チャンネルストップを挟んで上のＣＣＤでは左向きに、下のＣＣＤでは右向きに信号が転送される。すなわち水平方向にも逆方向の信号転送になっている。
【００２８】
本発明との関係で重要な点を指摘する。図３（ａ）、図３（ｂ）に示すＩＳＡＳの電極構造では、チャンネルストップ上で電極が交差しているので、この部分で上下に重なった２層の電極を用いなければならない。後術するが、この点を改善することが本発明の主目的である。
【００２９】
最近は微細ＣＭＯＳ加工技術により、１層の多結晶シリコン（以後「ポリシリコン」と呼ぶ）のエッチングにより、０．２ミクロン程度のギャップを作り、電極を電気的に分離することによりＣＣＤを作ることができる。ギャップの幅については最大０．４ミクロンが限界であることが示されている（非特許文献３）。
【００３０】
【非特許文献３】Ｐ．Ｒ．Ｒａｏ，Ｘ．Ｗａｎｇ，Ａ．Ｊ．Ｐ．Ｔｈｅｕｗｉｓｓｅｎ，ＣＣＤ ｓｔｒｕｃｔｕｒｅｓ ｉｍｐｌｅｍｅｎｔｅｄ ｉｎ ｓｔａｎｄａｒｄ ０．１８μｍ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．４４，Ｎｏ．８，１０ Ａｐｒｉｌ ２００８．
【００３１】
ギャップの幅が０．２ミクロン程度以下であれば問題なく転送することができる。０．３ミクロン程度でもプロセスのばらつきが少なければ問題ない。また、もう少しデザインルールが大きい古いプロセスであって、ギャップが０．４ミクロン程度であっても、ギャップに適切な濃度の不純物をドープすることにより、ポテンシャルの凹部を浅くすることによりＣＣＤを作ることができる。
【００３２】
微細ＣＭＯＳプロセスでは電極としてポリシリコンのかわりに金属ケイ化物（以後「シリサイド」と呼ぶ）を用いることが多いが、この場合も同様である。以下、ポリシリコン電極の場合を例として説明するが、シリサイドを用いる場合の説明も含んでいることにする。
【００３３】
微細ＣＭＯＳプロセスを使うことによりＣＣＤメモリー要素のサイズを小さくし、同じ連続撮影枚数に対しては画素サイズを小さくすることができる。これにより画素数と連続撮影枚数の競合関係を緩和することができる。
【００３４】
また機能性ＣＭＯＳ回路を撮像素子の受光面内、もしくは受光面外に作り込むことにより、純ＣＣＤ撮像素子では作れない様々の機能、例えば列並列ＡＤコンバータによる高速度読み出し機能等を持つ素子を作ることができる。
【００３５】
ただし最近の微細ＣＭＯＳプロセスでは、ポリシリコン層は１層である。その上に多くの金属層が乗る構造となっている。電極は加工が容易なポリシリコンで作ることが多い。図３の電極の交差部を作るには２層のポリシリコン層が必要である。ポリシリコン層が１層の微細ＣＭＯＳプロセスで、図３の折り畳みＣＣＤを作ることはできない。
【００３６】
図１のＩＳＡＳ、図２のＩＳＩＳでは、各画素のメモリーだけでなく、撮影後の信号の読み出し時にも、垂直読み出しＣＣＤ１１７、１１８を使って信号を受光面外に置かれた水平読み出しＣＣＤ１１９、１２０に読み出し、さらに読み出しアンプ１２１、１２２まで転送している。ＣＣＤを使うとノイズは少ないが、信号を順次手渡しで送るので、受光面内の一番調べたい領域の信号だけを高速で読み出す等の柔軟な信号読み出し機能を作り込むことが難しい。
【００３７】
最近のＣＭＯＳ撮像素子では、各画素で得られた画像信号を、ＣＭＯＳ読み出しに付随するノイズレベル以上になるように増幅してから読み出し回路に転送することにより、低ノイズと柔軟な信号読み出しの両方を実現することができる。
【００３８】
ＣＣＤを一切使わず、画素内メモリー部もＣＭＯＳ構造とし、多数のキャパシタをメモリーとし、電荷収集ゲートからＣＭＯＳスイッチで画像信号を順次キャパシタに送る方法もある。ＣＭＯＳキャパシタに信号を送るときにトランジスターで発生するノイズに対してＳＮ比を上げるためには、信号を増幅してからキャパシタに送る必要がある。そうすると画素内メモリーとして使うキャパシタのサイズが大きくなる。したがって同じフレーム数（画素内メモリーエレメントの数）を確保しようとすれば、画素内メモリー領域のサイズが大きくなるので画素サイズが大きくなる。したがって画素内メモリーはＣＣＤにする方が有利である。撮影後の信号の読み出し時には、信号は撮像素子外に読み出され、空間的に十分余裕のある外部のバッファメモリーに記録されるので、増幅してから読み出せば良い。
【００３９】
ＣＭＯＳ読み出し回路については多くの書物で解説されている。またＩＳＡＳにおけるＣＣＤメモリーとＣＭＯＳ読み出し回路の配置については、非特許文献１にも例が示されている。
【発明の開示】
【発明が解決しようとする課題】
【００４０】
既に述べてきたように、折り畳みＣＣＤをメモリーとするＩＳＡＳには以下の課題がある。
【００４１】
画素サイズが大きいので、画素数が一般の撮像素子に比べて小さくなる。また同じ受光面積に対しては、画素数を大きくすると連続撮影枚数が少なくなる。微細ＣＭＯＳプロセスで画素内ＣＣＤメモリーを作るとこの課題はある程度緩和される。しかし信号転送容量の大きい３相駆動ＣＣＤや４相駆動ＣＣＤをメモリーとするＩＳＡＳを作るには、電極を交差させる必要があった。しかし微細ＣＭＯＳプロセスでは微細加工が容易なポリシリコン層は１層しか提供されていないので、２層ポリシリコン電極を用いて電極を交差させることができない。
【００４２】
以上より、微細ＣＭＯＳプロセスで提供されている１層のポリシリコン（またはシリサイド）電極を用いて、電気的に見て実質的に電極が交差していることと同じ効果を持つ３相もしくは４相駆動の折り畳みＣＣＤを作る技術を提供することが課題である。これにより、折り畳みＣＣＤを画素内メモリーとするＩＳＡＳを微細ＣＭＯＳプロセスで作ることができ、同じ受光面積に対しては、画素数が同じであれば連続撮影枚数を増加させることができ、同じ連続撮影枚数であれば画素数を増やすことができる。
【００４３】
また読み出しをＣＭＯＳ回路にすることができるので、ＣＣＤを画素内メモリーとし、読み出しをＣＭＯＳ回路とする、低ノイズ（ＣＣＤメモリー）と柔軟な読み出し機能（ＣＭＯＳ読み出し）を備えた超高速度撮像素子を提供することができる。
【課題を解決するための手段】
【００４４】
電荷結合素子（以下ＣＣＤと呼ぶ）であって、チャンネルストップで隔てられて隣接する２本の転送路のそれぞれの上に、転送路の延在方向に０．４ミクロン以下の距離を隔てて配置されている２個の電極の組を少なくとも一組備え、該２個の電極のうち、第１の電極は、第２の転送路上では第１の転送路上で第２の電極が置かれている位置に置かれ、第２の電極は、第２の転送路上では第１の転送路上で第１の電極が置かれている位置に置かれており、かつ第１の電極はチャンネルストップ上で接続しており、一方、第２の電極は第１の電極の接続部により隔てられていることを特徴とするとともに、該第１の電極と第２の電極がともに絶縁層の直上に配置された第１の導電層からなることを特徴とするＣＣＤにより、 微細ＬＳＩで一般的に使われている微細加工の容易なポリシリコン等からなる第１の導電層をエッチングするだけで、０．４ミクロン以下のギャップを持つ第１の電極と第２の電極を同時に作成することにより、２層のポリシリコン等を使うことなく電荷転送可能な滑らかな電位分布を持つＣＣＤを作ることができ、第１電極と第２電極がチャンネルストップ上で交互に入れ替わる位置にある（いわゆる千鳥配置になっている）ことにより、隣接する転送路上ではＣＣＤの転送方向が逆になっており、これによりＣＣＤを無駄なスペースなく折りたたんで画素の中に配置し、こうして折りたたんで作成したメモリーＣＣＤの始端と末端を接合することにより、撮像素子内で映像信号積算ができるので、再現性の高い現象に対して、微弱光下でも非常に高いＳＮ比で撮影できる超高速映像信号積算素子を提供する。
【００５５】
辺ＡＢと辺ＤＣが平行の平行四辺形ＡＢＣＤと合同の平行四辺形Ａ’Ｂ’Ｃ’Ｄ’を、平行四辺形ＡＢＣＤの位置から、該２個の並行四辺形が重ならない位置までＤからＡに向かう方向に平行移動し、線分Ａ’Ｄ’を延長した直線が辺ＡＢと交点Ｅを持つという条件を満たす範囲でＡからＢに向かう方向に平行移動し、線分ＣＢを延長した直線と辺Ｄ’Ｃ’の交点をＥ’とするとき、ＡＥＡ’Ｂ’Ｃ’Ｅ’ＣＤで囲まれる８辺形と類似の形状を持つ電極を少なくとも１個備えるＣＣＤにより、
この電極を隣接する転送路と直角方向に重ならないように多数配置することにより、隣接する転送路上で電荷の転送方向が列または行ごとに交互に変わるＣＣＤの電極配置に無駄がなくなり、電極密度を高くすることができ、これにより、より高画素の映像信号積算素子を提供する。
【００５６】
この場合、各電極形状はステップ状になる。この場合、ステップの立ち上がり部分は垂直とは限らない。例えば負の角度であればＺ型となる。またステップが立ち下がりであれば逆Ｚ型となる。
【００５７】
この技術を水平方向の転送に適用することにより、転送方向を１８０度に近い角度で転換することができる。
【００５８】
さらに、各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントがチャンネルストップ上に配置されていることを特徴とするＣＣＤにより、
転送路上にコンタクトポイントを作ることによるダメージや、ショットキー効果による駆動電圧のシフトなどによる信号の不完全転送のリスクが減る。
【００５９】
電極形状がステップ型であるので、立ち上がり、もしくは立ち下がり部をチャンネルストップと一致させ、水平部がチャンネル上になるように配置すると、立ち上がり部（立ち下がり部）にコンタクトポイントを置くことができる。
【００６０】
さらに各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントが、電極１個につき２個以上配置されていることを特徴とするＣＣＤにより、コンタクト不良の確率が無視できる程度に小さい素子を提供する。
【００６１】
通常の電極形状のように、水平の１枚の電極があり、これとチャンネルストップの交点にコンタクトポイントを作る場合は、１個の交点に２個のコンタクトポイントを作ることは難しい。本発明の場合は、ステップ型の電極の、縦に長い立ち上がり部（立ち下がり部）にコンタクトポイントを作るので、２個のコンタクトポイントを作るのは容易である。
【００６２】
該電極は通常多結晶シリコンまたは金属ケイ化物からなる。
【００６３】
さらに、受光面外部から電極に駆動電圧を送付する金属線が、ＣＣＤピッチを周期とする周期的に屈曲する形状であることを特徴とするＣＣＤにより、本発明の電極配置に対して、１層の金属配線で駆動電圧を送ることができる。
【００６４】
本発明の撮像素子を備える撮影装置により、再現性の強い現象に対し、非常に弱い照明条件でも超高速連続撮影でき、かつ多画素の撮像素子、およびこれを用いた高速撮影装置を提供する。
【実施例】
【第１実施例】
【００６５】
ＣＣＤの駆動原理については多くの書物で解説されているのでここでの説明は割愛する。またＣＣＤをメモリーとするＩＳＩＳやＩＳＡＳの駆動方法等は特許文献１等で詳述している。したがって本実施例の説明では、本特許の新規性を示すための折り畳みＣＣＤの電極構造、配線構造について説明する。
【００６６】
本発明のＩＳＡＳの第１実施例の平面図を図４〜図１０に示す。本実施例のメモリーＣＣＤは４相駆動である。これらの図は、図１のＩＳＡＳの平面図におけるＣＣＤメモリー領域のみを拡大して示している。
【００６７】
まず通常の撮像素子プロセスと同様に、基盤への注入によりｐ−ｗｅｌｌを作り、その中にＣＣＤチャンネル、チャンネルストップを形成する。図４はこうして作ったチャンネル１２４とチャンネルストップ１２５である。
【００６８】
その後、基盤表面の酸化により絶縁膜を作り、その上にポリシリコン層を載せる。これをエッチングして図５に示す電極を作る。こうして１層のポリシリコンで４層駆動のための４種類の電極Ａ１、Ａ２、Ａ３、Ａ４（１０７、１０８、１０９、１１０）を作る。この場合、各電極は逆Ｚ字状である。図５にはコンタクトポイント１２６も示されている。以下、詳しく説明する。
【００６９】
図６は図４、図５のＣＣＤメモリーのうち、画素の中央の水平チャンネルストップ１２７に沿う方向転換部のチャンネルとチャンネルストップの拡大図である。
【００７０】
この上に図７の電極が乗る。図６と図７を重ねて示したものが図８である。このようにすると、一層のポリシリコン電極で図３（ｂ）に示す転送方向転換を実現できる。
【００７１】
各電極の左辺（上辺）と右辺（下辺）を結ぶ立ち下がり部１２８はチャンネルストップ１２５上に位置している。また幅の狭い横長の長方形の通常のＣＣＤ電極と異なり、立ち上がり部の長さが長いので、この部分に縦に２個が１組になったコンタクトポイントを作った。
【００７２】
ここで１本のチャンネルストップに注目すると、その上のコンタクトポイントは、２個を１組として、第１相駆動電極用１２９、第３相駆動電極用１３１、第１相駆動電極用、第３相駆動電極用というように交互に並んでいる。隣のチャンネルストップ上では、第２相駆動電極用１３０、第４相駆動電極用１３２、第２相駆動電極用、第４相駆動電極用というように交互に並んでいる。
【００７３】
これらのコンタクトポイントを通して、金属バスラインから受光面内の電極に駆動電圧を送付する。コンタクトポイントが交互に並んでいるために、図９、図１０に示す第１相から第４相までのＡ１、Ａ２、Ａ３、Ａ４電極の駆動電圧送付用の金属バスライン１３３、１３４、１３５、１３６は、ＣＣＤピッチを周期として屈曲、または波状になっている。この形状は一見複雑に見えるが、このことにより、１層の金属配線により４相全ての駆動電圧を送ることができる。
【００７４】
また金属バスラインは１層で良いので、上層の金属層は、金属バスラインに低抵抗で駆動電圧を送るための太いバスラインや、各画素からの信号読み出しのための金属配線等に当てることができる。
【第２実施例】
【００７５】
図１１〜図１４の電極構造は、３相駆動ＣＣＤでＣＣＤメモリー部を作った場合を示している。この場合第１電極のコンタクトポイント１３９をチャンネル上に置いた。これにより、チャンネルへのダメージおよびショットキー効果による駆動電圧のバイアスのリスクはあるが、金属配線構造は単純化できる。
【００７６】
第１相電極１４２がＺ型ではなく、通常の幅の狭い長方形であるので、縦方向にはコンタクトポイント１３９を１個しか作れない。しかし第２相電極１４０と第３相電極１４２が切れ切れになっているのに対し、第１相電極は横につながっているので、飛び飛びに多数のコンタクトポイントを持っている。したがってコンタクトポイントがつながらないリスクはない。
【００７７】
図１４に示すように金属配線１４２、１４３、１４４が１層で全て直線になっていることは歩留まり率を上げる上で大きな効果がある。
【その他の実施例】
【００７８】
本発明の電極と金属線の配置については他にも様々な配置がある。たとえば金属バスラインは水平方向に配置しても良い。
【００７９】
１組の電極の一方が連続ステップ型（パルス型）で、他の一方が、チャンネル上だけに置かれた切れ切れの台形電極でも良い。この場合は、切れ切れの電極の方は、金属層でブリッジして電気的に接合する必要がある。この場合は、ポリシリコン層は１層だけであるが、ブリッジのための層と、駆動電圧を送るための層と併せて、最低２層の金属層が必要である。
【００８０】
また２層の金属層によるバスラインから電極に駆動電圧を送る場合は、上層の金属層からは、下層の金属配線の間を縫って、しかも下層の金属層を利用して駆動電圧を送る必要がある。したがって立体構造が複雑になるとともに、上層の金属層から駆動電圧を受ける電極と、下層の金属層から駆動電圧を受ける電極との間の電気的バランスが悪くなる。
【図面の簡単な説明】
【００８１】
【図１】２行×２列の映像信号積算素子（ＩＳＡＳ）の画素
【図２】３行×３列の斜行直線画素周辺記録型撮像素子（ＩＳＩＳ）
【図３】転送方向転換のための交差する電極ペアを持つ４相駆動ＣＣＤ
【図４】ＩＳＡＳの１画素のＣＣＤメモリー部のチャンネルとチャンネルストップ（４相駆動）
【図５】ＩＳＡＳの１画素のＣＣＤメモリー部の電極形状と配置（４相駆動）
【図６】ＣＣＤメモリー部のチャンネルとチャンネルストップの拡大図（４相駆動）
【図７】ＣＣＤメモリー部の電極とコンタクトポイント（４相駆動）
【図８】ＣＣＤメモリー部のチャンネル、チャンネルストップ、電極とコンタクトポイント（４相駆動）
【図９】ＣＣＤメモリー部の金属バスライン（４相駆動）
【図１０】ＣＣＤメモリー部の電極、コンタクトポイントと金属配線（４相駆動）
【図１１】ＣＣＤメモリー部のチャンネルとチャンネルストップの拡大図（３相駆動）
【図１２】ＣＣＤメモリー部の電極とコンタクトポイント（３相駆動）
【図１３】ＣＣＤメモリー部のチャンネル、チャンネルストップ、電極とコンタクトポイント（３相駆動）
【図１４】ＣＣＤメモリー部の電極、コンタクトポイントと金属配線（３相駆動）
【符号の説明】
【００８２】
１００ ＩＳＡＳの画素
１０１ 電荷収集ゲート
１０２ インプットゲート
１０３ ＣＣＤメモリー
１０４ ＣＣＤメモリーの始端（インプットゲートに隣接するＣＣＤエレメント）
１０５ ＣＣＤメモリーの末端
１０６ 斜行直線ＣＣＤ
１０７、１０８、１０９、１１０ ４相駆動ＣＣＤの４つの電極Ａ１、Ａ２、Ａ３、Ａ４
１１１、１１２ チャンネルストップ
１１３ ＣＣＤの方向転換のための局所水平転送路
１１４ 水平のチャンネルストップ
１１５、１１６ 交差する電極
１１７、１１８ 垂直読み出しＣＣＤ
１１９、１２０ 水平読み出しＣＣＤ
１２１、１２２ 読み出しアンプ
１２３ ＩＳＡＳのＣＣＤメモリー領域
１２４ チャンネル
１２５ チャンネルストップ
１２６ コンタクトポイント
１２７ 画素の中央の水平チャンネルストップ
１２８ Ｚ型電極の立ち上がり部（上辺と下辺の繋ぎ部分）
１２９、１３０、１３１、１３２ 第１、第２、第３、第４相駆動電極のためのコンタクトポイント
１３３、１３４、１３５、１３６ 第１、第２、第３、第４相駆動電圧送付のための金属バスライン
１３８ ３相駆動ＣＣＤでメモリー部を作る場合の第１相電極のコンタクト
１４０、１４１、１４２ ３相駆動ＣＣＤでメモリー部を作る場合の第１、第２、第３相電極
１４３、１４４、１４５ ３相駆動ＣＣＤでメモリー部を作る場合の第１、第２、第３相金属配線
【特許請求の範囲】
【請求項１】
電荷結合素子（以下ＣＣＤと呼ぶ）であって、チャンネルストップで隔てられて隣接する２本の転送路のそれぞれの上に、転送路の延在方向に０．４ミクロン以下の距離を隔てて配置されている２個の電極の組を少なくとも一組備え、該２個の電極のうち、第１の電極は、第２の転送路上では第１の転送路上で第２の電極が置かれている位置に置かれ、第２の電極は、第２の転送路上では第１の転送路上で第１の電極が置かれている位置に置かれており、かつ第１の電極はチャンネルストップ上で接続しており、一方、第２の電極は第１の電極の接続部により隔てられていることを特徴とするとともに、該第１の電極と第２の電極がともに絶縁層の直上に配置された第１の導電層からなることを特徴とするＣＣＤ。
【請求項２】
辺ＡＢと辺ＤＣが平行の平行四辺形ＡＢＣＤと合同の平行四辺形Ａ’Ｂ’Ｃ’Ｄ’を、平行四辺形ＡＢＣＤの位置から、該２個の並行四辺形が重ならない位置までＤからＡに向かう方向に平行移動し、線分Ａ’Ｄ’を延長した直線がＡＢと交点Ｅを持つという条件を満たす範囲でＡからＢに向かう方向に平行移動し、線分ＣＢを延長した直線と辺Ｄ’Ｃ’の交点をＥ’とするとき、ＡＥＡ’Ｂ’Ｃ’Ｅ’ＣＤで囲まれる８辺形と類似の形状を持つ電極を少なくとも１個備えるＣＣＤ。
【請求項３】
請求項２のＣＣＤであって、各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントがチャンネルストップ上に配置されていることを特徴とするＣＣＤ。
【請求項４】
請求項２のＣＣＤであって、各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントが、電極１個につき２個以上配置されていることを特徴とするＣＣＤ。
【請求項５】
請求項１から請求項４までのいずれかを満たすＣＣＤであって、該電極が多結晶シリコンまたは金属ケイ化物からなることを特徴とするＣＣＤ。
【請求項６】
請求項１から請求項５までのいずれかを満たすＣＣＤであって、１８０度に近い角度で屈曲する部分を備えるＣＣＤ。
【請求項７】
請求項１から請求項６までのいずれかを満たすＣＣＤであって、受光面外部から電極に駆動電圧を送付する金属線が、ＣＣＤピッチを周期とする周期的に屈曲する形状であることを特徴とするＣＣＤ。
【請求項８】
請求項１から請求項７までのいずれかを満たすＣＣＤであって、先端と末端が接合していることを特徴とするＣＣＤ。
【請求項９】
請求項１から請求項８のいずれかのＣＣＤを備える撮像素子。
【請求項１０】
請求項９の撮像素子を備える撮影装置。
【請求項１】
電荷結合素子（以下ＣＣＤと呼ぶ）であって、チャンネルストップで隔てられて隣接する２本の転送路のそれぞれの上に、転送路の延在方向に０．４ミクロン以下の距離を隔てて配置されている２個の電極の組を少なくとも一組備え、該２個の電極のうち、第１の電極は、第２の転送路上では第１の転送路上で第２の電極が置かれている位置に置かれ、第２の電極は、第２の転送路上では第１の転送路上で第１の電極が置かれている位置に置かれており、かつ第１の電極はチャンネルストップ上で接続しており、一方、第２の電極は第１の電極の接続部により隔てられていることを特徴とするとともに、該第１の電極と第２の電極がともに絶縁層の直上に配置された第１の導電層からなることを特徴とするＣＣＤ。
【請求項２】
辺ＡＢと辺ＤＣが平行の平行四辺形ＡＢＣＤと合同の平行四辺形Ａ’Ｂ’Ｃ’Ｄ’を、平行四辺形ＡＢＣＤの位置から、該２個の並行四辺形が重ならない位置までＤからＡに向かう方向に平行移動し、線分Ａ’Ｄ’を延長した直線がＡＢと交点Ｅを持つという条件を満たす範囲でＡからＢに向かう方向に平行移動し、線分ＣＢを延長した直線と辺Ｄ’Ｃ’の交点をＥ’とするとき、ＡＥＡ’Ｂ’Ｃ’Ｅ’ＣＤで囲まれる８辺形と類似の形状を持つ電極を少なくとも１個備えるＣＣＤ。
【請求項３】
請求項２のＣＣＤであって、各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントがチャンネルストップ上に配置されていることを特徴とするＣＣＤ。
【請求項４】
請求項２のＣＣＤであって、各電極と、該電極に駆動電圧を送付するための上部の金属線とのコンタクトポイントが、電極１個につき２個以上配置されていることを特徴とするＣＣＤ。
【請求項５】
請求項１から請求項４までのいずれかを満たすＣＣＤであって、該電極が多結晶シリコンまたは金属ケイ化物からなることを特徴とするＣＣＤ。
【請求項６】
請求項１から請求項５までのいずれかを満たすＣＣＤであって、１８０度に近い角度で屈曲する部分を備えるＣＣＤ。
【請求項７】
請求項１から請求項６までのいずれかを満たすＣＣＤであって、受光面外部から電極に駆動電圧を送付する金属線が、ＣＣＤピッチを周期とする周期的に屈曲する形状であることを特徴とするＣＣＤ。
【請求項８】
請求項１から請求項７までのいずれかを満たすＣＣＤであって、先端と末端が接合していることを特徴とするＣＣＤ。
【請求項９】
請求項１から請求項８のいずれかのＣＣＤを備える撮像素子。
【請求項１０】
請求項９の撮像素子を備える撮影装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−２５８９０６（Ｐ２０１１−２５８９０６Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１０−１４６８５６（Ｐ２０１０−１４６８５６）
【出願日】平成２２年６月１０日（２０１０．６．１０）
【出願人】（０００１２５３４７）学校法人近畿大学 (389)
【出願人】（３９０００５１６４）株式会社フォトロン (18)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２２年６月１０日（２０１０．６．１０）
【出願人】（０００１２５３４７）学校法人近畿大学 (389)
【出願人】（３９０００５１６４）株式会社フォトロン (18)
【Ｆターム（参考）】
[ Back to top ]