自動調整発振器
【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４、調整回路１５及びタイミング制御部を備えている。タイミング制御部から供給されたカウント開始信号に基づいてパルスカウンタ１２は、発振回路１１から出力される周波数ｆ０のパルス信号をカウントし、この間、出力信号Ｓ１を充電回路１３に供給する。充電回路１３は、出力信号Ｓ１が供給されている間、定電流減ＰＳ１とコンデンサＣ１とを接続し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。調整回路１５は、出力信号Ｓ１の出力が終了した場合の電圧Ｖ１が、高電位基準電圧ＶＨより高い場合には、周波数ｆ０を高くする調整値を発振回路１１に供給し、低電位基準電圧ＶＬより低い場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。
【解決手段】発振器１０は、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４、調整回路１５及びタイミング制御部を備えている。タイミング制御部から供給されたカウント開始信号に基づいてパルスカウンタ１２は、発振回路１１から出力される周波数ｆ０のパルス信号をカウントし、この間、出力信号Ｓ１を充電回路１３に供給する。充電回路１３は、出力信号Ｓ１が供給されている間、定電流減ＰＳ１とコンデンサＣ１とを接続し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。調整回路１５は、出力信号Ｓ１の出力が終了した場合の電圧Ｖ１が、高電位基準電圧ＶＨより高い場合には、周波数ｆ０を高くする調整値を発振回路１１に供給し、低電位基準電圧ＶＬより低い場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力する周波数を自動的に調整する自動調整発振器に関する。
【背景技術】
【０００２】
従来、ＲＣ発振器は、半導体製品において広く使われている。この理由は、安価なクロックソースであり、抵抗値及びキャパシタンスを変更することにより様々な周波数を発生できるという利点による。しかしながら、発振器を構成する回路内に発生する遅延が、発振周波数に影響を及ぼしてしまうという問題点があった。この遅延時間は、電源電圧、環境温度や製造プロセス等に依存する。このため、実際の使用では、低周波数や低精度のものに用途が限定されていた。
【０００３】
そこで、高精度で発振するＲＣ発振器が検討されている（例えば、特許文献１参照。）。この特許文献１に記載の発振器は、抵抗器及びキャパシタンスを用いており、抵抗値及びキャパシタンスで規定される時定数を有している。この発振器においては、従来と異なり、ＲＣ回路自体を周波数発生のために使用しない。この代わりに、ＲＣ時定数と他の発振回路を用いて発生させた周波数から生成した期間とを比較して、比較した結果に応じてＲＣ発振回路全体の周波数の自動調整を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第５５９４３８８号明細書（第１頁）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述した特許文献１に記載の発振器では、発振周波数を調整するための電圧信号を生成するチャージポンプが必要である。加えて、この発振器は、周波数を常に自動調整する構成になっているため、常に電力を消費することになる。
【０００６】
本発明は、上述した問題に鑑みてなされ、その目的は、効率的に出力周波数の精度を高くすることのできる自動調整発振器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、調整値に応じた周波数を出力する発振回路と、
前記発振回路からの出力信号を予め定められた回数までカウントし、カウントが終了するまで制御出力信号を出力するパルスカウンタと、前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、前記キャパシタの接続ノードの電圧と基準電圧との比較に応じた調整値を前記発振回路に供給する調整回路とを含むことを要旨とする。このため、発振回路が出力する周波数に応じた時間でキャパシタが充電され、この充電に応じて接続ノードの電圧が上昇する。発振回路は、この接続ノードの電圧と基準電圧との比較に応じた調整値に基づいて周波数を調整する。従って、キャパシタに接続された接続ノードの電圧から、発振器は周波数を自動的に調整することができるので、チャージポンプを用いずに、より高い精度の周波数を出力することができる。
【０００８】
本発明は、前記調整回路は、充電が終了したときの前記接続ノードの充電電圧と、この充電電圧の上限値を定める高電位基準電圧とを比較する第１比較器と、前記充電電圧と、この充電電圧の下限値を定める低電位基準電圧とを比較する第２比較器と、予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップ
ダウンカウンタとを備え、この調整用アップダウンカウンタは、前記充電電圧が前記低電位基準電圧より低い場合には、前記周波数を低くするために計数値を加算又は減算して計数値を更新し、前記充電電圧が前記高電位基準電圧より高い場合には、前記周波数を高くするために前記計数値を減算又は加算して計数値を更新することを要旨とする。このため、充電電圧が低電位基準電圧より低い場合及び高電位基準電圧より高い場合には、調整用カウンタは、充電電圧が低電位基準電圧〜高電位基準電圧になるまで計数値を更新し、この計数値に応じた調整値を発振回路に供給する。従って、充電電圧が低電位基準電圧〜高電位基準電圧の値になるまで周波数を自動的に調整することができるので、低電位基準電圧〜高電位基準電圧の値に応じて周波数の精度を任意に変更することができる。
【０００９】
本発明は、前記調整回路は、複数の比較器と、これら比較器からの出力信号に応じた調整値を供給するエンコーダとを備えたフラッシュ形アナログデジタルコンバータであり、前記各比較器の一方の入力端子には、充電が終了したときの前記接続ノードの充電電圧を供給し、前記各比較器の他方の入力端子には、低電位基準電圧と高電位基準電圧との中間値を供給したことを要旨とする。このため、基準電圧を分圧した電圧と充電電圧とを比較する複数の比較器の出力信号に応じた調整値をエンコーダは出力する。従って、複数の電圧値と接続ノードの電圧とを一度に比較することができるので、周波数を調整するためのより適切な調整値を発振回路に提供することができる。よって、短時間で、周波数を自動的に調整することができるので、周波数を迅速に出力することができる。
【００１０】
本発明は、調整値に応じた周波数を出力する発振回路と、前記発振回路からの出力信号を予め定められた回数までカウントし、カウントの終了を識別する終了識別信号と、前記カウントの開始から制御出力信号を出力するパルスカウンタと、前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、前記キャパシタの接続ノードの電圧が基準電圧以上になったことを識別する基準識別信号と、前記終了識別信号とを取得し、前記接続ノードの電圧が基準電圧以上になった時間と前記カウントが終了した時間との前後関係に応じた調整値を前記発振回路に供給する調整回路とを含むことを要旨とする。このため、パルスカウンタがカウントを開始してから、接続ノードの電圧が基準電圧以上になるまでの時間と、発振回路が出力する周波数に応じてカウントが終了した時間との前後関係に応じた調整値に基づいて、発振回路は周波数を調整する。従って、キャパシタに接続された接続ノードの電圧とパルスカウンタのカウント終了のタイミングに基づいて、発振器は周波数を自動的に調整することができるので、チャージポンプを用いずに、より高い精度の周波数を出力することができる。
【００１１】
本発明は、前記調整回路は、前記キャパシタの接続ノードの電圧と基準電圧とを比較する比較器と、予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、前記調整用アップダウンカウンタは、カウント終了を示す前記終了識別信号を前記パルスカウンタから受信するより前に、前記接続ノードの電圧が前記基準電圧より高いことを示す信号を前記比較器から取得した場合には、カウント終了を示す前記終了識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を前記比較器から取得するより前に、前記カウント終了を示す前記終了識別信号を前記パルスカウンタから受信した場合には、前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を取得するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを要旨とする。このため、一度の調整において、接続ノードの電圧が基準電圧より高くなるまでの時間と、カウントの終了までの時間との時間差におけるパルス信号の数が減算又は加算されて、計数値が更新される。発振回路は、更新された計数値に応じた調整値を取得する。従って、一度の比較で周波数を調整するためのより適切な調整値を発振回路に提供することができる。よって、短時
間で、周波数を自動的に調整することができるので、より高い精度の周波数を迅速に出力することができる。
【００１２】
本発明は、前記充電回路は、定電流源、スイッチ及びキャパシタが直列に接続されており、前記接続ノードは、前記スイッチと前記キャパシタとの接続ノードであり、前記スイッチは、前記制御出力信号が供給されているときには、前記定電流源と前記キャパシタとを接続して充電を行ない、前記制御出力信号の供給が停止されたときには、前記定電流源と前記キャパシタとを切断することを要旨とする。このため、定電流源を用いているので、キャパシタを比例的に充電することができる。従って、周波数を調整したときの時間に対して接続ノードの電圧をリニアに変更することができるので、周波数の調整をより簡単に行なうことができる。
【００１３】
本発明は、前記接続ノードには、前記パルスカウンタがカウントを開始する前に、前記接続ノードの電圧を、予め定めた初期値にするためのリセット回路を接続したことを要旨とする。このため、パルスカウンタがカウントを開始する前に、接続ノードの電圧は強制的に初期値電圧に設定される。従って、初期値電圧からキャパシタの充電が必ず開始されるので、周波数に応じた時間に応じて変化する接続ノードの電圧をより正確に検出することができ、より精度よく周波数を調整することができる。
【発明の効果】
【００１４】
本発明によれば、チャージポンプを用いずに、発振器は発振回路から出力される周波数を自動的に調整して、より高精度の周波数を出力することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態における自動調整発振器の構成を説明する回路図。
【図２】接続ノードの電圧が低電位基準電圧ＶＬより低いときの時間的変化を示す説明図であり、（ａ）は接続ノードの電圧、（ｂ）はデータ線の出力信号を示す。
【図３】接続ノードの電圧が高電位基準電圧ＶＨより高いときの時間的変化を示す説明図であり、（ａ）は接続ノードの電圧、（ｂ）はデータ線の出力信号を示す。
【図４】第２実施形態における自動調整発振器の構成を説明する回路図。
【図５】第３実施形態における自動調整発振器の構成を説明する回路図。
【発明を実施するための形態】
【００１６】
（第１実施形態）
以下、本発明を具体化した第１実施形態の発振器１０について図１〜図３を用いて説明する。
【００１７】
図１に示すように、本実施形態の発振器１０は、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４及び調整回路１５を備えている。この発振器１０は、発振回路１１の周波数ｆ０を調整する調整時に、図２及び図３に示すように、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２から構成される１サイクルを、調整期間が経過するまで繰り返して行なう。そして、発振器１０は、予め定めた調整期間が経過したときの周波数ｆ０を調整後の周波数として出力する。
【００１８】
この発振器１０には、タイミング制御部（図示せず）が設けられている。このタイミング制御部は、外部からの調整開始信号を取得した場合、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２を開始する信号を出力する。具体的には、タイミング制御部は、充電・保持期間Ｔ１になった場合にパルスカウンタ１２にカウント開始信号を供給する。更に、タイミング制御部は、カウント開始信号を出力してから予め定めた充電・保持期間Ｔ１が終了してロード・リセット期間Ｔ２になった場合に、調整回路１５にロード信号ＬＳ１を
供給する。そして、タイミング制御部は、ロード信号ＬＳ１を出力してから予め定めた第２の所定時間経過後、リセット回路１４にリセット信号を供給する。タイミング制御部は、リセット信号を出力してから予め定めたリセット期間終了後に、再び、充電・保持期間Ｔ１を開始してカウント開始信号を出力する。また、このタイミング制御部は、周波数ｆ０の調整を終了する調整期間を記憶しており、調整期間が経過するまで、カウント開始信号、ロード信号ＬＳ１及びリセット信号の出力を繰り返して行なう。
【００１９】
（発振回路１１）
図１に示す発振回路１１は、例えば、公知の電圧制御発振回路により構成されており、周波数ｆ０の出力信号を出力する。この発振回路１１は、複数のデータ線を介して調整回路１５と接続されている。発振回路１１は、これらデータ線を介して調整データを取得し、この調整データにより表わされる調整値に応じて出力信号の周波数ｆ０を調整する。本実施形態では、発振回路１１は、データ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４によって、「３２」の調整値を取得する。本実施形態の発振回路１１は、データ信号Ｄ０〜Ｄ４によって表わされる調整値をアップした場合には、出力信号の周波数ｆ０を低くし、調整値をダウンした場合には、出力信号の周波数ｆ０を高くする。更に、この発振回路１１の出力信号に対応するパルス信号が、パルスカウンタ１２に供給される。
【００２０】
（パルスカウンタ１２）
パルスカウンタ１２は、発振回路１１の出力信号に対応するパルス信号をカウントする。具体的には、パルスカウンタ１２は、タイミング制御部からカウント開始信号を受信した場合、パルス信号の数のカウントを開始し、予め定めた所定のカウント数Ｎｃ１までカウントを行なう。そして、このパルスカウンタ１２は、カウントを開始してからカウント数Ｎｃ１を数え終わるまで、すなわち充電期間Ｔｃ１中は、出力信号Ｓ１を出力する。この出力信号Ｓ１は、充電回路１３に供給される。
【００２１】
（充電回路１３）
充電回路１３は、本実施形態では、定電流源ＰＳ１、スイッチＳＷ１及びキャパシタＣ１を直列に接続した回路である。
【００２２】
スイッチＳＷ１は、パルスカウンタ１２の出力信号Ｓ１が供給されている間は、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電する。従って、この充電は、出力信号Ｓ１が供給されている間、すなわちパルスカウンタ１２がカウントしている充電期間Ｔｃ１に行なわれる。また、スイッチＳＷ１は、出力信号Ｓ１の供給が停止されると、定電流源ＰＳ１とキャパシタＣ１との接続を切断する。
【００２３】
キャパシタＣ１は、スイッチＳＷ１と低電位ラインとの間に設けられている。この低電位ラインには、低電位電源電圧が供給されている。キャパシタＣ１は、スイッチＳＷ１の閉操作により充電される。そして、スイッチＳＷ１の開操作により、電圧を保持し、リセット回路１４の動作によって放電される。本実施形態では、キャパシタＣ１は、定電流源ＰＳ１から電流供給を受けるので、時間に比例して充電される。これに伴って、スイッチＳＷ１とキャパシタＣ１との接続ノードＮＤ１の電圧Ｖ１は時間に比例して上昇する。
【００２４】
充電回路１３に用いられる定電流源ＰＳ１は、電流Ｉ１を供給する。この定電流源ＰＳ１は、比較器ＶＣＭ１と抵抗Ｒ１とトランジスタＭ１，Ｍ２，Ｍ３とを備える。トランジスタＭ１は、ＮチャンネルのＭＯＳトランジスタであり、トランジスタＭ２，Ｍ３は、ＰチャンネルＭＯＳトランジスタである。
【００２５】
比較器ＶＣＭ１の非反転入力端子には、参照電圧ＶＲＥＦが印加されている。比較器ＶＣＭ１の反転入力端子は、トランジスタＭ１のソース端子に接続されている。比較器ＶＣ
Ｍ１の出力端子は、トランジスタＭ１のゲート端子に接続されている。
【００２６】
このトランジスタＭ１のソース端子は、抵抗Ｒ１を介して低電位ラインに接続されている。トランジスタＭ１のドレイン端子には、トランジスタＭ２を介して高電位ラインに接続されている。この高電位ラインには、高電位電源電圧ＶＤＤが供給される。このため、トランジスタＭ２，Ｍ１及び抵抗Ｒ１を流れる電流が変化しようとすると、比較器ＶＣＭ１は、トランジスタＭ１のゲート端子の電圧を制御するので、トランジスタＭ２，Ｍ１及び抵抗Ｒ１を流れる電流が一定に保たれる。
【００２７】
更に、トランジスタＭ２，Ｍ３は、カレントミラー回路を構成している。具体的には、トランジスタＭ２，Ｍ３のソース端子は、高電位ラインに接続されている。トランジスタＭ２，Ｍ３のゲート端子は、トランジスタＭ２のドレイン端子に接続されている。トランジスタＭ３のドレイン端子は、スイッチＳＷ１に接続されている。このため、定電流源ＰＳ１は、スイッチＳＷ１が閉じている場合、トランジスタＭ２を流れる電流に比例する電流Ｉ１を、キャパシタＣ１に供給する。
【００２８】
（リセット回路１４）
スイッチＳＷ１とキャパシタＣ１の接続ノードＮＤ１には、リセット回路１４が接続されている。このリセット回路１４は、リセット信号に応じてキャパシタＣ１に蓄積した電荷を放電して、接続ノードＮＤ１の電圧を低電位ライン（初期値）にリセットする。具体的には、このリセット回路１４は、タイミング制御部からリセット信号を取得した場合、接続ノードＮＤ１を接地して、この接続ノードＮＤ１の電圧を低電位ラインにする。そして、リセット信号に対応したリセット期間が終了した場合、このリセット回路１４は、キャパシタＣ１の放電を停止する。
【００２９】
（調整回路１５）
調整回路１５は、キャパシタＣ１の充電が終了したときの電圧Ｖ１（充電電圧）に対応したデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。調整回路１５は、第１比較器ＣＭ１、第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備えている。
【００３０】
第１比較器ＣＭ１及び第２比較器ＣＭ２の非反転入力端子は、接続ノードＮＤ１に接続されている。第１比較器ＣＭ１の反転入力端子には、高電位基準電圧ＶＨが供給されている。また、第２比較器ＣＭ２の反転入力端子には、低電位基準電圧ＶＬが供給されている。ここで、高電位基準電圧ＶＨ及び低電位基準電圧ＶＬは、充電期間Ｔｃ１が終了したときの電圧Ｖ１の上限値及び下限値である。これら上限値及び下限値は、発振回路１１が出力する周波数ｆ０の許容範囲に応じた電圧Ｖ１の値によって決定されている。なお、この周波数ｆ０の許容範囲については後述する。
【００３１】
第１比較器ＣＭ１の出力端子は、インバータＮ２の入力端子に接続されている。このインバータＮ２の出力端子は、第１論理積回路Ａ１の第２の入力端子に接続されている。更に、この第１比較器ＣＭ１の出力端子は、第２論理積回路Ａ２の第２の入力端子に接続されている。
【００３２】
第２比較器ＣＭ２の出力端子は、インバータＮ１の入力端子に接続されている。このインバータＮ１の出力端子は、第１論理積回路Ａ１の第１の入力端子に接続されている。更に、この第２比較器ＣＭ２の出力端子は、第２論理積回路Ａ２の第１の入力端子に接続されている。
【００３３】
第１論理積回路Ａ１及び第２論理積回路Ａ２は、それぞれ２つの入力端子を有する。そ
して、第１論理積回路Ａ１は信号Ｘを出力し、第２論理積回路Ａ２は信号Ｙを出力する。第１論理積回路Ａ１から出力される信号Ｘは、２つの入力信号が両方ともハイレベルの場合にハイレベルになり、その他の場合にはローレベルになる。同様に、第２論理積回路Ａ２から出力される信号Ｙは、２つの入力信号が両方ともハイレベルの場合にハイレベルになり、その他の場合にはローレベルになる。本実施形態では、第１論理積回路Ａ１には、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号の反転信号が供給され、第２論理積回路Ａ２には、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号が供給される。このため、第１論理積回路Ａ１の信号Ｘは、充電期間Ｔｃ１が終了したときの電圧Ｖ１が低電位基準電圧ＶＬ（及び高電位基準電圧ＶＨ）よりも低いときにハイレベルになり、第２論理積回路Ａ２の信号Ｙは、充電期間Ｔｃ１が終了したときの電圧Ｖ１が高電位基準電圧ＶＨ（及び低電位基準電圧ＶＬ）より高いときにハイレベルになる。
【００３４】
第１論理積回路Ａ１からの信号Ｘ及び第２論理積回路Ａ２からの信号Ｙは、アップダウンカウンタＢＣ１に供給される。このアップダウンカウンタＢＣ１は、調整開始時には予め定めた初期の計数値を記憶しており、信号Ｘ，Ｙのハイレベルに応じて計数値を更新する。具体的には、アップダウンカウンタＢＣ１は、入力される信号Ｘがハイレベルのときに、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合は、この計数値を１つ増加させて、記憶している計数値を更新する。また、このアップダウンカウンタＢＣ１は、入力される信号Ｙがハイレベルのときに、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合は、この計数値を１つ減少させて、記憶している計数値を更新する。なお、アップダウンカウンタＢＣ１は、信号Ｘ，Ｙがローレベルのときには、記憶している計数値をそのまま維持する。そして、この計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。従って、本実施形態では、この計数値が「キャパシタの接続ノードの電圧と基準電圧との比較に応じた調整値」に相当する。
【００３５】
（周波数ｆ０及びその許容範囲）
以上のような構成の発振回路１１においては、以下の式が成立する。
（ＶＨ＋ＶＬ）／２＝（１／Ｃ１）×（ＶＲＥＦ／Ｒ１）×（Ｎｃ１×ｆ０）
ここで、高電位基準電圧ＶＨ、低電位基準電圧ＶＬ及び参照電圧ＶＲＥＦが高電位電源電圧ＶＤＤに応じて変化する場合、すなわちＶＨ＝α×ＶＤＤ、ＶＬ＝β×ＶＤＤ、ＶＲＥＦ＝γ×ＶＤＤ（α、β、γは定数）の場合には、以下の式が成立する。
【００３６】
ｆ０＝（２×γ×Ｎｃ１）／[Ｃ１×Ｒ１×（α＋β）]
ただし、この周波数ｆ０には、高電位基準電圧ＶＨ及び低電位基準電圧ＶＬに依存する誤差が生じる。これは、充電期間Ｔｃ１が終了したときの電圧Ｖ１が高電位基準電圧ＶＨ〜低電位基準電圧ＶＬの範囲内の場合には、アップダウンカウンタＢＣ１が一定値を出力するためである。従って、この高電位基準電圧ＶＨ及び低電位基準電圧ＶＬの電圧差がヒステリシスとして機能し、ノイズによる出力変動を抑えることができる。また、周波数ｆ０の許容範囲において最も低い周波数ｆ１及び最も高い周波数ｆ２は、以下の式で表示される。
【００３７】
ｆ１＝（γ×Ｎｃ１）／（Ｃ１×Ｒ１×α）
ｆ２＝（γ×Ｎｃ１）／（Ｃ１×Ｒ１×β）
このため、高い精度の周波数ｆ０を得るためには、高電位基準電圧ＶＨ及び低電位基準電圧ＶＬを近付けておく。
【００３８】
（自動調整処理）
次に、本実施形態の発振回路１１の自動調整処理を説明する。ここで、発振器１０のタイミング制御部は、調整期間が経過するまで、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２を繰り返す。
【００３９】
（充電・保持期間Ｔ１）
タイミング制御部は、充電・保持期間Ｔ１において、パルスカウンタ１２にカウント開始信号を供給する。このカウント開始信号を受信したパルスカウンタ１２は、カウント数Ｎｃ１の計数を開始する。更に、このパルスカウンタ１２は、カウントをしている間、出力信号Ｓ１を出力する。この出力信号Ｓ１の出力を受信すると、充電回路１３のスイッチＳＷ１は、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電する。そして、この充電期間Ｔｃ１において、キャパシタＣ１は充電され、接続ノードＮＤ１の電圧Ｖ１が時間に比例して上昇する。
【００４０】
その後、パルスカウンタ１２は、カウント数Ｎｃ１を計数し終わると、出力信号Ｓ１を停止する。この出力信号Ｓ１の供給停止に応じて、充電回路１３のスイッチＳＷ１は、定電流源ＰＳ１とキャパシタＣ１とを切断する。これにより、キャパシタＣ１に対する充電は停止され、蓄積された電荷により、接続ノードＮＤ１の電圧Ｖ１が一定になる。この場合、第１比較器ＣＭ１は、このときの電圧Ｖ１（充電期間Ｔｃ１が終了したときの電圧Ｖ１）と高電位基準電圧ＶＨとを比較する。また、第２比較器ＣＭ２は、充電期間Ｔｃ１が終了したときの電圧Ｖ１と低電位基準電圧ＶＬとを比較する。
【００４１】
（Ｖ１＜ＶＬの場合）
ここで、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号は、電圧Ｖ１が低電位基準電圧ＶＬ（及び高電位基準電圧ＶＨ）よりも低い場合、ローレベルになる。これにより、第１論理積回路Ａ１の各入力端子に供給される信号はハイレベルになるので、第１論理積回路Ａ１の信号Ｘはハイレベルになる。一方、第２論理積回路Ａ２の各入力端子に供給される信号はローレベルになるので、第２論理積回路Ａ２の信号Ｙはローレベルになる。
【００４２】
（ＶＬ≦Ｖ１≦ＶＨの場合）
一方、電圧Ｖ１が低電位基準電圧ＶＬ以上で高電位基準電圧ＶＨ以下の場合、第１比較器ＣＭ１の出力信号はローレベルになり、第２比較器ＣＭ２の出力信号はハイレベルになる。これにより、第１論理積回路Ａ１及び第２論理積回路Ａ２には、ハイレベルの信号とローレベルの信号の両方が供給される。これにより、第１論理積回路Ａ１及び第２論理積回路Ａ２から出力される信号Ｘ及び信号Ｙはローレベルとなる。
【００４３】
（ＶＨ＜Ｖ１の場合）
更に、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号は、電圧Ｖ１が高電位基準電圧ＶＨ（及び低電位基準電圧ＶＬ）よりも高い場合、ハイレベルになる。これにより、第１論理積回路Ａ１の各入力端子に供給される信号はローレベルになるので、第１論理積回路Ａ１の信号Ｘはローレベルになる。一方、第２論理積回路Ａ２の各入力端子に供給される信号は、ハイレベルになるので、第２論理積回路Ａ２の信号Ｙはハイレベルになる。
【００４４】
（ロード・リセット期間Ｔ２）
その後、充電・保持期間Ｔ１が終了して、ロード・リセット期間Ｔ２になるとタイミング制御部は、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。このロード信号ＬＳ１を受信すると、アップダウンカウンタＢＣ１は、第１論理積回路Ａ１の信号Ｘがハイレベルの場合は、記憶している計数値を１つ加算した新たな計数値に更新し、第２論理積回路Ａ２の信号Ｙがハイレベルの場合は、記憶している計数値を１つ減算した新たな計数値を記憶する。そして、この計数値に対応するデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００４５】
そして、タイミング制御部は、リセット回路１４にリセット信号を供給する。リセット信号を受信したリセット回路１４は、接続ノードＮＤ１の電位を低電位ラインの電位にす
る。そして、リセット期間が経過することにより、ロード・リセット期間Ｔ２が終了する。
【００４６】
本実施形態では、上述した充電・保持期間Ｔ１とロード・リセット期間Ｔ２の１サイクルが終了する度にアップダウンカウンタＢＣ１の計数値が１つずつ変更されて、周波数ｆ０が調整される。次に、これらサイクルが繰り返されるときの動作について説明する。
【００４７】
（電圧Ｖ１の上昇による調整）
図２（ａ）には、充電期間Ｔｃ１が終了したときの電圧Ｖ１を徐々に上昇させて周波数ｆ０を調整する場合の電圧Ｖ１の変化を示す。また、図２（ｂ）には、それに伴うデータ信号Ｄ０〜Ｄ４の変化を示す。なお、ここでは、アップダウンカウンタＢＣ１は、初期の計数値として「０」を記憶している。
【００４８】
この場合、充電期間Ｔｃ１が終了したときの電圧Ｖ１は低電位基準電圧ＶＬより低いため、調整回路１５のアップダウンカウンタＢＣ１は前回のサイクルの計数値より１つ増加した計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４に応じて周波数ｆ０が低くなるように調整した信号を出力する。パルスカウンタ１２は周波数ｆ０のパルス信号を同じカウント数Ｎｃ１までカウントするため、出力信号Ｓ１は前回のサイクルのときに比べて長い時間、出力されることになる。従って、前回のサイクルよりも長くなった充電期間Ｔｃ１の間、キャパシタＣ１が充電され、充電期間Ｔｃ１が終了したときの電圧Ｖ１は前回のサイクルのときよりも高くなる。
【００４９】
これらの動作を繰り返して行なうことにより、１サイクルを行なう毎に、充電期間Ｔｃ１が終了したときの電圧Ｖ１は、徐々に高くなる。そして、調整期間が終了するまでに、充電期間Ｔｃ１が終了したときの電圧Ｖ１は、低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になる。なお、図２に示すように、充電期間Ｔｃ１が終了したときの電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になった以降（図２の時間ＴＬ１以降）は、アップダウンカウンタＢＣ１は、一定のデータ信号Ｄ０〜Ｄ４を出力する。その後、調整期間が経過すると、このときのデータ信号Ｄ０〜Ｄ４が常に発振回路１１に供給されることにより、調整された周波数ｆ０が出力される。
【００５０】
（電圧Ｖ１の降下による調整）
図３（ａ）には、充電期間Ｔｃ１が終了したときの電圧Ｖ１を徐々に降下させて周波数ｆ０を調整する場合の電圧Ｖ１の変化を示す。また、図３（ｂ）には、それに伴うデータ信号Ｄ０〜Ｄ４の変化を示す。なお、ここでは、アップダウンカウンタＢＣ１は、初期の計数値として「０」を記憶している。
【００５１】
この場合、充電期間Ｔｃ１が終了したときの電圧Ｖ１は高電位基準電圧ＶＨより高いため、調整回路１５のアップダウンカウンタＢＣ１は前回のサイクルの計数値より１つ減少した計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４に応じて周波数ｆ０が高くなるように調整した信号を出力する。パルスカウンタ１２は、周波数ｆ０のパルス信号を同じカウント数Ｎｃ１までカウントするため、出力信号Ｓ１は前回のサイクルのときに比べて短い時間、出力されることになる。従って、前回のサイクルよりも短くなった充電期間Ｔｃ１の間、キャパシタＣ１が充電され、充電期間Ｔｃ１が終了したときの電圧Ｖ１は前回のサイクルのときよりも低くなる。
【００５２】
これらの動作を繰り返して行なうことにより、１サイクルを行なう毎に、充電期間Ｔｃ１が終了したときの電圧Ｖ１は、徐々に低くなる。そして、調整期間が終了するまでに、
充電期間Ｔｃ１が終了したときの電圧Ｖ１は、低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になる。なお、図３に示すように、充電期間Ｔｃ１が終了したときの電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になった以降（図３の時間ＴＨ１以降）は、アップダウンカウンタＢＣ１は、一定のデータ信号Ｄ０〜Ｄ４を出力する。その後、調整期間が経過すると、このときのデータ信号Ｄ０〜Ｄ４が常に発振回路１１に供給されることにより、調整された周波数ｆ０が出力される。
【００５３】
本実施形態によれば、以下のような効果を得ることができる。
（１） 本実施形態では、パルスカウンタ１２は、カウント開始信号を受信した場合、発振回路１１の出力信号の周波数ｆ０に応じたパルス信号をカウント数Ｎｃ１になるまでカウントし、この間、出力信号Ｓ１を出力する。充電回路１３のスイッチＳＷ１は、出力信号Ｓ１を取得した場合、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。調整回路１５は、電圧Ｖ１が高電位基準電圧ＶＨより高い場合には、周波数ｆ０を高くする調整値を発振回路１１に供給し、電圧Ｖ１が低電位基準電圧ＶＬより低い場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。このため、調整された周波数ｆ０に対応する充電期間Ｔｃ１にキャパシタＣ１が充電され、これに応じて充電期間Ｔｃ１が終了したときの電圧Ｖ１が変更される。そして、この電圧Ｖ１の大きさに応じて発振回路１１の周波数ｆ０が調整されるので、チャージポンプを用いずに、発振器１０は、自動的に周波数ｆ０を効率的に調整することができる。
【００５４】
（２） 本実施形態では、電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になるまで、周波数ｆ０が調整される。従って、低電位基準電圧ＶＬ及び高電位基準電圧ＶＨを近付けることにより、周波数ｆ０の精度を高くすることができる。
【００５５】
（３） 本実施形態では、調整回路１５は、電圧Ｖ１と高電位基準電圧ＶＨとを比較する第１比較器ＣＭ１、電圧Ｖ１と低電位基準電圧ＶＬとを比較する第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備える。第１比較器ＣＭ１及び第２比較器ＣＭ２の出力結果から、電圧Ｖ１が低電位基準電圧ＶＬより低い場合には、信号Ｘがハイレベルになる。第２比較器ＣＭ２及び第１比較器ＣＭ１の出力結果から、電圧Ｖ１が高電位基準電圧ＶＨより高い場合には、信号Ｙがハイレベルになる。第１比較器ＣＭ１及び第２比較器ＣＭ２の出力結果から、電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値である場合には、信号Ｘ，Ｙはローレベルになる。アップダウンカウンタＢＣ１は、タイミング制御部からロード信号ＬＳ１を受信した際に、ハイレベルの信号Ｘを取得していた場合には計数値を１つ加算し、ハイレベルの信号Ｙを取得していた場合には計数値を１つ減算して、新たな計数値を記憶し、その計数値に応じた調整値を示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。更に、このアップダウンカウンタＢＣ１は、ローレベルの信号Ｘ，Ｙを取得した場合には、記憶している計数値をそのまま維持する。発振回路１１は、データ信号Ｄ０〜Ｄ４で表示される調整値に応じて出力信号の周波数ｆ０を調整する。従って、発振器１０は、簡単な構成で、周波数ｆ０を自動的に調整することができる。
【００５６】
（４） 本実施形態では、このタイミング制御部は、周波数ｆ０の調整を終了する調整期間を記憶しており、調整期間が経過するまで、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２を計測して、カウント開始信号、ロード信号ＬＳ１及びリセット信号を供給する。従って、調整期間が経過して調整が終了した後には、タイミング制御部は、周波数ｆ０を調整するための信号の供給を停止するので、消費電力を抑えることができる。
【００５７】
（５） 本実施形態では、充電回路１３は、定電流源ＰＳ１、スイッチＳＷ１及びキャパシタＣ１を直列に接続した回路である。パルスカウンタ１２からの出力信号Ｓ１が供給
されている間、スイッチＳＷ１は、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電する。このため、キャパシタＣ１は、時間に比例して充電され、接続ノードＮＤ１の電圧は、時間に比例して充電される。従って、周波数ｆ０の調整をより簡単に行なうことができる。
【００５８】
（６） 本実施形態では、接続ノードＮＤ１には、リセット回路１４が接続されている。リセット回路１４は、ロード・リセット期間Ｔ２においてタイミング制御部からリセット信号を受信すると、接続ノードＮＤ１の電圧を低電位ラインの電位にする。このため、パルスカウンタ１２がカウントを開始する前に、接続ノードＮＤ１の電圧Ｖ１が強制的に低電位ラインの電位になるため、周波数ｆ０に応じた充電期間Ｔｃ１中の電圧Ｖ１の増加量をより正確に検出することができる。従って、この電圧Ｖ１に基づいて周波数ｆ０を調整することにより、周波数ｆ０を精度よく調整することができる。
【００５９】
（第２実施形態）
次に、本発明を具体化した第２実施形態について、図４を用いて説明する。以降の実施形態において、上記第１実施形態と同様の部分については、同一の符号を付し、その詳細な説明は省略する。
【００６０】
本実施形態では、上記第１実施形態における調整回路１５の代わりに、調整回路２５を用いる。すなわち、本実施形態の発振器２０は、上記第１実施形態と同様に、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４、調整回路２５及びタイミング制御部を備えている。
【００６１】
調整回路２５は、充電期間Ｔｃ１が終了したときの電圧Ｖ１に基づいてデータ信号Ｄ０〜Ｄ４を決定し、発振回路１１に供給する。本実施形態の調整回路２５は、いわゆるフラッシュＡＤコンバータである。具体的には、調整回路２５は、３１個の比較器ＣＰ（１），ＣＰ（２），ＣＰ（３），…，ＣＰ（３１）と、各比較器ＣＰ（１）〜ＣＰ（３１）の出力端子が接続されているエンコーダＥ１とを備えている。
【００６２】
各比較器ＣＰ（１）〜ＣＰ（３１）の非反転入力端子には、接続ノードＮＤ１が接続されている。更に、各比較器ＣＰ（１）〜ＣＰ（３１）の反転入力端子には、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの間の電位を抵抗器Ｒｃ（１），Ｒｃ（２），Ｒｃ（３），…，Ｒｃ（３１），Ｒｃ（３２）で分圧した各電圧（複数の分割電圧）が印加される。このため、本実施形態では、高電位電源電圧ＶＤＤが高電位基準電圧に相当し、低電位電源電圧ＶＳＳが低電位基準電圧に相当する。
【００６３】
具体的には、高電位ラインと低電位ラインとの間に、３２個の抵抗器Ｒｃ（１）〜Ｒｃ（３２）が直列に接続されている。高電位ラインには高電位電源電圧ＶＤＤが供給され、低電位ラインには低電位電源電圧ＶＳＳが供給される。本実施形態では、各抵抗器Ｒｃ（１）〜Ｒｃ（３２）は同じ抵抗値を有する。そして、抵抗器Ｒｃ（１）と抵抗器Ｒｃ（２）との接続ノードが比較器ＣＰ（１）の反転入力端子に接続され、抵抗器Ｒｃ（２）と抵抗器Ｒｃ（３）との接続ノードが比較器ＣＰ（２）の反転入力端子に接続される。すなわち、ｎを整数とすると、抵抗器Ｒｃ（ｎ）と抵抗器Ｒｃ（ｎ＋１）との接続ノードが比較器ＣＰ（ｎ）の反転入力端子に接続される。更に、比較器ＣＰ（３１）の反転入力端子は、抵抗器Ｒｃ（３２）を介して低電位電源電圧ＶＳＳに接続されている。
【００６４】
各比較器ＣＰ（１）〜ＣＰ（３１）の出力端子はエンコーダＥ１に接続されている。このエンコーダＥ１は、各比較器ＣＰ（１）〜ＣＰ（３１）の出力信号によるサーモメータコードをバイナリコードに変換する。このエンコーダＥ１には、ロード信号ＬＳ１が供給される。従って、エンコーダＥ１は、このロード信号ＬＳ１が供給された場合、変換され
たバイナリコードを示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００６５】
（自動調整処理）
次に、本実施形態の自動調整処理について説明する。本実施形態においても、上記第１実施形態と同様に、タイミング制御部は、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２の計測を調整期間が経過するまで繰り返して行ない、カウント開始信号、ロード信号ＬＳ１及びリセット信号を供給する。
【００６６】
本実施形態において、充電・保持期間Ｔ１が開始されると、上記第１実施形態と同様に、発振回路１１からの出力信号の周波数ｆ０に応じて、パルスカウンタ１２は出力信号Ｓ１を充電回路１３に供給する。充電回路１３では、キャパシタＣ１が充電され、接続ノードＮＤ１の電圧Ｖ１が上昇する。そして、出力信号Ｓ１が停止されると、スイッチＳＷ１は定電流源ＰＳ１とキャパシタＣ１とを切断し、キャパシタＣ１は充電された電荷を保持し、接続ノードＮＤ１の電圧Ｖ１は一定になる。
【００６７】
そして、各比較器ＣＰ（１）〜ＣＰ（３１）は、充電期間Ｔｃ１が終了したときの電圧Ｖ１と、反転入力端子に供給された電圧とを比較する。そして、反転入力端子に供給された電圧に対して高い電圧Ｖ１が供給された比較器は、ハイレベルの出力信号を出力してエンコーダＥ１に供給する。また、反転入力端子印加された電圧に対して低い電圧Ｖ１が供給された比較器は、ローレベルの出力信号をエンコーダＥ１に供給する。
【００６８】
一方、ロード・リセット期間Ｔ２になった場合、タイミング制御部は、ロード信号ＬＳ１をエンコーダＥ１に供給する。ロード信号ＬＳ１を取得した場合、エンコーダＥ１は、各比較器ＣＰ（１）〜ＣＰ（３１）の出力信号のレベルに対応するバイナリコードを特定し、このバイナリコードを示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００６９】
本実施形態によれば、上記（１）、（４）〜（６）に記載の効果に加えて、以下のような効果を得ることができる。
（７） 本実施形態では、調整回路２５は、複数の比較器ＣＰ（１）〜ＣＰ（３１）と、各比較器ＣＰ（１）〜ＣＰ（３１）の出力端子が接続されているエンコーダＥ１を備えたフラッシュＡＤコンバータである。発振回路１１からの出力信号の周波数ｆ０に応じて接続ノードＮＤ１の電圧Ｖ１が上昇し、この電圧Ｖ１が各比較器ＣＰ（１）〜ＣＰ（３１）の非反転入力端子に供給される。各比較器ＣＰ（１）〜ＣＰ（３１）は、充電期間Ｔｃ１が終了したときの電圧Ｖ１と、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの電位間を各抵抗器Ｒｃ（１）〜Ｒｃ（３２）で分圧した電圧とを比較し、この比較した結果の出力信号をエンコーダＥ１に供給する。エンコーダＥ１は、各比較器ＣＰ（１）〜ＣＰ（３１）の出力信号によるサーモメータコードをバイナリコードに変換し、ロード信号ＬＳ１が供給された場合、このバイナリコードを示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。このため、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとを抵抗器Ｒｃ（１）〜Ｒｃ（３２）で分圧した各電圧と、充電期間Ｔｃ１が終了したときの電圧Ｖ１とを一度に比較することができる。そして、エンコーダＥ１は、この比較結果に基づいて調整値を算出するため、発振回路１１は、より短時間で周波数ｆ０に調整することができる。
【００７０】
（第３実施形態）
次に、本発明を具体化した第３実施形態について、図５を用いて説明する。本実施形態では、上記第１実施形態におけるパルスカウンタ１２及び調整回路１５の代わりに、パルスカウンタ３２及び調整回路３５を用いる。すなわち、本実施形態の発振器３０は、上記第１実施形態と同様に、発振回路１１、パルスカウンタ３２、充電回路１３、リセット回路１４、調整回路３５及びタイミング制御部を備えている。
【００７１】
本実施形態のパルスカウンタ３２は、充電回路１３に接続されており、出力信号Ｓ１を充電回路１３に供給する。パルスカウンタ３２は、カウント開始信号を受信して、パルスカウンタ３２がパルス信号のカウントを開始したときに、出力信号Ｓ１を出力する（ハイレベルにする）。また、パルスカウンタ３２には、タイミング制御部からのリセット信号が供給される。パルスカウンタ３２は、上記第１実施形態の出力信号Ｓ１と異なり、このリセット信号を受信した場合に、出力信号Ｓ１の供給を停止する（出力信号Ｓ１をローレベルにする）。従って、パルスカウンタ３２は、リセット信号が出力されるまで（比較器ＣＭＰ１の出力信号がローレベルの間は）ハイレベルを維持する。このため、本実施形態では、充電回路１３は、充電・保持期間Ｔ１中は、パルスカウンタ３２からの出力信号Ｓ１の供給を受けてキャパシタＣ１を充電する。従って、接続ノードＮＤ１の電圧Ｖ１は必ず参照電圧ＶＲＥＦ以上になる。
【００７２】
更に、パルスカウンタ３２は、カウント数Ｎｃ１になるまでパルス信号をカウントし、カウントを開始してからカウント数Ｎｃ１を数え終わると、終了識別信号としての調整基準信号Ｓ２を調整回路３５に出力する。この調整基準信号Ｓ２は、カウントしている間はローレベル、カウントを終了したときにはハイレベルになる。
【００７３】
本実施形態の調整回路３５は、接続ノードＮＤ１の電圧Ｖ１に基づいてデータ信号Ｄ０〜Ｄ４を決定し、発振回路１１に供給する。具体的には、調整回路３５は、比較器ＣＭＰ１、インバータＮ３，Ｎ４、第１論理積回路Ａ３、第２論理積回路Ａ４及びアップダウンカウンタＢＣ２を備えている。
【００７４】
比較器ＣＭＰ１の非反転入力端子は、接続ノードＮＤ１に接続されている。この比較器ＣＭＰ１の反転入力端子には、参照電圧ＶＲＥＦが印加されている。本実施形態では、この参照電圧ＶＲＥＦが基準電圧として機能する。比較器ＣＭＰ１の出力端子は、インバータＮ３の入力端子に接続されている。このインバータＮ３の出力端子は、第１論理積回路Ａ３の第２の入力端子に接続されている。更に、比較器ＣＭＰ１の出力端子は、第２論理積回路Ａ４の第２の入力端子に接続されている。
【００７５】
第１論理積回路Ａ３及び第２論理積回路Ａ４は、第１実施形態の第１論理積回路Ａ１及び第２論理積回路Ａ２と同様に、それぞれ２つの入力端子を有する論理積回路である。本実施形態では、第１論理積回路Ａ３の第１の入力端子には、パルスカウンタ３２が接続され、調整基準信号Ｓ２が供給される。更に、第２論理積回路Ａ４の第１の入力端子には、調整基準信号Ｓ２の反転信号が供給される。具体的には、第２論理積回路Ａ４の第１の入力端子は、インバータＮ４を介してパルスカウンタ３２に接続されている。
【００７６】
第１論理積回路Ａ３からの信号Ｘ及び第２論理積回路Ａ２からの信号Ｙは、アップダウンカウンタＢＣ２に供給される。アップダウンカウンタＢＣ２には、本実施形態では、発振回路１１からのパルス信号が供給されている。アップダウンカウンタＢＣ２は、入力される信号Ｘがハイレベルのとき、発振回路１１からのパルス信号毎にその計数値を１つ増加させて、記憶している計数値を更新する。また、アップダウンカウンタＢＣ２は、入力される信号Ｘ、Ｙがローレベルのときは、記憶している計数値をそのまま維持する。更に、アップダウンカウンタＢＣ２は、入力される信号Ｙがハイレベルのとき、発振回路１１からのパルス信号毎にその計数値を１つ減少させて、記憶している計数値を更新する。そして、アップダウンカウンタＢＣ２は、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００７７】
（自動調整処理）
次に、本実施形態の自動調整処理について説明する。本実施形態においても、上記第１
実施形態と同様に、タイミング制御部は、調整期間が経過するまで、カウント開始信号、ロード信号ＬＳ１及びリセット信号の出力を繰り返して行なう。
【００７８】
本実施形態において、充電・保持期間Ｔ１が開始されると、上記第１実施形態と同様に、パルスカウンタ３２から出力信号Ｓ１が充電回路１３に供給されて、キャパシタＣ１が充電され、接続ノードＮＤ１の電圧Ｖ１が上昇する。この場合、比較器ＣＭＰ１の出力信号は、初期値としてローレベルになっている。
【００７９】
一方、この充電・保持期間Ｔ１においては、パルスカウンタ３２は、初期値としてローレベルの調整基準信号Ｓ２を調整回路３５に供給している。従って、第１論理積回路Ａ３の第１入力端子にはローレベルの信号が入力され、第２論理積回路Ａ４の第１入力端子にはハイレベルの信号が入力される。
【００８０】
（調整基準信号Ｓ２が比較器ＣＭＰ１の出力信号より先にハイレベルになる場合）
ここでは、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦを超えないうちに、パルスカウンタ３２が、カウント数Ｎｃ１を数え終わって、ハイレベルの調整基準信号Ｓ２を調整回路３５に供給した場合を説明する。この場合、調整基準信号Ｓ２がローレベルからハイレベルになる。また、比較器ＣＭＰ１の出力信号はローレベルを維持する。
【００８１】
このため、第１論理積回路Ａ３の各入力端子に供給される信号はハイレベルになり、第１論理積回路Ａ３の信号Ｘはハイレベルになる。一方、第２論理積回路Ａ４の各入力端子に供給される信号はローレベルになり、第２論理積回路Ａ４の信号Ｙはローレベルになる。従って、アップダウンカウンタＢＣ２には、ハイレベルの信号Ｘ、ローレベルの信号Ｙが入力される。アップダウンカウンタＢＣ２は、ハイレベルの信号Ｘが供給されているときに、発振回路１１からパルス信号が供給される毎に、記憶している計数値を１つ増加させる。
【００８２】
その後、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦ以上になった場合には、比較器ＣＭＰ１の出力がハイレベルになる。この場合、第１論理積回路Ａ３の信号Ｘはローレベルになる。なお、第２論理積回路Ａ４の信号Ｙはローレベルを維持する。従って、アップダウンカウンタＢＣ２は、記憶している計数値をそのまま維持する。そして、アップダウンカウンタＢＣ２は、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。この場合、カウント数Ｎｃ１を数え終わっても電圧Ｖ１が参照電圧ＶＲＥＦより低いため、発振回路１１は、出力する信号の周波数ｆ０を低くなるように調整する。
【００８３】
（比較器ＣＭＰ１の出力信号が調整基準信号Ｓ２より先にハイレベルになる場合）
ここでは、パルスカウンタ３２がカウント数Ｎｃ１を数え終わる前に、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦ以上になった場合について説明する。この場合、調整基準信号Ｓ２はローレベルを維持する。また、比較器ＣＭＰ１の出力信号がローレベルからハイレベルになる。
【００８４】
このため、第１論理積回路Ａ３の各入力端子に供給される信号はローレベルになり、第１論理積回路Ａ３の信号Ｘはローレベルになる。一方、第２論理積回路Ａ４の各入力端子に供給される信号はハイレベルになり、第２論理積回路Ａ４の信号Ｙはハイレベルになる。従って、アップダウンカウンタＢＣ２には、ローレベルの信号Ｘ、ハイレベルの信号Ｙが入力される。アップダウンカウンタＢＣ２は、ハイレベルの信号Ｙが供給されているときに、発振回路１１からパルス信号が供給される毎に、記憶している計数値を１つ減少させる。
【００８５】
その後、パルスカウンタ３２がカウント数Ｎｃ１を数え終わると、調整基準信号Ｓ２がハイレベルになる。この場合、第２論理積回路Ａ４の信号Ｙはローレベルになる。なお、第１論理積回路Ａ３の信号Ｘはローレベルを維持する。従って、アップダウンカウンタＢＣ２は、記憶している計数値をそのまま維持する。そして、アップダウンカウンタＢＣ２は、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。この場合、カウント数Ｎｃ１を数え終わる前に電圧Ｖ１が参照電圧ＶＲＥＦ以上になるため、発振回路１１は、出力する信号の周波数ｆ０を高くなるように調整する。
【００８６】
本実施形態によれば、上記（４）〜（６）に記載の効果に加えて、以下のような効果を得ることができる。
（８） 本実施形態では、パルスカウンタ３２は、カウント開始信号を受信した場合、出力信号Ｓ１が出力される。充電回路１３のスイッチＳＷ１は、出力信号Ｓ１を取得した場合、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。この場合、調整回路３５の比較器ＣＭＰ１の出力信号が参照電圧ＶＲＥＦ以上になる。一方、パルスカウンタ３２は、カウント数Ｎｃ１になるまでパルス信号をカウントし、カウントが終了した場合には、調整基準信号Ｓ２を調整回路３５に出力する。調整回路３５は、比較器ＣＭＰ１の出力信号が、前記調整基準信号Ｓ２よりも先に変化した場合には、周波数ｆ０を高くする調整値を発振回路１１に供給する。また、調整回路３５は、調整基準信号Ｓ２が、比較器ＣＭＰ１の出力信号よりも先に変化した場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。このため、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦになったタイミングとパルスカウンタ３２のカウント終了とのタイミングに応じて、発振回路１１の周波数ｆ０が調整されるので、チャージポンプを用いずに、発振器１０は、自動的に周波数ｆ０を効率的に調整することができる。
【００８７】
（９） 本実施形態では、調整回路３５は、パルスカウンタ３２がカウントを開始したときから上昇する接続ノードＮＤ１の電圧Ｖ１と参照電圧ＶＲＥＦとを比較する比較器ＣＭＰ１と、インバータＮ３，Ｎ４、第１論理積回路Ａ３、第２論理積回路Ａ４及びアップダウンカウンタＢＣ２を備える。調整基準信号Ｓ２が比較器ＣＭＰ１の出力信号より先にハイレベルなった場合には、アップダウンカウンタＢＣ２に供給される信号Ｘはハイレベルになる。この場合、アップダウンカウンタＢＣ２は、電圧Ｖ１が上昇して比較器ＣＭＰ１の出力がハイレベルになるまでの間、発振回路１１からのパルス信号毎にその計数値を１つ増加させて、記憶している計数値を更新する。一方、比較器ＣＭＰ１の出力信号が調整基準信号Ｓ２より先にハイレベルなった場合には、アップダウンカウンタＢＣ２に供給される信号Ｙはハイレベルになる。この場合、アップダウンカウンタＢＣ２は、パルスカウンタ３２がカウントを終了して調整基準信号Ｓ２をハイレベルにするまでの間、発振回路１１からのパルス信号毎にその計数値を１つ減少させて、記憶している計数値を更新する。そして、アップダウンカウンタＢＣ２は、ロード信号ＬＳ１を受信した場合には、この計数値に対応するデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。従って、カウント開始信号、ロード信号ＬＳ１及びリセット信号の１サイクルの調整において、カウントの開始から、電圧Ｖ１が参照電圧ＶＲＥＦより高くなるまでの時間と、カウントの終了を示す調整基準信号Ｓ２がハイレベルになるまでの時間との時間差におけるパルス信号の数が計数値から減算又は加算される。このため、１サイクルで、周波数ｆ０を調整するためのより適切な調整値を発振回路１１に提供することができる。よって、より短時間で、周波数ｆ０を自動的に調整することができる。
【００８８】
また、上記実施形態は、以下のように変更してもよい。
○ 上記第１及び第３実施形態における調整回路１５，３５は、周波数ｆ０を低くなるように調整する場合には計数値を増加させ、周波数ｆ０を高くなるように調整する場合には計数値を減少させるアップダウンカウンタＢＣ１，ＢＣ２を設けた。電圧Ｖ１に基づいて発振回路１１の出力信号の周波数ｆ０が調整できるのであれば、調整回路１５，３５の構成は、これに限られない。例えば、周波数ｆ０を低くなるように調整する場合には計数値を減少させ、周波数ｆ０を高くなるように調整する場合には計数値を増加させるアップダウンカウンタＢＣ１，ＢＣ２を用いてもよい。
【００８９】
○ 上記第２実施形態においては、３１個の比較器ＣＰ（１）〜ＣＰ（３１）及び３２個の抵抗器Ｒｃ（１）〜Ｒｃ（３２）を設けた。比較器及び抵抗器の数は適宜変更してもよい。また、上記第２実施形態においては、各抵抗器Ｒｃ（１）〜Ｒｃ（３２）の抵抗値を同じとしたが、これら抵抗値を適宜変更してもよい。例えば、高電位電源電圧ＶＤＤ及び低電位電源電圧ＶＳＳにより近い抵抗器の抵抗値を大きくすることにより、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの中間値をより細かく調整することができる。この場合には、この中間値を、充電期間Ｔｃ１が終了したときの電圧Ｖ１の目標値とすることにより、周波数ｆ０の微調整をより容易に行なうことができる。
【００９０】
○ 上記第３実施形態においては、パルスカウンタ３２は、調整回路３５に、カウントしている間はローレベル、カウントを終了したときにはハイレベルになる調整基準信号Ｓ２を供給した。調整基準信号Ｓ２は、パルスカウンタ３２が、カウントを終了したことを特定する信号であればこれに限られない。すなわち、パルスカウンタ３２は、カウントしている間はハイレベル、カウントを終了したときにはローレベルになる調整基準信号Ｓ２を調整回路３５に供給してもよい。この場合には、調整回路３５のインバータＮ３，Ｎ４の配置やアップダウンカウンタＢＣ２の構成等を変更することにより、上記第３実施形態と同様な処理を行なうことができる。
【００９１】
○ 上記第３実施形態においては、調整回路３５は、パルス信号に応じて計数値を減算又は加算するアップダウンカウンタＢＣ２を備えた。調整回路３５は、これに限らず、接続ノードＮＤ１の電圧Ｖ１が基準電圧ＶＲＥＦ以上になった時間とカウントが終了した時間との前後関係に応じて調整値を変化させる構成であればよい。例えば、第３実施形態のアップダウンカウンタＢＣ２の代わりに、上記第１実施形態と同様に、このロード信号ＬＳ１の受信に応じて、記憶している計数値を１つ加算又は減算した新たな計数値に更新するアップダウンカウンタＢＣ１を用いてもよい。この場合には、１サイクル毎に徐々に調整値が調整されるが、アップダウンカウンタＢＣ１に発振回路１１の信号を供給しなくてもよいし、基準電圧も１つでよい。
【００９２】
○ 上記各実施形態においては、充電回路１３においてキャパシタＣ１を充電するために定電流源ＰＳ１を用いた。キャパシタＣ１を充電するのであれば、この定電流源ＰＳ１に限られない。例えば、定電流源ＰＳ１の代わりに、スイッチＳＷ１を、抵抗器を介して高電位ラインに接続してもよい。この場合には、充電回路１３の構成をより簡単にすることができる。
【符号の説明】
【００９３】
１０，２０，３０…発振器、１１…発振回路、１２，３２…パルスカウンタ、１３…充電回路、１４…リセット回路、１５，２５，３５…調整回路、Ａ１，Ａ３…第１論理積回路、Ａ２，Ａ４…第２論理積回路、ＢＣ１…アップダウンカウンタ、Ｃ１…キャパシタ、ＣＭ１…第１比較器、ＣＭ２…第２比較器、ＣＰ（１），ＣＰ（２），ＣＰ（３），ＣＰ（３１），ＣＭＰ１，ＶＣＭ１…比較器、Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４…データ信号、Ｅ１…エンコーダ、Ｉ１…電流、ＬＳ１…ロード信号、Ｍ１，Ｍ２，Ｍ３…トランジスタ、Ｎ１，Ｎ２，Ｎ３，Ｎ４…インバータ、ＮＤ１…接続ノード、ＰＳ１…定電流源、Ｒ１
，Ｒｃ（１），Ｒｃ（２），Ｒｃ（３），Ｒｃ（３１），Ｒｃ（３２）…抵抗器、Ｓ１…出力信号、Ｓ２…調整基準信号、ＳＷ１…スイッチ、Ｔ１…充電・保持期間、Ｔ２…ロード・リセット期間、Ｔｃ１…充電期間、Ｖ１…接続ノードの電圧、ＶＤＤ…高電位電源電圧、ＶＨ…高電位基準電圧、ＶＬ…低電位基準電圧、ＶＳＳ…低電位電源電圧、ＶＲＥＦ…参照電圧、Ｘ，Ｙ…信号、ｆ０…周波数。
【技術分野】
【０００１】
本発明は、出力する周波数を自動的に調整する自動調整発振器に関する。
【背景技術】
【０００２】
従来、ＲＣ発振器は、半導体製品において広く使われている。この理由は、安価なクロックソースであり、抵抗値及びキャパシタンスを変更することにより様々な周波数を発生できるという利点による。しかしながら、発振器を構成する回路内に発生する遅延が、発振周波数に影響を及ぼしてしまうという問題点があった。この遅延時間は、電源電圧、環境温度や製造プロセス等に依存する。このため、実際の使用では、低周波数や低精度のものに用途が限定されていた。
【０００３】
そこで、高精度で発振するＲＣ発振器が検討されている（例えば、特許文献１参照。）。この特許文献１に記載の発振器は、抵抗器及びキャパシタンスを用いており、抵抗値及びキャパシタンスで規定される時定数を有している。この発振器においては、従来と異なり、ＲＣ回路自体を周波数発生のために使用しない。この代わりに、ＲＣ時定数と他の発振回路を用いて発生させた周波数から生成した期間とを比較して、比較した結果に応じてＲＣ発振回路全体の周波数の自動調整を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第５５９４３８８号明細書（第１頁）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述した特許文献１に記載の発振器では、発振周波数を調整するための電圧信号を生成するチャージポンプが必要である。加えて、この発振器は、周波数を常に自動調整する構成になっているため、常に電力を消費することになる。
【０００６】
本発明は、上述した問題に鑑みてなされ、その目的は、効率的に出力周波数の精度を高くすることのできる自動調整発振器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、調整値に応じた周波数を出力する発振回路と、
前記発振回路からの出力信号を予め定められた回数までカウントし、カウントが終了するまで制御出力信号を出力するパルスカウンタと、前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、前記キャパシタの接続ノードの電圧と基準電圧との比較に応じた調整値を前記発振回路に供給する調整回路とを含むことを要旨とする。このため、発振回路が出力する周波数に応じた時間でキャパシタが充電され、この充電に応じて接続ノードの電圧が上昇する。発振回路は、この接続ノードの電圧と基準電圧との比較に応じた調整値に基づいて周波数を調整する。従って、キャパシタに接続された接続ノードの電圧から、発振器は周波数を自動的に調整することができるので、チャージポンプを用いずに、より高い精度の周波数を出力することができる。
【０００８】
本発明は、前記調整回路は、充電が終了したときの前記接続ノードの充電電圧と、この充電電圧の上限値を定める高電位基準電圧とを比較する第１比較器と、前記充電電圧と、この充電電圧の下限値を定める低電位基準電圧とを比較する第２比較器と、予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップ
ダウンカウンタとを備え、この調整用アップダウンカウンタは、前記充電電圧が前記低電位基準電圧より低い場合には、前記周波数を低くするために計数値を加算又は減算して計数値を更新し、前記充電電圧が前記高電位基準電圧より高い場合には、前記周波数を高くするために前記計数値を減算又は加算して計数値を更新することを要旨とする。このため、充電電圧が低電位基準電圧より低い場合及び高電位基準電圧より高い場合には、調整用カウンタは、充電電圧が低電位基準電圧〜高電位基準電圧になるまで計数値を更新し、この計数値に応じた調整値を発振回路に供給する。従って、充電電圧が低電位基準電圧〜高電位基準電圧の値になるまで周波数を自動的に調整することができるので、低電位基準電圧〜高電位基準電圧の値に応じて周波数の精度を任意に変更することができる。
【０００９】
本発明は、前記調整回路は、複数の比較器と、これら比較器からの出力信号に応じた調整値を供給するエンコーダとを備えたフラッシュ形アナログデジタルコンバータであり、前記各比較器の一方の入力端子には、充電が終了したときの前記接続ノードの充電電圧を供給し、前記各比較器の他方の入力端子には、低電位基準電圧と高電位基準電圧との中間値を供給したことを要旨とする。このため、基準電圧を分圧した電圧と充電電圧とを比較する複数の比較器の出力信号に応じた調整値をエンコーダは出力する。従って、複数の電圧値と接続ノードの電圧とを一度に比較することができるので、周波数を調整するためのより適切な調整値を発振回路に提供することができる。よって、短時間で、周波数を自動的に調整することができるので、周波数を迅速に出力することができる。
【００１０】
本発明は、調整値に応じた周波数を出力する発振回路と、前記発振回路からの出力信号を予め定められた回数までカウントし、カウントの終了を識別する終了識別信号と、前記カウントの開始から制御出力信号を出力するパルスカウンタと、前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、前記キャパシタの接続ノードの電圧が基準電圧以上になったことを識別する基準識別信号と、前記終了識別信号とを取得し、前記接続ノードの電圧が基準電圧以上になった時間と前記カウントが終了した時間との前後関係に応じた調整値を前記発振回路に供給する調整回路とを含むことを要旨とする。このため、パルスカウンタがカウントを開始してから、接続ノードの電圧が基準電圧以上になるまでの時間と、発振回路が出力する周波数に応じてカウントが終了した時間との前後関係に応じた調整値に基づいて、発振回路は周波数を調整する。従って、キャパシタに接続された接続ノードの電圧とパルスカウンタのカウント終了のタイミングに基づいて、発振器は周波数を自動的に調整することができるので、チャージポンプを用いずに、より高い精度の周波数を出力することができる。
【００１１】
本発明は、前記調整回路は、前記キャパシタの接続ノードの電圧と基準電圧とを比較する比較器と、予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、前記調整用アップダウンカウンタは、カウント終了を示す前記終了識別信号を前記パルスカウンタから受信するより前に、前記接続ノードの電圧が前記基準電圧より高いことを示す信号を前記比較器から取得した場合には、カウント終了を示す前記終了識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を前記比較器から取得するより前に、前記カウント終了を示す前記終了識別信号を前記パルスカウンタから受信した場合には、前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を取得するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを要旨とする。このため、一度の調整において、接続ノードの電圧が基準電圧より高くなるまでの時間と、カウントの終了までの時間との時間差におけるパルス信号の数が減算又は加算されて、計数値が更新される。発振回路は、更新された計数値に応じた調整値を取得する。従って、一度の比較で周波数を調整するためのより適切な調整値を発振回路に提供することができる。よって、短時
間で、周波数を自動的に調整することができるので、より高い精度の周波数を迅速に出力することができる。
【００１２】
本発明は、前記充電回路は、定電流源、スイッチ及びキャパシタが直列に接続されており、前記接続ノードは、前記スイッチと前記キャパシタとの接続ノードであり、前記スイッチは、前記制御出力信号が供給されているときには、前記定電流源と前記キャパシタとを接続して充電を行ない、前記制御出力信号の供給が停止されたときには、前記定電流源と前記キャパシタとを切断することを要旨とする。このため、定電流源を用いているので、キャパシタを比例的に充電することができる。従って、周波数を調整したときの時間に対して接続ノードの電圧をリニアに変更することができるので、周波数の調整をより簡単に行なうことができる。
【００１３】
本発明は、前記接続ノードには、前記パルスカウンタがカウントを開始する前に、前記接続ノードの電圧を、予め定めた初期値にするためのリセット回路を接続したことを要旨とする。このため、パルスカウンタがカウントを開始する前に、接続ノードの電圧は強制的に初期値電圧に設定される。従って、初期値電圧からキャパシタの充電が必ず開始されるので、周波数に応じた時間に応じて変化する接続ノードの電圧をより正確に検出することができ、より精度よく周波数を調整することができる。
【発明の効果】
【００１４】
本発明によれば、チャージポンプを用いずに、発振器は発振回路から出力される周波数を自動的に調整して、より高精度の周波数を出力することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態における自動調整発振器の構成を説明する回路図。
【図２】接続ノードの電圧が低電位基準電圧ＶＬより低いときの時間的変化を示す説明図であり、（ａ）は接続ノードの電圧、（ｂ）はデータ線の出力信号を示す。
【図３】接続ノードの電圧が高電位基準電圧ＶＨより高いときの時間的変化を示す説明図であり、（ａ）は接続ノードの電圧、（ｂ）はデータ線の出力信号を示す。
【図４】第２実施形態における自動調整発振器の構成を説明する回路図。
【図５】第３実施形態における自動調整発振器の構成を説明する回路図。
【発明を実施するための形態】
【００１６】
（第１実施形態）
以下、本発明を具体化した第１実施形態の発振器１０について図１〜図３を用いて説明する。
【００１７】
図１に示すように、本実施形態の発振器１０は、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４及び調整回路１５を備えている。この発振器１０は、発振回路１１の周波数ｆ０を調整する調整時に、図２及び図３に示すように、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２から構成される１サイクルを、調整期間が経過するまで繰り返して行なう。そして、発振器１０は、予め定めた調整期間が経過したときの周波数ｆ０を調整後の周波数として出力する。
【００１８】
この発振器１０には、タイミング制御部（図示せず）が設けられている。このタイミング制御部は、外部からの調整開始信号を取得した場合、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２を開始する信号を出力する。具体的には、タイミング制御部は、充電・保持期間Ｔ１になった場合にパルスカウンタ１２にカウント開始信号を供給する。更に、タイミング制御部は、カウント開始信号を出力してから予め定めた充電・保持期間Ｔ１が終了してロード・リセット期間Ｔ２になった場合に、調整回路１５にロード信号ＬＳ１を
供給する。そして、タイミング制御部は、ロード信号ＬＳ１を出力してから予め定めた第２の所定時間経過後、リセット回路１４にリセット信号を供給する。タイミング制御部は、リセット信号を出力してから予め定めたリセット期間終了後に、再び、充電・保持期間Ｔ１を開始してカウント開始信号を出力する。また、このタイミング制御部は、周波数ｆ０の調整を終了する調整期間を記憶しており、調整期間が経過するまで、カウント開始信号、ロード信号ＬＳ１及びリセット信号の出力を繰り返して行なう。
【００１９】
（発振回路１１）
図１に示す発振回路１１は、例えば、公知の電圧制御発振回路により構成されており、周波数ｆ０の出力信号を出力する。この発振回路１１は、複数のデータ線を介して調整回路１５と接続されている。発振回路１１は、これらデータ線を介して調整データを取得し、この調整データにより表わされる調整値に応じて出力信号の周波数ｆ０を調整する。本実施形態では、発振回路１１は、データ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４によって、「３２」の調整値を取得する。本実施形態の発振回路１１は、データ信号Ｄ０〜Ｄ４によって表わされる調整値をアップした場合には、出力信号の周波数ｆ０を低くし、調整値をダウンした場合には、出力信号の周波数ｆ０を高くする。更に、この発振回路１１の出力信号に対応するパルス信号が、パルスカウンタ１２に供給される。
【００２０】
（パルスカウンタ１２）
パルスカウンタ１２は、発振回路１１の出力信号に対応するパルス信号をカウントする。具体的には、パルスカウンタ１２は、タイミング制御部からカウント開始信号を受信した場合、パルス信号の数のカウントを開始し、予め定めた所定のカウント数Ｎｃ１までカウントを行なう。そして、このパルスカウンタ１２は、カウントを開始してからカウント数Ｎｃ１を数え終わるまで、すなわち充電期間Ｔｃ１中は、出力信号Ｓ１を出力する。この出力信号Ｓ１は、充電回路１３に供給される。
【００２１】
（充電回路１３）
充電回路１３は、本実施形態では、定電流源ＰＳ１、スイッチＳＷ１及びキャパシタＣ１を直列に接続した回路である。
【００２２】
スイッチＳＷ１は、パルスカウンタ１２の出力信号Ｓ１が供給されている間は、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電する。従って、この充電は、出力信号Ｓ１が供給されている間、すなわちパルスカウンタ１２がカウントしている充電期間Ｔｃ１に行なわれる。また、スイッチＳＷ１は、出力信号Ｓ１の供給が停止されると、定電流源ＰＳ１とキャパシタＣ１との接続を切断する。
【００２３】
キャパシタＣ１は、スイッチＳＷ１と低電位ラインとの間に設けられている。この低電位ラインには、低電位電源電圧が供給されている。キャパシタＣ１は、スイッチＳＷ１の閉操作により充電される。そして、スイッチＳＷ１の開操作により、電圧を保持し、リセット回路１４の動作によって放電される。本実施形態では、キャパシタＣ１は、定電流源ＰＳ１から電流供給を受けるので、時間に比例して充電される。これに伴って、スイッチＳＷ１とキャパシタＣ１との接続ノードＮＤ１の電圧Ｖ１は時間に比例して上昇する。
【００２４】
充電回路１３に用いられる定電流源ＰＳ１は、電流Ｉ１を供給する。この定電流源ＰＳ１は、比較器ＶＣＭ１と抵抗Ｒ１とトランジスタＭ１，Ｍ２，Ｍ３とを備える。トランジスタＭ１は、ＮチャンネルのＭＯＳトランジスタであり、トランジスタＭ２，Ｍ３は、ＰチャンネルＭＯＳトランジスタである。
【００２５】
比較器ＶＣＭ１の非反転入力端子には、参照電圧ＶＲＥＦが印加されている。比較器ＶＣＭ１の反転入力端子は、トランジスタＭ１のソース端子に接続されている。比較器ＶＣ
Ｍ１の出力端子は、トランジスタＭ１のゲート端子に接続されている。
【００２６】
このトランジスタＭ１のソース端子は、抵抗Ｒ１を介して低電位ラインに接続されている。トランジスタＭ１のドレイン端子には、トランジスタＭ２を介して高電位ラインに接続されている。この高電位ラインには、高電位電源電圧ＶＤＤが供給される。このため、トランジスタＭ２，Ｍ１及び抵抗Ｒ１を流れる電流が変化しようとすると、比較器ＶＣＭ１は、トランジスタＭ１のゲート端子の電圧を制御するので、トランジスタＭ２，Ｍ１及び抵抗Ｒ１を流れる電流が一定に保たれる。
【００２７】
更に、トランジスタＭ２，Ｍ３は、カレントミラー回路を構成している。具体的には、トランジスタＭ２，Ｍ３のソース端子は、高電位ラインに接続されている。トランジスタＭ２，Ｍ３のゲート端子は、トランジスタＭ２のドレイン端子に接続されている。トランジスタＭ３のドレイン端子は、スイッチＳＷ１に接続されている。このため、定電流源ＰＳ１は、スイッチＳＷ１が閉じている場合、トランジスタＭ２を流れる電流に比例する電流Ｉ１を、キャパシタＣ１に供給する。
【００２８】
（リセット回路１４）
スイッチＳＷ１とキャパシタＣ１の接続ノードＮＤ１には、リセット回路１４が接続されている。このリセット回路１４は、リセット信号に応じてキャパシタＣ１に蓄積した電荷を放電して、接続ノードＮＤ１の電圧を低電位ライン（初期値）にリセットする。具体的には、このリセット回路１４は、タイミング制御部からリセット信号を取得した場合、接続ノードＮＤ１を接地して、この接続ノードＮＤ１の電圧を低電位ラインにする。そして、リセット信号に対応したリセット期間が終了した場合、このリセット回路１４は、キャパシタＣ１の放電を停止する。
【００２９】
（調整回路１５）
調整回路１５は、キャパシタＣ１の充電が終了したときの電圧Ｖ１（充電電圧）に対応したデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。調整回路１５は、第１比較器ＣＭ１、第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備えている。
【００３０】
第１比較器ＣＭ１及び第２比較器ＣＭ２の非反転入力端子は、接続ノードＮＤ１に接続されている。第１比較器ＣＭ１の反転入力端子には、高電位基準電圧ＶＨが供給されている。また、第２比較器ＣＭ２の反転入力端子には、低電位基準電圧ＶＬが供給されている。ここで、高電位基準電圧ＶＨ及び低電位基準電圧ＶＬは、充電期間Ｔｃ１が終了したときの電圧Ｖ１の上限値及び下限値である。これら上限値及び下限値は、発振回路１１が出力する周波数ｆ０の許容範囲に応じた電圧Ｖ１の値によって決定されている。なお、この周波数ｆ０の許容範囲については後述する。
【００３１】
第１比較器ＣＭ１の出力端子は、インバータＮ２の入力端子に接続されている。このインバータＮ２の出力端子は、第１論理積回路Ａ１の第２の入力端子に接続されている。更に、この第１比較器ＣＭ１の出力端子は、第２論理積回路Ａ２の第２の入力端子に接続されている。
【００３２】
第２比較器ＣＭ２の出力端子は、インバータＮ１の入力端子に接続されている。このインバータＮ１の出力端子は、第１論理積回路Ａ１の第１の入力端子に接続されている。更に、この第２比較器ＣＭ２の出力端子は、第２論理積回路Ａ２の第１の入力端子に接続されている。
【００３３】
第１論理積回路Ａ１及び第２論理積回路Ａ２は、それぞれ２つの入力端子を有する。そ
して、第１論理積回路Ａ１は信号Ｘを出力し、第２論理積回路Ａ２は信号Ｙを出力する。第１論理積回路Ａ１から出力される信号Ｘは、２つの入力信号が両方ともハイレベルの場合にハイレベルになり、その他の場合にはローレベルになる。同様に、第２論理積回路Ａ２から出力される信号Ｙは、２つの入力信号が両方ともハイレベルの場合にハイレベルになり、その他の場合にはローレベルになる。本実施形態では、第１論理積回路Ａ１には、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号の反転信号が供給され、第２論理積回路Ａ２には、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号が供給される。このため、第１論理積回路Ａ１の信号Ｘは、充電期間Ｔｃ１が終了したときの電圧Ｖ１が低電位基準電圧ＶＬ（及び高電位基準電圧ＶＨ）よりも低いときにハイレベルになり、第２論理積回路Ａ２の信号Ｙは、充電期間Ｔｃ１が終了したときの電圧Ｖ１が高電位基準電圧ＶＨ（及び低電位基準電圧ＶＬ）より高いときにハイレベルになる。
【００３４】
第１論理積回路Ａ１からの信号Ｘ及び第２論理積回路Ａ２からの信号Ｙは、アップダウンカウンタＢＣ１に供給される。このアップダウンカウンタＢＣ１は、調整開始時には予め定めた初期の計数値を記憶しており、信号Ｘ，Ｙのハイレベルに応じて計数値を更新する。具体的には、アップダウンカウンタＢＣ１は、入力される信号Ｘがハイレベルのときに、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合は、この計数値を１つ増加させて、記憶している計数値を更新する。また、このアップダウンカウンタＢＣ１は、入力される信号Ｙがハイレベルのときに、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合は、この計数値を１つ減少させて、記憶している計数値を更新する。なお、アップダウンカウンタＢＣ１は、信号Ｘ，Ｙがローレベルのときには、記憶している計数値をそのまま維持する。そして、この計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。従って、本実施形態では、この計数値が「キャパシタの接続ノードの電圧と基準電圧との比較に応じた調整値」に相当する。
【００３５】
（周波数ｆ０及びその許容範囲）
以上のような構成の発振回路１１においては、以下の式が成立する。
（ＶＨ＋ＶＬ）／２＝（１／Ｃ１）×（ＶＲＥＦ／Ｒ１）×（Ｎｃ１×ｆ０）
ここで、高電位基準電圧ＶＨ、低電位基準電圧ＶＬ及び参照電圧ＶＲＥＦが高電位電源電圧ＶＤＤに応じて変化する場合、すなわちＶＨ＝α×ＶＤＤ、ＶＬ＝β×ＶＤＤ、ＶＲＥＦ＝γ×ＶＤＤ（α、β、γは定数）の場合には、以下の式が成立する。
【００３６】
ｆ０＝（２×γ×Ｎｃ１）／[Ｃ１×Ｒ１×（α＋β）]
ただし、この周波数ｆ０には、高電位基準電圧ＶＨ及び低電位基準電圧ＶＬに依存する誤差が生じる。これは、充電期間Ｔｃ１が終了したときの電圧Ｖ１が高電位基準電圧ＶＨ〜低電位基準電圧ＶＬの範囲内の場合には、アップダウンカウンタＢＣ１が一定値を出力するためである。従って、この高電位基準電圧ＶＨ及び低電位基準電圧ＶＬの電圧差がヒステリシスとして機能し、ノイズによる出力変動を抑えることができる。また、周波数ｆ０の許容範囲において最も低い周波数ｆ１及び最も高い周波数ｆ２は、以下の式で表示される。
【００３７】
ｆ１＝（γ×Ｎｃ１）／（Ｃ１×Ｒ１×α）
ｆ２＝（γ×Ｎｃ１）／（Ｃ１×Ｒ１×β）
このため、高い精度の周波数ｆ０を得るためには、高電位基準電圧ＶＨ及び低電位基準電圧ＶＬを近付けておく。
【００３８】
（自動調整処理）
次に、本実施形態の発振回路１１の自動調整処理を説明する。ここで、発振器１０のタイミング制御部は、調整期間が経過するまで、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２を繰り返す。
【００３９】
（充電・保持期間Ｔ１）
タイミング制御部は、充電・保持期間Ｔ１において、パルスカウンタ１２にカウント開始信号を供給する。このカウント開始信号を受信したパルスカウンタ１２は、カウント数Ｎｃ１の計数を開始する。更に、このパルスカウンタ１２は、カウントをしている間、出力信号Ｓ１を出力する。この出力信号Ｓ１の出力を受信すると、充電回路１３のスイッチＳＷ１は、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電する。そして、この充電期間Ｔｃ１において、キャパシタＣ１は充電され、接続ノードＮＤ１の電圧Ｖ１が時間に比例して上昇する。
【００４０】
その後、パルスカウンタ１２は、カウント数Ｎｃ１を計数し終わると、出力信号Ｓ１を停止する。この出力信号Ｓ１の供給停止に応じて、充電回路１３のスイッチＳＷ１は、定電流源ＰＳ１とキャパシタＣ１とを切断する。これにより、キャパシタＣ１に対する充電は停止され、蓄積された電荷により、接続ノードＮＤ１の電圧Ｖ１が一定になる。この場合、第１比較器ＣＭ１は、このときの電圧Ｖ１（充電期間Ｔｃ１が終了したときの電圧Ｖ１）と高電位基準電圧ＶＨとを比較する。また、第２比較器ＣＭ２は、充電期間Ｔｃ１が終了したときの電圧Ｖ１と低電位基準電圧ＶＬとを比較する。
【００４１】
（Ｖ１＜ＶＬの場合）
ここで、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号は、電圧Ｖ１が低電位基準電圧ＶＬ（及び高電位基準電圧ＶＨ）よりも低い場合、ローレベルになる。これにより、第１論理積回路Ａ１の各入力端子に供給される信号はハイレベルになるので、第１論理積回路Ａ１の信号Ｘはハイレベルになる。一方、第２論理積回路Ａ２の各入力端子に供給される信号はローレベルになるので、第２論理積回路Ａ２の信号Ｙはローレベルになる。
【００４２】
（ＶＬ≦Ｖ１≦ＶＨの場合）
一方、電圧Ｖ１が低電位基準電圧ＶＬ以上で高電位基準電圧ＶＨ以下の場合、第１比較器ＣＭ１の出力信号はローレベルになり、第２比較器ＣＭ２の出力信号はハイレベルになる。これにより、第１論理積回路Ａ１及び第２論理積回路Ａ２には、ハイレベルの信号とローレベルの信号の両方が供給される。これにより、第１論理積回路Ａ１及び第２論理積回路Ａ２から出力される信号Ｘ及び信号Ｙはローレベルとなる。
【００４３】
（ＶＨ＜Ｖ１の場合）
更に、第１比較器ＣＭ１及び第２比較器ＣＭ２の出力信号は、電圧Ｖ１が高電位基準電圧ＶＨ（及び低電位基準電圧ＶＬ）よりも高い場合、ハイレベルになる。これにより、第１論理積回路Ａ１の各入力端子に供給される信号はローレベルになるので、第１論理積回路Ａ１の信号Ｘはローレベルになる。一方、第２論理積回路Ａ２の各入力端子に供給される信号は、ハイレベルになるので、第２論理積回路Ａ２の信号Ｙはハイレベルになる。
【００４４】
（ロード・リセット期間Ｔ２）
その後、充電・保持期間Ｔ１が終了して、ロード・リセット期間Ｔ２になるとタイミング制御部は、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。このロード信号ＬＳ１を受信すると、アップダウンカウンタＢＣ１は、第１論理積回路Ａ１の信号Ｘがハイレベルの場合は、記憶している計数値を１つ加算した新たな計数値に更新し、第２論理積回路Ａ２の信号Ｙがハイレベルの場合は、記憶している計数値を１つ減算した新たな計数値を記憶する。そして、この計数値に対応するデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００４５】
そして、タイミング制御部は、リセット回路１４にリセット信号を供給する。リセット信号を受信したリセット回路１４は、接続ノードＮＤ１の電位を低電位ラインの電位にす
る。そして、リセット期間が経過することにより、ロード・リセット期間Ｔ２が終了する。
【００４６】
本実施形態では、上述した充電・保持期間Ｔ１とロード・リセット期間Ｔ２の１サイクルが終了する度にアップダウンカウンタＢＣ１の計数値が１つずつ変更されて、周波数ｆ０が調整される。次に、これらサイクルが繰り返されるときの動作について説明する。
【００４７】
（電圧Ｖ１の上昇による調整）
図２（ａ）には、充電期間Ｔｃ１が終了したときの電圧Ｖ１を徐々に上昇させて周波数ｆ０を調整する場合の電圧Ｖ１の変化を示す。また、図２（ｂ）には、それに伴うデータ信号Ｄ０〜Ｄ４の変化を示す。なお、ここでは、アップダウンカウンタＢＣ１は、初期の計数値として「０」を記憶している。
【００４８】
この場合、充電期間Ｔｃ１が終了したときの電圧Ｖ１は低電位基準電圧ＶＬより低いため、調整回路１５のアップダウンカウンタＢＣ１は前回のサイクルの計数値より１つ増加した計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４に応じて周波数ｆ０が低くなるように調整した信号を出力する。パルスカウンタ１２は周波数ｆ０のパルス信号を同じカウント数Ｎｃ１までカウントするため、出力信号Ｓ１は前回のサイクルのときに比べて長い時間、出力されることになる。従って、前回のサイクルよりも長くなった充電期間Ｔｃ１の間、キャパシタＣ１が充電され、充電期間Ｔｃ１が終了したときの電圧Ｖ１は前回のサイクルのときよりも高くなる。
【００４９】
これらの動作を繰り返して行なうことにより、１サイクルを行なう毎に、充電期間Ｔｃ１が終了したときの電圧Ｖ１は、徐々に高くなる。そして、調整期間が終了するまでに、充電期間Ｔｃ１が終了したときの電圧Ｖ１は、低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になる。なお、図２に示すように、充電期間Ｔｃ１が終了したときの電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になった以降（図２の時間ＴＬ１以降）は、アップダウンカウンタＢＣ１は、一定のデータ信号Ｄ０〜Ｄ４を出力する。その後、調整期間が経過すると、このときのデータ信号Ｄ０〜Ｄ４が常に発振回路１１に供給されることにより、調整された周波数ｆ０が出力される。
【００５０】
（電圧Ｖ１の降下による調整）
図３（ａ）には、充電期間Ｔｃ１が終了したときの電圧Ｖ１を徐々に降下させて周波数ｆ０を調整する場合の電圧Ｖ１の変化を示す。また、図３（ｂ）には、それに伴うデータ信号Ｄ０〜Ｄ４の変化を示す。なお、ここでは、アップダウンカウンタＢＣ１は、初期の計数値として「０」を記憶している。
【００５１】
この場合、充電期間Ｔｃ１が終了したときの電圧Ｖ１は高電位基準電圧ＶＨより高いため、調整回路１５のアップダウンカウンタＢＣ１は前回のサイクルの計数値より１つ減少した計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４に応じて周波数ｆ０が高くなるように調整した信号を出力する。パルスカウンタ１２は、周波数ｆ０のパルス信号を同じカウント数Ｎｃ１までカウントするため、出力信号Ｓ１は前回のサイクルのときに比べて短い時間、出力されることになる。従って、前回のサイクルよりも短くなった充電期間Ｔｃ１の間、キャパシタＣ１が充電され、充電期間Ｔｃ１が終了したときの電圧Ｖ１は前回のサイクルのときよりも低くなる。
【００５２】
これらの動作を繰り返して行なうことにより、１サイクルを行なう毎に、充電期間Ｔｃ１が終了したときの電圧Ｖ１は、徐々に低くなる。そして、調整期間が終了するまでに、
充電期間Ｔｃ１が終了したときの電圧Ｖ１は、低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になる。なお、図３に示すように、充電期間Ｔｃ１が終了したときの電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になった以降（図３の時間ＴＨ１以降）は、アップダウンカウンタＢＣ１は、一定のデータ信号Ｄ０〜Ｄ４を出力する。その後、調整期間が経過すると、このときのデータ信号Ｄ０〜Ｄ４が常に発振回路１１に供給されることにより、調整された周波数ｆ０が出力される。
【００５３】
本実施形態によれば、以下のような効果を得ることができる。
（１） 本実施形態では、パルスカウンタ１２は、カウント開始信号を受信した場合、発振回路１１の出力信号の周波数ｆ０に応じたパルス信号をカウント数Ｎｃ１になるまでカウントし、この間、出力信号Ｓ１を出力する。充電回路１３のスイッチＳＷ１は、出力信号Ｓ１を取得した場合、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。調整回路１５は、電圧Ｖ１が高電位基準電圧ＶＨより高い場合には、周波数ｆ０を高くする調整値を発振回路１１に供給し、電圧Ｖ１が低電位基準電圧ＶＬより低い場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。このため、調整された周波数ｆ０に対応する充電期間Ｔｃ１にキャパシタＣ１が充電され、これに応じて充電期間Ｔｃ１が終了したときの電圧Ｖ１が変更される。そして、この電圧Ｖ１の大きさに応じて発振回路１１の周波数ｆ０が調整されるので、チャージポンプを用いずに、発振器１０は、自動的に周波数ｆ０を効率的に調整することができる。
【００５４】
（２） 本実施形態では、電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値になるまで、周波数ｆ０が調整される。従って、低電位基準電圧ＶＬ及び高電位基準電圧ＶＨを近付けることにより、周波数ｆ０の精度を高くすることができる。
【００５５】
（３） 本実施形態では、調整回路１５は、電圧Ｖ１と高電位基準電圧ＶＨとを比較する第１比較器ＣＭ１、電圧Ｖ１と低電位基準電圧ＶＬとを比較する第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備える。第１比較器ＣＭ１及び第２比較器ＣＭ２の出力結果から、電圧Ｖ１が低電位基準電圧ＶＬより低い場合には、信号Ｘがハイレベルになる。第２比較器ＣＭ２及び第１比較器ＣＭ１の出力結果から、電圧Ｖ１が高電位基準電圧ＶＨより高い場合には、信号Ｙがハイレベルになる。第１比較器ＣＭ１及び第２比較器ＣＭ２の出力結果から、電圧Ｖ１が低電位基準電圧ＶＬ〜高電位基準電圧ＶＨの値である場合には、信号Ｘ，Ｙはローレベルになる。アップダウンカウンタＢＣ１は、タイミング制御部からロード信号ＬＳ１を受信した際に、ハイレベルの信号Ｘを取得していた場合には計数値を１つ加算し、ハイレベルの信号Ｙを取得していた場合には計数値を１つ減算して、新たな計数値を記憶し、その計数値に応じた調整値を示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。更に、このアップダウンカウンタＢＣ１は、ローレベルの信号Ｘ，Ｙを取得した場合には、記憶している計数値をそのまま維持する。発振回路１１は、データ信号Ｄ０〜Ｄ４で表示される調整値に応じて出力信号の周波数ｆ０を調整する。従って、発振器１０は、簡単な構成で、周波数ｆ０を自動的に調整することができる。
【００５６】
（４） 本実施形態では、このタイミング制御部は、周波数ｆ０の調整を終了する調整期間を記憶しており、調整期間が経過するまで、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２を計測して、カウント開始信号、ロード信号ＬＳ１及びリセット信号を供給する。従って、調整期間が経過して調整が終了した後には、タイミング制御部は、周波数ｆ０を調整するための信号の供給を停止するので、消費電力を抑えることができる。
【００５７】
（５） 本実施形態では、充電回路１３は、定電流源ＰＳ１、スイッチＳＷ１及びキャパシタＣ１を直列に接続した回路である。パルスカウンタ１２からの出力信号Ｓ１が供給
されている間、スイッチＳＷ１は、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電する。このため、キャパシタＣ１は、時間に比例して充電され、接続ノードＮＤ１の電圧は、時間に比例して充電される。従って、周波数ｆ０の調整をより簡単に行なうことができる。
【００５８】
（６） 本実施形態では、接続ノードＮＤ１には、リセット回路１４が接続されている。リセット回路１４は、ロード・リセット期間Ｔ２においてタイミング制御部からリセット信号を受信すると、接続ノードＮＤ１の電圧を低電位ラインの電位にする。このため、パルスカウンタ１２がカウントを開始する前に、接続ノードＮＤ１の電圧Ｖ１が強制的に低電位ラインの電位になるため、周波数ｆ０に応じた充電期間Ｔｃ１中の電圧Ｖ１の増加量をより正確に検出することができる。従って、この電圧Ｖ１に基づいて周波数ｆ０を調整することにより、周波数ｆ０を精度よく調整することができる。
【００５９】
（第２実施形態）
次に、本発明を具体化した第２実施形態について、図４を用いて説明する。以降の実施形態において、上記第１実施形態と同様の部分については、同一の符号を付し、その詳細な説明は省略する。
【００６０】
本実施形態では、上記第１実施形態における調整回路１５の代わりに、調整回路２５を用いる。すなわち、本実施形態の発振器２０は、上記第１実施形態と同様に、発振回路１１、パルスカウンタ１２、充電回路１３、リセット回路１４、調整回路２５及びタイミング制御部を備えている。
【００６１】
調整回路２５は、充電期間Ｔｃ１が終了したときの電圧Ｖ１に基づいてデータ信号Ｄ０〜Ｄ４を決定し、発振回路１１に供給する。本実施形態の調整回路２５は、いわゆるフラッシュＡＤコンバータである。具体的には、調整回路２５は、３１個の比較器ＣＰ（１），ＣＰ（２），ＣＰ（３），…，ＣＰ（３１）と、各比較器ＣＰ（１）〜ＣＰ（３１）の出力端子が接続されているエンコーダＥ１とを備えている。
【００６２】
各比較器ＣＰ（１）〜ＣＰ（３１）の非反転入力端子には、接続ノードＮＤ１が接続されている。更に、各比較器ＣＰ（１）〜ＣＰ（３１）の反転入力端子には、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの間の電位を抵抗器Ｒｃ（１），Ｒｃ（２），Ｒｃ（３），…，Ｒｃ（３１），Ｒｃ（３２）で分圧した各電圧（複数の分割電圧）が印加される。このため、本実施形態では、高電位電源電圧ＶＤＤが高電位基準電圧に相当し、低電位電源電圧ＶＳＳが低電位基準電圧に相当する。
【００６３】
具体的には、高電位ラインと低電位ラインとの間に、３２個の抵抗器Ｒｃ（１）〜Ｒｃ（３２）が直列に接続されている。高電位ラインには高電位電源電圧ＶＤＤが供給され、低電位ラインには低電位電源電圧ＶＳＳが供給される。本実施形態では、各抵抗器Ｒｃ（１）〜Ｒｃ（３２）は同じ抵抗値を有する。そして、抵抗器Ｒｃ（１）と抵抗器Ｒｃ（２）との接続ノードが比較器ＣＰ（１）の反転入力端子に接続され、抵抗器Ｒｃ（２）と抵抗器Ｒｃ（３）との接続ノードが比較器ＣＰ（２）の反転入力端子に接続される。すなわち、ｎを整数とすると、抵抗器Ｒｃ（ｎ）と抵抗器Ｒｃ（ｎ＋１）との接続ノードが比較器ＣＰ（ｎ）の反転入力端子に接続される。更に、比較器ＣＰ（３１）の反転入力端子は、抵抗器Ｒｃ（３２）を介して低電位電源電圧ＶＳＳに接続されている。
【００６４】
各比較器ＣＰ（１）〜ＣＰ（３１）の出力端子はエンコーダＥ１に接続されている。このエンコーダＥ１は、各比較器ＣＰ（１）〜ＣＰ（３１）の出力信号によるサーモメータコードをバイナリコードに変換する。このエンコーダＥ１には、ロード信号ＬＳ１が供給される。従って、エンコーダＥ１は、このロード信号ＬＳ１が供給された場合、変換され
たバイナリコードを示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００６５】
（自動調整処理）
次に、本実施形態の自動調整処理について説明する。本実施形態においても、上記第１実施形態と同様に、タイミング制御部は、充電・保持期間Ｔ１及びロード・リセット期間Ｔ２の計測を調整期間が経過するまで繰り返して行ない、カウント開始信号、ロード信号ＬＳ１及びリセット信号を供給する。
【００６６】
本実施形態において、充電・保持期間Ｔ１が開始されると、上記第１実施形態と同様に、発振回路１１からの出力信号の周波数ｆ０に応じて、パルスカウンタ１２は出力信号Ｓ１を充電回路１３に供給する。充電回路１３では、キャパシタＣ１が充電され、接続ノードＮＤ１の電圧Ｖ１が上昇する。そして、出力信号Ｓ１が停止されると、スイッチＳＷ１は定電流源ＰＳ１とキャパシタＣ１とを切断し、キャパシタＣ１は充電された電荷を保持し、接続ノードＮＤ１の電圧Ｖ１は一定になる。
【００６７】
そして、各比較器ＣＰ（１）〜ＣＰ（３１）は、充電期間Ｔｃ１が終了したときの電圧Ｖ１と、反転入力端子に供給された電圧とを比較する。そして、反転入力端子に供給された電圧に対して高い電圧Ｖ１が供給された比較器は、ハイレベルの出力信号を出力してエンコーダＥ１に供給する。また、反転入力端子印加された電圧に対して低い電圧Ｖ１が供給された比較器は、ローレベルの出力信号をエンコーダＥ１に供給する。
【００６８】
一方、ロード・リセット期間Ｔ２になった場合、タイミング制御部は、ロード信号ＬＳ１をエンコーダＥ１に供給する。ロード信号ＬＳ１を取得した場合、エンコーダＥ１は、各比較器ＣＰ（１）〜ＣＰ（３１）の出力信号のレベルに対応するバイナリコードを特定し、このバイナリコードを示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００６９】
本実施形態によれば、上記（１）、（４）〜（６）に記載の効果に加えて、以下のような効果を得ることができる。
（７） 本実施形態では、調整回路２５は、複数の比較器ＣＰ（１）〜ＣＰ（３１）と、各比較器ＣＰ（１）〜ＣＰ（３１）の出力端子が接続されているエンコーダＥ１を備えたフラッシュＡＤコンバータである。発振回路１１からの出力信号の周波数ｆ０に応じて接続ノードＮＤ１の電圧Ｖ１が上昇し、この電圧Ｖ１が各比較器ＣＰ（１）〜ＣＰ（３１）の非反転入力端子に供給される。各比較器ＣＰ（１）〜ＣＰ（３１）は、充電期間Ｔｃ１が終了したときの電圧Ｖ１と、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの電位間を各抵抗器Ｒｃ（１）〜Ｒｃ（３２）で分圧した電圧とを比較し、この比較した結果の出力信号をエンコーダＥ１に供給する。エンコーダＥ１は、各比較器ＣＰ（１）〜ＣＰ（３１）の出力信号によるサーモメータコードをバイナリコードに変換し、ロード信号ＬＳ１が供給された場合、このバイナリコードを示すデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。このため、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとを抵抗器Ｒｃ（１）〜Ｒｃ（３２）で分圧した各電圧と、充電期間Ｔｃ１が終了したときの電圧Ｖ１とを一度に比較することができる。そして、エンコーダＥ１は、この比較結果に基づいて調整値を算出するため、発振回路１１は、より短時間で周波数ｆ０に調整することができる。
【００７０】
（第３実施形態）
次に、本発明を具体化した第３実施形態について、図５を用いて説明する。本実施形態では、上記第１実施形態におけるパルスカウンタ１２及び調整回路１５の代わりに、パルスカウンタ３２及び調整回路３５を用いる。すなわち、本実施形態の発振器３０は、上記第１実施形態と同様に、発振回路１１、パルスカウンタ３２、充電回路１３、リセット回路１４、調整回路３５及びタイミング制御部を備えている。
【００７１】
本実施形態のパルスカウンタ３２は、充電回路１３に接続されており、出力信号Ｓ１を充電回路１３に供給する。パルスカウンタ３２は、カウント開始信号を受信して、パルスカウンタ３２がパルス信号のカウントを開始したときに、出力信号Ｓ１を出力する（ハイレベルにする）。また、パルスカウンタ３２には、タイミング制御部からのリセット信号が供給される。パルスカウンタ３２は、上記第１実施形態の出力信号Ｓ１と異なり、このリセット信号を受信した場合に、出力信号Ｓ１の供給を停止する（出力信号Ｓ１をローレベルにする）。従って、パルスカウンタ３２は、リセット信号が出力されるまで（比較器ＣＭＰ１の出力信号がローレベルの間は）ハイレベルを維持する。このため、本実施形態では、充電回路１３は、充電・保持期間Ｔ１中は、パルスカウンタ３２からの出力信号Ｓ１の供給を受けてキャパシタＣ１を充電する。従って、接続ノードＮＤ１の電圧Ｖ１は必ず参照電圧ＶＲＥＦ以上になる。
【００７２】
更に、パルスカウンタ３２は、カウント数Ｎｃ１になるまでパルス信号をカウントし、カウントを開始してからカウント数Ｎｃ１を数え終わると、終了識別信号としての調整基準信号Ｓ２を調整回路３５に出力する。この調整基準信号Ｓ２は、カウントしている間はローレベル、カウントを終了したときにはハイレベルになる。
【００７３】
本実施形態の調整回路３５は、接続ノードＮＤ１の電圧Ｖ１に基づいてデータ信号Ｄ０〜Ｄ４を決定し、発振回路１１に供給する。具体的には、調整回路３５は、比較器ＣＭＰ１、インバータＮ３，Ｎ４、第１論理積回路Ａ３、第２論理積回路Ａ４及びアップダウンカウンタＢＣ２を備えている。
【００７４】
比較器ＣＭＰ１の非反転入力端子は、接続ノードＮＤ１に接続されている。この比較器ＣＭＰ１の反転入力端子には、参照電圧ＶＲＥＦが印加されている。本実施形態では、この参照電圧ＶＲＥＦが基準電圧として機能する。比較器ＣＭＰ１の出力端子は、インバータＮ３の入力端子に接続されている。このインバータＮ３の出力端子は、第１論理積回路Ａ３の第２の入力端子に接続されている。更に、比較器ＣＭＰ１の出力端子は、第２論理積回路Ａ４の第２の入力端子に接続されている。
【００７５】
第１論理積回路Ａ３及び第２論理積回路Ａ４は、第１実施形態の第１論理積回路Ａ１及び第２論理積回路Ａ２と同様に、それぞれ２つの入力端子を有する論理積回路である。本実施形態では、第１論理積回路Ａ３の第１の入力端子には、パルスカウンタ３２が接続され、調整基準信号Ｓ２が供給される。更に、第２論理積回路Ａ４の第１の入力端子には、調整基準信号Ｓ２の反転信号が供給される。具体的には、第２論理積回路Ａ４の第１の入力端子は、インバータＮ４を介してパルスカウンタ３２に接続されている。
【００７６】
第１論理積回路Ａ３からの信号Ｘ及び第２論理積回路Ａ２からの信号Ｙは、アップダウンカウンタＢＣ２に供給される。アップダウンカウンタＢＣ２には、本実施形態では、発振回路１１からのパルス信号が供給されている。アップダウンカウンタＢＣ２は、入力される信号Ｘがハイレベルのとき、発振回路１１からのパルス信号毎にその計数値を１つ増加させて、記憶している計数値を更新する。また、アップダウンカウンタＢＣ２は、入力される信号Ｘ、Ｙがローレベルのときは、記憶している計数値をそのまま維持する。更に、アップダウンカウンタＢＣ２は、入力される信号Ｙがハイレベルのとき、発振回路１１からのパルス信号毎にその計数値を１つ減少させて、記憶している計数値を更新する。そして、アップダウンカウンタＢＣ２は、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
【００７７】
（自動調整処理）
次に、本実施形態の自動調整処理について説明する。本実施形態においても、上記第１
実施形態と同様に、タイミング制御部は、調整期間が経過するまで、カウント開始信号、ロード信号ＬＳ１及びリセット信号の出力を繰り返して行なう。
【００７８】
本実施形態において、充電・保持期間Ｔ１が開始されると、上記第１実施形態と同様に、パルスカウンタ３２から出力信号Ｓ１が充電回路１３に供給されて、キャパシタＣ１が充電され、接続ノードＮＤ１の電圧Ｖ１が上昇する。この場合、比較器ＣＭＰ１の出力信号は、初期値としてローレベルになっている。
【００７９】
一方、この充電・保持期間Ｔ１においては、パルスカウンタ３２は、初期値としてローレベルの調整基準信号Ｓ２を調整回路３５に供給している。従って、第１論理積回路Ａ３の第１入力端子にはローレベルの信号が入力され、第２論理積回路Ａ４の第１入力端子にはハイレベルの信号が入力される。
【００８０】
（調整基準信号Ｓ２が比較器ＣＭＰ１の出力信号より先にハイレベルになる場合）
ここでは、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦを超えないうちに、パルスカウンタ３２が、カウント数Ｎｃ１を数え終わって、ハイレベルの調整基準信号Ｓ２を調整回路３５に供給した場合を説明する。この場合、調整基準信号Ｓ２がローレベルからハイレベルになる。また、比較器ＣＭＰ１の出力信号はローレベルを維持する。
【００８１】
このため、第１論理積回路Ａ３の各入力端子に供給される信号はハイレベルになり、第１論理積回路Ａ３の信号Ｘはハイレベルになる。一方、第２論理積回路Ａ４の各入力端子に供給される信号はローレベルになり、第２論理積回路Ａ４の信号Ｙはローレベルになる。従って、アップダウンカウンタＢＣ２には、ハイレベルの信号Ｘ、ローレベルの信号Ｙが入力される。アップダウンカウンタＢＣ２は、ハイレベルの信号Ｘが供給されているときに、発振回路１１からパルス信号が供給される毎に、記憶している計数値を１つ増加させる。
【００８２】
その後、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦ以上になった場合には、比較器ＣＭＰ１の出力がハイレベルになる。この場合、第１論理積回路Ａ３の信号Ｘはローレベルになる。なお、第２論理積回路Ａ４の信号Ｙはローレベルを維持する。従って、アップダウンカウンタＢＣ２は、記憶している計数値をそのまま維持する。そして、アップダウンカウンタＢＣ２は、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。この場合、カウント数Ｎｃ１を数え終わっても電圧Ｖ１が参照電圧ＶＲＥＦより低いため、発振回路１１は、出力する信号の周波数ｆ０を低くなるように調整する。
【００８３】
（比較器ＣＭＰ１の出力信号が調整基準信号Ｓ２より先にハイレベルになる場合）
ここでは、パルスカウンタ３２がカウント数Ｎｃ１を数え終わる前に、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦ以上になった場合について説明する。この場合、調整基準信号Ｓ２はローレベルを維持する。また、比較器ＣＭＰ１の出力信号がローレベルからハイレベルになる。
【００８４】
このため、第１論理積回路Ａ３の各入力端子に供給される信号はローレベルになり、第１論理積回路Ａ３の信号Ｘはローレベルになる。一方、第２論理積回路Ａ４の各入力端子に供給される信号はハイレベルになり、第２論理積回路Ａ４の信号Ｙはハイレベルになる。従って、アップダウンカウンタＢＣ２には、ローレベルの信号Ｘ、ハイレベルの信号Ｙが入力される。アップダウンカウンタＢＣ２は、ハイレベルの信号Ｙが供給されているときに、発振回路１１からパルス信号が供給される毎に、記憶している計数値を１つ減少させる。
【００８５】
その後、パルスカウンタ３２がカウント数Ｎｃ１を数え終わると、調整基準信号Ｓ２がハイレベルになる。この場合、第２論理積回路Ａ４の信号Ｙはローレベルになる。なお、第１論理積回路Ａ３の信号Ｘはローレベルを維持する。従って、アップダウンカウンタＢＣ２は、記憶している計数値をそのまま維持する。そして、アップダウンカウンタＢＣ２は、ロード・リセット期間Ｔ２においてロード信号ＬＳ１を受信した場合、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。この場合、カウント数Ｎｃ１を数え終わる前に電圧Ｖ１が参照電圧ＶＲＥＦ以上になるため、発振回路１１は、出力する信号の周波数ｆ０を高くなるように調整する。
【００８６】
本実施形態によれば、上記（４）〜（６）に記載の効果に加えて、以下のような効果を得ることができる。
（８） 本実施形態では、パルスカウンタ３２は、カウント開始信号を受信した場合、出力信号Ｓ１が出力される。充電回路１３のスイッチＳＷ１は、出力信号Ｓ１を取得した場合、定電流源ＰＳ１とキャパシタＣ１とを接続して、キャパシタＣ１を充電し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。この場合、調整回路３５の比較器ＣＭＰ１の出力信号が参照電圧ＶＲＥＦ以上になる。一方、パルスカウンタ３２は、カウント数Ｎｃ１になるまでパルス信号をカウントし、カウントが終了した場合には、調整基準信号Ｓ２を調整回路３５に出力する。調整回路３５は、比較器ＣＭＰ１の出力信号が、前記調整基準信号Ｓ２よりも先に変化した場合には、周波数ｆ０を高くする調整値を発振回路１１に供給する。また、調整回路３５は、調整基準信号Ｓ２が、比較器ＣＭＰ１の出力信号よりも先に変化した場合には、周波数ｆ０を低くする調整値を発振回路１１に供給する。このため、接続ノードＮＤ１の電圧Ｖ１が参照電圧ＶＲＥＦになったタイミングとパルスカウンタ３２のカウント終了とのタイミングに応じて、発振回路１１の周波数ｆ０が調整されるので、チャージポンプを用いずに、発振器１０は、自動的に周波数ｆ０を効率的に調整することができる。
【００８７】
（９） 本実施形態では、調整回路３５は、パルスカウンタ３２がカウントを開始したときから上昇する接続ノードＮＤ１の電圧Ｖ１と参照電圧ＶＲＥＦとを比較する比較器ＣＭＰ１と、インバータＮ３，Ｎ４、第１論理積回路Ａ３、第２論理積回路Ａ４及びアップダウンカウンタＢＣ２を備える。調整基準信号Ｓ２が比較器ＣＭＰ１の出力信号より先にハイレベルなった場合には、アップダウンカウンタＢＣ２に供給される信号Ｘはハイレベルになる。この場合、アップダウンカウンタＢＣ２は、電圧Ｖ１が上昇して比較器ＣＭＰ１の出力がハイレベルになるまでの間、発振回路１１からのパルス信号毎にその計数値を１つ増加させて、記憶している計数値を更新する。一方、比較器ＣＭＰ１の出力信号が調整基準信号Ｓ２より先にハイレベルなった場合には、アップダウンカウンタＢＣ２に供給される信号Ｙはハイレベルになる。この場合、アップダウンカウンタＢＣ２は、パルスカウンタ３２がカウントを終了して調整基準信号Ｓ２をハイレベルにするまでの間、発振回路１１からのパルス信号毎にその計数値を１つ減少させて、記憶している計数値を更新する。そして、アップダウンカウンタＢＣ２は、ロード信号ＬＳ１を受信した場合には、この計数値に対応するデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。従って、カウント開始信号、ロード信号ＬＳ１及びリセット信号の１サイクルの調整において、カウントの開始から、電圧Ｖ１が参照電圧ＶＲＥＦより高くなるまでの時間と、カウントの終了を示す調整基準信号Ｓ２がハイレベルになるまでの時間との時間差におけるパルス信号の数が計数値から減算又は加算される。このため、１サイクルで、周波数ｆ０を調整するためのより適切な調整値を発振回路１１に提供することができる。よって、より短時間で、周波数ｆ０を自動的に調整することができる。
【００８８】
また、上記実施形態は、以下のように変更してもよい。
○ 上記第１及び第３実施形態における調整回路１５，３５は、周波数ｆ０を低くなるように調整する場合には計数値を増加させ、周波数ｆ０を高くなるように調整する場合には計数値を減少させるアップダウンカウンタＢＣ１，ＢＣ２を設けた。電圧Ｖ１に基づいて発振回路１１の出力信号の周波数ｆ０が調整できるのであれば、調整回路１５，３５の構成は、これに限られない。例えば、周波数ｆ０を低くなるように調整する場合には計数値を減少させ、周波数ｆ０を高くなるように調整する場合には計数値を増加させるアップダウンカウンタＢＣ１，ＢＣ２を用いてもよい。
【００８９】
○ 上記第２実施形態においては、３１個の比較器ＣＰ（１）〜ＣＰ（３１）及び３２個の抵抗器Ｒｃ（１）〜Ｒｃ（３２）を設けた。比較器及び抵抗器の数は適宜変更してもよい。また、上記第２実施形態においては、各抵抗器Ｒｃ（１）〜Ｒｃ（３２）の抵抗値を同じとしたが、これら抵抗値を適宜変更してもよい。例えば、高電位電源電圧ＶＤＤ及び低電位電源電圧ＶＳＳにより近い抵抗器の抵抗値を大きくすることにより、高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳとの中間値をより細かく調整することができる。この場合には、この中間値を、充電期間Ｔｃ１が終了したときの電圧Ｖ１の目標値とすることにより、周波数ｆ０の微調整をより容易に行なうことができる。
【００９０】
○ 上記第３実施形態においては、パルスカウンタ３２は、調整回路３５に、カウントしている間はローレベル、カウントを終了したときにはハイレベルになる調整基準信号Ｓ２を供給した。調整基準信号Ｓ２は、パルスカウンタ３２が、カウントを終了したことを特定する信号であればこれに限られない。すなわち、パルスカウンタ３２は、カウントしている間はハイレベル、カウントを終了したときにはローレベルになる調整基準信号Ｓ２を調整回路３５に供給してもよい。この場合には、調整回路３５のインバータＮ３，Ｎ４の配置やアップダウンカウンタＢＣ２の構成等を変更することにより、上記第３実施形態と同様な処理を行なうことができる。
【００９１】
○ 上記第３実施形態においては、調整回路３５は、パルス信号に応じて計数値を減算又は加算するアップダウンカウンタＢＣ２を備えた。調整回路３５は、これに限らず、接続ノードＮＤ１の電圧Ｖ１が基準電圧ＶＲＥＦ以上になった時間とカウントが終了した時間との前後関係に応じて調整値を変化させる構成であればよい。例えば、第３実施形態のアップダウンカウンタＢＣ２の代わりに、上記第１実施形態と同様に、このロード信号ＬＳ１の受信に応じて、記憶している計数値を１つ加算又は減算した新たな計数値に更新するアップダウンカウンタＢＣ１を用いてもよい。この場合には、１サイクル毎に徐々に調整値が調整されるが、アップダウンカウンタＢＣ１に発振回路１１の信号を供給しなくてもよいし、基準電圧も１つでよい。
【００９２】
○ 上記各実施形態においては、充電回路１３においてキャパシタＣ１を充電するために定電流源ＰＳ１を用いた。キャパシタＣ１を充電するのであれば、この定電流源ＰＳ１に限られない。例えば、定電流源ＰＳ１の代わりに、スイッチＳＷ１を、抵抗器を介して高電位ラインに接続してもよい。この場合には、充電回路１３の構成をより簡単にすることができる。
【符号の説明】
【００９３】
１０，２０，３０…発振器、１１…発振回路、１２，３２…パルスカウンタ、１３…充電回路、１４…リセット回路、１５，２５，３５…調整回路、Ａ１，Ａ３…第１論理積回路、Ａ２，Ａ４…第２論理積回路、ＢＣ１…アップダウンカウンタ、Ｃ１…キャパシタ、ＣＭ１…第１比較器、ＣＭ２…第２比較器、ＣＰ（１），ＣＰ（２），ＣＰ（３），ＣＰ（３１），ＣＭＰ１，ＶＣＭ１…比較器、Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４…データ信号、Ｅ１…エンコーダ、Ｉ１…電流、ＬＳ１…ロード信号、Ｍ１，Ｍ２，Ｍ３…トランジスタ、Ｎ１，Ｎ２，Ｎ３，Ｎ４…インバータ、ＮＤ１…接続ノード、ＰＳ１…定電流源、Ｒ１
，Ｒｃ（１），Ｒｃ（２），Ｒｃ（３），Ｒｃ（３１），Ｒｃ（３２）…抵抗器、Ｓ１…出力信号、Ｓ２…調整基準信号、ＳＷ１…スイッチ、Ｔ１…充電・保持期間、Ｔ２…ロード・リセット期間、Ｔｃ１…充電期間、Ｖ１…接続ノードの電圧、ＶＤＤ…高電位電源電圧、ＶＨ…高電位基準電圧、ＶＬ…低電位基準電圧、ＶＳＳ…低電位電源電圧、ＶＲＥＦ…参照電圧、Ｘ，Ｙ…信号、ｆ０…周波数。
【特許請求の範囲】
【請求項１】
調整値に応じた周波数を出力する発振回路と、
前記発振回路からの出力信号を予め定められた回数までカウントし、カウントが終了するまで制御出力信号を出力するパルスカウンタと、
前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、
前記キャパシタの接続ノードの電圧と基準電圧との比較に応じた調整値を前記発振回路に供給する調整回路とを含むことを特徴とする自動調整発振器。
【請求項２】
前記調整回路は、
充電が終了したときの前記接続ノードの充電電圧と、この充電電圧の上限値を定める高電位基準電圧とを比較する第１比較器と、
前記充電電圧と、この充電電圧の下限値を定める低電位基準電圧とを比較する第２比較器と、
予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、
この調整用アップダウンカウンタは、前記充電電圧が前記低電位基準電圧より低い場合には、前記周波数を低くするために計数値を加算又は減算して計数値を更新し、前記充電電圧が前記高電位基準電圧より高い場合には、前記周波数を高くするために前記計数値を減算又は加算して計数値を更新することを特徴とする請求項１に記載の自動調整発振器。
【請求項３】
前記調整回路は、複数の比較器と、これら比較器からの出力信号に応じた調整値を供給するエンコーダとを備えたフラッシュ形アナログデジタルコンバータであり、
前記各比較器の一方の入力端子には、充電が終了したときの前記接続ノードの充電電圧を供給し、前記各比較器の他方の入力端子には、低電位基準電圧と高電位基準電圧との中間値を供給したことを特徴とする請求項１に記載の自動調整発振器。
【請求項４】
調整値に応じた周波数を出力する発振回路と、
前記発振回路からの出力信号を予め定められた回数までカウントし、カウントの終了を識別する終了識別信号と、前記カウントの開始から制御出力信号を出力するパルスカウンタと、
前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、
前記キャパシタの接続ノードの電圧が基準電圧以上になったことを識別する基準識別信号と、前記終了識別信号とを取得し、前記接続ノードの電圧が基準電圧以上になった時間と前記カウントが終了した時間との前後関係に応じた調整値を前記発振回路に供給する調整回路とを含むことを特徴とする自動調整発振器。
【請求項５】
前記調整回路は、
前記キャパシタの接続ノードの電圧と基準電圧とを比較する比較器と、
予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、
前記調整用アップダウンカウンタは、カウント終了を示す前記終了識別信号を前記パルスカウンタから受信するより前に、前記接続ノードの電圧が前記基準電圧より高いことを示す信号を前記比較器から取得した場合には、カウント終了を示す前記終了識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、
前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を前記比較器から取得するより前に、前記カウント終了を示す前記終了識別信号を前記パルスカウンタから受信
した場合には、前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を取得するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを特徴とする請求項４に記載の自動調整発振器。
【請求項６】
前記充電回路は、定電流源、スイッチ及びキャパシタが直列に接続されており、
前記接続ノードは、前記スイッチと前記キャパシタとの接続ノードであり、
前記スイッチは、前記制御出力信号が供給されているときには、前記定電流源と前記キャパシタとを接続して充電を行ない、前記制御出力信号の供給が停止されたときには、前記定電流源と前記キャパシタとを切断することを特徴とする請求項１〜５のいずれか１項に記載の自動調整発振器。
【請求項７】
前記接続ノードには、前記パルスカウンタがカウントを開始する前に、前記接続ノードの電圧を、予め定めた初期値にするためのリセット回路を接続したことを特徴とする請求項１〜６のいずれか１項に記載の自動調整発振器。
【請求項１】
調整値に応じた周波数を出力する発振回路と、
前記発振回路からの出力信号を予め定められた回数までカウントし、カウントが終了するまで制御出力信号を出力するパルスカウンタと、
前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、
前記キャパシタの接続ノードの電圧と基準電圧との比較に応じた調整値を前記発振回路に供給する調整回路とを含むことを特徴とする自動調整発振器。
【請求項２】
前記調整回路は、
充電が終了したときの前記接続ノードの充電電圧と、この充電電圧の上限値を定める高電位基準電圧とを比較する第１比較器と、
前記充電電圧と、この充電電圧の下限値を定める低電位基準電圧とを比較する第２比較器と、
予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、
この調整用アップダウンカウンタは、前記充電電圧が前記低電位基準電圧より低い場合には、前記周波数を低くするために計数値を加算又は減算して計数値を更新し、前記充電電圧が前記高電位基準電圧より高い場合には、前記周波数を高くするために前記計数値を減算又は加算して計数値を更新することを特徴とする請求項１に記載の自動調整発振器。
【請求項３】
前記調整回路は、複数の比較器と、これら比較器からの出力信号に応じた調整値を供給するエンコーダとを備えたフラッシュ形アナログデジタルコンバータであり、
前記各比較器の一方の入力端子には、充電が終了したときの前記接続ノードの充電電圧を供給し、前記各比較器の他方の入力端子には、低電位基準電圧と高電位基準電圧との中間値を供給したことを特徴とする請求項１に記載の自動調整発振器。
【請求項４】
調整値に応じた周波数を出力する発振回路と、
前記発振回路からの出力信号を予め定められた回数までカウントし、カウントの終了を識別する終了識別信号と、前記カウントの開始から制御出力信号を出力するパルスカウンタと、
前記制御出力信号が供給されている期間に、電流を供給してキャパシタを充電する充電回路と、
前記キャパシタの接続ノードの電圧が基準電圧以上になったことを識別する基準識別信号と、前記終了識別信号とを取得し、前記接続ノードの電圧が基準電圧以上になった時間と前記カウントが終了した時間との前後関係に応じた調整値を前記発振回路に供給する調整回路とを含むことを特徴とする自動調整発振器。
【請求項５】
前記調整回路は、
前記キャパシタの接続ノードの電圧と基準電圧とを比較する比較器と、
予め定めた初期の計数値を記憶しており、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、
前記調整用アップダウンカウンタは、カウント終了を示す前記終了識別信号を前記パルスカウンタから受信するより前に、前記接続ノードの電圧が前記基準電圧より高いことを示す信号を前記比較器から取得した場合には、カウント終了を示す前記終了識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、
前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を前記比較器から取得するより前に、前記カウント終了を示す前記終了識別信号を前記パルスカウンタから受信
した場合には、前記接続ノードの電圧が前記基準電圧よりも高いことを示す信号を取得するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを特徴とする請求項４に記載の自動調整発振器。
【請求項６】
前記充電回路は、定電流源、スイッチ及びキャパシタが直列に接続されており、
前記接続ノードは、前記スイッチと前記キャパシタとの接続ノードであり、
前記スイッチは、前記制御出力信号が供給されているときには、前記定電流源と前記キャパシタとを接続して充電を行ない、前記制御出力信号の供給が停止されたときには、前記定電流源と前記キャパシタとを切断することを特徴とする請求項１〜５のいずれか１項に記載の自動調整発振器。
【請求項７】
前記接続ノードには、前記パルスカウンタがカウントを開始する前に、前記接続ノードの電圧を、予め定めた初期値にするためのリセット回路を接続したことを特徴とする請求項１〜６のいずれか１項に記載の自動調整発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２０６６５０（Ｐ２０１０−２０６６５０Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−５１２０５（Ｐ２００９−５１２０５）
【出願日】平成２１年３月４日（２００９．３．４）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月４日（２００９．３．４）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]