表示基板及びそれを具備した表示装置
【課題】配線抵抗を減少させるための表示基板及びそれを具備した表示装置を提供する。
【解決手段】表示基板は、表示領域に形成された複数の画素部と、表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、第1配線上に重畳するように第2導電層で形成された第2配線とを含む信号配線部と、第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドとを含む信号パッド部とを含む。
【解決手段】表示基板は、表示領域に形成された複数の画素部と、表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、第1配線上に重畳するように第2導電層で形成された第2配線とを含む信号配線部と、第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドとを含む信号パッド部とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示基板及びそれを具備した表示装置に係り、より詳細には配線抵抗を減少させるための表示基板及びそれを具備した表示装置に関する。
【背景技術】
【0002】
一般的に、液晶表示装置は液晶の光透過率によって画像を表示する表示パネル、表示パネルと電気的に接続されゲート信号とデータ信号をそれぞれ出力するゲート駆動回路及びソース駆動回路を含む。表示パネルは複数の画素部を含み、各画素部にはスイッチング素子とこのスイッチング素子に接続された液晶キャパシタが形成される。ゲート駆動回路はスイッチング素子をターンオンするためのゲート信号を出力し、ソース駆動回路は液晶キャパシタを駆動するためのデータ信号を出力する。
【0003】
近年、液晶表示装置を軽量小型化するために、チップ形態のゲート駆動回路及びソース駆動回路を表示パネル上に直接実装する構造が開発されつつある。前述したように、チップを表示パネル上に直接実装する構造では、チップに駆動信号を伝達する信号配線を表示パネル上に直接形成する。このように、表示パネル上に信号配線を直接形成した場合、信号配線の配線抵抗による信号遅延が発生し、このような信号遅延によって表示品質が低下するおそれがある。
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は配線抵抗を減少させるための表示基板を提供することにある。
【0005】
本発明の他の目的は前記表示基板を具備した表示装置を提供することにある。
【課題を解決するための手段】
【0006】
前述した本発明の目的を実現するための実施例による表示基板は、複数の画素部、信号配線部及び信号パッド部を含む。複数の画素部は表示領域に形成される。信号配線部は表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、第2導電層で形成され第1配線上に重畳するように形成された第2配線とを含む。信号パッド部は第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドとを含む。
【0007】
前述した本発明の他の目的を実現するための実施例による表示装置は、複数の画素部、信号配線部及び信号パッド部を含む。複数の画素部は表示領域に形成される。信号配線部は表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、 第2導電層で形成され第1配線上に重畳するように形成された第2配線とを含む。信号パッド部は第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドとを含む。
【0008】
このような表示基板及びそれを具備した表示装置によると、互いに電気的に絶縁状態で積層された第1配線及び第2配線を含む信号配線部を形成することで信号配線部の配線抵抗を減少させることができる。
【発明を実施するための最良の形態】
【0009】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【0010】
図1は本発明の実施例による表示装置の断面図である。
【0011】
図1に示すように、表示装置は印刷回路基板100、表示パネル400、ソース駆動部510及びゲート駆動部610を含む。
【0012】
印刷回路基板100にはメイン駆動回路110が実装され、ソース駆動部510によって表示パネル400と電気的に接続される。ソース駆動部510は、第1、第2、第3、第4、第5、第6、第7、第8ソーステープキャリアパッケージ511、512、513、514、515、516、517、518を含み、ゲート駆動部610は第1、第2、及び第3ゲートテープキャリアパッケージ611、612、613を含む。テープキャリアパッケージは、駆動チップが搭載されたフレキシブル印刷回路基板であり、以下‘TCP’と記載する。
【0013】
印刷回路基板100には、メイン駆動回路110からの出力信号を表示パネル400に伝達する複数の配線部120、131、132、140が形成される。
【0014】
具体的に、第1配線部120はソース駆動部510にソース駆動信号を伝達する。第2配線部131は、図1の中央より左側に位置して配置される第1、第2、第3及び第4ソースTCP511、512、513、514にデータ信号を伝達し、第3配線部132は、図1の中央より右側に位置して配置される第5、第6、第7及び第8ソースTCP515、516、517、518にデータ信号を伝達する。第4配線部140は、第1、第2及び第3ゲートTCP611、612、613にゲート駆動信号を伝達する。
【0015】
表示パネル400は、表示基板200と、表示基板200と結合して液晶層(図示せず)を収容する対向基板300とを含む。表示パネル400は画像を表示する表示領域DAとこの表示領域DAを取り囲む第1及び第2周辺領域PA1、PA2を含む。
【0016】
表示領域DAには互いに交差するソース配線DL及びゲート配線GLが形成され、ソース配線DL及びゲート配線GLによって複数の画素部Pが画定される。各画素部Pにはスイッチング素子、液晶キャパシタCLC及びストレージキャパシタCSTが形成される。
【0017】
第1周辺領域PA1にはソース駆動部510が実装される。具体的に、第1周辺領域PA1の図1の中央より左側に位置して第1、第2、第3、及び第4ソースTCP511、512、513、514が実装され、図1の中央より右側に位置して第5、第6、第7及び第8ソースTCP515、516、517、518が実装される。
【0018】
第1周辺領域PA1には、ソース駆動部510にソース駆動信号を印加する第1信号配線部210が形成される。第1信号配線部210は互いに隣接したソースTCPの間に形成され、カスケード方式で第1、第2、第3、第4、第5、第6、第7、第8ソースTCP511、512、513、514、515、516、517、518にソース駆動信号を伝達する。ソース駆動信号はソースTCPに搭載されたソース駆動チップを駆動するための駆動電圧VDD、VSSとすることができ、第1信号配線部210は電源配線及びアース配線を含むように構成できる。第1信号配線部210は互いに異なる金属層が電気的に絶縁状態で積層された構造で形成される。
【0019】
第2周辺領域PA2にはゲート駆動部610が実装される。具体的に、第2周辺領域PA2には第1、第2、第3ゲートTCP611、612、613が実装される。第2周辺領域PA2には、第1、第2及び第3ゲートTCPにゲート駆動信号を印加する第2信号配線部220が形成される。第2信号配線部220は、互いに隣接したゲートTCPの間に形成され、カスケード方式で第1、第2及び第3ゲートTCP611、612、613にゲート駆動信号を伝達する。望ましくは、ゲート駆動信号はゲート電圧VON、VOFFであり、第2信号配線部220は電源配線及びアース配線を含む。第2信号配線部220は互いに異なる金属層が電気的に絶縁状態で積層された構造で形成される。
【0020】
図2は図1に示された第1周辺領域の部分拡大図であり、図3は図1に示された第2周辺領域の部分拡大図である。
【0021】
図1及び図2に示すように、第1周辺領域PA1はソースTCPが実装される第1実装領域CA1、及び互いに隣接した第1実装領域CA1の間に画定された第1離間領域IA1で区分される。第1実装領域CA1には、ソースTCPの入出力端子と電気的に接触する第1入出力パッド部IOP1が形成され、第1離間領域IA1にはソース駆動信号をカスケード方式で伝達するための第1信号配線部210が直接形成される。
【0022】
第1入出力パッド部IPO1は、第1ファンアウト部F01と電気的に接続されソース配線DLにデータ信号を印加するソースパッド部DPと、第1信号配線部210と電気的に接続された第1信号パッド部SP1を含む。
【0023】
第1信号配線部210は、電源電圧VDDを伝達する電源配線211及びアース電圧VSSを伝達するアース配線213を含み、第1信号配線部210は互いに絶縁された第1配線と第2配線とが積層された垂直多重構造で形成される。第1信号パッド部SP1は第1配線と一体に形成された第1パッドと前記第2配線と一体に形成された第2パッドを含む水平多重構造である。
【0024】
図1及び図3に示すように、第2周辺領域PA2はゲートTCPが実装される第2実装領域CA2と、第2離間領域IA2とで区分される。第2実装領域CA2にはゲートTCPの入出力端子と電気的に接触する第2入出力パッド部IOP2が形成され、第2離間領域IA2にはゲート駆動信号をカスケード方式で伝達するための第2信号配線部220が形成される。
【0025】
第2入出力パッド部IOP2は第2ファンアウト部FO2と電気的に接続されてゲート配線GLにゲート信号を印加するゲートパッド部GPと、第2信号配線部220と電気的に接続された第2信号パッド部SP2を含む。
【0026】
第2信号配線部220は、ゲートオン電圧VONを伝達する電源配線221及びゲートオフ電圧VOFFを伝達するアース配線223を含み、第2信号配線部220は互いに電気的に絶縁された第1配線と第2配線とが積層された垂直多重構造に形成される。第2信号パッド部SP2は第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドを含む水平多重構造である。
【0027】
図2及び図3に示すように、第1及び第2信号配線部210、220は互いに絶縁された第1配線と第2配線が積層された構造にそれぞれ形成され、第1及び第2信号配線部210、220に接続された第1及び第2信号パッド部SP1、SP2は、第1配線に接続された第1パッドと第2配線に接続された第2パッドとをそれぞれ含む。
【0028】
以下で、第2信号配線部220及び第2信号パッド部SP2を参照して本発明の実施例をより詳細に説明する。
【0029】
図4は図3に示された第2信号配線部及び第2信号パッド部の拡大図であり、図5は図4に示されたI-I’線及びII-II’線に沿って切断した断面図である。
【0030】
図4及び図5に示すように、第2信号配線部は電源配線221とアース配線223を含む。第2信号パッド部は電源配線221の端部に形成された電源パッド部222とアース配線223の端部に形成されたアースパッド部224とを含む。
【0031】
具体的に、ベース基板201上には第1導電層で電源配線221の第1配線221aと、第1配線221aの端部に形成された電源パッド部222の第1パッド222aが形成される。望ましくは、第1導電層はゲート配線GL及びゲート配線GLと接続されたスイッチング素子TFTのゲート電極を形成するゲート金属層である。
【0032】
第1配線221a及び第1パッド222a上にはゲート絶縁層202が形成される。ゲート絶縁層202上には、第2導電層で形成され第1配線221aと重畳するように電源配線221の第2配線221bが形成される。第2配線221bの端部には電源パッド部222の第2パッド222bが形成される。望ましくは、第2導電層はソース配線DL及びスイッチング素子TFTのソース及びドレイン電極を形成するソース金属層である。
【0033】
第2配線221b及び第2パッド222b上には、パッシベーション層203が形成される。パッシベーション層203には、第1及び第2パッド222a、222bを露出させるコンタクトホールが形成され、コンタクトホールを通じて第1及び第2パッド222a、222bと電気的に接触する導電パターン222cが第2導電層に形成される。望ましくは、第3導電層はスイッチング素子TFTと電気的に接続された液晶キャパシタCLCの画素電極を形成する透明導電層であることが好ましい。
【0034】
第1配線221aは第1パッド222aを通じてゲートオン電圧が印加され、第2配線221bは第2パッド222bを通じてゲートオン電圧VONが印加される。電源配線221は第1配線221a及び第2配線221bによって並列接続された配線抵抗を有する。従って、電源配線221の配線抵抗を減少させることができる。
【0035】
図6は本発明の他の実施例による表示装置の平面図である。
【0036】
図6に示すように、表示装置は印刷回路基板100、表示パネル400及びフレキシブル印刷回路基板530を含む。
【0037】
表示パネル400は表示基板200と、表示基板200と結合して液晶層(図示せず)を収容する対向基板300を含む。表示パネル400は画像を表示する表示領域DAと表示領域DAを取り囲む第1、第2及び第3周辺領域PA1、PA2、PA3からなる。
【0038】
第2周辺領域PA1にはソース配線DLにデータ信号を出力するソース駆動部520が実装される。ソース駆動部520は第1、第2、第3、第4、第5、第6、第7及び第8ソース駆動チップLD1、LD2、LD3、LD4、RD1、RD2、RD3、RD4を含む。
【0039】
具体的に、第1周辺領域PA1には、図6に示す中央から左側の位置に、第1、第2、第3及び第4ソース駆動チップLD1、LD2、LD3、LD4が実装され、図6の中央から右側に位置に、第5、第6、第7及び第8ソース駆動チップRD1、RD2、RD3、RD4が実装される。
【0040】
第1周辺領域PA1には、第1、第2、第3、第4、第5、第6、第7及び第8ソース駆動チップLD1、LD2、LD3、LD4、RD1、RD2、RD3、RD4とカスケード方式で接続され、ソース駆動信号を伝達する第1信号配線部230と、第1及び第2ゲート駆動部620、630とそれぞれ電気的に接続されゲート駆動信号を伝達する第2信号配線部240及び互いに隣接した第1及び第2ソース駆動チップLD1、LD2を電気的に接続してデータ信号を伝達する連結配線部250が形成される。ソース駆動信号は、第1、第2、第3、第4、第5、第6、第7及び第8ソース駆動チップLD1、LD2、LD3、LD4、RD1、RD2、RD3、RD4を駆動する電源電圧VDD及びアース電圧VSSを含み、ゲート駆動信号は第1及び第2ゲート駆動部620、630を駆動するゲートオン電圧及びゲートオフ電圧VON、VOFFを含む。
【0041】
第1信号配線部230は、互いに絶縁された第1配線と第2配線が積層された垂直多重構造に形成される。第1周辺領域PA1には、第1信号配線部230と第1ソース駆動チップLD1を電気的に接続する第1信号パッド部(図示せず)が形成される。第1信号パッド部は第1信号配線部230の第1配線と一体に形成された第1パッドと第1信号配線部230の第2配線と一体に形成された第2パッドを含む水平多重構造で形成される。
【0042】
第2信号配線部240は、第1信号配線部230と同様の垂直多重構造に形成することができる。また、第2信号配線部240とフレキシブル印刷回路基板530(または、第1及び第2ゲート駆動部)を電気的に接続する第2信号パッド部(図示せず)を水平多重構造に形成することができる。
【0043】
第2及び第3周辺領域PA2、PR3には、ゲート配線GLにゲート信号を出力する第1及び第2ゲート駆動部620、630が集積される。第1及び第2ゲート駆動部620、630は、ゲート配線GLと電気的に接続されゲート配線GLにゲート信号を出力する。ここでは、第1及び第2ゲート駆動部620、630を、第2及び第3周辺領域PA2、PA3、即ち、表示領域DA両側に形成した例を示しているが、第2周辺領域PA2のみに形成することもできる。
【0044】
フレキシブル印刷回路基板530には、印刷回路基板100と表示パネル400とを電気的に接続する第1、第2、第3、第4及び第5配線部531、532、533、534、535が形成される。
【0045】
具体的に、第1配線部511は信号配線部230にソース駆動信号を伝達する。ソース駆動信号は電源電圧及びアース電圧を含む。第2配線部532は、第1周辺領域PA1の図6の中央から左側に位置して実装された第1、第2、第3及び第4ソース駆動チップLD1、LD2、LD3、LD4に提供されるデータ信号を伝達し、第3配線部533は第1周辺領域PA1の図6の中央から右側に位置して実装された第5、第6、第7及び第8ソース駆動チップRD1、RD2、RD3、RD4に提供されるデータ信号を伝達する。第4配線部534は第2周辺領域PA2に形成された第1ゲート駆動部620に提供されるゲート駆動信号を伝達し、第5配線部535は第3周辺領域PA3に形成された第2ゲート駆動部630に提供されるゲート駆動信号を伝達する。
【0046】
図7は図6に示された第1周辺領域の部分拡大図である。
【0047】
図6及び図7に示すように、第1周辺領域PA1はソース駆動チップが実装される実装領域CAと互いに隣接した実装領域CAの間に画定された離間領域IAと、で区分される。
【0048】
離間領域IAには第1信号配線部230が形成され、実装領域CAには第1信号配線部230とソース駆動チップとを電気的に接続する第1信号パッド部SP1が形成される。第1信号配線部230は実装領域CA及び離間領域IAに共通に形成することができる。
【0049】
信号配線部230は電源電圧VDDを伝達する電源配線231とアース電圧VSSを伝達するアース配線233とを含み、第1信号パッド部SP1は電源配線231と電気的に接続された電源パッド部232とアース配線233と電気的に接続されたアースパッド部234を含む。第1信号配線部230は互いに電気的に絶縁された第1配線と第2配線とが積層された垂直多重構造に形成される。第1信号パッド部SP1は第1配線と電気的に接続された第1パッドと第2配線と電気的に接続された第2パッドを含む水平多重構造に形成される。
【0050】
具体的に、電源配線231は、第1導電層で形成された第1配線231aと第1配線231a上に重畳して第2導電層で形成された第2配線231bとを含む。電源パッド部232の第1パッド232aは、第1配線231aと一体に形成され、電源パッド部232の第2パッド232bは、第2配線231bと一体に形成される。電源パッド部232の第1及び第2パッド232a、232bは第3導電層で形成された導電パターン232cと電気的に接触する。
【0051】
電源配線231は第1配線231a及び第2配線231bによって並列に接続された配線抵抗が形成され、電源配線231の配線抵抗を減少させることができる。
【0052】
アース配線233は第1導電層から形成された第1配線233aと第1配線233a上に重畳するように第2導電層で形成された第2配線233bを含む。アースパッド部234の第1パッド234aは第1配線233aと一体に形成され、アースパッド部234の第2パッド234bは第2配線233bと一体に形成される。アースパッド部234の第1及び第2パッド234a、234bは第3導電層から形成された導電パターン234cと電気的に接触する。
【0053】
アース配線233は第1配線233a及び第2配線233bによって並列に接続された配線抵抗が形成されアース配線233の配線抵抗を減少させることができる。
【0054】
図8は本発明の他の実施例による第1周辺領域の部分拡大図である。
【0055】
図8に示された第1周辺領域は保護パターン235が形成されたのを除いては図7に示されたのと実質的に同一であるので、同一の構成要素については同一の参照番号を使用し、反復する詳細な説明は省略する。
【0056】
図7及び図8に示すように、第1周辺領域PA1には第1信号配線部230が形成される。第1信号配線部230は第1導電層により形成された第1配線231a、233aと、第2導電層により形成された第2配線231b、233bとを含み、第3導電層により形成された保護パターン235を含む。
【0057】
保護パターン235は第2導電層により形成された第2配線231b、233bをカバーするように形成され、電気的にフローティング状態に形成する。
【0058】
第2配線231b、233b上にはほぼ200Å程度の薄い厚さのパッシベーション層が形成される。薄く形成されたパッシベーション層には空気中でピンホールを発生する場合があり、このピンホールは第2配線231b、233bを腐食するおそれがある。従って、第2配線231b、233b上に第2配線231b、233bをカバーするように保護パターン235を形成することで、ピンホールの形成を抑制し、第1信号配線部230の信頼性を向上させることができる。
【0059】
保護パターン235を、第1信号配線部230、即ち、電源配線231及びアース配線233上に一体に形成した場合を開示したが、電源配線231及びアース配線233をそれぞれカバーするように保護パターンを分離して形成することもできる。
【0060】
図9は本発明の他の実施例による表示装置の部分拡大図である。
【0061】
図6及び図9に示すように、表示パネル400の第1周辺領域PA1はソース駆動チップが実装される実装領域CAと、互いに隣接した実装領域CAの間に定義された離間領域IAとで区分される。
【0062】
離間領域IAにはデータ信号を伝達する連結配線部250が形成され、実装領域CA及び離間領域IAには第1信号配線部260及び第2信号配線部270が共通に形成される。
【0063】
第1信号配線部260は第1ソース駆動信号VDD1、VSS1を伝達する電源配線261及びアース配線262を含み、第2信号配線部270は第2ソース駆動信号VDD2、VSSを伝達する電源配線271及びアース配線272を含む。
【0064】
実装領域CAには、ソース駆動チップの入力端子と接触する入力パッド部IPと、ソース駆動チップの出力端子と接触する出力パッド部OPとが形成され、第1及び第2信号配線部260、270とソース駆動チップとを電気的に接続する第1及び第2信号パッド部SP1、SP2が形成される。実装領域CA及び離間領域IAには出力パッド部OPとソース配線DLとを電気的に接続するファンアウト部FOが形成される。
【0065】
第1信号配線部260は、ファンアウト部FOと交差するように実装領域CAの下部分で離間領域IA側に延長されて形成される。第1信号配線部260とファンアウト部FOは電気的に絶縁された導電層から形成され、一部が重畳するように形成される。これによって、第1信号配線部260に伝達される駆動信号の電圧降下を防ぐことができ、第1信号配線部260上に他の層の配線を形成することにより第1信号配線部260の配線抵抗を減少させることができる。
【0066】
第1信号配線部260は、第1導電層により形成された第1配線と、第1導電層と電気的に絶縁された第2導電層により形成された第2配線とが積層された垂直多重構造に形成される。ファンアウト部FOは、第2導電層と電気的に絶縁された第3導電層で形成される。第1信号パッド部SP1は第1配線と電気的に接続された第1パッドと第2配線と電気的に接続された第2パッドとを含む水平多重構造に形成される。
【0067】
第2信号配線部270は実装領域CAの上部分で離間領域IA側に延長されて形成される。第2信号配線部270と連結配線部250は電気的に絶縁された導電層から形成され、一部が重畳するように形成される。これによって第2信号配線部270に伝達される駆動信号の電圧降下を防ぐことができ、第2信号配線部270上に他の層の配線を形成することにより、第2信号配線部270の配線抵抗を減少させることができる。
【0068】
第2信号配線部270は、第1導電層により形成された第1配線と、第2導電層により形成された第2配線とが積層された垂直多重構造に形成され、連結配線部250は第3導電層により形成される。第2信号パッド部SP2は第1及び第2配線とそれぞれ接続された第1及び第2パッドを含む水平多重構造に形成される。
【0069】
他の実施例として、第1信号配線部260をファンアウト部FOと重畳する第1部分と重畳しない第2部分に分け、第1部分は単層構造に形成し第2部分は第1及び第2配線が積層された多層構造に形成される。
【0070】
第2信号配線部270も、連結配線部250と重畳する第3部分と重畳しない第4部分とに分け、第3部分は単層構造に形成し第4部分は第1及び第2配線が積層された多層構造に形成される。
【0071】
第1及び第3部分は第1導電層により形成され、第2及び第4部分は第1及び第2導電層により形成され、ファンアウト部FO及び連結配線部250は第2導電層により形成される。望ましくは、第1導電層はゲート金属層であり、第2導電層はソース金属層であり、第3導電層を画素電極層であることが好ましい。
【0072】
図10は図9に示された第1信号パッド部の拡大図であり、図11は図10に示されたIII-III’線に沿って切断して断面図である。
【0073】
図9〜図11に示すように、第1信号配線部260は電源配線261とアース配線262を含む。第1信号パッド部SP1は電源配線261と電気的に接続された電源パッド部(図示せず)と、アース配線262と電気的に接続されたアースパッド部263とを含む。アース配線262上にはファンアウト部FOの出力配線OLが交差して形成される。出力配線OLはソース配線DLと電気的に接続される。
【0074】
具体的に、ベース基板201上には第1導電層でアース配線262の第1配線262aと、第1配線262aと一体に形成されたアースパッド部263の第1パッド263aが形成される。望ましくは、第1導電層はゲート配線GL及びスイッチング素子TFTのゲート電極を形成するゲート金属層である。
【0075】
第1配線262a及び第1パッド263a上にはゲート絶縁層202が形成される。ゲート絶縁層202上には、第2導電層により形成され第1配線262aと重畳するようにアース配線262の第2配線262bが形成される。第2配線262bと一体にアースパッド部263の第2パッド263bが形成される。望ましくは、第2導電層はソース配線DL及びスイッチング素子TFTのソース及びドレイン電極を形成するソース金属層とすることができる。
【0076】
第2配線262b及び第2パッド263b上には、パッシベーション層203が形成される。パッシベーション層203には、第1及び第2パッド263a、263bを露出させるコンタクトホールが形成され、コンタクトホールを通じて第1及び第2パッド263a、263bと電気的に接触する導電パターン263cが形成される。導電パターン263cは第3導電層により形成される。
【0077】
一方、アース配線262上には第3導電層により出力配線OLが形成され、この出力配線OLの端部は、第2導電層により形成されたソース配線DLとコンタクトホールを通じて電気的に接続される。望ましくは、第3導電層はスイッチング素子TFTと電気的に接続された液晶キャパシタLCLCの画素電極を形成する透明導電層であることが好ましい。
【0078】
第1配線262aは、第1パッド263aを通じてアース電圧VSS1が印加され、第2配線262bは第2パッド263bを通じてアース電圧VSS1が印加される。結果的に、アース配線262は第1配線262a及び第2配線262bによって配線抵抗が並列に接続された構造であり、アース配線262の配線抵抗を減少させることができる。
【0079】
また、アース配線262とファンアウト部FOとが重畳するように形成することで表示パネル上の余裕空間をより効率的に活用することができる。
【産業上の利用可能性】
【0080】
以上説明したように、本発明によると、表示パネル上に直接形成される信号配線部を電気的に絶縁された第1配線及び第2配線が積層された多層構造に形成して、配線抵抗を減少させることができる。信号配線部に駆動信号を印加する信号パッド部が電気的に接続され、信号パッド部は第1配線に駆動信号を印加する第1パッドと第2配線に駆動信号を印加する第2パッドとを含む。これによって信号配線部は第1配線による第1抵抗と第2配線による第2抵抗が並列に接続された配線抵抗を有することにより信号配線部の配線抵抗を減少させることができる。
【0081】
本発明の他の実施例によると、信号配線部上に他の層の配線を重畳して形成することで、信号配線部の配線抵抗を最小化し表示パネルに配線が形成される空間をより効率的に活用することができる。
【0082】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【0083】
【図1】本発明の第1実施例による表示装置の平面図である。
【図2】図1に示された第1周辺領域の部分拡大図である。
【図3】図1に示された第2周辺領域の部分拡大図である。
【図4】図3に示された第2信号配線部及び第2信号パッド部の拡大図である。
【図5】図4に示されたI-I’線及びII-II’線に沿って切断した断面図である。
【図6】本発明の他の実施例による表示装置の平面図である。
【図7】図6に示された第1周辺領域の部分拡大図である。
【図8】本発明の他の実施例による第1信号配線部の拡大図である。
【図9】本発明の他の実施例による表示装置の部分拡大図である。
【図10】図9に示された第1信号配線部及び第1信号パッド部の拡大図である。
【図11】図10に示されたIII-III’線に沿って切断した断面図である。
【符号の説明】
【0084】
100 印刷回路基板
110 メイン駆動回路
400 表示パネル
510 ソース駆動部
610 ゲート駆動部
210 第1信号配線部
140 第2信号配線部
SP1 第1信号パッド部
SP2 第2信号パッド部
530 フレキシブル印刷回路基板
【技術分野】
【0001】
本発明は表示基板及びそれを具備した表示装置に係り、より詳細には配線抵抗を減少させるための表示基板及びそれを具備した表示装置に関する。
【背景技術】
【0002】
一般的に、液晶表示装置は液晶の光透過率によって画像を表示する表示パネル、表示パネルと電気的に接続されゲート信号とデータ信号をそれぞれ出力するゲート駆動回路及びソース駆動回路を含む。表示パネルは複数の画素部を含み、各画素部にはスイッチング素子とこのスイッチング素子に接続された液晶キャパシタが形成される。ゲート駆動回路はスイッチング素子をターンオンするためのゲート信号を出力し、ソース駆動回路は液晶キャパシタを駆動するためのデータ信号を出力する。
【0003】
近年、液晶表示装置を軽量小型化するために、チップ形態のゲート駆動回路及びソース駆動回路を表示パネル上に直接実装する構造が開発されつつある。前述したように、チップを表示パネル上に直接実装する構造では、チップに駆動信号を伝達する信号配線を表示パネル上に直接形成する。このように、表示パネル上に信号配線を直接形成した場合、信号配線の配線抵抗による信号遅延が発生し、このような信号遅延によって表示品質が低下するおそれがある。
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は配線抵抗を減少させるための表示基板を提供することにある。
【0005】
本発明の他の目的は前記表示基板を具備した表示装置を提供することにある。
【課題を解決するための手段】
【0006】
前述した本発明の目的を実現するための実施例による表示基板は、複数の画素部、信号配線部及び信号パッド部を含む。複数の画素部は表示領域に形成される。信号配線部は表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、第2導電層で形成され第1配線上に重畳するように形成された第2配線とを含む。信号パッド部は第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドとを含む。
【0007】
前述した本発明の他の目的を実現するための実施例による表示装置は、複数の画素部、信号配線部及び信号パッド部を含む。複数の画素部は表示領域に形成される。信号配線部は表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、 第2導電層で形成され第1配線上に重畳するように形成された第2配線とを含む。信号パッド部は第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドとを含む。
【0008】
このような表示基板及びそれを具備した表示装置によると、互いに電気的に絶縁状態で積層された第1配線及び第2配線を含む信号配線部を形成することで信号配線部の配線抵抗を減少させることができる。
【発明を実施するための最良の形態】
【0009】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【0010】
図1は本発明の実施例による表示装置の断面図である。
【0011】
図1に示すように、表示装置は印刷回路基板100、表示パネル400、ソース駆動部510及びゲート駆動部610を含む。
【0012】
印刷回路基板100にはメイン駆動回路110が実装され、ソース駆動部510によって表示パネル400と電気的に接続される。ソース駆動部510は、第1、第2、第3、第4、第5、第6、第7、第8ソーステープキャリアパッケージ511、512、513、514、515、516、517、518を含み、ゲート駆動部610は第1、第2、及び第3ゲートテープキャリアパッケージ611、612、613を含む。テープキャリアパッケージは、駆動チップが搭載されたフレキシブル印刷回路基板であり、以下‘TCP’と記載する。
【0013】
印刷回路基板100には、メイン駆動回路110からの出力信号を表示パネル400に伝達する複数の配線部120、131、132、140が形成される。
【0014】
具体的に、第1配線部120はソース駆動部510にソース駆動信号を伝達する。第2配線部131は、図1の中央より左側に位置して配置される第1、第2、第3及び第4ソースTCP511、512、513、514にデータ信号を伝達し、第3配線部132は、図1の中央より右側に位置して配置される第5、第6、第7及び第8ソースTCP515、516、517、518にデータ信号を伝達する。第4配線部140は、第1、第2及び第3ゲートTCP611、612、613にゲート駆動信号を伝達する。
【0015】
表示パネル400は、表示基板200と、表示基板200と結合して液晶層(図示せず)を収容する対向基板300とを含む。表示パネル400は画像を表示する表示領域DAとこの表示領域DAを取り囲む第1及び第2周辺領域PA1、PA2を含む。
【0016】
表示領域DAには互いに交差するソース配線DL及びゲート配線GLが形成され、ソース配線DL及びゲート配線GLによって複数の画素部Pが画定される。各画素部Pにはスイッチング素子、液晶キャパシタCLC及びストレージキャパシタCSTが形成される。
【0017】
第1周辺領域PA1にはソース駆動部510が実装される。具体的に、第1周辺領域PA1の図1の中央より左側に位置して第1、第2、第3、及び第4ソースTCP511、512、513、514が実装され、図1の中央より右側に位置して第5、第6、第7及び第8ソースTCP515、516、517、518が実装される。
【0018】
第1周辺領域PA1には、ソース駆動部510にソース駆動信号を印加する第1信号配線部210が形成される。第1信号配線部210は互いに隣接したソースTCPの間に形成され、カスケード方式で第1、第2、第3、第4、第5、第6、第7、第8ソースTCP511、512、513、514、515、516、517、518にソース駆動信号を伝達する。ソース駆動信号はソースTCPに搭載されたソース駆動チップを駆動するための駆動電圧VDD、VSSとすることができ、第1信号配線部210は電源配線及びアース配線を含むように構成できる。第1信号配線部210は互いに異なる金属層が電気的に絶縁状態で積層された構造で形成される。
【0019】
第2周辺領域PA2にはゲート駆動部610が実装される。具体的に、第2周辺領域PA2には第1、第2、第3ゲートTCP611、612、613が実装される。第2周辺領域PA2には、第1、第2及び第3ゲートTCPにゲート駆動信号を印加する第2信号配線部220が形成される。第2信号配線部220は、互いに隣接したゲートTCPの間に形成され、カスケード方式で第1、第2及び第3ゲートTCP611、612、613にゲート駆動信号を伝達する。望ましくは、ゲート駆動信号はゲート電圧VON、VOFFであり、第2信号配線部220は電源配線及びアース配線を含む。第2信号配線部220は互いに異なる金属層が電気的に絶縁状態で積層された構造で形成される。
【0020】
図2は図1に示された第1周辺領域の部分拡大図であり、図3は図1に示された第2周辺領域の部分拡大図である。
【0021】
図1及び図2に示すように、第1周辺領域PA1はソースTCPが実装される第1実装領域CA1、及び互いに隣接した第1実装領域CA1の間に画定された第1離間領域IA1で区分される。第1実装領域CA1には、ソースTCPの入出力端子と電気的に接触する第1入出力パッド部IOP1が形成され、第1離間領域IA1にはソース駆動信号をカスケード方式で伝達するための第1信号配線部210が直接形成される。
【0022】
第1入出力パッド部IPO1は、第1ファンアウト部F01と電気的に接続されソース配線DLにデータ信号を印加するソースパッド部DPと、第1信号配線部210と電気的に接続された第1信号パッド部SP1を含む。
【0023】
第1信号配線部210は、電源電圧VDDを伝達する電源配線211及びアース電圧VSSを伝達するアース配線213を含み、第1信号配線部210は互いに絶縁された第1配線と第2配線とが積層された垂直多重構造で形成される。第1信号パッド部SP1は第1配線と一体に形成された第1パッドと前記第2配線と一体に形成された第2パッドを含む水平多重構造である。
【0024】
図1及び図3に示すように、第2周辺領域PA2はゲートTCPが実装される第2実装領域CA2と、第2離間領域IA2とで区分される。第2実装領域CA2にはゲートTCPの入出力端子と電気的に接触する第2入出力パッド部IOP2が形成され、第2離間領域IA2にはゲート駆動信号をカスケード方式で伝達するための第2信号配線部220が形成される。
【0025】
第2入出力パッド部IOP2は第2ファンアウト部FO2と電気的に接続されてゲート配線GLにゲート信号を印加するゲートパッド部GPと、第2信号配線部220と電気的に接続された第2信号パッド部SP2を含む。
【0026】
第2信号配線部220は、ゲートオン電圧VONを伝達する電源配線221及びゲートオフ電圧VOFFを伝達するアース配線223を含み、第2信号配線部220は互いに電気的に絶縁された第1配線と第2配線とが積層された垂直多重構造に形成される。第2信号パッド部SP2は第1配線と一体に形成された第1パッドと第2配線と一体に形成された第2パッドを含む水平多重構造である。
【0027】
図2及び図3に示すように、第1及び第2信号配線部210、220は互いに絶縁された第1配線と第2配線が積層された構造にそれぞれ形成され、第1及び第2信号配線部210、220に接続された第1及び第2信号パッド部SP1、SP2は、第1配線に接続された第1パッドと第2配線に接続された第2パッドとをそれぞれ含む。
【0028】
以下で、第2信号配線部220及び第2信号パッド部SP2を参照して本発明の実施例をより詳細に説明する。
【0029】
図4は図3に示された第2信号配線部及び第2信号パッド部の拡大図であり、図5は図4に示されたI-I’線及びII-II’線に沿って切断した断面図である。
【0030】
図4及び図5に示すように、第2信号配線部は電源配線221とアース配線223を含む。第2信号パッド部は電源配線221の端部に形成された電源パッド部222とアース配線223の端部に形成されたアースパッド部224とを含む。
【0031】
具体的に、ベース基板201上には第1導電層で電源配線221の第1配線221aと、第1配線221aの端部に形成された電源パッド部222の第1パッド222aが形成される。望ましくは、第1導電層はゲート配線GL及びゲート配線GLと接続されたスイッチング素子TFTのゲート電極を形成するゲート金属層である。
【0032】
第1配線221a及び第1パッド222a上にはゲート絶縁層202が形成される。ゲート絶縁層202上には、第2導電層で形成され第1配線221aと重畳するように電源配線221の第2配線221bが形成される。第2配線221bの端部には電源パッド部222の第2パッド222bが形成される。望ましくは、第2導電層はソース配線DL及びスイッチング素子TFTのソース及びドレイン電極を形成するソース金属層である。
【0033】
第2配線221b及び第2パッド222b上には、パッシベーション層203が形成される。パッシベーション層203には、第1及び第2パッド222a、222bを露出させるコンタクトホールが形成され、コンタクトホールを通じて第1及び第2パッド222a、222bと電気的に接触する導電パターン222cが第2導電層に形成される。望ましくは、第3導電層はスイッチング素子TFTと電気的に接続された液晶キャパシタCLCの画素電極を形成する透明導電層であることが好ましい。
【0034】
第1配線221aは第1パッド222aを通じてゲートオン電圧が印加され、第2配線221bは第2パッド222bを通じてゲートオン電圧VONが印加される。電源配線221は第1配線221a及び第2配線221bによって並列接続された配線抵抗を有する。従って、電源配線221の配線抵抗を減少させることができる。
【0035】
図6は本発明の他の実施例による表示装置の平面図である。
【0036】
図6に示すように、表示装置は印刷回路基板100、表示パネル400及びフレキシブル印刷回路基板530を含む。
【0037】
表示パネル400は表示基板200と、表示基板200と結合して液晶層(図示せず)を収容する対向基板300を含む。表示パネル400は画像を表示する表示領域DAと表示領域DAを取り囲む第1、第2及び第3周辺領域PA1、PA2、PA3からなる。
【0038】
第2周辺領域PA1にはソース配線DLにデータ信号を出力するソース駆動部520が実装される。ソース駆動部520は第1、第2、第3、第4、第5、第6、第7及び第8ソース駆動チップLD1、LD2、LD3、LD4、RD1、RD2、RD3、RD4を含む。
【0039】
具体的に、第1周辺領域PA1には、図6に示す中央から左側の位置に、第1、第2、第3及び第4ソース駆動チップLD1、LD2、LD3、LD4が実装され、図6の中央から右側に位置に、第5、第6、第7及び第8ソース駆動チップRD1、RD2、RD3、RD4が実装される。
【0040】
第1周辺領域PA1には、第1、第2、第3、第4、第5、第6、第7及び第8ソース駆動チップLD1、LD2、LD3、LD4、RD1、RD2、RD3、RD4とカスケード方式で接続され、ソース駆動信号を伝達する第1信号配線部230と、第1及び第2ゲート駆動部620、630とそれぞれ電気的に接続されゲート駆動信号を伝達する第2信号配線部240及び互いに隣接した第1及び第2ソース駆動チップLD1、LD2を電気的に接続してデータ信号を伝達する連結配線部250が形成される。ソース駆動信号は、第1、第2、第3、第4、第5、第6、第7及び第8ソース駆動チップLD1、LD2、LD3、LD4、RD1、RD2、RD3、RD4を駆動する電源電圧VDD及びアース電圧VSSを含み、ゲート駆動信号は第1及び第2ゲート駆動部620、630を駆動するゲートオン電圧及びゲートオフ電圧VON、VOFFを含む。
【0041】
第1信号配線部230は、互いに絶縁された第1配線と第2配線が積層された垂直多重構造に形成される。第1周辺領域PA1には、第1信号配線部230と第1ソース駆動チップLD1を電気的に接続する第1信号パッド部(図示せず)が形成される。第1信号パッド部は第1信号配線部230の第1配線と一体に形成された第1パッドと第1信号配線部230の第2配線と一体に形成された第2パッドを含む水平多重構造で形成される。
【0042】
第2信号配線部240は、第1信号配線部230と同様の垂直多重構造に形成することができる。また、第2信号配線部240とフレキシブル印刷回路基板530(または、第1及び第2ゲート駆動部)を電気的に接続する第2信号パッド部(図示せず)を水平多重構造に形成することができる。
【0043】
第2及び第3周辺領域PA2、PR3には、ゲート配線GLにゲート信号を出力する第1及び第2ゲート駆動部620、630が集積される。第1及び第2ゲート駆動部620、630は、ゲート配線GLと電気的に接続されゲート配線GLにゲート信号を出力する。ここでは、第1及び第2ゲート駆動部620、630を、第2及び第3周辺領域PA2、PA3、即ち、表示領域DA両側に形成した例を示しているが、第2周辺領域PA2のみに形成することもできる。
【0044】
フレキシブル印刷回路基板530には、印刷回路基板100と表示パネル400とを電気的に接続する第1、第2、第3、第4及び第5配線部531、532、533、534、535が形成される。
【0045】
具体的に、第1配線部511は信号配線部230にソース駆動信号を伝達する。ソース駆動信号は電源電圧及びアース電圧を含む。第2配線部532は、第1周辺領域PA1の図6の中央から左側に位置して実装された第1、第2、第3及び第4ソース駆動チップLD1、LD2、LD3、LD4に提供されるデータ信号を伝達し、第3配線部533は第1周辺領域PA1の図6の中央から右側に位置して実装された第5、第6、第7及び第8ソース駆動チップRD1、RD2、RD3、RD4に提供されるデータ信号を伝達する。第4配線部534は第2周辺領域PA2に形成された第1ゲート駆動部620に提供されるゲート駆動信号を伝達し、第5配線部535は第3周辺領域PA3に形成された第2ゲート駆動部630に提供されるゲート駆動信号を伝達する。
【0046】
図7は図6に示された第1周辺領域の部分拡大図である。
【0047】
図6及び図7に示すように、第1周辺領域PA1はソース駆動チップが実装される実装領域CAと互いに隣接した実装領域CAの間に画定された離間領域IAと、で区分される。
【0048】
離間領域IAには第1信号配線部230が形成され、実装領域CAには第1信号配線部230とソース駆動チップとを電気的に接続する第1信号パッド部SP1が形成される。第1信号配線部230は実装領域CA及び離間領域IAに共通に形成することができる。
【0049】
信号配線部230は電源電圧VDDを伝達する電源配線231とアース電圧VSSを伝達するアース配線233とを含み、第1信号パッド部SP1は電源配線231と電気的に接続された電源パッド部232とアース配線233と電気的に接続されたアースパッド部234を含む。第1信号配線部230は互いに電気的に絶縁された第1配線と第2配線とが積層された垂直多重構造に形成される。第1信号パッド部SP1は第1配線と電気的に接続された第1パッドと第2配線と電気的に接続された第2パッドを含む水平多重構造に形成される。
【0050】
具体的に、電源配線231は、第1導電層で形成された第1配線231aと第1配線231a上に重畳して第2導電層で形成された第2配線231bとを含む。電源パッド部232の第1パッド232aは、第1配線231aと一体に形成され、電源パッド部232の第2パッド232bは、第2配線231bと一体に形成される。電源パッド部232の第1及び第2パッド232a、232bは第3導電層で形成された導電パターン232cと電気的に接触する。
【0051】
電源配線231は第1配線231a及び第2配線231bによって並列に接続された配線抵抗が形成され、電源配線231の配線抵抗を減少させることができる。
【0052】
アース配線233は第1導電層から形成された第1配線233aと第1配線233a上に重畳するように第2導電層で形成された第2配線233bを含む。アースパッド部234の第1パッド234aは第1配線233aと一体に形成され、アースパッド部234の第2パッド234bは第2配線233bと一体に形成される。アースパッド部234の第1及び第2パッド234a、234bは第3導電層から形成された導電パターン234cと電気的に接触する。
【0053】
アース配線233は第1配線233a及び第2配線233bによって並列に接続された配線抵抗が形成されアース配線233の配線抵抗を減少させることができる。
【0054】
図8は本発明の他の実施例による第1周辺領域の部分拡大図である。
【0055】
図8に示された第1周辺領域は保護パターン235が形成されたのを除いては図7に示されたのと実質的に同一であるので、同一の構成要素については同一の参照番号を使用し、反復する詳細な説明は省略する。
【0056】
図7及び図8に示すように、第1周辺領域PA1には第1信号配線部230が形成される。第1信号配線部230は第1導電層により形成された第1配線231a、233aと、第2導電層により形成された第2配線231b、233bとを含み、第3導電層により形成された保護パターン235を含む。
【0057】
保護パターン235は第2導電層により形成された第2配線231b、233bをカバーするように形成され、電気的にフローティング状態に形成する。
【0058】
第2配線231b、233b上にはほぼ200Å程度の薄い厚さのパッシベーション層が形成される。薄く形成されたパッシベーション層には空気中でピンホールを発生する場合があり、このピンホールは第2配線231b、233bを腐食するおそれがある。従って、第2配線231b、233b上に第2配線231b、233bをカバーするように保護パターン235を形成することで、ピンホールの形成を抑制し、第1信号配線部230の信頼性を向上させることができる。
【0059】
保護パターン235を、第1信号配線部230、即ち、電源配線231及びアース配線233上に一体に形成した場合を開示したが、電源配線231及びアース配線233をそれぞれカバーするように保護パターンを分離して形成することもできる。
【0060】
図9は本発明の他の実施例による表示装置の部分拡大図である。
【0061】
図6及び図9に示すように、表示パネル400の第1周辺領域PA1はソース駆動チップが実装される実装領域CAと、互いに隣接した実装領域CAの間に定義された離間領域IAとで区分される。
【0062】
離間領域IAにはデータ信号を伝達する連結配線部250が形成され、実装領域CA及び離間領域IAには第1信号配線部260及び第2信号配線部270が共通に形成される。
【0063】
第1信号配線部260は第1ソース駆動信号VDD1、VSS1を伝達する電源配線261及びアース配線262を含み、第2信号配線部270は第2ソース駆動信号VDD2、VSSを伝達する電源配線271及びアース配線272を含む。
【0064】
実装領域CAには、ソース駆動チップの入力端子と接触する入力パッド部IPと、ソース駆動チップの出力端子と接触する出力パッド部OPとが形成され、第1及び第2信号配線部260、270とソース駆動チップとを電気的に接続する第1及び第2信号パッド部SP1、SP2が形成される。実装領域CA及び離間領域IAには出力パッド部OPとソース配線DLとを電気的に接続するファンアウト部FOが形成される。
【0065】
第1信号配線部260は、ファンアウト部FOと交差するように実装領域CAの下部分で離間領域IA側に延長されて形成される。第1信号配線部260とファンアウト部FOは電気的に絶縁された導電層から形成され、一部が重畳するように形成される。これによって、第1信号配線部260に伝達される駆動信号の電圧降下を防ぐことができ、第1信号配線部260上に他の層の配線を形成することにより第1信号配線部260の配線抵抗を減少させることができる。
【0066】
第1信号配線部260は、第1導電層により形成された第1配線と、第1導電層と電気的に絶縁された第2導電層により形成された第2配線とが積層された垂直多重構造に形成される。ファンアウト部FOは、第2導電層と電気的に絶縁された第3導電層で形成される。第1信号パッド部SP1は第1配線と電気的に接続された第1パッドと第2配線と電気的に接続された第2パッドとを含む水平多重構造に形成される。
【0067】
第2信号配線部270は実装領域CAの上部分で離間領域IA側に延長されて形成される。第2信号配線部270と連結配線部250は電気的に絶縁された導電層から形成され、一部が重畳するように形成される。これによって第2信号配線部270に伝達される駆動信号の電圧降下を防ぐことができ、第2信号配線部270上に他の層の配線を形成することにより、第2信号配線部270の配線抵抗を減少させることができる。
【0068】
第2信号配線部270は、第1導電層により形成された第1配線と、第2導電層により形成された第2配線とが積層された垂直多重構造に形成され、連結配線部250は第3導電層により形成される。第2信号パッド部SP2は第1及び第2配線とそれぞれ接続された第1及び第2パッドを含む水平多重構造に形成される。
【0069】
他の実施例として、第1信号配線部260をファンアウト部FOと重畳する第1部分と重畳しない第2部分に分け、第1部分は単層構造に形成し第2部分は第1及び第2配線が積層された多層構造に形成される。
【0070】
第2信号配線部270も、連結配線部250と重畳する第3部分と重畳しない第4部分とに分け、第3部分は単層構造に形成し第4部分は第1及び第2配線が積層された多層構造に形成される。
【0071】
第1及び第3部分は第1導電層により形成され、第2及び第4部分は第1及び第2導電層により形成され、ファンアウト部FO及び連結配線部250は第2導電層により形成される。望ましくは、第1導電層はゲート金属層であり、第2導電層はソース金属層であり、第3導電層を画素電極層であることが好ましい。
【0072】
図10は図9に示された第1信号パッド部の拡大図であり、図11は図10に示されたIII-III’線に沿って切断して断面図である。
【0073】
図9〜図11に示すように、第1信号配線部260は電源配線261とアース配線262を含む。第1信号パッド部SP1は電源配線261と電気的に接続された電源パッド部(図示せず)と、アース配線262と電気的に接続されたアースパッド部263とを含む。アース配線262上にはファンアウト部FOの出力配線OLが交差して形成される。出力配線OLはソース配線DLと電気的に接続される。
【0074】
具体的に、ベース基板201上には第1導電層でアース配線262の第1配線262aと、第1配線262aと一体に形成されたアースパッド部263の第1パッド263aが形成される。望ましくは、第1導電層はゲート配線GL及びスイッチング素子TFTのゲート電極を形成するゲート金属層である。
【0075】
第1配線262a及び第1パッド263a上にはゲート絶縁層202が形成される。ゲート絶縁層202上には、第2導電層により形成され第1配線262aと重畳するようにアース配線262の第2配線262bが形成される。第2配線262bと一体にアースパッド部263の第2パッド263bが形成される。望ましくは、第2導電層はソース配線DL及びスイッチング素子TFTのソース及びドレイン電極を形成するソース金属層とすることができる。
【0076】
第2配線262b及び第2パッド263b上には、パッシベーション層203が形成される。パッシベーション層203には、第1及び第2パッド263a、263bを露出させるコンタクトホールが形成され、コンタクトホールを通じて第1及び第2パッド263a、263bと電気的に接触する導電パターン263cが形成される。導電パターン263cは第3導電層により形成される。
【0077】
一方、アース配線262上には第3導電層により出力配線OLが形成され、この出力配線OLの端部は、第2導電層により形成されたソース配線DLとコンタクトホールを通じて電気的に接続される。望ましくは、第3導電層はスイッチング素子TFTと電気的に接続された液晶キャパシタLCLCの画素電極を形成する透明導電層であることが好ましい。
【0078】
第1配線262aは、第1パッド263aを通じてアース電圧VSS1が印加され、第2配線262bは第2パッド263bを通じてアース電圧VSS1が印加される。結果的に、アース配線262は第1配線262a及び第2配線262bによって配線抵抗が並列に接続された構造であり、アース配線262の配線抵抗を減少させることができる。
【0079】
また、アース配線262とファンアウト部FOとが重畳するように形成することで表示パネル上の余裕空間をより効率的に活用することができる。
【産業上の利用可能性】
【0080】
以上説明したように、本発明によると、表示パネル上に直接形成される信号配線部を電気的に絶縁された第1配線及び第2配線が積層された多層構造に形成して、配線抵抗を減少させることができる。信号配線部に駆動信号を印加する信号パッド部が電気的に接続され、信号パッド部は第1配線に駆動信号を印加する第1パッドと第2配線に駆動信号を印加する第2パッドとを含む。これによって信号配線部は第1配線による第1抵抗と第2配線による第2抵抗が並列に接続された配線抵抗を有することにより信号配線部の配線抵抗を減少させることができる。
【0081】
本発明の他の実施例によると、信号配線部上に他の層の配線を重畳して形成することで、信号配線部の配線抵抗を最小化し表示パネルに配線が形成される空間をより効率的に活用することができる。
【0082】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【0083】
【図1】本発明の第1実施例による表示装置の平面図である。
【図2】図1に示された第1周辺領域の部分拡大図である。
【図3】図1に示された第2周辺領域の部分拡大図である。
【図4】図3に示された第2信号配線部及び第2信号パッド部の拡大図である。
【図5】図4に示されたI-I’線及びII-II’線に沿って切断した断面図である。
【図6】本発明の他の実施例による表示装置の平面図である。
【図7】図6に示された第1周辺領域の部分拡大図である。
【図8】本発明の他の実施例による第1信号配線部の拡大図である。
【図9】本発明の他の実施例による表示装置の部分拡大図である。
【図10】図9に示された第1信号配線部及び第1信号パッド部の拡大図である。
【図11】図10に示されたIII-III’線に沿って切断した断面図である。
【符号の説明】
【0084】
100 印刷回路基板
110 メイン駆動回路
400 表示パネル
510 ソース駆動部
610 ゲート駆動部
210 第1信号配線部
140 第2信号配線部
SP1 第1信号パッド部
SP2 第2信号パッド部
530 フレキシブル印刷回路基板
【特許請求の範囲】
【請求項1】
表示領域に形成された複数の画素部と、
前記表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、前記第1配線上に重畳するように第2導電層で形成された第2配線とを含む信号配線部と、
前記第1配線と一体に形成された第1パッドと前記第2配線と一体に形成された第2パッドとを含む信号パッド部と、
を含むことを特徴とする表示基板。
【請求項2】
第3導電層により前記第2配線をカバーするように形成された保護パターンをさらに含むことを特徴とする請求項1記載の表示基板。
【請求項3】
表示領域に形成された複数の画素部と、
前記表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、前記第1配線上に重畳するように第2導電層で形成された第2配線とを含む信号配線部と、
前記第1配線と一体に形成された第1パッドと前記第2配線と一体に形成された第2パッドを含む信号パッド部と、
を含むことを特徴とする表示装置。
【請求項4】
前記信号パッド部は、第3導電層で形成され、前記第1パッド及び第2パッドと電気的に接続された導電パターンをさらに含むことを特徴とする請求項3記載の表示装置。
【請求項5】
前記第3導電層により前記第2配線をカバーするように形成された保護パターンをさらに含むことを特徴とする請求項4記載の表示装置。
【請求項6】
前記表示領域に前記第1導電層で形成され、前記画素部と電気的に接続されたゲート配線と、
前記周辺領域に形成され前記ゲート配線にゲート信号を出力するゲート駆動部と、
をさらに含むことを特徴とする請求項4記載の表示装置。
【請求項7】
前記信号配線部は、前記ゲート駆動部を駆動するためのゲート駆動信号を伝達することを特徴とする請求項6記載の表示装置。
【請求項8】
前記ゲート駆動部は、前記ゲート信号を生成するゲート駆動チップが搭載されたゲートテープキャリアパッケージであることを特徴とする請求項6記載の表示装置。
【請求項9】
前記表示領域に前記第2導電層から形成され、前記画素部と電気的に接続されたソース配線と、
前記周辺領域に実装されて前記ソース配線にデータ信号を出力するソース駆動部と、
をさらに含むことを特徴とする請求項4記載の表示装置。
【請求項10】
前記信号配線部は、前記ソース駆動部を駆動するためのソース駆動信号を伝達することを特徴とする請求項9記載の表示装置。
【請求項11】
前記ソース駆動部は、前記データ信号を生成するソース駆動チップが搭載されたソーステープキャリアパッケージであることを特徴とする請求項9記載の表示装置。
【請求項12】
前記ソース駆動部の出力端子と電気的に接触する出力パッド部と、
前記出力パッド部と前記ソース配線とを電気的に接続するファンアウト部と、
前記ソース駆動部の入力端子と電気的に接触する入力パッド部と、
前記周辺領域に形成され前記入力パッド部と電気的に接続された連結配線部と、
をさらに含むことを特徴とする請求項9記載の表示装置。
【請求項13】
前記信号配線部は、前記ファンアウト部と一部が重畳する第1信号配線部と、前記連結配線部と一部が重畳する第2信号配線部とを含むことを特徴とする請求項12記載の表示装置。
【請求項14】
前記ファンアウト部及び前記連結配線部は、前記第3導電層により構成されることを特徴とする請求項13記載の表示装置。
【請求項15】
前記第1信号配線部は、前記ファンアウト部と重畳する第1部分、及び前記ファンアウト部と重畳しない第2部分に区分され、
前記第1部分は前記第1配線で形成され、前記第2部分は前記第1及び第2配線が積層されたことを特徴とする請求項13記載の表示装置。
【請求項16】
前記第2信号配線部は前記連結配線部と重畳する第3部分、及び前記連結配線部と重畳しない第4部分に区分され、
前記第3部分は前記第1配線で形成され、前記第4部分は前記第1及び第2配線が積層されて形成されることを特徴とする請求項15記載の表示装置。
【請求項17】
前記ファンアウト部及び前記連結配線部は、前記第2導電層で形成されたことを特徴とする請求項16記載の表示装置。
【請求項1】
表示領域に形成された複数の画素部と、
前記表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、前記第1配線上に重畳するように第2導電層で形成された第2配線とを含む信号配線部と、
前記第1配線と一体に形成された第1パッドと前記第2配線と一体に形成された第2パッドとを含む信号パッド部と、
を含むことを特徴とする表示基板。
【請求項2】
第3導電層により前記第2配線をカバーするように形成された保護パターンをさらに含むことを特徴とする請求項1記載の表示基板。
【請求項3】
表示領域に形成された複数の画素部と、
前記表示領域を取り囲む周辺領域に形成され、第1導電層で形成された第1配線と、前記第1配線上に重畳するように第2導電層で形成された第2配線とを含む信号配線部と、
前記第1配線と一体に形成された第1パッドと前記第2配線と一体に形成された第2パッドを含む信号パッド部と、
を含むことを特徴とする表示装置。
【請求項4】
前記信号パッド部は、第3導電層で形成され、前記第1パッド及び第2パッドと電気的に接続された導電パターンをさらに含むことを特徴とする請求項3記載の表示装置。
【請求項5】
前記第3導電層により前記第2配線をカバーするように形成された保護パターンをさらに含むことを特徴とする請求項4記載の表示装置。
【請求項6】
前記表示領域に前記第1導電層で形成され、前記画素部と電気的に接続されたゲート配線と、
前記周辺領域に形成され前記ゲート配線にゲート信号を出力するゲート駆動部と、
をさらに含むことを特徴とする請求項4記載の表示装置。
【請求項7】
前記信号配線部は、前記ゲート駆動部を駆動するためのゲート駆動信号を伝達することを特徴とする請求項6記載の表示装置。
【請求項8】
前記ゲート駆動部は、前記ゲート信号を生成するゲート駆動チップが搭載されたゲートテープキャリアパッケージであることを特徴とする請求項6記載の表示装置。
【請求項9】
前記表示領域に前記第2導電層から形成され、前記画素部と電気的に接続されたソース配線と、
前記周辺領域に実装されて前記ソース配線にデータ信号を出力するソース駆動部と、
をさらに含むことを特徴とする請求項4記載の表示装置。
【請求項10】
前記信号配線部は、前記ソース駆動部を駆動するためのソース駆動信号を伝達することを特徴とする請求項9記載の表示装置。
【請求項11】
前記ソース駆動部は、前記データ信号を生成するソース駆動チップが搭載されたソーステープキャリアパッケージであることを特徴とする請求項9記載の表示装置。
【請求項12】
前記ソース駆動部の出力端子と電気的に接触する出力パッド部と、
前記出力パッド部と前記ソース配線とを電気的に接続するファンアウト部と、
前記ソース駆動部の入力端子と電気的に接触する入力パッド部と、
前記周辺領域に形成され前記入力パッド部と電気的に接続された連結配線部と、
をさらに含むことを特徴とする請求項9記載の表示装置。
【請求項13】
前記信号配線部は、前記ファンアウト部と一部が重畳する第1信号配線部と、前記連結配線部と一部が重畳する第2信号配線部とを含むことを特徴とする請求項12記載の表示装置。
【請求項14】
前記ファンアウト部及び前記連結配線部は、前記第3導電層により構成されることを特徴とする請求項13記載の表示装置。
【請求項15】
前記第1信号配線部は、前記ファンアウト部と重畳する第1部分、及び前記ファンアウト部と重畳しない第2部分に区分され、
前記第1部分は前記第1配線で形成され、前記第2部分は前記第1及び第2配線が積層されたことを特徴とする請求項13記載の表示装置。
【請求項16】
前記第2信号配線部は前記連結配線部と重畳する第3部分、及び前記連結配線部と重畳しない第4部分に区分され、
前記第3部分は前記第1配線で形成され、前記第4部分は前記第1及び第2配線が積層されて形成されることを特徴とする請求項15記載の表示装置。
【請求項17】
前記ファンアウト部及び前記連結配線部は、前記第2導電層で形成されたことを特徴とする請求項16記載の表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−15507(P2008−15507A)
【公開日】平成20年1月24日(2008.1.24)
【国際特許分類】
【出願番号】特願2007−155861(P2007−155861)
【出願日】平成19年6月13日(2007.6.13)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
【公開日】平成20年1月24日(2008.1.24)
【国際特許分類】
【出願日】平成19年6月13日(2007.6.13)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【Fターム(参考)】
[ Back to top ]