表示装置と電子機器
【課題】リーク電流を抑制可能な遮光構造を備えた表示装置を提供する。
【解決手段】サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタT2の制御端に書込む。駆動用トランジスタT2は、書き込まれた信号に応じて駆動電流を発光素子ELに供給して発光させる。駆動用トランジスタT2は、一対の電流端の間に配されたチャネル領域CHと、絶縁膜51を介してチャネル領域CHに重なって制御端となるゲート電極Gと、ゲート電極Gより大きくチャネル領域CHを遮光するシールド54とを有する。
【解決手段】サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタT2の制御端に書込む。駆動用トランジスタT2は、書き込まれた信号に応じて駆動電流を発光素子ELに供給して発光させる。駆動用トランジスタT2は、一対の電流端の間に配されたチャネル領域CHと、絶縁膜51を介してチャネル領域CHに重なって制御端となるゲート電極Gと、ゲート電極Gより大きくチャネル領域CHを遮光するシールド54とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは、画素に形成される発光素子駆動用の薄膜トランジスタの遮光構造に関する。
【背景技術】
【0002】
従来の表示装置は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなる。画素は、制御端(ゲート)が走査線に接続し、一方の電流端(例えばドレイン)が信号線に接続したサンプリング用トランジスタと、制御端(ゲート)がサンプリング用トランジスタの他方の電流端(例えばソース)に接続した駆動用トランジスタと、駆動用トランジスタの電流端(例えばソース)に接続した発光素子とを含む。サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書き込む。駆動用トランジスタは、書き込まれた信号に応じて駆動電流を発光素子に供給する。発光素子は駆動電流に応じた輝度で発光する。
【特許文献1】特開2003−255856
【特許文献2】特開2003−271095
【特許文献3】特開2004−133240
【特許文献4】特開2004−029791
【特許文献5】特開2004−093682
【発明の開示】
【発明が解決しようとする課題】
【0003】
駆動用トランジスタやサンプリング用トランジスタは、多結晶シリコン薄膜や非晶質シリコン薄膜を活生層にした薄膜トランジスタが多用されている。薄膜トランジスタ(TFT)は一対の電流端(ソース及びドレイン)の間に配されたチャネル領域と、絶縁膜を介してチャネル領域に重なって制御端となるゲート電極とを備えている。一般的にTFTはチャネル領域に光が当たるとそのリーク電流特性が大きく変動する。アクティブマトリクス型の表示装置の画素においては、サンプリング用トランジスタや駆動用トランジスタのリーク電流が大きいと、画素に書き込まれた信号のレベルが変化し、発光素子に供給する駆動電流が変動する。光照射によって生じるリーク電流は個々の画素によってばらつきがあるため、結果的に画面のムラやザラといった画質不良が生じ、解決すべき課題となっている。
【課題を解決するための手段】
【0004】
上述した従来の技術の課題に鑑み、本発明はリーク電流を抑制可能な遮光構造を備えた表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなる。前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含む。前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させる。前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する。
【0005】
好ましくは前記発光素子は、アノードとカソードを有する二端子型の発光素子であり、前記シールドは、絶縁膜を介して該発光素子のアノードと駆動用トランジスタのチャネル領域との間に配され、前記アノードは第1コンタクトホールを介して該シールドに接続し、前記シールドは、第2コンタクトホールを介して駆動用トランジスタの電流端に接続し、前記第2コンタクトホールは、駆動用トランジスタのチャネル領域よりもアノードの外周端に近い。又前記第2コンタクトホールのサイズは、該チャネル領域の長さ寸法又は幅寸法よりも大きい。
【発明の効果】
【0006】
本発明により、チャネル上に形成するシールドをゲート金属(Mo)よりも大きくすることでチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。本発明により、上記対策に加えシールドのコンタクトをTFTのチャネルよりもアノード金属の外周側に配置することでさらにチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。本発明により、さらにシールドのコンタクトはチャネルの幅又は長さよりも大きくすることでチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。
【発明を実施するための最良の形態】
【0007】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1−1は、本発明にかかる表示装置の全体構成を示す模式的なブロック図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
【0008】
図1−2は、図1−1に示した表示装置の1画素分の構成例を示す回路図である。 画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ELに接続している。駆動用トランジスタT2のゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
【0009】
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じくゲート絶縁容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
【0010】
図2は、画素回路の他の例を示す回路図である。先に示した図1−2の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
【0011】
図3は、Nチャネル型の駆動用トランジスタの電流電圧特性を示すグラフである。このグラフは、横軸にゲート電圧Vgsを取り、縦軸にドレイン電流Idsの対数を取ってある。図示するように、電界効果型の薄膜トランジスタは、ゲート電圧Vgsが閾電圧を超えるとドレイン電流Idsが流れ出す。Vgsが閾電圧以下では、多少のリーク電流が流れるのみである。
【0012】
薄膜トランジスタは、そのチャネル領域に外部から光が入射すると、リーク電流が増大する傾向にある。図3のグラフは、暗所で測定したリーク電流と、明所で測定したリーク電流のレベルを比較して表してある。グラフから明らかなように、光がチャネル領域に入射する明所では、暗所に比べて明らかにリーク電流が増大している。このリーク電流は画素間でばらつくため、画質劣化の原因となる。光リーク電流を抑制するため、個々の駆動用トランジスタに遮光構造を設けることが重要である。
【0013】
図4は、駆動用トランジスタT2の遮光構造の参考例を示す模式的な平面図及び断面図である。平面図は1画素分を表している。断面図は、平面図の点線に沿った切断面を表している。図示するように、基板50の上に駆動用トランジスタT2が形成されている。本例の駆動用トランジスタT2はボトムゲート型の薄膜トランジスタであり、金属Moからなるゲート電極Gが基板50の上に配されている。このゲート電極Gはゲート絶縁膜51により被覆されている。その上には島状にパタニングされた半導体薄膜52が形成されている。この半導体薄膜52は例えば多結晶シリコンからなる。この半導体薄膜52は一対の電流端とその間に配されたチャネル領域CHとに分かれている。一対の電流端は一方がドレインDとなり、他方がソースSとなる。図2に示した例では、駆動用トランジスタT2がNチャネル型で、ドレインDが電源に接続する一方、ソースSが発光素子に接続している。なお図4では、ドレインDと電源との接続状態は図示を省略している。チャネル領域CHは丁度ゲート電極Gの直上に位置する。
【0014】
かかる構成を有するボトムゲート型の駆動用トランジスタT2は、層間絶縁膜53で被覆されている。その上には中間電極54が形成されている。この中間電極54は例えば金属アルミニウムからなる。この中間電極54は平坦化膜55で被覆されている。その上には発光素子ELのアノードAが形成されている。このアノードAは平面図に示すように画素2の大部分を占める矩形となっている。発光素子ELのアノードAは平坦化膜55に開口した第1コンタクトホール1CONを介して中間電極54に接続している。中間電極54は層間絶縁膜53に開口した第2コンタクトホール2CONを介して駆動用トランジスタT2のソースSに接続している。なお図示しないが、アノードAの上には発光層が形成され、その上にカソードが配される。発光素子ELは、アノードAとカソードの間に有機発光層を挟持した二端子型の発光素子である。
【0015】
図4の構造は、アノードAの下に駆動用トランジスタT2を配することで外光や隣接画素の発光などからチャネル領域CHを遮光している。しかしながら、アノードAとチャネル領域CHはその間に平坦化膜55や層間絶縁膜53を挟んだ構成となっている。特に平坦化膜55の膜厚は数μmと厚いため、駆動用トランジスタT2をアノードAで覆っても、外光がチャネル領域CHに照射され、オフ時のリーク電流が増大してしまう。また、チャネル領域CH直下のゲート電極Gに光が照射されると、それが反射して再びチャネル領域CHに入る恐れがある。この結果、駆動用トランジスタT2のリーク電流が増大し、画面にはムラやザラといった不具合が現れる。
【0016】
図5は、本発明にかかる遮光構造の第1実施形態を示す模式的な平面図及び断面図である。理解を容易にするため、図4に示した参考例と対応する部分には対応する参照番号を付してある。前述したように、駆動用トランジスタT2は、一対の電流端(ドレインDとソースS)の間に配されたチャネル領域CHと、絶縁膜51を介してチャネル領域CHに重なって制御端となるゲート電極Gを有している。本発明の特徴事項として、ゲート電極Gより大きくチャネル領域CHを遮光するシールド54を備えている。
【0017】
一方発光素子は、アノードAとカソードを有する二端子型の発光素子である。シールド54は、層間絶縁膜53を介して発光素子のアノードAと駆動用トランジスタT2のチャネル領域CHとの間に配されている。アノードAは、第1コンタクトホール1CONを介してシールド54に接続している。シールド54は、第2コンタクトホール2CONを介して駆動用トランジスタのソースSに接続している。
【0018】
以上の説明から明らかなように、シールド54は、発光素子のアノードAと駆動用トランジスタT2のソースSとを接続する中間電極となっており、例えば金属アルミニウムからなる。アルミニウムからなる中間電極をシールド54に利用することで、外光や隣接画素の発光からチャネル領域CHを遮断している。平面図に示すように、シールド54はゲート電極Gよりも大きなサイズを有し、チャネル領域CHを完全に遮光している。この様に本実施形態では、チャネル領域CHとゲート電極Gが完全にアルミニウムからなるシールド54で覆われるため、外光がチャネルCHに入ったり、ゲート電極Gで反射してチャネル領域CHに入ることがほとんどなくなる。
【0019】
図6は、本発明の第2実施形態にかかる画素の遮光構造を示す模式的な平面図及び断面図である。理解を容易にするため、図5に示した第1実施形態と対応する部分には対応する参照番号を付してある。この第2実施形態は、第1実施形態を改良したものである。第1実施形態と異なる点は、第2コンタクトホール2CONが、駆動用トランジスタT2のチャネル領域CHよりもアノードAの外周端に近い位置に配されていることである。この第2コンタクトホール2CONは、前述したようにシールド54と駆動用トランジスタT2のソースSとを接続している。この様に第2コンタクトホール2CONを配することで、外部からチャネル領域CHに入射する光を一層削減することが可能である。
【0020】
図7−1は、本発明の第3実施形態を示す模式的な平面図及び断面図である。理解を容易にするため、図6に示した第2実施形態と対応する部分には対応する参照番号を付してある。この第3実施形態はさらに第2実施形態を改良したものである。即ち平面図に示すように、シールド54の第2コンタクトホール2CONの幅寸法は、チャネル領域CHの幅寸法よりも大きくなっている。この様に第2コンタクトホール2CONの幅寸法を拡大することで、外部からの光を遮断することができ、チャネル領域CHに入射する光を一層削減することができる。
【0021】
図7−2は、本発明の第4実施形態を示す模式的な平面図である。この第4実施形態は、図7−1に示した第3実施形態の変形例に相当する。図示するように、半導体薄膜52はコの字状にパタニングされている。コの字のパターンの上側に第2コンタクトホール2CONが形成されている一方、下側にゲート電極Gと重なったチャネル領域CHが形成されている。図示するように、第2コンタクトホール2CONの幅寸法は、チャネル領域CHの長さ寸法よりも大きい。このように形成することで、アノードA及びシールド54の外周端の下から進入した外光が第2コンタクトホール2CONでほぼ遮断され、チャネル領域CHまで進入することがない。本発明の第1実施形態では、チャネル上に形成するシールドをゲート金属(Mo)よりも大きくしている。第2実施形態では、シールドのコンタクトは駆動用トランジスタT2のチャネルよりもアノード金属の外周側に配置している。さらに第3実施形態及び第4実施形態では、シールドのコンタクトはチャネルの幅もしくは長さよりも大きくしている。かかる遮光対策は全て行うことが望ましいが、少なくもと1つ行えば遮光効果が得られ、画質不良は軽減する。本発明により、TFTのチャネル上に形成するシールドの長さ及びそのコンタクト位置、さらにコンタクトサイズによって、チャネルに入射する光を大きく削減し、TFTのリーク電流によるムラやザラといった画質不良のない均一な画質を得ることができる。
【0022】
図8は、本発明の第5実施形態を示す模式的な平面図及び断面図である。前述した第1実施形態〜第4実施形態は、全て駆動用トランジスタT2の遮光構造を対象としていた。これに対し第5実施形態は、サンプリング用トランジスタT1の遮光構造を対象にしている。駆動用トランジスタT2と同様に、サンプリング用トランジスタT1も外光から遮光してリーク電流を抑制することが、画質改善の上から重要である。図示するように、サンプリング用トランジスタT1の場合でも、シールド54はチャネル領域やゲート電極Gを完全に覆っている。またシールド54のコンタクトホールCONは、チャネル領域よりもアノードAの外周端側に位置する。加えてコンタクトホールCONの幅寸法は、チャネル領域よりも大きい。サンプリング用トランジスタの場合も、駆動用トランジスタと同じ3項目の対策を行うことで、チャネル領域に入射する光を大きく削減できる。サンプリング用トランジスタT1のリーク電流を抑制できるため、保持容量に保持されている信号電圧のばらつきをなくすことが可能となる。この結果、ムラやザラといった画質不良のない均一な画面を得ることができる。
【0023】
図9は、本発明にかかる表示装置の他の構成を示す模式的なブロック図である。理解を容易にするため、図1に示した先の表示装置と対応する部分には対応する参照番号を付してある。図示するように、本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された走査線WS,DS,AZ1,AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ走査線WS,DS,AZ1,AZ2に制御信号を供給して順次行ごとに画素回路を走査すると共に、所定の閾電圧補正動作、信号書き込み動作、発光動作などを行う。
【0024】
ライトスキャナ4はシフトレジスタからなり、外部から供給されるクロック信号WSckに応じて動作し、同じく外部から供給されるスタートパルスWSspを順次転送することで、対応する走査線WSに所定の制御信号を線順次で出力している。同様にドライブスキャナ5もシフトレジスタからなり、クロック信号DSck及びスタートパルスDSspに従って動作し、所定の制御信号を対応する走査線DSに出力している。同様に第一補正用スキャナ71もクロック信号AZ1ckとスタートパルスAZ1spの入力を受けて動作する。第二補正用スキャナ72もクロック信号AZ2ckとAZ2spの供給を外部から受けて、所定の制御信号を対応する走査線AZ2に出力する。
【0025】
図10は、図9に示した表示装置に組み込まれる画素回路の構成を示す回路図である。図示するように画素回路2は、サンプリング用トランジスタT1と、3個のスイッチングトランジスタT3,T4,T5と、駆動用トランジスタT2と、保持容量C1と、発光素子ELとを含む。サンプリング用トランジスタT1は、所定のサンプリング期間(映像信号書き込み期間)に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位Vsigを保持容量C1にサンプリングする。保持容量C1は、サンプリングされた映像信号の信号電位Vsigに応じて駆動用トランジスタT2のゲートGに入力電圧Vgsを印加する。駆動用トランジスタT2は、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中駆動用トランジスタT2から供給される出力電流Idsにより映像電位の信号電位Vsigに応じた輝度で発光する。なお発光素子ELのアノードは駆動用トランジスタT2のソースSに接続する一方、カソードは所定の接地電位(カソード電位)Vcatに接続している。以下、駆動用トランジスタT2のソースSを接続ノードと呼ぶ場合がある。
【0026】
スイッチングトランジスタT5は、サンプリング期間に先立ち走査線AZ1から供給される制御信号に応じ導通して駆動用トランジスタT2のゲートGを所定の電位Vofsに設定する。スイッチングトランジスタT4は、サンプリング期間(書き込み期間)に先立ち走査線AZ2から供給される制御信号に応じ導通して駆動用トランジスタT2のソースS(接続ノード)を所定の電位Vssに設定する。スイッチングトランジスタT3は、同じく書き込み期間に先立ち走査線DSから供給される制御信号に応じ導通して駆動用トランジスタT2を電源電位Vccに接続し、以って駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持させ閾電圧Vthの影響を補正する。よって本例では、スイッチングトランジスタT5,T3,T4が閾電圧補正手段を構成している。またサンプリング用トランジスタT1とスイッチングトランジスタT3は共働で移動度補正手段を構成しており、上述した書き込み期間の一部で出力電流Idsを保持容量C1に負帰還し、以って駆動用トランジスタT2の移動度μに応じた補正をかける。さらにこのスイッチングトランジスタT3は、発光期間に再び走査線DSから供給される制御信号に応じ導通して駆動用トランジスタT2を電源電位Vccに接続し出力電流Idsを発光素子ELに流す。
【0027】
以上の説明から明らかなように、本画素回路2は5個のトランジスタT1〜T5と1個の保持容量C1と1個の発光素子ELとで構成されている。トランジスタT1,T2,T4,T5はNチャネル型のポリシリコンTFTである。トランジスタT3のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELはアノード及びカソードを備えたダイオード型であり、例えば有機ELデバイスからなる。この有機ELデバイスはアノード(即ち接続ノード)の電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で出力電流により発光する一方、画素回路が閾電圧補正動作や移動度補正動作を行うときはオフ状態に置かれる。
【0028】
図11は、図10に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸に沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。トランジスタT1,T5,T4はNチャネル型なので走査線WS,AZ1,AZ2がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタT3はPチャネル型なので、走査線DSがハイレベルのときオフし、ローレベルのときオンする。したがってこのタイミングチャートは、各トランジスタT1,T5,T3,T4のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号WS,AZ1,AZ2,DSの波形と共に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表してある。ゲートGとソースSとの間に生じる電圧がゲート電圧Vgsであり、駆動用トランジスタT2に対する入力電圧になる。
【0029】
図示するように、タイミングチャートは便宜的に期間(1)〜(8)に区切ってある。最初の発光期間(1)は前のフィールドに属する。発光期間(1)が終わって次のフィールドに入る。まず閾電圧補正のための準備期間(2)及び(3)があり、続いて閾電圧補正期間(4)があり、調整期間(5)の後、書き込み期間(6)及び(7)に進む。なおこの書き込み期間(6)及び(7)は、移動度補正期間(7)を含む。この後本フィールドの発光期間(8)となる。ここで発光期間(1)及び(8)では、駆動用トランジスタT2のソースS(接続ノード)は比較的高い電位にあり、発光素子ELはオン状態となって発光している。これに対し期間(2)〜(7)は非発光期間であり、駆動用トランジスタT2のソースSは比較的低い電位にあり、オフ状態となって発光素子ELは非発光状態にある。
【0030】
続いて図12〜図19を参照して、図10に示した画素回路の動作を詳細に説明する。まず図12に示すように発光期間(1)では、トランジスタT3のみがオンした状態である。この時駆動用トランジスタT2は飽和領域で動作するように設定されているため、発光素子ELに流れる駆動電流Idsは、駆動用トランジスタT2のゲートG/ソースS間に印加される入力電圧Vgsに応じて、前述のトランジスタ特性式に示された値を取る。
【0031】
続いて図13に示すように準備期間(2)を経て準備期間(3)に入ると、トランジスタT3がオフになって発光が停止する一方、トランジスタT5とT4がオンする。これにより、駆動用トランジスタT2のゲートGは所定の電位Vofsに充電され、ソースSは所定の電位Vssに充電される。よって駆動用トランジスタT2のゲート電圧VgsはVofs−Vssという値をとる。ここで発光素子ELをオフ状態とするため、発光素子ELにかかるアノード電圧Velを、発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように、VofsとVssの電圧を設定する。ここではソースSの電位はVssに充電されている。このソースSの電位が発光素子ELのアノード電位Velとなっている。したがってこの準備期間(3)ではVssが、カソード電位Vcatを基準とした閾電圧Vthelよりも大幅に低く設定されているため、発光素子ELは逆バイアス状態となりオフしている。なおこの準備期間(3)では、トランジスタT5及びT4を同時にオンしているが、どちらか先にオンさせても良い。
【0032】
図14に示すように閾電圧補正期間(4)に進むと、トランジスタT4をオフする一方、トランジスタT3をオン状態とする。これにより、接続ノード(ソースS)はVssから切り離される一方、電源Vcc側に接続される。
【0033】
図15は、図14に示した発光素子ELをダイオード接続されたトランジスタTelと容量Celで表した等価回路図である。ここでVel<Vcat+Vthelに設定されているため、発光素子ELはオフ状態にあり、オフしている発光素子ELを流れるリーク電流は、駆動用トランジスタT2が供給する出力電流よりもかなり小さい。したがって駆動用トランジスタT2が供給する電流はその大部分が保持容量C1と等価容量Celを充電するために使われる。
【0034】
図16は、この充電過程を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタT2のソース電圧(発光素子ELのアノード電圧Vel)を示す。グラフから明らかなように、発光素子のアノード電圧Velは時間と共にVssからVofs−Vthに向かって上昇していく。閾電圧補正期間(4)が終わった時点で、駆動用トランジスタT2のゲートG/ソースS間電圧VgsはVth相当の値になる。この時Vel=Vofs−Vth<Vcat+Vthelの条件が保たれており、発光素子ELは引き続きオフ状態に置かれている。
【0035】
閾電圧補正期間(4)の後調整期間(5)に入り、スイッチングトランジスタT3及びスイッチングトランジスタT5をオフする。このスイッチングトランジスタT3をスイッチングトランジスタT5よりも先にオフすることで、駆動用トランジスタT2のゲート電圧Vgsの変動を抑えることが可能である。続いて書き込み期間(6)に入ると、サンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲートGに信号電圧Vsigを書き込む。この時駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは、以下の式のように表される。
Vgs=(Vsig−Vofs)×Cel/(Cel+C1+C2)+Vth
ここでCelは発光素子の等価容量、C1は保持容量、C2は駆動用トランジスタT2の寄生容量である。CelはC1及びC2に比べて大きいため、ゲート電圧VgsはほぼVsig+Vthとなる。但しVofsは計算の都合上0Vに設定している。
【0036】
続いて図17に示すように移動度補正期間(7)に進むと、サンプリング用トランジスタT1を引き続きオンした状態で、スイッチングトランジスタT3をオンする。この時駆動用トランジスタT2のソースSの電位は依然として発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えておらず、発光素子ELはオフ状態に置かれている。よって発光素子ELを流れるリーク電流は駆動用トランジスタT2が供給する電流よりもかなり少なく、駆動用トランジスタT2の出力電流はほとんど保持容量C1と等価容量Celを充電するために使われる。この時駆動用トランジスタT2に対する閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流はもっぱら移動度μを反映したものとなる。具体的に言うと移動度μが大きい場合駆動用トランジスタT2の電流量が大きく、ソースSの電位上昇も早い。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースSの電位上昇は遅くなる。
【0037】
図18は、この移動度補正期間(7)におけるソースSの電位上昇を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタT2のソース電圧をとってある。グラフから明らかなように移動度μが大きいと保持容量C1に対する負帰還が大きくかかり、駆動用トランジスタT2のソースSの電位上昇分が大きくなる。その分Vgsが圧縮されるため、駆動用トランジスタT2の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように移動度補正機能が働く。逆に移動度μが小さい場合、ソース電位の上昇分が少なく、Vgsはそれほど圧縮されない。よって駆動用トランジスタT2の電流供給能力を確保することができる。この様に移動度補正期間(7)では駆動用トランジスタT2のVgsが移動度μを反映して小さくなり、一定時間経過後完全に移動度μに対する補正がかかったVgsとなる。
【0038】
図19に示すように発光期間(8)に進むと、サンプリング用トランジスタT1をオフして、駆動用トランジスタT2のゲートを信号線SLから切り離す。駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは一定であるので、駆動用トランジスタT2は一定電流Ids´を発光素子ELに流そうとする。アノード電圧Velは発光素子ELに駆動電流Ids´が流れる電圧Vxまで上昇し、発光素子ELは実際に発光を開始する。ここで発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため時間の経過と共にアノード電位(ソース電位)が変動する。しかしながら駆動用トランジスタT2のゲート/ソース間電圧Vgsは一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、常に一定の電流Ids´が流れ続け、発光素子ELの輝度が変化することはない。
【0039】
図20を参照して、移動度補正期間の適応制御について説明する。実際の表示装置では、信号のレベルに応じて、最適な移動度補正時間が異なる。一般的には、白レベルの信号では最適移動度補正時間が短く、黒レベルの信号では最適移動度補正時間が長くなる。信号のレベルに適応して移動度補正時間を最適に制御するため、走査線WSに供給される制御信号パルスは特徴的な立下り波形を有しており、最初に急峻でその後なだらかに変化し、最後に再び急峻に立下る形状となっている。この立下り波形はサンプリング用トランジスタT1の制御端(ゲート)に印加される。一方このサンプリング用トランジスタT1のソースには信号電位Vsigが印加される。従ってサンプリング用トランジスタT1のオンオフを制御するゲート電圧Vgsは、ソースに印加される信号電位Vsigに依存している。
【0040】
白表示のときの信号電位をVsig白とし、サンプリング用トランジスタT1の閾電圧をVthT1とすると、制御信号パルスの立下りが丁度鎖線で示すVsig白+VthT1のレベルを横切ったとき、サンプリング用トランジスタT1がオフする。このオフするタイミングは制御信号パルスが丁度急峻に立下り始めた時点であるので、サンプリング用トランジスタT1がオンしてからオフするまでの白表示時信号書込み期間は短くなる。よって白表示時における移動度補正期間も短くなる。
【0041】
一方黒表示時の信号電位をVsig黒とすると、図示のように制御信号パルスの立下り部分が点線で示すVsig黒+VthT1を下回ったときにサンプリング用トランジスタT1がオフする。よって黒表示時の信号書込み期間は長くなる。この様にして信号電位に応じた移動度補正期間の適応制御を行っている。
【0042】
この様にサンプリング用トランジスタT1のゲートに印加する制御波形の立下りに傾斜を付けることで、全階調にわたって適切な移動度補正をかけることができ、スジやムラのない均一な画質を得ることが可能である。
【0043】
ところで、サンプリング用トランジスタT1の閾値が経時的に負側にシフトしてしまうと図21に示すように白表示時、黒表示時における移動度補正時間がシフトした閾電圧分だけ長くなってしまう。この効果は特にサンプリング用トランジスタT1の制御波形がなまる立下りにおいて顕著に現れる。前述のように白表示時は移動度補正時間自体が短く、電源から供給される電流が大きいので移動度補正時間が少しでも長くなってしまうと駆動用トランジスタT2のソース電圧の上昇が大きく、発光素子ELに流れる電流が小さくなり、発光輝度が時間とともに減少したり、スジやムラといった画質不良が発生したりする。サンプリング用トランジスタT1の制御波形は図21に示すように立下りはなまっている。このため、オフ時には少しの閾電圧変化量でもその補正時間の変化量は大きくなってしまう。
【0044】
図10に示した画素回路では、発光素子ELの消灯をスイッチングトランジスタT5で制御している。この場合、駆動用トランジスタT2は、スイッチングトランジスタT5がオンしてから別のスイッチングトランジスタT4をオンするまで、オフの動作点にある。この間に、駆動用トランジスタT2にリーク電流が流れると、画質は劣化してしまう。そこで、本発明のシールド構造をこの駆動用トランジスタT2に適用して、光リーク電流を抑制することが画質改善の上で重要である。
【0045】
さらに、図10に示した画素回路では、サンプリング用トランジスタT1が移動度補正時間に関係している。この様なトランジスタについては、前述したようにその閾電圧が変化すると移動度補正時間がばらついてしまう。特に移動度補正に費やす時間は、数μ秒であり、少しの時間ばらつきでもその変化の割合は大きい。よってこの様なサンプリング用トランジスタT1を本発明に従って遮光することも重要である。
【0046】
サンプリング用トランジスタT1の立下りは、全階調に対して移動度補正を行うため、図20に示した様に、トランジェントを制御した波形にするため、閾電圧の変化が少しであっても、輝度変化が大きくなってしまう。一般的に光がチャネルに照射すると、TFTのオフ時の閾電圧の変化が大きくなる。具体的には、トランジスタがオフした状態でチャネルに光が入射すると、その閾電圧は負側に大きく変動するため、移動度補正の時間が長くなる。このため時間がたつにつれて輝度が減少してしまうのだが、本発明の遮光構造を採用することによって、チャネルへの入射光が大きく削減できるため、輝度の経時変化も起こらない。
【0047】
本発明にかかる表示装置は、図22に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【0048】
本発明にかかる表示装置は、図23に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
【0049】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【0050】
図24は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
【0051】
図25は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
【0052】
図26は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
【0053】
図27は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
【0054】
図28は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
【図面の簡単な説明】
【0055】
【図1−1】本発明にかかる表示装置の全体構成を示すブロック図である。
【図1−2】図1に示した表示装置の画素構成を示す回路図である。
【図2】同じく画素構成の他の例を示す回路図である。
【図3】画素に形成される駆動用トランジスタの電流電圧特性を示すグラフである。
【図4】画素の遮光構造の参考例を示す模式的な平面図及び断面図である。
【図5】本発明の第1実施形態にかかる遮光構造を示す模式的な平面図及び断面図である。
【図6】本発明の第2実施形態を示す模式的な平面図及び断面図である。
【図7−1】本発明の第3実施形態を示す模式的な平面図及び断面図である。
【図7−2】本発明の第4実施形態を示す模式的な平面図である。
【図8】本発明の第5実施形態を示す模式的な平面図及び断面図である。
【図9】本発明にかかる表示装置の他の例を示すブロック図である。
【図10】図9に示した表示装置に形成される画素の回路構成を示す回路図である。
【図11】図10に示した画素の動作説明に供するタイミングチャートである。
【図12】図10に示した画素の動作説明に供する模式図である。
【図13】同じく動作説明に供する模式図である。
【図14】同じく動作説明に供する模式図である。
【図15】同じく動作説明に供する模式図である。
【図16】同じく動作説明に供するグラフである。
【図17】同じく動作説明に供する模式図である。
【図18】同じく動作説明に供するグラフである。
【図19】同じく動作説明に供する模式図である。
【図20】同じく動作説明に供する波形図である。
【図21】同じく動作説明に供する波形図である。
【図22】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図23】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図24】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図25】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図26】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図27】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図28】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【0056】
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ、4・・・ライトスキャナ、50・・・基板、51・・・ゲート絶縁膜、52・・・半導体薄膜、53・・・層間絶縁膜、54・・・シールド、55・・・平坦化膜、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、A・・・アノード、G・・・ゲート電極、1CON・・・第1コンタクトホール、2CON・・・第2コンタクトホール
【技術分野】
【0001】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは、画素に形成される発光素子駆動用の薄膜トランジスタの遮光構造に関する。
【背景技術】
【0002】
従来の表示装置は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなる。画素は、制御端(ゲート)が走査線に接続し、一方の電流端(例えばドレイン)が信号線に接続したサンプリング用トランジスタと、制御端(ゲート)がサンプリング用トランジスタの他方の電流端(例えばソース)に接続した駆動用トランジスタと、駆動用トランジスタの電流端(例えばソース)に接続した発光素子とを含む。サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書き込む。駆動用トランジスタは、書き込まれた信号に応じて駆動電流を発光素子に供給する。発光素子は駆動電流に応じた輝度で発光する。
【特許文献1】特開2003−255856
【特許文献2】特開2003−271095
【特許文献3】特開2004−133240
【特許文献4】特開2004−029791
【特許文献5】特開2004−093682
【発明の開示】
【発明が解決しようとする課題】
【0003】
駆動用トランジスタやサンプリング用トランジスタは、多結晶シリコン薄膜や非晶質シリコン薄膜を活生層にした薄膜トランジスタが多用されている。薄膜トランジスタ(TFT)は一対の電流端(ソース及びドレイン)の間に配されたチャネル領域と、絶縁膜を介してチャネル領域に重なって制御端となるゲート電極とを備えている。一般的にTFTはチャネル領域に光が当たるとそのリーク電流特性が大きく変動する。アクティブマトリクス型の表示装置の画素においては、サンプリング用トランジスタや駆動用トランジスタのリーク電流が大きいと、画素に書き込まれた信号のレベルが変化し、発光素子に供給する駆動電流が変動する。光照射によって生じるリーク電流は個々の画素によってばらつきがあるため、結果的に画面のムラやザラといった画質不良が生じ、解決すべき課題となっている。
【課題を解決するための手段】
【0004】
上述した従来の技術の課題に鑑み、本発明はリーク電流を抑制可能な遮光構造を備えた表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなる。前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含む。前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させる。前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する。
【0005】
好ましくは前記発光素子は、アノードとカソードを有する二端子型の発光素子であり、前記シールドは、絶縁膜を介して該発光素子のアノードと駆動用トランジスタのチャネル領域との間に配され、前記アノードは第1コンタクトホールを介して該シールドに接続し、前記シールドは、第2コンタクトホールを介して駆動用トランジスタの電流端に接続し、前記第2コンタクトホールは、駆動用トランジスタのチャネル領域よりもアノードの外周端に近い。又前記第2コンタクトホールのサイズは、該チャネル領域の長さ寸法又は幅寸法よりも大きい。
【発明の効果】
【0006】
本発明により、チャネル上に形成するシールドをゲート金属(Mo)よりも大きくすることでチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。本発明により、上記対策に加えシールドのコンタクトをTFTのチャネルよりもアノード金属の外周側に配置することでさらにチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。本発明により、さらにシールドのコンタクトはチャネルの幅又は長さよりも大きくすることでチャネルに外部から入射される光を削減することができ、トランジスタのリーク電流によって発生するムラやザラといった画質不良のない均一な画質を得ることができ、輝度の経時変化も起こらない。
【発明を実施するための最良の形態】
【0007】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1−1は、本発明にかかる表示装置の全体構成を示す模式的なブロック図である。表示装置は画素アレイ部1と周辺の駆動部とで構成されている。駆動部は水平セレクタ3とライトスキャナ4を備えている。画素アレイ部1は列状の信号線SLと行状の走査線WSを備えている。各信号線SLと走査線WSの交差する部分に画素2が配されている。ライトスキャナ4はシフトレジスタを備えており、外部から供給されるクロック信号ckに応じて動作し同じく外部から供給されるスタートパルスspを順次転送することで、走査線WSに順次制御信号を出力する。水平セレクタ3はライトスキャナ4側の線順次走査に合わせて映像信号を信号線SLに供給する。
【0008】
図1−2は、図1−1に示した表示装置の1画素分の構成例を示す回路図である。 画素2はサンプリング用トランジスタT1と駆動用トランジスタT2と保持容量C1と発光素子ELとで構成されている。駆動用トランジスタT2はPチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ELに接続している。駆動用トランジスタT2のゲートはサンプリング用トランジスタT1を介して信号線SLに接続している。サンプリング用トランジスタT1はライトスキャナ4から供給される制御信号に応じて導通し、信号線SLから供給される映像信号をサンプリングして保持容量C1に書き込む。駆動用トランジスタT2は保持容量C1に書き込まれた映像信号をゲート電圧Vgsとしてそのゲートに受け、ドレイン電流Idsを発光素子ELに流す。これにより発光素子ELは映像信号に応じた輝度で発光する。ゲート電圧Vgsは、ソースを基準にしたゲートの電位を表している。
【0009】
駆動用トランジスタT2は飽和領域で動作し、ゲート電圧Vgsとドレイン電流Idsの関係は以下の特性式で表される。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2
ここでμは駆動用トランジスタの移動度、Wは駆動用トランジスタのチャネル幅、Lは同じくチャネル長、Coxは同じくゲート絶縁容量、Vthは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタT2は飽和領域で動作するとき、ゲート電圧Vgsに応じてドレイン電流Idsを供給する定電流源として機能する。
【0010】
図2は、画素回路の他の例を示す回路図である。先に示した図1−2の画素回路と異なる点は、駆動用トランジスタT2がPチャネル型からNチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをNチャネル型にすることが有利である場合が多い。
【0011】
図3は、Nチャネル型の駆動用トランジスタの電流電圧特性を示すグラフである。このグラフは、横軸にゲート電圧Vgsを取り、縦軸にドレイン電流Idsの対数を取ってある。図示するように、電界効果型の薄膜トランジスタは、ゲート電圧Vgsが閾電圧を超えるとドレイン電流Idsが流れ出す。Vgsが閾電圧以下では、多少のリーク電流が流れるのみである。
【0012】
薄膜トランジスタは、そのチャネル領域に外部から光が入射すると、リーク電流が増大する傾向にある。図3のグラフは、暗所で測定したリーク電流と、明所で測定したリーク電流のレベルを比較して表してある。グラフから明らかなように、光がチャネル領域に入射する明所では、暗所に比べて明らかにリーク電流が増大している。このリーク電流は画素間でばらつくため、画質劣化の原因となる。光リーク電流を抑制するため、個々の駆動用トランジスタに遮光構造を設けることが重要である。
【0013】
図4は、駆動用トランジスタT2の遮光構造の参考例を示す模式的な平面図及び断面図である。平面図は1画素分を表している。断面図は、平面図の点線に沿った切断面を表している。図示するように、基板50の上に駆動用トランジスタT2が形成されている。本例の駆動用トランジスタT2はボトムゲート型の薄膜トランジスタであり、金属Moからなるゲート電極Gが基板50の上に配されている。このゲート電極Gはゲート絶縁膜51により被覆されている。その上には島状にパタニングされた半導体薄膜52が形成されている。この半導体薄膜52は例えば多結晶シリコンからなる。この半導体薄膜52は一対の電流端とその間に配されたチャネル領域CHとに分かれている。一対の電流端は一方がドレインDとなり、他方がソースSとなる。図2に示した例では、駆動用トランジスタT2がNチャネル型で、ドレインDが電源に接続する一方、ソースSが発光素子に接続している。なお図4では、ドレインDと電源との接続状態は図示を省略している。チャネル領域CHは丁度ゲート電極Gの直上に位置する。
【0014】
かかる構成を有するボトムゲート型の駆動用トランジスタT2は、層間絶縁膜53で被覆されている。その上には中間電極54が形成されている。この中間電極54は例えば金属アルミニウムからなる。この中間電極54は平坦化膜55で被覆されている。その上には発光素子ELのアノードAが形成されている。このアノードAは平面図に示すように画素2の大部分を占める矩形となっている。発光素子ELのアノードAは平坦化膜55に開口した第1コンタクトホール1CONを介して中間電極54に接続している。中間電極54は層間絶縁膜53に開口した第2コンタクトホール2CONを介して駆動用トランジスタT2のソースSに接続している。なお図示しないが、アノードAの上には発光層が形成され、その上にカソードが配される。発光素子ELは、アノードAとカソードの間に有機発光層を挟持した二端子型の発光素子である。
【0015】
図4の構造は、アノードAの下に駆動用トランジスタT2を配することで外光や隣接画素の発光などからチャネル領域CHを遮光している。しかしながら、アノードAとチャネル領域CHはその間に平坦化膜55や層間絶縁膜53を挟んだ構成となっている。特に平坦化膜55の膜厚は数μmと厚いため、駆動用トランジスタT2をアノードAで覆っても、外光がチャネル領域CHに照射され、オフ時のリーク電流が増大してしまう。また、チャネル領域CH直下のゲート電極Gに光が照射されると、それが反射して再びチャネル領域CHに入る恐れがある。この結果、駆動用トランジスタT2のリーク電流が増大し、画面にはムラやザラといった不具合が現れる。
【0016】
図5は、本発明にかかる遮光構造の第1実施形態を示す模式的な平面図及び断面図である。理解を容易にするため、図4に示した参考例と対応する部分には対応する参照番号を付してある。前述したように、駆動用トランジスタT2は、一対の電流端(ドレインDとソースS)の間に配されたチャネル領域CHと、絶縁膜51を介してチャネル領域CHに重なって制御端となるゲート電極Gを有している。本発明の特徴事項として、ゲート電極Gより大きくチャネル領域CHを遮光するシールド54を備えている。
【0017】
一方発光素子は、アノードAとカソードを有する二端子型の発光素子である。シールド54は、層間絶縁膜53を介して発光素子のアノードAと駆動用トランジスタT2のチャネル領域CHとの間に配されている。アノードAは、第1コンタクトホール1CONを介してシールド54に接続している。シールド54は、第2コンタクトホール2CONを介して駆動用トランジスタのソースSに接続している。
【0018】
以上の説明から明らかなように、シールド54は、発光素子のアノードAと駆動用トランジスタT2のソースSとを接続する中間電極となっており、例えば金属アルミニウムからなる。アルミニウムからなる中間電極をシールド54に利用することで、外光や隣接画素の発光からチャネル領域CHを遮断している。平面図に示すように、シールド54はゲート電極Gよりも大きなサイズを有し、チャネル領域CHを完全に遮光している。この様に本実施形態では、チャネル領域CHとゲート電極Gが完全にアルミニウムからなるシールド54で覆われるため、外光がチャネルCHに入ったり、ゲート電極Gで反射してチャネル領域CHに入ることがほとんどなくなる。
【0019】
図6は、本発明の第2実施形態にかかる画素の遮光構造を示す模式的な平面図及び断面図である。理解を容易にするため、図5に示した第1実施形態と対応する部分には対応する参照番号を付してある。この第2実施形態は、第1実施形態を改良したものである。第1実施形態と異なる点は、第2コンタクトホール2CONが、駆動用トランジスタT2のチャネル領域CHよりもアノードAの外周端に近い位置に配されていることである。この第2コンタクトホール2CONは、前述したようにシールド54と駆動用トランジスタT2のソースSとを接続している。この様に第2コンタクトホール2CONを配することで、外部からチャネル領域CHに入射する光を一層削減することが可能である。
【0020】
図7−1は、本発明の第3実施形態を示す模式的な平面図及び断面図である。理解を容易にするため、図6に示した第2実施形態と対応する部分には対応する参照番号を付してある。この第3実施形態はさらに第2実施形態を改良したものである。即ち平面図に示すように、シールド54の第2コンタクトホール2CONの幅寸法は、チャネル領域CHの幅寸法よりも大きくなっている。この様に第2コンタクトホール2CONの幅寸法を拡大することで、外部からの光を遮断することができ、チャネル領域CHに入射する光を一層削減することができる。
【0021】
図7−2は、本発明の第4実施形態を示す模式的な平面図である。この第4実施形態は、図7−1に示した第3実施形態の変形例に相当する。図示するように、半導体薄膜52はコの字状にパタニングされている。コの字のパターンの上側に第2コンタクトホール2CONが形成されている一方、下側にゲート電極Gと重なったチャネル領域CHが形成されている。図示するように、第2コンタクトホール2CONの幅寸法は、チャネル領域CHの長さ寸法よりも大きい。このように形成することで、アノードA及びシールド54の外周端の下から進入した外光が第2コンタクトホール2CONでほぼ遮断され、チャネル領域CHまで進入することがない。本発明の第1実施形態では、チャネル上に形成するシールドをゲート金属(Mo)よりも大きくしている。第2実施形態では、シールドのコンタクトは駆動用トランジスタT2のチャネルよりもアノード金属の外周側に配置している。さらに第3実施形態及び第4実施形態では、シールドのコンタクトはチャネルの幅もしくは長さよりも大きくしている。かかる遮光対策は全て行うことが望ましいが、少なくもと1つ行えば遮光効果が得られ、画質不良は軽減する。本発明により、TFTのチャネル上に形成するシールドの長さ及びそのコンタクト位置、さらにコンタクトサイズによって、チャネルに入射する光を大きく削減し、TFTのリーク電流によるムラやザラといった画質不良のない均一な画質を得ることができる。
【0022】
図8は、本発明の第5実施形態を示す模式的な平面図及び断面図である。前述した第1実施形態〜第4実施形態は、全て駆動用トランジスタT2の遮光構造を対象としていた。これに対し第5実施形態は、サンプリング用トランジスタT1の遮光構造を対象にしている。駆動用トランジスタT2と同様に、サンプリング用トランジスタT1も外光から遮光してリーク電流を抑制することが、画質改善の上から重要である。図示するように、サンプリング用トランジスタT1の場合でも、シールド54はチャネル領域やゲート電極Gを完全に覆っている。またシールド54のコンタクトホールCONは、チャネル領域よりもアノードAの外周端側に位置する。加えてコンタクトホールCONの幅寸法は、チャネル領域よりも大きい。サンプリング用トランジスタの場合も、駆動用トランジスタと同じ3項目の対策を行うことで、チャネル領域に入射する光を大きく削減できる。サンプリング用トランジスタT1のリーク電流を抑制できるため、保持容量に保持されている信号電圧のばらつきをなくすことが可能となる。この結果、ムラやザラといった画質不良のない均一な画面を得ることができる。
【0023】
図9は、本発明にかかる表示装置の他の構成を示す模式的なブロック図である。理解を容易にするため、図1に示した先の表示装置と対応する部分には対応する参照番号を付してある。図示するように、本表示装置は基本的に画素アレイ部1とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部1は、行状に配された走査線WS,DS,AZ1,AZ2と、列状に配された信号線SLと、これらの走査線WS,DS,AZ1,AZ2及び信号線SLに接続した行列状の画素回路2とからなる。信号部は水平セレクタ3からなり、信号線SLに映像信号を供給する。スキャナ部は、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72からなり、それぞれ走査線WS,DS,AZ1,AZ2に制御信号を供給して順次行ごとに画素回路を走査すると共に、所定の閾電圧補正動作、信号書き込み動作、発光動作などを行う。
【0024】
ライトスキャナ4はシフトレジスタからなり、外部から供給されるクロック信号WSckに応じて動作し、同じく外部から供給されるスタートパルスWSspを順次転送することで、対応する走査線WSに所定の制御信号を線順次で出力している。同様にドライブスキャナ5もシフトレジスタからなり、クロック信号DSck及びスタートパルスDSspに従って動作し、所定の制御信号を対応する走査線DSに出力している。同様に第一補正用スキャナ71もクロック信号AZ1ckとスタートパルスAZ1spの入力を受けて動作する。第二補正用スキャナ72もクロック信号AZ2ckとAZ2spの供給を外部から受けて、所定の制御信号を対応する走査線AZ2に出力する。
【0025】
図10は、図9に示した表示装置に組み込まれる画素回路の構成を示す回路図である。図示するように画素回路2は、サンプリング用トランジスタT1と、3個のスイッチングトランジスタT3,T4,T5と、駆動用トランジスタT2と、保持容量C1と、発光素子ELとを含む。サンプリング用トランジスタT1は、所定のサンプリング期間(映像信号書き込み期間)に走査線WSから供給される制御信号に応じ導通して信号線SLから供給された映像信号の信号電位Vsigを保持容量C1にサンプリングする。保持容量C1は、サンプリングされた映像信号の信号電位Vsigに応じて駆動用トランジスタT2のゲートGに入力電圧Vgsを印加する。駆動用トランジスタT2は、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。発光素子ELは、所定の発光期間中駆動用トランジスタT2から供給される出力電流Idsにより映像電位の信号電位Vsigに応じた輝度で発光する。なお発光素子ELのアノードは駆動用トランジスタT2のソースSに接続する一方、カソードは所定の接地電位(カソード電位)Vcatに接続している。以下、駆動用トランジスタT2のソースSを接続ノードと呼ぶ場合がある。
【0026】
スイッチングトランジスタT5は、サンプリング期間に先立ち走査線AZ1から供給される制御信号に応じ導通して駆動用トランジスタT2のゲートGを所定の電位Vofsに設定する。スイッチングトランジスタT4は、サンプリング期間(書き込み期間)に先立ち走査線AZ2から供給される制御信号に応じ導通して駆動用トランジスタT2のソースS(接続ノード)を所定の電位Vssに設定する。スイッチングトランジスタT3は、同じく書き込み期間に先立ち走査線DSから供給される制御信号に応じ導通して駆動用トランジスタT2を電源電位Vccに接続し、以って駆動用トランジスタT2の閾電圧Vthに相当する電圧を保持容量C1に保持させ閾電圧Vthの影響を補正する。よって本例では、スイッチングトランジスタT5,T3,T4が閾電圧補正手段を構成している。またサンプリング用トランジスタT1とスイッチングトランジスタT3は共働で移動度補正手段を構成しており、上述した書き込み期間の一部で出力電流Idsを保持容量C1に負帰還し、以って駆動用トランジスタT2の移動度μに応じた補正をかける。さらにこのスイッチングトランジスタT3は、発光期間に再び走査線DSから供給される制御信号に応じ導通して駆動用トランジスタT2を電源電位Vccに接続し出力電流Idsを発光素子ELに流す。
【0027】
以上の説明から明らかなように、本画素回路2は5個のトランジスタT1〜T5と1個の保持容量C1と1個の発光素子ELとで構成されている。トランジスタT1,T2,T4,T5はNチャネル型のポリシリコンTFTである。トランジスタT3のみPチャネル型のポリシリコンTFTである。但し本発明はこれに限られるものではなく、Nチャネル型とPチャネル型のTFTを適宜混在させることができる。発光素子ELはアノード及びカソードを備えたダイオード型であり、例えば有機ELデバイスからなる。この有機ELデバイスはアノード(即ち接続ノード)の電位に応じてオン状態とオフ状態の間を遷移し、且つオン状態下で出力電流により発光する一方、画素回路が閾電圧補正動作や移動度補正動作を行うときはオフ状態に置かれる。
【0028】
図11は、図10に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、時間軸に沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。トランジスタT1,T5,T4はNチャネル型なので走査線WS,AZ1,AZ2がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタT3はPチャネル型なので、走査線DSがハイレベルのときオフし、ローレベルのときオンする。したがってこのタイミングチャートは、各トランジスタT1,T5,T3,T4のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号WS,AZ1,AZ2,DSの波形と共に、駆動用トランジスタT2のゲートG及びソースSの電位変化も表してある。ゲートGとソースSとの間に生じる電圧がゲート電圧Vgsであり、駆動用トランジスタT2に対する入力電圧になる。
【0029】
図示するように、タイミングチャートは便宜的に期間(1)〜(8)に区切ってある。最初の発光期間(1)は前のフィールドに属する。発光期間(1)が終わって次のフィールドに入る。まず閾電圧補正のための準備期間(2)及び(3)があり、続いて閾電圧補正期間(4)があり、調整期間(5)の後、書き込み期間(6)及び(7)に進む。なおこの書き込み期間(6)及び(7)は、移動度補正期間(7)を含む。この後本フィールドの発光期間(8)となる。ここで発光期間(1)及び(8)では、駆動用トランジスタT2のソースS(接続ノード)は比較的高い電位にあり、発光素子ELはオン状態となって発光している。これに対し期間(2)〜(7)は非発光期間であり、駆動用トランジスタT2のソースSは比較的低い電位にあり、オフ状態となって発光素子ELは非発光状態にある。
【0030】
続いて図12〜図19を参照して、図10に示した画素回路の動作を詳細に説明する。まず図12に示すように発光期間(1)では、トランジスタT3のみがオンした状態である。この時駆動用トランジスタT2は飽和領域で動作するように設定されているため、発光素子ELに流れる駆動電流Idsは、駆動用トランジスタT2のゲートG/ソースS間に印加される入力電圧Vgsに応じて、前述のトランジスタ特性式に示された値を取る。
【0031】
続いて図13に示すように準備期間(2)を経て準備期間(3)に入ると、トランジスタT3がオフになって発光が停止する一方、トランジスタT5とT4がオンする。これにより、駆動用トランジスタT2のゲートGは所定の電位Vofsに充電され、ソースSは所定の電位Vssに充電される。よって駆動用トランジスタT2のゲート電圧VgsはVofs−Vssという値をとる。ここで発光素子ELをオフ状態とするため、発光素子ELにかかるアノード電圧Velを、発光素子ELの閾電圧Vthelとカソード電圧Vcatの和よりも小さくなるように、VofsとVssの電圧を設定する。ここではソースSの電位はVssに充電されている。このソースSの電位が発光素子ELのアノード電位Velとなっている。したがってこの準備期間(3)ではVssが、カソード電位Vcatを基準とした閾電圧Vthelよりも大幅に低く設定されているため、発光素子ELは逆バイアス状態となりオフしている。なおこの準備期間(3)では、トランジスタT5及びT4を同時にオンしているが、どちらか先にオンさせても良い。
【0032】
図14に示すように閾電圧補正期間(4)に進むと、トランジスタT4をオフする一方、トランジスタT3をオン状態とする。これにより、接続ノード(ソースS)はVssから切り離される一方、電源Vcc側に接続される。
【0033】
図15は、図14に示した発光素子ELをダイオード接続されたトランジスタTelと容量Celで表した等価回路図である。ここでVel<Vcat+Vthelに設定されているため、発光素子ELはオフ状態にあり、オフしている発光素子ELを流れるリーク電流は、駆動用トランジスタT2が供給する出力電流よりもかなり小さい。したがって駆動用トランジスタT2が供給する電流はその大部分が保持容量C1と等価容量Celを充電するために使われる。
【0034】
図16は、この充電過程を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタT2のソース電圧(発光素子ELのアノード電圧Vel)を示す。グラフから明らかなように、発光素子のアノード電圧Velは時間と共にVssからVofs−Vthに向かって上昇していく。閾電圧補正期間(4)が終わった時点で、駆動用トランジスタT2のゲートG/ソースS間電圧VgsはVth相当の値になる。この時Vel=Vofs−Vth<Vcat+Vthelの条件が保たれており、発光素子ELは引き続きオフ状態に置かれている。
【0035】
閾電圧補正期間(4)の後調整期間(5)に入り、スイッチングトランジスタT3及びスイッチングトランジスタT5をオフする。このスイッチングトランジスタT3をスイッチングトランジスタT5よりも先にオフすることで、駆動用トランジスタT2のゲート電圧Vgsの変動を抑えることが可能である。続いて書き込み期間(6)に入ると、サンプリング用トランジスタT1をオンして駆動用トランジスタT2のゲートGに信号電圧Vsigを書き込む。この時駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは、以下の式のように表される。
Vgs=(Vsig−Vofs)×Cel/(Cel+C1+C2)+Vth
ここでCelは発光素子の等価容量、C1は保持容量、C2は駆動用トランジスタT2の寄生容量である。CelはC1及びC2に比べて大きいため、ゲート電圧VgsはほぼVsig+Vthとなる。但しVofsは計算の都合上0Vに設定している。
【0036】
続いて図17に示すように移動度補正期間(7)に進むと、サンプリング用トランジスタT1を引き続きオンした状態で、スイッチングトランジスタT3をオンする。この時駆動用トランジスタT2のソースSの電位は依然として発光素子ELの閾電圧Vthelとカソード電圧Vcatの和を超えておらず、発光素子ELはオフ状態に置かれている。よって発光素子ELを流れるリーク電流は駆動用トランジスタT2が供給する電流よりもかなり少なく、駆動用トランジスタT2の出力電流はほとんど保持容量C1と等価容量Celを充電するために使われる。この時駆動用トランジスタT2に対する閾電圧補正動作は完了しているため、駆動用トランジスタT2が流す電流はもっぱら移動度μを反映したものとなる。具体的に言うと移動度μが大きい場合駆動用トランジスタT2の電流量が大きく、ソースSの電位上昇も早い。逆に移動度μが小さい場合駆動用トランジスタT2の電流量が小さく、ソースSの電位上昇は遅くなる。
【0037】
図18は、この移動度補正期間(7)におけるソースSの電位上昇を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタT2のソース電圧をとってある。グラフから明らかなように移動度μが大きいと保持容量C1に対する負帰還が大きくかかり、駆動用トランジスタT2のソースSの電位上昇分が大きくなる。その分Vgsが圧縮されるため、駆動用トランジスタT2の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように移動度補正機能が働く。逆に移動度μが小さい場合、ソース電位の上昇分が少なく、Vgsはそれほど圧縮されない。よって駆動用トランジスタT2の電流供給能力を確保することができる。この様に移動度補正期間(7)では駆動用トランジスタT2のVgsが移動度μを反映して小さくなり、一定時間経過後完全に移動度μに対する補正がかかったVgsとなる。
【0038】
図19に示すように発光期間(8)に進むと、サンプリング用トランジスタT1をオフして、駆動用トランジスタT2のゲートを信号線SLから切り離す。駆動用トランジスタT2のゲートG/ソースS間電圧Vgsは一定であるので、駆動用トランジスタT2は一定電流Ids´を発光素子ELに流そうとする。アノード電圧Velは発光素子ELに駆動電流Ids´が流れる電圧Vxまで上昇し、発光素子ELは実際に発光を開始する。ここで発光素子ELは発光時間が長くなるとその電流/電圧特性は変化してしまう。そのため時間の経過と共にアノード電位(ソース電位)が変動する。しかしながら駆動用トランジスタT2のゲート/ソース間電圧Vgsは一定値に保たれているので、発光素子ELに流れる電流Ids´は変化しない。よって発光素子ELの電流/電圧特性が劣化しても、常に一定の電流Ids´が流れ続け、発光素子ELの輝度が変化することはない。
【0039】
図20を参照して、移動度補正期間の適応制御について説明する。実際の表示装置では、信号のレベルに応じて、最適な移動度補正時間が異なる。一般的には、白レベルの信号では最適移動度補正時間が短く、黒レベルの信号では最適移動度補正時間が長くなる。信号のレベルに適応して移動度補正時間を最適に制御するため、走査線WSに供給される制御信号パルスは特徴的な立下り波形を有しており、最初に急峻でその後なだらかに変化し、最後に再び急峻に立下る形状となっている。この立下り波形はサンプリング用トランジスタT1の制御端(ゲート)に印加される。一方このサンプリング用トランジスタT1のソースには信号電位Vsigが印加される。従ってサンプリング用トランジスタT1のオンオフを制御するゲート電圧Vgsは、ソースに印加される信号電位Vsigに依存している。
【0040】
白表示のときの信号電位をVsig白とし、サンプリング用トランジスタT1の閾電圧をVthT1とすると、制御信号パルスの立下りが丁度鎖線で示すVsig白+VthT1のレベルを横切ったとき、サンプリング用トランジスタT1がオフする。このオフするタイミングは制御信号パルスが丁度急峻に立下り始めた時点であるので、サンプリング用トランジスタT1がオンしてからオフするまでの白表示時信号書込み期間は短くなる。よって白表示時における移動度補正期間も短くなる。
【0041】
一方黒表示時の信号電位をVsig黒とすると、図示のように制御信号パルスの立下り部分が点線で示すVsig黒+VthT1を下回ったときにサンプリング用トランジスタT1がオフする。よって黒表示時の信号書込み期間は長くなる。この様にして信号電位に応じた移動度補正期間の適応制御を行っている。
【0042】
この様にサンプリング用トランジスタT1のゲートに印加する制御波形の立下りに傾斜を付けることで、全階調にわたって適切な移動度補正をかけることができ、スジやムラのない均一な画質を得ることが可能である。
【0043】
ところで、サンプリング用トランジスタT1の閾値が経時的に負側にシフトしてしまうと図21に示すように白表示時、黒表示時における移動度補正時間がシフトした閾電圧分だけ長くなってしまう。この効果は特にサンプリング用トランジスタT1の制御波形がなまる立下りにおいて顕著に現れる。前述のように白表示時は移動度補正時間自体が短く、電源から供給される電流が大きいので移動度補正時間が少しでも長くなってしまうと駆動用トランジスタT2のソース電圧の上昇が大きく、発光素子ELに流れる電流が小さくなり、発光輝度が時間とともに減少したり、スジやムラといった画質不良が発生したりする。サンプリング用トランジスタT1の制御波形は図21に示すように立下りはなまっている。このため、オフ時には少しの閾電圧変化量でもその補正時間の変化量は大きくなってしまう。
【0044】
図10に示した画素回路では、発光素子ELの消灯をスイッチングトランジスタT5で制御している。この場合、駆動用トランジスタT2は、スイッチングトランジスタT5がオンしてから別のスイッチングトランジスタT4をオンするまで、オフの動作点にある。この間に、駆動用トランジスタT2にリーク電流が流れると、画質は劣化してしまう。そこで、本発明のシールド構造をこの駆動用トランジスタT2に適用して、光リーク電流を抑制することが画質改善の上で重要である。
【0045】
さらに、図10に示した画素回路では、サンプリング用トランジスタT1が移動度補正時間に関係している。この様なトランジスタについては、前述したようにその閾電圧が変化すると移動度補正時間がばらついてしまう。特に移動度補正に費やす時間は、数μ秒であり、少しの時間ばらつきでもその変化の割合は大きい。よってこの様なサンプリング用トランジスタT1を本発明に従って遮光することも重要である。
【0046】
サンプリング用トランジスタT1の立下りは、全階調に対して移動度補正を行うため、図20に示した様に、トランジェントを制御した波形にするため、閾電圧の変化が少しであっても、輝度変化が大きくなってしまう。一般的に光がチャネルに照射すると、TFTのオフ時の閾電圧の変化が大きくなる。具体的には、トランジスタがオフした状態でチャネルに光が入射すると、その閾電圧は負側に大きく変動するため、移動度補正の時間が長くなる。このため時間がたつにつれて輝度が減少してしまうのだが、本発明の遮光構造を採用することによって、チャネルへの入射光が大きく削減できるため、輝度の経時変化も起こらない。
【0047】
本発明にかかる表示装置は、図22に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【0048】
本発明にかかる表示装置は、図23に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
【0049】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【0050】
図24は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
【0051】
図25は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
【0052】
図26は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
【0053】
図27は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
【0054】
図28は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
【図面の簡単な説明】
【0055】
【図1−1】本発明にかかる表示装置の全体構成を示すブロック図である。
【図1−2】図1に示した表示装置の画素構成を示す回路図である。
【図2】同じく画素構成の他の例を示す回路図である。
【図3】画素に形成される駆動用トランジスタの電流電圧特性を示すグラフである。
【図4】画素の遮光構造の参考例を示す模式的な平面図及び断面図である。
【図5】本発明の第1実施形態にかかる遮光構造を示す模式的な平面図及び断面図である。
【図6】本発明の第2実施形態を示す模式的な平面図及び断面図である。
【図7−1】本発明の第3実施形態を示す模式的な平面図及び断面図である。
【図7−2】本発明の第4実施形態を示す模式的な平面図である。
【図8】本発明の第5実施形態を示す模式的な平面図及び断面図である。
【図9】本発明にかかる表示装置の他の例を示すブロック図である。
【図10】図9に示した表示装置に形成される画素の回路構成を示す回路図である。
【図11】図10に示した画素の動作説明に供するタイミングチャートである。
【図12】図10に示した画素の動作説明に供する模式図である。
【図13】同じく動作説明に供する模式図である。
【図14】同じく動作説明に供する模式図である。
【図15】同じく動作説明に供する模式図である。
【図16】同じく動作説明に供するグラフである。
【図17】同じく動作説明に供する模式図である。
【図18】同じく動作説明に供するグラフである。
【図19】同じく動作説明に供する模式図である。
【図20】同じく動作説明に供する波形図である。
【図21】同じく動作説明に供する波形図である。
【図22】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図23】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図24】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図25】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図26】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図27】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図28】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【0056】
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ、4・・・ライトスキャナ、50・・・基板、51・・・ゲート絶縁膜、52・・・半導体薄膜、53・・・層間絶縁膜、54・・・シールド、55・・・平坦化膜、T1・・・サンプリング用トランジスタ、T2・・・駆動用トランジスタ、A・・・アノード、G・・・ゲート電極、1CON・・・第1コンタクトホール、2CON・・・第2コンタクトホール
【特許請求の範囲】
【請求項1】
行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなり、
前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させ、
前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する表示装置。
【請求項2】
前記発光素子は、アノードとカソードを有する二端子型の発光素子であり、
前記シールドは、絶縁膜を介して該発光素子のアノードと駆動用トランジスタのチャネル領域との間に配され、
前記アノードは第1コンタクトホールを介して該シールドに接続し、
前記シールドは、第2コンタクトホールを介して駆動用トランジスタの電流端に接続し、
前記第2コンタクトホールは、駆動用トランジスタのチャネル領域よりもアノードの外周端に近い請求項1記載の表示装置。
【請求項3】
前記第2コンタクトホールのサイズは、該チャネル領域の長さ寸法又は幅寸法よりも大きい請求項2記載の表示装置。
【請求項4】
本体部と、本体部から出力された情報を表示する表示部とを有し、
前記表示部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなり、
前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させ、
前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する電子機器。
【請求項1】
行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなり、
前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させ、
前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する表示装置。
【請求項2】
前記発光素子は、アノードとカソードを有する二端子型の発光素子であり、
前記シールドは、絶縁膜を介して該発光素子のアノードと駆動用トランジスタのチャネル領域との間に配され、
前記アノードは第1コンタクトホールを介して該シールドに接続し、
前記シールドは、第2コンタクトホールを介して駆動用トランジスタの電流端に接続し、
前記第2コンタクトホールは、駆動用トランジスタのチャネル領域よりもアノードの外周端に近い請求項1記載の表示装置。
【請求項3】
前記第2コンタクトホールのサイズは、該チャネル領域の長さ寸法又は幅寸法よりも大きい請求項2記載の表示装置。
【請求項4】
本体部と、本体部から出力された情報を表示する表示部とを有し、
前記表示部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線との交差部に配された行列状の画素とからなり、
前記画素は、制御端が走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端がサンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタは、走査線によってオンしたとき、信号線から信号をサンプリングして駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、書き込まれた信号に応じて駆動電流を該発光素子に供給して発光させ、
前記駆動用トランジスタは、一対の電流端の間に配されたチャネル領域と、絶縁膜を介して該チャネル領域に重なって制御端となるゲート電極と、該ゲート電極より大きく該チャネル領域を遮光するシールドとを有する電子機器。
【図1−1】
【図1−2】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7−1】
【図7−2】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図1−2】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7−1】
【図7−2】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【公開番号】特開2010−32830(P2010−32830A)
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願番号】特願2008−195668(P2008−195668)
【出願日】平成20年7月30日(2008.7.30)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成22年2月12日(2010.2.12)
【国際特許分類】
【出願日】平成20年7月30日(2008.7.30)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]