表示装置及び表示装置の製造方法
【課題】狭額縁化が可能な表示装置及び表示装置の製造方法を提供する。
【解決手段】表示装置１０は、第１表示部１１と、第２表示部１２と、基板１３と、対向基板１４と、封止部１８と、走査ドライバＳＤと、データドライバＤＤと、を備える。第１表示部１１は基板１３上に形成され、第２表示部１２は対向基板１４上に形成される。走査ドライバＳＤとデータドライバＤＤは、第１表示部１１と第２表示部とで共通する。走査ドライバＳＤ及びデータドライバＤＤと、第２表示部１２とはそれぞれ封止部１８が形成される領域に形成された導通部ＳＰ、導通部ＤＰで導通される。
【解決手段】表示装置１０は、第１表示部１１と、第２表示部１２と、基板１３と、対向基板１４と、封止部１８と、走査ドライバＳＤと、データドライバＤＤと、を備える。第１表示部１１は基板１３上に形成され、第２表示部１２は対向基板１４上に形成される。走査ドライバＳＤとデータドライバＤＤは、第１表示部１１と第２表示部とで共通する。走査ドライバＳＤ及びデータドライバＤＤと、第２表示部１２とはそれぞれ封止部１８が形成される領域に形成された導通部ＳＰ、導通部ＤＰで導通される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（electroluminescence）素子を用いた表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機発光材料を用いたエレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
このような有機ＥＬ素子は、例えば、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、正孔注入層、発光層等の有機ＥＬ層を備える。ＥＬ素子では、発光層において正孔注入層、電子注入層からそれぞれ供給された正孔と電子とが再結合することによって発生するエネルギーによって発光する。
【０００４】
また、このような有機ＥＬ素子を用いた表示装置では、基板上に有機ＥＬ素子を配列して表示領域を形成し、基板上の表示領域を囲む領域に有機ＥＬ素子の配線を形成している。さらに表示領域の周辺の基板上には、例えば特許文献１に開示されているように有機ＥＬ素子を駆動するためのドライバとして半導体チップが設置されている。
【特許文献１】特開２００３−２７１０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、携帯電話等に用いられるディスプレイパネルのように、２枚の表示パネルを重ね合わせ一対の面の上面及び下面のそれぞれから光を取り出すディスプレイパネルがある。
【０００６】
特許文献１に開示されているような基板上に発光素子と共にドライバが設置された表示装置を、上述したディスプレイパネルのように２枚重ねると、ドライバが接触することを防ぐため、ドライバが同じ領域に位置しないように、基板をずらして貼り合わせる必要がある。このため、表示領域外のスペースを広く設けなければならず、いわゆる額縁と呼ばれる表示領域外の周辺領域の寸法が大きくなる問題があった。
【０００７】
本発明は上述した実情に鑑みてなされたものであって、対向する二つの面それぞれから光を取り出す表示装置において、狭額縁化が可能な表示装置及び表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る表示装置は、
第１の基板と、
前記第１の基板の一方の面に形成され、発光素子を有する第１の表示部と、
前記第１の基板の一方の面と対向するように設置された第２の基板と、
前記第２の基板の前記第１の基板と対向する面上に形成され、発光素子を有する第２の表示部と、
前記第１の基板と前記第２の基板との間に形成され、前記第１の表示部と前記第２の表示部とを封止する封止部と、
前記第１の表示部と前記第２の表示部とを駆動するドライバと、を備え、
前記ドライバは、前記第１の基板上に設置され、
前記第２の表示部と前記ドライバとは、前記封止部が形成された領域に設けられた導通部によって接続されることを特徴とする。
【０００９】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備えてもよい。
【００１０】
前記導通材は、前記封止部中に分散されてもよい。
【００１１】
前記第１の基板上には、前記第１の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記第２の基板上には、前記第２の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記ドライバは、前記第１の表示部と前記第２の表示部の画素回路を駆動するための信号を出力してもよい。
【００１２】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備え、
前記第１の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第１コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層のうち少なくとも一方の導電層をパターニングしてなる層を含み、
前記第２の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第２コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層をパターニングしてなる層を含んでもよい。
【００１３】
上記目的を達成するため、本発明の第２の観点に係る表示装置の製造方法は、
配線と、発光素子を有する第２の表示部が設けられた対向基板と、
発光素子を有する第１の表示部と、前記配線に信号を出力するドライバと、前記ドライバに接続された出力配線と、が設けられた基板とを、
前記配線と前記出力配線とを接続する導通部を有する封止部を介して挟んで封止する工程、
を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、一方の表示部を導通部を用いてドライバと接続することによって狭額縁化が可能な表示装置及び表示装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。
【００１６】
本実施形態の表示装置１０の構成例を図１に示し、表示装置１０の断面図を図２に示す。更に、表示装置１０の基板１３を図３に示し、対向基板１４を図４に示す。また、走査ドライバＳＤの導通部ＳＰの図１に示すＶＡ−ＶＡ線断面図を図５（ａ）に示し、データドライバＤＤの導通部ＤＰの図１に示すＶＢ−ＶＢ線断面図を図５（ｂ）に示す。また、図６は、第１表示部１１の構成例を示す図である。図７は、画素３０の画素回路ＤＳを示す図である。図８は、画素３０の平面図であり、図９は図８に示すＩＸ−ＩＸ線断面図である。なお、第１表示部１１と第２表示部１２とは、各画素、及び画素を駆動する回路についてはほぼ同一であるため、第１表示部１１を例に挙げて説明し、第２表示部１２については詳細な説明を省略する。
【００１７】
本実施形態の表示装置１０は、図１〜図４に示すように、第１表示部１１と、第２表示部１２と、基板１３と、対向基板１４と、封止部１８と、を備える。また、基板１３上には第１表示部１１と第２表示部１２との共通のデータドライバＤＤと、第１表示部１１と第２表示部１２との共通の走査ドライバＳＤと、が設置されている。
【００１８】
基板１３と対向基板１４との間の距離は、基板１３に実装されている走査ドライバＳＤの高さの２倍未満であり、且つ基板１３に実装されているデータドライバＤＤの高さの２倍未満である。このため、仮に対向基板１４に、基板１３と同様に走査ドライバＳＤやデータドライバＤＤを配置すると、且つ走査ドライバＳＤ同士を重ねるように配置すると走査ドライバＳＤ同士が接触してしまい、且つデータドライバＤＤ同士を重ねるように配置するとデータドライバＤＤ同士が接触してしまうことになる。
【００１９】
第１表示部１１は、基板１３上に形成され、複数の画素３０を有する。赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を発するＲＧＢの３つの画素３０で一組の画素ユニットが構成される。この画素ユニットは、基板１３上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、ＲＧＢの各画素３０が互いに隣接することによって略三角形の配置となるデルタ配列であってもよい。ＲＧＢそれぞれの画素３０は有機ＥＬ素子３０ａと、有機ＥＬ素子３０ａの発光を制御するためのスイッチング素子を有する画素回路ＤＳを備える。本実施形態では有機ＥＬ素子３０ａはボトムエミッション型であり、有機ＥＬ素子３０ａが形成された基板１３側から光を取り出す構成である。なお、第１表示部１１は単色発光表示でもよいし、ＲＧＢに加え、Ｗ（白）を加えた４つの画素を画素ユニットとしてもよい。また、第１表示部１１の有機ＥＬ素子３０ａのカソード電極４０は複数の画素３０にわたって共通に形成されている。
【００２０】
第２表示部１２は、対向基板１４上に形成され、複数の画素を有する。第１表示部１１の画素３０と同様に赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を発するＲＧＢの３つの画素で一組の画素ユニットが構成される。この画素ユニットは、対向基板１４上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、ＲＧＢの各画素が互いに隣接することによって略三角形の配置となるデルタ配列であってもよい。第２表示部１２のＲＧＢそれぞれの画素は有機ＥＬ素子と、有機ＥＬ素子の発光を制御するためのスイッチング素子を有する画素回路を備える。本実施形態では第２表示部１２の画素の有機ＥＬ素子もボトムエミッション型であり、対向基板１４側から光を取り出す構成である。なお、第２表示部１２は単色発光表示でもよいし、ＲＧＢに加え、Ｗ（白）を加えた４つの画素を画素ユニットとしてもよい。また、第２表示部１２の有機ＥＬ素子３０ａのカソード電極４０は複数の画素３０にわたって共通に形成されている。
【００２１】
基板１３は、透光性を備える材料から形成され、例えば基板１３としてガラス基板を用いる。基板１３上には図２に示すように第１表示部１１が形成され、基板１３の第１表示部１１が形成された面と対向する面から、第１表示部１１からの光を出射する。また、基板１３には、それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ１と、それぞれ所定列に配列された複数の画素回路に接続された複数のデータ配線Ｌｄ１と、それぞれ所定行に配列された複数の画素回路のトランジスタＴｒ１１を選択する複数の走査配線Ｌｓ１と、が形成されている。
【００２２】
また、基板１３上には、第１表示部１１の走査配線群Ｌｓ１（Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍ）と第２表示部１２の走査配線群Ｌｓ２（Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍ）への複数の出力配線１５が設けられ、第１表示部１１の走査配線群Ｌｓ１の各端子上及び出力配線１５の各端子上にＩＣチップからなる走査ドライバＳＤの各出力端子が接続されるように走査ドライバＳＤがチップオングラスによって実装されている。同様に基板１３上には、第１表示部１１のデータ配線群Ｌｄ１（Ｌｄ１１、Ｌｄ１２、……、Ｌｄ１ｎ）と、第２表示部１２のデータ配線群Ｌｄ２（Ｌｄ２１、Ｌｄ２２、……、Ｌｄ２ｎ）の出力配線１６が設けられ、第１表示部１１のデータ配線群Ｌｄ１の各端子上及び出力配線１６の各端子上にＩＣチップからなるデータドライバＤＤの各出力端子が接続されるようにデータドライバＤＤがチップオングラスによって実装されている。上記ｍ、ｎはいずれも任意の正の整数である。なお、基板１３上には、走査ドライバＳＤ及びデータドライバＤＤを駆動するためのクロック信号やデータ信号等の外部信号及び基準電圧を出力する信号配線群が設けられ、信号配線群の各出力端子は、適宜走査ドライバＳＤの各入力端子、データドライバＤＤの各入力端子と接続され、信号配線群の各入力端子は、図示しないフレキシブルプリント基板の配線群に接続され、フレキシブルプリント基板の配線群は、外部信号及び基準電圧を出力する外部回路に接続されている。
【００２３】
対向基板１４は、透光性を備える材料から形成され、例えば対向基板１４としてガラス基板を用いる。対向基板１４上には図２に示すように第２表示部１２が形成され、対向基板１４の第２表示部１２が形成された面と対向する面から、第２表示部１２からの光を出射する。対向基板１４上には、第１表示部１１と同様に、それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ２と、それぞれ所定列に配列された複数の画素回路に接続された複数のデータ配線Ｌｄ２と、それぞれ所定行に配列された複数の画素回路の選択トランジスタを選択する複数の走査配線Ｌｓ２と、が形成されている。なお、対向基板１４は、基板１３のように走査ドライバＳＤ及びデータドライバＤＤが実装される領域が設けられていない。
【００２４】
なお、本実施形態では特に対向基板１４上に形成された走査配線Ｌｓ２（Ｌｓ２１、Ｌｓ２２、……Ｌｓ２ｍ）は、封止部１８が形成される領域に設けられた導通部ＳＰ（ＳＰ１、ＳＰ２、……ＳＰｍ）を介して、基板１３上に設置された走査ドライバＳＤと接続されている。走査配線Ｌｓ２の導通部ＳＰは、図１に示すように走査配線Ｌｓ２の本数に応じ、ＳＰ１〜ＳＰｍのｍ個設けられる。
【００２５】
導通部ＳＰ１〜ＳＰｍは、いずれも同一の構成である。具体的には、導通部ＳＰ１の断面図である図５（ａ）に示すように、導通部ＳＰ１は、出力配線１５の一端部８１と、出力配線１５の一端部８１上に堆積され、後述するソース−ドレインメタル層をパターニングすることによってその一部が形成されている下側コンタクト部８２と、導電性ギャップ材８８と、走査配線Ｌｓ２１の他端にて走査配線Ｌｓ２１と一体的に形成された上側コンタクト部８３と、を備える。このように導通部ＳＰ１〜ＳＰｍは、それぞれ走査配線Ｌｓ２１〜Ｌｓ２ｍに接続されている。
【００２６】
下側コンタクト部８２と、上側コンタクト部８３とは、導電性を備える材料から形成され、図１、図３及び図４に示すように平面的に方形状に形成される。各下側コンタクト部８２は、それぞれ各出力配線１５に接続されており、各上側コンタクト部８３は、それぞれ各走査配線Ｌｓ２に接続されている。導電性ギャップ材８８は、導電性を備える材料から形成された微粒子であり、基板１３上に形成された第１表示部１１と、対向基板１４上に形成された第２表示部１２とが電気的に短絡しないように、両基板１３、１４間の距離が所定の間隔となるような径を有し、例えばＡｕ（金）から形成される。導電性ギャップ材８８は例えば球形に形成されており、接着剤を固化してなる封止部１８中に分散されている。封止部１８に分散された導電性ギャップ材８８は、下側コンタクト部８２と上側コンタクト部８３とに挟まれ、プレスされる。これにより、導電性ギャップ材８８が下側コンタクト部８２と上側コンタクト部８３と接触して導通を図ることが可能となる。
【００２７】
また、走査ドライバＳＤと同様に、対向基板１４上に形成されたデータ配線群Ｌｄ２（Ｌｄ２１、Ｌｄ２２、……Ｌｄ２ｎ）は、それぞれ封止部１８が形成される領域に設けられた導通部ＤＰ（ＤＰ１、ＤＰ２、……ＤＰｎ）を介して、基板１３上に設置されたデータドライバＤＤと接続されている。データ配線群Ｌｄ２と接続される導通部ＤＰは、図１に示すようにデータ配線群Ｌｄ２の本数に応じ、ＤＰ１〜ＤＰｎのｎ個設けられる。
【００２８】
導通部ＤＰ１〜ＤＰｎは、いずれも同一の構成である。具体的には、導通部ＤＰ１の断面図である図５（ｂ）に示すように、各導通部ＤＰ１は、出力配線１６の一端部８５と、出力配線１６の一端部８５上に堆積され、後述するソース−ドレインメタル層をパターニングすることによってその一部が形成されている下側コンタクト部８６と、導電性ギャップ材８８と、データ配線Ｌｄ２１の他端にてデータ配線Ｌｄ２１と一体的に形成された上側コンタクト部８７と、を備える。このように導通部ＤＰ１〜ＤＰｎは、それぞれデータ配線群Ｌｄ２１〜Ｌｄ２ｎに接続されている。
【００２９】
下側コンタクト部８６と、上側コンタクト部８７とは、導電性を備える材料から形成され、図１、図３及び図４に示すように平面的に方形状に形成される。各下側コンタクト部８６は、それぞれ各出力配線１６に接続されており、各上側コンタクト部８７は、各データ配線Ｌｄ２１に接続されている。導電性ギャップ材８８は導電性を備える材料から形成された微粒子であり、接着剤を固化してなる封止部１８中に分散されている。封止部１８に分散された導電性ギャップ材８８は、下側コンタクト部８６と上側コンタクト部８７とに挟まれ、プレスされる。これにより、導電性ギャップ材８８が下側コンタクト部８６と上側コンタクト部８７と接触して導通を図ることが可能となる。
【００３０】
このように導通部ＳＰによって、走査ドライバＳＤと走査配線Ｌｓ２とを電気的に結び、導通部ＤＰによってデータドライバＤＤとデータ配線Ｌｄ２とを電気的に結ぶ。これにより第２表示部１２の走査ドライバとデータドライバとを対向基板１４上に形成する必要がなく、更に基板１３上の第１表示部１１の走査ドライバとデータドライバと共通のチップとすることが可能である。これにより、従来、表示部が形成された基板を重ね合わせる際、それぞれのドライバが接触しないよう、ドライバの位置が重ならないように基板をずらして重ね合わせる必要があったが、本実施形態では対向する基板上の表示部のドライバを他方の基板上に形成することからこのように基板をずらして重ね合わせる必要がなく、表示領域周辺のエリアを減らすことができ、狭額縁化が可能となる。
なお、第１表示部１１及び第２表示部１２は表示光の出射方向が互いに反対側のため第１表示部１１及び第２表示部１２ともに同一の画像を表示した場合、一方向から表示装置１０を俯瞰すると、第１表示部１１の画像と第２表示部１２の画像とは左右が反対になる。したがって、走査配線Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍは、それぞれ走査配線Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍと互いに対向して配置されるが、データ配線Ｌｄ１１、Ｌｄ１２、……、Ｌｄ１ｎは、それぞれデータ配線Ｌｄ２ｎ、Ｌｄ２（ｎ−１）、……、Ｌｄ２１と互いに対向して配置される。
【００３１】
次に、表示装置１０の第１表示部１１の画素３０について説明する。第２表示部１２の画素については、画素３０とほぼ同一の構成であるため、詳細な説明は省略する。
【００３２】
各画素３０は、それぞれ、有機ＥＬ素子３０ａと、有機ＥＬ素子３０ａをアクティブ動作する画素回路ＤＳとを備えている。各画素回路ＤＳは、それぞれ、トランジスタ（選択トランジスタ）Ｔｒ１１と、トランジスタ（発光駆動トランジスタ）Ｔｒ１２と、キャパシタＣｓと、を備える。図７に示すトランジスタＴｒ１１及びトランジスタＴｒ１２は、いずれもｎチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。
【００３３】
第１表示部１１には、図６及び図７に示すようにそれぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ１と、それぞれ所定列に配列された複数の画素回路ＤＳに接続されたデータ配線Ｌｄ１と、それぞれ所定行に配列された複数の画素回路ＤＳのトランジスタＴｒ１１を選択する複数の走査配線Ｌｓ１と、が形成されている。
【００３４】
図７に示すように、選択トランジスタＴｒ１１のゲート端子は走査配線Ｌｓに、ドレイン端子が画素基板２１の列方向に配設されたデータ配線Ｌｄに、ソース端子が接点Ｎ１１にそれぞれ接続される。また、発光駆動トランジスタＴｒ１２のゲート端子は接点Ｎ１１に接続されており、ドレイン端子は、供給電圧Ｖｄｄが印加されている供給電圧ラインＬａ１に、ソース端子は接点Ｎ１２にそれぞれ接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子及びソース端子に接続されている。なお、キャパシタＣｓは、トランジスタＴｒ１２のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機ＥＬ素子３０ａは、アノード端子（画素電極３４）が接点Ｎ１２に接続され、カソード端子（対向電極４０）に供給電圧Ｖｄｄより低電位の基準電圧Ｖｓｓが印加されている。なお、トランジスタＴｒ１１及びトランジスタＴｒ１２がｐチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図２とは逆に接続され、キャパシタＣｓの一端は、アノードラインＬａ１に接続される。
【００３５】
走査配線群Ｌｓ１は走査ドライバＳＤに接続されており、所定のタイミングで走査配線Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍの順に、表示パネルの行方向に配列された複数の画素３０を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加され、走査配線群Ｌｓ２は導通部ＳＰ１、ＳＰ２、……、ＳＰｍを介して走査ドライバＳＤに接続されており、所定のタイミングで走査配線Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍの順に、表示パネルの行方向に配列された複数の画素３０を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加される。また、データ配線群Ｌｄ１はデータドライバＤＤに接続され、上記画素３０の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。データ配線群Ｌｄ２は導通部ＤＰ１、ＤＰ２、……、ＤＰｎを介してデータドライバＤＤに接続されており、上記画素３０の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。
【００３６】
各行ごとに配列された複数のトランジスタＴｒ１２が、当該トランジスタＴｒ１２に接続された有機ＥＬ素子３０ａの画素電極（例えばアノード電極）に表示データに応じた発光駆動電流を流す状態に設定するように、複数のアノードラインＬａ（供給電圧ライン）は、いずれも所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインＬａは、有機ＥＬ素子３０ａの対向電極４０に印加される基準電圧Ｖｓｓより十分電位の高い所定の高電位（供給電圧Ｖｄｄ）が印加される。また、対向電極４０は、例えば、所定の低電位電源に直接又は間接的に接続され、絶縁性基板１１上に２次元配列された全ての画素（有機ＥＬ素子）に対して単一の電極層により形成されており、所定の低電圧（基準電圧Ｖｓｓ，例えば接地電位ＧＮＤ）が共通に印加されるように設定されている。
【００３７】
すなわち、各画素３０において、直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子３０ａの組の両端（トランジスタＴｒ１２のドレイン端子と有機ＥＬ素子３０ａのカソード端子）にそれぞれ、供給電圧Ｖｄｄと基準電圧Ｖｓｓを印加して有機ＥＬ素子３０ａに順バイアスを付与して有機ＥＬ素子３０ａが発光できる状態にし、更に階調信号Ｖｐｉｘに応じて有機ＥＬ素子３０ａに流れる発光駆動電流の電流値を画素回路ＤＳにより制御している。
【００３８】
次に、基板１３は透光性を備える材料から形成され、例えば基板１３としてガラス基板を用いる。また、基板１３上には図示するように、データ配線Ｌｄ１、ゲート電極１１ｇ，１２ｇ及び絶縁膜３２が形成される。
【００３９】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成されており、ゲート電極１１ｇ，１２ｇを覆うように画素基板３１上に形成される。また、絶縁膜３２はゲート電極１１ｇ，１２ｇが形成された領域においてトランジスタＴｒ１１及びＴｒ１２のゲート絶縁膜として機能する。
【００４０】
トランジスタＴｒ１１及びＴｒ１２は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。トランジスタＴｒ１１及びＴｒ１２は、それぞれ画素基板２１上に形成される。また、トランジスタＴｒ１２は、図８及び図９に示すように、半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、オーミックコンタクト層１２３，１２４と、ゲート電極１２ｇと、を備える。また、Ｔｒ１２のソース電極１２ｓは画素電極３４に接続される。トランジスタＴｒ１１は半導体層（図示せず）と、ソース電極１１ｓと、ドレイン電極１１ｄと、オーミックコンタクト層（図示せず）と、ゲート電極１１ｇと、保護絶縁膜（図示せず）と、を備える。
【００４１】
トランジスタＴｒ１１、Ｔｒ１２において、ゲート電極１１ｇ，１２ｇは、例えば、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）またはクロム（Ｃｒ）から形成される。また、ドレイン電極１１ｄ，１２ｄ、ソース電極１１ｓ，１２ｓはそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒから形成されている。また、それぞれのドレイン電極及びソース電極と半導体層との間には低抵抗性接触のため、不純物を含むアモルファスシリコンを有するオーミックコンタクト層が形成される。
【００４２】
また、配線Ｌｄ１は、絶縁膜３２に設けられた開口部であるコンタクトホール６１を介して下方のデータラインＬｄに接続されている。
走査ラインＬｓは、各画素３０におけるトランジスタＴｒ１１のゲート電極１１ｇの形成領域において断線しており、その端部は、絶縁膜３２に設けられた開口部であるコンタクトホール６２、６３を介して下方のゲート電極１１ｇに接続されている。
トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられた開口部であるコンタクトホール６４を介して下方のトランジスタＴｒ１２のゲート電極１２ｇに接続されている。
【００４３】
絶縁膜３２上に形成される画素電極（アノード電極）３４は、表示装置１０がボトムエミッション型なので、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。また、各画素電極３４は隣接する他の画素３０の画素電極３４との間に層間絶縁膜３３に介在している。
【００４４】
層間絶縁膜３３は、絶縁材料、例えばＳｉＮ等から形成される。層間絶縁膜３３は、トランジスタＴｒ１１及びＴｒ１２を保護し、発光領域に対応する領域となる各画素電極３４上を開口する複数の開口部３３ａを有している。各開口部３３ａは、上述したストライプ配列の場合、列方向に沿って同一色の複数の画素３０をまとめて開口するようにストライプ状に形成され、デルタ配列の場合、各画素３０毎に設けられている。このように隔壁３５の開口３３ａによって露出された画素電極３４上に、後述する正孔注入層３６、発光層３７等の有機ＥＬ層が成膜される。なお、第１表示部１１が単色発光表示の場合、隔壁３５がなく、層間絶縁膜３３上に保護膜４０が形成され、層間絶縁膜３３の開口部３３ａ内のみならず、層間絶縁膜３３上にも連続して有機ＥＬ層が堆積される。
【００４５】
隔壁３５は、絶縁材料、例えばポリイミド、アクリル樹脂を硬化してなり、層間絶縁膜３３の上面に設けられている。隔壁３５は、層間絶縁膜３３の開口部３３ａの形状に応じて形成された開口部３３ａよりやや幅広の開口部を有していてもよい。隔壁３５の開口部は、層間絶縁膜３３の開口部３３ａがストライプ状であれば、ストライプ状に形成され、層間絶縁膜３３の開口部３３ａが個々の画素３０毎に形成されていれば個々の画素３０毎に形成されている。
【００４６】
正孔注入層３６は、画素電極３４上に形成され、発光層３７に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、本実施形態では正孔注入層３６を成膜する際に、正孔注入層３６となる有機高分子系のホール注入・輸送材料を含む有機化合物含有液として、導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いている。
【００４７】
発光層３７は、正孔注入層３６上に形成されている。発光層３７は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。発光層３７は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流を流し出すノズルコート法や分離した複数の液滴を吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００４８】
対向電極（カソード電極）４０は、電子注入層と低抵抗化層との２層構造である。本実施形態では、対向電極４０は、複数の画素３０に跨って形成される単一の電極層であり、基板１３上に全面形成されている。対向電極４０の電子注入層は、仕事関数の低い材料、例えばＢａ、Ｃａ、Ｍｇ、Ｌｉ等又はこれらの少なくとも１つを含む化合物から形成された１０ｎｍ程度の膜厚の層である。低抵抗化層は、導電性材料、例えばＡｌまたはＡｌ合金等から形成され、対向電極４０のシート抵抗を低くするため、２００ｎｍ程度の膜厚の層である。電子注入層はＢａ、Ｃａ等から形成され、これらの膜は仕事関数が低いため酸化しやすく、低抵抗化層はこれらの膜を酸化から保護する機能も有する。
【００４９】
本実施形態の表示装置は、下側コンタクト部８２と導電性ギャップ材８８と上側コンタクト部８３とを有する導通部ＳＰと、下側コンタクト部８６と導電性ギャップ材８８と上側コンタクト部８７とを有する導通部ＤＰを形成し、基板１４上に設置される走査ドライバＳＤ及びデータドライバＤＤと第２表示部１２との導通を図ることができる。従来、ドライバは各表示部が形成された基板上に設置されていたため、表示部が形成された基板を貼り合わせる場合は、例えば図１４に示すように、ドライバが接触しないように、基板をずらして重ね合わせる必要があった。このため、従来は表示領域の周辺に各ドライバを設置するための領域が必要であった。これに対し、本実施形態の表示装置１０では、導通部ＳＰ，ＤＰによって走査配線Ｌｓ２と走査ドライバＳＤと、データ配線Ｌｄ２とデータドライバＤＤとの導通を図ることができ、第２表示部１２のドライバを基板１３上に設置することができるので、２つの表示部のドライバを共用化することができる。これにより、基板１３と対向基板１４との間の距離は、基板１３に実装されている走査ドライバＳＤの高さの２倍未満であり、且つ基板１３に実装されているデータドライバＤＤの高さの２倍未満であるように薄型構造であっても、従来、基板の表示領域周辺にドライバを重ならせないために拡張された領域を削減することができ、表示装置１０を狭額縁化することが可能である。
【００５０】
次に、本発明の実施形態に係る表示装置１０の製造方法について図１０〜１２を用いて説明する。
【００５１】
まず、第１表示部１１を基板１３上に形成するため、ガラス基板等からなる基板１３を用意する。次にこの基板１３上に、スパッタ法、真空蒸着法等によりゲートメタル層を形成し、これを図１０（ａ）に示すようにデータ配線Ｌｄ１、ゲート電極１１ｇ，１２ｇ、及び出力配線１５，１６の形状にパターニングする。
【００５２】
続いて、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極１１ｇ，１２ｇ上にＳｉＮ、ＳｉＯ等からなる絶縁膜３２を形成する。次に絶縁膜３２上に、半導体層１２１となるアモルファスシリコン層を形成し、アモルファスシリコン層の上に保護絶縁膜１２２となる絶縁膜を連続成膜する。次に、アモルファスシリコン層上の絶縁膜をパターニングすることによって、保護絶縁膜１２２を形成する。続いて、アモルファスシリコン層及び保護絶縁膜１２２上に、アモルファスシリコンにｎ型不純物が含まれたオーミックコンタクト層を形成する。続いて、オーミックコンタクト層及びアモルファスシリコン層をパターニングすることにより、トランジスタＴｒ１１のオーミックコンタクト層、トランジスタＴｒ１２のオーミックコンタクト層１２３，１２４と、半導体層１２１を形成する。
【００５３】
次に、図１０（ｂ）に示すように、スパッタ法、蒸着等により、絶縁膜３２上に画素電極３４を形成する。
【００５４】
続いて、絶縁膜３２をフォトリソグラフィによりエッチングしてコンタクトホール６１〜６４を形成する。更に、スパッタ法、真空蒸着法等により、ソース−ドレインメタル層を形成し、これをパターニングすることにより、ドレイン電極１１ｄ，１２ｄ及びソース電極１１ｓ，１２ｓ、走査配線Ｌｓ１、導通部ＳＰの下側コンタクト部８２及び導通部ＤＰの下側コンタクト部８６を形成する。導通部ＳＰの下側コンタクト部８２及び導通部ＤＰの下側コンタクト部８６は、図３に示すように平面形状は略方形に形成される。
【００５５】
続いて、形成されたトランジスタＴｒ１１，Ｔｒ１２等を覆うように窒化シリコン等からなる層間絶縁膜３３を、ＣＶＤ法等により形成する。更に、フォトリソグラフィ等により画素３０の発光領域に対応する領域に開口３３ａを形成し、図１０（ｃ）に示すように画素電極３４を露出させる。
【００５６】
次に、例えばポリイミド等の感光性樹脂からなる隔壁３５を層間絶縁膜３３上に、図１１（ａ）に示すように形成する。隔壁３５は、データ配線Ｌｄ１や走査配線Ｌｓ１のような信号線と対向電極４０との間の寄生容量を低下される効果をもたらす。
【００５７】
このようにして、基板１３上にはＴＦＴ回路、画素電極３４、層間絶縁膜３３、隔壁３５が形成される。
【００５８】
続いて、正孔注入材料（導電性高分子であるＰＥＤＯＴ及びドーパントとなるＰＳＳ）を分散した水を主成分とする含有液（以下、ＰＥＤＯＴ含有液）を、複数の液滴を吐出するインクジェットや連続する液体を流すノズルコータ等の方法で画素基板２１上に塗布する。このとき、隔壁３５は、液体が画素の外に漏れ出ないように仕切っている。ＰＥＤＯＴの塗布後、１００℃以上の温度にて乾燥を行う。単色発光表示の表示装置の場合、いずれも同一の発光材料で形成できるため各発光層毎に或いは各同一色列の発光層毎に仕切られるなくてもよく、隔壁３５を省略することが可能である。このため、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布することができる。多色発光表示の場合でも、正孔注入層３６が異なる色の画素で共通している場合、スピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布し、隔壁３５上に正孔注入層３６が形成されていてもよい。
【００５９】
次に、赤・緑・青色の発光材料（ポリフルオレン系）をテトラリン、テトラメチルベンゼン、メシチレン等の有機溶剤に溶かした発光材料含有液を、インクジェットやノズルコータ等の方法により、層間絶縁膜３３の開口部３３ａ及び隔壁３５の開口部で囲まれた正孔注入層３６上にそれぞれ成膜する。発光材料を成膜後、窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行う。これにより、発光層３７を形成する。第１表示部１１が単色発光表示の場合、層間絶縁膜３３の開口部３３ａ内のみならず、層間絶縁膜３３上にも連続して正孔注入層３６及び発光層３７が堆積されてよい。また、単色発光表示の表示装置では、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって発光材料含有液を塗布することができる。
【００６０】
図１１（ａ）に示すように発光層３７まで形成した画素基板２１に、真空蒸着やスパッタリングで、Ｃａ，Ｂａ等からなる電子注入層を形成する。上述したように電子注入層は複数の画素３０間に共通して形成されるため、基板１３上に全面に形成される。更に電子注入層上に、真空蒸着やスパッタリングによって基板１３上の全面に、低抵抗化層を形成する。これにより図１１（ｂ）に示すように対向電極４０が形成される。
以上の工程から、基板１３上に第１表示部１１が形成される。
【００６１】
次に、対向基板１４上に、上述した第１表示部１１の製造方法と同様に、第２表示部１２を形成する。ただし、対向基板１４は、基板１３のように走査ドライバＳＤ及びデータドライバＤＤが実装される領域が設けられていない。
【００６２】
まず、ガラス基板等からなる対向基板１４を用意し、この対向基板１４上に上述した第１表示部１１の製造方法と同様に、スパッタ法、真空蒸着法等によりゲートメタル層を形成し、これをデータ配線Ｌｄ２、ゲート電極の形状にパターニングし、更に絶縁膜、トランジスタの半導体層、保護絶縁膜、オーミックコンタクト層、画素電極を形成する。
【００６３】
続いて、更に、スパッタ法、真空蒸着法等により、ソース−ドレインメタル層を形成し、これをパターニングすることにより、ドレイン電極及びソース電極を形成し、この際、走査配線Ｌｓ２を形成し、更に導通部ＳＰの上側コンタクト部８３及び導通部ＤＰの上側コンタクト部８７を図５（ａ）及び（ｂ）に示すように形成する。導通部ＳＰの上側コンタクト部８３及び導通部ＤＰの上側コンタクト部８７は、図４に示すように平面的に略方形状に形成される。
【００６４】
続いて、上述した第１表示部１１の製造方法と同様に、層間絶縁膜、隔壁、正孔注入層、発光層、対向電極の順に形成し、第２表示部１２を対向基板１４上に形成する。
【００６５】
次に、図１２（ａ）に示すように、例えば金（Ａｕ）からなるミクロパール等の導電性ギャップ材が分散された紫外線硬化樹脂又は熱硬化樹脂を硬化してなる封止樹脂を、不活性ガス雰囲気下でディスペンサを用いて、又はスクリーン印刷法によって、基板１３上の所定の領域に塗布する。なお、対向基板１４側に封止樹脂を塗布しても良い。また、両基板間のギャップを保つためのスペーサを混入させることも可能である。この際、スペーサは、封止樹脂が形成される領域下の配線が交差する部分にダメージを与えないような変形率を有するものを用いると良い。
【００６６】
次に、図１２（ａ）に示すように基板１３と対向基板１４とを重ね合わせ、圧力を加えて密着させ、圧力を徐々に常圧に戻す。常圧に戻した後で、ＵＶを照射し、又は熱を加え、樹脂を硬化させ封止を完了させる。これにより出力配線１５と導通部ＳＰと走査配線Ｌｓ２とを導通させ、更に出力配線１６と導通部ＤＰとデータ配線Ｌｄ２とを導通させることができる。なお、基板間には吸湿・吸酸素作用を有するゲッター剤を設けると良い。
【００６７】
続いて、基板１３の走査配線Ｌｓ１と出力配線１５上に走査ドライバＤＳをボンディングし、更にデータ配線Ｌｄ１と出力配線１６との上にデータドライバＤＤをボンディングする。
以上の工程から、図１２（ｂ）に示すように表示装置１０が製造される。
【００６８】
上述したように、本実施形態の表示装置の製造方法では、導通部ＳＰ，ＤＰを形成し、基板１４上に設置される走査ドライバＳＤ及びデータドライバＤＤと第２表示部１２との導通を図ることができる。これにより、従来、対向する基板上にそれぞれ設置されていたドライバを一方の基板のみに設置することが可能となり、対向する基板をドライバが接触しないようずらして重ねる必要がなくなり、表示領域の周辺に必要とされる領域が削減される。これにより、表示装置１０を狭額縁化することが可能である。
【００６９】
本発明は上述した実施形態に限られず、様々な変形及び応用が可能である。
上述した実施形態では、導通部ＳＰ，ＤＰにおいて、上側コンタクト部８３及び下側コンタクト部８１を走査配線Ｌｓ１，Ｌｓ２と同じ材料（ソース−ドレインメタル層）で形成したが、上側コンタクト部８３及び下側コンタクト部８１がクロムを含む材料で形成される場合、接触抵抗がばらつくので、図１３（ａ）に示すように、下側コンタクト部８１と導電性ギャップ材８８との間にＩＴＯ等の導電層９１を介在させ、同様に上側コンタクト部８３と導電性ギャップ材８８との間にＩＴＯ等の導電層９２を介在させることによって接触抵抗のばらつきを改善することができる。この場合、画素電極３４をＩＴＯ等で形成するのであれば、トランジスタＴｒ１２のドレイン電極１２ｄ及びソース電極１２ｓをパターニング形成した後、ＩＴＯ等のクロムを含まない導電膜を堆積しフォトリソグラフィによってパターニングして画素電極３４及び導電層９１，９２を一括して形成することが好ましい。また、導通部ＤＰについても同様に、図１３（ｂ）に示すように下側コンタクト部８５と導電性ギャップ材８８との間にＩＴＯ等の導電層９３を介在させ、同様に上側コンタクト部８７と導電性ギャップ材８８との間にＩＴＯ等の導電層９４を介在させることによって接触抵抗のばらつきを改善することができる。
【００７０】
また、上記実施形態及び各変形例において、ソース−ドレインメタル層で形成された上側コンタクト部８３と対向基板１４との間に、データ配線Ｌｄ２を形成するためのゲートメタル層を介在させて形成して低抵抗化してもよい。
【００７１】
また、上述した実施形態では、走査ドライバ及びデータドライバは同一のＩＣチップでもよい。
【００７２】
更に、上述した実施形態では、第１表示部１１及び第２表示部１２が、ほぼ同じ面積の表示領域を備える構成を例に挙げて説明したが、これに限られず、一方の表示領域は他方の表示領域と比較して狭いものであってもよい。
【００７３】
また、上述した実施形態では、ＲＧＢの３色を発光するフルカラーのボトムエミッション型の有機ＥＬ素子を例に挙げて説明したが、これに限られず、ＲＧＢのいずれか１色のモノカラーであっても良い。この場合、発光層３７の塗り分けが不要となるため隔壁３５を省略することが可能である。
【００７４】
更に上述した実施形態では、画素３０の画素回路ＤＳが、２つのトランジスタを備える構成を例に挙げて説明したが、これに限られず３つ以上のトランジスタによって駆動されても良く、１つであっても良い。図７に示すトランジスタＴｒ１１及びトランジスタＴｒ１２は、いずれもｎチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。なお、トランジスタＴｒ１１及びトランジスタＴｒ１２がｐチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図３とは逆に接続される。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態に係る表示装置の構成例を示す図である。
【図２】表示装置の断面図である。
【図３】基板を示す図である。
【図４】対向基板を示す図である。
【図５】（ａ）は、走査ドライバ側の導通部の断面図であり、（ｂ）はデータドライバ側の導通部の断面図である。
【図６】表示部の構成例を示す図である。
【図７】画素の画素回路を示す図である。
【図８】画素の平面図である。
【図９】図８に示すＩＸ−ＩＸ線断面図である。
【図１０】表示装置の製造方法を示す図である。
【図１１】表示装置の製造方法を示す図である。
【図１２】表示装置の製造方法を示す図である。
【図１３】変形例を示す図である。
【図１４】従来の表示装置を示す図である。
【符号の説明】
【００７６】
１０・・・表示装置、１１・・・第１表示部、１２・・・第２表示部、１３・・・基板、１４・・・対向基板、１５，１６・・・出力配線、１８・・・封止部、３０・・・画素、３２・・・絶縁膜、３３・・・層間絶縁膜、３４・・・画素電極、３５・・・隔壁、３６・・・正孔注入層、３７・・・発光層、４０・・・対向電極、Ｃｓ・・・キャパシタ、ＤＤ・・・データドライバ、ＳＤ・・・走査ドライバ、Ｌａ１・・・アノードライン、Ｌｄ１，Ｌｄ２・・・データ配線、Ｌｓ１，Ｌｓ２・・・セレクトライン、Ｔｒ１１，Ｔｒ１２・・・トランジスタ
【技術分野】
【０００１】
本発明は、有機ＥＬ（electroluminescence）素子を用いた表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機発光材料を用いたエレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
このような有機ＥＬ素子は、例えば、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、正孔注入層、発光層等の有機ＥＬ層を備える。ＥＬ素子では、発光層において正孔注入層、電子注入層からそれぞれ供給された正孔と電子とが再結合することによって発生するエネルギーによって発光する。
【０００４】
また、このような有機ＥＬ素子を用いた表示装置では、基板上に有機ＥＬ素子を配列して表示領域を形成し、基板上の表示領域を囲む領域に有機ＥＬ素子の配線を形成している。さらに表示領域の周辺の基板上には、例えば特許文献１に開示されているように有機ＥＬ素子を駆動するためのドライバとして半導体チップが設置されている。
【特許文献１】特開２００３−２７１０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、携帯電話等に用いられるディスプレイパネルのように、２枚の表示パネルを重ね合わせ一対の面の上面及び下面のそれぞれから光を取り出すディスプレイパネルがある。
【０００６】
特許文献１に開示されているような基板上に発光素子と共にドライバが設置された表示装置を、上述したディスプレイパネルのように２枚重ねると、ドライバが接触することを防ぐため、ドライバが同じ領域に位置しないように、基板をずらして貼り合わせる必要がある。このため、表示領域外のスペースを広く設けなければならず、いわゆる額縁と呼ばれる表示領域外の周辺領域の寸法が大きくなる問題があった。
【０００７】
本発明は上述した実情に鑑みてなされたものであって、対向する二つの面それぞれから光を取り出す表示装置において、狭額縁化が可能な表示装置及び表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る表示装置は、
第１の基板と、
前記第１の基板の一方の面に形成され、発光素子を有する第１の表示部と、
前記第１の基板の一方の面と対向するように設置された第２の基板と、
前記第２の基板の前記第１の基板と対向する面上に形成され、発光素子を有する第２の表示部と、
前記第１の基板と前記第２の基板との間に形成され、前記第１の表示部と前記第２の表示部とを封止する封止部と、
前記第１の表示部と前記第２の表示部とを駆動するドライバと、を備え、
前記ドライバは、前記第１の基板上に設置され、
前記第２の表示部と前記ドライバとは、前記封止部が形成された領域に設けられた導通部によって接続されることを特徴とする。
【０００９】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備えてもよい。
【００１０】
前記導通材は、前記封止部中に分散されてもよい。
【００１１】
前記第１の基板上には、前記第１の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記第２の基板上には、前記第２の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記ドライバは、前記第１の表示部と前記第２の表示部の画素回路を駆動するための信号を出力してもよい。
【００１２】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備え、
前記第１の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第１コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層のうち少なくとも一方の導電層をパターニングしてなる層を含み、
前記第２の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第２コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層をパターニングしてなる層を含んでもよい。
【００１３】
上記目的を達成するため、本発明の第２の観点に係る表示装置の製造方法は、
配線と、発光素子を有する第２の表示部が設けられた対向基板と、
発光素子を有する第１の表示部と、前記配線に信号を出力するドライバと、前記ドライバに接続された出力配線と、が設けられた基板とを、
前記配線と前記出力配線とを接続する導通部を有する封止部を介して挟んで封止する工程、
を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、一方の表示部を導通部を用いてドライバと接続することによって狭額縁化が可能な表示装置及び表示装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。
【００１６】
本実施形態の表示装置１０の構成例を図１に示し、表示装置１０の断面図を図２に示す。更に、表示装置１０の基板１３を図３に示し、対向基板１４を図４に示す。また、走査ドライバＳＤの導通部ＳＰの図１に示すＶＡ−ＶＡ線断面図を図５（ａ）に示し、データドライバＤＤの導通部ＤＰの図１に示すＶＢ−ＶＢ線断面図を図５（ｂ）に示す。また、図６は、第１表示部１１の構成例を示す図である。図７は、画素３０の画素回路ＤＳを示す図である。図８は、画素３０の平面図であり、図９は図８に示すＩＸ−ＩＸ線断面図である。なお、第１表示部１１と第２表示部１２とは、各画素、及び画素を駆動する回路についてはほぼ同一であるため、第１表示部１１を例に挙げて説明し、第２表示部１２については詳細な説明を省略する。
【００１７】
本実施形態の表示装置１０は、図１〜図４に示すように、第１表示部１１と、第２表示部１２と、基板１３と、対向基板１４と、封止部１８と、を備える。また、基板１３上には第１表示部１１と第２表示部１２との共通のデータドライバＤＤと、第１表示部１１と第２表示部１２との共通の走査ドライバＳＤと、が設置されている。
【００１８】
基板１３と対向基板１４との間の距離は、基板１３に実装されている走査ドライバＳＤの高さの２倍未満であり、且つ基板１３に実装されているデータドライバＤＤの高さの２倍未満である。このため、仮に対向基板１４に、基板１３と同様に走査ドライバＳＤやデータドライバＤＤを配置すると、且つ走査ドライバＳＤ同士を重ねるように配置すると走査ドライバＳＤ同士が接触してしまい、且つデータドライバＤＤ同士を重ねるように配置するとデータドライバＤＤ同士が接触してしまうことになる。
【００１９】
第１表示部１１は、基板１３上に形成され、複数の画素３０を有する。赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を発するＲＧＢの３つの画素３０で一組の画素ユニットが構成される。この画素ユニットは、基板１３上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、ＲＧＢの各画素３０が互いに隣接することによって略三角形の配置となるデルタ配列であってもよい。ＲＧＢそれぞれの画素３０は有機ＥＬ素子３０ａと、有機ＥＬ素子３０ａの発光を制御するためのスイッチング素子を有する画素回路ＤＳを備える。本実施形態では有機ＥＬ素子３０ａはボトムエミッション型であり、有機ＥＬ素子３０ａが形成された基板１３側から光を取り出す構成である。なお、第１表示部１１は単色発光表示でもよいし、ＲＧＢに加え、Ｗ（白）を加えた４つの画素を画素ユニットとしてもよい。また、第１表示部１１の有機ＥＬ素子３０ａのカソード電極４０は複数の画素３０にわたって共通に形成されている。
【００２０】
第２表示部１２は、対向基板１４上に形成され、複数の画素を有する。第１表示部１１の画素３０と同様に赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を発するＲＧＢの３つの画素で一組の画素ユニットが構成される。この画素ユニットは、対向基板１４上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、ＲＧＢの各画素が互いに隣接することによって略三角形の配置となるデルタ配列であってもよい。第２表示部１２のＲＧＢそれぞれの画素は有機ＥＬ素子と、有機ＥＬ素子の発光を制御するためのスイッチング素子を有する画素回路を備える。本実施形態では第２表示部１２の画素の有機ＥＬ素子もボトムエミッション型であり、対向基板１４側から光を取り出す構成である。なお、第２表示部１２は単色発光表示でもよいし、ＲＧＢに加え、Ｗ（白）を加えた４つの画素を画素ユニットとしてもよい。また、第２表示部１２の有機ＥＬ素子３０ａのカソード電極４０は複数の画素３０にわたって共通に形成されている。
【００２１】
基板１３は、透光性を備える材料から形成され、例えば基板１３としてガラス基板を用いる。基板１３上には図２に示すように第１表示部１１が形成され、基板１３の第１表示部１１が形成された面と対向する面から、第１表示部１１からの光を出射する。また、基板１３には、それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ１と、それぞれ所定列に配列された複数の画素回路に接続された複数のデータ配線Ｌｄ１と、それぞれ所定行に配列された複数の画素回路のトランジスタＴｒ１１を選択する複数の走査配線Ｌｓ１と、が形成されている。
【００２２】
また、基板１３上には、第１表示部１１の走査配線群Ｌｓ１（Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍ）と第２表示部１２の走査配線群Ｌｓ２（Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍ）への複数の出力配線１５が設けられ、第１表示部１１の走査配線群Ｌｓ１の各端子上及び出力配線１５の各端子上にＩＣチップからなる走査ドライバＳＤの各出力端子が接続されるように走査ドライバＳＤがチップオングラスによって実装されている。同様に基板１３上には、第１表示部１１のデータ配線群Ｌｄ１（Ｌｄ１１、Ｌｄ１２、……、Ｌｄ１ｎ）と、第２表示部１２のデータ配線群Ｌｄ２（Ｌｄ２１、Ｌｄ２２、……、Ｌｄ２ｎ）の出力配線１６が設けられ、第１表示部１１のデータ配線群Ｌｄ１の各端子上及び出力配線１６の各端子上にＩＣチップからなるデータドライバＤＤの各出力端子が接続されるようにデータドライバＤＤがチップオングラスによって実装されている。上記ｍ、ｎはいずれも任意の正の整数である。なお、基板１３上には、走査ドライバＳＤ及びデータドライバＤＤを駆動するためのクロック信号やデータ信号等の外部信号及び基準電圧を出力する信号配線群が設けられ、信号配線群の各出力端子は、適宜走査ドライバＳＤの各入力端子、データドライバＤＤの各入力端子と接続され、信号配線群の各入力端子は、図示しないフレキシブルプリント基板の配線群に接続され、フレキシブルプリント基板の配線群は、外部信号及び基準電圧を出力する外部回路に接続されている。
【００２３】
対向基板１４は、透光性を備える材料から形成され、例えば対向基板１４としてガラス基板を用いる。対向基板１４上には図２に示すように第２表示部１２が形成され、対向基板１４の第２表示部１２が形成された面と対向する面から、第２表示部１２からの光を出射する。対向基板１４上には、第１表示部１１と同様に、それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ２と、それぞれ所定列に配列された複数の画素回路に接続された複数のデータ配線Ｌｄ２と、それぞれ所定行に配列された複数の画素回路の選択トランジスタを選択する複数の走査配線Ｌｓ２と、が形成されている。なお、対向基板１４は、基板１３のように走査ドライバＳＤ及びデータドライバＤＤが実装される領域が設けられていない。
【００２４】
なお、本実施形態では特に対向基板１４上に形成された走査配線Ｌｓ２（Ｌｓ２１、Ｌｓ２２、……Ｌｓ２ｍ）は、封止部１８が形成される領域に設けられた導通部ＳＰ（ＳＰ１、ＳＰ２、……ＳＰｍ）を介して、基板１３上に設置された走査ドライバＳＤと接続されている。走査配線Ｌｓ２の導通部ＳＰは、図１に示すように走査配線Ｌｓ２の本数に応じ、ＳＰ１〜ＳＰｍのｍ個設けられる。
【００２５】
導通部ＳＰ１〜ＳＰｍは、いずれも同一の構成である。具体的には、導通部ＳＰ１の断面図である図５（ａ）に示すように、導通部ＳＰ１は、出力配線１５の一端部８１と、出力配線１５の一端部８１上に堆積され、後述するソース−ドレインメタル層をパターニングすることによってその一部が形成されている下側コンタクト部８２と、導電性ギャップ材８８と、走査配線Ｌｓ２１の他端にて走査配線Ｌｓ２１と一体的に形成された上側コンタクト部８３と、を備える。このように導通部ＳＰ１〜ＳＰｍは、それぞれ走査配線Ｌｓ２１〜Ｌｓ２ｍに接続されている。
【００２６】
下側コンタクト部８２と、上側コンタクト部８３とは、導電性を備える材料から形成され、図１、図３及び図４に示すように平面的に方形状に形成される。各下側コンタクト部８２は、それぞれ各出力配線１５に接続されており、各上側コンタクト部８３は、それぞれ各走査配線Ｌｓ２に接続されている。導電性ギャップ材８８は、導電性を備える材料から形成された微粒子であり、基板１３上に形成された第１表示部１１と、対向基板１４上に形成された第２表示部１２とが電気的に短絡しないように、両基板１３、１４間の距離が所定の間隔となるような径を有し、例えばＡｕ（金）から形成される。導電性ギャップ材８８は例えば球形に形成されており、接着剤を固化してなる封止部１８中に分散されている。封止部１８に分散された導電性ギャップ材８８は、下側コンタクト部８２と上側コンタクト部８３とに挟まれ、プレスされる。これにより、導電性ギャップ材８８が下側コンタクト部８２と上側コンタクト部８３と接触して導通を図ることが可能となる。
【００２７】
また、走査ドライバＳＤと同様に、対向基板１４上に形成されたデータ配線群Ｌｄ２（Ｌｄ２１、Ｌｄ２２、……Ｌｄ２ｎ）は、それぞれ封止部１８が形成される領域に設けられた導通部ＤＰ（ＤＰ１、ＤＰ２、……ＤＰｎ）を介して、基板１３上に設置されたデータドライバＤＤと接続されている。データ配線群Ｌｄ２と接続される導通部ＤＰは、図１に示すようにデータ配線群Ｌｄ２の本数に応じ、ＤＰ１〜ＤＰｎのｎ個設けられる。
【００２８】
導通部ＤＰ１〜ＤＰｎは、いずれも同一の構成である。具体的には、導通部ＤＰ１の断面図である図５（ｂ）に示すように、各導通部ＤＰ１は、出力配線１６の一端部８５と、出力配線１６の一端部８５上に堆積され、後述するソース−ドレインメタル層をパターニングすることによってその一部が形成されている下側コンタクト部８６と、導電性ギャップ材８８と、データ配線Ｌｄ２１の他端にてデータ配線Ｌｄ２１と一体的に形成された上側コンタクト部８７と、を備える。このように導通部ＤＰ１〜ＤＰｎは、それぞれデータ配線群Ｌｄ２１〜Ｌｄ２ｎに接続されている。
【００２９】
下側コンタクト部８６と、上側コンタクト部８７とは、導電性を備える材料から形成され、図１、図３及び図４に示すように平面的に方形状に形成される。各下側コンタクト部８６は、それぞれ各出力配線１６に接続されており、各上側コンタクト部８７は、各データ配線Ｌｄ２１に接続されている。導電性ギャップ材８８は導電性を備える材料から形成された微粒子であり、接着剤を固化してなる封止部１８中に分散されている。封止部１８に分散された導電性ギャップ材８８は、下側コンタクト部８６と上側コンタクト部８７とに挟まれ、プレスされる。これにより、導電性ギャップ材８８が下側コンタクト部８６と上側コンタクト部８７と接触して導通を図ることが可能となる。
【００３０】
このように導通部ＳＰによって、走査ドライバＳＤと走査配線Ｌｓ２とを電気的に結び、導通部ＤＰによってデータドライバＤＤとデータ配線Ｌｄ２とを電気的に結ぶ。これにより第２表示部１２の走査ドライバとデータドライバとを対向基板１４上に形成する必要がなく、更に基板１３上の第１表示部１１の走査ドライバとデータドライバと共通のチップとすることが可能である。これにより、従来、表示部が形成された基板を重ね合わせる際、それぞれのドライバが接触しないよう、ドライバの位置が重ならないように基板をずらして重ね合わせる必要があったが、本実施形態では対向する基板上の表示部のドライバを他方の基板上に形成することからこのように基板をずらして重ね合わせる必要がなく、表示領域周辺のエリアを減らすことができ、狭額縁化が可能となる。
なお、第１表示部１１及び第２表示部１２は表示光の出射方向が互いに反対側のため第１表示部１１及び第２表示部１２ともに同一の画像を表示した場合、一方向から表示装置１０を俯瞰すると、第１表示部１１の画像と第２表示部１２の画像とは左右が反対になる。したがって、走査配線Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍは、それぞれ走査配線Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍと互いに対向して配置されるが、データ配線Ｌｄ１１、Ｌｄ１２、……、Ｌｄ１ｎは、それぞれデータ配線Ｌｄ２ｎ、Ｌｄ２（ｎ−１）、……、Ｌｄ２１と互いに対向して配置される。
【００３１】
次に、表示装置１０の第１表示部１１の画素３０について説明する。第２表示部１２の画素については、画素３０とほぼ同一の構成であるため、詳細な説明は省略する。
【００３２】
各画素３０は、それぞれ、有機ＥＬ素子３０ａと、有機ＥＬ素子３０ａをアクティブ動作する画素回路ＤＳとを備えている。各画素回路ＤＳは、それぞれ、トランジスタ（選択トランジスタ）Ｔｒ１１と、トランジスタ（発光駆動トランジスタ）Ｔｒ１２と、キャパシタＣｓと、を備える。図７に示すトランジスタＴｒ１１及びトランジスタＴｒ１２は、いずれもｎチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。
【００３３】
第１表示部１１には、図６及び図７に示すようにそれぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ１と、それぞれ所定列に配列された複数の画素回路ＤＳに接続されたデータ配線Ｌｄ１と、それぞれ所定行に配列された複数の画素回路ＤＳのトランジスタＴｒ１１を選択する複数の走査配線Ｌｓ１と、が形成されている。
【００３４】
図７に示すように、選択トランジスタＴｒ１１のゲート端子は走査配線Ｌｓに、ドレイン端子が画素基板２１の列方向に配設されたデータ配線Ｌｄに、ソース端子が接点Ｎ１１にそれぞれ接続される。また、発光駆動トランジスタＴｒ１２のゲート端子は接点Ｎ１１に接続されており、ドレイン端子は、供給電圧Ｖｄｄが印加されている供給電圧ラインＬａ１に、ソース端子は接点Ｎ１２にそれぞれ接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子及びソース端子に接続されている。なお、キャパシタＣｓは、トランジスタＴｒ１２のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機ＥＬ素子３０ａは、アノード端子（画素電極３４）が接点Ｎ１２に接続され、カソード端子（対向電極４０）に供給電圧Ｖｄｄより低電位の基準電圧Ｖｓｓが印加されている。なお、トランジスタＴｒ１１及びトランジスタＴｒ１２がｐチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図２とは逆に接続され、キャパシタＣｓの一端は、アノードラインＬａ１に接続される。
【００３５】
走査配線群Ｌｓ１は走査ドライバＳＤに接続されており、所定のタイミングで走査配線Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍの順に、表示パネルの行方向に配列された複数の画素３０を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加され、走査配線群Ｌｓ２は導通部ＳＰ１、ＳＰ２、……、ＳＰｍを介して走査ドライバＳＤに接続されており、所定のタイミングで走査配線Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍの順に、表示パネルの行方向に配列された複数の画素３０を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加される。また、データ配線群Ｌｄ１はデータドライバＤＤに接続され、上記画素３０の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。データ配線群Ｌｄ２は導通部ＤＰ１、ＤＰ２、……、ＤＰｎを介してデータドライバＤＤに接続されており、上記画素３０の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。
【００３６】
各行ごとに配列された複数のトランジスタＴｒ１２が、当該トランジスタＴｒ１２に接続された有機ＥＬ素子３０ａの画素電極（例えばアノード電極）に表示データに応じた発光駆動電流を流す状態に設定するように、複数のアノードラインＬａ（供給電圧ライン）は、いずれも所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインＬａは、有機ＥＬ素子３０ａの対向電極４０に印加される基準電圧Ｖｓｓより十分電位の高い所定の高電位（供給電圧Ｖｄｄ）が印加される。また、対向電極４０は、例えば、所定の低電位電源に直接又は間接的に接続され、絶縁性基板１１上に２次元配列された全ての画素（有機ＥＬ素子）に対して単一の電極層により形成されており、所定の低電圧（基準電圧Ｖｓｓ，例えば接地電位ＧＮＤ）が共通に印加されるように設定されている。
【００３７】
すなわち、各画素３０において、直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子３０ａの組の両端（トランジスタＴｒ１２のドレイン端子と有機ＥＬ素子３０ａのカソード端子）にそれぞれ、供給電圧Ｖｄｄと基準電圧Ｖｓｓを印加して有機ＥＬ素子３０ａに順バイアスを付与して有機ＥＬ素子３０ａが発光できる状態にし、更に階調信号Ｖｐｉｘに応じて有機ＥＬ素子３０ａに流れる発光駆動電流の電流値を画素回路ＤＳにより制御している。
【００３８】
次に、基板１３は透光性を備える材料から形成され、例えば基板１３としてガラス基板を用いる。また、基板１３上には図示するように、データ配線Ｌｄ１、ゲート電極１１ｇ，１２ｇ及び絶縁膜３２が形成される。
【００３９】
絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成されており、ゲート電極１１ｇ，１２ｇを覆うように画素基板３１上に形成される。また、絶縁膜３２はゲート電極１１ｇ，１２ｇが形成された領域においてトランジスタＴｒ１１及びＴｒ１２のゲート絶縁膜として機能する。
【００４０】
トランジスタＴｒ１１及びＴｒ１２は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。トランジスタＴｒ１１及びＴｒ１２は、それぞれ画素基板２１上に形成される。また、トランジスタＴｒ１２は、図８及び図９に示すように、半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、オーミックコンタクト層１２３，１２４と、ゲート電極１２ｇと、を備える。また、Ｔｒ１２のソース電極１２ｓは画素電極３４に接続される。トランジスタＴｒ１１は半導体層（図示せず）と、ソース電極１１ｓと、ドレイン電極１１ｄと、オーミックコンタクト層（図示せず）と、ゲート電極１１ｇと、保護絶縁膜（図示せず）と、を備える。
【００４１】
トランジスタＴｒ１１、Ｔｒ１２において、ゲート電極１１ｇ，１２ｇは、例えば、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）またはクロム（Ｃｒ）から形成される。また、ドレイン電極１１ｄ，１２ｄ、ソース電極１１ｓ，１２ｓはそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒから形成されている。また、それぞれのドレイン電極及びソース電極と半導体層との間には低抵抗性接触のため、不純物を含むアモルファスシリコンを有するオーミックコンタクト層が形成される。
【００４２】
また、配線Ｌｄ１は、絶縁膜３２に設けられた開口部であるコンタクトホール６１を介して下方のデータラインＬｄに接続されている。
走査ラインＬｓは、各画素３０におけるトランジスタＴｒ１１のゲート電極１１ｇの形成領域において断線しており、その端部は、絶縁膜３２に設けられた開口部であるコンタクトホール６２、６３を介して下方のゲート電極１１ｇに接続されている。
トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられた開口部であるコンタクトホール６４を介して下方のトランジスタＴｒ１２のゲート電極１２ｇに接続されている。
【００４３】
絶縁膜３２上に形成される画素電極（アノード電極）３４は、表示装置１０がボトムエミッション型なので、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。また、各画素電極３４は隣接する他の画素３０の画素電極３４との間に層間絶縁膜３３に介在している。
【００４４】
層間絶縁膜３３は、絶縁材料、例えばＳｉＮ等から形成される。層間絶縁膜３３は、トランジスタＴｒ１１及びＴｒ１２を保護し、発光領域に対応する領域となる各画素電極３４上を開口する複数の開口部３３ａを有している。各開口部３３ａは、上述したストライプ配列の場合、列方向に沿って同一色の複数の画素３０をまとめて開口するようにストライプ状に形成され、デルタ配列の場合、各画素３０毎に設けられている。このように隔壁３５の開口３３ａによって露出された画素電極３４上に、後述する正孔注入層３６、発光層３７等の有機ＥＬ層が成膜される。なお、第１表示部１１が単色発光表示の場合、隔壁３５がなく、層間絶縁膜３３上に保護膜４０が形成され、層間絶縁膜３３の開口部３３ａ内のみならず、層間絶縁膜３３上にも連続して有機ＥＬ層が堆積される。
【００４５】
隔壁３５は、絶縁材料、例えばポリイミド、アクリル樹脂を硬化してなり、層間絶縁膜３３の上面に設けられている。隔壁３５は、層間絶縁膜３３の開口部３３ａの形状に応じて形成された開口部３３ａよりやや幅広の開口部を有していてもよい。隔壁３５の開口部は、層間絶縁膜３３の開口部３３ａがストライプ状であれば、ストライプ状に形成され、層間絶縁膜３３の開口部３３ａが個々の画素３０毎に形成されていれば個々の画素３０毎に形成されている。
【００４６】
正孔注入層３６は、画素電極３４上に形成され、発光層３７に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、本実施形態では正孔注入層３６を成膜する際に、正孔注入層３６となる有機高分子系のホール注入・輸送材料を含む有機化合物含有液として、導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いている。
【００４７】
発光層３７は、正孔注入層３６上に形成されている。発光層３７は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。発光層３７は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流を流し出すノズルコート法や分離した複数の液滴を吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
【００４８】
対向電極（カソード電極）４０は、電子注入層と低抵抗化層との２層構造である。本実施形態では、対向電極４０は、複数の画素３０に跨って形成される単一の電極層であり、基板１３上に全面形成されている。対向電極４０の電子注入層は、仕事関数の低い材料、例えばＢａ、Ｃａ、Ｍｇ、Ｌｉ等又はこれらの少なくとも１つを含む化合物から形成された１０ｎｍ程度の膜厚の層である。低抵抗化層は、導電性材料、例えばＡｌまたはＡｌ合金等から形成され、対向電極４０のシート抵抗を低くするため、２００ｎｍ程度の膜厚の層である。電子注入層はＢａ、Ｃａ等から形成され、これらの膜は仕事関数が低いため酸化しやすく、低抵抗化層はこれらの膜を酸化から保護する機能も有する。
【００４９】
本実施形態の表示装置は、下側コンタクト部８２と導電性ギャップ材８８と上側コンタクト部８３とを有する導通部ＳＰと、下側コンタクト部８６と導電性ギャップ材８８と上側コンタクト部８７とを有する導通部ＤＰを形成し、基板１４上に設置される走査ドライバＳＤ及びデータドライバＤＤと第２表示部１２との導通を図ることができる。従来、ドライバは各表示部が形成された基板上に設置されていたため、表示部が形成された基板を貼り合わせる場合は、例えば図１４に示すように、ドライバが接触しないように、基板をずらして重ね合わせる必要があった。このため、従来は表示領域の周辺に各ドライバを設置するための領域が必要であった。これに対し、本実施形態の表示装置１０では、導通部ＳＰ，ＤＰによって走査配線Ｌｓ２と走査ドライバＳＤと、データ配線Ｌｄ２とデータドライバＤＤとの導通を図ることができ、第２表示部１２のドライバを基板１３上に設置することができるので、２つの表示部のドライバを共用化することができる。これにより、基板１３と対向基板１４との間の距離は、基板１３に実装されている走査ドライバＳＤの高さの２倍未満であり、且つ基板１３に実装されているデータドライバＤＤの高さの２倍未満であるように薄型構造であっても、従来、基板の表示領域周辺にドライバを重ならせないために拡張された領域を削減することができ、表示装置１０を狭額縁化することが可能である。
【００５０】
次に、本発明の実施形態に係る表示装置１０の製造方法について図１０〜１２を用いて説明する。
【００５１】
まず、第１表示部１１を基板１３上に形成するため、ガラス基板等からなる基板１３を用意する。次にこの基板１３上に、スパッタ法、真空蒸着法等によりゲートメタル層を形成し、これを図１０（ａ）に示すようにデータ配線Ｌｄ１、ゲート電極１１ｇ，１２ｇ、及び出力配線１５，１６の形状にパターニングする。
【００５２】
続いて、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極１１ｇ，１２ｇ上にＳｉＮ、ＳｉＯ等からなる絶縁膜３２を形成する。次に絶縁膜３２上に、半導体層１２１となるアモルファスシリコン層を形成し、アモルファスシリコン層の上に保護絶縁膜１２２となる絶縁膜を連続成膜する。次に、アモルファスシリコン層上の絶縁膜をパターニングすることによって、保護絶縁膜１２２を形成する。続いて、アモルファスシリコン層及び保護絶縁膜１２２上に、アモルファスシリコンにｎ型不純物が含まれたオーミックコンタクト層を形成する。続いて、オーミックコンタクト層及びアモルファスシリコン層をパターニングすることにより、トランジスタＴｒ１１のオーミックコンタクト層、トランジスタＴｒ１２のオーミックコンタクト層１２３，１２４と、半導体層１２１を形成する。
【００５３】
次に、図１０（ｂ）に示すように、スパッタ法、蒸着等により、絶縁膜３２上に画素電極３４を形成する。
【００５４】
続いて、絶縁膜３２をフォトリソグラフィによりエッチングしてコンタクトホール６１〜６４を形成する。更に、スパッタ法、真空蒸着法等により、ソース−ドレインメタル層を形成し、これをパターニングすることにより、ドレイン電極１１ｄ，１２ｄ及びソース電極１１ｓ，１２ｓ、走査配線Ｌｓ１、導通部ＳＰの下側コンタクト部８２及び導通部ＤＰの下側コンタクト部８６を形成する。導通部ＳＰの下側コンタクト部８２及び導通部ＤＰの下側コンタクト部８６は、図３に示すように平面形状は略方形に形成される。
【００５５】
続いて、形成されたトランジスタＴｒ１１，Ｔｒ１２等を覆うように窒化シリコン等からなる層間絶縁膜３３を、ＣＶＤ法等により形成する。更に、フォトリソグラフィ等により画素３０の発光領域に対応する領域に開口３３ａを形成し、図１０（ｃ）に示すように画素電極３４を露出させる。
【００５６】
次に、例えばポリイミド等の感光性樹脂からなる隔壁３５を層間絶縁膜３３上に、図１１（ａ）に示すように形成する。隔壁３５は、データ配線Ｌｄ１や走査配線Ｌｓ１のような信号線と対向電極４０との間の寄生容量を低下される効果をもたらす。
【００５７】
このようにして、基板１３上にはＴＦＴ回路、画素電極３４、層間絶縁膜３３、隔壁３５が形成される。
【００５８】
続いて、正孔注入材料（導電性高分子であるＰＥＤＯＴ及びドーパントとなるＰＳＳ）を分散した水を主成分とする含有液（以下、ＰＥＤＯＴ含有液）を、複数の液滴を吐出するインクジェットや連続する液体を流すノズルコータ等の方法で画素基板２１上に塗布する。このとき、隔壁３５は、液体が画素の外に漏れ出ないように仕切っている。ＰＥＤＯＴの塗布後、１００℃以上の温度にて乾燥を行う。単色発光表示の表示装置の場合、いずれも同一の発光材料で形成できるため各発光層毎に或いは各同一色列の発光層毎に仕切られるなくてもよく、隔壁３５を省略することが可能である。このため、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布することができる。多色発光表示の場合でも、正孔注入層３６が異なる色の画素で共通している場合、スピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布し、隔壁３５上に正孔注入層３６が形成されていてもよい。
【００５９】
次に、赤・緑・青色の発光材料（ポリフルオレン系）をテトラリン、テトラメチルベンゼン、メシチレン等の有機溶剤に溶かした発光材料含有液を、インクジェットやノズルコータ等の方法により、層間絶縁膜３３の開口部３３ａ及び隔壁３５の開口部で囲まれた正孔注入層３６上にそれぞれ成膜する。発光材料を成膜後、窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行う。これにより、発光層３７を形成する。第１表示部１１が単色発光表示の場合、層間絶縁膜３３の開口部３３ａ内のみならず、層間絶縁膜３３上にも連続して正孔注入層３６及び発光層３７が堆積されてよい。また、単色発光表示の表示装置では、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって発光材料含有液を塗布することができる。
【００６０】
図１１（ａ）に示すように発光層３７まで形成した画素基板２１に、真空蒸着やスパッタリングで、Ｃａ，Ｂａ等からなる電子注入層を形成する。上述したように電子注入層は複数の画素３０間に共通して形成されるため、基板１３上に全面に形成される。更に電子注入層上に、真空蒸着やスパッタリングによって基板１３上の全面に、低抵抗化層を形成する。これにより図１１（ｂ）に示すように対向電極４０が形成される。
以上の工程から、基板１３上に第１表示部１１が形成される。
【００６１】
次に、対向基板１４上に、上述した第１表示部１１の製造方法と同様に、第２表示部１２を形成する。ただし、対向基板１４は、基板１３のように走査ドライバＳＤ及びデータドライバＤＤが実装される領域が設けられていない。
【００６２】
まず、ガラス基板等からなる対向基板１４を用意し、この対向基板１４上に上述した第１表示部１１の製造方法と同様に、スパッタ法、真空蒸着法等によりゲートメタル層を形成し、これをデータ配線Ｌｄ２、ゲート電極の形状にパターニングし、更に絶縁膜、トランジスタの半導体層、保護絶縁膜、オーミックコンタクト層、画素電極を形成する。
【００６３】
続いて、更に、スパッタ法、真空蒸着法等により、ソース−ドレインメタル層を形成し、これをパターニングすることにより、ドレイン電極及びソース電極を形成し、この際、走査配線Ｌｓ２を形成し、更に導通部ＳＰの上側コンタクト部８３及び導通部ＤＰの上側コンタクト部８７を図５（ａ）及び（ｂ）に示すように形成する。導通部ＳＰの上側コンタクト部８３及び導通部ＤＰの上側コンタクト部８７は、図４に示すように平面的に略方形状に形成される。
【００６４】
続いて、上述した第１表示部１１の製造方法と同様に、層間絶縁膜、隔壁、正孔注入層、発光層、対向電極の順に形成し、第２表示部１２を対向基板１４上に形成する。
【００６５】
次に、図１２（ａ）に示すように、例えば金（Ａｕ）からなるミクロパール等の導電性ギャップ材が分散された紫外線硬化樹脂又は熱硬化樹脂を硬化してなる封止樹脂を、不活性ガス雰囲気下でディスペンサを用いて、又はスクリーン印刷法によって、基板１３上の所定の領域に塗布する。なお、対向基板１４側に封止樹脂を塗布しても良い。また、両基板間のギャップを保つためのスペーサを混入させることも可能である。この際、スペーサは、封止樹脂が形成される領域下の配線が交差する部分にダメージを与えないような変形率を有するものを用いると良い。
【００６６】
次に、図１２（ａ）に示すように基板１３と対向基板１４とを重ね合わせ、圧力を加えて密着させ、圧力を徐々に常圧に戻す。常圧に戻した後で、ＵＶを照射し、又は熱を加え、樹脂を硬化させ封止を完了させる。これにより出力配線１５と導通部ＳＰと走査配線Ｌｓ２とを導通させ、更に出力配線１６と導通部ＤＰとデータ配線Ｌｄ２とを導通させることができる。なお、基板間には吸湿・吸酸素作用を有するゲッター剤を設けると良い。
【００６７】
続いて、基板１３の走査配線Ｌｓ１と出力配線１５上に走査ドライバＤＳをボンディングし、更にデータ配線Ｌｄ１と出力配線１６との上にデータドライバＤＤをボンディングする。
以上の工程から、図１２（ｂ）に示すように表示装置１０が製造される。
【００６８】
上述したように、本実施形態の表示装置の製造方法では、導通部ＳＰ，ＤＰを形成し、基板１４上に設置される走査ドライバＳＤ及びデータドライバＤＤと第２表示部１２との導通を図ることができる。これにより、従来、対向する基板上にそれぞれ設置されていたドライバを一方の基板のみに設置することが可能となり、対向する基板をドライバが接触しないようずらして重ねる必要がなくなり、表示領域の周辺に必要とされる領域が削減される。これにより、表示装置１０を狭額縁化することが可能である。
【００６９】
本発明は上述した実施形態に限られず、様々な変形及び応用が可能である。
上述した実施形態では、導通部ＳＰ，ＤＰにおいて、上側コンタクト部８３及び下側コンタクト部８１を走査配線Ｌｓ１，Ｌｓ２と同じ材料（ソース−ドレインメタル層）で形成したが、上側コンタクト部８３及び下側コンタクト部８１がクロムを含む材料で形成される場合、接触抵抗がばらつくので、図１３（ａ）に示すように、下側コンタクト部８１と導電性ギャップ材８８との間にＩＴＯ等の導電層９１を介在させ、同様に上側コンタクト部８３と導電性ギャップ材８８との間にＩＴＯ等の導電層９２を介在させることによって接触抵抗のばらつきを改善することができる。この場合、画素電極３４をＩＴＯ等で形成するのであれば、トランジスタＴｒ１２のドレイン電極１２ｄ及びソース電極１２ｓをパターニング形成した後、ＩＴＯ等のクロムを含まない導電膜を堆積しフォトリソグラフィによってパターニングして画素電極３４及び導電層９１，９２を一括して形成することが好ましい。また、導通部ＤＰについても同様に、図１３（ｂ）に示すように下側コンタクト部８５と導電性ギャップ材８８との間にＩＴＯ等の導電層９３を介在させ、同様に上側コンタクト部８７と導電性ギャップ材８８との間にＩＴＯ等の導電層９４を介在させることによって接触抵抗のばらつきを改善することができる。
【００７０】
また、上記実施形態及び各変形例において、ソース−ドレインメタル層で形成された上側コンタクト部８３と対向基板１４との間に、データ配線Ｌｄ２を形成するためのゲートメタル層を介在させて形成して低抵抗化してもよい。
【００７１】
また、上述した実施形態では、走査ドライバ及びデータドライバは同一のＩＣチップでもよい。
【００７２】
更に、上述した実施形態では、第１表示部１１及び第２表示部１２が、ほぼ同じ面積の表示領域を備える構成を例に挙げて説明したが、これに限られず、一方の表示領域は他方の表示領域と比較して狭いものであってもよい。
【００７３】
また、上述した実施形態では、ＲＧＢの３色を発光するフルカラーのボトムエミッション型の有機ＥＬ素子を例に挙げて説明したが、これに限られず、ＲＧＢのいずれか１色のモノカラーであっても良い。この場合、発光層３７の塗り分けが不要となるため隔壁３５を省略することが可能である。
【００７４】
更に上述した実施形態では、画素３０の画素回路ＤＳが、２つのトランジスタを備える構成を例に挙げて説明したが、これに限られず３つ以上のトランジスタによって駆動されても良く、１つであっても良い。図７に示すトランジスタＴｒ１１及びトランジスタＴｒ１２は、いずれもｎチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。なお、トランジスタＴｒ１１及びトランジスタＴｒ１２がｐチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図３とは逆に接続される。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態に係る表示装置の構成例を示す図である。
【図２】表示装置の断面図である。
【図３】基板を示す図である。
【図４】対向基板を示す図である。
【図５】（ａ）は、走査ドライバ側の導通部の断面図であり、（ｂ）はデータドライバ側の導通部の断面図である。
【図６】表示部の構成例を示す図である。
【図７】画素の画素回路を示す図である。
【図８】画素の平面図である。
【図９】図８に示すＩＸ−ＩＸ線断面図である。
【図１０】表示装置の製造方法を示す図である。
【図１１】表示装置の製造方法を示す図である。
【図１２】表示装置の製造方法を示す図である。
【図１３】変形例を示す図である。
【図１４】従来の表示装置を示す図である。
【符号の説明】
【００７６】
１０・・・表示装置、１１・・・第１表示部、１２・・・第２表示部、１３・・・基板、１４・・・対向基板、１５，１６・・・出力配線、１８・・・封止部、３０・・・画素、３２・・・絶縁膜、３３・・・層間絶縁膜、３４・・・画素電極、３５・・・隔壁、３６・・・正孔注入層、３７・・・発光層、４０・・・対向電極、Ｃｓ・・・キャパシタ、ＤＤ・・・データドライバ、ＳＤ・・・走査ドライバ、Ｌａ１・・・アノードライン、Ｌｄ１，Ｌｄ２・・・データ配線、Ｌｓ１，Ｌｓ２・・・セレクトライン、Ｔｒ１１，Ｔｒ１２・・・トランジスタ
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板の一方の面に形成され、発光素子を有する第１の表示部と、
前記第１の基板の一方の面と対向するように設置された第２の基板と、
前記第２の基板の前記第１の基板と対向する面上に形成され、発光素子を有する第２の表示部と、
前記第１の基板と前記第２の基板との間に形成され、前記第１の表示部と前記第２の表示部とを封止する封止部と、
前記第１の表示部と前記第２の表示部とを駆動するドライバと、を備え、
前記ドライバは、前記第１の基板上に設置され、
前記第２の表示部と前記ドライバとは、前記封止部が形成された領域に設けられた導通部によって接続されることを特徴とする表示装置。
【請求項２】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記導通材は、前記封止部中に分散されていることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１の基板上には、前記第１の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記第２の基板上には、前記第２の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記ドライバは、前記第１の表示部と前記第２の表示部の画素回路を駆動するための信号を出力することを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
【請求項５】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備え、
前記第１の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第１コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層のうち少なくとも一方の導電層をパターニングしてなる層を含み、
前記第２の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第２コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層をパターニングしてなる層を含むことを特徴とする請求項４に記載の表示装置。
【請求項６】
配線と、発光素子を有する第２の表示部が設けられた対向基板と、
発光素子を有する第１の表示部と、前記配線に信号を出力するドライバと、前記ドライバに接続された出力配線と、が設けられた基板とを、
前記配線と前記出力配線とを接続する導通部を有する封止部を介して挟んで封止する工程、
を備えることを特徴とする表示装置の製造方法。
【請求項１】
第１の基板と、
前記第１の基板の一方の面に形成され、発光素子を有する第１の表示部と、
前記第１の基板の一方の面と対向するように設置された第２の基板と、
前記第２の基板の前記第１の基板と対向する面上に形成され、発光素子を有する第２の表示部と、
前記第１の基板と前記第２の基板との間に形成され、前記第１の表示部と前記第２の表示部とを封止する封止部と、
前記第１の表示部と前記第２の表示部とを駆動するドライバと、を備え、
前記ドライバは、前記第１の基板上に設置され、
前記第２の表示部と前記ドライバとは、前記封止部が形成された領域に設けられた導通部によって接続されることを特徴とする表示装置。
【請求項２】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記導通材は、前記封止部中に分散されていることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第１の基板上には、前記第１の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記第２の基板上には、前記第２の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記ドライバは、前記第１の表示部と前記第２の表示部の画素回路を駆動するための信号を出力することを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
【請求項５】
前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備え、
前記第１の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第１コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層のうち少なくとも一方の導電層をパターニングしてなる層を含み、
前記第２の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第２コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層をパターニングしてなる層を含むことを特徴とする請求項４に記載の表示装置。
【請求項６】
配線と、発光素子を有する第２の表示部が設けられた対向基板と、
発光素子を有する第１の表示部と、前記配線に信号を出力するドライバと、前記ドライバに接続された出力配線と、が設けられた基板とを、
前記配線と前記出力配線とを接続する導通部を有する封止部を介して挟んで封止する工程、
を備えることを特徴とする表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−３０１７５４（Ｐ２００９−３０１７５４Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００８−１５２０９３（Ｐ２００８−１５２０９３）
【出願日】平成２０年６月１０日（２００８．６．１０）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２０年６月１０日（２００８．６．１０）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]