表示装置
【課題】表示・入力部を備えた端末装置に用いられる液晶表示装置に最適な乱数発生回路を実現する。
【解決手段】液晶表示装置は液晶表示パネルと、制御回路と、乱数発生回路とを備え、乱数発生回路は複数のシフトレジスタと、出力回路と、初期値を保持するレジスタとからなり、複数の初期値を備えることで乱数のランダム性を向上させる。また、複数のシフトレジスタからそれぞれ異なる乱数を出力させることが可能なことから、出力回路にて周波数を増加させて出力することが可能となる。
【解決手段】液晶表示装置は液晶表示パネルと、制御回路と、乱数発生回路とを備え、乱数発生回路は複数のシフトレジスタと、出力回路と、初期値を保持するレジスタとからなり、複数の初期値を備えることで乱数のランダム性を向上させる。また、複数のシフトレジスタからそれぞれ異なる乱数を出力させることが可能なことから、出力回路にて周波数を増加させて出力することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、表示装置に用いられる乱数発生回路に有効な技術に関する。
【背景技術】
【０００２】
中型の液晶表示パネルを有するＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、携帯端末、ノート型パーソナルコンピュータ等の表示部として広く使用されている。
【０００３】
この中型の液晶表示装置では、外部から入力されるデータの入力装置として、タッチパネルを併設するものがある。また、従来から用いられているキーボードも外付けの入力装置として用いられている。
【０００４】
これら入力装置から入力されたデータには、秘密保持のため暗号化等の符号化が施される場合がある。符号化のためには一般に乱数が用いられており、表示装置にも乱数発生回路を備える必要が生じていた。
【０００５】
しかしながら、従来の表示装置は乱数発生回路を備えてなく、汎用の表示装置に最適な乱数発生装置について試行されている。
【０００６】
一方、従来から様々な乱数発生回路が提案されており、「特許文献１」には、Ｍ系列と呼ばれる乱数をシフトレジスタにて発生させる回路の記載がある。しかしながら、「特許文献１」は表示装置に用いられる乱数発生回路について記載あるものではない。
【０００７】
【特許文献１】特開平０６−０５１９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述した表示装置において、ランダム性の高い乱数発生回路を用いると、回路規模が大きくなり、材料費の上昇と設置領域の確保が困難であるといった問題が生じる。
【０００９】
また、表示装置において、電磁波ノイズ（ＥＭＩ）対策のために、回路から出力する信号の電圧変化を抑える要求もある。乱数発生回路より乱数を発生するとそのランダム性が高いという特徴より、電圧変化が頻繁であり電磁波ノイズが増加するという問題も発生した。
【００１０】
本発明は、前記問題点を解決するためになされたものであり、本発明の目的は、表示装置において、最適な乱数発生回路を用いるとともに、回路規模を抑え、電磁波ノイズの対策も可能となる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１３】
表示パネルと、前記表示パネルの各画素を駆動する駆動回路と、駆動回路に表示データを出力する制御回路とを備え、制御回路には乱数発生回路を設ける。乱数発生回路はｎ個のシフトレジスタ回路を備え、ｎ個のシフトレジスタ回路の出力信号は出力回路に入力する。出力回路ではｎ個のシフトレジスタ回路の出力信号から、ｎ倍の周波数の出力信号を発生させる。
【発明の効果】
【００１４】
ｎ個のシフトレジスタ回路を設けることで、乱数発生回路から発生する乱数のランダム性が向上する。また、ｎ個のシフトレジスタ回路を用いることで、ｎ倍の周波数の信号を乱数として発生させることも可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００１６】
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
図１は、本発明の１実施の形態である液晶表示装置の概略構成を示すブロック図である。同図に示すように、液晶表示装置は液晶表示パネル１と走査線側回路基板３１と映像信号線側回路基板３２と制御回路基板３３とから構成される。
【００１８】
液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
【００１９】
なお、本実施の形態は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
【００２０】
図１においては、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート信号線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１と映像信号線２２とで囲まれる領域に画素部８が形成されている。
【００２１】
なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
【００２２】
各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
【００２３】
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
【００２４】
映像信号線２２は駆動回路６に接続され、駆動回路６からは映像信号が供給される。走査信号線２１は駆動回路５に接続され、駆動回路５からは走査信号が供給される。
【００２５】
駆動回路５は走査線側回路基板３１と接続しており、走査線側回路基板３１を介して制御信号が制御回路３から供給され、電源電圧が電源回路４１から供給される。
【００２６】
駆動回路６は映像信号線側回路基板３２と接続しており、映像信号線側回路基板３２を介して制御信号が制御回路３から供給され、電源電圧が電源回路４１から供給される。
【００２７】
制御回路３と電源回路４とは、制御回路基板３３に設けられている。制御回路基板３３には乱数発生回路２００が設けられており、乱数発生回路２００からは乱数が発生する。乱数発生回路２００には伝送配線２０１が接続され、伝送配線２０１により乱数発生回路２００からの信号が映像信号線側回路基板３２等に伝えられる。なお、乱数発生回路２００の詳細については後述する。
【００２８】
次に図２を用いて、液晶表示装置１００が適用される端末装置４００について説明する。液晶表示装置１００は端末装置４００の表示部として用いられる。液晶表示装置１００と併設してタッチセンサパネル４２０が設けられ、液晶表示装置１００とタッチセンサパネル４２０とで表示・入力部３００を形成する。
【００２９】
図３に表示・入力部３００の概略正面図を示す。表示・入力部３００は端末装置４００の利用者に、タッチ入力部４１０を示し、入力した情報を表示部４１１に表示する。
【００３０】
利用者はタッチ入力部４１０を指先等で触れることで、接触した位置に表示された情報に基くデータを端末装置４００に入力する。入力されたデータは端末装置４００にて処理され表示部４１１にも確認のため表示される。
【００３１】
なお、この時秘匿性の高いデータの場合には、入力されたデータは暗号化処理等の加工が施される。また、表示部４１１には実際のデータが表示されずに例えばアスタリスク等が表示される。
【００３２】
タッチセンサパネル４２０から入力された位置データは、まず入力装置制御回路４２１に伝達されデータ処理されてデータバス４３５を経由してＣＰＵ４３０に転送される。
【００３３】
ＣＰＵ４３０では入力データに対して必要な処理が選択され実行される。液晶表示装置１００に対しては、入力データに基いて表示内容が選択されデータバス４３５を介して画像集積回路４５１に伝達される。
【００３４】
画像集積回路４５１では画像表示に必要な処理が行われ、液晶表示装置１００に対して表示データが出力する。このとき、表示データに暗号化処理等が施されている場合には、液晶表示装置１００側にも乱数発生回路２００が必要となる。
【００３５】
端末装置４００は特に外部通信回路４４１を備えており、ＬＡＮ等の通信回線４４２を利用して遠隔地の中央処理装置４７０とデータのやり取りを行うため暗号化処理等が必須となっている。中央処理装置４７０は例えば外部通信回路４４１とサーバ４７１とから構成される。なお、符号４３７は端末装置４００の電源回路で、符号４３６は電源電圧線である。
【００３６】
次に図３を用いて表示・入力部３００を説明する。表示・入力部３００は液晶表示装置１００とタッチセンサパネル４２０とが平面的に重ねられて形成されている。図３では利用者から見た表示・入力部３００を示しており、液晶表示装置１００とタッチセンサパネル４２０との区別は示していない。
【００３７】
表示・入力部３００は液晶表示装置１００を用いて、入力を促すようにタッチ入力部４１０を表示する。利用者はタッチ入力部４１０に指先等で接触することでデータを入力する。
【００３８】
タッチセンサパネル４２０は、利用者が触れた位置情報を入力装置制御回路４２１を介して端末装置４００に伝える。端末装置４００はタッチセンサパネル４２０からの位置情報を元に入力データを判断することになる。
【００３９】
すなわち、表示・入力部３００では位置情報が重要な意味を持つこととなり、表示画像にも入力装置としての機能が備わっていることとなる。なお、タッチ入力部４１０に利用者が接触した際に、入力動作を確認可能なように入力データを示す領域の表示が変化することがある。
【００４０】
例えば、タッチ入力部４１０の数字２を囲む四角内部を利用者が触った場合に、数字２を囲む四角内部の表示が反転したり、背景色が変化したりする。
【００４１】
次に図４に表示・入力部３００の実装形態を示す。表示・入力部３００は利用者に対面するように、端末装置４００の主基板４３１と離れて実装される。また、入出力用基板４３２を分離して設け、ケーブル４３３で主基板４３１と入出力用基板４３２とを接続し、ケーブル４３４で入出力用基板４３２と表示・入力部３００とを接続して実装される場合もある。
【００４２】
入出力用基板４３２には入力装置制御回路４２１と表示制御装置４２２とが設けられる。表示制御装置４２２は液晶表示装置１００に汎用性を持たせるために設けられており、例えば、表示制御装置４２２によりアナログ信号入力にもデジタル信号入力にも対応可能である。
【００４３】
また、デジタル信号にも規格による差異があるので、表示制御装置４２２は画像集積回路４５１の出力する表示データを液晶表示装置１００の制御回路３に受け渡すための処理を行う。また、表示制御装置４２２は液晶表示装置１００用の低電圧差動信号等を出力することも可能である。
【００４４】
図５から図８を用いて、主基板４３１と表示・入力部３００との間で伝送される信号について説明する。主基板４３１内ではデータの転送はデータバス４３５を介して行われるが、画像集積回路４５１は表示データ規格の信号４４５が表示制御装置４１１に出力している。
【００４５】
この画像集積回路４５１から出力される信号４４５は一般に３Ｖ〜５Ｖで振幅するデジタル信号で、８〜３２ビットのパラレル信号である。よって信号４４５によって発生するノイズが問題となるため、配線の設計には注意が必要である。
【００４６】
次に画像集積回路４５１からは液晶表示装置１００の制御回路３にデジタル信号４４６が出力している。デジタル信号４４６も３Ｖ〜５Ｖで振幅し、８〜６４ビットのパラレル信号である。よって信号４４６によって発生するノイズが問題となるため、配線の設計には注意が必要である。
【００４７】
また、制御回路３と駆動回路６または駆動回路５の間にもデジタル信号４４６が出力されている。これらのデジタル信号４４６は前述した映像信号線側回路基板３２や走査線側回路基板３１を介して伝送される。
【００４８】
図６は入出力基板４３２から低電圧差動信号４４７が出力される場合を示している。表示制御装置４１１からの出力はトランスミッタ４４８で低電圧差動信号４４７に変換されている。
【００４９】
低電圧差動信号４４７はＥＭＩ対策に有効であるため、発生するノイズはデジタル信号４４６等よりも小さいが、場合によっては低電圧差動信号４４７にもノイズ対策が必要となる。
【００５０】
なお、図６の場合も表示制御装置４１１からトランスミッタ４４８の間はデジタル信号４４６で伝送されており表示制御装置４１１からトランスミッタ４４８の間はノイズ対策が必要となる。
【００５１】
次に図７に入出力基板４３２から低電圧差動信号４４７が出力され、制御回路３からも低電圧差動信号４４７が出力される場合を示す。映像信号線側回路基板３２や走査線側回路基板３１上にもＥＭＩ対策に有効である低電圧差動信号４４７で信号が供給されノイズが低減される。
【００５２】
なお、制御回路３内部ではデジタル信号で信号が処理されるため、一旦制御回路３内部では低電圧差動信号４４７からデジタル信号に変換され、制御回路３から出力する際に、映像信号線側回路基板３２や走査線側回路基板３１用の低電圧差動信号４４７に変換される。
【００５３】
図８は画像集積回路４５１に表示制御装置４１１の機能が含まれる場合を示す。図８では画像集積回路４５１から直接に制御回路３に低電圧差動信号４４７が出力している。この場合では、画像集積回路４５１から制御回路３との間ではノイズの発生が抑えられる。ただし、制御回路３と駆動回路６または駆動回路５の間にデジタル信号４４６を出力している場合は、制御回路３以降のノイズ対策が必要となる。
【００５４】
次に図９を用いて、乱数発生回路２００について説明する。符号２１０は初期値保持回路で、符号２２０はシフトレジスタ回路、符号２３０は出力回路である。
【００５５】
シフトレジスタ回路２２０は、帰還経路２２１により最終段の値を初段に戻して乱数を発生している。シフトレジスタ回路２２０は後述するように途中の段から値を取り出し帰還経路２２１の値と排他的論理和をとり、演算結果を初段に戻すことで乱数を発生させることが可能である。
【００５６】
シフトレジスタ回路２２０は単体で乱数を発生させることが可能であるが、図９では並列に８個のシフトレジスタ回路２２０を設け、各シフトレジスタ回路２２０の出力を出力回路２３０に入力し、出力回路２３０から乱数を出力している。
【００５７】
また、８個のシフトレジスタ回路２２０それぞれに異なった初期値を設定するために、８個のレジスタ２１０を用意し、各レジスタ２１０には異なる初期値を格納している。シフトレジスタ２２０は動作開始時にレジスタ２１０から異なる初期値を読み込むことで、異なるパターンの乱数を発生することが可能となっている。
【００５８】
図１０に初期値の転送方法を示す。初期値転送配線２２４により転送される初期値は、初期値転送制御信号線２２５がハイになることで、ＡＮＤ回路２２６を介して各フリップフロップ２２１に格納される。なお、フリップフロップ２２１−１は初段のフリップフロップで、２２１−８は最終段のフリップフロップを示している。
【００５９】
図１１に初期値判定回路２２７を追加したものを示す。シフトレジスタ２２０は全フリップフロップ２２１の初期値が０の場合に乱数を発生させることができないので、初期値判定回路２２７を用いて全フリップフロップ２２１が０で無いかを判定する。
【００６０】
次に図１２にシフトレジスタ２２０の帰還経路２２１について説明する。図１２（ａ）では、最終段のフリップフロップ２２２−８の出力と５段目のフリップフロップ２２２−５との出力とを排他的論理和回路２２３により演算し、その結果を初段のフリップフロップ回路２２２−１に入力することで、乱数を発生している。
【００６１】
図１３（ａ）には初期値（１，０，０，０，０，０，０，０）を設定した場合の乱数が発生する模様を示す。期間Ｔ１では初段のフリップフロップ２２２−１には値“１”が保持され、基本クロックに同期してフリップフロップ２２２−１に保持された値“１”は次段のフリップフロップに転送される。なお、フリップフロップ間の転送に用いられる基本クロックは、表示データを転送するクロックを用いることも可能である。
【００６２】
期間Ｔ６では、５段目のフリップフロップ２２２−５に値“１”が保持されると、最終段のフリップフロップ２２２−８が保持する値“０”との間で排他的論理和が演算され、演算結果“１”が初段のフリップフロップ２２２−１に保持される。以下同様に基本クロックに同期してフリップフロップ２２２間を値が転送される。
【００６３】
ｍ段のシフトレジスタ２２０を用いて乱数発生回路２００を形成すると、（２のｍ乗−１）の周期で乱数を発生することが可能である。
【００６４】
図１２（ｂ）は初段のフリップフロップ２２２−１と２段目のフリップフロップ２２２−２との排他的論理和の演算結果と、最終段のフリップフリップ２２２−８と最終段の１つ手前のフリップフロップ２２２−７との間での排他的論理和の演算結果との間で更に排他的論理和を演算した結果を初段に入力するシフトレジスタ回路２２０を示す。
【００６５】
次に図１３を用いて初期値について説明する。図１３（ａ）と図１３（ｂ）とは同じシフトレジスタ２２０の発生する乱数のパターンを示す。図１３（ａ）では初期値（１，０，０，０，０，０，０，０）による乱数のパターンを示しており、図１３（ｂ）では初期値（０，１，０，１，０，１，０，０）による乱数のパターンを示している。
【００６６】
図１３（ａ）と図3（ｂ）とから明らかなように、同じシフトレジスタ回路２２０でも、初期値が異なると乱数のパターンが異なっている。図９に示す乱数発生回路２００では、異なる初期値を設定した複数のシフトレジスタ回路２２０を用いて乱数を発生させており、乱数発生回路２００から発生する乱数のランダム性が向上している。また、段数の異なるシフトレジスタ回路を複数混在させることにより，生成される乱数の周期を長くすることができる。
【００６７】
一方、図１２（ｂ）のシフトレジスタ回路において異なるタップ列（排他的論理和演算を行うフリップフロップの組み合わせ）のシフトレジスタ回路を複数混在させることにより、同一初期値でもランダム性を高くすることができる。
【００６８】
次に図１４、図１５を用いて複数のシフトレジスタ回路２２０を用いて乱数発生回路２００を形成した場合の問題点とその解決方法を説明する。
【００６９】
図１４では、シフトレジスタ回路２２０の出力を一旦第１のラッチ回路２３１で保持し、その後、第２のラッチ回路２３２にデータを保持し、第２のラッチ回路２３２からシフトレジスタ回路２２０の基本クロックの８倍の周波数で読み出しシリアル出力回路２３３からシリアル信号として出力している。
【００７０】
図１５（ａ）（ｂ）に示すように、第２のラッチ回路２３２に保持されたデータＤ１からＤ８は、図１５（ｃ）に示すように８倍の周波数となり、シリアル出力回路２３３から出力される。例えば、シフトレジスタ回路２２０の転送クロックが表示データを転送するクロックに同期する場合でも、シリアル出力回路２３３からは、表示データ用転送クロックの８倍の周波数で信号を出力することが可能となる。
【００７１】
ｎ個のシフトレジスタ回路２２０を用いて乱数を発生させる場合では、ランダム性は向上するが、ｎ個の異なる乱数が発生することとなる。この場合、実際に乱数を利用する数以上の乱数が発生しており、利用数以上は無駄となってしまう。
【００７２】
そのため、出力回路２３０を設けてｎ倍の周波数のシリアル信号として出力することで、出力した乱数を無駄なく利用することが可能となる。
【００７３】
次に図１６に８個のシフトレジスタ回路２２０を１個の出力回路２３０に入力させる回路を４個並列に並べた乱数発生回路２００を示す。図１６に示す乱数発生回路２００ではランダム性を向上させ、さらに複数の乱数を得ることが可能となっている。
【００７４】
次に図１７（ａ）に出力回路２３０の出力波形を示す。例えば出力回路２３０から期間Ｐ１にロウレベルの信号が出力し、期間Ｐ２にハイレベルの信号が出力し、期間Ｐ３にロウレベルの信号が出力するような、電圧変化が連続する場合について検討する。
【００７５】
期間Ｐ１と期間Ｐ２の境目では、急激に電圧が上昇するため電波ノイズとして図１７（ｂ）に示すような波形の電波が発生する。逆に期間Ｐ２と期間Ｐ３との境界でも急激に電圧が減少することで電波が発生する。
【００７６】
また、出力回路２３０と同じように、前述した画像集積回路４５１と制御回路３との間で転送されるデジタル信号４４６によっても電波が発生する。図１８にデジタル信号４４６等によって液晶表示装置１００から発生する電波６１０の周波数Ｆと強度Ｐとの測定結果の１例を示す。図中符号Ｌ１は液晶表示装置１００から発生する電波６１０の平均的強度を示している。
【００７７】
デジタル信号４４６の基本周波数６２０だけではなく、周波数全般にわたってノイズが発生していることがわかる。液晶表示装置１００では、一般にデジタル信号４４６は表示データで、基本周波数６２０は表示データの転送クロックの周波数であるため、ＥＭＩ対策を考慮する必要が生じる。
【００７８】
図１９に出力回路２３０に伝送配線２０１を設けた場合の発生電波６３０の様子を示す。乱数発生回路２００による発生電波６３０はＥＭＩの制限電波強度６４０よりも大きく、ノイズとして問題となるレベルとなっている。
【００７９】
図２０ではシールド等を設けることで、液晶表示装置１００から発生する電波６１０を低減し、平均的強度Ｌ２と小さくしている。さらに乱数発生回路２００による発生電波６３０もＥＭＩの制限電波強度６４０以下となっている。
【００８０】
さらに、乱数発生回路２００による発生電波６３０は液晶表示装置１００から発生する電波６１０を全周波数帯域にわたって覆うことが可能で、液晶表示装置１００から発生する電波６１０が外部に出ることを防止することが可能である。
【００８１】
乱数発生回路２００による発生電波６３０が全周波数帯域にわたることが可能な理由は、乱数発生回路２００のランダム性が高いことと、デジタル信号４４６の基本周波数６２０でシフトレジスタ回路２２０を転送したとしても、シフトレジスタ回路２２０をＮ個設けて出力回路２３０でＮ倍の周波数として出力することで、基本周波数６２０のＮ倍の周波数領域の乱数が発生可能なことによる。
【００８２】
すなわち、基本波でランダム系列を発生させることでランダム系列周期の逆数周波数から基本周波数まで帯域をカバーする。さらにランダム系列を基本周波数のＮ倍の周波数で出力することで、カバーする帯域をＮ倍に拡大することが可能になる。
【００８３】
次に図２１に制御回路３にシフトレジスタ回路２２０を設け、出力回路２３０を制御回路３外に設けた場合の端子配置を示す。符号４５１、４５２はシフトレジスタ回路２２０と接続した端子の配置位置を示している。端子位置４５２に配置された端子は出力回路２３０と接続しており、出力回路２３０に入力された信号は出力回路２３０から伝送配線２０１に出力される。
【００８４】
伝送配線２０１はアンテナの役割をはたし、伝送配線２０１の形状や配置により乱数発生回路２００による発生電波６３０の強度を制御することが可能である。なお、強度を弱める場合にはアッテネータ等を伝送配線２０１に接続することが可能である。
【００８５】
端子位置４５１の端子はシフトレジスタ回路２２０の出力を直接取り出しており、出力回路２３０で周波数を増加させる前の出力が伝送配線２０１に伝達される。周波数を増加させる前の出力を伝送配線２０１に伝達することで、低周波数側に広く電波を出力することが可能である。すなわち、基本周波数で振幅する信号も伝送配線２０１に出力可能である。
【００８６】
また、符号２０２は外部接続用のコネクタで伝送配線２０１を外部に設けた場合の接続に使用される。符号４５４に示す端子は例えば初期値を格納しておく外部記憶素子５１０との接続に用いられる。
【００８７】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００８８】
【図１】本発明の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の液晶表示装置が適用される端末装置の概略構成を示すブロック図である。
【図３】本発明の液晶表示装置が適用される端末装置の表示・入力部の概略外形を示す正面図である。
【図４】本発明の液晶表示装置が適用される端末装置の概略実装構成を示すブロック図である。
【図５】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図６】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図７】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図８】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図９】本発明の液晶表示装置に用いられる乱数発生回路を示すブロック図である。
【図１０】本発明の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１１】本発明の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１２】本発明の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１３】本発明の液晶表示装置に用いられる乱数発生回路の出力波形を示すタイムチャートである。
【図１４】本発明の液晶表示装置に用いられる乱数発生回路の出力回路を示す概略回路図である。
【図１５】本発明の液晶表示装置に用いられる乱数発生回路の出力回路の出力波形を説明するタイムチャートである。
【図１６】本発明の液晶表示装置に用いられる乱数発生回路を示す概略ブロック図である。
【図１７】本発明の液晶表示装置に用いられる乱数発生回路の出力電波を示す波形図である。
【図１８】本発明の液晶表示装置から発生する電波の周波数と強度との関係を示す周波数特性図である。
【図１９】本発明の液晶表示装置から発生する対策前の電波の周波数と強度との関係を示す周波数特性図である。
【図２０】本発明の液晶表示装置から発生する電波の周波数と強度との関係を示す周波数特性図である。
【図２１】本発明の液晶表示装置の制御回路の端子配置を示す概略外形図である。
【符号の説明】
【００８９】
１…液晶表示パネル、２…ＴＦＴ基板、３…制御回路、５…駆動回路、６…駆動回路、８…画素部、９…表示領域、１０…薄膜トランジスタ、１１…画素電極、１５…対向電極、２１…走査信号線、２２…映像信号線、２５…対抗電極信号線、３１…走査信号線側回路基板、３２…映像信号線側回路基板、３３…制御回路基板、４１…電源回路、２００…乱数発生回路、２１０…レジスタ、２２０…シフトレジスタ、２２１…帰還経路、２２２…フリップフロップ、２２３…排他的論理和回路、２２４…初期値転送配線、２２５…初期値転送制御信号線、２２６…ＡＮＤ回路、２２７…判定回路、２３０…出力回路、２３１…第１ラッチ回路、２３２…第２ラッチ回路、２３３…シリアル出力回路、３００…表示・入力部、４００…端末装置、２３１…第１ラッチ回路、４２０…タッチセンサパネル、４２１…入力装置制御回路、４３０…ＣＰＵ、４３１…主基板、４３２…入出力用基板、４３３…ケーブル、４３４…ケーブル、４３５…データバス、４３６…電源線、４３７…電源回路、４４１…外部通信回路、４４２…通信回線、４４５…表示データ規格信号、４４６…ＣＭＯＳレベル信号、４４７…低電圧差動信号。
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、表示装置に用いられる乱数発生回路に有効な技術に関する。
【背景技術】
【０００２】
中型の液晶表示パネルを有するＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、携帯端末、ノート型パーソナルコンピュータ等の表示部として広く使用されている。
【０００３】
この中型の液晶表示装置では、外部から入力されるデータの入力装置として、タッチパネルを併設するものがある。また、従来から用いられているキーボードも外付けの入力装置として用いられている。
【０００４】
これら入力装置から入力されたデータには、秘密保持のため暗号化等の符号化が施される場合がある。符号化のためには一般に乱数が用いられており、表示装置にも乱数発生回路を備える必要が生じていた。
【０００５】
しかしながら、従来の表示装置は乱数発生回路を備えてなく、汎用の表示装置に最適な乱数発生装置について試行されている。
【０００６】
一方、従来から様々な乱数発生回路が提案されており、「特許文献１」には、Ｍ系列と呼ばれる乱数をシフトレジスタにて発生させる回路の記載がある。しかしながら、「特許文献１」は表示装置に用いられる乱数発生回路について記載あるものではない。
【０００７】
【特許文献１】特開平０６−０５１９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述した表示装置において、ランダム性の高い乱数発生回路を用いると、回路規模が大きくなり、材料費の上昇と設置領域の確保が困難であるといった問題が生じる。
【０００９】
また、表示装置において、電磁波ノイズ（ＥＭＩ）対策のために、回路から出力する信号の電圧変化を抑える要求もある。乱数発生回路より乱数を発生するとそのランダム性が高いという特徴より、電圧変化が頻繁であり電磁波ノイズが増加するという問題も発生した。
【００１０】
本発明は、前記問題点を解決するためになされたものであり、本発明の目的は、表示装置において、最適な乱数発生回路を用いるとともに、回路規模を抑え、電磁波ノイズの対策も可能となる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１３】
表示パネルと、前記表示パネルの各画素を駆動する駆動回路と、駆動回路に表示データを出力する制御回路とを備え、制御回路には乱数発生回路を設ける。乱数発生回路はｎ個のシフトレジスタ回路を備え、ｎ個のシフトレジスタ回路の出力信号は出力回路に入力する。出力回路ではｎ個のシフトレジスタ回路の出力信号から、ｎ倍の周波数の出力信号を発生させる。
【発明の効果】
【００１４】
ｎ個のシフトレジスタ回路を設けることで、乱数発生回路から発生する乱数のランダム性が向上する。また、ｎ個のシフトレジスタ回路を用いることで、ｎ倍の周波数の信号を乱数として発生させることも可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００１６】
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
図１は、本発明の１実施の形態である液晶表示装置の概略構成を示すブロック図である。同図に示すように、液晶表示装置は液晶表示パネル１と走査線側回路基板３１と映像信号線側回路基板３２と制御回路基板３３とから構成される。
【００１８】
液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１、対向電極１５等が形成されるＴＦＴ基板２と、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材（図示せず）により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
【００１９】
なお、本実施の形態は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。
【００２０】
図１においては、図中ｘ方向に延在しｙ方向に並設される走査信号線（ゲート信号線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設される映像信号線（ドレイン信号線とも呼ぶ）２２とが設けられており、走査信号線２１と映像信号線２２とで囲まれる領域に画素部８が形成されている。
【００２１】
なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
【００２２】
各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
【００２３】
なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。
【００２４】
映像信号線２２は駆動回路６に接続され、駆動回路６からは映像信号が供給される。走査信号線２１は駆動回路５に接続され、駆動回路５からは走査信号が供給される。
【００２５】
駆動回路５は走査線側回路基板３１と接続しており、走査線側回路基板３１を介して制御信号が制御回路３から供給され、電源電圧が電源回路４１から供給される。
【００２６】
駆動回路６は映像信号線側回路基板３２と接続しており、映像信号線側回路基板３２を介して制御信号が制御回路３から供給され、電源電圧が電源回路４１から供給される。
【００２７】
制御回路３と電源回路４とは、制御回路基板３３に設けられている。制御回路基板３３には乱数発生回路２００が設けられており、乱数発生回路２００からは乱数が発生する。乱数発生回路２００には伝送配線２０１が接続され、伝送配線２０１により乱数発生回路２００からの信号が映像信号線側回路基板３２等に伝えられる。なお、乱数発生回路２００の詳細については後述する。
【００２８】
次に図２を用いて、液晶表示装置１００が適用される端末装置４００について説明する。液晶表示装置１００は端末装置４００の表示部として用いられる。液晶表示装置１００と併設してタッチセンサパネル４２０が設けられ、液晶表示装置１００とタッチセンサパネル４２０とで表示・入力部３００を形成する。
【００２９】
図３に表示・入力部３００の概略正面図を示す。表示・入力部３００は端末装置４００の利用者に、タッチ入力部４１０を示し、入力した情報を表示部４１１に表示する。
【００３０】
利用者はタッチ入力部４１０を指先等で触れることで、接触した位置に表示された情報に基くデータを端末装置４００に入力する。入力されたデータは端末装置４００にて処理され表示部４１１にも確認のため表示される。
【００３１】
なお、この時秘匿性の高いデータの場合には、入力されたデータは暗号化処理等の加工が施される。また、表示部４１１には実際のデータが表示されずに例えばアスタリスク等が表示される。
【００３２】
タッチセンサパネル４２０から入力された位置データは、まず入力装置制御回路４２１に伝達されデータ処理されてデータバス４３５を経由してＣＰＵ４３０に転送される。
【００３３】
ＣＰＵ４３０では入力データに対して必要な処理が選択され実行される。液晶表示装置１００に対しては、入力データに基いて表示内容が選択されデータバス４３５を介して画像集積回路４５１に伝達される。
【００３４】
画像集積回路４５１では画像表示に必要な処理が行われ、液晶表示装置１００に対して表示データが出力する。このとき、表示データに暗号化処理等が施されている場合には、液晶表示装置１００側にも乱数発生回路２００が必要となる。
【００３５】
端末装置４００は特に外部通信回路４４１を備えており、ＬＡＮ等の通信回線４４２を利用して遠隔地の中央処理装置４７０とデータのやり取りを行うため暗号化処理等が必須となっている。中央処理装置４７０は例えば外部通信回路４４１とサーバ４７１とから構成される。なお、符号４３７は端末装置４００の電源回路で、符号４３６は電源電圧線である。
【００３６】
次に図３を用いて表示・入力部３００を説明する。表示・入力部３００は液晶表示装置１００とタッチセンサパネル４２０とが平面的に重ねられて形成されている。図３では利用者から見た表示・入力部３００を示しており、液晶表示装置１００とタッチセンサパネル４２０との区別は示していない。
【００３７】
表示・入力部３００は液晶表示装置１００を用いて、入力を促すようにタッチ入力部４１０を表示する。利用者はタッチ入力部４１０に指先等で接触することでデータを入力する。
【００３８】
タッチセンサパネル４２０は、利用者が触れた位置情報を入力装置制御回路４２１を介して端末装置４００に伝える。端末装置４００はタッチセンサパネル４２０からの位置情報を元に入力データを判断することになる。
【００３９】
すなわち、表示・入力部３００では位置情報が重要な意味を持つこととなり、表示画像にも入力装置としての機能が備わっていることとなる。なお、タッチ入力部４１０に利用者が接触した際に、入力動作を確認可能なように入力データを示す領域の表示が変化することがある。
【００４０】
例えば、タッチ入力部４１０の数字２を囲む四角内部を利用者が触った場合に、数字２を囲む四角内部の表示が反転したり、背景色が変化したりする。
【００４１】
次に図４に表示・入力部３００の実装形態を示す。表示・入力部３００は利用者に対面するように、端末装置４００の主基板４３１と離れて実装される。また、入出力用基板４３２を分離して設け、ケーブル４３３で主基板４３１と入出力用基板４３２とを接続し、ケーブル４３４で入出力用基板４３２と表示・入力部３００とを接続して実装される場合もある。
【００４２】
入出力用基板４３２には入力装置制御回路４２１と表示制御装置４２２とが設けられる。表示制御装置４２２は液晶表示装置１００に汎用性を持たせるために設けられており、例えば、表示制御装置４２２によりアナログ信号入力にもデジタル信号入力にも対応可能である。
【００４３】
また、デジタル信号にも規格による差異があるので、表示制御装置４２２は画像集積回路４５１の出力する表示データを液晶表示装置１００の制御回路３に受け渡すための処理を行う。また、表示制御装置４２２は液晶表示装置１００用の低電圧差動信号等を出力することも可能である。
【００４４】
図５から図８を用いて、主基板４３１と表示・入力部３００との間で伝送される信号について説明する。主基板４３１内ではデータの転送はデータバス４３５を介して行われるが、画像集積回路４５１は表示データ規格の信号４４５が表示制御装置４１１に出力している。
【００４５】
この画像集積回路４５１から出力される信号４４５は一般に３Ｖ〜５Ｖで振幅するデジタル信号で、８〜３２ビットのパラレル信号である。よって信号４４５によって発生するノイズが問題となるため、配線の設計には注意が必要である。
【００４６】
次に画像集積回路４５１からは液晶表示装置１００の制御回路３にデジタル信号４４６が出力している。デジタル信号４４６も３Ｖ〜５Ｖで振幅し、８〜６４ビットのパラレル信号である。よって信号４４６によって発生するノイズが問題となるため、配線の設計には注意が必要である。
【００４７】
また、制御回路３と駆動回路６または駆動回路５の間にもデジタル信号４４６が出力されている。これらのデジタル信号４４６は前述した映像信号線側回路基板３２や走査線側回路基板３１を介して伝送される。
【００４８】
図６は入出力基板４３２から低電圧差動信号４４７が出力される場合を示している。表示制御装置４１１からの出力はトランスミッタ４４８で低電圧差動信号４４７に変換されている。
【００４９】
低電圧差動信号４４７はＥＭＩ対策に有効であるため、発生するノイズはデジタル信号４４６等よりも小さいが、場合によっては低電圧差動信号４４７にもノイズ対策が必要となる。
【００５０】
なお、図６の場合も表示制御装置４１１からトランスミッタ４４８の間はデジタル信号４４６で伝送されており表示制御装置４１１からトランスミッタ４４８の間はノイズ対策が必要となる。
【００５１】
次に図７に入出力基板４３２から低電圧差動信号４４７が出力され、制御回路３からも低電圧差動信号４４７が出力される場合を示す。映像信号線側回路基板３２や走査線側回路基板３１上にもＥＭＩ対策に有効である低電圧差動信号４４７で信号が供給されノイズが低減される。
【００５２】
なお、制御回路３内部ではデジタル信号で信号が処理されるため、一旦制御回路３内部では低電圧差動信号４４７からデジタル信号に変換され、制御回路３から出力する際に、映像信号線側回路基板３２や走査線側回路基板３１用の低電圧差動信号４４７に変換される。
【００５３】
図８は画像集積回路４５１に表示制御装置４１１の機能が含まれる場合を示す。図８では画像集積回路４５１から直接に制御回路３に低電圧差動信号４４７が出力している。この場合では、画像集積回路４５１から制御回路３との間ではノイズの発生が抑えられる。ただし、制御回路３と駆動回路６または駆動回路５の間にデジタル信号４４６を出力している場合は、制御回路３以降のノイズ対策が必要となる。
【００５４】
次に図９を用いて、乱数発生回路２００について説明する。符号２１０は初期値保持回路で、符号２２０はシフトレジスタ回路、符号２３０は出力回路である。
【００５５】
シフトレジスタ回路２２０は、帰還経路２２１により最終段の値を初段に戻して乱数を発生している。シフトレジスタ回路２２０は後述するように途中の段から値を取り出し帰還経路２２１の値と排他的論理和をとり、演算結果を初段に戻すことで乱数を発生させることが可能である。
【００５６】
シフトレジスタ回路２２０は単体で乱数を発生させることが可能であるが、図９では並列に８個のシフトレジスタ回路２２０を設け、各シフトレジスタ回路２２０の出力を出力回路２３０に入力し、出力回路２３０から乱数を出力している。
【００５７】
また、８個のシフトレジスタ回路２２０それぞれに異なった初期値を設定するために、８個のレジスタ２１０を用意し、各レジスタ２１０には異なる初期値を格納している。シフトレジスタ２２０は動作開始時にレジスタ２１０から異なる初期値を読み込むことで、異なるパターンの乱数を発生することが可能となっている。
【００５８】
図１０に初期値の転送方法を示す。初期値転送配線２２４により転送される初期値は、初期値転送制御信号線２２５がハイになることで、ＡＮＤ回路２２６を介して各フリップフロップ２２１に格納される。なお、フリップフロップ２２１−１は初段のフリップフロップで、２２１−８は最終段のフリップフロップを示している。
【００５９】
図１１に初期値判定回路２２７を追加したものを示す。シフトレジスタ２２０は全フリップフロップ２２１の初期値が０の場合に乱数を発生させることができないので、初期値判定回路２２７を用いて全フリップフロップ２２１が０で無いかを判定する。
【００６０】
次に図１２にシフトレジスタ２２０の帰還経路２２１について説明する。図１２（ａ）では、最終段のフリップフロップ２２２−８の出力と５段目のフリップフロップ２２２−５との出力とを排他的論理和回路２２３により演算し、その結果を初段のフリップフロップ回路２２２−１に入力することで、乱数を発生している。
【００６１】
図１３（ａ）には初期値（１，０，０，０，０，０，０，０）を設定した場合の乱数が発生する模様を示す。期間Ｔ１では初段のフリップフロップ２２２−１には値“１”が保持され、基本クロックに同期してフリップフロップ２２２−１に保持された値“１”は次段のフリップフロップに転送される。なお、フリップフロップ間の転送に用いられる基本クロックは、表示データを転送するクロックを用いることも可能である。
【００６２】
期間Ｔ６では、５段目のフリップフロップ２２２−５に値“１”が保持されると、最終段のフリップフロップ２２２−８が保持する値“０”との間で排他的論理和が演算され、演算結果“１”が初段のフリップフロップ２２２−１に保持される。以下同様に基本クロックに同期してフリップフロップ２２２間を値が転送される。
【００６３】
ｍ段のシフトレジスタ２２０を用いて乱数発生回路２００を形成すると、（２のｍ乗−１）の周期で乱数を発生することが可能である。
【００６４】
図１２（ｂ）は初段のフリップフロップ２２２−１と２段目のフリップフロップ２２２−２との排他的論理和の演算結果と、最終段のフリップフリップ２２２−８と最終段の１つ手前のフリップフロップ２２２−７との間での排他的論理和の演算結果との間で更に排他的論理和を演算した結果を初段に入力するシフトレジスタ回路２２０を示す。
【００６５】
次に図１３を用いて初期値について説明する。図１３（ａ）と図１３（ｂ）とは同じシフトレジスタ２２０の発生する乱数のパターンを示す。図１３（ａ）では初期値（１，０，０，０，０，０，０，０）による乱数のパターンを示しており、図１３（ｂ）では初期値（０，１，０，１，０，１，０，０）による乱数のパターンを示している。
【００６６】
図１３（ａ）と図3（ｂ）とから明らかなように、同じシフトレジスタ回路２２０でも、初期値が異なると乱数のパターンが異なっている。図９に示す乱数発生回路２００では、異なる初期値を設定した複数のシフトレジスタ回路２２０を用いて乱数を発生させており、乱数発生回路２００から発生する乱数のランダム性が向上している。また、段数の異なるシフトレジスタ回路を複数混在させることにより，生成される乱数の周期を長くすることができる。
【００６７】
一方、図１２（ｂ）のシフトレジスタ回路において異なるタップ列（排他的論理和演算を行うフリップフロップの組み合わせ）のシフトレジスタ回路を複数混在させることにより、同一初期値でもランダム性を高くすることができる。
【００６８】
次に図１４、図１５を用いて複数のシフトレジスタ回路２２０を用いて乱数発生回路２００を形成した場合の問題点とその解決方法を説明する。
【００６９】
図１４では、シフトレジスタ回路２２０の出力を一旦第１のラッチ回路２３１で保持し、その後、第２のラッチ回路２３２にデータを保持し、第２のラッチ回路２３２からシフトレジスタ回路２２０の基本クロックの８倍の周波数で読み出しシリアル出力回路２３３からシリアル信号として出力している。
【００７０】
図１５（ａ）（ｂ）に示すように、第２のラッチ回路２３２に保持されたデータＤ１からＤ８は、図１５（ｃ）に示すように８倍の周波数となり、シリアル出力回路２３３から出力される。例えば、シフトレジスタ回路２２０の転送クロックが表示データを転送するクロックに同期する場合でも、シリアル出力回路２３３からは、表示データ用転送クロックの８倍の周波数で信号を出力することが可能となる。
【００７１】
ｎ個のシフトレジスタ回路２２０を用いて乱数を発生させる場合では、ランダム性は向上するが、ｎ個の異なる乱数が発生することとなる。この場合、実際に乱数を利用する数以上の乱数が発生しており、利用数以上は無駄となってしまう。
【００７２】
そのため、出力回路２３０を設けてｎ倍の周波数のシリアル信号として出力することで、出力した乱数を無駄なく利用することが可能となる。
【００７３】
次に図１６に８個のシフトレジスタ回路２２０を１個の出力回路２３０に入力させる回路を４個並列に並べた乱数発生回路２００を示す。図１６に示す乱数発生回路２００ではランダム性を向上させ、さらに複数の乱数を得ることが可能となっている。
【００７４】
次に図１７（ａ）に出力回路２３０の出力波形を示す。例えば出力回路２３０から期間Ｐ１にロウレベルの信号が出力し、期間Ｐ２にハイレベルの信号が出力し、期間Ｐ３にロウレベルの信号が出力するような、電圧変化が連続する場合について検討する。
【００７５】
期間Ｐ１と期間Ｐ２の境目では、急激に電圧が上昇するため電波ノイズとして図１７（ｂ）に示すような波形の電波が発生する。逆に期間Ｐ２と期間Ｐ３との境界でも急激に電圧が減少することで電波が発生する。
【００７６】
また、出力回路２３０と同じように、前述した画像集積回路４５１と制御回路３との間で転送されるデジタル信号４４６によっても電波が発生する。図１８にデジタル信号４４６等によって液晶表示装置１００から発生する電波６１０の周波数Ｆと強度Ｐとの測定結果の１例を示す。図中符号Ｌ１は液晶表示装置１００から発生する電波６１０の平均的強度を示している。
【００７７】
デジタル信号４４６の基本周波数６２０だけではなく、周波数全般にわたってノイズが発生していることがわかる。液晶表示装置１００では、一般にデジタル信号４４６は表示データで、基本周波数６２０は表示データの転送クロックの周波数であるため、ＥＭＩ対策を考慮する必要が生じる。
【００７８】
図１９に出力回路２３０に伝送配線２０１を設けた場合の発生電波６３０の様子を示す。乱数発生回路２００による発生電波６３０はＥＭＩの制限電波強度６４０よりも大きく、ノイズとして問題となるレベルとなっている。
【００７９】
図２０ではシールド等を設けることで、液晶表示装置１００から発生する電波６１０を低減し、平均的強度Ｌ２と小さくしている。さらに乱数発生回路２００による発生電波６３０もＥＭＩの制限電波強度６４０以下となっている。
【００８０】
さらに、乱数発生回路２００による発生電波６３０は液晶表示装置１００から発生する電波６１０を全周波数帯域にわたって覆うことが可能で、液晶表示装置１００から発生する電波６１０が外部に出ることを防止することが可能である。
【００８１】
乱数発生回路２００による発生電波６３０が全周波数帯域にわたることが可能な理由は、乱数発生回路２００のランダム性が高いことと、デジタル信号４４６の基本周波数６２０でシフトレジスタ回路２２０を転送したとしても、シフトレジスタ回路２２０をＮ個設けて出力回路２３０でＮ倍の周波数として出力することで、基本周波数６２０のＮ倍の周波数領域の乱数が発生可能なことによる。
【００８２】
すなわち、基本波でランダム系列を発生させることでランダム系列周期の逆数周波数から基本周波数まで帯域をカバーする。さらにランダム系列を基本周波数のＮ倍の周波数で出力することで、カバーする帯域をＮ倍に拡大することが可能になる。
【００８３】
次に図２１に制御回路３にシフトレジスタ回路２２０を設け、出力回路２３０を制御回路３外に設けた場合の端子配置を示す。符号４５１、４５２はシフトレジスタ回路２２０と接続した端子の配置位置を示している。端子位置４５２に配置された端子は出力回路２３０と接続しており、出力回路２３０に入力された信号は出力回路２３０から伝送配線２０１に出力される。
【００８４】
伝送配線２０１はアンテナの役割をはたし、伝送配線２０１の形状や配置により乱数発生回路２００による発生電波６３０の強度を制御することが可能である。なお、強度を弱める場合にはアッテネータ等を伝送配線２０１に接続することが可能である。
【００８５】
端子位置４５１の端子はシフトレジスタ回路２２０の出力を直接取り出しており、出力回路２３０で周波数を増加させる前の出力が伝送配線２０１に伝達される。周波数を増加させる前の出力を伝送配線２０１に伝達することで、低周波数側に広く電波を出力することが可能である。すなわち、基本周波数で振幅する信号も伝送配線２０１に出力可能である。
【００８６】
また、符号２０２は外部接続用のコネクタで伝送配線２０１を外部に設けた場合の接続に使用される。符号４５４に示す端子は例えば初期値を格納しておく外部記憶素子５１０との接続に用いられる。
【００８７】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００８８】
【図１】本発明の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の液晶表示装置が適用される端末装置の概略構成を示すブロック図である。
【図３】本発明の液晶表示装置が適用される端末装置の表示・入力部の概略外形を示す正面図である。
【図４】本発明の液晶表示装置が適用される端末装置の概略実装構成を示すブロック図である。
【図５】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図６】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図７】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図８】本発明の液晶表示装置が適用される端末装置の信号の伝送経路を示すブロック図である。
【図９】本発明の液晶表示装置に用いられる乱数発生回路を示すブロック図である。
【図１０】本発明の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１１】本発明の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１２】本発明の液晶表示装置に用いられる乱数発生回路を示す概略回路図である。
【図１３】本発明の液晶表示装置に用いられる乱数発生回路の出力波形を示すタイムチャートである。
【図１４】本発明の液晶表示装置に用いられる乱数発生回路の出力回路を示す概略回路図である。
【図１５】本発明の液晶表示装置に用いられる乱数発生回路の出力回路の出力波形を説明するタイムチャートである。
【図１６】本発明の液晶表示装置に用いられる乱数発生回路を示す概略ブロック図である。
【図１７】本発明の液晶表示装置に用いられる乱数発生回路の出力電波を示す波形図である。
【図１８】本発明の液晶表示装置から発生する電波の周波数と強度との関係を示す周波数特性図である。
【図１９】本発明の液晶表示装置から発生する対策前の電波の周波数と強度との関係を示す周波数特性図である。
【図２０】本発明の液晶表示装置から発生する電波の周波数と強度との関係を示す周波数特性図である。
【図２１】本発明の液晶表示装置の制御回路の端子配置を示す概略外形図である。
【符号の説明】
【００８９】
１…液晶表示パネル、２…ＴＦＴ基板、３…制御回路、５…駆動回路、６…駆動回路、８…画素部、９…表示領域、１０…薄膜トランジスタ、１１…画素電極、１５…対向電極、２１…走査信号線、２２…映像信号線、２５…対抗電極信号線、３１…走査信号線側回路基板、３２…映像信号線側回路基板、３３…制御回路基板、４１…電源回路、２００…乱数発生回路、２１０…レジスタ、２２０…シフトレジスタ、２２１…帰還経路、２２２…フリップフロップ、２２３…排他的論理和回路、２２４…初期値転送配線、２２５…初期値転送制御信号線、２２６…ＡＮＤ回路、２２７…判定回路、２３０…出力回路、２３１…第１ラッチ回路、２３２…第２ラッチ回路、２３３…シリアル出力回路、３００…表示・入力部、４００…端末装置、２３１…第１ラッチ回路、４２０…タッチセンサパネル、４２１…入力装置制御回路、４３０…ＣＰＵ、４３１…主基板、４３２…入出力用基板、４３３…ケーブル、４３４…ケーブル、４３５…データバス、４３６…電源線、４３７…電源回路、４４１…外部通信回路、４４２…通信回線、４４５…表示データ規格信号、４４６…ＣＭＯＳレベル信号、４４７…低電圧差動信号。
【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路とを備え、
前記制御回路には、乱数発生回路が設けられ、
前記乱数発生回路が発生したパルス信号の周波数をｎ倍化して出力する、出力回路を設けたことを特徴とする表示装置。
【請求項２】
前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの転送クロックに同期することを特徴とする請求項１に記載の表示装置。
【請求項５】
表示パネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路と、
前記制御回路に設けられた乱数発生回路と、
乱数発生回路の初期値を格納するメモリ素子と、
前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備えたことを特徴とする表示装置。
【請求項６】
前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項５に記載の表示装置。
【請求項７】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項５に記載の表示装置。
【請求項８】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有し、前記メモリ素子から初期値が前記レジスタに転送されることを特徴とする請求項５に記載の表示装置。
【請求項９】
前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの転送クロックに同期することを特徴とする請求項５に記載の表示装置。
【請求項１０】
表示パネルと、
該表示パネルに平面的に重ねられたタッチパネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路と、
前記制御回路に設けられた乱数発生回路と、
前記乱数発生回路の初期値を格納するメモリ素子と、
前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備え、
前記ノイズ発生回路は、前記乱数発生回路の発生した信号の周波数を変化させることを特徴とする表示装置。
【請求項１１】
前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項１０に記載の表示装置。
【請求項１３】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有し、前記メモリ素子から初期値が前記レジスタに転送されることを特徴とする請求項１０に記載の表示装置。
【請求項１４】
前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの転送クロックに同期することを特徴とする請求項１０に記載の表示装置。
【請求項１】
表示パネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路とを備え、
前記制御回路には、乱数発生回路が設けられ、
前記乱数発生回路が発生したパルス信号の周波数をｎ倍化して出力する、出力回路を設けたことを特徴とする表示装置。
【請求項２】
前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの転送クロックに同期することを特徴とする請求項１に記載の表示装置。
【請求項５】
表示パネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路と、
前記制御回路に設けられた乱数発生回路と、
乱数発生回路の初期値を格納するメモリ素子と、
前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備えたことを特徴とする表示装置。
【請求項６】
前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項５に記載の表示装置。
【請求項７】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項５に記載の表示装置。
【請求項８】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有し、前記メモリ素子から初期値が前記レジスタに転送されることを特徴とする請求項５に記載の表示装置。
【請求項９】
前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの転送クロックに同期することを特徴とする請求項５に記載の表示装置。
【請求項１０】
表示パネルと、
該表示パネルに平面的に重ねられたタッチパネルと、
前記表示パネルの各画素を駆動する駆動回路と、
前記駆動回路に表示データを出力する制御回路と、
前記制御回路に設けられた乱数発生回路と、
前記乱数発生回路の初期値を格納するメモリ素子と、
前記乱数発生回路が発生した信号が入力するノイズ発生回路とを備え、
前記ノイズ発生回路は、前記乱数発生回路の発生した信号の周波数を変化させることを特徴とする表示装置。
【請求項１１】
前記乱数発生回路はｎ個のシフトレジスタを有することを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有することを特徴とする請求項１０に記載の表示装置。
【請求項１３】
前記乱数発生回路はｎ個の初期値を格納するレジスタを有し、前記メモリ素子から初期値が前記レジスタに転送されることを特徴とする請求項１０に記載の表示装置。
【請求項１４】
前記乱数発生回路はｎ個のシフトレジスタを有し、該シフトレジスタは前記表示データの転送クロックに同期することを特徴とする請求項１０に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００９−１５１５８７（Ｐ２００９−１５１５８７Ａ）
【公開日】平成２１年７月９日（２００９．７．９）
【国際特許分類】
【出願番号】特願２００７−３２９５０１（Ｐ２００７−３２９５０１）
【出願日】平成１９年１２月２１日（２００７．１２．２１）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２１年７月９日（２００９．７．９）
【国際特許分類】
【出願日】平成１９年１２月２１日（２００７．１２．２１）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]