計算機システム
【課題】 高密度実装するサーバモジュールのメモリ容量の増設を容易にする。
【解決方法】 メモリ容量を追加するためのメモリ増設モジュールをサーバシステムに備えることにより、サーバブレードのＣＰＵには通常のメモリと認識可能な外部メモリの増設手段を持ち、複数のサーバブレードで１つのモジュールを共有することにより、複数のサーバブレードのメモリ容量を増設が可能なサーバシステム。
【解決方法】 メモリ容量を追加するためのメモリ増設モジュールをサーバシステムに備えることにより、サーバブレードのＣＰＵには通常のメモリと認識可能な外部メモリの増設手段を持ち、複数のサーバブレードで１つのモジュールを共有することにより、複数のサーバブレードのメモリ容量を増設が可能なサーバシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブレードサーバシステムに組み込まれた各サーバモジュールのメモリの増設を実現する計算機システムに関する。
【背景技術】
【０００２】
サーバモジュールとは、プロセッサ、メモリ、Ｉ／Ｏ等を一つのマザーボード上に高密度実装したものである。また、ブレードサーバシステムとは複数のサーバモジュールを１つのシャーシ内に格納し、電源、ファン、ケーブルなどを共有することで、ＰＣサーバとしての基本機能はそのままにして省スペース化を実現し、導入及び管理のトータルコストの削減を実現するものである。また、それぞれのサーバモジュールはサーバモジュール毎に、異なるＯＳやアプリケーションを動作させることが可能である。サーバモジュールの処理能力が上がるにつれ、仮想化やマルチタスクOSにより1台のサーバモジュールで稼働できるアプリケーションョン数が増加しており、求められるメモリ容量が増加している。
【０００３】
更に、求められるアプリケーションによって必要なメモリ容量は異なるため、必要に応じてメモリを増設しながら、機能の向上を図っていくことも要求されている。従来のメモリ増設方法は、サーバモジュール上に複数搭載されているメモリスロットに、メモリを搭載する方法である。また、特許文献１では、マザーボードのメモリコネクタ部が従来のスロットの挿入口と９０度回転しているため、マザーボードに対して平行にメモリを搭載する方式を提案している。また、この構造により特許文献１のスロットは、マザーボードに対して垂直にメモリスロットが積載可能であり、メモリコネクタの占める面積を変更せずにメモリコネクタ１個分の面積でメモリの増設が可能としている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開 ２００１−１３５３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年はデータ量が加速度的に増加しており、膨大な情報を管理するためにデータセンターは多くのサーバシステムを設置しなければならない。このため、施設のスペースを有効に活用するために、サーバモジュールには省スペースが強く求められるようになっている。省スペース化のためにサーバモジュールを高密度実装しようとすると、マザーボード上にメモリスロットを設置できるスペースが、制限されてしまうことになる。そのため、複数のメモリコネクタをサーバモジュールに実装することが難しくなってきており、従来のメモリ増設方法では、メモリ容量の増加が困難となっている。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る計算機システムは、演算部、第一の記憶部、および第一の記憶制御部とを有する複数の計算機モジュールと、第二の記憶部および第二の記憶制御部を有する記憶モジュールと、前記計算機モジュールと前記複数の記憶モジュールとを接続を切り替える切替部とを備え、前記計算機モジュールは、前記切替部を介して第二の記憶部を記憶領域として用いることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、サーバモジュールに搭載されているメモリスロット数に制限されずにメモリ容量を増設できる。
【図面の簡単な説明】
【０００８】
【図１】ブレードサーバシステムの全体構成を示す概略図である。
【図２】メモリ増設システムを示す概略図である。
【図３】メモリ増設モジュールのメモリ容量を割当てる手順を示したフローチャートである。
【図４】メモリモージュールの管理テーブルの図である。
【図５】ＣＰＵがメモリにアクセスする動作手順を示したフローチャート
【発明を実施するための形態】
【０００９】
以下、図面を参考にして本発明の実施形態を説明する。
【００１０】
図１は、ブレードサーバシステムの全体構成を示す概略図である。
【００１１】
サーバモジュールは、１つのシャーシ１００内に複数のサーバモジュール（＃０）１０１〜サーバモジュール（＃N）１０３が搭載され、サーバモジュール（＃０）１０１〜サーバモジュール（＃N）１０３はバックプレーンボード１０４へＰＣＩｅ（Ａ）１０５により接続され、バックプレーン１０４からＰＣＩｅ（Ａ）１０５によりＰＣＩｅスイッチ１０６へ接続されている。
【００１２】
ＰＣＩｅスイッチ１０６は、バックプレーン１０４に接続され、バックプレーン１０４からＰＣＩｅ（Ｂ）１０７によりメモリ増設モジュール１０８に接続される。
【００１３】
図２は、サーバモジュール、ＰＣＩｅスイッチ１０６、及びメモリ増設システム１０８を示す概略図である。
【００１４】
サーバモジュール（＃０）１０１内のＣＰＵ２０１は、ノースブリッジ２０２と接続されている。ノースブリッジ２０２内にあるメモリコントローラ（Ａ）２０３は、メモリ２０４と接続されている。ノースブリッジ２０２は、ＰＣＩｅ（Ａ）１０５により、ＰＣＩeスイッチ１０６に接続されている。
【００１５】
ＰＣＩｅスイッチ１０６は、ＰＣＩe（Ｂ）１０７により、メモリ増設モジュール１０８と接続されている。
【００１６】
メモリ増設システム１０８は、メモリ２０７と、メモリ２０７に接続されているメモリコントローラ（Ｂ）２０５とを有する。メモリ２０７としては、例えばフラッシュメモリ、ＨＤＤ、ブレードサーバ等の記憶領域を確保できるデバイスであれば何れも使用できる。)メモリコントローラ（Ｂ）２０５は、内部に管理テーブル２０６を備えている。
【００１７】
また、ＰＣＩｅスイッチ１０６は、サーバモジュール（＃０）１０１〜サーバモジュール（＃Ｎ）１０３とＰＣＩｅ１０５と接続されているＰＣＩｅポート（＃０）２０８〜ＰＣＩｅポート（＃Ｎ）２１０と、メモリ増設モジュール１０８と接続しているＰＣＩｅポート２１１と、ＰＣＩｅポート２０８〜２１０の内何れか一つとＰＣＩｅポート２１１とを接続するスイッチ機能２１２と、PCIeスイッチ機能２１２を制御するアクセス制御ブロック２１５とを備えている。
【００１８】
次に、OS起動時におけるメモリ増設モジュール内のメモリ容量を各サーバモジュールへ割当てる方法を説明する。
【００１９】
図３は、メモリ増設モジュール１０８内のメモリ容量の割当てる手順を示したフローチャートである。
【００２０】
例えば、サーバモジュール（＃０）１０１がホットアドメモリ機能を備えたOS213を起動させたとき、サーバモジュール（＃０）１０１に接続されているＰＣＩe（Ａ）１０５を通して、ＰＣＩｅスイッチ１０６を認識する＜ステップ３０１＞。
【００２１】
このとき、ＰＣＩｅスイッチ１０６は、ＰＣＩｅポート（＃０）２０８とＰＣＩｅポート２１１をスイッチ機能２１２により接続し、アクセスしたサーバモジュール（＃０）１０１に接続されているＰＣＩｅ（Ａ）１０５と、メモリ増設モジュール１０８に接続されているＰＣＩｅ（Ｂ）１０７とを、接続する＜ステップ３０２＞。
【００２２】
接続後、OS２１３が、メモリ増設モジュール１０８を認識する＜ステップ３０３＞。
【００２３】
このときOS２１３メモリ増設モジュール１０８内のメモリ２０７をOSにメモリと認識させるドライバー２１４を動作させ、メモリ増設モジュール１０８内のメモリ２０７をメインメモリと認識する＜ステップ３０４＞。
【００２４】
このとき、ドライバーは、メモリ増設モジュール１０８内の管理テーブル２０６を基に割当てられたアドレス内に、サーバモジュール（＃０）のCPUがメモリ増設モジュール１０８内のメモリ２０７へアクセスするように、メモリコントローラB２０５を設定する＜ステップ３０５＞。
【００２５】
図４に示される増設メモリ容量４０１が管理テーブル２０６に設定されているとき、メモリ２０７内のアドレスにCPUがアクセスするように、ドライバー２１４がメモリコントローラB２０５を設定する＜ステップ３０６＞。
【００２６】
しかし、増設メモリ容量４０１が管理テーブル２０６に設定されていないとき、ＣＰＵがサーバモジュール内のメモリにのみアクセスするように、設定される＜ステップ３０７＞。
【００２７】
図４は、メモリコントローラ（Ｂ）２０５内の管理テーブル２０６である。
【００２８】
管理テーブル２０６には、ユーザにより各サーバモジュールに割当てるメモリアドレス領域４０２が設定されている。例えばサーバモジュール（＃０）１０１には、図４の増設メモリ容量４０１に割当てられる増設メモリ容量４０１が設定されており、サーバモジュールがメモリ増設モジュール２０１へアクセスしたとき、増設メモリ容量に相当する増設メモリアドレス領域４０２がサーバモジュール（＃０）１０１に割当てられる。サーバモジュール（＃０）１０１は、サーバモジュール内部のメモリ２０４と、メモリ増設モジュール１０８内のメモリ２０７に割当てられたアドレス０．．．０ｈ〜Ｘ．．．hとの両方に、アクセスできる。しかし、サーバモジュール（＃Ｎ）は、増設メモリ容量が０ＧＢのため、増設メモリの増設メモリアドレス領域４０２をサーバモジュール（＃Ｎ）１０３に割当てられない。そのため、サーバモジュール（＃Ｎ）は、メモリ増設モジュール１０８のメモリ２０７には、アクセスできない。このときＣＰＵのアクセスは、サーバモジュール内部のメモリへのみ、アクセスするように設定される。
【００２９】
次に、サーバモジュールのＣＰＵがメモリにアクセスする動作手順を示したフローチャートを図５に示す。
【００３０】
例えば、サーバモジュール（＃０）は増設メモリ容量４０１が０より多いため、サーバモジュール（＃０）内のメモリ２０４へのアクセスとメモリ増設モジュール１０８内のメモリ２０７へのアクセスによりアクセスの手順が異なる＜ステップ５０１＞。
【００３１】
サーバモジュール（＃０）１０１が内部のメモリ２０４にアクセスするときは、メモリ２０４へ通常のアクセスをする＜ステップ５０２＞。
【００３２】
一方、メモリ増設モジュール１０８内部のメモリ２０７へのアクセスするときは、アクセスをＰＣＩｅのプロトコルに従事したI/Ｏアクセスへと変換し、ＰＣＩｅ（Ａ）１０５を通じてＰＣＩｅスイッチ１０６へアクセスする＜ステップ５０３＞。
【００３３】
このときＰＣＩｅスイッチ１０６内のアクセス制御ブロック２１５は、ＰＣＩｅスイッチ（１０６）に、サーバモジュール（＃１）１０２〜サーバモジュール（＃Ｎ）１０３がアクセスしていないことを確認する〈スッテプ５０４〉。
【００３４】
他のサーバモジュールがアクセスしている時は、先にアクセスしたサーバモジュールの処理が終了するまでサーバモジュール１０１のアクセスを待機させる＜ステップ５０５＞。
【００３５】
他のサーバモジュールがアクセスしていない時は、ＰＣＩｅ（Ｂ）１０７を通じてメモリ増設モジュール１０８内のメモリコントローラ（Ｂ）２０５へアクセスされる。メモリコントローラ（Ｂ）２０５は管理テーブル２０６を基に、メモリ増設モジュール１０８内の管理テーブル２０６で増設されたメモリ領域にアクセスする＜ステップ５０７＞。
【００３６】
すなわち、本発明を適用した計算機システムでは、メモリが複数枚実装されたメモリ容量を増設するための専用のメモリ増設モジュールをシャーシ内部に搭載し、同一シャーシに搭載されているメモリホットアド機能を備えたＯＳを用いてサーバモジュールにメモリ増設モジュールのメモリ領域をメインメモリとして認識させる。更に、シャーシ内に搭載された複数のサーバモジュールで１つのメモリ増設モジュールを共有することにより複数のサーバモジュールのメモリ容量増設が可能となる。また、本発明においてサーバモジュールとメモリ増設モジュールとの伝送路においては汎用的なＰＣＩｅインターフェースを用いる。
【００３７】
上記の方法によりサーバモジュール（＃０）１０１がメモリ増設モジュール１０７のメモリ２０７を使用することができ、更に、シャーシ内部に搭載された全てのサーバモジュールがメモリ増設モジュール２０７を共有して使用することが可能となる。
【００３８】
また、シャーシに挿入されている全てのサーバモジュールがメモリ増設モジュール内のメモリを共有することにより、１台のメモリ増設モジュールにより全てのサーバモジュールのメモリ容量増設が可能となる。
【符号の説明】
【００３９】
１００ シャーシ、１０１ サーバモジュール（＃０）、１０２ サーバモジュール（＃１）、１０３ サーバモジュール（＃Ｎ）、１０４ バックプレーンボード、１０５ ＰＣＩｅ（Ａ）、１０６ ＰＣＩｅスイッチ、１０７ ＰＣＩｅ（Ｂ）、１０８ メモリ増設モジュール、２０１ ＣＰＵ、２０２ ノースブリッジ、２０３ メモリコントローラ（Ａ）、２０４ メモリ、２０５ メモリコントローラ（Ｂ）、２０６ 管理テーブル、２０７ メモリ、２０８ ＰＣＩｅポート（＃０）、２０９ ＰＣＩｅポート（＃１）、２１０ ＰＣＩｅポート（＃Ｎ）、２１１ ＰＣＩｅポート、２１２ スイッチ機能、２１３ ＯＳ、２１４ ドライバー、２１５ アクセス識別コントローラ、４０１ 増設メモリ容量、４０２ 増設メモリアドレス
【技術分野】
【０００１】
本発明は、ブレードサーバシステムに組み込まれた各サーバモジュールのメモリの増設を実現する計算機システムに関する。
【背景技術】
【０００２】
サーバモジュールとは、プロセッサ、メモリ、Ｉ／Ｏ等を一つのマザーボード上に高密度実装したものである。また、ブレードサーバシステムとは複数のサーバモジュールを１つのシャーシ内に格納し、電源、ファン、ケーブルなどを共有することで、ＰＣサーバとしての基本機能はそのままにして省スペース化を実現し、導入及び管理のトータルコストの削減を実現するものである。また、それぞれのサーバモジュールはサーバモジュール毎に、異なるＯＳやアプリケーションを動作させることが可能である。サーバモジュールの処理能力が上がるにつれ、仮想化やマルチタスクOSにより1台のサーバモジュールで稼働できるアプリケーションョン数が増加しており、求められるメモリ容量が増加している。
【０００３】
更に、求められるアプリケーションによって必要なメモリ容量は異なるため、必要に応じてメモリを増設しながら、機能の向上を図っていくことも要求されている。従来のメモリ増設方法は、サーバモジュール上に複数搭載されているメモリスロットに、メモリを搭載する方法である。また、特許文献１では、マザーボードのメモリコネクタ部が従来のスロットの挿入口と９０度回転しているため、マザーボードに対して平行にメモリを搭載する方式を提案している。また、この構造により特許文献１のスロットは、マザーボードに対して垂直にメモリスロットが積載可能であり、メモリコネクタの占める面積を変更せずにメモリコネクタ１個分の面積でメモリの増設が可能としている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開 ２００１−１３５３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年はデータ量が加速度的に増加しており、膨大な情報を管理するためにデータセンターは多くのサーバシステムを設置しなければならない。このため、施設のスペースを有効に活用するために、サーバモジュールには省スペースが強く求められるようになっている。省スペース化のためにサーバモジュールを高密度実装しようとすると、マザーボード上にメモリスロットを設置できるスペースが、制限されてしまうことになる。そのため、複数のメモリコネクタをサーバモジュールに実装することが難しくなってきており、従来のメモリ増設方法では、メモリ容量の増加が困難となっている。
【課題を解決するための手段】
【０００６】
上述の課題を解決するために、本発明に係る計算機システムは、演算部、第一の記憶部、および第一の記憶制御部とを有する複数の計算機モジュールと、第二の記憶部および第二の記憶制御部を有する記憶モジュールと、前記計算機モジュールと前記複数の記憶モジュールとを接続を切り替える切替部とを備え、前記計算機モジュールは、前記切替部を介して第二の記憶部を記憶領域として用いることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、サーバモジュールに搭載されているメモリスロット数に制限されずにメモリ容量を増設できる。
【図面の簡単な説明】
【０００８】
【図１】ブレードサーバシステムの全体構成を示す概略図である。
【図２】メモリ増設システムを示す概略図である。
【図３】メモリ増設モジュールのメモリ容量を割当てる手順を示したフローチャートである。
【図４】メモリモージュールの管理テーブルの図である。
【図５】ＣＰＵがメモリにアクセスする動作手順を示したフローチャート
【発明を実施するための形態】
【０００９】
以下、図面を参考にして本発明の実施形態を説明する。
【００１０】
図１は、ブレードサーバシステムの全体構成を示す概略図である。
【００１１】
サーバモジュールは、１つのシャーシ１００内に複数のサーバモジュール（＃０）１０１〜サーバモジュール（＃N）１０３が搭載され、サーバモジュール（＃０）１０１〜サーバモジュール（＃N）１０３はバックプレーンボード１０４へＰＣＩｅ（Ａ）１０５により接続され、バックプレーン１０４からＰＣＩｅ（Ａ）１０５によりＰＣＩｅスイッチ１０６へ接続されている。
【００１２】
ＰＣＩｅスイッチ１０６は、バックプレーン１０４に接続され、バックプレーン１０４からＰＣＩｅ（Ｂ）１０７によりメモリ増設モジュール１０８に接続される。
【００１３】
図２は、サーバモジュール、ＰＣＩｅスイッチ１０６、及びメモリ増設システム１０８を示す概略図である。
【００１４】
サーバモジュール（＃０）１０１内のＣＰＵ２０１は、ノースブリッジ２０２と接続されている。ノースブリッジ２０２内にあるメモリコントローラ（Ａ）２０３は、メモリ２０４と接続されている。ノースブリッジ２０２は、ＰＣＩｅ（Ａ）１０５により、ＰＣＩeスイッチ１０６に接続されている。
【００１５】
ＰＣＩｅスイッチ１０６は、ＰＣＩe（Ｂ）１０７により、メモリ増設モジュール１０８と接続されている。
【００１６】
メモリ増設システム１０８は、メモリ２０７と、メモリ２０７に接続されているメモリコントローラ（Ｂ）２０５とを有する。メモリ２０７としては、例えばフラッシュメモリ、ＨＤＤ、ブレードサーバ等の記憶領域を確保できるデバイスであれば何れも使用できる。)メモリコントローラ（Ｂ）２０５は、内部に管理テーブル２０６を備えている。
【００１７】
また、ＰＣＩｅスイッチ１０６は、サーバモジュール（＃０）１０１〜サーバモジュール（＃Ｎ）１０３とＰＣＩｅ１０５と接続されているＰＣＩｅポート（＃０）２０８〜ＰＣＩｅポート（＃Ｎ）２１０と、メモリ増設モジュール１０８と接続しているＰＣＩｅポート２１１と、ＰＣＩｅポート２０８〜２１０の内何れか一つとＰＣＩｅポート２１１とを接続するスイッチ機能２１２と、PCIeスイッチ機能２１２を制御するアクセス制御ブロック２１５とを備えている。
【００１８】
次に、OS起動時におけるメモリ増設モジュール内のメモリ容量を各サーバモジュールへ割当てる方法を説明する。
【００１９】
図３は、メモリ増設モジュール１０８内のメモリ容量の割当てる手順を示したフローチャートである。
【００２０】
例えば、サーバモジュール（＃０）１０１がホットアドメモリ機能を備えたOS213を起動させたとき、サーバモジュール（＃０）１０１に接続されているＰＣＩe（Ａ）１０５を通して、ＰＣＩｅスイッチ１０６を認識する＜ステップ３０１＞。
【００２１】
このとき、ＰＣＩｅスイッチ１０６は、ＰＣＩｅポート（＃０）２０８とＰＣＩｅポート２１１をスイッチ機能２１２により接続し、アクセスしたサーバモジュール（＃０）１０１に接続されているＰＣＩｅ（Ａ）１０５と、メモリ増設モジュール１０８に接続されているＰＣＩｅ（Ｂ）１０７とを、接続する＜ステップ３０２＞。
【００２２】
接続後、OS２１３が、メモリ増設モジュール１０８を認識する＜ステップ３０３＞。
【００２３】
このときOS２１３メモリ増設モジュール１０８内のメモリ２０７をOSにメモリと認識させるドライバー２１４を動作させ、メモリ増設モジュール１０８内のメモリ２０７をメインメモリと認識する＜ステップ３０４＞。
【００２４】
このとき、ドライバーは、メモリ増設モジュール１０８内の管理テーブル２０６を基に割当てられたアドレス内に、サーバモジュール（＃０）のCPUがメモリ増設モジュール１０８内のメモリ２０７へアクセスするように、メモリコントローラB２０５を設定する＜ステップ３０５＞。
【００２５】
図４に示される増設メモリ容量４０１が管理テーブル２０６に設定されているとき、メモリ２０７内のアドレスにCPUがアクセスするように、ドライバー２１４がメモリコントローラB２０５を設定する＜ステップ３０６＞。
【００２６】
しかし、増設メモリ容量４０１が管理テーブル２０６に設定されていないとき、ＣＰＵがサーバモジュール内のメモリにのみアクセスするように、設定される＜ステップ３０７＞。
【００２７】
図４は、メモリコントローラ（Ｂ）２０５内の管理テーブル２０６である。
【００２８】
管理テーブル２０６には、ユーザにより各サーバモジュールに割当てるメモリアドレス領域４０２が設定されている。例えばサーバモジュール（＃０）１０１には、図４の増設メモリ容量４０１に割当てられる増設メモリ容量４０１が設定されており、サーバモジュールがメモリ増設モジュール２０１へアクセスしたとき、増設メモリ容量に相当する増設メモリアドレス領域４０２がサーバモジュール（＃０）１０１に割当てられる。サーバモジュール（＃０）１０１は、サーバモジュール内部のメモリ２０４と、メモリ増設モジュール１０８内のメモリ２０７に割当てられたアドレス０．．．０ｈ〜Ｘ．．．hとの両方に、アクセスできる。しかし、サーバモジュール（＃Ｎ）は、増設メモリ容量が０ＧＢのため、増設メモリの増設メモリアドレス領域４０２をサーバモジュール（＃Ｎ）１０３に割当てられない。そのため、サーバモジュール（＃Ｎ）は、メモリ増設モジュール１０８のメモリ２０７には、アクセスできない。このときＣＰＵのアクセスは、サーバモジュール内部のメモリへのみ、アクセスするように設定される。
【００２９】
次に、サーバモジュールのＣＰＵがメモリにアクセスする動作手順を示したフローチャートを図５に示す。
【００３０】
例えば、サーバモジュール（＃０）は増設メモリ容量４０１が０より多いため、サーバモジュール（＃０）内のメモリ２０４へのアクセスとメモリ増設モジュール１０８内のメモリ２０７へのアクセスによりアクセスの手順が異なる＜ステップ５０１＞。
【００３１】
サーバモジュール（＃０）１０１が内部のメモリ２０４にアクセスするときは、メモリ２０４へ通常のアクセスをする＜ステップ５０２＞。
【００３２】
一方、メモリ増設モジュール１０８内部のメモリ２０７へのアクセスするときは、アクセスをＰＣＩｅのプロトコルに従事したI/Ｏアクセスへと変換し、ＰＣＩｅ（Ａ）１０５を通じてＰＣＩｅスイッチ１０６へアクセスする＜ステップ５０３＞。
【００３３】
このときＰＣＩｅスイッチ１０６内のアクセス制御ブロック２１５は、ＰＣＩｅスイッチ（１０６）に、サーバモジュール（＃１）１０２〜サーバモジュール（＃Ｎ）１０３がアクセスしていないことを確認する〈スッテプ５０４〉。
【００３４】
他のサーバモジュールがアクセスしている時は、先にアクセスしたサーバモジュールの処理が終了するまでサーバモジュール１０１のアクセスを待機させる＜ステップ５０５＞。
【００３５】
他のサーバモジュールがアクセスしていない時は、ＰＣＩｅ（Ｂ）１０７を通じてメモリ増設モジュール１０８内のメモリコントローラ（Ｂ）２０５へアクセスされる。メモリコントローラ（Ｂ）２０５は管理テーブル２０６を基に、メモリ増設モジュール１０８内の管理テーブル２０６で増設されたメモリ領域にアクセスする＜ステップ５０７＞。
【００３６】
すなわち、本発明を適用した計算機システムでは、メモリが複数枚実装されたメモリ容量を増設するための専用のメモリ増設モジュールをシャーシ内部に搭載し、同一シャーシに搭載されているメモリホットアド機能を備えたＯＳを用いてサーバモジュールにメモリ増設モジュールのメモリ領域をメインメモリとして認識させる。更に、シャーシ内に搭載された複数のサーバモジュールで１つのメモリ増設モジュールを共有することにより複数のサーバモジュールのメモリ容量増設が可能となる。また、本発明においてサーバモジュールとメモリ増設モジュールとの伝送路においては汎用的なＰＣＩｅインターフェースを用いる。
【００３７】
上記の方法によりサーバモジュール（＃０）１０１がメモリ増設モジュール１０７のメモリ２０７を使用することができ、更に、シャーシ内部に搭載された全てのサーバモジュールがメモリ増設モジュール２０７を共有して使用することが可能となる。
【００３８】
また、シャーシに挿入されている全てのサーバモジュールがメモリ増設モジュール内のメモリを共有することにより、１台のメモリ増設モジュールにより全てのサーバモジュールのメモリ容量増設が可能となる。
【符号の説明】
【００３９】
１００ シャーシ、１０１ サーバモジュール（＃０）、１０２ サーバモジュール（＃１）、１０３ サーバモジュール（＃Ｎ）、１０４ バックプレーンボード、１０５ ＰＣＩｅ（Ａ）、１０６ ＰＣＩｅスイッチ、１０７ ＰＣＩｅ（Ｂ）、１０８ メモリ増設モジュール、２０１ ＣＰＵ、２０２ ノースブリッジ、２０３ メモリコントローラ（Ａ）、２０４ メモリ、２０５ メモリコントローラ（Ｂ）、２０６ 管理テーブル、２０７ メモリ、２０８ ＰＣＩｅポート（＃０）、２０９ ＰＣＩｅポート（＃１）、２１０ ＰＣＩｅポート（＃Ｎ）、２１１ ＰＣＩｅポート、２１２ スイッチ機能、２１３ ＯＳ、２１４ ドライバー、２１５ アクセス識別コントローラ、４０１ 増設メモリ容量、４０２ 増設メモリアドレス
【特許請求の範囲】
【請求項１】
演算部、第一の記憶部および第一の記憶制御部を有する複数の計算機モジュールと、
第二の記憶部および第二の記憶制御部を有する記憶モジュールと、
前記計算機モジュールと前記複数の記憶モジュールとの接続を切り替える切替部とを備え、
前記計算機モジュールは、前記切替部を介して第二の記憶部を記憶領域として用いることを特徴とする計算機システム。
【請求項２】
第二の記憶制御部は、
前記計算機モジュールに割当てる第二の記憶部の記憶領域を管理する管理情報を有し、
前記管理情報に基づき、前記計算機モジュールの演算部と前記記憶モジュールの第二の記憶部とのアクセスを制御することを特徴とする請求項１記載の計算機システム。
【請求項３】
前記計算機モジュールは、ＯＳと、前記ＯＳに前記第二の記憶部を主となる記憶部と認識させるドライバとを有し、
前記ドライバは、前記管理情報で管理されている前記計算機モジュールに割当てる第二の記憶部の記憶領域に、前記演算部がアクセスするように前記第二の記憶制御部を設定することを特徴とする請求項２記載の計算機システム。
【請求項４】
前記管理情報に、前記計算機モジュールに割当てる第二の記憶部の記憶領域の容量が設定されている場合、前記計算機は第二の記憶部を主となる記憶部として認識し、
前記管理情報に、前記計算機モジュールに割当てる第二の記憶部の記憶領域の容量が設定されていない場合、前記第一の記憶部を主となる記憶部として認識することを特徴とする請求項２記載の計算機システム。
【請求項５】
前記切替部は、ある計算機モジュールと前記記憶モジュールとの接続を切り替えるに際し、他の計算機モジュールと前記記憶モジュールとの接続の有無を判定する判定部を有し、
前記判定部は、
他の計算機モジュールと前記記憶モジュールとの接続が無い場合、ある計算機モジュールと前記記憶モジュールとを接続し、
他の計算機モジュールと前記記憶モジュールとの接続がある場合、ある計算機モジュールと前記記憶モジュールとを接続を待機させること
を特徴とする請求項１記載の計算機システム。
【請求項６】
前記切替部は、ＰＣＩｅスイッチであることを特徴とする請求項１記載の計算機システム。
【請求項７】
前記サーバモジュールは、前記演算部、前記第一の記憶部および前記切替部と接続され、前記第一の制御部を有するノースブリッジを備えることを特徴とする請求項１記載の計算機システム。
【請求項１】
演算部、第一の記憶部および第一の記憶制御部を有する複数の計算機モジュールと、
第二の記憶部および第二の記憶制御部を有する記憶モジュールと、
前記計算機モジュールと前記複数の記憶モジュールとの接続を切り替える切替部とを備え、
前記計算機モジュールは、前記切替部を介して第二の記憶部を記憶領域として用いることを特徴とする計算機システム。
【請求項２】
第二の記憶制御部は、
前記計算機モジュールに割当てる第二の記憶部の記憶領域を管理する管理情報を有し、
前記管理情報に基づき、前記計算機モジュールの演算部と前記記憶モジュールの第二の記憶部とのアクセスを制御することを特徴とする請求項１記載の計算機システム。
【請求項３】
前記計算機モジュールは、ＯＳと、前記ＯＳに前記第二の記憶部を主となる記憶部と認識させるドライバとを有し、
前記ドライバは、前記管理情報で管理されている前記計算機モジュールに割当てる第二の記憶部の記憶領域に、前記演算部がアクセスするように前記第二の記憶制御部を設定することを特徴とする請求項２記載の計算機システム。
【請求項４】
前記管理情報に、前記計算機モジュールに割当てる第二の記憶部の記憶領域の容量が設定されている場合、前記計算機は第二の記憶部を主となる記憶部として認識し、
前記管理情報に、前記計算機モジュールに割当てる第二の記憶部の記憶領域の容量が設定されていない場合、前記第一の記憶部を主となる記憶部として認識することを特徴とする請求項２記載の計算機システム。
【請求項５】
前記切替部は、ある計算機モジュールと前記記憶モジュールとの接続を切り替えるに際し、他の計算機モジュールと前記記憶モジュールとの接続の有無を判定する判定部を有し、
前記判定部は、
他の計算機モジュールと前記記憶モジュールとの接続が無い場合、ある計算機モジュールと前記記憶モジュールとを接続し、
他の計算機モジュールと前記記憶モジュールとの接続がある場合、ある計算機モジュールと前記記憶モジュールとを接続を待機させること
を特徴とする請求項１記載の計算機システム。
【請求項６】
前記切替部は、ＰＣＩｅスイッチであることを特徴とする請求項１記載の計算機システム。
【請求項７】
前記サーバモジュールは、前記演算部、前記第一の記憶部および前記切替部と接続され、前記第一の制御部を有するノースブリッジを備えることを特徴とする請求項１記載の計算機システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１４５７８３（Ｐ２０１１−１４５７８３Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−４５２１（Ｐ２０１０−４５２１）
【出願日】平成２２年１月１３日（２０１０．１．１３）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１３日（２０１０．１．１３）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]