起動回路
【課題】消費電力を比較的小さくして、確実に起動電流を制御する。
【解決手段】電源電圧Ｖｄｄが立ち上がると、ＭＯＳトランジスタＭ１が電流を流し、ＭＯＳトランジスタＭ４がオンしてＭＯＳトランジスタＭ５がオンし、バンドギャップ回路１０に起動電流が供給される。バンドギャップ回路１０が起動すると、ＭＯＳトランジスタＭ６にバンドギャップ回路１０の定電流に応じた電流が流れ、これがＭＯＳトランジスタＭ７に流れることによって、ＭＯＳトランジスタＭ２がオフして、ＭＯＳトランジスタＭ５がオフする。
【解決手段】電源電圧Ｖｄｄが立ち上がると、ＭＯＳトランジスタＭ１が電流を流し、ＭＯＳトランジスタＭ４がオンしてＭＯＳトランジスタＭ５がオンし、バンドギャップ回路１０に起動電流が供給される。バンドギャップ回路１０が起動すると、ＭＯＳトランジスタＭ６にバンドギャップ回路１０の定電流に応じた電流が流れ、これがＭＯＳトランジスタＭ７に流れることによって、ＭＯＳトランジスタＭ２がオフして、ＭＯＳトランジスタＭ５がオフする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンドギャップ回路を起動するための起動回路に関する。
【背景技術】
【０００２】
従来より、半導体集積回路において、温度に依存しない定電流や定電圧を出力するためにバンドギャップ回路が広く用いられている。このバンドギャップ回路では、回路が収束する点として、回路が動作しない点と、所望の動作点の２点が存在する。このため、バンドギャップ回路の解を所望の動作点へ収束させるための起動回路が必要となる。
【０００３】
図１に、一般的なバンドギャップ回路と、その起動回路の一例を示す。
【０００４】
まず、起動回路について説明する。電源電圧Ｖｄｄが供給される電源ラインＶｄｄには、抵抗Ｒ１１を介しダイオードＤ１１のアノードが接続され（ａ点）、ダイオードＤ１１のカソードはグランドに接続されている。また、電源ラインＶｄｄには、抵抗Ｒ１２を介し、ＮＰＮトランジスタＱ１１のコレクタが接続され（ｂ点）、このトランジスタＱ１１のエミッタは抵抗Ｒ１３を介しグランドに接続されている。また、トランジスタＱ１１のベースは、抵抗Ｒ１１とダイオードＤ１１のアノードの接続点（ａ点）に接続されている。抵抗Ｒ１２とトランジスタＱ１１のコレクタの接続点（ｂ点）には、Ｐ型ＭＯＳトランジスタＭ１１のゲートが接続され、このＭＯＳトランジスタＭ１１のソースは電源ラインＶｄｄに接続されている。さらに、ソースが電源ラインＶｄｄに接続されたＰ型ＭＯＳトランジスタＭ１２のドレイン（ｃ点）がトランジスタＱ１１のエミッタと抵抗Ｒ１３の接続点に接続されている。
【０００５】
次に、バンドギャップ回路１０について、説明する。なお、バンドギャップ回路１０は、図１において破線で囲んで示してある。ソースが電源ラインＶｄｄに接続され、ドレイン、ゲート間が接続された（ダイオード接続された）Ｐ型ＭＯＳトランジスタＭ１３のドレインは、ＮＰＮトランジスタＱ１２のコレクタに接続され、トランジスタＱ１２のエミッタはグランドに接続されている。ソースが電源ラインＶｄｄに接続されたＰ型のＭＯＳトランジスタＭ１４のゲートは、ＭＯＳトランジスタＭ１３のゲートに接続され、このＭＯＳトランジスタＭ１４のソースは、抵抗Ｒ１４を介し、ＮＰＮトランジスタＱ１３のコレクタに接続され、このトランジスタＱ１３のエミッタがグランドに接続されている。また、トランジスタＱ１３のベースは、ＭＯＳトランジスタＭ１４のドレインと抵抗Ｒ１４の接続点に接続されている。
【０００６】
ＭＯＳトランジスタＭ１１のドレインがトランジスタＱ１２にベースに接続されるとともに、抵抗Ｒ１４とトランジスタＱ１３のコレクタの接続点に接続されている。また、ＭＯＳトランジスタＭ１３，Ｍ１４のゲートには、ＭＯＳトランジスタＭ１２のゲートも共通接続されている。
【０００７】
まず、バンドギャップ回路１０の動作について、説明する。この回路において、トランジスタＱ１３のコレクタの電圧（抵抗Ｒ１３の下側電圧）は、トランジスタＱ１２のＶＢＥで決定され、抵抗Ｒ１３の上側電圧はトランジスタＱ１３のＶＢＥで決定される。従って、トランジスタＱ１２，Ｑ１３のサイズおよび特性が同じであれば、抵抗Ｒ１４に流れる電流は０となるはずである。このため、バンドギャップ回路では、このトランジスタＱ１２、Ｑ１３のサイズを異ならせる。すなわち、トランジスタＱ１２のサイズを大きく、トランジスタＱ１３のサイズを小さくすることで、トランジスタＱ１２のＶＢＥは小さく、トランジスタＱ１３のＶＢＥは大きくなる。このようにすると、抵抗Ｒ１４には、２つのトランジスタＱ１２，Ｑ１３のサイズによるＶＢＥの差分の電圧が印加され、この電圧差に応じた電流が流れることになり、これが電流Ｉ１となる。そして、温度によってトランジスタＱ１２，Ｑ１３のＶＢＥは同様に変化するため、抵抗Ｒ１４に流れる電流Ｉ１は変化せず、温度異存のない定電流（バンドギャップ電流）が得られる。
【０００８】
一方、システムが立ち上がるときには、電源電圧Ｖｄｄが立ち上がる。これにより、トランジスタＱ１１がオンし、ｂ点の電位が下がる。従って、ＭＯＳトランジスタＭ１１がオンし、バンドギャップ回路１０に起動電流が供給され、トランジスタＱ１２が電流を流し、電流Ｉ１がＭＯＳトランジスタＭ１３，Ｍ１４に流れる。
【０００９】
ＭＯＳトランジスタＭ１２は、ＭＯＳトランジスタＭ１３とカレントミラーを構成しているため、このＭＯＳトランジスタＭ１２にも、電流Ｉ１が流れ、これによって電流Ｉ１が抵抗Ｒ１３に流れ、ｃ点の電位が上昇する。これに伴い、トランジスタＱ１１のＶＢＥが小さくなり、バンドギャップ回路１０の電流Ｉ１が所望のバンドギャップ電流となった場合に、トランジスタＱ１１はオフする。さらに、トランジスタＱ１１がオフすることによって、ＭＯＳトランジスタＭ１１がオフして起動回路が停止する。
【００１０】
このようにして、起動時において、ＭＯＳトランジスタＭ１１がオンして、起動電流をバンドギャップ回路１０に供給し、バンドギャップ回路１０が所望のバンドギャップ電流を流すことによって起動回路をオフすることができる。
【００１１】
【特許文献１】特開２００１−２７３０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図１の回路では、電源Ｖｄｄの立ち上がり時にＭＯＳトランジスタＭ１１をオンさせるために、ｂ点の電位をＭＯＳトランジスタＭ１１のしきい値電圧以下にする必要がある。ｂ点の電位は、抵抗Ｒ１２の抵抗値と、トランジスタＱ１１により供給されるコレクタ電流によって決定される。このため、トランジスタＱ１１のコレクタ電流を大きくし、ＭＯＳトランジスタＭ１１のＶｇｓを大きくしたい。この場合、抵抗Ｒ１３の抵抗値を小さくしなければならなくなる。
【００１３】
一方、抵抗Ｒ１３を小さくした場合、起動回路をオフさせるために、ＭＯＳトランジスタＭ１２から供給される電流を大きくしなければならない。また、ＭＯＳトランジスタＭ１２から供給される電流は、起動回路がオフした後も流れ続ける。このため、ＭＯＳトランジスタＭ１２からの電流値を増やすことはそれだけ無駄な消費電流が大きくなる。
【課題を解決するための手段】
【００１４】
本発明は、電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第２ＭＯＳトランジスタと、電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第３ＭＯＳトランジスタと、この第３ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第４ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタと第４ＭＯＳトランジスタの接続点にゲートが接続され、ソースが電源ラインに接続されたＰ型の第５ＭＯＳトランジスタと、バンドギャップ回路に流れる定電流に対応した電流を流す第６ＭＯＳトランジスタと、この第６ＭＯＳトランジスタにドレインが接続され、ゲートに所定のバイアス電圧が供給され抵抗として機能するＮ型の第７ＭＯＳトランジスタと、を含み、第１ＭＯＳトランジスタと第２ＭＯＳトランジスタの接続点を前記第４ＭＯＳトランジスタのゲートに接続し、前記第６ＭＯＳトランジスタと第７ＭＯＳトランジスタの接続点を前記第２ＭＯＳトランジスタのゲートに接続し、前記第５ＭＯＳトランジスタから、前記バンドギャップ回路を起動するための起動電流を出力することを特徴とする。
【００１５】
また、前記第１ＭＯＳトランジスタと第３ＭＯＳトランジスタのゲートには、共通のバイアスラインから同一のバイアス電圧が供給されることが好適である。
【００１６】
また、前記第６ＭＯＳトランジスタは、ソースが電源ラインに接続され、バンドギャップ回路における定電流を流すＭＯＳトランジスタとカレントミラー接続されたＰ型ＭＯＳトランジスタであることが好適である。
【発明の効果】
【００１７】
このように、本発明によれば、起動回路がＭＯＳトランジスタで構成されている。従って、集積化が容易であり、全体としてチップサイズを小さくできる。また、抵抗値の設定も容易となる。また、第２トランジスタをスイッチングすることによって、起動電流を制御できるため、その設定が容易となり、消費電力を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
実施形態に係る回路を図２に示す。この図２において、トランジスタＱ１，Ｑ２、ＭＯＳトランジスタＭ８，Ｍ９、抵抗Ｒ１からバンドギャップ回路１０が構成され、このバンドギャップ回路１０は、図１において、トランジスタＱ１２，Ｑ１３、ＭＯＳトランジスタＭ１３，Ｍ１４、抵抗Ｒ１４から構成されるバンドギャップ回路１０と同一である。なお、図２においても、バンドギャップ回路１０について、破線で囲んで示してある。
【００２０】
また、起動回路における起動電流を出力するＭＯＳトランジスタＭ５は、図１のＭＯＳトランジスタＭ１１と同様にＰ型ＭＯＳトランジスタであり、ソースが電源ラインＶｄｄに接続され、ドレインがトランジスタＱ１（図１のＱ１１に対応するトランジスタ）のベースに接続されている。さらに、ＭＯＳトランジスタＭ６は、図１のＭＯＳトランジスタＭ１２に対応しＭＯＳトランジスタＭ８，Ｍ９（図１のＭ１３、Ｍ１４に対応するトランジスタ）とゲートが共通接続されており、ソースが電源ラインＶｄｄに接続されている。
【００２１】
そして、抵抗Ｒ１１に代えてＰ型のＭＯＳトランジスタＭ１、抵抗Ｒ１２に代えてＰ型のＭＯＳトランジスタＭ３が採用されている。ＭＯＳトランジスタＭ１，Ｍ３は、そのソースが電源ラインＶｄｄに接続され、これらＭＯＳトランジスタＭ１およびＭ３のゲートは、所定のバイアス電圧が供給されるバイアスラインＢｉａｓ１に接続されている。
【００２２】
また、ダイオードＤ１１に代えてＮ型のＭＯＳトランジスタＭ２が採用され、このＭＯＳトランジスタＭ１のドレインに、ＭＯＳトランジスタＭ２のドレインが接続されている。ＭＯＳトランジスタＭ２のソースはグランドに接続されている。さらに、トランジスタＱ１１に代えてＮ型のＭＯＳトランジスタＭ４が採用され、このＭＯＳトランジスタＭ４のドレインがＭＯＳトランジスタＭ３のドレインに接続されている。ＭＯＳトランジスタＭ４のソースは直接グランドに接続されている。また、ＭＯＳトランジスタＭ５のゲートは、ＭＯＳトランジスタＭ３のドレインと、ＭＯＳトランジスタＭ４のドレインの接続点であるｂ点に接続されている。
【００２３】
ＭＯＳトランジスタＭ６のドレインには、Ｎ型のＭＯＳトランジスタＭ７のドレイン（ｃ点）が接続されており、このＭＯＳトランジスタＭ７のソースは、グランドに接続されている。そして、このｃ点にＭＯＳトランジスタＭ２のゲートが接続されている。
【００２４】
このように、本実施形態の回路では、起動回路で使用するトランジスタ、抵抗を全てＭＯＳトランジスタで構成している。そして、ＭＯＳトランジスタＭ１，Ｍ２のゲートをバイアスラインＢｉａｓ１，ＭＯＳトランジスタＭ７のゲートをバイアスラインＢｉａｓ２により所望の電圧にバイアスして、これらＭＯＳトランジスタＭ１，Ｍ２，Ｍ７の抵抗値を設定している。
【００２５】
このような回路において、電源電圧がＶｄｄが立ち上がったときには、ＭＯＳトランジスタＭ１がＢｉａｓ１によりオンし、これによってＭＯＳトランジスタＭ４のゲート（ａ点）はプルアップされ、ＭＯＳトランジスタＭ４はオンする。なお、Ｂｉａｓ１は、電源電圧Ｖｄｄが立ち上がったときに、ＭＯＳトランジスタＭ１，Ｍ３がオンする電圧に設定されている。
【００２６】
これによって、ＭＯＳトランジスタＭ４のドレイン電流が流れ始め、ｂ点の電位は下がり、ＭＯＳトランジスタＭ５がオンする。ＭＯＳトランジスタＭ５のドレイン電流は、バンドギャップ回路１０に供給されこれを起動し、これによってＭＯＳトランジスタＭ６，Ｍ８，Ｍ９にバンドギャップ電流Ｉ１が流れる。なお、バンドギャップ電流Ｉ１は、ＭＯＳトランジスタＭ６と同様に、ＭＯＳトランジスタＭ８にカレントミラー接続される出力トランジスタにより各種回路に出力される。なお、この出力されるバンドギャップ電流を電圧に変換することでバンドギャップ電圧を出力することができる。
【００２７】
このようにして、ＭＯＳトランジスタＭ７に電流が流れると、ｃ点の電位が上昇し、ＭＯＳトランジスタＭ２がオンし、ａ点電位が下がる。そして、ａ点電位が下がることによって、ＭＯＳトランジスタＭ４，Ｍ５がオフし、バンドギャップ回路１０への起動電流が停止する。
【００２８】
このように、本実施形態の起動回路は、部品点数は、図１の起動回路と同一である。そして、全ての部品がＭＯＳトランジスタで構成されている。ＭＯＳトランジスタＭ１〜Ｍ４は、小さな電流を流せばよく、そのサイズを小さくでき、全体としてチップ面積を小さくすることができる。また、ＭＯＳトランジスタＭ７は、電流Ｉ１を流したときにＭＯＳトランジスタＭ２をオンできればよい。従って、ＭＯＳトランジスタＭ７の抵抗値をＢｉａｓ２の電圧によって調整すれば、ここに流れる電流を小さく設定することが可能になる。例えば、ＭＯＳトランジスタＭ６のサイズを小さくし、バンドギャップ電流Ｉ１の数分の１に設定することも可能になる。そして、このＭＯＳトランジスタＭ６の電流値が小さくても、ＭＯＳトランジスタＭ２をオンできれば、ＭＯＳトランジスタＭ５をオフすることができる。このように、ＭＯＳトランジスタＭ２のスイッチングによりバンドギャップ回路１０の起動電流のオンオフを制御することができ、確実な制御が可能になる。なお、ＭＯＳトランジスタＭ７を高抵抗にするためには、ゲート長Ｌを比較的長くすればよい。このため、Ｂｉａｓ２の電圧を設定可能な低電圧に設定しておきながら、ＭＯＳトランジスタＭ７の抵抗値を所定のものに設定することができる。また、抵抗として機能するＭＯＳトランジスタＭ１，Ｍ３，Ｍ７はバイアス電圧Ｂｉａｓ１，２によって、抵抗値を設定することができるため、その精度が比較的低くでき、また抵抗に比べサイズを小さくできる。
【００２９】
なお、ＭＯＳトランジスタＭ１，Ｍ３のゲート電圧を異なるものに設定することも可能である。バンドギャップ回路１０としては、他のタイプのものを採用することもでき、バンドギャップ電流を出力するものでなく、バンドギャップ電圧を出力する回路でもよい。また、バンドギャップ回路１０によっては、バンドギャップ電流をＮ型のトランジスタから取り出すことも可能であり、この場合図３のように回路を構成すればよい。
【００３０】
すなわち、図３に示すように、反転出力回路３０を設ける。反転出力回路３０は、ＭＯＳトランジスタＭ８とベースが共通接続され、ソースが電源ラインＶｄｄに接続されたＰ型ＭＯＳトランジスタＭ３０を有している。従って、このＭＯＳトランジスタＭ３０は、ＭＯＳトランジスタＭ８とカレントミラーを構成する。ＭＯＳトランジスタＭ３０のドレインには、ソースがグランドに接続されたＮ型ＭＯＳトランジスタＭ３１のドレインが接続されている。このＭＯＳトランジスタＭ３１は、ベース・ドレイン間が短絡されており、そのベースには、ソースがグランドに接続されたＮ型ＭＯＳトランジスタＭ３２のベースが共通接続されている。
【００３１】
従って、バンドギャップ回路１０の出力電流である電流Ｉ１がＭＯＳトランジスタＭ３０、Ｍ３１、Ｍ３２に流れ、Ｎ型ＭＯＳトランジスタＭ３０からバンドギャップ電流Ｉ１が取り出される。
【００３２】
なお、図３は、反転出力回路３０のＭＯＳトランジスタＭ３０をＭＯＳトランジスタＭ６，Ｍ８の間に配置した例であり、ＭＯＳトランジスタＭ３０は、ＭＯＳトランジスタＭ８とカレントミラーを構成すれば、どこに配置してもよい。
【００３３】
このように、本実施形態の起動回路によれば、バンドギャップ回路１０に起動電流を低消費電力で確実に出力することができる。従って、バンドギャップ回路１０を搭載する各種の半導体集積回路（ＩＣ）に好適に採用することができる。
【図面の簡単な説明】
【００３４】
【図１】従来のバンドギャップ回路の起動回路の構成を示す図である。
【図２】実施形態に係るバンドギャップ回路の起動回路の構成を示す図である。
【図３】出力電流を反転する構成の一例を示す図である。
【符号の説明】
【００３５】
１０ バンドギャップ回路、Ｄ１１ ダイオード、Ｍ１〜Ｍ９ ＭＯＳトランジスタ、Ｑ１，Ｑ２，Ｑ１１〜Ｑ１３ トランジスタ、Ｒ１，Ｒ１１〜Ｒ１４ 抵抗。
【技術分野】
【０００１】
本発明は、バンドギャップ回路を起動するための起動回路に関する。
【背景技術】
【０００２】
従来より、半導体集積回路において、温度に依存しない定電流や定電圧を出力するためにバンドギャップ回路が広く用いられている。このバンドギャップ回路では、回路が収束する点として、回路が動作しない点と、所望の動作点の２点が存在する。このため、バンドギャップ回路の解を所望の動作点へ収束させるための起動回路が必要となる。
【０００３】
図１に、一般的なバンドギャップ回路と、その起動回路の一例を示す。
【０００４】
まず、起動回路について説明する。電源電圧Ｖｄｄが供給される電源ラインＶｄｄには、抵抗Ｒ１１を介しダイオードＤ１１のアノードが接続され（ａ点）、ダイオードＤ１１のカソードはグランドに接続されている。また、電源ラインＶｄｄには、抵抗Ｒ１２を介し、ＮＰＮトランジスタＱ１１のコレクタが接続され（ｂ点）、このトランジスタＱ１１のエミッタは抵抗Ｒ１３を介しグランドに接続されている。また、トランジスタＱ１１のベースは、抵抗Ｒ１１とダイオードＤ１１のアノードの接続点（ａ点）に接続されている。抵抗Ｒ１２とトランジスタＱ１１のコレクタの接続点（ｂ点）には、Ｐ型ＭＯＳトランジスタＭ１１のゲートが接続され、このＭＯＳトランジスタＭ１１のソースは電源ラインＶｄｄに接続されている。さらに、ソースが電源ラインＶｄｄに接続されたＰ型ＭＯＳトランジスタＭ１２のドレイン（ｃ点）がトランジスタＱ１１のエミッタと抵抗Ｒ１３の接続点に接続されている。
【０００５】
次に、バンドギャップ回路１０について、説明する。なお、バンドギャップ回路１０は、図１において破線で囲んで示してある。ソースが電源ラインＶｄｄに接続され、ドレイン、ゲート間が接続された（ダイオード接続された）Ｐ型ＭＯＳトランジスタＭ１３のドレインは、ＮＰＮトランジスタＱ１２のコレクタに接続され、トランジスタＱ１２のエミッタはグランドに接続されている。ソースが電源ラインＶｄｄに接続されたＰ型のＭＯＳトランジスタＭ１４のゲートは、ＭＯＳトランジスタＭ１３のゲートに接続され、このＭＯＳトランジスタＭ１４のソースは、抵抗Ｒ１４を介し、ＮＰＮトランジスタＱ１３のコレクタに接続され、このトランジスタＱ１３のエミッタがグランドに接続されている。また、トランジスタＱ１３のベースは、ＭＯＳトランジスタＭ１４のドレインと抵抗Ｒ１４の接続点に接続されている。
【０００６】
ＭＯＳトランジスタＭ１１のドレインがトランジスタＱ１２にベースに接続されるとともに、抵抗Ｒ１４とトランジスタＱ１３のコレクタの接続点に接続されている。また、ＭＯＳトランジスタＭ１３，Ｍ１４のゲートには、ＭＯＳトランジスタＭ１２のゲートも共通接続されている。
【０００７】
まず、バンドギャップ回路１０の動作について、説明する。この回路において、トランジスタＱ１３のコレクタの電圧（抵抗Ｒ１３の下側電圧）は、トランジスタＱ１２のＶＢＥで決定され、抵抗Ｒ１３の上側電圧はトランジスタＱ１３のＶＢＥで決定される。従って、トランジスタＱ１２，Ｑ１３のサイズおよび特性が同じであれば、抵抗Ｒ１４に流れる電流は０となるはずである。このため、バンドギャップ回路では、このトランジスタＱ１２、Ｑ１３のサイズを異ならせる。すなわち、トランジスタＱ１２のサイズを大きく、トランジスタＱ１３のサイズを小さくすることで、トランジスタＱ１２のＶＢＥは小さく、トランジスタＱ１３のＶＢＥは大きくなる。このようにすると、抵抗Ｒ１４には、２つのトランジスタＱ１２，Ｑ１３のサイズによるＶＢＥの差分の電圧が印加され、この電圧差に応じた電流が流れることになり、これが電流Ｉ１となる。そして、温度によってトランジスタＱ１２，Ｑ１３のＶＢＥは同様に変化するため、抵抗Ｒ１４に流れる電流Ｉ１は変化せず、温度異存のない定電流（バンドギャップ電流）が得られる。
【０００８】
一方、システムが立ち上がるときには、電源電圧Ｖｄｄが立ち上がる。これにより、トランジスタＱ１１がオンし、ｂ点の電位が下がる。従って、ＭＯＳトランジスタＭ１１がオンし、バンドギャップ回路１０に起動電流が供給され、トランジスタＱ１２が電流を流し、電流Ｉ１がＭＯＳトランジスタＭ１３，Ｍ１４に流れる。
【０００９】
ＭＯＳトランジスタＭ１２は、ＭＯＳトランジスタＭ１３とカレントミラーを構成しているため、このＭＯＳトランジスタＭ１２にも、電流Ｉ１が流れ、これによって電流Ｉ１が抵抗Ｒ１３に流れ、ｃ点の電位が上昇する。これに伴い、トランジスタＱ１１のＶＢＥが小さくなり、バンドギャップ回路１０の電流Ｉ１が所望のバンドギャップ電流となった場合に、トランジスタＱ１１はオフする。さらに、トランジスタＱ１１がオフすることによって、ＭＯＳトランジスタＭ１１がオフして起動回路が停止する。
【００１０】
このようにして、起動時において、ＭＯＳトランジスタＭ１１がオンして、起動電流をバンドギャップ回路１０に供給し、バンドギャップ回路１０が所望のバンドギャップ電流を流すことによって起動回路をオフすることができる。
【００１１】
【特許文献１】特開２００１−２７３０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図１の回路では、電源Ｖｄｄの立ち上がり時にＭＯＳトランジスタＭ１１をオンさせるために、ｂ点の電位をＭＯＳトランジスタＭ１１のしきい値電圧以下にする必要がある。ｂ点の電位は、抵抗Ｒ１２の抵抗値と、トランジスタＱ１１により供給されるコレクタ電流によって決定される。このため、トランジスタＱ１１のコレクタ電流を大きくし、ＭＯＳトランジスタＭ１１のＶｇｓを大きくしたい。この場合、抵抗Ｒ１３の抵抗値を小さくしなければならなくなる。
【００１３】
一方、抵抗Ｒ１３を小さくした場合、起動回路をオフさせるために、ＭＯＳトランジスタＭ１２から供給される電流を大きくしなければならない。また、ＭＯＳトランジスタＭ１２から供給される電流は、起動回路がオフした後も流れ続ける。このため、ＭＯＳトランジスタＭ１２からの電流値を増やすことはそれだけ無駄な消費電流が大きくなる。
【課題を解決するための手段】
【００１４】
本発明は、電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第２ＭＯＳトランジスタと、電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第３ＭＯＳトランジスタと、この第３ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第４ＭＯＳトランジスタと、前記第３ＭＯＳトランジスタと第４ＭＯＳトランジスタの接続点にゲートが接続され、ソースが電源ラインに接続されたＰ型の第５ＭＯＳトランジスタと、バンドギャップ回路に流れる定電流に対応した電流を流す第６ＭＯＳトランジスタと、この第６ＭＯＳトランジスタにドレインが接続され、ゲートに所定のバイアス電圧が供給され抵抗として機能するＮ型の第７ＭＯＳトランジスタと、を含み、第１ＭＯＳトランジスタと第２ＭＯＳトランジスタの接続点を前記第４ＭＯＳトランジスタのゲートに接続し、前記第６ＭＯＳトランジスタと第７ＭＯＳトランジスタの接続点を前記第２ＭＯＳトランジスタのゲートに接続し、前記第５ＭＯＳトランジスタから、前記バンドギャップ回路を起動するための起動電流を出力することを特徴とする。
【００１５】
また、前記第１ＭＯＳトランジスタと第３ＭＯＳトランジスタのゲートには、共通のバイアスラインから同一のバイアス電圧が供給されることが好適である。
【００１６】
また、前記第６ＭＯＳトランジスタは、ソースが電源ラインに接続され、バンドギャップ回路における定電流を流すＭＯＳトランジスタとカレントミラー接続されたＰ型ＭＯＳトランジスタであることが好適である。
【発明の効果】
【００１７】
このように、本発明によれば、起動回路がＭＯＳトランジスタで構成されている。従って、集積化が容易であり、全体としてチップサイズを小さくできる。また、抵抗値の設定も容易となる。また、第２トランジスタをスイッチングすることによって、起動電流を制御できるため、その設定が容易となり、消費電力を小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
実施形態に係る回路を図２に示す。この図２において、トランジスタＱ１，Ｑ２、ＭＯＳトランジスタＭ８，Ｍ９、抵抗Ｒ１からバンドギャップ回路１０が構成され、このバンドギャップ回路１０は、図１において、トランジスタＱ１２，Ｑ１３、ＭＯＳトランジスタＭ１３，Ｍ１４、抵抗Ｒ１４から構成されるバンドギャップ回路１０と同一である。なお、図２においても、バンドギャップ回路１０について、破線で囲んで示してある。
【００２０】
また、起動回路における起動電流を出力するＭＯＳトランジスタＭ５は、図１のＭＯＳトランジスタＭ１１と同様にＰ型ＭＯＳトランジスタであり、ソースが電源ラインＶｄｄに接続され、ドレインがトランジスタＱ１（図１のＱ１１に対応するトランジスタ）のベースに接続されている。さらに、ＭＯＳトランジスタＭ６は、図１のＭＯＳトランジスタＭ１２に対応しＭＯＳトランジスタＭ８，Ｍ９（図１のＭ１３、Ｍ１４に対応するトランジスタ）とゲートが共通接続されており、ソースが電源ラインＶｄｄに接続されている。
【００２１】
そして、抵抗Ｒ１１に代えてＰ型のＭＯＳトランジスタＭ１、抵抗Ｒ１２に代えてＰ型のＭＯＳトランジスタＭ３が採用されている。ＭＯＳトランジスタＭ１，Ｍ３は、そのソースが電源ラインＶｄｄに接続され、これらＭＯＳトランジスタＭ１およびＭ３のゲートは、所定のバイアス電圧が供給されるバイアスラインＢｉａｓ１に接続されている。
【００２２】
また、ダイオードＤ１１に代えてＮ型のＭＯＳトランジスタＭ２が採用され、このＭＯＳトランジスタＭ１のドレインに、ＭＯＳトランジスタＭ２のドレインが接続されている。ＭＯＳトランジスタＭ２のソースはグランドに接続されている。さらに、トランジスタＱ１１に代えてＮ型のＭＯＳトランジスタＭ４が採用され、このＭＯＳトランジスタＭ４のドレインがＭＯＳトランジスタＭ３のドレインに接続されている。ＭＯＳトランジスタＭ４のソースは直接グランドに接続されている。また、ＭＯＳトランジスタＭ５のゲートは、ＭＯＳトランジスタＭ３のドレインと、ＭＯＳトランジスタＭ４のドレインの接続点であるｂ点に接続されている。
【００２３】
ＭＯＳトランジスタＭ６のドレインには、Ｎ型のＭＯＳトランジスタＭ７のドレイン（ｃ点）が接続されており、このＭＯＳトランジスタＭ７のソースは、グランドに接続されている。そして、このｃ点にＭＯＳトランジスタＭ２のゲートが接続されている。
【００２４】
このように、本実施形態の回路では、起動回路で使用するトランジスタ、抵抗を全てＭＯＳトランジスタで構成している。そして、ＭＯＳトランジスタＭ１，Ｍ２のゲートをバイアスラインＢｉａｓ１，ＭＯＳトランジスタＭ７のゲートをバイアスラインＢｉａｓ２により所望の電圧にバイアスして、これらＭＯＳトランジスタＭ１，Ｍ２，Ｍ７の抵抗値を設定している。
【００２５】
このような回路において、電源電圧がＶｄｄが立ち上がったときには、ＭＯＳトランジスタＭ１がＢｉａｓ１によりオンし、これによってＭＯＳトランジスタＭ４のゲート（ａ点）はプルアップされ、ＭＯＳトランジスタＭ４はオンする。なお、Ｂｉａｓ１は、電源電圧Ｖｄｄが立ち上がったときに、ＭＯＳトランジスタＭ１，Ｍ３がオンする電圧に設定されている。
【００２６】
これによって、ＭＯＳトランジスタＭ４のドレイン電流が流れ始め、ｂ点の電位は下がり、ＭＯＳトランジスタＭ５がオンする。ＭＯＳトランジスタＭ５のドレイン電流は、バンドギャップ回路１０に供給されこれを起動し、これによってＭＯＳトランジスタＭ６，Ｍ８，Ｍ９にバンドギャップ電流Ｉ１が流れる。なお、バンドギャップ電流Ｉ１は、ＭＯＳトランジスタＭ６と同様に、ＭＯＳトランジスタＭ８にカレントミラー接続される出力トランジスタにより各種回路に出力される。なお、この出力されるバンドギャップ電流を電圧に変換することでバンドギャップ電圧を出力することができる。
【００２７】
このようにして、ＭＯＳトランジスタＭ７に電流が流れると、ｃ点の電位が上昇し、ＭＯＳトランジスタＭ２がオンし、ａ点電位が下がる。そして、ａ点電位が下がることによって、ＭＯＳトランジスタＭ４，Ｍ５がオフし、バンドギャップ回路１０への起動電流が停止する。
【００２８】
このように、本実施形態の起動回路は、部品点数は、図１の起動回路と同一である。そして、全ての部品がＭＯＳトランジスタで構成されている。ＭＯＳトランジスタＭ１〜Ｍ４は、小さな電流を流せばよく、そのサイズを小さくでき、全体としてチップ面積を小さくすることができる。また、ＭＯＳトランジスタＭ７は、電流Ｉ１を流したときにＭＯＳトランジスタＭ２をオンできればよい。従って、ＭＯＳトランジスタＭ７の抵抗値をＢｉａｓ２の電圧によって調整すれば、ここに流れる電流を小さく設定することが可能になる。例えば、ＭＯＳトランジスタＭ６のサイズを小さくし、バンドギャップ電流Ｉ１の数分の１に設定することも可能になる。そして、このＭＯＳトランジスタＭ６の電流値が小さくても、ＭＯＳトランジスタＭ２をオンできれば、ＭＯＳトランジスタＭ５をオフすることができる。このように、ＭＯＳトランジスタＭ２のスイッチングによりバンドギャップ回路１０の起動電流のオンオフを制御することができ、確実な制御が可能になる。なお、ＭＯＳトランジスタＭ７を高抵抗にするためには、ゲート長Ｌを比較的長くすればよい。このため、Ｂｉａｓ２の電圧を設定可能な低電圧に設定しておきながら、ＭＯＳトランジスタＭ７の抵抗値を所定のものに設定することができる。また、抵抗として機能するＭＯＳトランジスタＭ１，Ｍ３，Ｍ７はバイアス電圧Ｂｉａｓ１，２によって、抵抗値を設定することができるため、その精度が比較的低くでき、また抵抗に比べサイズを小さくできる。
【００２９】
なお、ＭＯＳトランジスタＭ１，Ｍ３のゲート電圧を異なるものに設定することも可能である。バンドギャップ回路１０としては、他のタイプのものを採用することもでき、バンドギャップ電流を出力するものでなく、バンドギャップ電圧を出力する回路でもよい。また、バンドギャップ回路１０によっては、バンドギャップ電流をＮ型のトランジスタから取り出すことも可能であり、この場合図３のように回路を構成すればよい。
【００３０】
すなわち、図３に示すように、反転出力回路３０を設ける。反転出力回路３０は、ＭＯＳトランジスタＭ８とベースが共通接続され、ソースが電源ラインＶｄｄに接続されたＰ型ＭＯＳトランジスタＭ３０を有している。従って、このＭＯＳトランジスタＭ３０は、ＭＯＳトランジスタＭ８とカレントミラーを構成する。ＭＯＳトランジスタＭ３０のドレインには、ソースがグランドに接続されたＮ型ＭＯＳトランジスタＭ３１のドレインが接続されている。このＭＯＳトランジスタＭ３１は、ベース・ドレイン間が短絡されており、そのベースには、ソースがグランドに接続されたＮ型ＭＯＳトランジスタＭ３２のベースが共通接続されている。
【００３１】
従って、バンドギャップ回路１０の出力電流である電流Ｉ１がＭＯＳトランジスタＭ３０、Ｍ３１、Ｍ３２に流れ、Ｎ型ＭＯＳトランジスタＭ３０からバンドギャップ電流Ｉ１が取り出される。
【００３２】
なお、図３は、反転出力回路３０のＭＯＳトランジスタＭ３０をＭＯＳトランジスタＭ６，Ｍ８の間に配置した例であり、ＭＯＳトランジスタＭ３０は、ＭＯＳトランジスタＭ８とカレントミラーを構成すれば、どこに配置してもよい。
【００３３】
このように、本実施形態の起動回路によれば、バンドギャップ回路１０に起動電流を低消費電力で確実に出力することができる。従って、バンドギャップ回路１０を搭載する各種の半導体集積回路（ＩＣ）に好適に採用することができる。
【図面の簡単な説明】
【００３４】
【図１】従来のバンドギャップ回路の起動回路の構成を示す図である。
【図２】実施形態に係るバンドギャップ回路の起動回路の構成を示す図である。
【図３】出力電流を反転する構成の一例を示す図である。
【符号の説明】
【００３５】
１０ バンドギャップ回路、Ｄ１１ ダイオード、Ｍ１〜Ｍ９ ＭＯＳトランジスタ、Ｑ１，Ｑ２，Ｑ１１〜Ｑ１３ トランジスタ、Ｒ１，Ｒ１１〜Ｒ１４ 抵抗。
【特許請求の範囲】
【請求項１】
電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第１ＭＯＳトランジスタと、
この第１ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第２ＭＯＳトランジスタと、
電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第３ＭＯＳトランジスタと、
この第３ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第４ＭＯＳトランジスタと、
前記第３ＭＯＳトランジスタと第４ＭＯＳトランジスタの接続点にゲートが接続され、ソースが電源ラインに接続されたＰ型の第５ＭＯＳトランジスタと、
バンドギャップ回路に流れる定電流に対応した電流を流す第６ＭＯＳトランジスタと、
この第６ＭＯＳトランジスタにドレインが接続され、ゲートに所定のバイアス電圧が供給され抵抗として機能するＮ型の第７ＭＯＳトランジスタと、
を含み、
第１ＭＯＳトランジスタと第２ＭＯＳトランジスタの接続点を前記第４ＭＯＳトランジスタのゲートに接続し、
前記第６ＭＯＳトランジスタと第７ＭＯＳトランジスタの接続点を前記第２ＭＯＳトランジスタのゲートに接続し、前記第５ＭＯＳトランジスタから、前記バンドギャップ回路を起動するための起動電流を出力することを特徴とする起動回路。
【請求項２】
請求項１に記載の起動回路において、
前記第１ＭＯＳトランジスタと第３ＭＯＳトランジスタのゲートには、共通のバイアスラインから同一のバイアス電圧が供給されることを特徴とする起動回路。
【請求項３】
請求項１または２に記載の起動回路において、
前記第６ＭＯＳトランジスタは、ソースが電源ラインに接続され、バンドギャップ回路における定電流を流すＭＯＳトランジスタとカレントミラー接続されたＰ型ＭＯＳトランジスタであることを特徴とする起動回路。
【請求項１】
電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第１ＭＯＳトランジスタと、
この第１ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第２ＭＯＳトランジスタと、
電源ラインにソースが接続され、ゲートに所定のバイアス電圧が供給されて抵抗として機能するＰ型の第３ＭＯＳトランジスタと、
この第３ＭＯＳトランジスタのドレインに、ドレインが接続され、ソースがグランドに接続されたＮ型の第４ＭＯＳトランジスタと、
前記第３ＭＯＳトランジスタと第４ＭＯＳトランジスタの接続点にゲートが接続され、ソースが電源ラインに接続されたＰ型の第５ＭＯＳトランジスタと、
バンドギャップ回路に流れる定電流に対応した電流を流す第６ＭＯＳトランジスタと、
この第６ＭＯＳトランジスタにドレインが接続され、ゲートに所定のバイアス電圧が供給され抵抗として機能するＮ型の第７ＭＯＳトランジスタと、
を含み、
第１ＭＯＳトランジスタと第２ＭＯＳトランジスタの接続点を前記第４ＭＯＳトランジスタのゲートに接続し、
前記第６ＭＯＳトランジスタと第７ＭＯＳトランジスタの接続点を前記第２ＭＯＳトランジスタのゲートに接続し、前記第５ＭＯＳトランジスタから、前記バンドギャップ回路を起動するための起動電流を出力することを特徴とする起動回路。
【請求項２】
請求項１に記載の起動回路において、
前記第１ＭＯＳトランジスタと第３ＭＯＳトランジスタのゲートには、共通のバイアスラインから同一のバイアス電圧が供給されることを特徴とする起動回路。
【請求項３】
請求項１または２に記載の起動回路において、
前記第６ＭＯＳトランジスタは、ソースが電源ラインに接続され、バンドギャップ回路における定電流を流すＭＯＳトランジスタとカレントミラー接続されたＰ型ＭＯＳトランジスタであることを特徴とする起動回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−３２１４８（Ｐ２００９−３２１４８Ａ）
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願番号】特願２００７−１９７２３９（Ｐ２００７−１９７２３９）
【出願日】平成１９年７月３０日（２００７．７．３０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願日】平成１９年７月３０日（２００７．７．３０）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]