説明

通信装置

【課題】高次のオーバーサンプリングを行って振幅変調し、振幅が小さい時にもデータ点を有する変調方式に対応できる通信装置を提供する。
【解決手段】ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器4と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて制御信号を生成して出力する制御回路2と、前記整数部及び前記制御信号が与えられ、前記整数部から前記制御信号の値を減じて出力する減算器3と、前記振幅成分の小数部が与えられる2次の次数を有するデルタシグマ変調手段であって、前記制御信号に基づいて次数を2次又は1次に切り替え可能なMASH回路1と、前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器5と、を備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、通信装置に関するものである。
【背景技術】
【0002】
現在、一般的に用いられている変調技術の1つにI/Q変調がある。これは変調信号を複素振幅として扱い、実数部を同相(In-phase)成分、虚数部を直交位相(Quadrature)成分に対応させる。言い換えれば、X−Y座標上の点をデータとし、そのデータをX−Y信号で表して、キャリア周波数に掛け合わせるものである。
【0003】
また最近、データを振幅と角度で表し、角度方向の変調を周波数変調として周波数シンセサイザが行い、振幅方向の変調をパワーアンプ(以下PA)の利得を制御することで変調を行うポーラ変調(polar modulation)が利用されている。
【0004】
ポーラ変調における振幅変調には2つの方法が知られている。1つは元となる振幅変調データをデジタルアナログ変換器(以下DAC)及びローパスフィルタ(以下LPF)を介してアナログ制御信号とし、PAに受け渡してその利得を変化させるものである。この方法は元のデータに含まれる量子化雑音の影響を除去できる利点を有するが、DACやLPFを備える必要がある。また、DAC及びLPFを介することで生じる遅延の補整を行わなければならない。さらに、与えられた振幅データ(アナログ制御信号)に対して線形な利得を有するPAが必要となる。
【0005】
もう1つの方法は、DACやLPFを介さず振幅変調データをそのままデジタル値で与えて振幅制御を行うデジタル制御パワーアンプ(Digitally controlled Power Amplifier:以下DPA)を用いるものである。しかし、DPAのダイナミックレンジは振幅変調データのダイナミックレンジより小さい。また、量子化雑音を除去する機能が無いため、出力に全ての雑音が見えるといった問題がある。
【0006】
このような問題を解決するため、例えばデルタシグマ(ΔΣ)変調器を用いて、振幅変調データを作り出しているクロックより高い周波数でオーバーサンプリングを行い、ダイナミックレンジを拡張し、量子化雑音を高周波側へ分散させ原信号の精度を高める構成が提案されている(例えば非特許文献1参照)。
【0007】
ΔΣ変調器はオフセットを持つ構造になっている。PSK(Phase Shift Keying)等のデータ点が円周上に存在する変調方式では小さな振幅情報は大きな意味を持たないため、ΔΣ変調器のオフセットは問題とならない。
【0008】
しかし、QAM(Quadrature AM)等の振幅が小さい時にもデータ点を有する変調方式では、このオフセットによりデータを正しく表現することが出来ないという問題を有していた。
【非特許文献1】Journal of Solid-State Circuits, Dec.2005, vol40, No12,2469-
【発明の開示】
【発明が解決しようとする課題】
【0009】
本発明は高次のオーバーサンプリングを行って振幅変調し、振幅が小さい時にもデータ点を有する変調方式に対応できる通信装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の一態様による通信装置は、ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて制御信号を生成して出力する制御回路と、前記整数部及び前記制御信号が与えられ、前記整数部から前記制御信号の値を減じて出力する減算器と、前記振幅成分の小数部が与えられる2次の次数を有するデルタシグマ変調手段であって、前記制御信号に基づいて次数を2次又は1次に切り替え可能なMASH回路と、前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、を備えるものである。
【0011】
また、本発明の一態様による通信装置は、ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて次数制御信号及びオフセット調整信号を生成して出力する制御回路と、前記オフセット調整信号に基づいて0、又は1、又は2を選択して出力するマルチプレクサと、前記整数部及び前記マルチプレクサの出力が与えられ、前記整数部から前記マルチプレクサの出力値を減じて出力する減算器と、前記振幅成分の小数部が与えられる3次の次数を有するデルタシグマ変調手段であって、前記次数制御信号に基づいて次数を3次又は2次又は1次に切り替え可能なMASH回路と、前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、を備えるものである。
【0012】
また、本発明の一態様による通信装置は、ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて次数制御信号及びオフセット調整信号を生成して出力する制御回路と、前記オフセット調整信号に基づいて0〜N−1(Nは3以上の整数)のいずれかの値を出力するオフセット調整部と、前記整数部及び前記オフセット調整部の出力が与えられ、前記整数部から前記オフセット調整部の出力値を減じて出力する減算器と、前記振幅成分の小数部が与えられるN次の次数を有するデルタシグマ変調手段であって、前記次数制御信号に基づいて次数をN次〜1次のいずれかに切り替え可能なMASH回路と、前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、を備えるものである。
【発明の効果】
【0013】
本発明によれば、高次のオーバーサンプリングを行って振幅変調し、振幅が小さい時にもデータ点を有する変調方式に対応できる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態による通信装置を図面に基づいて説明する。
【0015】
(第1の実施形態)図1に本発明の第1の実施形態に係る通信装置の概略構成を示す。本実施形態による通信装置は、マッシュ(Multi-stAge-noise-Shaping:以下MASH)回路1、制御回路2、減算器3、局部発振器(Local Oscillator)4、及びデジタル制御パワーアンプ(Digitally controlled Power Amplifier:以下DPA)5を備えるポーラ変調方式の通信装置である。ポーラ変調は、データ(ベースバンド信号)を振幅と位相で表し、振幅変調と位相変調との組み合わせで実現されるものである。
【0016】
局部発振器4はベースバンド信号の位相成分である、位相θの時間変化(微分値、Δθ/Δt)が与えられ、PLL(Phase Locked Loop)回路が位相変調を周波数変調として行い、変調結果(位相変調信号)をDPA5へ出力する。
【0017】
ベースバンド信号の振幅成分である離散的な振幅制御信号(RData)は、整数部(RData_integer)及び小数部(RData_fractional)から構成される。整数部は制御回路2及び減算器3に与えられ、小数部はMASH回路1に与えられる。例えば14ビットの振幅制御信号のうち、上位6ビットが整数部、下位8ビットが小数部となっている。
【0018】
制御回路2は整数部の大きさ(入力振幅)が1より大きい場合は1、整数部の大きさが1以下の場合は0の値をとる制御信号CSをMASH回路1及び減算器3へ出力する。
【0019】
減算器3は整数部(RData_integer)から制御信号CSの値を減じて、DPA5へ出力する。
【0020】
MASH回路1の概略構成を図2に示す。MASH回路1は1次ΔΣ変調器が2段接続されており、2次の次数を有するΔΣ変調手段となっている。従って、オフセット量は1となる。加算器11、12には振幅制御信号(RData)を生成しているクロックより高い周波数のクロック信号CLKが与えられ、オーバーサンプリングが行われる。MASH回路1はダイナミックレンジを拡張し、量子化雑音を高周波側へ分散させる。
【0021】
ANDゲート13、14にはそれぞれ制御回路2から出力される制御信号CSが入力される。整数部(RData_integer)の大きさ(入力振幅)が1以下の時、制御信号CSの値は0となるので、MASH回路1の2次側の出力が0に固定され、MASH回路1の次数は1に切り替えられる。次数が1の時、MASH回路1ではオフセットは発生しない。
【0022】
DPA5は減算器3の出力及びMASH回路1の出力に基づいて、電源電圧値を設定する。つまり、電源電圧変調を実施する。この電源電圧値と、局部発振器4から出力される位相変調信号とが掛け合わされて出力される。
【0023】
このような構成にすることで、振幅制御信号の整数部(RData_integer)の大きさが1より大きいとき、MASH回路1は2次のMASHとして動作し、オフセット(=1)が発生する。このオフセット分に相当する大きさが減算器3にて整数部(RData_integer)から減じられる。従って、オフセット分がDPA5の出力に現れない。
【0024】
また、振幅制御信号の整数部の大きさが1以下のときは、MASH回路1の次数を1次に切り替え、オフセットが発生しないようにする。このとき、制御信号CSの値が0になるため、整数部の値は変わらない。これにより、DPA5は入力振幅が1以下の場合でも正しい出力を得ることができる。
【0025】
本実施形態では、入力振幅がMASH回路のオフセット量より大きいときは、整数部からオフセット分を減じ、入力振幅がMASH回路のオフセット量より小さくなる場合は、MASH回路の次数を1次にしてオフセットを発生しないようにすることで、入力に対してオフセットの無い正しい出力が得られる。
【0026】
このように、本実施形態による通信装置は、高次のオーバーサンプリングの効果を持ちつつ、小さな振幅変調をデジタル的に行えるようになり、入力振幅が小さい時にもデータ点を有する変調方式に対応できる。
【0027】
(第2の実施形態)本発明の第2の実施形態による通信装置を図3に示す。通信装置はMASH回路21、制御回路22、減算器23、局部発振器24、DPA25、及びマルチプレクサ26を備えるポーラ変調方式の通信装置である。
【0028】
局部発振器24、DPA25については上記第1の実施形態における局部発振器4、DPA5と同様の機能のため、説明を省略する。
【0029】
マルチプレクサ26は0、1、2の3つの値が与えられ、制御回路22から出力されるオフセット調整信号OFCに基づいていずれか1つを選択し、減算器23へ出力する。
【0030】
減算器23は振幅制御信号(RData)の整数部(RData_integer)からマルチプレクサ26の出力値を減じて、DPA25へ出力する。
【0031】
制御回路22は振幅制御信号(RData)の整数部(RData_integer)の大きさに基づいて次数制御信号ORC及びオフセット調整信号OFCを出力する。具体的には、整数部の大きさが2より大きい場合は11、1より大きく2以下の場合は01、1以下の場合は00という2ビットの値をとる次数制御信号ORCを出力する。
【0032】
また、制御回路22は整数部の大きさが2より大きい場合はマルチプレクサ26から2が選択出力され、整数部の大きさが1より大きく2以下の場合はマルチプレクサ26から1が選択出力され、整数部の大きさが1以下の場合はマルチプレクサ26から0が選択出力されるようなオフセット調整信号OFCを出力する。
【0033】
上記第1の実施形態ではMASH回路1は2次の次数を有するΔΣ変調手段となっていたが、本実施形態では図4に示すように、MASH回路21は1次ΔΣ変調器が3段接続された3次の次数を有するΔΣ変調手段となっている。MASH回路は、次数が3のとき、発生するオフセット量は2になる。
【0034】
加算器31、32、33には振幅制御信号(RData)を生成しているクロックより高い周波数のクロック信号CLKが与えられ、オーバーサンプリングが行われる。
【0035】
ANDゲート34、35には2ビットの次数制御信号ORCの上位1ビットの値がそれぞれ入力される。また、ANDゲート36、37には次数制御信号ORCの下位1ビットの値がそれぞれ入力される。
【0036】
従って、整数部(RData_integer)の大きさ(入力振幅)が1より大きく2以下の時、MASH回路21の3次側の出力が0に固定され、MASH回路21の次数は2に切り替えられる。また、整数部の大きさ(入力振幅)が1以下の時、MASH回路21の3次側及び2次側の出力が0に固定され、MASH回路21の次数は1に切り替えられる。
【0037】
このような構成にすることで、振幅制御信号の整数部の大きさが2より大きいとき、MASH回路21は3次のMASHとして動作し、オフセット(=2)が発生する。このオフセット分と同じ値がマルチプレクサ26で選択出力され、減算器23にて整数部から減じられる。従って、オフセット分がDPA25の出力に現れない。
【0038】
また、振幅制御信号の整数部の大きさが1より大きく2以下のとき、MASH回路21は2次のMASHに切り替えられて動作し、オフセット(=1)が発生する。このオフセット分と同じ値がマルチプレクサ26で選択出力され、減算器23にて整数部から減じられる。従って、オフセット分がDPA25の出力に現れない。
【0039】
また、振幅制御信号の整数部の大きさが1以下のときは、MASH回路21の次数を1次に切り替え、オフセットが発生しないようにする。マルチプレクサ26は0を選択出力するため、整数部の値は変わらない。これにより、DPA5は入力振幅が1以下の場合でも正しい出力を得ることができる。
【0040】
本実施形態では、入力振幅に応じてMASH回路の次数を切り替え、発生するオフセット分と同じ値を整数部から減じることで、入力に対してオフセットの無い正しい出力を得ることが出来る。
【0041】
このように、本実施形態による通信装置は、オーバーサンプリングを行って振幅変調を行い、かつ入力振幅が小さい時にもデータ点を有する変調方式に対応できる。
【0042】
本実施形態ではMASH回路の次数を3次にしていたがN次(Nは4以上の整数)にしてもよい。N次のMASH回路で発生するオフセットはN−1である。
【0043】
N次のMASH回路を有する通信装置の概略構成を図5に示す。減算器53は振幅制御信号(RData)の整数部(RData_integer)からオフセット調整部56の出力値を減じて、DPA55へ出力する。
【0044】
DPA55は減算器53の出力及びMASH回路51の出力に基づいて、電源電圧値を設定し、局部発振器54から出力される位相変調信号と掛け合わせて出力する。
【0045】
制御回路52は振幅制御信号(RData)の整数部(RData_integer)の大きさに基づいて次数制御信号ORC及びオフセット調整信号OFCを出力する。オフセット調整部56はオフセット調整信号OFCに基づいて0〜N−1の値のいずれかを減算器53へ出力する。
【0046】
例えば、制御回路52は、整数部の大きさがN−1より大きいときはオフセット調整部56からN−1が出力され、整数部の大きさがN−k(kは2≦k≦N−1を満たす整数)より大きくN−k+1以下のときはオフセット調整部56からN−kが出力され、整数部の大きさが1以下のときはオフセット調整部56から0が出力されるようなオフセット調整信号OFCを出力する。
【0047】
また、制御回路52は、整数部の大きさがN−1より大きいときはMASH回路51の次数をNとし、整数部の大きさがN−k(kは2≦k≦N−1を満たす整数)より大きくN−k+1以下のときはMASH回路51の次数をN−k+1に切り替え、整数部の大きさが1以下のときはMASH回路の次数を1次に切り替える次数制御信号ORCを出力する。
【0048】
このように、振幅制御信号(RData)の整数部(RData_integer)から減じるオフセット分(オフセット調整部56の出力値)と、MASH回路51の次数とを制御することで、DPA55の出力にMASH回路51のオフセット分が現れず、正しい出力を得ることができる。
【0049】
MASH回路の構成には上記実施形態とは異なる多くの方式があるが、入力振幅が小さくなる時に、MASHの次数と、整数部から減じるオフセット分を調整することで、上記実施形態と同様に、入力振幅が小さい時にも正しい出力が得られる。
【0050】
上述した実施の形態はいずれも一例であって限定的なものではないと考えられるべきである。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0051】
【図1】本発明の第1の実施形態による通信装置の概略構成図である。
【図2】MASH回路の概略構成図である。
【図3】本発明の第2の実施形態による通信装置の概略構成図である。
【図4】MASH回路の概略構成図である。
【図5】変形例による通信装置の概略構成図である。
【符号の説明】
【0052】
1 MASH回路
2 制御回路
3 減算器
4 局部発振器
5 DPA

【特許請求の範囲】
【請求項1】
ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、
前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて制御信号を生成して出力する制御回路と、
前記整数部及び前記制御信号が与えられ、前記整数部から前記制御信号の値を減じて出力する減算器と、
前記振幅成分の小数部が与えられる2次の次数を有するデルタシグマ変調手段であって、前記制御信号に基づいて次数を2次又は1次に切り替え可能なMASH回路と、
前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、
を備える通信装置。
【請求項2】
前記制御回路は前記整数部が1より大きい場合は値が1、前記整数部が1以下の場合は値が0となる前記制御信号を生成して出力し、前記MASH回路は前記制御信号の値が0のとき2次側出力を0に固定し、次数を1次に切り替えることを特徴とする請求項1に記載の通信装置。
【請求項3】
ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、
前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて次数制御信号及びオフセット調整信号を生成して出力する制御回路と、
前記オフセット調整信号に基づいて0、又は1、又は2を選択して出力するマルチプレクサと、
前記整数部及び前記マルチプレクサの出力が与えられ、前記整数部から前記マルチプレクサの出力値を減じて出力する減算器と、
前記振幅成分の小数部が与えられる3次の次数を有するデルタシグマ変調手段であって、前記次数制御信号に基づいて次数を3次又は2次又は1次に切り替え可能なMASH回路と、
前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、
を備える通信装置。
【請求項4】
ベースバンド信号の位相成分に基づいて位相変調を行い、位相変調信号を出力する局部発振器と、
前記ベースバンド信号の振幅成分に含まれる整数部が与えられ、前記整数部の大きさに基づいて次数制御信号及びオフセット調整信号を生成して出力する制御回路と、
前記オフセット調整信号に基づいて0〜N−1(Nは3以上の整数)のいずれかの値を出力するオフセット調整部と、
前記整数部及び前記オフセット調整部の出力が与えられ、前記整数部から前記オフセット調整部の出力値を減じて出力する減算器と、
前記振幅成分の小数部が与えられるN次の次数を有するデルタシグマ変調手段であって、前記次数制御信号に基づいて次数をN次〜1次のいずれかに切り替え可能なMASH回路と、
前記MASH回路の出力及び前記減算器の出力に基づいて電圧値を設定し、前記電圧値と前記位相変調信号とを掛け合わせて出力する増幅器と、
を備える通信装置。
【請求項5】
前記制御回路は、前記整数部の大きさがNより大きい場合は前記MASH回路をN次とする前記次数制御信号及び前記オフセット調整部の出力値がN−1となる前記オフセット調整信号を出力し、
前記整数部の大きさがN−k(kは2≦k≦N−1を満たす整数)より大きくN−k+1以下のときは前記MASH回路をN−k+1次とする前記次数制御信号及び前記オフセット調整部の出力値がN−kとなる前記オフセット調整信号を出力し、
前記整数部の大きさが1以下のときは前記MASH回路を1次とする前記次数制御信号及び前記オフセット調整部の出力値が0となる前記オフセット調整信号を出力することを特徴とする請求項4に記載の通信装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2009−159027(P2009−159027A)
【公開日】平成21年7月16日(2009.7.16)
【国際特許分類】
【出願番号】特願2007−331964(P2007−331964)
【出願日】平成19年12月25日(2007.12.25)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】