酸化亜鉛系半導体素子及びその製造方法
【目的】
p型ZnO系化合物半導体の電極の剥離が生じず高い接着性を有するとともに良好なオーミック接触を有するコンタクト電極の形成方法、当該電極が形成されたZnO系化合物半導体素子及びその製造方法を提供する。
【解決手段】
p型ZnO系半導体層上に、Ni及びCuの少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、無酸素雰囲気下で第1の金属層及びp型ZnO系半導体層の熱処理を行い、第1の金属層の表面に金属相の層を残存させるとともに、p型ZnO系半導体層及び第1の金属層間の界面にp型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層を形成する熱処理工程と、Pt、Rh、Pd(パラジウム)及びIrのうち少なくとも1つの金属からなる第2の金属層を、第1の金属層及び第1の金属層の開口部から露出したp型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴としている。
p型ZnO系化合物半導体の電極の剥離が生じず高い接着性を有するとともに良好なオーミック接触を有するコンタクト電極の形成方法、当該電極が形成されたZnO系化合物半導体素子及びその製造方法を提供する。
【解決手段】
p型ZnO系半導体層上に、Ni及びCuの少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、無酸素雰囲気下で第1の金属層及びp型ZnO系半導体層の熱処理を行い、第1の金属層の表面に金属相の層を残存させるとともに、p型ZnO系半導体層及び第1の金属層間の界面にp型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層を形成する熱処理工程と、Pt、Rh、Pd(パラジウム)及びIrのうち少なくとも1つの金属からなる第2の金属層を、第1の金属層及び第1の金属層の開口部から露出したp型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴としている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化亜鉛(ZnO)系半導体素子の製造方法、特に、高い接着性及び良好なオーミック接触を有するコンタクト電極が形成されたZnO系化合物半導体素子及びその製造方法に関する。
【背景技術】
【0002】
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを有する直接遷移型の半導体で、青ないし紫外領域の光素子用の材料として期待されている。特に、励起子の束縛エネルギーが60meV、また屈折率n=2.0と半導体発光素子に極めて適した物性を有している。また、発光素子、受光素子に限らず、表面弾性波(SAW)デバイス、圧電素子等の電子デバイスにも広く応用が可能である。さらに、原材料が安価であるとともに、環境や人体に無害であるという特徴を有している。
【0003】
酸化物結晶と金属とは接着性が悪く、剥離し易いことは一般的に知られている。すなわち、酸素を含まない半導体(例えば、AlGaAs,InAlGaP,InGaN等)に関しては、電極金属との密着性、接着性は大きな問題ではなかった。しかしながら、金属酸化物であるZnO系半導体は、特に、金(Au)、銀(Ag)、あるいはロジウム(Rh)、白金(Pt)、パラジウム(Pd)等の金属材料との接着性が悪い。従って、p型電極を作製する工程において、ZnO膜上に形成したこれらの金属電極が剥離してしまうという問題があった(例えば、特許文献1及び特許文献2)。
【0004】
さらに、p型Zn酸化物層と電極間の接触抵抗を低くする(オーミック接触性の改善)のために、電極形成後に熱処理(合金化、シンターなど)を実施すると、電極の剥離が顕著になる問題がある。このように、半導体発光素子等の半導体素子の電極には、接触抵抗を低くするための熱処理工程、あるいは、ダイボンディング工程、ワイヤボンディング工程、樹脂封止工程など各種の製造工程において熱ストレス、外的ストレスが加わる。また、製造後においても各種のストレスが加わる。例えば、素子の封止工程や回路基板に接合する工程において熱ストレスが加わる。また、封止工程においても封止樹脂による機械的ストレスが加わる。さらに、半導体素子の使用中においても熱や応力による各種ストレスを受ける。例えば、自動車等の車載用に半導体発光素子等が用いられる場合では、自動車の車内温度、エンジン室温度、昼夜や季節変動によるヒートショック、太陽光などによる紫外線暴露、水分や雰囲気ガス(例えば、硫化物、塩素、オゾン)による腐食等により、熱や応力を始め各種ストレスを受ける。従って、各種のストレスに対しても耐剥離強度が高い電極形成が、素子の性能、製造歩留り、信頼性を確保する上でも重要である。
【0005】
一方、ZnO系化合物は、ワイドバンドギャップ半導体であることからp型電極として使用できるオーミック性の良好な金属材料は限られている。従って、良好な低抵抗オーミック接触が得られるとともに接着性の高い金属電極の形成がZnO系半導体素子の実現に極めて重要である。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2003−110142号公報
【特許文献2】特開2004−207440号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、これまで、ZnO系化合物半導体結晶に関して、良好なオーミック接触を有し、かつ高い接着性を有するコンタクト電極の形成については十分な検討がなされていなかった。
【0008】
本発明は、このようなp型ZnO系化合物半導体の電極の剥離が生じず高い接着性を有するとともに良好なオーミック接触を有するコンタクト電極の形成方法、当該電極が形成されたZnO系化合物半導体素子及びその製造方法を提供することにある。また、製造工程や使用環境下における熱や応力によるストレスに対しても高い接着性、素子動作特性を維持し、高性能、高い製造歩留り及び信頼性を有するZnO系化合物半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の製造方法は、少なくともp型ZnO系半導体層を有する酸化亜鉛(ZnO)系半導体素子の製造方法であって、
p型ZnO系半導体層上に、Ni(ニッケル)及びCu(銅)の少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で第1の金属層及びp型ZnO系半導体層の熱処理を行い、第1の金属層の表面に金属相の層を残存させるとともに、p型ZnO系半導体層及び第1の金属層間の界面にp型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなる第2の金属層を、第1の金属層及び第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴としている。
【0010】
さらに、本発明のZnO系半導体素子は、少なくともp型ZnO系半導体層を有するZnO系半導体素子であって、
Ni及びCuの少なくとも1つを含み、p型ZnO系半導体層上に島状又は網目状に形成された第1の金属層と、
Pt、Rh、Pd及びIrのうち少なくとも1つの金属からなり、第1の金属層及び第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成された第2の金属層と、を有し、
上記第1の金属層は、第1の金属層の表面側に形成された金属相の層と、p型ZnO系半導体層及び第1の金属層間の界面に形成され、p型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層と、を有することを特徴としている。
【0011】
さらに、本発明の形成方法は、p型ZnO系半導体のコンタクト電極の形成方法であって、
p型ZnO系半導体層上に、Ni及びCuの少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で第1の金属層及びp型ZnO系半導体層の熱処理を行い、第1の金属層の表面に金属相の層を残存させるとともに、p型ZnO系半導体層及び第1の金属層間の界面にp型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt、Rh、Pd及びIrのうち少なくとも1つの金属からなる第2の金属層を、第1の金属層及び第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴としている。
【0012】
上記第1の金属層は、3nmないし15nmの範囲内の平均層厚を有するようにすることができる。
【0013】
上記無酸素雰囲気は、真空、不活性ガス雰囲気、還元性ガス雰囲気、及び不活性ガスと還元性ガスとの混合ガス雰囲気の何れかであるようにすることができる。
【0014】
また、上記熱処理の温度は350℃ないし450℃の範囲内であるようにすることができる。
【図面の簡単な説明】
【0015】
【図1】本発明による半導体素子の製造方法の手順を示すフローチャートである。
【図2】酸化亜鉛系化合物半導体層がZnO基板上に成長されたLEDデバイス層付き基板を示す断面図である。
【図3】LED素子の製造工程の概要を示す断面図である。
【図4】p側電極の形成工程の詳細を説明するための断面図である。
【図5】製造したLED素子の上面図、及び上面図に示すA−A線における断面図である。
【図6】実施例1によるLED及び比較例1,2のLEDのV−I特性の閾電圧、及びp側電極の剥離の評価結果を示している。
【図7】ZnO系結晶層上に第1のp電極層の電極金属を形成する場合の熱処理の効果を模式的に説明する図であり、コンタクト部分を拡大して示している。
【図8】ZnO系結晶層及び第1のp電極層の界面に形成された混合領域を詳細に説明するための模式的な部分拡大図である。
【図9】透光性電極とp側電極の境界部分W(図3(c))におけるp側電極のコンタクト部を拡大して示す断面図である。
【図10】実施例2であるLED素子の上面図、及び上面図に示すA−A線における断面図である。
【図11】実施例2によるLED素子のp側電極の構成を模式的に示す拡大断面図である。
【図12】実施例3であるLED素子の上面図、及び上面図に示すA−A線における断面図である。
【図13】実施例3によるLED素子のp側電極の構成を模式的に示す拡大断面図である。
【発明を実施するための形態】
【0016】
以下においては、酸化亜鉛(ZnO)基板上にZnO系化合物半導体の結晶層を積層し、当該結晶積層体に金属電極を形成する方法及び電極が形成された半導体素子の製造方法について図面を参照して詳細に説明する。また、半導体発光素子(LED:Light Emitting Diode)の製造に用いられる半導体層を当該半導体結晶積層体として成長する場合を例に説明する。
【実施例1】
【0017】
図1に示すフローチャートを参照して本発明による半導体発光素子の製造方法について詳細に説明する。また、図2は、酸化亜鉛系化合物半導体層(以下、ZnO系結晶層又はZnO系半導体層という。)がZnO基板10上に成長されたLEDデバイス層付き基板17を示す断面図である。
【0018】
RS−MBE(ラジカルソース分子線成長)装置を用いて、基板10上にZnO系化合物半導体結晶層を順次積層した(図1、ステップS11)。金属材料である亜鉛(Zn)、マグネシウム(Mg)、ガリウム(Ga)はクヌーセンセルで照射し、基板10に供給した。ガス材料である酸素(O)と窒素(N)は、RFラジカル発生装置にて酸素ラジカル(O*と表記する。)、窒素ラジカル(N*と表記する。)として照射(供給)した。基板10は抵抗加熱ヒータで加熱した。
【0019】
基板10は、ウルツァイト構造の{0001}面を主面とするZnO単結晶からなり、例えば、500マイクロメートル(μm)の厚さを有している。より詳細には、Zn極性面(+c面)を結晶成長面として基板10上にZnO系結晶層を成長した。
【0020】
図2に示すように、まず、ZnO基板10の+c面上に、厚さ30nmのZnO層であるバッファ層11を成長した。バッファ層11は、いわゆる低温成長バッファ層であり、成長温度 (Tg)は300℃とした。また、バッファ層11の成長後、温度T=900℃、5分(min)の熱処理(アニール)を行った。
【0021】
次に、バッファ層11上に、成長温度Tg=900℃として、第1のn型ZnO系結晶層12A及び第2のn型ZnO系結晶層12Bを順次成長した。第1のn型ZnO系結晶層12Aは、厚さが300ナノメートル(nm)で、ガリウム(Ga)濃度が3×1018cm-3のZnO層であり、第2のn型ZnO系結晶層12Bは、厚さが50nmで、Ga濃度が3×1018cm-3のMg0.2Zn0.8O層とした。
【0022】
第2のn型ZnO系結晶層12B上に、成長温度Tg=900℃で、発光層13を成長した。発光層13は、厚さが30nmのアンドープZnO層とした。
【0023】
次に、成長温度Tg=700℃として、発光層13上に、第1のp型ZnO系結晶層14A及び第2のp型ZnO系結晶層14Bを順次成長した。第1のp型ZnO系結晶層14Aは、厚さが30nmで、窒素(N)濃度が1×1020cm-3のMg0.2Zn0.8O層とした。また、第2のp型ZnO系結晶層14Bは、厚さが100nmで、窒素濃度が1×1020cm-3のZnO層とした。
【0024】
なお、以下においては、第1のn型ZnO系結晶層12A及び第2のn型ZnO系結晶層12Bからなる層をn型ZnO系結晶層12と、第1のp型ZnO系結晶層14A及び第2のp型ZnO系結晶層14Bからなる層をp型ZnO系結晶層14とも称する。また、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14からなる積層体構造をデバイス層(LEDデバイス層)15と称する。なお、n型ZnO系結晶層12及びp型ZnO系結晶層14のそれぞれが組成及び厚さの異なる複数の結晶層からなる場合を例示したが、それぞれ単一の層であってもよい。このようにして、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14から構成されるデバイス層(LEDデバイス層)15を形成した(図1、ステップS11)。
【0025】
ここで、デバイス層とは、半導体素子がその機能を果たすために含まれるべき半導体で構成される層を指す。例えば、単純なトランジスタであればn型半導体、p型半導体及びn型半導体(またはp型半導体、n型半導体及びp型半導体)のpn接合によって構成される構造層を含む。
【0026】
なお、p型半導体層、発光層及びn型半導体層(または、p型半導体層及びn型半導体層)から構成され、注入されたキャリアの再結合によって発光動作をなす半導体構造層を、特に、発光デバイス層という。また、特に、LEDの場合にはLEDデバイス層ともいう。
【0027】
なお、結晶成長法はRS−MBE法に限らない。すなわち、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法、PLD(パルス・レーザー・デポジション)法などの成長法を用いてもよい。
【0028】
また、バッファ層11、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14の構成、あるいは、第1のn型ZnO系結晶層12A及び第2のn型ZnO系結晶層12B、第1のp型ZnO系結晶層14A及び第2のp型ZnO系結晶層14Bの構成、すなわち、これらの層の組成、層厚、ドーパント濃度等は素子製造に一般的に用いられるものでよい。例えば、バッファ層11は、例えばマグネシウム(Mg)を含むZnO系結晶であるMgxZn(1-x)O(0≦x<0.43)層であってもよい。バッファ層11は、例えば、数nmないし数μmの厚さで、不純物(例えば、Ga)をドープしたn型のMgxZn(1-x)O(0≦x<0.43)層とすることができる。また、n型ZnO系結晶層12は、例えば、1×1017〜5×1018cm-3程度の濃度範囲内で不純物(例えば、Ga)をドープした厚さ数10nmないし数μm程度のn型のMgxZn(1-x)O(0≦x<0.43)層とすることができる。発光層14Bは、それぞれ厚さ数nm程度の量子井戸層及び障壁層からなるSQW(単一量子井戸)層又は複数の量子井戸層及び障壁層を有するMQW(多重量子井戸)層、あるいは単一組成のMgxZn(1-x)O(0≦x<0.43)層からなるように構成することができる。
【0029】
また、p型ZnO系結晶層14は、p型MgxZn(1-x)O(0≦x<0.43)層であってもよい。p型ZnO系結晶層14は、例えば、N(窒素)を1×1020cm-3程度の濃度でドープした厚さが数10nmないし数μm程度のp型MgxZn(1-x)O(0≦x<0.43)層とすることができる。
【0030】
なお、上記したように、これらの組成、層厚、ドーパント濃度等は単に例示に過ぎず、必要な素子特性が得られるよう適宜選択することができる。
[p側電極の構成及び形成]
次に、このように形成したLEDデバイス層付き基板(以下、単に、デバイス層付き基板ともいう。)17を用い、ZnO系化合物半導体素子(LED)を作製した。図3は、LED素子の製造工程の概要を示す断面図である。また、図4(a)〜(c)は、p側電極の形成工程の詳細を説明するための断面図であり、図5(a)及び(b)は、製造したLED素子30の上面図、及びA−A線における断面図をそれぞれ示している。
【0031】
まず、デバイス層付き基板17のp型ZnO系結晶層14上にp側電極を形成した。より詳細には、フォトリソグラフィ技術を用いて、透光性電極21の形状(図5(a)、上面図参照)に開口したレジストマスクを形成した。より詳細には、透光性電極21が矩形形状を有するとともに、後述するp側電極22とp型ZnO系結晶層14とのオーミック接触のため、中央部に円形状(直径100μm)のコンタクト領域(CR)が形成されるようにレジストのパターニングを行った。なお、本実施例において、透光性電極21は、一辺がD2(300μm)の正方形状の素子区画サイズに比べ、各辺がおよそ15μm小さい270μm(D3)の正方形状に形成した(図5)。なお、素子は一辺が400μm(D1)の正方形状で、後述するように、厚さは200μmとなるように形成した。
【0032】
次に、電子ビーム(EB)蒸着によりNi(ニッケル)、Au(金)をそれぞれ5nm 、30nmの厚さで順次蒸着し、Ni/Au層を形成した(図3(a))。なお、例えば第1層としてNi、第2層としてAuを積層した構造をNi/Au層と表記するものとし、また、以下においても同様である。そして、リフトオフ法によりマスク開口部以外のNi/Au層を除去した(図3(b))。
【0033】
次に、RTA(ラピッド・サーマル・アニーラ)装置にて450℃、30sec(秒)の条件でNi/Au層の透明化処理を実施した。雰囲気ガスは、酸素を20%含有した窒素ガスを用いた。この工程により、Ni/Au層のNiが酸化され酸化ニッケル(NiO、Ni2O)となり透光性電極21の透光化がなされる。
【0034】
次に、3層のp電極層からなるp側電極22を形成した(図3(c))。なお、以下においては、これら各層をそれぞれ第1、第2及び第3のp電極層23,24,25と称して説明する。
【0035】
まず、p側電極22の形状(図5(a)参照、本実施例においては円形状)に開口した金属マスクを金属マスクセルにセットした。次に、上記マスク開口部の中心と、上記工程により形成した透光性電極21の中心が一致するように基板をセットした。そして、図4(a)に模式的に示すように、第1のp電極層23(コンタクト電極)の電極金属としてNi(ニッケル)をp型ZnO系結晶層14上に島状又は網目状であるように形成した(図1のステップS12)。
【0036】
当該島状又は網目状の金属層(Ni層)の形成方法としては、蒸着金属粒径を比較的大きく形成可能な抵抗加熱蒸着法を用いた。さらに、蒸着チャンバ内にMFC(マスフローコントローラ)等で還元性ガス(H2) を導入し、蒸着圧力を僅かに高く(通常使用圧力の10倍程度であり、1×10-4Pa(パスカル))して蒸着金属の粒径を大きくした。このように形成した島状又は網目状金属の平均層厚は10nm、粒径は、φ10nm〜φ100nm程度のバラツキの範囲内であった。なお、これとは別に、サファイア基板上に蒸着膜を上記方法で堆積し、堆積した蒸着膜の電気抵抗を測定し、非導通又は抵抗値の高い領域(蒸着条件)を用いて蒸着を行った。
【0037】
次に、基板がセットされた金属マスクセルをRTA装置にセットし、雰囲気ガスとして水素ガスを3%混合した窒素ガスを供給し、還元雰囲気下で400℃、1secの熱処理(アニール)を行った(図1、ステップS13)。これにより、第1のp電極層23を形成した。
【0038】
次に、再び、金属マスクセルをEB蒸着装置にセットし、バリアメタルとしてPt(プラチナ)を100nmの厚さで蒸着し、第2のp電極層24を形成し、第2のp電極層24上に、接続電極(パッド電極)金属としてAu(金)を1000nmの厚さで蒸着し、第3のp電極層25を形成した(図4(b)及び(c)、図1のステップS14)。これにより、第1、第2及び第3のp電極層23,24,25からなるp側電極22を形成した。
【0039】
上記したように、第1のp電極層23において、当該電極金属(Ni)は島状又は網目状に形成されている。すなわち、当該島状又は網目状の金属(Ni)層は開口部OPを有するように形成されている。そして、第2のp電極層24の蒸着によって、当該島状又は網目状の第1のp電極層23(Ni層)は第2のp電極層24に包含されるように、すなわち埋め込まれるように形成されている。換言すれば、第1のp電極層23(Ni層)の全表面は第2のp電極層24に被覆されている。また、p型ZnO系結晶層14上に第1のp電極層23の金属(Ni)が形成されていない部分(すなわち、開口部OP)においては、第2のp電極層24の金属(Pt)がp型ZnO系結晶層14上に直接接触し、これを被覆するように形成されている。すなわち、第2のp電極層24は、第1のp電極層23の開口部OPから露出しているp型ZnO系半導体層(p型ZnO系半導体層の露出部分)を被覆するように形成されている。
【0040】
次に、p側電極22を形成した表面側に、フォトリソグラフィ技術を用いて、素子区画(一辺がD2の正方形、図5)の形状で開口したレジストマスクを形成した。ウエットエッチングにより、n型ZnO系結晶層12を一部除去する深さまでエッチングを行い、素子区画溝(G)を形成した(図3(d))。
【0041】
p側電極22を形成した表面側を支持体に貼付け、厚さが約200μmとなるようにデバイス層付き基板17の裏面の研削及び鏡面研磨を行った。次に、フォトリソグラフィ及びEB蒸着により、デバイス層付き基板17の裏面に、Ti、Auをそれぞれ100nm 、1000nmの厚さで蒸着し(Ti/Au=100nm /1000nm)、素子区画と同様の形状のn側電極28を形成した(図1のステップS15、図3(d))。なお、n側電極28のオーミック電極金属層として、Ti/Rh/Au層を用いることができる。これらの各層の厚さを例示すれば、Ti/Rh/Au=3〜30nm/50〜100nm/500〜1000nm、又はTi/Rh/Au=10nm/80nm/1000nmである。あるいは、当該n側オーミック電極金属層として、Ti/Al/Au層を用いることもできる。これらの各層の厚さを例示すれば、Ti/Al/Au=3〜30nm/50〜100nm/500〜1000nm、又はTi/Al/Au=10nm/80nm/1000nmである。
【0042】
n側電極28の形成が終了したデバイス層付き基板17を、素子区画溝(G)に沿ってスクライブ及びブレーキングを行い、個別の半導体発光素子(LED)に分離、個片化した(図1、ステップS16)。図5(a)、(b)は、このように製造した半導体発光素子(LED)の上面図及び断面図を示している。なお、図中の矢印は光取り出し方向を示している。
【0043】
[電気的特性及び接着性の評価]
上記した実施例1により製造した半導体発光素子(LED)の電気的特性及び接着性について比較例と比較して評価を行った。具体的には、実施例1によるLED及び比較例1,2のLEDのオーミック特性をV−I特性の閾値電圧により評価し、p側電極の接着強度をワイヤボンディング時に電極剥離が起こるか否かにより評価した。また、素子実装に伴う熱履歴を想定し、窒素ガス雰囲気、350℃、15秒の熱処理を実施例1及び比較例1,2の素子に加えた後、上記したのと同様な評価を行った。なお、実施例1及び比較例1,2の各サンプル数は25個であり、計75個のサンプルを用いて評価を行った。
【0044】
(比較例1及び比較例2)
比較例1のLEDにおいては、第1のp電極層としてNiを、第2のp電極層としてAu(金)を用いた。より詳細には、電子ビーム(EB)蒸着によりNi/Auをそれぞれ30nm/1000nmの厚さで蒸着し、p側電極を形成した。なお、第1及び第2ののp電極層のアニールは行わなかった。p側電極の構成及び形成方法以外の点は、実施例1の場合と同様である。すなわち、半導体結晶層、透光性電極、n側電極等の構成及びその他の素子形成方法は実施例1の場合と同様である。
【0045】
比較例2のLEDにおいては、第1のp電極層としてNiを用いた。すなわち、電子ビーム蒸着によりNiを30nmの厚さで形成した。そして、蒸着後、RTA装置により、酸素ガスを20%混合した窒素ガス中(酸素雰囲気又は酸化性ガス雰囲気)で450℃、1minのアニールを行った。すなわち、かかるアニールにより第1のp電極層は、その表面部も含めてニッケル酸化物(NiO+Ni2O)として形成した。
【0046】
アニール後、電子ビーム蒸着により、第2のp電極層としてAuを1000nmの厚さで蒸着し、p側電極を形成した。なお、かかるp側電極の構成及び形成方法以外の点は、実施例1の場合と同様である。
【0047】
(評価結果)
実施例1によるLED及び比較例1,2のLEDのV−I特性の閾値電圧、及びp側電極の剥離の評価結果をまとめて図6に示す。なお、素子製造後の熱履歴、例えば、ダイボンディングにおける半田リフロ(温度230℃〜270℃程度)又はAu/Sn接合(温度300〜350℃程度)等の素子実装に伴う熱工程を想定し、製造後の素子に350℃、15secの熱処理を加えた後の閾電圧及び電極剥離の評価結果も示している。
【0048】
実施例1のLEDのV−I曲線の立ち上がりは急峻で、閾電圧(VT)も低く、良好なダイオード特性、オーミック接触性が得られた。具体的には、図6に示すように、実施例1のサンプルの閾電圧VTは、3.3V〜3.6Vと低い値が得られた。また、素子の加熱処理後においても変化無く安定した特性が得られることがわかった。
【0049】
一方、比較例1のサンプルの閾電圧VTは、4.2V〜5.3Vと高く、また、閾電圧値のばらつき(分散)も大きかった。さらに、素子加熱処理後においては、電極剥離の発生により測定不能(オープン状態)となるサンプルが多数であった。測定可能であったサンプルであっても、閾電圧VTは、およそ5.8V程度とかなり高くなった。また、比較例2のサンプルも比較例1のサンプルと同様であり、閾電圧VTは、3.6V〜4.8Vと高く、値のばらつきも大きかった。素子の加熱処理後においても、電極剥離の発生により測定不能(オープン)となるサンプルが多数であった。
【0050】
電極の接着性の評価として、ステムに実施例1、比較例1、比較例2のサンプルをAg(銀)ペーストでダイボンディングし、その後、Auワイヤボンディングを実施した。実施例1のサンプルは全数電極剥離がなくワイヤボンディングが可能であった。一部のサンプルにおいては、ボンディング不良が生じたが、電極の接着性の問題ではなく、ダイボンディングの位置不良が原因であった。また、素子の加熱処理後においても問題無くワイヤボンディングが可能であった。
【0051】
比較例1、比較例2のサンプルでは、ワイヤボンディングの際にかなりの頻度で電極剥離が発生した。またサンプルロット間の剥離バラツキも大きく、良いもので歩留まりは60%〜70%、悪いもので歩留まり20%〜30%程度であった。また、加熱処理後は電極の自然剥離や、ボンディング中の剥離も多数発生し、歩留まりは良くて5〜10%程度であった。
【0052】
以上の評価より、本実施例1の電極構造、及び電極製造方法は、ZnO系半導体素子用の電極として優れたオーミック特性を有するとともに、高い電極接着性、密着強度を有することが実証された。また、素子製造後の熱工程に対しても優れた特性が維持され、熱耐性にも優れていることが実証された。
【0053】
[オーミック特性及び接着性の改善の検討]
本実施例において、p側電極のオーミック特性及び接着性が大きく改善された点について検討した。これら特性の改善メカニズムについて図面を参照して、以下に詳細に説明する。
【0054】
図7(a),(b)は、p型ZnO系結晶層14上に第1のp電極層23の電極金属(Ni)を島状又は網目状に蒸着し、熱処理(アニール)を行った場合の効果を模式的に説明する図であり、p型ZnO系結晶層14及び電極金属のコンタクト部分を拡大して示している。また、図7(c)は、アニールを行った後、第1のp電極層23上に、第2のp電極層24及び第3のp電極層25を形成したときの断面図である。
【0055】
図7(a)に示すように、本実施例1においては、第1のp電極層23の形成において、酸化されやすい金属であるNi(ニッケル)を電極金属とし、p型ZnO系結晶層14上に蒸着により島状又は網目状に堆積した。蒸着後においては、p型ZnO系結晶層14上に島状又は網目状の金属(Ni)が接触している状態である。また、上記したように、島状又は網目状の金属層の開口部OPにおいては、第2のp電極層24の金属(Pt)がp型ZnO系結晶層14上に直接接触している。
【0056】
なお、以下においては、説明の簡便さ及び理解の容易さのため、当該島状又は網目状の金属(Ni)が島状である場合、すなわち電極金属(Ni)の島(アイランド)ISからなる場合について説明するが、島(アイランド)ISが複数結合して網目状に形成された場合、あるいは、島状及び網目状の領域が混在するように形成された場合についても同様である。
【0057】
本実施例においては、Niを蒸着した後、還元雰囲気(無酸素雰囲気)下でアニールを行った。かかるアニールによって、図7(b)に示すように、p型ZnO系結晶層14と第1のp電極層23のアイランドIS(Ni)との界面(IF)にこれらの原子が種々の状態で結合、混合した領域(以下、混合領域という。)23Aが形成されたと考えられる。また、当該アイランドISの混合領域23A以外の部分、すなわちアイランドISの表面には純粋な金属層(Ni層)23Bが残存している。
【0058】
より詳細には、還元雰囲気(あるいは、無酸素雰囲気又は非酸化性雰囲気)下のアニールでは、酸素(O)の供給はZnO系結晶(p型ZnO系結晶層14)のみからである。従って、アニールによって界面に存在する原子の相互拡散が生じる。また、酸化され易い金属(Ni)は、界面から拡散してくる酸素量に合わせて、金属層から連続的に酸化物層へと変化する。すなわち、金属に対しては金属結合を、酸化物に対しては共有性結合を取りうる両面性のある層が形成される。具体的には、ZnO系結晶中の酸素(O)原子がZnO系結晶上に堆積されたNi中に移動するとともに、Ni原子のZnO系結晶中への移動が促進される。その結果、Zn、Ni、Oが種々の状態で混合、結合した混合領域23Aがp型ZnO系結晶層14とアイランドISとの界面(IF)領域に形成される。
【0059】
図8は、アニール後のp型ZnO系結晶層14及び第1のp電極層23のアイランドISの界面領域を模式的に示す部分拡大断面図である。上記した混合領域23Aについてより詳細に説明すると、図8に示すように、混合領域23Aは、ZnO結晶(p型ZnO系結晶層14)側から順次、主にZnO及びNiOの混晶相(Zn−O−Ni)からなる混合領域23A1と、主にZnO、NiO相及びNi金属相(NiO,Ni2O+Niメタル)の層からなる混合領域23A2とから構成されていると考えられる。かかる混合領域23Aの厚さは、蒸着したNi層の平均層厚と粒径(アイランド径)から考えて、数モノレイヤ(原子層)ないし十数モノレイヤ程度と推測される。なお、これらの領域は完全に区分されるものではなく、温度等のアニール条件によってこれらの領域の状態及び厚さは異なるものと考えられる。
【0060】
さらに、別の観点として、このような界面酸化の過程では、その界面領域中での原子数の変化が無く、また体積変化も小さい。そのため、混合領域自体の内部歪みが小さいうえに、さらに、Niの蒸着層が島状又は網目状になっているため、体積変化、応力変化も小さいので、開口がなくp型ZnO系結晶層14の全体を被覆する層状になっている場合に比べて剥離を防ぐ効果も大きい。また、比較的硬い酸化物と比較的柔らかい金属の混合領域であるため、例え体積変化が生じても、その応力は吸収される。
【0061】
また、上記したように、本実施例によるアニール条件の下では、島状又は網目状の蒸着層の表面には、雰囲気ガス及びZnO結晶からの酸素(O)の供給又は移動がなく、純粋な金属(Ni)からなる金属相の単体層(Ni金属層)23Bが残存している。
【0062】
図9は、透光性電極21とp側電極22の境界部分W(図3(c)、図5(b))におけるp側電極22のコンタクト部を拡大して示す断面図である。p型ZnO系結晶層14と第1のp電極層23(アイランドIS)との間の界面部分に混合領域23Aが形成され、第1のp電極層23のアイランドISの表面部分には金属層(Ni層)23Bが残存している。そして、第1のp電極層(Ni層)23B上には、バリアメタル(Pt等)として第2のp電極層24が形成され、第2のp電極層24上には接続電極(パッド電極)として第3のp電極層25が形成されている。
【0063】
本発明によれば、下記の種々の点から極めて優れた接着性、密着性を有するp側電極22が得られる。
【0064】
まず、上記したように、蒸着層の表面部分には金属相の単体層23Bが残存しているため、第2のp電極層24のバリアメタルとの接着性、密着性は極めて優れている。さらに、p型ZnO系結晶層14と島状又は網目状の第1のp電極層23との界面(IF)には混合領域が形成されるので、p型ZnO系結晶層14と第1のp電極層23間においても高い接着性、密着強度が得られる。換言すれば、第1のp電極層23は、p型ZnO系結晶層14とは酸化物結晶として接着し、第2のp電極層24とは金属として接着する2相の構造、すなわち、酸化物と金属の両者と高い接着性を有する構成としている。
【0065】
加えて、第1のp電極層23を介して、第2のp電極層24と、p型ZnO系結晶層14との良好な接着性が得られる。より具体的には、第2のp電極層24(バリアメタル)は、第1のp電極層23(Ni層)の開口部OPにおいてp型ZnO系結晶層14と接触する構造となるため、当該バリアメタルがp型ZnO系結晶層14の全面に形成されている場合に比べて剥離応力は拡散される。すなわち、第2のp電極層(バリアメタル)がp型ZnO系結晶層14の全面に形成されている場合には応力集中が生じやすいが、第1のp電極層23が島状又は網目状に形成されているため、応力は拡散され、剥離が生じ難い。また、第2のp電極層24の一部の箇所において小さな剥離が生じても、そこから剥離が派生することが防止される。つまり、開口部OPにおける第2のp電極層24のp型ZnO系結晶層14からの剥離は、剥離の発生部からp型ZnO系結晶層14の面上を横方向に伝搬するが、島状又は網目状の第1のp電極層23(アイランドIS)によって剥離の伝搬が止められるからである。
【0066】
なお、p型ZnO系結晶層14上における、第1のp電極層23の面積占有率(又は被覆率)は、20〜80%の範囲であることが好ましい。20%未満では、電極の密着力が低く、剥離し易い。また、面積占有率が80%を超えると、電極形成後の熱印加工程において第1のp電極層23が酸化され、密着力が低下して剥離し易い。また、面積占有率が、30〜70%の範囲であることがさらに好ましい。
【0067】
また、接触抵抗の観点からは、当該面積占有率は30〜60%の範囲であることが好ましい。第1のp電極層23の接触抵抗は還元雰囲気下の熱処理の程度によって多少ばらつきがあるが、第2のp電極層24の接触抵抗は安定している。そこで、密着力が低下しない範囲で第2のp電極層24の面積は広いほうが好ましい。
【0068】
本発明によれば、優れた接着性を有するのみならず、下記の点から極めて優れたオーミック特性を有するp側電極22が得られる。
【0069】
すなわち、p型ZnO系結晶層14と第1のp電極層23との界面には混合領域が形成されるので、当該界面において優れたオーミック特性を呈する。さらに、第2のp電極層24としてp型ZnO系結晶層14に対して良好なオーミック特性を呈するバリアメタル(Pt等)を用いているので、第1のp電極層23の開口部においても良好なオーミック特性が得られる。従って、p型ZnO系結晶層14と第1のp電極層23との間のオーミック接触、また、第1のp電極層23の開口部におけるp型ZnO系結晶層14と第2のp電極層24(バリアメタル)との接触の両者の効果により、p側電極22は優れたオーミック特性を呈する。
【0070】
さらに、本発明によれば、第1のp電極層23は第2のp電極層24に埋め込まれるように形成されている。すなわち、第2のp電極層24は、当該島状又は網目状の第1のp電極層23の表面全面を被覆し、かつ、第1のp電極層23の開口部においてp型ZnO系結晶層14を被覆している。従って、第2のp電極層24が第1のp電極層23及びp型ZnO系結晶層14と接触している総面積は、p側電極22の形成面積(平面的な面積)に比べて大きい。かかる構成により、p側電極22の接着性、密着性が優れるとともにp側電極22の接触抵抗も小さい。
【0071】
[p側電極の形成条件]
(第1のp電極層の材料)
第1のp電極層23には、p型ZnO系結晶とオーミック接触性を有する金属を用いる必要がある。また、本発明では、第1のp電極層とp型ZnO系結晶層間に金属酸化物を形成させるため、電極金属の酸化物とp型ZnO系結晶層間でオーミック接合する必要がある。このようなp型酸化物結晶としては、NiOが知られているが、いわゆる3d遷移元素、例えばCu(銅)の酸化物をベースとし、Al(アルミニウム)、Ca(カルシウム),Sr(ストロンチウム)等が含有した酸化物もp型化する。従って、第1のp電極層として、Ni又はCu、あるいは、Ni又はCuとAl、Ca、Sr等との合金を用いることができる。すなわち、Ni及びCuの少なくとも1つを含む金属又は合金を上記コンタクト金属として用いることができる。
【0072】
(第1のp電極層の層厚)
第1のp電極層は、当該電極層が島状又は網目状であるように形成すればよい。より具体的には、平均層厚が3nm〜15nm、粒径がφ10nm〜φ100nmの分布の島状、あるいは各島(アイランド)が結合した網目状であるように形成すればよい。
【0073】
また、蒸着した電極層(第1のp電極層)には混合領域が形成されておらず、酸化物結晶層と金属層が接触している状態なので、蒸着層が厚すぎると剥離し易くなる。第1のp電極層の平均層厚は、10nm以下であることがさらに好ましい。
【0074】
(第1のp電極層のアニールにおける雰囲気ガス)
本発明では、酸化され易い金属(Ni、Cu、あるいはNiまたはCuのAl、Ca、Sr化合物)がp型ZnO系結晶層の構成元素であるO(酸素)と結合する性質を利用し、p型ZnO系結晶層14と第1のp電極層23との界面領域のみが、ZnO系結晶層14から供給される酸素(O)によって酸化され、表面層は金属相の層が残存するように熱処理雰囲気ガスを選定した。従って、当該アニールは、無酸素雰囲気又は非酸化性雰囲気下で行えばよい。また、第1のp電極層23の表面層がより良好な金属状態を保つ上で、還元性ガスであるH2(水素)等を混合することがより好ましい。
【0075】
上記した実施例1においては、第1のp電極層23のアニールにおける雰囲気ガスとして、いわゆる不活性ガスであるN2(窒素)ガスに還元性ガスであるH2(水素)ガスを3%混合した窒素ガスを用いた。H2ガスを微量(>0%)混合した還元性雰囲気とすることで、第1のp電極層23の表面が金属状態を保ち、第1のp電極層24の接着性が向上する。また、H2濃度が10%を超えると、ZnO系結晶層表面からのO(酸素)の抜けが多くなり、表面吸収層が形成され易くなるので好ましくない。従って、H2ガス濃度は、0.05%〜10%が好適であり、0.05%〜3%の範囲内であることがさらに好ましい。
【0076】
なお、不活性ガスとしては、N2(窒素)以外に、He(ヘリウム)、Ar(アルゴン)等を用いることができる。また、還元性ガスとしては、H2(水素)以外に、N2H4(ヒドラジン)等を用いることができる。但し、還元性ガスを用いる場合は、熱処理温度を下げ、p型ZnO系結晶層が変質しないように注意する必要がある。更には、真空中でも可能であるが、加熱処理容器内壁の水分脱気を十分に行う必要がある。
【0077】
なお、第1のp電極層23の形成条件は、用いる金属、p型ZnO系結晶層14の構成元素や組成、およびアニール温度、時間により異なるので、実験、検証により適当なガス及び形成条件を選定すれば良い。
【0078】
(アニール温度)
アニール温度については、350℃程度未満の低温では混晶層(混合領域)の形成が困難である。また、500℃程度以上の高温では第1のp電極層23の金属(Ni)がZnO系結晶層14に固溶してしまい表面層まで混晶化するので適しない。従って、アニール温度は、350℃〜500℃の範囲内であることが必要である。素子製造後の実装工程等における加熱工程での固溶化防止のため、350℃〜450℃の範囲内であることがさらに好ましい。
【0079】
(第2のp電極層の材料)
上記したように、第2のp電極層24は、第1のp電極層23の金属(Ni等)と固溶しない金属である必要がある。金属は、固体といえども低温(数百度未満)で固溶する場合があるからである。特に、第1のp電極層23の平均層厚は、3nm〜15nm程度と薄いため、第1のp電極層23と固溶によって混合領域が消失し、接着性が低下して電極が剥離し易くなるからである。また、第2のp電極層24上に接続電極(又はパッド電極)等の第3のp電極層25を設ける場合においても、第3のp電極層25とも固溶しない金属であることが好ましい。
【0080】
さらに、第2のp電極層24には、p型ZnO系結晶層14とオーミック接触が得られる材料を用いる必要がある。
【0081】
従って、第2のp電極層24としては、p型ZnO系結晶に対してオーミック接触性を有する金属である遷移金属VIII族、特に、Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)、Ir(イリジウム)等を用いることができる。
【0082】
また、半導体素子は、素子製造後においても基板実装等で様々な熱履歴を受ける。このとき電極は酸化ストレスに曝される。上記したように、第2のp電極層24にPt、Rh、Pd、Ir等の耐酸化性(非酸化性)金属を用い、第1のp電極層23の全体を埋め込む構造とすることにより、外部酸化によって第1のp電極層23の混合領域が消失し、接着性が低下し、電極が剥離し易くなることを防止することができる。
【0083】
また、第2のp電極層24(バリア層)は、多層構成でも良い。例えば、第1のp電極層23に対して非固溶関係のある金属と、第3のp電極層25と非固溶関係にある金属を組合せて形成することも可能である。また、バリア層に使用する金属には硬いものが多く、厚く形成すると加熱した際にp型ZnO系結晶層と熱膨張係数の違いによる歪み応力が生じて電極剥離を誘引する場合がある。そこでバリア層を多層積層し、柔らかい金属(例えばAuなど)を間に挟む構造とすることで防止できる。
【0084】
(第3のp電極層の材料)
第3のp電極層25の材料としては、Au(金)以外に、Al(アルミニウム)でも良い。通常、ワイヤはAu(金)なのでボンディングパッド層材料としてAuは最適である。これに対して、Al(アルミニウム)は近紫外まで反射する高反射率材料であり、電極による光吸収を抑えるには好適な材料である。
【0085】
(アニール工程のタイミング)
本実施例1においては、混合領域形成のアニール工程を第1のp電極層23の形成後に実施したが、第2のp電極層24(バリア層)の形成後、又は第3のp電極層25(パッド電極層)の形成後に実施しても良い。
【0086】
しかしながら、混合領域形成の際にはO(酸素)原子の移動(拡散)により、結晶の結合状態が変わり、少なからず空間的に歪みを発生する。そのため、第1のp電極層23の形成後であれば、当該金属層は薄いので、歪みは容易に緩和されるので、混合領域の接着力、密着力を弱めることが無い。従って、アニール工程は、第2のp電極層24又は第3のp電極層25の形成後に行う場合よりも、第1のp電極層23の蒸着後に実施するのが最も効果的である。
【実施例2】
【0087】
図10(a)及び図10(b)は、実施例2であるLED素子40の上面図、及び図10(a)のA−A線における断面図をそれぞれ示している。
【0088】
実施例2のLED素子40は、メッシュ形状電極構造を採用している点において実施例1と異なるが、その他の構成については実施例1のLED素子30と同様である。すなわち、ZnO基板10上に、バッファ層11、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14から構成されるデバイス層15を形成した。
【0089】
このように形成したデバイス層付き基板を用い、p型ZnO系結晶層14上にp側電極42を形成した。p側電極42は、メッシュ形状のp側電極42Aと、素子中央部に配されたワイヤボンディング用の円形状(直径100μm)のp側電極42Bとから構成されている。また、図11に示すように、p側電極42は、第1、第2及び第3のp電極層43,44,45から構成されている。
【0090】
以下に、p側電極42の形成プロセスをより詳細に説明する。フォトリソグラフィ技術を用いて、p型ZnO系結晶層14にメッシュ形状のp側電極42Aと円形状のp側電極42Bとに対応した開口を有するレジストマスクを形成した。次に、島状又は網目状になるように第1のp電極層43の金属を堆積した。より具体的には、電子ビーム蒸着により、Niを平均層厚が10nmの島状に蒸着した。粒径は、φ10nm〜φ100nmの分布の範囲内であった。その後、リフトオフ法によりマスク開口部以外のNiを除去した。
【0091】
次に、基板をRTA装置にてセットし、雰囲気ガスとして水素ガスを3%混合した窒素ガスを供給し、還元雰囲気下で400℃、10secのアニールを行った。これにより、第1のp電極層43を形成した。上記実施例1と同様、図11に示すように、かかるアニールによってp型ZnO系結晶層14と蒸着金属(Ni)のアイランドとの界面において混合領域43Aが形成されるとともに、各アイランド表面には純粋な金属層(Ni層)43Bが残存した状態の第1のp電極層43が形成された。
【0092】
次に、電子ビーム蒸着によりPt(バリアメタル)、Auをそれぞれ100nm、1000nmの厚さで蒸着し、それぞれ第2のp電極層44及び第3のp電極層45を形成した。
【0093】
p側電極42を形成した後、デバイス層付き基板17の裏面を研磨し、n側電極28を形成した。n側電極28の形成が終了したデバイス層付き基板17を、スクライブ及びブレーキングによって個々の半導体発光素子(LED)に個片化した。
【0094】
実施例1において詳細に説明したように、p型ZnO系結晶層14とp側電極42との界面に混合領域が形成され、第1のp電極層43の表面には金属相の層(Ni層)が残存するため、優れたオーミック特性とともに高い電極接着性、密着強度を有する。さらに、第1のp電極層43の開口部において、第2のp電極層24(Pt等のバリアメタル)がp型ZnO系結晶層14に直接接触しているので、オーミック接触性及び密着性にも優れたp側電極42が形成される。
【0095】
本実施例2によれば、メッシュ形状のp側電極42が光取り出し面内に亘って形成されているので、さらに低抵抗のオーミック特性に優れた電極が実現される。また、p側電極42Bから注入された電流が発光層13全体に拡散されるので、発光層13への電流注入も均一で高効率な発光素子を提供できる。さらに、電極接着性、密着強度にも優れている。なお、メッシュの各ラインの幅などは、(外部)光取り出し効率、コンタクト抵抗、電極接着強度などを考慮して適宜設定すればよい。
【実施例3】
【0096】
図12(a)及び図12(b)は、実施例3であるLED素子50の上面図、及び図12(a)のA−A線における断面図をそれぞれ示している。
【0097】
実施例3のLED素子50は、n側電極側を光り取り出し面とするフリップチップ型の構造及び光反射構造を採用している点において実施例1と異なるが、その他の構成については実施例1のLED素子30と同様である。すなわち、ZnO基板10上に、バッファ層11、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14から構成されるデバイス層15を形成した。
【0098】
このように形成したデバイス層付き基板を用い、p型ZnO系結晶層14上にp側電極52を形成した。素子区画サイズは上記した実施例1と同様であり(図5参照)、図12に示すように、本実施例において、p側電極52は、一辺がD2(300μm)の正方形状の素子区画サイズに比べ僅かに小さい、各辺がおよそ15μm小さい270μm(D3)の正方形状に形成した。
【0099】
図13はp側電極52の構成を示す断面図である。p側電極52は、第1、第2及び第3のp電極層53,54,55と、第2及び第3のp電極層54,55間に形成された反射層57A及び反射保護層57Bとから構成されている。より詳細には、第2のp電極層53上に、発光層13からの放射光を反射するため、Ag(銀)等の高反射率金属の反射層57Aが形成され、反射層57Aと第3のp電極層55との間にバリアメタル(Pt等)の保護層57Bが形成されている。
【0100】
例えば、第2のp電極層54(バリアメタル層)、反射層57A、保護層57B及び第3のp電極層55(パッド電極)として、それぞれRh(ロジウム)/Ag(銀)/Rh(ロジウム)/Au(金)を其々30nm/100nm/60nm/1000nmの厚さで積層し、p側電極を形成した。また、反射層57Aには、Ag以外に、Al(アルミニウム)、Rh(ロジウム)等でも高い反射率が得られる。なお、Rhはバリア層としての機能も有するので、Rhを第2のp電極層(バリア層)等に用いることにより層構造を簡略化できる。
【0101】
実施例3においては、第1のp電極層53として、平均層厚が10nmの島状又は網目状にNiを蒸着した。粒径は、φ10nm〜φ100nmの分布の範囲内であった。また、還元雰囲気下で400℃、10secのアニールを行った点、また、アニール後に第2のp電極層54(バリアメタル層)等を形成した点も実施例1及び実施例2と同様である。従って、図13に示すように、かかるアニールによってp型ZnO系結晶層14と蒸着金属(Ni)のアイランドとの界面領域において混合領域53Aが形成されるとともに、表面には純粋な金属層(Ni層)53Bが残存した状態の第1のp電極層53が形成された点も実施例1及び実施例2と同様である。
【0102】
p側電極52を形成した後、デバイス層付き基板17の裏面を研磨し、n側電極58を形成した。n側電極58の形成が終了したデバイス層付き基板17を、スクライブ及びブレーキングによって個々の半導体発光素子(LED)に個片化した。
【0103】
実施例3によれば、p側電極52がp型ZnO系結晶層14の全面に亘って形成されているので、さらに低抵抗のオーミック特性に優れた電極が実現される。また、p側電極52から注入された電流が発光層13全体に拡散されるので、発光層13への電流注入も均一で高効率な発光素子を提供できる。さらに、電極接着性、密着強度にも優れている。
【0104】
上記実施例においては、半導体素子としてLEDを例に説明したが、半導体レーザあるいは他の電子デバイス等の半導体素子に適用することも可能である。
【0105】
また、上記した実施例は適宜組み合わせて適用することができる。実施例1、2において、例えば、第2のp電極層及び第3のp電極層間などに、反射層及び保護層などを適宜形成してもよい。
【0106】
以上、詳細に説明したように、本発明によれば、優れたオーミック特性を有するとともに、高い電極接着性、密着強度を有するコンタクト電極の形成方法、当該電極が形成されたZnO系化合物半導体素子及びその製造方法を提供することができる。
【符号の説明】
【0107】
10 基板
12 n型ZnO系結晶層
13 発光層
14 p型ZnO系結晶層
15 デバイス層
21 透光性電極
22 p側電極
23 第1のp電極層
23A 混合領域
23B 金属層
24 第2のp電極層
25 第3のp電極層
28 n側電極
【技術分野】
【0001】
本発明は、酸化亜鉛(ZnO)系半導体素子の製造方法、特に、高い接着性及び良好なオーミック接触を有するコンタクト電極が形成されたZnO系化合物半導体素子及びその製造方法に関する。
【背景技術】
【0002】
酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを有する直接遷移型の半導体で、青ないし紫外領域の光素子用の材料として期待されている。特に、励起子の束縛エネルギーが60meV、また屈折率n=2.0と半導体発光素子に極めて適した物性を有している。また、発光素子、受光素子に限らず、表面弾性波(SAW)デバイス、圧電素子等の電子デバイスにも広く応用が可能である。さらに、原材料が安価であるとともに、環境や人体に無害であるという特徴を有している。
【0003】
酸化物結晶と金属とは接着性が悪く、剥離し易いことは一般的に知られている。すなわち、酸素を含まない半導体(例えば、AlGaAs,InAlGaP,InGaN等)に関しては、電極金属との密着性、接着性は大きな問題ではなかった。しかしながら、金属酸化物であるZnO系半導体は、特に、金(Au)、銀(Ag)、あるいはロジウム(Rh)、白金(Pt)、パラジウム(Pd)等の金属材料との接着性が悪い。従って、p型電極を作製する工程において、ZnO膜上に形成したこれらの金属電極が剥離してしまうという問題があった(例えば、特許文献1及び特許文献2)。
【0004】
さらに、p型Zn酸化物層と電極間の接触抵抗を低くする(オーミック接触性の改善)のために、電極形成後に熱処理(合金化、シンターなど)を実施すると、電極の剥離が顕著になる問題がある。このように、半導体発光素子等の半導体素子の電極には、接触抵抗を低くするための熱処理工程、あるいは、ダイボンディング工程、ワイヤボンディング工程、樹脂封止工程など各種の製造工程において熱ストレス、外的ストレスが加わる。また、製造後においても各種のストレスが加わる。例えば、素子の封止工程や回路基板に接合する工程において熱ストレスが加わる。また、封止工程においても封止樹脂による機械的ストレスが加わる。さらに、半導体素子の使用中においても熱や応力による各種ストレスを受ける。例えば、自動車等の車載用に半導体発光素子等が用いられる場合では、自動車の車内温度、エンジン室温度、昼夜や季節変動によるヒートショック、太陽光などによる紫外線暴露、水分や雰囲気ガス(例えば、硫化物、塩素、オゾン)による腐食等により、熱や応力を始め各種ストレスを受ける。従って、各種のストレスに対しても耐剥離強度が高い電極形成が、素子の性能、製造歩留り、信頼性を確保する上でも重要である。
【0005】
一方、ZnO系化合物は、ワイドバンドギャップ半導体であることからp型電極として使用できるオーミック性の良好な金属材料は限られている。従って、良好な低抵抗オーミック接触が得られるとともに接着性の高い金属電極の形成がZnO系半導体素子の実現に極めて重要である。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2003−110142号公報
【特許文献2】特開2004−207440号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、これまで、ZnO系化合物半導体結晶に関して、良好なオーミック接触を有し、かつ高い接着性を有するコンタクト電極の形成については十分な検討がなされていなかった。
【0008】
本発明は、このようなp型ZnO系化合物半導体の電極の剥離が生じず高い接着性を有するとともに良好なオーミック接触を有するコンタクト電極の形成方法、当該電極が形成されたZnO系化合物半導体素子及びその製造方法を提供することにある。また、製造工程や使用環境下における熱や応力によるストレスに対しても高い接着性、素子動作特性を維持し、高性能、高い製造歩留り及び信頼性を有するZnO系化合物半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0009】
本発明の製造方法は、少なくともp型ZnO系半導体層を有する酸化亜鉛(ZnO)系半導体素子の製造方法であって、
p型ZnO系半導体層上に、Ni(ニッケル)及びCu(銅)の少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で第1の金属層及びp型ZnO系半導体層の熱処理を行い、第1の金属層の表面に金属相の層を残存させるとともに、p型ZnO系半導体層及び第1の金属層間の界面にp型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなる第2の金属層を、第1の金属層及び第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴としている。
【0010】
さらに、本発明のZnO系半導体素子は、少なくともp型ZnO系半導体層を有するZnO系半導体素子であって、
Ni及びCuの少なくとも1つを含み、p型ZnO系半導体層上に島状又は網目状に形成された第1の金属層と、
Pt、Rh、Pd及びIrのうち少なくとも1つの金属からなり、第1の金属層及び第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成された第2の金属層と、を有し、
上記第1の金属層は、第1の金属層の表面側に形成された金属相の層と、p型ZnO系半導体層及び第1の金属層間の界面に形成され、p型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層と、を有することを特徴としている。
【0011】
さらに、本発明の形成方法は、p型ZnO系半導体のコンタクト電極の形成方法であって、
p型ZnO系半導体層上に、Ni及びCuの少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で第1の金属層及びp型ZnO系半導体層の熱処理を行い、第1の金属層の表面に金属相の層を残存させるとともに、p型ZnO系半導体層及び第1の金属層間の界面にp型ZnO系半導体層の元素及び第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt、Rh、Pd及びIrのうち少なくとも1つの金属からなる第2の金属層を、第1の金属層及び第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴としている。
【0012】
上記第1の金属層は、3nmないし15nmの範囲内の平均層厚を有するようにすることができる。
【0013】
上記無酸素雰囲気は、真空、不活性ガス雰囲気、還元性ガス雰囲気、及び不活性ガスと還元性ガスとの混合ガス雰囲気の何れかであるようにすることができる。
【0014】
また、上記熱処理の温度は350℃ないし450℃の範囲内であるようにすることができる。
【図面の簡単な説明】
【0015】
【図1】本発明による半導体素子の製造方法の手順を示すフローチャートである。
【図2】酸化亜鉛系化合物半導体層がZnO基板上に成長されたLEDデバイス層付き基板を示す断面図である。
【図3】LED素子の製造工程の概要を示す断面図である。
【図4】p側電極の形成工程の詳細を説明するための断面図である。
【図5】製造したLED素子の上面図、及び上面図に示すA−A線における断面図である。
【図6】実施例1によるLED及び比較例1,2のLEDのV−I特性の閾電圧、及びp側電極の剥離の評価結果を示している。
【図7】ZnO系結晶層上に第1のp電極層の電極金属を形成する場合の熱処理の効果を模式的に説明する図であり、コンタクト部分を拡大して示している。
【図8】ZnO系結晶層及び第1のp電極層の界面に形成された混合領域を詳細に説明するための模式的な部分拡大図である。
【図9】透光性電極とp側電極の境界部分W(図3(c))におけるp側電極のコンタクト部を拡大して示す断面図である。
【図10】実施例2であるLED素子の上面図、及び上面図に示すA−A線における断面図である。
【図11】実施例2によるLED素子のp側電極の構成を模式的に示す拡大断面図である。
【図12】実施例3であるLED素子の上面図、及び上面図に示すA−A線における断面図である。
【図13】実施例3によるLED素子のp側電極の構成を模式的に示す拡大断面図である。
【発明を実施するための形態】
【0016】
以下においては、酸化亜鉛(ZnO)基板上にZnO系化合物半導体の結晶層を積層し、当該結晶積層体に金属電極を形成する方法及び電極が形成された半導体素子の製造方法について図面を参照して詳細に説明する。また、半導体発光素子(LED:Light Emitting Diode)の製造に用いられる半導体層を当該半導体結晶積層体として成長する場合を例に説明する。
【実施例1】
【0017】
図1に示すフローチャートを参照して本発明による半導体発光素子の製造方法について詳細に説明する。また、図2は、酸化亜鉛系化合物半導体層(以下、ZnO系結晶層又はZnO系半導体層という。)がZnO基板10上に成長されたLEDデバイス層付き基板17を示す断面図である。
【0018】
RS−MBE(ラジカルソース分子線成長)装置を用いて、基板10上にZnO系化合物半導体結晶層を順次積層した(図1、ステップS11)。金属材料である亜鉛(Zn)、マグネシウム(Mg)、ガリウム(Ga)はクヌーセンセルで照射し、基板10に供給した。ガス材料である酸素(O)と窒素(N)は、RFラジカル発生装置にて酸素ラジカル(O*と表記する。)、窒素ラジカル(N*と表記する。)として照射(供給)した。基板10は抵抗加熱ヒータで加熱した。
【0019】
基板10は、ウルツァイト構造の{0001}面を主面とするZnO単結晶からなり、例えば、500マイクロメートル(μm)の厚さを有している。より詳細には、Zn極性面(+c面)を結晶成長面として基板10上にZnO系結晶層を成長した。
【0020】
図2に示すように、まず、ZnO基板10の+c面上に、厚さ30nmのZnO層であるバッファ層11を成長した。バッファ層11は、いわゆる低温成長バッファ層であり、成長温度 (Tg)は300℃とした。また、バッファ層11の成長後、温度T=900℃、5分(min)の熱処理(アニール)を行った。
【0021】
次に、バッファ層11上に、成長温度Tg=900℃として、第1のn型ZnO系結晶層12A及び第2のn型ZnO系結晶層12Bを順次成長した。第1のn型ZnO系結晶層12Aは、厚さが300ナノメートル(nm)で、ガリウム(Ga)濃度が3×1018cm-3のZnO層であり、第2のn型ZnO系結晶層12Bは、厚さが50nmで、Ga濃度が3×1018cm-3のMg0.2Zn0.8O層とした。
【0022】
第2のn型ZnO系結晶層12B上に、成長温度Tg=900℃で、発光層13を成長した。発光層13は、厚さが30nmのアンドープZnO層とした。
【0023】
次に、成長温度Tg=700℃として、発光層13上に、第1のp型ZnO系結晶層14A及び第2のp型ZnO系結晶層14Bを順次成長した。第1のp型ZnO系結晶層14Aは、厚さが30nmで、窒素(N)濃度が1×1020cm-3のMg0.2Zn0.8O層とした。また、第2のp型ZnO系結晶層14Bは、厚さが100nmで、窒素濃度が1×1020cm-3のZnO層とした。
【0024】
なお、以下においては、第1のn型ZnO系結晶層12A及び第2のn型ZnO系結晶層12Bからなる層をn型ZnO系結晶層12と、第1のp型ZnO系結晶層14A及び第2のp型ZnO系結晶層14Bからなる層をp型ZnO系結晶層14とも称する。また、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14からなる積層体構造をデバイス層(LEDデバイス層)15と称する。なお、n型ZnO系結晶層12及びp型ZnO系結晶層14のそれぞれが組成及び厚さの異なる複数の結晶層からなる場合を例示したが、それぞれ単一の層であってもよい。このようにして、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14から構成されるデバイス層(LEDデバイス層)15を形成した(図1、ステップS11)。
【0025】
ここで、デバイス層とは、半導体素子がその機能を果たすために含まれるべき半導体で構成される層を指す。例えば、単純なトランジスタであればn型半導体、p型半導体及びn型半導体(またはp型半導体、n型半導体及びp型半導体)のpn接合によって構成される構造層を含む。
【0026】
なお、p型半導体層、発光層及びn型半導体層(または、p型半導体層及びn型半導体層)から構成され、注入されたキャリアの再結合によって発光動作をなす半導体構造層を、特に、発光デバイス層という。また、特に、LEDの場合にはLEDデバイス層ともいう。
【0027】
なお、結晶成長法はRS−MBE法に限らない。すなわち、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法、PLD(パルス・レーザー・デポジション)法などの成長法を用いてもよい。
【0028】
また、バッファ層11、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14の構成、あるいは、第1のn型ZnO系結晶層12A及び第2のn型ZnO系結晶層12B、第1のp型ZnO系結晶層14A及び第2のp型ZnO系結晶層14Bの構成、すなわち、これらの層の組成、層厚、ドーパント濃度等は素子製造に一般的に用いられるものでよい。例えば、バッファ層11は、例えばマグネシウム(Mg)を含むZnO系結晶であるMgxZn(1-x)O(0≦x<0.43)層であってもよい。バッファ層11は、例えば、数nmないし数μmの厚さで、不純物(例えば、Ga)をドープしたn型のMgxZn(1-x)O(0≦x<0.43)層とすることができる。また、n型ZnO系結晶層12は、例えば、1×1017〜5×1018cm-3程度の濃度範囲内で不純物(例えば、Ga)をドープした厚さ数10nmないし数μm程度のn型のMgxZn(1-x)O(0≦x<0.43)層とすることができる。発光層14Bは、それぞれ厚さ数nm程度の量子井戸層及び障壁層からなるSQW(単一量子井戸)層又は複数の量子井戸層及び障壁層を有するMQW(多重量子井戸)層、あるいは単一組成のMgxZn(1-x)O(0≦x<0.43)層からなるように構成することができる。
【0029】
また、p型ZnO系結晶層14は、p型MgxZn(1-x)O(0≦x<0.43)層であってもよい。p型ZnO系結晶層14は、例えば、N(窒素)を1×1020cm-3程度の濃度でドープした厚さが数10nmないし数μm程度のp型MgxZn(1-x)O(0≦x<0.43)層とすることができる。
【0030】
なお、上記したように、これらの組成、層厚、ドーパント濃度等は単に例示に過ぎず、必要な素子特性が得られるよう適宜選択することができる。
[p側電極の構成及び形成]
次に、このように形成したLEDデバイス層付き基板(以下、単に、デバイス層付き基板ともいう。)17を用い、ZnO系化合物半導体素子(LED)を作製した。図3は、LED素子の製造工程の概要を示す断面図である。また、図4(a)〜(c)は、p側電極の形成工程の詳細を説明するための断面図であり、図5(a)及び(b)は、製造したLED素子30の上面図、及びA−A線における断面図をそれぞれ示している。
【0031】
まず、デバイス層付き基板17のp型ZnO系結晶層14上にp側電極を形成した。より詳細には、フォトリソグラフィ技術を用いて、透光性電極21の形状(図5(a)、上面図参照)に開口したレジストマスクを形成した。より詳細には、透光性電極21が矩形形状を有するとともに、後述するp側電極22とp型ZnO系結晶層14とのオーミック接触のため、中央部に円形状(直径100μm)のコンタクト領域(CR)が形成されるようにレジストのパターニングを行った。なお、本実施例において、透光性電極21は、一辺がD2(300μm)の正方形状の素子区画サイズに比べ、各辺がおよそ15μm小さい270μm(D3)の正方形状に形成した(図5)。なお、素子は一辺が400μm(D1)の正方形状で、後述するように、厚さは200μmとなるように形成した。
【0032】
次に、電子ビーム(EB)蒸着によりNi(ニッケル)、Au(金)をそれぞれ5nm 、30nmの厚さで順次蒸着し、Ni/Au層を形成した(図3(a))。なお、例えば第1層としてNi、第2層としてAuを積層した構造をNi/Au層と表記するものとし、また、以下においても同様である。そして、リフトオフ法によりマスク開口部以外のNi/Au層を除去した(図3(b))。
【0033】
次に、RTA(ラピッド・サーマル・アニーラ)装置にて450℃、30sec(秒)の条件でNi/Au層の透明化処理を実施した。雰囲気ガスは、酸素を20%含有した窒素ガスを用いた。この工程により、Ni/Au層のNiが酸化され酸化ニッケル(NiO、Ni2O)となり透光性電極21の透光化がなされる。
【0034】
次に、3層のp電極層からなるp側電極22を形成した(図3(c))。なお、以下においては、これら各層をそれぞれ第1、第2及び第3のp電極層23,24,25と称して説明する。
【0035】
まず、p側電極22の形状(図5(a)参照、本実施例においては円形状)に開口した金属マスクを金属マスクセルにセットした。次に、上記マスク開口部の中心と、上記工程により形成した透光性電極21の中心が一致するように基板をセットした。そして、図4(a)に模式的に示すように、第1のp電極層23(コンタクト電極)の電極金属としてNi(ニッケル)をp型ZnO系結晶層14上に島状又は網目状であるように形成した(図1のステップS12)。
【0036】
当該島状又は網目状の金属層(Ni層)の形成方法としては、蒸着金属粒径を比較的大きく形成可能な抵抗加熱蒸着法を用いた。さらに、蒸着チャンバ内にMFC(マスフローコントローラ)等で還元性ガス(H2) を導入し、蒸着圧力を僅かに高く(通常使用圧力の10倍程度であり、1×10-4Pa(パスカル))して蒸着金属の粒径を大きくした。このように形成した島状又は網目状金属の平均層厚は10nm、粒径は、φ10nm〜φ100nm程度のバラツキの範囲内であった。なお、これとは別に、サファイア基板上に蒸着膜を上記方法で堆積し、堆積した蒸着膜の電気抵抗を測定し、非導通又は抵抗値の高い領域(蒸着条件)を用いて蒸着を行った。
【0037】
次に、基板がセットされた金属マスクセルをRTA装置にセットし、雰囲気ガスとして水素ガスを3%混合した窒素ガスを供給し、還元雰囲気下で400℃、1secの熱処理(アニール)を行った(図1、ステップS13)。これにより、第1のp電極層23を形成した。
【0038】
次に、再び、金属マスクセルをEB蒸着装置にセットし、バリアメタルとしてPt(プラチナ)を100nmの厚さで蒸着し、第2のp電極層24を形成し、第2のp電極層24上に、接続電極(パッド電極)金属としてAu(金)を1000nmの厚さで蒸着し、第3のp電極層25を形成した(図4(b)及び(c)、図1のステップS14)。これにより、第1、第2及び第3のp電極層23,24,25からなるp側電極22を形成した。
【0039】
上記したように、第1のp電極層23において、当該電極金属(Ni)は島状又は網目状に形成されている。すなわち、当該島状又は網目状の金属(Ni)層は開口部OPを有するように形成されている。そして、第2のp電極層24の蒸着によって、当該島状又は網目状の第1のp電極層23(Ni層)は第2のp電極層24に包含されるように、すなわち埋め込まれるように形成されている。換言すれば、第1のp電極層23(Ni層)の全表面は第2のp電極層24に被覆されている。また、p型ZnO系結晶層14上に第1のp電極層23の金属(Ni)が形成されていない部分(すなわち、開口部OP)においては、第2のp電極層24の金属(Pt)がp型ZnO系結晶層14上に直接接触し、これを被覆するように形成されている。すなわち、第2のp電極層24は、第1のp電極層23の開口部OPから露出しているp型ZnO系半導体層(p型ZnO系半導体層の露出部分)を被覆するように形成されている。
【0040】
次に、p側電極22を形成した表面側に、フォトリソグラフィ技術を用いて、素子区画(一辺がD2の正方形、図5)の形状で開口したレジストマスクを形成した。ウエットエッチングにより、n型ZnO系結晶層12を一部除去する深さまでエッチングを行い、素子区画溝(G)を形成した(図3(d))。
【0041】
p側電極22を形成した表面側を支持体に貼付け、厚さが約200μmとなるようにデバイス層付き基板17の裏面の研削及び鏡面研磨を行った。次に、フォトリソグラフィ及びEB蒸着により、デバイス層付き基板17の裏面に、Ti、Auをそれぞれ100nm 、1000nmの厚さで蒸着し(Ti/Au=100nm /1000nm)、素子区画と同様の形状のn側電極28を形成した(図1のステップS15、図3(d))。なお、n側電極28のオーミック電極金属層として、Ti/Rh/Au層を用いることができる。これらの各層の厚さを例示すれば、Ti/Rh/Au=3〜30nm/50〜100nm/500〜1000nm、又はTi/Rh/Au=10nm/80nm/1000nmである。あるいは、当該n側オーミック電極金属層として、Ti/Al/Au層を用いることもできる。これらの各層の厚さを例示すれば、Ti/Al/Au=3〜30nm/50〜100nm/500〜1000nm、又はTi/Al/Au=10nm/80nm/1000nmである。
【0042】
n側電極28の形成が終了したデバイス層付き基板17を、素子区画溝(G)に沿ってスクライブ及びブレーキングを行い、個別の半導体発光素子(LED)に分離、個片化した(図1、ステップS16)。図5(a)、(b)は、このように製造した半導体発光素子(LED)の上面図及び断面図を示している。なお、図中の矢印は光取り出し方向を示している。
【0043】
[電気的特性及び接着性の評価]
上記した実施例1により製造した半導体発光素子(LED)の電気的特性及び接着性について比較例と比較して評価を行った。具体的には、実施例1によるLED及び比較例1,2のLEDのオーミック特性をV−I特性の閾値電圧により評価し、p側電極の接着強度をワイヤボンディング時に電極剥離が起こるか否かにより評価した。また、素子実装に伴う熱履歴を想定し、窒素ガス雰囲気、350℃、15秒の熱処理を実施例1及び比較例1,2の素子に加えた後、上記したのと同様な評価を行った。なお、実施例1及び比較例1,2の各サンプル数は25個であり、計75個のサンプルを用いて評価を行った。
【0044】
(比較例1及び比較例2)
比較例1のLEDにおいては、第1のp電極層としてNiを、第2のp電極層としてAu(金)を用いた。より詳細には、電子ビーム(EB)蒸着によりNi/Auをそれぞれ30nm/1000nmの厚さで蒸着し、p側電極を形成した。なお、第1及び第2ののp電極層のアニールは行わなかった。p側電極の構成及び形成方法以外の点は、実施例1の場合と同様である。すなわち、半導体結晶層、透光性電極、n側電極等の構成及びその他の素子形成方法は実施例1の場合と同様である。
【0045】
比較例2のLEDにおいては、第1のp電極層としてNiを用いた。すなわち、電子ビーム蒸着によりNiを30nmの厚さで形成した。そして、蒸着後、RTA装置により、酸素ガスを20%混合した窒素ガス中(酸素雰囲気又は酸化性ガス雰囲気)で450℃、1minのアニールを行った。すなわち、かかるアニールにより第1のp電極層は、その表面部も含めてニッケル酸化物(NiO+Ni2O)として形成した。
【0046】
アニール後、電子ビーム蒸着により、第2のp電極層としてAuを1000nmの厚さで蒸着し、p側電極を形成した。なお、かかるp側電極の構成及び形成方法以外の点は、実施例1の場合と同様である。
【0047】
(評価結果)
実施例1によるLED及び比較例1,2のLEDのV−I特性の閾値電圧、及びp側電極の剥離の評価結果をまとめて図6に示す。なお、素子製造後の熱履歴、例えば、ダイボンディングにおける半田リフロ(温度230℃〜270℃程度)又はAu/Sn接合(温度300〜350℃程度)等の素子実装に伴う熱工程を想定し、製造後の素子に350℃、15secの熱処理を加えた後の閾電圧及び電極剥離の評価結果も示している。
【0048】
実施例1のLEDのV−I曲線の立ち上がりは急峻で、閾電圧(VT)も低く、良好なダイオード特性、オーミック接触性が得られた。具体的には、図6に示すように、実施例1のサンプルの閾電圧VTは、3.3V〜3.6Vと低い値が得られた。また、素子の加熱処理後においても変化無く安定した特性が得られることがわかった。
【0049】
一方、比較例1のサンプルの閾電圧VTは、4.2V〜5.3Vと高く、また、閾電圧値のばらつき(分散)も大きかった。さらに、素子加熱処理後においては、電極剥離の発生により測定不能(オープン状態)となるサンプルが多数であった。測定可能であったサンプルであっても、閾電圧VTは、およそ5.8V程度とかなり高くなった。また、比較例2のサンプルも比較例1のサンプルと同様であり、閾電圧VTは、3.6V〜4.8Vと高く、値のばらつきも大きかった。素子の加熱処理後においても、電極剥離の発生により測定不能(オープン)となるサンプルが多数であった。
【0050】
電極の接着性の評価として、ステムに実施例1、比較例1、比較例2のサンプルをAg(銀)ペーストでダイボンディングし、その後、Auワイヤボンディングを実施した。実施例1のサンプルは全数電極剥離がなくワイヤボンディングが可能であった。一部のサンプルにおいては、ボンディング不良が生じたが、電極の接着性の問題ではなく、ダイボンディングの位置不良が原因であった。また、素子の加熱処理後においても問題無くワイヤボンディングが可能であった。
【0051】
比較例1、比較例2のサンプルでは、ワイヤボンディングの際にかなりの頻度で電極剥離が発生した。またサンプルロット間の剥離バラツキも大きく、良いもので歩留まりは60%〜70%、悪いもので歩留まり20%〜30%程度であった。また、加熱処理後は電極の自然剥離や、ボンディング中の剥離も多数発生し、歩留まりは良くて5〜10%程度であった。
【0052】
以上の評価より、本実施例1の電極構造、及び電極製造方法は、ZnO系半導体素子用の電極として優れたオーミック特性を有するとともに、高い電極接着性、密着強度を有することが実証された。また、素子製造後の熱工程に対しても優れた特性が維持され、熱耐性にも優れていることが実証された。
【0053】
[オーミック特性及び接着性の改善の検討]
本実施例において、p側電極のオーミック特性及び接着性が大きく改善された点について検討した。これら特性の改善メカニズムについて図面を参照して、以下に詳細に説明する。
【0054】
図7(a),(b)は、p型ZnO系結晶層14上に第1のp電極層23の電極金属(Ni)を島状又は網目状に蒸着し、熱処理(アニール)を行った場合の効果を模式的に説明する図であり、p型ZnO系結晶層14及び電極金属のコンタクト部分を拡大して示している。また、図7(c)は、アニールを行った後、第1のp電極層23上に、第2のp電極層24及び第3のp電極層25を形成したときの断面図である。
【0055】
図7(a)に示すように、本実施例1においては、第1のp電極層23の形成において、酸化されやすい金属であるNi(ニッケル)を電極金属とし、p型ZnO系結晶層14上に蒸着により島状又は網目状に堆積した。蒸着後においては、p型ZnO系結晶層14上に島状又は網目状の金属(Ni)が接触している状態である。また、上記したように、島状又は網目状の金属層の開口部OPにおいては、第2のp電極層24の金属(Pt)がp型ZnO系結晶層14上に直接接触している。
【0056】
なお、以下においては、説明の簡便さ及び理解の容易さのため、当該島状又は網目状の金属(Ni)が島状である場合、すなわち電極金属(Ni)の島(アイランド)ISからなる場合について説明するが、島(アイランド)ISが複数結合して網目状に形成された場合、あるいは、島状及び網目状の領域が混在するように形成された場合についても同様である。
【0057】
本実施例においては、Niを蒸着した後、還元雰囲気(無酸素雰囲気)下でアニールを行った。かかるアニールによって、図7(b)に示すように、p型ZnO系結晶層14と第1のp電極層23のアイランドIS(Ni)との界面(IF)にこれらの原子が種々の状態で結合、混合した領域(以下、混合領域という。)23Aが形成されたと考えられる。また、当該アイランドISの混合領域23A以外の部分、すなわちアイランドISの表面には純粋な金属層(Ni層)23Bが残存している。
【0058】
より詳細には、還元雰囲気(あるいは、無酸素雰囲気又は非酸化性雰囲気)下のアニールでは、酸素(O)の供給はZnO系結晶(p型ZnO系結晶層14)のみからである。従って、アニールによって界面に存在する原子の相互拡散が生じる。また、酸化され易い金属(Ni)は、界面から拡散してくる酸素量に合わせて、金属層から連続的に酸化物層へと変化する。すなわち、金属に対しては金属結合を、酸化物に対しては共有性結合を取りうる両面性のある層が形成される。具体的には、ZnO系結晶中の酸素(O)原子がZnO系結晶上に堆積されたNi中に移動するとともに、Ni原子のZnO系結晶中への移動が促進される。その結果、Zn、Ni、Oが種々の状態で混合、結合した混合領域23Aがp型ZnO系結晶層14とアイランドISとの界面(IF)領域に形成される。
【0059】
図8は、アニール後のp型ZnO系結晶層14及び第1のp電極層23のアイランドISの界面領域を模式的に示す部分拡大断面図である。上記した混合領域23Aについてより詳細に説明すると、図8に示すように、混合領域23Aは、ZnO結晶(p型ZnO系結晶層14)側から順次、主にZnO及びNiOの混晶相(Zn−O−Ni)からなる混合領域23A1と、主にZnO、NiO相及びNi金属相(NiO,Ni2O+Niメタル)の層からなる混合領域23A2とから構成されていると考えられる。かかる混合領域23Aの厚さは、蒸着したNi層の平均層厚と粒径(アイランド径)から考えて、数モノレイヤ(原子層)ないし十数モノレイヤ程度と推測される。なお、これらの領域は完全に区分されるものではなく、温度等のアニール条件によってこれらの領域の状態及び厚さは異なるものと考えられる。
【0060】
さらに、別の観点として、このような界面酸化の過程では、その界面領域中での原子数の変化が無く、また体積変化も小さい。そのため、混合領域自体の内部歪みが小さいうえに、さらに、Niの蒸着層が島状又は網目状になっているため、体積変化、応力変化も小さいので、開口がなくp型ZnO系結晶層14の全体を被覆する層状になっている場合に比べて剥離を防ぐ効果も大きい。また、比較的硬い酸化物と比較的柔らかい金属の混合領域であるため、例え体積変化が生じても、その応力は吸収される。
【0061】
また、上記したように、本実施例によるアニール条件の下では、島状又は網目状の蒸着層の表面には、雰囲気ガス及びZnO結晶からの酸素(O)の供給又は移動がなく、純粋な金属(Ni)からなる金属相の単体層(Ni金属層)23Bが残存している。
【0062】
図9は、透光性電極21とp側電極22の境界部分W(図3(c)、図5(b))におけるp側電極22のコンタクト部を拡大して示す断面図である。p型ZnO系結晶層14と第1のp電極層23(アイランドIS)との間の界面部分に混合領域23Aが形成され、第1のp電極層23のアイランドISの表面部分には金属層(Ni層)23Bが残存している。そして、第1のp電極層(Ni層)23B上には、バリアメタル(Pt等)として第2のp電極層24が形成され、第2のp電極層24上には接続電極(パッド電極)として第3のp電極層25が形成されている。
【0063】
本発明によれば、下記の種々の点から極めて優れた接着性、密着性を有するp側電極22が得られる。
【0064】
まず、上記したように、蒸着層の表面部分には金属相の単体層23Bが残存しているため、第2のp電極層24のバリアメタルとの接着性、密着性は極めて優れている。さらに、p型ZnO系結晶層14と島状又は網目状の第1のp電極層23との界面(IF)には混合領域が形成されるので、p型ZnO系結晶層14と第1のp電極層23間においても高い接着性、密着強度が得られる。換言すれば、第1のp電極層23は、p型ZnO系結晶層14とは酸化物結晶として接着し、第2のp電極層24とは金属として接着する2相の構造、すなわち、酸化物と金属の両者と高い接着性を有する構成としている。
【0065】
加えて、第1のp電極層23を介して、第2のp電極層24と、p型ZnO系結晶層14との良好な接着性が得られる。より具体的には、第2のp電極層24(バリアメタル)は、第1のp電極層23(Ni層)の開口部OPにおいてp型ZnO系結晶層14と接触する構造となるため、当該バリアメタルがp型ZnO系結晶層14の全面に形成されている場合に比べて剥離応力は拡散される。すなわち、第2のp電極層(バリアメタル)がp型ZnO系結晶層14の全面に形成されている場合には応力集中が生じやすいが、第1のp電極層23が島状又は網目状に形成されているため、応力は拡散され、剥離が生じ難い。また、第2のp電極層24の一部の箇所において小さな剥離が生じても、そこから剥離が派生することが防止される。つまり、開口部OPにおける第2のp電極層24のp型ZnO系結晶層14からの剥離は、剥離の発生部からp型ZnO系結晶層14の面上を横方向に伝搬するが、島状又は網目状の第1のp電極層23(アイランドIS)によって剥離の伝搬が止められるからである。
【0066】
なお、p型ZnO系結晶層14上における、第1のp電極層23の面積占有率(又は被覆率)は、20〜80%の範囲であることが好ましい。20%未満では、電極の密着力が低く、剥離し易い。また、面積占有率が80%を超えると、電極形成後の熱印加工程において第1のp電極層23が酸化され、密着力が低下して剥離し易い。また、面積占有率が、30〜70%の範囲であることがさらに好ましい。
【0067】
また、接触抵抗の観点からは、当該面積占有率は30〜60%の範囲であることが好ましい。第1のp電極層23の接触抵抗は還元雰囲気下の熱処理の程度によって多少ばらつきがあるが、第2のp電極層24の接触抵抗は安定している。そこで、密着力が低下しない範囲で第2のp電極層24の面積は広いほうが好ましい。
【0068】
本発明によれば、優れた接着性を有するのみならず、下記の点から極めて優れたオーミック特性を有するp側電極22が得られる。
【0069】
すなわち、p型ZnO系結晶層14と第1のp電極層23との界面には混合領域が形成されるので、当該界面において優れたオーミック特性を呈する。さらに、第2のp電極層24としてp型ZnO系結晶層14に対して良好なオーミック特性を呈するバリアメタル(Pt等)を用いているので、第1のp電極層23の開口部においても良好なオーミック特性が得られる。従って、p型ZnO系結晶層14と第1のp電極層23との間のオーミック接触、また、第1のp電極層23の開口部におけるp型ZnO系結晶層14と第2のp電極層24(バリアメタル)との接触の両者の効果により、p側電極22は優れたオーミック特性を呈する。
【0070】
さらに、本発明によれば、第1のp電極層23は第2のp電極層24に埋め込まれるように形成されている。すなわち、第2のp電極層24は、当該島状又は網目状の第1のp電極層23の表面全面を被覆し、かつ、第1のp電極層23の開口部においてp型ZnO系結晶層14を被覆している。従って、第2のp電極層24が第1のp電極層23及びp型ZnO系結晶層14と接触している総面積は、p側電極22の形成面積(平面的な面積)に比べて大きい。かかる構成により、p側電極22の接着性、密着性が優れるとともにp側電極22の接触抵抗も小さい。
【0071】
[p側電極の形成条件]
(第1のp電極層の材料)
第1のp電極層23には、p型ZnO系結晶とオーミック接触性を有する金属を用いる必要がある。また、本発明では、第1のp電極層とp型ZnO系結晶層間に金属酸化物を形成させるため、電極金属の酸化物とp型ZnO系結晶層間でオーミック接合する必要がある。このようなp型酸化物結晶としては、NiOが知られているが、いわゆる3d遷移元素、例えばCu(銅)の酸化物をベースとし、Al(アルミニウム)、Ca(カルシウム),Sr(ストロンチウム)等が含有した酸化物もp型化する。従って、第1のp電極層として、Ni又はCu、あるいは、Ni又はCuとAl、Ca、Sr等との合金を用いることができる。すなわち、Ni及びCuの少なくとも1つを含む金属又は合金を上記コンタクト金属として用いることができる。
【0072】
(第1のp電極層の層厚)
第1のp電極層は、当該電極層が島状又は網目状であるように形成すればよい。より具体的には、平均層厚が3nm〜15nm、粒径がφ10nm〜φ100nmの分布の島状、あるいは各島(アイランド)が結合した網目状であるように形成すればよい。
【0073】
また、蒸着した電極層(第1のp電極層)には混合領域が形成されておらず、酸化物結晶層と金属層が接触している状態なので、蒸着層が厚すぎると剥離し易くなる。第1のp電極層の平均層厚は、10nm以下であることがさらに好ましい。
【0074】
(第1のp電極層のアニールにおける雰囲気ガス)
本発明では、酸化され易い金属(Ni、Cu、あるいはNiまたはCuのAl、Ca、Sr化合物)がp型ZnO系結晶層の構成元素であるO(酸素)と結合する性質を利用し、p型ZnO系結晶層14と第1のp電極層23との界面領域のみが、ZnO系結晶層14から供給される酸素(O)によって酸化され、表面層は金属相の層が残存するように熱処理雰囲気ガスを選定した。従って、当該アニールは、無酸素雰囲気又は非酸化性雰囲気下で行えばよい。また、第1のp電極層23の表面層がより良好な金属状態を保つ上で、還元性ガスであるH2(水素)等を混合することがより好ましい。
【0075】
上記した実施例1においては、第1のp電極層23のアニールにおける雰囲気ガスとして、いわゆる不活性ガスであるN2(窒素)ガスに還元性ガスであるH2(水素)ガスを3%混合した窒素ガスを用いた。H2ガスを微量(>0%)混合した還元性雰囲気とすることで、第1のp電極層23の表面が金属状態を保ち、第1のp電極層24の接着性が向上する。また、H2濃度が10%を超えると、ZnO系結晶層表面からのO(酸素)の抜けが多くなり、表面吸収層が形成され易くなるので好ましくない。従って、H2ガス濃度は、0.05%〜10%が好適であり、0.05%〜3%の範囲内であることがさらに好ましい。
【0076】
なお、不活性ガスとしては、N2(窒素)以外に、He(ヘリウム)、Ar(アルゴン)等を用いることができる。また、還元性ガスとしては、H2(水素)以外に、N2H4(ヒドラジン)等を用いることができる。但し、還元性ガスを用いる場合は、熱処理温度を下げ、p型ZnO系結晶層が変質しないように注意する必要がある。更には、真空中でも可能であるが、加熱処理容器内壁の水分脱気を十分に行う必要がある。
【0077】
なお、第1のp電極層23の形成条件は、用いる金属、p型ZnO系結晶層14の構成元素や組成、およびアニール温度、時間により異なるので、実験、検証により適当なガス及び形成条件を選定すれば良い。
【0078】
(アニール温度)
アニール温度については、350℃程度未満の低温では混晶層(混合領域)の形成が困難である。また、500℃程度以上の高温では第1のp電極層23の金属(Ni)がZnO系結晶層14に固溶してしまい表面層まで混晶化するので適しない。従って、アニール温度は、350℃〜500℃の範囲内であることが必要である。素子製造後の実装工程等における加熱工程での固溶化防止のため、350℃〜450℃の範囲内であることがさらに好ましい。
【0079】
(第2のp電極層の材料)
上記したように、第2のp電極層24は、第1のp電極層23の金属(Ni等)と固溶しない金属である必要がある。金属は、固体といえども低温(数百度未満)で固溶する場合があるからである。特に、第1のp電極層23の平均層厚は、3nm〜15nm程度と薄いため、第1のp電極層23と固溶によって混合領域が消失し、接着性が低下して電極が剥離し易くなるからである。また、第2のp電極層24上に接続電極(又はパッド電極)等の第3のp電極層25を設ける場合においても、第3のp電極層25とも固溶しない金属であることが好ましい。
【0080】
さらに、第2のp電極層24には、p型ZnO系結晶層14とオーミック接触が得られる材料を用いる必要がある。
【0081】
従って、第2のp電極層24としては、p型ZnO系結晶に対してオーミック接触性を有する金属である遷移金属VIII族、特に、Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)、Ir(イリジウム)等を用いることができる。
【0082】
また、半導体素子は、素子製造後においても基板実装等で様々な熱履歴を受ける。このとき電極は酸化ストレスに曝される。上記したように、第2のp電極層24にPt、Rh、Pd、Ir等の耐酸化性(非酸化性)金属を用い、第1のp電極層23の全体を埋め込む構造とすることにより、外部酸化によって第1のp電極層23の混合領域が消失し、接着性が低下し、電極が剥離し易くなることを防止することができる。
【0083】
また、第2のp電極層24(バリア層)は、多層構成でも良い。例えば、第1のp電極層23に対して非固溶関係のある金属と、第3のp電極層25と非固溶関係にある金属を組合せて形成することも可能である。また、バリア層に使用する金属には硬いものが多く、厚く形成すると加熱した際にp型ZnO系結晶層と熱膨張係数の違いによる歪み応力が生じて電極剥離を誘引する場合がある。そこでバリア層を多層積層し、柔らかい金属(例えばAuなど)を間に挟む構造とすることで防止できる。
【0084】
(第3のp電極層の材料)
第3のp電極層25の材料としては、Au(金)以外に、Al(アルミニウム)でも良い。通常、ワイヤはAu(金)なのでボンディングパッド層材料としてAuは最適である。これに対して、Al(アルミニウム)は近紫外まで反射する高反射率材料であり、電極による光吸収を抑えるには好適な材料である。
【0085】
(アニール工程のタイミング)
本実施例1においては、混合領域形成のアニール工程を第1のp電極層23の形成後に実施したが、第2のp電極層24(バリア層)の形成後、又は第3のp電極層25(パッド電極層)の形成後に実施しても良い。
【0086】
しかしながら、混合領域形成の際にはO(酸素)原子の移動(拡散)により、結晶の結合状態が変わり、少なからず空間的に歪みを発生する。そのため、第1のp電極層23の形成後であれば、当該金属層は薄いので、歪みは容易に緩和されるので、混合領域の接着力、密着力を弱めることが無い。従って、アニール工程は、第2のp電極層24又は第3のp電極層25の形成後に行う場合よりも、第1のp電極層23の蒸着後に実施するのが最も効果的である。
【実施例2】
【0087】
図10(a)及び図10(b)は、実施例2であるLED素子40の上面図、及び図10(a)のA−A線における断面図をそれぞれ示している。
【0088】
実施例2のLED素子40は、メッシュ形状電極構造を採用している点において実施例1と異なるが、その他の構成については実施例1のLED素子30と同様である。すなわち、ZnO基板10上に、バッファ層11、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14から構成されるデバイス層15を形成した。
【0089】
このように形成したデバイス層付き基板を用い、p型ZnO系結晶層14上にp側電極42を形成した。p側電極42は、メッシュ形状のp側電極42Aと、素子中央部に配されたワイヤボンディング用の円形状(直径100μm)のp側電極42Bとから構成されている。また、図11に示すように、p側電極42は、第1、第2及び第3のp電極層43,44,45から構成されている。
【0090】
以下に、p側電極42の形成プロセスをより詳細に説明する。フォトリソグラフィ技術を用いて、p型ZnO系結晶層14にメッシュ形状のp側電極42Aと円形状のp側電極42Bとに対応した開口を有するレジストマスクを形成した。次に、島状又は網目状になるように第1のp電極層43の金属を堆積した。より具体的には、電子ビーム蒸着により、Niを平均層厚が10nmの島状に蒸着した。粒径は、φ10nm〜φ100nmの分布の範囲内であった。その後、リフトオフ法によりマスク開口部以外のNiを除去した。
【0091】
次に、基板をRTA装置にてセットし、雰囲気ガスとして水素ガスを3%混合した窒素ガスを供給し、還元雰囲気下で400℃、10secのアニールを行った。これにより、第1のp電極層43を形成した。上記実施例1と同様、図11に示すように、かかるアニールによってp型ZnO系結晶層14と蒸着金属(Ni)のアイランドとの界面において混合領域43Aが形成されるとともに、各アイランド表面には純粋な金属層(Ni層)43Bが残存した状態の第1のp電極層43が形成された。
【0092】
次に、電子ビーム蒸着によりPt(バリアメタル)、Auをそれぞれ100nm、1000nmの厚さで蒸着し、それぞれ第2のp電極層44及び第3のp電極層45を形成した。
【0093】
p側電極42を形成した後、デバイス層付き基板17の裏面を研磨し、n側電極28を形成した。n側電極28の形成が終了したデバイス層付き基板17を、スクライブ及びブレーキングによって個々の半導体発光素子(LED)に個片化した。
【0094】
実施例1において詳細に説明したように、p型ZnO系結晶層14とp側電極42との界面に混合領域が形成され、第1のp電極層43の表面には金属相の層(Ni層)が残存するため、優れたオーミック特性とともに高い電極接着性、密着強度を有する。さらに、第1のp電極層43の開口部において、第2のp電極層24(Pt等のバリアメタル)がp型ZnO系結晶層14に直接接触しているので、オーミック接触性及び密着性にも優れたp側電極42が形成される。
【0095】
本実施例2によれば、メッシュ形状のp側電極42が光取り出し面内に亘って形成されているので、さらに低抵抗のオーミック特性に優れた電極が実現される。また、p側電極42Bから注入された電流が発光層13全体に拡散されるので、発光層13への電流注入も均一で高効率な発光素子を提供できる。さらに、電極接着性、密着強度にも優れている。なお、メッシュの各ラインの幅などは、(外部)光取り出し効率、コンタクト抵抗、電極接着強度などを考慮して適宜設定すればよい。
【実施例3】
【0096】
図12(a)及び図12(b)は、実施例3であるLED素子50の上面図、及び図12(a)のA−A線における断面図をそれぞれ示している。
【0097】
実施例3のLED素子50は、n側電極側を光り取り出し面とするフリップチップ型の構造及び光反射構造を採用している点において実施例1と異なるが、その他の構成については実施例1のLED素子30と同様である。すなわち、ZnO基板10上に、バッファ層11、n型ZnO系結晶層12、発光層13及びp型ZnO系結晶層14から構成されるデバイス層15を形成した。
【0098】
このように形成したデバイス層付き基板を用い、p型ZnO系結晶層14上にp側電極52を形成した。素子区画サイズは上記した実施例1と同様であり(図5参照)、図12に示すように、本実施例において、p側電極52は、一辺がD2(300μm)の正方形状の素子区画サイズに比べ僅かに小さい、各辺がおよそ15μm小さい270μm(D3)の正方形状に形成した。
【0099】
図13はp側電極52の構成を示す断面図である。p側電極52は、第1、第2及び第3のp電極層53,54,55と、第2及び第3のp電極層54,55間に形成された反射層57A及び反射保護層57Bとから構成されている。より詳細には、第2のp電極層53上に、発光層13からの放射光を反射するため、Ag(銀)等の高反射率金属の反射層57Aが形成され、反射層57Aと第3のp電極層55との間にバリアメタル(Pt等)の保護層57Bが形成されている。
【0100】
例えば、第2のp電極層54(バリアメタル層)、反射層57A、保護層57B及び第3のp電極層55(パッド電極)として、それぞれRh(ロジウム)/Ag(銀)/Rh(ロジウム)/Au(金)を其々30nm/100nm/60nm/1000nmの厚さで積層し、p側電極を形成した。また、反射層57Aには、Ag以外に、Al(アルミニウム)、Rh(ロジウム)等でも高い反射率が得られる。なお、Rhはバリア層としての機能も有するので、Rhを第2のp電極層(バリア層)等に用いることにより層構造を簡略化できる。
【0101】
実施例3においては、第1のp電極層53として、平均層厚が10nmの島状又は網目状にNiを蒸着した。粒径は、φ10nm〜φ100nmの分布の範囲内であった。また、還元雰囲気下で400℃、10secのアニールを行った点、また、アニール後に第2のp電極層54(バリアメタル層)等を形成した点も実施例1及び実施例2と同様である。従って、図13に示すように、かかるアニールによってp型ZnO系結晶層14と蒸着金属(Ni)のアイランドとの界面領域において混合領域53Aが形成されるとともに、表面には純粋な金属層(Ni層)53Bが残存した状態の第1のp電極層53が形成された点も実施例1及び実施例2と同様である。
【0102】
p側電極52を形成した後、デバイス層付き基板17の裏面を研磨し、n側電極58を形成した。n側電極58の形成が終了したデバイス層付き基板17を、スクライブ及びブレーキングによって個々の半導体発光素子(LED)に個片化した。
【0103】
実施例3によれば、p側電極52がp型ZnO系結晶層14の全面に亘って形成されているので、さらに低抵抗のオーミック特性に優れた電極が実現される。また、p側電極52から注入された電流が発光層13全体に拡散されるので、発光層13への電流注入も均一で高効率な発光素子を提供できる。さらに、電極接着性、密着強度にも優れている。
【0104】
上記実施例においては、半導体素子としてLEDを例に説明したが、半導体レーザあるいは他の電子デバイス等の半導体素子に適用することも可能である。
【0105】
また、上記した実施例は適宜組み合わせて適用することができる。実施例1、2において、例えば、第2のp電極層及び第3のp電極層間などに、反射層及び保護層などを適宜形成してもよい。
【0106】
以上、詳細に説明したように、本発明によれば、優れたオーミック特性を有するとともに、高い電極接着性、密着強度を有するコンタクト電極の形成方法、当該電極が形成されたZnO系化合物半導体素子及びその製造方法を提供することができる。
【符号の説明】
【0107】
10 基板
12 n型ZnO系結晶層
13 発光層
14 p型ZnO系結晶層
15 デバイス層
21 透光性電極
22 p側電極
23 第1のp電極層
23A 混合領域
23B 金属層
24 第2のp電極層
25 第3のp電極層
28 n側電極
【特許請求の範囲】
【請求項1】
少なくともp型ZnO系半導体層を有する酸化亜鉛(ZnO)系半導体素子の製造方法であって、
前記p型ZnO系半導体層上に、Ni(ニッケル)及びCu(銅)の少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で前記第1の金属層及び前記p型ZnO系半導体層の熱処理を行い、前記第1の金属層の表面に金属相の層を残存させるとともに、前記p型ZnO系半導体層及び前記第1の金属層間の界面に前記p型ZnO系半導体層の元素及び前記第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなる第2の金属層を、前記第1の金属層及び前記第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴とする製造方法。
【請求項2】
前記無酸素雰囲気は、真空、不活性ガス雰囲気、還元性ガス雰囲気、及び不活性ガスと還元性ガスとの混合ガス雰囲気の何れかであることを特徴とする請求項1に記載の製造方法。
【請求項3】
前記第2の金属層形成工程は、前記熱処理工程の実行後に行われることを特徴とする請求項1又は2に記載の製造方法。
【請求項4】
前記熱処理の温度は350℃ないし450℃の範囲内であることを特徴とする請求項1ないし3のいずれか1に記載の製造方法。
【請求項5】
前記第1の金属層は、3nmないし15nmの範囲内の平均層厚を有することを特徴とする請求項1ないし4のいずれか1に記載の製造方法。
【請求項6】
前記第1の金属層または前記第2の金属層が形成されたp型ZnO系半導体層上における、前記第1の金属層の面積占有率は、20〜80%であることを特徴とする請求項1ないし5のいずれか1に記載の製造方法。
【請求項7】
前記ZnO系半導体素子は、n型ZnO系半導体層及び発光層を含む発光ダイオード(LED)であることを特徴とする請求項1ないし6のいずれか1に記載の製造方法。
【請求項8】
少なくともp型ZnO系半導体層を有するZnO系半導体素子であって、
Ni(ニッケル)及びCu(銅)の少なくとも1つを含み、前記p型ZnO系半導体層上に島状又は網目状に形成された第1の金属層と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなり、前記第1の金属層及び前記第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成された第2の金属層と、を有し、
前記第1の金属層は、前記第1の金属層の表面側に形成された金属相の層と、前記p型ZnO系半導体層及び前記第1の金属層間の界面に形成され、前記p型ZnO系半導体層の元素及び前記第1の金属層の元素からなる混合層と、を有することを特徴とするZnO系半導体素子。
【請求項9】
前記第1の金属層は、無酸素雰囲気下での熱処理により形成されたことを特徴とする請求項8に記載のZnO系半導体素子。
【請求項10】
p型ZnO系半導体のコンタクト電極の形成方法であって、
前記p型ZnO系半導体層上に、Ni(ニッケル)及びCu(銅)の少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で前記第1の金属層及び前記p型ZnO系半導体層の熱処理を行い、前記第1の金属層の表面に金属相の層を残存させるとともに、前記p型ZnO系半導体層及び前記第1の金属層間の界面に前記p型ZnO系半導体層の元素及び前記第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなる第2の金属層を、前記第1の金属層及び前記第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、
を有することを特徴とする形成方法。
【請求項11】
前記無酸素雰囲気は、真空、不活性ガス雰囲気、還元性ガス雰囲気、及び不活性ガスと還元性ガスとの混合ガス雰囲気の何れかであることを特徴とする請求項10に記載の形成方法。
【請求項12】
前記熱処理の処理温度は350℃ないし450℃の範囲内であることを特徴とする請求項10又は11に記載の形成方法。
【請求項1】
少なくともp型ZnO系半導体層を有する酸化亜鉛(ZnO)系半導体素子の製造方法であって、
前記p型ZnO系半導体層上に、Ni(ニッケル)及びCu(銅)の少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で前記第1の金属層及び前記p型ZnO系半導体層の熱処理を行い、前記第1の金属層の表面に金属相の層を残存させるとともに、前記p型ZnO系半導体層及び前記第1の金属層間の界面に前記p型ZnO系半導体層の元素及び前記第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなる第2の金属層を、前記第1の金属層及び前記第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、を有することを特徴とする製造方法。
【請求項2】
前記無酸素雰囲気は、真空、不活性ガス雰囲気、還元性ガス雰囲気、及び不活性ガスと還元性ガスとの混合ガス雰囲気の何れかであることを特徴とする請求項1に記載の製造方法。
【請求項3】
前記第2の金属層形成工程は、前記熱処理工程の実行後に行われることを特徴とする請求項1又は2に記載の製造方法。
【請求項4】
前記熱処理の温度は350℃ないし450℃の範囲内であることを特徴とする請求項1ないし3のいずれか1に記載の製造方法。
【請求項5】
前記第1の金属層は、3nmないし15nmの範囲内の平均層厚を有することを特徴とする請求項1ないし4のいずれか1に記載の製造方法。
【請求項6】
前記第1の金属層または前記第2の金属層が形成されたp型ZnO系半導体層上における、前記第1の金属層の面積占有率は、20〜80%であることを特徴とする請求項1ないし5のいずれか1に記載の製造方法。
【請求項7】
前記ZnO系半導体素子は、n型ZnO系半導体層及び発光層を含む発光ダイオード(LED)であることを特徴とする請求項1ないし6のいずれか1に記載の製造方法。
【請求項8】
少なくともp型ZnO系半導体層を有するZnO系半導体素子であって、
Ni(ニッケル)及びCu(銅)の少なくとも1つを含み、前記p型ZnO系半導体層上に島状又は網目状に形成された第1の金属層と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなり、前記第1の金属層及び前記第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成された第2の金属層と、を有し、
前記第1の金属層は、前記第1の金属層の表面側に形成された金属相の層と、前記p型ZnO系半導体層及び前記第1の金属層間の界面に形成され、前記p型ZnO系半導体層の元素及び前記第1の金属層の元素からなる混合層と、を有することを特徴とするZnO系半導体素子。
【請求項9】
前記第1の金属層は、無酸素雰囲気下での熱処理により形成されたことを特徴とする請求項8に記載のZnO系半導体素子。
【請求項10】
p型ZnO系半導体のコンタクト電極の形成方法であって、
前記p型ZnO系半導体層上に、Ni(ニッケル)及びCu(銅)の少なくとも1つを含む第1の金属層を島状又は網目状に形成する第1の金属層形成工程と、
無酸素雰囲気下で前記第1の金属層及び前記p型ZnO系半導体層の熱処理を行い、前記第1の金属層の表面に金属相の層を残存させるとともに、前記p型ZnO系半導体層及び前記第1の金属層間の界面に前記p型ZnO系半導体層の元素及び前記第1の金属層の元素からなる混合層を形成する熱処理工程と、
Pt(プラチナ)、Rh(ロジウム)、Pd(パラジウム)及びIr(イリジウム)のうち少なくとも1つの金属からなる第2の金属層を、前記第1の金属層及び前記第1の金属層の開口部から露出した前記p型ZnO系半導体層を被覆するように形成する第2の金属層形成工程と、
を有することを特徴とする形成方法。
【請求項11】
前記無酸素雰囲気は、真空、不活性ガス雰囲気、還元性ガス雰囲気、及び不活性ガスと還元性ガスとの混合ガス雰囲気の何れかであることを特徴とする請求項10に記載の形成方法。
【請求項12】
前記熱処理の処理温度は350℃ないし450℃の範囲内であることを特徴とする請求項10又は11に記載の形成方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−251383(P2010−251383A)
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願番号】特願2009−96485(P2009−96485)
【出願日】平成21年4月10日(2009.4.10)
【出願人】(000002303)スタンレー電気株式会社 (2,684)
【Fターム(参考)】
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願日】平成21年4月10日(2009.4.10)
【出願人】(000002303)スタンレー電気株式会社 (2,684)
【Fターム(参考)】
[ Back to top ]